TimeQuest Timing Analyzer report for lab3x
Thu Nov 02 13:31:29 2017
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab3x                                                             ;
; Device Family      ; Cyclone IV E                                                      ;
; Device Name        ; EP4CE115F29C7                                                     ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 243.37 MHz ; 243.37 MHz      ; clk        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.109 ; -19.267            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.893 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -28.700                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                 ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -3.109 ; register4bit:inst2|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 4.439      ;
; -3.059 ; register4bit:inst2|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 4.389      ;
; -2.933 ; register4bit:inst|inst1  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 4.263      ;
; -2.883 ; register4bit:inst|inst1  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 4.213      ;
; -2.788 ; register4bit:inst|inst3  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 4.118      ;
; -2.779 ; register4bit:inst|inst2  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 4.109      ;
; -2.766 ; register4bit:inst1|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 4.096      ;
; -2.738 ; register4bit:inst|inst3  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 4.068      ;
; -2.729 ; register4bit:inst|inst2  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 4.059      ;
; -2.716 ; register4bit:inst1|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 4.046      ;
; -2.657 ; register4bit:inst|inst   ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.987      ;
; -2.563 ; register4bit:inst2|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.893      ;
; -2.557 ; register4bit:inst1|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.887      ;
; -2.507 ; register4bit:inst2|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.837      ;
; -2.507 ; register4bit:inst1|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.837      ;
; -2.457 ; register4bit:inst2|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.787      ;
; -2.387 ; register4bit:inst|inst1  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.717      ;
; -2.354 ; register4bit:inst2|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.683      ;
; -2.349 ; register4bit:inst2|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.333      ; 3.680      ;
; -2.256 ; register4bit:inst2|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.173      ;
; -2.242 ; register4bit:inst|inst3  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.572      ;
; -2.235 ; register4bit:inst2|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.333      ; 3.566      ;
; -2.233 ; register4bit:inst|inst2  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.563      ;
; -2.220 ; register4bit:inst1|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.550      ;
; -2.216 ; register4bit:inst|inst1  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.545      ;
; -2.199 ; register4bit:inst1|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.333      ; 3.530      ;
; -2.185 ; register4bit:inst2|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.333      ; 3.516      ;
; -2.149 ; register4bit:inst1|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.333      ; 3.480      ;
; -2.133 ; register4bit:inst1|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.097     ; 3.034      ;
; -2.080 ; register4bit:inst1|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; -0.097     ; 2.981      ;
; -2.080 ; register4bit:inst|inst1  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.997      ;
; -2.064 ; register4bit:inst2|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.333      ; 3.395      ;
; -2.062 ; register4bit:inst|inst2  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.391      ;
; -2.045 ; register4bit:inst2|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.963      ;
; -2.045 ; register4bit:inst|inst   ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.375      ;
; -2.033 ; register4bit:inst|inst3  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.362      ;
; -2.017 ; register4bit:inst1|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.346      ;
; -2.011 ; register4bit:inst1|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.341      ;
; -1.998 ; register4bit:inst2|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.914      ;
; -1.965 ; register4bit:inst|inst1  ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.883      ;
; -1.961 ; register4bit:inst2|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 3.291      ;
; -1.955 ; register4bit:inst|inst   ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.873      ;
; -1.941 ; register4bit:inst1|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.857      ;
; -1.935 ; register4bit:inst|inst3  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.852      ;
; -1.926 ; register4bit:inst|inst2  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.843      ;
; -1.913 ; register4bit:inst1|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.830      ;
; -1.904 ; register4bit:inst|inst1  ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.820      ;
; -1.883 ; register4bit:inst|inst1  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.213      ;
; -1.848 ; register4bit:inst|inst   ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.178      ;
; -1.836 ; register4bit:inst1|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.165      ;
; -1.825 ; register4bit:inst|inst3  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.155      ;
; -1.814 ; register4bit:inst2|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.144      ;
; -1.809 ; register4bit:inst|inst2  ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.727      ;
; -1.790 ; register4bit:inst2|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.331      ; 3.119      ;
; -1.790 ; register4bit:inst|inst2  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 3.120      ;
; -1.730 ; register4bit:inst|inst3  ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.648      ;
; -1.719 ; register4bit:inst|inst2  ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.635      ;
; -1.704 ; register4bit:inst1|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.621      ;
; -1.702 ; register4bit:inst1|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.620      ;
; -1.700 ; register4bit:inst2|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.618      ;
; -1.689 ; register4bit:inst2|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.333      ; 3.020      ;
; -1.663 ; register4bit:inst2|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.333      ; 2.994      ;
; -1.654 ; register4bit:inst2|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.571      ;
; -1.653 ; register4bit:inst1|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.333      ; 2.984      ;
; -1.628 ; register4bit:inst|inst3  ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.544      ;
; -1.587 ; register4bit:inst1|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.097     ; 2.488      ;
; -1.518 ; register4bit:inst2|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.333      ; 2.849      ;
; -1.507 ; register4bit:inst|inst   ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.332      ; 2.837      ;
; -1.480 ; register4bit:inst1|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.080     ; 2.398      ;
; -1.471 ; register4bit:inst1|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.801      ;
; -1.446 ; register4bit:inst1|inst2 ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.082     ; 2.362      ;
; -1.444 ; register4bit:inst1|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.774      ;
; -1.432 ; register4bit:inst1|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.098     ; 2.332      ;
; -1.346 ; register4bit:inst1|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.264      ;
; -1.340 ; register4bit:inst2|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.258      ;
; -1.337 ; register4bit:inst2|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.667      ;
; -1.262 ; register4bit:inst1|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.592      ;
; -1.220 ; register4bit:inst1|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.333      ; 2.551      ;
; -1.211 ; register4bit:inst2|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.080     ; 2.129      ;
; -1.208 ; register4bit:inst2|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.538      ;
; -1.189 ; register4bit:inst2|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.332      ; 2.519      ;
; -1.111 ; register4bit:inst1|inst  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.097     ; 2.012      ;
; -0.828 ; register4bit:inst1|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.510     ; 1.316      ;
; -0.750 ; register4bit:inst1|inst1 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.079     ; 1.669      ;
; -0.605 ; register4bit:inst|inst   ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.082     ; 1.521      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                 ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.893 ; register4bit:inst|inst3  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.509      ; 1.588      ;
; 1.061 ; register4bit:inst2|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.510      ; 1.757      ;
; 1.080 ; register4bit:inst|inst   ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.344      ;
; 1.086 ; register4bit:inst|inst1  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 1.781      ;
; 1.137 ; register4bit:inst2|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.510      ; 1.833      ;
; 1.150 ; register4bit:inst|inst   ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 1.845      ;
; 1.153 ; register4bit:inst1|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.510      ; 1.849      ;
; 1.183 ; register4bit:inst|inst1  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.448      ;
; 1.201 ; register4bit:inst|inst2  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.509      ; 1.896      ;
; 1.221 ; register4bit:inst|inst2  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 1.916      ;
; 1.238 ; register4bit:inst1|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 1.933      ;
; 1.263 ; register4bit:inst1|inst1 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.081      ; 1.530      ;
; 1.299 ; register4bit:inst|inst1  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.508      ; 1.993      ;
; 1.314 ; register4bit:inst1|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; -0.333     ; 1.167      ;
; 1.329 ; register4bit:inst|inst   ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.024      ;
; 1.331 ; register4bit:inst2|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.026      ;
; 1.346 ; register4bit:inst1|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.510      ; 2.042      ;
; 1.349 ; register4bit:inst2|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.615      ;
; 1.352 ; register4bit:inst|inst3  ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.616      ;
; 1.370 ; register4bit:inst|inst3  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.065      ;
; 1.372 ; register4bit:inst2|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.638      ;
; 1.407 ; register4bit:inst|inst1  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.509      ; 2.102      ;
; 1.428 ; register4bit:inst|inst3  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.123      ;
; 1.428 ; register4bit:inst|inst2  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.079      ; 1.693      ;
; 1.439 ; register4bit:inst|inst3  ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.705      ;
; 1.450 ; register4bit:inst|inst1  ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.078      ; 1.714      ;
; 1.489 ; register4bit:inst|inst2  ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.755      ;
; 1.497 ; register4bit:inst|inst   ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.509      ; 2.192      ;
; 1.503 ; register4bit:inst|inst3  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.198      ;
; 1.530 ; register4bit:inst2|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.796      ;
; 1.566 ; register4bit:inst|inst2  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.508      ; 2.260      ;
; 1.604 ; register4bit:inst1|inst  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.097      ; 1.887      ;
; 1.605 ; register4bit:inst2|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.510      ; 2.301      ;
; 1.610 ; register4bit:inst1|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.097      ; 1.893      ;
; 1.614 ; register4bit:inst1|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.080      ; 1.880      ;
; 1.620 ; register4bit:inst2|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.315      ;
; 1.621 ; register4bit:inst1|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.080      ; 1.887      ;
; 1.637 ; register4bit:inst2|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.332      ;
; 1.663 ; register4bit:inst2|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.510      ; 2.359      ;
; 1.669 ; register4bit:inst|inst2  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.364      ;
; 1.693 ; register4bit:inst|inst1  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.388      ;
; 1.705 ; register4bit:inst2|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.510      ; 2.401      ;
; 1.727 ; register4bit:inst|inst2  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.422      ;
; 1.727 ; register4bit:inst1|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.422      ;
; 1.778 ; register4bit:inst2|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.510      ; 2.474      ;
; 1.784 ; register4bit:inst|inst2  ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.048      ;
; 1.790 ; register4bit:inst1|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.054      ;
; 1.802 ; register4bit:inst1|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.510      ; 2.498      ;
; 1.803 ; register4bit:inst1|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.096      ; 2.085      ;
; 1.813 ; register4bit:inst1|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.508      ;
; 1.846 ; register4bit:inst|inst1  ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.112      ;
; 1.872 ; register4bit:inst1|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.510      ; 2.568      ;
; 1.879 ; register4bit:inst|inst   ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.145      ;
; 1.882 ; register4bit:inst1|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.577      ;
; 1.884 ; register4bit:inst1|inst2 ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.148      ;
; 1.942 ; register4bit:inst|inst1  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.637      ;
; 1.979 ; register4bit:inst2|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.674      ;
; 1.999 ; register4bit:inst1|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.265      ;
; 2.023 ; register4bit:inst2|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.718      ;
; 2.040 ; register4bit:inst|inst   ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.735      ;
; 2.042 ; register4bit:inst2|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.078      ; 2.306      ;
; 2.052 ; register4bit:inst1|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.747      ;
; 2.078 ; register4bit:inst1|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.097      ; 2.361      ;
; 2.084 ; register4bit:inst2|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.349      ;
; 2.136 ; register4bit:inst1|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.097      ; 2.419      ;
; 2.153 ; register4bit:inst2|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.508      ; 2.847      ;
; 2.206 ; register4bit:inst1|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.471      ;
; 2.273 ; register4bit:inst2|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.080      ; 2.539      ;
; 2.278 ; register4bit:inst1|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.508      ; 2.972      ;
; 2.281 ; register4bit:inst1|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.546      ;
; 2.289 ; register4bit:inst2|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.509      ; 2.984      ;
; 2.321 ; register4bit:inst2|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.510      ; 3.017      ;
; 2.332 ; register4bit:inst2|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.509      ; 3.027      ;
; 2.352 ; register4bit:inst1|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.508      ; 3.046      ;
; 2.362 ; register4bit:inst|inst3  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.627      ;
; 2.431 ; register4bit:inst|inst3  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.508      ; 3.125      ;
; 2.454 ; register4bit:inst1|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.509      ; 3.149      ;
; 2.487 ; register4bit:inst2|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.079      ; 2.752      ;
; 2.529 ; register4bit:inst1|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.509      ; 3.224      ;
; 2.556 ; register4bit:inst2|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.508      ; 3.250      ;
; 2.735 ; register4bit:inst2|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.509      ; 3.430      ;
; 2.875 ; register4bit:inst2|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.509      ; 3.570      ;
; 2.997 ; register4bit:inst1|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.509      ; 3.692      ;
; 3.072 ; register4bit:inst1|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.509      ; 3.767      ;
; 3.278 ; register4bit:inst2|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.509      ; 3.973      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst2   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst3   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst1  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst2  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst3  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst1  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst2  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst3  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst2  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst3  ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst    ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst1   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst2   ;
; 0.258  ; 0.446        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst3   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst1  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst2  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst3  ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst   ;
; 0.259  ; 0.447        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst1  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst1  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst2  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst3  ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst   ;
; 0.332  ; 0.552        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst1  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst1  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst2  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst3  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst1  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst2  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst3  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst2  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst3  ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst    ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst1   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst2   ;
; 0.333  ; 0.553        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst3   ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.408  ; 0.408        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst1|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst2|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst3|clk           ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst1|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst2|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst3|clk            ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst|clk             ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst|clk            ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst1|clk           ;
; 0.412  ; 0.412        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst|clk            ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst1|clk           ;
; 0.588  ; 0.588        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst1|clk           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.589  ; 0.589        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A0        ; clk        ; 1.583 ; 1.937 ; Rise       ; clk             ;
; A1        ; clk        ; 1.277 ; 1.633 ; Rise       ; clk             ;
; A2        ; clk        ; 1.446 ; 1.780 ; Rise       ; clk             ;
; A3        ; clk        ; 1.221 ; 1.517 ; Rise       ; clk             ;
; B0        ; clk        ; 1.545 ; 1.895 ; Rise       ; clk             ;
; B1        ; clk        ; 1.209 ; 1.566 ; Rise       ; clk             ;
; B2        ; clk        ; 1.510 ; 1.834 ; Rise       ; clk             ;
; B3        ; clk        ; 1.460 ; 1.801 ; Rise       ; clk             ;
; S0        ; clk        ; 1.177 ; 1.533 ; Rise       ; clk             ;
; S1        ; clk        ; 1.758 ; 2.064 ; Rise       ; clk             ;
; S2        ; clk        ; 1.146 ; 1.507 ; Rise       ; clk             ;
; S3        ; clk        ; 1.469 ; 1.796 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A0        ; clk        ; -1.145 ; -1.485 ; Rise       ; clk             ;
; A1        ; clk        ; -0.851 ; -1.193 ; Rise       ; clk             ;
; A2        ; clk        ; -1.013 ; -1.335 ; Rise       ; clk             ;
; A3        ; clk        ; -0.763 ; -1.049 ; Rise       ; clk             ;
; B0        ; clk        ; -1.108 ; -1.445 ; Rise       ; clk             ;
; B1        ; clk        ; -0.785 ; -1.128 ; Rise       ; clk             ;
; B2        ; clk        ; -1.075 ; -1.386 ; Rise       ; clk             ;
; B3        ; clk        ; -1.026 ; -1.354 ; Rise       ; clk             ;
; S0        ; clk        ; -0.753 ; -1.095 ; Rise       ; clk             ;
; S1        ; clk        ; -1.311 ; -1.605 ; Rise       ; clk             ;
; S2        ; clk        ; -0.724 ; -1.071 ; Rise       ; clk             ;
; S3        ; clk        ; -0.492 ; -0.804 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C         ; clk        ; 9.024  ; 9.103  ; Rise       ; clk             ;
; C0        ; clk        ; 14.107 ; 14.052 ; Rise       ; clk             ;
; C1        ; clk        ; 10.380 ; 10.501 ; Rise       ; clk             ;
; C2        ; clk        ; 9.789  ; 9.880  ; Rise       ; clk             ;
; C3        ; clk        ; 10.272 ; 10.398 ; Rise       ; clk             ;
; S         ; clk        ; 9.126  ; 9.214  ; Rise       ; clk             ;
; V         ; clk        ; 9.017  ; 9.141  ; Rise       ; clk             ;
; Z         ; clk        ; 9.452  ; 9.581  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C         ; clk        ; 8.709  ; 8.783  ; Rise       ; clk             ;
; C0        ; clk        ; 13.590 ; 13.536 ; Rise       ; clk             ;
; C1        ; clk        ; 10.010 ; 10.125 ; Rise       ; clk             ;
; C2        ; clk        ; 9.443  ; 9.528  ; Rise       ; clk             ;
; C3        ; clk        ; 9.907  ; 10.026 ; Rise       ; clk             ;
; S         ; clk        ; 8.807  ; 8.889  ; Rise       ; clk             ;
; V         ; clk        ; 8.705  ; 8.822  ; Rise       ; clk             ;
; Z         ; clk        ; 9.122  ; 9.244  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 270.34 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.699 ; -16.640           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.813 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -28.700                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -2.699 ; register4bit:inst2|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.308      ; 4.006      ;
; -2.652 ; register4bit:inst2|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.959      ;
; -2.616 ; register4bit:inst|inst1  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.923      ;
; -2.569 ; register4bit:inst|inst1  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.876      ;
; -2.468 ; register4bit:inst|inst2  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.775      ;
; -2.467 ; register4bit:inst|inst3  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.774      ;
; -2.425 ; register4bit:inst1|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.732      ;
; -2.421 ; register4bit:inst|inst2  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.728      ;
; -2.420 ; register4bit:inst|inst3  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.727      ;
; -2.409 ; register4bit:inst|inst   ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.716      ;
; -2.378 ; register4bit:inst1|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.685      ;
; -2.268 ; register4bit:inst1|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.575      ;
; -2.221 ; register4bit:inst1|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.528      ;
; -2.214 ; register4bit:inst2|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.521      ;
; -2.204 ; register4bit:inst2|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.308      ; 3.511      ;
; -2.167 ; register4bit:inst2|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.474      ;
; -2.121 ; register4bit:inst|inst1  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.308      ; 3.428      ;
; -2.110 ; register4bit:inst2|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.309      ; 3.418      ;
; -1.998 ; register4bit:inst2|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.307      ; 3.304      ;
; -1.974 ; register4bit:inst|inst1  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.307      ; 3.280      ;
; -1.973 ; register4bit:inst|inst2  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.308      ; 3.280      ;
; -1.972 ; register4bit:inst|inst3  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.308      ; 3.279      ;
; -1.936 ; register4bit:inst2|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.309      ; 3.244      ;
; -1.930 ; register4bit:inst1|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.308      ; 3.237      ;
; -1.919 ; register4bit:inst2|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.846      ;
; -1.897 ; register4bit:inst1|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.810      ;
; -1.894 ; register4bit:inst2|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.309      ; 3.202      ;
; -1.888 ; register4bit:inst1|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.309      ; 3.196      ;
; -1.860 ; register4bit:inst1|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; -0.086     ; 2.773      ;
; -1.841 ; register4bit:inst1|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.309      ; 3.149      ;
; -1.836 ; register4bit:inst|inst1  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.763      ;
; -1.826 ; register4bit:inst|inst2  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.307      ; 3.132      ;
; -1.825 ; register4bit:inst|inst   ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.308      ; 3.132      ;
; -1.825 ; register4bit:inst|inst3  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.307      ; 3.131      ;
; -1.785 ; register4bit:inst2|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.309      ; 3.093      ;
; -1.783 ; register4bit:inst1|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.307      ; 3.089      ;
; -1.773 ; register4bit:inst1|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.308      ; 3.080      ;
; -1.755 ; register4bit:inst2|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.683      ;
; -1.745 ; register4bit:inst|inst   ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.673      ;
; -1.743 ; register4bit:inst2|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.669      ;
; -1.719 ; register4bit:inst2|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.308      ; 3.026      ;
; -1.689 ; register4bit:inst1|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.615      ;
; -1.688 ; register4bit:inst|inst2  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.615      ;
; -1.687 ; register4bit:inst|inst3  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.614      ;
; -1.670 ; register4bit:inst|inst   ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.977      ;
; -1.666 ; register4bit:inst|inst1  ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.594      ;
; -1.658 ; register4bit:inst|inst1  ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.584      ;
; -1.645 ; register4bit:inst1|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.572      ;
; -1.626 ; register4bit:inst1|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.307      ; 2.932      ;
; -1.591 ; register4bit:inst|inst1  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.898      ;
; -1.572 ; register4bit:inst2|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.307      ; 2.878      ;
; -1.562 ; register4bit:inst|inst2  ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.490      ;
; -1.554 ; register4bit:inst|inst3  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.861      ;
; -1.523 ; register4bit:inst2|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.830      ;
; -1.522 ; register4bit:inst|inst2  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.829      ;
; -1.514 ; register4bit:inst|inst3  ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.442      ;
; -1.508 ; register4bit:inst|inst2  ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.434      ;
; -1.488 ; register4bit:inst1|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.415      ;
; -1.486 ; register4bit:inst2|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.309      ; 2.794      ;
; -1.462 ; register4bit:inst2|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.390      ;
; -1.449 ; register4bit:inst1|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.377      ;
; -1.446 ; register4bit:inst2|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.309      ; 2.754      ;
; -1.434 ; register4bit:inst2|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.072     ; 2.361      ;
; -1.433 ; register4bit:inst|inst3  ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.359      ;
; -1.412 ; register4bit:inst1|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.086     ; 2.325      ;
; -1.393 ; register4bit:inst1|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.309      ; 2.701      ;
; -1.335 ; register4bit:inst|inst   ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.308      ; 2.642      ;
; -1.290 ; register4bit:inst2|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.309      ; 2.598      ;
; -1.258 ; register4bit:inst1|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.071     ; 2.186      ;
; -1.235 ; register4bit:inst1|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.542      ;
; -1.233 ; register4bit:inst1|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.087     ; 2.145      ;
; -1.209 ; register4bit:inst1|inst2 ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.073     ; 2.135      ;
; -1.174 ; register4bit:inst1|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.481      ;
; -1.142 ; register4bit:inst2|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.070      ;
; -1.139 ; register4bit:inst2|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.446      ;
; -1.108 ; register4bit:inst1|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.071     ; 2.036      ;
; -1.078 ; register4bit:inst1|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.385      ;
; -1.036 ; register4bit:inst1|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.309      ; 2.344      ;
; -1.024 ; register4bit:inst2|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.331      ;
; -1.005 ; register4bit:inst2|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.071     ; 1.933      ;
; -0.943 ; register4bit:inst2|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.308      ; 2.250      ;
; -0.930 ; register4bit:inst1|inst  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.086     ; 1.843      ;
; -0.648 ; register4bit:inst1|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.466     ; 1.181      ;
; -0.615 ; register4bit:inst1|inst1 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.070     ; 1.544      ;
; -0.469 ; register4bit:inst|inst   ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.073     ; 1.395      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.813 ; register4bit:inst|inst3  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.449      ;
; 0.960 ; register4bit:inst|inst   ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.200      ;
; 0.964 ; register4bit:inst2|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.601      ;
; 1.010 ; register4bit:inst|inst1  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.646      ;
; 1.043 ; register4bit:inst|inst   ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.679      ;
; 1.059 ; register4bit:inst|inst2  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.695      ;
; 1.059 ; register4bit:inst2|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 1.696      ;
; 1.061 ; register4bit:inst1|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.698      ;
; 1.091 ; register4bit:inst1|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.727      ;
; 1.092 ; register4bit:inst|inst1  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.333      ;
; 1.120 ; register4bit:inst1|inst1 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.072      ; 1.363      ;
; 1.127 ; register4bit:inst|inst2  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.763      ;
; 1.170 ; register4bit:inst|inst   ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.806      ;
; 1.182 ; register4bit:inst|inst1  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.818      ;
; 1.192 ; register4bit:inst1|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; -0.309     ; 1.054      ;
; 1.196 ; register4bit:inst|inst3  ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.436      ;
; 1.202 ; register4bit:inst2|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 1.839      ;
; 1.214 ; register4bit:inst1|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 1.851      ;
; 1.233 ; register4bit:inst2|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.475      ;
; 1.245 ; register4bit:inst2|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.487      ;
; 1.256 ; register4bit:inst|inst3  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.892      ;
; 1.293 ; register4bit:inst|inst3  ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.535      ;
; 1.298 ; register4bit:inst|inst1  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.934      ;
; 1.312 ; register4bit:inst|inst2  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.070      ; 1.553      ;
; 1.314 ; register4bit:inst|inst3  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.950      ;
; 1.321 ; register4bit:inst|inst1  ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.561      ;
; 1.327 ; register4bit:inst|inst3  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 1.963      ;
; 1.334 ; register4bit:inst|inst2  ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.576      ;
; 1.354 ; register4bit:inst|inst   ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.465      ; 1.990      ;
; 1.402 ; register4bit:inst2|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.644      ;
; 1.417 ; register4bit:inst|inst2  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.053      ;
; 1.452 ; register4bit:inst2|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.088      ;
; 1.456 ; register4bit:inst1|inst  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.086      ; 1.713      ;
; 1.461 ; register4bit:inst1|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.086      ; 1.718      ;
; 1.466 ; register4bit:inst1|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.708      ;
; 1.483 ; register4bit:inst|inst2  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.119      ;
; 1.483 ; register4bit:inst2|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.120      ;
; 1.485 ; register4bit:inst1|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.071      ; 1.727      ;
; 1.515 ; register4bit:inst2|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.152      ;
; 1.537 ; register4bit:inst1|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.174      ;
; 1.539 ; register4bit:inst|inst2  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.175      ;
; 1.539 ; register4bit:inst2|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.176      ;
; 1.544 ; register4bit:inst2|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.181      ;
; 1.554 ; register4bit:inst|inst1  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.190      ;
; 1.593 ; register4bit:inst|inst2  ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.833      ;
; 1.601 ; register4bit:inst1|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.086      ; 1.858      ;
; 1.616 ; register4bit:inst2|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.466      ; 2.253      ;
; 1.622 ; register4bit:inst1|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.259      ;
; 1.628 ; register4bit:inst1|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.264      ;
; 1.646 ; register4bit:inst1|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.886      ;
; 1.671 ; register4bit:inst1|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.307      ;
; 1.681 ; register4bit:inst|inst   ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.923      ;
; 1.716 ; register4bit:inst|inst1  ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.071      ; 1.958      ;
; 1.719 ; register4bit:inst1|inst2 ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.069      ; 1.959      ;
; 1.719 ; register4bit:inst1|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.356      ;
; 1.747 ; register4bit:inst2|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.383      ;
; 1.794 ; register4bit:inst|inst1  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.430      ;
; 1.805 ; register4bit:inst1|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.047      ;
; 1.815 ; register4bit:inst2|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.451      ;
; 1.823 ; register4bit:inst2|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.069      ; 2.063      ;
; 1.855 ; register4bit:inst|inst   ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.491      ;
; 1.859 ; register4bit:inst1|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.495      ;
; 1.878 ; register4bit:inst2|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.070      ; 2.119      ;
; 1.904 ; register4bit:inst1|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.086      ; 2.161      ;
; 1.923 ; register4bit:inst2|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.559      ;
; 1.966 ; register4bit:inst1|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.086      ; 2.223      ;
; 1.986 ; register4bit:inst1|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.070      ; 2.227      ;
; 2.031 ; register4bit:inst1|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.667      ;
; 2.033 ; register4bit:inst2|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.669      ;
; 2.054 ; register4bit:inst1|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.070      ; 2.295      ;
; 2.055 ; register4bit:inst2|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.071      ; 2.297      ;
; 2.092 ; register4bit:inst2|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.465      ; 2.728      ;
; 2.099 ; register4bit:inst1|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.735      ;
; 2.101 ; register4bit:inst|inst3  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.070      ; 2.342      ;
; 2.117 ; register4bit:inst2|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.466      ; 2.754      ;
; 2.146 ; register4bit:inst|inst3  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.782      ;
; 2.200 ; register4bit:inst1|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.465      ; 2.836      ;
; 2.241 ; register4bit:inst2|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.070      ; 2.482      ;
; 2.268 ; register4bit:inst1|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.465      ; 2.904      ;
; 2.286 ; register4bit:inst2|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.465      ; 2.922      ;
; 2.455 ; register4bit:inst2|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.465      ; 3.091      ;
; 2.593 ; register4bit:inst2|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.465      ; 3.229      ;
; 2.701 ; register4bit:inst1|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.465      ; 3.337      ;
; 2.769 ; register4bit:inst1|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.465      ; 3.405      ;
; 2.956 ; register4bit:inst2|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.465      ; 3.592      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst1  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst2  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst3  ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst    ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst1   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst2   ;
; -1.285 ; 1.000        ; 2.285          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst3   ;
; 0.277  ; 0.463        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst3  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst1  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst2  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst3  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst1  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst2  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst3  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst2  ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst    ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst1   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst2   ;
; 0.278  ; 0.464        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst3   ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst   ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst1  ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst2  ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst3  ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst   ;
; 0.294  ; 0.480        ; 0.186          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst1  ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst   ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst1  ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst2  ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst3  ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst   ;
; 0.300  ; 0.518        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst1  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst1  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst2  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst3  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst1  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst2  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst3  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst2  ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst    ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst1   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst2   ;
; 0.316  ; 0.534        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst3   ;
; 0.317  ; 0.535        ; 0.218          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst3  ;
; 0.416  ; 0.416        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.422  ; 0.422        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.425  ; 0.425        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst3|clk           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst1|clk           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst|clk            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst2|clk           ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst1|clk            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst2|clk            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst3|clk            ;
; 0.426  ; 0.426        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst|clk             ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst|clk            ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst1|clk           ;
; 0.442  ; 0.442        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst|clk            ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst1|clk           ;
; 0.558  ; 0.558        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst1|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.574  ; 0.574        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A0        ; clk        ; 1.375 ; 1.619 ; Rise       ; clk             ;
; A1        ; clk        ; 1.086 ; 1.346 ; Rise       ; clk             ;
; A2        ; clk        ; 1.251 ; 1.479 ; Rise       ; clk             ;
; A3        ; clk        ; 1.050 ; 1.228 ; Rise       ; clk             ;
; B0        ; clk        ; 1.341 ; 1.581 ; Rise       ; clk             ;
; B1        ; clk        ; 1.020 ; 1.286 ; Rise       ; clk             ;
; B2        ; clk        ; 1.311 ; 1.521 ; Rise       ; clk             ;
; B3        ; clk        ; 1.265 ; 1.492 ; Rise       ; clk             ;
; S0        ; clk        ; 0.993 ; 1.249 ; Rise       ; clk             ;
; S1        ; clk        ; 1.535 ; 1.730 ; Rise       ; clk             ;
; S2        ; clk        ; 0.962 ; 1.229 ; Rise       ; clk             ;
; S3        ; clk        ; 1.265 ; 1.483 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A0        ; clk        ; -0.986 ; -1.219 ; Rise       ; clk             ;
; A1        ; clk        ; -0.709 ; -0.956 ; Rise       ; clk             ;
; A2        ; clk        ; -0.867 ; -1.084 ; Rise       ; clk             ;
; A3        ; clk        ; -0.644 ; -0.813 ; Rise       ; clk             ;
; B0        ; clk        ; -0.953 ; -1.182 ; Rise       ; clk             ;
; B1        ; clk        ; -0.644 ; -0.898 ; Rise       ; clk             ;
; B2        ; clk        ; -0.924 ; -1.125 ; Rise       ; clk             ;
; B3        ; clk        ; -0.880 ; -1.096 ; Rise       ; clk             ;
; S0        ; clk        ; -0.617 ; -0.860 ; Rise       ; clk             ;
; S1        ; clk        ; -1.138 ; -1.323 ; Rise       ; clk             ;
; S2        ; clk        ; -0.588 ; -0.843 ; Rise       ; clk             ;
; S3        ; clk        ; -0.383 ; -0.586 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C         ; clk        ; 8.198  ; 8.178  ; Rise       ; clk             ;
; C0        ; clk        ; 12.981 ; 12.639 ; Rise       ; clk             ;
; C1        ; clk        ; 9.485  ; 9.410  ; Rise       ; clk             ;
; C2        ; clk        ; 8.923  ; 8.865  ; Rise       ; clk             ;
; C3        ; clk        ; 9.371  ; 9.335  ; Rise       ; clk             ;
; S         ; clk        ; 8.284  ; 8.278  ; Rise       ; clk             ;
; V         ; clk        ; 8.209  ; 8.203  ; Rise       ; clk             ;
; Z         ; clk        ; 8.607  ; 8.608  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C         ; clk        ; 7.895  ; 7.875  ; Rise       ; clk             ;
; C0        ; clk        ; 12.488 ; 12.159 ; Rise       ; clk             ;
; C1        ; clk        ; 9.130  ; 9.058  ; Rise       ; clk             ;
; C2        ; clk        ; 8.592  ; 8.535  ; Rise       ; clk             ;
; C3        ; clk        ; 9.021  ; 8.986  ; Rise       ; clk             ;
; S         ; clk        ; 7.978  ; 7.972  ; Rise       ; clk             ;
; V         ; clk        ; 7.908  ; 7.902  ; Rise       ; clk             ;
; Z         ; clk        ; 8.291  ; 8.291  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.993 ; -5.413            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.388 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -24.353                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                  ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; -0.993 ; register4bit:inst2|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 2.133      ;
; -0.976 ; register4bit:inst2|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 2.116      ;
; -0.881 ; register4bit:inst|inst1  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 2.021      ;
; -0.864 ; register4bit:inst|inst1  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 2.004      ;
; -0.852 ; register4bit:inst|inst3  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.992      ;
; -0.835 ; register4bit:inst|inst3  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.975      ;
; -0.824 ; register4bit:inst1|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.964      ;
; -0.807 ; register4bit:inst1|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.947      ;
; -0.804 ; register4bit:inst|inst2  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.944      ;
; -0.791 ; register4bit:inst|inst   ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.931      ;
; -0.787 ; register4bit:inst|inst2  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.927      ;
; -0.746 ; register4bit:inst2|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.886      ;
; -0.732 ; register4bit:inst1|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.872      ;
; -0.715 ; register4bit:inst1|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.855      ;
; -0.706 ; register4bit:inst2|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.846      ;
; -0.689 ; register4bit:inst2|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.829      ;
; -0.662 ; register4bit:inst2|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.802      ;
; -0.646 ; register4bit:inst2|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.786      ;
; -0.634 ; register4bit:inst|inst1  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.774      ;
; -0.605 ; register4bit:inst|inst3  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.745      ;
; -0.598 ; register4bit:inst2|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.544      ;
; -0.577 ; register4bit:inst1|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.717      ;
; -0.573 ; register4bit:inst2|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.713      ;
; -0.562 ; register4bit:inst1|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.500      ;
; -0.557 ; register4bit:inst|inst2  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.697      ;
; -0.556 ; register4bit:inst2|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.696      ;
; -0.550 ; register4bit:inst|inst1  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.690      ;
; -0.544 ; register4bit:inst1|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.482      ;
; -0.539 ; register4bit:inst1|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.679      ;
; -0.526 ; register4bit:inst|inst   ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.666      ;
; -0.522 ; register4bit:inst1|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.662      ;
; -0.521 ; register4bit:inst|inst3  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.661      ;
; -0.496 ; register4bit:inst|inst1  ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.442      ;
; -0.493 ; register4bit:inst1|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.633      ;
; -0.486 ; register4bit:inst|inst1  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.432      ;
; -0.485 ; register4bit:inst1|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.625      ;
; -0.477 ; register4bit:inst2|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.423      ;
; -0.473 ; register4bit:inst2|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.419      ;
; -0.473 ; register4bit:inst|inst2  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.613      ;
; -0.469 ; register4bit:inst|inst1  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.609      ;
; -0.463 ; register4bit:inst|inst   ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.409      ;
; -0.459 ; register4bit:inst2|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.599      ;
; -0.457 ; register4bit:inst|inst3  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.403      ;
; -0.457 ; register4bit:inst2|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.597      ;
; -0.452 ; register4bit:inst1|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.398      ;
; -0.436 ; register4bit:inst|inst   ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.576      ;
; -0.431 ; register4bit:inst|inst1  ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.377      ;
; -0.429 ; register4bit:inst1|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.375      ;
; -0.423 ; register4bit:inst|inst3  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.563      ;
; -0.409 ; register4bit:inst|inst2  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.355      ;
; -0.401 ; register4bit:inst1|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.541      ;
; -0.392 ; register4bit:inst|inst2  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.532      ;
; -0.390 ; register4bit:inst|inst2  ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.336      ;
; -0.384 ; register4bit:inst2|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.524      ;
; -0.375 ; register4bit:inst2|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.515      ;
; -0.347 ; register4bit:inst|inst3  ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.293      ;
; -0.337 ; register4bit:inst1|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.283      ;
; -0.329 ; register4bit:inst2|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.469      ;
; -0.328 ; register4bit:inst2|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.274      ;
; -0.326 ; register4bit:inst2|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.466      ;
; -0.315 ; register4bit:inst1|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; -0.049     ; 1.253      ;
; -0.313 ; register4bit:inst|inst2  ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.259      ;
; -0.311 ; register4bit:inst2|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.257      ;
; -0.308 ; register4bit:inst1|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.254      ;
; -0.299 ; register4bit:inst|inst3  ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.245      ;
; -0.292 ; register4bit:inst1|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.432      ;
; -0.279 ; register4bit:inst|inst   ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.419      ;
; -0.217 ; register4bit:inst1|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.163      ;
; -0.215 ; register4bit:inst1|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.355      ;
; -0.210 ; register4bit:inst1|inst2 ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.041     ; 1.156      ;
; -0.210 ; register4bit:inst2|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 1.000        ; 0.153      ; 1.350      ;
; -0.208 ; register4bit:inst1|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.348      ;
; -0.206 ; register4bit:inst1|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; -0.049     ; 1.144      ;
; -0.166 ; register4bit:inst2|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.112      ;
; -0.144 ; register4bit:inst1|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.090      ;
; -0.126 ; register4bit:inst2|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.266      ;
; -0.123 ; register4bit:inst1|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.263      ;
; -0.097 ; register4bit:inst2|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.237      ;
; -0.094 ; register4bit:inst1|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.234      ;
; -0.091 ; register4bit:inst2|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 1.000        ; 0.153      ; 1.231      ;
; -0.062 ; register4bit:inst2|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.041     ; 1.008      ;
; -0.048 ; register4bit:inst1|inst  ; register4bit:inst4|inst1 ; clk          ; clk         ; 1.000        ; -0.049     ; 0.986      ;
; 0.121  ; register4bit:inst1|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 1.000        ; -0.243     ; 0.623      ;
; 0.132  ; register4bit:inst1|inst1 ; register4bit:inst4|inst2 ; clk          ; clk         ; 1.000        ; -0.041     ; 0.814      ;
; 0.195  ; register4bit:inst|inst   ; register4bit:inst4|inst3 ; clk          ; clk         ; 1.000        ; -0.041     ; 0.751      ;
+--------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                  ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+
; 0.388 ; register4bit:inst|inst3  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.715      ;
; 0.481 ; register4bit:inst|inst   ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.605      ;
; 0.482 ; register4bit:inst2|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.809      ;
; 0.495 ; register4bit:inst|inst1  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.822      ;
; 0.502 ; register4bit:inst2|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.829      ;
; 0.516 ; register4bit:inst1|inst1 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.843      ;
; 0.535 ; register4bit:inst|inst1  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.660      ;
; 0.539 ; register4bit:inst|inst   ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.866      ;
; 0.542 ; register4bit:inst1|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.869      ;
; 0.549 ; register4bit:inst|inst2  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.876      ;
; 0.554 ; register4bit:inst|inst2  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.881      ;
; 0.565 ; register4bit:inst|inst1  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.892      ;
; 0.575 ; register4bit:inst1|inst1 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.700      ;
; 0.587 ; register4bit:inst1|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.914      ;
; 0.592 ; register4bit:inst|inst   ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.919      ;
; 0.604 ; register4bit:inst1|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; -0.153     ; 0.535      ;
; 0.605 ; register4bit:inst|inst3  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.932      ;
; 0.609 ; register4bit:inst2|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.734      ;
; 0.620 ; register4bit:inst|inst3  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.947      ;
; 0.621 ; register4bit:inst2|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 0.948      ;
; 0.622 ; register4bit:inst|inst3  ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.746      ;
; 0.628 ; register4bit:inst2|inst  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.753      ;
; 0.641 ; register4bit:inst|inst1  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 0.968      ;
; 0.641 ; register4bit:inst|inst3  ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.766      ;
; 0.656 ; register4bit:inst|inst2  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.781      ;
; 0.660 ; register4bit:inst|inst1  ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.784      ;
; 0.673 ; register4bit:inst|inst3  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.000      ;
; 0.699 ; register4bit:inst|inst2  ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.824      ;
; 0.701 ; register4bit:inst2|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.826      ;
; 0.702 ; register4bit:inst|inst   ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.029      ;
; 0.705 ; register4bit:inst1|inst  ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.838      ;
; 0.710 ; register4bit:inst1|inst  ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.049      ; 0.843      ;
; 0.719 ; register4bit:inst2|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.046      ;
; 0.721 ; register4bit:inst2|inst2 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.048      ;
; 0.724 ; register4bit:inst1|inst2 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.849      ;
; 0.725 ; register4bit:inst2|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.052      ;
; 0.734 ; register4bit:inst2|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.061      ;
; 0.740 ; register4bit:inst1|inst1 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.041      ; 0.865      ;
; 0.744 ; register4bit:inst|inst2  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.071      ;
; 0.764 ; register4bit:inst1|inst1 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.091      ;
; 0.771 ; register4bit:inst|inst1  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.098      ;
; 0.778 ; register4bit:inst2|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.105      ;
; 0.781 ; register4bit:inst|inst2  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.108      ;
; 0.796 ; register4bit:inst|inst2  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.123      ;
; 0.801 ; register4bit:inst1|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.925      ;
; 0.802 ; register4bit:inst1|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.129      ;
; 0.803 ; register4bit:inst2|inst1 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.130      ;
; 0.804 ; register4bit:inst1|inst1 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.131      ;
; 0.819 ; register4bit:inst1|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.146      ;
; 0.823 ; register4bit:inst|inst2  ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.947      ;
; 0.831 ; register4bit:inst1|inst  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.049      ; 0.964      ;
; 0.838 ; register4bit:inst1|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.165      ;
; 0.843 ; register4bit:inst1|inst2 ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.040      ; 0.967      ;
; 0.857 ; register4bit:inst|inst1  ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.982      ;
; 0.861 ; register4bit:inst|inst   ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.041      ; 0.986      ;
; 0.873 ; register4bit:inst|inst1  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.200      ;
; 0.880 ; register4bit:inst2|inst2 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.207      ;
; 0.893 ; register4bit:inst1|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.041      ; 1.018      ;
; 0.912 ; register4bit:inst1|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.239      ;
; 0.927 ; register4bit:inst1|inst  ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.049      ; 1.060      ;
; 0.930 ; register4bit:inst2|inst3 ; register4bit:inst4|inst3 ; clk          ; clk         ; 0.000        ; 0.040      ; 1.054      ;
; 0.934 ; register4bit:inst|inst   ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.261      ;
; 0.940 ; register4bit:inst2|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.065      ;
; 0.940 ; register4bit:inst2|inst3 ; register4bit:inst4|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.267      ;
; 0.942 ; register4bit:inst1|inst  ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.049      ; 1.075      ;
; 0.964 ; register4bit:inst2|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.291      ;
; 0.976 ; register4bit:inst1|inst2 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.101      ;
; 1.000 ; register4bit:inst1|inst2 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.327      ;
; 1.021 ; register4bit:inst1|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.146      ;
; 1.035 ; register4bit:inst2|inst1 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.362      ;
; 1.041 ; register4bit:inst2|inst3 ; register4bit:inst3|inst1 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.368      ;
; 1.042 ; register4bit:inst2|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.369      ;
; 1.045 ; register4bit:inst1|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.372      ;
; 1.052 ; register4bit:inst|inst3  ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.177      ;
; 1.056 ; register4bit:inst2|inst3 ; register4bit:inst4|inst2 ; clk          ; clk         ; 0.000        ; 0.041      ; 1.181      ;
; 1.076 ; register4bit:inst|inst3  ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.403      ;
; 1.078 ; register4bit:inst1|inst2 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.405      ;
; 1.123 ; register4bit:inst1|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.450      ;
; 1.159 ; register4bit:inst2|inst3 ; register4bit:inst3|inst  ; clk          ; clk         ; 0.000        ; 0.041      ; 1.284      ;
; 1.183 ; register4bit:inst2|inst3 ; register4bit:inst3|inst3 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.510      ;
; 1.261 ; register4bit:inst2|inst3 ; register4bit:inst4|inst  ; clk          ; clk         ; 0.000        ; 0.243      ; 1.588      ;
; 1.274 ; register4bit:inst2|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.601      ;
; 1.310 ; register4bit:inst1|inst2 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.637      ;
; 1.355 ; register4bit:inst1|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.682      ;
; 1.493 ; register4bit:inst2|inst3 ; register4bit:inst3|inst2 ; clk          ; clk         ; 0.000        ; 0.243      ; 1.820      ;
+-------+--------------------------+--------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst1|inst3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst2|inst3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst3|inst3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst1  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst2  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst4|inst3  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst1   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst2   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; register4bit:inst|inst3   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst1  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst2  ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst   ;
; -0.084 ; 0.100        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst1  ;
; -0.083 ; 0.101        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst3  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst2  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst3  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst2  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst3  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst2  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst4|inst3  ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst    ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst1   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst2   ;
; -0.061 ; 0.123        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst|inst3   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst1|inst1  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst2|inst1  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; register4bit:inst3|inst   ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst|clk            ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst1|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst2|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst1|clk           ;
; 0.096  ; 0.096        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst|clk            ;
; 0.097  ; 0.097        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst3|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst2|clk           ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst1|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst2|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst3|clk            ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst|inst|clk             ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst1|inst1|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst3|inst|clk            ;
; 0.119  ; 0.119        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; inst4|inst3|clk           ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst1  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst   ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst1  ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst   ;
; 0.659  ; 0.875        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst3  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst2  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst3  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst2  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst2|inst3  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst2  ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst    ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst1   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst2   ;
; 0.660  ; 0.876        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst|inst3   ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst1|inst   ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst1  ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst2  ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst3|inst3  ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst   ;
; 0.681  ; 0.897        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; register4bit:inst4|inst1  ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst1|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst1|clk           ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst|clk            ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst3|inst|clk            ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst2|clk           ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst1|inst3|clk           ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst2|clk           ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst2|inst3|clk           ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst2|clk           ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst4|inst3|clk           ;
; 0.881  ; 0.881        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; inst|inst1|clk            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A0        ; clk        ; 0.743 ; 1.334 ; Rise       ; clk             ;
; A1        ; clk        ; 0.582 ; 1.158 ; Rise       ; clk             ;
; A2        ; clk        ; 0.663 ; 1.238 ; Rise       ; clk             ;
; A3        ; clk        ; 0.540 ; 1.112 ; Rise       ; clk             ;
; B0        ; clk        ; 0.719 ; 1.305 ; Rise       ; clk             ;
; B1        ; clk        ; 0.543 ; 1.111 ; Rise       ; clk             ;
; B2        ; clk        ; 0.679 ; 1.261 ; Rise       ; clk             ;
; B3        ; clk        ; 0.665 ; 1.245 ; Rise       ; clk             ;
; S0        ; clk        ; 0.507 ; 1.075 ; Rise       ; clk             ;
; S1        ; clk        ; 0.784 ; 1.378 ; Rise       ; clk             ;
; S2        ; clk        ; 0.501 ; 1.065 ; Rise       ; clk             ;
; S3        ; clk        ; 0.635 ; 1.220 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A0        ; clk        ; -0.521 ; -1.105 ; Rise       ; clk             ;
; A1        ; clk        ; -0.367 ; -0.936 ; Rise       ; clk             ;
; A2        ; clk        ; -0.445 ; -1.013 ; Rise       ; clk             ;
; A3        ; clk        ; -0.311 ; -0.876 ; Rise       ; clk             ;
; B0        ; clk        ; -0.498 ; -1.077 ; Rise       ; clk             ;
; B1        ; clk        ; -0.329 ; -0.891 ; Rise       ; clk             ;
; B2        ; clk        ; -0.460 ; -1.035 ; Rise       ; clk             ;
; B3        ; clk        ; -0.446 ; -1.019 ; Rise       ; clk             ;
; S0        ; clk        ; -0.292 ; -0.854 ; Rise       ; clk             ;
; S1        ; clk        ; -0.558 ; -1.146 ; Rise       ; clk             ;
; S2        ; clk        ; -0.287 ; -0.845 ; Rise       ; clk             ;
; S3        ; clk        ; -0.183 ; -0.746 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C         ; clk        ; 4.727 ; 4.927 ; Rise       ; clk             ;
; C0        ; clk        ; 7.280 ; 7.809 ; Rise       ; clk             ;
; C1        ; clk        ; 5.399 ; 5.733 ; Rise       ; clk             ;
; C2        ; clk        ; 5.082 ; 5.340 ; Rise       ; clk             ;
; C3        ; clk        ; 5.344 ; 5.646 ; Rise       ; clk             ;
; S         ; clk        ; 4.780 ; 4.993 ; Rise       ; clk             ;
; V         ; clk        ; 4.774 ; 5.011 ; Rise       ; clk             ;
; Z         ; clk        ; 4.978 ; 5.214 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C         ; clk        ; 4.564 ; 4.757 ; Rise       ; clk             ;
; C0        ; clk        ; 7.018 ; 7.526 ; Rise       ; clk             ;
; C1        ; clk        ; 5.209 ; 5.529 ; Rise       ; clk             ;
; C2        ; clk        ; 4.904 ; 5.152 ; Rise       ; clk             ;
; C3        ; clk        ; 5.156 ; 5.446 ; Rise       ; clk             ;
; S         ; clk        ; 4.615 ; 4.820 ; Rise       ; clk             ;
; V         ; clk        ; 4.612 ; 4.840 ; Rise       ; clk             ;
; Z         ; clk        ; 4.807 ; 5.034 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.109  ; 0.388 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -3.109  ; 0.388 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -19.267 ; 0.0   ; 0.0      ; 0.0     ; -28.7               ;
;  clk             ; -19.267 ; 0.000 ; N/A      ; N/A     ; -28.700             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; A0        ; clk        ; 1.583 ; 1.937 ; Rise       ; clk             ;
; A1        ; clk        ; 1.277 ; 1.633 ; Rise       ; clk             ;
; A2        ; clk        ; 1.446 ; 1.780 ; Rise       ; clk             ;
; A3        ; clk        ; 1.221 ; 1.517 ; Rise       ; clk             ;
; B0        ; clk        ; 1.545 ; 1.895 ; Rise       ; clk             ;
; B1        ; clk        ; 1.209 ; 1.566 ; Rise       ; clk             ;
; B2        ; clk        ; 1.510 ; 1.834 ; Rise       ; clk             ;
; B3        ; clk        ; 1.460 ; 1.801 ; Rise       ; clk             ;
; S0        ; clk        ; 1.177 ; 1.533 ; Rise       ; clk             ;
; S1        ; clk        ; 1.758 ; 2.064 ; Rise       ; clk             ;
; S2        ; clk        ; 1.146 ; 1.507 ; Rise       ; clk             ;
; S3        ; clk        ; 1.469 ; 1.796 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A0        ; clk        ; -0.521 ; -1.105 ; Rise       ; clk             ;
; A1        ; clk        ; -0.367 ; -0.936 ; Rise       ; clk             ;
; A2        ; clk        ; -0.445 ; -1.013 ; Rise       ; clk             ;
; A3        ; clk        ; -0.311 ; -0.813 ; Rise       ; clk             ;
; B0        ; clk        ; -0.498 ; -1.077 ; Rise       ; clk             ;
; B1        ; clk        ; -0.329 ; -0.891 ; Rise       ; clk             ;
; B2        ; clk        ; -0.460 ; -1.035 ; Rise       ; clk             ;
; B3        ; clk        ; -0.446 ; -1.019 ; Rise       ; clk             ;
; S0        ; clk        ; -0.292 ; -0.854 ; Rise       ; clk             ;
; S1        ; clk        ; -0.558 ; -1.146 ; Rise       ; clk             ;
; S2        ; clk        ; -0.287 ; -0.843 ; Rise       ; clk             ;
; S3        ; clk        ; -0.183 ; -0.586 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; C         ; clk        ; 9.024  ; 9.103  ; Rise       ; clk             ;
; C0        ; clk        ; 14.107 ; 14.052 ; Rise       ; clk             ;
; C1        ; clk        ; 10.380 ; 10.501 ; Rise       ; clk             ;
; C2        ; clk        ; 9.789  ; 9.880  ; Rise       ; clk             ;
; C3        ; clk        ; 10.272 ; 10.398 ; Rise       ; clk             ;
; S         ; clk        ; 9.126  ; 9.214  ; Rise       ; clk             ;
; V         ; clk        ; 9.017  ; 9.141  ; Rise       ; clk             ;
; Z         ; clk        ; 9.452  ; 9.581  ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; C         ; clk        ; 4.564 ; 4.757 ; Rise       ; clk             ;
; C0        ; clk        ; 7.018 ; 7.526 ; Rise       ; clk             ;
; C1        ; clk        ; 5.209 ; 5.529 ; Rise       ; clk             ;
; C2        ; clk        ; 4.904 ; 5.152 ; Rise       ; clk             ;
; C3        ; clk        ; 5.156 ; 5.446 ; Rise       ; clk             ;
; S         ; clk        ; 4.615 ; 4.820 ; Rise       ; clk             ;
; V         ; clk        ; 4.612 ; 4.840 ; Rise       ; clk             ;
; Z         ; clk        ; 4.807 ; 5.034 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; V             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; Z             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; S             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C             ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C3            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; C0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; CLRN                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A2                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A1                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; S0                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A3                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; V             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; S             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; C3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; C2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; C1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; C0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.49e-09 V                   ; 2.38 V              ; -0.00552 V          ; 0.096 V                              ; 0.019 V                              ; 4.18e-10 s                  ; 3.59e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 4.49e-09 V                  ; 2.38 V             ; -0.00552 V         ; 0.096 V                             ; 0.019 V                             ; 4.18e-10 s                 ; 3.59e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.67e-09 V                   ; 2.38 V              ; -0.0485 V           ; 0.167 V                              ; 0.096 V                              ; 2.95e-10 s                  ; 2.73e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.67e-09 V                  ; 2.38 V             ; -0.0485 V          ; 0.167 V                             ; 0.096 V                             ; 2.95e-10 s                 ; 2.73e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.18e-09 V                   ; 2.38 V              ; -0.00483 V          ; 0.152 V                              ; 0.012 V                              ; 4.81e-10 s                  ; 6.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.18e-09 V                  ; 2.38 V             ; -0.00483 V         ; 0.152 V                             ; 0.012 V                             ; 4.81e-10 s                 ; 6.29e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; V             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; S             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; C3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; C2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; C1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; C0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.92e-07 V                   ; 2.35 V              ; -0.00996 V          ; 0.121 V                              ; 0.03 V                               ; 4.64e-10 s                  ; 4.47e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 6.92e-07 V                  ; 2.35 V             ; -0.00996 V         ; 0.121 V                             ; 0.03 V                              ; 4.64e-10 s                 ; 4.47e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.75e-07 V                   ; 2.35 V              ; -0.0109 V           ; 0.084 V                              ; 0.027 V                              ; 4.31e-10 s                  ; 3.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.75e-07 V                  ; 2.35 V             ; -0.0109 V          ; 0.084 V                             ; 0.027 V                             ; 4.31e-10 s                 ; 3.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 6.15e-07 V                   ; 2.35 V              ; -0.00712 V          ; 0.093 V                              ; 0.02 V                               ; 6.21e-10 s                  ; 7.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 6.15e-07 V                  ; 2.35 V             ; -0.00712 V         ; 0.093 V                             ; 0.02 V                              ; 6.21e-10 s                 ; 7.9e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; V             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; Z             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; S             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; C             ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; C3            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; C2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; C1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; C0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 456      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 456      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 13    ; 13   ;
; Unconstrained Input Port Paths  ; 33    ; 33   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 02 13:31:23 2017
Info: Command: quartus_sta lab3x -c lab3x
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab3x.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.109
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.109       -19.267 clk 
Info (332146): Worst-case hold slack is 0.893
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.893         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.700 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.699
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.699       -16.640 clk 
Info (332146): Worst-case hold slack is 0.813
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.813         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -28.700 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.993
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.993        -5.413 clk 
Info (332146): Worst-case hold slack is 0.388
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.388         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -24.353 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 583 megabytes
    Info: Processing ended: Thu Nov 02 13:31:28 2017
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


