## 实习日程安排

2023/7/11

+ 调整Ubuntu设备无法正常关机/重启
+ 下载gem5源码以及相关依赖，解决编译过程中遇到的问题并成功编译
  + [Building gem5](https://www.gem5.org/documentation/learning_gem5/part1/building/)
  + [my build](https://github.com/quyifei23/gem5-for-CXL/blob/master/README.md)

+ 根据gem5官网教程搭建简易的系统，并运行测试程序
  + [Creating a simple configuration script](https://www.gem5.org/documentation/learning_gem5/part1/simple_config/)




2023/7/12

+ 了解CXL协议的基本情况
  + [CXL3白皮书（整体介绍）](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/CXL_3.0_white%20paper_FINAL.pdf)
  + [CXL实现情况](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/CXL%E5%AE%9E%E7%8E%B0%E6%83%85%E5%86%B5.pdf)

+ 理解cxl.mem与传统存储层次之间的不同点
  + [粗略理解CXL.mem](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/%E7%90%86%E8%A7%A3CXL.mem.md)

+ 分析gem5中可以用到的设备，查看其中是否有PCIe的相关模组



2023/7/13

+ 重点查询cxl.mem的相关资料，理解其存储层次
+ 参考实验的Cxl Memory源码理解
  + [CxlMemory设备代码解读](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/%E3%80%90CXL%E3%80%91CxlMemory%E8%AE%BE%E5%A4%87%E4%BB%A3%E7%A0%81%E8%A7%A3%E8%AF%BB.md)




2023/7/14

+ 学习gem5官方提供的教程，清楚设计一个新的组件需要做些什么
  + [Creating a very simple SimObject](https://www.gem5.org/documentation/learning_gem5/part2/helloobject/)
  + [Debugging gem5](https://www.gem5.org/documentation/learning_gem5/part2/debugging/)
  + [理解Gem5中C++文件与python文件之间的关系](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/Gem5%E4%B8%ADpython%E6%96%87%E4%BB%B6%E4%B8%8EC%2B%2B%E6%96%87%E4%BB%B6%E4%B9%8B%E9%97%B4%E7%9A%84%E5%85%B3%E7%B3%BB.md)
+ 学习gem5如何全系统模拟，需要安装内核和磁盘映像
  + [全系统模拟](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/%E5%85%A8%E7%B3%BB%E7%BB%9F%E6%A8%A1%E6%8B%9F.md)
  + [全系统模拟以及stream带宽测试](https://github.com/ferry-hhh/gem5/tree/cxl_mem_device/include/cxl_benchmark#readme)



2023/7/15

+ 实现参考仓库的全系统模拟中运行stream带宽测试（没有成功，只能对内存测试，无法对扩展内存测试）
  + [全系统模拟以及stream带宽测试](https://github.com/ferry-hhh/gem5/tree/cxl_mem_device/include/cxl_benchmark#readme)

+ 研究如何向全系统模拟的系统中添加依赖（开启后的交互太慢）
  + [Gem5全系统模拟中安装依赖的方法](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/Gem5%E5%85%A8%E7%B3%BB%E7%BB%9F%E6%A8%A1%E6%8B%9F%E4%B8%AD%E5%AE%89%E8%A3%85%E4%BE%9D%E8%B5%96%E7%9A%84%E6%96%B9%E6%B3%95.md)

+ 整体分析，推导增设Cxl Memory需要对系统结构做哪些修改





2023/7/17（重点）

+ 前一部分时间仅仅将注意力放在如何实现扩展内存上，可能仅仅想研究参考的实验，但是忽略了重要的问题；参考实验中没有对系统结构做出调整，也就是虽然设计了Cxl Memory设备，但是这个设备是接在南桥上的，接在PC上的，只满足了PCI的系统结构。但是忽略了cxl.io是建立在PCIe的系统结构上的，意味着还有Root Complex，Switch等设备，并建立PCIe特有的树状结构。
+ 带着对cxl.io与cxl.mem的理解去分析zxhero/gem5-CXL仓库，看是否实现了正确的结构（没有）
+ 思考如何实现cxl.mem和cxl.io的结合



2023/7/18

+ 了解计算机系统中DMA代表什么功能
  + [DMA外设详解](https://blog.csdn.net/k666499436/article/details/124492786)
  + [DMA原理介绍](https://zhuanlan.zhihu.com/p/138573828)
+ 理解PCI和PCIe之间的关系，一个是层状结构，一个是树状结构
  + [对PCI和PCIe的理解(参考+简略摘录)](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/%E5%AF%B9PCI%E5%92%8CPCIe%E7%9A%84%E7%90%86%E8%A7%A3.md)
  + [PCI Bar空间的理解](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/PCI%20Bar%E7%A9%BA%E9%97%B4%E7%9A%84%E7%90%86%E8%A7%A3.md)
  + [对PCI设备的理解(参考+简略摘录)](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/%E5%AF%B9PCI%E8%AE%BE%E5%A4%87%E7%9A%84%E7%90%86%E8%A7%A3.md)
+ 理解DMA与PCIe是什么关系（DMA是一种功能，而PCIe协议包括这项功能）
  + [DMA传输与PCIe传输](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/DMA%E4%BC%A0%E8%BE%93%E4%B8%8EPCIe%E4%BC%A0%E8%BE%93.md)



2023/7/19

+ 找到了一篇关于如何在gem5中模拟PCIe的论文(CREATING A PCI EXPRESS INTERCONNECT IN THE GEM5 SIMULATOR)，并根据作者找到了他的github仓库。
  + [CREATING A PCI EXPRESS INTERCONNECT IN THE GEM5 SIMULATOR](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/161953741.pdf)
+ 阅读这篇论文，找到有助的信息，并研究其PCIe在gem5中的实现
  + [论文对应的仓库](https://github.com/Krishnaps/Gem5-PCI-Express)



2023/7/20

+ 完成简易的Root Complex和Switch，PCIe Link组件的设计，只包含相应的端口，然后根据PCIe的系统结构进行连线，加上一些系统必备的设备，生成相应的树状结构图



2023/7/21

+ 修改组件编译出现的BUG，以及在gem5运行过程中抛出的fatal
  + [Gem5使用/编译中遇到的问题](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/Gem5%E4%BD%BF%E7%94%A8_%E7%BC%96%E8%AF%91%E4%B8%AD%E9%81%87%E5%88%B0%E7%9A%84%E9%97%AE%E9%A2%98.md)




2023/7/23

+ 重新理解PCIe三个重要设备
  + [PCIe基础篇——Switch/Bridge/Root Complex/EndPoint](https://blog.csdn.net/u013253075/article/details/119045277)

+ 重新理解PCI和PCIe的不同点，发现了首先设计PciBridge的必要性
+ 设计PciBridge
+ 调试gem5运行无法生成.dot文件，使其能够生成结构图
  + [Gem5使用/编译中遇到的问题](https://github.com/quyifei23/gem5-for-CXL/blob/master/PDFsource/Gem5%E4%BD%BF%E7%94%A8_%E7%BC%96%E8%AF%91%E4%B8%AD%E9%81%87%E5%88%B0%E7%9A%84%E9%97%AE%E9%A2%98.md)




2023/7/24

+ 参考[Krishnaps/Gem5-PCI-Express](https://github.com/Krishnaps/Gem5-PCI-Express)以及他的论文构造PCIe的几个关键部件（Root Complex，Switch）
+ 由于gem5不断更新，导致一些类或者函数发生了变化，所以需要修改和完善
+ 其中解决了之前一直困扰的gem5抛出的fatal（虽然能成功编译，但是在运行的时候总是报xxx没有名为xxx的port），这里的问题是没有重写基类Port中的getPort()函数，导致每当想通过成员来访问端口的时候都会调用原生的函数，而原生函数是不包含任何判断的，只抛出错误，所以要重写这个函数



2023/7/25

+ 参考[Krishnaps/Gem5-PCI-Express](https://github.com/Krishnaps/Gem5-PCI-Express)以及他的论文构造PCIe的剩下的部件（PCIe Link）
+ 组装Root Complex，Switch，PCIe Link以及其他一些重要的部件，使其满足cxl.io的体系结构



2023/7/26

+ 当前已根据cxl.io设计了关键的部件，并组装成了相应的树状结构。今天将参考实验中的CxlMemory作为设备插入到本体系中。
+ 思考如何向系统中加入PciHost。



最终成果：

<img src=".\PDFsource\images\final.dot.svg" alt="final_image"  />



