set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {dados.vo dados_v.sdo}}
	{{"Fast Model"} {dados_fast.vo dados_v_fast.sdo}}
}
