{"patent_id": "10-2022-0150982", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2024-0069461", "출원번호": "10-2022-0150982", "발명의 명칭": "엣지 디바이스에서 인공지능 가속기와 통신 모뎀을 효율적으로 운용하기 위한 전자 장치", "출원인": "주식회사 네패스", "발명자": "성윤현"}}
{"patent_id": "10-2022-0150982", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치에 있어서,메인 프로세서;수신한 데이터를 이용하여 추론하는 인공지능 가속기;외부 네트워크와 통신 연결을 수립하는 통신 모뎀; 및상기 메인 프로세서, 상기 인공지능 가속기 및 상기 통신 모뎀과 작동적으로(operatively) 연결된 신호 제어기;를 포함하고,상기 신호 제어기는,인공지능 가속기 운영을 지시하는 커맨드를 상기 메인 프로세서로부터 수신하고, 상기 인공지능 가속기로부터데이터 학습 결과를 수신하여 상기 통신 모뎀으로 전송하는 전자 장치."}
{"patent_id": "10-2022-0150982", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1 항에 있어서,상기 신호 제어기는,상기 메인 프로세서와 단일한 레인의 제1 인터페이스로 연결되고, 및상기 인공지능 가속기 및 상기 통신 모뎀과 상기 제1 인터페이스 또는 상기 제1 인터페이스가 아닌 제2 인터페이스로 연결되는 것을 특징으로 하는 전자 장치."}
{"patent_id": "10-2022-0150982", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2 항에 있어서,상기 신호 제어기는,상기 통신 모뎀이 전송한 외부 데이터를 수신하고, 상기 외부 데이터를 상기 메인 프로세서로 전송할지 여부를결정하고,상기 외부 데이터를 상기 메인 프로세서로 전송하기로 결정함에 대응하여 상기 외부 데이터를 상기 메인 프로세서로 전송하고, 및상기 메인 프로세서와의 통신에 사용되는 프로토콜과 동일한 프로토콜을 상기 인공지능 가속기 및 상기 통신 모뎀과 통신할 때 사용하고,상기 제1 인터페이스는 PCIe 레인인 것을 특징으로 하는 전자 장치."}
{"patent_id": "10-2022-0150982", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1 항에 있어서,상기 신호 제어기는,상기 인공지능 가속기에서 학습이 완료된 데이터를 상기 통신 모뎀으로 전송할지 여부를 결정하는 전자 장치."}
{"patent_id": "10-2022-0150982", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1 항에 있어서,상기 인공지능 가속기는,공개특허 10-2024-0069461-3-상기 메인 프로세서로부터 수신한 데이터에 기초하여, 추론 또는 패턴 매칭 기능을 수행하는 것을 특징으로 하는 전자 장치."}
{"patent_id": "10-2022-0150982", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1 항에 있어서,상기 메인 프로세서는,상기 인공지능 가속기의 학습에 필요한 데이터를 전송한 이후 상기 인공지능 가속기 운영을 지시하는 커맨드를상기 신호 제어기로 전송하고,임베디드 CPU인 것을 특징으로 하는 전자 장치."}
{"patent_id": "10-2022-0150982", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1 항에 있어서,상기 전자 장치는,통신 가입자 인증 정보가 저장된 유심(USIM)을 더 포함하는 전자 장치."}
{"patent_id": "10-2022-0150982", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "전자 장치가 개시된다. 본 개시의 기술적 사상에 따른 전자 장치는 메인 프로세서, 수신한 데이터를 이용하여 추 론하는 인공지능 가속기, 외부 네트워크와 통신 연결을 수립하는 통신 모뎀 및 상기 메인 프로세서, 상기 인공지 능 가속기 및 상기 통신 모뎀과 작동적으로(operatively) 연결된 신호 제어기를 포함하고, 상기 신호 제어기는, 인공지능 가속기 운영을 지시하는 커맨드를 상기 메인 프로세서로부터 수신하고, 상기 인공지능 가속기로부터 데 이터 학습 결과를 수신하여 상기 통신 모뎀으로 전송할 수 있다."}
{"patent_id": "10-2022-0150982", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "본 개시의 기술적 사상은 전자 장치에 관한 것이며, 더욱 상세하게는, 전자장치의 프로세서 자원을 효율적으로 사용하는 방법에 관한 것이다."}
{"patent_id": "10-2022-0150982", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "최근 효율적인 데이터 처리를 위하여, 엣지 디바이스(로컬)에서 데이터를 수집 및 처리한 후 데이터를 중앙 데 이터 서버로 전송하는 방식의 엣지 컴퓨팅(edge computing) 기술이 발전하고 있다. 효율적인 엣지 컴퓨팅을 구 현하기 위하여, 인공지능을 구현 및 실행하기 위한 엣지형 인공지능 가속기(AI accelerator), 5G 통신 기술이 사용되고 있다. 엣지형 인공지능 가속기는 네트워크를 사용하지 않고, 엣지 디바이스에서 생성된 데이터를 자체 적으로 추론 및 분석할 수 있다. 5G 통신 모뎀은 초고속(enhanced mobile broadband), 초저지연(ultra-low latency), 대용량 특성을 제공하며, 전자 장치에 장착되어 5G 통신망에 접속 가능하게 할 수 있다. 메인 프로세서와 인공지능 가속기 및 통신 모뎀은 고유한 인터페이스를 통하여 각각 연결될 수 있다. 예를 들어, 메인 프로세서와 인공지능 가속기 및 통신 모뎀은 PCIe(peripheral component interconnect express) 레 인을 통해 연결될 수 있다. 엣지 컴퓨팅을 구현하기 위해서는 메인 프로세서가 인공지능 가속기 및 통신 모뎀과 연결되어야 하기 때문에 2개의 PCIe 레인이 필요하여, 다른 기능을 수행하기 위한 인터페이스가 부족한 문제점 이 있다."}
{"patent_id": "10-2022-0150982", "section": "발명의_설명", "subsection": "해결하려는과제", "paragraph": 1, "content": "본 개시의 기술적 사상은, 신호 제어기를 이용하여 프로세서의 부담을 경감함으로써 프로세서의 자원을 효율적 으로 사용하는 방법을 제공한다."}
{"patent_id": "10-2022-0150982", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "본 개시의 기술적 사상에 따른 전자 장치는 메인 프로세서, 수신한 데이터를 이용하여 추론하는 인공지능 가속 기, 외부 네트워크와 통신 연결을 수립하는 통신 모뎀 및 상기 메인 프로세서, 상기 인공지능 가속기 및 상기 통신 모뎀과 작동적으로(operatively) 연결된 신호 제어기를 포함하고, 상기 신호 제어기는, 인공지능 가속기 운영을 지시하는 커맨드를 상기 메인 프로세서로부터 수신하고, 상기 인공지능 가속기로부터 데이터 학습 결과 를 수신하여 상기 통신 모뎀으로 전송할 수 있다. 본 개시의 기술적 사상에 따른 신호 제어기는, 상기 메인 프로세서와 단일한 레인의 제1 인터페이스로 연결되고, 및 상기 인공지능 가속기 및 상기 통신 모뎀과 상기 제1 인터페이스 또는 상기 제1 인터페이스가 아 닌 제2 인터페이스로 연결될 수 있다. 본 개시의 기술적 사상에 따른 제1 인터페이스는 PCIe 레인일 수 있다. 본 개시의 기술적 사상에 따른 신호 제어기는, 상기 통신 모뎀이 전송한 외부 데이터를 수신하고, 상기 외부 데 이터를 상기 메인 프로세서로 전송할지 여부를 결정하고, 및 상기 외부 데이터를 상기 메인 프로세서로 전송하 기로 결정함에 대응하여 상기 외부 데이터를 상기 메인 프로세서로 전송할 수 있다. 본 개시의 기술적 사상에 따른 신호 제어기는, 상기 메인 프로세서와의 통신에 사용되는 프로토콜과 동일한 프 로토콜을 상기 인공지능 가속기 및 상기 통신 모뎀과 통신할 때 사용할 수 있다. 본 개시의 기술적 사상에 따른 신호 제어기는, 상기 인공지능 가속기에서 학습이 완료된 데이터를 상기 통신 모 뎀으로 전송할지 여부를 결정할 수 있다. 본 개시의 기술적 사상에 따른 인공지능 가속기는, 상기 메인 프로세서로부터 수신한 데이터에 기초하여, 추론 또는 패턴 매칭 기능을 수행할 수 있다. 본 개시의 기술적 사상에 따른 메인 프로세서는, 상기 인공지능 가속기의 학습에 필요한 데이터를 전송한 이후 상기 인공지능 가속기 운영을 지시하는 커맨드를 상기 신호 제어기로 전송할 수 있다. 본 개시의 기술적 사상에 따른 전자 장치는, 통신 가입자 인증 정보가 저장된 유심(USIM)을 더 포함할 수 있다. 본 개시의 기술적 사상에 따른 메인 프로세서는 임베디드 CPU일 수 있다."}
{"patent_id": "10-2022-0150982", "section": "발명의_설명", "subsection": "발명의효과", "paragraph": 1, "content": "본 개시의 기술적 사상에 의하면, 전자 장치는 엣지 컴퓨팅을 구현함에 있어서 메인 프로세서의 리소스를 절감 할 수 있다. 메인 프로세서가 엣지 컴퓨팅을 구현하기 위하여 사용하던 2개의 인터페이스를 신호 제어기를 도입 하여 하나로 줄일 수 있다. 메인 프로세서는 확보한 인터페이스를 이용하여 다른 기능(예: 이미지 프로세싱)을 수행할 수 있다."}
{"patent_id": "10-2022-0150982", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 1, "content": "본 실시예들에서 사용되는 용어는 본 실시예들에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 당 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달 라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 부분에서 상세히 그 의미를 기재할 것이다. 따라서, 본 실시예들에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가 지는 의미와 본 실시예들 전반에 걸친 내용을 토대로 정의되어야 한다. 본 실시예들은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는바, 일부 실시예들을 도면에 예시하 고 상세하게 설명하고자 한다. 그러나, 이는 본 실시예들을 특정한 개시형태에 대해 한정하려는 것이 아니며, 본 실시예들의 사상 및 기술범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한 다. 본 명세서에서 사용한 용어들은 단지 실시예들의 설명을 위해 사용된 것으로, 본 실시예들을 한정하려는 의 도가 아니다."}
{"patent_id": "10-2022-0150982", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 2, "content": "본 실시예들에 사용되는 용어들은 다르게 정의되지 않는 한, 본 실시예들이 속하는 기술분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미가 있다. 일반적으로 사용되는 사전에 정의되어 있는 것 과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 실시 예들에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않아야 한다.이하에서는 후술하는 본 발명에 대한 상세한 설명은, 본 발명이 실시될 수 있는 특정 실시예를 예시로서 도시하 는 첨부 도면을 참조한다. 이러한 실시예는 당업자가 본 발명을 실시할 수 있기에 충분하도록 상세히 설명된다. 본 발명의 다양한 실시예는 서로 다르지만 상호 배타적일 필요는 없음이 이해되어야 한다. 예를 들어, 본 명세 서에 기재되어 있는 특정 형상, 구조 및 특성은 본 발명의 정신과 범위를 벗어나지 않으면서 일 실시예로부터 다른 실시예로 변경되어 구현될 수 있다. 또한, 각각의 실시예 내의 개별 구성요소의 위치 또는 배치도 본 발명 의 정신과 범위를 벗어나지 않으면서 변경될 수 있음이 이해되어야 한다. 따라서, 후술하는 상세한 설명은 한정 적인 의미로서 행하여지는 것이 아니며, 본 발명의 범위는 특허청구범위의 청구항들이 청구하는 범위 및 그와 균등한 모든 범위를 포괄하는 것으로 받아들여져야 한다. 도면에서 유사한 참조부호는 여러 측면에 걸쳐서 동일 하거나 유사한 구성요소를 나타낸다."}
{"patent_id": "10-2022-0150982", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 3, "content": "이하에서는, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 본 발명을 용이하게 실시할 수 있도록 하 기 위하여, 본 발명의 여러 실시예에 관하여 첨부된 도면을 참조하여 상세히 설명하기로 한다. 도 1a 및 도 1b는 본 개시의 일 실시예에 따른 전자 장치가 엣지 컴퓨팅을 수행하기 위한 시스템구조를 설명하 기 위한 도면이다. 도 1a를 참조하면, 전자 장치는 프로세서, 인공지능 가속기, 통신 모뎀 및 유심 (universal subscriber identity module, USIM)을 포함할 수 있다. 프로세서는, 예를 들면, 소프트 웨어를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서는 다른 구성요소로부터 수신된 명령 또는 데이터를 휘발성 메모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또는 어플리케 이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프 로세서)를 포함할 수 있다. 일 실시예에 따르면, 프로세서는 PCIe(peripheral component interconnect express) 신호를 출력할 수 있는 임베디드 CPU(embedded CPU) 또는 어플리케이션 프로세서(application processor)일 수 있다. 인공지능 가속기(AI accelerator)는 로컬에서 수집된 데이터를 이용하여, 신경망 모델의 추론 및/또는 패 턴 매칭 기능 등의 신경망 연산을 수행할 수 있다. 인공지능 가속기는 AI 알고리즘을 효율적으로 수행하기 위한 칩(chip)일 수 있다. 인공지능 가속기는 예를 들어, CPU(Central Processing Units), GPU(Graphics Processing Units), FPGA(Field-Programmable Gate Arrays), SoC(System-on-Chips), ASIC(Application- Specific Integrated Circuits), VPU(Vision Processing Units), 뉴로모픽 IC 등일 수 있으나, 이에 한정되는 것은 아니다. 통신 모뎀은 프로세서의 제어에 따라 무선 네트워크를 통해 외부 장치와 통신할 수 있다. 통신 모뎀 은 전자 장치에 장착되어 셀룰러 네트워크(예: LTE(long term evolution) 네트워크, 5G 네트워크, NR(new radio) 네트워크) 및 근거리 네트워크(예: Wi-Fi, bluetooth)로부터 데이터를 송수신 하기 위한 하드웨 어 및 소프트웨어 모듈들을 포함할 수 있다. 유심은 전자 장치에 장착될 수 있으며, 통신 가입자 인증을 위한 정보가 저장될 수 있다. 통신 모뎀 은 외부 장치와 통신 연결을 수행할 때 유심에 저장된 가입자 인증 정보를 이용할 수 있다. 일 실시 예에 따르면, 통신 모뎀은 장거리 무선 통신(예: 5G 네트워크)과 함께 단거리 무선 통신(예: Wi-Fi, Bluetooth)을 수행할 수 있다. 유심는 통신 모뎀이 장거리 무선 통신을 수행하는 경우 전자 장치 에 포함되어 동작할 수 있으며, 단거리 무선 통신을 수행하는 경우에는 생략될 수 있다. 다양한 실시예에 따르면, 프로세서는 전자 장치 각 구성요소들(예: 통신 모뎀, 유심, 인공 지능 가속기)과 작동적으로(operatively), 기능적으로(functionally), 및/또는 전기적으로(electrically) 연결되어, 각 구성요소들의 제어 및/또는 통신에 관한 연산이나 데이터 처리를 수행할 수 있는 구성일 수 있다. 프로세서가 전자 장치 상에서 구현할 수 있는 연산 및 데이터 처리 기능에는 한정됨이 없을 것이나, 이하에서는 신호 제어기를 이용하여 프로세서의 리소스를 효율적으로 사용하기 위한 구조에 대한 다 양한 실시예에 대해 설명하기로 한다.프로세서는 인공지능 가속기 및 통신 모뎀 각각과 인터페이스로 연결될 수 있다. 예를 들어, 프 로세서는 인공지능 가속기 및 통신 모뎀과 PCIe 레인으로 연결될 수 있다. 프로세서는 제 한된 수의 PCIe 레인이 연결될 수 있다. 프로세서는 PCIe 레인을 통하여 인공지능 가속기 및 통신 모 뎀이 정해진 동작을 수행하도록 하는 신호를 전송할 수 있다. 인공지능 가속기 및 통신 모뎀은 신호를 수신함에 대응하여 정해진 동작을 수행할 수 있다. 프로세서는 인공지능 가속기 및 통신 모뎀을 제어하여, 데이터를 학습한 결과를 통신 네트워크 를 통하여 외부 서버로 업로드할 수 있다. 프로세서는 학습에 필요한 데이터를 미리 인공지능 가속기(13 0)로 전송할 수 있다. 인공지능 가속기는 수신한 데이터를 학습하고, 학습한 결과를 프로세서로 전송 할 수 있다. 프로세서는 학습 결과를 수신하고, 외부 서버에 업로드할지 여부를 결정할 수 있다. 학습 결 과를 외부 서버에 업로드하기로 결정한 경우, 프로세서는 학습 결과를 통신 모뎀으로 전송할 수 있다. 통신 모뎀은 프로세서로부터 인공지능 가속기의 데이터 학습 결과를 수신한 경우, 외부 서버와 통신 연결을 수립하여 외부 서버에 수신한 결과를 업로드할 수 있다. 통신 모뎀은 외부 서버와 통신 연결 을 수행하는 과정에서, 유심에 저장된 가입자 인증 정보를 사용할 수 있다. 상기와 같은 방식으로 데이터의 학습 및 외부 서버와 통신을 수행하는 경우, 프로세서가 통신 모뎀 및 인공지능 가속기 각각과 별도의 인터페이스(예: PCIe)로 연결되어야 한다. 두 개의 인터페이스를 사용 하는 것은 프로세서의 제한된 리소스를 효율적으로 활용하지 못하는 문제점이 있었다. 도 1b를 참조하면, 전자 장치는 프로세서, 신호 제어기, 통신 모뎀, 유심 및 인공지 능 가속기를 포함할 수 있다. 도 1a에서 설명한 구성요소와 중복되는 구성요소에 대한 설명은 생략하도록 한다. 신호 제어기는 프로세서, 통신 모뎀 및 인공지능 가속기와 연결될 수 있다. 신호 제어기 는 프로세서와 제1 인터페이스를 통하여 연결될 수 있고, 통신 모뎀 및 인공지능 가속기와 는 제1 인터페이스와 구별되는 제2 인터페이스를 통하여 연결될 수 있다. 예를 들어, 신호 제어기는 프로 세서와는 PCIe 레인으로 연결되고, 통신 모뎀 및 인공지능 가속기와는 PCIe 외에 다른 인터페이 스로 연결될 수 있다. 그러나 제2 인터페이스의 예시는 이에 제한되지 않으며, 제2 인터페이스는 PCIe일 수 있 다. 신호 제어기는 프로세서의 리소스 부담을 줄이기 위한 구성으로서, 프로세서가 수행할 수 있는 기능을 일부 대신할 수 있다. 일 실시예에 따르면, 신호 제어기는 메인 프로세서의 기능 수행을 지원 하는 보조 프로세서일 수 있으나, 이에 제한되지 않는다. 프로세서는 인공지능 가속기에서 추론하기 위한 데이터(inference data)를 신호 제어기를 통하 여 인공지능 가속기로 전송할 수 있다. 인공지능 가속기는 데이터를 이용한 추론이 완료된 이후, 추 론이 완료되었음을 지시하는 신호를 신호 제어기를 통하여 프로세서로 전송할 수 있다. 프로세서 는 인공지능 가속기의 추론이 완료되었음을 지시하는 신호를 수신함에 대응하여, 신호 제어기가 인공지능 가속기를 운영할 것을 지시하는 커맨드를 전송할 수 있다. 신호 제어기는 프로세서로 부터 커맨드를 수신함에 대응하여, 프로세서로부터의 별도 지시 없이도 인공지능 가속기의 운영에 필 요한 지시를 인공지능 가속기로 전송할 수 있다. 예를 들어, 전자 장치가 데이터를 외부 서버로 전송하는 경우, 신호 제어기는 학습 결과를 신호 제어 기로 전송하라는 명령을 인공지능 가속기에 전송할 수 있다. 신호 제어기는 인공지능 가속기 로부터 수신한 데이터를 외부로 전송할 것인지 여부를 결정할 수 있다. 신호 제어기가 인공지능 가속 기로부터 수신한 데이터를 외부로 전송하기로 결정한 경우, 신호 제어기는 수신한 데이터를 통신 모 뎀으로 전송할 수 있다. 통신 모뎀은 수신한 학습 결과를 외부 서버 및/또는 외부 장치로 전송할 수 있다. 전자 장치가 데이터를 외부 서버로부터 수신하는 경우, 신호 제어기는 수신한 데이터를 프로세서 로 전송할 것인지 여부를 결정할 수 있다. 외부 서버로부터 데이터를 수신한 통신 모뎀은 수신한 데 이터를 신호 제어기로 전송할 수 있다. 신호 제어기는 수신한 데이터를 분석하고, 분석한 결과에 기 초하여 수신한 데이터를 프로세서로 전송할 것인지 여부를 결정할 수 있다. 수신한 데이터를 프로세서 로 전송할 것으로 결정하는 경우, 신호 제어기는 통신 모뎀으로부터 수신한 데이터를 메인 프로 세서로 전송할 수 있다. 반대로, 수신한 데이터가 단순 에코(echo)인 경우에는 유효한 데이터가 아닐 수있다. 에코를 수신한 경우, 신호 제어기는 수신한 데이터를 프로세서로 전송하지 않기로 결정할 수 있다. 도 2는 본 개시의 일 실시예에 따른 개선된 구조의 전자 장치가 인공지능 가속기 및 통신 모뎀과 연결되어 동작 하는 구조를 설명하기 위한 도면이다. 도 2를 참조하면, 프로세서는 지정된 명령을 수행하기 위한 데이터 패킷을 입력 받고, 해당 데이터 패킷을 분석하여 지정된 명령을 수행할 수 있다. 프로세서는 데이터를 수집하기 위해 센서 인터페이스 및 초기화 작업을 수행한 후, 센서를 운용하여 필요한 데이터를 수집할 수 있다. 프로세서는 수집한 데이터를 목적에 적합한 특징이 잘 표현될 수 있도록 특징 추출 작업을 수행할 수 있다. 특징 추출 작업이 완료되면 프로세서는 해당 데이터 패킷을 신호제어기에 전달할 수 있다. 프로세서는 신호 제어기와 PCIe 레인을 통해 연결될 수 있다. 프로세서는 PCIe 레인을 통하여 신호 제어기로 명령을 전송할 수 있다. 신호 제어기는 인공지능 가속기 및 통신 모뎀과 작 동적으로 연결되어, 인공지능 가속기 및 통신 모뎀의 동작을 제어할 수 있다. 신호 제어기는 PCIe 레인을 통하여 프로세서로부터 명령을 수신할 수 있고, PCIe 레인을 통하여 필요한 데이터를 프로세 서로 전송할 수도 있다. 통신 모뎀은 외부 서버 또는 외부 장치로 데이터를 전송하거나, 외부 서버 또는 외부 장치로부터 데이터를 수신할 수 있다. 데이터를 전송하는 경우, 신호 제어기는 인공지능 가속기 로부터 받은 데이터를 통신 모뎀으로 전송할 수 있다. 통신 모뎀은 신호 제어기로부터 수 신한 데이터를 외부 장치 또는 외부 서버로 전송할 수 있다. 데이터를 수신하는 경우, 신호 제어기는 통신 모뎀에서 수신된 데이터를 프로세서에 전송할 수 있다. 신호 제어기는 통신 모뎀으로부터 수신 한 데이터를 프로세서로 전송할지 여부를 결정할 수 있다. 신호 제어기가 인공지능 가속기 및 통신 모뎀의 운영 및 동작을 제어함으로써 프로세서의 리소스 부담이 완화되며, 프로세서는 확보한 리소스를 이용하여 다양한 기능을 수행할 수 있다. 예를 들어, 프로세서는 이미지 프로세싱에 추가적인 리소스를 활용할 수 있다. 도 3은 본 개시의 일 실시예에 따른 전자 장치의 구성을 도시한 블록도이다. 일 실시예에서, 전자 장치는 프로세서, 메모리 및 인공지능 가속기, 통신 모뎀을 포 함하는 신호 제어기를 포함할 수 있다. 신호 제어기는 프로세서와 인터페이스(예: PCIe 레인)를 통해 연결될 수 있으며, 인공지능 가속기 및 통신 모뎀과 인터페이스(예: PCIe 또는 PCIe가 아닌 인 터페이스)로 연결될 수 있다. 신호 제어기는 인공지능 가속기의 운영에 필요한 제어 동작을 수행할 수 있다. 일 실시예에 따른 인공지능 가속기는 신경망 모델의 신경망 연산을 수행할 수 있다. 인공지능 가속기(34 0)는 예를 들어, CPU(Central Processing Units), GPU(Graphics Processing Units), FPGA(Field-Programmable Gate Arrays), SoC(System-on-Chips), ASIC(Application-Specific Integrated Circuits), VPU(Vision Processing Units), 뉴로모픽 IC 등일 수 있으나, 이에 한정되는 것은 아니다. 전자 장치의 인공지능 가속기에는 데이터 연산을 처리할 수 있는 곱셈-누산 유닛 (Multiply- accumulate unit; MAC unit)이 포함될 수 있다. 가속기 사양은 인공지능 가속기에 포함되는 MAC 유닛들의 수를 포함한다. 예를 들어, MAC 유닛들의 수가 N개인 경우, 인공지능 가속기에서는 N개의 병렬 연산이 수 행될 수 있다. 일 실시예에서, 인공지능 가속기는 그 하드웨어 타입에 따라 (예를 들어, NPU 등) 후술하는 프로세서(31 0)의 역할을 적어도 일부 수행할 수 있다. 메모리는 전자 장치를 구동하고 제어하기 위한 다양한 데이터, 프로그램 또는 어플리케이션을 저장할 수 있다. 메모리에 저장되는 프로그램은 하나 이상의 명령어들을 포함할 수 있다. 메모리에 저장된 프로그램(하나 이상의 명령어들) 또는 어플리케이션은 프로세서에 의해 실행될 수 있다. 메모리는 플래시 메모리 타입(flash memory type), 하드디스크 타입(hard disk type), 멀티미디어 카드 마이크로 타입(multimedia card micro type), 카드 타입의 메모리(예를 들어 SD 또는 XD 메모리 등)를 포함할 수 있으며, 롬(ROM, Read-Only Memory), EEPROM(Electrically Erasable Programmable Read-Only Memory), PROM(Programmable Read-Only Memory), 자기 메모리, 자기 디스크, 광디스크 중 적어도 하나를 포함하는 비 휘 발성 메모리 및 램(RAM, Random Access Memory) 또는 SRAM(Static Random Access Memory)과 같은 휘발성 메모리를 포함할 수 있다. 일 실시예에 따른 메모리는 전자 장치가 신경망 연산을 수행하도록 하는 하나 이상의 인스트럭션 및/ 또는 프로그램을 저장할 수 있다. 프로세서는 전자 장치를 전반적으로 제어할 수 있다. 프로세서는 메모리에 저장되는 하나 이상의 프로그램들을 실행할 수 있다. 프로세서는 하나 이상일 수 있다. 본 개시에 따른 하나 이상의 프로세서는, 하나 이상의 전자부품을 포함하는 집적된 시스템 온 칩(SoC) 형태로 구현될 수 있다. 하나 이상의 프로세서 각각은 별개의 하드웨어(H/W)로 구현될 수도 있다. 본 개시의 일 실시예에 따른 방법이 복수의 동작을 포함하는 경우, 복수의 동작은 하나의 프로세서에 의해 수행 될 수도 있고, 복수의 프로세서에 의해 수행될 수도 있다. 예를 들어, 일 실시예에 따른 방법에 의해 제1 동작, 제2 동작, 제3 동작이 수행될 때, 제1 동작, 제2 동작, 및 제3 동작 모두 제1 프로세서에 의해 수행될 수도 있 고, 제1 동작 및 제2 동작은 제1 프로세서(예를 들어, 범용 프로세서)에 의해 수행되고 제3 동작은 제2 프로세 서에 의해 수행될 수도 있다. 그러나, 본 개시의 실시예들이 이에 한정되는 것은 아니다. 본 개시에 따른 하나 이상의 프로세서는 싱글 코어 프로세서(single core processor)로 구현될 수도 있고, 멀티 코어 프로세서(multicore processor)로 구현될 수도 있다. 본 개시의 일 실시예에 따른 방법이 복수의 동작을 포함하는 경우, 복수의 동작은 하나의 코어에 의해 수행될 수도 있고, 하나 이상의 프로세서에 포함된 복수의 코어에 의해 수행될 수도 있다. 본 개시의 기술적 사상에 따른 전자 장치는 메인 프로세서, 수신한 데이터를 이용하여 추론하는 인공지능 가속 기, 외부 네트워크와 통신 연결을 수립하는 통신 모뎀 및 상기 메인 프로세서, 상기 인공지능 가속기 및 상기 통신 모뎀과 작동적으로(operatively) 연결된 신호 제어기를 포함하고, 상기 신호 제어기는, 인공지능 가속기 운영을 지시하는 커맨드를 상기 메인 프로세서로부터 수신하고, 상기 인공지능 가속기로부터 데이터 학습 결과 를 수신하여 상기 통신 모뎀으로 전송할 수 있다. 본 개시의 기술적 사상에 따른 신호 제어기는, 상기 메인 프로세서와 단일한 레인의 제1 인터페이스로 연결되고, 및 상기 인공지능 가속기 및 상기 통신 모뎀과 상기 제1 인터페이스 또는 상기 제1 인터페이스가 아 닌 제2 인터페이스로 연결될 수 있다. 본 개시의 기술적 사상에 따른 제1 인터페이스는 PCIe 레인일 수 있다. 본 개시의 기술적 사상에 따른 신호 제어기는, 상기 통신 모뎀이 전송한 외부 데이터를 수신하고, 상기 외부 데 이터를 상기 메인 프로세서로 전송할지 여부를 결정하고, 및 상기 외부 데이터를 상기 메인 프로세서로 전송하 기로 결정함에 대응하여 상기 외부 데이터를 상기 메인 프로세서로 전송할 수 있다. 본 개시의 기술적 사상에 따른 신호 제어기는, 상기 메인 프로세서와의 통신에 사용되는 프로토콜과 동일한 프 로토콜을 상기 인공지능 가속기 및 상기 통신 모뎀과 통신할 때 사용할 수 있다. 본 개시의 기술적 사상에 따른 신호 제어기는, 상기 인공지능 가속기에서 학습이 완료된 데이터를 상기 통신 모 뎀으로 전송할지 여부를 결정할 수 있다. 본 개시의 기술적 사상에 따른 인공지능 가속기는, 상기 메인 프로세서로부터 수신한 데이터에 기초하여, 추론 또는 패턴 매칭 기능을 수행할 수 있다. 본 개시의 기술적 사상에 따른 메인 프로세서는, 상기 인공지능 가속기의 학습에 필요한 데이터를 전송한 이후 상기 인공지능 가속기 운영을 지시하는 커맨드를 상기 신호 제어기로 전송할 수 있다. 본 개시의 기술적 사상에 따른 전자 장치는, 통신 가입자 인증 정보가 저장된 유심(USIM)을 더 포함할 수 있다. 본 개시의 기술적 사상에 따른 메인 프로세서는 임베디드 CPU일 수 있다. 이상에서와 같이 도면과 명세서에서 예시적인 실시예들이 개시되었다. 본 명세서에서 특정한 용어를 사용하여 실시예들을 설명되었으나, 이는 단지 본 개시의 기술적 사상을 설명하기 위한 목적에서 사용된 것이지 의미 한"}
{"patent_id": "10-2022-0150982", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "paragraph": 4, "content": "정이나 특허청구범위에 기재된 본 개시의 범위를 제한하기 위하여 사용된 것은 아니다. 그러므로 본 기술분야의 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 따라서, 본 개시의 진정한 기술적 보호범위는 첨부된 특허청구범위의 기술적 사상에 의해 정해져야 할 것이다."}
{"patent_id": "10-2022-0150982", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1a 및 도 1b는 본 개시의 일 실시예에 따른 전자 장치가 엣지 컴퓨팅을 수행하기 위한 시스템구조를 설명하 기 위한 도면이다. 도 2는 본 개시의 일 실시예에 따른 개선된 구조의 전자 장치가 인공지능 가속기 및 통신 모뎀과 연결되어 동작 하는 구조를 설명하기 위한 도면이다. 도 3은 본 개시의 일 실시예에 따른 전자 장치의 구성을 도시한 블록도이다."}
