/***********************************************************/
/***********************************************************/
/**************   Author: Doaa_Tawfik       ****************/
/**************   Layer: LIBRARY            ****************/
/**************   Version: 1.00             ****************/
/**************   Update_Date:Aug 1, 2024   ****************/
/***********************************************************/
/***********************************************************/

#ifndef LIB_STM32F446_H_
#define LIB_STM32F446_H_

/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/
/***************************                            Start of Peripherals Base Addresses Region                   *************************************/
/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/



/******************************************************************************************/
/*                          SYSTICK Peripheral Base Addresses                             */
/******************************************************************************************/

#define     SYSTICK_u32_BASE_ADDRESS         0xE000E010UL



/******************************************************************************************/
/*                          SYSCFG Peripheral Base Addresses                              */
/******************************************************************************************/

#define     SYSCFG_u32_BASE_ADDRESS         0x40013800UL




/******************************************************************************************/
/*                          NVIC Peripheral Base Addresses                                 */
/******************************************************************************************/

#define     NVIC_u32__BASE_ADDRESS           0xE000E100UL



/******************************************************************************************/
/*                          SCB Peripheral Base Addresses                                 */
/******************************************************************************************/

#define     SCB_u32__BASE_ADDRESS            0xE000E010UL



/******************************************************************************************/
/*                          RCC Peripheral Base Addresses                                 */
/******************************************************************************************/

#define     RCC_u32__BASE_ADDRESS            0x40023800UL



/******************************************************************************************/
/*                          GPIO Peripheral Base Addresses                                */
/******************************************************************************************/

#define     GPIO_PORTA_u32_BASE_ADDRESS      0x40020000UL
#define     GPIO_PORTB_u32_BASE_ADDRESS      0x40020400UL
#define     GPIO_PORTC_u32_BASE_ADDRESS      0x40020800UL
#define     GPIO_PORTD_u32_BASE_ADDRESS      0x40020C00UL
#define     GPIO_PORTE_u32_BASE_ADDRESS      0x40021000UL
#define     GPIO_PORTF_u32_BASE_ADDRESS      0x40021400UL
#define     GPIO_PORTG_u32_BASE_ADDRESS      0x40021800UL
#define     GPIO_PORTH_u32_BASE_ADDRESS      0x40021C00UL


/******************************************************************************************/
/*                          AFIO Peripheral Base Addresses                                */
/******************************************************************************************/

#define     AFIO_u32_BASE_ADDRESS            0x40010000U



/******************************************************************************************/
/*                          ADC Peripheral Base Addresses                                */
/******************************************************************************************/

#define     ADC1_u32_BASE_ADDRESS            0x40012000UL
#define     ADC2_u32_BASE_ADDRESS            0x40012100UL
#define     ADC3_u32_BASE_ADDRESS            0x40012200UL




/******************************************************************************************/
/*                          Timer Peripheral Base Addresses                               */
/******************************************************************************************/

#define     TIM1_u32_BASE_ADDRESS            0x40010000UL
#define     TIM2_u32_BASE_ADDRESS            0x40000000UL
#define     TIM3_u32_BASE_ADDRESS            0x40000400UL
#define     TIM4_u32_BASE_ADDRESS            0x40000800UL
#define     TIM5_u32_BASE_ADDRESS            0x40000C00UL
#define     TIM6_u32_BASE_ADDRESS            0x40001000UL
#define     TIM7_u32_BASE_ADDRESS            0x40001400UL
#define     TIM8_u32_BASE_ADDRESS            0x40010400UL
#define     TIM9_u32_BASE_ADDRESS            0x40014000UL
#define     TIM10_u32_BASE_ADDRESS           0x40014400UL
#define     TIM11_u32_BASE_ADDRESS           0x40014800UL
#define     TIM12_u32_BASE_ADDRESS           0x40001800UL
#define     TIM13_u32_BASE_ADDRESS           0x40001C00UL
#define     TIM14_u32_BASE_ADDRESS           0x40002000UL


/******************************************************************************************/
/*                          RTC Peripheral Base Addresses                                 */
/******************************************************************************************/

#define     RTC_u32_BASE_ADDRESS             0x40002800UL


/******************************************************************************************/
/*                          SPI Peripheral Base Addresses                                 */
/******************************************************************************************/

#define     SPI1_u32_BASE_ADDRESS            0x40013000UL
#define     SPI2_u32_BASE_ADDRESS            0x40003800UL
#define     SPI3_u32_BASE_ADDRESS            0x40003C00UL
#define     SPI4_u32_BASE_ADDRESS            0x40013400UL



/******************************************************************************************/
/*                          USART Peripheral Base Addresses                               */
/******************************************************************************************/

#define     USART1_u32_BASE_ADDRESS          0x40011000
#define     USART2_u32_BASE_ADDRESS          0x40004400
#define     USART3_u32_BASE_ADDRESS          0x40004800
#define     USART4_u32_BASE_ADDRESS          0x40004C00
#define     USART5_u32_BASE_ADDRESS          0x40005000
#define     USART6_u32_BASE_ADDRESS          0x40011400
#define     USART7_u32_BASE_ADDRESS          0x40007800
#define     USART8_u32_BASE_ADDRESS          0x40007C00



/******************************************************************************************/
/*                          I2C Peripheral Base Addresses                                 */
/******************************************************************************************/

#define     I2C1_u32_BASE_ADDRESS            0x40005400UL
#define     I2C2_u32_BASE_ADDRESS            0x40005800UL
#define     I2C3_u32_BASE_ADDRESS            0x40005C00UL




/******************************************************************************************/
/*                          DMA Peripheral Base Addresses                                 */
/******************************************************************************************/

#define     DMA1_u32_BASE_ADDRESS             0x40026000UL
#define     DMA2_u32_BASE_ADDRESS             0x40026400UL



/******************************************************************************************/
/*                          EXTI Peripheral Base Addresses                                */
/******************************************************************************************/

#define     EXTI_u32_BASE_ADDRESS            0x40013C00UL



/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/
/***************************                            End of Peripherals Base Addresses Region                     *************************************/
/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/





/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/
/***************************                            Start of Register Definitions Structures Region              *************************************/
/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/




/******************************************************************************************/
/*                          RCC Register Definitions Structure                            */
/******************************************************************************************/

typedef struct
{
	volatile u32 RCC_CR;
	volatile u32 RCC_PLLCFGR;
	volatile u32 RCC_CFGR;
	volatile u32 RCC_CIR;
	volatile u32 RCC_AHB1RSTR;
	volatile u32 RCC_AHB2RSTR;
	volatile u32 RCC_AHB3RSTR;
	volatile u32 RCC_RESERVED1;
	volatile u32 RCC_APB1RSTR;
	volatile u32 RCC_APB2RSTR;
	volatile u32 RCC_RESERVED2;
	volatile u32 RCC_RESERVED3;
	volatile u32 RCC_AHB1ENR;
	volatile u32 RCC_AHB2ENR;
	volatile u32 RCC_AHB3ENR;
	volatile u32 RCC_RESERVED4;
	volatile u32 RCC_APB1ENR;
	volatile u32 RCC_APB2ENR;
	volatile u32 RCC_RESERVED5;
	volatile u32 RCC_RESERVED6;
	volatile u32 RCC_AHB1LPENR;
	volatile u32 RCC_AHB2LPENR;
	volatile u32 RCC_AHB3LPENR;
	volatile u32 RCC_RESERVED7;
	volatile u32 RCC_APB1LPENR;
	volatile u32 RCC_APB2LPENR;
	volatile u32 RCC_RESERVED8;
	volatile u32 RCC_RESERVED9;
	volatile u32 RCC_BDCR;
	volatile u32 RCC_CSR;
	volatile u32 RCC_RESERVED10;
	volatile u32 RCC_RESERVED11;
	volatile u32 RCC_SSCGR;
	volatile u32 RCC_PLLI2SCFGR;
	volatile u32 RCC_PLLSAICFGR;
	volatile u32 RCC_DCKCFGR;
	volatile u32 RCC_CKGATENR;
	volatile u32 RCC_DCKCFGR2;
}RCC_TypeDef_t;



/******************************************************************************************/
/*                          NVIC Register Definitions Structure                           */
/******************************************************************************************/

typedef struct
{
	volatile u32 NVIC_ISER[8]           ;   /*Interrupt Set-enable Registers*/
	volatile u32 RES1[24]               ;
	volatile u32 NVIC_ICER[8]           ;   /*Interrupt Clear-enable Registers*/
	volatile u32 RES2[24]               ;
	volatile u32 NVIC_ISPR[8]           ;   /*Interrupt Set-pending Registers*/
	volatile u32 RES3[24]               ;
	volatile u32 NVIC_ICPR[8]           ;   /*Interrupt Clear-pending Registers*/
    volatile u32 RES4[24]               ;
    volatile u32 NVIC_IABR[8]           ;   /*Interrupt Active Bit Registers*/
    volatile u32 RES5[56]               ;
    volatile u8  NVIC_IPR[240]          ;   /*Interrupt Priority Registers*/
}NVIC_RegDef_t;                         ;



/******************************************************************************************/
/*                          SysTick Register Definitions Structure                        */
/******************************************************************************************/

typedef struct
{
	volatile u32  SYST_CSR;           /*SysTick Control and Status Register */
	volatile u32  SYST_RVR;           /*SysTick Reload Value Register*/
	volatile u32  SYST_CVR;           /* SysTick Current Value Register*/
	volatile u32  SYST_CALIB;         /* SysTick Calibration Value Register*/

}SYSTICK_RegDef_t;



/******************************************************************************************/
/*                          SYSCFG Register Definitions Structure                         */
/******************************************************************************************/

typedef struct
{
	volatile u32  SYSCFG_MEMRMP;    /*SYSCFG memory remap register */
	volatile u32  SYSCFG_PMC;       /*SYSCFG peripheral mode configuration register*/
	volatile u32  SYSCFG_EXTICR[4]; /*SYSCFG external interrupt configuration registers*/
	volatile u32  Reserved1[2];
	volatile u32  SYSCFG_CMPCR;     /*Compensation cell control register*/
	volatile u32  Reserved2[2];
	volatile u32  SYSCFG_CFGR;      /*SYSCFG configuration register*/
}SYSCFG_RegDef_t;




/******************************************************************************************/
/*                          GPIO Register Definitions Structure                           */
/******************************************************************************************/

typedef struct
{
	volatile u32  GPIO_MODER;
	volatile u32  GPIO_OTYPER;
	volatile u32  GPIO_OSPEEDER;
	volatile u32  GPIO_PUPDR;
	volatile u32  GPIO_IDR;
	volatile u32  GPIO_ODR;
	volatile u32  GPIO_BSRR;
	volatile u32  GPIO_LCKR;
	volatile u32  GPIO_AFRL;
	volatile u32  GPIO_AFRH;
}GPIOx_REG_t;




/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/
/***************************                            End of Register Definitions Structures Region                *************************************/
/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/





/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/
/***************************                            Start of Macros Definitions Region                           *************************************/
/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/



/******************************************************************************************/
/*                          Macros Definitions for GPIO Port                              */
/******************************************************************************************/

#define GPIO_PORT_A                             ((GPIOx_REG_t*)(GPIO_PORTA_u32_BASE_ADDRESS))
#define GPIO_PORT_B                             ((GPIOx_REG_t*)(GPIO_PORTB_u32_BASE_ADDRESS))
#define GPIO_PORT_C                             ((GPIOx_REG_t*)(GPIO_PORTC_u32_BASE_ADDRESS))
#define GPIO_PORT_D                             ((GPIOx_REG_t*)(GPIO_PORTD_u32_BASE_ADDRESS))
#define GPIO_PORT_E                             ((GPIOx_REG_t*)(GPIO_PORTE_u32_BASE_ADDRESS))
#define GPIO_PORT_F                             ((GPIOx_REG_t*)(GPIO_PORTF_u32_BASE_ADDRESS))
#define GPIO_PORT_G                             ((GPIOx_REG_t*)(GPIO_PORTG_u32_BASE_ADDRESS))
#define GPIO_PORT_H                             ((GPIOx_REG_t*)(GPIO_PORTH_u32_BASE_ADDRESS))



/******************************************************************************************/
/*                          Macros Definitions for RCC                                    */
/******************************************************************************************/

#define     RCC             ((RCC_TypeDef_t*)RCC_u32__BASE_ADDRESS)



/******************************************************************************************/
/*                          Macros Definitions for NVIC                                */
/******************************************************************************************/

#define     NVIC            ((NVIC_RegDef_t*)NVIC_u32__BASE_ADDRESS)



/******************************************************************************************/
/*                          Macros Definitions for SYSTICK                                */
/******************************************************************************************/

#define     SYSTICK         ((SYSTICK_RegDef_t*)SYSTICK_u32_BASE_ADDRESS)



/******************************************************************************************/
/*                          Macros Definitions for SYSTICK                                */
/******************************************************************************************/

#define     SYS_CFG          ((SYSCFG_RegDef_t*)SYSCFG_u32_BASE_ADDRESS)



/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/
/***************************                            End of Macros Definitions Region                             *************************************/
/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/



/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/
/***************************                            Start of Enums Definitions Region                            *************************************/
/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/


typedef enum
{
	GPIOA,
	GPIOB,
	GPIOC,
	GPIOD,
	GPIOE,
	GPIOF,
	GPIOG,
	GPIOH,
	CRC = 12,
	BKPSRAM = 18,
	DMA1 = 21,
	DMA2,
	OTGHS = 29,
	OTGHSULPI
}AHB1_Peripheral_t;

typedef enum
{
	DCMI,
	OTGFS = 7
}AHB2_Peripheral_t;

typedef enum
{
	FMC,
	QSPI
}AHB3_Peripheral_t;

typedef enum
{
	TIM2,
	TIM3,
	TIM4,
	TIM5,
	TIM6,
	TIM7,
	TIM12,
	TIM13,
	TIM14,
	WWDG = 11,
	SPI2 = 14,
	SPI3,
	SPDIFRX,
	USART2,
	USART3,
	UART4,
	UART5,
	I2C1,
	I2C2,
	I2C3,
	FMPI2C1,
	CAN1,
	CAN2,
	CEC,
	PWR,
	DAC
}APB1_Peripheral_t;

typedef enum
{
	TIM1,
	TIM8,
	USART1 = 4,
	USART6,
	ADC1 = 8,
	ADC2,
	ADC3,
	SDIO,
	SPI1,
	SPI4,
	SYSCFG,
	TIM9 = 16,
	TIM10,
	TIM11,
	SAI1 = 22,
	SAI2
}APB2_Peripheral_t;




typedef enum
{
	Bit_0 = 0 ,
	Bit_1     ,
	Bit_2     ,
	Bit_3     ,
	Bit_4     ,
	Bit_5     ,
	Bit_6     ,
	Bit_7     ,
	Bit_8     ,
	Bit_9     ,
	Bit_10    ,
	Bit_11    ,
	Bit_12    ,
	Bit_13    ,
	Bit_14    ,
	Bit_15    ,
	Bit_16    ,
	Bit_17    ,
	Bit_18    ,
	Bit_19    ,
	Bit_20    ,
    Bit_21    ,
    Bit_22    ,
    Bit_23    ,
    Bit_24    ,
    Bit_25    ,
    Bit_26    ,
    Bit_27    ,
    Bit_28    ,
    Bit_29    ,
    Bit_30    ,
    Bit_31    ,

}Bits_Num_t;


/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/
/***************************                            End of Enums Definitions Region                              *************************************/
/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/




/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/
/***************************                            Start of Definitions Region                                  *************************************/
/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/


#define           MASK_BIT                                     1

/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/
/***************************                            End of Definitions Region                                    *************************************/
/*********************************************************************************************************************************************************/
/*********************************************************************************************************************************************************/




#endif
