TimeQuest Timing Analyzer report for lab3
Mon Mar 10 14:15:09 2014
Quartus II Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK50'
 12. Slow Model Setup: 'var_clk:clockGenerator|var_clock'
 13. Slow Model Hold: 'CLK50'
 14. Slow Model Hold: 'var_clk:clockGenerator|var_clock'
 15. Slow Model Minimum Pulse Width: 'CLK50'
 16. Slow Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'CLK50'
 27. Fast Model Setup: 'var_clk:clockGenerator|var_clock'
 28. Fast Model Hold: 'CLK50'
 29. Fast Model Hold: 'var_clk:clockGenerator|var_clock'
 30. Fast Model Minimum Pulse Width: 'CLK50'
 31. Fast Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                    ;
+--------------------+-----------------------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition ;
; Revision Name      ; lab3                                                            ;
; Device Family      ; Cyclone II                                                      ;
; Device Name        ; EP2C35F672C6                                                    ;
; Timing Models      ; Final                                                           ;
; Delay Model        ; Combined                                                        ;
; Rise/Fall Delays   ; Unavailable                                                     ;
+--------------------+-----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; CLK50                            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK50 }                            ;
; var_clk:clockGenerator|var_clock ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { var_clk:clockGenerator|var_clock } ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                ;
+------------+-----------------+----------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                       ; Note ;
+------------+-----------------+----------------------------------+------+
; 257.93 MHz ; 257.93 MHz      ; CLK50                            ;      ;
; 313.38 MHz ; 313.38 MHz      ; var_clk:clockGenerator|var_clock ;      ;
+------------+-----------------+----------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK50                            ; -2.877 ; -67.466       ;
; var_clk:clockGenerator|var_clock ; -2.191 ; -33.761       ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Slow Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; CLK50                            ; 0.391 ; 0.000         ;
; var_clk:clockGenerator|var_clock ; 0.391 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK50                            ; -1.380 ; -33.380       ;
; var_clk:clockGenerator|var_clock ; -0.500 ; -20.000       ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK50'                                                                                                                                                                   ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.877 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.901      ;
; -2.877 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.901      ;
; -2.877 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.901      ;
; -2.877 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.901      ;
; -2.718 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.742      ;
; -2.718 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.742      ;
; -2.718 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.742      ;
; -2.718 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.742      ;
; -2.713 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.739      ;
; -2.713 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.739      ;
; -2.710 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.736      ;
; -2.710 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.736      ;
; -2.710 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.736      ;
; -2.710 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.736      ;
; -2.684 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.718      ;
; -2.684 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.718      ;
; -2.684 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.718      ;
; -2.684 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.718      ;
; -2.678 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.704      ;
; -2.678 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.704      ;
; -2.678 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.704      ;
; -2.678 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.704      ;
; -2.671 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.017      ; 3.724      ;
; -2.671 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.017      ; 3.724      ;
; -2.671 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.697      ;
; -2.671 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.697      ;
; -2.671 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.697      ;
; -2.671 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.697      ;
; -2.627 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 3.652      ;
; -2.627 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 3.652      ;
; -2.627 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 3.652      ;
; -2.627 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 3.652      ;
; -2.616 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.650      ;
; -2.616 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.650      ;
; -2.616 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.650      ;
; -2.616 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 3.650      ;
; -2.613 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.639      ;
; -2.613 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.639      ;
; -2.613 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.639      ;
; -2.613 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.639      ;
; -2.612 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.636      ;
; -2.612 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.636      ;
; -2.612 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.636      ;
; -2.612 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.012     ; 3.636      ;
; -2.603 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.017      ; 3.656      ;
; -2.603 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.017      ; 3.656      ;
; -2.590 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.633      ;
; -2.590 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.633      ;
; -2.572 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.598      ;
; -2.572 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.598      ;
; -2.572 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.598      ;
; -2.572 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.598      ;
; -2.551 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.577      ;
; -2.551 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.577      ;
; -2.551 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.577      ;
; -2.551 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.577      ;
; -2.488 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.009      ; 3.533      ;
; -2.488 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.009      ; 3.533      ;
; -2.468 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 3.493      ;
; -2.468 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 3.493      ;
; -2.468 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 3.493      ;
; -2.468 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 3.493      ;
; -2.463 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.490      ;
; -2.463 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.490      ;
; -2.463 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.490      ;
; -2.463 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.490      ;
; -2.460 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.487      ;
; -2.460 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.487      ;
; -2.460 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.487      ;
; -2.460 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.487      ;
; -2.455 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.019      ; 3.510      ;
; -2.455 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.019      ; 3.510      ;
; -2.454 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.480      ;
; -2.454 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.480      ;
; -2.454 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.480      ;
; -2.454 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 3.480      ;
; -2.449 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 3.477      ;
; -2.449 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 3.477      ;
; -2.449 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 3.477      ;
; -2.449 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 3.477      ;
; -2.446 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 3.474      ;
; -2.446 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 3.474      ;
; -2.446 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 3.474      ;
; -2.446 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 3.474      ;
; -2.433 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.019      ; 3.488      ;
; -2.433 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.019      ; 3.488      ;
; -2.431 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.474      ;
; -2.431 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 3.474      ;
; -2.428 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.455      ;
; -2.428 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 3.455      ;
; -2.426 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.018      ; 3.480      ;
; -2.426 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.018      ; 3.480      ;
; -2.426 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.009      ; 3.471      ;
; -2.426 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.009      ; 3.471      ;
; -2.423 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.009      ; 3.468      ;
; -2.423 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.009      ; 3.468      ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'var_clk:clockGenerator|var_clock'                                                                                                                                                        ;
+--------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -2.191 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 3.223      ;
; -2.190 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 3.222      ;
; -2.184 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.035      ; 3.255      ;
; -2.166 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 3.198      ;
; -2.165 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 3.197      ;
; -2.145 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.181      ;
; -2.120 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.156      ;
; -2.071 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.107      ;
; -2.046 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.082      ;
; -2.036 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 3.068      ;
; -2.035 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 3.067      ;
; -2.030 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.035      ; 3.101      ;
; -2.016 ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.043      ; 3.095      ;
; -1.990 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.026      ;
; -1.977 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.013      ;
; -1.974 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 3.010      ;
; -1.952 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.988      ;
; -1.949 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.985      ;
; -1.938 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.974      ;
; -1.916 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.952      ;
; -1.913 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.949      ;
; -1.907 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 2.939      ;
; -1.906 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 2.938      ;
; -1.890 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.926      ;
; -1.865 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.901      ;
; -1.861 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.897      ;
; -1.827 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.864      ;
; -1.822 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.858      ;
; -1.819 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.855      ;
; -1.803 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.839      ;
; -1.802 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.839      ;
; -1.787 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.823      ;
; -1.783 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.819      ;
; -1.778 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.814      ;
; -1.747 ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.783      ;
; -1.735 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.771      ;
; -1.693 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.729      ;
; -1.690 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.726      ;
; -1.672 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.709      ;
; -1.654 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.690      ;
; -1.648 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.684      ;
; -1.628 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 2.660      ;
; -1.627 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 2.659      ;
; -1.606 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.643      ;
; -1.606 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.642      ;
; -1.603 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.640      ;
; -1.595 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.632      ;
; -1.585 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.621      ;
; -1.585 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.621      ;
; -1.581 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.618      ;
; -1.578 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.615      ;
; -1.570 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.607      ;
; -1.543 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.580      ;
; -1.528 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.564      ;
; -1.519 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.555      ;
; -1.506 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.542      ;
; -1.471 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.507      ;
; -1.471 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.507      ;
; -1.467 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.503      ;
; -1.467 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.503      ;
; -1.467 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.503      ;
; -1.467 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.503      ;
; -1.454 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.008     ; 2.482      ;
; -1.451 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.488      ;
; -1.450 ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 2.485      ;
; -1.448 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.485      ;
; -1.440 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.477      ;
; -1.429 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.008     ; 2.457      ;
; -1.416 ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 2.451      ;
; -1.414 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.450      ;
; -1.411 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.447      ;
; -1.388 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.425      ;
; -1.388 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.424      ;
; -1.386 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.422      ;
; -1.385 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.422      ;
; -1.381 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.008     ; 2.409      ;
; -1.378 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.414      ;
; -1.373 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.409      ;
; -1.365 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.401      ;
; -1.365 ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.035     ; 2.366      ;
; -1.362 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 2.394      ;
; -1.361 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.004     ; 2.393      ;
; -1.360 ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.008      ; 2.404      ;
; -1.345 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.381      ;
; -1.345 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.381      ;
; -1.336 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.373      ;
; -1.322 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.359      ;
; -1.319 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.356      ;
; -1.311 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.348      ;
; -1.299 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.008     ; 2.327      ;
; -1.295 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.008     ; 2.323      ;
; -1.274 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.311      ;
; -1.271 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.308      ;
; -1.270 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.307      ;
; -1.270 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.307      ;
; -1.267 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.304      ;
; -1.267 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.304      ;
; -1.262 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.001      ; 2.299      ;
; -1.260 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.296      ;
; -1.255 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 2.291      ;
+--------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK50'                                                                                                                                                                    ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.790      ;
; 0.529 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.795      ;
; 0.532 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.798      ;
; 0.536 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.802      ;
; 0.540 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.806      ;
; 0.540 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.806      ;
; 0.541 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.807      ;
; 0.543 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.809      ;
; 0.545 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.811      ;
; 0.552 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.818      ;
; 0.555 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.821      ;
; 0.556 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.822      ;
; 0.558 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.824      ;
; 0.680 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.946      ;
; 0.696 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.962      ;
; 0.699 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.965      ;
; 0.699 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.965      ;
; 0.726 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.992      ;
; 0.728 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.994      ;
; 0.737 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.003      ;
; 0.738 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.004      ;
; 0.744 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.010      ;
; 0.746 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.012      ;
; 0.747 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.013      ;
; 0.749 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.015      ;
; 0.774 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.040      ;
; 0.779 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.045      ;
; 0.783 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.049      ;
; 0.783 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.049      ;
; 0.789 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.055      ;
; 0.795 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.061      ;
; 0.800 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.066      ;
; 0.803 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.069      ;
; 0.808 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.077      ;
; 0.813 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.079      ;
; 0.815 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.081      ;
; 0.816 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.082      ;
; 0.816 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.082      ;
; 0.821 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.087      ;
; 0.832 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.098      ;
; 0.842 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.108      ;
; 0.852 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.119      ;
; 0.854 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.120      ;
; 0.957 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.223      ;
; 0.965 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.231      ;
; 0.990 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.256      ;
; 0.990 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.256      ;
; 0.990 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.008      ; 1.264      ;
; 0.991 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.257      ;
; 0.992 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.258      ;
; 0.993 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.259      ;
; 0.998 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.264      ;
; 1.005 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.271      ;
; 1.006 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.272      ;
; 1.007 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.273      ;
; 1.008 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.274      ;
; 1.008 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.274      ;
; 1.013 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 1.279      ;
; 1.027 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; -0.008     ; 1.285      ;
; 1.028 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; -0.008     ; 1.286      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'var_clk:clockGenerator|var_clock'                                                                                                                                                        ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.391 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.657      ;
; 0.684 ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.949      ;
; 0.721 ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.986      ;
; 0.791 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.057      ;
; 0.966 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.232      ;
; 1.042 ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.307      ;
; 1.219 ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 1.489      ;
; 1.225 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.491      ;
; 1.250 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.516      ;
; 1.273 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.539      ;
; 1.307 ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.008      ; 1.581      ;
; 1.320 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.587      ;
; 1.367 ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.633      ;
; 1.402 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.668      ;
; 1.432 ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.698      ;
; 1.507 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.769      ;
; 1.511 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 1.773      ;
; 1.532 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.798      ;
; 1.536 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 1.794      ;
; 1.545 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.812      ;
; 1.548 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.815      ;
; 1.554 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.821      ;
; 1.557 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.823      ;
; 1.566 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.833      ;
; 1.572 ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.838      ;
; 1.590 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 1.848      ;
; 1.598 ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.864      ;
; 1.666 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 1.924      ;
; 1.671 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.938      ;
; 1.672 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.939      ;
; 1.674 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.941      ;
; 1.680 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.947      ;
; 1.682 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.949      ;
; 1.683 ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.008      ; 1.957      ;
; 1.692 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 1.959      ;
; 1.695 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.961      ;
; 1.710 ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.976      ;
; 1.735 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 1.993      ;
; 1.748 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.014      ;
; 1.756 ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.004      ; 2.026      ;
; 1.770 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.036      ;
; 1.777 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.043      ;
; 1.790 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.057      ;
; 1.795 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 2.053      ;
; 1.800 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.067      ;
; 1.803 ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.069      ;
; 1.821 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 2.079      ;
; 1.835 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.102      ;
; 1.865 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.132      ;
; 1.866 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.133      ;
; 1.874 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.140      ;
; 1.897 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.163      ;
; 1.914 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.181      ;
; 1.918 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.184      ;
; 1.923 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 2.181      ;
; 1.925 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 2.183      ;
; 1.940 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 2.198      ;
; 1.947 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.214      ;
; 1.950 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.008     ; 2.208      ;
; 1.953 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.220      ;
; 1.981 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.243      ;
; 1.985 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.247      ;
; 1.994 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.261      ;
; 1.995 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.261      ;
; 1.995 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.262      ;
; 2.007 ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.274      ;
; 2.017 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.283      ;
; 2.023 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.289      ;
; 2.024 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.290      ;
; 2.025 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.291      ;
; 2.037 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.304      ;
; 2.040 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.307      ;
; 2.056 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.323      ;
; 2.058 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.324      ;
; 2.076 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.343      ;
; 2.105 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.371      ;
; 2.110 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.372      ;
; 2.114 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.376      ;
; 2.121 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.387      ;
; 2.124 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.391      ;
; 2.125 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 2.392      ;
; 2.129 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 2.395      ;
; 2.130 ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.008      ; 2.404      ;
; 2.131 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.004     ; 2.393      ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK50'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK50 ; Rise       ; CLK50                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[2]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg3|Q  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg0|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg0|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg1|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg1|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg2|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg2|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg3|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg3|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg3|Q|clk                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; 1.504 ; 1.504 ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; 1.504 ; 1.504 ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; 1.413 ; 1.413 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; 0.846 ; 0.846 ; Rise       ; CLK50                            ;
; ENABLE      ; var_clk:clockGenerator|var_clock ; 0.907 ; 0.907 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; 1.467 ; 1.467 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; -0.564 ; -0.564 ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; -0.564 ; -0.564 ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; -0.757 ; -0.757 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; -0.616 ; -0.616 ; Rise       ; CLK50                            ;
; ENABLE      ; var_clk:clockGenerator|var_clock ; 1.668  ; 1.668  ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; 0.555  ; 0.555  ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK       ; var_clk:clockGenerator|var_clock ; 5.253  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]   ; var_clk:clockGenerator|var_clock ; 10.327 ; 10.327 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]  ; var_clk:clockGenerator|var_clock ; 10.327 ; 10.327 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]  ; var_clk:clockGenerator|var_clock ; 10.306 ; 10.306 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]  ; var_clk:clockGenerator|var_clock ; 10.269 ; 10.269 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]  ; var_clk:clockGenerator|var_clock ; 10.098 ; 10.098 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]  ; var_clk:clockGenerator|var_clock ; 10.071 ; 10.071 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]  ; var_clk:clockGenerator|var_clock ; 10.059 ; 10.059 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]  ; var_clk:clockGenerator|var_clock ; 10.069 ; 10.069 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]   ; var_clk:clockGenerator|var_clock ; 10.754 ; 10.754 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]  ; var_clk:clockGenerator|var_clock ; 10.281 ; 10.281 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]  ; var_clk:clockGenerator|var_clock ; 10.298 ; 10.298 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]  ; var_clk:clockGenerator|var_clock ; 10.754 ; 10.754 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]  ; var_clk:clockGenerator|var_clock ; 10.515 ; 10.515 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]  ; var_clk:clockGenerator|var_clock ; 10.214 ; 10.214 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]  ; var_clk:clockGenerator|var_clock ; 10.299 ; 10.299 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]  ; var_clk:clockGenerator|var_clock ; 10.144 ; 10.144 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]   ; var_clk:clockGenerator|var_clock ; 10.084 ; 10.084 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]  ; var_clk:clockGenerator|var_clock ; 9.654  ; 9.654  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]  ; var_clk:clockGenerator|var_clock ; 9.707  ; 9.707  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]  ; var_clk:clockGenerator|var_clock ; 9.708  ; 9.708  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]  ; var_clk:clockGenerator|var_clock ; 10.024 ; 10.024 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]  ; var_clk:clockGenerator|var_clock ; 10.084 ; 10.084 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]  ; var_clk:clockGenerator|var_clock ; 9.710  ; 9.710  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]  ; var_clk:clockGenerator|var_clock ; 9.730  ; 9.730  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]   ; var_clk:clockGenerator|var_clock ; 10.383 ; 10.383 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]  ; var_clk:clockGenerator|var_clock ; 9.872  ; 9.872  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]  ; var_clk:clockGenerator|var_clock ; 8.957  ; 8.957  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]  ; var_clk:clockGenerator|var_clock ; 9.128  ; 9.128  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]  ; var_clk:clockGenerator|var_clock ; 9.802  ; 9.802  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]  ; var_clk:clockGenerator|var_clock ; 10.383 ; 10.383 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]  ; var_clk:clockGenerator|var_clock ; 10.142 ; 10.142 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]  ; var_clk:clockGenerator|var_clock ; 10.076 ; 10.076 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]   ; var_clk:clockGenerator|var_clock ; 10.748 ; 10.748 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]  ; var_clk:clockGenerator|var_clock ; 10.435 ; 10.435 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]  ; var_clk:clockGenerator|var_clock ; 10.444 ; 10.444 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]  ; var_clk:clockGenerator|var_clock ; 10.434 ; 10.434 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]  ; var_clk:clockGenerator|var_clock ; 10.703 ; 10.703 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]  ; var_clk:clockGenerator|var_clock ; 10.721 ; 10.721 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]  ; var_clk:clockGenerator|var_clock ; 10.720 ; 10.720 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]  ; var_clk:clockGenerator|var_clock ; 10.748 ; 10.748 ; Rise       ; var_clk:clockGenerator|var_clock ;
; TIME[*]   ; var_clk:clockGenerator|var_clock ; 10.373 ; 10.373 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[0]  ; var_clk:clockGenerator|var_clock ; 9.035  ; 9.035  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[1]  ; var_clk:clockGenerator|var_clock ; 7.949  ; 7.949  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[2]  ; var_clk:clockGenerator|var_clock ; 10.373 ; 10.373 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[3]  ; var_clk:clockGenerator|var_clock ; 9.148  ; 9.148  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[4]  ; var_clk:clockGenerator|var_clock ; 7.949  ; 7.949  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[5]  ; var_clk:clockGenerator|var_clock ; 9.263  ; 9.263  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[6]  ; var_clk:clockGenerator|var_clock ; 8.237  ; 8.237  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[7]  ; var_clk:clockGenerator|var_clock ; 8.497  ; 8.497  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[8]  ; var_clk:clockGenerator|var_clock ; 9.217  ; 9.217  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[9]  ; var_clk:clockGenerator|var_clock ; 7.885  ; 7.885  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[10] ; var_clk:clockGenerator|var_clock ; 8.033  ; 8.033  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[11] ; var_clk:clockGenerator|var_clock ; 8.685  ; 8.685  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[12] ; var_clk:clockGenerator|var_clock ; 8.261  ; 8.261  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[13] ; var_clk:clockGenerator|var_clock ; 8.546  ; 8.546  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[14] ; var_clk:clockGenerator|var_clock ; 8.039  ; 8.039  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[15] ; var_clk:clockGenerator|var_clock ; 9.261  ; 9.261  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[16] ; var_clk:clockGenerator|var_clock ; 8.964  ; 8.964  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[17] ; var_clk:clockGenerator|var_clock ; 9.394  ; 9.394  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[18] ; var_clk:clockGenerator|var_clock ; 9.407  ; 9.407  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[19] ; var_clk:clockGenerator|var_clock ; 9.363  ; 9.363  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK       ; var_clk:clockGenerator|var_clock ;        ; 5.253  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK       ; var_clk:clockGenerator|var_clock ; 5.253  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]   ; var_clk:clockGenerator|var_clock ; 8.054  ; 8.054  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]  ; var_clk:clockGenerator|var_clock ; 8.324  ; 8.324  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]  ; var_clk:clockGenerator|var_clock ; 8.304  ; 8.304  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]  ; var_clk:clockGenerator|var_clock ; 8.292  ; 8.292  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]  ; var_clk:clockGenerator|var_clock ; 8.094  ; 8.094  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]  ; var_clk:clockGenerator|var_clock ; 8.068  ; 8.068  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]  ; var_clk:clockGenerator|var_clock ; 8.054  ; 8.054  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]  ; var_clk:clockGenerator|var_clock ; 8.065  ; 8.065  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]   ; var_clk:clockGenerator|var_clock ; 9.032  ; 9.032  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]  ; var_clk:clockGenerator|var_clock ; 9.166  ; 9.166  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]  ; var_clk:clockGenerator|var_clock ; 9.176  ; 9.176  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]  ; var_clk:clockGenerator|var_clock ; 9.639  ; 9.639  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]  ; var_clk:clockGenerator|var_clock ; 9.392  ; 9.392  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]  ; var_clk:clockGenerator|var_clock ; 9.095  ; 9.095  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]  ; var_clk:clockGenerator|var_clock ; 9.184  ; 9.184  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]  ; var_clk:clockGenerator|var_clock ; 9.032  ; 9.032  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]   ; var_clk:clockGenerator|var_clock ; 9.100  ; 9.100  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]  ; var_clk:clockGenerator|var_clock ; 9.100  ; 9.100  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]  ; var_clk:clockGenerator|var_clock ; 9.134  ; 9.134  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]  ; var_clk:clockGenerator|var_clock ; 9.131  ; 9.131  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]  ; var_clk:clockGenerator|var_clock ; 9.450  ; 9.450  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]  ; var_clk:clockGenerator|var_clock ; 9.538  ; 9.538  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]  ; var_clk:clockGenerator|var_clock ; 9.167  ; 9.167  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]  ; var_clk:clockGenerator|var_clock ; 9.155  ; 9.155  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]   ; var_clk:clockGenerator|var_clock ; 8.467  ; 8.467  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]  ; var_clk:clockGenerator|var_clock ; 9.366  ; 9.366  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]  ; var_clk:clockGenerator|var_clock ; 8.467  ; 8.467  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]  ; var_clk:clockGenerator|var_clock ; 8.646  ; 8.646  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]  ; var_clk:clockGenerator|var_clock ; 9.305  ; 9.305  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]  ; var_clk:clockGenerator|var_clock ; 9.824  ; 9.824  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]  ; var_clk:clockGenerator|var_clock ; 9.585  ; 9.585  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]  ; var_clk:clockGenerator|var_clock ; 9.518  ; 9.518  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]   ; var_clk:clockGenerator|var_clock ; 9.277  ; 9.277  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]  ; var_clk:clockGenerator|var_clock ; 9.280  ; 9.280  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]  ; var_clk:clockGenerator|var_clock ; 9.289  ; 9.289  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]  ; var_clk:clockGenerator|var_clock ; 9.277  ; 9.277  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]  ; var_clk:clockGenerator|var_clock ; 9.548  ; 9.548  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]  ; var_clk:clockGenerator|var_clock ; 9.565  ; 9.565  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]  ; var_clk:clockGenerator|var_clock ; 9.566  ; 9.566  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]  ; var_clk:clockGenerator|var_clock ; 9.594  ; 9.594  ; Rise       ; var_clk:clockGenerator|var_clock ;
; TIME[*]   ; var_clk:clockGenerator|var_clock ; 7.885  ; 7.885  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[0]  ; var_clk:clockGenerator|var_clock ; 9.035  ; 9.035  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[1]  ; var_clk:clockGenerator|var_clock ; 7.949  ; 7.949  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[2]  ; var_clk:clockGenerator|var_clock ; 10.373 ; 10.373 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[3]  ; var_clk:clockGenerator|var_clock ; 9.148  ; 9.148  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[4]  ; var_clk:clockGenerator|var_clock ; 7.949  ; 7.949  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[5]  ; var_clk:clockGenerator|var_clock ; 9.263  ; 9.263  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[6]  ; var_clk:clockGenerator|var_clock ; 8.237  ; 8.237  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[7]  ; var_clk:clockGenerator|var_clock ; 8.497  ; 8.497  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[8]  ; var_clk:clockGenerator|var_clock ; 9.217  ; 9.217  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[9]  ; var_clk:clockGenerator|var_clock ; 7.885  ; 7.885  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[10] ; var_clk:clockGenerator|var_clock ; 8.033  ; 8.033  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[11] ; var_clk:clockGenerator|var_clock ; 8.685  ; 8.685  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[12] ; var_clk:clockGenerator|var_clock ; 8.261  ; 8.261  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[13] ; var_clk:clockGenerator|var_clock ; 8.546  ; 8.546  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[14] ; var_clk:clockGenerator|var_clock ; 8.039  ; 8.039  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[15] ; var_clk:clockGenerator|var_clock ; 9.261  ; 9.261  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[16] ; var_clk:clockGenerator|var_clock ; 8.964  ; 8.964  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[17] ; var_clk:clockGenerator|var_clock ; 9.394  ; 9.394  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[18] ; var_clk:clockGenerator|var_clock ; 9.407  ; 9.407  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[19] ; var_clk:clockGenerator|var_clock ; 9.363  ; 9.363  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK       ; var_clk:clockGenerator|var_clock ;        ; 5.253  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+-----------------------------------------------------------+
; Fast Model Setup Summary                                  ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK50                            ; -0.834 ; -16.799       ;
; var_clk:clockGenerator|var_clock ; -0.507 ; -5.023        ;
+----------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast Model Hold Summary                                  ;
+----------------------------------+-------+---------------+
; Clock                            ; Slack ; End Point TNS ;
+----------------------------------+-------+---------------+
; CLK50                            ; 0.215 ; 0.000         ;
; var_clk:clockGenerator|var_clock ; 0.215 ; 0.000         ;
+----------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; CLK50                            ; -1.380 ; -33.380       ;
; var_clk:clockGenerator|var_clock ; -0.500 ; -20.000       ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK50'                                                                                                                                                                   ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                             ; To Node                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.834 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.855      ;
; -0.834 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.855      ;
; -0.834 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.855      ;
; -0.834 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.855      ;
; -0.769 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.792      ;
; -0.769 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.792      ;
; -0.769 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.792      ;
; -0.769 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.792      ;
; -0.764 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.787      ;
; -0.764 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.787      ;
; -0.764 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.787      ;
; -0.764 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.787      ;
; -0.757 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.787      ;
; -0.757 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.787      ;
; -0.757 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.787      ;
; -0.757 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.787      ;
; -0.753 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.016      ; 1.801      ;
; -0.753 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.016      ; 1.801      ;
; -0.753 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.774      ;
; -0.753 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.774      ;
; -0.753 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.774      ;
; -0.753 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.774      ;
; -0.744 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.767      ;
; -0.744 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.767      ;
; -0.744 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.767      ;
; -0.744 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.767      ;
; -0.723 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.746      ;
; -0.723 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.746      ;
; -0.723 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.746      ;
; -0.723 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.746      ;
; -0.717 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.738      ;
; -0.717 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.738      ;
; -0.717 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.738      ;
; -0.717 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.011     ; 1.738      ;
; -0.711 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 1.733      ;
; -0.711 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 1.733      ;
; -0.711 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 1.733      ;
; -0.711 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 1.733      ;
; -0.701 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.724      ;
; -0.701 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.724      ;
; -0.701 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.724      ;
; -0.701 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.724      ;
; -0.699 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.722      ;
; -0.699 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.722      ;
; -0.699 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.722      ;
; -0.699 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.722      ;
; -0.698 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.728      ;
; -0.698 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.728      ;
; -0.698 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.728      ;
; -0.698 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.002     ; 1.728      ;
; -0.697 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.736      ;
; -0.697 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.007      ; 1.736      ;
; -0.694 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.016      ; 1.742      ;
; -0.694 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.016      ; 1.742      ;
; -0.690 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[1] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.713      ;
; -0.690 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[3] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.713      ;
; -0.690 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[0] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.713      ;
; -0.690 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_100Hz|count[2] ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.713      ;
; -0.678 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.718      ;
; -0.678 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.718      ;
; -0.646 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.018      ; 1.696      ;
; -0.646 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.018      ; 1.696      ;
; -0.646 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.670      ;
; -0.646 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.670      ;
; -0.646 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.670      ;
; -0.646 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.670      ;
; -0.641 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.665      ;
; -0.641 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.665      ;
; -0.641 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.665      ;
; -0.641 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.665      ;
; -0.636 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 1.661      ;
; -0.636 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 1.661      ;
; -0.636 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 1.661      ;
; -0.636 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 1.661      ;
; -0.632 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.009      ; 1.673      ;
; -0.632 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.009      ; 1.673      ;
; -0.631 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 1.656      ;
; -0.631 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 1.656      ;
; -0.631 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 1.656      ;
; -0.631 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.007     ; 1.656      ;
; -0.630 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 1.652      ;
; -0.630 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 1.652      ;
; -0.630 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 1.652      ;
; -0.630 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.010     ; 1.652      ;
; -0.627 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.009      ; 1.668      ;
; -0.627 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.009      ; 1.668      ;
; -0.622 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.653      ;
; -0.622 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; -0.001     ; 1.653      ;
; -0.621 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]   ; CLK50        ; CLK50       ; 1.000        ; 0.017      ; 1.670      ;
; -0.621 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]   ; CLK50        ; CLK50       ; 1.000        ; 0.017      ; 1.670      ;
; -0.621 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.645      ;
; -0.621 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.645      ;
; -0.621 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.645      ;
; -0.621 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.008     ; 1.645      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.643      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.643      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.643      ;
; -0.620 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]  ; CLK50        ; CLK50       ; 1.000        ; -0.009     ; 1.643      ;
; -0.619 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]   ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.659      ;
; -0.619 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]   ; CLK50        ; CLK50       ; 1.000        ; 0.008      ; 1.659      ;
+--------+-------------------------------------------------------+------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'var_clk:clockGenerator|var_clock'                                                                                                                                                        ;
+--------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; -0.507 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.032      ; 1.571      ;
; -0.433 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.465      ;
; -0.428 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.459      ;
; -0.428 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.459      ;
; -0.422 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.454      ;
; -0.417 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.448      ;
; -0.417 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.448      ;
; -0.408 ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.039      ; 1.479      ;
; -0.399 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.431      ;
; -0.395 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.032      ; 1.459      ;
; -0.388 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.420      ;
; -0.368 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.400      ;
; -0.363 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.394      ;
; -0.363 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.394      ;
; -0.335 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.367      ;
; -0.335 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.367      ;
; -0.334 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.366      ;
; -0.324 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.356      ;
; -0.324 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.356      ;
; -0.319 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.351      ;
; -0.310 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.342      ;
; -0.308 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.340      ;
; -0.299 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.331      ;
; -0.295 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.327      ;
; -0.290 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.321      ;
; -0.290 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.321      ;
; -0.289 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.323      ;
; -0.280 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.312      ;
; -0.278 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.312      ;
; -0.270 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.302      ;
; -0.269 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.301      ;
; -0.261 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.293      ;
; -0.254 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.286      ;
; -0.245 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.277      ;
; -0.233 ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.265      ;
; -0.224 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.258      ;
; -0.215 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.247      ;
; -0.207 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.241      ;
; -0.205 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.239      ;
; -0.197 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.229      ;
; -0.197 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.229      ;
; -0.196 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.230      ;
; -0.194 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.228      ;
; -0.188 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.220      ;
; -0.188 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.220      ;
; -0.185 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.216      ;
; -0.185 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.216      ;
; -0.181 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.213      ;
; -0.172 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.206      ;
; -0.172 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.204      ;
; -0.161 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.195      ;
; -0.152 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.184      ;
; -0.151 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.185      ;
; -0.142 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.174      ;
; -0.142 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.176      ;
; -0.140 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.172      ;
; -0.140 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.174      ;
; -0.139 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.171      ;
; -0.124 ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.032     ; 1.124      ;
; -0.121 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.153      ;
; -0.121 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.153      ;
; -0.118 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.150      ;
; -0.118 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.150      ;
; -0.117 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.142      ;
; -0.116 ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 1.146      ;
; -0.115 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.149      ;
; -0.113 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.147      ;
; -0.112 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.144      ;
; -0.107 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.141      ;
; -0.106 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.131      ;
; -0.092 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.124      ;
; -0.092 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.124      ;
; -0.089 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.121      ;
; -0.089 ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.002     ; 1.119      ;
; -0.087 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.121      ;
; -0.082 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.107      ;
; -0.069 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.100      ;
; -0.069 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.001     ; 1.100      ;
; -0.069 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.103      ;
; -0.069 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.101      ;
; -0.068 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.100      ;
; -0.067 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.101      ;
; -0.067 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.101      ;
; -0.066 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.098      ;
; -0.066 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.098      ;
; -0.065 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.099      ;
; -0.059 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.091      ;
; -0.053 ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.007      ; 1.092      ;
; -0.052 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.077      ;
; -0.048 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.082      ;
; -0.046 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.080      ;
; -0.045 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.079      ;
; -0.043 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.077      ;
; -0.038 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.070      ;
; -0.034 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.068      ;
; -0.029 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.002      ; 1.063      ;
; -0.026 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; -0.007     ; 1.051      ;
; -0.025 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 1.000        ; 0.000      ; 1.057      ;
+--------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK50'                                                                                                                                                                    ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                             ; To Node                                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.391      ;
; 0.242 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.394      ;
; 0.245 ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.398      ;
; 0.249 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.401      ;
; 0.249 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.401      ;
; 0.251 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.403      ;
; 0.251 ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.404      ;
; 0.256 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.408      ;
; 0.258 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.410      ;
; 0.259 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.413      ;
; 0.316 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.468      ;
; 0.327 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.479      ;
; 0.330 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.482      ;
; 0.332 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.484      ;
; 0.334 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.486      ;
; 0.341 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.493      ;
; 0.342 ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.494      ;
; 0.343 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.495      ;
; 0.344 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.496      ;
; 0.344 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.496      ;
; 0.347 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.499      ;
; 0.362 ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.515      ;
; 0.365 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.522      ;
; 0.372 ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.525      ;
; 0.373 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.537      ;
; 0.390 ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.542      ;
; 0.443 ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ; CLK50        ; CLK50       ; 0.000        ; 0.008      ; 0.603      ;
; 0.445 ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.597      ;
; 0.451 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.603      ;
; 0.452 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.604      ;
; 0.453 ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.605      ;
; 0.454 ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.606      ;
; 0.455 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.607      ;
; 0.457 ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.609      ;
; 0.458 ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.610      ;
; 0.458 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.610      ;
; 0.460 ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.612      ;
; 0.466 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.618      ;
; 0.468 ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.620      ;
; 0.470 ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.622      ;
; 0.470 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.622      ;
; 0.471 ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.623      ;
; 0.472 ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ; CLK50        ; CLK50       ; 0.000        ; 0.000      ; 0.624      ;
+-------+-------------------------------------------------------+-------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'var_clk:clockGenerator|var_clock'                                                                                                                                                        ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                                ; To Node                                  ; Launch Clock                     ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+
; 0.215 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; tcounter:h0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.367      ;
; 0.323 ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.473      ;
; 0.330 ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.480      ;
; 0.373 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.525      ;
; 0.429 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.581      ;
; 0.467 ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.002     ; 0.617      ;
; 0.551 ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 0.704      ;
; 0.556 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.708      ;
; 0.565 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.717      ;
; 0.567 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.719      ;
; 0.577 ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 0.736      ;
; 0.608 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.762      ;
; 0.630 ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.782      ;
; 0.638 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.790      ;
; 0.655 ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.807      ;
; 0.681 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.832      ;
; 0.685 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.839      ;
; 0.688 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 0.839      ;
; 0.688 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.842      ;
; 0.691 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.845      ;
; 0.692 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.844      ;
; 0.694 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 0.839      ;
; 0.699 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.853      ;
; 0.703 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.855      ;
; 0.718 ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.870      ;
; 0.719 ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.871      ;
; 0.722 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.876      ;
; 0.740 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 0.885      ;
; 0.741 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.895      ;
; 0.759 ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 0.918      ;
; 0.759 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.913      ;
; 0.762 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 0.907      ;
; 0.762 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.916      ;
; 0.763 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.915      ;
; 0.765 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.919      ;
; 0.772 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 0.917      ;
; 0.773 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.927      ;
; 0.775 ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.927      ;
; 0.780 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.932      ;
; 0.782 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.934      ;
; 0.792 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.946      ;
; 0.800 ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.001      ; 0.953      ;
; 0.804 ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.956      ;
; 0.805 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.957      ;
; 0.810 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.964      ;
; 0.811 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.965      ;
; 0.828 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 0.973      ;
; 0.831 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.985      ;
; 0.831 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.985      ;
; 0.835 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 0.980      ;
; 0.838 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 0.990      ;
; 0.839 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 0.993      ;
; 0.854 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.006      ;
; 0.854 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 0.999      ;
; 0.856 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.008      ;
; 0.859 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 1.004      ;
; 0.862 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.013      ;
; 0.869 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.021      ;
; 0.872 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.026      ;
; 0.880 ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.034      ;
; 0.882 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.034      ;
; 0.884 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.035      ;
; 0.888 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.040      ;
; 0.889 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 1.034      ;
; 0.891 ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.043      ;
; 0.892 ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.046      ;
; 0.900 ; tcounter:h0|treg4bit:counter|tffp:reg0|Q ; tcounter:h1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.007     ; 1.045      ;
; 0.904 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.058      ;
; 0.904 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.058      ;
; 0.909 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.061      ;
; 0.912 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg0|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.064      ;
; 0.913 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.067      ;
; 0.926 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.080      ;
; 0.928 ; tcounter:M|treg4bit:counter|tffp:reg3|Q  ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.082      ;
; 0.933 ; tcounter:h0|treg4bit:counter|tffp:reg1|Q ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.007      ; 1.092      ;
; 0.935 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.086      ;
; 0.945 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:M|treg4bit:counter|tffp:reg0|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.099      ;
; 0.949 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.100      ;
; 0.949 ; tcounter:S0|treg4bit:counter|tffp:reg3|Q ; tcounter:S0|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.100      ;
; 0.953 ; tcounter:h1|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg1|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.105      ;
; 0.956 ; tcounter:S0|treg4bit:counter|tffp:reg0|Q ; tcounter:S1|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.000      ; 1.108      ;
; 0.957 ; tcounter:h1|treg4bit:counter|tffp:reg0|Q ; tcounter:S0|treg4bit:counter|tffp:reg2|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; -0.001     ; 1.108      ;
; 0.958 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:S1|treg4bit:counter|tffp:reg1|Q ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.112      ;
; 0.958 ; tcounter:h0|treg4bit:counter|tffp:reg3|Q ; tcounter:M|treg4bit:counter|tffp:reg2|Q  ; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 0.000        ; 0.002      ; 1.112      ;
+-------+------------------------------------------+------------------------------------------+----------------------------------+----------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK50'                                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK50 ; Rise       ; CLK50                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100Hz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_100kHz|count[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10Hz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10MHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_10kHz|count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1Hz|count[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1MHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|pclock:counter_1kHz|count[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK50 ; Rise       ; var_clk:clockGenerator|var_clock                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; CLK50~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[2]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100Hz|count[3]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_100kHz|count[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10Hz|count[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[0]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[1]|clk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK50 ; Rise       ; clockGenerator|counter_10MHz|count[2]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'var_clk:clockGenerator|var_clock'                                                                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg0|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg1|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg2|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:M|treg4bit:counter|tffp:reg3|Q   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S0|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:S1|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h0|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg0|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg1|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg2|Q  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg3|Q  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; tcounter:h1|treg4bit:counter|tffp:reg3|Q  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg0|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg0|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg1|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg1|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg2|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg2|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg3|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; M|counter|reg3|Q|clk                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S0|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; S1|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; clockGenerator|var_clock~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h0|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg0|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg1|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg2|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg3|Q|clk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; var_clk:clockGenerator|var_clock ; Rise       ; h1|counter|reg3|Q|clk                     ;
+--------+--------------+----------------+------------------+----------------------------------+------------+-------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; 0.363 ; 0.363 ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; 0.363 ; 0.363 ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; 0.313 ; 0.313 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; 0.207 ; 0.207 ; Rise       ; CLK50                            ;
; ENABLE      ; var_clk:clockGenerator|var_clock ; 0.181 ; 0.181 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; 0.472 ; 0.472 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; 0.044  ; 0.044  ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; 0.044  ; 0.044  ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; -0.008 ; -0.008 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; -0.087 ; -0.087 ; Rise       ; CLK50                            ;
; ENABLE      ; var_clk:clockGenerator|var_clock ; 1.022  ; 1.022  ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; 0.465  ; 0.465  ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK       ; var_clk:clockGenerator|var_clock ; 2.816 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]   ; var_clk:clockGenerator|var_clock ; 5.411 ; 5.411 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]  ; var_clk:clockGenerator|var_clock ; 5.411 ; 5.411 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]  ; var_clk:clockGenerator|var_clock ; 5.387 ; 5.387 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]  ; var_clk:clockGenerator|var_clock ; 5.384 ; 5.384 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]  ; var_clk:clockGenerator|var_clock ; 5.308 ; 5.308 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]  ; var_clk:clockGenerator|var_clock ; 5.292 ; 5.292 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]  ; var_clk:clockGenerator|var_clock ; 5.285 ; 5.285 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]  ; var_clk:clockGenerator|var_clock ; 5.285 ; 5.285 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]   ; var_clk:clockGenerator|var_clock ; 5.521 ; 5.521 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]  ; var_clk:clockGenerator|var_clock ; 5.416 ; 5.416 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]  ; var_clk:clockGenerator|var_clock ; 5.425 ; 5.425 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]  ; var_clk:clockGenerator|var_clock ; 5.521 ; 5.521 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]  ; var_clk:clockGenerator|var_clock ; 5.446 ; 5.446 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]  ; var_clk:clockGenerator|var_clock ; 5.344 ; 5.344 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]  ; var_clk:clockGenerator|var_clock ; 5.354 ; 5.354 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]  ; var_clk:clockGenerator|var_clock ; 5.313 ; 5.313 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]   ; var_clk:clockGenerator|var_clock ; 5.293 ; 5.293 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]  ; var_clk:clockGenerator|var_clock ; 5.075 ; 5.075 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]  ; var_clk:clockGenerator|var_clock ; 5.075 ; 5.075 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]  ; var_clk:clockGenerator|var_clock ; 5.095 ; 5.095 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]  ; var_clk:clockGenerator|var_clock ; 5.247 ; 5.247 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]  ; var_clk:clockGenerator|var_clock ; 5.293 ; 5.293 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]  ; var_clk:clockGenerator|var_clock ; 5.103 ; 5.103 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]  ; var_clk:clockGenerator|var_clock ; 5.092 ; 5.092 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]   ; var_clk:clockGenerator|var_clock ; 5.353 ; 5.353 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]  ; var_clk:clockGenerator|var_clock ; 5.145 ; 5.145 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]  ; var_clk:clockGenerator|var_clock ; 4.759 ; 4.759 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]  ; var_clk:clockGenerator|var_clock ; 4.840 ; 4.840 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]  ; var_clk:clockGenerator|var_clock ; 5.120 ; 5.120 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]  ; var_clk:clockGenerator|var_clock ; 5.353 ; 5.353 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]  ; var_clk:clockGenerator|var_clock ; 5.249 ; 5.249 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]  ; var_clk:clockGenerator|var_clock ; 5.201 ; 5.201 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]   ; var_clk:clockGenerator|var_clock ; 5.686 ; 5.686 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]  ; var_clk:clockGenerator|var_clock ; 5.537 ; 5.537 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]  ; var_clk:clockGenerator|var_clock ; 5.547 ; 5.547 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]  ; var_clk:clockGenerator|var_clock ; 5.546 ; 5.546 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]  ; var_clk:clockGenerator|var_clock ; 5.649 ; 5.649 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]  ; var_clk:clockGenerator|var_clock ; 5.667 ; 5.667 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]  ; var_clk:clockGenerator|var_clock ; 5.668 ; 5.668 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]  ; var_clk:clockGenerator|var_clock ; 5.686 ; 5.686 ; Rise       ; var_clk:clockGenerator|var_clock ;
; TIME[*]   ; var_clk:clockGenerator|var_clock ; 5.494 ; 5.494 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[0]  ; var_clk:clockGenerator|var_clock ; 4.843 ; 4.843 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[1]  ; var_clk:clockGenerator|var_clock ; 4.310 ; 4.310 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[2]  ; var_clk:clockGenerator|var_clock ; 5.494 ; 5.494 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[3]  ; var_clk:clockGenerator|var_clock ; 4.899 ; 4.899 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[4]  ; var_clk:clockGenerator|var_clock ; 4.287 ; 4.287 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[5]  ; var_clk:clockGenerator|var_clock ; 4.948 ; 4.948 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[6]  ; var_clk:clockGenerator|var_clock ; 4.447 ; 4.447 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[7]  ; var_clk:clockGenerator|var_clock ; 4.574 ; 4.574 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[8]  ; var_clk:clockGenerator|var_clock ; 4.920 ; 4.920 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[9]  ; var_clk:clockGenerator|var_clock ; 4.252 ; 4.252 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[10] ; var_clk:clockGenerator|var_clock ; 4.364 ; 4.364 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[11] ; var_clk:clockGenerator|var_clock ; 4.605 ; 4.605 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[12] ; var_clk:clockGenerator|var_clock ; 4.473 ; 4.473 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[13] ; var_clk:clockGenerator|var_clock ; 4.581 ; 4.581 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[14] ; var_clk:clockGenerator|var_clock ; 4.356 ; 4.356 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[15] ; var_clk:clockGenerator|var_clock ; 4.865 ; 4.865 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[16] ; var_clk:clockGenerator|var_clock ; 4.728 ; 4.728 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[17] ; var_clk:clockGenerator|var_clock ; 4.906 ; 4.906 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[18] ; var_clk:clockGenerator|var_clock ; 5.180 ; 5.180 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[19] ; var_clk:clockGenerator|var_clock ; 5.064 ; 5.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK       ; var_clk:clockGenerator|var_clock ;       ; 2.816 ; Fall       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK       ; var_clk:clockGenerator|var_clock ; 2.816 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]   ; var_clk:clockGenerator|var_clock ; 4.357 ; 4.357 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]  ; var_clk:clockGenerator|var_clock ; 4.493 ; 4.493 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]  ; var_clk:clockGenerator|var_clock ; 4.468 ; 4.468 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]  ; var_clk:clockGenerator|var_clock ; 4.463 ; 4.463 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]  ; var_clk:clockGenerator|var_clock ; 4.390 ; 4.390 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]  ; var_clk:clockGenerator|var_clock ; 4.371 ; 4.371 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]  ; var_clk:clockGenerator|var_clock ; 4.357 ; 4.357 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]  ; var_clk:clockGenerator|var_clock ; 4.367 ; 4.367 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]   ; var_clk:clockGenerator|var_clock ; 4.799 ; 4.799 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]  ; var_clk:clockGenerator|var_clock ; 4.900 ; 4.900 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]  ; var_clk:clockGenerator|var_clock ; 4.904 ; 4.904 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]  ; var_clk:clockGenerator|var_clock ; 5.008 ; 5.008 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]  ; var_clk:clockGenerator|var_clock ; 4.925 ; 4.925 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]  ; var_clk:clockGenerator|var_clock ; 4.828 ; 4.828 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]  ; var_clk:clockGenerator|var_clock ; 4.841 ; 4.841 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]  ; var_clk:clockGenerator|var_clock ; 4.799 ; 4.799 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]   ; var_clk:clockGenerator|var_clock ; 4.819 ; 4.819 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]  ; var_clk:clockGenerator|var_clock ; 4.819 ; 4.819 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]  ; var_clk:clockGenerator|var_clock ; 4.826 ; 4.826 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]  ; var_clk:clockGenerator|var_clock ; 4.836 ; 4.836 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]  ; var_clk:clockGenerator|var_clock ; 4.997 ; 4.997 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]  ; var_clk:clockGenerator|var_clock ; 5.040 ; 5.040 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]  ; var_clk:clockGenerator|var_clock ; 4.852 ; 4.852 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]  ; var_clk:clockGenerator|var_clock ; 4.842 ; 4.842 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]   ; var_clk:clockGenerator|var_clock ; 4.540 ; 4.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]  ; var_clk:clockGenerator|var_clock ; 4.908 ; 4.908 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]  ; var_clk:clockGenerator|var_clock ; 4.540 ; 4.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]  ; var_clk:clockGenerator|var_clock ; 4.609 ; 4.609 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]  ; var_clk:clockGenerator|var_clock ; 4.896 ; 4.896 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]  ; var_clk:clockGenerator|var_clock ; 5.097 ; 5.097 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]  ; var_clk:clockGenerator|var_clock ; 4.991 ; 4.991 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]  ; var_clk:clockGenerator|var_clock ; 4.949 ; 4.949 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]   ; var_clk:clockGenerator|var_clock ; 4.902 ; 4.902 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]  ; var_clk:clockGenerator|var_clock ; 4.902 ; 4.902 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]  ; var_clk:clockGenerator|var_clock ; 4.912 ; 4.912 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]  ; var_clk:clockGenerator|var_clock ; 4.902 ; 4.902 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]  ; var_clk:clockGenerator|var_clock ; 5.014 ; 5.014 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]  ; var_clk:clockGenerator|var_clock ; 5.031 ; 5.031 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]  ; var_clk:clockGenerator|var_clock ; 5.034 ; 5.034 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]  ; var_clk:clockGenerator|var_clock ; 5.051 ; 5.051 ; Rise       ; var_clk:clockGenerator|var_clock ;
; TIME[*]   ; var_clk:clockGenerator|var_clock ; 4.252 ; 4.252 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[0]  ; var_clk:clockGenerator|var_clock ; 4.843 ; 4.843 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[1]  ; var_clk:clockGenerator|var_clock ; 4.310 ; 4.310 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[2]  ; var_clk:clockGenerator|var_clock ; 5.494 ; 5.494 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[3]  ; var_clk:clockGenerator|var_clock ; 4.899 ; 4.899 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[4]  ; var_clk:clockGenerator|var_clock ; 4.287 ; 4.287 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[5]  ; var_clk:clockGenerator|var_clock ; 4.948 ; 4.948 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[6]  ; var_clk:clockGenerator|var_clock ; 4.447 ; 4.447 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[7]  ; var_clk:clockGenerator|var_clock ; 4.574 ; 4.574 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[8]  ; var_clk:clockGenerator|var_clock ; 4.920 ; 4.920 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[9]  ; var_clk:clockGenerator|var_clock ; 4.252 ; 4.252 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[10] ; var_clk:clockGenerator|var_clock ; 4.364 ; 4.364 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[11] ; var_clk:clockGenerator|var_clock ; 4.605 ; 4.605 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[12] ; var_clk:clockGenerator|var_clock ; 4.473 ; 4.473 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[13] ; var_clk:clockGenerator|var_clock ; 4.581 ; 4.581 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[14] ; var_clk:clockGenerator|var_clock ; 4.356 ; 4.356 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[15] ; var_clk:clockGenerator|var_clock ; 4.865 ; 4.865 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[16] ; var_clk:clockGenerator|var_clock ; 4.728 ; 4.728 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[17] ; var_clk:clockGenerator|var_clock ; 4.906 ; 4.906 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[18] ; var_clk:clockGenerator|var_clock ; 5.180 ; 5.180 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[19] ; var_clk:clockGenerator|var_clock ; 5.064 ; 5.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK       ; var_clk:clockGenerator|var_clock ;       ; 2.816 ; Fall       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                  ; -2.877   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK50                            ; -2.877   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  var_clk:clockGenerator|var_clock ; -2.191   ; 0.215 ; N/A      ; N/A     ; -0.500              ;
; Design-wide TNS                   ; -101.227 ; 0.0   ; 0.0      ; 0.0     ; -53.38              ;
;  CLK50                            ; -67.466  ; 0.000 ; N/A      ; N/A     ; -33.380             ;
;  var_clk:clockGenerator|var_clock ; -33.761  ; 0.000 ; N/A      ; N/A     ; -20.000             ;
+-----------------------------------+----------+-------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; 1.504 ; 1.504 ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; 1.504 ; 1.504 ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; 1.413 ; 1.413 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; 0.846 ; 0.846 ; Rise       ; CLK50                            ;
; ENABLE      ; var_clk:clockGenerator|var_clock ; 0.907 ; 0.907 ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; 1.467 ; 1.467 ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+-------+-------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                       ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port   ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK_SEL[*]  ; CLK50                            ; 0.044  ; 0.044  ; Rise       ; CLK50                            ;
;  CLK_SEL[0] ; CLK50                            ; 0.044  ; 0.044  ; Rise       ; CLK50                            ;
;  CLK_SEL[1] ; CLK50                            ; -0.008 ; -0.008 ; Rise       ; CLK50                            ;
;  CLK_SEL[2] ; CLK50                            ; -0.087 ; -0.087 ; Rise       ; CLK50                            ;
; ENABLE      ; var_clk:clockGenerator|var_clock ; 1.668  ; 1.668  ; Rise       ; var_clk:clockGenerator|var_clock ;
; RESET       ; var_clk:clockGenerator|var_clock ; 0.555  ; 0.555  ; Rise       ; var_clk:clockGenerator|var_clock ;
+-------------+----------------------------------+--------+--------+------------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise   ; Fall   ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+
; CLK       ; var_clk:clockGenerator|var_clock ; 5.253  ;        ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]   ; var_clk:clockGenerator|var_clock ; 10.327 ; 10.327 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]  ; var_clk:clockGenerator|var_clock ; 10.327 ; 10.327 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]  ; var_clk:clockGenerator|var_clock ; 10.306 ; 10.306 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]  ; var_clk:clockGenerator|var_clock ; 10.269 ; 10.269 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]  ; var_clk:clockGenerator|var_clock ; 10.098 ; 10.098 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]  ; var_clk:clockGenerator|var_clock ; 10.071 ; 10.071 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]  ; var_clk:clockGenerator|var_clock ; 10.059 ; 10.059 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]  ; var_clk:clockGenerator|var_clock ; 10.069 ; 10.069 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]   ; var_clk:clockGenerator|var_clock ; 10.754 ; 10.754 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]  ; var_clk:clockGenerator|var_clock ; 10.281 ; 10.281 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]  ; var_clk:clockGenerator|var_clock ; 10.298 ; 10.298 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]  ; var_clk:clockGenerator|var_clock ; 10.754 ; 10.754 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]  ; var_clk:clockGenerator|var_clock ; 10.515 ; 10.515 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]  ; var_clk:clockGenerator|var_clock ; 10.214 ; 10.214 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]  ; var_clk:clockGenerator|var_clock ; 10.299 ; 10.299 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]  ; var_clk:clockGenerator|var_clock ; 10.144 ; 10.144 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]   ; var_clk:clockGenerator|var_clock ; 10.084 ; 10.084 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]  ; var_clk:clockGenerator|var_clock ; 9.654  ; 9.654  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]  ; var_clk:clockGenerator|var_clock ; 9.707  ; 9.707  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]  ; var_clk:clockGenerator|var_clock ; 9.708  ; 9.708  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]  ; var_clk:clockGenerator|var_clock ; 10.024 ; 10.024 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]  ; var_clk:clockGenerator|var_clock ; 10.084 ; 10.084 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]  ; var_clk:clockGenerator|var_clock ; 9.710  ; 9.710  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]  ; var_clk:clockGenerator|var_clock ; 9.730  ; 9.730  ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]   ; var_clk:clockGenerator|var_clock ; 10.383 ; 10.383 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]  ; var_clk:clockGenerator|var_clock ; 9.872  ; 9.872  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]  ; var_clk:clockGenerator|var_clock ; 8.957  ; 8.957  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]  ; var_clk:clockGenerator|var_clock ; 9.128  ; 9.128  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]  ; var_clk:clockGenerator|var_clock ; 9.802  ; 9.802  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]  ; var_clk:clockGenerator|var_clock ; 10.383 ; 10.383 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]  ; var_clk:clockGenerator|var_clock ; 10.142 ; 10.142 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]  ; var_clk:clockGenerator|var_clock ; 10.076 ; 10.076 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]   ; var_clk:clockGenerator|var_clock ; 10.748 ; 10.748 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]  ; var_clk:clockGenerator|var_clock ; 10.435 ; 10.435 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]  ; var_clk:clockGenerator|var_clock ; 10.444 ; 10.444 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]  ; var_clk:clockGenerator|var_clock ; 10.434 ; 10.434 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]  ; var_clk:clockGenerator|var_clock ; 10.703 ; 10.703 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]  ; var_clk:clockGenerator|var_clock ; 10.721 ; 10.721 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]  ; var_clk:clockGenerator|var_clock ; 10.720 ; 10.720 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]  ; var_clk:clockGenerator|var_clock ; 10.748 ; 10.748 ; Rise       ; var_clk:clockGenerator|var_clock ;
; TIME[*]   ; var_clk:clockGenerator|var_clock ; 10.373 ; 10.373 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[0]  ; var_clk:clockGenerator|var_clock ; 9.035  ; 9.035  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[1]  ; var_clk:clockGenerator|var_clock ; 7.949  ; 7.949  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[2]  ; var_clk:clockGenerator|var_clock ; 10.373 ; 10.373 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[3]  ; var_clk:clockGenerator|var_clock ; 9.148  ; 9.148  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[4]  ; var_clk:clockGenerator|var_clock ; 7.949  ; 7.949  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[5]  ; var_clk:clockGenerator|var_clock ; 9.263  ; 9.263  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[6]  ; var_clk:clockGenerator|var_clock ; 8.237  ; 8.237  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[7]  ; var_clk:clockGenerator|var_clock ; 8.497  ; 8.497  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[8]  ; var_clk:clockGenerator|var_clock ; 9.217  ; 9.217  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[9]  ; var_clk:clockGenerator|var_clock ; 7.885  ; 7.885  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[10] ; var_clk:clockGenerator|var_clock ; 8.033  ; 8.033  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[11] ; var_clk:clockGenerator|var_clock ; 8.685  ; 8.685  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[12] ; var_clk:clockGenerator|var_clock ; 8.261  ; 8.261  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[13] ; var_clk:clockGenerator|var_clock ; 8.546  ; 8.546  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[14] ; var_clk:clockGenerator|var_clock ; 8.039  ; 8.039  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[15] ; var_clk:clockGenerator|var_clock ; 9.261  ; 9.261  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[16] ; var_clk:clockGenerator|var_clock ; 8.964  ; 8.964  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[17] ; var_clk:clockGenerator|var_clock ; 9.394  ; 9.394  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[18] ; var_clk:clockGenerator|var_clock ; 9.407  ; 9.407  ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[19] ; var_clk:clockGenerator|var_clock ; 9.363  ; 9.363  ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK       ; var_clk:clockGenerator|var_clock ;        ; 5.253  ; Fall       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+--------+--------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; Data Port ; Clock Port                       ; Rise  ; Fall  ; Clock Edge ; Clock Reference                  ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+
; CLK       ; var_clk:clockGenerator|var_clock ; 2.816 ;       ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX0[*]   ; var_clk:clockGenerator|var_clock ; 4.357 ; 4.357 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[0]  ; var_clk:clockGenerator|var_clock ; 4.493 ; 4.493 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[1]  ; var_clk:clockGenerator|var_clock ; 4.468 ; 4.468 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[2]  ; var_clk:clockGenerator|var_clock ; 4.463 ; 4.463 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[3]  ; var_clk:clockGenerator|var_clock ; 4.390 ; 4.390 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[4]  ; var_clk:clockGenerator|var_clock ; 4.371 ; 4.371 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[5]  ; var_clk:clockGenerator|var_clock ; 4.357 ; 4.357 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX0[6]  ; var_clk:clockGenerator|var_clock ; 4.367 ; 4.367 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX1[*]   ; var_clk:clockGenerator|var_clock ; 4.799 ; 4.799 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[0]  ; var_clk:clockGenerator|var_clock ; 4.900 ; 4.900 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[1]  ; var_clk:clockGenerator|var_clock ; 4.904 ; 4.904 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[2]  ; var_clk:clockGenerator|var_clock ; 5.008 ; 5.008 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[3]  ; var_clk:clockGenerator|var_clock ; 4.925 ; 4.925 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[4]  ; var_clk:clockGenerator|var_clock ; 4.828 ; 4.828 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[5]  ; var_clk:clockGenerator|var_clock ; 4.841 ; 4.841 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX1[6]  ; var_clk:clockGenerator|var_clock ; 4.799 ; 4.799 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX2[*]   ; var_clk:clockGenerator|var_clock ; 4.819 ; 4.819 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[0]  ; var_clk:clockGenerator|var_clock ; 4.819 ; 4.819 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[1]  ; var_clk:clockGenerator|var_clock ; 4.826 ; 4.826 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[2]  ; var_clk:clockGenerator|var_clock ; 4.836 ; 4.836 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[3]  ; var_clk:clockGenerator|var_clock ; 4.997 ; 4.997 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[4]  ; var_clk:clockGenerator|var_clock ; 5.040 ; 5.040 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[5]  ; var_clk:clockGenerator|var_clock ; 4.852 ; 4.852 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX2[6]  ; var_clk:clockGenerator|var_clock ; 4.842 ; 4.842 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX3[*]   ; var_clk:clockGenerator|var_clock ; 4.540 ; 4.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[0]  ; var_clk:clockGenerator|var_clock ; 4.908 ; 4.908 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[1]  ; var_clk:clockGenerator|var_clock ; 4.540 ; 4.540 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[2]  ; var_clk:clockGenerator|var_clock ; 4.609 ; 4.609 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[3]  ; var_clk:clockGenerator|var_clock ; 4.896 ; 4.896 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[4]  ; var_clk:clockGenerator|var_clock ; 5.097 ; 5.097 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[5]  ; var_clk:clockGenerator|var_clock ; 4.991 ; 4.991 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX3[6]  ; var_clk:clockGenerator|var_clock ; 4.949 ; 4.949 ; Rise       ; var_clk:clockGenerator|var_clock ;
; HEX4[*]   ; var_clk:clockGenerator|var_clock ; 4.902 ; 4.902 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[0]  ; var_clk:clockGenerator|var_clock ; 4.902 ; 4.902 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[1]  ; var_clk:clockGenerator|var_clock ; 4.912 ; 4.912 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[2]  ; var_clk:clockGenerator|var_clock ; 4.902 ; 4.902 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[3]  ; var_clk:clockGenerator|var_clock ; 5.014 ; 5.014 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[4]  ; var_clk:clockGenerator|var_clock ; 5.031 ; 5.031 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[5]  ; var_clk:clockGenerator|var_clock ; 5.034 ; 5.034 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  HEX4[6]  ; var_clk:clockGenerator|var_clock ; 5.051 ; 5.051 ; Rise       ; var_clk:clockGenerator|var_clock ;
; TIME[*]   ; var_clk:clockGenerator|var_clock ; 4.252 ; 4.252 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[0]  ; var_clk:clockGenerator|var_clock ; 4.843 ; 4.843 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[1]  ; var_clk:clockGenerator|var_clock ; 4.310 ; 4.310 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[2]  ; var_clk:clockGenerator|var_clock ; 5.494 ; 5.494 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[3]  ; var_clk:clockGenerator|var_clock ; 4.899 ; 4.899 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[4]  ; var_clk:clockGenerator|var_clock ; 4.287 ; 4.287 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[5]  ; var_clk:clockGenerator|var_clock ; 4.948 ; 4.948 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[6]  ; var_clk:clockGenerator|var_clock ; 4.447 ; 4.447 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[7]  ; var_clk:clockGenerator|var_clock ; 4.574 ; 4.574 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[8]  ; var_clk:clockGenerator|var_clock ; 4.920 ; 4.920 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[9]  ; var_clk:clockGenerator|var_clock ; 4.252 ; 4.252 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[10] ; var_clk:clockGenerator|var_clock ; 4.364 ; 4.364 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[11] ; var_clk:clockGenerator|var_clock ; 4.605 ; 4.605 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[12] ; var_clk:clockGenerator|var_clock ; 4.473 ; 4.473 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[13] ; var_clk:clockGenerator|var_clock ; 4.581 ; 4.581 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[14] ; var_clk:clockGenerator|var_clock ; 4.356 ; 4.356 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[15] ; var_clk:clockGenerator|var_clock ; 4.865 ; 4.865 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[16] ; var_clk:clockGenerator|var_clock ; 4.728 ; 4.728 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[17] ; var_clk:clockGenerator|var_clock ; 4.906 ; 4.906 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[18] ; var_clk:clockGenerator|var_clock ; 5.180 ; 5.180 ; Rise       ; var_clk:clockGenerator|var_clock ;
;  TIME[19] ; var_clk:clockGenerator|var_clock ; 5.064 ; 5.064 ; Rise       ; var_clk:clockGenerator|var_clock ;
; CLK       ; var_clk:clockGenerator|var_clock ;       ; 2.816 ; Fall       ; var_clk:clockGenerator|var_clock ;
+-----------+----------------------------------+-------+-------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLK50                            ; CLK50                            ; 564      ; 0        ; 0        ; 0        ;
; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 249      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
; CLK50                            ; CLK50                            ; 564      ; 0        ; 0        ; 0        ;
; var_clk:clockGenerator|var_clock ; var_clk:clockGenerator|var_clock ; 249      ; 0        ; 0        ; 0        ;
+----------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 5     ; 5    ;
; Unconstrained Input Port Paths  ; 43    ; 43   ;
; Unconstrained Output Ports      ; 56    ; 56   ;
; Unconstrained Output Port Paths ; 161   ; 161  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 11.0 Build 208 07/03/2011 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 10 14:15:07 2014
Info: Command: quartus_sta lab3 -c lab3
Info: qsta_default_script.tcl version: #1
Warning: Parallel compilation is not licensed and has been disabled
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'lab3.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name var_clk:clockGenerator|var_clock var_clk:clockGenerator|var_clock
    Info: create_clock -period 1.000 -name CLK50 CLK50
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.877
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.877       -67.466 CLK50 
    Info:    -2.191       -33.761 var_clk:clockGenerator|var_clock 
Info: Worst-case hold slack is 0.391
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.391         0.000 CLK50 
    Info:     0.391         0.000 var_clk:clockGenerator|var_clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -33.380 CLK50 
    Info:    -0.500       -20.000 var_clk:clockGenerator|var_clock 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 77 output pins without output pin load capacitance assignment
    Info: Pin "TIME[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TIME[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.834
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.834       -16.799 CLK50 
    Info:    -0.507        -5.023 var_clk:clockGenerator|var_clock 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 CLK50 
    Info:     0.215         0.000 var_clk:clockGenerator|var_clock 
Info: No Recovery paths to report
Info: No Removal paths to report
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -33.380 CLK50 
    Info:    -0.500       -20.000 var_clk:clockGenerator|var_clock 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 257 megabytes
    Info: Processing ended: Mon Mar 10 14:15:09 2014
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


