# FPGA-дизайны 
Дизайн FPGA для Time-Card доступен в двух разных версиях. С точки зрения функциональности они очень похожи (одинаковый набор регистров и т. д.), но с лицензированием они различаются.

Более подробную информацию можно найти в подпапках:

- **Бинарный**:
Дизайн FPGA доступен только в виде бинарного кода, специально для Time-Card, и его можно использовать бесплатно без ограничений. В этот дизайн входят IP-ядра NetTimeLogic, IP-ядра Xilinx и кастомные ядра.

- **Открытый исходный код**:
Этот дизайн также включает IP-ядра с открытым исходным кодом, IP-ядра Xilinx и кастомные ядра. IP-ядра с открытым исходным кодом представлены в виде исходного кода на VHDL. Все необходимое для создания полного проекта.

# Видеоуроки по FPGA Time-Card
На YouTube-канале NetTimeLogic можно найти несколько видеоуроков, связанных с FPGA-дизайном Time-Card:

- [Как создать дизайн FPGA с открытым исходным кодом для Time-Card с нуля](https://www.youtube.com/watch?v=ajXK6HVlo5c)
- [Как прошить FPGA для Time-Card](https://www.youtube.com/watch?v=Whwu7Bnzbcs)
- [Как создать дизайн FPGA в более новых версиях Vivado](https://www.youtube.com/watch?v=lijj4WYPaPA)
- [Как расширить/изменить дизайн FPGA](https://www.youtube.com/watch?v=0OknmM4MQco)