Classic Timing Analyzer report for finalPoject
Sat Dec 03 15:28:54 2016
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                                        ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+------------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                            ; To                                       ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+------------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 2.349 ns                         ; din[3]                          ; demux1to12:inst|Data_out7[3]             ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 24.962 ns                        ; controller:inst2|mux_select1[0] ; test2[2]                                 ; clk        ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; 2.829 ns                         ; cf_load                         ; controller:inst2|nstate.S0_454           ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 26.69 MHz ( period = 37.474 ns ) ; controller:inst2|mux_select1[0] ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; controller:inst2|pstate.S5      ; controller:inst2|demuxto12_sel[0]        ; clk        ; clk      ; 73           ;
; Total number of failed paths ;                                          ;               ;                                  ;                                 ;                                          ;            ;          ; 73           ;
+------------------------------+------------------------------------------+---------------+----------------------------------+---------------------------------+------------------------------------------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EPM1270F256A5      ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                   ; -40                ;      ;    ;             ;
; Maximum Core Junction Temperature                                   ; 125                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; Off                ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
; cf_load         ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                                       ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                              ; To                                       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 26.69 MHz ( period = 37.474 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.690 ns               ;
; N/A                                     ; 26.71 MHz ( period = 37.439 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 27.661 ns               ;
; N/A                                     ; 26.88 MHz ( period = 37.196 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.412 ns               ;
; N/A                                     ; 26.91 MHz ( period = 37.161 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 27.383 ns               ;
; N/A                                     ; 27.01 MHz ( period = 37.020 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.236 ns               ;
; N/A                                     ; 27.04 MHz ( period = 36.985 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 27.207 ns               ;
; N/A                                     ; 27.21 MHz ( period = 36.750 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 26.966 ns               ;
; N/A                                     ; 27.24 MHz ( period = 36.715 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 26.937 ns               ;
; N/A                                     ; 27.60 MHz ( period = 36.230 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 26.446 ns               ;
; N/A                                     ; 27.63 MHz ( period = 36.195 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 26.417 ns               ;
; N/A                                     ; 27.66 MHz ( period = 36.157 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[9]  ; clk        ; clk      ; None                        ; None                      ; 26.373 ns               ;
; N/A                                     ; 27.68 MHz ( period = 36.122 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[9]  ; clk        ; clk      ; None                        ; None                      ; 26.344 ns               ;
; N/A                                     ; 27.77 MHz ( period = 36.009 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 26.225 ns               ;
; N/A                                     ; 27.80 MHz ( period = 35.974 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 26.196 ns               ;
; N/A                                     ; 27.80 MHz ( period = 35.971 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 26.187 ns               ;
; N/A                                     ; 27.83 MHz ( period = 35.936 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 26.158 ns               ;
; N/A                                     ; 27.89 MHz ( period = 35.851 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 26.067 ns               ;
; N/A                                     ; 27.89 MHz ( period = 35.851 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 26.067 ns               ;
; N/A                                     ; 27.92 MHz ( period = 35.816 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 26.038 ns               ;
; N/A                                     ; 27.92 MHz ( period = 35.816 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 26.038 ns               ;
; N/A                                     ; 28.12 MHz ( period = 35.557 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 25.835 ns               ;
; N/A                                     ; 28.15 MHz ( period = 35.526 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 25.781 ns               ;
; N/A                                     ; 28.20 MHz ( period = 35.463 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[8]  ; clk        ; clk      ; None                        ; None                      ; 25.679 ns               ;
; N/A                                     ; 28.23 MHz ( period = 35.428 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[8]  ; clk        ; clk      ; None                        ; None                      ; 25.650 ns               ;
; N/A                                     ; 28.35 MHz ( period = 35.279 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 25.557 ns               ;
; N/A                                     ; 28.37 MHz ( period = 35.248 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 25.503 ns               ;
; N/A                                     ; 28.49 MHz ( period = 35.103 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 25.381 ns               ;
; N/A                                     ; 28.51 MHz ( period = 35.072 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 25.327 ns               ;
; N/A                                     ; 28.68 MHz ( period = 34.868 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[12]     ; clk        ; clk      ; None                        ; None                      ; 25.084 ns               ;
; N/A                                     ; 28.71 MHz ( period = 34.833 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 25.111 ns               ;
; N/A                                     ; 28.71 MHz ( period = 34.833 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[12]     ; clk        ; clk      ; None                        ; None                      ; 25.055 ns               ;
; N/A                                     ; 28.73 MHz ( period = 34.802 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 25.057 ns               ;
; N/A                                     ; 28.78 MHz ( period = 34.745 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[11]     ; clk        ; clk      ; None                        ; None                      ; 24.961 ns               ;
; N/A                                     ; 28.81 MHz ( period = 34.710 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[11]     ; clk        ; clk      ; None                        ; None                      ; 24.932 ns               ;
; N/A                                     ; 28.88 MHz ( period = 34.622 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[10]     ; clk        ; clk      ; None                        ; None                      ; 24.838 ns               ;
; N/A                                     ; 28.91 MHz ( period = 34.587 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[10]     ; clk        ; clk      ; None                        ; None                      ; 24.809 ns               ;
; N/A                                     ; 29.03 MHz ( period = 34.443 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[5]  ; clk        ; clk      ; None                        ; None                      ; 24.659 ns               ;
; N/A                                     ; 29.06 MHz ( period = 34.408 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[5]  ; clk        ; clk      ; None                        ; None                      ; 24.630 ns               ;
; N/A                                     ; 29.14 MHz ( period = 34.313 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 24.591 ns               ;
; N/A                                     ; 29.17 MHz ( period = 34.282 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 24.537 ns               ;
; N/A                                     ; 29.21 MHz ( period = 34.239 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[7]  ; clk        ; clk      ; None                        ; None                      ; 24.455 ns               ;
; N/A                                     ; 29.24 MHz ( period = 34.204 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[7]  ; clk        ; clk      ; None                        ; None                      ; 24.426 ns               ;
; N/A                                     ; 29.24 MHz ( period = 34.196 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[9]  ; clk        ; clk      ; None                        ; None                      ; 24.474 ns               ;
; N/A                                     ; 29.27 MHz ( period = 34.165 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[9]  ; clk        ; clk      ; None                        ; None                      ; 24.420 ns               ;
; N/A                                     ; 29.29 MHz ( period = 34.145 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[9]      ; clk        ; clk      ; None                        ; None                      ; 24.361 ns               ;
; N/A                                     ; 29.29 MHz ( period = 34.145 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[8]      ; clk        ; clk      ; None                        ; None                      ; 24.361 ns               ;
; N/A                                     ; 29.32 MHz ( period = 34.110 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[9]      ; clk        ; clk      ; None                        ; None                      ; 24.332 ns               ;
; N/A                                     ; 29.32 MHz ( period = 34.110 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[8]      ; clk        ; clk      ; None                        ; None                      ; 24.332 ns               ;
; N/A                                     ; 29.33 MHz ( period = 34.092 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 24.370 ns               ;
; N/A                                     ; 29.36 MHz ( period = 34.061 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 24.316 ns               ;
; N/A                                     ; 29.37 MHz ( period = 34.054 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 24.332 ns               ;
; N/A                                     ; 29.39 MHz ( period = 34.023 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 24.278 ns               ;
; N/A                                     ; 29.43 MHz ( period = 33.980 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[4]  ; clk        ; clk      ; None                        ; None                      ; 24.196 ns               ;
; N/A                                     ; 29.46 MHz ( period = 33.945 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[4]  ; clk        ; clk      ; None                        ; None                      ; 24.167 ns               ;
; N/A                                     ; 29.47 MHz ( period = 33.934 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 24.212 ns               ;
; N/A                                     ; 29.47 MHz ( period = 33.934 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 24.212 ns               ;
; N/A                                     ; 29.50 MHz ( period = 33.903 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 24.158 ns               ;
; N/A                                     ; 29.50 MHz ( period = 33.903 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 24.158 ns               ;
; N/A                                     ; 29.79 MHz ( period = 33.568 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[6]  ; clk        ; clk      ; None                        ; None                      ; 23.784 ns               ;
; N/A                                     ; 29.82 MHz ( period = 33.533 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[6]  ; clk        ; clk      ; None                        ; None                      ; 23.755 ns               ;
; N/A                                     ; 29.85 MHz ( period = 33.502 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[8]  ; clk        ; clk      ; None                        ; None                      ; 23.780 ns               ;
; N/A                                     ; 29.88 MHz ( period = 33.471 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[8]  ; clk        ; clk      ; None                        ; None                      ; 23.726 ns               ;
; N/A                                     ; 30.05 MHz ( period = 33.281 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[7]      ; clk        ; clk      ; None                        ; None                      ; 23.497 ns               ;
; N/A                                     ; 30.08 MHz ( period = 33.246 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[7]      ; clk        ; clk      ; None                        ; None                      ; 23.468 ns               ;
; N/A                                     ; 30.35 MHz ( period = 32.951 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[12]     ; clk        ; clk      ; None                        ; None                      ; 23.229 ns               ;
; N/A                                     ; 30.38 MHz ( period = 32.920 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[12]     ; clk        ; clk      ; None                        ; None                      ; 23.175 ns               ;
; N/A                                     ; 30.46 MHz ( period = 32.828 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[11]     ; clk        ; clk      ; None                        ; None                      ; 23.106 ns               ;
; N/A                                     ; 30.49 MHz ( period = 32.797 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[11]     ; clk        ; clk      ; None                        ; None                      ; 23.052 ns               ;
; N/A                                     ; 30.58 MHz ( period = 32.705 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[10]     ; clk        ; clk      ; None                        ; None                      ; 22.983 ns               ;
; N/A                                     ; 30.61 MHz ( period = 32.674 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[10]     ; clk        ; clk      ; None                        ; None                      ; 22.929 ns               ;
; N/A                                     ; 30.68 MHz ( period = 32.599 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[6]      ; clk        ; clk      ; None                        ; None                      ; 22.815 ns               ;
; N/A                                     ; 30.71 MHz ( period = 32.564 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[6]      ; clk        ; clk      ; None                        ; None                      ; 22.786 ns               ;
; N/A                                     ; 30.78 MHz ( period = 32.485 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[3]  ; clk        ; clk      ; None                        ; None                      ; 22.701 ns               ;
; N/A                                     ; 30.82 MHz ( period = 32.450 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[3]  ; clk        ; clk      ; None                        ; None                      ; 22.672 ns               ;
; N/A                                     ; 30.98 MHz ( period = 32.278 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[7]  ; clk        ; clk      ; None                        ; None                      ; 22.556 ns               ;
; N/A                                     ; 31.01 MHz ( period = 32.247 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[7]  ; clk        ; clk      ; None                        ; None                      ; 22.502 ns               ;
; N/A                                     ; 31.07 MHz ( period = 32.184 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[9]      ; clk        ; clk      ; None                        ; None                      ; 22.462 ns               ;
; N/A                                     ; 31.07 MHz ( period = 32.184 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[8]      ; clk        ; clk      ; None                        ; None                      ; 22.462 ns               ;
; N/A                                     ; 31.10 MHz ( period = 32.153 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[9]      ; clk        ; clk      ; None                        ; None                      ; 22.408 ns               ;
; N/A                                     ; 31.10 MHz ( period = 32.153 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[8]      ; clk        ; clk      ; None                        ; None                      ; 22.408 ns               ;
; N/A                                     ; 31.11 MHz ( period = 32.140 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[5]  ; clk        ; clk      ; None                        ; None                      ; 22.418 ns               ;
; N/A                                     ; 31.13 MHz ( period = 32.128 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[5]      ; clk        ; clk      ; None                        ; None                      ; 22.344 ns               ;
; N/A                                     ; 31.13 MHz ( period = 32.120 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[5]  ; clk        ; clk      ; None                        ; None                      ; 22.375 ns               ;
; N/A                                     ; 31.16 MHz ( period = 32.093 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[5]      ; clk        ; clk      ; None                        ; None                      ; 22.315 ns               ;
; N/A                                     ; 31.26 MHz ( period = 31.988 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out12[1]            ; clk        ; clk      ; None                        ; None                      ; 7.597 ns                ;
; N/A                                     ; 31.27 MHz ( period = 31.978 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out12[1]            ; clk        ; clk      ; None                        ; None                      ; 7.593 ns                ;
; N/A                                     ; 31.34 MHz ( period = 31.912 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[4]      ; clk        ; clk      ; None                        ; None                      ; 22.128 ns               ;
; N/A                                     ; 31.37 MHz ( period = 31.877 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[4]      ; clk        ; clk      ; None                        ; None                      ; 22.099 ns               ;
; N/A                                     ; 31.57 MHz ( period = 31.677 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[4]  ; clk        ; clk      ; None                        ; None                      ; 21.955 ns               ;
; N/A                                     ; 31.58 MHz ( period = 31.666 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out12[6]            ; clk        ; clk      ; None                        ; None                      ; 7.436 ns                ;
; N/A                                     ; 31.58 MHz ( period = 31.666 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out12[5]            ; clk        ; clk      ; None                        ; None                      ; 7.436 ns                ;
; N/A                                     ; 31.58 MHz ( period = 31.666 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out12[4]            ; clk        ; clk      ; None                        ; None                      ; 7.436 ns                ;
; N/A                                     ; 31.58 MHz ( period = 31.666 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out12[2]            ; clk        ; clk      ; None                        ; None                      ; 7.436 ns                ;
; N/A                                     ; 31.58 MHz ( period = 31.666 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out12[0]            ; clk        ; clk      ; None                        ; None                      ; 7.436 ns                ;
; N/A                                     ; 31.59 MHz ( period = 31.657 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[4]  ; clk        ; clk      ; None                        ; None                      ; 21.912 ns               ;
; N/A                                     ; 31.59 MHz ( period = 31.656 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out12[6]            ; clk        ; clk      ; None                        ; None                      ; 7.432 ns                ;
; N/A                                     ; 31.59 MHz ( period = 31.656 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out12[5]            ; clk        ; clk      ; None                        ; None                      ; 7.432 ns                ;
; N/A                                     ; 31.59 MHz ( period = 31.656 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out12[4]            ; clk        ; clk      ; None                        ; None                      ; 7.432 ns                ;
; N/A                                     ; 31.59 MHz ( period = 31.656 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out12[2]            ; clk        ; clk      ; None                        ; None                      ; 7.432 ns                ;
; N/A                                     ; 31.59 MHz ( period = 31.656 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out12[0]            ; clk        ; clk      ; None                        ; None                      ; 7.432 ns                ;
; N/A                                     ; 31.72 MHz ( period = 31.526 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out9[7]             ; clk        ; clk      ; None                        ; None                      ; 7.366 ns                ;
; N/A                                     ; 31.72 MHz ( period = 31.526 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out9[4]             ; clk        ; clk      ; None                        ; None                      ; 7.366 ns                ;
; N/A                                     ; 31.72 MHz ( period = 31.526 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out9[2]             ; clk        ; clk      ; None                        ; None                      ; 7.366 ns                ;
; N/A                                     ; 31.84 MHz ( period = 31.410 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[6]  ; clk        ; clk      ; None                        ; None                      ; 21.688 ns               ;
; N/A                                     ; 31.87 MHz ( period = 31.379 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[6]  ; clk        ; clk      ; None                        ; None                      ; 21.634 ns               ;
; N/A                                     ; 31.93 MHz ( period = 31.320 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[7]      ; clk        ; clk      ; None                        ; None                      ; 21.598 ns               ;
; N/A                                     ; 31.96 MHz ( period = 31.289 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[7]      ; clk        ; clk      ; None                        ; None                      ; 21.544 ns               ;
; N/A                                     ; 32.03 MHz ( period = 31.224 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[2]  ; clk        ; clk      ; None                        ; None                      ; 21.440 ns               ;
; N/A                                     ; 32.04 MHz ( period = 31.209 ns )                    ; reg96bitV:inst18|Dout1[5]         ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 30.500 ns               ;
; N/A                                     ; 32.06 MHz ( period = 31.192 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[1]  ; clk        ; clk      ; None                        ; None                      ; 21.414 ns               ;
; N/A                                     ; 32.06 MHz ( period = 31.189 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[2]  ; clk        ; clk      ; None                        ; None                      ; 21.411 ns               ;
; N/A                                     ; 32.17 MHz ( period = 31.085 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[3]      ; clk        ; clk      ; None                        ; None                      ; 21.301 ns               ;
; N/A                                     ; 32.21 MHz ( period = 31.050 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[3]      ; clk        ; clk      ; None                        ; None                      ; 21.272 ns               ;
; N/A                                     ; 32.33 MHz ( period = 30.931 ns )                    ; reg96bitV:inst18|Dout1[5]         ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 30.222 ns               ;
; N/A                                     ; 32.40 MHz ( period = 30.862 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out4[6]             ; clk        ; clk      ; None                        ; None                      ; 7.034 ns                ;
; N/A                                     ; 32.42 MHz ( period = 30.844 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[6]             ; clk        ; clk      ; None                        ; None                      ; 7.026 ns                ;
; N/A                                     ; 32.47 MHz ( period = 30.802 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out2[6]             ; clk        ; clk      ; None                        ; None                      ; 7.005 ns                ;
; N/A                                     ; 32.52 MHz ( period = 30.746 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out4[7]             ; clk        ; clk      ; None                        ; None                      ; 6.976 ns                ;
; N/A                                     ; 32.52 MHz ( period = 30.746 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out4[3]             ; clk        ; clk      ; None                        ; None                      ; 6.976 ns                ;
; N/A                                     ; 32.52 MHz ( period = 30.746 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out4[2]             ; clk        ; clk      ; None                        ; None                      ; 6.976 ns                ;
; N/A                                     ; 32.52 MHz ( period = 30.746 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out4[1]             ; clk        ; clk      ; None                        ; None                      ; 6.976 ns                ;
; N/A                                     ; 32.54 MHz ( period = 30.728 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[7]             ; clk        ; clk      ; None                        ; None                      ; 6.968 ns                ;
; N/A                                     ; 32.54 MHz ( period = 30.728 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[3]             ; clk        ; clk      ; None                        ; None                      ; 6.968 ns                ;
; N/A                                     ; 32.54 MHz ( period = 30.728 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[2]             ; clk        ; clk      ; None                        ; None                      ; 6.968 ns                ;
; N/A                                     ; 32.54 MHz ( period = 30.728 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out4[1]             ; clk        ; clk      ; None                        ; None                      ; 6.968 ns                ;
; N/A                                     ; 32.58 MHz ( period = 30.693 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|feedback[1]  ; clk        ; clk      ; None                        ; None                      ; 20.909 ns               ;
; N/A                                     ; 32.61 MHz ( period = 30.662 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out10[7]            ; clk        ; clk      ; None                        ; None                      ; 6.934 ns                ;
; N/A                                     ; 32.61 MHz ( period = 30.662 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out10[4]            ; clk        ; clk      ; None                        ; None                      ; 6.934 ns                ;
; N/A                                     ; 32.67 MHz ( period = 30.608 ns )                    ; reg96bitV:inst18|Dout1[5]         ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 29.899 ns               ;
; N/A                                     ; 32.68 MHz ( period = 30.604 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out9[5]             ; clk        ; clk      ; None                        ; None                      ; 6.905 ns                ;
; N/A                                     ; 32.68 MHz ( period = 30.604 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out9[3]             ; clk        ; clk      ; None                        ; None                      ; 6.905 ns                ;
; N/A                                     ; 32.68 MHz ( period = 30.604 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out9[1]             ; clk        ; clk      ; None                        ; None                      ; 6.905 ns                ;
; N/A                                     ; 32.68 MHz ( period = 30.604 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out9[0]             ; clk        ; clk      ; None                        ; None                      ; 6.905 ns                ;
; N/A                                     ; 32.69 MHz ( period = 30.588 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out11[6]            ; clk        ; clk      ; None                        ; None                      ; 6.897 ns                ;
; N/A                                     ; 32.70 MHz ( period = 30.578 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out11[6]            ; clk        ; clk      ; None                        ; None                      ; 6.893 ns                ;
; N/A                                     ; 32.74 MHz ( period = 30.544 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out9[6]             ; clk        ; clk      ; None                        ; None                      ; 6.875 ns                ;
; N/A                                     ; 32.75 MHz ( period = 30.538 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[6]             ; clk        ; clk      ; None                        ; None                      ; 6.872 ns                ;
; N/A                                     ; 32.76 MHz ( period = 30.524 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out12[7]            ; clk        ; clk      ; None                        ; None                      ; 6.865 ns                ;
; N/A                                     ; 32.76 MHz ( period = 30.524 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out12[3]            ; clk        ; clk      ; None                        ; None                      ; 6.865 ns                ;
; N/A                                     ; 32.77 MHz ( period = 30.514 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out12[7]            ; clk        ; clk      ; None                        ; None                      ; 6.861 ns                ;
; N/A                                     ; 32.77 MHz ( period = 30.514 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out12[3]            ; clk        ; clk      ; None                        ; None                      ; 6.861 ns                ;
; N/A                                     ; 32.78 MHz ( period = 30.504 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out9[7]             ; clk        ; clk      ; None                        ; None                      ; 6.856 ns                ;
; N/A                                     ; 32.78 MHz ( period = 30.504 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out9[4]             ; clk        ; clk      ; None                        ; None                      ; 6.856 ns                ;
; N/A                                     ; 32.78 MHz ( period = 30.504 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out9[2]             ; clk        ; clk      ; None                        ; None                      ; 6.856 ns                ;
; N/A                                     ; 32.83 MHz ( period = 30.460 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out9[7]             ; clk        ; clk      ; None                        ; None                      ; 7.379 ns                ;
; N/A                                     ; 32.83 MHz ( period = 30.460 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out9[4]             ; clk        ; clk      ; None                        ; None                      ; 7.379 ns                ;
; N/A                                     ; 32.83 MHz ( period = 30.460 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out9[2]             ; clk        ; clk      ; None                        ; None                      ; 7.379 ns                ;
; N/A                                     ; 32.83 MHz ( period = 30.456 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[5]             ; clk        ; clk      ; None                        ; None                      ; 6.831 ns                ;
; N/A                                     ; 32.83 MHz ( period = 30.456 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[4]             ; clk        ; clk      ; None                        ; None                      ; 6.831 ns                ;
; N/A                                     ; 32.85 MHz ( period = 30.440 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out7[0]             ; clk        ; clk      ; None                        ; None                      ; 6.823 ns                ;
; N/A                                     ; 32.93 MHz ( period = 30.364 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[6]      ; clk        ; clk      ; None                        ; None                      ; 20.642 ns               ;
; N/A                                     ; 32.96 MHz ( period = 30.338 ns )                    ; reg96bitV:inst18|Dout1[5]         ; MAC:inst4|MAC_Checker:inst1|feedback[11] ; clk        ; clk      ; None                        ; None                      ; 29.629 ns               ;
; N/A                                     ; 32.97 MHz ( period = 30.333 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[6]      ; clk        ; clk      ; None                        ; None                      ; 20.588 ns               ;
; N/A                                     ; 33.02 MHz ( period = 30.286 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out10[7]            ; clk        ; clk      ; None                        ; None                      ; 6.747 ns                ;
; N/A                                     ; 33.02 MHz ( period = 30.286 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out10[4]            ; clk        ; clk      ; None                        ; None                      ; 6.747 ns                ;
; N/A                                     ; 33.09 MHz ( period = 30.224 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out1[7]             ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 33.09 MHz ( period = 30.224 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out1[5]             ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 33.09 MHz ( period = 30.224 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out1[4]             ; clk        ; clk      ; None                        ; None                      ; 6.716 ns                ;
; N/A                                     ; 33.11 MHz ( period = 30.204 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out1[3]             ; clk        ; clk      ; None                        ; None                      ; 6.706 ns                ;
; N/A                                     ; 33.13 MHz ( period = 30.182 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|feedback[3]  ; clk        ; clk      ; None                        ; None                      ; 20.460 ns               ;
; N/A                                     ; 33.15 MHz ( period = 30.162 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|feedback[3]  ; clk        ; clk      ; None                        ; None                      ; 20.417 ns               ;
; N/A                                     ; 33.17 MHz ( period = 30.150 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out12[1]            ; clk        ; clk      ; None                        ; None                      ; 7.224 ns                ;
; N/A                                     ; 33.36 MHz ( period = 29.978 ns )                    ; controller:inst2|demuxto12_sel[1] ; demux1to12:inst|Data_out2[6]             ; clk        ; clk      ; None                        ; None                      ; 7.184 ns                ;
; N/A                                     ; 33.43 MHz ( period = 29.914 ns )                    ; reg96bitV:inst18|Dout1[0]         ; MAC:inst4|MAC_Checker:inst1|feedback[14] ; clk        ; clk      ; None                        ; None                      ; 29.205 ns               ;
; N/A                                     ; 33.45 MHz ( period = 29.892 ns )                    ; reg96bitV:inst18|Dout1[5]         ; MAC:inst4|MAC_Checker:inst1|feedback[9]  ; clk        ; clk      ; None                        ; None                      ; 29.183 ns               ;
; N/A                                     ; 33.53 MHz ( period = 29.828 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out12[6]            ; clk        ; clk      ; None                        ; None                      ; 7.063 ns                ;
; N/A                                     ; 33.53 MHz ( period = 29.828 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out12[5]            ; clk        ; clk      ; None                        ; None                      ; 7.063 ns                ;
; N/A                                     ; 33.53 MHz ( period = 29.828 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out12[4]            ; clk        ; clk      ; None                        ; None                      ; 7.063 ns                ;
; N/A                                     ; 33.53 MHz ( period = 29.828 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out12[2]            ; clk        ; clk      ; None                        ; None                      ; 7.063 ns                ;
; N/A                                     ; 33.53 MHz ( period = 29.828 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out12[0]            ; clk        ; clk      ; None                        ; None                      ; 7.063 ns                ;
; N/A                                     ; 33.53 MHz ( period = 29.825 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[5]      ; clk        ; clk      ; None                        ; None                      ; 20.103 ns               ;
; N/A                                     ; 33.53 MHz ( period = 29.825 ns )                    ; controller:inst2|mux_select1[0]   ; MAC:inst4|MAC_Checker:inst1|dout[2]      ; clk        ; clk      ; None                        ; None                      ; 20.041 ns               ;
; N/A                                     ; 33.53 MHz ( period = 29.820 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out10[6]            ; clk        ; clk      ; None                        ; None                      ; 6.513 ns                ;
; N/A                                     ; 33.54 MHz ( period = 29.818 ns )                    ; reg96bitV:inst18|Dout1[5]         ; MAC:inst4|MAC_Checker:inst1|feedback[12] ; clk        ; clk      ; None                        ; None                      ; 29.109 ns               ;
; N/A                                     ; 33.55 MHz ( period = 29.805 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[5]      ; clk        ; clk      ; None                        ; None                      ; 20.060 ns               ;
; N/A                                     ; 33.57 MHz ( period = 29.790 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|dout[2]      ; clk        ; clk      ; None                        ; None                      ; 20.012 ns               ;
; N/A                                     ; 33.59 MHz ( period = 29.770 ns )                    ; controller:inst2|mux_select1[1]   ; MAC:inst4|MAC_Checker:inst1|feedback[0]  ; clk        ; clk      ; None                        ; None                      ; 19.992 ns               ;
; N/A                                     ; 33.66 MHz ( period = 29.706 ns )                    ; reg96bitV:inst18|Dout1[5]         ; MAC:inst4|MAC_Checker:inst1|dout[15]     ; clk        ; clk      ; None                        ; None                      ; 28.997 ns               ;
; N/A                                     ; 33.74 MHz ( period = 29.636 ns )                    ; reg96bitV:inst18|Dout1[0]         ; MAC:inst4|MAC_Checker:inst1|feedback[15] ; clk        ; clk      ; None                        ; None                      ; 28.927 ns               ;
; N/A                                     ; 33.77 MHz ( period = 29.609 ns )                    ; controller:inst2|mux_select1[2]   ; MAC:inst4|MAC_Checker:inst1|dout[4]      ; clk        ; clk      ; None                        ; None                      ; 19.887 ns               ;
; N/A                                     ; 33.79 MHz ( period = 29.598 ns )                    ; controller:inst2|demuxto12_sel[2] ; demux1to12:inst|Data_out2[6]             ; clk        ; clk      ; None                        ; None                      ; 6.402 ns                ;
; N/A                                     ; 33.79 MHz ( period = 29.597 ns )                    ; reg96bitV:inst18|Dout1[5]         ; MAC:inst4|MAC_Checker:inst1|feedback[10] ; clk        ; clk      ; None                        ; None                      ; 28.888 ns               ;
; N/A                                     ; 33.80 MHz ( period = 29.589 ns )                    ; controller:inst2|mux_select1[3]   ; MAC:inst4|MAC_Checker:inst1|dout[4]      ; clk        ; clk      ; None                        ; None                      ; 19.844 ns               ;
; N/A                                     ; 33.80 MHz ( period = 29.583 ns )                    ; reg96bitV:inst18|Dout1[5]         ; MAC:inst4|MAC_Checker:inst1|dout[14]     ; clk        ; clk      ; None                        ; None                      ; 28.874 ns               ;
; N/A                                     ; 33.80 MHz ( period = 29.582 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out9[5]             ; clk        ; clk      ; None                        ; None                      ; 6.395 ns                ;
; N/A                                     ; 33.80 MHz ( period = 29.582 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out9[3]             ; clk        ; clk      ; None                        ; None                      ; 6.395 ns                ;
; N/A                                     ; 33.80 MHz ( period = 29.582 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out9[1]             ; clk        ; clk      ; None                        ; None                      ; 6.395 ns                ;
; N/A                                     ; 33.80 MHz ( period = 29.582 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out9[0]             ; clk        ; clk      ; None                        ; None                      ; 6.395 ns                ;
; N/A                                     ; 33.85 MHz ( period = 29.538 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out9[5]             ; clk        ; clk      ; None                        ; None                      ; 6.918 ns                ;
; N/A                                     ; 33.85 MHz ( period = 29.538 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out9[3]             ; clk        ; clk      ; None                        ; None                      ; 6.918 ns                ;
; N/A                                     ; 33.85 MHz ( period = 29.538 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out9[1]             ; clk        ; clk      ; None                        ; None                      ; 6.918 ns                ;
; N/A                                     ; 33.85 MHz ( period = 29.538 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out9[0]             ; clk        ; clk      ; None                        ; None                      ; 6.918 ns                ;
; N/A                                     ; 33.87 MHz ( period = 29.522 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out9[6]             ; clk        ; clk      ; None                        ; None                      ; 6.365 ns                ;
; N/A                                     ; 33.88 MHz ( period = 29.514 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out7[6]             ; clk        ; clk      ; None                        ; None                      ; 6.361 ns                ;
; N/A                                     ; 33.92 MHz ( period = 29.478 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out9[6]             ; clk        ; clk      ; None                        ; None                      ; 6.888 ns                ;
; N/A                                     ; 33.93 MHz ( period = 29.472 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out7[6]             ; clk        ; clk      ; None                        ; None                      ; 6.885 ns                ;
; N/A                                     ; 33.94 MHz ( period = 29.460 ns )                    ; reg96bitV:inst18|Dout1[0]         ; MAC:inst4|MAC_Checker:inst1|feedback[13] ; clk        ; clk      ; None                        ; None                      ; 28.751 ns               ;
; N/A                                     ; 33.96 MHz ( period = 29.444 ns )                    ; controller:inst2|demuxto12_sel[0] ; demux1to12:inst|Data_out10[6]            ; clk        ; clk      ; None                        ; None                      ; 6.326 ns                ;
; N/A                                     ; 33.97 MHz ( period = 29.439 ns )                    ; reg96bitV:inst18|Dout1[5]         ; MAC:inst4|MAC_Checker:inst1|dout[13]     ; clk        ; clk      ; None                        ; None                      ; 28.730 ns               ;
; N/A                                     ; 33.97 MHz ( period = 29.438 ns )                    ; controller:inst2|demuxto12_sel[3] ; demux1to12:inst|Data_out10[7]            ; clk        ; clk      ; None                        ; None                      ; 6.868 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                                   ;                                          ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------------+------------------------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                       ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                        ; To                                ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 4.006 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 5.413 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 5.578 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|nstate.S10_374   ; clk        ; clk      ; None                       ; None                       ; 1.497 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S14 ; controller:inst2|nstate.S15_334   ; clk        ; clk      ; None                       ; None                       ; 1.488 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 5.668 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 5.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|nstate.S3_430    ; clk        ; clk      ; None                       ; None                       ; 1.673 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 4.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|nstate.S4_422    ; clk        ; clk      ; None                       ; None                       ; 1.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S15 ; controller:inst2|nstate.S16_326   ; clk        ; clk      ; None                       ; None                       ; 1.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|nstate.S14_342   ; clk        ; clk      ; None                       ; None                       ; 1.862 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|nstate.S7_398    ; clk        ; clk      ; None                       ; None                       ; 1.863 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S16 ; controller:inst2|nstate.S17_318   ; clk        ; clk      ; None                       ; None                       ; 1.896 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 4.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S13 ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 6.258 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 4.990 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|nstate.S12_358   ; clk        ; clk      ; None                       ; None                       ; 2.206 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 6.458 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 6.470 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 6.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 6.577 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|nstate.S6_406    ; clk        ; clk      ; None                       ; None                       ; 2.438 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|nstate.S8_390    ; clk        ; clk      ; None                       ; None                       ; 2.560 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|nstate.S0_454    ; clk        ; clk      ; None                       ; None                       ; 2.441 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 6.702 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|MAC_Reset1       ; clk        ; clk      ; None                       ; None                       ; 3.752 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S11 ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 5.541 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 6.934 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|nstate.S9_382    ; clk        ; clk      ; None                       ; None                       ; 2.862 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 6.988 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 6.996 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 6.996 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 5.133 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 5.220 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|reg96_ld         ; clk        ; clk      ; None                       ; None                       ; 2.435 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 7.153 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|MAC_Reset1       ; clk        ; clk      ; None                       ; None                       ; 4.152 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S5  ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 5.367 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 7.285 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S9  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 5.960 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S12 ; controller:inst2|nstate.S13_350   ; clk        ; clk      ; None                       ; None                       ; 3.409 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 7.552 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 6.394 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 7.820 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 7.832 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 7.840 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|MAC_Reset1       ; clk        ; clk      ; None                       ; None                       ; 4.723 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 7.977 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S0  ; controller:inst2|nstate.S1_446    ; clk        ; clk      ; None                       ; None                       ; 3.721 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S15 ; controller:inst2|MAC_Reset1       ; clk        ; clk      ; None                       ; None                       ; 4.912 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|mux_select1[1]   ; clk        ; clk      ; None                       ; None                       ; 8.109 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 6.784 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|nstate.S11_366   ; clk        ; clk      ; None                       ; None                       ; 3.976 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 6.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|nstate.S5_414    ; clk        ; clk      ; None                       ; None                       ; 3.994 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 6.270 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S8  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 6.278 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 8.220 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S6  ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 6.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S10 ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 6.941 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|mux_select1[0]   ; clk        ; clk      ; None                       ; None                       ; 8.396 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 7.073 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S16 ; controller:inst2|MAC_Reset1       ; clk        ; clk      ; None                       ; None                       ; 5.316 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|demuxto12_sel[2] ; clk        ; clk      ; None                       ; None                       ; 7.254 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|demuxto12_sel[0] ; clk        ; clk      ; None                       ; None                       ; 7.357 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S7  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 6.821 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|demuxto12_sel[3] ; clk        ; clk      ; None                       ; None                       ; 6.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S1  ; controller:inst2|nstate.S2_438    ; clk        ; clk      ; None                       ; None                       ; 4.634 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S3  ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 8.767 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|mux_select1[2]   ; clk        ; clk      ; None                       ; None                       ; 8.753 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S2  ; controller:inst2|demuxto12_sel[1] ; clk        ; clk      ; None                       ; None                       ; 6.860 ns                 ;
; Not operational: Clock Skew > Data Delay ; controller:inst2|pstate.S4  ; controller:inst2|mux_select1[3]   ; clk        ; clk      ; None                       ; None                       ; 9.005 ns                 ;
+------------------------------------------+-----------------------------+-----------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------+
; tsu                                                                                     ;
+-------+--------------+------------+---------+--------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To                             ; To Clock ;
+-------+--------------+------------+---------+--------------------------------+----------+
; N/A   ; None         ; 2.349 ns   ; din[3]  ; demux1to12:inst|Data_out7[3]   ; clk      ;
; N/A   ; None         ; 2.234 ns   ; din[3]  ; demux1to12:inst|Data_out12[3]  ; clk      ;
; N/A   ; None         ; 2.203 ns   ; din[5]  ; demux1to12:inst|Data_out2[5]   ; clk      ;
; N/A   ; None         ; 2.202 ns   ; din[1]  ; demux1to12:inst|Data_out12[1]  ; clk      ;
; N/A   ; None         ; 2.201 ns   ; din[4]  ; demux1to12:inst|Data_out10[4]  ; clk      ;
; N/A   ; None         ; 2.188 ns   ; din[3]  ; demux1to12:inst|Data_out3[3]   ; clk      ;
; N/A   ; None         ; 2.178 ns   ; din[1]  ; demux1to12:inst|Data_out3[1]   ; clk      ;
; N/A   ; None         ; 2.145 ns   ; din[1]  ; demux1to12:inst|Data_out4[1]   ; clk      ;
; N/A   ; None         ; 2.138 ns   ; din[1]  ; demux1to12:inst|Data_out9[1]   ; clk      ;
; N/A   ; None         ; 2.137 ns   ; din[4]  ; demux1to12:inst|Data_out4[4]   ; clk      ;
; N/A   ; None         ; 2.128 ns   ; din[1]  ; demux1to12:inst|Data_out10[1]  ; clk      ;
; N/A   ; None         ; 2.128 ns   ; din[4]  ; demux1to12:inst|Data_out1[4]   ; clk      ;
; N/A   ; None         ; 2.128 ns   ; din[6]  ; demux1to12:inst|Data_out11[6]  ; clk      ;
; N/A   ; None         ; 2.122 ns   ; din[6]  ; demux1to12:inst|Data_out4[6]   ; clk      ;
; N/A   ; None         ; 2.120 ns   ; din[1]  ; demux1to12:inst|Data_out6[1]   ; clk      ;
; N/A   ; None         ; 2.109 ns   ; din[4]  ; demux1to12:inst|Data_out11[4]  ; clk      ;
; N/A   ; None         ; 2.096 ns   ; din[7]  ; demux1to12:inst|Data_out2[7]   ; clk      ;
; N/A   ; None         ; 2.090 ns   ; din[7]  ; demux1to12:inst|Data_out10[7]  ; clk      ;
; N/A   ; None         ; 2.089 ns   ; din[7]  ; demux1to12:inst|Data_out1[7]   ; clk      ;
; N/A   ; None         ; 2.069 ns   ; din[4]  ; demux1to12:inst|Data_out9[4]   ; clk      ;
; N/A   ; None         ; 2.065 ns   ; din[5]  ; demux1to12:inst|Data_out8[5]   ; clk      ;
; N/A   ; None         ; 2.064 ns   ; din[5]  ; demux1to12:inst|Data_out12[5]  ; clk      ;
; N/A   ; None         ; 2.056 ns   ; din[0]  ; demux1to12:inst|Data_out8[0]   ; clk      ;
; N/A   ; None         ; 2.040 ns   ; din[7]  ; demux1to12:inst|Data_out12[7]  ; clk      ;
; N/A   ; None         ; 2.010 ns   ; din[1]  ; demux1to12:inst|Data_out2[1]   ; clk      ;
; N/A   ; None         ; 2.010 ns   ; din[3]  ; demux1to12:inst|Data_out1[3]   ; clk      ;
; N/A   ; None         ; 1.989 ns   ; din[1]  ; demux1to12:inst|Data_out5[1]   ; clk      ;
; N/A   ; None         ; 1.985 ns   ; din[1]  ; demux1to12:inst|Data_out11[1]  ; clk      ;
; N/A   ; None         ; 1.975 ns   ; din[0]  ; demux1to12:inst|Data_out9[0]   ; clk      ;
; N/A   ; None         ; 1.972 ns   ; din[0]  ; demux1to12:inst|Data_out10[0]  ; clk      ;
; N/A   ; None         ; 1.965 ns   ; din[7]  ; demux1to12:inst|Data_out6[7]   ; clk      ;
; N/A   ; None         ; 1.964 ns   ; din[6]  ; demux1to12:inst|Data_out5[6]   ; clk      ;
; N/A   ; None         ; 1.960 ns   ; din[1]  ; demux1to12:inst|Data_out1[1]   ; clk      ;
; N/A   ; None         ; 1.955 ns   ; din[1]  ; demux1to12:inst|Data_out8[1]   ; clk      ;
; N/A   ; None         ; 1.942 ns   ; din[6]  ; demux1to12:inst|Data_out3[6]   ; clk      ;
; N/A   ; None         ; 1.941 ns   ; din[1]  ; demux1to12:inst|Data_out7[1]   ; clk      ;
; N/A   ; None         ; 1.911 ns   ; din[0]  ; demux1to12:inst|Data_out12[0]  ; clk      ;
; N/A   ; None         ; 1.910 ns   ; din[7]  ; demux1to12:inst|Data_out3[7]   ; clk      ;
; N/A   ; None         ; 1.907 ns   ; din[3]  ; demux1to12:inst|Data_out9[3]   ; clk      ;
; N/A   ; None         ; 1.902 ns   ; din[3]  ; demux1to12:inst|Data_out10[3]  ; clk      ;
; N/A   ; None         ; 1.902 ns   ; din[6]  ; demux1to12:inst|Data_out1[6]   ; clk      ;
; N/A   ; None         ; 1.898 ns   ; din[7]  ; demux1to12:inst|Data_out8[7]   ; clk      ;
; N/A   ; None         ; 1.897 ns   ; din[3]  ; demux1to12:inst|Data_out6[3]   ; clk      ;
; N/A   ; None         ; 1.889 ns   ; din[6]  ; demux1to12:inst|Data_out12[6]  ; clk      ;
; N/A   ; None         ; 1.877 ns   ; din[2]  ; demux1to12:inst|Data_out12[2]  ; clk      ;
; N/A   ; None         ; 1.876 ns   ; din[3]  ; demux1to12:inst|Data_out8[3]   ; clk      ;
; N/A   ; None         ; 1.867 ns   ; din[7]  ; demux1to12:inst|Data_out9[7]   ; clk      ;
; N/A   ; None         ; 1.861 ns   ; din[7]  ; demux1to12:inst|Data_out5[7]   ; clk      ;
; N/A   ; None         ; 1.843 ns   ; din[3]  ; demux1to12:inst|Data_out4[3]   ; clk      ;
; N/A   ; None         ; 1.842 ns   ; din[6]  ; demux1to12:inst|Data_out7[6]   ; clk      ;
; N/A   ; None         ; 1.834 ns   ; din[2]  ; demux1to12:inst|Data_out2[2]   ; clk      ;
; N/A   ; None         ; 1.832 ns   ; din[2]  ; demux1to12:inst|Data_out9[2]   ; clk      ;
; N/A   ; None         ; 1.822 ns   ; din[4]  ; demux1to12:inst|Data_out7[4]   ; clk      ;
; N/A   ; None         ; 1.815 ns   ; din[4]  ; demux1to12:inst|Data_out6[4]   ; clk      ;
; N/A   ; None         ; 1.799 ns   ; din[3]  ; demux1to12:inst|Data_out2[3]   ; clk      ;
; N/A   ; None         ; 1.795 ns   ; din[6]  ; demux1to12:inst|Data_out9[6]   ; clk      ;
; N/A   ; None         ; 1.794 ns   ; din[3]  ; demux1to12:inst|Data_out5[3]   ; clk      ;
; N/A   ; None         ; 1.791 ns   ; din[6]  ; demux1to12:inst|Data_out8[6]   ; clk      ;
; N/A   ; None         ; 1.788 ns   ; din[6]  ; demux1to12:inst|Data_out2[6]   ; clk      ;
; N/A   ; None         ; 1.788 ns   ; din[7]  ; demux1to12:inst|Data_out4[7]   ; clk      ;
; N/A   ; None         ; 1.786 ns   ; din[3]  ; demux1to12:inst|Data_out11[3]  ; clk      ;
; N/A   ; None         ; 1.786 ns   ; din[6]  ; demux1to12:inst|Data_out10[6]  ; clk      ;
; N/A   ; None         ; 1.783 ns   ; din[6]  ; demux1to12:inst|Data_out6[6]   ; clk      ;
; N/A   ; None         ; 1.771 ns   ; din[4]  ; demux1to12:inst|Data_out12[4]  ; clk      ;
; N/A   ; None         ; 1.752 ns   ; din[2]  ; demux1to12:inst|Data_out6[2]   ; clk      ;
; N/A   ; None         ; 1.751 ns   ; din[4]  ; demux1to12:inst|Data_out3[4]   ; clk      ;
; N/A   ; None         ; 1.743 ns   ; din[4]  ; demux1to12:inst|Data_out8[4]   ; clk      ;
; N/A   ; None         ; 1.724 ns   ; din[2]  ; demux1to12:inst|Data_out5[2]   ; clk      ;
; N/A   ; None         ; 1.723 ns   ; din[2]  ; demux1to12:inst|Data_out4[2]   ; clk      ;
; N/A   ; None         ; 1.720 ns   ; din[4]  ; demux1to12:inst|Data_out2[4]   ; clk      ;
; N/A   ; None         ; 1.719 ns   ; din[2]  ; demux1to12:inst|Data_out11[2]  ; clk      ;
; N/A   ; None         ; 1.712 ns   ; din[2]  ; demux1to12:inst|Data_out3[2]   ; clk      ;
; N/A   ; None         ; 1.702 ns   ; din[2]  ; demux1to12:inst|Data_out7[2]   ; clk      ;
; N/A   ; None         ; 1.685 ns   ; din[5]  ; demux1to12:inst|Data_out3[5]   ; clk      ;
; N/A   ; None         ; 1.684 ns   ; din[2]  ; demux1to12:inst|Data_out1[2]   ; clk      ;
; N/A   ; None         ; 1.682 ns   ; din[0]  ; demux1to12:inst|Data_out5[0]   ; clk      ;
; N/A   ; None         ; 1.679 ns   ; din[0]  ; demux1to12:inst|Data_out11[0]  ; clk      ;
; N/A   ; None         ; 1.676 ns   ; din[2]  ; demux1to12:inst|Data_out10[2]  ; clk      ;
; N/A   ; None         ; 1.674 ns   ; din[0]  ; demux1to12:inst|Data_out3[0]   ; clk      ;
; N/A   ; None         ; 1.673 ns   ; din[0]  ; demux1to12:inst|Data_out2[0]   ; clk      ;
; N/A   ; None         ; 1.672 ns   ; din[5]  ; demux1to12:inst|Data_out11[5]  ; clk      ;
; N/A   ; None         ; 1.671 ns   ; din[2]  ; demux1to12:inst|Data_out8[2]   ; clk      ;
; N/A   ; None         ; 1.668 ns   ; din[4]  ; demux1to12:inst|Data_out5[4]   ; clk      ;
; N/A   ; None         ; 1.655 ns   ; din[5]  ; demux1to12:inst|Data_out5[5]   ; clk      ;
; N/A   ; None         ; 1.654 ns   ; din[5]  ; demux1to12:inst|Data_out4[5]   ; clk      ;
; N/A   ; None         ; 1.652 ns   ; din[0]  ; demux1to12:inst|Data_out1[0]   ; clk      ;
; N/A   ; None         ; 1.651 ns   ; din[0]  ; demux1to12:inst|Data_out7[0]   ; clk      ;
; N/A   ; None         ; 1.646 ns   ; din[5]  ; demux1to12:inst|Data_out9[5]   ; clk      ;
; N/A   ; None         ; 1.644 ns   ; din[0]  ; demux1to12:inst|Data_out6[0]   ; clk      ;
; N/A   ; None         ; 1.644 ns   ; din[5]  ; demux1to12:inst|Data_out10[5]  ; clk      ;
; N/A   ; None         ; 1.624 ns   ; din[5]  ; demux1to12:inst|Data_out7[5]   ; clk      ;
; N/A   ; None         ; 1.617 ns   ; din[5]  ; demux1to12:inst|Data_out6[5]   ; clk      ;
; N/A   ; None         ; 1.615 ns   ; din[0]  ; demux1to12:inst|Data_out4[0]   ; clk      ;
; N/A   ; None         ; 1.615 ns   ; din[7]  ; demux1to12:inst|Data_out7[7]   ; clk      ;
; N/A   ; None         ; 1.578 ns   ; din[7]  ; demux1to12:inst|Data_out11[7]  ; clk      ;
; N/A   ; None         ; 1.574 ns   ; din[5]  ; demux1to12:inst|Data_out1[5]   ; clk      ;
; N/A   ; None         ; 0.734 ns   ; cf_load ; controller:inst2|reg96_ld      ; clk      ;
; N/A   ; None         ; 0.169 ns   ; cf_load ; controller:inst2|nstate.S1_446 ; clk      ;
; N/A   ; None         ; -1.145 ns  ; cf_load ; controller:inst2|nstate.S0_454 ; clk      ;
+-------+--------------+------------+---------+--------------------------------+----------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                           ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+--------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To           ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+--------------+------------+
; N/A                                     ; None                                                ; 24.962 ns  ; controller:inst2|mux_select1[0]      ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 24.891 ns  ; controller:inst2|mux_select1[1]      ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 24.259 ns  ; controller:inst2|mux_select1[0]      ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 24.224 ns  ; controller:inst2|mux_select1[1]      ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 23.870 ns  ; controller:inst2|mux_select1[0]      ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 23.567 ns  ; controller:inst2|mux_select1[1]      ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 23.552 ns  ; controller:inst2|mux_select1[0]      ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 23.423 ns  ; controller:inst2|mux_select1[0]      ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 23.396 ns  ; controller:inst2|mux_select1[1]      ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 23.343 ns  ; controller:inst2|mux_select1[1]      ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 23.328 ns  ; controller:inst2|mux_select1[1]      ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 23.286 ns  ; controller:inst2|mux_select1[0]      ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 23.129 ns  ; controller:inst2|mux_select1[2]      ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 23.011 ns  ; controller:inst2|mux_select1[1]      ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 22.975 ns  ; controller:inst2|mux_select1[3]      ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 22.882 ns  ; controller:inst2|mux_select1[3]      ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 22.844 ns  ; controller:inst2|mux_select1[0]      ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 22.582 ns  ; controller:inst2|mux_select1[1]      ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 22.542 ns  ; controller:inst2|mux_select1[0]      ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 22.182 ns  ; controller:inst2|mux_select1[2]      ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 22.173 ns  ; controller:inst2|mux_select1[3]      ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 22.169 ns  ; controller:inst2|mux_select1[2]      ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 22.138 ns  ; controller:inst2|mux_select1[3]      ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 21.724 ns  ; controller:inst2|mux_select1[3]      ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 21.682 ns  ; controller:inst2|mux_select1[2]      ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 21.526 ns  ; controller:inst2|mux_select1[2]      ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 21.070 ns  ; controller:inst2|mux_select1[0]      ; test2[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 20.999 ns  ; controller:inst2|mux_select1[1]      ; test2[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 20.925 ns  ; controller:inst2|mux_select1[3]      ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 20.864 ns  ; controller:inst2|mux_select1[2]      ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 20.470 ns  ; controller:inst2|mux_select1[2]      ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 20.367 ns  ; controller:inst2|mux_select1[0]      ; test2[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 20.332 ns  ; controller:inst2|mux_select1[1]      ; test2[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 20.258 ns  ; controller:inst2|mux_select1[3]      ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 20.172 ns  ; controller:inst2|mux_select1[3]      ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 19.978 ns  ; controller:inst2|mux_select1[0]      ; test2[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.675 ns  ; controller:inst2|mux_select1[1]      ; test2[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.660 ns  ; controller:inst2|mux_select1[0]      ; test2[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.531 ns  ; controller:inst2|mux_select1[0]      ; test2[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.504 ns  ; controller:inst2|mux_select1[1]      ; test2[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.453 ns  ; controller:inst2|mux_select1[2]      ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 19.451 ns  ; controller:inst2|mux_select1[1]      ; test2[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.436 ns  ; controller:inst2|mux_select1[1]      ; test2[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.394 ns  ; controller:inst2|mux_select1[0]      ; test2[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.336 ns  ; controller:inst2|mux_select1[1]      ; test3[1]     ; clk        ;
; N/A                                     ; None                                                ; 19.237 ns  ; controller:inst2|mux_select1[2]      ; test2[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.119 ns  ; controller:inst2|mux_select1[1]      ; test2[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.083 ns  ; controller:inst2|mux_select1[3]      ; test2[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 19.009 ns  ; controller:inst2|mux_select1[2]      ; test3[2]     ; clk        ;
; N/A                                     ; None                                                ; 18.990 ns  ; controller:inst2|mux_select1[3]      ; test2[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.952 ns  ; controller:inst2|mux_select1[0]      ; test2[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.690 ns  ; controller:inst2|mux_select1[1]      ; test2[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.650 ns  ; controller:inst2|mux_select1[0]      ; test2[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.315 ns  ; controller:inst2|mux_select1[0]      ; test3[0]     ; clk        ;
; N/A                                     ; None                                                ; 18.290 ns  ; controller:inst2|mux_select1[2]      ; test2[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.281 ns  ; controller:inst2|mux_select1[3]      ; test2[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.277 ns  ; controller:inst2|mux_select1[2]      ; test2[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.246 ns  ; controller:inst2|mux_select1[3]      ; test2[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 18.190 ns  ; controller:inst2|mux_select1[3]      ; test3[3]     ; clk        ;
; N/A                                     ; None                                                ; 17.832 ns  ; controller:inst2|mux_select1[3]      ; test2[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.790 ns  ; controller:inst2|mux_select1[2]      ; test2[4]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.678 ns  ; reg96bitV:inst18|Dout1[5]            ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 17.634 ns  ; controller:inst2|mux_select1[2]      ; test2[6]     ; cf_load    ;
; N/A                                     ; None                                                ; 17.033 ns  ; controller:inst2|mux_select1[3]      ; test2[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.972 ns  ; controller:inst2|mux_select1[2]      ; test2[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.633 ns  ; reg96bitV:inst18|Dout9[6]            ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 16.578 ns  ; controller:inst2|mux_select1[2]      ; test2[7]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.576 ns  ; reg96bitV:inst18|Dout9[2]            ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 16.366 ns  ; controller:inst2|mux_select1[3]      ; test2[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.280 ns  ; controller:inst2|mux_select1[3]      ; test2[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 16.051 ns  ; reg96bitV:inst18|Dout1[0]            ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 16.022 ns  ; reg96bitV:inst18|Dout5[7]            ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 15.779 ns  ; reg96bitV:inst18|Dout5[4]            ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 15.561 ns  ; controller:inst2|mux_select1[2]      ; test2[5]     ; cf_load    ;
; N/A                                     ; None                                                ; 15.444 ns  ; controller:inst2|mux_select1[1]      ; test3[1]     ; cf_load    ;
; N/A                                     ; None                                                ; 15.429 ns  ; reg96bitV:inst18|Dout1[6]            ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 15.347 ns  ; reg96bitV:inst18|Dout5[2]            ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 15.336 ns  ; reg96bitV:inst18|Dout1[2]            ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 15.181 ns  ; reg96bitV:inst18|Dout12[3]           ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 15.117 ns  ; controller:inst2|mux_select1[2]      ; test3[2]     ; cf_load    ;
; N/A                                     ; None                                                ; 15.050 ns  ; reg96bitV:inst18|Dout4[6]            ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 14.975 ns  ; reg96bitV:inst18|Dout8[7]            ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 14.952 ns  ; reg96bitV:inst18|Dout10[2]           ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 14.912 ns  ; reg96bitV:inst18|Dout4[3]            ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 14.841 ns  ; controller:inst2|demuxto12_sel[0]    ; load_test[0] ; clk        ;
; N/A                                     ; None                                                ; 14.811 ns  ; controller:inst2|demuxto12_sel[2]    ; load_test[2] ; clk        ;
; N/A                                     ; None                                                ; 14.499 ns  ; reg96bitV:inst18|Dout8[4]            ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 14.423 ns  ; controller:inst2|mux_select1[0]      ; test3[0]     ; cf_load    ;
; N/A                                     ; None                                                ; 14.415 ns  ; reg96bitV:inst18|Dout9[1]            ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 14.411 ns  ; reg96bitV:inst18|Dout12[4]           ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 14.347 ns  ; controller:inst2|demuxto12_sel[0]    ; load_test[0] ; cf_load    ;
; N/A                                     ; None                                                ; 14.332 ns  ; controller:inst2|demuxto12_sel[3]    ; load_test[3] ; clk        ;
; N/A                                     ; None                                                ; 14.317 ns  ; controller:inst2|demuxto12_sel[2]    ; load_test[2] ; cf_load    ;
; N/A                                     ; None                                                ; 14.298 ns  ; controller:inst2|mux_select1[3]      ; test3[3]     ; cf_load    ;
; N/A                                     ; None                                                ; 14.294 ns  ; controller:inst2|demuxto12_sel[1]    ; load_test[1] ; clk        ;
; N/A                                     ; None                                                ; 14.281 ns  ; reg96bitV:inst18|Dout9[0]            ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 14.186 ns  ; reg96bitV:inst18|Dout8[2]            ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 14.165 ns  ; reg96bitV:inst18|Dout4[4]            ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 14.149 ns  ; reg96bitV:inst18|Dout8[3]            ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 14.120 ns  ; reg96bitV:inst18|Dout1[7]            ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 14.082 ns  ; reg96bitV:inst18|Dout12[2]           ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 14.080 ns  ; reg96bitV:inst18|Dout9[4]            ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 13.936 ns  ; reg96bitV:inst18|Dout12[1]           ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 13.921 ns  ; reg96bitV:inst18|Dout9[3]            ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 13.860 ns  ; reg96bitV:inst18|Dout12[0]           ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 13.838 ns  ; controller:inst2|demuxto12_sel[3]    ; load_test[3] ; cf_load    ;
; N/A                                     ; None                                                ; 13.800 ns  ; controller:inst2|demuxto12_sel[1]    ; load_test[1] ; cf_load    ;
; N/A                                     ; None                                                ; 13.726 ns  ; reg96bitV:inst18|Dout6[2]            ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 13.679 ns  ; reg96bitV:inst18|Dout9[5]            ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 13.640 ns  ; reg96bitV:inst18|Dout8[1]            ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 13.543 ns  ; reg96bitV:inst18|Dout3[5]            ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 13.500 ns  ; reg96bitV:inst18|Dout1[3]            ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 13.488 ns  ; reg96bitV:inst18|Dout4[2]            ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 13.458 ns  ; reg96bitV:inst18|Dout5[5]            ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 13.455 ns  ; reg96bitV:inst18|Dout5[3]            ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 13.380 ns  ; reg96bitV:inst18|Dout5[0]            ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 13.315 ns  ; reg96bitV:inst18|Dout8[0]            ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 13.315 ns  ; reg96bitV:inst18|Dout1[4]            ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 13.247 ns  ; reg96bitV:inst18|Dout8[6]            ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 13.199 ns  ; reg96bitV:inst18|Dout4[1]            ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 12.995 ns  ; reg96bitV:inst18|Dout5[6]            ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 12.992 ns  ; reg96bitV:inst18|Dout7[2]            ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 12.991 ns  ; reg96bitV:inst18|Dout4[7]            ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 12.978 ns  ; reg96bitV:inst18|Dout4[0]            ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 12.878 ns  ; reg96bitV:inst18|Dout1[1]            ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 12.804 ns  ; reg96bitV:inst18|Dout3[4]            ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 12.768 ns  ; reg96bitV:inst18|Dout11[1]           ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 12.746 ns  ; reg96bitV:inst18|Dout12[5]           ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 12.702 ns  ; reg96bitV:inst18|Dout5[1]            ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 12.660 ns  ; reg96bitV:inst18|Dout11[2]           ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 12.615 ns  ; reg96bitV:inst18|Dout6[4]            ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 12.546 ns  ; reg96bitV:inst18|Dout9[7]            ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 12.538 ns  ; reg96bitV:inst18|Dout3[6]            ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 12.486 ns  ; reg96bitV:inst18|Dout6[6]            ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 12.434 ns  ; reg96bitV:inst18|Dout4[5]            ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 12.399 ns  ; reg96bitV:inst18|Dout12[6]           ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 12.393 ns  ; reg96bitV:inst18|Dout3[2]            ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 12.286 ns  ; reg96bitV:inst18|Dout10[6]           ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 12.103 ns  ; reg96bitV:inst18|Dout10[0]           ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 12.043 ns  ; reg96bitV:inst18|Dout12[7]           ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 11.955 ns  ; reg96bitV:inst18|Dout3[1]            ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 11.926 ns  ; reg96bitV:inst18|Dout8[5]            ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 11.921 ns  ; reg96bitV:inst18|Dout3[3]            ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 11.888 ns  ; reg96bitV:inst18|Dout2[2]            ; test2[2]     ; clk        ;
; N/A                                     ; None                                                ; 11.844 ns  ; reg96bitV:inst18|Dout10[1]           ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 11.809 ns  ; reg96bitV:inst18|Dout6[7]            ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 11.770 ns  ; reg96bitV:inst18|Dout6[1]            ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 11.734 ns  ; reg96bitV:inst18|Dout3[7]            ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 11.705 ns  ; reg96bitV:inst18|Dout7[4]            ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 11.617 ns  ; reg96bitV:inst18|Dout2[6]            ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 11.598 ns  ; reg96bitV:inst18|Dout11[0]           ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 11.566 ns  ; reg96bitV:inst18|Dout7[6]            ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 11.472 ns  ; reg96bitV:inst18|Dout10[4]           ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 11.467 ns  ; controller:inst2|reg96_ld            ; load_in      ; clk        ;
; N/A                                     ; None                                                ; 11.416 ns  ; reg96bitV:inst18|Dout2[3]            ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 11.352 ns  ; reg96bitV:inst18|Dout11[7]           ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 11.328 ns  ; reg96bitV:inst18|Dout3[0]            ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 11.304 ns  ; reg96bitV:inst18|Dout7[7]            ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 11.286 ns  ; reg96bitV:inst18|Dout12[4]           ; test1[4]     ; clk        ;
; N/A                                     ; None                                                ; 11.265 ns  ; reg96bitV:inst18|Dout7[1]            ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 11.222 ns  ; reg96bitV:inst18|Dout6[5]            ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 11.148 ns  ; reg96bitV:inst18|Dout11[3]           ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 11.033 ns  ; reg96bitV:inst18|Dout2[1]            ; test2[1]     ; clk        ;
; N/A                                     ; None                                                ; 11.012 ns  ; reg96bitV:inst18|Dout6[3]            ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 10.967 ns  ; reg96bitV:inst18|Dout11[4]           ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 10.963 ns  ; reg96bitV:inst18|Dout6[0]            ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 10.847 ns  ; reg96bitV:inst18|Dout10[7]           ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 10.830 ns  ; reg96bitV:inst18|Dout11[6]           ; test2[6]     ; clk        ;
; N/A                                     ; None                                                ; 10.823 ns  ; reg96bitV:inst18|Dout2[0]            ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 10.818 ns  ; reg96bitV:inst18|Dout2[5]            ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 10.815 ns  ; reg96bitV:inst18|Dout2[7]            ; test2[7]     ; clk        ;
; N/A                                     ; None                                                ; 10.643 ns  ; reg96bitV:inst18|Dout10[3]           ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 10.623 ns  ; reg96bitV:inst18|Dout2[4]            ; test2[4]     ; clk        ;
; N/A                                     ; None                                                ; 10.546 ns  ; reg96bitV:inst18|Dout11[5]           ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 10.507 ns  ; reg96bitV:inst18|Dout7[3]            ; test2[3]     ; clk        ;
; N/A                                     ; None                                                ; 10.458 ns  ; reg96bitV:inst18|Dout7[0]            ; test2[0]     ; clk        ;
; N/A                                     ; None                                                ; 10.311 ns  ; reg96bitV:inst18|Dout7[5]            ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 10.041 ns  ; reg96bitV:inst18|Dout10[5]           ; test2[5]     ; clk        ;
; N/A                                     ; None                                                ; 9.708 ns   ; MAC:inst4|MAC_Checker:inst1|dout[14] ; MACsqrd[14]  ; clk        ;
; N/A                                     ; None                                                ; 9.630 ns   ; reg96bitV:inst18|Dout12[3]           ; test1[3]     ; clk        ;
; N/A                                     ; None                                                ; 9.583 ns   ; reg96bitV:inst18|Dout12[6]           ; test1[6]     ; clk        ;
; N/A                                     ; None                                                ; 9.380 ns   ; MAC:inst4|MAC_Checker:inst1|dout[2]  ; MACsqrd[2]   ; clk        ;
; N/A                                     ; None                                                ; 9.343 ns   ; MAC:inst4|MAC_Checker:inst1|dout[7]  ; MACsqrd[7]   ; clk        ;
; N/A                                     ; None                                                ; 9.332 ns   ; MAC:inst4|MAC_Checker:inst1|dout[12] ; MACsqrd[12]  ; clk        ;
; N/A                                     ; None                                                ; 9.327 ns   ; reg96bitV:inst18|Dout12[2]           ; test1[2]     ; clk        ;
; N/A                                     ; None                                                ; 9.323 ns   ; MAC:inst4|MAC_Checker:inst1|dout[11] ; MACsqrd[11]  ; clk        ;
; N/A                                     ; None                                                ; 9.107 ns   ; reg96bitV:inst18|Dout12[5]           ; test1[5]     ; clk        ;
; N/A                                     ; None                                                ; 9.077 ns   ; MAC:inst4|MAC_Checker:inst1|dout[15] ; MACsqrd[15]  ; clk        ;
; N/A                                     ; None                                                ; 9.065 ns   ; reg96bitV:inst18|Dout12[0]           ; test1[0]     ; clk        ;
; N/A                                     ; None                                                ; 8.889 ns   ; reg96bitV:inst18|Dout12[7]           ; test1[7]     ; clk        ;
; N/A                                     ; None                                                ; 8.794 ns   ; MAC:inst4|MAC_Checker:inst1|dout[8]  ; MACsqrd[8]   ; clk        ;
; N/A                                     ; None                                                ; 8.786 ns   ; MAC:inst4|MAC_Checker:inst1|dout[0]  ; MACsqrd[0]   ; clk        ;
; N/A                                     ; None                                                ; 8.785 ns   ; MAC:inst4|MAC_Checker:inst1|dout[10] ; MACsqrd[10]  ; clk        ;
; N/A                                     ; None                                                ; 8.761 ns   ; MAC:inst4|MAC_Checker:inst1|dout[6]  ; MACsqrd[6]   ; clk        ;
; N/A                                     ; None                                                ; 8.748 ns   ; MAC:inst4|MAC_Checker:inst1|dout[9]  ; MACsqrd[9]   ; clk        ;
; N/A                                     ; None                                                ; 8.682 ns   ; MAC:inst4|MAC_Checker:inst1|dout[1]  ; MACsqrd[1]   ; clk        ;
; N/A                                     ; None                                                ; 8.666 ns   ; MAC:inst4|MAC_Checker:inst1|dout[3]  ; MACsqrd[3]   ; clk        ;
; N/A                                     ; None                                                ; 8.666 ns   ; MAC:inst4|MAC_Checker:inst1|dout[4]  ; MACsqrd[4]   ; clk        ;
; N/A                                     ; None                                                ; 8.666 ns   ; MAC:inst4|MAC_Checker:inst1|dout[5]  ; MACsqrd[5]   ; clk        ;
; N/A                                     ; None                                                ; 8.648 ns   ; MAC:inst4|MAC_Checker:inst1|dout[13] ; MACsqrd[13]  ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;              ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+--------------+------------+


+-----------------------------------------------------------------------------------------------+
; th                                                                                            ;
+---------------+-------------+-----------+---------+--------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To                             ; To Clock ;
+---------------+-------------+-----------+---------+--------------------------------+----------+
; N/A           ; None        ; 2.829 ns  ; cf_load ; controller:inst2|nstate.S0_454 ; clk      ;
; N/A           ; None        ; 2.370 ns  ; cf_load ; controller:inst2|reg96_ld      ; clk      ;
; N/A           ; None        ; 2.053 ns  ; cf_load ; controller:inst2|nstate.S1_446 ; clk      ;
; N/A           ; None        ; -1.020 ns ; din[5]  ; demux1to12:inst|Data_out1[5]   ; clk      ;
; N/A           ; None        ; -1.024 ns ; din[7]  ; demux1to12:inst|Data_out11[7]  ; clk      ;
; N/A           ; None        ; -1.061 ns ; din[0]  ; demux1to12:inst|Data_out4[0]   ; clk      ;
; N/A           ; None        ; -1.061 ns ; din[7]  ; demux1to12:inst|Data_out7[7]   ; clk      ;
; N/A           ; None        ; -1.063 ns ; din[5]  ; demux1to12:inst|Data_out6[5]   ; clk      ;
; N/A           ; None        ; -1.070 ns ; din[5]  ; demux1to12:inst|Data_out7[5]   ; clk      ;
; N/A           ; None        ; -1.090 ns ; din[0]  ; demux1to12:inst|Data_out6[0]   ; clk      ;
; N/A           ; None        ; -1.090 ns ; din[5]  ; demux1to12:inst|Data_out10[5]  ; clk      ;
; N/A           ; None        ; -1.092 ns ; din[5]  ; demux1to12:inst|Data_out9[5]   ; clk      ;
; N/A           ; None        ; -1.097 ns ; din[0]  ; demux1to12:inst|Data_out7[0]   ; clk      ;
; N/A           ; None        ; -1.098 ns ; din[0]  ; demux1to12:inst|Data_out1[0]   ; clk      ;
; N/A           ; None        ; -1.100 ns ; din[5]  ; demux1to12:inst|Data_out4[5]   ; clk      ;
; N/A           ; None        ; -1.101 ns ; din[5]  ; demux1to12:inst|Data_out5[5]   ; clk      ;
; N/A           ; None        ; -1.114 ns ; din[4]  ; demux1to12:inst|Data_out5[4]   ; clk      ;
; N/A           ; None        ; -1.117 ns ; din[2]  ; demux1to12:inst|Data_out8[2]   ; clk      ;
; N/A           ; None        ; -1.118 ns ; din[5]  ; demux1to12:inst|Data_out11[5]  ; clk      ;
; N/A           ; None        ; -1.119 ns ; din[0]  ; demux1to12:inst|Data_out2[0]   ; clk      ;
; N/A           ; None        ; -1.120 ns ; din[0]  ; demux1to12:inst|Data_out3[0]   ; clk      ;
; N/A           ; None        ; -1.122 ns ; din[2]  ; demux1to12:inst|Data_out10[2]  ; clk      ;
; N/A           ; None        ; -1.125 ns ; din[0]  ; demux1to12:inst|Data_out11[0]  ; clk      ;
; N/A           ; None        ; -1.128 ns ; din[0]  ; demux1to12:inst|Data_out5[0]   ; clk      ;
; N/A           ; None        ; -1.130 ns ; din[2]  ; demux1to12:inst|Data_out1[2]   ; clk      ;
; N/A           ; None        ; -1.131 ns ; din[5]  ; demux1to12:inst|Data_out3[5]   ; clk      ;
; N/A           ; None        ; -1.148 ns ; din[2]  ; demux1to12:inst|Data_out7[2]   ; clk      ;
; N/A           ; None        ; -1.158 ns ; din[2]  ; demux1to12:inst|Data_out3[2]   ; clk      ;
; N/A           ; None        ; -1.165 ns ; din[2]  ; demux1to12:inst|Data_out11[2]  ; clk      ;
; N/A           ; None        ; -1.166 ns ; din[4]  ; demux1to12:inst|Data_out2[4]   ; clk      ;
; N/A           ; None        ; -1.169 ns ; din[2]  ; demux1to12:inst|Data_out4[2]   ; clk      ;
; N/A           ; None        ; -1.170 ns ; din[2]  ; demux1to12:inst|Data_out5[2]   ; clk      ;
; N/A           ; None        ; -1.189 ns ; din[4]  ; demux1to12:inst|Data_out8[4]   ; clk      ;
; N/A           ; None        ; -1.197 ns ; din[4]  ; demux1to12:inst|Data_out3[4]   ; clk      ;
; N/A           ; None        ; -1.198 ns ; din[2]  ; demux1to12:inst|Data_out6[2]   ; clk      ;
; N/A           ; None        ; -1.217 ns ; din[4]  ; demux1to12:inst|Data_out12[4]  ; clk      ;
; N/A           ; None        ; -1.229 ns ; din[6]  ; demux1to12:inst|Data_out6[6]   ; clk      ;
; N/A           ; None        ; -1.232 ns ; din[3]  ; demux1to12:inst|Data_out11[3]  ; clk      ;
; N/A           ; None        ; -1.232 ns ; din[6]  ; demux1to12:inst|Data_out10[6]  ; clk      ;
; N/A           ; None        ; -1.234 ns ; din[6]  ; demux1to12:inst|Data_out2[6]   ; clk      ;
; N/A           ; None        ; -1.234 ns ; din[7]  ; demux1to12:inst|Data_out4[7]   ; clk      ;
; N/A           ; None        ; -1.237 ns ; din[6]  ; demux1to12:inst|Data_out8[6]   ; clk      ;
; N/A           ; None        ; -1.240 ns ; din[3]  ; demux1to12:inst|Data_out5[3]   ; clk      ;
; N/A           ; None        ; -1.241 ns ; din[6]  ; demux1to12:inst|Data_out9[6]   ; clk      ;
; N/A           ; None        ; -1.245 ns ; din[3]  ; demux1to12:inst|Data_out2[3]   ; clk      ;
; N/A           ; None        ; -1.261 ns ; din[4]  ; demux1to12:inst|Data_out6[4]   ; clk      ;
; N/A           ; None        ; -1.268 ns ; din[4]  ; demux1to12:inst|Data_out7[4]   ; clk      ;
; N/A           ; None        ; -1.278 ns ; din[2]  ; demux1to12:inst|Data_out9[2]   ; clk      ;
; N/A           ; None        ; -1.280 ns ; din[2]  ; demux1to12:inst|Data_out2[2]   ; clk      ;
; N/A           ; None        ; -1.288 ns ; din[6]  ; demux1to12:inst|Data_out7[6]   ; clk      ;
; N/A           ; None        ; -1.289 ns ; din[3]  ; demux1to12:inst|Data_out4[3]   ; clk      ;
; N/A           ; None        ; -1.307 ns ; din[7]  ; demux1to12:inst|Data_out5[7]   ; clk      ;
; N/A           ; None        ; -1.313 ns ; din[7]  ; demux1to12:inst|Data_out9[7]   ; clk      ;
; N/A           ; None        ; -1.322 ns ; din[3]  ; demux1to12:inst|Data_out8[3]   ; clk      ;
; N/A           ; None        ; -1.323 ns ; din[2]  ; demux1to12:inst|Data_out12[2]  ; clk      ;
; N/A           ; None        ; -1.335 ns ; din[6]  ; demux1to12:inst|Data_out12[6]  ; clk      ;
; N/A           ; None        ; -1.343 ns ; din[3]  ; demux1to12:inst|Data_out6[3]   ; clk      ;
; N/A           ; None        ; -1.344 ns ; din[7]  ; demux1to12:inst|Data_out8[7]   ; clk      ;
; N/A           ; None        ; -1.348 ns ; din[3]  ; demux1to12:inst|Data_out10[3]  ; clk      ;
; N/A           ; None        ; -1.348 ns ; din[6]  ; demux1to12:inst|Data_out1[6]   ; clk      ;
; N/A           ; None        ; -1.353 ns ; din[3]  ; demux1to12:inst|Data_out9[3]   ; clk      ;
; N/A           ; None        ; -1.356 ns ; din[7]  ; demux1to12:inst|Data_out3[7]   ; clk      ;
; N/A           ; None        ; -1.357 ns ; din[0]  ; demux1to12:inst|Data_out12[0]  ; clk      ;
; N/A           ; None        ; -1.387 ns ; din[1]  ; demux1to12:inst|Data_out7[1]   ; clk      ;
; N/A           ; None        ; -1.388 ns ; din[6]  ; demux1to12:inst|Data_out3[6]   ; clk      ;
; N/A           ; None        ; -1.401 ns ; din[1]  ; demux1to12:inst|Data_out8[1]   ; clk      ;
; N/A           ; None        ; -1.406 ns ; din[1]  ; demux1to12:inst|Data_out1[1]   ; clk      ;
; N/A           ; None        ; -1.410 ns ; din[6]  ; demux1to12:inst|Data_out5[6]   ; clk      ;
; N/A           ; None        ; -1.411 ns ; din[7]  ; demux1to12:inst|Data_out6[7]   ; clk      ;
; N/A           ; None        ; -1.418 ns ; din[0]  ; demux1to12:inst|Data_out10[0]  ; clk      ;
; N/A           ; None        ; -1.421 ns ; din[0]  ; demux1to12:inst|Data_out9[0]   ; clk      ;
; N/A           ; None        ; -1.431 ns ; din[1]  ; demux1to12:inst|Data_out11[1]  ; clk      ;
; N/A           ; None        ; -1.435 ns ; din[1]  ; demux1to12:inst|Data_out5[1]   ; clk      ;
; N/A           ; None        ; -1.456 ns ; din[1]  ; demux1to12:inst|Data_out2[1]   ; clk      ;
; N/A           ; None        ; -1.456 ns ; din[3]  ; demux1to12:inst|Data_out1[3]   ; clk      ;
; N/A           ; None        ; -1.486 ns ; din[7]  ; demux1to12:inst|Data_out12[7]  ; clk      ;
; N/A           ; None        ; -1.502 ns ; din[0]  ; demux1to12:inst|Data_out8[0]   ; clk      ;
; N/A           ; None        ; -1.510 ns ; din[5]  ; demux1to12:inst|Data_out12[5]  ; clk      ;
; N/A           ; None        ; -1.511 ns ; din[5]  ; demux1to12:inst|Data_out8[5]   ; clk      ;
; N/A           ; None        ; -1.515 ns ; din[4]  ; demux1to12:inst|Data_out9[4]   ; clk      ;
; N/A           ; None        ; -1.535 ns ; din[7]  ; demux1to12:inst|Data_out1[7]   ; clk      ;
; N/A           ; None        ; -1.536 ns ; din[7]  ; demux1to12:inst|Data_out10[7]  ; clk      ;
; N/A           ; None        ; -1.542 ns ; din[7]  ; demux1to12:inst|Data_out2[7]   ; clk      ;
; N/A           ; None        ; -1.555 ns ; din[4]  ; demux1to12:inst|Data_out11[4]  ; clk      ;
; N/A           ; None        ; -1.566 ns ; din[1]  ; demux1to12:inst|Data_out6[1]   ; clk      ;
; N/A           ; None        ; -1.568 ns ; din[6]  ; demux1to12:inst|Data_out4[6]   ; clk      ;
; N/A           ; None        ; -1.574 ns ; din[1]  ; demux1to12:inst|Data_out10[1]  ; clk      ;
; N/A           ; None        ; -1.574 ns ; din[4]  ; demux1to12:inst|Data_out1[4]   ; clk      ;
; N/A           ; None        ; -1.574 ns ; din[6]  ; demux1to12:inst|Data_out11[6]  ; clk      ;
; N/A           ; None        ; -1.583 ns ; din[4]  ; demux1to12:inst|Data_out4[4]   ; clk      ;
; N/A           ; None        ; -1.584 ns ; din[1]  ; demux1to12:inst|Data_out9[1]   ; clk      ;
; N/A           ; None        ; -1.591 ns ; din[1]  ; demux1to12:inst|Data_out4[1]   ; clk      ;
; N/A           ; None        ; -1.624 ns ; din[1]  ; demux1to12:inst|Data_out3[1]   ; clk      ;
; N/A           ; None        ; -1.634 ns ; din[3]  ; demux1to12:inst|Data_out3[3]   ; clk      ;
; N/A           ; None        ; -1.647 ns ; din[4]  ; demux1to12:inst|Data_out10[4]  ; clk      ;
; N/A           ; None        ; -1.648 ns ; din[1]  ; demux1to12:inst|Data_out12[1]  ; clk      ;
; N/A           ; None        ; -1.649 ns ; din[5]  ; demux1to12:inst|Data_out2[5]   ; clk      ;
; N/A           ; None        ; -1.680 ns ; din[3]  ; demux1to12:inst|Data_out12[3]  ; clk      ;
; N/A           ; None        ; -1.795 ns ; din[3]  ; demux1to12:inst|Data_out7[3]   ; clk      ;
+---------------+-------------+-----------+---------+--------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Dec 03 15:28:54 2016
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off finalPoject -c finalPoject
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "controller:inst2|demuxto12_sel[1]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[0]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[3]" is a latch
    Warning: Node "controller:inst2|demuxto12_sel[2]" is a latch
    Warning: Node "controller:inst2|reg96_ld" is a latch
    Warning: Node "controller:inst2|mux_select1[0]" is a latch
    Warning: Node "controller:inst2|mux_select1[1]" is a latch
    Warning: Node "controller:inst2|mux_select1[3]" is a latch
    Warning: Node "controller:inst2|mux_select1[2]" is a latch
    Warning: Node "controller:inst2|nstate.S0_454" is a latch
    Warning: Node "controller:inst2|nstate.S16_326" is a latch
    Warning: Node "controller:inst2|nstate.S17_318" is a latch
    Warning: Node "controller:inst2|nstate.S3_430" is a latch
    Warning: Node "controller:inst2|nstate.S2_438" is a latch
    Warning: Node "controller:inst2|nstate.S1_446" is a latch
    Warning: Node "controller:inst2|nstate.S4_422" is a latch
    Warning: Node "controller:inst2|nstate.S6_406" is a latch
    Warning: Node "controller:inst2|nstate.S10_374" is a latch
    Warning: Node "controller:inst2|nstate.S5_414" is a latch
    Warning: Node "controller:inst2|nstate.S11_366" is a latch
    Warning: Node "controller:inst2|MAC_Reset1" is a latch
    Warning: Node "controller:inst2|nstate.S12_358" is a latch
    Warning: Node "controller:inst2|nstate.S7_398" is a latch
    Warning: Node "controller:inst2|nstate.S9_382" is a latch
    Warning: Node "controller:inst2|nstate.S13_350" is a latch
    Warning: Node "controller:inst2|nstate.S15_334" is a latch
    Warning: Node "controller:inst2|nstate.S14_342" is a latch
    Warning: Node "controller:inst2|nstate.S8_390" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
    Info: Assuming node "cf_load" is a latch enable and/or memory write/read enable. Will not compute fmax for this pin.
Warning: Found 17 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "controller:inst2|Selector54~1" as buffer
    Info: Detected gated clock "controller:inst2|Selector54~2" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S9" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S13" as buffer
    Info: Detected gated clock "controller:inst2|Selector17~0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S1" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S3" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S2" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S17" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S15" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S14" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S0" as buffer
    Info: Detected gated clock "controller:inst2|Selector7~0" as buffer
    Info: Detected ripple clock "controller:inst2|pstate.S16" as buffer
    Info: Detected gated clock "controller:inst2|Selector7~1" as buffer
    Info: Detected gated clock "controller:inst2|WideOr39~3" as buffer
    Info: Detected gated clock "controller:inst2|Selector5~0" as buffer
Info: Clock "clk" has Internal fmax of 26.69 MHz between source register "controller:inst2|mux_select1[0]" and destination register "MAC:inst4|MAC_Checker:inst1|feedback[14]" (period= 37.474 ns)
    Info: + Longest register to register delay is 27.690 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y6_N0; Fanout = 37; REG Node = 'controller:inst2|mux_select1[0]'
        Info: 2: + IC(2.097 ns) + CELL(0.914 ns) = 3.011 ns; Loc. = LC_X12_Y7_N9; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[1]~77'
        Info: 3: + IC(0.724 ns) + CELL(0.200 ns) = 3.935 ns; Loc. = LC_X12_Y7_N0; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[1]~78'
        Info: 4: + IC(0.805 ns) + CELL(0.511 ns) = 5.251 ns; Loc. = LC_X12_Y7_N4; Fanout = 4; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[1]~81'
        Info: 5: + IC(2.532 ns) + CELL(0.740 ns) = 8.523 ns; Loc. = LC_X11_Y8_N5; Fanout = 12; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|cs1a[0]'
        Info: 6: + IC(2.694 ns) + CELL(0.511 ns) = 11.728 ns; Loc. = LC_X14_Y9_N0; Fanout = 3; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|le5a[7]'
        Info: 7: + IC(0.779 ns) + CELL(0.511 ns) = 13.018 ns; Loc. = LC_X14_Y9_N3; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|op_3~2'
        Info: 8: + IC(1.767 ns) + CELL(1.244 ns) = 16.029 ns; Loc. = LC_X12_Y9_N9; Fanout = 6; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[5]~15'
        Info: 9: + IC(0.000 ns) + CELL(1.234 ns) = 17.263 ns; Loc. = LC_X13_Y9_N1; Fanout = 3; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add12_result[7]~10'
        Info: 10: + IC(1.863 ns) + CELL(0.978 ns) = 20.104 ns; Loc. = LC_X9_Y9_N1; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[9]~13'
        Info: 11: + IC(0.000 ns) + CELL(0.123 ns) = 20.227 ns; Loc. = LC_X9_Y9_N2; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[10]~11'
        Info: 12: + IC(0.000 ns) + CELL(0.123 ns) = 20.350 ns; Loc. = LC_X9_Y9_N3; Fanout = 2; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[11]~9'
        Info: 13: + IC(0.000 ns) + CELL(0.261 ns) = 20.611 ns; Loc. = LC_X9_Y9_N4; Fanout = 3; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[12]~7'
        Info: 14: + IC(0.000 ns) + CELL(0.975 ns) = 21.586 ns; Loc. = LC_X9_Y9_N5; Fanout = 4; COMB Node = 'MAC:inst4|lpm_mult0:inst|lpm_mult:lpm_mult_component|mult_0km:auto_generated|add8_result[13]~4'
        Info: 15: + IC(2.570 ns) + CELL(0.747 ns) = 24.903 ns; Loc. = LC_X8_Y7_N5; Fanout = 3; COMB Node = 'MAC:inst4|lpm_add_sub0:inst6|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~5'
        Info: 16: + IC(0.000 ns) + CELL(0.815 ns) = 25.718 ns; Loc. = LC_X8_Y7_N6; Fanout = 1; COMB Node = 'MAC:inst4|lpm_add_sub0:inst6|lpm_add_sub:lpm_add_sub_component|addcore:adder|a_csnbuffer:result_node|cs_buffer[0]~2'
        Info: 17: + IC(1.168 ns) + CELL(0.804 ns) = 27.690 ns; Loc. = LC_X9_Y7_N0; Fanout = 4; REG Node = 'MAC:inst4|MAC_Checker:inst1|feedback[14]'
        Info: Total cell delay = 10.691 ns ( 38.61 % )
        Info: Total interconnect delay = 16.999 ns ( 61.39 % )
    Info: - Smallest clock skew is -9.451 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 242; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X9_Y7_N0; Fanout = 4; REG Node = 'MAC:inst4|MAC_Checker:inst1|feedback[14]'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
        Info: - Longest clock path from clock "clk" to source register is 13.270 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 242; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X12_Y3_N1; Fanout = 21; REG Node = 'controller:inst2|pstate.S17'
            Info: 3: + IC(1.850 ns) + CELL(0.914 ns) = 6.959 ns; Loc. = LC_X16_Y3_N6; Fanout = 2; COMB Node = 'controller:inst2|Selector7~0'
            Info: 4: + IC(1.754 ns) + CELL(0.200 ns) = 8.913 ns; Loc. = LC_X12_Y3_N9; Fanout = 4; COMB Node = 'controller:inst2|Selector7~1'
            Info: 5: + IC(3.846 ns) + CELL(0.511 ns) = 13.270 ns; Loc. = LC_X11_Y6_N0; Fanout = 37; REG Node = 'controller:inst2|mux_select1[0]'
            Info: Total cell delay = 4.082 ns ( 30.76 % )
            Info: Total interconnect delay = 9.188 ns ( 69.24 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.333 ns
Warning: Circuit may not operate. Detected 73 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "controller:inst2|pstate.S5" and destination pin or register "controller:inst2|demuxto12_sel[0]" for clock "clk" (Hold time is 3.681 ns)
    Info: + Largest clock skew is 8.063 ns
        Info: + Longest clock path from clock "clk" to destination register is 11.882 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 242; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X16_Y3_N1; Fanout = 3; REG Node = 'controller:inst2|pstate.S0'
            Info: 3: + IC(0.939 ns) + CELL(0.200 ns) = 5.334 ns; Loc. = LC_X16_Y3_N7; Fanout = 3; COMB Node = 'controller:inst2|Selector5~0'
            Info: 4: + IC(1.808 ns) + CELL(0.200 ns) = 7.342 ns; Loc. = LC_X12_Y3_N6; Fanout = 4; COMB Node = 'controller:inst2|Selector17~0'
            Info: 5: + IC(3.800 ns) + CELL(0.740 ns) = 11.882 ns; Loc. = LC_X16_Y5_N9; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[0]'
            Info: Total cell delay = 3.597 ns ( 30.27 % )
            Info: Total interconnect delay = 8.285 ns ( 69.73 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.819 ns
            Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 242; CLK Node = 'clk'
            Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X14_Y4_N0; Fanout = 6; REG Node = 'controller:inst2|pstate.S5'
            Info: Total cell delay = 2.081 ns ( 54.49 % )
            Info: Total interconnect delay = 1.738 ns ( 45.51 % )
    Info: - Micro clock to output delay of source is 0.376 ns
    Info: - Shortest register to register delay is 4.006 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X14_Y4_N0; Fanout = 6; REG Node = 'controller:inst2|pstate.S5'
        Info: 2: + IC(2.527 ns) + CELL(0.200 ns) = 2.727 ns; Loc. = LC_X16_Y5_N5; Fanout = 1; COMB Node = 'controller:inst2|WideOr27'
        Info: 3: + IC(0.768 ns) + CELL(0.511 ns) = 4.006 ns; Loc. = LC_X16_Y5_N9; Fanout = 13; REG Node = 'controller:inst2|demuxto12_sel[0]'
        Info: Total cell delay = 0.711 ns ( 17.75 % )
        Info: Total interconnect delay = 3.295 ns ( 82.25 % )
    Info: + Micro hold delay of destination is 0.000 ns
Info: tsu for register "demux1to12:inst|Data_out7[3]" (data pin = "din[3]", clock pin = "clk") is 2.349 ns
    Info: + Longest pin to register delay is 5.835 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_M10; Fanout = 12; PIN Node = 'din[3]'
        Info: 2: + IC(3.520 ns) + CELL(1.183 ns) = 5.835 ns; Loc. = LC_X10_Y4_N6; Fanout = 1; REG Node = 'demux1to12:inst|Data_out7[3]'
        Info: Total cell delay = 2.315 ns ( 39.67 % )
        Info: Total interconnect delay = 3.520 ns ( 60.33 % )
    Info: + Micro setup delay of destination is 0.333 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.819 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 242; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(0.918 ns) = 3.819 ns; Loc. = LC_X10_Y4_N6; Fanout = 1; REG Node = 'demux1to12:inst|Data_out7[3]'
        Info: Total cell delay = 2.081 ns ( 54.49 % )
        Info: Total interconnect delay = 1.738 ns ( 45.51 % )
Info: tco from clock "clk" to destination pin "test2[2]" through register "controller:inst2|mux_select1[0]" is 24.962 ns
    Info: + Longest clock path from clock "clk" to source register is 13.270 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 242; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X12_Y3_N1; Fanout = 21; REG Node = 'controller:inst2|pstate.S17'
        Info: 3: + IC(1.850 ns) + CELL(0.914 ns) = 6.959 ns; Loc. = LC_X16_Y3_N6; Fanout = 2; COMB Node = 'controller:inst2|Selector7~0'
        Info: 4: + IC(1.754 ns) + CELL(0.200 ns) = 8.913 ns; Loc. = LC_X12_Y3_N9; Fanout = 4; COMB Node = 'controller:inst2|Selector7~1'
        Info: 5: + IC(3.846 ns) + CELL(0.511 ns) = 13.270 ns; Loc. = LC_X11_Y6_N0; Fanout = 37; REG Node = 'controller:inst2|mux_select1[0]'
        Info: Total cell delay = 4.082 ns ( 30.76 % )
        Info: Total interconnect delay = 9.188 ns ( 69.24 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 11.692 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LC_X11_Y6_N0; Fanout = 37; REG Node = 'controller:inst2|mux_select1[0]'
        Info: 2: + IC(0.790 ns) + CELL(0.740 ns) = 1.530 ns; Loc. = LC_X11_Y6_N7; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[2]~66'
        Info: 3: + IC(2.092 ns) + CELL(0.200 ns) = 3.822 ns; Loc. = LC_X11_Y8_N4; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[2]~67'
        Info: 4: + IC(0.766 ns) + CELL(0.511 ns) = 5.099 ns; Loc. = LC_X11_Y8_N3; Fanout = 1; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[2]~70'
        Info: 5: + IC(0.721 ns) + CELL(0.200 ns) = 6.020 ns; Loc. = LC_X11_Y8_N9; Fanout = 15; COMB Node = 'lpm_mux0:inst7|lpm_mux:lpm_mux_component|mux_9bc:auto_generated|result_node[2]~73'
        Info: 6: + IC(3.350 ns) + CELL(2.322 ns) = 11.692 ns; Loc. = PIN_F10; Fanout = 0; PIN Node = 'test2[2]'
        Info: Total cell delay = 3.973 ns ( 33.98 % )
        Info: Total interconnect delay = 7.719 ns ( 66.02 % )
Info: th for register "controller:inst2|nstate.S0_454" (data pin = "cf_load", clock pin = "clk") is 2.829 ns
    Info: + Longest clock path from clock "clk" to destination register is 8.971 ns
        Info: 1: + IC(0.000 ns) + CELL(1.163 ns) = 1.163 ns; Loc. = PIN_H5; Fanout = 242; CLK Node = 'clk'
        Info: 2: + IC(1.738 ns) + CELL(1.294 ns) = 4.195 ns; Loc. = LC_X12_Y3_N1; Fanout = 21; REG Node = 'controller:inst2|pstate.S17'
        Info: 3: + IC(4.576 ns) + CELL(0.200 ns) = 8.971 ns; Loc. = LC_X16_Y3_N2; Fanout = 1; REG Node = 'controller:inst2|nstate.S0_454'
        Info: Total cell delay = 2.657 ns ( 29.62 % )
        Info: Total interconnect delay = 6.314 ns ( 70.38 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: - Shortest pin to register delay is 6.142 ns
        Info: 1: + IC(0.000 ns) + CELL(1.132 ns) = 1.132 ns; Loc. = PIN_L12; Fanout = 3; CLK Node = 'cf_load'
        Info: 2: + IC(2.968 ns) + CELL(0.740 ns) = 4.840 ns; Loc. = LC_X16_Y3_N7; Fanout = 3; COMB Node = 'controller:inst2|Selector5~0'
        Info: 3: + IC(0.791 ns) + CELL(0.511 ns) = 6.142 ns; Loc. = LC_X16_Y3_N2; Fanout = 1; REG Node = 'controller:inst2|nstate.S0_454'
        Info: Total cell delay = 2.383 ns ( 38.80 % )
        Info: Total interconnect delay = 3.759 ns ( 61.20 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 32 warnings
    Info: Peak virtual memory: 181 megabytes
    Info: Processing ended: Sat Dec 03 15:28:54 2016
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


