# auto-generated
[Libraries]
work.files = [
	'alu.vhd',
	'alu_tb.vhd',
	'processor.vhd',
	'processor_tb.vhd',
	'reg14bits.vhd',
	'reg14bits_tb.vhd',
	'reg1bits.vhd',
	'reg1bits_tb.vhd',
	'reg_bank.vhd',
	'reg_bank_tb.vhd',
	'rom.vhd',
	'rom_tb.vhd',
	'state_machine.vhd',
	'state_machine_tb.vhd',
	'uc.vhd',
	'uc_tb.vhd'
]
[libraries.work]
files = [
	'alu.vhd',
	'alu_tb.vhd',
	'processor.vhd',
	'processor_tb.vhd',
	'reg14bits.vhd',
	'reg14bits_tb.vhd',
	'reg1bits.vhd',
	'reg1bits_tb.vhd',
	'reg_bank.vhd',
	'reg_bank_tb.vhd',
	'rom.vhd',
	'rom_tb.vhd',
	'state_machine.vhd',
	'state_machine_tb.vhd',
	'uc.vhd',
	'uc_tb.vhd'
]
# auto-generated-end