TimeQuest Timing Analyzer report for cpu_nuevo
Tue Jan 30 18:36:32 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'estadoSiguiente.escribir_op1'
 12. Slow Model Setup: 'estadoSiguiente.escribir_op2'
 13. Slow Model Setup: 'estadoSiguiente.escribir_data'
 14. Slow Model Setup: 'estadoSiguiente.incrementar_pc'
 15. Slow Model Setup: 'estadoSiguiente.leer_ri'
 16. Slow Model Setup: 'control[0]'
 17. Slow Model Setup: 'estadoSiguiente.escribir_ram'
 18. Slow Model Hold: 'estadoSiguiente.incrementar_pc'
 19. Slow Model Hold: 'estadoSiguiente.escribir_ram'
 20. Slow Model Hold: 'control[0]'
 21. Slow Model Hold: 'estadoSiguiente.escribir_op2'
 22. Slow Model Hold: 'estadoSiguiente.escribir_op1'
 23. Slow Model Hold: 'estadoSiguiente.leer_ri'
 24. Slow Model Hold: 'estadoSiguiente.escribir_data'
 25. Slow Model Recovery: 'estadoSiguiente.espera'
 26. Slow Model Recovery: 'estadoSiguiente.activar_leer_op1'
 27. Slow Model Recovery: 'estadoSiguiente.activar_leer_ri'
 28. Slow Model Recovery: 'estadoSiguiente.activar_leer_op2'
 29. Slow Model Removal: 'estadoSiguiente.activar_leer_ri'
 30. Slow Model Removal: 'estadoSiguiente.activar_leer_op1'
 31. Slow Model Removal: 'estadoSiguiente.activar_leer_op2'
 32. Slow Model Removal: 'estadoSiguiente.espera'
 33. Slow Model Minimum Pulse Width: 'control[0]'
 34. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_op1'
 35. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_op2'
 36. Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'
 37. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'
 38. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 39. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 40. Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 41. Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'
 42. Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 43. Slow Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'
 44. Setup Times
 45. Hold Times
 46. Clock to Output Times
 47. Minimum Clock to Output Times
 48. Fast Model Setup Summary
 49. Fast Model Hold Summary
 50. Fast Model Recovery Summary
 51. Fast Model Removal Summary
 52. Fast Model Minimum Pulse Width Summary
 53. Fast Model Setup: 'estadoSiguiente.escribir_op1'
 54. Fast Model Setup: 'estadoSiguiente.escribir_op2'
 55. Fast Model Setup: 'estadoSiguiente.escribir_data'
 56. Fast Model Setup: 'control[0]'
 57. Fast Model Setup: 'estadoSiguiente.leer_ri'
 58. Fast Model Setup: 'estadoSiguiente.incrementar_pc'
 59. Fast Model Setup: 'estadoSiguiente.escribir_ram'
 60. Fast Model Hold: 'control[0]'
 61. Fast Model Hold: 'estadoSiguiente.incrementar_pc'
 62. Fast Model Hold: 'estadoSiguiente.escribir_ram'
 63. Fast Model Hold: 'estadoSiguiente.escribir_op2'
 64. Fast Model Hold: 'estadoSiguiente.escribir_op1'
 65. Fast Model Hold: 'estadoSiguiente.leer_ri'
 66. Fast Model Hold: 'estadoSiguiente.escribir_data'
 67. Fast Model Recovery: 'estadoSiguiente.espera'
 68. Fast Model Recovery: 'estadoSiguiente.activar_leer_op1'
 69. Fast Model Recovery: 'estadoSiguiente.activar_leer_ri'
 70. Fast Model Recovery: 'estadoSiguiente.activar_leer_op2'
 71. Fast Model Removal: 'estadoSiguiente.activar_leer_ri'
 72. Fast Model Removal: 'estadoSiguiente.activar_leer_op1'
 73. Fast Model Removal: 'estadoSiguiente.activar_leer_op2'
 74. Fast Model Removal: 'estadoSiguiente.espera'
 75. Fast Model Minimum Pulse Width: 'control[0]'
 76. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_op1'
 77. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_op2'
 78. Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'
 79. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'
 80. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'
 81. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'
 82. Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'
 83. Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'
 84. Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'
 85. Fast Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'
 86. Setup Times
 87. Hold Times
 88. Clock to Output Times
 89. Minimum Clock to Output Times
 90. Multicorner Timing Analysis Summary
 91. Setup Times
 92. Hold Times
 93. Clock to Output Times
 94. Minimum Clock to Output Times
 95. Setup Transfers
 96. Hold Transfers
 97. Recovery Transfers
 98. Removal Transfers
 99. Report TCCS
100. Report RSKM
101. Unconstrained Paths
102. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; cpu_nuevo                                                         ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C8                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                             ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; Clock Name                       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                              ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+
; control[0]                       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { control[0] }                       ;
; estadoSiguiente.activar_leer_op1 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_op1 } ;
; estadoSiguiente.activar_leer_op2 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_op2 } ;
; estadoSiguiente.activar_leer_ri  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.activar_leer_ri }  ;
; estadoSiguiente.escribir_data    ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_data }    ;
; estadoSiguiente.escribir_op1     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op1 }     ;
; estadoSiguiente.escribir_op2     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_op2 }     ;
; estadoSiguiente.escribir_ram     ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.escribir_ram }     ;
; estadoSiguiente.espera           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.espera }           ;
; estadoSiguiente.incrementar_pc   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.incrementar_pc }   ;
; estadoSiguiente.leer_ri          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { estadoSiguiente.leer_ri }          ;
+----------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                ;
+-------------+-----------------+--------------------------------+-------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                     ; Note                                                  ;
+-------------+-----------------+--------------------------------+-------------------------------------------------------+
; INF MHz     ; 180.12 MHz      ; estadoSiguiente.escribir_ram   ; limit due to hold check                               ;
; INF MHz     ; 152.86 MHz      ; estadoSiguiente.incrementar_pc ; limit due to hold check                               ;
; 206.44 MHz  ; 163.03 MHz      ; control[0]                     ; limit due to high minimum pulse width violation (tch) ;
; 1700.68 MHz ; 367.11 MHz      ; estadoSiguiente.escribir_op1   ; limit due to hold check                               ;
; 4950.5 MHz  ; 319.69 MHz      ; estadoSiguiente.escribir_op2   ; limit due to hold check                               ;
+-------------+-----------------+--------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.escribir_op1   ; -7.010 ; -63.907       ;
; estadoSiguiente.escribir_op2   ; -6.892 ; -62.918       ;
; estadoSiguiente.escribir_data  ; -6.635 ; -52.077       ;
; estadoSiguiente.incrementar_pc ; -4.233 ; -31.288       ;
; estadoSiguiente.leer_ri        ; -4.179 ; -29.166       ;
; control[0]                     ; -3.844 ; -268.217      ;
; estadoSiguiente.escribir_ram   ; -1.539 ; -9.933        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.incrementar_pc ; -3.271 ; -22.382       ;
; estadoSiguiente.escribir_ram   ; -2.776 ; -20.263       ;
; control[0]                     ; -2.120 ; -12.094       ;
; estadoSiguiente.escribir_op2   ; -1.564 ; -12.178       ;
; estadoSiguiente.escribir_op1   ; -1.446 ; -11.234       ;
; estadoSiguiente.leer_ri        ; 1.339  ; 0.000         ;
; estadoSiguiente.escribir_data  ; 6.082  ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Recovery Summary                               ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; estadoSiguiente.espera           ; -4.391 ; -8.543        ;
; estadoSiguiente.activar_leer_op1 ; -4.145 ; -4.145        ;
; estadoSiguiente.activar_leer_ri  ; -3.767 ; -3.767        ;
; estadoSiguiente.activar_leer_op2 ; -3.649 ; -3.649        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Removal Summary                                ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; estadoSiguiente.activar_leer_ri  ; -0.481 ; -0.481        ;
; estadoSiguiente.activar_leer_op1 ; 0.156  ; 0.000         ;
; estadoSiguiente.activar_leer_op2 ; 0.334  ; 0.000         ;
; estadoSiguiente.espera           ; 0.816  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; control[0]                       ; -2.567 ; -305.163      ;
; estadoSiguiente.activar_leer_op1 ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_op2 ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_ri  ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_data    ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram     ; 0.500  ; 0.000         ;
; estadoSiguiente.espera           ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc   ; 0.500  ; 0.000         ;
; estadoSiguiente.leer_ri          ; 0.500  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -7.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.169      ; 6.324      ;
; -7.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.169      ; 6.324      ;
; -7.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.169      ; 6.324      ;
; -7.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.169      ; 6.324      ;
; -7.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.169      ; 6.324      ;
; -7.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.169      ; 6.324      ;
; -6.972 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.168      ; 6.284      ;
; -6.972 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.168      ; 6.284      ;
; -6.972 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.168      ; 6.284      ;
; -6.972 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.168      ; 6.284      ;
; -6.972 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.168      ; 6.284      ;
; -6.972 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.168      ; 6.284      ;
; -6.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.870      ;
; -6.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.870      ;
; -6.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.870      ;
; -6.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.870      ;
; -6.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.870      ;
; -6.853 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.870      ;
; -6.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 5.821      ;
; -6.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 5.821      ;
; -6.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 5.821      ;
; -6.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 5.821      ;
; -6.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 5.821      ;
; -6.819 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.130     ; 5.821      ;
; -6.760 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.134     ; 5.706      ;
; -6.760 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.134     ; 5.706      ;
; -6.760 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.134     ; 5.706      ;
; -6.760 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.134     ; 5.706      ;
; -6.760 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.134     ; 5.706      ;
; -6.760 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.134     ; 5.706      ;
; -6.700 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.775      ;
; -6.700 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.775      ;
; -6.700 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.775      ;
; -6.700 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.775      ;
; -6.700 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.775      ;
; -6.700 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.170      ; 5.775      ;
; -6.556 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.163      ; 5.869      ;
; -6.556 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.163      ; 5.869      ;
; -6.556 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.163      ; 5.869      ;
; -6.556 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.163      ; 5.869      ;
; -6.556 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.163      ; 5.869      ;
; -6.556 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.163      ; 5.869      ;
; -6.443 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.164      ; 5.757      ;
; -6.443 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.164      ; 5.757      ;
; -6.443 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.164      ; 5.757      ;
; -6.443 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.164      ; 5.757      ;
; -6.443 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.164      ; 5.757      ;
; -6.443 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.164      ; 5.757      ;
; -1.653 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.969      ; 1.707      ;
; -1.529 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.954      ; 1.624      ;
; -1.183 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.966      ; 1.290      ;
; -1.160 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.952      ; 1.258      ;
; -1.158 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.952      ; 1.251      ;
; -1.118 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.954      ; 1.165      ;
; -1.091 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.967      ; 1.200      ;
; -0.902 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.954      ; 0.948      ;
; 0.206  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.041      ; 1.986      ;
; 0.267  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.041      ; 1.983      ;
; 0.271  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.737      ; 1.850      ;
; 0.281  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.041      ; 1.911      ;
; 0.319  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.741      ; 1.858      ;
; 0.351  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.041      ; 1.899      ;
; 0.392  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.737      ; 1.729      ;
; 0.445  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 2.741      ; 1.732      ;
; 0.498  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.039      ; 1.989      ;
; 0.500  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.040      ; 1.989      ;
; 0.504  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.034      ; 1.984      ;
; 0.509  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.035      ; 1.980      ;
; 0.573  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.039      ; 1.914      ;
; 0.577  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.034      ; 1.911      ;
; 0.577  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.040      ; 1.912      ;
; 0.591  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 3.035      ; 1.898      ;
; 0.706  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.041      ; 1.986      ;
; 0.767  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.041      ; 1.983      ;
; 0.771  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.737      ; 1.850      ;
; 0.781  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.041      ; 1.911      ;
; 0.819  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.741      ; 1.858      ;
; 0.851  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.041      ; 1.899      ;
; 0.892  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.737      ; 1.729      ;
; 0.945  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 2.741      ; 1.732      ;
; 0.998  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.039      ; 1.989      ;
; 1.000  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.040      ; 1.989      ;
; 1.004  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.034      ; 1.984      ;
; 1.009  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.035      ; 1.980      ;
; 1.073  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.039      ; 1.914      ;
; 1.077  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.034      ; 1.911      ;
; 1.077  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.040      ; 1.912      ;
; 1.091  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 3.035      ; 1.898      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -6.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.287      ; 6.324      ;
; -6.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.287      ; 6.324      ;
; -6.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.287      ; 6.324      ;
; -6.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.287      ; 6.324      ;
; -6.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.287      ; 6.324      ;
; -6.892 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.287      ; 6.324      ;
; -6.854 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.286      ; 6.284      ;
; -6.854 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.286      ; 6.284      ;
; -6.854 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.286      ; 6.284      ;
; -6.854 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.286      ; 6.284      ;
; -6.854 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.286      ; 6.284      ;
; -6.854 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.286      ; 6.284      ;
; -6.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.870      ;
; -6.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.870      ;
; -6.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.870      ;
; -6.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.870      ;
; -6.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.870      ;
; -6.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.870      ;
; -6.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.012     ; 5.821      ;
; -6.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.012     ; 5.821      ;
; -6.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.012     ; 5.821      ;
; -6.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.012     ; 5.821      ;
; -6.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.012     ; 5.821      ;
; -6.701 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.012     ; 5.821      ;
; -6.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.016     ; 5.706      ;
; -6.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.016     ; 5.706      ;
; -6.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.016     ; 5.706      ;
; -6.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.016     ; 5.706      ;
; -6.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.016     ; 5.706      ;
; -6.642 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.016     ; 5.706      ;
; -6.582 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.775      ;
; -6.582 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.775      ;
; -6.582 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.775      ;
; -6.582 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.775      ;
; -6.582 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.775      ;
; -6.582 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.288      ; 5.775      ;
; -6.438 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.281      ; 5.869      ;
; -6.438 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.281      ; 5.869      ;
; -6.438 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.281      ; 5.869      ;
; -6.438 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.281      ; 5.869      ;
; -6.438 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.281      ; 5.869      ;
; -6.438 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.281      ; 5.869      ;
; -6.325 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.282      ; 5.757      ;
; -6.325 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.282      ; 5.757      ;
; -6.325 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.282      ; 5.757      ;
; -6.325 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.282      ; 5.757      ;
; -6.325 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.282      ; 5.757      ;
; -6.325 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.282      ; 5.757      ;
; -1.856 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.622      ; 1.125      ;
; -1.285 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.806      ; 1.227      ;
; -1.255 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.621      ; 1.129      ;
; -1.208 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.620      ; 1.123      ;
; -1.051 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.813      ; 0.953      ;
; -1.050 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.808      ; 0.951      ;
; -1.047 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.807      ; 0.941      ;
; -0.997 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.812      ; 0.950      ;
; 0.324  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.159      ; 1.986      ;
; 0.385  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.159      ; 1.983      ;
; 0.389  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.855      ; 1.850      ;
; 0.399  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.159      ; 1.911      ;
; 0.437  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.859      ; 1.858      ;
; 0.469  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.159      ; 1.899      ;
; 0.510  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.855      ; 1.729      ;
; 0.563  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 2.859      ; 1.732      ;
; 0.616  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.157      ; 1.989      ;
; 0.618  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.158      ; 1.989      ;
; 0.622  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.152      ; 1.984      ;
; 0.627  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.153      ; 1.980      ;
; 0.691  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.157      ; 1.914      ;
; 0.695  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.152      ; 1.911      ;
; 0.695  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.158      ; 1.912      ;
; 0.709  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 3.153      ; 1.898      ;
; 0.824  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.159      ; 1.986      ;
; 0.885  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.159      ; 1.983      ;
; 0.889  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.855      ; 1.850      ;
; 0.899  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.159      ; 1.911      ;
; 0.937  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.859      ; 1.858      ;
; 0.969  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.159      ; 1.899      ;
; 1.010  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.855      ; 1.729      ;
; 1.063  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 2.859      ; 1.732      ;
; 1.116  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.157      ; 1.989      ;
; 1.118  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.158      ; 1.989      ;
; 1.122  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.152      ; 1.984      ;
; 1.127  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.153      ; 1.980      ;
; 1.191  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.157      ; 1.914      ;
; 1.195  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.152      ; 1.911      ;
; 1.195  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.158      ; 1.912      ;
; 1.209  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 3.153      ; 1.898      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; -6.635 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.418     ; 5.355      ;
; -6.635 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.418     ; 5.355      ;
; -6.635 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.418     ; 5.355      ;
; -6.635 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.418     ; 5.355      ;
; -6.635 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.418     ; 5.355      ;
; -6.635 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.418     ; 5.355      ;
; -6.552 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.289      ;
; -6.552 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.289      ;
; -6.552 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.289      ;
; -6.552 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.289      ;
; -6.552 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.289      ;
; -6.552 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.289      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.330      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.330      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.330      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.330      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.330      ;
; -6.543 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.330      ;
; -6.501 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.293      ;
; -6.501 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.293      ;
; -6.501 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.293      ;
; -6.501 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.293      ;
; -6.501 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.293      ;
; -6.501 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.293      ;
; -6.498 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.349     ; 5.233      ;
; -6.498 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.349     ; 5.233      ;
; -6.498 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.349     ; 5.233      ;
; -6.498 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.349     ; 5.233      ;
; -6.498 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.349     ; 5.233      ;
; -6.498 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.349     ; 5.233      ;
; -6.475 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.265      ;
; -6.475 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.265      ;
; -6.475 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.265      ;
; -6.475 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.265      ;
; -6.475 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.265      ;
; -6.475 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.265      ;
; -6.445 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.236      ;
; -6.445 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.236      ;
; -6.445 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.236      ;
; -6.445 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.236      ;
; -6.445 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.236      ;
; -6.445 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.350     ; 5.236      ;
; -6.428 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.232      ;
; -6.428 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.232      ;
; -6.428 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.232      ;
; -6.428 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.232      ;
; -6.428 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.232      ;
; -6.428 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.351     ; 5.232      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -4.233 ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.484      ; 4.352      ;
; -4.129 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.271      ; 4.196      ;
; -4.120 ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.487      ; 4.242      ;
; -4.044 ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.485      ; 4.164      ;
; -4.016 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.274      ; 4.086      ;
; -3.999 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.285      ; 4.029      ;
; -3.958 ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.487      ; 4.080      ;
; -3.949 ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.486      ; 4.070      ;
; -3.940 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.272      ; 4.008      ;
; -3.886 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.288      ; 3.919      ;
; -3.868 ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.286      ; 3.955      ;
; -3.855 ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.485      ; 3.975      ;
; -3.854 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.274      ; 3.924      ;
; -3.845 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.273      ; 3.914      ;
; -3.813 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.486      ; 3.935      ;
; -3.778 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.272      ; 3.850      ;
; -3.766 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.486      ; 3.833      ;
; -3.763 ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.488      ; 3.886      ;
; -3.755 ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.289      ; 3.845      ;
; -3.702 ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.285      ; 3.731      ;
; -3.700 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.489      ; 3.825      ;
; -3.679 ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.287      ; 3.767      ;
; -3.653 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.489      ; 3.723      ;
; -3.624 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.487      ; 3.747      ;
; -3.593 ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.289      ; 3.683      ;
; -3.584 ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.288      ; 3.673      ;
; -3.577 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.487      ; 3.645      ;
; -3.538 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.489      ; 3.663      ;
; -3.490 ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.287      ; 3.578      ;
; -3.457 ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.288      ; 3.489      ;
; -3.417 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.286      ; 3.448      ;
; -3.399 ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.290      ; 3.490      ;
; -3.372 ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.286      ; 3.402      ;
; -3.357 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.272      ; 3.425      ;
; -3.336 ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.287      ; 3.367      ;
; -3.329 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.284      ; 3.357      ;
; -3.272 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.275      ; 3.347      ;
; -3.207 ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.287      ; 3.238      ;
; -3.135 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.488      ; 3.259      ;
; -3.098 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.489      ; 3.168      ;
; -3.052 ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.285      ; 3.081      ;
; -2.944 ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.398      ; 2.977      ;
; -2.866 ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.198      ; 2.808      ;
; -2.808 ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.200      ; 2.809      ;
; 1.702  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.273      ; 3.120      ;
; 1.807  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.274      ; 3.072      ;
; 1.938  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.272      ; 2.882      ;
; 1.959  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.259      ; 2.900      ;
; 1.971  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.260      ; 2.893      ;
; 2.143  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.474      ; 2.716      ;
; 2.194  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.474      ; 2.720      ;
; 2.202  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.273      ; 3.120      ;
; 2.307  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.274      ; 3.072      ;
; 2.406  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 5.472      ; 2.505      ;
; 2.438  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.272      ; 2.882      ;
; 2.459  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.259      ; 2.900      ;
; 2.471  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.260      ; 2.893      ;
; 2.643  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.474      ; 2.716      ;
; 2.694  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.474      ; 2.720      ;
; 2.906  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 5.472      ; 2.505      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.leer_ri'                                                                                                          ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; -4.179 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.448      ; 3.230      ;
; -3.815 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.606      ; 3.157      ;
; -3.656 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.426      ; 3.379      ;
; -3.649 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.425      ; 3.371      ;
; -3.605 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.427      ; 3.330      ;
; -3.538 ; op_a_cargar                             ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.841      ; 2.982      ;
; -3.537 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.449      ; 3.227      ;
; -3.532 ; registro8b:r_operador2|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.996      ; 3.264      ;
; -3.485 ; op_a_cargar                             ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.999      ; 3.220      ;
; -3.470 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.607      ; 3.154      ;
; -3.455 ; registro8b:r_operador2|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.841      ; 2.899      ;
; -3.292 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.999      ; 3.027      ;
; -3.255 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.447      ; 2.994      ;
; -3.248 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.841      ; 2.692      ;
; -3.141 ; op_a_cargar                             ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.000      ; 3.218      ;
; -2.901 ; op_a_cargar                             ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.842      ; 2.984      ;
; -2.879 ; op_a_cargar                             ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.820      ; 2.997      ;
; -2.828 ; registro8b:r_operador2|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.997      ; 2.902      ;
; -2.818 ; registro8b:r_operador1|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.841      ; 2.262      ;
; -2.816 ; registro8b:r_operador1|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.842      ; 2.899      ;
; -2.692 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.820      ; 2.810      ;
; -2.653 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.840      ; 2.785      ;
; -2.626 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 1.000      ; 2.703      ;
; -2.621 ; registro8b:r_operador1|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.820      ; 2.738      ;
; -2.619 ; op_a_cargar                             ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.840      ; 2.751      ;
; -2.616 ; registro8b:r_operador2|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.819      ; 2.732      ;
; -2.574 ; registro8b:r_operador1|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.821      ; 2.693      ;
; -2.531 ; registro8b:r_operador1|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.840      ; 2.663      ;
; -2.504 ; op_a_cargar                             ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.819      ; 2.620      ;
; -2.495 ; op_a_cargar                             ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.818      ; 2.610      ;
; -2.298 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.819      ; 2.414      ;
; -2.178 ; registro8b:r_operador2|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.842      ; 2.261      ;
; -2.107 ; registro8b:r_operador1|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.996      ; 1.839      ;
; -1.999 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.819      ; 2.115      ;
; -1.899 ; registro8b:r_operador2|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.820      ; 2.016      ;
; -1.895 ; registro8b:r_operador2|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.840      ; 2.027      ;
; -1.891 ; registro8b:r_operador1|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.819      ; 2.007      ;
; -1.886 ; registro8b:r_operador2|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.821      ; 2.005      ;
; -1.762 ; registro8b:r_operador1|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.997      ; 1.836      ;
; -1.608 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.842      ; 1.691      ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'control[0]'                                                                                                                                                                                                          ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                             ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -3.844 ; estadoSiguiente.mostrar_salida   ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.406     ; 4.478      ;
; -3.844 ; estadoSiguiente.mostrar_salida   ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.406     ; 4.478      ;
; -3.631 ; estadoSiguiente.mostrar_salida   ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.404     ; 4.267      ;
; -3.631 ; estadoSiguiente.mostrar_salida   ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.404     ; 4.267      ;
; -3.631 ; estadoSiguiente.mostrar_salida   ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.404     ; 4.267      ;
; -3.631 ; estadoSiguiente.mostrar_salida   ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.404     ; 4.267      ;
; -3.631 ; estadoSiguiente.mostrar_salida   ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.404     ; 4.267      ;
; -3.631 ; estadoSiguiente.mostrar_salida   ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.404     ; 4.267      ;
; -3.547 ; estadoSiguiente.leer_op1         ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 4.600      ;
; -3.547 ; estadoSiguiente.leer_op1         ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 4.600      ;
; -3.547 ; estadoSiguiente.leer_op1         ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 4.600      ;
; -3.547 ; estadoSiguiente.leer_op1         ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 4.600      ;
; -3.547 ; estadoSiguiente.leer_op1         ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 4.600      ;
; -3.547 ; estadoSiguiente.leer_op1         ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 4.600      ;
; -3.547 ; estadoSiguiente.leer_op1         ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 4.600      ;
; -3.547 ; estadoSiguiente.leer_op1         ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 4.600      ;
; -3.340 ; in_ram[2]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.030     ; 1.764      ;
; -3.336 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.559     ; 3.817      ;
; -3.336 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.559     ; 3.817      ;
; -3.336 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.559     ; 3.817      ;
; -3.329 ; in_ram[5]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.030     ; 1.753      ;
; -3.173 ; estadoSiguiente.activar_esc_ri   ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.213      ;
; -3.173 ; estadoSiguiente.activar_esc_ri   ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 4.213      ;
; -3.103 ; estadoSiguiente.leer_op2         ; registro8b:r_operador2|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 4.131      ;
; -3.103 ; estadoSiguiente.leer_op2         ; registro8b:r_operador2|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 4.131      ;
; -3.103 ; estadoSiguiente.leer_op2         ; registro8b:r_operador2|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 4.131      ;
; -3.072 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.559     ; 3.553      ;
; -3.072 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.559     ; 3.553      ;
; -3.072 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.559     ; 3.553      ;
; -3.072 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.559     ; 3.553      ;
; -3.072 ; estadoSiguiente.reset_pc         ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.559     ; 3.553      ;
; -3.065 ; in_ram[4]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.166     ; 1.353      ;
; -2.997 ; in_ram[2]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.687     ; 1.764      ;
; -2.986 ; in_ram[5]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.687     ; 1.753      ;
; -2.960 ; estadoSiguiente.activar_esc_ri   ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 4.002      ;
; -2.960 ; estadoSiguiente.activar_esc_ri   ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 4.002      ;
; -2.960 ; estadoSiguiente.activar_esc_ri   ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 4.002      ;
; -2.960 ; estadoSiguiente.activar_esc_ri   ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 4.002      ;
; -2.960 ; estadoSiguiente.activar_esc_ri   ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 4.002      ;
; -2.960 ; estadoSiguiente.activar_esc_ri   ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.002      ; 4.002      ;
; -2.915 ; in_ram[0]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.986     ; 1.383      ;
; -2.904 ; in_ram[7]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.984     ; 1.374      ;
; -2.898 ; in_ram[6]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.997     ; 1.355      ;
; -2.883 ; in_ram[1]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -1.995     ; 1.342      ;
; -2.812 ; registro8b:r_ri|data_out[3]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.008     ; 3.844      ;
; -2.812 ; registro8b:r_ri|data_out[3]~reg0 ; estadoSiguiente.activar_esc_data                                                                    ; control[0]                     ; control[0]  ; 1.000        ; -0.008     ; 3.844      ;
; -2.801 ; estadoSiguiente.activar_esc_op1  ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 3.854      ;
; -2.801 ; estadoSiguiente.activar_esc_op1  ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 3.854      ;
; -2.801 ; estadoSiguiente.activar_esc_op1  ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 3.854      ;
; -2.801 ; estadoSiguiente.activar_esc_op1  ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 3.854      ;
; -2.801 ; estadoSiguiente.activar_esc_op1  ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 3.854      ;
; -2.801 ; estadoSiguiente.activar_esc_op1  ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 3.854      ;
; -2.801 ; estadoSiguiente.activar_esc_op1  ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 3.854      ;
; -2.801 ; estadoSiguiente.activar_esc_op1  ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 3.854      ;
; -2.776 ; estadoSiguiente.activar_esc_op2  ; registro8b:r_operador2|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 3.804      ;
; -2.776 ; estadoSiguiente.activar_esc_op2  ; registro8b:r_operador2|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 3.804      ;
; -2.776 ; estadoSiguiente.activar_esc_op2  ; registro8b:r_operador2|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 3.804      ;
; -2.754 ; posicion_ram[5]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.159     ; 1.049      ;
; -2.753 ; estadoSiguiente.activar_esc_data ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; control[0]                     ; control[0]  ; 1.000        ; 0.097      ; 3.804      ;
; -2.749 ; posicion_ram[1]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.157     ; 1.046      ;
; -2.748 ; registro8b:r_ri|data_out[1]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 3.779      ;
; -2.748 ; registro8b:r_ri|data_out[1]~reg0 ; estadoSiguiente.activar_esc_data                                                                    ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 3.779      ;
; -2.736 ; posicion_ram[0]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.160     ; 1.030      ;
; -2.735 ; posicion_ram[2]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.159     ; 1.030      ;
; -2.733 ; posicion_ram[4]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.158     ; 1.029      ;
; -2.732 ; posicion_ram[3]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.157     ; 1.029      ;
; -2.725 ; estadoSiguiente.leer_op2         ; registro8b:r_operador2|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.765      ;
; -2.725 ; estadoSiguiente.leer_op2         ; registro8b:r_operador2|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.765      ;
; -2.725 ; estadoSiguiente.leer_op2         ; registro8b:r_operador2|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.765      ;
; -2.725 ; estadoSiguiente.leer_op2         ; registro8b:r_operador2|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.765      ;
; -2.725 ; estadoSiguiente.leer_op2         ; registro8b:r_operador2|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.765      ;
; -2.722 ; in_ram[4]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.823     ; 1.353      ;
; -2.711 ; posicion_ram[5]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.116     ; 1.049      ;
; -2.706 ; posicion_ram[1]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.114     ; 1.046      ;
; -2.693 ; posicion_ram[0]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.117     ; 1.030      ;
; -2.692 ; posicion_ram[2]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.116     ; 1.030      ;
; -2.690 ; posicion_ram[4]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.115     ; 1.029      ;
; -2.689 ; posicion_ram[3]                  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -2.114     ; 1.029      ;
; -2.682 ; estadoSiguiente.activar_esc_data ; estadoSiguiente.escribir_data                                                                       ; control[0]                     ; control[0]  ; 1.000        ; 0.007      ; 3.729      ;
; -2.572 ; in_ram[0]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.643     ; 1.383      ;
; -2.561 ; in_ram[7]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.641     ; 1.374      ;
; -2.555 ; in_ram[6]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.654     ; 1.355      ;
; -2.543 ; registro8b:r_ri|data_out[7]~reg0 ; estadoSiguiente.activar_esc_data                                                                    ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 3.574      ;
; -2.542 ; registro8b:r_ri|data_out[7]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 3.573      ;
; -2.540 ; in_ram[1]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -1.652     ; 1.342      ;
; -2.534 ; registro8b:r_ri|data_out[5]~reg0 ; estadoSiguiente.activar_esc_data                                                                    ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 3.565      ;
; -2.533 ; registro8b:r_ri|data_out[5]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 3.564      ;
; -2.499 ; in_ram[3]                        ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -2.000     ; 0.953      ;
; -2.431 ; estadoSiguiente.activar_leer_ram ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; control[0]                     ; control[0]  ; 1.000        ; 0.110      ; 3.495      ;
; -2.398 ; estadoSiguiente.activar_esc_op2  ; registro8b:r_operador2|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.438      ;
; -2.398 ; estadoSiguiente.activar_esc_op2  ; registro8b:r_operador2|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.438      ;
; -2.398 ; estadoSiguiente.activar_esc_op2  ; registro8b:r_operador2|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.438      ;
; -2.398 ; estadoSiguiente.activar_esc_op2  ; registro8b:r_operador2|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.438      ;
; -2.398 ; estadoSiguiente.activar_esc_op2  ; registro8b:r_operador2|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.438      ;
; -2.394 ; registro8b:r_ri|data_out[4]~reg0 ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 3.425      ;
; -2.394 ; registro8b:r_ri|data_out[4]~reg0 ; estadoSiguiente.activar_esc_data                                                                    ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 3.425      ;
; -2.383 ; estadoSiguiente.leer_op2         ; estadoSiguiente.mostrar_salida                                                                      ; control[0]                     ; control[0]  ; 1.000        ; 0.391      ; 3.814      ;
; -2.375 ; estadoSiguiente.activar_leer_pc  ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.415      ;
; -2.375 ; estadoSiguiente.activar_leer_pc  ; registro8b:r_pc|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.415      ;
; -2.375 ; estadoSiguiente.activar_leer_pc  ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 3.415      ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.539 ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.844      ; 2.413      ;
; -1.384 ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.847      ; 2.467      ;
; -1.365 ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.847      ; 2.450      ;
; -1.341 ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.845      ; 2.422      ;
; -1.193 ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.934      ; 2.266      ;
; -1.054 ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.846      ; 2.448      ;
; -1.032 ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.848      ; 2.164      ;
; -1.025 ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 1.845      ; 2.163      ;
; -0.401 ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.253      ; 1.684      ;
; -0.246 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.256      ; 1.738      ;
; -0.229 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.256      ; 1.723      ;
; -0.204 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.254      ; 1.694      ;
; 0.082  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.255      ; 1.721      ;
; 0.105  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.257      ; 1.436      ;
; 0.112  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.254      ; 1.435      ;
; 0.218  ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 2.350      ; 1.271      ;
; 1.375  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 5.074      ; 3.142      ;
; 1.549  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.984      ; 2.769      ;
; 1.706  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.987      ; 2.821      ;
; 1.724  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.987      ; 2.805      ;
; 1.753  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.985      ; 2.772      ;
; 1.875  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 5.074      ; 3.142      ;
; 2.036  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.986      ; 2.802      ;
; 2.049  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.984      ; 2.769      ;
; 2.060  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.988      ; 2.516      ;
; 2.064  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 4.985      ; 2.518      ;
; 2.206  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.987      ; 2.821      ;
; 2.224  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.987      ; 2.805      ;
; 2.253  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.985      ; 2.772      ;
; 2.536  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.986      ; 2.802      ;
; 2.560  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.988      ; 2.516      ;
; 2.564  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 4.985      ; 2.518      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -3.271 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.472      ; 2.505      ;
; -3.062 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.474      ; 2.716      ;
; -3.058 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.474      ; 2.720      ;
; -2.771 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.472      ; 2.505      ;
; -2.694 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.272      ; 2.882      ;
; -2.671 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.260      ; 2.893      ;
; -2.663 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.259      ; 2.900      ;
; -2.562 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.474      ; 2.716      ;
; -2.558 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.474      ; 2.720      ;
; -2.506 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.274      ; 3.072      ;
; -2.457 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 5.273      ; 3.120      ;
; -2.194 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.272      ; 2.882      ;
; -2.171 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.260      ; 2.893      ;
; -2.163 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.259      ; 2.900      ;
; -2.006 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.274      ; 3.072      ;
; -1.957 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 5.273      ; 3.120      ;
; 2.579  ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.398      ; 2.977      ;
; 2.609  ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.200      ; 2.809      ;
; 2.610  ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.198      ; 2.808      ;
; 2.679  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.489      ; 3.168      ;
; 2.771  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.488      ; 3.259      ;
; 2.795  ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.287      ; 3.082      ;
; 2.796  ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.285      ; 3.081      ;
; 2.805  ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.290      ; 3.095      ;
; 2.947  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.284      ; 3.231      ;
; 2.950  ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.289      ; 3.239      ;
; 2.951  ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.287      ; 3.238      ;
; 3.072  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.275      ; 3.347      ;
; 3.072  ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.286      ; 3.358      ;
; 3.079  ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.289      ; 3.368      ;
; 3.080  ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.287      ; 3.367      ;
; 3.115  ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.288      ; 3.403      ;
; 3.116  ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.286      ; 3.402      ;
; 3.153  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.272      ; 3.425      ;
; 3.158  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.487      ; 3.645      ;
; 3.162  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.286      ; 3.448      ;
; 3.174  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.489      ; 3.663      ;
; 3.201  ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.288      ; 3.489      ;
; 3.234  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.489      ; 3.723      ;
; 3.260  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.487      ; 3.747      ;
; 3.336  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.489      ; 3.825      ;
; 3.347  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.486      ; 3.833      ;
; 3.398  ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.488      ; 3.886      ;
; 3.445  ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.287      ; 3.732      ;
; 3.446  ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.285      ; 3.731      ;
; 3.449  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.486      ; 3.935      ;
; 3.490  ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.485      ; 3.975      ;
; 3.578  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.272      ; 3.850      ;
; 3.584  ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.486      ; 4.070      ;
; 3.593  ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.487      ; 4.080      ;
; 3.631  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.288      ; 3.919      ;
; 3.641  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.273      ; 3.914      ;
; 3.650  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.274      ; 3.924      ;
; 3.679  ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.485      ; 4.164      ;
; 3.736  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.272      ; 4.008      ;
; 3.744  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.285      ; 4.029      ;
; 3.755  ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.487      ; 4.242      ;
; 3.812  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.274      ; 4.086      ;
; 3.868  ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.484      ; 4.352      ;
; 3.925  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.271      ; 4.196      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                       ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -2.776 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.988      ; 2.516      ;
; -2.771 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.985      ; 2.518      ;
; -2.519 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.984      ; 2.769      ;
; -2.517 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.985      ; 2.772      ;
; -2.488 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.986      ; 2.802      ;
; -2.486 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.987      ; 2.805      ;
; -2.470 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 4.987      ; 2.821      ;
; -2.276 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.988      ; 2.516      ;
; -2.271 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.985      ; 2.518      ;
; -2.236 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 5.074      ; 3.142      ;
; -2.019 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.984      ; 2.769      ;
; -2.017 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.985      ; 2.772      ;
; -1.988 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.986      ; 2.802      ;
; -1.986 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.987      ; 2.805      ;
; -1.970 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 4.987      ; 2.821      ;
; -1.736 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 5.074      ; 3.142      ;
; -0.579 ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.350      ; 1.271      ;
; -0.321 ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.257      ; 1.436      ;
; -0.319 ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.254      ; 1.435      ;
; -0.069 ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.253      ; 1.684      ;
; -0.060 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.254      ; 1.694      ;
; -0.034 ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.255      ; 1.721      ;
; -0.033 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.256      ; 1.723      ;
; -0.018 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 2.256      ; 1.738      ;
; 0.816  ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.848      ; 2.164      ;
; 0.818  ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.845      ; 2.163      ;
; 0.832  ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.934      ; 2.266      ;
; 1.069  ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.844      ; 2.413      ;
; 1.077  ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.845      ; 2.422      ;
; 1.102  ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.846      ; 2.448      ;
; 1.103  ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.847      ; 2.450      ;
; 1.120  ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 1.847      ; 2.467      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'control[0]'                                                                                                                                            ;
+--------+----------------------------------+------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                            ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -2.120 ; estadoSiguiente.escribir_ram     ; estadoSiguiente.incrementar_pc     ; estadoSiguiente.escribir_ram     ; control[0]  ; 0.000        ; 2.718      ; 1.208      ;
; -2.108 ; estadoSiguiente.activar_leer_op1 ; estadoSiguiente.leer_op1           ; estadoSiguiente.activar_leer_op1 ; control[0]  ; 0.000        ; 2.730      ; 1.232      ;
; -1.816 ; estadoSiguiente.activar_leer_op2 ; estadoSiguiente.leer_op2           ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 2.742      ; 1.536      ;
; -1.620 ; estadoSiguiente.escribir_ram     ; estadoSiguiente.incrementar_pc     ; estadoSiguiente.escribir_ram     ; control[0]  ; -0.500       ; 2.718      ; 1.208      ;
; -1.608 ; estadoSiguiente.activar_leer_op1 ; estadoSiguiente.leer_op1           ; estadoSiguiente.activar_leer_op1 ; control[0]  ; -0.500       ; 2.730      ; 1.232      ;
; -1.488 ; estadoSiguiente.incrementar_pc   ; estadoSiguiente.espera             ; estadoSiguiente.incrementar_pc   ; control[0]  ; 0.000        ; 2.731      ; 1.853      ;
; -1.316 ; estadoSiguiente.activar_leer_op2 ; estadoSiguiente.leer_op2           ; estadoSiguiente.activar_leer_op2 ; control[0]  ; -0.500       ; 2.742      ; 1.536      ;
; -1.019 ; estadoSiguiente.escribir_op2     ; estadoSiguiente.activar_leer_op2   ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 2.742      ; 2.333      ;
; -0.988 ; estadoSiguiente.incrementar_pc   ; estadoSiguiente.espera             ; estadoSiguiente.incrementar_pc   ; control[0]  ; -0.500       ; 2.731      ; 1.853      ;
; -0.867 ; estadoSiguiente.leer_ri          ; estadoSiguiente.incrementar_pc     ; estadoSiguiente.leer_ri          ; control[0]  ; 0.000        ; 2.718      ; 2.461      ;
; -0.799 ; estadoSiguiente.escribir_op1     ; estadoSiguiente.activar_leer_op1   ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 2.730      ; 2.541      ;
; -0.724 ; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_pc    ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.724      ; 2.610      ;
; -0.648 ; estadoSiguiente.activar_leer_ri  ; estadoSiguiente.leer_ri            ; estadoSiguiente.activar_leer_ri  ; control[0]  ; 0.000        ; 2.722      ; 2.684      ;
; -0.519 ; estadoSiguiente.escribir_op2     ; estadoSiguiente.activar_leer_op2   ; estadoSiguiente.escribir_op2     ; control[0]  ; -0.500       ; 2.742      ; 2.333      ;
; -0.367 ; estadoSiguiente.leer_ri          ; estadoSiguiente.incrementar_pc     ; estadoSiguiente.leer_ri          ; control[0]  ; -0.500       ; 2.718      ; 2.461      ;
; -0.299 ; estadoSiguiente.escribir_op1     ; estadoSiguiente.activar_leer_op1   ; estadoSiguiente.escribir_op1     ; control[0]  ; -0.500       ; 2.730      ; 2.541      ;
; -0.260 ; estadoSiguiente.incrementar_pc   ; estadoSiguiente.activar_esc_data   ; estadoSiguiente.incrementar_pc   ; control[0]  ; 0.000        ; 2.731      ; 3.081      ;
; -0.224 ; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_pc    ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 2.724      ; 2.610      ;
; -0.148 ; estadoSiguiente.activar_leer_ri  ; estadoSiguiente.leer_ri            ; estadoSiguiente.activar_leer_ri  ; control[0]  ; -0.500       ; 2.722      ; 2.684      ;
; -0.126 ; estadoSiguiente.espera           ; registro8b:r_data|registro[0]      ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.731      ; 3.215      ;
; -0.126 ; estadoSiguiente.espera           ; registro8b:r_data|registro[1]      ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.731      ; 3.215      ;
; -0.126 ; estadoSiguiente.espera           ; registro8b:r_data|registro[2]      ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.731      ; 3.215      ;
; -0.126 ; estadoSiguiente.espera           ; registro8b:r_data|registro[3]      ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.731      ; 3.215      ;
; -0.126 ; estadoSiguiente.espera           ; registro8b:r_data|registro[4]      ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.731      ; 3.215      ;
; -0.126 ; estadoSiguiente.espera           ; registro8b:r_data|registro[5]      ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.731      ; 3.215      ;
; -0.126 ; estadoSiguiente.espera           ; registro8b:r_data|registro[6]      ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.731      ; 3.215      ;
; -0.126 ; estadoSiguiente.espera           ; registro8b:r_data|registro[7]      ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.731      ; 3.215      ;
; -0.104 ; estadoSiguiente.escribir_data    ; estadoSiguiente.activar_leer_data  ; estadoSiguiente.escribir_data    ; control[0]  ; 0.000        ; 2.731      ; 3.237      ;
; 0.091  ; in_data[2]                       ; registro8b:r_data|registro[2]      ; estadoSiguiente.escribir_data    ; control[0]  ; -0.500       ; 0.211      ; 0.108      ;
; 0.091  ; in_data[4]                       ; registro8b:r_data|registro[4]      ; estadoSiguiente.escribir_data    ; control[0]  ; -0.500       ; 0.211      ; 0.108      ;
; 0.091  ; in_data[6]                       ; registro8b:r_data|registro[6]      ; estadoSiguiente.escribir_data    ; control[0]  ; -0.500       ; 0.211      ; 0.108      ;
; 0.092  ; in_data[1]                       ; registro8b:r_data|registro[1]      ; estadoSiguiente.escribir_data    ; control[0]  ; -0.500       ; 0.210      ; 0.108      ;
; 0.092  ; in_data[3]                       ; registro8b:r_data|registro[3]      ; estadoSiguiente.escribir_data    ; control[0]  ; -0.500       ; 0.210      ; 0.108      ;
; 0.092  ; in_data[5]                       ; registro8b:r_data|registro[5]      ; estadoSiguiente.escribir_data    ; control[0]  ; -0.500       ; 0.210      ; 0.108      ;
; 0.093  ; in_data[0]                       ; registro8b:r_data|registro[0]      ; estadoSiguiente.escribir_data    ; control[0]  ; -0.500       ; 0.209      ; 0.108      ;
; 0.237  ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[0] ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 2.742      ; 3.589      ;
; 0.237  ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[1] ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 2.742      ; 3.589      ;
; 0.237  ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[2] ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 2.742      ; 3.589      ;
; 0.237  ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[3] ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 2.742      ; 3.589      ;
; 0.237  ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[4] ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 2.742      ; 3.589      ;
; 0.240  ; estadoSiguiente.incrementar_pc   ; estadoSiguiente.activar_esc_data   ; estadoSiguiente.incrementar_pc   ; control[0]  ; -0.500       ; 2.731      ; 3.081      ;
; 0.243  ; Selector11~1                     ; registro8b:r_data|registro[0]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 1.890      ; 1.939      ;
; 0.243  ; Selector11~1                     ; registro8b:r_data|registro[1]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 1.890      ; 1.939      ;
; 0.243  ; Selector11~1                     ; registro8b:r_data|registro[2]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 1.890      ; 1.939      ;
; 0.243  ; Selector11~1                     ; registro8b:r_data|registro[3]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 1.890      ; 1.939      ;
; 0.243  ; Selector11~1                     ; registro8b:r_data|registro[4]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 1.890      ; 1.939      ;
; 0.243  ; Selector11~1                     ; registro8b:r_data|registro[5]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 1.890      ; 1.939      ;
; 0.243  ; Selector11~1                     ; registro8b:r_data|registro[6]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 1.890      ; 1.939      ;
; 0.243  ; Selector11~1                     ; registro8b:r_data|registro[7]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 1.890      ; 1.939      ;
; 0.328  ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[4]        ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 2.729      ; 3.667      ;
; 0.328  ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[0]        ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 2.729      ; 3.667      ;
; 0.328  ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[3]        ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 2.729      ; 3.667      ;
; 0.328  ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[1]        ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 2.729      ; 3.667      ;
; 0.328  ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[2]        ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 2.729      ; 3.667      ;
; 0.328  ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[7]        ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 2.729      ; 3.667      ;
; 0.338  ; estadoSiguiente.espera           ; registro8b:r_pc|registro[1]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.724      ; 3.672      ;
; 0.338  ; estadoSiguiente.espera           ; registro8b:r_pc|registro[3]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.724      ; 3.672      ;
; 0.338  ; estadoSiguiente.espera           ; registro8b:r_pc|registro[4]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.724      ; 3.672      ;
; 0.338  ; estadoSiguiente.espera           ; registro8b:r_pc|registro[7]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.724      ; 3.672      ;
; 0.338  ; estadoSiguiente.espera           ; registro8b:r_pc|registro[5]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.724      ; 3.672      ;
; 0.374  ; estadoSiguiente.espera           ; registro8b:r_data|registro[0]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 2.731      ; 3.215      ;
; 0.374  ; estadoSiguiente.espera           ; registro8b:r_data|registro[1]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 2.731      ; 3.215      ;
; 0.374  ; estadoSiguiente.espera           ; registro8b:r_data|registro[2]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 2.731      ; 3.215      ;
; 0.374  ; estadoSiguiente.espera           ; registro8b:r_data|registro[3]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 2.731      ; 3.215      ;
; 0.374  ; estadoSiguiente.espera           ; registro8b:r_data|registro[4]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 2.731      ; 3.215      ;
; 0.374  ; estadoSiguiente.espera           ; registro8b:r_data|registro[5]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 2.731      ; 3.215      ;
; 0.374  ; estadoSiguiente.espera           ; registro8b:r_data|registro[6]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 2.731      ; 3.215      ;
; 0.374  ; estadoSiguiente.espera           ; registro8b:r_data|registro[7]      ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 2.731      ; 3.215      ;
; 0.396  ; estadoSiguiente.escribir_data    ; estadoSiguiente.activar_leer_data  ; estadoSiguiente.escribir_data    ; control[0]  ; -0.500       ; 2.731      ; 3.237      ;
; 0.413  ; estadoSiguiente.incrementar_pc   ; op_a_cargar                        ; estadoSiguiente.incrementar_pc   ; control[0]  ; 0.000        ; 2.740      ; 3.763      ;
; 0.499  ; op_a_cargar                      ; op_a_cargar                        ; control[0]                       ; control[0]  ; 0.000        ; 0.000      ; 0.805      ;
; 0.507  ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[4]        ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 2.729      ; 3.846      ;
; 0.507  ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[0]        ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 2.729      ; 3.846      ;
; 0.507  ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[3]        ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 2.729      ; 3.846      ;
; 0.507  ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[1]        ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 2.729      ; 3.846      ;
; 0.507  ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[2]        ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 2.729      ; 3.846      ;
; 0.507  ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[7]        ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 2.729      ; 3.846      ;
; 0.541  ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[6]        ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 2.727      ; 3.878      ;
; 0.541  ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[5]        ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 2.727      ; 3.878      ;
; 0.567  ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[0] ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.742      ; 3.919      ;
; 0.567  ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[1] ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.742      ; 3.919      ;
; 0.567  ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[2] ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.742      ; 3.919      ;
; 0.567  ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[3] ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.742      ; 3.919      ;
; 0.567  ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[4] ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.742      ; 3.919      ;
; 0.569  ; estadoSiguiente.espera           ; registro8b:r_ri|registro[4]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.729      ; 3.908      ;
; 0.569  ; estadoSiguiente.espera           ; registro8b:r_ri|registro[0]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.729      ; 3.908      ;
; 0.569  ; estadoSiguiente.espera           ; registro8b:r_ri|registro[3]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.729      ; 3.908      ;
; 0.569  ; estadoSiguiente.espera           ; registro8b:r_ri|registro[1]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.729      ; 3.908      ;
; 0.569  ; estadoSiguiente.espera           ; registro8b:r_ri|registro[2]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.729      ; 3.908      ;
; 0.569  ; estadoSiguiente.espera           ; registro8b:r_ri|registro[7]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.729      ; 3.908      ;
; 0.602  ; estadoSiguiente.espera           ; registro8b:r_pc|registro[2]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.724      ; 3.936      ;
; 0.602  ; estadoSiguiente.espera           ; registro8b:r_pc|registro[6]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.724      ; 3.936      ;
; 0.602  ; estadoSiguiente.espera           ; registro8b:r_pc|registro[0]        ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 2.724      ; 3.936      ;
; 0.607  ; in_ri[4]                         ; registro8b:r_ri|registro[4]        ; estadoSiguiente.escribir_op1     ; control[0]  ; -0.500       ; -0.305     ; 0.108      ;
; 0.608  ; in_ri[7]                         ; registro8b:r_ri|registro[7]        ; estadoSiguiente.escribir_op1     ; control[0]  ; -0.500       ; -0.306     ; 0.108      ;
; 0.612  ; in_ri[0]                         ; registro8b:r_ri|registro[0]        ; estadoSiguiente.escribir_op1     ; control[0]  ; -0.500       ; -0.310     ; 0.108      ;
; 0.613  ; in_ri[2]                         ; registro8b:r_ri|registro[2]        ; estadoSiguiente.escribir_op1     ; control[0]  ; -0.500       ; -0.311     ; 0.108      ;
; 0.614  ; in_ri[3]                         ; registro8b:r_ri|registro[3]        ; estadoSiguiente.escribir_op1     ; control[0]  ; -0.500       ; -0.312     ; 0.108      ;
; 0.614  ; in_ri[1]                         ; registro8b:r_ri|registro[1]        ; estadoSiguiente.escribir_op1     ; control[0]  ; -0.500       ; -0.312     ; 0.108      ;
; 0.615  ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[5] ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 2.730      ; 3.955      ;
+--------+----------------------------------+------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.564 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.159      ; 1.899      ;
; -1.559 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.153      ; 1.898      ;
; -1.552 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.159      ; 1.911      ;
; -1.550 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.158      ; 1.912      ;
; -1.547 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.157      ; 1.914      ;
; -1.545 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.152      ; 1.911      ;
; -1.480 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.159      ; 1.983      ;
; -1.477 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.159      ; 1.986      ;
; -1.477 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.153      ; 1.980      ;
; -1.473 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.158      ; 1.989      ;
; -1.472 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.152      ; 1.984      ;
; -1.472 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 3.157      ; 1.989      ;
; -1.431 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.859      ; 1.732      ;
; -1.430 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.855      ; 1.729      ;
; -1.309 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.855      ; 1.850      ;
; -1.305 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 2.859      ; 1.858      ;
; -1.064 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.159      ; 1.899      ;
; -1.059 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.153      ; 1.898      ;
; -1.052 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.159      ; 1.911      ;
; -1.050 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.158      ; 1.912      ;
; -1.047 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.157      ; 1.914      ;
; -1.045 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.152      ; 1.911      ;
; -0.980 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.159      ; 1.983      ;
; -0.977 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.159      ; 1.986      ;
; -0.977 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.153      ; 1.980      ;
; -0.973 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.158      ; 1.989      ;
; -0.972 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.152      ; 1.984      ;
; -0.972 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 3.157      ; 1.989      ;
; -0.931 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.859      ; 1.732      ;
; -0.930 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.855      ; 1.729      ;
; -0.809 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.855      ; 1.850      ;
; -0.805 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 2.859      ; 1.858      ;
; 0.634  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.807      ; 0.941      ;
; 0.638  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.812      ; 0.950      ;
; 0.640  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.813      ; 0.953      ;
; 0.643  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.808      ; 0.951      ;
; 0.921  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.806      ; 1.227      ;
; 1.003  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.620      ; 1.123      ;
; 1.003  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.622      ; 1.125      ;
; 1.008  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.621      ; 1.129      ;
; 5.975  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.282      ; 5.757      ;
; 5.975  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.282      ; 5.757      ;
; 5.975  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.282      ; 5.757      ;
; 5.975  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.282      ; 5.757      ;
; 5.975  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.282      ; 5.757      ;
; 5.975  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.282      ; 5.757      ;
; 5.987  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.775      ;
; 5.987  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.775      ;
; 5.987  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.775      ;
; 5.987  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.775      ;
; 5.987  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.775      ;
; 5.987  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.775      ;
; 6.082  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.870      ;
; 6.082  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.870      ;
; 6.082  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.870      ;
; 6.082  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.870      ;
; 6.082  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.870      ;
; 6.082  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.288      ; 5.870      ;
; 6.088  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.281      ; 5.869      ;
; 6.088  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.281      ; 5.869      ;
; 6.088  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.281      ; 5.869      ;
; 6.088  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.281      ; 5.869      ;
; 6.088  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.281      ; 5.869      ;
; 6.088  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.281      ; 5.869      ;
; 6.222  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.016     ; 5.706      ;
; 6.222  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.016     ; 5.706      ;
; 6.222  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.016     ; 5.706      ;
; 6.222  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.016     ; 5.706      ;
; 6.222  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.016     ; 5.706      ;
; 6.222  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.016     ; 5.706      ;
; 6.333  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.012     ; 5.821      ;
; 6.333  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.012     ; 5.821      ;
; 6.333  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.012     ; 5.821      ;
; 6.333  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.012     ; 5.821      ;
; 6.333  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.012     ; 5.821      ;
; 6.333  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.012     ; 5.821      ;
; 6.498  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.286      ; 6.284      ;
; 6.498  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.286      ; 6.284      ;
; 6.498  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.286      ; 6.284      ;
; 6.498  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.286      ; 6.284      ;
; 6.498  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.286      ; 6.284      ;
; 6.498  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.286      ; 6.284      ;
; 6.537  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.287      ; 6.324      ;
; 6.537  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.287      ; 6.324      ;
; 6.537  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.287      ; 6.324      ;
; 6.537  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.287      ; 6.324      ;
; 6.537  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.287      ; 6.324      ;
; 6.537  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.287      ; 6.324      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -1.446 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.041      ; 1.899      ;
; -1.441 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.035      ; 1.898      ;
; -1.434 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.041      ; 1.911      ;
; -1.432 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.040      ; 1.912      ;
; -1.429 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.039      ; 1.914      ;
; -1.427 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.034      ; 1.911      ;
; -1.362 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.041      ; 1.983      ;
; -1.359 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.041      ; 1.986      ;
; -1.359 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.035      ; 1.980      ;
; -1.355 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.040      ; 1.989      ;
; -1.354 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.034      ; 1.984      ;
; -1.354 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 3.039      ; 1.989      ;
; -1.313 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.741      ; 1.732      ;
; -1.312 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.737      ; 1.729      ;
; -1.191 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.737      ; 1.850      ;
; -1.187 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 2.741      ; 1.858      ;
; -0.946 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.041      ; 1.899      ;
; -0.941 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.035      ; 1.898      ;
; -0.934 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.041      ; 1.911      ;
; -0.932 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.040      ; 1.912      ;
; -0.929 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.039      ; 1.914      ;
; -0.927 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.034      ; 1.911      ;
; -0.862 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.041      ; 1.983      ;
; -0.859 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.041      ; 1.986      ;
; -0.859 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.035      ; 1.980      ;
; -0.855 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.040      ; 1.989      ;
; -0.854 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.034      ; 1.984      ;
; -0.854 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 3.039      ; 1.989      ;
; -0.813 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.741      ; 1.732      ;
; -0.812 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.737      ; 1.729      ;
; -0.691 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.737      ; 1.850      ;
; -0.687 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 2.741      ; 1.858      ;
; 0.494  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.954      ; 0.948      ;
; 0.711  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.954      ; 1.165      ;
; 0.733  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.967      ; 1.200      ;
; 0.799  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.952      ; 1.251      ;
; 0.806  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.952      ; 1.258      ;
; 0.824  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.966      ; 1.290      ;
; 1.170  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.954      ; 1.624      ;
; 1.238  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.969      ; 1.707      ;
; 6.093  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.164      ; 5.757      ;
; 6.093  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.164      ; 5.757      ;
; 6.093  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.164      ; 5.757      ;
; 6.093  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.164      ; 5.757      ;
; 6.093  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.164      ; 5.757      ;
; 6.093  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.164      ; 5.757      ;
; 6.105  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.775      ;
; 6.105  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.775      ;
; 6.105  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.775      ;
; 6.105  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.775      ;
; 6.105  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.775      ;
; 6.105  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.775      ;
; 6.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.870      ;
; 6.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.870      ;
; 6.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.870      ;
; 6.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.870      ;
; 6.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.870      ;
; 6.200  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.170      ; 5.870      ;
; 6.206  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.163      ; 5.869      ;
; 6.206  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.163      ; 5.869      ;
; 6.206  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.163      ; 5.869      ;
; 6.206  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.163      ; 5.869      ;
; 6.206  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.163      ; 5.869      ;
; 6.206  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.163      ; 5.869      ;
; 6.340  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.134     ; 5.706      ;
; 6.340  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.134     ; 5.706      ;
; 6.340  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.134     ; 5.706      ;
; 6.340  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.134     ; 5.706      ;
; 6.340  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.134     ; 5.706      ;
; 6.340  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.134     ; 5.706      ;
; 6.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 5.821      ;
; 6.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 5.821      ;
; 6.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 5.821      ;
; 6.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 5.821      ;
; 6.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 5.821      ;
; 6.451  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.130     ; 5.821      ;
; 6.616  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.168      ; 6.284      ;
; 6.616  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.168      ; 6.284      ;
; 6.616  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.168      ; 6.284      ;
; 6.616  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.168      ; 6.284      ;
; 6.616  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.168      ; 6.284      ;
; 6.616  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.168      ; 6.284      ;
; 6.655  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.169      ; 6.324      ;
; 6.655  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.169      ; 6.324      ;
; 6.655  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.169      ; 6.324      ;
; 6.655  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.169      ; 6.324      ;
; 6.655  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.169      ; 6.324      ;
; 6.655  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.169      ; 6.324      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.leer_ri'                                                                                                          ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; 1.339 ; registro8b:r_operador1|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.997      ; 1.836      ;
; 1.343 ; registro8b:r_operador1|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.996      ; 1.839      ;
; 1.349 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.842      ; 1.691      ;
; 1.684 ; registro8b:r_operador2|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.821      ; 2.005      ;
; 1.687 ; registro8b:r_operador2|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.840      ; 2.027      ;
; 1.688 ; registro8b:r_operador1|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.819      ; 2.007      ;
; 1.696 ; registro8b:r_operador2|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.820      ; 2.016      ;
; 1.796 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.819      ; 2.115      ;
; 1.919 ; registro8b:r_operador2|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.842      ; 2.261      ;
; 1.921 ; registro8b:r_operador1|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.841      ; 2.262      ;
; 2.095 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.819      ; 2.414      ;
; 2.203 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.000      ; 2.703      ;
; 2.292 ; op_a_cargar                             ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.818      ; 2.610      ;
; 2.301 ; op_a_cargar                             ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.819      ; 2.620      ;
; 2.323 ; registro8b:r_operador1|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.840      ; 2.663      ;
; 2.351 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.841      ; 2.692      ;
; 2.372 ; registro8b:r_operador1|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.821      ; 2.693      ;
; 2.405 ; registro8b:r_operador2|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.997      ; 2.902      ;
; 2.411 ; op_a_cargar                             ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.840      ; 2.751      ;
; 2.413 ; registro8b:r_operador2|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.819      ; 2.732      ;
; 2.418 ; registro8b:r_operador1|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.820      ; 2.738      ;
; 2.445 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.840      ; 2.785      ;
; 2.490 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.820      ; 2.810      ;
; 2.528 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.999      ; 3.027      ;
; 2.557 ; registro8b:r_operador1|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.842      ; 2.899      ;
; 2.558 ; registro8b:r_operador2|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.841      ; 2.899      ;
; 2.624 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.427      ; 2.551      ;
; 2.635 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.425      ; 2.560      ;
; 2.637 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.426      ; 2.563      ;
; 2.641 ; op_a_cargar                             ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.841      ; 2.982      ;
; 2.642 ; op_a_cargar                             ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.842      ; 2.984      ;
; 2.677 ; op_a_cargar                             ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.820      ; 2.997      ;
; 2.718 ; op_a_cargar                             ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 1.000      ; 3.218      ;
; 2.721 ; op_a_cargar                             ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.999      ; 3.220      ;
; 2.768 ; registro8b:r_operador2|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.996      ; 3.264      ;
; 2.883 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.607      ; 2.990      ;
; 2.883 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.606      ; 2.989      ;
; 2.993 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.447      ; 2.940      ;
; 3.227 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.449      ; 3.176      ;
; 3.228 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.448      ; 3.176      ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; 6.082 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.349     ; 5.233      ;
; 6.082 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.349     ; 5.233      ;
; 6.082 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.349     ; 5.233      ;
; 6.082 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.349     ; 5.233      ;
; 6.082 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.349     ; 5.233      ;
; 6.082 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.349     ; 5.233      ;
; 6.083 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.232      ;
; 6.083 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.232      ;
; 6.083 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.232      ;
; 6.083 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.232      ;
; 6.083 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.232      ;
; 6.083 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.232      ;
; 6.086 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.236      ;
; 6.086 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.236      ;
; 6.086 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.236      ;
; 6.086 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.236      ;
; 6.086 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.236      ;
; 6.086 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.236      ;
; 6.116 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.265      ;
; 6.116 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.265      ;
; 6.116 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.265      ;
; 6.116 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.265      ;
; 6.116 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.265      ;
; 6.116 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.265      ;
; 6.140 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.289      ;
; 6.140 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.289      ;
; 6.140 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.289      ;
; 6.140 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.289      ;
; 6.140 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.289      ;
; 6.140 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.351     ; 5.289      ;
; 6.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.293      ;
; 6.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.293      ;
; 6.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.293      ;
; 6.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.293      ;
; 6.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.293      ;
; 6.143 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.293      ;
; 6.180 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.330      ;
; 6.180 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.330      ;
; 6.180 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.330      ;
; 6.180 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.330      ;
; 6.180 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.330      ;
; 6.180 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.350     ; 5.330      ;
; 6.273 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.418     ; 5.355      ;
; 6.273 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.418     ; 5.355      ;
; 6.273 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.418     ; 5.355      ;
; 6.273 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.418     ; 5.355      ;
; 6.273 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.418     ; 5.355      ;
; 6.273 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.418     ; 5.355      ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.espera'                                                                                                                ;
+--------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node      ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; -4.391 ; estadoSiguiente.reset_pc          ; Selector7~1  ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.680     ; 1.787      ;
; -4.152 ; estadoSiguiente.activar_leer_data ; Selector11~1 ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.890     ; 1.341      ;
; -3.773 ; estadoSiguiente.activar_esc_data  ; Selector11~1 ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.890     ; 0.962      ;
; -3.433 ; estadoSiguiente.activar_leer_pc   ; Selector7~1  ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.121     ; 1.388      ;
; -1.740 ; estadoSiguiente.incrementar_pc    ; Selector7~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 0.500        ; 1.603      ; 2.723      ;
; -1.240 ; estadoSiguiente.incrementar_pc    ; Selector7~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 1.000        ; 1.603      ; 2.723      ;
+--------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_op1'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -4.145 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_leer_op1 ; 0.500        ; -1.329     ; 1.363      ;
; -1.609 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op1 ; 0.500        ; 1.401      ; 1.861      ;
; -1.109 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op1 ; 1.000        ; 1.401      ; 1.861      ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -3.767 ; estadoSiguiente.activar_esc_ri ; Selector4~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; 0.500        ; -0.989     ; 1.896      ;
; -1.024 ; estadoSiguiente.espera         ; Selector4~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.738      ; 2.184      ;
; -0.580 ; estadoSiguiente.escribir_op2   ; Selector4~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.738      ; 1.740      ;
; -0.524 ; estadoSiguiente.espera         ; Selector4~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.738      ; 2.184      ;
; -0.401 ; estadoSiguiente.escribir_op1   ; Selector4~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 1.738      ; 1.561      ;
; -0.080 ; estadoSiguiente.escribir_op2   ; Selector4~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.738      ; 1.740      ;
; 0.099  ; estadoSiguiente.escribir_op1   ; Selector4~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 1.738      ; 1.561      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'estadoSiguiente.activar_leer_op2'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -3.649 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_leer_op2 ; 0.500        ; -1.515     ; 1.380      ;
; -1.088 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op2 ; 0.500        ; 1.227      ; 1.865      ;
; -0.588 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op2 ; 1.000        ; 1.227      ; 1.865      ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_ri'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -0.481 ; estadoSiguiente.escribir_op1   ; Selector4~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.738      ; 1.561      ;
; -0.302 ; estadoSiguiente.escribir_op2   ; Selector4~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.738      ; 1.740      ;
; 0.019  ; estadoSiguiente.escribir_op1   ; Selector4~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.738      ; 1.561      ;
; 0.142  ; estadoSiguiente.espera         ; Selector4~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.000        ; 1.738      ; 2.184      ;
; 0.198  ; estadoSiguiente.escribir_op2   ; Selector4~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.738      ; 1.740      ;
; 0.642  ; estadoSiguiente.espera         ; Selector4~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; -0.500       ; 1.738      ; 2.184      ;
; 3.385  ; estadoSiguiente.activar_esc_ri ; Selector4~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; -0.500       ; -0.989     ; 1.896      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_op1'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; 0.156 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op1 ; 0.000        ; 1.401      ; 1.861      ;
; 0.656 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op1 ; -0.500       ; 1.401      ; 1.861      ;
; 3.192 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_leer_op1 ; -0.500       ; -1.329     ; 1.363      ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.activar_leer_op2'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; 0.334 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op2 ; 0.000        ; 1.227      ; 1.865      ;
; 0.834 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op2 ; -0.500       ; 1.227      ; 1.865      ;
; 3.395 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_leer_op2 ; -0.500       ; -1.515     ; 1.380      ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'estadoSiguiente.espera'                                                                                                                ;
+-------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node      ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; 0.816 ; estadoSiguiente.incrementar_pc    ; Selector7~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 0.000        ; 1.603      ; 2.723      ;
; 1.316 ; estadoSiguiente.incrementar_pc    ; Selector7~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; -0.500       ; 1.603      ; 2.723      ;
; 3.009 ; estadoSiguiente.activar_leer_pc   ; Selector7~1  ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.121     ; 1.388      ;
; 3.352 ; estadoSiguiente.activar_esc_data  ; Selector11~1 ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.890     ; 0.962      ;
; 3.731 ; estadoSiguiente.activar_leer_data ; Selector11~1 ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.890     ; 1.341      ;
; 3.967 ; estadoSiguiente.reset_pc          ; Selector7~1  ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.680     ; 1.787      ;
+-------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -2.567 ; 0.500        ; 3.067          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.941 ; 1.000        ; 2.941          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op2                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op2                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_pc                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_pc                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ram                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ram                                                                    ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ri                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ri                                                                     ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_data                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_data                                                                       ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_op1                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_op1                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_op2                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_op2                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_op1                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_op1                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_op2                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_op2                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.742 ; 0.500        ; 1.242          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ri                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_op1'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op1 ; Rise       ; Selector13~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op1 ; Rise       ; Selector13~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op1 ; Rise       ; estadoSiguiente.activar_leer_op1|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op1 ; Rise       ; estadoSiguiente.activar_leer_op1|regout ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_op2'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op2 ; Rise       ; Selector15~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op2 ; Rise       ; Selector15~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op2 ; Rise       ; estadoSiguiente.activar_leer_op2|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op2 ; Rise       ; estadoSiguiente.activar_leer_op2|regout ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector4~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector4~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr32~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr32~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr32~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr32~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|dataa                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr32~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr32~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr32~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr32~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|dataa                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector11~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector11~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector11~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector11~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector7~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector7~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector7~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector7~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr29~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr29~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0|dataa                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0|dataa                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'                                                                        ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; WideOr2~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; WideOr2~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datad          ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 7.565  ; 7.565  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 4.691  ; 4.691  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 7.565  ; 7.565  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 4.596  ; 4.596  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 4.194  ; 4.194  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 4.184  ; 4.184  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 3.727  ; 3.727  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 4.596  ; 4.596  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 4.044  ; 4.044  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.094  ; 0.094  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.383  ; 0.383  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.238 ; -0.238 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 4.253  ; 4.253  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 3.851  ; 3.851  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 3.841  ; 3.841  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 3.384  ; 3.384  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 4.253  ; 4.253  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 3.701  ; 3.701  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -0.249 ; -0.249 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.040  ; 0.040  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.581 ; -0.581 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -4.423 ; -4.423 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -4.423 ; -4.423 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -4.583 ; -4.583 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 1.183  ; 1.183  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -3.246 ; -3.246 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -3.236 ; -3.236 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -2.781 ; -2.781 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -3.388 ; -3.388 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -3.093 ; -3.093 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 1.100  ; 1.100  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 1.115  ; 1.115  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 1.183  ; 1.183  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.526  ; 1.526  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -2.903 ; -2.903 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -2.893 ; -2.893 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -2.438 ; -2.438 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -3.045 ; -3.045 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -2.750 ; -2.750 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 1.443  ; 1.443  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 1.458  ; 1.458  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 1.526  ; 1.526  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 8.873 ; 8.873 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 8.873 ; 8.873 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 8.072 ; 8.072 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 8.303 ; 8.303 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 8.100 ; 8.100 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 8.252 ; 8.252 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 8.332 ; 8.332 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 8.693 ; 8.693 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 8.068 ; 8.068 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 8.068 ; 8.068 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 8.873 ; 8.873 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 8.072 ; 8.072 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 8.303 ; 8.303 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 8.100 ; 8.100 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 8.252 ; 8.252 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 8.332 ; 8.332 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 8.693 ; 8.693 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 8.068 ; 8.068 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; estadoSiguiente.escribir_op1   ; -3.190 ; -27.351       ;
; estadoSiguiente.escribir_op2   ; -3.149 ; -27.413       ;
; estadoSiguiente.escribir_data  ; -2.786 ; -21.713       ;
; control[0]                     ; -1.460 ; -31.157       ;
; estadoSiguiente.leer_ri        ; -1.044 ; -7.118        ;
; estadoSiguiente.incrementar_pc ; -0.640 ; -4.071        ;
; estadoSiguiente.escribir_ram   ; -0.157 ; -0.561        ;
+--------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; control[0]                     ; -1.237 ; -25.622       ;
; estadoSiguiente.incrementar_pc ; -1.219 ; -8.581        ;
; estadoSiguiente.escribir_ram   ; -1.163 ; -8.735        ;
; estadoSiguiente.escribir_op2   ; -0.453 ; -3.489        ;
; estadoSiguiente.escribir_op1   ; -0.412 ; -3.161        ;
; estadoSiguiente.leer_ri        ; 1.146  ; 0.000         ;
; estadoSiguiente.escribir_data  ; 3.288  ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Recovery Summary                               ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; estadoSiguiente.espera           ; -1.522 ; -2.948        ;
; estadoSiguiente.activar_leer_op1 ; -1.515 ; -1.515        ;
; estadoSiguiente.activar_leer_ri  ; -1.446 ; -1.446        ;
; estadoSiguiente.activar_leer_op2 ; -1.375 ; -1.375        ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Removal Summary                                ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; estadoSiguiente.activar_leer_ri  ; -0.136 ; -0.136        ;
; estadoSiguiente.activar_leer_op1 ; 0.055  ; 0.000         ;
; estadoSiguiente.activar_leer_op2 ; 0.109  ; 0.000         ;
; estadoSiguiente.espera           ; 0.271  ; 0.000         ;
+----------------------------------+--------+---------------+


+-----------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                    ;
+----------------------------------+--------+---------------+
; Clock                            ; Slack  ; End Point TNS ;
+----------------------------------+--------+---------------+
; control[0]                       ; -1.627 ; -199.746      ;
; estadoSiguiente.activar_leer_op1 ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_op2 ; 0.500  ; 0.000         ;
; estadoSiguiente.activar_leer_ri  ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_data    ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op1     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_op2     ; 0.500  ; 0.000         ;
; estadoSiguiente.escribir_ram     ; 0.500  ; 0.000         ;
; estadoSiguiente.espera           ; 0.500  ; 0.000         ;
; estadoSiguiente.incrementar_pc   ; 0.500  ; 0.000         ;
; estadoSiguiente.leer_ri          ; 0.500  ; 0.000         ;
+----------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.190 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.727      ;
; -3.190 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.727      ;
; -3.190 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.727      ;
; -3.190 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.727      ;
; -3.190 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.727      ;
; -3.190 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.727      ;
; -3.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.569     ; 2.709      ;
; -3.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.569     ; 2.709      ;
; -3.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.569     ; 2.709      ;
; -3.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.569     ; 2.709      ;
; -3.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.569     ; 2.709      ;
; -3.173 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.569     ; 2.709      ;
; -3.134 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.663     ; 2.578      ;
; -3.134 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.663     ; 2.578      ;
; -3.134 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.663     ; 2.578      ;
; -3.134 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.663     ; 2.578      ;
; -3.134 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.663     ; 2.578      ;
; -3.134 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.663     ; 2.578      ;
; -3.126 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.583      ;
; -3.126 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.583      ;
; -3.126 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.583      ;
; -3.126 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.583      ;
; -3.126 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.583      ;
; -3.126 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.568     ; 2.583      ;
; -3.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.668     ; 2.545      ;
; -3.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.668     ; 2.545      ;
; -3.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.668     ; 2.545      ;
; -3.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.668     ; 2.545      ;
; -3.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.668     ; 2.545      ;
; -3.120 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.668     ; 2.545      ;
; -3.097 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.567     ; 2.568      ;
; -3.097 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.567     ; 2.568      ;
; -3.097 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.567     ; 2.568      ;
; -3.097 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.567     ; 2.568      ;
; -3.097 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.567     ; 2.568      ;
; -3.097 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.567     ; 2.568      ;
; -3.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.577     ; 2.582      ;
; -3.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.577     ; 2.582      ;
; -3.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.577     ; 2.582      ;
; -3.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.577     ; 2.582      ;
; -3.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.577     ; 2.582      ;
; -3.051 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.577     ; 2.582      ;
; -3.024 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.575     ; 2.557      ;
; -3.024 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.575     ; 2.557      ;
; -3.024 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.575     ; 2.557      ;
; -3.024 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.575     ; 2.557      ;
; -3.024 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.575     ; 2.557      ;
; -3.024 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; -0.575     ; 2.557      ;
; -0.422 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.054      ; 0.575      ;
; -0.393 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.043      ; 0.547      ;
; -0.291 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.055      ; 0.456      ;
; -0.283 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.042      ; 0.438      ;
; -0.282 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.042      ; 0.434      ;
; -0.280 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.043      ; 0.423      ;
; -0.276 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.056      ; 0.443      ;
; -0.209 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.043      ; 0.352      ;
; 0.391  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.910      ; 0.685      ;
; 0.393  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.810      ; 0.651      ;
; 0.406  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.911      ; 0.684      ;
; 0.407  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.815      ; 0.656      ;
; 0.431  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.910      ; 0.645      ;
; 0.450  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.911      ; 0.640      ;
; 0.457  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.810      ; 0.587      ;
; 0.467  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.901      ; 0.683      ;
; 0.469  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.909      ; 0.686      ;
; 0.469  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.910      ; 0.687      ;
; 0.470  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.903      ; 0.682      ;
; 0.476  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.815      ; 0.587      ;
; 0.506  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.901      ; 0.644      ;
; 0.508  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.909      ; 0.647      ;
; 0.508  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.910      ; 0.648      ;
; 0.514  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.500        ; 0.903      ; 0.638      ;
; 0.891  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.910      ; 0.685      ;
; 0.893  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.810      ; 0.651      ;
; 0.906  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.911      ; 0.684      ;
; 0.907  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.815      ; 0.656      ;
; 0.931  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.910      ; 0.645      ;
; 0.950  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.911      ; 0.640      ;
; 0.957  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.810      ; 0.587      ;
; 0.967  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.901      ; 0.683      ;
; 0.969  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.909      ; 0.686      ;
; 0.969  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.910      ; 0.687      ;
; 0.970  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.903      ; 0.682      ;
; 0.976  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.815      ; 0.587      ;
; 1.006  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.901      ; 0.644      ;
; 1.008  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.909      ; 0.647      ;
; 1.008  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.910      ; 0.648      ;
; 1.014  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 1.000        ; 0.903      ; 0.638      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -3.149 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.727      ;
; -3.149 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.727      ;
; -3.149 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.727      ;
; -3.149 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.727      ;
; -3.149 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.727      ;
; -3.149 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.727      ;
; -3.132 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.528     ; 2.709      ;
; -3.132 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.528     ; 2.709      ;
; -3.132 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.528     ; 2.709      ;
; -3.132 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.528     ; 2.709      ;
; -3.132 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.528     ; 2.709      ;
; -3.132 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.528     ; 2.709      ;
; -3.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.622     ; 2.578      ;
; -3.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.622     ; 2.578      ;
; -3.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.622     ; 2.578      ;
; -3.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.622     ; 2.578      ;
; -3.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.622     ; 2.578      ;
; -3.093 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.622     ; 2.578      ;
; -3.085 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.583      ;
; -3.085 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.583      ;
; -3.085 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.583      ;
; -3.085 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.583      ;
; -3.085 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.583      ;
; -3.085 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.527     ; 2.583      ;
; -3.079 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.627     ; 2.545      ;
; -3.079 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.627     ; 2.545      ;
; -3.079 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.627     ; 2.545      ;
; -3.079 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.627     ; 2.545      ;
; -3.079 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.627     ; 2.545      ;
; -3.079 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.627     ; 2.545      ;
; -3.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.526     ; 2.568      ;
; -3.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.526     ; 2.568      ;
; -3.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.526     ; 2.568      ;
; -3.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.526     ; 2.568      ;
; -3.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.526     ; 2.568      ;
; -3.056 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.526     ; 2.568      ;
; -3.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.536     ; 2.582      ;
; -3.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.536     ; 2.582      ;
; -3.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.536     ; 2.582      ;
; -3.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.536     ; 2.582      ;
; -3.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.536     ; 2.582      ;
; -3.010 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.536     ; 2.582      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.534     ; 2.557      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.534     ; 2.557      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.534     ; 2.557      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.534     ; 2.557      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.534     ; 2.557      ;
; -2.983 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.534     ; 2.557      ;
; -0.537 ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.105     ; 0.408      ;
; -0.394 ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.046     ; 0.456      ;
; -0.363 ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.102     ; 0.411      ;
; -0.358 ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.107     ; 0.407      ;
; -0.297 ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.044     ; 0.353      ;
; -0.297 ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.040     ; 0.355      ;
; -0.296 ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.044     ; 0.349      ;
; -0.284 ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; 0.500        ; -0.042     ; 0.353      ;
; 0.432  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.951      ; 0.685      ;
; 0.434  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.851      ; 0.651      ;
; 0.447  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.952      ; 0.684      ;
; 0.448  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.856      ; 0.656      ;
; 0.472  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.951      ; 0.645      ;
; 0.491  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.952      ; 0.640      ;
; 0.498  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.851      ; 0.587      ;
; 0.508  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.942      ; 0.683      ;
; 0.510  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.950      ; 0.686      ;
; 0.510  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.951      ; 0.687      ;
; 0.511  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.944      ; 0.682      ;
; 0.517  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.856      ; 0.587      ;
; 0.547  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.942      ; 0.644      ;
; 0.549  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.950      ; 0.647      ;
; 0.549  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.951      ; 0.648      ;
; 0.555  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.500        ; 0.944      ; 0.638      ;
; 0.932  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.951      ; 0.685      ;
; 0.934  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.851      ; 0.651      ;
; 0.947  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.952      ; 0.684      ;
; 0.948  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.856      ; 0.656      ;
; 0.972  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.951      ; 0.645      ;
; 0.991  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.952      ; 0.640      ;
; 0.998  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.851      ; 0.587      ;
; 1.008  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.942      ; 0.683      ;
; 1.010  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.950      ; 0.686      ;
; 1.010  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.951      ; 0.687      ;
; 1.011  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.944      ; 0.682      ;
; 1.017  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.856      ; 0.587      ;
; 1.047  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.942      ; 0.644      ;
; 1.049  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.950      ; 0.647      ;
; 1.049  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.951      ; 0.648      ;
; 1.055  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 1.000        ; 0.944      ; 0.638      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; -2.786 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.435     ; 2.462      ;
; -2.786 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.435     ; 2.462      ;
; -2.786 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.435     ; 2.462      ;
; -2.786 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.435     ; 2.462      ;
; -2.786 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.435     ; 2.462      ;
; -2.786 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.435     ; 2.462      ;
; -2.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.453      ;
; -2.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.453      ;
; -2.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.453      ;
; -2.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.453      ;
; -2.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.453      ;
; -2.735 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.453      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.431      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.431      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.431      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.431      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.431      ;
; -2.726 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.431      ;
; -2.711 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.431      ;
; -2.711 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.431      ;
; -2.711 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.431      ;
; -2.711 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.431      ;
; -2.711 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.431      ;
; -2.711 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.431      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.419      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.419      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.419      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.419      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.419      ;
; -2.703 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.419      ;
; -2.693 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.396      ;
; -2.693 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.396      ;
; -2.693 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.396      ;
; -2.693 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.396      ;
; -2.693 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.396      ;
; -2.693 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.392     ; 2.396      ;
; -2.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.399      ;
; -2.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.399      ;
; -2.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.399      ;
; -2.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.399      ;
; -2.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.399      ;
; -2.682 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.393     ; 2.399      ;
; -2.677 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.398      ;
; -2.677 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.398      ;
; -2.677 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.398      ;
; -2.677 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.398      ;
; -2.677 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.398      ;
; -2.677 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; 0.500        ; -0.394     ; 2.398      ;
+--------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'control[0]'                                                                                                                                                                                                                                                                            ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                          ; To Node                                                                                             ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -1.460 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ; control[0]                     ; control[0]  ; 1.000        ; -0.017     ; 2.442      ;
; -0.543 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.588      ;
; -0.543 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.588      ;
; -0.543 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.588      ;
; -0.543 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.588      ;
; -0.543 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.588      ;
; -0.543 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.588      ;
; -0.543 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.588      ;
; -0.543 ; estadoSiguiente.leer_op1                                                                           ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.588      ;
; -0.467 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.499      ;
; -0.467 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.499      ;
; -0.421 ; estadoSiguiente.leer_op2                                                                           ; estadoSiguiente.mostrar_salida                                                                      ; control[0]                     ; control[0]  ; 1.000        ; -0.124     ; 1.329      ;
; -0.419 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 1.439      ;
; -0.419 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 1.439      ;
; -0.419 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 1.439      ;
; -0.397 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.430      ;
; -0.397 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.430      ;
; -0.397 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.430      ;
; -0.397 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.430      ;
; -0.397 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.430      ;
; -0.397 ; estadoSiguiente.activar_esc_ri                                                                     ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.001      ; 1.430      ;
; -0.397 ; in_ram[2]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.366     ; 0.530      ;
; -0.393 ; in_ram[5]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.366     ; 0.526      ;
; -0.375 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.108      ; 1.515      ;
; -0.375 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.108      ; 1.515      ;
; -0.333 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.016      ; 1.381      ;
; -0.333 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.016      ; 1.381      ;
; -0.333 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.016      ; 1.381      ;
; -0.326 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.371      ;
; -0.326 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.371      ;
; -0.326 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.371      ;
; -0.326 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.371      ;
; -0.326 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.371      ;
; -0.326 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.371      ;
; -0.326 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.371      ;
; -0.326 ; estadoSiguiente.activar_esc_op1                                                                    ; registro8b:r_operador1|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.013      ; 1.371      ;
; -0.322 ; in_ram[2]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.291     ; 0.530      ;
; -0.318 ; in_ram[5]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.291     ; 0.526      ;
; -0.305 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.109      ; 1.446      ;
; -0.305 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.109      ; 1.446      ;
; -0.305 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.109      ; 1.446      ;
; -0.305 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.109      ; 1.446      ;
; -0.305 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.109      ; 1.446      ;
; -0.305 ; estadoSiguiente.mostrar_salida                                                                     ; registro8b:r_ri|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.109      ; 1.446      ;
; -0.298 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[5]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 1.318      ;
; -0.298 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[6]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 1.318      ;
; -0.298 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[7]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; -0.012     ; 1.318      ;
; -0.295 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.327      ;
; -0.295 ; estadoSiguiente.leer_op2                                                                           ; registro8b:r_operador2|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.327      ;
; -0.284 ; in_ram[4]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.388     ; 0.395      ;
; -0.253 ; estadoSiguiente.leer_op1                                                                           ; estadoSiguiente.mostrar_salida                                                                      ; control[0]                     ; control[0]  ; 1.000        ; -0.112     ; 1.173      ;
; -0.246 ; in_ram[0]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.334     ; 0.411      ;
; -0.245 ; in_ram[7]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.331     ; 0.413      ;
; -0.244 ; in_ram[6]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.343     ; 0.400      ;
; -0.236 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[1]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.017      ; 1.285      ;
; -0.236 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[3]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.017      ; 1.285      ;
; -0.236 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[4]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.017      ; 1.285      ;
; -0.236 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[7]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.017      ; 1.285      ;
; -0.236 ; estadoSiguiente.reset_pc                                                                           ; registro8b:r_pc|registro[5]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; 0.017      ; 1.285      ;
; -0.230 ; in_ram[1]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ; estadoSiguiente.incrementar_pc ; control[0]  ; 0.500        ; -0.337     ; 0.392      ;
; -0.218 ; estadoSiguiente.activar_esc_data                                                                   ; estadoSiguiente.escribir_data                                                                       ; control[0]                     ; control[0]  ; 1.000        ; 0.004      ; 1.254      ;
; -0.215 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.393     ; 0.321      ;
; -0.211 ; posicion_ram[5]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.389     ; 0.321      ;
; -0.210 ; posicion_ram[1]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.392     ; 0.317      ;
; -0.209 ; in_ram[4]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.313     ; 0.395      ;
; -0.207 ; posicion_ram[2]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.394     ; 0.312      ;
; -0.206 ; posicion_ram[1]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.388     ; 0.317      ;
; -0.204 ; posicion_ram[4]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.393     ; 0.310      ;
; -0.204 ; posicion_ram[0]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.394     ; 0.309      ;
; -0.203 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; estadoSiguiente.activar_esc_data                                                                    ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 1.226      ;
; -0.203 ; posicion_ram[2]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.390     ; 0.312      ;
; -0.203 ; posicion_ram[3]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.392     ; 0.310      ;
; -0.201 ; registro8b:r_ri|data_out[1]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 1.224      ;
; -0.200 ; posicion_ram[4]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.389     ; 0.310      ;
; -0.200 ; posicion_ram[0]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.390     ; 0.309      ;
; -0.199 ; estadoSiguiente.activar_esc_data                                                                   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ; control[0]                     ; control[0]  ; 1.000        ; 0.058      ; 1.256      ;
; -0.199 ; posicion_ram[3]                                                                                    ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.388     ; 0.310      ;
; -0.194 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; estadoSiguiente.activar_esc_data                                                                    ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 1.217      ;
; -0.193 ; estadoSiguiente.activar_leer_pc                                                                    ; registro8b:r_pc|registro[2]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 1.224      ;
; -0.193 ; estadoSiguiente.activar_leer_pc                                                                    ; registro8b:r_pc|registro[6]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 1.224      ;
; -0.193 ; estadoSiguiente.activar_leer_pc                                                                    ; registro8b:r_pc|registro[0]                                                                         ; control[0]                     ; control[0]  ; 1.000        ; -0.001     ; 1.224      ;
; -0.192 ; registro8b:r_ri|data_out[3]~reg0                                                                   ; estadoSiguiente.espera                                                                              ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 1.215      ;
; -0.175 ; registro8b:r_ri|data_out[7]~reg0                                                                   ; estadoSiguiente.activar_esc_data                                                                    ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 1.198      ;
; -0.174 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[0]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.206      ;
; -0.174 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[1]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.206      ;
; -0.174 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[2]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.206      ;
; -0.174 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[3]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.206      ;
; -0.174 ; estadoSiguiente.activar_esc_op2                                                                    ; registro8b:r_operador2|registro[4]                                                                  ; control[0]                     ; control[0]  ; 1.000        ; 0.000      ; 1.206      ;
; -0.173 ; registro8b:r_ri|data_out[5]~reg0                                                                   ; estadoSiguiente.activar_esc_data                                                                    ; control[0]                     ; control[0]  ; 1.000        ; -0.009     ; 1.196      ;
; -0.171 ; in_ram[0]                                                                                          ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ; estadoSiguiente.escribir_ram   ; control[0]  ; 0.500        ; -0.259     ; 0.411      ;
+--------+----------------------------------------------------------------------------------------------------+-----------------------------------------------------------------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.leer_ri'                                                                                                          ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack  ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; -1.044 ; registro8b:r_operador2|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.006      ; 1.040      ;
; -1.036 ; op_a_cargar                             ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.010      ; 1.036      ;
; -1.023 ; op_a_cargar                             ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.036     ; 0.950      ;
; -1.008 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.085      ; 1.056      ;
; -0.998 ; registro8b:r_operador2|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.036     ; 0.925      ;
; -0.950 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.010      ; 0.950      ;
; -0.932 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.036     ; 0.859      ;
; -0.926 ; op_a_cargar                             ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.011      ; 1.035      ;
; -0.884 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.131      ; 1.005      ;
; -0.854 ; registro8b:r_operador1|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.036     ; 0.781      ;
; -0.844 ; op_a_cargar                             ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.046     ; 0.953      ;
; -0.844 ; op_a_cargar                             ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.035     ; 0.948      ;
; -0.833 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.074      ; 1.061      ;
; -0.833 ; registro8b:r_operador2|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.007      ; 0.938      ;
; -0.829 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.074      ; 1.057      ;
; -0.824 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.086      ; 1.049      ;
; -0.821 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.075      ; 1.051      ;
; -0.820 ; registro8b:r_operador1|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.035     ; 0.924      ;
; -0.775 ; op_a_cargar                             ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.036     ; 0.890      ;
; -0.774 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.132      ; 1.004      ;
; -0.768 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.046     ; 0.877      ;
; -0.767 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.036     ; 0.882      ;
; -0.761 ; registro8b:r_operador2|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.047     ; 0.868      ;
; -0.758 ; registro8b:r_operador1|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.047     ; 0.865      ;
; -0.755 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.085      ; 0.991      ;
; -0.753 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.011      ; 0.862      ;
; -0.749 ; registro8b:r_operador1|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.046     ; 0.858      ;
; -0.749 ; registro8b:r_operador1|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.036     ; 0.864      ;
; -0.736 ; op_a_cargar                             ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.047     ; 0.843      ;
; -0.729 ; op_a_cargar                             ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.047     ; 0.836      ;
; -0.672 ; registro8b:r_operador2|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.035     ; 0.776      ;
; -0.662 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.047     ; 0.769      ;
; -0.661 ; registro8b:r_operador1|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.006      ; 0.657      ;
; -0.603 ; registro8b:r_operador2|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.047     ; 0.710      ;
; -0.602 ; registro8b:r_operador2|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.036     ; 0.717      ;
; -0.597 ; registro8b:r_operador1|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.047     ; 0.704      ;
; -0.594 ; registro8b:r_operador2|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.046     ; 0.703      ;
; -0.577 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.047     ; 0.684      ;
; -0.551 ; registro8b:r_operador1|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; 0.007      ; 0.656      ;
; -0.507 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; 0.500        ; -0.035     ; 0.611      ;
+--------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.incrementar_pc'                                                                                                            ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.640 ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.104      ; 1.354      ;
; -0.591 ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.106      ; 1.307      ;
; -0.582 ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.030      ; 1.263      ;
; -0.566 ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.104      ; 1.280      ;
; -0.538 ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.036      ; 1.212      ;
; -0.533 ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.032      ; 1.216      ;
; -0.527 ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.106      ; 1.243      ;
; -0.520 ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.105      ; 1.235      ;
; -0.513 ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.037      ; 1.204      ;
; -0.508 ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.030      ; 1.189      ;
; -0.489 ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.038      ; 1.165      ;
; -0.480 ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.105      ; 1.195      ;
; -0.473 ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.035      ; 1.146      ;
; -0.469 ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.032      ; 1.152      ;
; -0.464 ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.039      ; 1.157      ;
; -0.462 ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.031      ; 1.144      ;
; -0.460 ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.106      ; 1.177      ;
; -0.457 ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.037      ; 1.148      ;
; -0.444 ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.108      ; 1.162      ;
; -0.436 ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.032      ; 1.121      ;
; -0.429 ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.106      ; 1.133      ;
; -0.411 ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.108      ; 1.130      ;
; -0.400 ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.039      ; 1.093      ;
; -0.393 ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.038      ; 1.085      ;
; -0.386 ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.106      ; 1.103      ;
; -0.380 ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.108      ; 1.086      ;
; -0.361 ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.036      ; 1.035      ;
; -0.357 ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.039      ; 1.034      ;
; -0.355 ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.106      ; 1.059      ;
; -0.353 ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.038      ; 1.045      ;
; -0.353 ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.036      ; 1.027      ;
; -0.347 ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.108      ; 1.066      ;
; -0.344 ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.035      ; 1.017      ;
; -0.341 ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.041      ; 1.036      ;
; -0.317 ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.031      ; 0.999      ;
; -0.316 ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.037      ; 0.991      ;
; -0.284 ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.034      ; 0.971      ;
; -0.277 ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.037      ; 0.952      ;
; -0.238 ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.036      ; 0.912      ;
; -0.235 ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.107      ; 0.953      ;
; -0.213 ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.108      ; 0.919      ;
; -0.187 ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.097      ; 0.894      ;
; -0.166 ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.028      ; 0.832      ;
; -0.150 ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 1.000        ; 0.030      ; 0.834      ;
; 1.140  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.898      ; 1.050      ;
; 1.152  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.900      ; 1.042      ;
; 1.163  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.905      ; 1.037      ;
; 1.165  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.904      ; 1.018      ;
; 1.221  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.974      ; 0.992      ;
; 1.231  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.903      ; 0.951      ;
; 1.233  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.974      ; 0.993      ;
; 1.329  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.500        ; 1.972      ; 0.894      ;
; 1.640  ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.898      ; 1.050      ;
; 1.652  ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.900      ; 1.042      ;
; 1.663  ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.905      ; 1.037      ;
; 1.665  ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.904      ; 1.018      ;
; 1.721  ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.974      ; 0.992      ;
; 1.731  ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.903      ; 0.951      ;
; 1.733  ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.974      ; 0.993      ;
; 1.829  ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 1.000        ; 1.972      ; 0.894      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'estadoSiguiente.escribir_ram'                                                                                                                      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.157 ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.551      ; 0.783      ;
; -0.109 ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.554      ; 0.801      ;
; -0.102 ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.555      ; 0.795      ;
; -0.089 ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.553      ; 0.787      ;
; -0.087 ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.448      ; 0.610      ;
; -0.077 ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.562      ; 0.751      ;
; -0.041 ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.451      ; 0.630      ;
; -0.033 ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.452      ; 0.623      ;
; -0.020 ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.450      ; 0.615      ;
; -0.017 ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.554      ; 0.799      ;
; -0.005 ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.555      ; 0.715      ;
; -0.005 ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.553      ; 0.715      ;
; 0.051  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.451      ; 0.628      ;
; 0.064  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.452      ; 0.543      ;
; 0.064  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.450      ; 0.543      ;
; 0.083  ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; 0.500        ; 0.463      ; 0.492      ;
; 1.119  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.875      ; 1.009      ;
; 1.162  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.864      ; 0.918      ;
; 1.212  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.867      ; 0.934      ;
; 1.218  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.868      ; 0.929      ;
; 1.235  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.866      ; 0.917      ;
; 1.304  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.867      ; 0.932      ;
; 1.315  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.866      ; 0.849      ;
; 1.318  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.500        ; 1.868      ; 0.846      ;
; 1.619  ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.875      ; 1.009      ;
; 1.662  ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.864      ; 0.918      ;
; 1.712  ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.867      ; 0.934      ;
; 1.718  ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.868      ; 0.929      ;
; 1.735  ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.866      ; 0.917      ;
; 1.804  ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.867      ; 0.932      ;
; 1.815  ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.866      ; 0.849      ;
; 1.818  ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 1.000        ; 1.868      ; 0.846      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'control[0]'                                                                                                                                                                                                       ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node                                                                                       ; Launch Clock                     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+
; -1.237 ; estadoSiguiente.escribir_ram     ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram     ; control[0]  ; 0.000        ; 1.403      ; 0.459      ;
; -1.234 ; estadoSiguiente.activar_leer_op1 ; estadoSiguiente.leer_op1                                                                      ; estadoSiguiente.activar_leer_op1 ; control[0]  ; 0.000        ; 1.416      ; 0.475      ;
; -1.167 ; estadoSiguiente.activar_leer_op2 ; estadoSiguiente.leer_op2                                                                      ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 1.428      ; 0.554      ;
; -1.075 ; estadoSiguiente.incrementar_pc   ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc   ; control[0]  ; 0.000        ; 1.416      ; 0.634      ;
; -0.915 ; estadoSiguiente.escribir_op2     ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 1.428      ; 0.806      ;
; -0.882 ; estadoSiguiente.leer_ri          ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.leer_ri          ; control[0]  ; 0.000        ; 1.403      ; 0.814      ;
; -0.861 ; estadoSiguiente.escribir_op1     ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 1.416      ; 0.848      ;
; -0.840 ; estadoSiguiente.activar_leer_ri  ; estadoSiguiente.leer_ri                                                                       ; estadoSiguiente.activar_leer_ri  ; control[0]  ; 0.000        ; 1.408      ; 0.861      ;
; -0.811 ; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.412      ; 0.894      ;
; -0.737 ; estadoSiguiente.escribir_ram     ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.escribir_ram     ; control[0]  ; -0.500       ; 1.403      ; 0.459      ;
; -0.734 ; estadoSiguiente.activar_leer_op1 ; estadoSiguiente.leer_op1                                                                      ; estadoSiguiente.activar_leer_op1 ; control[0]  ; -0.500       ; 1.416      ; 0.475      ;
; -0.675 ; estadoSiguiente.incrementar_pc   ; estadoSiguiente.activar_esc_data                                                              ; estadoSiguiente.incrementar_pc   ; control[0]  ; 0.000        ; 1.416      ; 1.034      ;
; -0.667 ; estadoSiguiente.activar_leer_op2 ; estadoSiguiente.leer_op2                                                                      ; estadoSiguiente.activar_leer_op2 ; control[0]  ; -0.500       ; 1.428      ; 0.554      ;
; -0.646 ; estadoSiguiente.escribir_data    ; estadoSiguiente.activar_leer_data                                                             ; estadoSiguiente.escribir_data    ; control[0]  ; 0.000        ; 1.416      ; 1.063      ;
; -0.575 ; estadoSiguiente.incrementar_pc   ; estadoSiguiente.espera                                                                        ; estadoSiguiente.incrementar_pc   ; control[0]  ; -0.500       ; 1.416      ; 0.634      ;
; -0.567 ; estadoSiguiente.espera           ; registro8b:r_data|registro[0]                                                                 ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.142      ;
; -0.567 ; estadoSiguiente.espera           ; registro8b:r_data|registro[1]                                                                 ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.142      ;
; -0.567 ; estadoSiguiente.espera           ; registro8b:r_data|registro[2]                                                                 ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.142      ;
; -0.567 ; estadoSiguiente.espera           ; registro8b:r_data|registro[3]                                                                 ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.142      ;
; -0.567 ; estadoSiguiente.espera           ; registro8b:r_data|registro[4]                                                                 ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.142      ;
; -0.567 ; estadoSiguiente.espera           ; registro8b:r_data|registro[5]                                                                 ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.142      ;
; -0.567 ; estadoSiguiente.espera           ; registro8b:r_data|registro[6]                                                                 ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.142      ;
; -0.567 ; estadoSiguiente.espera           ; registro8b:r_data|registro[7]                                                                 ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.142      ;
; -0.517 ; estadoSiguiente.incrementar_pc   ; op_a_cargar                                                                                   ; estadoSiguiente.incrementar_pc   ; control[0]  ; 0.000        ; 1.425      ; 1.201      ;
; -0.446 ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[0]                                                            ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 1.428      ; 1.275      ;
; -0.446 ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[1]                                                            ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 1.428      ; 1.275      ;
; -0.446 ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[2]                                                            ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 1.428      ; 1.275      ;
; -0.446 ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[3]                                                            ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 1.428      ; 1.275      ;
; -0.446 ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[4]                                                            ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 1.428      ; 1.275      ;
; -0.415 ; estadoSiguiente.escribir_op2     ; estadoSiguiente.activar_leer_op2                                                              ; estadoSiguiente.escribir_op2     ; control[0]  ; -0.500       ; 1.428      ; 0.806      ;
; -0.401 ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 1.413      ; 1.305      ;
; -0.401 ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 1.413      ; 1.305      ;
; -0.401 ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 1.413      ; 1.305      ;
; -0.401 ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 1.413      ; 1.305      ;
; -0.401 ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 1.413      ; 1.305      ;
; -0.401 ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 1.413      ; 1.305      ;
; -0.399 ; estadoSiguiente.espera           ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.412      ; 1.306      ;
; -0.399 ; estadoSiguiente.espera           ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.412      ; 1.306      ;
; -0.399 ; estadoSiguiente.espera           ; registro8b:r_pc|registro[4]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.412      ; 1.306      ;
; -0.399 ; estadoSiguiente.espera           ; registro8b:r_pc|registro[7]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.412      ; 1.306      ;
; -0.399 ; estadoSiguiente.espera           ; registro8b:r_pc|registro[5]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.412      ; 1.306      ;
; -0.382 ; estadoSiguiente.leer_ri          ; estadoSiguiente.incrementar_pc                                                                ; estadoSiguiente.leer_ri          ; control[0]  ; -0.500       ; 1.403      ; 0.814      ;
; -0.363 ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[0]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.428      ; 1.358      ;
; -0.363 ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[1]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.428      ; 1.358      ;
; -0.363 ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[2]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.428      ; 1.358      ;
; -0.363 ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[3]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.428      ; 1.358      ;
; -0.363 ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[4]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.428      ; 1.358      ;
; -0.361 ; estadoSiguiente.escribir_op1     ; estadoSiguiente.activar_leer_op1                                                              ; estadoSiguiente.escribir_op1     ; control[0]  ; -0.500       ; 1.416      ; 0.848      ;
; -0.347 ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 1.413      ; 1.359      ;
; -0.347 ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 1.413      ; 1.359      ;
; -0.347 ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 1.413      ; 1.359      ;
; -0.347 ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 1.413      ; 1.359      ;
; -0.347 ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 1.413      ; 1.359      ;
; -0.347 ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 1.413      ; 1.359      ;
; -0.340 ; estadoSiguiente.activar_leer_ri  ; estadoSiguiente.leer_ri                                                                       ; estadoSiguiente.activar_leer_ri  ; control[0]  ; -0.500       ; 1.408      ; 0.861      ;
; -0.334 ; estadoSiguiente.espera           ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.413      ; 1.372      ;
; -0.334 ; estadoSiguiente.espera           ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.413      ; 1.372      ;
; -0.334 ; estadoSiguiente.espera           ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.413      ; 1.372      ;
; -0.334 ; estadoSiguiente.espera           ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.413      ; 1.372      ;
; -0.334 ; estadoSiguiente.espera           ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.413      ; 1.372      ;
; -0.334 ; estadoSiguiente.espera           ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.413      ; 1.372      ;
; -0.331 ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 1.412      ; 1.374      ;
; -0.331 ; estadoSiguiente.escribir_op1     ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.escribir_op1     ; control[0]  ; 0.000        ; 1.412      ; 1.374      ;
; -0.322 ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[5]                                                            ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 1.416      ; 1.387      ;
; -0.322 ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[6]                                                            ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 1.416      ; 1.387      ;
; -0.322 ; estadoSiguiente.activar_leer_op2 ; registro8b:r_operador2|registro[7]                                                            ; estadoSiguiente.activar_leer_op2 ; control[0]  ; 0.000        ; 1.416      ; 1.387      ;
; -0.311 ; estadoSiguiente.espera           ; estadoSiguiente.activar_leer_pc                                                               ; estadoSiguiente.espera           ; control[0]  ; -0.500       ; 1.412      ; 0.894      ;
; -0.302 ; estadoSiguiente.espera           ; registro8b:r_pc|registro[2]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.411      ; 1.402      ;
; -0.302 ; estadoSiguiente.espera           ; registro8b:r_pc|registro[6]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.411      ; 1.402      ;
; -0.302 ; estadoSiguiente.espera           ; registro8b:r_pc|registro[0]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.411      ; 1.402      ;
; -0.286 ; estadoSiguiente.activar_leer_ri  ; registro8b:r_ri|registro[4]                                                                   ; estadoSiguiente.activar_leer_ri  ; control[0]  ; 0.000        ; 1.413      ; 1.420      ;
; -0.286 ; estadoSiguiente.activar_leer_ri  ; registro8b:r_ri|registro[0]                                                                   ; estadoSiguiente.activar_leer_ri  ; control[0]  ; 0.000        ; 1.413      ; 1.420      ;
; -0.286 ; estadoSiguiente.activar_leer_ri  ; registro8b:r_ri|registro[3]                                                                   ; estadoSiguiente.activar_leer_ri  ; control[0]  ; 0.000        ; 1.413      ; 1.420      ;
; -0.286 ; estadoSiguiente.activar_leer_ri  ; registro8b:r_ri|registro[1]                                                                   ; estadoSiguiente.activar_leer_ri  ; control[0]  ; 0.000        ; 1.413      ; 1.420      ;
; -0.286 ; estadoSiguiente.activar_leer_ri  ; registro8b:r_ri|registro[2]                                                                   ; estadoSiguiente.activar_leer_ri  ; control[0]  ; 0.000        ; 1.413      ; 1.420      ;
; -0.286 ; estadoSiguiente.activar_leer_ri  ; registro8b:r_ri|registro[7]                                                                   ; estadoSiguiente.activar_leer_ri  ; control[0]  ; 0.000        ; 1.413      ; 1.420      ;
; -0.279 ; estadoSiguiente.escribir_ram     ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.escribir_ram     ; control[0]  ; 0.000        ; 1.474      ; 1.474      ;
; -0.277 ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 1.412      ; 1.428      ;
; -0.277 ; estadoSiguiente.escribir_op2     ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.escribir_op2     ; control[0]  ; 0.000        ; 1.412      ; 1.428      ;
; -0.264 ; estadoSiguiente.espera           ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.412      ; 1.441      ;
; -0.264 ; estadoSiguiente.espera           ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.412      ; 1.441      ;
; -0.239 ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[5]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.470      ;
; -0.239 ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[6]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.470      ;
; -0.239 ; estadoSiguiente.espera           ; registro8b:r_operador2|registro[7]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.416      ; 1.470      ;
; -0.231 ; estadoSiguiente.espera           ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.474      ; 1.522      ;
; -0.216 ; estadoSiguiente.activar_leer_ri  ; registro8b:r_ri|registro[6]                                                                   ; estadoSiguiente.activar_leer_ri  ; control[0]  ; 0.000        ; 1.412      ; 1.489      ;
; -0.216 ; estadoSiguiente.activar_leer_ri  ; registro8b:r_ri|registro[5]                                                                   ; estadoSiguiente.activar_leer_ri  ; control[0]  ; 0.000        ; 1.412      ; 1.489      ;
; -0.209 ; estadoSiguiente.incrementar_pc   ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg ; estadoSiguiente.incrementar_pc   ; control[0]  ; 0.000        ; 1.474      ; 1.544      ;
; -0.208 ; estadoSiguiente.espera           ; registro8b:r_operador1|registro[0]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.429      ; 1.514      ;
; -0.208 ; estadoSiguiente.espera           ; registro8b:r_operador1|registro[1]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.429      ; 1.514      ;
; -0.208 ; estadoSiguiente.espera           ; registro8b:r_operador1|registro[2]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.429      ; 1.514      ;
; -0.208 ; estadoSiguiente.espera           ; registro8b:r_operador1|registro[3]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.429      ; 1.514      ;
; -0.208 ; estadoSiguiente.espera           ; registro8b:r_operador1|registro[4]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.429      ; 1.514      ;
; -0.208 ; estadoSiguiente.espera           ; registro8b:r_operador1|registro[5]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.429      ; 1.514      ;
; -0.208 ; estadoSiguiente.espera           ; registro8b:r_operador1|registro[6]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.429      ; 1.514      ;
; -0.208 ; estadoSiguiente.espera           ; registro8b:r_operador1|registro[7]                                                            ; estadoSiguiente.espera           ; control[0]  ; 0.000        ; 1.429      ; 1.514      ;
; -0.175 ; estadoSiguiente.incrementar_pc   ; estadoSiguiente.activar_esc_data                                                              ; estadoSiguiente.incrementar_pc   ; control[0]  ; -0.500       ; 1.416      ; 1.034      ;
; -0.146 ; estadoSiguiente.escribir_data    ; estadoSiguiente.activar_leer_data                                                             ; estadoSiguiente.escribir_data    ; control[0]  ; -0.500       ; 1.416      ; 1.063      ;
; -0.127 ; estadoSiguiente.incrementar_pc   ; registro8b:r_pc|registro[1]                                                                   ; estadoSiguiente.incrementar_pc   ; control[0]  ; 0.000        ; 1.412      ; 1.578      ;
; -0.127 ; estadoSiguiente.incrementar_pc   ; registro8b:r_pc|registro[3]                                                                   ; estadoSiguiente.incrementar_pc   ; control[0]  ; 0.000        ; 1.412      ; 1.578      ;
+--------+----------------------------------+-----------------------------------------------------------------------------------------------+----------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.incrementar_pc'                                                                                                             ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node  ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.219 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.972      ; 0.894      ;
; -1.123 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.974      ; 0.992      ;
; -1.122 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.974      ; 0.993      ;
; -1.093 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.903      ; 0.951      ;
; -1.027 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.904      ; 1.018      ;
; -1.009 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.905      ; 1.037      ;
; -0.999 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.900      ; 1.042      ;
; -0.989 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; 0.000        ; 1.898      ; 1.050      ;
; -0.719 ; estadoSiguiente.incrementar_pc ; in_pc[7] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.972      ; 0.894      ;
; -0.623 ; estadoSiguiente.incrementar_pc ; in_pc[3] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.974      ; 0.992      ;
; -0.622 ; estadoSiguiente.incrementar_pc ; in_pc[4] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.974      ; 0.993      ;
; -0.593 ; estadoSiguiente.incrementar_pc ; in_pc[0] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.903      ; 0.951      ;
; -0.527 ; estadoSiguiente.incrementar_pc ; in_pc[2] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.904      ; 1.018      ;
; -0.509 ; estadoSiguiente.incrementar_pc ; in_pc[6] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.905      ; 1.037      ;
; -0.499 ; estadoSiguiente.incrementar_pc ; in_pc[1] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.900      ; 1.042      ;
; -0.489 ; estadoSiguiente.incrementar_pc ; in_pc[5] ; estadoSiguiente.incrementar_pc ; estadoSiguiente.incrementar_pc ; -0.500       ; 1.898      ; 1.050      ;
; 0.797  ; posicion_actual[7]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.097      ; 0.894      ;
; 0.804  ; posicion_actual[7]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.028      ; 0.832      ;
; 0.804  ; posicion_actual[7]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.030      ; 0.834      ;
; 0.811  ; posicion_ram[3]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.108      ; 0.919      ;
; 0.846  ; posicion_ram[4]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.107      ; 0.953      ;
; 0.866  ; posicion_actual[6]             ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.041      ; 0.907      ;
; 0.876  ; posicion_ram[5]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.036      ; 0.912      ;
; 0.876  ; posicion_ram[5]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.038      ; 0.914      ;
; 0.915  ; posicion_ram[3]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.037      ; 0.952      ;
; 0.915  ; posicion_ram[3]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.039      ; 0.954      ;
; 0.937  ; posicion_ram[1]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.034      ; 0.971      ;
; 0.937  ; posicion_ram[0]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.035      ; 0.972      ;
; 0.953  ; posicion_ram[2]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.106      ; 1.059      ;
; 0.954  ; posicion_ram[1]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.037      ; 0.991      ;
; 0.954  ; posicion_ram[1]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.039      ; 0.993      ;
; 0.958  ; posicion_ram[3]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.108      ; 1.066      ;
; 0.968  ; posicion_ram[5]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.031      ; 0.999      ;
; 0.978  ; posicion_ram[1]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.108      ; 1.086      ;
; 0.982  ; posicion_ram[0]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.037      ; 1.019      ;
; 0.991  ; posicion_ram[4]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.036      ; 1.027      ;
; 0.991  ; posicion_ram[4]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.038      ; 1.029      ;
; 0.995  ; posicion_actual[6]             ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.039      ; 1.034      ;
; 0.997  ; posicion_ram[2]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.106      ; 1.103      ;
; 0.999  ; posicion_ram[2]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.036      ; 1.035      ;
; 1.022  ; posicion_ram[1]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.108      ; 1.130      ;
; 1.027  ; posicion_ram[0]                ; in_pc[3] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.106      ; 1.133      ;
; 1.054  ; posicion_actual[6]             ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.108      ; 1.162      ;
; 1.071  ; posicion_ram[0]                ; in_pc[4] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.106      ; 1.177      ;
; 1.089  ; posicion_ram[0]                ; in_pc[1] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.032      ; 1.121      ;
; 1.090  ; posicion_ram[5]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.105      ; 1.195      ;
; 1.093  ; posicion_ram[2]                ; in_pc[6] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.037      ; 1.130      ;
; 1.111  ; posicion_ram[2]                ; in_pc[0] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.035      ; 1.146      ;
; 1.113  ; posicion_ram[4]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.031      ; 1.144      ;
; 1.120  ; posicion_ram[3]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.032      ; 1.152      ;
; 1.127  ; posicion_ram[1]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.038      ; 1.165      ;
; 1.130  ; posicion_ram[4]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.105      ; 1.235      ;
; 1.137  ; posicion_ram[3]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.106      ; 1.243      ;
; 1.159  ; posicion_ram[2]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.030      ; 1.189      ;
; 1.176  ; posicion_ram[0]                ; in_pc[2] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.036      ; 1.212      ;
; 1.176  ; posicion_ram[2]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.104      ; 1.280      ;
; 1.184  ; posicion_ram[1]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.032      ; 1.216      ;
; 1.201  ; posicion_ram[1]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.106      ; 1.307      ;
; 1.233  ; posicion_ram[0]                ; in_pc[5] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.030      ; 1.263      ;
; 1.250  ; posicion_ram[0]                ; in_pc[7] ; estadoSiguiente.escribir_ram   ; estadoSiguiente.incrementar_pc ; 0.000        ; 0.104      ; 1.354      ;
+--------+--------------------------------+----------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_ram'                                                                                                                       ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                        ; To Node            ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.163 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.868      ; 0.846      ;
; -1.158 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.866      ; 0.849      ;
; -1.090 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.866      ; 0.917      ;
; -1.087 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.864      ; 0.918      ;
; -1.080 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.868      ; 0.929      ;
; -1.076 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.867      ; 0.932      ;
; -1.074 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.867      ; 0.934      ;
; -1.007 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; 0.000        ; 1.875      ; 1.009      ;
; -0.663 ; estadoSiguiente.escribir_ram     ; posicion_ram[0]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.868      ; 0.846      ;
; -0.658 ; estadoSiguiente.escribir_ram     ; posicion_ram[3]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.866      ; 0.849      ;
; -0.590 ; estadoSiguiente.escribir_ram     ; posicion_ram[1]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.866      ; 0.917      ;
; -0.587 ; estadoSiguiente.escribir_ram     ; posicion_actual[6] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.864      ; 0.918      ;
; -0.580 ; estadoSiguiente.escribir_ram     ; posicion_ram[2]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.868      ; 0.929      ;
; -0.576 ; estadoSiguiente.escribir_ram     ; posicion_ram[4]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.867      ; 0.932      ;
; -0.574 ; estadoSiguiente.escribir_ram     ; posicion_ram[5]    ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.867      ; 0.934      ;
; -0.507 ; estadoSiguiente.escribir_ram     ; posicion_actual[7] ; estadoSiguiente.escribir_ram ; estadoSiguiente.escribir_ram ; -0.500       ; 1.875      ; 1.009      ;
; 0.529  ; registro8b:r_pc|data_out[7]~reg0 ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.463      ; 0.492      ;
; 0.591  ; registro8b:r_pc|data_out[0]~reg0 ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.452      ; 0.543      ;
; 0.593  ; registro8b:r_pc|data_out[3]~reg0 ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.450      ; 0.543      ;
; 0.660  ; estadoSiguiente.leer_ram         ; posicion_ram[0]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.555      ; 0.715      ;
; 0.662  ; registro8b:r_pc|data_out[6]~reg0 ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.448      ; 0.610      ;
; 0.662  ; estadoSiguiente.leer_ram         ; posicion_ram[3]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.553      ; 0.715      ;
; 0.665  ; registro8b:r_pc|data_out[1]~reg0 ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.450      ; 0.615      ;
; 0.671  ; registro8b:r_pc|data_out[2]~reg0 ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.452      ; 0.623      ;
; 0.677  ; registro8b:r_pc|data_out[4]~reg0 ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.451      ; 0.628      ;
; 0.679  ; registro8b:r_pc|data_out[5]~reg0 ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.451      ; 0.630      ;
; 0.689  ; estadoSiguiente.leer_ram         ; posicion_actual[7] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.562      ; 0.751      ;
; 0.732  ; estadoSiguiente.leer_ram         ; posicion_actual[6] ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.551      ; 0.783      ;
; 0.734  ; estadoSiguiente.leer_ram         ; posicion_ram[1]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.553      ; 0.787      ;
; 0.740  ; estadoSiguiente.leer_ram         ; posicion_ram[2]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.555      ; 0.795      ;
; 0.745  ; estadoSiguiente.leer_ram         ; posicion_ram[4]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.554      ; 0.799      ;
; 0.747  ; estadoSiguiente.leer_ram         ; posicion_ram[5]    ; control[0]                   ; estadoSiguiente.escribir_ram ; -0.500       ; 0.554      ; 0.801      ;
+--------+----------------------------------+--------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op2'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -0.453 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.952      ; 0.640      ;
; -0.447 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.951      ; 0.645      ;
; -0.447 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.944      ; 0.638      ;
; -0.444 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.950      ; 0.647      ;
; -0.444 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.951      ; 0.648      ;
; -0.439 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.942      ; 0.644      ;
; -0.410 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.856      ; 0.587      ;
; -0.409 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.952      ; 0.684      ;
; -0.407 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.951      ; 0.685      ;
; -0.405 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.950      ; 0.686      ;
; -0.405 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.951      ; 0.687      ;
; -0.405 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.851      ; 0.587      ;
; -0.403 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.944      ; 0.682      ;
; -0.400 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.942      ; 0.683      ;
; -0.341 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.851      ; 0.651      ;
; -0.341 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; 0.000        ; 0.856      ; 0.656      ;
; 0.047  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.952      ; 0.640      ;
; 0.053  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.951      ; 0.645      ;
; 0.053  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.944      ; 0.638      ;
; 0.056  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.950      ; 0.647      ;
; 0.056  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.951      ; 0.648      ;
; 0.061  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.942      ; 0.644      ;
; 0.090  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.856      ; 0.587      ;
; 0.091  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.952      ; 0.684      ;
; 0.093  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.951      ; 0.685      ;
; 0.095  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.950      ; 0.686      ;
; 0.095  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.951      ; 0.687      ;
; 0.095  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.851      ; 0.587      ;
; 0.097  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.944      ; 0.682      ;
; 0.100  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.942      ; 0.683      ;
; 0.159  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.851      ; 0.651      ;
; 0.159  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op2 ; -0.500       ; 0.856      ; 0.656      ;
; 0.893  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op2[2] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.044     ; 0.349      ;
; 0.895  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op2[6] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.040     ; 0.355      ;
; 0.895  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op2[7] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.042     ; 0.353      ;
; 0.897  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op2[3] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.044     ; 0.353      ;
; 1.002  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op2[4] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.046     ; 0.456      ;
; 1.013  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op2[1] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.105     ; 0.408      ;
; 1.013  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op2[5] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.102     ; 0.411      ;
; 1.014  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op2[0] ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.107     ; 0.407      ;
; 3.591  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.534     ; 2.557      ;
; 3.591  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.534     ; 2.557      ;
; 3.591  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.534     ; 2.557      ;
; 3.591  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.534     ; 2.557      ;
; 3.591  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.534     ; 2.557      ;
; 3.591  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.534     ; 2.557      ;
; 3.594  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.526     ; 2.568      ;
; 3.594  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.526     ; 2.568      ;
; 3.594  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.526     ; 2.568      ;
; 3.594  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.526     ; 2.568      ;
; 3.594  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.526     ; 2.568      ;
; 3.594  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.526     ; 2.568      ;
; 3.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.583      ;
; 3.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.583      ;
; 3.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.583      ;
; 3.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.583      ;
; 3.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.583      ;
; 3.610  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.583      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.536     ; 2.582      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.536     ; 2.582      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.536     ; 2.582      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.536     ; 2.582      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.536     ; 2.582      ;
; 3.618  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.536     ; 2.582      ;
; 3.672  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.627     ; 2.545      ;
; 3.672  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.627     ; 2.545      ;
; 3.672  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.627     ; 2.545      ;
; 3.672  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.627     ; 2.545      ;
; 3.672  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.627     ; 2.545      ;
; 3.672  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.627     ; 2.545      ;
; 3.700  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.622     ; 2.578      ;
; 3.700  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.622     ; 2.578      ;
; 3.700  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.622     ; 2.578      ;
; 3.700  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.622     ; 2.578      ;
; 3.700  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.622     ; 2.578      ;
; 3.700  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.622     ; 2.578      ;
; 3.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.528     ; 2.709      ;
; 3.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.528     ; 2.709      ;
; 3.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.528     ; 2.709      ;
; 3.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.528     ; 2.709      ;
; 3.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.528     ; 2.709      ;
; 3.737  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.528     ; 2.709      ;
; 3.754  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.727      ;
; 3.754  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.727      ;
; 3.754  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.727      ;
; 3.754  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.727      ;
; 3.754  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.727      ;
; 3.754  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op2 ; -0.500       ; -0.527     ; 2.727      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_op1'                                                                                                                                                                                 ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                           ; To Node   ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+
; -0.412 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.911      ; 0.640      ;
; -0.406 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.910      ; 0.645      ;
; -0.406 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.903      ; 0.638      ;
; -0.403 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.909      ; 0.647      ;
; -0.403 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.910      ; 0.648      ;
; -0.398 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.901      ; 0.644      ;
; -0.369 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.815      ; 0.587      ;
; -0.368 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.911      ; 0.684      ;
; -0.366 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.910      ; 0.685      ;
; -0.364 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.909      ; 0.686      ;
; -0.364 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.910      ; 0.687      ;
; -0.364 ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.810      ; 0.587      ;
; -0.362 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.903      ; 0.682      ;
; -0.359 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.901      ; 0.683      ;
; -0.300 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.810      ; 0.651      ;
; -0.300 ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; 0.000        ; 0.815      ; 0.656      ;
; 0.088  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.911      ; 0.640      ;
; 0.094  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.910      ; 0.645      ;
; 0.094  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.903      ; 0.638      ;
; 0.097  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.909      ; 0.647      ;
; 0.097  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.910      ; 0.648      ;
; 0.102  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.901      ; 0.644      ;
; 0.131  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.815      ; 0.587      ;
; 0.132  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[3]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.911      ; 0.684      ;
; 0.134  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[1]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.910      ; 0.685      ;
; 0.136  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[0]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.909      ; 0.686      ;
; 0.136  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[2]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.910      ; 0.687      ;
; 0.136  ; estadoSiguiente.escribir_op2                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op2 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.810      ; 0.587      ;
; 0.138  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[7]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.903      ; 0.682      ;
; 0.141  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[4]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.901      ; 0.683      ;
; 0.200  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[6]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.810      ; 0.651      ;
; 0.200  ; estadoSiguiente.escribir_op1                                                                        ; in_ri[5]  ; estadoSiguiente.escribir_op1 ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.815      ; 0.656      ;
; 0.809  ; registro8b:r_data|data_out[4]~reg0                                                                  ; in_op1[4] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.043      ; 0.352      ;
; 0.880  ; registro8b:r_data|data_out[1]~reg0                                                                  ; in_op1[1] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.043      ; 0.423      ;
; 0.887  ; registro8b:r_data|data_out[6]~reg0                                                                  ; in_op1[6] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.056      ; 0.443      ;
; 0.892  ; registro8b:r_data|data_out[3]~reg0                                                                  ; in_op1[3] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.042      ; 0.434      ;
; 0.896  ; registro8b:r_data|data_out[0]~reg0                                                                  ; in_op1[0] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.042      ; 0.438      ;
; 0.901  ; registro8b:r_data|data_out[5]~reg0                                                                  ; in_op1[5] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.055      ; 0.456      ;
; 1.004  ; registro8b:r_data|data_out[2]~reg0                                                                  ; in_op1[2] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.043      ; 0.547      ;
; 1.021  ; registro8b:r_data|data_out[7]~reg0                                                                  ; in_op1[7] ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; 0.054      ; 0.575      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.575     ; 2.557      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.575     ; 2.557      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.575     ; 2.557      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.575     ; 2.557      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.575     ; 2.557      ;
; 3.632  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[7]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.575     ; 2.557      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.567     ; 2.568      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.567     ; 2.568      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.567     ; 2.568      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.567     ; 2.568      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.567     ; 2.568      ;
; 3.635  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[3]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.567     ; 2.568      ;
; 3.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.583      ;
; 3.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.583      ;
; 3.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.583      ;
; 3.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.583      ;
; 3.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.583      ;
; 3.651  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[1]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.583      ;
; 3.659  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.577     ; 2.582      ;
; 3.659  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.577     ; 2.582      ;
; 3.659  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.577     ; 2.582      ;
; 3.659  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.577     ; 2.582      ;
; 3.659  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.577     ; 2.582      ;
; 3.659  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[4]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.577     ; 2.582      ;
; 3.713  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.668     ; 2.545      ;
; 3.713  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.668     ; 2.545      ;
; 3.713  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.668     ; 2.545      ;
; 3.713  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.668     ; 2.545      ;
; 3.713  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.668     ; 2.545      ;
; 3.713  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[6]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.668     ; 2.545      ;
; 3.741  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.663     ; 2.578      ;
; 3.741  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.663     ; 2.578      ;
; 3.741  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.663     ; 2.578      ;
; 3.741  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.663     ; 2.578      ;
; 3.741  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.663     ; 2.578      ;
; 3.741  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[5]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.663     ; 2.578      ;
; 3.778  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.569     ; 2.709      ;
; 3.778  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.569     ; 2.709      ;
; 3.778  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.569     ; 2.709      ;
; 3.778  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.569     ; 2.709      ;
; 3.778  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.569     ; 2.709      ;
; 3.778  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[0]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.569     ; 2.709      ;
; 3.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.727      ;
; 3.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.727      ;
; 3.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.727      ;
; 3.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.727      ;
; 3.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.727      ;
; 3.795  ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_ri[2]  ; control[0]                   ; estadoSiguiente.escribir_op1 ; -0.500       ; -0.568     ; 2.727      ;
+--------+-----------------------------------------------------------------------------------------------------+-----------+------------------------------+------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.leer_ri'                                                                                                          ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node         ; Launch Clock ; Latch Clock             ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+
; 1.146 ; registro8b:r_ri|data_out[7]~reg0        ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.035     ; 0.611      ;
; 1.149 ; registro8b:r_operador1|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.007      ; 0.656      ;
; 1.151 ; registro8b:r_operador1|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.006      ; 0.657      ;
; 1.231 ; registro8b:r_ri|data_out[3]~reg0        ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.047     ; 0.684      ;
; 1.249 ; registro8b:r_operador2|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.046     ; 0.703      ;
; 1.251 ; registro8b:r_operador1|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.047     ; 0.704      ;
; 1.253 ; registro8b:r_operador2|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.036     ; 0.717      ;
; 1.257 ; registro8b:r_operador2|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.047     ; 0.710      ;
; 1.278 ; estadoSiguiente.mostrar_salida          ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.075      ; 0.853      ;
; 1.284 ; estadoSiguiente.mostrar_salida          ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.074      ; 0.858      ;
; 1.286 ; estadoSiguiente.mostrar_salida          ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.074      ; 0.860      ;
; 1.311 ; registro8b:r_operador2|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.035     ; 0.776      ;
; 1.316 ; registro8b:r_ri|data_out[1]~reg0        ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.047     ; 0.769      ;
; 1.317 ; registro8b:r_operador1|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.036     ; 0.781      ;
; 1.332 ; estadoSiguiente.mostrar_salida          ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.132      ; 0.964      ;
; 1.332 ; estadoSiguiente.mostrar_salida          ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.131      ; 0.963      ;
; 1.351 ; registro8b:r_ri|data_out[0]~reg0        ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.011      ; 0.862      ;
; 1.378 ; estadoSiguiente.mostrar_salida          ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.085      ; 0.963      ;
; 1.383 ; op_a_cargar                             ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.047     ; 0.836      ;
; 1.390 ; op_a_cargar                             ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.047     ; 0.843      ;
; 1.395 ; registro8b:r_ri|data_out[2]~reg0        ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.036     ; 0.859      ;
; 1.400 ; registro8b:r_operador1|data_out[5]~reg0 ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.036     ; 0.864      ;
; 1.404 ; registro8b:r_operador1|data_out[4]~reg0 ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.046     ; 0.858      ;
; 1.412 ; registro8b:r_operador1|data_out[1]~reg0 ; salida[1]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.047     ; 0.865      ;
; 1.415 ; registro8b:r_operador2|data_out[3]~reg0 ; salida[3]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.047     ; 0.868      ;
; 1.418 ; registro8b:r_ri|data_out[5]~reg0        ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.036     ; 0.882      ;
; 1.423 ; registro8b:r_ri|data_out[4]~reg0        ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.046     ; 0.877      ;
; 1.426 ; op_a_cargar                             ; salida[5]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.036     ; 0.890      ;
; 1.431 ; registro8b:r_operador2|data_out[0]~reg0 ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.007      ; 0.938      ;
; 1.438 ; estadoSiguiente.mostrar_salida          ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.086      ; 1.024      ;
; 1.440 ; registro8b:r_ri|data_out[6]~reg0        ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.010      ; 0.950      ;
; 1.442 ; estadoSiguiente.mostrar_salida          ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.085      ; 1.027      ;
; 1.459 ; registro8b:r_operador1|data_out[7]~reg0 ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.035     ; 0.924      ;
; 1.461 ; registro8b:r_operador2|data_out[2]~reg0 ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.036     ; 0.925      ;
; 1.483 ; op_a_cargar                             ; salida[7]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.035     ; 0.948      ;
; 1.486 ; op_a_cargar                             ; salida[2]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.036     ; 0.950      ;
; 1.499 ; op_a_cargar                             ; salida[4]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; -0.046     ; 0.953      ;
; 1.524 ; op_a_cargar                             ; salida[0]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.011      ; 1.035      ;
; 1.526 ; op_a_cargar                             ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.010      ; 1.036      ;
; 1.534 ; registro8b:r_operador2|data_out[6]~reg0 ; salida[6]$latch ; control[0]   ; estadoSiguiente.leer_ri ; -0.500       ; 0.006      ; 1.040      ;
+-------+-----------------------------------------+-----------------+--------------+-------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'estadoSiguiente.escribir_data'                                                                                                                                                                 ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                           ; To Node    ; Launch Clock ; Latch Clock                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+
; 3.288 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.396      ;
; 3.288 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.396      ;
; 3.288 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.396      ;
; 3.288 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.396      ;
; 3.288 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.396      ;
; 3.288 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[0] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.396      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.398      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.399      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.398      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.398      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.398      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.398      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[2] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.398      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.399      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.399      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.399      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.399      ;
; 3.292 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[5] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.399      ;
; 3.313 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.419      ;
; 3.313 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.419      ;
; 3.313 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.419      ;
; 3.313 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.419      ;
; 3.313 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.419      ;
; 3.313 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[4] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.394     ; 2.419      ;
; 3.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.431      ;
; 3.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.431      ;
; 3.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.431      ;
; 3.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.431      ;
; 3.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.431      ;
; 3.323 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[1] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.431      ;
; 3.324 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.431      ;
; 3.324 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.431      ;
; 3.324 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.431      ;
; 3.324 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.431      ;
; 3.324 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.431      ;
; 3.324 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[6] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.393     ; 2.431      ;
; 3.345 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.453      ;
; 3.345 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.453      ;
; 3.345 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.453      ;
; 3.345 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.453      ;
; 3.345 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.453      ;
; 3.345 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[3] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.392     ; 2.453      ;
; 3.397 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.435     ; 2.462      ;
; 3.397 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.435     ; 2.462      ;
; 3.397 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.435     ; 2.462      ;
; 3.397 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.435     ; 2.462      ;
; 3.397 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.435     ; 2.462      ;
; 3.397 ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ; in_data[7] ; control[0]   ; estadoSiguiente.escribir_data ; -0.500       ; -0.435     ; 2.462      ;
+-------+-----------------------------------------------------------------------------------------------------+------------+--------------+-------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.espera'                                                                                                                ;
+--------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node      ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; -1.522 ; estadoSiguiente.activar_leer_data ; Selector11~1 ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.143     ; 0.471      ;
; -1.426 ; estadoSiguiente.reset_pc          ; Selector7~1  ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -0.878     ; 0.636      ;
; -1.410 ; estadoSiguiente.activar_esc_data  ; Selector11~1 ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -1.143     ; 0.359      ;
; -1.288 ; estadoSiguiente.activar_leer_pc   ; Selector7~1  ; control[0]                     ; estadoSiguiente.espera ; 0.500        ; -0.895     ; 0.481      ;
; -0.183 ; estadoSiguiente.incrementar_pc    ; Selector7~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 0.500        ; 0.517      ; 0.929      ;
; 0.317  ; estadoSiguiente.incrementar_pc    ; Selector7~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 1.000        ; 0.517      ; 0.929      ;
+--------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_op1'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -1.515 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_leer_op1 ; 0.500        ; -0.979     ; 0.470      ;
; -0.121 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op1 ; 0.500        ; 0.437      ; 0.633      ;
; 0.379  ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op1 ; 1.000        ; 0.437      ; 0.633      ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_ri'                                                                                                          ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -1.446 ; estadoSiguiente.activar_esc_ri ; Selector4~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; 0.500        ; -0.860     ; 0.682      ;
; 0.062  ; estadoSiguiente.espera         ; Selector4~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.552      ; 0.727      ;
; 0.178  ; estadoSiguiente.escribir_op2   ; Selector4~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.552      ; 0.611      ;
; 0.232  ; estadoSiguiente.escribir_op1   ; Selector4~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.500        ; 0.552      ; 0.557      ;
; 0.562  ; estadoSiguiente.espera         ; Selector4~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.552      ; 0.727      ;
; 0.678  ; estadoSiguiente.escribir_op2   ; Selector4~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.552      ; 0.611      ;
; 0.732  ; estadoSiguiente.escribir_op1   ; Selector4~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 1.000        ; 0.552      ; 0.557      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'estadoSiguiente.activar_leer_op2'                                                                                                      ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack  ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; -1.375 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_leer_op2 ; 0.500        ; -1.044     ; 0.476      ;
; 0.036  ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op2 ; 0.500        ; 0.384      ; 0.634      ;
; 0.536  ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op2 ; 1.000        ; 0.384      ; 0.634      ;
+--------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_ri'                                                                                                           ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node     ; Launch Clock                 ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+
; -0.136 ; estadoSiguiente.escribir_op1   ; Selector4~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.552      ; 0.557      ;
; -0.082 ; estadoSiguiente.escribir_op2   ; Selector4~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.552      ; 0.611      ;
; 0.034  ; estadoSiguiente.espera         ; Selector4~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; 0.000        ; 0.552      ; 0.727      ;
; 0.364  ; estadoSiguiente.escribir_op1   ; Selector4~2 ; estadoSiguiente.escribir_op1 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.552      ; 0.557      ;
; 0.418  ; estadoSiguiente.escribir_op2   ; Selector4~2 ; estadoSiguiente.escribir_op2 ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.552      ; 0.611      ;
; 0.534  ; estadoSiguiente.espera         ; Selector4~2 ; estadoSiguiente.espera       ; estadoSiguiente.activar_leer_ri ; -0.500       ; 0.552      ; 0.727      ;
; 2.042  ; estadoSiguiente.activar_esc_ri ; Selector4~2 ; control[0]                   ; estadoSiguiente.activar_leer_ri ; -0.500       ; -0.860     ; 0.682      ;
+--------+--------------------------------+-------------+------------------------------+---------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_op1'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; 0.055 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op1 ; 0.000        ; 0.437      ; 0.633      ;
; 0.555 ; estadoSiguiente.espera          ; Selector13~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op1 ; -0.500       ; 0.437      ; 0.633      ;
; 1.949 ; estadoSiguiente.activar_esc_op1 ; Selector13~2 ; control[0]             ; estadoSiguiente.activar_leer_op1 ; -0.500       ; -0.979     ; 0.470      ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.activar_leer_op2'                                                                                                      ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; Slack ; From Node                       ; To Node      ; Launch Clock           ; Latch Clock                      ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+
; 0.109 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op2 ; 0.000        ; 0.384      ; 0.634      ;
; 0.609 ; estadoSiguiente.espera          ; Selector15~2 ; estadoSiguiente.espera ; estadoSiguiente.activar_leer_op2 ; -0.500       ; 0.384      ; 0.634      ;
; 2.020 ; estadoSiguiente.activar_esc_op2 ; Selector15~2 ; control[0]             ; estadoSiguiente.activar_leer_op2 ; -0.500       ; -1.044     ; 0.476      ;
+-------+---------------------------------+--------------+------------------------+----------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'estadoSiguiente.espera'                                                                                                                ;
+-------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node      ; Launch Clock                   ; Latch Clock            ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+
; 0.271 ; estadoSiguiente.incrementar_pc    ; Selector7~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; 0.000        ; 0.517      ; 0.929      ;
; 0.771 ; estadoSiguiente.incrementar_pc    ; Selector7~1  ; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera ; -0.500       ; 0.517      ; 0.929      ;
; 1.876 ; estadoSiguiente.activar_leer_pc   ; Selector7~1  ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -0.895     ; 0.481      ;
; 2.002 ; estadoSiguiente.activar_esc_data  ; Selector11~1 ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.143     ; 0.359      ;
; 2.014 ; estadoSiguiente.reset_pc          ; Selector7~1  ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -0.878     ; 0.636      ;
; 2.114 ; estadoSiguiente.activar_leer_data ; Selector11~1 ; control[0]                     ; estadoSiguiente.espera ; -0.500       ; -1.143     ; 0.471      ;
+-------+-----------------------------------+--------------+--------------------------------+------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'control[0]'                                                                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                                                                              ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg1  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg2  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg3  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg4  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg5  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg6  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_datain_reg7  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg0 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg1 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg2 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg3 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg4 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a0~portb_address_reg5 ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a1~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a2~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a3~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a4~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a5~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a6~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; High Pulse Width ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.627 ; 0.500        ; 2.127          ; Low Pulse Width  ; control[0] ; Rise       ; memoria8b:r_ram|altsyncram:ram_rtl_0|altsyncram_kml1:auto_generated|ram_block1a7~porta_memory_reg0  ;
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; control[0] ; Rise       ; control[0]                                                                                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_data                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op1                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_op2                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_esc_ri                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_data                                                                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op1                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op2                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_op2                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_pc                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_pc                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ram                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ram                                                                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ri                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.activar_leer_ri                                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_data                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_data                                                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_op1                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_op1                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_op2                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_op2                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.escribir_ram                                                                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.espera                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.incrementar_pc                                                                      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.inicio                                                                              ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_op1                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_op1                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_op2                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_op2                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; control[0] ; Rise       ; estadoSiguiente.leer_ram                                                                            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; control[0] ; Rise       ; estadoSiguiente.leer_ri                                                                             ;
+--------+--------------+----------------+------------------+------------+------------+-----------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_op1'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op1 ; Rise       ; Selector13~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op1 ; Rise       ; Selector13~1|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op1 ; Fall       ; Selector13~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op1 ; Rise       ; estadoSiguiente.activar_leer_op1|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op1 ; Rise       ; estadoSiguiente.activar_leer_op1|regout ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_op2'                                                                                 ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                            ; Clock Edge ; Target                                  ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op2 ; Rise       ; Selector15~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op2 ; Rise       ; Selector15~1|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op2 ; Fall       ; Selector15~2|datad                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_op2 ; Rise       ; estadoSiguiente.activar_leer_op2|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_op2 ; Rise       ; estadoSiguiente.activar_leer_op2|regout ;
+-------+--------------+----------------+------------------+----------------------------------+------------+-----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.activar_leer_ri'                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~1|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector4~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; Selector4~1|datab                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~2                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~2                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Fall       ; Selector4~2|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.activar_leer_ri ; Rise       ; estadoSiguiente.activar_leer_ri|regout ;
+-------+--------------+----------------+------------------+---------------------------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_data'                                                                                        ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                         ; Clock Edge ; Target                                         ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; estadoSiguiente.escribir_data~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Fall       ; in_data[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_data ; Rise       ; in_data[7]|datac                               ;
+-------+--------------+----------------+------------------+-------------------------------+------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op1'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr32~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr32~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr32~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; WideOr32~0|datad                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; estadoSiguiente.escribir_op1~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[0]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[1]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[5]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_op1[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_op1[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[3]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op1 ; Rise       ; in_ri[7]|dataa                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_op2'                                                                                       ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                        ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr32~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr32~0|combout                            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr32~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; WideOr32~0|datab                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2|regout           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|inclk[0] ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; estadoSiguiente.escribir_op2~clkctrl|outclk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[0]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[0]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[1]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[1]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[2]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[2]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[3]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[3]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[4]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[4]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[5]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[5]|datad                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[6]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[6]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_op2[7]                                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_op2[7]|datac                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[0]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[0]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[1]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[1]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[2]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[2]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[3]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[3]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[4]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[4]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[5]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[5]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[6]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[6]|datac                                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Fall       ; in_ri[7]                                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|dataa                                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_op2 ; Rise       ; in_ri[7]|dataa                                ;
+-------+--------------+----------------+------------------+------------------------------+------------+-----------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.escribir_ram'                                                                             ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                              ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr30~0|datad                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0clkctrl|inclk[0]          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0clkctrl|outclk            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0|combout                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; WideOr31~0|datac                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; estadoSiguiente.escribir_ram|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[0]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[0]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[1]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[1]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[2]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[2]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[3]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[3]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[4]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[4]|datac                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[5]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[5]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[6]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[6]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; in_ram[7]                           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; in_ram[7]|datad                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[6]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[6]|datad            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_actual[7]                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_actual[7]|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[0]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[0]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[1]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[1]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[2]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[2]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[3]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[3]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[4]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[4]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Fall       ; posicion_ram[5]                     ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.escribir_ram ; Rise       ; posicion_ram[5]|datad               ;
+-------+--------------+----------------+------------------+------------------------------+------------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.espera'                                                                       ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                  ; Clock Edge ; Target                        ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector11~1                  ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector11~1                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector11~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector11~1|datac            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Fall       ; Selector7~1                   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Fall       ; Selector7~1                   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; Selector7~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; Selector7~1|datac             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.espera ; Rise       ; estadoSiguiente.espera|regout ;
+-------+--------------+----------------+------------------+------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.incrementar_pc'                                                                               ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; WideOr29~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr29~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr29~0|datac                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0clkctrl|inclk[0]            ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0clkctrl|outclk              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0|combout                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0|dataa                      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; WideOr31~0|dataa                      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; estadoSiguiente.incrementar_pc|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[0]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[1]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[2]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[3]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[4]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[5]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[6]|datad                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]                              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_pc[7]|datac                        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[0]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[0]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[1]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[1]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[2]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[2]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[3]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[3]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[4]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[4]|datac                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[5]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[5]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[6]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[6]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Fall       ; in_ram[7]                             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.incrementar_pc ; Rise       ; in_ram[7]|datad                       ;
+-------+--------------+----------------+------------------+--------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'estadoSiguiente.leer_ri'                                                                        ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                   ; Clock Edge ; Target                         ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|inclk[0]      ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0clkctrl|outclk        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; WideOr2~0|combout              ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; WideOr2~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; WideOr2~0|datad                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Rise       ; estadoSiguiente.leer_ri|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[0]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[1]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[2]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[3]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[4]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[5]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[6]$latch|datac          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch                ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datad          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; estadoSiguiente.leer_ri ; Fall       ; salida[7]$latch|datad          ;
+-------+--------------+----------------+------------------+-------------------------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 3.084  ; 3.084  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 2.154  ; 2.154  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 3.084  ; 3.084  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 2.313  ; 2.313  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 2.181  ; 2.181  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 2.174  ; 2.174  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 2.019  ; 2.019  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 2.313  ; 2.313  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 2.121  ; 2.121  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; -0.099 ; -0.099 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; -0.024 ; -0.024 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.201 ; -0.201 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 2.238  ; 2.238  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 2.106  ; 2.106  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 2.099  ; 2.099  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 1.944  ; 1.944  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 2.238  ; 2.238  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 2.046  ; 2.046  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -0.174 ; -0.174 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; -0.099 ; -0.099 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.276 ; -0.276 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -2.031 ; -2.031 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.031 ; -2.031 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -2.088 ; -2.088 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 0.472  ; 0.472  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -1.910 ; -1.910 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -1.903 ; -1.903 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -1.748 ; -1.748 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.970 ; -1.970 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -1.846 ; -1.846 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.441  ; 0.441  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.448  ; 0.448  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 0.472  ; 0.472  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 0.547  ; 0.547  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -1.835 ; -1.835 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -1.828 ; -1.828 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -1.673 ; -1.673 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -1.895 ; -1.895 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -1.771 ; -1.771 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 0.516  ; 0.516  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.523  ; 0.523  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 0.547  ; 0.547  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 3.649 ; 3.649 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 3.500 ; 3.500 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 3.327 ; 3.327 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 3.317 ; 3.317 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 3.344 ; 3.344 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 3.297 ; 3.297 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 3.339 ; 3.339 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 3.649 ; 3.649 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 3.315 ; 3.315 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 3.297 ; 3.297 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 3.500 ; 3.500 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 3.327 ; 3.327 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 3.317 ; 3.317 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 3.344 ; 3.344 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 3.297 ; 3.297 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 3.339 ; 3.339 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 3.649 ; 3.649 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 3.315 ; 3.315 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Clock                             ; Setup    ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------+----------+---------+----------+---------+---------------------+
; Worst-case Slack                  ; -7.010   ; -3.271  ; -4.391   ; -0.481  ; -2.567              ;
;  control[0]                       ; -3.844   ; -2.120  ; N/A      ; N/A     ; -2.567              ;
;  estadoSiguiente.activar_leer_op1 ; N/A      ; N/A     ; -4.145   ; 0.055   ; 0.500               ;
;  estadoSiguiente.activar_leer_op2 ; N/A      ; N/A     ; -3.649   ; 0.109   ; 0.500               ;
;  estadoSiguiente.activar_leer_ri  ; N/A      ; N/A     ; -3.767   ; -0.481  ; 0.500               ;
;  estadoSiguiente.escribir_data    ; -6.635   ; 3.288   ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op1     ; -7.010   ; -1.446  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_op2     ; -6.892   ; -1.564  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.escribir_ram     ; -1.539   ; -2.776  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.espera           ; N/A      ; N/A     ; -4.391   ; 0.271   ; 0.500               ;
;  estadoSiguiente.incrementar_pc   ; -4.233   ; -3.271  ; N/A      ; N/A     ; 0.500               ;
;  estadoSiguiente.leer_ri          ; -4.179   ; 1.146   ; N/A      ; N/A     ; 0.500               ;
; Design-wide TNS                   ; -517.506 ; -78.151 ; -20.104  ; -0.481  ; -305.163            ;
;  control[0]                       ; -268.217 ; -25.622 ; N/A      ; N/A     ; -305.163            ;
;  estadoSiguiente.activar_leer_op1 ; N/A      ; N/A     ; -4.145   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_leer_op2 ; N/A      ; N/A     ; -3.649   ; 0.000   ; 0.000               ;
;  estadoSiguiente.activar_leer_ri  ; N/A      ; N/A     ; -3.767   ; -0.481  ; 0.000               ;
;  estadoSiguiente.escribir_data    ; -52.077  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op1     ; -63.907  ; -11.234 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_op2     ; -62.918  ; -12.178 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.escribir_ram     ; -9.933   ; -20.263 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.espera           ; N/A      ; N/A     ; -8.543   ; 0.000   ; 0.000               ;
;  estadoSiguiente.incrementar_pc   ; -31.288  ; -22.382 ; N/A      ; N/A     ; 0.000               ;
;  estadoSiguiente.leer_ri          ; -29.166  ; 0.000   ; N/A      ; N/A     ; 0.000               ;
+-----------------------------------+----------+---------+----------+---------+---------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; 7.565  ; 7.565  ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; 4.691  ; 4.691  ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; 7.565  ; 7.565  ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 4.596  ; 4.596  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; 4.194  ; 4.194  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; 4.184  ; 4.184  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; 3.727  ; 3.727  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; 4.596  ; 4.596  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; 4.044  ; 4.044  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 0.094  ; 0.094  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 0.383  ; 0.383  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; -0.201 ; -0.201 ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 4.253  ; 4.253  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; 3.851  ; 3.851  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; 3.841  ; 3.841  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; 3.384  ; 3.384  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; 4.253  ; 4.253  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; 3.701  ; 3.701  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; -0.174 ; -0.174 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 0.040  ; 0.040  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; -0.276 ; -0.276 ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port   ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+
; control[*]  ; control[0]                     ; -2.031 ; -2.031 ; Rise       ; control[0]                     ;
;  control[1] ; control[0]                     ; -2.031 ; -2.031 ; Rise       ; control[0]                     ;
;  control[2] ; control[0]                     ; -2.088 ; -2.088 ; Rise       ; control[0]                     ;
; data_in[*]  ; estadoSiguiente.escribir_ram   ; 1.183  ; 1.183  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[0] ; estadoSiguiente.escribir_ram   ; -1.910 ; -1.910 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[1] ; estadoSiguiente.escribir_ram   ; -1.903 ; -1.903 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[2] ; estadoSiguiente.escribir_ram   ; -1.748 ; -1.748 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[3] ; estadoSiguiente.escribir_ram   ; -1.970 ; -1.970 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[4] ; estadoSiguiente.escribir_ram   ; -1.846 ; -1.846 ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[5] ; estadoSiguiente.escribir_ram   ; 1.100  ; 1.100  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[6] ; estadoSiguiente.escribir_ram   ; 1.115  ; 1.115  ; Fall       ; estadoSiguiente.escribir_ram   ;
;  data_in[7] ; estadoSiguiente.escribir_ram   ; 1.183  ; 1.183  ; Fall       ; estadoSiguiente.escribir_ram   ;
; data_in[*]  ; estadoSiguiente.incrementar_pc ; 1.526  ; 1.526  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[0] ; estadoSiguiente.incrementar_pc ; -1.835 ; -1.835 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[1] ; estadoSiguiente.incrementar_pc ; -1.828 ; -1.828 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[2] ; estadoSiguiente.incrementar_pc ; -1.673 ; -1.673 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[3] ; estadoSiguiente.incrementar_pc ; -1.895 ; -1.895 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[4] ; estadoSiguiente.incrementar_pc ; -1.771 ; -1.771 ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[5] ; estadoSiguiente.incrementar_pc ; 1.443  ; 1.443  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[6] ; estadoSiguiente.incrementar_pc ; 1.458  ; 1.458  ; Fall       ; estadoSiguiente.incrementar_pc ;
;  data_in[7] ; estadoSiguiente.incrementar_pc ; 1.526  ; 1.526  ; Fall       ; estadoSiguiente.incrementar_pc ;
+-------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 8.873 ; 8.873 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 8.873 ; 8.873 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 8.072 ; 8.072 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 8.303 ; 8.303 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 8.100 ; 8.100 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 8.252 ; 8.252 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 8.332 ; 8.332 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 8.693 ; 8.693 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 8.068 ; 8.068 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; Data Port  ; Clock Port              ; Rise  ; Fall  ; Clock Edge ; Clock Reference         ;
+------------+-------------------------+-------+-------+------------+-------------------------+
; salida[*]  ; estadoSiguiente.leer_ri ; 3.297 ; 3.297 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[0] ; estadoSiguiente.leer_ri ; 3.500 ; 3.500 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[1] ; estadoSiguiente.leer_ri ; 3.327 ; 3.327 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[2] ; estadoSiguiente.leer_ri ; 3.317 ; 3.317 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[3] ; estadoSiguiente.leer_ri ; 3.344 ; 3.344 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[4] ; estadoSiguiente.leer_ri ; 3.297 ; 3.297 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[5] ; estadoSiguiente.leer_ri ; 3.339 ; 3.339 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[6] ; estadoSiguiente.leer_ri ; 3.649 ; 3.649 ; Fall       ; estadoSiguiente.leer_ri ;
;  salida[7] ; estadoSiguiente.leer_ri ; 3.315 ; 3.315 ; Fall       ; estadoSiguiente.leer_ri ;
+------------+-------------------------+-------+-------+------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+----------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+--------------------------------+----------+----------+----------+----------+
; control[0]                       ; control[0]                     ; 173      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_leer_op1 ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_op2 ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_ri  ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_data    ; control[0]                     ; 1        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1     ; control[0]                     ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2     ; control[0]                     ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram     ; control[0]                     ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.espera           ; control[0]                     ; 42       ; 58       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc   ; control[0]                     ; 12       ; 28       ; 0        ; 0        ;
; estadoSiguiente.leer_ri          ; control[0]                     ; 1        ; 1        ; 0        ; 0        ;
; control[0]                       ; estadoSiguiente.escribir_data  ; 0        ; 0        ; 48       ; 0        ;
; control[0]                       ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 8        ; 8        ;
; control[0]                       ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 8        ; 8        ;
; control[0]                       ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 16       ; 0        ;
; estadoSiguiente.escribir_ram     ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_ram     ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 0        ; 52       ;
; estadoSiguiente.incrementar_pc   ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 8        ; 8        ;
; control[0]                       ; estadoSiguiente.leer_ri        ; 0        ; 0        ; 48       ; 0        ;
+----------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+----------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                       ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------+--------------------------------+----------+----------+----------+----------+
; control[0]                       ; control[0]                     ; 173      ; 0        ; 0        ; 0        ;
; estadoSiguiente.activar_leer_op1 ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_op2 ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.activar_leer_ri  ; control[0]                     ; 9        ; 17       ; 0        ; 0        ;
; estadoSiguiente.escribir_data    ; control[0]                     ; 1        ; 9        ; 0        ; 0        ;
; estadoSiguiente.escribir_op1     ; control[0]                     ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_op2     ; control[0]                     ; 9        ; 25       ; 0        ; 0        ;
; estadoSiguiente.escribir_ram     ; control[0]                     ; 2        ; 22       ; 0        ; 0        ;
; estadoSiguiente.espera           ; control[0]                     ; 42       ; 58       ; 0        ; 0        ;
; estadoSiguiente.incrementar_pc   ; control[0]                     ; 12       ; 28       ; 0        ; 0        ;
; estadoSiguiente.leer_ri          ; control[0]                     ; 1        ; 1        ; 0        ; 0        ;
; control[0]                       ; estadoSiguiente.escribir_data  ; 0        ; 0        ; 48       ; 0        ;
; control[0]                       ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.escribir_op1   ; 0        ; 0        ; 8        ; 8        ;
; control[0]                       ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 56       ; 0        ;
; estadoSiguiente.escribir_op1     ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_op2     ; estadoSiguiente.escribir_op2   ; 0        ; 0        ; 8        ; 8        ;
; control[0]                       ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 16       ; 0        ;
; estadoSiguiente.escribir_ram     ; estadoSiguiente.escribir_ram   ; 0        ; 0        ; 8        ; 8        ;
; estadoSiguiente.escribir_ram     ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 0        ; 52       ;
; estadoSiguiente.incrementar_pc   ; estadoSiguiente.incrementar_pc ; 0        ; 0        ; 8        ; 8        ;
; control[0]                       ; estadoSiguiente.leer_ri        ; 0        ; 0        ; 48       ; 0        ;
+----------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                            ;
+--------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+----------------------------------+----------+----------+----------+----------+
; control[0]                     ; estadoSiguiente.activar_leer_op1 ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_op1 ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.activar_leer_op2 ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_op2 ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.activar_leer_ri  ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1   ; estadoSiguiente.activar_leer_ri  ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2   ; estadoSiguiente.activar_leer_ri  ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_ri  ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.espera           ; 0        ; 0        ; 4        ; 0        ;
; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera           ; 0        ; 0        ; 1        ; 1        ;
+--------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                             ;
+--------------------------------+----------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+----------------------------------+----------+----------+----------+----------+
; control[0]                     ; estadoSiguiente.activar_leer_op1 ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_op1 ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.activar_leer_op2 ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_op2 ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.activar_leer_ri  ; 0        ; 0        ; 1        ; 0        ;
; estadoSiguiente.escribir_op1   ; estadoSiguiente.activar_leer_ri  ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.escribir_op2   ; estadoSiguiente.activar_leer_ri  ; 0        ; 0        ; 1        ; 1        ;
; estadoSiguiente.espera         ; estadoSiguiente.activar_leer_ri  ; 0        ; 0        ; 1        ; 1        ;
; control[0]                     ; estadoSiguiente.espera           ; 0        ; 0        ; 4        ; 0        ;
; estadoSiguiente.incrementar_pc ; estadoSiguiente.espera           ; 0        ; 0        ; 1        ; 1        ;
+--------------------------------+----------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 34    ; 34   ;
; Unconstrained Output Ports      ; 8     ; 8    ;
; Unconstrained Output Port Paths ; 8     ; 8    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jan 30 18:36:29 2024
Info: Command: quartus_sta cpu_nuevo -c cpu_nuevo
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 70 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'cpu_nuevo.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name control[0] control[0]
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_ram estadoSiguiente.escribir_ram
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.espera estadoSiguiente.espera
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.incrementar_pc estadoSiguiente.incrementar_pc
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op1 estadoSiguiente.escribir_op1
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_ri estadoSiguiente.activar_leer_ri
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_op2 estadoSiguiente.activar_leer_op2
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_op2 estadoSiguiente.escribir_op2
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.escribir_data estadoSiguiente.escribir_data
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.activar_leer_op1 estadoSiguiente.activar_leer_op1
    Info (332105): create_clock -period 1.000 -name estadoSiguiente.leer_ri estadoSiguiente.leer_ri
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector12~1|combout"
    Warning (332126): Node "Selector12~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector10~1|combout"
    Warning (332126): Node "Selector10~1|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector14~1|combout"
    Warning (332126): Node "Selector14~1|dataa"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector6~1|combout"
    Warning (332126): Node "Selector6~1|dataa"
Warning (332125): Found combinational loop of 4 nodes
    Warning (332126): Node "Selector8~2|combout"
    Warning (332126): Node "Selector8~1|datab"
    Warning (332126): Node "Selector8~1|combout"
    Warning (332126): Node "Selector8~2|datab"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "Selector3~2|combout"
    Warning (332126): Node "Selector3~2|dataa"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.010
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.010       -63.907 estadoSiguiente.escribir_op1 
    Info (332119):    -6.892       -62.918 estadoSiguiente.escribir_op2 
    Info (332119):    -6.635       -52.077 estadoSiguiente.escribir_data 
    Info (332119):    -4.233       -31.288 estadoSiguiente.incrementar_pc 
    Info (332119):    -4.179       -29.166 estadoSiguiente.leer_ri 
    Info (332119):    -3.844      -268.217 control[0] 
    Info (332119):    -1.539        -9.933 estadoSiguiente.escribir_ram 
Info (332146): Worst-case hold slack is -3.271
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.271       -22.382 estadoSiguiente.incrementar_pc 
    Info (332119):    -2.776       -20.263 estadoSiguiente.escribir_ram 
    Info (332119):    -2.120       -12.094 control[0] 
    Info (332119):    -1.564       -12.178 estadoSiguiente.escribir_op2 
    Info (332119):    -1.446       -11.234 estadoSiguiente.escribir_op1 
    Info (332119):     1.339         0.000 estadoSiguiente.leer_ri 
    Info (332119):     6.082         0.000 estadoSiguiente.escribir_data 
Info (332146): Worst-case recovery slack is -4.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.391        -8.543 estadoSiguiente.espera 
    Info (332119):    -4.145        -4.145 estadoSiguiente.activar_leer_op1 
    Info (332119):    -3.767        -3.767 estadoSiguiente.activar_leer_ri 
    Info (332119):    -3.649        -3.649 estadoSiguiente.activar_leer_op2 
Info (332146): Worst-case removal slack is -0.481
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.481        -0.481 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.156         0.000 estadoSiguiente.activar_leer_op1 
    Info (332119):     0.334         0.000 estadoSiguiente.activar_leer_op2 
    Info (332119):     0.816         0.000 estadoSiguiente.espera 
Info (332146): Worst-case minimum pulse width slack is -2.567
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.567      -305.163 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_data 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.leer_ri 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.190
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.190       -27.351 estadoSiguiente.escribir_op1 
    Info (332119):    -3.149       -27.413 estadoSiguiente.escribir_op2 
    Info (332119):    -2.786       -21.713 estadoSiguiente.escribir_data 
    Info (332119):    -1.460       -31.157 control[0] 
    Info (332119):    -1.044        -7.118 estadoSiguiente.leer_ri 
    Info (332119):    -0.640        -4.071 estadoSiguiente.incrementar_pc 
    Info (332119):    -0.157        -0.561 estadoSiguiente.escribir_ram 
Info (332146): Worst-case hold slack is -1.237
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.237       -25.622 control[0] 
    Info (332119):    -1.219        -8.581 estadoSiguiente.incrementar_pc 
    Info (332119):    -1.163        -8.735 estadoSiguiente.escribir_ram 
    Info (332119):    -0.453        -3.489 estadoSiguiente.escribir_op2 
    Info (332119):    -0.412        -3.161 estadoSiguiente.escribir_op1 
    Info (332119):     1.146         0.000 estadoSiguiente.leer_ri 
    Info (332119):     3.288         0.000 estadoSiguiente.escribir_data 
Info (332146): Worst-case recovery slack is -1.522
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.522        -2.948 estadoSiguiente.espera 
    Info (332119):    -1.515        -1.515 estadoSiguiente.activar_leer_op1 
    Info (332119):    -1.446        -1.446 estadoSiguiente.activar_leer_ri 
    Info (332119):    -1.375        -1.375 estadoSiguiente.activar_leer_op2 
Info (332146): Worst-case removal slack is -0.136
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.136        -0.136 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.055         0.000 estadoSiguiente.activar_leer_op1 
    Info (332119):     0.109         0.000 estadoSiguiente.activar_leer_op2 
    Info (332119):     0.271         0.000 estadoSiguiente.espera 
Info (332146): Worst-case minimum pulse width slack is -1.627
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.627      -199.746 control[0] 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.activar_leer_ri 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_data 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op1 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_op2 
    Info (332119):     0.500         0.000 estadoSiguiente.escribir_ram 
    Info (332119):     0.500         0.000 estadoSiguiente.espera 
    Info (332119):     0.500         0.000 estadoSiguiente.incrementar_pc 
    Info (332119):     0.500         0.000 estadoSiguiente.leer_ri 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 25 warnings
    Info: Peak virtual memory: 4541 megabytes
    Info: Processing ended: Tue Jan 30 18:36:32 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


