TimeQuest Timing Analyzer report for PRJ_DSD
Sun Jun 18 21:49:32 2023
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 13. Slow Model Hold: 'clk'
 14. Slow Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Slow Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'clk'
 27. Fast Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 28. Fast Model Hold: 'clk'
 29. Fast Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 30. Fast Model Minimum Pulse Width: 'clk'
 31. Fast Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; PRJ_DSD                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { DIV_clk:DIV_CLK_PORTMAP|temp } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+--------------------------------------------------------------------+
; Slow Model Fmax Summary                                            ;
+------------+-----------------+------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note ;
+------------+-----------------+------------------------------+------+
; 114.34 MHz ; 114.34 MHz      ; clk                          ;      ;
; 203.54 MHz ; 203.54 MHz      ; DIV_clk:DIV_CLK_PORTMAP|temp ;      ;
+------------+-----------------+------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -7.746 ; -431.475      ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.913 ; -81.591       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Slow Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.649 ; -2.649        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.391  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.380 ; -85.380       ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.500 ; -23.000       ;
+------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                  ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -7.746 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.004      ; 8.786      ;
; -7.737 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.001      ; 8.774      ;
; -7.393 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.005      ; 8.434      ;
; -7.371 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.021      ; 8.428      ;
; -7.362 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.018      ; 8.416      ;
; -7.326 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.005      ; 8.367      ;
; -7.326 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.005      ; 8.367      ;
; -7.326 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.005      ; 8.367      ;
; -7.326 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.005      ; 8.367      ;
; -7.309 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.021      ; 8.366      ;
; -7.300 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.018      ; 8.354      ;
; -7.246 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.017     ; 8.265      ;
; -7.246 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; -0.017     ; 8.265      ;
; -7.246 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.017     ; 8.265      ;
; -7.246 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.017     ; 8.265      ;
; -7.243 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.017     ; 8.262      ;
; -7.240 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.017     ; 8.259      ;
; -7.236 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.015     ; 8.257      ;
; -7.235 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.015     ; 8.256      ;
; -7.235 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.015     ; 8.256      ;
; -7.234 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.015     ; 8.255      ;
; -7.220 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.021      ; 8.277      ;
; -7.211 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ; clk          ; clk         ; 1.000        ; -0.015     ; 8.232      ;
; -7.211 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.018      ; 8.265      ;
; -7.210 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.015     ; 8.231      ;
; -7.208 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.015     ; 8.229      ;
; -7.164 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.021      ; 8.221      ;
; -7.155 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.018      ; 8.209      ;
; -7.121 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.150      ;
; -7.120 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.149      ;
; -7.120 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.149      ;
; -7.119 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.148      ;
; -7.118 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.147      ;
; -7.117 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.146      ;
; -7.116 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.145      ;
; -7.116 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.145      ;
; -7.116 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ; clk          ; clk         ; 1.000        ; -0.007     ; 8.145      ;
; -7.109 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.019      ; 8.164      ;
; -7.100 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.016      ; 8.152      ;
; -7.071 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.098      ;
; -7.071 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.098      ;
; -7.071 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.098      ;
; -7.070 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.097      ;
; -7.068 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.009     ; 8.095      ;
; -7.018 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 8.076      ;
; -6.996 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.019      ; 8.051      ;
; -6.987 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.016      ; 8.039      ;
; -6.974 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.019      ; 8.029      ;
; -6.965 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.016      ; 8.017      ;
; -6.956 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 8.014      ;
; -6.951 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 8.009      ;
; -6.951 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 8.009      ;
; -6.951 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 8.009      ;
; -6.951 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.022      ; 8.009      ;
; -6.916 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.957      ;
; -6.916 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ; clk          ; clk         ; 1.000        ; 0.005      ; 7.957      ;
; -6.889 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.947      ;
; -6.889 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.947      ;
; -6.889 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.947      ;
; -6.889 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.947      ;
; -6.871 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.907      ;
; -6.871 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.907      ;
; -6.871 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.907      ;
; -6.871 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.907      ;
; -6.868 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.904      ;
; -6.867 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.925      ;
; -6.865 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.901      ;
; -6.861 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.899      ;
; -6.860 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.898      ;
; -6.860 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.898      ;
; -6.859 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.897      ;
; -6.836 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.874      ;
; -6.835 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.873      ;
; -6.833 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.871      ;
; -6.811 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.869      ;
; -6.809 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -6.809 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -6.809 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -6.809 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.845      ;
; -6.806 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.842      ;
; -6.804 ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.019      ; 7.859      ;
; -6.803 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 7.839      ;
; -6.800 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.858      ;
; -6.800 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.858      ;
; -6.800 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.858      ;
; -6.800 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.022      ; 7.858      ;
; -6.799 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.837      ;
; -6.798 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.836      ;
; -6.798 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.836      ;
; -6.797 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.835      ;
; -6.795 ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.016      ; 7.847      ;
; -6.774 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.002      ; 7.812      ;
; -6.773 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.811      ;
; -6.771 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.002      ; 7.809      ;
; -6.768 ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.019      ; 7.823      ;
; -6.759 ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.016      ; 7.811      ;
; -6.756 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.020      ; 7.812      ;
; -6.746 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; 0.010      ; 7.792      ;
; -6.745 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; 0.010      ; 7.791      ;
; -6.745 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ; clk          ; clk         ; 1.000        ; 0.010      ; 7.791      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                           ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -3.913 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.963      ;
; -3.902 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.952      ;
; -3.831 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.867      ;
; -3.831 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.867      ;
; -3.830 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.866      ;
; -3.830 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.866      ;
; -3.829 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.865      ;
; -3.811 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.847      ;
; -3.810 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.846      ;
; -3.806 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 4.844      ;
; -3.806 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 4.844      ;
; -3.754 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.800      ;
; -3.753 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.799      ;
; -3.751 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.797      ;
; -3.744 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.794      ;
; -3.733 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.783      ;
; -3.682 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.732      ;
; -3.671 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.721      ;
; -3.662 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.698      ;
; -3.662 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.698      ;
; -3.661 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.697      ;
; -3.661 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.697      ;
; -3.660 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.696      ;
; -3.642 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.678      ;
; -3.641 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.677      ;
; -3.637 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 4.675      ;
; -3.637 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 4.675      ;
; -3.610 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.660      ;
; -3.600 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.636      ;
; -3.600 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.636      ;
; -3.599 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.649      ;
; -3.599 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.635      ;
; -3.599 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.635      ;
; -3.598 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.634      ;
; -3.585 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.631      ;
; -3.584 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.630      ;
; -3.582 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.628      ;
; -3.580 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.616      ;
; -3.579 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.615      ;
; -3.575 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 4.613      ;
; -3.575 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 4.613      ;
; -3.574 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.624      ;
; -3.563 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.613      ;
; -3.546 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 4.594      ;
; -3.546 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 4.594      ;
; -3.545 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 4.593      ;
; -3.545 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 4.593      ;
; -3.544 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 4.592      ;
; -3.536 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 4.584      ;
; -3.528 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.564      ;
; -3.528 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.564      ;
; -3.527 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.563      ;
; -3.526 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.562      ;
; -3.525 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 4.573      ;
; -3.523 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.569      ;
; -3.522 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.568      ;
; -3.520 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.566      ;
; -3.508 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.544      ;
; -3.507 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.543      ;
; -3.505 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.555      ;
; -3.503 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.553      ;
; -3.503 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 4.541      ;
; -3.503 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 4.541      ;
; -3.492 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.542      ;
; -3.492 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.528      ;
; -3.492 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.528      ;
; -3.491 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.527      ;
; -3.491 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.527      ;
; -3.490 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.526      ;
; -3.472 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.508      ;
; -3.471 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.507      ;
; -3.467 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 4.505      ;
; -3.467 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 4.505      ;
; -3.454 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 4.488      ;
; -3.454 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 4.488      ;
; -3.453 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 4.487      ;
; -3.453 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 4.487      ;
; -3.452 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.502      ;
; -3.452 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 4.486      ;
; -3.451 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 4.501      ;
; -3.451 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.497      ;
; -3.450 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.496      ;
; -3.448 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.494      ;
; -3.443 ; ADC_0808:ADC_PORTMAP|cnt[8] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 4.491      ;
; -3.434 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 4.468      ;
; -3.433 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 4.467      ;
; -3.432 ; ADC_0808:ADC_PORTMAP|cnt[8] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 4.480      ;
; -3.429 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.465      ;
; -3.421 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.457      ;
; -3.421 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.457      ;
; -3.420 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.456      ;
; -3.419 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.455      ;
; -3.415 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.461      ;
; -3.414 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.460      ;
; -3.412 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.010      ; 4.458      ;
; -3.401 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.437      ;
; -3.400 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 4.436      ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                               ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -2.649 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; 0.000        ; 2.790      ; 0.657      ;
; -2.149 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; -0.500       ; 2.790      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|temp[1]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.536  ; UART_tx:UART_PORTMAP|temp[1]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.549  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.815      ;
; 0.550  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.816      ;
; 0.552  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.560  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.826      ;
; 0.596  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.862      ;
; 0.597  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.863      ;
; 0.742  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.003      ; 1.011      ;
; 0.743  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.003      ; 1.012      ;
; 0.792  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.058      ;
; 0.809  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.075      ;
; 0.827  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.093      ;
; 0.835  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.101      ;
; 0.836  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.102      ;
; 0.843  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.843  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.109      ;
; 0.847  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.113      ;
; 0.848  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.114      ;
; 0.859  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.125      ;
; 0.861  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.126      ;
; 0.867  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.133      ;
; 0.870  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.136      ;
; 0.882  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.148      ;
; 0.984  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.250      ;
; 0.996  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.262      ;
; 1.002  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.268      ;
; 1.011  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.277      ;
; 1.025  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.291      ;
; 1.026  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.292      ;
; 1.031  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.298      ;
; 1.038  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.304      ;
; 1.049  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.003      ; 1.318      ;
; 1.050  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.003      ; 1.319      ;
; 1.051  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.317      ;
; 1.089  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.355      ;
; 1.092  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.358      ;
; 1.101  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.368      ;
; 1.108  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; 0.004      ; 1.378      ;
; 1.109  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.004      ; 1.379      ;
; 1.215  ; LCD_CT:LCD_CT_PORTMAP|e                   ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.481      ;
; 1.224  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.004      ; 1.494      ;
; 1.226  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.492      ;
; 1.243  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.509      ;
; 1.245  ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.511      ;
; 1.248  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.515      ;
; 1.248  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.515      ;
; 1.249  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[8]               ; clk                          ; clk         ; 0.000        ; 0.004      ; 1.519      ;
; 1.251  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; 0.004      ; 1.521      ;
; 1.251  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[4]               ; clk                          ; clk         ; 0.000        ; 0.004      ; 1.521      ;
; 1.255  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.521      ;
; 1.260  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.526      ;
; 1.264  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.530      ;
; 1.326  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.592      ;
; 1.344  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.610      ;
; 1.344  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.610      ;
; 1.345  ; UART_tx:UART_PORTMAP|temp[1]              ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.611      ;
; 1.350  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.616      ;
; 1.353  ; UART_tx:UART_PORTMAP|cnt[0]               ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.619      ;
; 1.376  ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.642      ;
; 1.378  ; UART_tx:UART_PORTMAP|cnt[2]               ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.644      ;
; 1.378  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.643      ;
; 1.380  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.645      ;
; 1.394  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.660      ;
; 1.400  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.667      ;
; 1.406  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; -0.001     ; 1.671      ;
; 1.427  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.693      ;
; 1.432  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.001      ; 1.699      ;
; 1.460  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.726      ;
; 1.490  ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.756      ;
; 1.490  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.756      ;
; 1.496  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.762      ;
; 1.496  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.762      ;
; 1.496  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.762      ;
; 1.509  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.775      ;
; 1.515  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.781      ;
; 1.518  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; 0.011      ; 1.795      ;
; 1.522  ; UART_tx:UART_PORTMAP|cnt[5]               ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.788      ;
; 1.524  ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.790      ;
; 1.527  ; UART_tx:UART_PORTMAP|cnt[6]               ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 1.793      ;
; 1.534  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; -0.003     ; 1.797      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                            ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.391 ; ADC_0808:ADC_PORTMAP|start   ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.657      ;
; 1.214 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.480      ;
; 1.332 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 1.602      ;
; 1.334 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 1.604      ;
; 1.373 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.639      ;
; 1.378 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.644      ;
; 1.406 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.674      ;
; 1.408 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.676      ;
; 1.409 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.677      ;
; 1.438 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.706      ;
; 1.438 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.706      ;
; 1.475 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.741      ;
; 1.480 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.746      ;
; 1.486 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.752      ;
; 1.497 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.763      ;
; 1.506 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.772      ;
; 1.510 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.776      ;
; 1.516 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.782      ;
; 1.517 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.783      ;
; 1.529 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.795      ;
; 1.547 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.813      ;
; 1.574 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 1.844      ;
; 1.597 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.863      ;
; 1.599 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.865      ;
; 1.599 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.865      ;
; 1.647 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.913      ;
; 1.689 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.955      ;
; 1.690 ; ADC_0808:ADC_PORTMAP|cnt[15] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.956      ;
; 1.724 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.990      ;
; 1.737 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.003      ;
; 1.795 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.061      ;
; 1.796 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.010     ; 2.052      ;
; 1.796 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.010     ; 2.052      ;
; 1.797 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.010     ; 2.053      ;
; 1.797 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.010     ; 2.053      ;
; 1.798 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.010     ; 2.054      ;
; 1.799 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.010     ; 2.055      ;
; 1.800 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.010     ; 2.056      ;
; 1.831 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.097      ;
; 1.860 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.126      ;
; 1.862 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.128      ;
; 1.867 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.133      ;
; 1.879 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.008     ; 2.137      ;
; 1.879 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.008     ; 2.137      ;
; 1.880 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.146      ;
; 1.885 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.151      ;
; 1.893 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 2.173      ;
; 1.894 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 2.162      ;
; 1.901 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.167      ;
; 1.930 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.196      ;
; 1.933 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.199      ;
; 1.933 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.199      ;
; 1.935 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.201      ;
; 1.939 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.205      ;
; 1.963 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.229      ;
; 1.963 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.229      ;
; 1.966 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.232      ;
; 1.969 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.235      ;
; 1.979 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 2.249      ;
; 1.981 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 2.251      ;
; 1.981 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.004      ; 2.251      ;
; 1.991 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.257      ;
; 1.996 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.002     ; 2.260      ;
; 2.001 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.267      ;
; 2.008 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 2.288      ;
; 2.008 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.002     ; 2.272      ;
; 2.029 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.295      ;
; 2.031 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.012      ; 2.309      ;
; 2.034 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.300      ;
; 2.036 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 2.304      ;
; 2.037 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.303      ;
; 2.039 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.012      ; 2.317      ;
; 2.041 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.307      ;
; 2.053 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 2.321      ;
; 2.055 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 2.323      ;
; 2.056 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 2.324      ;
; 2.057 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.002     ; 2.321      ;
; 2.069 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.335      ;
; 2.070 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.336      ;
; 2.075 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.004     ; 2.337      ;
; 2.085 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 2.353      ;
; 2.085 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 2.353      ;
; 2.099 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.365      ;
; 2.103 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.369      ;
; 2.107 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 2.375      ;
; 2.113 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.010      ; 2.389      ;
; 2.121 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.010      ; 2.397      ;
; 2.124 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.012      ; 2.402      ;
; 2.132 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.398      ;
; 2.142 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.408      ;
; 2.143 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 2.411      ;
; 2.148 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 2.428      ;
; 2.151 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.002     ; 2.415      ;
; 2.170 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.436      ;
; 2.173 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.012      ; 2.451      ;
; 2.177 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.012      ; 2.455      ;
; 2.181 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.012      ; 2.459      ;
; 2.182 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.002     ; 2.446      ;
; 2.184 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 2.450      ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|line          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise    ; Fall    ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.019   ; 7.019   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.806   ; 6.806   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.019   ; 7.019   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.411   ; 6.411   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.396   ; 6.396   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.065   ; 6.065   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.354   ; 6.354   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.740   ; 5.740   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.571   ; 5.571   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.113   ; 4.113   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 161.983 ; 161.983 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 161.837 ; 161.837 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 161.983 ; 161.983 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 161.651 ; 161.651 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 161.632 ; 161.632 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 161.409 ; 161.409 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 161.390 ; 161.390 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 161.066 ; 161.066 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 160.680 ; 160.680 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 5.121   ; 5.121   ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 5.687   ; 5.687   ; Rise       ; clk                          ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                     ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise    ; Fall    ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.341  ; -5.341  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.576  ; -6.576  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.789  ; -6.789  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.181  ; -6.181  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.166  ; -6.166  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.835  ; -5.835  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -6.124  ; -6.124  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.510  ; -5.510  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -5.341  ; -5.341  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.806  ; -3.806  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -11.219 ; -11.219 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -11.219 ; -11.219 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -11.715 ; -11.715 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -12.475 ; -12.475 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -12.451 ; -12.451 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -12.011 ; -12.011 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -12.447 ; -12.447 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -11.808 ; -11.808 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -12.665 ; -12.665 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -4.744  ; -4.744  ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -4.641  ; -4.641  ; Rise       ; clk                          ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.290  ; 9.290  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.555  ;        ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 8.617  ; 8.617  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 8.842  ; 8.842  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.335 ; 11.335 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ;        ; 5.555  ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 8.187  ; 8.187  ; Rise       ; clk                          ;
; e                 ; clk                          ; 9.192  ; 9.192  ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 11.006 ; 11.006 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 8.824  ; 8.824  ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 10.386 ; 10.386 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 10.637 ; 10.637 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 10.015 ; 10.015 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 8.376  ; 8.376  ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 9.788  ; 9.788  ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 11.006 ; 11.006 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 10.060 ; 10.060 ; Rise       ; clk                          ;
; rs                ; clk                          ; 9.683  ; 9.683  ; Rise       ; clk                          ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                  ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.290  ; 9.290  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.555  ;        ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 8.617  ; 8.617  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 8.842  ; 8.842  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.335 ; 11.335 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ;        ; 5.555  ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 8.187  ; 8.187  ; Rise       ; clk                          ;
; e                 ; clk                          ; 9.192  ; 9.192  ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 8.376  ; 8.376  ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 8.824  ; 8.824  ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 10.386 ; 10.386 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 10.637 ; 10.637 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 10.015 ; 10.015 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 8.376  ; 8.376  ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 9.788  ; 9.788  ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 11.006 ; 11.006 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 10.060 ; 10.060 ; Rise       ; clk                          ;
; rs                ; clk                          ; 9.683  ; 9.683  ; Rise       ; clk                          ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+


+-------------------------------------------------------+
; Fast Model Setup Summary                              ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.003 ; -151.618      ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -1.217 ; -24.950       ;
+------------------------------+--------+---------------+


+-------------------------------------------------------+
; Fast Model Hold Summary                               ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.639 ; -1.639        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.215  ; 0.000         ;
+------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -1.380 ; -85.380       ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; -0.500 ; -23.000       ;
+------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                 ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.003 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.002      ; 4.037      ;
; -2.985 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.001      ; 4.018      ;
; -2.891 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.926      ;
; -2.891 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.926      ;
; -2.891 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.926      ;
; -2.891 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.926      ;
; -2.891 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.926      ;
; -2.825 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.017      ; 3.874      ;
; -2.807 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.016      ; 3.855      ;
; -2.805 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; -0.015     ; 3.822      ;
; -2.805 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; -0.015     ; 3.822      ;
; -2.805 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; -0.015     ; 3.822      ;
; -2.804 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; -0.015     ; 3.821      ;
; -2.803 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; -0.015     ; 3.820      ;
; -2.799 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; -0.015     ; 3.816      ;
; -2.797 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.815      ;
; -2.797 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.815      ;
; -2.797 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; -0.014     ; 3.815      ;
; -2.796 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.814      ;
; -2.789 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.017      ; 3.838      ;
; -2.783 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.801      ;
; -2.782 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; -0.014     ; 3.800      ;
; -2.782 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ; clk          ; clk         ; 1.000        ; -0.014     ; 3.800      ;
; -2.771 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.016      ; 3.819      ;
; -2.750 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.776      ;
; -2.749 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.775      ;
; -2.749 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.775      ;
; -2.749 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.775      ;
; -2.749 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.017      ; 3.798      ;
; -2.747 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.773      ;
; -2.747 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.773      ;
; -2.746 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.772      ;
; -2.746 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.772      ;
; -2.745 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ; clk          ; clk         ; 1.000        ; -0.006     ; 3.771      ;
; -2.731 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.016      ; 3.779      ;
; -2.719 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.744      ;
; -2.718 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.743      ;
; -2.718 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.743      ;
; -2.718 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.743      ;
; -2.716 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.017      ; 3.765      ;
; -2.715 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ; clk          ; clk         ; 1.000        ; -0.007     ; 3.740      ;
; -2.713 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.763      ;
; -2.713 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.763      ;
; -2.713 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.763      ;
; -2.713 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.763      ;
; -2.713 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.763      ;
; -2.698 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.016      ; 3.746      ;
; -2.690 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.016      ; 3.738      ;
; -2.677 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.727      ;
; -2.677 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.727      ;
; -2.677 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.727      ;
; -2.677 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.727      ;
; -2.677 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.727      ;
; -2.672 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.015      ; 3.719      ;
; -2.642 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.016      ; 3.690      ;
; -2.637 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.687      ;
; -2.637 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.687      ;
; -2.637 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.687      ;
; -2.637 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.687      ;
; -2.637 ; LCD_CT:LCD_CT_PORTMAP|clk_count[3] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.687      ;
; -2.627 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.659      ;
; -2.627 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.659      ;
; -2.627 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.659      ;
; -2.626 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.658      ;
; -2.625 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.657      ;
; -2.624 ; LCD_CT:LCD_CT_PORTMAP|clk_count[6] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.015      ; 3.671      ;
; -2.622 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.657      ;
; -2.622 ; LCD_CT:LCD_CT_PORTMAP|clk_count[0] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ; clk          ; clk         ; 1.000        ; 0.003      ; 3.657      ;
; -2.621 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.653      ;
; -2.619 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.652      ;
; -2.619 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.652      ;
; -2.619 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.652      ;
; -2.618 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ; clk          ; clk         ; 1.000        ; 0.016      ; 3.666      ;
; -2.618 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.651      ;
; -2.605 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.638      ;
; -2.604 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.654      ;
; -2.604 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.654      ;
; -2.604 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.654      ;
; -2.604 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.654      ;
; -2.604 ; LCD_CT:LCD_CT_PORTMAP|clk_count[4] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.018      ; 3.654      ;
; -2.604 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.637      ;
; -2.604 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.637      ;
; -2.600 ; LCD_CT:LCD_CT_PORTMAP|clk_count[7] ; LCD_CT:LCD_CT_PORTMAP|e             ; clk          ; clk         ; 1.000        ; 0.015      ; 3.647      ;
; -2.591 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.623      ;
; -2.591 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.623      ;
; -2.591 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ; clk          ; clk         ; 1.000        ; 0.000      ; 3.623      ;
; -2.590 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.622      ;
; -2.589 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.621      ;
; -2.585 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ; clk          ; clk         ; 1.000        ; 0.000      ; 3.617      ;
; -2.583 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.616      ;
; -2.583 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.616      ;
; -2.583 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ; clk          ; clk         ; 1.000        ; 0.001      ; 3.616      ;
; -2.582 ; LCD_CT:LCD_CT_PORTMAP|clk_count[2] ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ; clk          ; clk         ; 1.000        ; 0.001      ; 3.615      ;
; -2.578 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ; clk          ; clk         ; 1.000        ; 0.017      ; 3.627      ;
; -2.578 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ; clk          ; clk         ; 1.000        ; 0.017      ; 3.627      ;
; -2.578 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ; clk          ; clk         ; 1.000        ; 0.017      ; 3.627      ;
; -2.578 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ; clk          ; clk         ; 1.000        ; 0.017      ; 3.627      ;
; -2.578 ; LCD_CT:LCD_CT_PORTMAP|clk_count[5] ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ; clk          ; clk         ; 1.000        ; 0.017      ; 3.627      ;
; -2.572 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ; clk          ; clk         ; 1.000        ; 0.009      ; 3.613      ;
; -2.571 ; LCD_CT:LCD_CT_PORTMAP|clk_count[1] ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ; clk          ; clk         ; 1.000        ; 0.009      ; 3.612      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                           ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -1.217 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.263      ;
; -1.210 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.256      ;
; -1.194 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.226      ;
; -1.194 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.226      ;
; -1.193 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.225      ;
; -1.193 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.225      ;
; -1.182 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.214      ;
; -1.182 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.214      ;
; -1.179 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 2.213      ;
; -1.178 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 2.212      ;
; -1.153 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.194      ;
; -1.152 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.193      ;
; -1.150 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.191      ;
; -1.125 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.171      ;
; -1.118 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.164      ;
; -1.102 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.134      ;
; -1.102 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.134      ;
; -1.102 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.134      ;
; -1.101 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.133      ;
; -1.101 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.133      ;
; -1.097 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.143      ;
; -1.090 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.136      ;
; -1.090 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.122      ;
; -1.090 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.122      ;
; -1.087 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 2.121      ;
; -1.086 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 2.120      ;
; -1.074 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.106      ;
; -1.074 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.106      ;
; -1.074 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.106      ;
; -1.073 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.105      ;
; -1.073 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.105      ;
; -1.065 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.011      ; 2.108      ;
; -1.065 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.011      ; 2.108      ;
; -1.064 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.011      ; 2.107      ;
; -1.063 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.011      ; 2.106      ;
; -1.063 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.011      ; 2.106      ;
; -1.062 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.094      ;
; -1.062 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.094      ;
; -1.061 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.102      ;
; -1.060 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.106      ;
; -1.060 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.101      ;
; -1.059 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 2.093      ;
; -1.058 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 2.092      ;
; -1.058 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.099      ;
; -1.053 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.099      ;
; -1.044 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.090      ;
; -1.037 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.083      ;
; -1.037 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.069      ;
; -1.037 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.069      ;
; -1.037 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.069      ;
; -1.036 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.068      ;
; -1.036 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.068      ;
; -1.033 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.074      ;
; -1.032 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.073      ;
; -1.030 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.076      ;
; -1.030 ; ADC_0808:ADC_PORTMAP|cnt[2] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.071      ;
; -1.025 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.057      ;
; -1.025 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.057      ;
; -1.023 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 2.067      ;
; -1.022 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 2.056      ;
; -1.021 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 2.055      ;
; -1.016 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.012      ; 2.060      ;
; -1.014 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.046      ;
; -1.014 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.046      ;
; -1.014 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.046      ;
; -1.013 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.045      ;
; -1.013 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.045      ;
; -1.008 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.054      ;
; -1.007 ; ADC_0808:ADC_PORTMAP|cnt[0] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.053      ;
; -1.002 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.048      ;
; -1.002 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.034      ;
; -1.002 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.034      ;
; -1.000 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 2.030      ;
; -1.000 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 2.030      ;
; -1.000 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 2.030      ;
; -0.999 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 2.029      ;
; -0.999 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 2.029      ;
; -0.999 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 2.033      ;
; -0.998 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.002      ; 2.032      ;
; -0.996 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.037      ;
; -0.995 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.014      ; 2.041      ;
; -0.995 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.036      ;
; -0.993 ; ADC_0808:ADC_PORTMAP|cnt[3] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.034      ;
; -0.988 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 2.018      ;
; -0.988 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; -0.002     ; 2.018      ;
; -0.985 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.017      ;
; -0.984 ; ADC_0808:ADC_PORTMAP|cnt[6] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.016      ;
; -0.979 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.011      ;
; -0.979 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.011      ;
; -0.979 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.011      ;
; -0.978 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.010      ;
; -0.978 ; ADC_0808:ADC_PORTMAP|cnt[5] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.000      ; 2.010      ;
; -0.973 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.014      ;
; -0.973 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.011      ; 2.016      ;
; -0.973 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.011      ; 2.016      ;
; -0.972 ; ADC_0808:ADC_PORTMAP|cnt[4] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.009      ; 2.013      ;
; -0.972 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.011      ; 2.015      ;
; -0.971 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.011      ; 2.014      ;
; -0.971 ; ADC_0808:ADC_PORTMAP|cnt[1] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 1.000        ; 0.011      ; 2.014      ;
+--------+-----------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                               ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -1.639 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; 0.000        ; 1.713      ; 0.367      ;
; -1.139 ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp              ; DIV_clk:DIV_CLK_PORTMAP|temp ; clk         ; -0.500       ; 1.713      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.send          ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|temp[1]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; LCD_CT:LCD_CT_PORTMAP|rs                  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.250  ; UART_tx:UART_PORTMAP|temp[1]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.402      ;
; 0.252  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.256  ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.260  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.412      ;
; 0.279  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.431      ;
; 0.280  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.432      ;
; 0.362  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.514      ;
; 0.363  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.515      ;
; 0.375  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.527      ;
; 0.377  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.377  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.529      ;
; 0.380  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; UART_tx:UART_PORTMAP|temp[0]              ; UART_tx:UART_PORTMAP|temp[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.533      ;
; 0.388  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.539      ;
; 0.388  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.540      ;
; 0.389  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.541      ;
; 0.392  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[0]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.392  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.544      ;
; 0.395  ; UART_tx:UART_PORTMAP|index[1]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.547      ;
; 0.396  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[4]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.548      ;
; 0.397  ; UART_tx:UART_PORTMAP|index[0]             ; UART_tx:UART_PORTMAP|index[1]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.549      ;
; 0.399  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.551      ;
; 0.441  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.593      ;
; 0.455  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.608      ;
; 0.456  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.608      ;
; 0.458  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.610      ;
; 0.459  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.611      ;
; 0.467  ; UART_tx:UART_PORTMAP|temp[2]              ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.619      ;
; 0.469  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.471  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.623      ;
; 0.471  ; LCD_CT:LCD_CT_PORTMAP|line                ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.623      ;
; 0.472  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.624      ;
; 0.485  ; UART_tx:UART_PORTMAP|index[2]             ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.637      ;
; 0.506  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.TERMINATE ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.658      ;
; 0.508  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[2]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.660      ;
; 0.521  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[1]               ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.674      ;
; 0.529  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.683      ;
; 0.530  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.684      ;
; 0.542  ; LCD_CT:LCD_CT_PORTMAP|e                   ; LCD_CT:LCD_CT_PORTMAP|e                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.694      ;
; 0.556  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|clk_count[31]       ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.708      ;
; 0.563  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.563  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.715      ;
; 0.566  ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.718      ;
; 0.569  ; LCD_CT:LCD_CT_PORTMAP|state.power_up      ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.721      ;
; 0.572  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[4]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.726      ;
; 0.572  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.726      ;
; 0.572  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[8]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.726      ;
; 0.573  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[3]               ; clk                          ; clk         ; 0.000        ; 0.002      ; 0.727      ;
; 0.574  ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; LCD_CT:LCD_CT_PORTMAP|ptr[0]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.726      ;
; 0.580  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.733      ;
; 0.581  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.734      ;
; 0.583  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.735      ;
; 0.584  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.592  ; UART_tx:UART_PORTMAP|temp[1]              ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.744      ;
; 0.594  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.746      ;
; 0.600  ; LCD_CT:LCD_CT_PORTMAP|state.initialize    ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.752      ;
; 0.610  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.761      ;
; 0.617  ; UART_tx:UART_PORTMAP|cnt[0]               ; UART_tx:UART_PORTMAP|cnt[0]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.769      ;
; 0.617  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|TX                   ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.768      ;
; 0.619  ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.771      ;
; 0.619  ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.772      ;
; 0.622  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.774      ;
; 0.622  ; UART_tx:UART_PORTMAP|index[3]             ; UART_tx:UART_PORTMAP|state_uart.STOP_BIT  ; clk                          ; clk         ; 0.000        ; -0.001     ; 0.773      ;
; 0.623  ; UART_tx:UART_PORTMAP|cnt[2]               ; UART_tx:UART_PORTMAP|cnt[2]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.775      ;
; 0.624  ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.001      ; 0.777      ;
; 0.645  ; UART_tx:UART_PORTMAP|state_uart.DATA_BITS ; UART_tx:UART_PORTMAP|index[3]             ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.652  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.804      ;
; 0.655  ; UART_tx:UART_PORTMAP|state_uart.IDLE      ; UART_tx:UART_PORTMAP|state_uart.START_BIT ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.807      ;
; 0.665  ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.671  ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.823      ;
; 0.674  ; UART_tx:UART_PORTMAP|cnt[6]               ; UART_tx:UART_PORTMAP|cnt[6]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.826      ;
; 0.676  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|state.line2         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.676  ; UART_tx:UART_PORTMAP|cnt[7]               ; UART_tx:UART_PORTMAP|cnt[7]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.676  ; UART_tx:UART_PORTMAP|cnt[5]               ; UART_tx:UART_PORTMAP|cnt[5]               ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.828      ;
; 0.677  ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]            ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.829      ;
; 0.678  ; LCD_CT:LCD_CT_PORTMAP|ptr[3]              ; LCD_CT:LCD_CT_PORTMAP|state.line1         ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.830      ;
; 0.680  ; LCD_CT:LCD_CT_PORTMAP|state.RESETLINE     ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7]       ; clk                          ; clk         ; 0.000        ; 0.008      ; 0.840      ;
; 0.688  ; LCD_CT:LCD_CT_PORTMAP|state.send          ; LCD_CT:LCD_CT_PORTMAP|line                ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.840      ;
; 0.691  ; LCD_CT:LCD_CT_PORTMAP|ptr[1]              ; LCD_CT:LCD_CT_PORTMAP|ptr[2]              ; clk                          ; clk         ; 0.000        ; 0.000      ; 0.843      ;
+--------+-------------------------------------------+-------------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                                                            ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.215 ; ADC_0808:ADC_PORTMAP|start   ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.367      ;
; 0.540 ; ADC_0808:ADC_PORTMAP|flag    ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.692      ;
; 0.588 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.745      ;
; 0.590 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.747      ;
; 0.617 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.769      ;
; 0.618 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 0.772      ;
; 0.619 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 0.773      ;
; 0.622 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 0.776      ;
; 0.623 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.775      ;
; 0.628 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 0.782      ;
; 0.628 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 0.782      ;
; 0.649 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.801      ;
; 0.649 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.801      ;
; 0.659 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.811      ;
; 0.659 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.811      ;
; 0.662 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.814      ;
; 0.664 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.816      ;
; 0.665 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.817      ;
; 0.669 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.821      ;
; 0.674 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.826      ;
; 0.676 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.828      ;
; 0.703 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.855      ;
; 0.706 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.858      ;
; 0.707 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|oe      ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 0.864      ;
; 0.709 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[18] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.861      ;
; 0.746 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.898      ;
; 0.747 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.899      ;
; 0.752 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.904      ;
; 0.756 ; ADC_0808:ADC_PORTMAP|cnt[15] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.908      ;
; 0.762 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[17] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.914      ;
; 0.781 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.933      ;
; 0.790 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.942      ;
; 0.792 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.944      ;
; 0.794 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.946      ;
; 0.800 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.952      ;
; 0.803 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.009     ; 0.946      ;
; 0.805 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[0]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.009     ; 0.948      ;
; 0.805 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.009     ; 0.948      ;
; 0.806 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.009     ; 0.949      ;
; 0.806 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.009     ; 0.949      ;
; 0.807 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.009     ; 0.950      ;
; 0.807 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.009     ; 0.950      ;
; 0.809 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.961      ;
; 0.812 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.964      ;
; 0.816 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.968      ;
; 0.819 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.971      ;
; 0.822 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 0.976      ;
; 0.824 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 0.990      ;
; 0.829 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.981      ;
; 0.831 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.007     ; 0.976      ;
; 0.832 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.007     ; 0.977      ;
; 0.834 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.986      ;
; 0.836 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.988      ;
; 0.837 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.989      ;
; 0.837 ; ADC_0808:ADC_PORTMAP|cnt[10] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.989      ;
; 0.839 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.991      ;
; 0.843 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 1.000      ;
; 0.845 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[16] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 1.002      ;
; 0.847 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 0.999      ;
; 0.855 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.002     ; 1.005      ;
; 0.857 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.009      ;
; 0.860 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[1]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.012      ;
; 0.869 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.021      ;
; 0.870 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.036      ;
; 0.870 ; ADC_0808:ADC_PORTMAP|cnt[13] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.002     ; 1.020      ;
; 0.872 ; ADC_0808:ADC_PORTMAP|cnt[9]  ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.024      ;
; 0.873 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.027      ;
; 0.874 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[13] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.028      ;
; 0.876 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.028      ;
; 0.877 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[12] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.031      ;
; 0.877 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[6]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.029      ;
; 0.878 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.011      ; 1.041      ;
; 0.882 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[2]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.034      ;
; 0.883 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.037      ;
; 0.883 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.037      ;
; 0.892 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.046      ;
; 0.892 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.044      ;
; 0.893 ; ADC_0808:ADC_PORTMAP|cnt[18] ; ADC_0808:ADC_PORTMAP|start   ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.005      ; 1.050      ;
; 0.900 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.005     ; 1.047      ;
; 0.900 ; ADC_0808:ADC_PORTMAP|cnt[12] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.002     ; 1.050      ;
; 0.901 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.009      ; 1.062      ;
; 0.904 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[5]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.056      ;
; 0.907 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.011      ; 1.070      ;
; 0.913 ; ADC_0808:ADC_PORTMAP|cnt[6]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.065      ;
; 0.917 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|flag    ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.014      ; 1.083      ;
; 0.926 ; ADC_0808:ADC_PORTMAP|cnt[7]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.011      ; 1.089      ;
; 0.927 ; ADC_0808:ADC_PORTMAP|cnt[4]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.081      ;
; 0.929 ; ADC_0808:ADC_PORTMAP|cnt[14] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.081      ;
; 0.929 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[3]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.081      ;
; 0.929 ; ADC_0808:ADC_PORTMAP|cnt[2]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.081      ;
; 0.930 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[11] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.009      ; 1.091      ;
; 0.942 ; ADC_0808:ADC_PORTMAP|cnt[11] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; -0.002     ; 1.092      ;
; 0.946 ; ADC_0808:ADC_PORTMAP|cnt[16] ; ADC_0808:ADC_PORTMAP|cnt[14] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.098      ;
; 0.948 ; ADC_0808:ADC_PORTMAP|cnt[5]  ; ADC_0808:ADC_PORTMAP|cnt[9]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.011      ; 1.111      ;
; 0.949 ; ADC_0808:ADC_PORTMAP|cnt[0]  ; ADC_0808:ADC_PORTMAP|cnt[4]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.101      ;
; 0.949 ; ADC_0808:ADC_PORTMAP|cnt[8]  ; ADC_0808:ADC_PORTMAP|cnt[10] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.009      ; 1.110      ;
; 0.950 ; ADC_0808:ADC_PORTMAP|cnt[3]  ; ADC_0808:ADC_PORTMAP|cnt[8]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.002      ; 1.104      ;
; 0.957 ; ADC_0808:ADC_PORTMAP|cnt[1]  ; ADC_0808:ADC_PORTMAP|cnt[7]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.109      ;
; 0.958 ; ADC_0808:ADC_PORTMAP|cnt[17] ; ADC_0808:ADC_PORTMAP|cnt[15] ; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 0.000        ; 0.000      ; 1.110      ;
+-------+------------------------------+------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|cnt[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|clk_count[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|e             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|lcd_data_x[7] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; LCD_CT:LCD_CT_PORTMAP|line          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'DIV_clk:DIV_CLK_PORTMAP|temp'                                                                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                                ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[0]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[10]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[11]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[12]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[13]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[14]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[15]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[16]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[17]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[18]          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[1]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[2]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[3]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[4]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[5]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[6]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[7]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[8]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|cnt[9]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|flag             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|oe               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_0808:ADC_PORTMAP|start_alarm      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[0]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[10]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[11]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[12]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[13]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[14]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[15]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[16]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[17]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[18]|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[1]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[2]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[3]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[4]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[5]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[6]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[7]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[8]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|cnt[9]|clk                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|flag|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|oe|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start_alarm|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; ADC_PORTMAP|start|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; DIV_clk:DIV_CLK_PORTMAP|temp ; Rise       ; DIV_CLK_PORTMAP|temp~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+---------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                  ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.646  ; 3.646  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.525  ; 3.525  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.646  ; 3.646  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.343  ; 3.343  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.349  ; 3.349  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.187  ; 3.187  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.322  ; 3.322  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 3.012  ; 3.012  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.941  ; 2.941  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.246  ; 2.246  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 72.726 ; 72.726 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 72.646 ; 72.646 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 72.726 ; 72.726 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 72.544 ; 72.544 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 72.546 ; 72.546 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 72.411 ; 72.411 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 72.396 ; 72.396 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 72.215 ; 72.215 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 72.076 ; 72.076 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 2.771  ; 2.771  ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 3.002  ; 3.002  ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.821 ; -2.821 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.405 ; -3.405 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.526 ; -3.526 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.223 ; -3.223 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.229 ; -3.229 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.067 ; -3.067 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.202 ; -3.202 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.892 ; -2.892 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.821 ; -2.821 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.112 ; -2.112 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -5.351 ; -5.351 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -5.351 ; -5.351 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -5.595 ; -5.595 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -5.911 ; -5.911 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -5.917 ; -5.917 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -5.738 ; -5.738 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -5.897 ; -5.897 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -5.611 ; -5.611 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -5.982 ; -5.982 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -2.599 ; -2.599 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -2.538 ; -2.538 ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.996 ; 4.996 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.886 ;       ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.694 ; 4.694 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.816 ; 4.816 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.075 ; 6.075 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ;       ; 2.886 ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 4.581 ; 4.581 ; Rise       ; clk                          ;
; e                 ; clk                          ; 4.944 ; 4.944 ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 5.986 ; 5.986 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 4.834 ; 4.834 ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 5.649 ; 5.649 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 5.784 ; 5.784 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 5.332 ; 5.332 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 4.672 ; 4.672 ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 5.260 ; 5.260 ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 5.986 ; 5.986 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 5.450 ; 5.450 ; Rise       ; clk                          ;
; rs                ; clk                          ; 5.268 ; 5.268 ; Rise       ; clk                          ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.996 ; 4.996 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.886 ;       ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.694 ; 4.694 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.816 ; 4.816 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.075 ; 6.075 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ;       ; 2.886 ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 4.581 ; 4.581 ; Rise       ; clk                          ;
; e                 ; clk                          ; 4.944 ; 4.944 ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 4.672 ; 4.672 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 4.834 ; 4.834 ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 5.649 ; 5.649 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 5.784 ; 5.784 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 5.332 ; 5.332 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 4.672 ; 4.672 ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 5.260 ; 5.260 ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 5.986 ; 5.986 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 5.450 ; 5.450 ; Rise       ; clk                          ;
; rs                ; clk                          ; 5.268 ; 5.268 ; Rise       ; clk                          ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Clock                         ; Setup    ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+----------+--------+----------+---------+---------------------+
; Worst-case Slack              ; -7.746   ; -2.649 ; N/A      ; N/A     ; -1.380              ;
;  DIV_clk:DIV_CLK_PORTMAP|temp ; -3.913   ; 0.215  ; N/A      ; N/A     ; -0.500              ;
;  clk                          ; -7.746   ; -2.649 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS               ; -513.066 ; -2.649 ; 0.0      ; 0.0     ; -108.38             ;
;  DIV_clk:DIV_CLK_PORTMAP|temp ; -81.591  ; 0.000  ; N/A      ; N/A     ; -23.000             ;
;  clk                          ; -431.475 ; -2.649 ; N/A      ; N/A     ; -85.380             ;
+-------------------------------+----------+--------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                    ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise    ; Fall    ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.019   ; 7.019   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.806   ; 6.806   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 7.019   ; 7.019   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.411   ; 6.411   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.396   ; 6.396   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.065   ; 6.065   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.354   ; 6.354   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.740   ; 5.740   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.571   ; 5.571   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.113   ; 4.113   ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; 161.983 ; 161.983 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; 161.837 ; 161.837 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; 161.983 ; 161.983 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; 161.651 ; 161.651 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; 161.632 ; 161.632 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; 161.409 ; 161.409 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; 161.390 ; 161.390 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; 161.066 ; 161.066 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; 160.680 ; 160.680 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; 5.121   ; 5.121   ; Rise       ; clk                          ;
; start_TX        ; clk                          ; 5.687   ; 5.687   ; Rise       ; clk                          ;
+-----------------+------------------------------+---------+---------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port       ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+
; data_adc_in[*]  ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.821 ; -2.821 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[0] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.405 ; -3.405 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[1] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.526 ; -3.526 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[2] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.223 ; -3.223 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[3] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.229 ; -3.229 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[4] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.067 ; -3.067 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[5] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -3.202 ; -3.202 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[6] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.892 ; -2.892 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
;  data_adc_in[7] ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.821 ; -2.821 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; eoc             ; DIV_clk:DIV_CLK_PORTMAP|temp ; -2.112 ; -2.112 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; data_adc_in[*]  ; clk                          ; -5.351 ; -5.351 ; Rise       ; clk                          ;
;  data_adc_in[0] ; clk                          ; -5.351 ; -5.351 ; Rise       ; clk                          ;
;  data_adc_in[1] ; clk                          ; -5.595 ; -5.595 ; Rise       ; clk                          ;
;  data_adc_in[2] ; clk                          ; -5.911 ; -5.911 ; Rise       ; clk                          ;
;  data_adc_in[3] ; clk                          ; -5.917 ; -5.917 ; Rise       ; clk                          ;
;  data_adc_in[4] ; clk                          ; -5.738 ; -5.738 ; Rise       ; clk                          ;
;  data_adc_in[5] ; clk                          ; -5.897 ; -5.897 ; Rise       ; clk                          ;
;  data_adc_in[6] ; clk                          ; -5.611 ; -5.611 ; Rise       ; clk                          ;
;  data_adc_in[7] ; clk                          ; -5.982 ; -5.982 ; Rise       ; clk                          ;
; reset_n         ; clk                          ; -2.599 ; -2.599 ; Rise       ; clk                          ;
; start_TX        ; clk                          ; -2.538 ; -2.538 ; Rise       ; clk                          ;
+-----------------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                          ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 9.290  ; 9.290  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ; 5.555  ;        ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 8.617  ; 8.617  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 8.842  ; 8.842  ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 11.335 ; 11.335 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ;        ; 5.555  ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 8.187  ; 8.187  ; Rise       ; clk                          ;
; e                 ; clk                          ; 9.192  ; 9.192  ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 11.006 ; 11.006 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 8.824  ; 8.824  ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 10.386 ; 10.386 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 10.637 ; 10.637 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 10.015 ; 10.015 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 8.376  ; 8.376  ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 9.788  ; 9.788  ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 11.006 ; 11.006 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 10.060 ; 10.060 ; Rise       ; clk                          ;
; rs                ; clk                          ; 9.683  ; 9.683  ; Rise       ; clk                          ;
+-------------------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; Data Port         ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+
; ale               ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.996 ; 4.996 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ; 2.886 ;       ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; oe                ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.694 ; 4.694 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_ADC         ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4.816 ; 4.816 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; start_alarm_light ; DIV_clk:DIV_CLK_PORTMAP|temp ; 6.075 ; 6.075 ; Rise       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; clk_adc           ; DIV_clk:DIV_CLK_PORTMAP|temp ;       ; 2.886 ; Fall       ; DIV_clk:DIV_CLK_PORTMAP|temp ;
; TX                ; clk                          ; 4.581 ; 4.581 ; Rise       ; clk                          ;
; e                 ; clk                          ; 4.944 ; 4.944 ; Rise       ; clk                          ;
; lcd_data_x[*]     ; clk                          ; 4.672 ; 4.672 ; Rise       ; clk                          ;
;  lcd_data_x[0]    ; clk                          ; 4.834 ; 4.834 ; Rise       ; clk                          ;
;  lcd_data_x[1]    ; clk                          ; 5.649 ; 5.649 ; Rise       ; clk                          ;
;  lcd_data_x[2]    ; clk                          ; 5.784 ; 5.784 ; Rise       ; clk                          ;
;  lcd_data_x[3]    ; clk                          ; 5.332 ; 5.332 ; Rise       ; clk                          ;
;  lcd_data_x[4]    ; clk                          ; 4.672 ; 4.672 ; Rise       ; clk                          ;
;  lcd_data_x[5]    ; clk                          ; 5.260 ; 5.260 ; Rise       ; clk                          ;
;  lcd_data_x[6]    ; clk                          ; 5.986 ; 5.986 ; Rise       ; clk                          ;
;  lcd_data_x[7]    ; clk                          ; 5.450 ; 5.450 ; Rise       ; clk                          ;
; rs                ; clk                          ; 5.268 ; 5.268 ; Rise       ; clk                          ;
+-------------------+------------------------------+-------+-------+------------+------------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 73323    ; 0        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; clk                          ; 2        ; 1        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4170     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 73323    ; 0        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; clk                          ; 2        ; 1        ; 0        ; 0        ;
; DIV_clk:DIV_CLK_PORTMAP|temp ; DIV_clk:DIV_CLK_PORTMAP|temp ; 4170     ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 60    ; 60   ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 16    ; 16   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Jun 18 21:49:31 2023
Info: Command: quartus_sta PRJ_DSD -c PRJ_DSD
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'PRJ_DSD.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name DIV_clk:DIV_CLK_PORTMAP|temp DIV_clk:DIV_CLK_PORTMAP|temp
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -7.746
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -7.746      -431.475 clk 
    Info (332119):    -3.913       -81.591 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332146): Worst-case hold slack is -2.649
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.649        -2.649 clk 
    Info (332119):     0.391         0.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -85.380 clk 
    Info (332119):    -0.500       -23.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.003
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.003      -151.618 clk 
    Info (332119):    -1.217       -24.950 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332146): Worst-case hold slack is -1.639
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.639        -1.639 clk 
    Info (332119):     0.215         0.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -85.380 clk 
    Info (332119):    -0.500       -23.000 DIV_clk:DIV_CLK_PORTMAP|temp 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4569 megabytes
    Info: Processing ended: Sun Jun 18 21:49:32 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


