digraph "CFG for '_Z3addPiS_S_S_Pf' function" {
	label="CFG for '_Z3addPiS_S_S_Pf' function";

	Node0x4fa27b0 [shape=record,color="#b70d28ff", style=filled, fillcolor="#b70d2870",label="{%5:\l  %6 = tail call i32 @llvm.amdgcn.workgroup.id.x()\l  %7 = tail call align 4 dereferenceable(64) i8 addrspace(4)*\l... @llvm.amdgcn.dispatch.ptr()\l  %8 = getelementptr i8, i8 addrspace(4)* %7, i64 4\l  %9 = bitcast i8 addrspace(4)* %8 to i16 addrspace(4)*\l  %10 = load i16, i16 addrspace(4)* %9, align 4, !range !4, !invariant.load !5\l  %11 = zext i16 %10 to i32\l  %12 = mul i32 %6, %11\l  %13 = tail call i32 @llvm.amdgcn.workitem.id.x(), !range !6\l  %14 = add i32 %12, %13\l  %15 = sext i32 %14 to i64\l  %16 = getelementptr inbounds i32, i32 addrspace(1)* %3, i64 %15\l  %17 = load i32, i32 addrspace(1)* %16, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %18 = sitofp i32 %17 to double\l  %19 = fmul contract double %18, 3.906250e-03\l  %20 = fptrunc double %19 to float\l  %21 = mul nsw i32 %14, 6\l  %22 = add nsw i32 %21, 30720\l  %23 = sext i32 %22 to i64\l  %24 = getelementptr inbounds float, float addrspace(1)* %4, i64 %23\l  store float %20, float addrspace(1)* %24, align 4, !tbaa !11\l  %25 = getelementptr inbounds i32, i32 addrspace(1)* %2, i64 %15\l  %26 = load i32, i32 addrspace(1)* %25, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %27 = sitofp i32 %26 to double\l  %28 = fmul contract double %27, 3.906250e-03\l  %29 = fptrunc double %28 to float\l  %30 = add nsw i32 %21, 30721\l  %31 = sext i32 %30 to i64\l  %32 = getelementptr inbounds float, float addrspace(1)* %4, i64 %31\l  store float %29, float addrspace(1)* %32, align 4, !tbaa !11\l  %33 = getelementptr inbounds i32, i32 addrspace(1)* %1, i64 %15\l  %34 = load i32, i32 addrspace(1)* %33, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %35 = sitofp i32 %34 to double\l  %36 = fmul contract double %35, 3.906250e-03\l  %37 = fptrunc double %36 to float\l  %38 = add nsw i32 %21, 30722\l  %39 = sext i32 %38 to i64\l  %40 = getelementptr inbounds float, float addrspace(1)* %4, i64 %39\l  store float %37, float addrspace(1)* %40, align 4, !tbaa !11\l  %41 = ashr i32 %14, 9\l  %42 = and i32 %14, 511\l  %43 = sitofp i32 %42 to float\l  %44 = add nsw i32 %21, 30723\l  %45 = sext i32 %44 to i64\l  %46 = getelementptr inbounds float, float addrspace(1)* %4, i64 %45\l  store float %43, float addrspace(1)* %46, align 4, !tbaa !11\l  %47 = sitofp i32 %41 to float\l  %48 = add nsw i32 %21, 30724\l  %49 = sext i32 %48 to i64\l  %50 = getelementptr inbounds float, float addrspace(1)* %4, i64 %49\l  store float %47, float addrspace(1)* %50, align 4, !tbaa !11\l  %51 = getelementptr inbounds i32, i32 addrspace(1)* %0, i64 %15\l  %52 = load i32, i32 addrspace(1)* %51, align 4, !tbaa !7, !amdgpu.noclobber\l... !5\l  %53 = sitofp i32 %52 to float\l  %54 = add nsw i32 %21, 30725\l  %55 = sext i32 %54 to i64\l  %56 = getelementptr inbounds float, float addrspace(1)* %4, i64 %55\l  store float %53, float addrspace(1)* %56, align 4, !tbaa !11\l  ret void\l}"];
}
