set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {Pre-Projeto.vo Pre-Projeto_v.sdo}}
	{{"Fast Model"} {Pre-Projeto_fast.vo Pre-Projeto_v_fast.sdo}}
}
