1. 实际上，胡老师的体系结构里华莱士树的十六个一是错误的，因为负数的部分积产生的一是有次数的，需要加到不同位上。参见代码例化adder的csa_2中cin的输入。
2. 我建议直接在verilog中采用+号而不是自己构建华莱士树，综合器将自动生成更优的CSA电路。不过，也许综合器会识别你在实现华莱士树，从而无视你的算法重新生成一个。
3. 编者在使用genus对超前进位加法器add_tc_16_16进行elaborate后，综合器并没有生成对应的电路，而是直接识别并生成了一个加法操作。
