module top_module(
    output zero
);
    //Verilog-2001
endmodule
