目錄 (Contents) 
 
一、中英文摘要 -------------------------------------------------------------- 1 
  
二、計畫的緣由與目的 ----------------------------------------------------- 2 
  
三、nc-Si 薄膜特性的研究 -------------------------------------------- 4 
3-1、研究方法 ---------------------------------------------------------- 4 
3-2、結果與討論 ------------------------------------------------------- 4 
  
四、nc-Si TFT 研製 ------------------------------- 6 
4-1、研究方法 ---------------------------------------------------------- 6 
4-2、結果與討論 ------------------------------------------------------- 6 
  
五、計畫成果自評 ----------------------------------------------------------- 6 
5-1 成果自評 ------------------------------------------------------------ 6 
5-2 論文發表 ------------------------------------------------------------ 7 
  
六、參考文獻 ----------------------------------------------------------------- 7 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
表目錄 (Tables) 
 
表一、nc-Si 薄膜特性-------------------------------------------------------- 14 
  
表二、不同緩衝層 TFT 線性區參數比較表------------------------------- 15 
  
表三、不同緩衝層 TFT 飽和區參數比較表------------------------------ 15 
  
  
  
  
 
  2
very reports about the influences of various 
substrates on the growth and characteristics of 
nc-Si were found. 
 Therefore, in the first year of this project 
we will plan to deposit nc-Si films on various 
substrates, such as glass, SiO2, Si3N4, a-Si, 
a-Si/ SiO2, a-Si /Si3N4. The effect of growth 
pressure, temperature of wire and substrate, 
ratio of SiH4 diluted in the H2 will be 
investigated respectively. The morphology of 
nc-Si will be observed by SEM and AFM, the 
crystallite size and preferential orientation of 
nc-Si film will be yielded from the XRD 
analysis, the volume of crystalline fraction 
will be deduced from the Raman spectra, the 
eelectron diffraction pattern and silicon drain 
size observed by TEM, and the mobility by 
Hall measurement.  
In the second year of this project, nc-Si 
film with best properties will be used to 
fabricate the bottom gate nc-Si TFT. While in 
constructing the TFT, the a-Si thin film 
deposited after gate dielectric oxide, 
enhancing the properties nc-Si film without 
increasing mask process. The field effect 
mobility (μeff), on current and threshold 
voltage of nc-Si TFT will be compared with 
a-Si TFT and poly-Si TFT. We consider that 
the nc-Si TFT will obtain better properties 
than a-Si TFT, and the low deposition 
temperature, less complex process in 
fabrication show it potential in the utilization 
in the application of select and drive devices 
in LCD. 
Keywords: nc-Si、 HWCVD nc-Si TFT 、
volume of crystalline fraction 
 
二、計畫的緣由與目的 
全球液晶顯示器(LCD, Liquie Crystal 
Display)的應用版圖不斷擴大，除了可攜式
產品之外，並對傳統 CRT 獨占鼇頭的顯示
器市場，包括資訊市場的桌上型監視器及消
費性家用電視市場等，產生替代效果進而擠
壓其生存空間，2004 年起 LCD 對 CRT 的
桌上型監視器的替代率將超過五成，正式成
為資訊市場主流產品，面板業者大舉投入五
代線以上的生產規劃投產，進而開創新應用
市場以去化大規模產能的開出，每年約 1.8
億台的消費性電視市場，顯然成為液晶顯示
器繼 CRT DT Monitor 之後下一個聚焦的新
市場。  
以產品應用分佈而言，工研院經資中
心 IEK 統計，2002 年 LCD 面板產值佔整
體平面顯示器面板產值八成以上，其中以大
尺寸(>10")的 TFT LCD 產品比重 59%為最
高，達 175 億美元，主要應用在 NB, DT 
Monitor 及 TV(如圖 1)，其中 Monitor 產品
將受惠於對 CRT 的替代效果成長率最高，
NB 持續穩定成長，LCD TV 市場則將因第
五世代以上生產線的導入及 HDTV 的播放
而加速普及速度，未來年複合成長率達六成
以上，2006 年產量將達 1800 萬台，佔整體
TFT LCD 產值之 6.5%。大尺寸 LCD 電視
在 LCD 廠商積極的產能投入及技術研發下
榮景可期，將帶動上游關鍵零組件的技術改
良及產業的蓬勃發展。  
薄膜電晶體液晶平面顯示器(TFT LCD)
現階段以技術成熟度高的非結晶矽(a-Si)的
TFT-LCD 為主，而多結晶矽(poly-Si)和連續
性晶界(CG-Si)的TFT-LCD則因仍處研發階
段而普遍性不足且價格較昂貴，目前以小尺
寸面板的應用為主，而中大尺寸的市場接受
度仍不及於非結晶矽(a-Si)的 TFT-LCD。 
一般對於應用於LCD的TFT其主要電
特性的要求為：高的電子移動率(mobility)、
低啟動電壓(threshold voltage)及低閘極漏電
流(leakage current)。雖然非結晶矽(a-Si)的
TFT-LCD 技術已相當成熟，其結構中的半
導體層是非結晶矽狀態，因而設限了元件的
電子移動率在 0.01~2 cm2/Vs[1]，降低電晶
體的操作速度；另外，由於非結晶矽如果長
期在照光的情行下，內部的矽懸鍵 (Si 
dangling bond)易在接近非結晶矽的能帶
(bandgap)中間形成深缺陷態 (deep-defect 
states)，造成元件的長期穩定性變差而影響
TFT 的動作。 
LTPS-TFT 擁有高畫質、低耗電、重量
輕 以 及 SOG 的 發 展 潛 力 (System On 
Glass)，但是 LTPS 卻因為製程的特殊性，
與 a-Si TFT 產品相比成本明顯高出許多，
目前 LTPS TFT 的製備方法有： 
1. Metal Induced Crystallization (MIC)： 
  4
薄膜材料，但是繁複、費時、無法大型化且
高成本的製作過程限制了其應用。在本計畫
中，吾人提出以材料特性介於 a-Si與 poly-Si
之間的 nc-Si 薄膜來作為 TFT 中的通道層，
並著眼於在不增加製程繁複與成長溫度的
情形下，以增大 nc-Si 中結合(coalescence)
的晶粒大小，來改進一般 nc-Si TFT 中 grain 
boundary 所造成的電特性減弱的影響。 
吾人採取之作法是以本實驗室中的熱
絲化學氣相沉積( hot wire CVD, HWCVD)
系統，如圖 4 所示，直接沉積 a-Si 與 nc-Si
薄膜。一般沉積 a-Si 與 nc-Si 薄膜的方式多
以 PECVD 系統，然 PECVD 中的 plasma 衝
擊易造成所沉積的薄膜的缺陷，且成長速率
較慢[16]，而 HWCVD 又稱 Catalytic CVD，
是利用高溫(1650~1900℃)的鎢絲將 SiH4 及
H2 的混合氣體熱解成 SiHx 氣體分子與大量
的 H 原子後，再於基板鍵結反應形成固相
的矽；這過程中無 plasma 衝擊的問題，同
時 HWCVD 能提供較多的 H 原子，更有助
於成長薄膜的結晶化與速率，而適當調整基
板與熱絲的距離能有效控制基板的成長溫
度在 300℃以下，符合低溫成長的要求。 
本計畫採二年的時間進行，第一年，
先進行 nc-Si 薄膜在不同基板的沉積，預計
有 glass、Si、SiO2、Si3N4、a-Si、SiO2/a-Si、
Si3N4/a-Si 等；控制成長的條件包括成長壓
力、基板溫度、熱絲溫度與反應氣體比等參
數；經由下列之量測 : 
(1) SEM : 取得 nc-Si 薄膜的表面形態。 
(2) AFM : 取得 nc-Si 薄膜的表面形態、粗
糙度。 
(3) XRD : 取得 nc-Si 薄膜的結晶顆粒大
小與結晶方向等資料。 
(4) TEM：觀察 nc-Si 薄膜的結晶顆粒大小
與電子繞射模式。 
(5) Raman spectra:取得 nc-Si 薄膜的結晶
分 量 (volume of crystalline 
fraction) 。 
(6) 霍爾測量 (Hall measurement) :取得
nc-Si 薄膜的薄膜型態(n- or p- type)、載
子移動率(mobility) 。 
取得最佳的薄膜特性及成長參數，作為第二
年製作 TFT 的依據。 
第二年則是 nc-Si TFT 元件製作與特性
之量測，其中在絕緣層部分預計以 SiO2、
Si3N4、SiO2/a-Si、Si3N4/a-Si 等四種，再沉
積 i nc-Si 通道層以製作 nc-Si-TFT，量測的
項目: 
(1) Transfer (IDS vs. VGS) and output(IDS vs. 
VDS) characteristics 
(2) On / Off current ratio 
(3) 電場效應移動率 μfet (field-effect 
mobility) 
所得結果與 a-Si-TFT 及一般的 poly-Si 
TFT 作為比較，預期得到比 a-Si-TFT 較高
的 電 場 效 應 移 動 率 和 導 通 電 流 (on 
current)，又有較 poly-Si TFT 低的截止電流
(off current)與高 On / Off current ratio。 
 
三、nc-Si 薄膜特性的研究 
3-1、研究方法 
首先，在清潔過的玻璃或矽基板上，
分別先沉積不同的緩衝層，有 PECVD 沉積
之 Si3N4 層、sputterd SiO2 層、 HWCVD 沉
積的 a-Si 層與 nc-Si 層等 4 種薄膜。接著再
將 4 種不同薄膜基板放至 HWCVD 系統
中，通入以 H2 稀釋的 SiH4(3%)反應氣體，
基板溫度維持在 250℃，鎢絲溫度 1900℃，
反應腔壓力 30m torr；沉積之 nc-Si 厚度在
0.6~1.0μm。 
製備完成，於結晶分析方面，吾人作薄
膜 Raman spectra 量測，並分析薄膜之結晶
體積分量(volume fraction of crystalline, Xc)； 
以 XRD 觀察結晶特性。而在薄膜之表面分
析上，以 AFM 分析緩衝層薄膜與沉積 nc-Si
薄膜的表面特性，以 SEM 與 TEM 觀測薄
膜表面及側面。最後，於電特性的量測，對
薄膜的室溫暗導電率及霍爾移動率作分析。 
3-2、結果與討論 
圖 5 所示為在 4 種不同緩衝層上沉積
之 nc-Si 的 SEM 側面圖，可以明顯的看出
nc-Si 薄膜具有柱狀晶粒(columnar grain,CG)
的結構，於圖 5 中以在 nc-Si 緩衝層上所得
到的 nc-Si 薄膜的 CG 為最大。另外，在圖
  6
sites)數目亦較多；因此，沉積過程可積聚
成較大的晶粒，此外，表面吸附更多的 H
原子，對於磊晶過程中的 nc-Si 薄膜能產生
所謂化學退火(chemical annealing)的作用，
將薄膜內較弱的 Si-Si 鍵打斷，使其成較強
的鍵結，也導致薄膜的結晶特性提高。亦有
相關文獻指出 [21]，含有 H 鍵結終斷
(hydrogen-terminated)的表面，如圖 12( c)所
示，將有利 SiH3 分子的移動，可組成較強
的鍵結，因此也增強 nc-Si 晶粒的結晶性。 
吾人於此計劃的第一年當中，已針對在
不同薄膜緩衝層上沉積之 nc-Si 薄膜，以
XRD、micro-Raman 作了詳細的結構特性分
析，以 SEM 及 AFM 作表面觀察，並藉由
霍爾量測及暗導電率的測量，確定薄膜之電
特性。所得的結果皆一致顯示，在 nc-Si 薄
膜緩衝層上沉積之 nc-Si 薄膜，無論於結晶
與電特性上，均是 4 種薄膜緩衝層中最佳
的。 
 
四、nc-Si TFT 研製 
4-1、研究方法 
首先，吾人先於不同材料當做緩衝層的
奈米晶矽薄膜上鍍上電極金(Au)形成 MSM
結構(insert of 圖 13)，並外加直流偏壓從
-20V到+20V量測其 I-V電特性並比較之(圖
11)，其中以 nc-Si 緩衝層的奈米晶矽薄膜
MSM 元件具有極大的導電率，此結果與前
述之結論相符，係於 nc-Si 上沉積的 nc-Si
薄膜其結晶特性較佳故其電特性亦較另 2
者優異。若由 nc-Si 薄膜中的 Si-Si 鍵結強
度檢驗，由圖 14 之 FTIR 圖可知，當在成
長 nc-Si 薄膜前添加緩衝層確實能有效提升
Si-Si 鍵(~500cm-1)的鍵結，且以 nc-Si 當緩
衝層又比 a-Si 來的佳。 
吾人所採用的結構為上閘極薄膜電晶體
(bottom-gate TFTs)，製程步驟： 
(一)準備乾淨的矽或玻璃基板， 
(二)成長緩衝層， 
(三) 使用 HWCVD 成長 n+摻雜層， 
(四) 使用 HWCVD 成長 nc-Si 主動層， 
(五)沉積介電層及使用蒸著系統成長電極。 
. 於此研究中吾人以添加奈米晶矽薄膜
(nc-Si)及非晶矽(a-Si)作為緩衝層，即在 7
分鐘 a-Si 上沈積 5 分鐘 nc-Si 薄膜
(nc-Si5/a-Si7) 和在成長 5 分鐘 nc-Si 緩衝層
上沈積 5 分鐘 nc-Si 薄膜(nc-Si5/nc-Si5)，且
與無添加緩衝層的 TFT 結構作比較，如圖
15 所示；得到 nc-Si10 TFT、nc-Si5/nc-Si5 TFT
和 nc-Si5/a-Si7 TFT。 
 
4-2、結果與討論 
把以上三種薄膜電晶體加以量測，其特性及
線性區與飽和區轉換曲線，分別如圖 16、
圖 17 和圖 18，為了清楚比較其驅動電流，
吾人將此三薄膜電晶體的特性曲線結合在
一起，如圖 19 我們明顯看出，驅動電流的
大小依序是：nc-Si5/nc-Si5 TFT > nc-Si5/a-Si7 
TFT > nc-Si10 TFT。另外由轉換特性曲線利
用公式 
)(
)(
offDS
onDS
I
I
Ratiooff
on =             (2) 
( ) 2)( 2
12
DSDSTHGS
DS
ox
lienarfet VVVV
I
CW
L
−⋅−=μ   (3) 
( )2)(
12
THGS
DS
ox
saturationfet VV
I
CW
L
−=μ      (4) 
可算出薄膜電晶體的開關電流比及線性區
與飽和區的場效載子移動率，其結果如表 2
和表 3，發現 nc-Si5/nc-Si5 TFT 確實有較佳
的開關電流比和場效載子移動率，而 nc-Si10 
TFT 與 nc-Si5/a-Si7 TFT 其開關電流比和場
效載子移動率均較 nc-Si10 TFT 為佳，此可
說明添加緩衝層能提升奈米晶矽薄膜電晶
體的性能。 
 
五、計畫成果自評 
5-1 成果自評 
(1). 在計畫的第一年完成在不同基板
上沉積 nc-Si 的個別最佳薄膜特性
及製程參數之建立，分析比較 nc-Si
與 a-Si 及 poly-Si 特性上之差別，
在國外知名期刊發表數篇論文。 
(2). 在計畫第二年製作完成 nc-Si TFT
元件並作各項電特性之量測，預計
  8
[15] Hitoshi Wakabayashi, Toyoji 
Yamamoto, Kazuyoshi Yoshida, Eiichi 
Soda, Ken-Ichi Tokunaga, Tohru 
Mogami, and Takemistsu Kunio, 
“Utralow Resistance W/Poly-Si Gate 
CMOS Technology Using 
Amorphous-Si/TiN Buffer Layer”, 
IEEE Trans.  Electron Devices, vol. 
49, pp. 295-300 Feb. 2002 
[16] Kyung Wook Kim, Kyu Sik Cho, and 
Jin Jang, “A polycrystalline silicon 
thin-film transistor with a thin 
amorphous buffer”, Electron Device 
Letters, IEEE, 20(11), pp. 560-562 
(1999) 
[17]  B. D. Cullity, Elements of X-Ray 
Diffraction, 2nd ed. (Addison-Wesley, 
Reading, MA, 1978), p. 284 
[18] G. Viera, S. Huet and L. Boufendi, J. 
Appl. Phys., 90, 4175 (2001) 
[19] R.T. Howe, R.S. Muller, J. Appl. Phys., 
54 (1983) 4674 
[20] S.M. Sze, VLSI Technology, 2nd ed., 
McGraw-Hill, p. 259~263. 
[21] Pere ROCA i CABARROCAS, Anna 
FONTCUBERTA i MORRAL, Billel 
KALACHE, Samir KASOUIT, Solis 
State Phenomena, 93 (2003) 257. 
 
 
 
  10
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖9 在不同薄膜緩衝層成長nc-Si薄膜
的AFM圖(a) Si3N4 (b) SiO2 ( c) a-Si (d) 
nc-Si 
圖 7 在不同薄膜緩衝層成長 nc-Si 薄
膜的 TEM 上視圖(a) Si3N4 (b) SiO2 ( c) 
a-Si (d) nc-Si 
圖 8  在不同薄膜緩衝層成長 nc-Si 薄膜的
XRD 圖(a) Si3N4 (b) SiO2 ( c) a-Si (d) nc-Si
圖 10  在不同薄膜緩衝層成長 nc-Si 薄膜的
Raman spectra (a) Si3N4 (b) SiO2 ( c) a-Si (d) 
nc-Si 
  12
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 14 使用不同緩衝層之 nc-Si film 的
FTIR 圖 
圖 15 使用不同緩衝層的TFT結構
Al Al Al
SiO2
nc-Si
Corning glass
Cr
Cr
Buffer layer 
Corning glass 
0 10 20 30 40
1E-10
1E-9
1E-8
1E-7
1E-6
 
VDS=20V
VGS (V)
I DS
 (A
)
0.0000
0.0002
0.0004
0.0006
0.0008
0.0010
ID
S 1/2 (A
1/2)
0 10 20 30 40
0.0
2.0x10-7
4.0x10-7
6.0x10-7
8.0x10-7
1.0x10-6
I DS
 (A
)
VDS (V)
Topmost curve VGS=40V , step -5V
0 10 20 30 40
1E-10
1E-9
1E-8
1E-7
1E-6
 
VDS=5V
VGS (V)
I DS
 (A
)
0.0000
0.0002
0.0004
0.0006
0.0008
0.0010
ID
S 1/2 (A
1/2)
a b 
c 
圖 16 未添加緩衝層 nc-Si TFT 的量測結果 (a) 特性曲線 
(b) 線性區轉換曲線 (c) 飽和區轉換曲線 
  14
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
圖 19 不同緩衝層 nc-Si TFT 的特性曲線量測結果比較 
表一 nc-Si 薄膜特性 
