################################################################################
#                    DO NOT MANUALLY EDIT THIS FILE!                           #
################################################################################
# This file contains the automatically generated build configuration (2022/12/09 19:31:20)
# requested at line 3 in C:\Users\feiya\Desktop\_Sun_example\code\.dvt\default.build


################ Verilog Auto-config Directives ################
+dvt_init




# Available `ifdef / `ifndef controls:
# +define+SIMULATION

bus_addr_dec_custom.sv
bus_arbiter_custom.sv
bus_cpu_bram.sv
bus_mux_custom.sv
bus_slave_mux_custom.sv
bus_sum_custom.sv
bus_top.sv
uart_ctrl.sv
async.sv
bram_kernel_code.sv
bram_kernel_data.sv
bram_user_code.sv
bram_user_data.sv
define.sv
mips_top.sv
reg_exemem.sv
reg_idexe.sv
reg_ifid.sv
reg_memwb.sv
regfile.sv
stage_exe.sv
stage_id.sv
stage_if.sv
stage_mem.sv
stall.sv
thinpad_top.sv
uart_sum.sv
