# FPGA Loopback using Zedboad
Zedboard에서 loopback을 구현해보자.
> Zedboard, Vivado v2018.2 (64-bit), Windows, Putty

***
## 2. Zedboard에 Loopback 구현하기
이 튜토리얼에서는 Vivado에서 제공되는 IP만을 사용하여 전송하는 데이터를 그대로 다시 반환하는 시스템을 구현한다. 이 과정은 5단계로 진행된다.
> Keyword : Loopback, AXI interface, AXI DMA  
> 이 튜토리얼은 이 [사이트](http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html)에서 소개된 튜토리얼을
대부분 그대로 따라가며, 이 [유튜브 채널](https://www.youtube.com/user/mamsadegh2/feed)에서 설명한 내용을 더하여 만들어졌다.

### 구현할 시스템
<img src="./img/2.0.1.PNG" width="400px">[출처](http://www.fpgadeveloper.com/2014/08/using-the-axi-dma-in-vivado.html)  
- Zynq PS: ARM Core와 DDR 메모리 컨트롤러가 포함되어 있다.  
<img src="./img/2.0.2.PNG" width="300px">  
- Zynq PL: AXI DMA 및 AXI 데이터 FIFO가 PL에 구현된다.  
- MM2S : Memory-Mapped to Streaming, S2MM : Streaming to Memory-Mapped  

### AXI 통신이란?
PS와 구현한 PL은 AXI 프로토콜 통신으로 이어진다. AXI master port는 트랜잭션을 보내고, AXI slave는 master가 보낸 트랜잭션을 받는다.  
AXI에는 여러 종류의 통신이 있다.
- AXI Lite : 적은 양의 데이터를 송수신할 때 쓰인다.
- AXI : AXI slave 는 데이터 주소 범위를 갖고 있어, master가 slave의 특정 주소에 원하는 데이터를 쓰도록 명령할 수 있다.
- AXI streaming (AXIS) : data flow application에 사용되며 AXI와 달리 주소범위를 지정하지 않는다.

### AXI DMA란?
DMA는 Direct Memory Access를 의미하며 메모리의 한 부분에서 다른 부분으로 데이터를 전송한다.

### Zedboard에 Loopback 구현하기
1. RTL Project 생성하기
2. Generate Bitstream
3. Export hardware to Vivado SDK
4. Create a software application
5. Test the design on the hardware
