$version Generated by Yosys-SMTBMC $end
$timescale 1ns $end
$var integer 32 t smt_step $end
$var event 1 ! smt_clock $end
$scope module alu $end
$var wire 1 n0 CARRY $end
$var wire 1 n1 CARRY_next $end
$var wire 4 n2 OP1 $end
$var wire 4 n3 OP2 $end
$var wire 3 n4 OPCODE $end
$var wire 4 n5 RESULT $end
$var wire 4 n6 RESULT_next $end
$var wire 1 n7 ZERO $end
$var wire 1 n8 ZERO_next $end
$scope module _witness_ $end
$var wire 1 n9 anyinit_procdff_4441 $end
$var wire 1 n10 anyinit_procdff_4443 $end
$var wire 1 n11 anyinit_procdff_4445 $end
$var wire 1 n12 anyinit_procdff_4447 $end
$var wire 1 n13 anyinit_procdff_4449 $end
$var wire 1 n14 anyinit_procdff_4451 $end
$var wire 1 n15 anyinit_procdff_4453 $end
$var wire 1 n16 anyinit_procdff_4455 $end
$var wire 1 n17 anyinit_procdff_4457 $end
$var wire 1 n18 anyinit_procdff_4459 $end
$var wire 1 n19 anyinit_procdff_4461 $end
$var wire 1 n20 anyinit_procdff_4463 $end
$var wire 1 n21 anyinit_procdff_4465 $end
$var wire 1 n22 anyinit_procdff_4467 $end
$var wire 1 n23 anyinit_procdff_4469 $end
$var wire 1 n24 anyinit_procdff_4471 $end
$var wire 1 n25 anyinit_procdff_4473 $end
$var wire 1 n26 anyinit_procdff_4475 $end
$var wire 1 n27 anyinit_procdff_4477 $end
$var wire 1 n28 anyinit_procdff_4479 $end
$var wire 1 n29 anyinit_procdff_4481 $end
$var wire 1 n30 anyinit_procdff_4483 $end
$var wire 1 n31 anyinit_procdff_4485 $end
$var wire 1 n32 anyinit_procdff_4487 $end
$var wire 1 n33 anyinit_procdff_4489 $end
$var wire 1 n34 anyinit_procdff_4491 $end
$var wire 1 n35 anyinit_procdff_4493 $end
$var wire 1 n36 anyinit_procdff_4495 $end
$var wire 1 n37 anyinit_procdff_4497 $end
$var wire 1 n38 anyinit_procdff_4499 $end
$var wire 1 n39 anyinit_procdff_4501 $end
$var wire 1 n40 anyinit_procdff_4503 $end
$var wire 1 n41 anyinit_procdff_4505 $end
$var wire 1 n42 anyinit_procdff_4507 $end
$var wire 1 n43 anyinit_procdff_4509 $end
$var wire 1 n44 anyinit_procdff_4511 $end
$var wire 4 n45 anyinit_procdff_4513 $end
$var wire 4 n46 anyinit_procdff_4514 $end
$var wire 3 n47 anyinit_procdff_4515 $end
$var wire 4 n48 anyinit_procdff_4517 $end
$var wire 1 n49 anyinit_procdff_4518 $end
$var wire 1 n50 anyinit_procdff_4519 $end
$var wire 1 n51 anyseq_auto_setundef_cc_533_execute_4555 $end
$var wire 1 n52 anyseq_auto_setundef_cc_533_execute_4557 $end
$var wire 1 n53 anyseq_auto_setundef_cc_533_execute_4559 $end
$var wire 1 n54 anyseq_auto_setundef_cc_533_execute_4561 $end
$var wire 1 n55 anyseq_auto_setundef_cc_533_execute_4563 $end
$var wire 1 n56 anyseq_auto_setundef_cc_533_execute_4565 $end
$var wire 1 n57 anyseq_auto_setundef_cc_533_execute_4567 $end
$var wire 1 n58 anyseq_auto_setundef_cc_533_execute_4569 $end
$var wire 1 n59 anyseq_auto_setundef_cc_533_execute_4571 $end
$var wire 1 n60 anyseq_auto_setundef_cc_533_execute_4573 $end
$var wire 1 n61 anyseq_auto_setundef_cc_533_execute_4575 $end
$var wire 1 n62 anyseq_auto_setundef_cc_533_execute_4577 $end
$var wire 1 n63 anyseq_auto_setundef_cc_533_execute_4579 $end
$var wire 1 n64 anyseq_auto_setundef_cc_533_execute_4581 $end
$var wire 1 n65 anyseq_auto_setundef_cc_533_execute_4583 $end
$var wire 1 n66 anyseq_auto_setundef_cc_533_execute_4585 $end
$var wire 1 n67 anyseq_auto_setundef_cc_533_execute_4587 $end
$var wire 1 n68 anyseq_auto_setundef_cc_533_execute_4589 $end
$var wire 1 n69 anyseq_auto_setundef_cc_533_execute_4591 $end
$var wire 1 n70 anyseq_auto_setundef_cc_533_execute_4593 $end
$var wire 1 n71 anyseq_auto_setundef_cc_533_execute_4595 $end
$var wire 1 n72 anyseq_auto_setundef_cc_533_execute_4597 $end
$var wire 1 n73 anyseq_auto_setundef_cc_533_execute_4599 $end
$var wire 1 n74 anyseq_auto_setundef_cc_533_execute_4601 $end
$var wire 1 n75 anyseq_auto_setundef_cc_533_execute_4603 $end
$var wire 1 n76 anyseq_auto_setundef_cc_533_execute_4605 $end
$var wire 1 n77 anyseq_auto_setundef_cc_533_execute_4607 $end
$var wire 1 n78 anyseq_auto_setundef_cc_533_execute_4609 $end
$var wire 1 n79 anyseq_auto_setundef_cc_533_execute_4611 $end
$var wire 1 n80 anyseq_auto_setundef_cc_533_execute_4613 $end
$var wire 1 n81 anyseq_auto_setundef_cc_533_execute_4615 $end
$var wire 1 n82 anyseq_auto_setundef_cc_533_execute_4617 $end
$var wire 1 n83 anyseq_auto_setundef_cc_533_execute_4619 $end
$var wire 1 n84 anyseq_auto_setundef_cc_533_execute_4621 $end
$var wire 1 n85 anyseq_auto_setundef_cc_533_execute_4623 $end
$var wire 1 n86 anyseq_auto_setundef_cc_533_execute_4625 $end
$var wire 1 n87 anyseq_auto_setundef_cc_533_execute_4627 $end
$var wire 1 n88 anyseq_auto_setundef_cc_533_execute_4629 $end
$var wire 1 n89 anyseq_auto_setundef_cc_533_execute_4631 $end
$var wire 5 n90 anyseq_auto_setundef_cc_533_execute_4633 $end
$upscope $end
$var wire 1 n91 carry $end
$var wire 1 n92 clk $end
$var wire 4 n93 data1 $end
$var wire 4 n94 data2 $end
$var wire 1 n95 f_carry $end
$var wire 4 n96 f_op1 $end
$var wire 4 n97 f_op2 $end
$var wire 3 n98 f_opcode $end
$var wire 1 n99 f_past_valid $end
$var wire 1 n100 f_zero $end
$var wire 5 n101 op_add $end
$var wire 4 n102 op_and $end
$var wire 5 n103 op_decr $end
$var wire 5 n104 op_incr $end
$var wire 4 n105 op_nand $end
$var wire 4 n106 op_or $end
$var wire 5 n107 op_sub $end
$var wire 4 n108 op_xor $end
$var wire 4 n109 result $end
$var wire 5 n110 result_next $end
$var wire 1 n111 rstn $end
$var wire 1 n112 zero $end
$upscope $end
$enddefinitions $end
#0
1!
b00000000000000000000000000000000 t
b1 n92
b0 n0
b0 n1
b0000 n2
b0000 n3
b110 n4
b1111 n5
b1111 n6
b1 n7
b0 n8
b1 n9
b0 n10
b0 n11
b1 n12
b1 n13
b1 n14
b0 n15
b0 n16
b1 n17
b0 n18
b1 n19
b0 n20
b0 n21
b0 n22
b0 n23
b1 n24
b0 n25
b1 n26
b0 n27
b0 n28
b0 n29
b0 n30
b0 n31
b1 n32
b1 n33
b0 n34
b0 n35
b1 n36
b1 n37
b1 n38
b1 n39
b1 n40
b1 n41
b1 n42
b1 n43
b1 n44
b0000 n45
b0000 n46
b110 n47
b1111 n48
b1 n49
b0 n50
b1 n51
b0 n52
b0 n53
b1 n54
b1 n55
b1 n56
b1 n57
b0 n58
b1 n59
b1 n60
b0 n61
b0 n62
b0 n63
b0 n64
b0 n65
b0 n66
b0 n67
b1 n68
b1 n69
b0 n70
b0 n71
b0 n72
b0 n73
b1 n74
b1 n75
b0 n76
b0 n77
b0 n78
b0 n79
b0 n80
b0 n81
b1 n82
b1 n83
b1 n84
b1 n85
b1 n86
b1 n87
b0 n88
b1 n89
b10100 n90
b0 n91
b0000 n93
b0000 n94
b0 n95
b0000 n96
b0000 n97
b110 n98
b0 n99
b1 n100
b00000 n101
b0000 n102
b11111 n103
b00001 n104
b1111 n105
b0000 n106
b00000 n107
b0000 n108
b1111 n109
b01111 n110
b1 n111
b1 n112
#5
b0 n92
#10
1!
b00000000000000000000000000000001 t
b1 n92
b0 n0
b0 n1
b0000 n2
b0000 n3
b110 n4
b1111 n5
b1111 n6
b0 n7
b0 n8
b1 n9
b0 n10
b0 n11
b1 n12
b1 n13
b1 n14
b0 n15
b0 n16
b1 n17
b0 n18
b1 n19
b0 n20
b0 n21
b0 n22
b0 n23
b1 n24
b0 n25
b1 n26
b0 n27
b0 n28
b0 n29
b0 n30
b0 n31
b1 n32
b1 n33
b0 n34
b0 n35
b1 n36
b1 n37
b1 n38
b1 n39
b1 n40
b1 n41
b1 n42
b1 n43
b1 n44
b0000 n45
b0000 n46
b110 n47
b1111 n48
b0 n49
b0 n50
b1 n51
b0 n52
b0 n53
b1 n54
b1 n55
b1 n56
b1 n57
b0 n58
b1 n59
b1 n60
b0 n61
b0 n62
b0 n63
b0 n64
b0 n65
b0 n66
b0 n67
b1 n68
b1 n69
b0 n70
b0 n71
b0 n72
b0 n73
b1 n74
b1 n75
b0 n76
b0 n77
b0 n78
b0 n79
b0 n80
b0 n81
b1 n82
b1 n83
b1 n84
b1 n85
b1 n86
b1 n87
b0 n88
b1 n89
b10100 n90
b0 n91
b0000 n93
b0000 n94
b0 n95
b0000 n96
b0000 n97
b110 n98
b1 n99
b0 n100
b00000 n101
b0000 n102
b11111 n103
b00001 n104
b1111 n105
b0000 n106
b00000 n107
b0000 n108
b1111 n109
b01111 n110
b1 n111
b0 n112
#15
b0 n92
#20
1!
b00000000000000000000000000000010 t
b1 n92
