# 2024 Spring
1. XXX是什么？  
Q:诸如此类问题，可以自行上网搜索或者查阅手册获得结果。前者推荐使用google或者bing;后者推荐使用官方手册或者广受好评的非官方手册

2.XXX is not a valid l-value in reg_file.  
Q:这是将wire型变量误用为reg型变量导致的（我猜大部分同学是将assign写在时序逻辑里导致了该问题的发生）  

3.通过了波形仿真，但是上板并不成功（这是笔者自己加的，因为帮别人de这样的Bug，de太多次了）  
Q:这是写的verilog代码不可综合导致的（基本上是同学们写了多驱动的代码——多驱动是什么可以自己搜一搜）  

4.波形中出现了X（不定态）是什么情况？  
Q:一般是两种情况：i)reg类型的变量未赋值 ii)多驱动的代码（虽然时候vivado会帮你处理多驱动代码导致不定态的问题，但是最后仿真也不会通过，因为不可综合）

5.波形中出现了Z（高阻态）是什么情况？  
Q:一般也是两种情况： i)wire类型的变量未赋值 ii)模块调用时，未连接的信号会出现Z（高阻态）  

6.非阻塞赋值和阻塞赋值的区别是什么？(这个也是笔者自己加的，因为感觉很多同学分不太清)  
Q:在一个上升沿到来时，所有由上升沿驱动的信号按以下顺序进行处理：  
i)先处理阻塞赋值，即完成计算和赋值，同一信号完成计算后立刻完成赋值。同一 always 块里的阻塞赋值从上到下按顺序串行执行，不同 always 块里的阻塞赋值根据所用工具实现确定顺序的串行执行，一一完成计算和赋值。  
ii)进行非阻塞赋值的计算。对于所有非阻塞赋值，其等式右侧的值都同时计算好。  
iii)上升沿结束时，所有非阻塞赋值同时完成最终的赋值动作。

