TimeQuest Timing Analyzer report for itr_201c
Mon Sep 12 19:16:39 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'clk_1mhz'
 12. Setup: 'fpga_clk'
 13. Setup: 'pwm_clk_div[2]'
 14. Setup: 'key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12]'
 15. Hold: 'clk_1mhz'
 16. Hold: 'pwm_clk_div[2]'
 17. Hold: 'key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12]'
 18. Hold: 'fpga_clk'
 19. Minimum Pulse Width: 'clk_1mhz'
 20. Minimum Pulse Width: 'fpga_clk'
 21. Minimum Pulse Width: 'key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12]'
 22. Minimum Pulse Width: 'pwm_clk_div[2]'
 23. Setup Times
 24. Hold Times
 25. Clock to Output Times
 26. Minimum Clock to Output Times
 27. Propagation Delay
 28. Minimum Propagation Delay
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                       ;
+--------------------+--------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; itr_201c                                                           ;
; Device Family      ; MAX II                                                             ;
; Device Name        ; EPM570T144C5                                                       ;
; Timing Models      ; Final                                                              ;
; Delay Model        ; Slow Model                                                         ;
; Rise/Fall Delays   ; Unavailable                                                        ;
+--------------------+--------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------------------------------------------------+
; Clock Name                                                                                                    ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------------------------------------------------+
; clk_1mhz                                                                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_1mhz }                                                                                                      ;
; fpga_clk                                                                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { fpga_clk }                                                                                                      ;
; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] } ;
; pwm_clk_div[2]                                                                                                ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { pwm_clk_div[2] }                                                                                                ;
+---------------------------------------------------------------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fmax Summary                                                                                                                                        ;
+------------+-----------------+---------------------------------------------------------------------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                                                    ; Note ;
+------------+-----------------+---------------------------------------------------------------------------------------------------------------+------+
; 97.9 MHz   ; 97.9 MHz        ; clk_1mhz                                                                                                      ;      ;
; 118.96 MHz ; 118.96 MHz      ; fpga_clk                                                                                                      ;      ;
; 122.53 MHz ; 122.53 MHz      ; pwm_clk_div[2]                                                                                                ;      ;
; 129.87 MHz ; 129.87 MHz      ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;      ;
+------------+-----------------+---------------------------------------------------------------------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Setup Summary                                                                                                                          ;
+---------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------------------------------------+--------+---------------+
; clk_1mhz                                                                                                      ; -9.215 ; -1725.653     ;
; fpga_clk                                                                                                      ; -7.406 ; -151.958      ;
; pwm_clk_div[2]                                                                                                ; -7.161 ; -115.356      ;
; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; -6.700 ; -64.020       ;
+---------------------------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Hold Summary                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------------------------------------+--------+---------------+
; clk_1mhz                                                                                                      ; -1.875 ; -3.576        ;
; pwm_clk_div[2]                                                                                                ; 1.297  ; 0.000         ;
; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.409  ; 0.000         ;
; fpga_clk                                                                                                      ; 1.649  ; 0.000         ;
+---------------------------------------------------------------------------------------------------------------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+----------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width Summary                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                                         ; Slack  ; End Point TNS ;
+---------------------------------------------------------------------------------------------------------------+--------+---------------+
; clk_1mhz                                                                                                      ; -2.289 ; -2.289        ;
; fpga_clk                                                                                                      ; -2.289 ; -2.289        ;
; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.234  ; 0.000         ;
; pwm_clk_div[2]                                                                                                ; 0.234  ; 0.000         ;
+---------------------------------------------------------------------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'clk_1mhz'                                                                                                                ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -9.215 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[21] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.882      ;
; -9.160 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[21] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.827      ;
; -9.083 ; wsd:WSD1|wsd_counter[2] ; wsd:WSD1|data_shift[21] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.750      ;
; -8.839 ; wsd:WSD1|wsd_counter[4] ; wsd:WSD1|data_shift[21] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.506      ;
; -8.829 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[34] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.496      ;
; -8.829 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[30] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.496      ;
; -8.829 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[31] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.496      ;
; -8.829 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.496      ;
; -8.829 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.496      ;
; -8.829 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.496      ;
; -8.829 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.496      ;
; -8.829 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[5]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.496      ;
; -8.826 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[34] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.493      ;
; -8.826 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[30] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.493      ;
; -8.826 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[31] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.493      ;
; -8.826 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.493      ;
; -8.826 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.493      ;
; -8.826 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.493      ;
; -8.826 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.493      ;
; -8.826 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[5]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.493      ;
; -8.773 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[34] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.440      ;
; -8.773 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[30] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.440      ;
; -8.773 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[31] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.440      ;
; -8.773 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.440      ;
; -8.773 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.440      ;
; -8.773 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.440      ;
; -8.773 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[16] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.440      ;
; -8.773 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[5]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.440      ;
; -8.760 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[33] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.427      ;
; -8.760 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[25] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.427      ;
; -8.740 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[26] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.407      ;
; -8.740 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.407      ;
; -8.728 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[9]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.395      ;
; -8.725 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[9]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.392      ;
; -8.719 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.386      ;
; -8.719 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[6]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.386      ;
; -8.719 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[7]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.386      ;
; -8.716 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.383      ;
; -8.716 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[6]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.383      ;
; -8.716 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[7]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.383      ;
; -8.709 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.376      ;
; -8.707 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[3]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.374      ;
; -8.707 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[4]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.374      ;
; -8.707 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[37] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.374      ;
; -8.706 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.373      ;
; -8.705 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[33] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.372      ;
; -8.705 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[25] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.372      ;
; -8.704 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[3]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.371      ;
; -8.704 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[4]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.371      ;
; -8.704 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[37] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.371      ;
; -8.690 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[32] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.357      ;
; -8.687 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[29] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.354      ;
; -8.687 ; wsd:WSD2|wsd_counter[3] ; wsd:WSD2|data_shift[24] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.354      ;
; -8.687 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[32] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.354      ;
; -8.685 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[26] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.352      ;
; -8.685 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.352      ;
; -8.684 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[29] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.351      ;
; -8.684 ; wsd:WSD2|wsd_counter[4] ; wsd:WSD2|data_shift[24] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.351      ;
; -8.672 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[9]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.339      ;
; -8.663 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[22] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.330      ;
; -8.663 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[23] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.330      ;
; -8.663 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[24] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.330      ;
; -8.663 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.330      ;
; -8.663 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.330      ;
; -8.663 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[7]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.330      ;
; -8.663 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[8]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.330      ;
; -8.663 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[10] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.330      ;
; -8.663 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[6]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.330      ;
; -8.663 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[7]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.330      ;
; -8.653 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.320      ;
; -8.651 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[3]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.318      ;
; -8.651 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[4]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.318      ;
; -8.651 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[37] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.318      ;
; -8.634 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[32] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.301      ;
; -8.631 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[29] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.298      ;
; -8.631 ; wsd:WSD2|wsd_counter[1] ; wsd:WSD2|data_shift[24] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.298      ;
; -8.628 ; wsd:WSD1|wsd_counter[2] ; wsd:WSD1|data_shift[33] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.295      ;
; -8.628 ; wsd:WSD1|wsd_counter[2] ; wsd:WSD1|data_shift[25] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.295      ;
; -8.622 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.289      ;
; -8.622 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[35] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.289      ;
; -8.622 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[27] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.289      ;
; -8.622 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[36] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.289      ;
; -8.622 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[28] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.289      ;
; -8.622 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[12] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.289      ;
; -8.618 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[13] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.285      ;
; -8.618 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[37] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.285      ;
; -8.618 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[38] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.285      ;
; -8.608 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[19] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.608 ; wsd:WSD1|wsd_counter[1] ; wsd:WSD1|data_shift[20] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.608 ; wsd:WSD1|wsd_counter[2] ; wsd:WSD1|data_shift[26] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.608 ; wsd:WSD1|wsd_counter[2] ; wsd:WSD1|data_shift[18] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.608 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[22] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.608 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[23] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.608 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[24] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.608 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[14] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.608 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[15] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.608 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[7]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.608 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[8]  ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.275      ;
; -8.567 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[11] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.234      ;
; -8.567 ; wsd:WSD1|wsd_counter[3] ; wsd:WSD1|data_shift[35] ; clk_1mhz     ; clk_1mhz    ; 1.000        ; 0.000      ; 9.234      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Setup: 'fpga_clk'                                                                                          ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; -7.406 ; buzz_cnt[2]  ; buzz_cnt[5]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 8.073      ;
; -7.404 ; buzz_cnt[1]  ; buzz_cnt[5]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 8.071      ;
; -7.366 ; buzz_cnt[0]  ; buzz_cnt[5]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 8.033      ;
; -7.340 ; buzz_cnt[4]  ; buzz_cnt[5]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 8.007      ;
; -7.278 ; buzz_cnt[3]  ; buzz_cnt[5]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.945      ;
; -7.100 ; buzz_cnt[7]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.767      ;
; -7.074 ; buzz_cnt[2]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.741      ;
; -7.008 ; buzz_cnt[4]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.675      ;
; -6.946 ; buzz_cnt[3]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.613      ;
; -6.739 ; buzz_cnt[1]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.406      ;
; -6.701 ; buzz_cnt[0]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.368      ;
; -6.557 ; buzz_cnt[6]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.224      ;
; -6.468 ; buzz_cnt[5]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.135      ;
; -6.350 ; buzz_cnt[7]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.017      ;
; -6.348 ; buzz_cnt[8]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 7.015      ;
; -6.324 ; buzz_cnt[2]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.991      ;
; -6.267 ; buzz_cnt[24] ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.934      ;
; -6.267 ; buzz_cnt[24] ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.934      ;
; -6.267 ; buzz_cnt[24] ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.934      ;
; -6.258 ; buzz_cnt[4]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.925      ;
; -6.216 ; buzz_cnt[9]  ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.883      ;
; -6.196 ; buzz_cnt[3]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.863      ;
; -6.185 ; buzz_cnt[12] ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.852      ;
; -6.163 ; buzz_cnt[7]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.830      ;
; -6.144 ; buzz_cnt[11] ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.811      ;
; -6.137 ; buzz_cnt[2]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.804      ;
; -6.101 ; buzz_cnt[5]  ; buzz_cnt[5]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.768      ;
; -6.093 ; buzz_cnt[10] ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.760      ;
; -6.071 ; buzz_cnt[4]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.738      ;
; -6.029 ; buzz_cnt[7]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.696      ;
; -6.009 ; buzz_cnt[3]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.676      ;
; -6.003 ; buzz_cnt[2]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.670      ;
; -5.989 ; buzz_cnt[1]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.656      ;
; -5.951 ; buzz_cnt[0]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.618      ;
; -5.937 ; buzz_cnt[4]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.604      ;
; -5.913 ; buzz_cnt[7]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.580      ;
; -5.894 ; buzz_cnt[13] ; buzz_cnt[14] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.561      ;
; -5.891 ; buzz_cnt[12] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.558      ;
; -5.887 ; buzz_cnt[2]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.554      ;
; -5.875 ; buzz_cnt[3]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.542      ;
; -5.860 ; buzz_cnt[7]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.527      ;
; -5.847 ; buzz_en      ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.514      ;
; -5.847 ; buzz_en      ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.514      ;
; -5.847 ; buzz_en      ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.514      ;
; -5.847 ; buzz_en      ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.514      ;
; -5.834 ; buzz_cnt[2]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.501      ;
; -5.821 ; buzz_cnt[4]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.488      ;
; -5.808 ; buzz_cnt[7]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.475      ;
; -5.807 ; buzz_cnt[6]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.474      ;
; -5.802 ; buzz_cnt[1]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.469      ;
; -5.782 ; buzz_cnt[2]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.449      ;
; -5.768 ; buzz_cnt[4]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.435      ;
; -5.764 ; buzz_cnt[0]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.431      ;
; -5.759 ; buzz_cnt[3]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.426      ;
; -5.734 ; buzz_cnt[24] ; buzz_cnt[7]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.401      ;
; -5.734 ; buzz_cnt[24] ; buzz_cnt[6]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.401      ;
; -5.734 ; buzz_cnt[24] ; buzz_cnt[5]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.401      ;
; -5.734 ; buzz_cnt[24] ; buzz_cnt[4]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.401      ;
; -5.734 ; buzz_cnt[24] ; buzz_cnt[3]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.401      ;
; -5.734 ; buzz_cnt[24] ; buzz_cnt[2]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.401      ;
; -5.734 ; buzz_cnt[24] ; buzz_cnt[1]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.401      ;
; -5.734 ; buzz_cnt[24] ; buzz_cnt[0]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.401      ;
; -5.718 ; buzz_cnt[5]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.385      ;
; -5.716 ; buzz_cnt[4]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.383      ;
; -5.706 ; buzz_cnt[3]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.373      ;
; -5.704 ; buzz_cnt[12] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.371      ;
; -5.700 ; buzz_cnt[24] ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.367      ;
; -5.700 ; buzz_cnt[24] ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.367      ;
; -5.700 ; buzz_cnt[24] ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.367      ;
; -5.700 ; buzz_cnt[24] ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.367      ;
; -5.700 ; buzz_cnt[24] ; buzz_cnt[10] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.367      ;
; -5.700 ; buzz_cnt[24] ; buzz_cnt[9]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.367      ;
; -5.700 ; buzz_cnt[24] ; buzz_cnt[8]  ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.367      ;
; -5.700 ; buzz_cnt[24] ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.367      ;
; -5.700 ; buzz_cnt[24] ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.367      ;
; -5.687 ; buzz_cnt[7]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.354      ;
; -5.679 ; buzz_cnt[7]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.346      ;
; -5.668 ; buzz_cnt[1]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.335      ;
; -5.661 ; buzz_cnt[2]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.328      ;
; -5.654 ; buzz_cnt[7]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.321      ;
; -5.654 ; buzz_cnt[3]  ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.321      ;
; -5.653 ; buzz_cnt[2]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.320      ;
; -5.649 ; buzz_cnt[14] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.316      ;
; -5.630 ; buzz_cnt[0]  ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.297      ;
; -5.628 ; buzz_cnt[2]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.295      ;
; -5.620 ; buzz_cnt[6]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.287      ;
; -5.600 ; buzz_cnt[13] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.267      ;
; -5.598 ; buzz_cnt[8]  ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.265      ;
; -5.595 ; buzz_cnt[4]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.262      ;
; -5.587 ; buzz_cnt[4]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.254      ;
; -5.570 ; buzz_cnt[12] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.237      ;
; -5.562 ; buzz_cnt[4]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.229      ;
; -5.552 ; buzz_cnt[1]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.219      ;
; -5.551 ; buzz_cnt[17] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.218      ;
; -5.533 ; buzz_cnt[3]  ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.200      ;
; -5.531 ; buzz_cnt[5]  ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.198      ;
; -5.525 ; buzz_cnt[3]  ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.192      ;
; -5.514 ; buzz_cnt[0]  ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.181      ;
; -5.500 ; buzz_cnt[3]  ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.167      ;
; -5.499 ; buzz_cnt[1]  ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 1.000        ; 0.000      ; 6.166      ;
+--------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Setup: 'pwm_clk_div[2]'                                                                                              ;
+--------+-----------------+----------------+----------------+----------------+--------------+------------+------------+
; Slack  ; From Node       ; To Node        ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------+----------------+----------------+----------------+--------------+------------+------------+
; -7.161 ; led_pwm_cnt[8]  ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.828      ;
; -7.161 ; led_pwm_cnt[8]  ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.828      ;
; -7.161 ; led_pwm_cnt[8]  ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.828      ;
; -7.161 ; led_pwm_cnt[8]  ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.828      ;
; -7.161 ; led_pwm_cnt[8]  ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.828      ;
; -7.161 ; led_pwm_cnt[8]  ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.828      ;
; -7.161 ; led_pwm_cnt[8]  ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.828      ;
; -7.161 ; led_pwm_cnt[8]  ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.828      ;
; -7.147 ; led_pwm_cnt[12] ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.814      ;
; -7.147 ; led_pwm_cnt[12] ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.814      ;
; -7.147 ; led_pwm_cnt[12] ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.814      ;
; -7.147 ; led_pwm_cnt[12] ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.814      ;
; -7.147 ; led_pwm_cnt[12] ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.814      ;
; -7.147 ; led_pwm_cnt[12] ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.814      ;
; -7.147 ; led_pwm_cnt[12] ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.814      ;
; -7.147 ; led_pwm_cnt[12] ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.814      ;
; -7.144 ; led_pwm_cnt[7]  ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[7]  ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[7]  ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[7]  ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[7]  ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[7]  ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[7]  ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.144 ; led_pwm_cnt[7]  ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.811      ;
; -7.021 ; led_pwm_cnt[6]  ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.688      ;
; -7.021 ; led_pwm_cnt[6]  ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.688      ;
; -7.021 ; led_pwm_cnt[6]  ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.688      ;
; -7.021 ; led_pwm_cnt[6]  ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.688      ;
; -7.021 ; led_pwm_cnt[6]  ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.688      ;
; -7.021 ; led_pwm_cnt[6]  ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.688      ;
; -7.021 ; led_pwm_cnt[6]  ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.688      ;
; -7.021 ; led_pwm_cnt[6]  ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.688      ;
; -7.008 ; led_pwm_cnt[13] ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.675      ;
; -7.008 ; led_pwm_cnt[13] ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.675      ;
; -7.008 ; led_pwm_cnt[13] ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.675      ;
; -7.008 ; led_pwm_cnt[13] ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.675      ;
; -7.008 ; led_pwm_cnt[13] ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.675      ;
; -7.008 ; led_pwm_cnt[13] ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.675      ;
; -7.008 ; led_pwm_cnt[13] ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.675      ;
; -7.008 ; led_pwm_cnt[13] ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.675      ;
; -6.995 ; led_pwm_cnt[5]  ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.662      ;
; -6.995 ; led_pwm_cnt[5]  ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.662      ;
; -6.995 ; led_pwm_cnt[5]  ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.662      ;
; -6.995 ; led_pwm_cnt[5]  ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.662      ;
; -6.995 ; led_pwm_cnt[5]  ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.662      ;
; -6.995 ; led_pwm_cnt[5]  ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.662      ;
; -6.995 ; led_pwm_cnt[5]  ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.662      ;
; -6.995 ; led_pwm_cnt[5]  ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.662      ;
; -6.946 ; led_pwm_cnt[1]  ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[10] ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[1]  ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[10] ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[1]  ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[10] ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[1]  ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[10] ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[1]  ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[10] ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[1]  ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[10] ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[1]  ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[10] ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[1]  ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.946 ; led_pwm_cnt[10] ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.613      ;
; -6.841 ; led_pwm_cnt[9]  ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.508      ;
; -6.841 ; led_pwm_cnt[9]  ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.508      ;
; -6.841 ; led_pwm_cnt[9]  ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.508      ;
; -6.841 ; led_pwm_cnt[9]  ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.508      ;
; -6.841 ; led_pwm_cnt[9]  ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.508      ;
; -6.841 ; led_pwm_cnt[9]  ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.508      ;
; -6.841 ; led_pwm_cnt[9]  ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.508      ;
; -6.841 ; led_pwm_cnt[9]  ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.508      ;
; -6.807 ; led_pwm_cnt[0]  ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.474      ;
; -6.807 ; led_pwm_cnt[0]  ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.474      ;
; -6.807 ; led_pwm_cnt[0]  ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.474      ;
; -6.807 ; led_pwm_cnt[0]  ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.474      ;
; -6.807 ; led_pwm_cnt[0]  ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.474      ;
; -6.807 ; led_pwm_cnt[0]  ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.474      ;
; -6.807 ; led_pwm_cnt[0]  ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.474      ;
; -6.807 ; led_pwm_cnt[0]  ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.474      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[14] ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[3] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[2] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[1] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.806 ; led_pwm_cnt[4]  ; led_pwm_cnt[0] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.473      ;
; -6.647 ; led_pwm_cnt[3]  ; led_pwm_cnt[6] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.314      ;
; -6.647 ; led_pwm_cnt[3]  ; led_pwm_cnt[5] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.314      ;
; -6.647 ; led_pwm_cnt[3]  ; led_pwm_cnt[4] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.314      ;
; -6.647 ; led_pwm_cnt[3]  ; led_pwm_cnt[7] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 1.000        ; 0.000      ; 7.314      ;
+--------+-----------------+----------------+----------------+----------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup: 'key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12]'                                                                                                                                                                                                                                                        ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                    ; To Node                                      ; Launch Clock                                                                                                  ; Latch Clock                                                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; -6.700 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 7.367      ;
; -6.700 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 7.367      ;
; -6.700 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 7.367      ;
; -6.700 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 7.367      ;
; -6.700 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 7.367      ;
; -6.700 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 7.367      ;
; -6.700 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 7.367      ;
; -6.700 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 7.367      ;
; -5.356 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 6.023      ;
; -5.356 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 6.023      ;
; -5.085 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.752      ;
; -5.085 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.752      ;
; -5.085 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.752      ;
; -5.085 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.752      ;
; -5.085 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.752      ;
; -5.085 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.752      ;
; -5.085 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.752      ;
; -5.085 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.752      ;
; -4.826 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.493      ;
; -4.826 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.493      ;
; -4.826 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.493      ;
; -4.826 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.493      ;
; -4.826 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.493      ;
; -4.826 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.493      ;
; -4.826 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.493      ;
; -4.826 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.493      ;
; -4.779 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.446      ;
; -4.779 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.446      ;
; -4.779 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.446      ;
; -4.779 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.446      ;
; -4.779 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.446      ;
; -4.779 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.446      ;
; -4.779 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.446      ;
; -4.779 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.446      ;
; -4.748 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.415      ;
; -4.748 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.415      ;
; -4.748 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.415      ;
; -4.748 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.415      ;
; -4.748 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.415      ;
; -4.748 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.415      ;
; -4.748 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.415      ;
; -4.748 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.415      ;
; -4.660 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.327      ;
; -4.660 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.327      ;
; -4.660 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.327      ;
; -4.660 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.327      ;
; -4.660 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.327      ;
; -4.660 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.327      ;
; -4.660 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.327      ;
; -4.660 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.327      ;
; -4.643 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.310      ;
; -4.643 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.310      ;
; -4.643 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.310      ;
; -4.643 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.310      ;
; -4.643 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.310      ;
; -4.643 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.310      ;
; -4.643 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.310      ;
; -4.643 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.310      ;
; -4.607 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.274      ;
; -4.607 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.274      ;
; -4.607 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.274      ;
; -4.607 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.274      ;
; -4.607 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.274      ;
; -4.607 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.274      ;
; -4.607 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.274      ;
; -4.607 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.274      ;
; -4.486 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.153      ;
; -4.486 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.153      ;
; -4.486 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.153      ;
; -4.486 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.153      ;
; -4.486 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.153      ;
; -4.486 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.153      ;
; -4.486 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.153      ;
; -4.486 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.153      ;
; -4.409 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.076      ;
; -4.409 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.076      ;
; -4.409 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.076      ;
; -4.409 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.076      ;
; -4.409 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.076      ;
; -4.409 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.076      ;
; -4.409 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.076      ;
; -4.409 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 5.076      ;
; -4.114 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.781      ;
; -4.114 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.781      ;
; -4.114 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.781      ;
; -4.114 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.781      ;
; -4.114 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.781      ;
; -4.114 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.781      ;
; -4.114 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.781      ;
; -4.114 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.781      ;
; -3.872 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.539      ;
; -3.872 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.539      ;
; -3.872 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.539      ;
; -3.872 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 1.000        ; 0.000      ; 4.539      ;
+--------+----------------------------------------------+----------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'clk_1mhz'                                                                                                                                                                                                                                                                                                                                                                                              ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                     ; To Node                                                                                                       ; Launch Clock                                                                                                  ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.875 ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; clk_1mhz    ; 0.000        ; 3.547      ; 2.269      ;
; -1.701 ; pwm_clk_div[2]                                                                                                ; pwm_clk_div[2]                                                                                                ; pwm_clk_div[2]                                                                                                ; clk_1mhz    ; 0.000        ; 3.547      ; 2.443      ;
; -1.375 ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; clk_1mhz    ; -0.500       ; 3.547      ; 2.269      ;
; -1.201 ; pwm_clk_div[2]                                                                                                ; pwm_clk_div[2]                                                                                                ; pwm_clk_div[2]                                                                                                ; clk_1mhz    ; -0.500       ; 3.547      ; 2.443      ;
; 1.376  ; wsd:WSD2|data_shift[26]                                                                                       ; wsd:WSD2|data_shift[27]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.597      ;
; 1.379  ; wsd:WSD1|data_shift[39]                                                                                       ; wsd:WSD1|data_shift[40]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.600      ;
; 1.381  ; wsd:WSD1|data_shift[4]                                                                                        ; wsd:WSD1|data_shift[5]                                                                                        ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.602      ;
; 1.384  ; wsd:WSD1|data_shift[37]                                                                                       ; wsd:WSD1|data_shift[38]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.605      ;
; 1.387  ; wsd:WSD2|data_shift[13]                                                                                       ; wsd:WSD2|data_shift[14]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.608      ;
; 1.392  ; wsd:WSD2|data_shift[38]                                                                                       ; wsd:WSD2|data_shift[39]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.613      ;
; 1.393  ; wsd:WSD1|data_shift[16]                                                                                       ; wsd:WSD1|data_shift[17]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.614      ;
; 1.393  ; wsd:WSD2|data_shift[39]                                                                                       ; wsd:WSD2|data_shift[40]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.614      ;
; 1.395  ; wsd:WSD2|data_shift[20]                                                                                       ; wsd:WSD2|data_shift[21]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.616      ;
; 1.414  ; wsd:WSD1|data_shift[19]                                                                                       ; wsd:WSD1|data_shift[20]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.635      ;
; 1.419  ; wsd:WSD2|wsd_sample0                                                                                          ; wsd:WSD2|wsd_sample1                                                                                          ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.640      ;
; 1.443  ; wsd:WSD2|wsd[0]                                                                                               ; wsd:WSD2|wsd[1]                                                                                               ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.664      ;
; 1.642  ; wsd:WSD1|data_shift[20]                                                                                       ; wsd:WSD1|data_out_reg[19]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.863      ;
; 1.642  ; wsd:WSD2|data_shift[29]                                                                                       ; wsd:WSD2|data_out_reg[28]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.863      ;
; 1.646  ; wsd:WSD2|wsd[0]                                                                                               ; wsd:WSD2|curr_state.WSD_ST2                                                                                   ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.867      ;
; 1.649  ; wdg_cnt[18]                                                                                                   ; wdg_cnt[18]                                                                                                   ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.870      ;
; 1.650  ; wsd:WSD2|data_shift[21]                                                                                       ; wsd:WSD2|data_shift[22]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.871      ;
; 1.651  ; wsd:WSD1|data_shift[29]                                                                                       ; wsd:WSD1|data_shift[30]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.872      ;
; 1.651  ; wsd:WSD2|data_shift[15]                                                                                       ; wsd:WSD2|data_shift[16]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.872      ;
; 1.652  ; wsd:WSD2|data_shift[30]                                                                                       ; wsd:WSD2|data_shift[31]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.873      ;
; 1.652  ; wsd:WSD1|data_shift[31]                                                                                       ; wsd:WSD1|data_shift[32]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.873      ;
; 1.653  ; wsd:WSD2|data_shift[14]                                                                                       ; wsd:WSD2|data_shift[15]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.874      ;
; 1.654  ; wsd:WSD1|data_shift[30]                                                                                       ; wsd:WSD1|data_shift[31]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.875      ;
; 1.654  ; wsd:WSD2|data_shift[22]                                                                                       ; wsd:WSD2|data_shift[23]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.875      ;
; 1.668  ; wsd:WSD2|curr_state.WSD_IDLE                                                                                  ; wsd:WSD2|curr_state.WSD_IDLE                                                                                  ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.889      ;
; 1.669  ; wsd:WSD2|data_shift[7]                                                                                        ; wsd:WSD2|data_out_reg[6]                                                                                      ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.890      ;
; 1.683  ; wsd:WSD2|data_shift[6]                                                                                        ; wsd:WSD2|data_shift[7]                                                                                        ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.904      ;
; 1.685  ; wsd:WSD2|data_shift[6]                                                                                        ; wsd:WSD2|data_out_reg[5]                                                                                      ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.906      ;
; 1.688  ; wsd:WSD2|curr_state.WSD_DATA                                                                                  ; wsd:WSD2|data_out_reg[4]                                                                                      ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.909      ;
; 1.688  ; wsd:WSD2|curr_state.WSD_DATA                                                                                  ; wsd:WSD2|data_out_reg[29]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.909      ;
; 1.706  ; wsd:WSD1|wsd[1]                                                                                               ; wsd:WSD1|curr_state.WSD_END                                                                                   ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.927      ;
; 1.768  ; wsd:WSD1|data_shift[38]                                                                                       ; wsd:WSD1|data_shift[39]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 1.989      ;
; 1.783  ; wsd:WSD1|data_shift[8]                                                                                        ; wsd:WSD1|data_shift[9]                                                                                        ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.004      ;
; 1.815  ; wsd2_ctrl                                                                                                     ; wsd:WSD2|wsd_sample0                                                                                          ; fpga_clk                                                                                                      ; clk_1mhz    ; 0.000        ; -0.134     ; 1.902      ;
; 1.819  ; wsd_ctrl                                                                                                      ; wsd:WSD1|wsd_sample0                                                                                          ; fpga_clk                                                                                                      ; clk_1mhz    ; 0.000        ; -0.134     ; 1.906      ;
; 1.826  ; wsd:WSD2|data_shift[11]                                                                                       ; wsd:WSD2|data_shift[12]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.047      ;
; 1.837  ; wsd:WSD1|data_shift[27]                                                                                       ; wsd:WSD1|data_shift[28]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.058      ;
; 1.856  ; wsd:WSD2|data_shift[35]                                                                                       ; wsd:WSD2|data_shift[36]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.077      ;
; 1.884  ; wsd:WSD1|wsd[0]                                                                                               ; wsd:WSD1|wsd[1]                                                                                               ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.105      ;
; 1.899  ; wsd:WSD2|wsd_sample1                                                                                          ; wsd:WSD2|delay                                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.120      ;
; 1.900  ; wsd:WSD2|data_shift[10]                                                                                       ; wsd:WSD2|data_out_reg[9]                                                                                      ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.121      ;
; 1.904  ; wsd:WSD2|data_shift[37]                                                                                       ; wsd:WSD2|data_out_reg[36]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.125      ;
; 1.910  ; wsd:WSD2|data_shift[4]                                                                                        ; wsd:WSD2|data_out_reg[3]                                                                                      ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.131      ;
; 1.914  ; wsd:WSD1|data_shift[23]                                                                                       ; wsd:WSD1|data_shift[24]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.135      ;
; 1.916  ; wsd:WSD1|data_shift[14]                                                                                       ; wsd:WSD1|data_shift[15]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.137      ;
; 1.927  ; wsd:WSD1|curr_state.WSD_ERR                                                                                   ; wsd:WSD1|curr_state.WSD_IDLE                                                                                  ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.148      ;
; 1.937  ; wsd:WSD1|delay                                                                                                ; wsd:WSD1|start_sample                                                                                         ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.158      ;
; 1.942  ; wsd:WSD2|curr_state.WSD_ERR                                                                                   ; wsd:WSD2|curr_state.WSD_IDLE                                                                                  ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.163      ;
; 1.948  ; wsd:WSD1|data_shift[19]                                                                                       ; wsd:WSD1|data_out_reg[18]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.169      ;
; 1.954  ; wsd:WSD2|wsd[0]                                                                                               ; wsd:WSD2|curr_state.WSD_END                                                                                   ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.175      ;
; 2.011  ; wsd:WSD1|data_shift[40]                                                                                       ; wsd:WSD1|data_out_reg[39]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.232      ;
; 2.040  ; wsd:WSD1|data_shift[14]                                                                                       ; wsd:WSD1|data_out_reg[13]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.261      ;
; 2.048  ; wsd:WSD1|data_shift[5]                                                                                        ; wsd:WSD1|data_shift[6]                                                                                        ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.269      ;
; 2.056  ; wsd:WSD1|data_shift[39]                                                                                       ; wsd:WSD1|data_out_reg[38]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.277      ;
; 2.059  ; wsd:WSD1|data_shift[23]                                                                                       ; wsd:WSD1|data_out_reg[22]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.280      ;
; 2.061  ; wdg_cnt[0]                                                                                                    ; wdg_cnt[0]                                                                                                    ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.282      ;
; 2.079  ; wsd:WSD1|data_shift[35]                                                                                       ; wsd:WSD1|data_out_reg[34]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.300      ;
; 2.080  ; wsd:WSD1|data_shift[36]                                                                                       ; wsd:WSD1|data_out_reg[35]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.301      ;
; 2.107  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[6]  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[6]  ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.328      ;
; 2.108  ; wsd:WSD2|data_ready_reg                                                                                       ; wsd:WSD2|data_ready_reg                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.329      ;
; 2.108  ; wsd:WSD2|start_sample                                                                                         ; wsd:WSD2|start_sample                                                                                         ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.329      ;
; 2.108  ; wdg_cnt[7]                                                                                                    ; wdg_cnt[7]                                                                                                    ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.329      ;
; 2.116  ; wsd:WSD1|wsd_counter[0]                                                                                       ; wsd:WSD1|wsd_counter[0]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.337      ;
; 2.116  ; wdg_cnt[10]                                                                                                   ; wdg_cnt[10]                                                                                                   ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.337      ;
; 2.117  ; wdg_cnt[17]                                                                                                   ; wdg_cnt[17]                                                                                                   ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD1|wsd_counter[7]                                                                                       ; wsd:WSD1|wsd_counter[7]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|wsd_start_time_out[2]                                                                                ; wsd:WSD2|wsd_start_time_out[2]                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|wsd_start_time_out[1]                                                                                ; wsd:WSD2|wsd_start_time_out[1]                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|data_counter[0]                                                                                      ; wsd:WSD2|data_counter[0]                                                                                      ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wsd:WSD2|data_counter[1]                                                                                      ; wsd:WSD2|data_counter[1]                                                                                      ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[8]  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[8]  ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[7]  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[7]  ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wdg_cnt[12]                                                                                                   ; wdg_cnt[12]                                                                                                   ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; wdg_cnt[11]                                                                                                   ; wdg_cnt[11]                                                                                                   ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.117  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[3]  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[3]  ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.338      ;
; 2.119  ; wsd:WSD2|curr_state.WSD_END                                                                                   ; wsd:WSD2|curr_state.WSD_ST1                                                                                   ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.340      ;
; 2.125  ; wsd:WSD1|wsd_start_time_out[0]                                                                                ; wsd:WSD1|wsd_start_time_out[0]                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.346      ;
; 2.125  ; wsd:WSD2|wsd_start_time_out[0]                                                                                ; wsd:WSD2|wsd_start_time_out[0]                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.346      ;
; 2.126  ; wsd:WSD1|wsd_start_time_out[1]                                                                                ; wsd:WSD1|wsd_start_time_out[1]                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; wsd:WSD1|data_counter[0]                                                                                      ; wsd:WSD1|data_counter[0]                                                                                      ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; wsd:WSD1|data_counter[1]                                                                                      ; wsd:WSD1|data_counter[1]                                                                                      ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; wdg_cnt[1]                                                                                                    ; wdg_cnt[1]                                                                                                    ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; wdg_cnt[9]                                                                                                    ; wdg_cnt[9]                                                                                                    ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.126  ; wdg_cnt[2]                                                                                                    ; wdg_cnt[2]                                                                                                    ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.347      ;
; 2.127  ; wsd:WSD1|start_sample                                                                                         ; wsd:WSD1|start_sample                                                                                         ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.348      ;
; 2.127  ; wsd:WSD2|wsd_counter[7]                                                                                       ; wsd:WSD2|wsd_counter[7]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.348      ;
; 2.134  ; wsd:WSD2|wsd_counter[0]                                                                                       ; wsd:WSD2|wsd_counter[0]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; wsd:WSD1|data_shift[33]                                                                                       ; wsd:WSD1|data_out_reg[32]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.355      ;
; 2.134  ; wsd:WSD1|delay                                                                                                ; wsd:WSD1|delay                                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.355      ;
; 2.135  ; wsd:WSD1|wsd_start_time_out[2]                                                                                ; wsd:WSD1|wsd_start_time_out[2]                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; wsd:WSD2|delay                                                                                                ; wsd:WSD2|delay                                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.356      ;
; 2.135  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[5]  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[5]  ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.356      ;
; 2.136  ; wsd:WSD1|wsd_start_time_out[7]                                                                                ; wsd:WSD1|wsd_start_time_out[7]                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.357      ;
; 2.136  ; wsd:WSD2|wsd_start_time_out[7]                                                                                ; wsd:WSD2|wsd_start_time_out[7]                                                                                ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.357      ;
; 2.143  ; wsd:WSD1|wsd_counter[2]                                                                                       ; wsd:WSD1|wsd_counter[2]                                                                                       ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.364      ;
; 2.143  ; wsd:WSD2|delay_counter[0]                                                                                     ; wsd:WSD2|delay_counter[0]                                                                                     ; clk_1mhz                                                                                                      ; clk_1mhz    ; 0.000        ; 0.000      ; 2.364      ;
+--------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Hold: 'pwm_clk_div[2]'                                                                                                ;
+-------+------------------+-----------------+----------------+----------------+--------------+------------+------------+
; Slack ; From Node        ; To Node         ; Launch Clock   ; Latch Clock    ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------+-----------------+----------------+----------------+--------------+------------+------------+
; 1.297 ; led_load_cnt[7]  ; led_pwm_cnt[7]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 1.622      ;
; 1.667 ; led_load_cnt[0]  ; led_pwm_cnt[0]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 1.992      ;
; 1.675 ; led_load_cnt[6]  ; led_pwm_cnt[6]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.000      ;
; 1.688 ; led_load_cnt[5]  ; led_pwm_cnt[5]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.013      ;
; 1.695 ; led_pwm          ; led_pwm         ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 1.916      ;
; 2.117 ; led_pwm_cnt[10]  ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.338      ;
; 2.117 ; led_pwm_cnt[9]   ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.338      ;
; 2.118 ; led_pwm_cnt[15]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.339      ;
; 2.126 ; led_pwm_cnt[7]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.347      ;
; 2.127 ; led_pwm_cnt[5]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.348      ;
; 2.136 ; led_pwm_cnt[0]   ; led_pwm_cnt[0]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.357      ;
; 2.211 ; led_pwm_cnt[13]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.432      ;
; 2.212 ; led_pwm_cnt[11]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.433      ;
; 2.221 ; led_pwm_cnt[6]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.442      ;
; 2.239 ; led_pwm_cnt[4]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.460      ;
; 2.240 ; led_pwm_cnt[2]   ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.461      ;
; 2.250 ; led_pwm_cnt[3]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.471      ;
; 2.252 ; led_load_cnt[3]  ; led_pwm_cnt[3]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.577      ;
; 2.266 ; led_load_cnt[8]  ; led_pwm_cnt[8]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.591      ;
; 2.273 ; led_load_cnt[1]  ; led_pwm_cnt[1]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.598      ;
; 2.279 ; led_load_cnt[2]  ; led_pwm_cnt[2]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.604      ;
; 2.301 ; led_load_cnt[4]  ; led_pwm_cnt[4]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.626      ;
; 2.305 ; led_load_cnt[12] ; led_pwm_cnt[12] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.630      ;
; 2.348 ; led_load_cnt[14] ; led_pwm_cnt[14] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.673      ;
; 2.402 ; led_load_cnt[9]  ; led_pwm_cnt[9]  ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.727      ;
; 2.416 ; led_load_cnt[10] ; led_pwm_cnt[10] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.741      ;
; 2.437 ; led_load_cnt[13] ; led_pwm_cnt[13] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.762      ;
; 2.452 ; led_load_cnt[11] ; led_pwm_cnt[11] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 2.777      ;
; 2.526 ; led_pwm_cnt[12]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.747      ;
; 2.530 ; led_pwm_cnt[14]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.751      ;
; 2.549 ; led_pwm_cnt[8]   ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.770      ;
; 2.635 ; led_pwm_cnt[1]   ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 2.856      ;
; 2.820 ; led_load_cnt[15] ; led_pwm_cnt[15] ; fpga_clk       ; pwm_clk_div[2] ; 0.000        ; 0.104      ; 3.145      ;
; 2.949 ; led_pwm_cnt[10]  ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.170      ;
; 2.949 ; led_pwm_cnt[9]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.170      ;
; 2.959 ; led_pwm_cnt[5]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.180      ;
; 2.968 ; led_pwm_cnt[0]   ; led_pwm_cnt[1]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.189      ;
; 3.060 ; led_pwm_cnt[10]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.281      ;
; 3.060 ; led_pwm_cnt[9]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.281      ;
; 3.070 ; led_pwm_cnt[5]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.291      ;
; 3.079 ; led_pwm_cnt[0]   ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.300      ;
; 3.151 ; led_pwm_cnt[13]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.372      ;
; 3.152 ; led_pwm_cnt[11]  ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.373      ;
; 3.161 ; led_pwm_cnt[6]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.382      ;
; 3.171 ; led_pwm_cnt[9]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.392      ;
; 3.179 ; led_pwm_cnt[4]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.400      ;
; 3.190 ; led_pwm_cnt[3]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.411      ;
; 3.262 ; led_pwm_cnt[13]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.483      ;
; 3.290 ; led_pwm_cnt[4]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.511      ;
; 3.301 ; led_pwm_cnt[3]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.522      ;
; 3.362 ; led_pwm_cnt[14]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.583      ;
; 3.381 ; led_pwm_cnt[8]   ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.602      ;
; 3.401 ; led_pwm_cnt[4]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.622      ;
; 3.412 ; led_pwm_cnt[3]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.633      ;
; 3.492 ; led_pwm_cnt[8]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.713      ;
; 3.501 ; led_pwm_cnt[2]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.722      ;
; 3.501 ; led_pwm_cnt[2]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.722      ;
; 3.501 ; led_pwm_cnt[2]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.722      ;
; 3.501 ; led_pwm_cnt[2]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.722      ;
; 3.501 ; led_pwm_cnt[2]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.722      ;
; 3.523 ; led_pwm_cnt[3]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.744      ;
; 3.529 ; led_pwm_cnt[10]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[10]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.529 ; led_pwm_cnt[10]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.750      ;
; 3.548 ; led_pwm_cnt[0]   ; led_pwm_cnt[6]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.769      ;
; 3.548 ; led_pwm_cnt[0]   ; led_pwm_cnt[5]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.769      ;
; 3.548 ; led_pwm_cnt[0]   ; led_pwm_cnt[4]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.769      ;
; 3.548 ; led_pwm_cnt[0]   ; led_pwm_cnt[7]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.769      ;
; 3.548 ; led_pwm_cnt[0]   ; led_pwm_cnt[3]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.769      ;
; 3.575 ; led_pwm_cnt[1]   ; led_pwm_cnt[2]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.796      ;
; 3.603 ; led_pwm_cnt[8]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.824      ;
; 3.621 ; led_pwm_cnt[11]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.842      ;
; 3.621 ; led_pwm_cnt[11]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.842      ;
; 3.621 ; led_pwm_cnt[11]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.842      ;
; 3.640 ; led_pwm_cnt[9]   ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[9]   ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.640 ; led_pwm_cnt[9]   ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.861      ;
; 3.714 ; led_pwm_cnt[8]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.935      ;
; 3.777 ; led_pwm_cnt[7]   ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.998      ;
; 3.777 ; led_pwm_cnt[7]   ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.998      ;
; 3.777 ; led_pwm_cnt[7]   ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 3.998      ;
; 3.786 ; led_pwm_cnt[12]  ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.007      ;
; 3.786 ; led_pwm_cnt[12]  ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.007      ;
; 3.786 ; led_pwm_cnt[12]  ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.007      ;
; 3.790 ; led_pwm_cnt[7]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.011      ;
; 3.790 ; led_pwm_cnt[7]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.011      ;
; 3.790 ; led_pwm_cnt[7]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.011      ;
; 3.790 ; led_pwm_cnt[7]   ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.011      ;
; 3.790 ; led_pwm_cnt[7]   ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.011      ;
; 3.920 ; led_pwm_cnt[5]   ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.141      ;
; 3.920 ; led_pwm_cnt[5]   ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.141      ;
; 3.920 ; led_pwm_cnt[5]   ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.141      ;
; 3.933 ; led_pwm_cnt[5]   ; led_pwm_cnt[12] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.154      ;
; 3.933 ; led_pwm_cnt[5]   ; led_pwm_cnt[11] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.154      ;
; 3.933 ; led_pwm_cnt[5]   ; led_pwm_cnt[10] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.154      ;
; 3.933 ; led_pwm_cnt[5]   ; led_pwm_cnt[9]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.154      ;
; 3.933 ; led_pwm_cnt[5]   ; led_pwm_cnt[8]  ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.154      ;
; 4.011 ; led_pwm_cnt[6]   ; led_pwm_cnt[14] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.232      ;
; 4.011 ; led_pwm_cnt[6]   ; led_pwm_cnt[13] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.232      ;
; 4.011 ; led_pwm_cnt[6]   ; led_pwm_cnt[15] ; pwm_clk_div[2] ; pwm_clk_div[2] ; 0.000        ; 0.000      ; 4.232      ;
+-------+------------------+-----------------+----------------+----------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold: 'key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12]'                                                                                                                                                                                                                                                        ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                    ; To Node                                      ; Launch Clock                                                                                                  ; Latch Clock                                                                                                   ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------+------------+
; 1.409 ; key_matrix_4x4:KEY_MATRIX1|key_shift[3]      ; key_matrix_4x4:KEY_MATRIX1|key_shift[2]      ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 1.630      ;
; 1.663 ; key_matrix_4x4:KEY_MATRIX1|key_shift[2]      ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 1.884      ;
; 1.678 ; key_matrix_4x4:KEY_MATRIX1|key_shift[0]      ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 1.899      ;
; 1.682 ; key_matrix_4x4:KEY_MATRIX1|key_shift[1]      ; key_matrix_4x4:KEY_MATRIX1|key_shift[0]      ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 1.903      ;
; 1.684 ; key_matrix_4x4:KEY_MATRIX1|key_shift[0]      ; key_matrix_4x4:KEY_MATRIX1|key_shift[3]      ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 1.905      ;
; 1.795 ; key_matrix_4x4:KEY_MATRIX1|key_shift[2]      ; key_matrix_4x4:KEY_MATRIX1|key_shift[1]      ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 2.016      ;
; 1.806 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 2.027      ;
; 1.929 ; key_matrix_4x4:KEY_MATRIX1|key_shift[3]      ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 2.150      ;
; 2.148 ; key_matrix_4x4:KEY_MATRIX1|key_shift[1]      ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 2.369      ;
; 2.537 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 2.758      ;
; 2.583 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 2.804      ;
; 3.074 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.295      ;
; 3.101 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.322      ;
; 3.181 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.402      ;
; 3.635 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.856      ;
; 3.635 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.856      ;
; 3.635 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.856      ;
; 3.635 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.856      ;
; 3.635 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.856      ;
; 3.635 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.856      ;
; 3.635 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.856      ;
; 3.635 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.856      ;
; 3.713 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 3.934      ;
; 3.981 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.202      ;
; 3.981 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.202      ;
; 4.161 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.382      ;
; 4.161 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.382      ;
; 4.161 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.382      ;
; 4.161 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.382      ;
; 4.161 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.382      ;
; 4.161 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.382      ;
; 4.161 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.382      ;
; 4.161 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.382      ;
; 4.318 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.539      ;
; 4.318 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.539      ;
; 4.318 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.539      ;
; 4.318 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.539      ;
; 4.318 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.539      ;
; 4.318 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.539      ;
; 4.318 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.539      ;
; 4.318 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.539      ;
; 4.560 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.781      ;
; 4.560 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.781      ;
; 4.560 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.781      ;
; 4.560 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.781      ;
; 4.560 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.781      ;
; 4.560 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.781      ;
; 4.560 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 4.781      ;
; 4.855 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.076      ;
; 4.855 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.076      ;
; 4.855 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.076      ;
; 4.855 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.076      ;
; 4.855 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.076      ;
; 4.855 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.076      ;
; 4.855 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.076      ;
; 4.855 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.076      ;
; 4.932 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.153      ;
; 4.932 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.153      ;
; 4.932 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.153      ;
; 4.932 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.153      ;
; 4.932 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.153      ;
; 4.932 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.153      ;
; 4.932 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.153      ;
; 5.053 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.274      ;
; 5.053 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.274      ;
; 5.053 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.274      ;
; 5.053 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.274      ;
; 5.053 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.274      ;
; 5.053 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.274      ;
; 5.053 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.274      ;
; 5.089 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.310      ;
; 5.089 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.310      ;
; 5.089 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.310      ;
; 5.089 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.310      ;
; 5.089 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.310      ;
; 5.089 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.310      ;
; 5.089 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.310      ;
; 5.106 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.327      ;
; 5.106 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.327      ;
; 5.106 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.327      ;
; 5.106 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.327      ;
; 5.106 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.327      ;
; 5.106 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.327      ;
; 5.106 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.327      ;
; 5.141 ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.362      ;
; 5.194 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.415      ;
; 5.194 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.415      ;
; 5.194 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.415      ;
; 5.194 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.415      ;
; 5.194 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.415      ;
; 5.194 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.415      ;
; 5.194 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.415      ;
; 5.194 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.415      ;
; 5.225 ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2] ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 0.000        ; 0.000      ; 5.446      ;
+-------+----------------------------------------------+----------------------------------------------+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------+
; Hold: 'fpga_clk'                                                                                          ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node    ; To Node      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+
; 1.649 ; buzz_en      ; buzz_en      ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.870      ;
; 1.659 ; buzz_cnt[0]  ; buzz_cnt[0]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.880      ;
; 1.676 ; wsd_ctrl     ; wsd_ctrl     ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.897      ;
; 1.678 ; wsd2_ctrl    ; wsd2_ctrl    ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 1.899      ;
; 2.186 ; buzz_cnt[24] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.407      ;
; 2.758 ; buzz_cnt[24] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.979      ;
; 2.759 ; buzz_cnt[24] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.980      ;
; 2.760 ; buzz_cnt[24] ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.981      ;
; 2.764 ; buzz_cnt[24] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 2.985      ;
; 3.008 ; buzz_cnt[11] ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.229      ;
; 3.016 ; buzz_cnt[13] ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.237      ;
; 3.018 ; buzz_cnt[3]  ; buzz_cnt[3]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.239      ;
; 3.232 ; buzz_cnt[19] ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.453      ;
; 3.275 ; buzz_cnt[18] ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.496      ;
; 3.282 ; buzz_cnt[9]  ; buzz_cnt[9]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.503      ;
; 3.283 ; buzz_cnt[10] ; buzz_cnt[10] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.504      ;
; 3.292 ; buzz_cnt[8]  ; buzz_cnt[8]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.513      ;
; 3.475 ; buzz_cnt[2]  ; buzz_cnt[2]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.696      ;
; 3.659 ; buzz_cnt[10] ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.880      ;
; 3.704 ; buzz_cnt[12] ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.925      ;
; 3.717 ; buzz_cnt[4]  ; buzz_cnt[4]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.938      ;
; 3.770 ; buzz_cnt[9]  ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 3.991      ;
; 3.831 ; buzz_cnt[17] ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.052      ;
; 3.863 ; buzz_cnt[7]  ; buzz_cnt[7]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.084      ;
; 3.871 ; buzz_en      ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.092      ;
; 3.886 ; buzz_cnt[2]  ; buzz_cnt[3]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.107      ;
; 3.890 ; buzz_cnt[8]  ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.111      ;
; 3.918 ; buzz_cnt[22] ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.139      ;
; 4.015 ; buzz_cnt[22] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.236      ;
; 4.024 ; buzz_cnt[19] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.245      ;
; 4.033 ; buzz_cnt[21] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.254      ;
; 4.048 ; buzz_cnt[12] ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.269      ;
; 4.049 ; buzz_cnt[18] ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.270      ;
; 4.066 ; buzz_cnt[15] ; buzz_cnt[15] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.287      ;
; 4.081 ; buzz_cnt[10] ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.302      ;
; 4.090 ; buzz_cnt[9]  ; buzz_cnt[10] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.311      ;
; 4.094 ; buzz_cnt[23] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.315      ;
; 4.095 ; buzz_cnt[0]  ; buzz_cnt[3]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.316      ;
; 4.098 ; buzz_cnt[8]  ; buzz_cnt[9]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.319      ;
; 4.101 ; buzz_cnt[6]  ; buzz_cnt[6]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.322      ;
; 4.145 ; buzz_cnt[18] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.366      ;
; 4.145 ; buzz_cnt[11] ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.366      ;
; 4.146 ; buzz_cnt[1]  ; buzz_cnt[3]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.367      ;
; 4.160 ; buzz_cnt[16] ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.381      ;
; 4.192 ; buzz_cnt[9]  ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.413      ;
; 4.210 ; buzz_cnt[8]  ; buzz_cnt[10] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.431      ;
; 4.231 ; buzz_cnt[1]  ; buzz_cnt[1]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.452      ;
; 4.298 ; buzz_cnt[21] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.519      ;
; 4.302 ; buzz_cnt[23] ; buzz_cnt[23] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.523      ;
; 4.312 ; buzz_cnt[8]  ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.533      ;
; 4.314 ; buzz_cnt[15] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.535      ;
; 4.322 ; buzz_cnt[20] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.543      ;
; 4.337 ; buzz_cnt[20] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.558      ;
; 4.338 ; buzz_cnt[3]  ; buzz_cnt[4]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.559      ;
; 4.400 ; buzz_cnt[16] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.621      ;
; 4.453 ; buzz_cnt[5]  ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.674      ;
; 4.454 ; buzz_cnt[2]  ; buzz_cnt[4]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.675      ;
; 4.467 ; buzz_cnt[5]  ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.688      ;
; 4.518 ; buzz_cnt[10] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.739      ;
; 4.525 ; buzz_cnt[19] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.746      ;
; 4.544 ; buzz_cnt[10] ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.765      ;
; 4.547 ; buzz_cnt[0]  ; buzz_cnt[2]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.768      ;
; 4.552 ; buzz_cnt[0]  ; buzz_cnt[4]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.773      ;
; 4.558 ; buzz_cnt[6]  ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.779      ;
; 4.572 ; buzz_cnt[6]  ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.793      ;
; 4.582 ; buzz_cnt[11] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.803      ;
; 4.598 ; buzz_cnt[1]  ; buzz_cnt[2]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.819      ;
; 4.603 ; buzz_cnt[1]  ; buzz_cnt[4]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.824      ;
; 4.608 ; buzz_cnt[11] ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.829      ;
; 4.629 ; buzz_cnt[7]  ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.850      ;
; 4.629 ; buzz_cnt[9]  ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.850      ;
; 4.646 ; buzz_cnt[18] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.867      ;
; 4.655 ; buzz_cnt[9]  ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.876      ;
; 4.689 ; buzz_cnt[0]  ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.910      ;
; 4.702 ; buzz_cnt[17] ; buzz_cnt[18] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.923      ;
; 4.703 ; buzz_cnt[0]  ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.924      ;
; 4.727 ; buzz_cnt[7]  ; buzz_cnt[8]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.948      ;
; 4.735 ; buzz_cnt[19] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.956      ;
; 4.740 ; buzz_cnt[1]  ; buzz_cnt[13] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.961      ;
; 4.743 ; buzz_cnt[5]  ; buzz_cnt[6]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.964      ;
; 4.747 ; buzz_cnt[13] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.968      ;
; 4.749 ; buzz_cnt[8]  ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.970      ;
; 4.754 ; buzz_cnt[1]  ; buzz_cnt[11] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.975      ;
; 4.775 ; buzz_cnt[8]  ; buzz_cnt[12] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 4.996      ;
; 4.780 ; buzz_cnt[17] ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.001      ;
; 4.809 ; buzz_cnt[14] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.030      ;
; 4.821 ; buzz_cnt[15] ; buzz_cnt[16] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.042      ;
; 4.823 ; buzz_cnt[20] ; buzz_cnt[21] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.044      ;
; 4.837 ; buzz_cnt[7]  ; buzz_cnt[9]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.058      ;
; 4.845 ; buzz_cnt[19] ; buzz_cnt[22] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.066      ;
; 4.856 ; buzz_cnt[18] ; buzz_cnt[20] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.077      ;
; 4.876 ; buzz_cnt[15] ; buzz_cnt[19] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.097      ;
; 4.876 ; buzz_cnt[17] ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.097      ;
; 4.890 ; buzz_cnt[5]  ; buzz_cnt[24] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.111      ;
; 4.895 ; buzz_cnt[0]  ; buzz_cnt[1]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.116      ;
; 4.897 ; buzz_cnt[5]  ; buzz_cnt[9]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.118      ;
; 4.897 ; buzz_cnt[5]  ; buzz_cnt[7]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.118      ;
; 4.898 ; buzz_cnt[5]  ; buzz_cnt[10] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.119      ;
; 4.898 ; buzz_cnt[5]  ; buzz_cnt[8]  ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.119      ;
; 4.901 ; buzz_cnt[15] ; buzz_cnt[17] ; fpga_clk     ; fpga_clk    ; 0.000        ; 0.000      ; 5.122      ;
+-------+--------------+--------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'clk_1mhz'                                                                                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                                                                        ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; clk_1mhz ; Rise       ; clk_1mhz                                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[0]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[0]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[10] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[10] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[11] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[11] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[1]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[1]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[2]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[2]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[3]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[3]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[4]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[4]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[5]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[5]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[6]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[6]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[7]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[7]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[8]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[8]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[9]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[9]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; pwm_clk_div[2]                                                                                                ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; pwm_clk_div[2]                                                                                                ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[0]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[0]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[10]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[10]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[11]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[11]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[12]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[12]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[13]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[13]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[14]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[14]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[15]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[15]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[16]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[16]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[17]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[17]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[18]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[18]                                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[1]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[1]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[2]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[2]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[3]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[3]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[4]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[4]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[5]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[5]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[6]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[6]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[7]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[7]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[8]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[8]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wdg_cnt[9]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wdg_cnt[9]                                                                                                    ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_DATA                                                                                  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_DATA                                                                                  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_END                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_END                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ERR                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ERR                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_IDLE                                                                                  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_IDLE                                                                                  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST1                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST1                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST2                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|curr_state.WSD_ST2                                                                                   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[0]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[0]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[1]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[1]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[2]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[2]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[3]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[3]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[4]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[4]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[5]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_counter[5]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[0]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[0]                                                                                      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[10]                                                                                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[10]                                                                                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[11]                                                                                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[11]                                                                                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[12]                                                                                     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[12]                                                                                     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; clk_1mhz ; Rise       ; wsd:WSD1|data_out_reg[13]                                                                                     ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'fpga_clk'                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+
; -2.289 ; 1.000        ; 3.289          ; Port Rate        ; fpga_clk ; Rise       ; fpga_clk          ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[0]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[0]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[10]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[10]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[11]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[11]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[12]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[12]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[13]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[13]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[14]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[14]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[15]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[15]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[16]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[16]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[17]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[17]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[18]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[18]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[19]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[19]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[1]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[1]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[20]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[20]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[21]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[21]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[22]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[22]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[23]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[23]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[24]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[24]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[2]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[2]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[3]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[3]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[4]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[4]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[5]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[5]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[6]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[6]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[7]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[7]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[8]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[8]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_cnt[9]       ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_cnt[9]       ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; buzz_en           ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; buzz_en           ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[0] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[0] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[1] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[1] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[2] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[2] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; io_led_out_reg[3] ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; io_led_out_reg[3] ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[0]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[0]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[10]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[10]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[11]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[11]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[12]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[12]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[13]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[13]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[14]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[14]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[15]  ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[15]  ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[1]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[1]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[2]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[2]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[3]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[3]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[4]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[4]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[5]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[5]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[6]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[6]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[7]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[7]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[8]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[8]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_load_cnt[9]   ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_load_cnt[9]   ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_pwm_en[0]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_pwm_en[0]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; led_pwm_en[1]     ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; led_pwm_en[1]     ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; lvds_ctrl[0]      ;
; 0.234  ; 0.500        ; 0.266          ; Low Pulse Width  ; fpga_clk ; Rise       ; lvds_ctrl[0]      ;
; 0.234  ; 0.500        ; 0.266          ; High Pulse Width ; fpga_clk ; Rise       ; lvds_ctrl[1]      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12]'                                                                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------------------------------------------------+------------+----------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                                                                                         ; Clock Edge ; Target                                                                     ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------------------------------------------------+------------+----------------------------------------------------------------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[0]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[1]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[2]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[3]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[4]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[5]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[6]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_curr_state[7]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[0]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[1]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[2]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[3]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[4]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[5]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[6]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7]                               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_next_state[7]                               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_shift[0]                                    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_shift[0]                                    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_shift[1]                                    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_shift[1]                                    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_shift[2]                                    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_shift[2]                                    ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_shift[3]                                    ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; key_matrix_4x4:KEY_MATRIX1|key_shift[3]                                    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|C1|LPM_COUNTER_component|auto_generated|counter_cella12|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|C1|LPM_COUNTER_component|auto_generated|counter_cella12|regout ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[0]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[0]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[1]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[1]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[2]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[2]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[3]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[3]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[4]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[4]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[5]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[5]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[6]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[6]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[7]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_curr_state[7]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[0]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[0]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[1]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[1]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[2]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[2]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[3]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[3]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[4]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[4]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[5]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[5]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[6]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[6]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[7]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_next_state[7]|clk                                          ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_shift[0]|clk                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_shift[0]|clk                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_shift[1]|clk                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_shift[1]|clk                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_shift[2]|clk                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_shift[2]|clk                                               ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_shift[3]|clk                                               ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; Rise       ; KEY_MATRIX1|key_shift[3]|clk                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------------------------------------------------------------------+------------+----------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'pwm_clk_div[2]'                                                                          ;
+-------+--------------+----------------+------------------+----------------+------------+-----------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock          ; Clock Edge ; Target                ;
+-------+--------------+----------------+------------------+----------------+------------+-----------------------+
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm               ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm               ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]       ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]       ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]        ;
; 0.234 ; 0.500        ; 0.266          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]        ;
; 0.234 ; 0.500        ; 0.266          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]        ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[0]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[10]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[11]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[12]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[13]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[14]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[15]|clk   ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[1]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[2]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[3]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[4]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[5]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[6]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[7]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[8]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm_cnt[9]|clk    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; led_pwm|clk           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; led_pwm|clk           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; pwm_clk_div[2] ; Rise       ; pwm_clk_div[2]|regout ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; pwm_clk_div[2] ; Rise       ; pwm_clk_div[2]|regout ;
+-------+--------------+----------------+------------------+----------------+------------+-----------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                                                                    ;
+-----------------+---------------------------------------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Data Port       ; Clock Port                                                                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                               ;
+-----------------+---------------------------------------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; wsd[*]          ; clk_1mhz                                                                                                      ; 3.689  ; 3.689  ; Rise       ; clk_1mhz                                                                                                      ;
;  wsd[1]         ; clk_1mhz                                                                                                      ; 3.689  ; 3.689  ; Rise       ; clk_1mhz                                                                                                      ;
;  wsd[2]         ; clk_1mhz                                                                                                      ; 2.539  ; 2.539  ; Rise       ; clk_1mhz                                                                                                      ;
; gpmc_cs_n[*]    ; fpga_clk                                                                                                      ; 16.772 ; 16.772 ; Rise       ; fpga_clk                                                                                                      ;
;  gpmc_cs_n[3]   ; fpga_clk                                                                                                      ; 16.772 ; 16.772 ; Rise       ; fpga_clk                                                                                                      ;
; gpmc_we_n       ; fpga_clk                                                                                                      ; 14.255 ; 14.255 ; Rise       ; fpga_clk                                                                                                      ;
; sa[*]           ; fpga_clk                                                                                                      ; 20.193 ; 20.193 ; Rise       ; fpga_clk                                                                                                      ;
;  sa[0]          ; fpga_clk                                                                                                      ; 11.580 ; 11.580 ; Rise       ; fpga_clk                                                                                                      ;
;  sa[1]          ; fpga_clk                                                                                                      ; 16.171 ; 16.171 ; Rise       ; fpga_clk                                                                                                      ;
;  sa[2]          ; fpga_clk                                                                                                      ; 11.702 ; 11.702 ; Rise       ; fpga_clk                                                                                                      ;
;  sa[3]          ; fpga_clk                                                                                                      ; 15.498 ; 15.498 ; Rise       ; fpga_clk                                                                                                      ;
;  sa[4]          ; fpga_clk                                                                                                      ; 15.295 ; 15.295 ; Rise       ; fpga_clk                                                                                                      ;
;  sa[5]          ; fpga_clk                                                                                                      ; 17.152 ; 17.152 ; Rise       ; fpga_clk                                                                                                      ;
;  sa[6]          ; fpga_clk                                                                                                      ; 18.410 ; 18.410 ; Rise       ; fpga_clk                                                                                                      ;
;  sa[7]          ; fpga_clk                                                                                                      ; 20.193 ; 20.193 ; Rise       ; fpga_clk                                                                                                      ;
; sd[*]           ; fpga_clk                                                                                                      ; 8.443  ; 8.443  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[0]          ; fpga_clk                                                                                                      ; 6.650  ; 6.650  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[1]          ; fpga_clk                                                                                                      ; 3.674  ; 3.674  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[2]          ; fpga_clk                                                                                                      ; 8.443  ; 8.443  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[3]          ; fpga_clk                                                                                                      ; 3.673  ; 3.673  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[4]          ; fpga_clk                                                                                                      ; 3.051  ; 3.051  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[5]          ; fpga_clk                                                                                                      ; 3.722  ; 3.722  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[6]          ; fpga_clk                                                                                                      ; 2.929  ; 2.929  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[7]          ; fpga_clk                                                                                                      ; 3.358  ; 3.358  ; Rise       ; fpga_clk                                                                                                      ;
; sys_rst_n       ; fpga_clk                                                                                                      ; 8.682  ; 8.682  ; Rise       ; fpga_clk                                                                                                      ;
; cpld_key_in[*]  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 6.204  ; 6.204  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_in[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 3.656  ; 3.656  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_in[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 5.460  ; 5.460  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_in[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 6.204  ; 6.204  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_in[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 4.072  ; 4.072  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
+-----------------+---------------------------------------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                                                                                       ;
+-----------------+---------------------------------------------------------------------------------------------------------------+---------+---------+------------+---------------------------------------------------------------------------------------------------------------+
; Data Port       ; Clock Port                                                                                                    ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                                                                               ;
+-----------------+---------------------------------------------------------------------------------------------------------------+---------+---------+------------+---------------------------------------------------------------------------------------------------------------+
; wsd[*]          ; clk_1mhz                                                                                                      ; -1.985  ; -1.985  ; Rise       ; clk_1mhz                                                                                                      ;
;  wsd[1]         ; clk_1mhz                                                                                                      ; -3.135  ; -3.135  ; Rise       ; clk_1mhz                                                                                                      ;
;  wsd[2]         ; clk_1mhz                                                                                                      ; -1.985  ; -1.985  ; Rise       ; clk_1mhz                                                                                                      ;
; gpmc_cs_n[*]    ; fpga_clk                                                                                                      ; -6.612  ; -6.612  ; Rise       ; fpga_clk                                                                                                      ;
;  gpmc_cs_n[3]   ; fpga_clk                                                                                                      ; -6.612  ; -6.612  ; Rise       ; fpga_clk                                                                                                      ;
; gpmc_we_n       ; fpga_clk                                                                                                      ; -6.402  ; -6.402  ; Rise       ; fpga_clk                                                                                                      ;
; sa[*]           ; fpga_clk                                                                                                      ; -5.475  ; -5.475  ; Rise       ; fpga_clk                                                                                                      ;
;  sa[0]          ; fpga_clk                                                                                                      ; -6.523  ; -6.523  ; Rise       ; fpga_clk                                                                                                      ;
;  sa[1]          ; fpga_clk                                                                                                      ; -6.215  ; -6.215  ; Rise       ; fpga_clk                                                                                                      ;
;  sa[2]          ; fpga_clk                                                                                                      ; -5.475  ; -5.475  ; Rise       ; fpga_clk                                                                                                      ;
;  sa[3]          ; fpga_clk                                                                                                      ; -5.940  ; -5.940  ; Rise       ; fpga_clk                                                                                                      ;
;  sa[4]          ; fpga_clk                                                                                                      ; -8.247  ; -8.247  ; Rise       ; fpga_clk                                                                                                      ;
;  sa[5]          ; fpga_clk                                                                                                      ; -8.878  ; -8.878  ; Rise       ; fpga_clk                                                                                                      ;
;  sa[6]          ; fpga_clk                                                                                                      ; -10.511 ; -10.511 ; Rise       ; fpga_clk                                                                                                      ;
;  sa[7]          ; fpga_clk                                                                                                      ; -12.289 ; -12.289 ; Rise       ; fpga_clk                                                                                                      ;
; sd[*]           ; fpga_clk                                                                                                      ; -1.098  ; -1.098  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[0]          ; fpga_clk                                                                                                      ; -1.106  ; -1.106  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[1]          ; fpga_clk                                                                                                      ; -1.098  ; -1.098  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[2]          ; fpga_clk                                                                                                      ; -1.421  ; -1.421  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[3]          ; fpga_clk                                                                                                      ; -1.345  ; -1.345  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[4]          ; fpga_clk                                                                                                      ; -1.846  ; -1.846  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[5]          ; fpga_clk                                                                                                      ; -1.894  ; -1.894  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[6]          ; fpga_clk                                                                                                      ; -1.824  ; -1.824  ; Rise       ; fpga_clk                                                                                                      ;
;  sd[7]          ; fpga_clk                                                                                                      ; -1.628  ; -1.628  ; Rise       ; fpga_clk                                                                                                      ;
; sys_rst_n       ; fpga_clk                                                                                                      ; -7.561  ; -7.561  ; Rise       ; fpga_clk                                                                                                      ;
; cpld_key_in[*]  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; -1.255  ; -1.255  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_in[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; -1.320  ; -1.320  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_in[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; -1.255  ; -1.255  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_in[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; -3.110  ; -3.110  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_in[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; -1.296  ; -1.296  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
+-----------------+---------------------------------------------------------------------------------------------------------------+---------+---------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                                                                                                                                                                                           ;
+------------------+---------------------------------------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Data Port        ; Clock Port                                                                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                               ;
+------------------+---------------------------------------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; cpld_led[*]      ; clk_1mhz                                                                                                      ; 10.052 ; 10.052 ; Rise       ; clk_1mhz                                                                                                      ;
;  cpld_led[0]     ; clk_1mhz                                                                                                      ; 10.052 ; 10.052 ; Rise       ; clk_1mhz                                                                                                      ;
; irq_cpld[*]      ; clk_1mhz                                                                                                      ; 10.257 ; 10.257 ; Rise       ; clk_1mhz                                                                                                      ;
;  irq_cpld[0]     ; clk_1mhz                                                                                                      ; 9.810  ; 9.810  ; Rise       ; clk_1mhz                                                                                                      ;
;  irq_cpld[1]     ; clk_1mhz                                                                                                      ; 10.257 ; 10.257 ; Rise       ; clk_1mhz                                                                                                      ;
; sd[*]            ; clk_1mhz                                                                                                      ; 28.803 ; 28.803 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[0]           ; clk_1mhz                                                                                                      ; 25.960 ; 25.960 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[1]           ; clk_1mhz                                                                                                      ; 24.027 ; 24.027 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[2]           ; clk_1mhz                                                                                                      ; 24.700 ; 24.700 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[3]           ; clk_1mhz                                                                                                      ; 22.152 ; 22.152 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[4]           ; clk_1mhz                                                                                                      ; 24.573 ; 24.573 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[5]           ; clk_1mhz                                                                                                      ; 23.822 ; 23.822 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[6]           ; clk_1mhz                                                                                                      ; 28.803 ; 28.803 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[7]           ; clk_1mhz                                                                                                      ; 24.712 ; 24.712 ; Rise       ; clk_1mhz                                                                                                      ;
; wdg_out          ; clk_1mhz                                                                                                      ; 12.454 ; 12.454 ; Rise       ; clk_1mhz                                                                                                      ;
; buzzer_out       ; fpga_clk                                                                                                      ; 9.917  ; 9.917  ; Rise       ; fpga_clk                                                                                                      ;
; cpld_led[*]      ; fpga_clk                                                                                                      ; 13.842 ; 13.842 ; Rise       ; fpga_clk                                                                                                      ;
;  cpld_led[1]     ; fpga_clk                                                                                                      ; 13.842 ; 13.842 ; Rise       ; fpga_clk                                                                                                      ;
; io_led_out[*]    ; fpga_clk                                                                                                      ; 14.220 ; 14.220 ; Rise       ; fpga_clk                                                                                                      ;
;  io_led_out[0]   ; fpga_clk                                                                                                      ; 11.511 ; 11.511 ; Rise       ; fpga_clk                                                                                                      ;
;  io_led_out[1]   ; fpga_clk                                                                                                      ; 11.897 ; 11.897 ; Rise       ; fpga_clk                                                                                                      ;
;  io_led_out[2]   ; fpga_clk                                                                                                      ; 13.352 ; 13.352 ; Rise       ; fpga_clk                                                                                                      ;
;  io_led_out[3]   ; fpga_clk                                                                                                      ; 14.220 ; 14.220 ; Rise       ; fpga_clk                                                                                                      ;
; lcd_vled         ; fpga_clk                                                                                                      ; 9.817  ; 9.817  ; Rise       ; fpga_clk                                                                                                      ;
; lvds_pwen        ; fpga_clk                                                                                                      ; 11.440 ; 11.440 ; Rise       ; fpga_clk                                                                                                      ;
; relay_ctrl[*]    ; fpga_clk                                                                                                      ; 12.232 ; 12.232 ; Rise       ; fpga_clk                                                                                                      ;
;  relay_ctrl[0]   ; fpga_clk                                                                                                      ; 9.884  ; 9.884  ; Rise       ; fpga_clk                                                                                                      ;
;  relay_ctrl[1]   ; fpga_clk                                                                                                      ; 10.443 ; 10.443 ; Rise       ; fpga_clk                                                                                                      ;
;  relay_ctrl[2]   ; fpga_clk                                                                                                      ; 10.432 ; 10.432 ; Rise       ; fpga_clk                                                                                                      ;
;  relay_ctrl[3]   ; fpga_clk                                                                                                      ; 12.232 ; 12.232 ; Rise       ; fpga_clk                                                                                                      ;
; sd[*]            ; fpga_clk                                                                                                      ; 26.979 ; 26.979 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[0]           ; fpga_clk                                                                                                      ; 26.979 ; 26.979 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[1]           ; fpga_clk                                                                                                      ; 23.796 ; 23.796 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[2]           ; fpga_clk                                                                                                      ; 23.466 ; 23.466 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[3]           ; fpga_clk                                                                                                      ; 20.956 ; 20.956 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[4]           ; fpga_clk                                                                                                      ; 23.451 ; 23.451 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[5]           ; fpga_clk                                                                                                      ; 17.501 ; 17.501 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[6]           ; fpga_clk                                                                                                      ; 21.638 ; 21.638 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[7]           ; fpga_clk                                                                                                      ; 18.578 ; 18.578 ; Rise       ; fpga_clk                                                                                                      ;
; wdg_out          ; fpga_clk                                                                                                      ; 11.319 ; 11.319 ; Rise       ; fpga_clk                                                                                                      ;
; wsd_sample[*]    ; fpga_clk                                                                                                      ; 9.878  ; 9.878  ; Rise       ; fpga_clk                                                                                                      ;
;  wsd_sample[1]   ; fpga_clk                                                                                                      ; 9.878  ; 9.878  ; Rise       ; fpga_clk                                                                                                      ;
;  wsd_sample[2]   ; fpga_clk                                                                                                      ; 9.170  ; 9.170  ; Rise       ; fpga_clk                                                                                                      ;
; cpld_key_out[*]  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 10.202 ; 10.202 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_out[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 10.202 ; 10.202 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_out[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 10.191 ; 10.191 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_out[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 9.519  ; 9.519  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_out[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 9.620  ; 9.620  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
; irq_cpld[*]      ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 17.459 ; 17.459 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  irq_cpld[2]     ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 17.459 ; 17.459 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
; sd[*]            ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 24.318 ; 24.318 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[0]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 24.318 ; 24.318 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[1]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 19.049 ; 19.049 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[2]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 19.550 ; 19.550 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[3]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 20.237 ; 20.237 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[4]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 18.878 ; 18.878 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[5]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 14.461 ; 14.461 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[6]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 15.927 ; 15.927 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[7]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 13.853 ; 13.853 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
; io_led_out[*]    ; pwm_clk_div[2]                                                                                                ; 11.924 ; 11.924 ; Rise       ; pwm_clk_div[2]                                                                                                ;
;  io_led_out[0]   ; pwm_clk_div[2]                                                                                                ; 11.924 ; 11.924 ; Rise       ; pwm_clk_div[2]                                                                                                ;
;  io_led_out[1]   ; pwm_clk_div[2]                                                                                                ; 11.098 ; 11.098 ; Rise       ; pwm_clk_div[2]                                                                                                ;
+------------------+---------------------------------------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                                                                                                                                                                                   ;
+------------------+---------------------------------------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; Data Port        ; Clock Port                                                                                                    ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                                               ;
+------------------+---------------------------------------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------------------+
; cpld_led[*]      ; clk_1mhz                                                                                                      ; 10.052 ; 10.052 ; Rise       ; clk_1mhz                                                                                                      ;
;  cpld_led[0]     ; clk_1mhz                                                                                                      ; 10.052 ; 10.052 ; Rise       ; clk_1mhz                                                                                                      ;
; irq_cpld[*]      ; clk_1mhz                                                                                                      ; 9.810  ; 9.810  ; Rise       ; clk_1mhz                                                                                                      ;
;  irq_cpld[0]     ; clk_1mhz                                                                                                      ; 9.810  ; 9.810  ; Rise       ; clk_1mhz                                                                                                      ;
;  irq_cpld[1]     ; clk_1mhz                                                                                                      ; 10.257 ; 10.257 ; Rise       ; clk_1mhz                                                                                                      ;
; sd[*]            ; clk_1mhz                                                                                                      ; 15.051 ; 15.051 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[0]           ; clk_1mhz                                                                                                      ; 17.487 ; 17.487 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[1]           ; clk_1mhz                                                                                                      ; 16.420 ; 16.420 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[2]           ; clk_1mhz                                                                                                      ; 17.905 ; 17.905 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[3]           ; clk_1mhz                                                                                                      ; 15.051 ; 15.051 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[4]           ; clk_1mhz                                                                                                      ; 20.134 ; 20.134 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[5]           ; clk_1mhz                                                                                                      ; 15.297 ; 15.297 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[6]           ; clk_1mhz                                                                                                      ; 23.829 ; 23.829 ; Rise       ; clk_1mhz                                                                                                      ;
;  sd[7]           ; clk_1mhz                                                                                                      ; 18.391 ; 18.391 ; Rise       ; clk_1mhz                                                                                                      ;
; wdg_out          ; clk_1mhz                                                                                                      ; 12.454 ; 12.454 ; Rise       ; clk_1mhz                                                                                                      ;
; buzzer_out       ; fpga_clk                                                                                                      ; 9.376  ; 9.376  ; Rise       ; fpga_clk                                                                                                      ;
; cpld_led[*]      ; fpga_clk                                                                                                      ; 13.309 ; 13.309 ; Rise       ; fpga_clk                                                                                                      ;
;  cpld_led[1]     ; fpga_clk                                                                                                      ; 13.309 ; 13.309 ; Rise       ; fpga_clk                                                                                                      ;
; io_led_out[*]    ; fpga_clk                                                                                                      ; 9.383  ; 9.383  ; Rise       ; fpga_clk                                                                                                      ;
;  io_led_out[0]   ; fpga_clk                                                                                                      ; 10.560 ; 10.560 ; Rise       ; fpga_clk                                                                                                      ;
;  io_led_out[1]   ; fpga_clk                                                                                                      ; 10.437 ; 10.437 ; Rise       ; fpga_clk                                                                                                      ;
;  io_led_out[2]   ; fpga_clk                                                                                                      ; 10.165 ; 10.165 ; Rise       ; fpga_clk                                                                                                      ;
;  io_led_out[3]   ; fpga_clk                                                                                                      ; 9.383  ; 9.383  ; Rise       ; fpga_clk                                                                                                      ;
; lcd_vled         ; fpga_clk                                                                                                      ; 9.817  ; 9.817  ; Rise       ; fpga_clk                                                                                                      ;
; lvds_pwen        ; fpga_clk                                                                                                      ; 11.440 ; 11.440 ; Rise       ; fpga_clk                                                                                                      ;
; relay_ctrl[*]    ; fpga_clk                                                                                                      ; 9.238  ; 9.238  ; Rise       ; fpga_clk                                                                                                      ;
;  relay_ctrl[0]   ; fpga_clk                                                                                                      ; 9.383  ; 9.383  ; Rise       ; fpga_clk                                                                                                      ;
;  relay_ctrl[1]   ; fpga_clk                                                                                                      ; 9.238  ; 9.238  ; Rise       ; fpga_clk                                                                                                      ;
;  relay_ctrl[2]   ; fpga_clk                                                                                                      ; 9.377  ; 9.377  ; Rise       ; fpga_clk                                                                                                      ;
;  relay_ctrl[3]   ; fpga_clk                                                                                                      ; 10.025 ; 10.025 ; Rise       ; fpga_clk                                                                                                      ;
; sd[*]            ; fpga_clk                                                                                                      ; 11.951 ; 11.951 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[0]           ; fpga_clk                                                                                                      ; 13.910 ; 13.910 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[1]           ; fpga_clk                                                                                                      ; 11.951 ; 11.951 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[2]           ; fpga_clk                                                                                                      ; 12.742 ; 12.742 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[3]           ; fpga_clk                                                                                                      ; 15.040 ; 15.040 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[4]           ; fpga_clk                                                                                                      ; 18.800 ; 18.800 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[5]           ; fpga_clk                                                                                                      ; 17.129 ; 17.129 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[6]           ; fpga_clk                                                                                                      ; 21.139 ; 21.139 ; Rise       ; fpga_clk                                                                                                      ;
;  sd[7]           ; fpga_clk                                                                                                      ; 14.064 ; 14.064 ; Rise       ; fpga_clk                                                                                                      ;
; wdg_out          ; fpga_clk                                                                                                      ; 10.244 ; 10.244 ; Rise       ; fpga_clk                                                                                                      ;
; wsd_sample[*]    ; fpga_clk                                                                                                      ; 9.170  ; 9.170  ; Rise       ; fpga_clk                                                                                                      ;
;  wsd_sample[1]   ; fpga_clk                                                                                                      ; 9.878  ; 9.878  ; Rise       ; fpga_clk                                                                                                      ;
;  wsd_sample[2]   ; fpga_clk                                                                                                      ; 9.170  ; 9.170  ; Rise       ; fpga_clk                                                                                                      ;
; cpld_key_out[*]  ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 9.519  ; 9.519  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_out[0] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 10.202 ; 10.202 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_out[1] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 10.191 ; 10.191 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_out[2] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 9.519  ; 9.519  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  cpld_key_out[3] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 9.620  ; 9.620  ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
; irq_cpld[*]      ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 13.948 ; 13.948 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  irq_cpld[2]     ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 13.948 ; 13.948 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
; sd[*]            ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 13.853 ; 13.853 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[0]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 24.318 ; 24.318 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[1]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 19.049 ; 19.049 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[2]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 19.550 ; 19.550 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[3]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 20.237 ; 20.237 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[4]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 18.878 ; 18.878 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[5]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 14.461 ; 14.461 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[6]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 15.927 ; 15.927 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
;  sd[7]           ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 13.853 ; 13.853 ; Rise       ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ;
; io_led_out[*]    ; pwm_clk_div[2]                                                                                                ; 11.098 ; 11.098 ; Rise       ; pwm_clk_div[2]                                                                                                ;
;  io_led_out[0]   ; pwm_clk_div[2]                                                                                                ; 11.924 ; 11.924 ; Rise       ; pwm_clk_div[2]                                                                                                ;
;  io_led_out[1]   ; pwm_clk_div[2]                                                                                                ; 11.098 ; 11.098 ; Rise       ; pwm_clk_div[2]                                                                                                ;
+------------------+---------------------------------------------------------------------------------------------------------------+--------+--------+------------+---------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------+
; Propagation Delay                                          ;
+----------------+---------------+--------+----+----+--------+
; Input Port     ; Output Port   ; RR     ; RF ; FR ; FF     ;
+----------------+---------------+--------+----+----+--------+
; cpld_key_in[0] ; irq_cpld[2]   ; 14.471 ;    ;    ; 14.471 ;
; cpld_key_in[1] ; irq_cpld[2]   ; 16.275 ;    ;    ; 16.275 ;
; cpld_key_in[2] ; irq_cpld[2]   ; 17.019 ;    ;    ; 17.019 ;
; cpld_key_in[3] ; irq_cpld[2]   ; 14.887 ;    ;    ; 14.887 ;
; cpu_rxd[1]     ; io_led_out[5] ; 8.573  ;    ;    ; 8.573  ;
; cpu_rxd[2]     ; io_led_out[5] ; 9.974  ;    ;    ; 9.974  ;
; cpu_txd[1]     ; io_led_out[5] ; 9.009  ;    ;    ; 9.009  ;
; cpu_txd[2]     ; io_led_out[5] ; 10.064 ;    ;    ; 10.064 ;
; gpmc_cs_n[3]   ; sd[0]         ; 14.366 ;    ;    ; 14.366 ;
; gpmc_cs_n[3]   ; sd[1]         ; 25.964 ;    ;    ; 25.964 ;
; gpmc_cs_n[3]   ; sd[2]         ; 26.333 ;    ;    ; 26.333 ;
; gpmc_cs_n[3]   ; sd[3]         ; 15.740 ;    ;    ; 15.740 ;
; gpmc_cs_n[3]   ; sd[4]         ; 21.292 ;    ;    ; 21.292 ;
; gpmc_cs_n[3]   ; sd[5]         ; 15.152 ;    ;    ; 15.152 ;
; gpmc_cs_n[3]   ; sd[6]         ; 28.539 ;    ;    ; 28.539 ;
; gpmc_cs_n[3]   ; sd[7]         ; 15.423 ;    ;    ; 15.423 ;
; gpmc_oe_n      ; sd[0]         ; 10.142 ;    ;    ; 10.142 ;
; gpmc_oe_n      ; sd[1]         ; 10.142 ;    ;    ; 10.142 ;
; gpmc_oe_n      ; sd[2]         ; 10.169 ;    ;    ; 10.169 ;
; gpmc_oe_n      ; sd[3]         ; 10.169 ;    ;    ; 10.169 ;
; gpmc_oe_n      ; sd[4]         ; 10.169 ;    ;    ; 10.169 ;
; gpmc_oe_n      ; sd[5]         ; 10.169 ;    ;    ; 10.169 ;
; gpmc_oe_n      ; sd[6]         ; 10.150 ;    ;    ; 10.150 ;
; gpmc_oe_n      ; sd[7]         ; 10.150 ;    ;    ; 10.150 ;
; led_link       ; io_led_out[4] ; 14.800 ;    ;    ; 14.800 ;
; led_speed      ; io_led_out[4] ; 13.445 ;    ;    ; 13.445 ;
; sa[0]          ; sd[0]         ; 29.624 ;    ;    ; 29.624 ;
; sa[0]          ; sd[1]         ; 26.636 ;    ;    ; 26.636 ;
; sa[0]          ; sd[2]         ; 26.954 ;    ;    ; 26.954 ;
; sa[0]          ; sd[3]         ; 23.892 ;    ;    ; 23.892 ;
; sa[0]          ; sd[4]         ; 22.526 ;    ;    ; 22.526 ;
; sa[0]          ; sd[5]         ; 24.117 ;    ;    ; 24.117 ;
; sa[0]          ; sd[6]         ; 30.356 ;    ;    ; 30.356 ;
; sa[0]          ; sd[7]         ; 23.594 ;    ;    ; 23.594 ;
; sa[1]          ; sd[0]         ; 28.996 ;    ;    ; 28.996 ;
; sa[1]          ; sd[1]         ; 30.217 ;    ;    ; 30.217 ;
; sa[1]          ; sd[2]         ; 31.140 ;    ;    ; 31.140 ;
; sa[1]          ; sd[3]         ; 27.737 ;    ;    ; 27.737 ;
; sa[1]          ; sd[4]         ; 24.442 ;    ;    ; 24.442 ;
; sa[1]          ; sd[5]         ; 23.978 ;    ;    ; 23.978 ;
; sa[1]          ; sd[6]         ; 33.346 ;    ;    ; 33.346 ;
; sa[1]          ; sd[7]         ; 23.092 ;    ;    ; 23.092 ;
; sa[2]          ; sd[0]         ; 19.729 ;    ;    ; 19.729 ;
; sa[2]          ; sd[1]         ; 26.758 ;    ;    ; 26.758 ;
; sa[2]          ; sd[2]         ; 26.760 ;    ;    ; 26.760 ;
; sa[2]          ; sd[3]         ; 20.413 ;    ;    ; 20.413 ;
; sa[2]          ; sd[4]         ; 23.924 ;    ;    ; 23.924 ;
; sa[2]          ; sd[5]         ; 15.615 ;    ;    ; 15.615 ;
; sa[2]          ; sd[6]         ; 28.966 ;    ;    ; 28.966 ;
; sa[2]          ; sd[7]         ; 21.887 ;    ;    ; 21.887 ;
; sa[3]          ; sd[0]         ; 12.961 ;    ;    ; 12.961 ;
; sa[3]          ; sd[1]         ; 30.554 ;    ;    ; 30.554 ;
; sa[3]          ; sd[2]         ; 27.111 ;    ;    ; 27.111 ;
; sa[3]          ; sd[3]         ; 26.459 ;    ;    ; 26.459 ;
; sa[3]          ; sd[4]         ; 23.109 ;    ;    ; 23.109 ;
; sa[3]          ; sd[5]         ; 16.550 ;    ;    ; 16.550 ;
; sa[3]          ; sd[6]         ; 29.317 ;    ;    ; 29.317 ;
; sa[3]          ; sd[7]         ; 21.814 ;    ;    ; 21.814 ;
; sa[4]          ; sd[0]         ; 25.649 ;    ;    ; 25.649 ;
; sa[4]          ; sd[1]         ; 29.589 ;    ;    ; 29.589 ;
; sa[4]          ; sd[2]         ; 30.144 ;    ;    ; 30.144 ;
; sa[4]          ; sd[3]         ; 26.055 ;    ;    ; 26.055 ;
; sa[4]          ; sd[4]         ; 24.115 ;    ;    ; 24.115 ;
; sa[4]          ; sd[5]         ; 20.051 ;    ;    ; 20.051 ;
; sa[4]          ; sd[6]         ; 32.350 ;    ;    ; 32.350 ;
; sa[4]          ; sd[7]         ; 16.899 ;    ;    ; 16.899 ;
; sa[5]          ; sd[0]         ; 17.003 ;    ;    ; 17.003 ;
; sa[5]          ; sd[1]         ; 32.208 ;    ;    ; 32.208 ;
; sa[5]          ; sd[2]         ; 31.549 ;    ;    ; 31.549 ;
; sa[5]          ; sd[3]         ; 25.315 ;    ;    ; 25.315 ;
; sa[5]          ; sd[4]         ; 28.101 ;    ;    ; 28.101 ;
; sa[5]          ; sd[5]         ; 25.833 ;    ;    ; 25.833 ;
; sa[5]          ; sd[6]         ; 31.812 ;    ;    ; 31.812 ;
; sa[5]          ; sd[7]         ; 23.144 ;    ;    ; 23.144 ;
; sa[6]          ; sd[0]         ; 16.004 ;    ;    ; 16.004 ;
; sa[6]          ; sd[1]         ; 31.486 ;    ;    ; 31.486 ;
; sa[6]          ; sd[2]         ; 28.043 ;    ;    ; 28.043 ;
; sa[6]          ; sd[3]         ; 17.378 ;    ;    ; 17.378 ;
; sa[6]          ; sd[4]         ; 24.041 ;    ;    ; 24.041 ;
; sa[6]          ; sd[5]         ; 16.790 ;    ;    ; 16.790 ;
; sa[6]          ; sd[6]         ; 30.249 ;    ;    ; 30.249 ;
; sa[6]          ; sd[7]         ; 17.061 ;    ;    ; 17.061 ;
; sa[7]          ; sd[0]         ; 15.620 ;    ;    ; 15.620 ;
; sa[7]          ; sd[1]         ; 35.249 ;    ;    ; 35.249 ;
; sa[7]          ; sd[2]         ; 31.806 ;    ;    ; 31.806 ;
; sa[7]          ; sd[3]         ; 16.994 ;    ;    ; 16.994 ;
; sa[7]          ; sd[4]         ; 27.804 ;    ;    ; 27.804 ;
; sa[7]          ; sd[5]         ; 16.406 ;    ;    ; 16.406 ;
; sa[7]          ; sd[6]         ; 34.012 ;    ;    ; 34.012 ;
; sa[7]          ; sd[7]         ; 16.677 ;    ;    ; 16.677 ;
; sw_rst_in      ; sw_rst_out    ; 6.509  ;    ;    ; 6.509  ;
; sys_rst_n      ; cpld_lcd_nrst ; 10.386 ;    ;    ; 10.386 ;
; sys_rst_n      ; rst_out_n     ; 11.498 ;    ;    ; 11.498 ;
; sys_rst_n      ; rst_out_p     ; 11.498 ;    ;    ; 11.498 ;
+----------------+---------------+--------+----+----+--------+


+------------------------------------------------------------+
; Minimum Propagation Delay                                  ;
+----------------+---------------+--------+----+----+--------+
; Input Port     ; Output Port   ; RR     ; RF ; FR ; FF     ;
+----------------+---------------+--------+----+----+--------+
; cpld_key_in[0] ; irq_cpld[2]   ; 14.471 ;    ;    ; 14.471 ;
; cpld_key_in[1] ; irq_cpld[2]   ; 16.275 ;    ;    ; 16.275 ;
; cpld_key_in[2] ; irq_cpld[2]   ; 17.019 ;    ;    ; 17.019 ;
; cpld_key_in[3] ; irq_cpld[2]   ; 14.887 ;    ;    ; 14.887 ;
; cpu_rxd[1]     ; io_led_out[5] ; 8.573  ;    ;    ; 8.573  ;
; cpu_rxd[2]     ; io_led_out[5] ; 9.974  ;    ;    ; 9.974  ;
; cpu_txd[1]     ; io_led_out[5] ; 9.009  ;    ;    ; 9.009  ;
; cpu_txd[2]     ; io_led_out[5] ; 10.064 ;    ;    ; 10.064 ;
; gpmc_cs_n[3]   ; sd[0]         ; 10.227 ;    ;    ; 10.227 ;
; gpmc_cs_n[3]   ; sd[1]         ; 10.227 ;    ;    ; 10.227 ;
; gpmc_cs_n[3]   ; sd[2]         ; 10.063 ;    ;    ; 10.063 ;
; gpmc_cs_n[3]   ; sd[3]         ; 10.254 ;    ;    ; 10.254 ;
; gpmc_cs_n[3]   ; sd[4]         ; 10.254 ;    ;    ; 10.254 ;
; gpmc_cs_n[3]   ; sd[5]         ; 10.254 ;    ;    ; 10.254 ;
; gpmc_cs_n[3]   ; sd[6]         ; 10.235 ;    ;    ; 10.235 ;
; gpmc_cs_n[3]   ; sd[7]         ; 10.235 ;    ;    ; 10.235 ;
; gpmc_oe_n      ; sd[0]         ; 10.142 ;    ;    ; 10.142 ;
; gpmc_oe_n      ; sd[1]         ; 10.142 ;    ;    ; 10.142 ;
; gpmc_oe_n      ; sd[2]         ; 10.169 ;    ;    ; 10.169 ;
; gpmc_oe_n      ; sd[3]         ; 10.169 ;    ;    ; 10.169 ;
; gpmc_oe_n      ; sd[4]         ; 10.169 ;    ;    ; 10.169 ;
; gpmc_oe_n      ; sd[5]         ; 10.169 ;    ;    ; 10.169 ;
; gpmc_oe_n      ; sd[6]         ; 10.150 ;    ;    ; 10.150 ;
; gpmc_oe_n      ; sd[7]         ; 10.150 ;    ;    ; 10.150 ;
; led_link       ; io_led_out[4] ; 14.800 ;    ;    ; 14.800 ;
; led_speed      ; io_led_out[4] ; 13.445 ;    ;    ; 13.445 ;
; sa[0]          ; sd[0]         ; 14.186 ;    ;    ; 14.186 ;
; sa[0]          ; sd[1]         ; 14.186 ;    ;    ; 14.186 ;
; sa[0]          ; sd[2]         ; 14.213 ;    ;    ; 14.213 ;
; sa[0]          ; sd[3]         ; 14.213 ;    ;    ; 14.213 ;
; sa[0]          ; sd[4]         ; 14.213 ;    ;    ; 14.213 ;
; sa[0]          ; sd[5]         ; 14.213 ;    ;    ; 14.213 ;
; sa[0]          ; sd[6]         ; 14.194 ;    ;    ; 14.194 ;
; sa[0]          ; sd[7]         ; 14.194 ;    ;    ; 14.194 ;
; sa[1]          ; sd[0]         ; 14.674 ;    ;    ; 14.674 ;
; sa[1]          ; sd[1]         ; 14.674 ;    ;    ; 14.674 ;
; sa[1]          ; sd[2]         ; 14.701 ;    ;    ; 14.701 ;
; sa[1]          ; sd[3]         ; 14.701 ;    ;    ; 14.701 ;
; sa[1]          ; sd[4]         ; 14.701 ;    ;    ; 14.701 ;
; sa[1]          ; sd[5]         ; 14.701 ;    ;    ; 14.701 ;
; sa[1]          ; sd[6]         ; 14.682 ;    ;    ; 14.682 ;
; sa[1]          ; sd[7]         ; 14.682 ;    ;    ; 14.682 ;
; sa[2]          ; sd[0]         ; 11.610 ;    ;    ; 11.610 ;
; sa[2]          ; sd[1]         ; 11.610 ;    ;    ; 11.610 ;
; sa[2]          ; sd[2]         ; 11.637 ;    ;    ; 11.637 ;
; sa[2]          ; sd[3]         ; 11.637 ;    ;    ; 11.637 ;
; sa[2]          ; sd[4]         ; 11.637 ;    ;    ; 11.637 ;
; sa[2]          ; sd[5]         ; 11.637 ;    ;    ; 11.637 ;
; sa[2]          ; sd[6]         ; 11.618 ;    ;    ; 11.618 ;
; sa[2]          ; sd[7]         ; 11.618 ;    ;    ; 11.618 ;
; sa[3]          ; sd[0]         ; 11.413 ;    ;    ; 11.413 ;
; sa[3]          ; sd[1]         ; 11.413 ;    ;    ; 11.413 ;
; sa[3]          ; sd[2]         ; 11.440 ;    ;    ; 11.440 ;
; sa[3]          ; sd[3]         ; 11.440 ;    ;    ; 11.440 ;
; sa[3]          ; sd[4]         ; 11.440 ;    ;    ; 11.440 ;
; sa[3]          ; sd[5]         ; 11.440 ;    ;    ; 11.440 ;
; sa[3]          ; sd[6]         ; 11.421 ;    ;    ; 11.421 ;
; sa[3]          ; sd[7]         ; 11.421 ;    ;    ; 11.421 ;
; sa[4]          ; sd[0]         ; 11.306 ;    ;    ; 11.306 ;
; sa[4]          ; sd[1]         ; 11.306 ;    ;    ; 11.306 ;
; sa[4]          ; sd[2]         ; 11.333 ;    ;    ; 11.333 ;
; sa[4]          ; sd[3]         ; 11.333 ;    ;    ; 11.333 ;
; sa[4]          ; sd[4]         ; 11.333 ;    ;    ; 11.333 ;
; sa[4]          ; sd[5]         ; 11.333 ;    ;    ; 11.333 ;
; sa[4]          ; sd[6]         ; 11.314 ;    ;    ; 11.314 ;
; sa[4]          ; sd[7]         ; 11.314 ;    ;    ; 11.314 ;
; sa[5]          ; sd[0]         ; 12.735 ;    ;    ; 12.735 ;
; sa[5]          ; sd[1]         ; 12.735 ;    ;    ; 12.735 ;
; sa[5]          ; sd[2]         ; 12.762 ;    ;    ; 12.762 ;
; sa[5]          ; sd[3]         ; 12.762 ;    ;    ; 12.762 ;
; sa[5]          ; sd[4]         ; 12.762 ;    ;    ; 12.762 ;
; sa[5]          ; sd[5]         ; 12.762 ;    ;    ; 12.762 ;
; sa[5]          ; sd[6]         ; 12.743 ;    ;    ; 12.743 ;
; sa[5]          ; sd[7]         ; 12.743 ;    ;    ; 12.743 ;
; sa[6]          ; sd[0]         ; 11.865 ;    ;    ; 11.865 ;
; sa[6]          ; sd[1]         ; 11.865 ;    ;    ; 11.865 ;
; sa[6]          ; sd[2]         ; 11.892 ;    ;    ; 11.892 ;
; sa[6]          ; sd[3]         ; 11.892 ;    ;    ; 11.892 ;
; sa[6]          ; sd[4]         ; 11.892 ;    ;    ; 11.892 ;
; sa[6]          ; sd[5]         ; 11.892 ;    ;    ; 11.892 ;
; sa[6]          ; sd[6]         ; 11.010 ;    ;    ; 11.010 ;
; sa[6]          ; sd[7]         ; 11.873 ;    ;    ; 11.873 ;
; sa[7]          ; sd[0]         ; 11.481 ;    ;    ; 11.481 ;
; sa[7]          ; sd[1]         ; 11.481 ;    ;    ; 11.481 ;
; sa[7]          ; sd[2]         ; 10.913 ;    ;    ; 10.913 ;
; sa[7]          ; sd[3]         ; 11.508 ;    ;    ; 11.508 ;
; sa[7]          ; sd[4]         ; 11.508 ;    ;    ; 11.508 ;
; sa[7]          ; sd[5]         ; 11.508 ;    ;    ; 11.508 ;
; sa[7]          ; sd[6]         ; 11.305 ;    ;    ; 11.305 ;
; sa[7]          ; sd[7]         ; 11.489 ;    ;    ; 11.489 ;
; sw_rst_in      ; sw_rst_out    ; 6.509  ;    ;    ; 6.509  ;
; sys_rst_n      ; cpld_lcd_nrst ; 10.386 ;    ;    ; 10.386 ;
; sys_rst_n      ; rst_out_n     ; 11.498 ;    ;    ; 11.498 ;
; sys_rst_n      ; rst_out_p     ; 11.498 ;    ;    ; 11.498 ;
+----------------+---------------+--------+----+----+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                                                                           ;
+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                                    ; To Clock                                                                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_1mhz                                                                                                      ; clk_1mhz                                                                                                      ; 4264     ; 0        ; 0        ; 0        ;
; fpga_clk                                                                                                      ; clk_1mhz                                                                                                      ; 2        ; 0        ; 0        ; 0        ;
; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; clk_1mhz                                                                                                      ; 1        ; 1        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                                                ; clk_1mhz                                                                                                      ; 1        ; 1        ; 0        ; 0        ;
; fpga_clk                                                                                                      ; fpga_clk                                                                                                      ; 601      ; 0        ; 0        ; 0        ;
; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 144      ; 0        ; 0        ; 0        ;
; fpga_clk                                                                                                      ; pwm_clk_div[2]                                                                                                ; 16       ; 0        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                                                ; pwm_clk_div[2]                                                                                                ; 505      ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                                                                                    ; To Clock                                                                                                      ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
; clk_1mhz                                                                                                      ; clk_1mhz                                                                                                      ; 4264     ; 0        ; 0        ; 0        ;
; fpga_clk                                                                                                      ; clk_1mhz                                                                                                      ; 2        ; 0        ; 0        ; 0        ;
; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; clk_1mhz                                                                                                      ; 1        ; 1        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                                                ; clk_1mhz                                                                                                      ; 1        ; 1        ; 0        ; 0        ;
; fpga_clk                                                                                                      ; fpga_clk                                                                                                      ; 601      ; 0        ; 0        ; 0        ;
; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] ; 144      ; 0        ; 0        ; 0        ;
; fpga_clk                                                                                                      ; pwm_clk_div[2]                                                                                                ; 16       ; 0        ; 0        ; 0        ;
; pwm_clk_div[2]                                                                                                ; pwm_clk_div[2]                                                                                                ; 505      ; 0        ; 0        ; 0        ;
+---------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 33    ; 33   ;
; Unconstrained Input Port Paths  ; 915   ; 915  ;
; Unconstrained Output Ports      ; 37    ; 37   ;
; Unconstrained Output Port Paths ; 293   ; 293  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Mon Sep 12 19:16:36 2016
Info: Command: quartus_sta itr_201c -c itr_201c
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Critical Warning (332012): Synopsys Design Constraints File file not found: 'itr_201c.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_1mhz clk_1mhz
    Info (332105): create_clock -period 1.000 -name key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12]
    Info (332105): create_clock -period 1.000 -name fpga_clk fpga_clk
    Info (332105): create_clock -period 1.000 -name pwm_clk_div[2] pwm_clk_div[2]
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -9.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.215     -1725.653 clk_1mhz 
    Info (332119):    -7.406      -151.958 fpga_clk 
    Info (332119):    -7.161      -115.356 pwm_clk_div[2] 
    Info (332119):    -6.700       -64.020 key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] 
Info (332146): Worst-case hold slack is -1.875
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.875        -3.576 clk_1mhz 
    Info (332119):     1.297         0.000 pwm_clk_div[2] 
    Info (332119):     1.409         0.000 key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] 
    Info (332119):     1.649         0.000 fpga_clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.289
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.289        -2.289 clk_1mhz 
    Info (332119):    -2.289        -2.289 fpga_clk 
    Info (332119):     0.234         0.000 key_matrix_4x4:KEY_MATRIX1|my_counter:C1|lpm_counter:LPM_COUNTER_component|cntr_3nh:auto_generated|safe_q[12] 
    Info (332119):     0.234         0.000 pwm_clk_div[2] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 451 megabytes
    Info: Processing ended: Mon Sep 12 19:16:39 2016
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


