# Intro2SystemVerilog
Introduction to SystemVerilog

## 対象者
- 論理回路を知っている方
- 同期回路を知っている方
  
## 内容
ハードウェア記述言語(HDL)の一つ、SystemVerilog(SV)をマニュアルを使用して紹介します。
仕様を詳細に説明しても読んでいる時点で挫折することが想定できるので、このシリーズではできるだけ専門的な用語の使用は避けて平易にそして簡潔に説明するように努めています。
そして、基本的な文法やユーザー定義型やalways_combといったSV特有のものも取り上げます。

## 参考文献
IEEE 1800-2017: SystemVerilog (SV) 

https://www.accellera.org/downloads/ieee
