n work OneLane_Transciever_OneLane_Transciever_0_0 verilog;
av .compile_point_summary_status "Remapped";
av .compile_point_summary_reason "Design changed";
av .compile_point_update_model 1;
av .compile_point_fast_synthesis "No";
av .compile_point_cputime_used 6;
av .compile_point_starttime_stamp "Wed Jan  3 22:47:55 2024";
av .compile_point_endtime_stamp "Wed Jan  3 22:48:01 2024";
av .compile_point_realtime_used 5.76;
