TimeQuest Timing Analyzer report for tasks
Mon Dec 14 11:19:06 2015
Quartus II 64-Bit Version 15.0.2 Build 153 07/15/2015 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Summary
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clk'
 27. Slow 1200mV 0C Model Hold: 'clk'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Summary
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clk'
 40. Fast 1200mV 0C Model Hold: 'clk'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Summary
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Signal Integrity Metrics (Slow 1200mv 0c Model)
 55. Signal Integrity Metrics (Slow 1200mv 85c Model)
 56. Signal Integrity Metrics (Fast 1200mv 0c Model)
 57. Setup Transfers
 58. Hold Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2015 Altera Corporation. All rights reserved.
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, the Altera Quartus II License Agreement,
the Altera MegaCore Function License Agreement, or other 
applicable license agreement, including, without limitation, 
that your use is for the sole purpose of programming logic 
devices manufactured by Altera and sold by Altera or its 
authorized distributors.  Please refer to the applicable 
agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 15.0.2 Build 153 07/15/2015 SJ Web Edition ;
; Revision Name      ; tasks                                              ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C6                                        ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 285.39 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.504 ; -43.692            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.248 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -45.566                          ;
+-------+--------+----------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                      ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.504 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.529      ;
; -2.428 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.453      ;
; -2.388 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.413      ;
; -2.382 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.407      ;
; -2.361 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.386      ;
; -2.345 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.370      ;
; -2.345 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 3.262      ;
; -2.312 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.337      ;
; -2.308 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.333      ;
; -2.278 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 3.195      ;
; -2.267 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.292      ;
; -2.261 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.286      ;
; -2.245 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.270      ;
; -2.239 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.264      ;
; -2.235 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.260      ;
; -2.229 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.254      ;
; -2.229 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 3.146      ;
; -2.223 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.248      ;
; -2.200 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.225      ;
; -2.192 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.217      ;
; -2.170 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.195      ;
; -2.162 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 3.079      ;
; -2.151 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.176      ;
; -2.145 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.170      ;
; -2.131 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.156      ;
; -2.129 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.154      ;
; -2.123 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.148      ;
; -2.119 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.144      ;
; -2.114 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.139      ;
; -2.113 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.138      ;
; -2.100 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 3.017      ;
; -2.087 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.112      ;
; -2.081 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 3.106      ;
; -2.046 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 2.963      ;
; -1.984 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 2.901      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.616      ;
; -1.694 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.719      ;
; -1.681 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.706      ;
; -1.675 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.700      ;
; -1.651 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[1]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.676      ;
; -1.650 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.675      ;
; -1.611 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.636      ;
; -1.606 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.631      ;
; -1.576 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.601      ;
; -1.488 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[1]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 2.405      ;
; -1.177 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.202      ;
; -1.176 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[1]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.201      ;
; -1.168 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[0]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.193      ;
; -1.155 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.180      ;
; -1.143 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.075      ;
; -1.142 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.074      ;
; -1.140 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.165      ;
; -1.136 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 2.068      ;
; -1.080 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[0]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.997      ;
; -1.074 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.099      ;
; -1.072 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.097      ;
; -1.070 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.030      ; 2.095      ;
; -1.062 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.994      ;
; -1.057 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.974      ;
; -1.047 ; modulator:mod|int[5]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.964      ;
; -1.028 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.960      ;
; -1.028 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.960      ;
; -1.027 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.959      ;
; -1.026 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.958      ;
; -1.022 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.954      ;
; -1.020 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.952      ;
; -0.947 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.879      ;
; -0.946 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.878      ;
; -0.943 ; modulator:mod|int[3]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.860      ;
; -0.941 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.858      ;
; -0.935 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.852      ;
; -0.931 ; modulator:mod|int[5]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.848      ;
; -0.925 ; modulator:mod|int[5]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.842      ;
; -0.916 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.848      ;
; -0.912 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.844      ;
; -0.912 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.844      ;
; -0.911 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[9]                                                       ; clk          ; clk         ; 1.000        ; -0.063     ; 1.843      ;
; -0.910 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[8]                                                       ; clk          ; clk         ; 1.000        ; -0.063     ; 1.842      ;
; -0.910 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.842      ;
; -0.910 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.842      ;
; -0.906 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.838      ;
; -0.904 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[9]                                                       ; clk          ; clk         ; 1.000        ; -0.063     ; 1.836      ;
; -0.869 ; modulator:mod|int[6]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.786      ;
; -0.860 ; modulator:mod|int[6]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.777      ;
; -0.845 ; modulator:mod|int[0]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.762      ;
; -0.835 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.767      ;
; -0.831 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.763      ;
; -0.830 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[8]                                                       ; clk          ; clk         ; 1.000        ; -0.063     ; 1.762      ;
; -0.827 ; modulator:mod|int[3]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.744      ;
; -0.825 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.742      ;
; -0.821 ; modulator:mod|int[3]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.738      ;
; -0.821 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.063     ; 1.753      ;
; -0.819 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; -0.078     ; 1.736      ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                 ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.248 ; phase_acc:pa|phasereg[9]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.812      ;
; 0.251 ; phase_acc:pa|phasereg[8]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.815      ;
; 0.251 ; phase_acc:pa|phasereg[10] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.815      ;
; 0.252 ; phase_acc:pa|phasereg[7]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.816      ;
; 0.273 ; phase_acc:pa|phasereg[13] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.837      ;
; 0.278 ; phase_acc:pa|phasereg[11] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.842      ;
; 0.323 ; phase_acc:pa|phasereg[6]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.887      ;
; 0.355 ; phase_acc:pa|phasereg[12] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.377      ; 0.919      ;
; 0.394 ; modulator:mod|int[8]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.629      ;
; 0.534 ; modulator:mod|int[4]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.769      ;
; 0.536 ; modulator:mod|int[2]      ; modulator:mod|int[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.771      ;
; 0.546 ; modulator:mod|int[0]      ; modulator:mod|int[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.781      ;
; 0.549 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.549 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.769      ;
; 0.550 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.770      ;
; 0.551 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.771      ;
; 0.553 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.773      ;
; 0.561 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.781      ;
; 0.568 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.788      ;
; 0.569 ; phase_acc:pa|phasereg[13] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.789      ;
; 0.571 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.791      ;
; 0.572 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.792      ;
; 0.573 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.573 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 0.793      ;
; 0.672 ; modulator:mod|int[7]      ; modulator:mod|int[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.907      ;
; 0.678 ; modulator:mod|int[3]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.913      ;
; 0.678 ; modulator:mod|int[1]      ; modulator:mod|int[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 0.913      ;
; 0.823 ; modulator:mod|int[4]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.058      ;
; 0.823 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.043      ;
; 0.824 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.044      ;
; 0.824 ; modulator:mod|int[0]      ; modulator:mod|int[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.059      ;
; 0.825 ; modulator:mod|int[4]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.060      ;
; 0.825 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.045      ;
; 0.825 ; modulator:mod|int[2]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.060      ;
; 0.826 ; modulator:mod|int[0]      ; modulator:mod|int[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.061      ;
; 0.827 ; modulator:mod|int[2]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.062      ;
; 0.838 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.058      ;
; 0.839 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.059      ;
; 0.840 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.840 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.060      ;
; 0.841 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.061      ;
; 0.842 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.062      ;
; 0.843 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.063      ;
; 0.844 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.064      ;
; 0.845 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.065      ;
; 0.859 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.079      ;
; 0.860 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.080      ;
; 0.860 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.080      ;
; 0.862 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.082      ;
; 0.862 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.082      ;
; 0.862 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.082      ;
; 0.899 ; modulator:mod|int[5]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.134      ;
; 0.918 ; modulator:mod|int[6]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.153      ;
; 0.933 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.153      ;
; 0.934 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.154      ;
; 0.935 ; modulator:mod|int[4]      ; modulator:mod|int[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.170      ;
; 0.935 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.935 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.155      ;
; 0.936 ; modulator:mod|int[0]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.171      ;
; 0.936 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.156      ;
; 0.937 ; modulator:mod|int[4]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.172      ;
; 0.937 ; modulator:mod|int[2]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.172      ;
; 0.937 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.157      ;
; 0.938 ; modulator:mod|int[0]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.173      ;
; 0.939 ; modulator:mod|int[2]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.174      ;
; 0.946 ; modulator:mod|int[7]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.181      ;
; 0.950 ; modulator:mod|int[1]      ; modulator:mod|int[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.185      ;
; 0.950 ; modulator:mod|int[3]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.185      ;
; 0.950 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.170      ;
; 0.951 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.171      ;
; 0.952 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.172      ;
; 0.952 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.172      ;
; 0.953 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.953 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.173      ;
; 0.954 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.174      ;
; 0.954 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.174      ;
; 0.955 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.175      ;
; 0.956 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.176      ;
; 0.957 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.177      ;
; 0.972 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.192      ;
; 0.972 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.192      ;
; 0.972 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.192      ;
; 0.974 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.194      ;
; 0.974 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.194      ;
; 1.045 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.265      ;
; 1.046 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.266      ;
; 1.047 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.267      ;
; 1.047 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.267      ;
; 1.048 ; modulator:mod|int[0]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.283      ;
; 1.048 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.063      ; 1.268      ;
; 1.049 ; modulator:mod|int[2]      ; modulator:mod|int[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.284      ;
; 1.049 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.063      ; 1.269      ;
; 1.050 ; modulator:mod|int[0]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.285      ;
; 1.051 ; modulator:mod|int[2]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.286      ;
; 1.060 ; modulator:mod|int[1]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.295      ;
; 1.060 ; modulator:mod|int[3]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.295      ;
; 1.062 ; modulator:mod|int[1]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.078      ; 1.297      ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.058  ; 0.288        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.062  ; 0.292        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ;
; 0.062  ; 0.292        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ;
; 0.062  ; 0.292        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ;
; 0.062  ; 0.292        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ;
; 0.062  ; 0.292        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ;
; 0.062  ; 0.292        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ;
; 0.062  ; 0.292        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ;
; 0.062  ; 0.292        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[0]                                                                                    ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[1]                                                                                    ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[2]                                                                                    ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[3]                                                                                    ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[4]                                                                                    ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[5]                                                                                    ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[6]                                                                                    ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[7]                                                                                    ;
; 0.149  ; 0.333        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[8]                                                                                    ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; 0.165  ; 0.349        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[0]|clk                                                                                          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[1]|clk                                                                                          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[2]|clk                                                                                          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[3]|clk                                                                                          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[4]|clk                                                                                          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[5]|clk                                                                                          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[6]|clk                                                                                          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[7]|clk                                                                                          ;
; 0.311  ; 0.311        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[8]|clk                                                                                          ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[0]|clk                                                                                      ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[10]|clk                                                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[11]|clk                                                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[12]|clk                                                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[13]|clk                                                                                     ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[1]|clk                                                                                      ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[2]|clk                                                                                      ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[3]|clk                                                                                      ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[4]|clk                                                                                      ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[5]|clk                                                                                      ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[6]|clk                                                                                      ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[7]|clk                                                                                      ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[8]|clk                                                                                      ;
; 0.327  ; 0.327        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[9]|clk                                                                                      ;
; 0.335  ; 0.335        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; 0.432  ; 0.648        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; phinc[*]  ; clk        ; 3.284 ; 3.752 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; 3.235 ; 3.498 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; 3.044 ; 3.522 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; 3.154 ; 3.391 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; 3.284 ; 3.752 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; 3.057 ; 3.293 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 0.693 ; 0.913 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 0.735 ; 0.741 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; 2.737 ; 3.204 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; phinc[*]  ; clk        ; 0.472  ; 0.309  ; Rise       ; clk             ;
;  phinc[0] ; clk        ; -1.613 ; -2.011 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; -1.560 ; -1.956 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; -1.631 ; -2.020 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; -1.901 ; -2.287 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; -1.649 ; -2.033 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 0.472  ; 0.309  ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 0.463  ; 0.295  ; Rise       ; clk             ;
;  phinc[7] ; clk        ; -1.597 ; -1.995 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; daco      ; clk        ; 5.849 ; 5.840 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; daco      ; clk        ; 5.663 ; 5.654 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 322.27 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.103 ; -35.565           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.251 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -45.566                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.103 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 3.138      ;
; -2.011 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 3.046      ;
; -2.001 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 3.036      ;
; -1.983 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 3.018      ;
; -1.974 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 3.009      ;
; -1.968 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.892      ;
; -1.967 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 3.002      ;
; -1.929 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.853      ;
; -1.909 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.944      ;
; -1.907 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.942      ;
; -1.898 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.933      ;
; -1.880 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.915      ;
; -1.874 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.909      ;
; -1.873 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.908      ;
; -1.866 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.790      ;
; -1.865 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.900      ;
; -1.865 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.900      ;
; -1.847 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.882      ;
; -1.829 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.753      ;
; -1.815 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.850      ;
; -1.805 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.840      ;
; -1.798 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.833      ;
; -1.787 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.822      ;
; -1.780 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.815      ;
; -1.774 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.809      ;
; -1.773 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.808      ;
; -1.771 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.806      ;
; -1.770 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.805      ;
; -1.764 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.799      ;
; -1.763 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.687      ;
; -1.753 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.788      ;
; -1.743 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.778      ;
; -1.729 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.653      ;
; -1.725 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.760      ;
; -1.663 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.587      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.069     ; 2.353      ;
; -1.397 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.432      ;
; -1.393 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.428      ;
; -1.391 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.426      ;
; -1.374 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[1]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.409      ;
; -1.371 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.406      ;
; -1.342 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.377      ;
; -1.338 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.373      ;
; -1.310 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 2.345      ;
; -1.239 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[1]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 2.163      ;
; -0.940 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 1.975      ;
; -0.938 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[1]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 1.973      ;
; -0.933 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 1.968      ;
; -0.917 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[0]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 1.952      ;
; -0.916 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 1.951      ;
; -0.891 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.829      ;
; -0.887 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.825      ;
; -0.869 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.807      ;
; -0.857 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[0]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.781      ;
; -0.840 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 1.875      ;
; -0.836 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 1.871      ;
; -0.834 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.040      ; 1.869      ;
; -0.820 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.758      ;
; -0.815 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.739      ;
; -0.812 ; modulator:mod|int[5]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.736      ;
; -0.792 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.730      ;
; -0.791 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.729      ;
; -0.790 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.728      ;
; -0.787 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.725      ;
; -0.772 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.710      ;
; -0.769 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.707      ;
; -0.722 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.660      ;
; -0.720 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.658      ;
; -0.717 ; modulator:mod|int[3]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.641      ;
; -0.715 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.639      ;
; -0.712 ; modulator:mod|int[5]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.636      ;
; -0.697 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.621      ;
; -0.694 ; modulator:mod|int[5]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.618      ;
; -0.693 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.631      ;
; -0.692 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.630      ;
; -0.691 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[9]                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 1.629      ;
; -0.690 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.628      ;
; -0.689 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.627      ;
; -0.687 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[8]                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 1.625      ;
; -0.678 ; modulator:mod|int[6]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.602      ;
; -0.675 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.613      ;
; -0.672 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.610      ;
; -0.669 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[9]                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 1.607      ;
; -0.663 ; modulator:mod|int[6]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.587      ;
; -0.635 ; modulator:mod|int[0]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.559      ;
; -0.627 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.565      ;
; -0.622 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.560      ;
; -0.620 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[8]                                                       ; clk          ; clk         ; 1.000        ; -0.057     ; 1.558      ;
; -0.617 ; modulator:mod|int[3]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.541      ;
; -0.615 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.539      ;
; -0.612 ; phase_acc:pa|phasereg[6]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.550      ;
; -0.612 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.057     ; 1.550      ;
; -0.605 ; modulator:mod|int[0]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.071     ; 1.529      ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.251 ; phase_acc:pa|phasereg[9]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.758      ;
; 0.254 ; phase_acc:pa|phasereg[8]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.761      ;
; 0.254 ; phase_acc:pa|phasereg[10] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.761      ;
; 0.255 ; phase_acc:pa|phasereg[7]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.762      ;
; 0.275 ; phase_acc:pa|phasereg[13] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.782      ;
; 0.280 ; phase_acc:pa|phasereg[11] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.787      ;
; 0.316 ; phase_acc:pa|phasereg[6]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.823      ;
; 0.345 ; phase_acc:pa|phasereg[12] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.338      ; 0.852      ;
; 0.349 ; modulator:mod|int[8]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.564      ;
; 0.479 ; modulator:mod|int[4]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.694      ;
; 0.481 ; modulator:mod|int[2]      ; modulator:mod|int[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.696      ;
; 0.492 ; modulator:mod|int[0]      ; modulator:mod|int[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.707      ;
; 0.492 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.693      ;
; 0.492 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.693      ;
; 0.493 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.694      ;
; 0.495 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.696      ;
; 0.497 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.698      ;
; 0.505 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.706      ;
; 0.509 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.710      ;
; 0.510 ; phase_acc:pa|phasereg[13] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.711      ;
; 0.510 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.711      ;
; 0.513 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.714      ;
; 0.514 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.715      ;
; 0.514 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.715      ;
; 0.515 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.716      ;
; 0.515 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.716      ;
; 0.615 ; modulator:mod|int[7]      ; modulator:mod|int[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.830      ;
; 0.616 ; modulator:mod|int[3]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.831      ;
; 0.616 ; modulator:mod|int[1]      ; modulator:mod|int[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.831      ;
; 0.729 ; modulator:mod|int[4]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.944      ;
; 0.731 ; modulator:mod|int[0]      ; modulator:mod|int[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.946      ;
; 0.732 ; modulator:mod|int[2]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.947      ;
; 0.735 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.936      ;
; 0.736 ; modulator:mod|int[4]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.951      ;
; 0.736 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.937      ;
; 0.738 ; modulator:mod|int[0]      ; modulator:mod|int[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.953      ;
; 0.739 ; modulator:mod|int[2]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 0.954      ;
; 0.740 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.941      ;
; 0.742 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.943      ;
; 0.744 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.945      ;
; 0.746 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.947      ;
; 0.749 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.950      ;
; 0.751 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.952      ;
; 0.753 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.954      ;
; 0.753 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.954      ;
; 0.754 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.955      ;
; 0.758 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.959      ;
; 0.763 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.964      ;
; 0.763 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.964      ;
; 0.764 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.965      ;
; 0.764 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.965      ;
; 0.770 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.971      ;
; 0.771 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 0.972      ;
; 0.771 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 0.972      ;
; 0.824 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.025      ;
; 0.825 ; modulator:mod|int[4]      ; modulator:mod|int[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.040      ;
; 0.825 ; modulator:mod|int[5]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.040      ;
; 0.825 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.026      ;
; 0.827 ; modulator:mod|int[0]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.042      ;
; 0.828 ; modulator:mod|int[2]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.043      ;
; 0.829 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.030      ;
; 0.831 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.032      ;
; 0.832 ; modulator:mod|int[4]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.047      ;
; 0.832 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.033      ;
; 0.834 ; modulator:mod|int[0]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.049      ;
; 0.835 ; modulator:mod|int[2]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.050      ;
; 0.836 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.037      ;
; 0.838 ; modulator:mod|int[6]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.053      ;
; 0.838 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.039      ;
; 0.840 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.041      ;
; 0.842 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.043      ;
; 0.842 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.043      ;
; 0.843 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.044      ;
; 0.845 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.046      ;
; 0.847 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.048      ;
; 0.847 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.048      ;
; 0.849 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.050      ;
; 0.850 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.051      ;
; 0.854 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.055      ;
; 0.858 ; modulator:mod|int[7]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.073      ;
; 0.859 ; modulator:mod|int[1]      ; modulator:mod|int[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.074      ;
; 0.859 ; modulator:mod|int[3]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.074      ;
; 0.859 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.060      ;
; 0.860 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.061      ;
; 0.860 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.061      ;
; 0.867 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.068      ;
; 0.867 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.068      ;
; 0.920 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.121      ;
; 0.921 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.122      ;
; 0.923 ; modulator:mod|int[0]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.138      ;
; 0.924 ; modulator:mod|int[2]      ; modulator:mod|int[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.139      ;
; 0.925 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.126      ;
; 0.927 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.128      ;
; 0.928 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.129      ;
; 0.930 ; modulator:mod|int[0]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.145      ;
; 0.931 ; modulator:mod|int[2]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.071      ; 1.146      ;
; 0.932 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.057      ; 1.133      ;
; 0.934 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.135      ;
; 0.936 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.137      ;
; 0.938 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.057      ; 1.139      ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.088  ; 0.318        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.092  ; 0.322        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ;
; 0.092  ; 0.322        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ;
; 0.092  ; 0.322        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ;
; 0.092  ; 0.322        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ;
; 0.092  ; 0.322        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ;
; 0.092  ; 0.322        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ;
; 0.092  ; 0.322        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ;
; 0.092  ; 0.322        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; 0.194  ; 0.378        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[0]                                                                                    ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[1]                                                                                    ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[2]                                                                                    ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[3]                                                                                    ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[4]                                                                                    ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[5]                                                                                    ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[6]                                                                                    ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[7]                                                                                    ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[8]                                                                                    ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[0]|clk                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[10]|clk                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[11]|clk                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[12]|clk                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[13]|clk                                                                                     ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[1]|clk                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[2]|clk                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[3]|clk                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[4]|clk                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[5]|clk                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[6]|clk                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[7]|clk                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[8]|clk                                                                                      ;
; 0.354  ; 0.354        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[9]|clk                                                                                      ;
; 0.358  ; 0.358        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[0]|clk                                                                                          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[1]|clk                                                                                          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[2]|clk                                                                                          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[3]|clk                                                                                          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[4]|clk                                                                                          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[5]|clk                                                                                          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[6]|clk                                                                                          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[7]|clk                                                                                          ;
; 0.359  ; 0.359        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[8]|clk                                                                                          ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; modulator:mod|int[0]                                                                                    ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; modulator:mod|int[1]                                                                                    ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; modulator:mod|int[2]                                                                                    ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; modulator:mod|int[3]                                                                                    ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; modulator:mod|int[4]                                                                                    ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; modulator:mod|int[5]                                                                                    ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; modulator:mod|int[6]                                                                                    ;
; 0.401  ; 0.617        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; modulator:mod|int[7]                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; phinc[*]  ; clk        ; 2.859 ; 3.214 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; 2.792 ; 2.973 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; 2.632 ; 2.993 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; 2.720 ; 2.885 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; 2.859 ; 3.214 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; 2.639 ; 2.802 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 0.609 ; 0.837 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 0.636 ; 0.692 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; 2.365 ; 2.719 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; phinc[*]  ; clk        ; 0.416  ; 0.244  ; Rise       ; clk             ;
;  phinc[0] ; clk        ; -1.380 ; -1.665 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; -1.332 ; -1.621 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; -1.392 ; -1.677 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; -1.645 ; -1.930 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; -1.410 ; -1.693 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 0.416  ; 0.244  ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 0.415  ; 0.233  ; Rise       ; clk             ;
;  phinc[7] ; clk        ; -1.363 ; -1.655 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; daco      ; clk        ; 5.253 ; 5.267 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; daco      ; clk        ; 5.074 ; 5.089 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.986 ; -10.247           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.117 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -37.905                         ;
+-------+--------+---------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                       ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                               ; To Node                                                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.986 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.975      ;
; -0.967 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.956      ;
; -0.922 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.911      ;
; -0.918 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.907      ;
; -0.916 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.905      ;
; -0.903 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.892      ;
; -0.899 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.888      ;
; -0.897 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.839      ;
; -0.879 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.868      ;
; -0.852 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.841      ;
; -0.849 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.838      ;
; -0.848 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.837      ;
; -0.842 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.831      ;
; -0.833 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.822      ;
; -0.833 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.775      ;
; -0.832 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.821      ;
; -0.829 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.771      ;
; -0.828 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.817      ;
; -0.815 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.804      ;
; -0.815 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.804      ;
; -0.811 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.800      ;
; -0.774 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.763      ;
; -0.772 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.761      ;
; -0.770 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.759      ;
; -0.764 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.753      ;
; -0.760 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.749      ;
; -0.753 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.695      ;
; -0.751 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.740      ;
; -0.747 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.736      ;
; -0.744 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.733      ;
; -0.744 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.686      ;
; -0.730 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.719      ;
; -0.726 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.715      ;
; -0.685 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.627      ;
; -0.657 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.599      ;
; -0.559 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.548      ;
; -0.536 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.525      ;
; -0.533 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.522      ;
; -0.531 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.520      ;
; -0.476 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[1]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.465      ;
; -0.462 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.451      ;
; -0.459 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.448      ;
; -0.444 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.433      ;
; -0.381 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[1]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.323      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0] ; clk          ; clk         ; 1.000        ; -0.047     ; 1.232      ;
; -0.272 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ; modulator:mod|int[0]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.261      ;
; -0.258 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ; modulator:mod|int[1]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.247      ;
; -0.255 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.244      ;
; -0.248 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.237      ;
; -0.240 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ; modulator:mod|int[3]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.229      ;
; -0.217 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.206      ;
; -0.216 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ; modulator:mod|int[2]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.205      ;
; -0.215 ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; 0.002      ; 1.204      ;
; -0.213 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.164      ;
; -0.209 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.160      ;
; -0.203 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.154      ;
; -0.182 ; modulator:mod|int[8]                                                                                    ; modulator:mod|int[0]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.124      ;
; -0.165 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.116      ;
; -0.163 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.105      ;
; -0.156 ; modulator:mod|int[5]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.098      ;
; -0.145 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.096      ;
; -0.145 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.096      ;
; -0.141 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.141 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.092      ;
; -0.135 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.086      ;
; -0.135 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.086      ;
; -0.099 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.041      ;
; -0.097 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.048      ;
; -0.097 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.048      ;
; -0.095 ; modulator:mod|int[3]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.037      ;
; -0.095 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.037      ;
; -0.092 ; modulator:mod|int[5]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.034      ;
; -0.088 ; modulator:mod|int[5]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 1.030      ;
; -0.081 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.032      ;
; -0.077 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[9]                                                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.028      ;
; -0.077 ; phase_acc:pa|phasereg[5]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.028      ;
; -0.077 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.028      ;
; -0.073 ; phase_acc:pa|phasereg[1]                                                                                ; phase_acc:pa|phasereg[8]                                                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.024      ;
; -0.073 ; phase_acc:pa|phasereg[3]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.024      ;
; -0.067 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.018      ;
; -0.067 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[11]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 1.018      ;
; -0.067 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[9]                                                       ; clk          ; clk         ; 1.000        ; -0.036     ; 1.018      ;
; -0.051 ; modulator:mod|int[6]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 0.993      ;
; -0.038 ; modulator:mod|int[0]                                                                                    ; modulator:mod|int[8]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 0.980      ;
; -0.031 ; modulator:mod|int[3]                                                                                    ; modulator:mod|int[7]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 0.973      ;
; -0.031 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[5]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 0.973      ;
; -0.029 ; phase_acc:pa|phasereg[2]                                                                                ; phase_acc:pa|phasereg[10]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.980      ;
; -0.029 ; phase_acc:pa|phasereg[0]                                                                                ; phase_acc:pa|phasereg[8]                                                       ; clk          ; clk         ; 1.000        ; -0.036     ; 0.980      ;
; -0.028 ; phase_acc:pa|phasereg[4]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.979      ;
; -0.027 ; modulator:mod|int[3]                                                                                    ; modulator:mod|int[6]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 0.969      ;
; -0.027 ; modulator:mod|int[1]                                                                                    ; modulator:mod|int[4]                                                           ; clk          ; clk         ; 1.000        ; -0.045     ; 0.969      ;
; -0.025 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[13]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.976      ;
; -0.021 ; phase_acc:pa|phasereg[7]                                                                                ; phase_acc:pa|phasereg[12]                                                      ; clk          ; clk         ; 1.000        ; -0.036     ; 0.972      ;
+--------+---------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                  ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                 ; To Node                                                                                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.117 ; phase_acc:pa|phasereg[9]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.439      ;
; 0.119 ; phase_acc:pa|phasereg[8]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.441      ;
; 0.119 ; phase_acc:pa|phasereg[10] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.441      ;
; 0.120 ; phase_acc:pa|phasereg[7]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.442      ;
; 0.127 ; phase_acc:pa|phasereg[13] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.449      ;
; 0.131 ; phase_acc:pa|phasereg[11] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.453      ;
; 0.161 ; phase_acc:pa|phasereg[6]  ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.483      ;
; 0.177 ; phase_acc:pa|phasereg[12] ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.218      ; 0.499      ;
; 0.208 ; modulator:mod|int[8]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.337      ;
; 0.285 ; modulator:mod|int[4]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; modulator:mod|int[2]      ; modulator:mod|int[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.292 ; modulator:mod|int[0]      ; modulator:mod|int[0]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.421      ;
; 0.294 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.294 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.414      ;
; 0.295 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.295 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.415      ;
; 0.296 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.416      ;
; 0.300 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[0]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.304 ; phase_acc:pa|phasereg[13] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.424      ;
; 0.305 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.306 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.307 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.427      ;
; 0.308 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.354 ; modulator:mod|int[7]      ; modulator:mod|int[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.483      ;
; 0.355 ; modulator:mod|int[3]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.484      ;
; 0.355 ; modulator:mod|int[1]      ; modulator:mod|int[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.484      ;
; 0.442 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.562      ;
; 0.443 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.563      ;
; 0.444 ; modulator:mod|int[4]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.444 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.564      ;
; 0.445 ; modulator:mod|int[2]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.574      ;
; 0.445 ; modulator:mod|int[0]      ; modulator:mod|int[1]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.574      ;
; 0.447 ; modulator:mod|int[4]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.576      ;
; 0.448 ; modulator:mod|int[2]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.577      ;
; 0.448 ; modulator:mod|int[0]      ; modulator:mod|int[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.577      ;
; 0.453 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[1]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.453 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.573      ;
; 0.454 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.454 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.574      ;
; 0.455 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.575      ;
; 0.456 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[2]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.456 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.576      ;
; 0.457 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.577      ;
; 0.465 ; phase_acc:pa|phasereg[12] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.465 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.585      ;
; 0.466 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.466 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.586      ;
; 0.468 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.588      ;
; 0.469 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.469 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.589      ;
; 0.470 ; modulator:mod|int[5]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.599      ;
; 0.474 ; modulator:mod|int[6]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.603      ;
; 0.502 ; modulator:mod|int[7]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.631      ;
; 0.503 ; modulator:mod|int[3]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.632      ;
; 0.503 ; modulator:mod|int[1]      ; modulator:mod|int[2]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.632      ;
; 0.505 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.625      ;
; 0.506 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.626      ;
; 0.507 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.627      ;
; 0.508 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.628      ;
; 0.509 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.510 ; modulator:mod|int[4]      ; modulator:mod|int[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.639      ;
; 0.510 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; modulator:mod|int[2]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.640      ;
; 0.511 ; modulator:mod|int[0]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.640      ;
; 0.513 ; modulator:mod|int[4]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.642      ;
; 0.514 ; modulator:mod|int[2]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.643      ;
; 0.514 ; modulator:mod|int[0]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.643      ;
; 0.517 ; phase_acc:pa|phasereg[11] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.517 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.637      ;
; 0.518 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[3]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.519 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; phase_acc:pa|phasereg[9]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.520 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.640      ;
; 0.521 ; phase_acc:pa|phasereg[7]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.641      ;
; 0.522 ; phase_acc:pa|phasereg[0]  ; phase_acc:pa|phasereg[4]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; phase_acc:pa|phasereg[4]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.642      ;
; 0.523 ; phase_acc:pa|phasereg[2]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.643      ;
; 0.531 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.651      ;
; 0.532 ; phase_acc:pa|phasereg[10] ; phase_acc:pa|phasereg[13]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.532 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[11]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.652      ;
; 0.534 ; phase_acc:pa|phasereg[6]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.654      ;
; 0.535 ; phase_acc:pa|phasereg[8]  ; phase_acc:pa|phasereg[12]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.655      ;
; 0.566 ; modulator:mod|int[3]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.695      ;
; 0.566 ; modulator:mod|int[1]      ; modulator:mod|int[3]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.695      ;
; 0.569 ; modulator:mod|int[3]      ; modulator:mod|int[6]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.698      ;
; 0.569 ; modulator:mod|int[1]      ; modulator:mod|int[4]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.698      ;
; 0.571 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[5]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.691      ;
; 0.572 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[7]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.692      ;
; 0.573 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[9]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.693      ;
; 0.574 ; phase_acc:pa|phasereg[1]  ; phase_acc:pa|phasereg[6]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.694      ;
; 0.575 ; phase_acc:pa|phasereg[3]  ; phase_acc:pa|phasereg[8]                                                                                ; clk          ; clk         ; 0.000        ; 0.036      ; 0.695      ;
; 0.576 ; phase_acc:pa|phasereg[5]  ; phase_acc:pa|phasereg[10]                                                                               ; clk          ; clk         ; 0.000        ; 0.036      ; 0.696      ;
; 0.577 ; modulator:mod|int[2]      ; modulator:mod|int[7]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.706      ;
; 0.577 ; modulator:mod|int[0]      ; modulator:mod|int[5]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.706      ;
; 0.580 ; modulator:mod|int[2]      ; modulator:mod|int[8]                                                                                    ; clk          ; clk         ; 0.000        ; 0.045      ; 0.709      ;
+-------+---------------------------+---------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[0]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[1]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[2]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[3]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[4]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[5]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[6]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[7]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; modulator:mod|int[8]                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; -0.128 ; 0.102        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[0]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[1]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[2]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[3]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[4]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[5]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[6]                          ;
; -0.127 ; 0.103        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; memory:m|altsyncram:altsyncram_component|altsyncram_c691:auto_generated|q_a[7]                          ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[0]                                                                                    ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[1]                                                                                    ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[2]                                                                                    ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[3]                                                                                    ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[4]                                                                                    ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[5]                                                                                    ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[6]                                                                                    ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[7]                                                                                    ;
; -0.093 ; 0.091        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; modulator:mod|int[8]                                                                                    ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[2]                                                                                ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[3]                                                                                ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[4]                                                                                ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[5]                                                                                ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[6]                                                                                ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[7]                                                                                ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[8]                                                                                ;
; -0.066 ; 0.118        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; phase_acc:pa|phasereg[9]                                                                                ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[0]|clk                                                                                          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[1]|clk                                                                                          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[2]|clk                                                                                          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[3]|clk                                                                                          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[4]|clk                                                                                          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[5]|clk                                                                                          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[6]|clk                                                                                          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[7]|clk                                                                                          ;
; 0.087  ; 0.087        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; mod|int[8]|clk                                                                                          ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[0]|clk                                                                                      ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[10]|clk                                                                                     ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[11]|clk                                                                                     ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[12]|clk                                                                                     ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[13]|clk                                                                                     ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[1]|clk                                                                                      ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[2]|clk                                                                                      ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[3]|clk                                                                                      ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[4]|clk                                                                                      ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[5]|clk                                                                                      ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[6]|clk                                                                                      ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[7]|clk                                                                                      ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[8]|clk                                                                                      ;
; 0.114  ; 0.114        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; pa|phasereg[9]|clk                                                                                      ;
; 0.115  ; 0.115        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; m|altsyncram_component|auto_generated|ram_block1a0|clk0                                                 ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                             ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                             ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[0]                                                                                ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[10]                                                                               ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[11]                                                                               ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[12]                                                                               ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[13]                                                                               ;
; 0.662  ; 0.878        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; phase_acc:pa|phasereg[1]                                                                                ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; phinc[*]  ; clk        ; 1.846 ; 2.505 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; 1.833 ; 2.329 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; 1.720 ; 2.348 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; 1.765 ; 2.267 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; 1.846 ; 2.505 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; 1.704 ; 2.212 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 0.387 ; 0.755 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 0.415 ; 0.655 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; 1.531 ; 2.158 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; phinc[*]  ; clk        ; 0.267  ; -0.063 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; -0.909 ; -1.481 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; -0.878 ; -1.450 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; -0.903 ; -1.487 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; -1.064 ; -1.666 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; -0.910 ; -1.494 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 0.267  ; -0.063 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 0.258  ; -0.073 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; -0.892 ; -1.471 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; daco      ; clk        ; 3.488 ; 3.420 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; daco      ; clk        ; 3.379 ; 3.312 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.504  ; 0.117 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.504  ; 0.117 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -43.692 ; 0.0   ; 0.0      ; 0.0     ; -45.566             ;
;  clk             ; -43.692 ; 0.000 ; N/A      ; N/A     ; -45.566             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; phinc[*]  ; clk        ; 3.284 ; 3.752 ; Rise       ; clk             ;
;  phinc[0] ; clk        ; 3.235 ; 3.498 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; 3.044 ; 3.522 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; 3.154 ; 3.391 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; 3.284 ; 3.752 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; 3.057 ; 3.293 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 0.693 ; 0.913 ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 0.735 ; 0.741 ; Rise       ; clk             ;
;  phinc[7] ; clk        ; 2.737 ; 3.204 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; phinc[*]  ; clk        ; 0.472  ; 0.309  ; Rise       ; clk             ;
;  phinc[0] ; clk        ; -0.909 ; -1.481 ; Rise       ; clk             ;
;  phinc[1] ; clk        ; -0.878 ; -1.450 ; Rise       ; clk             ;
;  phinc[2] ; clk        ; -0.903 ; -1.487 ; Rise       ; clk             ;
;  phinc[3] ; clk        ; -1.064 ; -1.666 ; Rise       ; clk             ;
;  phinc[4] ; clk        ; -0.910 ; -1.494 ; Rise       ; clk             ;
;  phinc[5] ; clk        ; 0.472  ; 0.309  ; Rise       ; clk             ;
;  phinc[6] ; clk        ; 0.463  ; 0.295  ; Rise       ; clk             ;
;  phinc[7] ; clk        ; -0.892 ; -1.471 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; daco      ; clk        ; 5.849 ; 5.840 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; daco      ; clk        ; 3.379 ; 3.312 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; daco          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clrn                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[6]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[5]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[4]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; phinc[7]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; daco          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; daco          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; daco          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 496      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 496      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 9     ; 9    ;
; Unconstrained Input Port Paths  ; 107   ; 107  ;
; Unconstrained Output Ports      ; 1     ; 1    ;
; Unconstrained Output Port Paths ; 1     ; 1    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 15.0.2 Build 153 07/15/2015 SJ Web Edition
    Info: Processing started: Mon Dec 14 11:19:04 2015
Info: Command: quartus_sta tasks -c tasks
Info: qsta_default_script.tcl version: #11
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'tasks.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.504
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.504             -43.692 clk 
Info (332146): Worst-case hold slack is 0.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.248               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.566 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.103
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.103             -35.565 clk 
Info (332146): Worst-case hold slack is 0.251
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.251               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -45.566 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.986
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.986             -10.247 clk 
Info (332146): Worst-case hold slack is 0.117
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.117               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -37.905 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 662 megabytes
    Info: Processing ended: Mon Dec 14 11:19:06 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


