**ARM Cortex-A7
MPCore**是由[安謀控股实现的一款多核](../Page/安謀控股.md "wikilink")[ARMv7-A架构](https://zh.wikipedia.org/wiki/ARM架構 "wikilink")[32位元](../Page/32位元.md "wikilink")[微处理器核心](../Page/微处理器.md "wikilink")，2011年公布\[1\]。

## 特點

  - TrustZone技術
  - 8-stage 管道（pipeline）
  - VFPv4 內建浮點單元（每個核心）
  - [DSP](https://zh.wikipedia.org/wiki/DSP "wikilink") 與 NEON
    [SIMD](https://zh.wikipedia.org/wiki/SIMD "wikilink") extensions
    onboard (per core).
  - 硬件虛擬化支持
  - [Jazelle RCT](https://zh.wikipedia.org/wiki/Jazelle_RCT "wikilink")
    針對 JIT complilation
  - 整合level-2 cache controller, 0-1 MB（每叢集）
  - 1.9 DMIPS / MHz

## 参见

  - [ARM架構](https://zh.wikipedia.org/wiki/ARM架構 "wikilink")

  - [ARM處理器內核列表](../Page/ARM處理器內核列表.md "wikilink")

  -
  -
  - [JTAG](../Page/JTAG.md "wikilink")

## 注釋

## 外部链接

  -
  - [Cortex-A7 Technical Reference
    Manuals](http://infocenter.arm.com/help/topic/com.arm.doc.subset.cortexa.cortexa7/index.html)

  - [Cortex-A7 instruction cycle
    timings](http://hardwarebug.org/2014/05/15/cortex-a7-instruction-cycle-timings/)

[Category:ARM架構](https://zh.wikipedia.org/wiki/Category:ARM架構 "wikilink")

1.