図総合報告単電子デバイス・回路の研究状況と今後の展望田部道晴*・小田俊理**・平本俊郎***中里和郎****・雨宮好仁†ひとつひとつのの電子の動きを制御する,単電子デバイスと呼ばれる新しい概念が産声をあげて約10年が経った.この間,「単電子」を頭に冠するトランジスタ,メモリー,論理回路などさまざまなデバイス・回路が急ピッチで試作され,単電子物理に根差した独特の振舞が次々と実証されている.さらに,単電子に適した新しい回路や情報処理手法の研究も進展している.一方で,将来の集積化を念頭に置いたさまざまな課題も浮き彫りにされつつある.ここでは,デバイス応用の立場から,単電子に関わる研究状況と今後の展望について述べる.Keywords: single-electron, single-electron device, single-electron circuit, single-electron transistor, single-electron memory, Coulomb blockade of tunneling1.まえかき電子1個1個のトンネル移動を制御する単電子デバイスとその物理は, 1950年代から約30年にわたる黎明期を経て, 1980年代半ばにLikharevらの一連の研究1)によって幕が開いた.単電子デバイスは,通常いくつかの微小トンネル接合とマクロな回路素子からなっており,その原理は「クーロンプロッケード」と呼ばれる電子トンネリングを阻止する機構に基づいている.微小な(十分小さな容量Cをもつ)平行平板電極で挟まれたトンネル接合では,電子が電極間をトンネル移動する際,たとえ電子1個のトンネリングであっても接合の静電エネルギーQ2/2C (Qは接合の蓄積電荷)の変化が背景熱エネルギーに比べて大きくなり,ある電荷範囲ではトンネリングが静電エネルギーの増加をもたらすため禁止される(クーロンプロッケード).このように原理は単純であるが,単一接合でこの現象を観測することは困難を極め,実際には小さな中央電極(ノード)の左右にトンネル接合をもつ2重接合構造ではじめて実験が進展した.これは,注目している接合と外部回路を切り離して考えることができず,接合から見た外部インピーダンスの影響が本質的に重要であることを意味している2).今日単電子に関わる研究は,基礎物理,デバイス,回路アーキテクチャにわたる裾野の広がりをみせており,次第に半導体技術者の注目を集めはじめている.その理由は,いくつかある.第一は,基本原理が電子の波動干渉性によるものでなく粒子的描像に根ざしているため,多様なデバイスや回路を考案することが比較的容易であること,第二は, 1992年頃までに単電子独特の振舞が次々に実証されていったこと(トランジスタ3),ターンスタイル4),ポンプ5)など),第三に,少数の電子の動きを利用しているため超低消費電力という実用上の利点が明白であり,今日のLSIが抱える問題点を解決する方向にベクトルが向いていることである.材料面で見てみれば,当初はAlなど金属が主体であったが,その後半導体にシフトしてGaAs系が中心となり,さらに最近では, Siも用いられるようになってきた.単電子デバイスの研究は,単電子の基本動作を調べる段階から新たな一歩が踏み出されようとしている.それは,実用に向けての第一歩として,これまで極低温に限られていた単電子トランジスタの動作温度を室温にまで高める研究6.9)や,メモリー,論理回路などその具体的な応用回路10.12,24)の実証的研究が本格化してきたことである.さらに,量子ドットを敷き詰めた構造を内部配線不要なセル* 静岡大学電子工学研究所　〒432　浜松市城北3-5-1.　分類番号3.7, 3.8** 東京工業大学量子効果エレクトロニクス研究センター　〒152　東京都目黒区大岡山2-12-1.*** 東京大学生産技術研究所第3部　〒106　東京都港区六本木7-22-1.**** 日立ケンブリッジ研究所.† 北海道大学工学部電子工学科　〒060　札幌市北区北13条西8丁目.Present status and future prospects of single-electron devices and circuits. Michiharu TABE*, Shunri ODA**, Toshiro HIRAMOTO***, Kazuo NAKAZATO**** and Yoshihito AMEMIYA...* Research Institute of Electronics, Shizuoka University (3-5-1 Johoku, Hamamatsu 432)** Research Center for Quantum Effect Electronics, Tokyo Institute of Technology (0-okayama, Meguro-ku, Tokyo 152)*** Institute of Industrial Science, University of Tokyo (7-22-1 Roppongi, Minato-ku, Tokyo 106)**** Hitachi Cambridge Laboratory, Microelectronics Research Centre, Cavendish Laboratory (Madingley Road, Cambridge, CB3 OHE, U. K.).. Fuculty of Engineering, Hokkaido University (Kita 13, Nishi 8, Kita-ku, Sapporo-shi 060)単電子デバイス・回路(田部他) 99図オートマトンに応用する13)など新しい回路アーキテクチャの提案もされている.一方で,まだまだ未開拓の単電子物理を発掘する基礎的研究も進展しており,対称性のよい量子ドットがもつドット内電子の殻構造14),単電子トランジスタへの光照射の効果15),複数の量子ドットのカップリング効果16,17),など興味深い現象が次々と報告されている.しかし,遠い将来から眼を転じて実用デバイスの観点から眺めれば,ノードごとにばらつきをもつオフセット電荷や狭い動作マージンなど単電子デバイス固有の問題点も山積している.本報告では,まず基本原理を簡単に述べた後,デバイス応用の立場から最近の研究動向と課題について述べる.2.クーロンプロッケードここでは,単電子デバイスを理解する上で重要な基本原理を要約する.より詳しくは,文献1), 2)などを参照されたい.クーロンプロッケードは,単一トンネル接合で簡単に説明されるが,実験的検証やデバイス研究はもっぱら2重(または多重)接合で行われてきた.その理由は,外部回路が量子抵抗(h/e2=25.8kΩ)より大きな抵抗を持つことがクーロンプロッケード観測のひとつの条件であり,これを満足させることが実験的には極めて困難であることによる.現実の回路で実現容易な定電圧源を接続した場合,外部抵抗が小さいと単電子トンネルが生じても瞬時に接合に電荷が供給され,結局個々のトンネリングが無相関に起こるためである.定電圧源と接続された2重接合では,片方のトンネル抵抗が大きな外部抵抗の役目を果たし,クーロンプロッケードの観測条件を満たすことが容易である.この2重接合は,図1(a)のように,中央電極(ノード)に容量Cgを介してゲート電極端子を設ければ直ちにトランジスタ構造となる.この場合,ノード内の正味電荷をQとすれば(Qは常に素電荷の整数倍),ノードの静電エネルギーはQ2/2CΣ(ただしCΣは中央の微小領域からみた全容量)で表される.この構造でクーロンプロッケードが起こる条件は,系の静電エネルギーの計算から図1(b)のようにバイアス電圧vs.ゲート電圧平面で菱形領域となる.すなわち,バイアス電圧Vが低いところ(|V|<Vc=e/CΣ)では,ノード内の電子数はある整数値に固定されたままでクーロンプロッケードにより電流が流れない.さらにVを大きくしていくと,両接合のクーロンプロッケード条件が順次破れて電流が流れ始め, 2つの接合容量と抵抗にアンバランスがあれば,電流は電圧の関数として階段的に増加する(クーロンステアケース).一方,ゲート電圧に対しては,電流は周期e/Cgで振動(クーロンプロッケード振動)し,ゲート電圧は電流のスイッチング機能をもつ.すなわち,ゲート電圧の増加とともに,ノード内電子数が1個ずつ増えた状態でクーロンプロッケードが働き,電子数の切り替わり電圧領域で周期的にクーロンプロッケード条件が破れて電流ピークが生じる.言い換えれば, 1つのピーク図1　(a)単電子トランジスタの基本構造.図中のトンネル接合の記号は,慣用的に用いられているものである. (b)クーロンプロッケード領域(網かけ部分).各網かけ領域では,両接合ともトンネリングは禁止され電流は流れない. Vを小さな値に設定しておいてVgを変化させるとノード内電子数nは1つずつ増加する.を越えるごとにノードに蓄積されている電子数が1個ずつ増加する.これらが,単電子トランジスタの基本特性である.これらの特性を熱雑音に打ち勝って観測・応用するには,ゲート容量まで含めた中央電極から見た全容量CEを十分に小さくする必要がある.たとえば, CΣを10-18F(aF)まで小さくすれば,室温でクーロンプロッケードを利用することも可能となるが, 1つのトンネル接合で見た場合極板間隔を1nmとすれば極板の大きさを数nm□のオーダまで抑え込む必要がある.そのためには,ノード部をドット(微小島)と呼ばれるほど小さくする必要があるが,ここで注意しておく問題がある.通常障壁で囲まれたドット内では程度の差こそあれ電子準位が量子化してしまう(量子ドット).単電子デバイスの動作においては,電子トンネリングは静電エネルギーで決まることが基本であり,電子準位の量子化は特性を複雑にし,また素子間ばらつきを増大させる要因になる.さらに,ドットが小さいと2重接合を電子が共鳴的にトンネルしてしまう現象(共鳴トンネリング)も予想される.単電子デバイスでは,電子トンネリングは非共鳴的に(1つの接合ごとに独立に)生じることが必要であり,ノード内に飛び込んできた電子は十分な非弾性散乱を受けることが望ましい.このように,構造の微細化にともなって現われる「迷惑な量子効果」をいかに取り除くか,または何らかの発想で積極的に利用できるか,が今後の課題である.また,単電子トランジスタの回路応用では,ほとんどの場合,クーロンプロッケード振動によるゲート電圧の電流スイッチング機能を用いる.ここで,単電子トランジスタの電圧ゲインはCg/CD (CDはドレイン側の接合容量)で与えられるため,高温動作を100 応用物理 第66巻 第2号(1997)図図2　GaAs二次元電子ガスと微小突起を持つゲート電極によるクーロンアイランドの形成.(文献21)より転載.)狙ってゲート容量だけを小さくするとゲインが低下し,回路特性が劣化する恐れがある.したがって,微細化にあたっては各容量をバランスよく減少させる必要がある.3.単電子トランジスタの各種作製法とその特性3.1単電子トランジスタの研究経緯上に述べたように,室温動作デバイス実現のためには数nm程度の寸法を作らなければならない. PMMAなどのレジストを利用する電子ビーム露光技術で得られる最小寸法はせいぜい20nmである。このリソグラフィ技術の限界と微細構造形成の要求のギャップを埋めるためにさまざまな工夫がなされてきた.単電子トンネル現象そのものは今から45年も前に金属微粒子中にいわば偶然にできた構造の電気伝導の異常として観測されているが18),リソグラフィ技術を用いて構造の制御された微小トンネル接合を形成し単電子トランジスタ特性を観測したのは, FultonとDolanが最初である3).斜方蒸着とリフトオフ技術を特徴とする彼らの方法は多重接合の作製が可能であり,文献19)に詳述されている.この方法を応用してAl/AlOx/Al微細接合を形成しメモリーセルの動作が確認されている20).その後,化合物半導体ヘテロ接合の二次元電子ガスとゲート電極のパターニングにより形成された量子ドット構造の研究21-23)が,盛んに行われてきた.図2に示すデバイス構造21)において, n+GaAs基板に加える下部ゲート電圧を調節することによりGaAs/AlGaAs界面に形成される二次元電子ガスの電子濃度を制御する.上部GaAs表面に設けた1対の金属ゲート電極に負バイアスを加えることにより,電極直下には空乏層を発生させ,一次元電子チャネルを形成する. 1対の電極の間隔は450nm程度であるが,実際に電界により閉じこめられたチャネルの幅はずっと狭くなる.ここで重要なのは上部ゲート金属に設けた2個ずつの突起であり,一次元電子チャネルに対してポテンシャル障壁として働くので,中間部にはノード(導電性アイランド)が形成される. 2箇所の突起の間隔は0.5.1μm程度であるが,希釈冷凍機を使用して50mK程度に冷却した試料では,チャネルのコンダクタンスが下部ゲート電圧によって変調されるクーロンプロッケード現象を観測することができる.この空乏層ポテンシャルを利用した方法は,電圧によって障壁高さやノードのサイズを制御できるという特徴があり優れた方法であるが,高温動作への見通しは明るくない.図3　ポリシリコン超薄膜微細トランジスタ(文献6)より転載).3.2　単電子トランジスタ動作の高温化単電子デバイスを実用化するためには,室温動作が要求される.この方向で有望な研究が日本を中心として盛んになってきた.図3に示すような厚さ3.4nmのポリSi超薄膜細線(幅100nm)とゲート電極(幅100㎜)とが,厚さ150nmの酸化膜を介して互いに交差している構造のトランジスタにおいて,室温で単電子メモリー動作が確認されている6).ポリSiは数nmの結晶粒が敷き詰められた構造をしている.ゲート電圧を加えていくと,ポリSi結晶粒に電子が充たされていき,あるところで,パーコレーションパスがつながってソース/ドレイン間に電流が流れるようになる.さらに高いゲート電圧を加えると蓄積ドットに電子が捕獲され,電子間のクーロン反発力により電流経路のコンダクタンスが変化するので,メモリー効果を生じる. 64個のメモリーを集積した回路の動作も発表されている24). MOSFETのゲート酸化膜に埋め込んだ粒径5nm程度のナノ結晶Siにチャネル電子を注入することによりトランジスタのしきい電圧を変化させるナノメモリーも提案されている25).半球状のナノ結晶Siは熱分解CVDプロセスで形成する.これらの自然形成ナノ構造を利用するデバイスの今後の課題は,結晶粒の大きさを揃えることにより,しきい電圧などの特性を一定にすることである.この方向の研究として,最近シランと水素のパルスプラズマプロセスにより粒径8±1nmの単分散Si量子ドットを形成し,室温で擬一次元Siドットアレーに基づくクーロン階段状の電気特性(図4)が観測されている26).Siは,熱酸化を利用することによってリソグラフィー限界を越える微細構造が形成できるという材料的メリットがあるが, 1つのアイランドからなる最も単純な単電子トランジスタを作ることは意外にむずかしい. Siで1つのアイランドをもつ高温動作め単電子トランジスタは, SOI (Si1icon on Insulator)の1種であるSIMOX (Separation by Implated Oxygen)基板を用いて実現された7).すなわち,厚さ30nmの上部Si層を電子ビーム露光により,長さ50nm,幅30nmに加工し,さらに酸化処理を行うことにより数nmオーダーのSi微細構造を作製したが,このとき酸化速度のパターン依存性を巧みに利用して単電子デバイス・回路(田部他) 101図図4　擬一次元Siドットアレ-の室温における電流-電圧特性26).電極間の距離は26nmである.図5　(a) SIMOX基板上のSi細線を酸化して形成したドットを用いた単電子トランジスタの模式図. (b)電流のゲート電圧依存性(文献7)より転載).Si細線の両端部にくびれを作り, Siアイランドを形成している.図5(a)は,このようにして作製した単電子トランジスタの模式図である.図5(b)は,「この単電子トランジスタの電流一ゲート電圧特性である.低温では,周期的なクーロンプロッケード振動が明瞭に観測されている.この周期から,ゲート容量Cgは約0.3aFと求められる.一方,温度が上昇すると,クーロンプロッケード振動の振幅は徐々に小さくなるが,室温においても振動が残っている.微小ドットの全容量は,約2.3aFと見積もられている.類似の方法を用いて,チャネルの脇にサテライトアイランドを作り,メモリー機能を見出した報告もある2η。しかし,この作製法も,トンネル接合となるくびれ部分の構造やポテンシャル形状に不明な点が多く,今後さらなる解明が必要である.図6　(a) SIMOX基板上で異方性エッチングと選択酸化を用いて形成したMOS細線から得られた単電子トランジスタの特性. (b) 4.2Kでの特性.マルチドット系の特徴が現われている(文献8)より転載).複数ドットをもつ高温動作単電子トランジスタの例として, SIMOX基板上でSiの異方性ウエットエッチングと選択酸化技術を応用してMOS細線を形成する試みがある8).図6(a)は,作製したSi単電子トランジスタの特性である8).このデバイスの場合は,細線部の長さが比較的長い(100nm)ため,微小領域が1つではなく,細線中に複数の量子ドットが直列に接続されていると考えられる.77K以上では明瞭なクーロンプロッケード振動が観測されるが,77K以下では,この大きな振動が細かいピークに分裂している. 4.2Kでは,図6(b)に示したように,非常に鋭いピークが観測され,そのピーク高さが変調されていることがわかる.これは,マルチドット系の特徴で28),複数の量子ドットが弱くカップリングすることにより形成されたエネルギーレベルを反映していると考えられる29).これと類似の方法として,極薄SOIの側壁部に極薄酸化膜を形成した後ポリシリコンゲートを堆積し, MOS細線を形成した報告もある30).これらの方法は,微102 応用物理 第66巻 第2号(1997)図細構造の形成をリソグラフィ技術の平面寸法精度に依存するのではなく制御の容易な膜厚方向の寸法精度を利用することに特徴があるが,構造(したがってポテンシャル)の微妙な揺らぎにより, 0次元量子構造の多重接合が自然に形成されている.ドット構造の制御が今後の課題である.3.3単電子トランジスタの課題-協調トンネリングとオフセット電荷-単電子トランジスタの動作限界を決める要因の一つに,協調トンネリング(co-tunneling)とよばれる現象がある31).これは, 2つ以上の接合を電子が同時にトンネルする現象のことで,図5,6で見られるようにクーロンプロッケード領域の漏れ電流となる.協調トンネリングを抑えるには, 2つの接合のトンネル抵抗を大きくするか,または接合の数を増やせばよい.今後,応答スピードの劣化を防ぎながら漏れ電流を抑える工夫が必要となる.また,別の課題として,熱サイクルによる特性変動およびオフセット電荷の問題がある.ドットの近辺には,常に可動電荷や固定電荷が存在する可能性がある.これまでの単電子トランジスタでは,低温測定,室温戻し,の熱サイクルによって,あるいは同一温度での測定中においても電荷の移動により特性が変動することが知られていた. Siでは, SiO2との界面が良好であるために,このような変動がないことが報告されているが32),オフセット電荷の有無とそれによるデバイスごとの特性ばらつきの問題は手がついていない.ランダムなデバイス特性ばらつきを自己的に補償するような,新しい回路アーキテクチャが必要となるかもしれない.3.4その他の作製法と構造微小接合を作る他の手法として,走査プローブ顕微鏡技術を用いたものがあり,原子・分子レベルでの材料修飾が盛んに行われている.大気中で原子間力顕微鏡の導電性探針と試料間に電圧を加えてTiやNbの表面微細領域を酸化してクーロンアイランドを形成した報告9)や超高真空環境でSTMを用いて, Si表面を被覆している水素原子を局所的に離脱させた後に酸化や金属の選択的CVDを行う水素原子レジストプロセスの報告33)がある.また,結晶方位の揃ったSiドットの二次元配列を狙ってSi表面の高密度熱窒化核をマスクとする選択酸化プロセスを用いた方法も提案されている34).さらに,理論検討の段階であるが,新しい構造として,トンネル接合特性に方向性を持たせて使いやすい回路素子を作ろうとする提案がある35,36). 2層構造の障壁を用いてトンネルコンダクタンスの順逆比105が予測されている36).4.単電子デバイスによる電子回路の構成以上述べてきたような個別単電子デバイス(特にトランジスタ)の研究と並行して,単電子デバイスの集積化を念頭に置いた回路の研究も活発に行われている.単電子デバイスによるLSIには2つの目的がある.既存LSIの限界を越える高集積・低電力化を実現すること,および電子の個別性を巧みに利用して新しい機能を実現することである.以下に,将来の単電子LSIに向けた基本技術となる図7　多重トンネル接合による単電子メモリーの基本回路.記憶ノードの電位VをFETで検出する.図8　ゲート電圧Vgより,クーロンブロッケード領域中の任意の電子状態を2つの状態に移すことができる.単電子デジタル回路の研究例を紹介する.なお, CMOS LSIの開発ではプロセスとシミュレーションが互いに補完的な役割を果たしている,単電子回路でも状況は同じであるが,プロセスが未完成な分だけシミュレーションの役割が重くなる.現在では,電荷平衡解析とモンテカルロ法を組み合わせたシミュレーション手法37)が一般に使われている.なお,半導体に特徴的なバンドベンデイングの効果などをシミュレーションに取り入れることが今後の課題である.4.1単電子メモリー単電子メモリの基本動作は,ビット情報を担う電子をクーロンプロッケードで保持することにある28,38.41).基本回路の一例を図7に示す.複数のトンネル接合を直列接続した多重トンネル接合の片側に記憶ノードをつなぎ,その記憶ノードには書き込み用のキャパシタCgと電源Vg,読み出し用のFETを接続する.多重トンネル接合は有限のクーロンブロッケード領域-Vc-<V<Vc+をもつので,図8のように電圧Vgを振ることで記憶ノードの電位をVc+と-Vc-の2つの状態に変えることができる.これによって情報の1ビット, '1'および'0'ビットを記録する.図の点線は記憶ノードにおける電子数が一定の条件, CΣV=CgVg-en (nは記憶ノードの過剰電子数で整数値)を表している.ゲート電圧Vgにより電子の状態がクーロンプロッケード領域の外に移されると,多重トンネル接合を通して電子の移動が起こり,再びクーロンプロッケード領域内に電子の状態が落ち着く.図9は実験回路による書き込み読み出し特性である11).ゲート電圧Vg=0で異なる2つの状態が保持される.情報書き込み後に電子が1個ずつ抜けることにより記憶が失われていくが,その時間スケールをみると本例では1時間