# 应变硅技术对载流子迁移率的提升机制

## 应变硅技术的基本原理

应变硅(Strained Silicon)技术是通过在硅晶体内部引入机械应力，改变硅晶格常数，从而优化载流子迁移率的半导体工艺方法。当硅晶体受到应力作用时，其晶格结构会发生微小的形变，这种形变会改变导带和价带的能量状态，进而影响电子和空穴的运动特性。

从本质上讲，应变硅技术利用了能带工程(Band Engineering)的原理。在未应变的硅材料中，导带和价带的简并态会导致载流子散射增加。而通过引入适当的应变，可以解除这种简并，降低载流子散射概率，提高迁移率。需要区分两种基本应变类型：拉伸应变(Tensile Strain)和压缩应变(Compressive Strain)，它们对电子和空穴迁移率的影响各不相同。

## 载流子迁移率的物理本质

载流子迁移率(Carrier Mobility)是描述半导体材料中电子或空穴在外加电场作用下运动难易程度的重要参数，定义为μ=|v_d|/E，其中v_d为漂移速度，E为电场强度。迁移率主要受两种散射机制制约：晶格振动散射(声学/光学声子散射)和电离杂质散射。

在应变硅中，迁移率的提升主要来自以下量子力学效应：
1. 能带分裂减轻了载流子散射
2. 有效质量(Effective Mass)的降低
3. 谷间散射(Intervalley Scattering)概率的减小
4. 载流子群速度(Group Velocity)的增加

## 实现应变硅的主要技术途径

### 全局应变技术

全局应变(Global Strain)通过改变整个衬底的晶格常数来实现，典型方法包括：
- 硅锗虚拟衬底(SiGe Virtual Substrate)：在硅衬底上生长渐变组分的SiGe缓冲层，利用SiGe(约4.2%的晶格失配)诱导硅顶层产生双轴拉伸应变。此方法可使电子迁移率提升70-100%。
- SOI(Silicon-On-Insulator)应变技术：在绝缘层上沉积应变硅薄膜，通过底层材料的晶格失配产生可控应变。

### 局部应变技术

局部应变(Local Strain)仅对特定器件区域施加应力，主流实现方案有：
1. 接触孔应力衬垫(Contact Etch Stop Layer， CESL)：在晶体管上沉积氮化硅薄膜，通过调节薄膜本征应力(通常>1GPa)向沟道传递应变。
2. 栅极应力源：利用金属栅极与高k介质的应力特性影响沟道区。
3. 源漏区嵌入式外延(Embedded SiGe/SiC)：在PMOS源漏区外延生长SiGe产生压缩应变(提升空穴迁移率)；在NMOS中外延SiC产生拉伸应变(提升电子迁移率)。

## 应变对载流子的差异化影响

### 电子迁移率提升机制

双轴拉伸应变会使硅的六重简并能谷(Δ6)分裂为二重简并(Δ2)和四重简并(Δ4)子能谷。电子优先占据有效质量较小的Δ2能谷，导致：
- 纵向有效质量(m_l)降低约20%
- 散射率下降30-40%
- 室温下迁移率典型提升范围：50-80%

### 空穴迁移率提升机制

压缩应变会改变价带结构，使重空穴带(HH)和轻空穴带(LH)分离：
- 重空穴有效质量减小
- 能带曲率增加，群速度提高
- 典型迁移率提升可达2-4倍

## 先进节点中的应变技术演进

在FinFET和GAA(Gate-All-Around)架构中，应变技术面临新挑战：
1. 三维结构中应力分布更复杂，需采用多轴应变组合
2. 纳米线沟道需要开发新的应力引入方法(如外延应力层包裹)
3. 与高迁移率沟道材料(如Ge, III-V族)的应变协同优化

最新研究表明，在3nm以下节点，采用应变硅与新材料(如应变锗或二维材料)的混合集成，可能成为延续摩尔定律的关键技术路径。