TimeQuest Timing Analyzer report for rgb2vga
Tue Nov 25 00:04:21 2014
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 14. Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 15. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 16. Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 17. Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 18. Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 19. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 20. Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'
 21. Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 22. Setup Times
 23. Hold Times
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Slow 1200mV 85C Model Metastability Report
 31. Slow 1200mV 0C Model Fmax Summary
 32. Slow 1200mV 0C Model Setup Summary
 33. Slow 1200mV 0C Model Hold Summary
 34. Slow 1200mV 0C Model Recovery Summary
 35. Slow 1200mV 0C Model Removal Summary
 36. Slow 1200mV 0C Model Minimum Pulse Width Summary
 37. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 38. Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 39. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 40. Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 41. Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 42. Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 43. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 44. Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 45. Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 46. Setup Times
 47. Hold Times
 48. Clock to Output Times
 49. Minimum Clock to Output Times
 50. Output Enable Times
 51. Minimum Output Enable Times
 52. Output Disable Times
 53. Minimum Output Disable Times
 54. Slow 1200mV 0C Model Metastability Report
 55. Fast 1200mV 0C Model Setup Summary
 56. Fast 1200mV 0C Model Hold Summary
 57. Fast 1200mV 0C Model Recovery Summary
 58. Fast 1200mV 0C Model Removal Summary
 59. Fast 1200mV 0C Model Minimum Pulse Width Summary
 60. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 61. Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 62. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 63. Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 64. Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 65. Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 66. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'
 67. Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'
 68. Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'
 69. Setup Times
 70. Hold Times
 71. Clock to Output Times
 72. Minimum Clock to Output Times
 73. Output Enable Times
 74. Minimum Output Enable Times
 75. Output Disable Times
 76. Minimum Output Disable Times
 77. Fast 1200mV 0C Model Metastability Report
 78. Multicorner Timing Analysis Summary
 79. Setup Times
 80. Hold Times
 81. Clock to Output Times
 82. Minimum Clock to Output Times
 83. Board Trace Model Assignments
 84. Input Transition Times
 85. Signal Integrity Metrics (Slow 1200mv 0c Model)
 86. Signal Integrity Metrics (Slow 1200mv 85c Model)
 87. Signal Integrity Metrics (Fast 1200mv 0c Model)
 88. Setup Transfers
 89. Hold Transfers
 90. Recovery Transfers
 91. Removal Transfers
 92. Report TCCS
 93. Report RSKM
 94. Unconstrained Paths
 95. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; rgb2vga                                            ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE22F17C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------+
; SDC File List                                       ;
+-----------------+--------+--------------------------+
; SDC File Path   ; Status ; Read at                  ;
+-----------------+--------+--------------------------+
; rgb2vga.out.sdc ; OK     ; Tue Nov 25 00:04:19 2014 ;
+-----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; Clock Name                                        ; Type      ; Period ; Frequency  ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                                              ; Targets                                               ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+
; CLOCK_50                                          ; Base      ; 20.000 ; 50.0 MHz   ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                                     ; { CLOCK_50 }                                          ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; Generated ; 8.730  ; 114.55 MHz ; 0.000 ; 4.365  ; 50.00      ; 55        ; 126         ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[0] } ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000 ; 19.841 ; 50.00      ; 125       ; 63          ;       ;        ;           ;            ; false    ; CLOCK_50 ; inst6|altpll_component|auto_generated|pll1|inclk[0] ; { inst6|altpll_component|auto_generated|pll1|clk[1] } ;
+---------------------------------------------------+-----------+--------+------------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+-----------------------------------------------------+-------------------------------------------------------+


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                      ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 120.18 MHz ; 120.18 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 221.93 MHz ; 221.93 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                                        ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.409  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 35.176 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                                        ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.283 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.358 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary                                    ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 6.902 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.920 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary                          ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.102  ; 0.000         ;
; CLOCK_50                                          ; 9.835  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.588 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                           ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.409 ; genlock:inst8|dac_step[1]             ; D1                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.404     ; 2.897      ;
; 0.409 ; genlock:inst8|dac_step[2]             ; D2                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.404     ; 2.897      ;
; 0.410 ; genlock:inst8|dac_step[0]             ; D0                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.403     ; 2.897      ;
; 0.538 ; sdram:inst|SdrDat[6]                  ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.385     ; 2.787      ;
; 0.538 ; sdram:inst|SdrDat[5]                  ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.385     ; 2.787      ;
; 0.540 ; sdram:inst|SdrCmd[2]                  ; DRAM_RAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.383     ; 2.787      ;
; 0.540 ; sdram:inst|SdrCmd[1]                  ; DRAM_CAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.383     ; 2.787      ;
; 0.540 ; sdram:inst|SdrDat[4]                  ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.383     ; 2.787      ;
; 0.540 ; sdram:inst|SdrDat[15]                 ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.383     ; 2.787      ;
; 0.544 ; sdram:inst|SdrCmd[0]                  ; DRAM_WE_N                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.379     ; 2.787      ;
; 0.549 ; sdram:inst|SdrAdr[0]                  ; DRAM_ADDR[0]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.374     ; 2.787      ;
; 0.549 ; sdram:inst|SdrAdr[9]                  ; DRAM_ADDR[9]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.374     ; 2.787      ;
; 0.552 ; sdram:inst|SdrDat[0]                  ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.371     ; 2.787      ;
; 0.552 ; sdram:inst|SdrDat[1]                  ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.371     ; 2.787      ;
; 0.555 ; sdram:inst|SdrAdr[11]                 ; DRAM_ADDR[11]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.368     ; 2.787      ;
; 0.558 ; sdram:inst|SdrAdr[10]                 ; DRAM_ADDR[10]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.365     ; 2.787      ;
; 0.622 ; sdram:inst|SdrAdr[4]                  ; DRAM_ADDR[4]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.393     ; 2.695      ;
; 0.623 ; sdram:inst|SdrDat[11]                 ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.695      ;
; 0.623 ; sdram:inst|SdrDat[10]                 ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.695      ;
; 0.623 ; sdram:inst|SdrDat[9]                  ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.695      ;
; 0.623 ; sdram:inst|SdrDat[14]                 ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.695      ;
; 0.623 ; sdram:inst|SdrDat[13]                 ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.695      ;
; 0.624 ; sdram:inst|SdrAdr[2]                  ; DRAM_ADDR[2]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.391     ; 2.695      ;
; 0.624 ; sdram:inst|SdrAdr[1]                  ; DRAM_ADDR[1]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.391     ; 2.695      ;
; 0.624 ; sdram:inst|SdrBa1                     ; DRAM_BA[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.391     ; 2.695      ;
; 0.624 ; sdram:inst|SdrDat[8]                  ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.391     ; 2.695      ;
; 0.625 ; sdram:inst|SdrBa0                     ; DRAM_BA[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.390     ; 2.695      ;
; 0.625 ; sdram:inst|SdrDat[2]                  ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.390     ; 2.695      ;
; 0.625 ; sdram:inst|SdrAdr[6]                  ; DRAM_ADDR[6]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.390     ; 2.695      ;
; 0.625 ; sdram:inst|SdrAdr[5]                  ; DRAM_ADDR[5]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.390     ; 2.695      ;
; 0.625 ; sdram:inst|SdrAdr[3]                  ; DRAM_ADDR[3]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.390     ; 2.695      ;
; 0.626 ; sdram:inst|SdrDat[7]                  ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.389     ; 2.695      ;
; 0.627 ; sdram:inst|SdrLdq                     ; DRAM_DQM[1]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.695      ;
; 0.627 ; sdram:inst|SdrLdq~_Duplicate_1        ; DRAM_DQM[0]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.695      ;
; 0.627 ; sdram:inst|SdrAdr[7]                  ; DRAM_ADDR[7]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.695      ;
; 0.627 ; sdram:inst|SdrDat[12]                 ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.388     ; 2.695      ;
; 0.645 ; sdram:inst|SdrAdr[8]                  ; DRAM_ADDR[8]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.372     ; 2.693      ;
; 0.647 ; sdram:inst|SdrAdr[12]                 ; DRAM_ADDR[12]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.370     ; 2.693      ;
; 0.649 ; sdram:inst|SdrDat[3]                  ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.368     ; 2.693      ;
; 0.649 ; sdram:inst|SdrDat[6]~en               ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.372     ; 2.689      ;
; 0.649 ; sdram:inst|SdrDat[5]~en               ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.372     ; 2.689      ;
; 0.651 ; sdram:inst|SdrDat[4]~en               ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.370     ; 2.689      ;
; 0.651 ; sdram:inst|SdrDat[15]~en              ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.370     ; 2.689      ;
; 0.663 ; sdram:inst|SdrDat[0]~en               ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.358     ; 2.689      ;
; 0.663 ; sdram:inst|SdrDat[1]~en               ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.358     ; 2.689      ;
; 0.759 ; sdram:inst|SdrDat[3]~en               ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.355     ; 2.596      ;
; 0.766 ; sdram:inst|SdrDat[11]~en              ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.548      ;
; 0.766 ; sdram:inst|SdrDat[10]~en              ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.548      ;
; 0.766 ; sdram:inst|SdrDat[9]~en               ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.548      ;
; 0.766 ; sdram:inst|SdrDat[14]~en              ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.548      ;
; 0.766 ; sdram:inst|SdrDat[13]~en              ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.396     ; 2.548      ;
; 0.767 ; sdram:inst|SdrDat[8]~en               ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.395     ; 2.548      ;
; 0.768 ; sdram:inst|SdrDat[2]~en               ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.394     ; 2.548      ;
; 0.769 ; sdram:inst|SdrDat[7]~en               ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.393     ; 2.548      ;
; 0.770 ; sdram:inst|SdrDat[12]~en              ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.392     ; 2.548      ;
; 1.407 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 7.238      ;
; 1.413 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 7.232      ;
; 1.579 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 7.066      ;
; 1.585 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 7.060      ;
; 1.605 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 7.040      ;
; 1.701 ; genlock:inst8|apple2                  ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 6.944      ;
; 1.707 ; genlock:inst8|apple2                  ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 6.938      ;
; 1.777 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 6.868      ;
; 1.849 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 6.796      ;
; 1.855 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 6.790      ;
; 1.899 ; genlock:inst8|apple2                  ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 6.746      ;
; 2.047 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.080     ; 6.598      ;
; 2.103 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.561      ;
; 2.107 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.557      ;
; 2.114 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 6.536      ;
; 2.120 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 6.530      ;
; 2.150 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.515      ;
; 2.156 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.509      ;
; 2.196 ; genlock:inst8|\process_pixel:pixel[1] ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.450      ;
; 2.202 ; genlock:inst8|\process_pixel:pixel[1] ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.444      ;
; 2.219 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.445      ;
; 2.243 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.403      ;
; 2.243 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 6.404      ;
; 2.249 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.397      ;
; 2.249 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 6.398      ;
; 2.252 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.394      ;
; 2.258 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.388      ;
; 2.275 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.389      ;
; 2.278 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.387      ;
; 2.279 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.385      ;
; 2.284 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.381      ;
; 2.290 ; genlock:inst8|brown[7]                ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 6.358      ;
; 2.341 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.075     ; 6.309      ;
; 2.377 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.288      ;
; 2.390 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.273      ;
; 2.391 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.273      ;
; 2.396 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 6.267      ;
; 2.397 ; genlock:inst8|apple2                  ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.267      ;
; 2.401 ; genlock:inst8|apple2                  ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 6.263      ;
; 2.406 ; genlock:inst8|brown[7]                ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 6.261      ;
; 2.441 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.205      ;
; 2.441 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.078     ; 6.206      ;
; 2.450 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.079     ; 6.196      ;
; 2.469 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.076     ; 6.180      ;
; 2.488 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.060     ; 6.177      ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                           ;
+--------+-------------------------+------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 35.176 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.440      ;
; 35.176 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.440      ;
; 35.177 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.439      ;
; 35.177 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.439      ;
; 35.178 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.438      ;
; 35.179 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.437      ;
; 35.264 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.352      ;
; 35.264 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.352      ;
; 35.265 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.351      ;
; 35.265 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.351      ;
; 35.265 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.351      ;
; 35.265 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.351      ;
; 35.266 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.350      ;
; 35.266 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.350      ;
; 35.266 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.350      ;
; 35.267 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.349      ;
; 35.267 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.349      ;
; 35.268 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.348      ;
; 35.341 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.274      ;
; 35.343 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.272      ;
; 35.345 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.270      ;
; 35.347 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.268      ;
; 35.429 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.186      ;
; 35.430 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.185      ;
; 35.431 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.184      ;
; 35.432 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.184      ;
; 35.432 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.184      ;
; 35.432 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.183      ;
; 35.433 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.183      ;
; 35.433 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.183      ;
; 35.433 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.182      ;
; 35.434 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.182      ;
; 35.434 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.181      ;
; 35.435 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.181      ;
; 35.435 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.180      ;
; 35.436 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.179      ;
; 35.539 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.077      ;
; 35.539 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.077      ;
; 35.540 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.076      ;
; 35.540 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.076      ;
; 35.541 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.075      ;
; 35.542 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 4.074      ;
; 35.597 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.018      ;
; 35.599 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.016      ;
; 35.601 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.014      ;
; 35.603 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 4.012      ;
; 35.666 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.950      ;
; 35.666 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.950      ;
; 35.667 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.949      ;
; 35.668 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.948      ;
; 35.669 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.947      ;
; 35.670 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.946      ;
; 35.704 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.911      ;
; 35.706 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.909      ;
; 35.708 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.907      ;
; 35.710 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.905      ;
; 35.804 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.812      ;
; 35.804 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.812      ;
; 35.805 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.811      ;
; 35.805 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.811      ;
; 35.805 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.811      ;
; 35.805 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.811      ;
; 35.806 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.810      ;
; 35.806 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.810      ;
; 35.806 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.810      ;
; 35.807 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.809      ;
; 35.807 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.809      ;
; 35.808 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.808      ;
; 35.834 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.781      ;
; 35.836 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.779      ;
; 35.837 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.778      ;
; 35.841 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.774      ;
; 35.876 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.739      ;
; 35.876 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.739      ;
; 35.877 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.738      ;
; 35.877 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.738      ;
; 35.878 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.737      ;
; 35.879 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.736      ;
; 35.949 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.667      ;
; 35.949 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.667      ;
; 35.950 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.666      ;
; 35.950 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.666      ;
; 35.951 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.665      ;
; 35.952 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.664      ;
; 35.958 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.658      ;
; 35.958 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.658      ;
; 35.959 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.657      ;
; 35.959 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.657      ;
; 35.960 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.656      ;
; 35.961 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.655      ;
; 35.969 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.646      ;
; 35.970 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.645      ;
; 35.971 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.644      ;
; 35.972 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.643      ;
; 35.973 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.642      ;
; 35.974 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.641      ;
; 35.975 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.640      ;
; 35.976 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.062     ; 3.639      ;
; 36.005 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.611      ;
; 36.005 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.061     ; 3.611      ;
+--------+-------------------------+------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                            ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.283 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.851      ;
; 0.293 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.865      ;
; 0.294 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.861      ;
; 0.299 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.870      ;
; 0.300 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.871      ;
; 0.300 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.871      ;
; 0.303 ; sdram:inst|colStoreNr[0]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.871      ;
; 0.303 ; sdram:inst|colStoreNr[5]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.871      ;
; 0.312 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.883      ;
; 0.314 ; sdram:inst|colLoadNr[4]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.881      ;
; 0.315 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.883      ;
; 0.320 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.891      ;
; 0.322 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.893      ;
; 0.324 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.895      ;
; 0.324 ; sdram:inst|pixelOut[9]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.896      ;
; 0.324 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.895      ;
; 0.326 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.898      ;
; 0.326 ; genlock:inst8|col_number[1]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.901      ;
; 0.327 ; sdram:inst|colLoadNr[2]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.894      ;
; 0.329 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.897      ;
; 0.331 ; sdram:inst|colStoreNr[8]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.899      ;
; 0.332 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.903      ;
; 0.336 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.907      ;
; 0.337 ; sdram:inst|colStoreNr[1]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.905      ;
; 0.338 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.909      ;
; 0.339 ; sdram:inst|colStoreNr[2]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.907      ;
; 0.341 ; genlock:inst8|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 0.916      ;
; 0.342 ; sdram:inst|colStoreNr[7]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.910      ;
; 0.344 ; sdram:inst|colStoreNr[3]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.912      ;
; 0.345 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.384      ; 0.916      ;
; 0.346 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.913      ;
; 0.348 ; sdram:inst|colStoreNr[6]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.916      ;
; 0.352 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.380      ; 0.919      ;
; 0.357 ; input_detect:inst2|sync               ; input_detect:inst2|sync                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; input_detect:inst2|hcount[13]         ; input_detect:inst2|hcount[13]                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.357 ; input_detect:inst2|video_active       ; input_detect:inst2|video_active                                                                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst8|frame[0]                ; genlock:inst8|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; sdram:inst|SdrLdq~_Duplicate_2        ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; input_detect:inst2|sync_level         ; input_detect:inst2|sync_level                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst8|decimator[0]            ; genlock:inst8|decimator[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst8|decimator[1]            ; genlock:inst8|decimator[1]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; genlock:inst8|decimator[2]            ; genlock:inst8|decimator[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.577      ;
; 0.359 ; genlock:inst8|artifact_mode           ; genlock:inst8|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.577      ;
; 0.362 ; genlock:inst8|vcount[0]               ; genlock:inst8|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.362 ; genlock:inst8|hcount[0]               ; genlock:inst8|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.580      ;
; 0.364 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.385      ; 0.936      ;
; 0.366 ; sdram:inst|colStoreNr[4]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.381      ; 0.934      ;
; 0.376 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.596      ;
; 0.384 ; genlock:inst8|decimator[1]            ; genlock:inst8|decimator[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.603      ;
; 0.391 ; genlock:inst8|hcount[13]              ; genlock:inst8|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.609      ;
; 0.424 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.643      ;
; 0.426 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.645      ;
; 0.429 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.648      ;
; 0.431 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.650      ;
; 0.431 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.650      ;
; 0.433 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.652      ;
; 0.433 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.652      ;
; 0.434 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[1]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.653      ;
; 0.501 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.720      ;
; 0.504 ; genlock:inst8|blue_adc[5]             ; genlock:inst8|pixel_adc[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.723      ;
; 0.505 ; genlock:inst8|apple2                  ; genlock:inst8|brown[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.724      ;
; 0.507 ; genlock:inst8|red_adc[5]              ; genlock:inst8|pixel_adc[5]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.726      ;
; 0.513 ; genlock:inst8|red_adc[5]              ; genlock:inst8|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.732      ;
; 0.518 ; input_detect:inst2|peak[3]            ; input_detect:inst2|sync_high[3]                                                                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.738      ;
; 0.535 ; genlock:inst8|col_number[3]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.110      ;
; 0.541 ; genlock:inst8|column[9]               ; genlock:inst8|col_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.760      ;
; 0.541 ; genlock:inst8|red_adc[4]              ; genlock:inst8|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.760      ;
; 0.547 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.766      ;
; 0.547 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.765      ;
; 0.548 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.767      ;
; 0.549 ; genlock:inst8|col_number[8]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.124      ;
; 0.550 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|refreshDelayCounter[5]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.769      ;
; 0.550 ; genlock:inst8|pixel_out[5]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.394      ; 1.131      ;
; 0.551 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.770      ;
; 0.553 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; sdram:inst|refreshDelayCounter[20]    ; sdram:inst|refreshDelayCounter[20]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.553 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.772      ;
; 0.555 ; genlock:inst8|col_number[5]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.388      ; 1.130      ;
; 0.556 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.775      ;
; 0.556 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.775      ;
; 0.558 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.778      ;
; 0.558 ; genlock:inst8|hcount[2]               ; genlock:inst8|decimator[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.776      ;
; 0.559 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.779      ;
; 0.560 ; genlock:inst8|vcount[11]              ; genlock:inst8|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.778      ;
; 0.560 ; genlock:inst8|vcount[12]              ; genlock:inst8|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.778      ;
; 0.561 ; genlock:inst8|vcount[13]              ; genlock:inst8|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.779      ;
; 0.561 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.780      ;
; 0.562 ; genlock:inst8|vcount[10]              ; genlock:inst8|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 0.780      ;
; 0.568 ; genlock:inst8|column[10]              ; genlock:inst8|column[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.787      ;
; 0.569 ; sdram:inst|SdrRoutineSeq[2]           ; sdram:inst|SdrRoutineSeq[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; sdram:inst|SdrRoutineSeq[5]           ; sdram:inst|SdrRoutineSeq[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.063      ; 0.789      ;
; 0.569 ; sdram:inst|SdrAddress[7]              ; sdram:inst|SdrAddress[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.569 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.788      ;
; 0.570 ; sdram:inst|SdrAddress[13]             ; sdram:inst|SdrAddress[13]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
; 0.570 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.062      ; 0.789      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                               ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.358 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.358 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.577      ;
; 0.508 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.727      ;
; 0.557 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.776      ;
; 0.558 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.777      ;
; 0.560 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.779      ;
; 0.561 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.780      ;
; 0.570 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.789      ;
; 0.574 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.793      ;
; 0.576 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.795      ;
; 0.577 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.796      ;
; 0.581 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.800      ;
; 0.591 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.810      ;
; 0.597 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.816      ;
; 0.600 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.819      ;
; 0.602 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.821      ;
; 0.610 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.829      ;
; 0.676 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.895      ;
; 0.757 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 0.976      ;
; 0.777 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 0.995      ;
; 0.795 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.014      ;
; 0.832 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.051      ;
; 0.847 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.066      ;
; 0.848 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.067      ;
; 0.849 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.068      ;
; 0.851 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.070      ;
; 0.852 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.071      ;
; 0.857 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.076      ;
; 0.860 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.079      ;
; 0.861 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.080      ;
; 0.867 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.086      ;
; 0.868 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.087      ;
; 0.869 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.088      ;
; 0.870 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.089      ;
; 0.896 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.114      ;
; 0.897 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.116      ;
; 0.908 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.127      ;
; 0.937 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.155      ;
; 0.942 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.161      ;
; 0.946 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.165      ;
; 0.959 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.178      ;
; 0.961 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.180      ;
; 0.963 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.182      ;
; 0.964 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.183      ;
; 0.967 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.185      ;
; 0.970 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.189      ;
; 0.972 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.190      ;
; 0.972 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.190      ;
; 0.975 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.194      ;
; 0.977 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.196      ;
; 0.979 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.198      ;
; 0.981 ; vgaout:inst7|hcount[10] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.200      ;
; 0.981 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.200      ;
; 0.982 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.201      ;
; 0.982 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.201      ;
; 1.006 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.225      ;
; 1.022 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.241      ;
; 1.032 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.251      ;
; 1.064 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.282      ;
; 1.065 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.284      ;
; 1.066 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.284      ;
; 1.074 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.293      ;
; 1.075 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.294      ;
; 1.084 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.303      ;
; 1.084 ; vgaout:inst7|hcount[13] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.303      ;
; 1.085 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.304      ;
; 1.087 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.306      ;
; 1.087 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.306      ;
; 1.089 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.308      ;
; 1.092 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.311      ;
; 1.092 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.311      ;
; 1.093 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.312      ;
; 1.094 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.313      ;
; 1.095 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.313      ;
; 1.102 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.321      ;
; 1.138 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.357      ;
; 1.144 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.363      ;
; 1.157 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.376      ;
; 1.158 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.377      ;
; 1.159 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.378      ;
; 1.160 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.379      ;
; 1.171 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.389      ;
; 1.173 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.392      ;
; 1.177 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.061      ; 1.395      ;
; 1.178 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.397      ;
; 1.182 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.401      ;
; 1.185 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.404      ;
; 1.186 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.405      ;
; 1.188 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.407      ;
; 1.194 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.413      ;
; 1.195 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.414      ;
; 1.196 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.062      ; 1.415      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                           ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.902 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.077     ; 1.746      ;
; 6.908 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 1.750      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 6.985 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.678      ;
; 7.044 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.618      ;
; 7.044 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.618      ;
; 7.044 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.618      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.287 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.062     ; 1.376      ;
; 7.326 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.063     ; 1.336      ;
; 7.371 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.061     ; 1.293      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.920 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.138      ;
; 0.999 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.217      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.029 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.061      ; 1.247      ;
; 1.268 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.485      ;
; 1.268 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.485      ;
; 1.268 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.485      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.303 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.060      ; 1.520      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.339 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.078      ; 1.574      ;
; 1.428 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.057      ; 1.642      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.102 ; 4.332        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.104 ; 4.334        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.104 ; 4.334        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.106 ; 4.336        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.106 ; 4.336        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[0]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[10]                                                                             ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[11]                                                                             ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[12]                                                                             ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[13]                                                                             ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[1]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[2]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[3]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[4]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[5]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[6]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[7]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[8]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[9]                                                                              ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[0]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[10]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[11]                                                                               ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[1]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[2]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[3]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[4]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[5]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[6]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[7]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[8]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[9]                                                                                ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync                                                                                   ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[0]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[10]                                                                          ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[11]                                                                          ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[12]                                                                          ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[13]                                                                          ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[1]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[2]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[3]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[4]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[5]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[6]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[7]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[8]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[9]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[10]                                                                          ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[11]                                                                          ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[12]                                                                          ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[1]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[2]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[3]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[4]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[5]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[6]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[7]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[8]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[9]                                                                           ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_level                                                                             ;
; 4.111 ; 4.327        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|video_active                                                                           ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[0]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[2]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[3]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[4]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[6]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[2]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[3]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[4]                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|artifact                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|artifact_mode                                                                               ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|brown[7]                                                                                    ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[0]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[10]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[1]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[2]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[3]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[4]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[5]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[6]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[7]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[8]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[9]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|deinterlace                                                                                 ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hblank                                                                                      ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[0]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[10]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[11]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[12]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[13]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[1]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[2]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[3]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[4]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[5]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[6]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[7]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[8]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[9]                                                                                   ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|magenta[3]                                                                                  ;
; 4.112 ; 4.328        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[2]                                                                                ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'CLOCK_50'                                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.835  ; 9.835        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.839  ; 9.839        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.859  ; 9.859        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.140 ; 10.140       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.160 ; 10.160       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 10.165 ; 10.165       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                         ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.588 ; 19.804       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.589 ; 19.805       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.598 ; 19.828       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.616 ; 19.846       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.692 ; 19.876       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.693 ; 19.877       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.823 ; 19.823       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                   ;
; 19.823 ; 19.823       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                     ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[8]|clk                                                                                       ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[9]|clk                                                                                       ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hsync|clk                                                                                           ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vcount[0]|clk                                                                                       ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vcount[3]|clk                                                                                       ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vcount[4]|clk                                                                                       ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vcount[5]|clk                                                                                       ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vcount[6]|clk                                                                                       ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vcount[7]|clk                                                                                       ;
; 19.827 ; 19.827       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|videoh|clk                                                                                          ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst1|altsyncram_component|auto_generated|ram_block1a0|clk1                                               ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|deinterlace|clk                                                                                     ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[0]|clk                                                                                       ;
; 19.828 ; 19.828       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[10]|clk                                                                                      ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.784 ; 5.166 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.963 ; 5.358 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.646 ; 4.970 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.504 ; 4.955 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.377 ; 4.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.504 ; 4.955 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.763 ; 4.223 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.855 ; 4.305 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.959 ; 4.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.970 ; 4.440 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.868 ; 4.317 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.769 ; 4.231 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.127 ; 4.649 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.296 ; 4.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.227 ; 4.750 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.314 ; 4.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.013 ; 4.466 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.192 ; 4.732 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.140 ; 4.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.006 ; 4.431 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP1          ; CLOCK_50   ; 3.958 ; 4.399 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 4.142 ; 4.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.800 ; 4.285 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 4.144 ; 4.624 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 4.511 ; 5.015 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 6.825 ; 6.944 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 3.023 ; 3.149 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -3.766 ; -4.146 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -4.010 ; -4.385 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -3.674 ; -4.001 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -3.071 ; -3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.664 ; -4.080 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.786 ; -4.214 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -3.071 ; -3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -3.163 ; -3.590 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -3.260 ; -3.685 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -3.271 ; -3.718 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -3.175 ; -3.601 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -3.076 ; -3.518 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -3.420 ; -3.919 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.594 ; -4.088 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.517 ; -4.015 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.611 ; -4.118 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -3.310 ; -3.743 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.480 ; -3.998 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -3.432 ; -3.901 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -3.319 ; -3.733 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP1          ; CLOCK_50   ; -3.260 ; -3.680 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -3.447 ; -3.885 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -3.107 ; -3.570 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -3.437 ; -3.895 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -3.801 ; -4.292 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -1.758 ; -1.833 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -2.068 ; -2.176 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.144 ; 3.209 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.145 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.145 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.070 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.070 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.997 ; 2.969 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.974 ; 2.952 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.070 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.061 ; 3.032 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.064 ; 3.035 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.972 ; 2.950 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.067 ; 3.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.067 ; 3.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.970 ; 2.948 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.993 ; 2.965 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.075 ; 3.046 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.744 ; 2.809 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.745 ; 2.810 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.745 ; 2.810 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.572 ; 2.550 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.670 ; 2.641 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.596 ; 2.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.596 ; 2.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.595 ; 2.567 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.597 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.594 ; 2.566 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.595 ; 2.567 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.593 ; 2.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.574 ; 2.552 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.670 ; 2.641 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.662 ; 2.633 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.664 ; 2.635 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.572 ; 2.550 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.595 ; 2.567 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.595 ; 2.567 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.596 ; 2.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.679 ; 2.650 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.570 ; 2.548 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.667 ; 2.638 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.667 ; 2.638 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.594 ; 2.566 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.570 ; 2.548 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.679 ; 2.650 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.681 ; 2.652 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.681 ; 2.652 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.594 ; 2.566 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.596 ; 2.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.596 ; 2.568 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.597 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.597 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.593 ; 2.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.597 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.597 ; 2.569 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.679 ; 2.650 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.593 ; 2.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.593 ; 2.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.593 ; 2.565 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.679 ; 2.650 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.675 ; 2.646 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.802 ; 2.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.898 ; 2.825 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.898 ; 2.825 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.817 ; 2.738 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.802 ; 2.738 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.910 ; 2.837 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.912 ; 2.839 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.912 ; 2.839 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.816 ; 2.737 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.818 ; 2.739 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.819 ; 2.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.819 ; 2.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.819 ; 2.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.815 ; 2.736 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.819 ; 2.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.819 ; 2.740 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.910 ; 2.837 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.404 ; 2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.500 ; 2.427 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.500 ; 2.427 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.419 ; 2.340 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.404 ; 2.340 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.512 ; 2.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.514 ; 2.441 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.514 ; 2.441 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.419 ; 2.340 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.421 ; 2.342 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.421 ; 2.342 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.422 ; 2.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.422 ; 2.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.418 ; 2.339 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.422 ; 2.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.422 ; 2.343 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.512 ; 2.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.770     ; 2.849     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.883     ; 2.956     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.883     ; 2.956     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.772     ; 2.851     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.796     ; 2.860     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.895     ; 2.968     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.897     ; 2.970     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.897     ; 2.970     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.771     ; 2.850     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.773     ; 2.852     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.774     ; 2.853     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.774     ; 2.853     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.774     ; 2.853     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.770     ; 2.849     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.774     ; 2.853     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.774     ; 2.853     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.895     ; 2.968     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.372     ; 2.451     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.482     ; 2.555     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.482     ; 2.555     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.373     ; 2.452     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.395     ; 2.459     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.494     ; 2.567     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.496     ; 2.569     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.496     ; 2.569     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.373     ; 2.452     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.375     ; 2.454     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.375     ; 2.454     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.376     ; 2.455     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.376     ; 2.455     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.372     ; 2.451     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.376     ; 2.455     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.376     ; 2.455     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.494     ; 2.567     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                       ;
+------------+-----------------+---------------------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                                        ; Note ;
+------------+-----------------+---------------------------------------------------+------+
; 131.94 MHz ; 131.94 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[0] ;      ;
; 246.24 MHz ; 246.24 MHz      ; inst6|altpll_component|auto_generated|pll1|clk[1] ;      ;
+------------+-----------------+---------------------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 1.151  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 35.621 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.279 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.312 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 7.090 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.829 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.107  ; 0.000         ;
; CLOCK_50                                          ; 9.818  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.585 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                            ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 1.151 ; genlock:inst8|dac_step[1]             ; D1                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.024     ; 2.535      ;
; 1.151 ; genlock:inst8|dac_step[2]             ; D2                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.024     ; 2.535      ;
; 1.152 ; genlock:inst8|dac_step[0]             ; D0                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.023     ; 2.535      ;
; 1.242 ; sdram:inst|SdrDat[6]                  ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.455      ;
; 1.242 ; sdram:inst|SdrDat[5]                  ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.455      ;
; 1.245 ; sdram:inst|SdrCmd[2]                  ; DRAM_RAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.455      ;
; 1.245 ; sdram:inst|SdrCmd[1]                  ; DRAM_CAS_N                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.455      ;
; 1.245 ; sdram:inst|SdrDat[4]                  ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.455      ;
; 1.245 ; sdram:inst|SdrDat[15]                 ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.455      ;
; 1.248 ; sdram:inst|SdrCmd[0]                  ; DRAM_WE_N                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.007     ; 2.455      ;
; 1.253 ; sdram:inst|SdrAdr[0]                  ; DRAM_ADDR[0]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.002     ; 2.455      ;
; 1.253 ; sdram:inst|SdrAdr[9]                  ; DRAM_ADDR[9]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.002     ; 2.455      ;
; 1.258 ; sdram:inst|SdrDat[0]                  ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.997     ; 2.455      ;
; 1.258 ; sdram:inst|SdrDat[1]                  ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.997     ; 2.455      ;
; 1.259 ; sdram:inst|SdrAdr[11]                 ; DRAM_ADDR[11]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.996     ; 2.455      ;
; 1.263 ; sdram:inst|SdrAdr[10]                 ; DRAM_ADDR[10]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.992     ; 2.455      ;
; 1.343 ; sdram:inst|SdrDat[11]                 ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.353      ;
; 1.343 ; sdram:inst|SdrDat[10]                 ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.353      ;
; 1.343 ; sdram:inst|SdrDat[14]                 ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.353      ;
; 1.343 ; sdram:inst|SdrDat[13]                 ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.353      ;
; 1.343 ; sdram:inst|SdrAdr[4]                  ; DRAM_ADDR[4]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.353      ;
; 1.344 ; sdram:inst|SdrAdr[2]                  ; DRAM_ADDR[2]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.353      ;
; 1.344 ; sdram:inst|SdrAdr[1]                  ; DRAM_ADDR[1]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.353      ;
; 1.344 ; sdram:inst|SdrBa1                     ; DRAM_BA[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.353      ;
; 1.344 ; sdram:inst|SdrDat[9]                  ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.353      ;
; 1.344 ; sdram:inst|SdrDat[8]                  ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.013     ; 2.353      ;
; 1.344 ; sdram:inst|SdrDat[6]~en               ; DRAM_DQ[6]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.000     ; 2.366      ;
; 1.344 ; sdram:inst|SdrDat[5]~en               ; DRAM_DQ[5]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.000     ; 2.366      ;
; 1.345 ; sdram:inst|SdrAdr[6]                  ; DRAM_ADDR[6]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.012     ; 2.353      ;
; 1.345 ; sdram:inst|SdrAdr[3]                  ; DRAM_ADDR[3]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.012     ; 2.353      ;
; 1.346 ; sdram:inst|SdrBa0                     ; DRAM_BA[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.011     ; 2.353      ;
; 1.346 ; sdram:inst|SdrDat[2]                  ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.011     ; 2.353      ;
; 1.346 ; sdram:inst|SdrAdr[5]                  ; DRAM_ADDR[5]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.011     ; 2.353      ;
; 1.347 ; sdram:inst|SdrLdq                     ; DRAM_DQM[1]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.353      ;
; 1.347 ; sdram:inst|SdrLdq~_Duplicate_1        ; DRAM_DQM[0]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.353      ;
; 1.347 ; sdram:inst|SdrDat[7]                  ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.353      ;
; 1.347 ; sdram:inst|SdrAdr[7]                  ; DRAM_ADDR[7]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.353      ;
; 1.347 ; sdram:inst|SdrDat[12]                 ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.010     ; 2.353      ;
; 1.347 ; sdram:inst|SdrDat[4]~en               ; DRAM_DQ[4]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.997     ; 2.366      ;
; 1.347 ; sdram:inst|SdrDat[15]~en              ; DRAM_DQ[15]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.997     ; 2.366      ;
; 1.360 ; sdram:inst|SdrAdr[8]                  ; DRAM_ADDR[8]                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.000     ; 2.350      ;
; 1.360 ; sdram:inst|SdrDat[0]~en               ; DRAM_DQ[0]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.984     ; 2.366      ;
; 1.360 ; sdram:inst|SdrDat[1]~en               ; DRAM_DQ[1]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.984     ; 2.366      ;
; 1.362 ; sdram:inst|SdrAdr[12]                 ; DRAM_ADDR[12]                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.998     ; 2.350      ;
; 1.364 ; sdram:inst|SdrDat[3]                  ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.996     ; 2.350      ;
; 1.467 ; sdram:inst|SdrDat[3]~en               ; DRAM_DQ[3]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.983     ; 2.260      ;
; 1.478 ; sdram:inst|SdrDat[11]~en              ; DRAM_DQ[11]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.018     ; 2.214      ;
; 1.478 ; sdram:inst|SdrDat[10]~en              ; DRAM_DQ[10]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.018     ; 2.214      ;
; 1.478 ; sdram:inst|SdrDat[14]~en              ; DRAM_DQ[14]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.018     ; 2.214      ;
; 1.478 ; sdram:inst|SdrDat[13]~en              ; DRAM_DQ[13]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.018     ; 2.214      ;
; 1.479 ; sdram:inst|SdrDat[9]~en               ; DRAM_DQ[9]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.017     ; 2.214      ;
; 1.479 ; sdram:inst|SdrDat[8]~en               ; DRAM_DQ[8]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.017     ; 2.214      ;
; 1.481 ; sdram:inst|SdrDat[2]~en               ; DRAM_DQ[2]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.015     ; 2.214      ;
; 1.482 ; sdram:inst|SdrDat[7]~en               ; DRAM_DQ[7]                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.214      ;
; 1.482 ; sdram:inst|SdrDat[12]~en              ; DRAM_DQ[12]                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -3.014     ; 2.214      ;
; 2.220 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.435      ;
; 2.238 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.417      ;
; 2.371 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.284      ;
; 2.383 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.272      ;
; 2.389 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.266      ;
; 2.474 ; genlock:inst8|apple2                  ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.181      ;
; 2.492 ; genlock:inst8|apple2                  ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.163      ;
; 2.534 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.121      ;
; 2.610 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.045      ;
; 2.628 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.027      ;
; 2.637 ; genlock:inst8|apple2                  ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 6.018      ;
; 2.773 ; genlock:inst8|pixel_adc[2]            ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.070     ; 5.882      ;
; 2.797 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.874      ;
; 2.829 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.842      ;
; 2.853 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 5.805      ;
; 2.860 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.812      ;
; 2.871 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 5.787      ;
; 2.878 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.794      ;
; 2.897 ; genlock:inst8|pixel_adc[4]            ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.774      ;
; 2.904 ; genlock:inst8|\process_pixel:pixel[1] ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.752      ;
; 2.922 ; genlock:inst8|\process_pixel:pixel[1] ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.734      ;
; 2.948 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.723      ;
; 2.960 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.696      ;
; 2.961 ; genlock:inst8|brown[7]                ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.696      ;
; 2.964 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.692      ;
; 2.976 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.680      ;
; 2.978 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.678      ;
; 2.980 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.691      ;
; 2.980 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.692      ;
; 2.982 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.674      ;
; 2.994 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.662      ;
; 2.998 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.674      ;
; 3.014 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.067     ; 5.644      ;
; 3.021 ; genlock:inst8|\process_pixel:pixel[2] ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.651      ;
; 3.048 ; genlock:inst8|pixel_adc[3]            ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.623      ;
; 3.051 ; genlock:inst8|apple2                  ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.620      ;
; 3.076 ; genlock:inst8|brown[7]                ; genlock:inst8|pixel_out[4]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.052     ; 5.597      ;
; 3.083 ; genlock:inst8|apple2                  ; genlock:inst8|pixel_out[3]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.054     ; 5.588      ;
; 3.105 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[6]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.565      ;
; 3.123 ; genlock:inst8|magenta[3]              ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 5.547      ;
; 3.123 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.533      ;
; 3.124 ; genlock:inst8|\process_pixel:pixel[0] ; genlock:inst8|pixel_out[2]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.053     ; 5.548      ;
; 3.127 ; genlock:inst8|hcount[4]               ; genlock:inst8|pixel_out[5]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.529      ;
; 3.135 ; sdram:inst|refreshDelayCounter[0]     ; sdram:inst|SdrRoutine.SdrRoutine_StoreRow ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 5.522      ;
; 3.138 ; genlock:inst8|hcount[3]               ; genlock:inst8|pixel_out[7]                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.069     ; 5.518      ;
+-------+---------------------------------------+-------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                            ;
+--------+-------------------------+------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 35.621 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 4.001      ;
; 35.621 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 4.001      ;
; 35.621 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 4.001      ;
; 35.621 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 4.001      ;
; 35.622 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 4.000      ;
; 35.622 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 4.000      ;
; 35.730 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.894      ;
; 35.731 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.893      ;
; 35.731 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.893      ;
; 35.731 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.893      ;
; 35.731 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.893      ;
; 35.732 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.892      ;
; 35.737 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.887      ;
; 35.738 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.886      ;
; 35.738 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.886      ;
; 35.738 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.886      ;
; 35.738 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.886      ;
; 35.739 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.885      ;
; 35.783 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.839      ;
; 35.784 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.838      ;
; 35.785 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.837      ;
; 35.787 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.835      ;
; 35.870 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.754      ;
; 35.871 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.753      ;
; 35.871 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.753      ;
; 35.871 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.753      ;
; 35.871 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.753      ;
; 35.872 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.752      ;
; 35.879 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.745      ;
; 35.880 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.744      ;
; 35.882 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.742      ;
; 35.886 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.738      ;
; 35.886 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.738      ;
; 35.887 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.737      ;
; 35.889 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.735      ;
; 35.893 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.731      ;
; 35.965 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.659      ;
; 35.966 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.658      ;
; 35.966 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.658      ;
; 35.966 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.658      ;
; 35.966 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.658      ;
; 35.967 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.657      ;
; 36.019 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.605      ;
; 36.020 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.604      ;
; 36.022 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.602      ;
; 36.026 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.598      ;
; 36.079 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.545      ;
; 36.080 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.544      ;
; 36.080 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.544      ;
; 36.080 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.544      ;
; 36.080 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.544      ;
; 36.081 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.543      ;
; 36.114 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.510      ;
; 36.115 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.509      ;
; 36.117 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.507      ;
; 36.121 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.503      ;
; 36.225 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.399      ;
; 36.225 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.399      ;
; 36.225 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.399      ;
; 36.225 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.399      ;
; 36.226 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.398      ;
; 36.226 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.398      ;
; 36.227 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.397      ;
; 36.227 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.397      ;
; 36.227 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.397      ;
; 36.227 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.397      ;
; 36.228 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.396      ;
; 36.228 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.396      ;
; 36.228 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.396      ;
; 36.229 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.395      ;
; 36.231 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.393      ;
; 36.235 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.389      ;
; 36.283 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.339      ;
; 36.283 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.339      ;
; 36.283 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.339      ;
; 36.283 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.339      ;
; 36.284 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.338      ;
; 36.284 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.055     ; 3.338      ;
; 36.358 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.266      ;
; 36.358 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.266      ;
; 36.358 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.266      ;
; 36.358 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.266      ;
; 36.359 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.265      ;
; 36.359 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.265      ;
; 36.367 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.257      ;
; 36.367 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.257      ;
; 36.367 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.257      ;
; 36.367 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.257      ;
; 36.368 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.256      ;
; 36.368 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.256      ;
; 36.377 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.247      ;
; 36.378 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.246      ;
; 36.378 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.246      ;
; 36.378 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.246      ;
; 36.378 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.246      ;
; 36.379 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.245      ;
; 36.387 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.237      ;
; 36.388 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.236      ;
; 36.389 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.235      ;
; 36.389 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.053     ; 3.235      ;
+--------+-------------------------+------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.279 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.790      ;
; 0.286 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.801      ;
; 0.287 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.797      ;
; 0.288 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.802      ;
; 0.290 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.804      ;
; 0.290 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.804      ;
; 0.299 ; sdram:inst|colStoreNr[0]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.808      ;
; 0.301 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.815      ;
; 0.304 ; sdram:inst|colStoreNr[5]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.813      ;
; 0.306 ; sdram:inst|colLoadNr[4]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.816      ;
; 0.307 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.818      ;
; 0.308 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.822      ;
; 0.310 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.824      ;
; 0.311 ; sdram:inst|pixelOut[9]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.826      ;
; 0.311 ; input_detect:inst2|sync               ; input_detect:inst2|sync                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; input_detect:inst2|hcount[13]         ; input_detect:inst2|hcount[13]                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.311 ; input_detect:inst2|video_active       ; input_detect:inst2|video_active                                                                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.826      ;
; 0.312 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.827      ;
; 0.312 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.826      ;
; 0.312 ; sdram:inst|SdrLdq~_Duplicate_2        ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; input_detect:inst2|sync_level         ; input_detect:inst2|sync_level                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst8|decimator[0]            ; genlock:inst8|decimator[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst8|decimator[1]            ; genlock:inst8|decimator[1]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst8|decimator[2]            ; genlock:inst8|decimator[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; genlock:inst8|artifact_mode           ; genlock:inst8|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.511      ;
; 0.313 ; genlock:inst8|frame[0]                ; genlock:inst8|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.511      ;
; 0.315 ; sdram:inst|colLoadNr[2]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.825      ;
; 0.318 ; genlock:inst8|col_number[1]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.833      ;
; 0.319 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.342      ; 0.830      ;
; 0.319 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.833      ;
; 0.320 ; genlock:inst8|vcount[0]               ; genlock:inst8|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.320 ; genlock:inst8|hcount[0]               ; genlock:inst8|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.519      ;
; 0.323 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.837      ;
; 0.324 ; sdram:inst|colStoreNr[8]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.833      ;
; 0.325 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.839      ;
; 0.329 ; sdram:inst|colStoreNr[1]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.838      ;
; 0.331 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.345      ; 0.845      ;
; 0.331 ; sdram:inst|colStoreNr[2]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.840      ;
; 0.333 ; sdram:inst|colStoreNr[7]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.842      ;
; 0.333 ; genlock:inst8|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.848      ;
; 0.334 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.533      ;
; 0.334 ; sdram:inst|colStoreNr[3]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.843      ;
; 0.336 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.846      ;
; 0.338 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.341      ; 0.848      ;
; 0.342 ; sdram:inst|colStoreNr[6]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.851      ;
; 0.343 ; genlock:inst8|decimator[1]            ; genlock:inst8|decimator[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.542      ;
; 0.347 ; genlock:inst8|hcount[13]              ; genlock:inst8|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.546      ;
; 0.348 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.346      ; 0.863      ;
; 0.357 ; sdram:inst|colStoreNr[4]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.340      ; 0.866      ;
; 0.380 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.579      ;
; 0.381 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.580      ;
; 0.384 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.583      ;
; 0.386 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.585      ;
; 0.386 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.585      ;
; 0.387 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.586      ;
; 0.387 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.586      ;
; 0.388 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[1]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.587      ;
; 0.448 ; genlock:inst8|blue_adc[5]             ; genlock:inst8|pixel_adc[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.646      ;
; 0.450 ; genlock:inst8|red_adc[5]              ; genlock:inst8|pixel_adc[5]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.648      ;
; 0.451 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.650      ;
; 0.454 ; genlock:inst8|red_adc[5]              ; genlock:inst8|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.652      ;
; 0.455 ; genlock:inst8|apple2                  ; genlock:inst8|brown[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.654      ;
; 0.478 ; input_detect:inst2|peak[3]            ; input_detect:inst2|sync_high[3]                                                                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.056      ; 0.678      ;
; 0.487 ; genlock:inst8|red_adc[4]              ; genlock:inst8|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.685      ;
; 0.490 ; genlock:inst8|column[9]               ; genlock:inst8|col_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.689      ;
; 0.491 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.690      ;
; 0.492 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.691      ;
; 0.495 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|refreshDelayCounter[5]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.694      ;
; 0.496 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.695      ;
; 0.497 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.696      ;
; 0.498 ; sdram:inst|refreshDelayCounter[20]    ; sdram:inst|refreshDelayCounter[20]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.498 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.697      ;
; 0.499 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.499 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.698      ;
; 0.501 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.700      ;
; 0.501 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.699      ;
; 0.502 ; genlock:inst8|vcount[11]              ; genlock:inst8|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.701      ;
; 0.503 ; genlock:inst8|vcount[10]              ; genlock:inst8|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; genlock:inst8|vcount[12]              ; genlock:inst8|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; genlock:inst8|vcount[13]              ; genlock:inst8|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.503 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.702      ;
; 0.504 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.703      ;
; 0.511 ; sdram:inst|SdrAddress[7]              ; sdram:inst|SdrAddress[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; genlock:inst8|column[10]              ; genlock:inst8|column[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.511 ; sdram:inst|SdrAddress[15]             ; sdram:inst|SdrAddress[15]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; genlock:inst8|hcount[4]               ; genlock:inst8|hcount[4]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.710      ;
; 0.511 ; genlock:inst8|hcount[2]               ; genlock:inst8|decimator[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 0.709      ;
; 0.512 ; sdram:inst|SdrRoutineSeq[2]           ; sdram:inst|SdrRoutineSeq[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; sdram:inst|SdrRoutineSeq[5]           ; sdram:inst|SdrRoutineSeq[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; genlock:inst8|vcount[6]               ; genlock:inst8|vcount[6]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; genlock:inst8|vcount[3]               ; genlock:inst8|vcount[3]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; sdram:inst|SdrAddress[17]             ; sdram:inst|SdrAddress[17]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; genlock:inst8|hcount[2]               ; genlock:inst8|hcount[2]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
; 0.512 ; genlock:inst8|hcount[12]              ; genlock:inst8|hcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 0.711      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.312 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.312 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.511      ;
; 0.449 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.648      ;
; 0.501 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.699      ;
; 0.501 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.699      ;
; 0.505 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.703      ;
; 0.505 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.703      ;
; 0.513 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.711      ;
; 0.518 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.716      ;
; 0.518 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.716      ;
; 0.519 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.717      ;
; 0.522 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.720      ;
; 0.533 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.731      ;
; 0.538 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.736      ;
; 0.541 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.740      ;
; 0.544 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.742      ;
; 0.545 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.744      ;
; 0.602 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.801      ;
; 0.692 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.891      ;
; 0.710 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.909      ;
; 0.713 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.912      ;
; 0.745 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.943      ;
; 0.754 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.952      ;
; 0.754 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.952      ;
; 0.761 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.959      ;
; 0.762 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.960      ;
; 0.763 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.961      ;
; 0.767 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.965      ;
; 0.769 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.967      ;
; 0.771 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.969      ;
; 0.771 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.969      ;
; 0.775 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 0.974      ;
; 0.778 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.976      ;
; 0.778 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 0.976      ;
; 0.820 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.019      ;
; 0.825 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.024      ;
; 0.831 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.030      ;
; 0.834 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.032      ;
; 0.850 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.048      ;
; 0.851 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.049      ;
; 0.855 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.054      ;
; 0.858 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.056      ;
; 0.858 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.056      ;
; 0.859 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.057      ;
; 0.860 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.059      ;
; 0.867 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.065      ;
; 0.870 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.068      ;
; 0.871 ; vgaout:inst7|hcount[10] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.069      ;
; 0.874 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.072      ;
; 0.874 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.072      ;
; 0.874 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.072      ;
; 0.883 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.082      ;
; 0.888 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.087      ;
; 0.892 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.091      ;
; 0.892 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.091      ;
; 0.905 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.104      ;
; 0.913 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.111      ;
; 0.936 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.135      ;
; 0.948 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.146      ;
; 0.954 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.152      ;
; 0.955 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.154      ;
; 0.959 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.157      ;
; 0.961 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.159      ;
; 0.963 ; vgaout:inst7|hcount[13] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.161      ;
; 0.963 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.161      ;
; 0.963 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.161      ;
; 0.966 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.164      ;
; 0.966 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.165      ;
; 0.969 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.168      ;
; 0.970 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.168      ;
; 0.970 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.168      ;
; 0.973 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.172      ;
; 0.988 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.187      ;
; 0.991 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.190      ;
; 0.999 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.198      ;
; 1.013 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.212      ;
; 1.032 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.231      ;
; 1.043 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.242      ;
; 1.043 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.241      ;
; 1.046 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.245      ;
; 1.050 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.248      ;
; 1.051 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.249      ;
; 1.055 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.253      ;
; 1.056 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.254      ;
; 1.057 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.255      ;
; 1.059 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.257      ;
; 1.059 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.054      ; 1.257      ;
; 1.060 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.259      ;
; 1.060 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.259      ;
; 1.061 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.260      ;
; 1.063 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.262      ;
; 1.065 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.055      ; 1.264      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 7.090 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.058     ; 1.577      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.101 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.068     ; 1.556      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.177 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.056     ; 1.492      ;
; 7.223 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 1.445      ;
; 7.223 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 1.445      ;
; 7.223 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.057     ; 1.445      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.450 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.220      ;
; 7.475 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.195      ;
; 7.519 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.055     ; 1.151      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.829 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.028      ;
; 0.897 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.055      ; 1.096      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 0.937 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.135      ;
; 1.155 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.352      ;
; 1.155 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.352      ;
; 1.155 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.053      ; 1.352      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.190 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.054      ; 1.388      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.220 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.069      ; 1.433      ;
; 1.296 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.052      ; 1.492      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                        ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[2]                                                                               ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[4]                                                                               ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[6]                                                                               ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[7]                                                                               ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[8]                                                                               ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[9]                                                                               ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync                                                                                  ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[13]                                                                         ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[2]                                                                          ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[4]                                                                          ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[7]                                                                          ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[8]                                                                          ;
; 4.107 ; 4.323        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[9]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[0]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[10]                                                                                 ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[11]                                                                                 ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[12]                                                                                 ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[13]                                                                                 ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[1]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[2]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[3]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[4]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[5]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[6]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[7]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[8]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[9]                                                                                  ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[0]                                                                             ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[10]                                                                            ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[11]                                                                            ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[12]                                                                            ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[13]                                                                            ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[1]                                                                             ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[2]                                                                             ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[3]                                                                             ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[4]                                                                             ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[5]                                                                             ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[6]                                                                             ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[7]                                                                             ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[8]                                                                             ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|hcount[9]                                                                             ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[0]                                                                               ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[10]                                                                              ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[11]                                                                              ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[1]                                                                               ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[3]                                                                               ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|peak[5]                                                                               ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[0]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[10]                                                                         ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[11]                                                                         ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[12]                                                                         ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[1]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[3]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[5]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[6]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[0]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[10]                                                                         ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[11]                                                                         ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[12]                                                                         ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[13]                                                                         ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[1]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[2]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[3]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[4]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[5]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[6]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[7]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[8]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_high[9]                                                                          ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_level                                                                            ;
; 4.108 ; 4.324        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|video_active                                                                          ;
; 4.108 ; 4.338        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[0]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[2]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[3]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[4]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[5]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[7]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[0]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[1]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[2]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[3]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[4]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[5]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[6]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[7]                                                                  ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:pixel[0]                                                                    ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:pixel[1]                                                                    ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:pixel[2]                                                                    ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|apple2                                                                                     ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|artifact                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|artifact_mode                                                                              ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[0]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[1]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[3]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[6]                                                                                ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|brown[1]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|brown[7]                                                                                   ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[0]                                                                               ;
; 4.109 ; 4.325        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[1]                                                                               ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.818  ; 9.818        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.856  ; 9.856        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.879  ; 9.879        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.120 ; 10.120       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.144 ; 10.144       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.179 ; 10.179       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.585 ; 19.801       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.586 ; 19.802       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.598 ; 19.828       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.621 ; 19.851       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.695 ; 19.879       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.696 ; 19.880       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.822 ; 19.822       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                   ;
; 19.822 ; 19.822       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                     ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst1|altsyncram_component|auto_generated|ram_block1a0|clk1                                               ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[5]|clk                                                                                       ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[0]|clk                                                                                   ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[1]|clk                                                                                   ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[2]|clk                                                                                   ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[3]|clk                                                                                   ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[4]|clk                                                                                   ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[5]|clk                                                                                   ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[6]|clk                                                                                   ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[7]|clk                                                                                   ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[8]|clk                                                                                   ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|row_number[9]|clk                                                                                   ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|scanline|clk                                                                                        ;
; 19.825 ; 19.825       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|vcount[1]|clk                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.171 ; 4.447 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.351 ; 4.628 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.045 ; 4.283 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 3.921 ; 4.257 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 3.818 ; 4.158 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 3.921 ; 4.257 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.252 ; 3.604 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.336 ; 3.671 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.428 ; 3.769 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.438 ; 3.793 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.351 ; 3.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.251 ; 3.613 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 3.585 ; 3.985 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 3.739 ; 4.149 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 3.680 ; 4.076 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 3.761 ; 4.173 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 3.478 ; 3.833 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 3.649 ; 4.062 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 3.593 ; 3.979 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 3.466 ; 3.795 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP1          ; CLOCK_50   ; 3.439 ; 3.762 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 3.598 ; 3.938 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.284 ; 3.665 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 3.596 ; 3.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 3.945 ; 4.321 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 6.136 ; 6.243 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 2.682 ; 2.841 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -3.270 ; -3.542 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -3.492 ; -3.757 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -3.185 ; -3.421 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -2.639 ; -2.978 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -3.186 ; -3.510 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -3.284 ; -3.606 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -2.640 ; -2.978 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -2.723 ; -3.043 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -2.809 ; -3.135 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -2.819 ; -3.158 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -2.738 ; -3.054 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -2.639 ; -2.986 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -2.959 ; -3.344 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -3.119 ; -3.517 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -3.051 ; -3.431 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -3.139 ; -3.540 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -2.857 ; -3.198 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -3.020 ; -3.415 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.967 ; -3.337 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -2.859 ; -3.178 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP1          ; CLOCK_50   ; -2.820 ; -3.130 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -2.984 ; -3.315 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -2.671 ; -3.036 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -2.971 ; -3.323 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -3.316 ; -3.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -1.530 ; -1.651 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.820 ; -1.961 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.834 ; 2.877 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.835 ; 2.878 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.835 ; 2.878 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.776 ; 2.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.776 ; 2.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.684 ; 2.681 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.686 ; 2.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.683 ; 2.680 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.684 ; 2.681 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.669 ; 2.667 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.776 ; 2.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.766 ; 2.742 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.770 ; 2.746 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.667 ; 2.665 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.683 ; 2.680 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.784 ; 2.760 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.787 ; 2.763 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.771 ; 2.747 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.771 ; 2.747 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.683 ; 2.680 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.665 ; 2.663 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.784 ; 2.760 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.787 ; 2.763 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.787 ; 2.763 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.685 ; 2.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.686 ; 2.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.686 ; 2.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.686 ; 2.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.686 ; 2.683 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.784 ; 2.760 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.682 ; 2.679 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.784 ; 2.760 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.781 ; 2.757 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 2.480 ; 2.522 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 2.481 ; 2.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 2.481 ; 2.523 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 2.312 ; 2.310 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 2.421 ; 2.397 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.331 ; 2.327 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.333 ; 2.329 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.330 ; 2.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.331 ; 2.327 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.314 ; 2.312 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 2.421 ; 2.397 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 2.411 ; 2.387 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 2.415 ; 2.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.312 ; 2.310 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.330 ; 2.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.330 ; 2.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.331 ; 2.327 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 2.429 ; 2.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 2.310 ; 2.308 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 2.416 ; 2.392 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 2.416 ; 2.392 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.330 ; 2.326 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.310 ; 2.308 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 2.429 ; 2.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 2.432 ; 2.408 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 2.432 ; 2.408 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.332 ; 2.328 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 2.429 ; 2.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.329 ; 2.325 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 2.429 ; 2.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 2.426 ; 2.402 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.507 ; 2.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.614 ; 2.539 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.614 ; 2.539 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.517 ; 2.466 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.507 ; 2.467 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.627 ; 2.552 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.630 ; 2.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.630 ; 2.555 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.516 ; 2.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.519 ; 2.468 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.519 ; 2.468 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.520 ; 2.469 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.520 ; 2.469 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.516 ; 2.465 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.520 ; 2.469 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.520 ; 2.469 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.627 ; 2.552 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.154 ; 2.114 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.261 ; 2.186 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.261 ; 2.186 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.166 ; 2.115 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.154 ; 2.114 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.274 ; 2.199 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.277 ; 2.202 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.277 ; 2.202 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.165 ; 2.114 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.165 ; 2.114 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.168 ; 2.117 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.274 ; 2.199 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.496     ; 2.547     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.594     ; 2.669     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.594     ; 2.669     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.497     ; 2.548     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.522     ; 2.562     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.607     ; 2.682     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.610     ; 2.685     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.610     ; 2.685     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.496     ; 2.547     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.499     ; 2.550     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.499     ; 2.550     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.500     ; 2.551     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.500     ; 2.551     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.496     ; 2.547     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.500     ; 2.551     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.500     ; 2.551     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.607     ; 2.682     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 2.144     ; 2.195     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.239     ; 2.314     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.239     ; 2.314     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.145     ; 2.196     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.167     ; 2.207     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.252     ; 2.327     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.255     ; 2.330     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.255     ; 2.330     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.144     ; 2.195     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.144     ; 2.195     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.147     ; 2.198     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.252     ; 2.327     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                                         ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 2.868  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 37.136 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                                         ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.136 ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.186 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary                                     ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 7.660 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+---------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal Summary                                      ;
+---------------------------------------------------+-------+---------------+
; Clock                                             ; Slack ; End Point TNS ;
+---------------------------------------------------+-------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.502 ; 0.000         ;
+---------------------------------------------------+-------+---------------+


+----------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary                           ;
+---------------------------------------------------+--------+---------------+
; Clock                                             ; Slack  ; End Point TNS ;
+---------------------------------------------------+--------+---------------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; 4.114  ; 0.000         ;
; CLOCK_50                                          ; 9.587  ; 0.000         ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; 19.597 ; 0.000         ;
+---------------------------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                            ;
+-------+--------------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                          ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 2.868 ; genlock:inst8|dac_step[1]      ; D1                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.042     ; 1.800      ;
; 2.868 ; genlock:inst8|dac_step[2]      ; D2                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.042     ; 1.800      ;
; 2.869 ; genlock:inst8|dac_step[0]      ; D0                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.041     ; 1.800      ;
; 2.952 ; sdram:inst|SdrDat[6]           ; DRAM_DQ[6]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.727      ;
; 2.952 ; sdram:inst|SdrDat[5]           ; DRAM_DQ[5]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.727      ;
; 2.955 ; sdram:inst|SdrDat[4]           ; DRAM_DQ[4]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.028     ; 1.727      ;
; 2.955 ; sdram:inst|SdrDat[15]          ; DRAM_DQ[15]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.028     ; 1.727      ;
; 2.956 ; sdram:inst|SdrCmd[2]           ; DRAM_RAS_N                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.027     ; 1.727      ;
; 2.956 ; sdram:inst|SdrCmd[1]           ; DRAM_CAS_N                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.027     ; 1.727      ;
; 2.957 ; sdram:inst|SdrCmd[0]           ; DRAM_WE_N                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.026     ; 1.727      ;
; 2.961 ; sdram:inst|SdrAdr[0]           ; DRAM_ADDR[0]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.727      ;
; 2.961 ; sdram:inst|SdrAdr[9]           ; DRAM_ADDR[9]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.022     ; 1.727      ;
; 2.965 ; sdram:inst|SdrDat[0]           ; DRAM_DQ[0]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.018     ; 1.727      ;
; 2.965 ; sdram:inst|SdrDat[1]           ; DRAM_DQ[1]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.018     ; 1.727      ;
; 2.966 ; sdram:inst|SdrAdr[11]          ; DRAM_ADDR[11]                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.017     ; 1.727      ;
; 2.969 ; sdram:inst|SdrAdr[10]          ; DRAM_ADDR[10]                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.014     ; 1.727      ;
; 3.020 ; sdram:inst|SdrAdr[4]           ; DRAM_ADDR[4]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.657      ;
; 3.021 ; sdram:inst|SdrAdr[2]           ; DRAM_ADDR[2]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrAdr[1]           ; DRAM_ADDR[1]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[11]          ; DRAM_DQ[11]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[10]          ; DRAM_DQ[10]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[9]           ; DRAM_DQ[9]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[8]           ; DRAM_DQ[8]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[14]          ; DRAM_DQ[14]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.021 ; sdram:inst|SdrDat[13]          ; DRAM_DQ[13]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.657      ;
; 3.022 ; sdram:inst|SdrBa1              ; DRAM_BA[1]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.657      ;
; 3.022 ; sdram:inst|SdrDat[2]           ; DRAM_DQ[2]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.657      ;
; 3.022 ; sdram:inst|SdrAdr[6]           ; DRAM_ADDR[6]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.657      ;
; 3.022 ; sdram:inst|SdrAdr[5]           ; DRAM_ADDR[5]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.657      ;
; 3.022 ; sdram:inst|SdrAdr[3]           ; DRAM_ADDR[3]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.657      ;
; 3.023 ; sdram:inst|SdrBa0              ; DRAM_BA[0]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.657      ;
; 3.023 ; sdram:inst|SdrDat[7]           ; DRAM_DQ[7]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.657      ;
; 3.024 ; sdram:inst|SdrLdq              ; DRAM_DQM[1]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.029     ; 1.657      ;
; 3.024 ; sdram:inst|SdrLdq~_Duplicate_1 ; DRAM_DQM[0]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.029     ; 1.657      ;
; 3.024 ; sdram:inst|SdrAdr[7]           ; DRAM_ADDR[7]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.029     ; 1.657      ;
; 3.024 ; sdram:inst|SdrDat[12]          ; DRAM_DQ[12]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.029     ; 1.657      ;
; 3.035 ; sdram:inst|SdrAdr[8]           ; DRAM_ADDR[8]                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.021     ; 1.654      ;
; 3.037 ; sdram:inst|SdrAdr[12]          ; DRAM_ADDR[12]                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.019     ; 1.654      ;
; 3.039 ; sdram:inst|SdrDat[3]           ; DRAM_DQ[3]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.017     ; 1.654      ;
; 3.058 ; sdram:inst|SdrDat[6]~en        ; DRAM_DQ[6]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.023     ; 1.629      ;
; 3.058 ; sdram:inst|SdrDat[5]~en        ; DRAM_DQ[5]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.023     ; 1.629      ;
; 3.061 ; sdram:inst|SdrDat[4]~en        ; DRAM_DQ[4]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.020     ; 1.629      ;
; 3.061 ; sdram:inst|SdrDat[15]~en       ; DRAM_DQ[15]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.020     ; 1.629      ;
; 3.071 ; sdram:inst|SdrDat[0]~en        ; DRAM_DQ[0]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.010     ; 1.629      ;
; 3.071 ; sdram:inst|SdrDat[1]~en        ; DRAM_DQ[1]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.010     ; 1.629      ;
; 3.127 ; sdram:inst|SdrDat[3]~en        ; DRAM_DQ[3]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.009     ; 1.574      ;
; 3.128 ; sdram:inst|SdrDat[11]~en       ; DRAM_DQ[11]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.128 ; sdram:inst|SdrDat[10]~en       ; DRAM_DQ[10]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.128 ; sdram:inst|SdrDat[9]~en        ; DRAM_DQ[9]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.128 ; sdram:inst|SdrDat[8]~en        ; DRAM_DQ[8]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.128 ; sdram:inst|SdrDat[14]~en       ; DRAM_DQ[14]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.128 ; sdram:inst|SdrDat[13]~en       ; DRAM_DQ[13]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.033     ; 1.549      ;
; 3.129 ; sdram:inst|SdrDat[2]~en        ; DRAM_DQ[2]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.032     ; 1.549      ;
; 3.130 ; sdram:inst|SdrDat[7]~en        ; DRAM_DQ[7]                       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.031     ; 1.549      ;
; 3.131 ; sdram:inst|SdrDat[12]~en       ; DRAM_DQ[12]                      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -2.030     ; 1.549      ;
; 4.509 ; HSYNC                          ; input_detect:inst2|sync_high[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.179      ;
; 4.573 ; HSYNC                          ; input_detect:inst2|sync_down[5]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.115      ;
; 4.575 ; HSYNC                          ; input_detect:inst2|sync_down[11] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.113      ;
; 4.577 ; HSYNC                          ; input_detect:inst2|sync_down[10] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.111      ;
; 4.579 ; HSYNC                          ; input_detect:inst2|peak[1]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.109      ;
; 4.580 ; HSYNC                          ; input_detect:inst2|peak[3]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.108      ;
; 4.580 ; HSYNC                          ; input_detect:inst2|sync_down[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.108      ;
; 4.580 ; HSYNC                          ; input_detect:inst2|sync_down[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.108      ;
; 4.580 ; HSYNC                          ; input_detect:inst2|sync_down[9]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.108      ;
; 4.581 ; HSYNC                          ; input_detect:inst2|sync_down[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.107      ;
; 4.587 ; HSYNC                          ; input_detect:inst2|peak[5]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.101      ;
; 4.587 ; HSYNC                          ; input_detect:inst2|sync_high[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.101      ;
; 4.589 ; HSYNC                          ; input_detect:inst2|peak[10]      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.099      ;
; 4.590 ; HSYNC                          ; input_detect:inst2|peak[11]      ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.098      ;
; 4.591 ; HSYNC                          ; input_detect:inst2|peak[0]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.097      ;
; 4.596 ; HSYNC                          ; input_detect:inst2|sync_high[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.092      ;
; 4.596 ; HSYNC                          ; input_detect:inst2|sync_high[3]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.092      ;
; 4.596 ; HSYNC                          ; input_detect:inst2|sync_high[11] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.092      ;
; 4.603 ; genlock:inst8|pixel_adc[4]     ; genlock:inst8|pixel_out[7]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 4.067      ;
; 4.607 ; genlock:inst8|pixel_adc[4]     ; genlock:inst8|pixel_out[6]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.047     ; 4.063      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.616 ; HSYNC                          ; input_detect:inst2|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.072      ;
; 4.673 ; HSYNC                          ; input_detect:inst2|sync_down[8]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.015      ;
; 4.674 ; HSYNC                          ; input_detect:inst2|sync          ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.014      ;
; 4.678 ; HSYNC                          ; input_detect:inst2|sync_high[4]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.010      ;
; 4.678 ; HSYNC                          ; input_detect:inst2|sync_high[5]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.010      ;
; 4.678 ; HSYNC                          ; input_detect:inst2|sync_high[6]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.010      ;
; 4.678 ; HSYNC                          ; input_detect:inst2|sync_high[7]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.010      ;
; 4.678 ; HSYNC                          ; input_detect:inst2|sync_high[8]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.010      ;
; 4.678 ; HSYNC                          ; input_detect:inst2|sync_high[9]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.010      ;
; 4.678 ; HSYNC                          ; input_detect:inst2|sync_high[10] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.010      ;
; 4.681 ; HSYNC                          ; input_detect:inst2|sync_down[7]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.007      ;
; 4.683 ; HSYNC                          ; input_detect:inst2|peak[7]       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.005      ;
; 4.684 ; HSYNC                          ; input_detect:inst2|sync_down[4]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; 1.971      ; 4.004      ;
+-------+--------------------------------+----------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                            ;
+--------+-------------------------+------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 37.136 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.497      ;
; 37.136 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.497      ;
; 37.137 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.496      ;
; 37.137 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.496      ;
; 37.137 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.496      ;
; 37.138 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.495      ;
; 37.197 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.437      ;
; 37.197 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.437      ;
; 37.197 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.437      ;
; 37.197 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.437      ;
; 37.197 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.437      ;
; 37.197 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.437      ;
; 37.197 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.437      ;
; 37.197 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.437      ;
; 37.198 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.436      ;
; 37.198 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.436      ;
; 37.198 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.436      ;
; 37.198 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.436      ;
; 37.234 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.398      ;
; 37.238 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.394      ;
; 37.239 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.393      ;
; 37.243 ; vgaout:inst7|hcount[5]  ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.037     ; 2.389      ;
; 37.283 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.351      ;
; 37.283 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.351      ;
; 37.283 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.351      ;
; 37.283 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.351      ;
; 37.284 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.350      ;
; 37.284 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.350      ;
; 37.290 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.343      ;
; 37.290 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.343      ;
; 37.294 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.339      ;
; 37.294 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.339      ;
; 37.295 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.338      ;
; 37.295 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.338      ;
; 37.297 ; vgaout:inst7|hcount[11] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.336      ;
; 37.297 ; vgaout:inst7|hcount[12] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.336      ;
; 37.342 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.292      ;
; 37.342 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.292      ;
; 37.342 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.292      ;
; 37.342 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.292      ;
; 37.343 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.291      ;
; 37.343 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.291      ;
; 37.376 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.257      ;
; 37.380 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.253      ;
; 37.381 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.252      ;
; 37.383 ; vgaout:inst7|hcount[13] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.250      ;
; 37.432 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.202      ;
; 37.432 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.202      ;
; 37.432 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.202      ;
; 37.432 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.202      ;
; 37.433 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.201      ;
; 37.433 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.201      ;
; 37.435 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.198      ;
; 37.439 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.194      ;
; 37.440 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.193      ;
; 37.442 ; vgaout:inst7|hcount[10] ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.191      ;
; 37.489 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.145      ;
; 37.489 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.145      ;
; 37.489 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.145      ;
; 37.489 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.145      ;
; 37.490 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.144      ;
; 37.490 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.144      ;
; 37.490 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.144      ;
; 37.490 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.144      ;
; 37.490 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.144      ;
; 37.490 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.144      ;
; 37.491 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.143      ;
; 37.491 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.143      ;
; 37.525 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.108      ;
; 37.529 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.104      ;
; 37.530 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.103      ;
; 37.532 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.101      ;
; 37.534 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.099      ;
; 37.534 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.099      ;
; 37.534 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.099      ;
; 37.534 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.099      ;
; 37.535 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.098      ;
; 37.535 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.098      ;
; 37.567 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.067      ;
; 37.567 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.067      ;
; 37.567 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.067      ;
; 37.567 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.067      ;
; 37.568 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.066      ;
; 37.568 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.066      ;
; 37.570 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.064      ;
; 37.570 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.064      ;
; 37.570 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.064      ;
; 37.570 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.064      ;
; 37.571 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.063      ;
; 37.571 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|vcount[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.063      ;
; 37.582 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.051      ;
; 37.583 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.050      ;
; 37.586 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.047      ;
; 37.587 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.046      ;
; 37.587 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.046      ;
; 37.588 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.045      ;
; 37.589 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.044      ;
; 37.590 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|vcount[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.036     ; 2.043      ;
; 37.620 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.014      ;
; 37.620 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|vcount[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 39.682       ; -0.035     ; 2.014      ;
+--------+-------------------------+------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                                                                                                             ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                                                                                                   ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.136 ; sdram:inst|colLoadNr[7]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.463      ;
; 0.136 ; sdram:inst|pixelOut[0]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.465      ;
; 0.141 ; sdram:inst|pixelOut[12]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.468      ;
; 0.142 ; sdram:inst|pixelOut[10]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.469      ;
; 0.144 ; sdram:inst|pixelOut[6]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.471      ;
; 0.146 ; sdram:inst|colLoadNr[0]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.471      ;
; 0.148 ; sdram:inst|colStoreNr[0]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.476      ;
; 0.149 ; sdram:inst|colStoreNr[5]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.477      ;
; 0.150 ; sdram:inst|colLoadNr[3]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.477      ;
; 0.150 ; sdram:inst|pixelOut[8]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.477      ;
; 0.151 ; sdram:inst|colLoadNr[4]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.476      ;
; 0.153 ; sdram:inst|pixelOut[9]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.482      ;
; 0.154 ; sdram:inst|pixelOut[1]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.481      ;
; 0.154 ; sdram:inst|pixelOut[3]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.481      ;
; 0.155 ; sdram:inst|pixelOut[5]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.482      ;
; 0.156 ; sdram:inst|pixelOut[14]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.483      ;
; 0.157 ; sdram:inst|pixelOut[7]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.486      ;
; 0.158 ; sdram:inst|colLoadNr[2]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.483      ;
; 0.159 ; sdram:inst|pixelOut[2]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.486      ;
; 0.159 ; sdram:inst|pixelOut[4]                ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.486      ;
; 0.160 ; sdram:inst|colLoadNr[8]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.487      ;
; 0.160 ; sdram:inst|pixelOut[13]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.487      ;
; 0.162 ; sdram:inst|colStoreNr[8]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.490      ;
; 0.163 ; sdram:inst|pixelOut[11]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.223      ; 0.490      ;
; 0.164 ; sdram:inst|colStoreNr[1]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.492      ;
; 0.165 ; sdram:inst|colStoreNr[2]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.493      ;
; 0.166 ; sdram:inst|colStoreNr[3]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.494      ;
; 0.166 ; sdram:inst|colStoreNr[7]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.494      ;
; 0.168 ; genlock:inst8|col_number[1]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.498      ;
; 0.169 ; sdram:inst|colLoadNr[1]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.221      ; 0.494      ;
; 0.173 ; sdram:inst|colStoreNr[6]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.501      ;
; 0.176 ; sdram:inst|colLoadNr[5]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.220      ; 0.500      ;
; 0.176 ; sdram:inst|pixelOut[15]               ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.225      ; 0.505      ;
; 0.176 ; genlock:inst8|col_number[0]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.506      ;
; 0.178 ; sdram:inst|colStoreNr[4]              ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.224      ; 0.506      ;
; 0.185 ; input_detect:inst2|sync_level         ; input_detect:inst2|sync_level                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.307      ;
; 0.186 ; sdram:inst|SdrLdq~_Duplicate_2        ; sdram:inst|SdrLdq~_Duplicate_2                                                                            ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; input_detect:inst2|sync               ; input_detect:inst2|sync                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; input_detect:inst2|hcount[13]         ; input_detect:inst2|hcount[13]                                                                             ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; input_detect:inst2|video_active       ; input_detect:inst2|video_active                                                                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Init ; sdram:inst|SdrRoutine.SdrRoutine_Init                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_Idle                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|load_req                 ; vgaout:inst7|load_req                                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; sdram:inst|SdrRoutine.SdrRoutine_Null ; sdram:inst|SdrRoutine.SdrRoutine_Null                                                                     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst8|frame[0]                ; genlock:inst8|frame[0]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst8|decimator[0]            ; genlock:inst8|decimator[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst8|decimator[1]            ; genlock:inst8|decimator[1]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst8|decimator[2]            ; genlock:inst8|decimator[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; genlock:inst8|artifact_mode           ; genlock:inst8|artifact_mode                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.307      ;
; 0.194 ; genlock:inst8|vcount[0]               ; genlock:inst8|vcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.194 ; genlock:inst8|hcount[0]               ; genlock:inst8|hcount[0]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.314      ;
; 0.196 ; sdram:inst|SdrRoutineSeq[11]          ; sdram:inst|SdrRoutineSeq[11]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.317      ;
; 0.204 ; genlock:inst8|decimator[1]            ; genlock:inst8|decimator[2]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.324      ;
; 0.205 ; genlock:inst8|hcount[13]              ; genlock:inst8|hcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.325      ;
; 0.222 ; sdram:inst|SdrRoutine.SdrRoutine_Idle ; sdram:inst|SdrRoutine.SdrRoutine_LoadRow                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.342      ;
; 0.226 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.346      ;
; 0.228 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[6]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.348      ;
; 0.229 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.349      ;
; 0.230 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[0]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.350      ;
; 0.230 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[4]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.350      ;
; 0.231 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[3]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.351      ;
; 0.232 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[1]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.352      ;
; 0.259 ; sdram:inst|refreshDelayCounter[23]    ; sdram:inst|refreshDelayCounter[23]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.380      ;
; 0.265 ; input_detect:inst2|peak[3]            ; input_detect:inst2|sync_high[3]                                                                           ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.386      ;
; 0.268 ; genlock:inst8|apple2                  ; genlock:inst8|brown[1]                                                                                    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.389      ;
; 0.271 ; genlock:inst8|blue_adc[5]             ; genlock:inst8|pixel_adc[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.391      ;
; 0.272 ; genlock:inst8|red_adc[5]              ; genlock:inst8|pixel_adc[5]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.392      ;
; 0.275 ; genlock:inst8|red_adc[5]              ; genlock:inst8|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.395      ;
; 0.279 ; genlock:inst8|column[9]               ; genlock:inst8|col_number[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.399      ;
; 0.279 ; genlock:inst8|red_adc[4]              ; genlock:inst8|pixel_adc[6]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.399      ;
; 0.286 ; genlock:inst8|deinterlace             ; genlock:inst8|row_number[8]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.405      ;
; 0.290 ; sdram:inst|refreshDelayCounter[11]    ; sdram:inst|refreshDelayCounter[11]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.411      ;
; 0.291 ; sdram:inst|refreshDelayCounter[15]    ; sdram:inst|refreshDelayCounter[15]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.412      ;
; 0.292 ; genlock:inst8|col_number[3]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.622      ;
; 0.293 ; sdram:inst|refreshDelayCounter[4]     ; sdram:inst|refreshDelayCounter[4]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; sdram:inst|refreshDelayCounter[5]     ; sdram:inst|refreshDelayCounter[5]                                                                         ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; sdram:inst|refreshDelayCounter[14]    ; sdram:inst|refreshDelayCounter[14]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; sdram:inst|refreshDelayCounter[20]    ; sdram:inst|refreshDelayCounter[20]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; sdram:inst|refreshDelayCounter[22]    ; sdram:inst|refreshDelayCounter[22]                                                                        ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; genlock:inst8|pixel_out[5]            ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.230      ; 0.628      ;
; 0.295 ; sdram:inst|SdrAddress[6]              ; sdram:inst|colLoadNr[6]                                                                                   ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.038      ; 0.417      ;
; 0.295 ; sdram:inst|SdrAddress[11]             ; sdram:inst|SdrAddress[11]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; genlock:inst8|hcount[2]               ; genlock:inst8|decimator[0]                                                                                ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.414      ;
; 0.296 ; sdram:inst|SdrAddress[9]              ; sdram:inst|SdrAddress[9]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.417      ;
; 0.298 ; sdram:inst|SdrRoutineSeq[9]           ; sdram:inst|SdrRoutineSeq[9]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; sdram:inst|SdrRoutineSeq[10]          ; sdram:inst|SdrRoutineSeq[10]                                                                              ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; sdram:inst|SdrAddress[10]             ; sdram:inst|SdrAddress[10]                                                                                 ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.419      ;
; 0.298 ; genlock:inst8|col_number[8]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.628      ;
; 0.300 ; genlock:inst8|vcount[10]              ; genlock:inst8|vcount[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; genlock:inst8|vcount[11]              ; genlock:inst8|vcount[11]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; genlock:inst8|vcount[12]              ; genlock:inst8|vcount[12]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.300 ; genlock:inst8|vcount[13]              ; genlock:inst8|vcount[13]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.420      ;
; 0.301 ; genlock:inst8|col_number[5]           ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.226      ; 0.631      ;
; 0.304 ; sdram:inst|SdrRoutineSeq[5]           ; sdram:inst|SdrRoutineSeq[5]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; sdram:inst|SdrAddress[7]              ; sdram:inst|SdrAddress[7]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.304 ; genlock:inst8|column[10]              ; genlock:inst8|column[10]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.424      ;
; 0.304 ; sdram:inst|colStoreNr[1]              ; sdram:inst|colStoreNr[1]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.425      ;
; 0.305 ; sdram:inst|SdrRoutineSeq[2]           ; sdram:inst|SdrRoutineSeq[2]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; sdram:inst|SdrRoutineSeq[7]           ; sdram:inst|SdrRoutineSeq[7]                                                                               ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
; 0.305 ; sdram:inst|SdrAddress[5]              ; sdram:inst|SdrAddress[5]                                                                                  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.037      ; 0.426      ;
+-------+---------------------------------------+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                    ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.186 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.186 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.307      ;
; 0.271 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.392      ;
; 0.296 ; vgaout:inst7|hcount[13] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.416      ;
; 0.298 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.418      ;
; 0.299 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.419      ;
; 0.300 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.420      ;
; 0.306 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.426      ;
; 0.307 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.427      ;
; 0.309 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.429      ;
; 0.310 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.430      ;
; 0.312 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.432      ;
; 0.316 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.436      ;
; 0.318 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.438      ;
; 0.322 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.443      ;
; 0.323 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.443      ;
; 0.328 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.448      ;
; 0.364 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.484      ;
; 0.399 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.520      ;
; 0.408 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[6] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.528      ;
; 0.425 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.546      ;
; 0.447 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.567      ;
; 0.457 ; vgaout:inst7|hcount[12] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.577      ;
; 0.458 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.578      ;
; 0.458 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.578      ;
; 0.459 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|videov        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.581      ;
; 0.461 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.581      ;
; 0.465 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.585      ;
; 0.467 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.467 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.587      ;
; 0.470 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.590      ;
; 0.470 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.590      ;
; 0.473 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.593      ;
; 0.473 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.593      ;
; 0.474 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.595      ;
; 0.479 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.600      ;
; 0.494 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.614      ;
; 0.496 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.617      ;
; 0.508 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.628      ;
; 0.508 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.628      ;
; 0.510 ; vgaout:inst7|hcount[11] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.630      ;
; 0.511 ; vgaout:inst7|vcount[6]  ; vgaout:inst7|row_number[5] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.631      ;
; 0.522 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.642      ;
; 0.522 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.642      ;
; 0.524 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.644      ;
; 0.524 ; vgaout:inst7|hcount[10] ; vgaout:inst7|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.644      ;
; 0.525 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.645      ;
; 0.530 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.650      ;
; 0.533 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.653      ;
; 0.534 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.654      ;
; 0.536 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.656      ;
; 0.536 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.656      ;
; 0.539 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.659      ;
; 0.539 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.659      ;
; 0.542 ; vgaout:inst7|hcount[10] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.662      ;
; 0.548 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.669      ;
; 0.559 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.680      ;
; 0.566 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.686      ;
; 0.566 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[7] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.686      ;
; 0.569 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.689      ;
; 0.578 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.698      ;
; 0.585 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.705      ;
; 0.587 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.707      ;
; 0.588 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.708      ;
; 0.591 ; vgaout:inst7|hcount[1]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.711      ;
; 0.592 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|vsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.713      ;
; 0.593 ; vgaout:inst7|hcount[13] ; vgaout:inst7|videoh        ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.713      ;
; 0.596 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.716      ;
; 0.597 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.717      ;
; 0.599 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.719      ;
; 0.599 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.719      ;
; 0.600 ; vgaout:inst7|hcount[6]  ; vgaout:inst7|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.720      ;
; 0.602 ; vgaout:inst7|hcount[2]  ; vgaout:inst7|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.722      ;
; 0.603 ; vgaout:inst7|hcount[9]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.723      ;
; 0.605 ; vgaout:inst7|hcount[0]  ; vgaout:inst7|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.725      ;
; 0.610 ; vgaout:inst7|hcount[3]  ; vgaout:inst7|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.730      ;
; 0.611 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[3] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.732      ;
; 0.614 ; vgaout:inst7|vcount[2]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.735      ;
; 0.618 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|row_number[4] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.738      ;
; 0.620 ; vgaout:inst7|vcount[5]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.740      ;
; 0.622 ; vgaout:inst7|vcount[3]  ; vgaout:inst7|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.742      ;
; 0.628 ; vgaout:inst7|vcount[8]  ; vgaout:inst7|row_number[8] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.749      ;
; 0.631 ; vgaout:inst7|hcount[8]  ; vgaout:inst7|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.751      ;
; 0.632 ; vgaout:inst7|vcount[9]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.753      ;
; 0.632 ; vgaout:inst7|vcount[7]  ; vgaout:inst7|row_number[9] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.752      ;
; 0.635 ; vgaout:inst7|vcount[4]  ; vgaout:inst7|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.755      ;
; 0.639 ; vgaout:inst7|hcount[7]  ; vgaout:inst7|hsync         ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.759      ;
; 0.643 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.764      ;
; 0.644 ; vgaout:inst7|hcount[4]  ; vgaout:inst7|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.764      ;
; 0.646 ; vgaout:inst7|vcount[0]  ; vgaout:inst7|row_number[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.036      ; 0.766      ;
; 0.646 ; vgaout:inst7|vcount[1]  ; vgaout:inst7|row_number[2] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000        ; 0.037      ; 0.767      ;
+-------+-------------------------+----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                            ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.660 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.044     ; 1.013      ;
; 7.663 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 1.016      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.723 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.958      ;
; 7.752 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.928      ;
; 7.752 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.928      ;
; 7.752 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.928      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.902 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.037     ; 0.778      ;
; 7.931 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.038     ; 0.748      ;
; 7.953 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 8.730        ; -0.036     ; 0.728      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                             ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; Slack ; From Node              ; To Node                     ; Launch Clock                                      ; Latch Clock                                       ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+
; 0.502 ; genlock:inst8|hblank   ; genlock:inst8|artifact_mode ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.622      ;
; 0.549 ; sdram:inst|rowStoreAck ; genlock:inst8|store_req     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.668      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.556 ; genlock:inst8|vblank   ; genlock:inst8|vcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.675      ;
; 0.682 ; genlock:inst8|hblank   ; genlock:inst8|decimator[0]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.801      ;
; 0.682 ; genlock:inst8|hblank   ; genlock:inst8|decimator[1]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.801      ;
; 0.682 ; genlock:inst8|hblank   ; genlock:inst8|decimator[2]  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.801      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[11]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[12]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.695 ; genlock:inst8|hblank   ; genlock:inst8|hcount[13]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.036      ; 0.815      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[0]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[1]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[2]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[3]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[4]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[5]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[6]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[7]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[8]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[9]     ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.732 ; genlock:inst8|hblank   ; genlock:inst8|column[10]    ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.048      ; 0.864      ;
; 0.787 ; sdram:inst|rowLoadAck  ; vgaout:inst7|load_req       ; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000        ; 0.035      ; 0.906      ;
+-------+------------------------+-----------------------------+---------------------------------------------------+---------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[0]'                                                                                                                                         ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 4.114 ; 4.344        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_address_reg0  ;
; 4.115 ; 4.345        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~portb_address_reg0  ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 4.116 ; 4.346        ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; ram:inst4|altsyncram:altsyncram_component|altsyncram_q6o1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[2]                                                                           ;
; 4.146 ; 4.362        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; input_detect:inst2|sync_down[9]                                                                           ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[0]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[1]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[2]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[3]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[4]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:a_pixel[6]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[0]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[1]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[2]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[3]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:c_pixel[4]                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:pixel[0]                                                                     ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:pixel[1]                                                                     ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|\process_pixel:pixel[2]                                                                     ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[0]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[1]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[2]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[3]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|blue_adc[6]                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|brown[7]                                                                                    ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[0]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[1]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[2]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[3]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[4]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[5]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[6]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[7]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[8]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|col_number[9]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[0]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[10]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[1]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[2]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[3]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[4]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[5]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[6]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[7]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[8]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|column[9]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[0]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[1]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|decimator[2]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|deinterlace                                                                                 ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|frame[0]                                                                                    ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[0]                                                                              ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[3]                                                                              ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[5]                                                                              ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|front_porch[6]                                                                              ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[0]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[1]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[2]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[3]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|green_adc[6]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[0]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[10]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[11]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[12]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[13]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[1]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[2]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[3]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[4]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[5]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[6]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[7]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[8]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|hcount[9]                                                                                   ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|magenta[3]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[0]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[1]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[2]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[3]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|pixel_out[4]                                                                                ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[0]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[1]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[2]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[3]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|red_adc[6]                                                                                  ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[0]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[1]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[2]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[3]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[4]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[5]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[6]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|row_number[7]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|shrink                                                                                      ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[1]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|top_border[4]                                                                               ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vblank                                                                                      ;
; 4.147 ; 4.363        ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[0] ; Rise       ; genlock:inst8|vcount[0]                                                                                   ;
+-------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'CLOCK_50'                                                                                            ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                      ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 9.587  ; 9.587        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 9.621  ; 9.621        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 9.631  ; 9.631        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~input|i                                            ;
; 10.369 ; 10.369       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|inclk[0]         ;
; 10.379 ; 10.379       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~input|o                                            ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[1]           ;
; 10.412 ; 10.412       ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; inst6|altpll_component|auto_generated|pll1|observablevcoout ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                    ;
+--------+--------------+----------------+------------------+----------+------------+-------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'inst6|altpll_component|auto_generated|pll1|clk[1]'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                             ; Clock Edge ; Target                                                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+
; 19.597 ; 19.827       ; 0.230          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.622 ; 19.852       ; 0.230          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; ram2:inst1|altsyncram:altsyncram_component|altsyncram_0ak1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.623 ; 19.839       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.624 ; 19.840       ; 0.216          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|deinterlace                                                                                  ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[0]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[10]                                                                                   ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[11]                                                                                   ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[12]                                                                                   ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[13]                                                                                   ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[1]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[2]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[3]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[4]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[6]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[7]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[0]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[3]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[4]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[5]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[6]                                                                                    ;
; 19.657 ; 19.841       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[7]                                                                                    ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[5]                                                                                    ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[8]                                                                                    ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hcount[9]                                                                                    ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|hsync                                                                                        ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[0]                                                                                ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[1]                                                                                ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[2]                                                                                ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[3]                                                                                ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[4]                                                                                ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[5]                                                                                ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[6]                                                                                ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[7]                                                                                ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[8]                                                                                ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|row_number[9]                                                                                ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|scanline                                                                                     ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[1]                                                                                    ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[2]                                                                                    ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[8]                                                                                    ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vcount[9]                                                                                    ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|video_active                                                                                 ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videoh                                                                                       ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|videov                                                                                       ;
; 19.658 ; 19.842       ; 0.184          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; vgaout:inst7|vsync                                                                                        ;
; 19.836 ; 19.836       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|inclk[0]                                   ;
; 19.836 ; 19.836       ; 0.000          ; High Pulse Width ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst6|altpll_component|auto_generated|wire_pll1_clk[1]~clkctrl|outclk                                     ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|scanline|clk                                                                                        ;
; 19.836 ; 19.836       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|video_active|clk                                                                                    ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst1|altsyncram_component|auto_generated|ram_block1a0|clk1                                               ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|deinterlace|clk                                                                                     ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[0]|clk                                                                                       ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[10]|clk                                                                                      ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[11]|clk                                                                                      ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[12]|clk                                                                                      ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[13]|clk                                                                                      ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[1]|clk                                                                                       ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[2]|clk                                                                                       ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[3]|clk                                                                                       ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[4]|clk                                                                                       ;
; 19.837 ; 19.837       ; 0.000          ; Low Pulse Width  ; inst6|altpll_component|auto_generated|pll1|clk[1] ; Rise       ; inst7|hcount[5]|clk                                                                                       ;
+--------+--------------+----------------+------------------+---------------------------------------------------+------------+-----------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 2.925 ; 3.250 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 3.006 ; 3.342 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 2.827 ; 3.118 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 2.600 ; 3.256 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 2.542 ; 3.184 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 2.600 ; 3.256 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 2.198 ; 2.809 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 2.250 ; 2.851 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 2.300 ; 2.906 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 2.306 ; 2.913 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 2.261 ; 2.860 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 2.198 ; 2.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 2.415 ; 3.077 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 2.498 ; 3.144 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 2.471 ; 3.141 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 2.528 ; 3.178 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 2.337 ; 2.963 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 2.452 ; 3.112 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 2.421 ; 3.073 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 2.307 ; 2.898 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP1          ; CLOCK_50   ; 2.297 ; 2.901 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 2.392 ; 3.000 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 2.219 ; 2.850 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 2.406 ; 3.059 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 2.612 ; 3.263 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 3.980 ; 4.270 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 1.788 ; 2.064 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -2.344 ; -2.629 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.467 ; -2.759 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -2.266 ; -2.532 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.795 ; -2.390 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -2.123 ; -2.750 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -2.180 ; -2.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.796 ; -2.390 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.844 ; -2.431 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.892 ; -2.484 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.898 ; -2.490 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.854 ; -2.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.795 ; -2.395 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -2.004 ; -2.648 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -2.088 ; -2.723 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -2.058 ; -2.709 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -2.118 ; -2.756 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.930 ; -2.539 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -2.040 ; -2.681 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.010 ; -2.644 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.902 ; -2.486 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP1          ; CLOCK_50   ; -1.891 ; -2.479 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.986 ; -2.584 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.816 ; -2.429 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.996 ; -2.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -2.198 ; -2.838 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -1.082 ; -1.336 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.239 ; -1.500 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 1.907 ; 1.923 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 1.908 ; 1.924 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 1.908 ; 1.924 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.812 ; 1.831 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.812 ; 1.831 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.769 ; 1.772 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.765 ; 1.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.757 ; 1.756 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.812 ; 1.831 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.804 ; 1.823 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.807 ; 1.826 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 1.755 ; 1.754 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 1.766 ; 1.769 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.817 ; 1.836 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.821 ; 1.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.808 ; 1.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.808 ; 1.827 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.767 ; 1.770 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.753 ; 1.752 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.818 ; 1.837 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.821 ; 1.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.821 ; 1.840 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.766 ; 1.769 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.765 ; 1.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 1.768 ; 1.771 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 1.818 ; 1.837 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 1.765 ; 1.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 1.765 ; 1.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 1.765 ; 1.768 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.817 ; 1.836 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.816 ; 1.835 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.513 ; 1.513 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.528 ; 1.531 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.515 ; 1.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.563 ; 1.583 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.565 ; 1.585 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 1.513 ; 1.513 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.575 ; 1.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.511 ; 1.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.567 ; 1.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.567 ; 1.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.511 ; 1.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.576 ; 1.596 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.579 ; 1.599 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.579 ; 1.599 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 1.576 ; 1.596 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.575 ; 1.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.574 ; 1.594 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Output Enable Times                                                                                        ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.633 ; 1.620 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.689 ; 1.688 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.689 ; 1.688 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.644 ; 1.630 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.633 ; 1.620 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.699 ; 1.698 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.702 ; 1.701 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.702 ; 1.701 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.643 ; 1.629 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.642 ; 1.628 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.645 ; 1.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.699 ; 1.698 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.392 ; 1.379 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.449 ; 1.448 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.449 ; 1.448 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.403 ; 1.389 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.392 ; 1.379 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.458 ; 1.457 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.461 ; 1.460 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.461 ; 1.460 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.403 ; 1.389 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.404 ; 1.390 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.405 ; 1.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.405 ; 1.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.405 ; 1.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.401 ; 1.387 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.405 ; 1.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.405 ; 1.391 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.458 ; 1.457 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                                               ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.647     ; 1.661     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.720     ; 1.721     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.720     ; 1.721     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.649     ; 1.663     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.652     ; 1.665     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.730     ; 1.731     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.733     ; 1.734     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.733     ; 1.734     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.648     ; 1.662     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.647     ; 1.661     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.650     ; 1.664     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.730     ; 1.731     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                                       ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+
; DRAM_DQ[*]   ; CLOCK_50   ; 1.406     ; 1.420     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 1.479     ; 1.480     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 1.479     ; 1.480     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 1.408     ; 1.422     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 1.410     ; 1.423     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 1.488     ; 1.489     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 1.491     ; 1.492     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 1.491     ; 1.492     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 1.408     ; 1.422     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 1.409     ; 1.423     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 1.410     ; 1.424     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 1.410     ; 1.424     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 1.410     ; 1.424     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 1.406     ; 1.420     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 1.410     ; 1.424     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 1.410     ; 1.424     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 1.488     ; 1.489     ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-----------+-----------+------------+---------------------------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                            ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Clock                                              ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack                                   ; 0.409  ; 0.136 ; 6.902    ; 0.502   ; 4.102               ;
;  CLOCK_50                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 9.587               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.409  ; 0.136 ; 6.902    ; 0.502   ; 4.102               ;
;  inst6|altpll_component|auto_generated|pll1|clk[1] ; 35.176 ; 0.186 ; N/A      ; N/A     ; 19.585              ;
; Design-wide TNS                                    ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  CLOCK_50                                          ; N/A    ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[0] ; 0.000  ; 0.000 ; 0.000    ; 0.000   ; 0.000               ;
;  inst6|altpll_component|auto_generated|pll1|clk[1] ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+----------------------------------------------------+--------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; 4.784 ; 5.166 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; 4.963 ; 5.358 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; 4.646 ; 4.970 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; 4.504 ; 4.955 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; 4.377 ; 4.815 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; 4.504 ; 4.955 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; 3.763 ; 4.223 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; 3.855 ; 4.305 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; 3.959 ; 4.405 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; 3.970 ; 4.440 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; 3.868 ; 4.317 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; 3.769 ; 4.231 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; 4.127 ; 4.649 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; 4.296 ; 4.802 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; 4.227 ; 4.750 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; 4.314 ; 4.834 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; 4.013 ; 4.466 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; 4.192 ; 4.732 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; 4.140 ; 4.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; 4.006 ; 4.431 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP1          ; CLOCK_50   ; 3.958 ; 4.399 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; 4.142 ; 4.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; 3.800 ; 4.285 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; 4.144 ; 4.624 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; 4.511 ; 5.015 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; 6.825 ; 6.944 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; 3.023 ; 3.149 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                   ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+
; DIFFB        ; CLOCK_50   ; -2.344 ; -2.629 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFG        ; CLOCK_50   ; -2.467 ; -2.759 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DIFFR        ; CLOCK_50   ; -2.266 ; -2.532 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]   ; CLOCK_50   ; -1.795 ; -2.390 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]  ; CLOCK_50   ; -2.123 ; -2.750 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]  ; CLOCK_50   ; -2.180 ; -2.819 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]  ; CLOCK_50   ; -1.796 ; -2.390 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]  ; CLOCK_50   ; -1.844 ; -2.431 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]  ; CLOCK_50   ; -1.892 ; -2.484 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]  ; CLOCK_50   ; -1.898 ; -2.490 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]  ; CLOCK_50   ; -1.854 ; -2.439 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]  ; CLOCK_50   ; -1.795 ; -2.395 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]  ; CLOCK_50   ; -2.004 ; -2.648 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]  ; CLOCK_50   ; -2.088 ; -2.723 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10] ; CLOCK_50   ; -2.058 ; -2.709 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11] ; CLOCK_50   ; -2.118 ; -2.756 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12] ; CLOCK_50   ; -1.930 ; -2.539 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13] ; CLOCK_50   ; -2.040 ; -2.681 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14] ; CLOCK_50   ; -2.010 ; -2.644 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15] ; CLOCK_50   ; -1.902 ; -2.486 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP1          ; CLOCK_50   ; -1.891 ; -2.479 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP2          ; CLOCK_50   ; -1.986 ; -2.584 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP3          ; CLOCK_50   ; -1.816 ; -2.429 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP4          ; CLOCK_50   ; -1.996 ; -2.631 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; FP7          ; CLOCK_50   ; -2.198 ; -2.838 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; HSYNC        ; CLOCK_50   ; -1.082 ; -1.336 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; VSYNC        ; CLOCK_50   ; -1.239 ; -1.500 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+--------------+------------+--------+--------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                        ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 3.144 ; 3.209 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 3.145 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 3.145 ; 3.210 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 3.070 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 3.070 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 2.997 ; 2.969 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 2.974 ; 2.952 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 3.070 ; 3.041 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 3.061 ; 3.032 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 3.064 ; 3.035 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 2.972 ; 2.950 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 3.067 ; 3.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 3.067 ; 3.038 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 2.994 ; 2.966 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 2.970 ; 2.948 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 3.081 ; 3.052 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 2.993 ; 2.965 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 2.995 ; 2.967 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 2.996 ; 2.968 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 2.992 ; 2.964 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 3.079 ; 3.050 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 3.075 ; 3.046 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                                   ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+
; D0             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D1             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; D2             ; CLOCK_50   ; 1.666 ; 1.682 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_ADDR[*]   ; CLOCK_50   ; 1.513 ; 1.513 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[0]  ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[1]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[2]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[3]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[4]  ; CLOCK_50   ; 1.528 ; 1.531 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[5]  ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[6]  ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[7]  ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[8]  ; CLOCK_50   ; 1.515 ; 1.515 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[9]  ; CLOCK_50   ; 1.571 ; 1.591 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[10] ; CLOCK_50   ; 1.563 ; 1.583 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[11] ; CLOCK_50   ; 1.565 ; 1.585 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_ADDR[12] ; CLOCK_50   ; 1.513 ; 1.513 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_BA[*]     ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[0]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_BA[1]    ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_CAS_N     ; CLOCK_50   ; 1.575 ; 1.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQ[*]     ; CLOCK_50   ; 1.511 ; 1.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[0]    ; CLOCK_50   ; 1.567 ; 1.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[1]    ; CLOCK_50   ; 1.567 ; 1.587 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[2]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[3]    ; CLOCK_50   ; 1.511 ; 1.511 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[4]    ; CLOCK_50   ; 1.576 ; 1.596 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[5]    ; CLOCK_50   ; 1.579 ; 1.599 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[6]    ; CLOCK_50   ; 1.579 ; 1.599 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[7]    ; CLOCK_50   ; 1.525 ; 1.528 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[8]    ; CLOCK_50   ; 1.526 ; 1.529 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[9]    ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[10]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[11]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[12]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[13]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[14]   ; CLOCK_50   ; 1.527 ; 1.530 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQ[15]   ; CLOCK_50   ; 1.576 ; 1.596 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_DQM[*]    ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[0]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
;  DRAM_DQM[1]   ; CLOCK_50   ; 1.523 ; 1.526 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_RAS_N     ; CLOCK_50   ; 1.575 ; 1.595 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
; DRAM_WE_N      ; CLOCK_50   ; 1.574 ; 1.594 ; Rise       ; inst6|altpll_component|auto_generated|pll1|clk[0] ;
+----------------+------------+-------+-------+------------+---------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; DRAM_CLK      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CKE      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CS_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_RAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_CAS_N    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_WE_N     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D0            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D1            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; D2            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB0         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAB1         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAR2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAG2         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAVS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; VGAHS         ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_BA[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; FP5                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP6                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[15]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[14]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[13]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[12]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[11]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[10]             ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[9]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[8]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[7]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[6]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[5]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[4]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[3]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[2]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[1]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DRAM_DQ[0]              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DIFFB                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFBn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFG                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFGn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFR                   ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; DIFFRn                  ; Bus LVDS     ; 2000 ps         ; 2000 ps         ;
; CLOCK_50                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP0                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; HSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP4                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; VSYNC                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP7                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP3                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP1                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; FP2                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.33 V              ; -0.00616 V          ; 0.191 V                              ; 0.099 V                              ; 2.83e-09 s                  ; 2.56e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.33 V             ; -0.00616 V         ; 0.191 V                             ; 0.099 V                             ; 2.83e-09 s                 ; 2.56e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.54e-08 V                   ; 2.36 V              ; -0.0183 V           ; 0.152 V                              ; 0.119 V                              ; 6.58e-10 s                  ; 7.86e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.54e-08 V                  ; 2.36 V             ; -0.0183 V          ; 0.152 V                             ; 0.119 V                             ; 6.58e-10 s                 ; 7.86e-10 s                 ; No                        ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.39 V              ; -0.0265 V           ; 0.2 V                                ; 0.033 V                              ; 2.94e-10 s                  ; 3.12e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.39 V             ; -0.0265 V          ; 0.2 V                               ; 0.033 V                             ; 2.94e-10 s                 ; 3.12e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.95e-09 V                   ; 2.38 V              ; -0.016 V            ; 0.22 V                               ; 0.025 V                              ; 3.06e-10 s                  ; 3.3e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.95e-09 V                  ; 2.38 V             ; -0.016 V           ; 0.22 V                              ; 0.025 V                             ; 3.06e-10 s                 ; 3.3e-10 s                  ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.44e-09 V                   ; 2.38 V              ; -0.0145 V           ; 0.169 V                              ; 0.026 V                              ; 4.83e-10 s                  ; 4.71e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.44e-09 V                  ; 2.38 V             ; -0.0145 V          ; 0.169 V                             ; 0.026 V                             ; 4.83e-10 s                 ; 4.71e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.45e-09 V                   ; 2.38 V              ; -0.0609 V           ; 0.148 V                              ; 0.095 V                              ; 2.82e-10 s                  ; 2.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.45e-09 V                  ; 2.38 V             ; -0.0609 V          ; 0.148 V                             ; 0.095 V                             ; 2.82e-10 s                 ; 2.59e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.61e-09 V                   ; 2.38 V              ; -0.00274 V          ; 0.141 V                              ; 0.006 V                              ; 4.7e-10 s                   ; 6.02e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.61e-09 V                  ; 2.38 V             ; -0.00274 V         ; 0.141 V                             ; 0.006 V                             ; 4.7e-10 s                  ; 6.02e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00344 V          ; 0.134 V                              ; 0.075 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00344 V         ; 0.134 V                             ; 0.075 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.78e-06 V                   ; 2.34 V              ; -0.0105 V           ; 0.12 V                               ; 0.078 V                              ; 8.21e-10 s                  ; 9.9e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.78e-06 V                  ; 2.34 V             ; -0.0105 V          ; 0.12 V                              ; 0.078 V                             ; 8.21e-10 s                 ; 9.9e-10 s                  ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.36 V              ; -0.00476 V          ; 0.096 V                              ; 0.013 V                              ; 4.39e-10 s                  ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.36 V             ; -0.00476 V         ; 0.096 V                             ; 0.013 V                             ; 4.39e-10 s                 ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00724 V          ; 0.107 V                              ; 0.02 V                               ; 4.5e-10 s                   ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00724 V         ; 0.107 V                             ; 0.02 V                              ; 4.5e-10 s                  ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.00832 V          ; 0.101 V                              ; 0.024 V                              ; 6.39e-10 s                  ; 6e-10 s                     ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.00832 V         ; 0.101 V                             ; 0.024 V                             ; 6.39e-10 s                 ; 6e-10 s                    ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0201 V           ; 0.072 V                              ; 0.033 V                              ; 4.04e-10 s                  ; 3.29e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0201 V          ; 0.072 V                             ; 0.033 V                             ; 4.04e-10 s                 ; 3.29e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.00643 V          ; 0.081 V                              ; 0.031 V                              ; 5.31e-10 s                  ; 7.59e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.00643 V         ; 0.081 V                             ; 0.031 V                             ; 5.31e-10 s                 ; 7.59e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; DRAM_CLK      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CKE      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_CS_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; DRAM_RAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_CAS_N    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_WE_N     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; D0            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; D1            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; D2            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 1.01e-07 V                   ; 2.68 V              ; -0.0164 V           ; 0.25 V                               ; 0.061 V                              ; 4.82e-10 s                  ; 6.33e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 1.01e-07 V                  ; 2.68 V             ; -0.0164 V          ; 0.25 V                              ; 0.061 V                             ; 4.82e-10 s                 ; 6.33e-10 s                 ; Yes                       ; Yes                       ;
; VGAR0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAR1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAG1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB0         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAB1         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAR2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAG2         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; VGAVS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; VGAHS         ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[12] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[11] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[10] ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[9]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_ADDR[8]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[7]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[6]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[5]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[4]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[3]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[2]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[1]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_ADDR[0]  ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_BA[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_BA[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[1]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQM[0]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[15]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[14]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[13]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[12]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[11]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[10]   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[9]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[8]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[7]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[6]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[5]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[4]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[3]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.73 V              ; -0.0384 V           ; 0.169 V                              ; 0.089 V                              ; 2.7e-10 s                   ; 2.62e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.73 V             ; -0.0384 V          ; 0.169 V                             ; 0.089 V                             ; 2.7e-10 s                  ; 2.62e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[2]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; DRAM_DQ[1]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; DRAM_DQ[0]    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.74e-08 V                   ; 2.71 V              ; -0.0317 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.15e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.74e-08 V                  ; 2.71 V             ; -0.0317 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.15e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                     ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 31362      ; 1        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 896        ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                      ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths   ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 31362      ; 1        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; false path ; 0        ; 0        ; 0        ;
; inst6|altpll_component|auto_generated|pll1|clk[1] ; inst6|altpll_component|auto_generated|pll1|clk[1] ; 896        ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Recovery Transfers                                                                                                                                ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 45       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Removal Transfers                                                                                                                                 ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; From Clock                                        ; To Clock                                          ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
; inst6|altpll_component|auto_generated|pll1|clk[0] ; inst6|altpll_component|auto_generated|pll1|clk[0] ; 45       ; 0        ; 0        ; 0        ;
+---------------------------------------------------+---------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 0     ; 0    ;
; Unconstrained Output Port Paths ; 0     ; 0    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Tue Nov 25 00:04:18 2014
Info: Command: quartus_sta rgb2vga -c rgb2vga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'rgb2vga.out.sdc'
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 0.409
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.409         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    35.176         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.283
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.283         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.358         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 6.902
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     6.902         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.920
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.920         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.102
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.102         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.835         0.000 CLOCK_50 
    Info (332119):    19.588         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332146): Worst-case setup slack is 1.151
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.151         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    35.621         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.279
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.279         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.312         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 7.090
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.090         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.829
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.829         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.107
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.107         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.818         0.000 CLOCK_50 
    Info (332119):    19.585         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info: Analyzing Fast 1200mV 0C Model
Info (332146): Worst-case setup slack is 2.868
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     2.868         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):    37.136         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case hold slack is 0.136
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.136         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     0.186         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332146): Worst-case recovery slack is 7.660
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     7.660         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case removal slack is 0.502
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.502         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
Info (332146): Worst-case minimum pulse width slack is 4.114
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.114         0.000 inst6|altpll_component|auto_generated|pll1|clk[0] 
    Info (332119):     9.587         0.000 CLOCK_50 
    Info (332119):    19.597         0.000 inst6|altpll_component|auto_generated|pll1|clk[1] 
Info (332101): Design is fully constrained for setup requirements
Info (332101): Design is fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 482 megabytes
    Info: Processing ended: Tue Nov 25 00:04:21 2014
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


