0.6
2019.1
May 24 2019
15:06:07
D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/module_clock_mux_divider.sv,1663873953,systemVerilog,,D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/module_register_pp.sv,,module_clock_mux_divider,,,../../../../../../scr/xci/WCLK,,,,,
D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/module_register_pp.sv,1663873953,systemVerilog,,D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/module_registros.sv,,module_register_pp,,,../../../../../../scr/xci/WCLK,,,,,
D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/module_registros.sv,1663873953,systemVerilog,,D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/module_seg7_control.sv,,module_registros,,,../../../../../../scr/xci/WCLK,,,,,
D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/module_seg7_control.sv,1663876857,systemVerilog,,D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/top_simulate_7seg_v3.sv,,module_seg7_control,,,../../../../../../scr/xci/WCLK,,,,,
D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/prueba.sv,1663885834,systemVerilog,,,,prueba,,,../../../../../../scr/xci/WCLK,,,,,
D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/top_simulate_7seg_v3.sv,1663883906,systemVerilog,,D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Ejercicio1/prueba.sv,,top_simulate_7seg_v3,,,../../../../../../scr/xci/WCLK,,,,,
D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/Proyectos/Ejercicio1/vivado_project.sim/sim_1/behav/xsim/glbl.v,1663873953,verilog,,,,glbl,,,,,,,,
D:/VIVADO/PROY3/lab03spi-g03/Ejercicios/scr/xci/WCLK/WCLK_sim_netlist.v,1663873954,verilog,,,,WCLK;WCLK_WCLK_clk_wiz,,,../../../../../../scr/xci/WCLK,,,,,
