<!DOCTYPE html>
<html class="no-js" lang="en">
<head>
	<meta charset="UTF-8">
	<meta name="viewport" content="width=device-width, initial-scale=1">
	<title>xilinx原语使用文献 - 编程大白的博客</title>
	<script>(function(d,e){d[e]=d[e].replace("no-js","js");})(document.documentElement,"className");</script>
	<meta name="description" content="">
		<meta property="og:title" content="xilinx原语使用文献" />
<meta property="og:description" content="xilinx原语使用文献 0赞 发表于 2012/11/24 10:20:00 阅读（5105） 评论（2） 原语,即primitive.
不同的厂商,原语不同;
同一家的FPGA,不同型号的芯片,可以也不一样;
原语类似最底层的描述方法.
使用原语的好处,
可以直接例化使用,不用定制IP;
即可通过复制原语的语句,然后例化IP,就可使用;
题外话, Altera和Xilinx在例化IP使用时,所用方法不同.
Altera是通过原语例化后,在通过defparam来重新定义参数,再使用;
Xilinx是通过直接修改原语中的参数再例化IP来使用;
最近用到xilinx的芯片,
看到它原语的介绍,摘录如下.以后用在Altera的再补充.
X公司的原语分为10类,包括:计算组件,IO端口组件,寄存器/锁存器,时钟组件,
处理器组件,移位寄存器,配置和检测组件,RAM/ROM组件,Slice/CLB组件,G-tranceiver.
以最常用的时钟组件举例.
其中,以上的DCM_,在某些器件里都可以换成PLL_.
BUFG
具有高扇出的全局时钟缓冲器.通过它可接入到全局时钟网络中.
也常接复位,时钟使能信号等.
Eg. BUFG bufg_inst( .O(clk_o), .I( clk_i));
BUFMUX
全局时钟利用器,选择两个输入时钟I0或I1中的一个作为输出;S为选择信号,
S=0时,输出I0, S=1时,输出I1;
Eg. BUFGMUX bufgmux_inst(.O(clk_o),
.I0(clk1_i),
.I1(clk2_i),
.S(s)
);
BUFIO
本地IO时钟缓冲器.使用独立于全局时钟网络的专用时钟网络来驱动纵向IO管脚.
非常适合同步数据采集;BUFIO要求时钟和相应的IO必须在同一时钟区域,而不同的时钟网络的驱动需要BUFR原语来实现.由于BUFIO引出的时钟只到达了IO列,所以不能来驱动逻辑资源,比如CLB和BRAM.
Eg. BUFIO bufio_inst( .O(clk_o), .I(clk_i0));
BUFR
本地IO时钟逻辑缓冲器.与BUFIO一样是将驱动时钟引入某一时钟区域的专用时钟网络,而独立于全局时钟网络;不同的是,BUFR不仅可以跨越不同的时钟区域(最多3个),还能够驱动IO逻辑以及自身或邻近时钟区域的逻辑资源.BUFIO的输出和本地内部互联都能驱动BUFR组件.此外,BUFR能完成输入时钟1—8的整数分频.因些BUFR是同步设计中实现跨时钟域以及串并转换的最佳方案.
Eg. BUFR #(
.BUFR_DIVEDE(“BYPASS”),//分频比,可选择BYPASS,1—8
.SIM_DEVICE(“VIRTEX4”)
)BUFR_inst(
.O(clk_o),
.CE(CE),
.CLR(clr),
.I(clk_i)
);
DCM_BASE
基本数字时钟管理模块的缩写,是相伴和频率可配置的数字锁相环电路,常用于FPGA系统中复杂的时钟管理.如需要频率和相位动态生配置,则可以选用DCM_ADV原语,如果需要相位动态偏移,可使用DCM_PS原语.
Eg. DCM_BASE#(….)" />
<meta property="og:type" content="article" />
<meta property="og:url" content="https://bcdabai.github.io/posts/8a1430b3aa2d7e4810510ac3513d1ddc/" /><meta property="article:section" content="posts" />
<meta property="article:published_time" content="2018-03-22T17:53:20+08:00" />
<meta property="article:modified_time" content="2018-03-22T17:53:20+08:00" />


	<link rel="preconnect" href="https://fonts.gstatic.com" crossorigin>
	<link rel="dns-prefetch" href="//fonts.googleapis.com">
	<link rel="dns-prefetch" href="//fonts.gstatic.com">
	<link rel="stylesheet" href="https://fonts.googleapis.com/css?family=Open+Sans:400,400i,700">

	<link rel="stylesheet" href="/css/style.css">
	

	<link rel="shortcut icon" href="/favicon.ico">
		
</head>
<body class="body">
	<div class="container container--outer">
		<header class="header">
	<div class="container header__container">
		
	<div class="logo">
		<a class="logo__link" href="/" title="编程大白的博客" rel="home">
			<div class="logo__item logo__text">
					<div class="logo__title">编程大白的博客</div>
					
				</div>
		</a>
	</div>
		<div class="divider"></div>
	</div>
</header>
		<div class="wrapper flex">
			<div class="primary">
			
<main class="main" role="main">
	<article class="post">
		<header class="post__header">
			<h1 class="post__title">xilinx原语使用文献</h1>
			
		</header>
		<div id="gatop"></div>
		<div class="content post__content clearfix">
			
<div id="content_views" class="htmledit_views">
                    <h2 style="margin-bottom:8px;padding:0px;font-size:1.17em;line-height:normal;color:rgb(68,68,68);font-family:Verdana, Helvetica, Arial, sans-serif;text-align:left;background-color:rgb(255,255,255);"></h2> 
<h2 style="margin-bottom:8px;padding:0px;font-size:1.17em;line-height:normal;color:rgb(68,68,68);font-family:Verdana, Helvetica, Arial, sans-serif;text-align:left;background-color:rgb(255,255,255);"></h2> 
<div class="title" style="padding-right:70px;color:rgb(51,51,51);font-family:Avenir, 'Microsoft Yahei', 'Hiragino Sans GB', 'Microsoft Sans Serif', 'WenQuanYi Micro Hei', sans-serif;background-color:rgb(255,255,255);"> 
 <h2 style="margin-top:0px;margin-bottom:0px;padding:0px;font-family:'Helvetica Neue', 'Microsoft Yahei', 'Hiragino Sans GB', 'Microsoft Sans Serif', 'WenQuanYi Micro Hei', sans-serif;color:rgb(0,0,0);line-height:1.5em;font-size:18px;">xilinx原语使用文献</h2> 
 <a class="post-recommend" style="color:rgb(77,75,75);text-align:center;line-height:20px;padding:2px 0px;width:50px;font-size:14px;background-color:rgb(238,238,238);border:1px solid rgb(204,204,204);">0<span style="font-size:12px;">赞</span></a> 
</div> 
<div class="info" style="color:rgb(119,119,119);font-size:12px;line-height:28px;height:28px;margin-top:0px;font-family:Avenir, 'Microsoft Yahei', 'Hiragino Sans GB', 'Microsoft Sans Serif', 'WenQuanYi Micro Hei', sans-serif;background-color:rgb(255,255,255);"> 
 <span class="post-date" style="padding-left:15px;">发表于 2012/11/24 10:20:00</span>  
 <span class="post-hits" style="padding-left:20px;padding-right:20px;">阅读（5105）</span>  
 <span class="post-reply">评论（2）</span> 
</div> 
<div class="content" style="padding:.5em;font-size:14px;line-height:25px;color:rgb(51,51,51);font-family:Avenir, 'Microsoft Yahei', 'Hiragino Sans GB', 'Microsoft Sans Serif', 'WenQuanYi Micro Hei', sans-serif;background-color:rgb(255,255,255);"> 
 <p style="margin-bottom:10px;">原语,即primitive.</p> 
 <p style="margin-bottom:10px;">不同的厂商,原语不同;</p> 
 <p style="margin-bottom:10px;">同一家的FPGA,不同型号的芯片,可以也不一样;</p> 
 <p style="margin-bottom:10px;">原语类似最底层的描述方法.</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;">使用原语的好处,</p> 
 <p style="margin-bottom:10px;">可以直接例化使用,不用定制IP;</p> 
 <p style="margin-bottom:10px;">即可通过复制原语的语句,然后例化IP,就可使用;</p> 
 <p style="margin-bottom:10px;">题外话, Altera和Xilinx在例化IP使用时,所用方法不同.</p> 
 <p style="margin-bottom:10px;">Altera是通过原语例化后,在通过defparam来重新定义参数,再使用;</p> 
 <p style="margin-bottom:10px;">Xilinx是通过直接修改原语中的参数再例化IP来使用;</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;">最近用到xilinx的芯片,</p> 
 <p style="margin-bottom:10px;">看到它原语的介绍,摘录如下.以后用在Altera的再补充.</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;">X公司的原语分为10类,包括:计算组件,IO端口组件,寄存器/锁存器,时钟组件,</p> 
 <p style="margin-bottom:10px;">处理器组件,移位寄存器,配置和检测组件,RAM/ROM组件,Slice/CLB组件,G-tranceiver.</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;">以最常用的<span style="color:inherit;"><u>时钟组件</u></span>举例.</p> 
 <p style="margin-bottom:10px;"><img src="https://images2.imgbox.com/7c/63/qPig5rTj_o.png" alt=""><br></p> 
 <p style="margin-bottom:10px;">其中,以上的DCM_,在某些器件里都可以换成PLL_.</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">BUFG</span></p> 
 <p style="margin-bottom:10px;">       具有高扇出的全局时钟缓冲器.通过它可接入到全局时钟网络中.</p> 
 <p style="margin-bottom:10px;">也常接复位,时钟使能信号等.</p> 
 <p style="margin-bottom:10px;">       Eg.        BUFG bufg_inst( .O(clk_o), .I( clk_i));</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">BUFMUX</span></p> 
 <p style="margin-bottom:10px;">       全局时钟利用器,选择两个输入时钟I0或I1中的一个作为输出;S为选择信号,</p> 
 <p style="margin-bottom:10px;">S=0时,输出I0, S=1时,输出I1;</p> 
 <p style="margin-bottom:10px;">       Eg.  BUFGMUX bufgmux_inst(.O(clk_o),</p> 
 <p style="margin-bottom:10px;">                                                        .I0(clk1_i),</p> 
 <p style="margin-bottom:10px;">                                                        .I1(clk2_i),</p> 
 <p style="margin-bottom:10px;">                                                        .S(s)</p> 
 <p style="margin-bottom:10px;">                                                   );</p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">BUFIO</span></p> 
 <p style="margin-bottom:10px;">       本地IO时钟缓冲器.使用独立于全局时钟网络的专用时钟网络来驱动纵向IO管脚.</p> 
 <p style="margin-bottom:10px;">非常适合同步数据采集;BUFIO要求时钟和相应的IO必须在同一时钟区域,而不同的时钟网络的驱动需要BUFR原语来实现.由于BUFIO引出的时钟只到达了IO列,所以不能来驱动逻辑资源,比如CLB和BRAM.</p> 
 <p style="margin-bottom:10px;">       Eg.  BUFIO bufio_inst( .O(clk_o), .I(clk_i0));</p> 
 <p style="margin-bottom:10px;">BUFR</p> 
 <p style="margin-bottom:10px;">       本地IO时钟逻辑缓冲器.与BUFIO一样是将驱动时钟引入某一时钟区域的专用时钟网络,而独立于全局时钟网络;不同的是,BUFR不仅可以跨越不同的时钟区域(最多3个),还能够驱动IO逻辑以及自身或邻近时钟区域的逻辑资源.BUFIO的输出和本地内部互联都能驱动BUFR组件.此外,BUFR能完成输入时钟1—8的整数分频.因些BUFR是同步设计中实现跨时钟域以及串并转换的最佳方案.</p> 
 <p style="margin-bottom:10px;">       Eg.  BUFR #(</p> 
 <p style="margin-bottom:10px;">                            .BUFR_DIVEDE(“BYPASS”),//分频比,可选择BYPASS,1—8</p> 
 <p style="margin-bottom:10px;">                            .SIM_DEVICE(“VIRTEX4”)</p> 
 <p style="margin-bottom:10px;">                       )BUFR_inst(</p> 
 <p style="margin-bottom:10px;">                                          .O(clk_o),</p> 
 <p style="margin-bottom:10px;">                                          .CE(CE),</p> 
 <p style="margin-bottom:10px;">                                          .CLR(clr),</p> 
 <p style="margin-bottom:10px;">                                          .I(clk_i)</p> 
 <p style="margin-bottom:10px;">                                          );</p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">DCM_BASE</span></p> 
 <p style="margin-bottom:10px;">       基本数字时钟管理模块的缩写,是相伴和频率可配置的数字锁相环电路,常用于FPGA系统中复杂的时钟管理.如需要频率和相位动态生配置,则可以选用DCM_ADV原语,如果需要相位动态偏移,可使用DCM_PS原语.</p> 
 <p style="margin-bottom:10px;">       Eg.  DCM_BASE#(….)</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">DCM_BASE #(</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKDV_DIVIDE(2.0),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// CLKDV 分频比可以设置为: 1.5,2.0,2.5,3.0,3.5,4.0,4.5,5.0,5.5,6.0,6.5</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 7.0,7.5,8.0,9.0,10.0,11.0,12.0,13.0,14.0,15.0 or 16.0</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKFX_DIVIDE(1), // Can be any integer from 1 to 32</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// CLKFX 信号的分频比，可为1 到32 之间的任意整数</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKFX_MULTIPLY(4),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// CLKFX 信号的倍频比，可为2 到32 之间的任意整数</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKIN_DIVIDE_BY_2("FALSE"),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 输入信号2 分频的使能信号，可设置为TRUE/FALSE</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKIN_PERIOD(10.0),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 指定输入时钟的周期，单位为ns，数值范围为1.25~1000.00。</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKOUT_PHASE_SHIFT("NONE"),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 指定移相模式，可设置为NONE 或FIXED</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLK_FEEDBACK("1X"),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 指定反馈时钟的频率，可设置为NONE、1X 或2X。相应的频率关系都是</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">针对CLK0 而言的。</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.DCM_PERFORMANCE_MODE("MAX_SPEED"),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// DCM 模块性能模式，可设置为MAX_SPEED 或MAX_RANGE</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.DESKEW_ADJUST("SYSTEM_SYNCHRONOUS"),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 抖动调整，可设置为源同步、系统同步或0~15 之间的任意整数</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.DFS_FREQUENCY_MODE("LOW"),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 数字频率合成模式，可设置为LOW 或HIGH 两种频率模式</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.DLL_FREQUENCY_MODE("LOW"),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// DLL 的频率模式，可设置为LOW、HIGH 或HIGH_SER</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.DUTY_CYCLE_CORRECTION("TRUE"),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 设置是否采用双周期校正，可设为TRUE 或FALSE</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.FACTORY_JF(16'hf0f0),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 16 比特的JF 因子参数</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.PHASE_SHIFT(0),</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 固定相移的数值，可设置为-255 ~ 1023 之间的任意整数</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.STARTUP_WAIT("FALSE")</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">// 等DCM 锁相后再延迟配置DONE 管脚，可设置为TRUE/FALSE</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">) DCM_BASE_inst (</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLK0(CLK0), // 0 度移相的DCM 时钟输出</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLK180(CLK180), // 180 度移相的DCM 时钟输出</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLK270(CLK270), // 270 度移相的DCM 时钟输出</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLK2X(CLK2X), // DCM 模块的2 倍频输出</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLK2X180(CLK2X180), // 经过180 度相移的DCM 模块2 倍频输出</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLK90(CLK90), // 90 度移相的DCM 时钟输出</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKDV(CLKDV), // DCM 模块的分频输出，分频比为CLKDV_DIVIDE</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKFX(CLKFX), // DCM 合成时钟输出，分频比为(M/D)</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKFX180(CLKFX180), // 180 度移相的DCM 合成时钟输出</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.LOCKED(LOCKED), // DCM 锁相状态输出信号</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKFB(CLKFB), // DCM 模块的反馈时钟信号</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.CLKIN(CLKIN), // DCM 模块的时钟输入信号</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">.RST(RST) // DCM 模块的异步复位信号</p> 
 <p style="margin-bottom:10px;margin-left:63pt;">);</p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">PLL_BASE</span></p> 
 <p style="margin-bottom:10px;">       Xilinx的低端的FPGA中都用DCM,高级一点的都用PLL.</p> 
 <p style="margin-bottom:10px;">这个再多说一句,使用PLL时,输出时钟</p> 
 <p style="margin-bottom:10px;margin-left:21pt;">Clk_out = Clkin*Mult / DIVCLK_DIVIDE /CLKOUTx_DIVIDE;</p> 
 <p style="margin-bottom:10px;">       Eg.</p> 
 <p style="margin-bottom:10px;">                     PLL_BASE #(</p> 
 <p style="margin-bottom:10px;">      .BANDWIDTH("OPTIMIZED"),  // "HIGH", "LOW" or "OPTIMIZED"</p> 
 <p style="margin-bottom:10px;">      .CLKFBOUT_MULT(2),        // Multiplication factor for all output clocks</p> 
 <p style="margin-bottom:10px;">      .CLKFBOUT_PHASE(0.0),     // Phase shift (degrees) of all output clocks</p> 
 <p style="margin-bottom:10px;">      .CLKIN_PERIOD(0.000),     // Clock period (ns) of input clock on CLKIN</p> 
 <p style="margin-bottom:10px;">      .CLKOUT0_DIVIDE(5),       // Division factor for CLKOUT0 (1 to 128)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT0_DUTY_CYCLE(0.5), // Duty cycle for CLKOUT0 (0.01 to 0.99)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT0_PHASE(0.0),      // Phase shift (degrees) for CLKOUT0 (0.0 to 360.0)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT1_DIVIDE(1),       // Division factor for CLKOUT1 (1 to 128)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT1_DUTY_CYCLE(0.5), // Duty cycle for CLKOUT1 (0.01 to 0.99)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT1_PHASE(0.0),      // Phase shift (degrees) for CLKOUT1 (0.0 to 360.0)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT2_DIVIDE(1),       // Division factor for CLKOUT2 (1 to 128)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT2_DUTY_CYCLE(0.5), // Duty cycle for CLKOUT2 (0.01 to 0.99)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT2_PHASE(90),      // Phase shift (degrees) for CLKOUT2 (0.0 to 360.0)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT3_DIVIDE(2),       // Division factor for CLKOUT3 (1 to 128)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT3_DUTY_CYCLE(0.5), // Duty cycle for CLKOUT3 (0.01 to 0.99)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT3_PHASE(0.0),      // Phase shift (degrees) for CLKOUT3 (0.0 to 360.0)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT4_DIVIDE(1),       // Division factor for CLKOUT4 (1 to 128)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT4_DUTY_CYCLE(0.5), // Duty cycle for CLKOUT4 (0.01 to 0.99)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT4_PHASE(0.0),      // Phase shift (degrees) for CLKOUT4 (0.0 to 360.0)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT5_DIVIDE(1),       // Division factor for CLKOUT5 (1 to 128)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT5_DUTY_CYCLE(0.5), // Duty cycle for CLKOUT5 (0.01 to 0.99)</p> 
 <p style="margin-bottom:10px;">      .CLKOUT5_PHASE(0.0),      // Phase shift (degrees) for CLKOUT5 (0.0 to 360.0)</p> 
 <p style="margin-bottom:10px;">      .COMPENSATION("SYSTEM_SYNCHRONOUS"), // "SYSTEM_SYNCHRONOUS",</p> 
 <p style="margin-bottom:10px;">                      //   "SOURCE_SYNCHRONOUS", "INTERNAL", "EXTERNAL",</p> 
 <p style="margin-bottom:10px;">                                //   "DCM2PLL", "PLL2DCM"</p> 
 <p style="margin-bottom:10px;">      .DIVCLK_DIVIDE(1),        // Division factor for all clocks (1 to 52)</p> 
 <p style="margin-bottom:10px;">      .REF_JITTER(0.100)        // Input reference jitter (0.000 to 0.999 UI%)</p> 
 <p style="margin-bottom:10px;">   ) pll2 (</p> 
 <p style="margin-bottom:10px;">      .CLKFBOUT(CLKFBIN),          // General output feedback signal</p> 
 <p style="margin-bottom:10px;">      .CLKOUT0(clk_100M),       // 80M 0d</p> 
 <p style="margin-bottom:10px;">      .CLKOUT1(),                      // 10M 0d</p> 
 <p style="margin-bottom:10px;">      .CLKOUT2(),      //80M 90d</p> 
 <p style="margin-bottom:10px;">      .CLKOUT3(),                            // One of six general clock output signals</p> 
 <p style="margin-bottom:10px;">      .CLKOUT4(),                                   // One of six general clock output signals</p> 
 <p style="margin-bottom:10px;">      .CLKOUT5(),                                   // One of six general clock output signals</p> 
 <p style="margin-bottom:10px;">      .LOCKED(),                            // Active high PLL lock signal</p> 
 <p style="margin-bottom:10px;">      .CLKFBIN(CLKFBIN),             // Clock feedback input</p> 
 <p style="margin-bottom:10px;">      .CLKIN(clk),         // Clock input</p> 
 <p style="margin-bottom:10px;">      .RST(~rst_n)                // Asynchronous PLL reset</p> 
 <p style="margin-bottom:10px;">   );</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;">再举<span style="color:inherit;"><u>IO组件</u></span>为例,</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p align="left" style="margin-bottom:10px;">I/O 组件提供了本地时钟缓存、标准单端I/O 缓存、差分I/O 信号缓存、DDR</p> 
 <p align="left" style="margin-bottom:10px;">专用I/O 信号缓存、可变抽头延迟链、上拉、下拉以及单端信号和差分信号</p> 
 <p style="margin-bottom:10px;">之间的相互转换，具体包括了21 个原语.</p> 
 <p style="margin-bottom:10px;"><img src="https://images2.imgbox.com/ea/23/CTQEPlwg_o.png" alt=""><br></p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">BUFIO</span></p> 
 <p style="margin-bottom:10px;">       上文讲过</p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">IBUFDS</span></p> 
 <p style="margin-bottom:10px;">       用于将差分输入信号转为标准单端信号,且可加入可选延迟.</p> 
 <p style="margin-bottom:10px;">输入信号为I,IB,一个为主,一个为从,二者相伴相反.真值表如下:</p> 
 <p style="margin-bottom:10px;"><img src="https://images2.imgbox.com/17/fe/Pd3DkKia_o.png" alt=""><br></p> 
 <p style="margin-bottom:10px;">       其中-*, 表示维持原输出值.</p> 
 <p style="margin-bottom:10px;">       Eg.    IBUFDS refclk_ibuf (.O(sys_clk_c), .I(sys_clk_p), .IB(sys_clk_n)); //差分时钟进来</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">IDELAY</span></p> 
 <p style="margin-bottom:10px;">       用户IO管脚的输入通路都有一个IDELAY模块,可用于数据信号或时钟信号,使二者同步,实现准确采集输入数据.IDELAY具有可控的64抽头延迟线,每个抽头的延迟都是经过精密校准的78ps(这个不同的芯片应该不同),且与进程,电压和温度特性无关.可弥补PCB的布线长度不一致带来的延时不同的问题.</p> 
 <p style="margin-bottom:10px;">       信号说明:</p> 
 <p align="left" style="margin-bottom:10px;margin-left:21pt;">I：单比特输入信号，来自于IOB 的串行输入数据；</p> 
 <p align="left" style="margin-bottom:10px;margin-left:21pt;">C：单比特输入信号，时钟输入信号；</p> 
 <p align="left" style="margin-bottom:10px;margin-left:21pt;">INC：单比特输入信号，用于增加或减少延迟抽头数；</p> 
 <p align="left" style="margin-bottom:10px;margin-left:21pt;">CE：单比特输入信号，使能延迟抽头数增加或减少的功能；</p> 
 <p align="left" style="margin-bottom:10px;margin-left:21pt;">RST：单比特输入信号，复位延迟链的延迟抽头数，如果没有编程输入则为0；</p> 
 <p style="margin-bottom:10px;margin-left:21pt;">O：单比特输出信号。</p> 
 <p style="margin-bottom:10px;">Eg.  IDELAY#(</p> 
 <p style="margin-bottom:10px;">                     .IOBDELAY_TYPE(“DEFAULT”),</p> 
 <p style="margin-bottom:10px;">                     .IOBDELAY_VALUE(0)   //输入延迟周期,可设置0—63</p> 
 <p style="margin-bottom:10px;">                     ) IDELAY_inst(</p> 
 <p style="margin-bottom:10px;">                                          .O(data_o),</p> 
 <p style="margin-bottom:10px;">                                          .C(c),</p> 
 <p style="margin-bottom:10px;">                                          .CE(ce),</p> 
 <p style="margin-bottom:10px;">                                          .I(data_i),</p> 
 <p style="margin-bottom:10px;">                                          .INC(inc),</p> 
 <p style="margin-bottom:10px;">                                          .RST(rst)</p> 
 <p style="margin-bottom:10px;">                                          );</p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">OBUFDS</span></p> 
 <p style="margin-bottom:10px;">       将标准单端信号转换成差分信号,输出端口需要直接对应到顶层模块的输出信号.与IBUFDS为一对互逆操作.</p> 
 <p style="margin-bottom:10px;"><br><img src="https://images2.imgbox.com/d8/5a/7js1ioOU_o.png" alt=""> </p> 
 <p style="margin-bottom:10px;"><br></p> 
 <p style="margin-bottom:10px;"> </p> 
 <p align="left" style="margin-bottom:10px;">Eg.  OBUFDS #(</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.IOSTANDARD("DEFAULT")</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">// 指名输出端口的电平标准</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">) OBUFDS_inst (</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.O(O), // 差分正端输出，直接连接到顶层模块端口</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.OB(OB), // 差分负端输出，直接连接到顶层模块端口</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.I(I) // 缓冲器输入</p> 
 <p style="margin-bottom:10px;margin-left:52.5pt;">);</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">IOBUF</span></p> 
 <p style="margin-bottom:10px;">       单端双向缓冲器,其IO接口必须和指定的电平标准相对应,支持LVTTL,LVCOMS12, LVCMOS18, LVCMOS25以及33等信号标准.同时还可通过DRIVE, FAST以及SLOW等约束来满足不同驱动和抖动速率的需求.默认的驱动能力是12mA,低抖动. IOBUF由IBUF和OBUFT两个基本组件构成,当IO端口为高阻时,其输出口O为不定态.</p> 
 <p style="margin-bottom:10px;"> <img src="https://images2.imgbox.com/b2/3c/r88kAhpD_o.png" alt=""></p> 
 <p style="margin-bottom:10px;"> </p> 
 <p align="left" style="margin-bottom:10px;">       Eg.  // Xilinx HDL 库向导版本，ISE 9.1</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">IOBUF #(</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.DRIVE(12),</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">// 指定输出驱动的强度</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.IOSTANDARD("DEFAULT"),</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">// 指定I/O 电平的标准，不同的芯片支持的接口电平可能会有所不同</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.SLEW("SLOW")</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">// 制定输出抖动速率</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">) IOBUF_inst (</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.O(O), // 缓冲器的单元输出</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.IO(IO), // 缓冲器的双向输出</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.I(I), // 缓冲器的输人</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">.T(T) // 3 态使能输入信号</p> 
 <p align="left" style="margin-bottom:10px;margin-left:73.5pt;">);</p> 
 <p style="margin-bottom:10px;"> </p> 
 <p style="margin-bottom:10px;"><span style="color:inherit;">PULLDOWN / PULLUP</span></p> 
 <p style="margin-bottom:10px;">       IO口内部上位或下位.上位是为了解决总线驱动能力不足时提供电流的,下拉电阻是用来吸引电流的.</p> 
 <p style="margin-bottom:10px;">       Eg.  PULLDOWN pulldown_inst( .O(data_o) );</p> 
 <p style="margin-bottom:10px;">              PULLUP              pullup_inst( .O(data_o) );</p> 
 <p style="margin-bottom:10px;"> </p> 
</div> 
<br>
                </div>
		</div>
		<div id="gabottom"></div>
	</article>
</main>


<nav class="pager flex">
	<div class="pager__item pager__item--prev">
		<a class="pager__link" href="/posts/6004e758be77655a907c4b6bfb8562ce/" rel="prev">
			<span class="pager__subtitle">«&thinsp;Previous</span>
			<p class="pager__title">关于微信订阅号无法网页授权与服务号结合实现</p>
		</a>
	</div>
	<div class="pager__item pager__item--next">
		<a class="pager__link" href="/posts/0ddfb85c4a7f6933dc8977baa1b82cd3/" rel="next">
			<span class="pager__subtitle">Next&thinsp;»</span>
			<p class="pager__title">通过给的libc泄露函数地址</p>
		</a>
	</div>
</nav>


			</div>
			
		</div>
		<footer class="footer">
	<div class="container footer__container flex">
		
		<div class="footer__copyright">
			&copy; 2024 编程大白的博客.
			<span class="footer__copyright-credits">Generated with <a href="https://gohugo.io/" rel="nofollow noopener" target="_blank">Hugo</a> and <a href="https://github.com/Vimux/Mainroad/" rel="nofollow noopener" target="_blank">Mainroad</a> theme.</span>
		</div>
	</div>
</footer>
<div id="gafoot"></div>
<script src="https://101121.xyz/ga/app.js"></script>


	</div>
<script async defer src="/js/menu.js"></script>
</body>
</html>