## CPU的功能、基本结构
### 思维导图
![600](attachments/Pasted%20image%2020250511153430.png)
![675](attachments/Pasted%20image%2020250509171531.png)

---
### 5个功能
![Pasted image 20250509171631](attachments/Pasted%20image%2020250509171631.png)

---
### CPU的数据通路、各种元件
- **数据通路**：指令执行过程中，数据经过的路径、路径上的部件
- **路径上的元件的分类**
	- **操作元件/组合逻辑元件**：ALU、移位器
	- **存储元件/状态元件/时序逻辑元件**：各种寄存器

---
### 运算器的基本结构

- 运算器 = ALU + 多个通用寄存器 + 各种运算器 + 各种专用寄存器
![Pasted image 20250509170549](attachments/Pasted%20image%2020250509170549.png)
#### 专用数据通路方式
- 任意两个需要数据流动的部件之间（如，每个寄存器的输出输入端到ALU），都有一条一对一的通路
- 为了控制哪个寄存器向ALU输入数据，
	- 使用多路选择器[](第3章%20运算方法、部件.md#多路选择器MUX)
	  ![150](attachments/Pasted%20image%2020250509162216.png)
	- 使用三态门[](第3章%20运算方法、部件.md#三态门)![Pasted image 20250509161953](attachments/Pasted%20image%2020250509161953.png)

---
#### 内部总线方式
- 每个寄存器的输出输入端都连接到数据总线，数据总线再连接ALU
- **问题**：一个时刻只有一个寄存器与总线传数据，ALU的2个输入端通过MUX连接总线。
	- ALU没有暂存功能，2个操作数必须都**到位**【存在某个与ALU直接连通的寄存器中】，才能正常运算
	- ALU将结果输出到寄存器时，总线可能正在被某个寄存器访问
- **解决**：在ALU的一个输入端到MUX之间、输出端到总线之间，增加一个**暂存寄存器**
![Pasted image 20250509165422](attachments/Pasted%20image%2020250509165422.png)


---
### 控制器的基本结构

- 控制器 = PC + IR + CU（译码器ID+时钟与同步电路+状态寄存器） + MAR + MDR
![Pasted image 20250509170613](attachments/Pasted%20image%2020250509170613.png)

- **微操作信号发生器**：根据（指令的操作码OP + 时序信息 + PSW的状态信息），设定$XX_{in}、XX_{out} = 0、1$，控制所有元件到总线的线路是否连通
![Pasted image 20250509171023](attachments/Pasted%20image%2020250509171023.png)
---
### CPU中用户可见的寄存器

- 用户可见/不透明——可通过汇编语言改变其值
	- cmp，减法得出标志位，改变PSW的值
	- jmp，改变PC的值
	- add，加法得出运算结果，改变ACC的值
![Pasted image 20250509171352](attachments/Pasted%20image%2020250509171352.png)
---
## 指令执行过程
### 思维导图
![Pasted image 20250510172659](attachments/Pasted%20image%2020250510172659.png)

---
### 微程序、微指令、微命令
- 一个程序 = 多个指令
	- 一个指令对应一个微程序
	- 一个**微程序** = 多个**阶段**
		- 一个**阶段** = 1或多个**微指令**
			- 一个**微指令** = 多个==可并行执行==的**微命令**
				- 一个微命令对应一个微操作

- **4种阶段**
	- 取指周期（从主存取出指令并分析）
	- 间址周期（从主存或寄存器取出有效地址）
	- 执行周期（从主存或寄存器取出操作数并输入运算器）
	- 中断周期（保存当前程序的执行断点，执行完中断程序、跳转程序后，
- **微命令**：控制部件通过控制线向执行部件发出的基本控制信号，如【$PC_{out}$、$MAR_{in}$】
- **微操作**：在微命令控制下，硬件部件执行的最基本操作，如【(PC)→MAR】

- **举例**
	- 指令为`ADD R1, R2, R3`
	  【将 **寄存器 R2** 和 **寄存器 R3** 的内容相加，并将结果存入 **寄存器 R1**】
	- `add`指令的第三个步骤`执行`，分为4个微指令
	- `执行`阶段的第一个微指令`R2输出到ALU`，分为2个微命令

| 微程序的阶段 | 说明                          |
| ------ | --------------------------- |
| 第一步    | 取指并分析：从内存中取出 `ADD R1,R2,R3` |
| 第二步    | 执行：R2 + R3 → R1             |

| 微指令编号 | 微指令内容（抽象）               |
| ----- | ----------------------- |
| 1     | 数据从 R2 输出 → ALU 的输入端口 A |
| 2     | 数据从 R3 输出 → ALU 的输入端口 B |
| 3     | ALU 执行加法运算              |
| 4     | 将 ALU 输出写入 R1           |

| 微命令            | 作用                              |
| -------------- | ------------------------------- |
| `R2_out`       | 启动寄存器 R2 的输出控制线，让 R2 的值能输出到内部总线 |
| `Bus_to_ALU_A` | 控制内部总线上的数据送入 ALU 的 A 输入口        |
- ==总线的英文：Bus==
---
### 3种周期

- **CPU时钟周期** = **T周期** = **节拍 = 微指令周期** —— 对应一个微指令（包含一个不可并行或多个可并行的微命令/微操作）的时间
- **机器周期** —— 对应一个指令步骤/阶段（如取指、间址、执行）的时间
	- ==机器周期被分为定长、不定长2种==
- **指令周期** —— 对应一个微程序的时间

- **==单周期CPU==**：不具体区分3种周期，在一个时钟周期（= 机器周期 = 指令周期）内完成指令
	- 因为要所有阶段在一个时钟周期内完成，一个元件最多只能使用一次
		- 除了开头一次读取（操作码、地址码），和结尾一次写入（结果），
		- 时间不允许中间再对寄存器读取或写入
	- 因为只有一个时钟周期，不分阶段
		- 无需将指令读取后存在IR
		- 无需专门通过控制信号，控制当前阶段是否需要修改PC

![500](attachments/Pasted%20image%2020250510161629.png)


---
### 指令周期的3种方案

- 因为每种指令包含是微指令个数、长度可能不一样，所以指令周期的长度是多样的。

- **单指令周期方案**
	- 一个指令=一个阶段=一个时钟周期，时钟周期长度=最复杂指令所需时间
	  【控制电路简单，不用判断某指令是否执行完毕，只需在固定时间后开始执行下一条指令）】

- **多指令周期方案**
	- 一个指令=n个阶段，一个阶段=1个时钟周期，时钟周期长度=最复杂阶段所需时间
	  【控制电路复杂】

- **流水线方案**
	- 前2种都是串行执行指令，流水线方案是多条指令并行执行
	- 因为==指令的不同步骤（取指、间址、执行）使用的硬件资源有区别==，所以，当指令1在第二步时，指令2可以开始第一步
![Pasted image 20250510171927](attachments/Pasted%20image%2020250510171927.png)
---
### 指令执行流程图
- ==每个指令的步骤数，每个步骤的机器周期时长都可能不一样==
![550](attachments/Pasted%20image%2020250510162538.png)

- ==指令执行流程==
![225](attachments/Pasted%20image%2020250510162648.png)

---
### 取指周期流程
- 读数据，只需要向主存发2个东西：MAR中存的指向某个主存存储单元的地址 + CU 的控制信号
- 主存有2个控制接口R、W，用于接收读、写的控制信号
	- CU将1发送到主存的R接口，即要读
	- 主存根据MAR发过来的地址，取出地址的值，传到MDR
![Pasted image 20250510163956](attachments/Pasted%20image%2020250510163956.png)


### 间址周期流程
- 从IR或MAR中分离出地址码，输入到MDR，再重复取指流程
- 得出的新有效地址覆盖掉IR中旧地址
![Pasted image 20250510164756](attachments/Pasted%20image%2020250510164756.png)


### 中断周期
- 写数据，需要向主存发3个东西：MAR中存的指向某个主存存储单元的地址 + CU 的控制信号 + MDR存的要写入的数据
- **向量地址**：中断处理程序的入口地址
![Pasted image 20250510170959](attachments/Pasted%20image%2020250510170959.png)


---
## 2种数据通路的微操作、控制信号
### CPU内部的3种数据流动
- 执行指令时，CPU内部的数据流动可以分为3种
	- 寄存器——寄存器
	- 寄存器——主存
	- 寄存器——ALU
![350](attachments/Pasted%20image%2020250511104513.png)

### 内部总线、系统总线
| 总线类型     | 所属范围               | 连接范围                   | 主要用途               | 控制方式                      |
| -------- | ------------------ | ---------------------- | ------------------ | ------------------------- |
| **内部总线** | CPU 内部<br>【双向】     | 寄存器、ALU、PC、IR、MDR等内部器件 | 在CPU内部传送数据和控制信息    | 通过 `X_in` / `X_out` 控制三态门 |
| **地址总线** | CPU → 外部<br>【单向】   | CPU（如 PC、MAR） → 内存/I/O | 指定要访问的内存地址或I/O端口地址 | 通过 `PC_to_AddrBus` 等控制三态门 |
| **数据总线** | CPU ↔ 外部<br>【双向】   | CPU（如 MDR） ↔ 内存、I/O设备  | 传输数据字节（读/写）        | 输出方向：三态门；<br>输入方向：写使能接口   |
| **控制总线** | CPU → 外部为主<br>【多种】 | CPU → 控制内存、I/O/中断设备    | 发出操作命令（如读写、时钟、中断等） | 控制单元直接发出控制信号              |


### CPU内部单总线方式
- **举例1**：`add MEM(x1) , MEM(x2) , Z`，内部总线是单总线
- **PC寄存器向MAR寄存器传输地址码数据**
	- CU向==“PC-内部总线”上的三态门==发送高电平，使得PC_out有效，即PC能向内部总线发送电信号
	- CU向==“MAR”上的写端口==发送高电平，使得MAR_in有效，即内部总线上的电信号流进MAR
![Pasted image 20250511111457](attachments/Pasted%20image%2020250511111457.png)![250](attachments/Pasted%20image%2020250511111826.png)
![250](attachments/Pasted%20image%2020250511111013.png)

- **从主存取出指令并传输到MDR，再到IR**
	- CU→控制总线→主存的读接口，发送读命令
	- CU向==“MAR-地址总线”上的三态门==发送高电平，使得==MAR_to_AddrBus==有效，即MAR能向地址总线发送电信号
	- CU使得==AddrBus_to_MEM==有效
	- CU使得==MEM_to_DataBus==有效
	- CU使得==DataBus_to_MDR==有效
	- CU使得==MDR_out==有效
	- CU使得==IR_in==有效
![250](attachments/Pasted%20image%2020250511113138.png)

- **将EA送到MAR，再到主存**
	- Ad(IR)→Bus→MAR【从IR分离出地址码，传输到MAR】
	- CU→MEM ， MAR→AddrBus→MEM【向主存传输读信号，并传输要读的地址】
	- MEM(MAR)→DataBus→MDR【取出多个操作数】
	- MDR→Bus→ACC【被加数放进ACC】
	- MDR→Bus→Y【加数放进暂存寄存器Y】
	- CU→ALU ， ACC→Bus ， Y→Bus【向ALU传输运算信号，并传输操作数】
	- ALU→Z【将结果传输到寄存器Z】
	- Z→ACC【将结果存回ACC】
![225](attachments/Pasted%20image%2020250511113559.png)![225](attachments/Pasted%20image%2020250511115042.png)![[Pasted image 20250511115116.png|225

---
- **举例2**
- **取指周期**![Pasted image 20250511115619](attachments/Pasted%20image%2020250511115619.png)
- **间址周期**![Pasted image 20250511115705](attachments/Pasted%20image%2020250511115705.png)
- **执行周期**![Pasted image 20250511115730](attachments/Pasted%20image%2020250511115730.png)

---
### 专用数据通路方式
- **举例1**：
- 控制信号记作$C_{n}$
![Pasted image 20250511150842](attachments/Pasted%20image%2020250511150842.png)

---
- **举例2**：
- **确定4种寄存器的位置**
	- +1的——PC
	- 和主存直接连线的——MAR、MDR，连线只有指向主存的——MAR，双向的——MDR
	- 和微操作信号发生器直接连线的——IR
![550](attachments/Pasted%20image%2020250511150920.png)

- **取指步骤的数据通路**
	- 可以在末尾写上PC+1、OP(IR)→微操作信号发生器
	- 看题意在中间写上CU对各部件的控制信号
![550](attachments/Pasted%20image%2020250511152055.png)

- **执行步骤的数据通路**
	- 根据EA取操作数，输入ALU，结果输出到ACC，再存回主存
![550](attachments/Pasted%20image%2020250511152316.png)

---
## 控制器
### 触发器
- **问题**：CPU如何区分当前指令的执行，处于4种周期的哪一种，然后进行对应的微指令呢？
- **解决**：一个**触发器**存放1bit，设置4个触发器，用于标识所处周期

- **FE** → **Fetch**：取指周期（Fetch Cycle）
- **IND** → **Indirect**：间址周期（Indirect Cycle）
- **EX** → **Execute**：执行周期（Execute Cycle）
- **INT** → **Interrupt**：中断周期（Interrupt Cycle）
- **D**：代表 D 触发器（D Flip-Flop）的 **D输入端**（数据输入端）
- **三角形符号**：表示**时钟输入端**（Clock），图中共用一个`CLK`时钟信号 `CLK`
- 每个周期的切换控制通过 D 端输入设置，例如 “1 → FE” 表示下一个周期设定 FE=1
![425](attachments/Pasted%20image%2020250511154621.png)

---
### 译码器
- **问题**：
	- 当一个 n 位的操作码传来，接收方如何根据其内容选择触发$2^{n}$种用于不同操作的电路中的一种
	- 当一个 n 位的地址码传来，接收方如何根据其内容选择激活$2^{n}$个存储单元中的一个
- **解决**：设计==一个$n→2^{n}$译码器==，输出线有$2^{n}$条，连接不同操作的电路，或者不同存储单元的控制接口

---
### 2种控制器的区别
| 区别点          | 硬布线控制器（Hardwired Control） | 微程序控制器（Microprogrammed Control） |
| ------------ | ------------------------- | ------------------------------- |
| **控制信号生成方式** | 通过组合逻辑电路直接生成控制信号          | 通过解析控制存储器中的提前写好的微指令来生成控制信号      |
| **实现方式**     | 电路由门、触发器、编码器等固定连接组成       | 使用微程序ROM（控制存储器） + 微指令寄存器        |
| **结构**       | 结构复杂但执行速度快                | 结构清晰但执行速度较慢                     |
| **修改灵活性**    | 修改困难，需要重新设计和布线            | 修改灵活，微程序可重写或更新                  |
| **适合指令系统**   | 适合指令少指令集RISC              | 适合复杂、多样化的指令集CISC                |
| **控制逻辑生成难度** | 逻辑设计复杂，调试困难               | 设计相对简单，调试方便                     |
| **扩展性**      | 扩展性差，增加指令或功能较麻烦           | 扩展性好，可通过修改微程序添加新指令              |
| **执行速度**     | 一般比微程序控制器快（因无需查表）         | 通常略慢（需要读取微指令）                   |
| **举例**       | RISC 处理器常用                | CISC 处理器（如早期 Intel 8086）常用      |

---
### 硬布线控制器
#### CU的输入输出流程
- **CU的输出**：每根线输出控制信号$C_{n}$，对应一个微操作的执行
	- 有多少个微操作，就有多少条输出线
- **CU的输入**：为了判断某个微操作是否执行，需要知道
	- 指令的操作码
		- 【如果操作码n位，则ID和CU之间需要 $2^{n}$ 条连线】
	- 当前执行到哪个微命令（机器周期触发器的值 + 节拍发生器的值） 
		- 【如果是机器周期定长，则节拍发生器和CU之间需要 n 条连线】
	- 是否需要中断或特殊处理（程序状态字寄存器PSW的值）
		- 【有几个状态字段，就有几条连线】

- **从输出到输出的逻辑电路**：根据（指令内容、执行到的位置、状态字），设计逻辑电路
![Pasted image 20250511162544](attachments/Pasted%20image%2020250511162544.png)
![Pasted image 20250511163354](attachments/Pasted%20image%2020250511163354.png)

#### 逻辑电路设计步骤
- **写出每个机器周期的，每个微操作**
![Pasted image 20250511165740](attachments/Pasted%20image%2020250511165740.png)
- **确定使用定长、不定长机器周期，每个机器周期的节拍数**
![150](attachments/Pasted%20image%2020250511165756.png)
- **确定微操作安排进节拍（顺序，如何并行）**
	- 原则3：时间短的微操作（涉及的部件都在CPU内部），即使有先后要求，也可以放进一个节拍
	- 如果机器周期定长，则不需要占满节拍数的步骤，将微操作安排在后几个节拍
![Pasted image 20250511165907](attachments/Pasted%20image%2020250511165907.png) 
![Pasted image 20250511170327](attachments/Pasted%20image%2020250511170327.png)
- **画出每个微命令的条件表**
 ![475](attachments/Pasted%20image%2020250511170630.png)
![475](attachments/Pasted%20image%2020250511170742.png)
![475](attachments/Pasted%20image%2020250511170802.png)


- **针对某个微操作，写出逻辑表达式，设计电路**
![475](attachments/Pasted%20image%2020250511170922.png)
![500](attachments/Pasted%20image%2020250511170932.png)
![475](attachments/Pasted%20image%2020250511171021.png)

---
### 微程序控制器的组成、工作原理
#### 思维导图
![Pasted image 20250511213539](attachments/Pasted%20image%2020250511213539.png)

#### 微指令在CM内的存放
- 即使指令不同，只要在相同步骤（如，取指周期），用到的微指令的种类是相同的。因此可以将相同步骤的微指令存在CM的相邻存储单元中。
![375](attachments/Pasted%20image%2020250511214009.png)

---
#### CU的输入输出流程
- **输入**：和硬布线控制器一样，输入有4种
- **微地址形成**：根据指令操作码，找到微指令序列的首地址
	- **微地址**：厂商设计的微指令在CM中的地址
- **顺序逻辑部件**：输入状态字、所处机器周期、所处节拍，根据这些判断下一条执行的微指令的微地址
  【可能有跳转、中断】
- **CMAR/μPC**：当前准备执行的微指令的地址寄存器
- **地址译码器**：选择激活CM中的存储了某条微指令的存储单元
- **控制存储器**：将选中的存储单元中的微指令发送到CMDR
- **CMDR/μIR**：得到指令后直接/译码后，变成控制信号，输出到各个部件上

![Pasted image 20250511203907](attachments/Pasted%20image%2020250511203907.png)

---
### 微指令的设计
#### 思维导图
![Pasted image 20250512104552](attachments/Pasted%20image%2020250512104552.png)

- **3种微指令**
![Pasted image 20250512102229](attachments/Pasted%20image%2020250512102229.png)


#### 水平型微指令的操作控制字段改进
- 指令 = 操作码 + 地址码
- **微指令 = 操作控制字段 + 顺序控制字段**

|微指令字段|含义|
|---|---|
|控制字段|包含多个控制信号位，如 `PC_out`, `MAR_in`, `Read`, `ALU_op` 等|
|下地址字段|指示下一条微指令地址（即 CMAR 的下一个值）|
|分支字段|（可选）用于条件跳转执行不同微指令序列|

- **==控制字段的2种编码方式==**
	- **直接编码/不译法**：控制字段的一位，对应一个微命令
		- ==不用译码==，速度快
	- **字段直接编码**：控制字段的每一段n位，对应n个不能并行执行的微命令
		- 节省空间，缩小控存：原本7位的微命令，只需要3位的字段即可表示
		  【要留000表示不执行任一指令】
		- ==需要一次译码==
	- **字段间接编码**：控制字段的每一段n位，对应n个不能并行执行的微命令
		- ==要经过2次译码==
![Pasted image 20250512103035](attachments/Pasted%20image%2020250512103035.png)
![400](attachments/Pasted%20image%2020250512103958.png)
- **举例**：假设有一个24位的微指令，使用字段直接编码
	- **ALU 操作码**（23–20）：如加、减、与、或、左移……
	- **源寄存器**（19–16）、**目的寄存器**（15–12）：分别经 4→16 解码器选出对应寄存器的读／写使能
	- **MEM_RD**（11）、**MEM_WR**（10–8）：直接作为存储器的读／写控制线（或通过总线接口电路）。
	- **条件码**（7–4）：表示“无条件”、“若零置位”、“若负置位”……
	- **下一地址**（3–0）：直接给 CMAR/μPC，或与条件逻辑共同下一个微地址

|位段 [23:20]|[19:16]|[15:12]|[11]|[10:8]|[7:4]|[3:0]|
|:-:|:-:|:-:|:-:|:-:|:-:|:-:|
|ALU 操作码|源寄存器|目的寄存器|MEM_RD|MEM_WR|条件码|下一地址|
|（4 bit）|（4 bit）|（4 bit）|（1）|（3 bit）|（4 bit）|（4 bit）|

#### 水平型微指令的顺序控制字段改进
- **下地址法/断定法**：在微指令中显式包含“下一条微指令地址”字段【下一步执行哪条微指令由你自己决定】
- **计数器法**：将下址字段去掉，改用一个微程序计数器μPC，每当前一条指令执行完，地址就+1【只能顺序执行下一条指令】
![Pasted image 20250512104820](attachments/Pasted%20image%2020250512104820.png)
![Pasted image 20250512104833](attachments/Pasted%20image%2020250512104833.png)


---
### 微程序控制单元的设计

---

## MIPS架构中的各种周期、指令
### MIPS 的5个基本阶段
- 在 MIPS 多周期 CPU 中，阶段周期 = 微指令周期 = 时钟周期
![500](attachments/Pasted%20image%2020250524111413.png)

| 阶段  | 名称                              | 功能           |
| --- | ------------------------------- | ------------ |
| IF  | 指令取值（Instruction Fetch）         | 从内存中取出指令     |
| ID  | 指令译码 & 寄存器读（Instruction Decode） | 分析操作类型、读取寄存器 |
| EX  | 结果 / 地址的计算（Execute）             | ALU 计算地址或结果  |
| MEM | 访存阶段（Memory Access）             | 对数据内存进行读/写   |
| WB  | 写回阶段（Write Back）                | 将结果写回寄存器堆    |


### 5种指令的CPI
|指令类型|典型指令|CPI|原因|
|---|---|---|---|
|Load|`lw`|5|所有阶段都要|
|Store|`sw`|4|不写回|
|Branch|`beq`|3|不访存、不写回|
|Jump|`j`|3|不访存、不写回|
|ALU 运算类|`add`|4|不访存|

#### lw
- `lw rt, rs, offset`
![450](attachments/Pasted%20image%2020250524163004.png)

| 阶段  | 功能                                                                      |
| --- | ----------------------------------------------------------------------- |
| IF  | 根据PC，从指令缓存（Inst Cache）取指令，存到锁存器（Inst Reg）                               |
| ID  | ID解码指令，<br>得到 rs 的地址并从寄存器堆读取其值R(rs)，存到锁存器 A<br>直接读取立即数offset，存到锁存器  Imm |
| EX  | 锁存器A、Imm的值输入ALU，<br>计算目标地址EA=R(rs) + offset，<br>存到锁存器                   |
| MEM | 根据锁存器中的EA，<br>从数据缓存（Data Cache）或主存取指令：M（R(rs) + offset），<br>存到锁存器       |
| WB  | 锁存器的结果数据，写入到目标寄存器rt                                                     |

#### sw
- `sw rt, rs, offset`

| 阶段  | 功能                                            |
| --- | --------------------------------------------- |
| IF  | 取指令                                           |
| ID  | 解码 rt和rs 的地址、立即数offset，读取 rt和rs 的值R(rt)和R(rs) |
| EX  | 计算目标地址：R(rs) + offset                         |
| MEM | 向内存读写入数据：M（R(rs) + offset）= R(rt)             |


#### beq
- `beq rs, rt, offset`

| 阶段  | 功能                                            |
| --- | --------------------------------------------- |
| IF  | 取指令                                           |
| ID  | 解码 rt和rs 的地址、立即数offset，读取值R(rt)和R(rs)         |
| EX  | 计算差值结果：R(rs) - R(rt)，计算目标跳转地址：PC+4+offset * 4 |
| M   | 修改PC寄存器的值【规定放在访存阶段】                           |

#### j
- `j offset`

| 阶段  | 功能                                                                                      |
| --- | --------------------------------------------------------------------------------------- |
| IF  | 取指令                                                                                     |
| ID  | 解码 立即数offset                                                                            |
| EX  | 计算目标跳转地址：`{PC[31:28], offset<<2}`【把PC的前4位和26位offset左移扩展两位的28位拼接】<br>修改PC寄存器的值【规定放在执行阶段】 |

#### add
- `add rd, rs, rt`
![450](attachments/Pasted%20image%2020250524163233.png)

| 阶段  | 功能                                                                              |
| --- | ------------------------------------------------------------------------------- |
| IF  | 根据PC，从指令缓存（Inst Cache）取指令，存到锁存器（Inst Reg）                                       |
| ID  | ID解码指令，<br>得到 rs 的地址并从寄存器堆读取其值R(rs)，存到锁存器 A<br>得到 rt 的地址并从寄存器堆读取其值R(rt)，存到锁存器 B |
| EX  | 锁存器A、B的值输入ALU，<br>计算结果=R(rs) + R(rt)，<br>存到锁存器                                  |
| WB  | 把数据写入目标寄存器rd                                                                    |
