module gate (I,M,R,L,E);
  input I,M,R,L;
  output E;
  wire w1,w2,w3;
    not g1(w1,m);
    and g2(w2,w1,I);
    and g3 (w3,w1,R,L);
    or g4(E,w2,w3);
endmodule
