//oanab
//07 july 2008

csl_unit a {
  csl_port p(input,2);
  a () {
  }
};

csl_unit b {
  a a0;
  csl_port p_in(input,2);
  csl_port p_out(output,2);
  csl_port clk(input);
  csl_port e_trig(input);
  b () {
    clk.set_attr(clock);
  }
};

csl_unit c {
  b b0;
  c () {
  }
};

csl_vector stim_vect {
  stim_vect () {
    set_unit_name(b);
    set_direction(input);
  }
};

csl_vector exp_vect {
  exp_vect () {
    set_unit_name(b);
    set_vc_end_generation_trigger(e_trig);
    set_direction(output);
  }
};

csl_testbench tb {
  csl_signal clk(reg);
  b b1(.clk(clk));
  tb () {
    clk.set_attr(clock);
    add_logic(clock,clk,10,ps);
  }
};
