<?xml version="1.0" encoding="utf-8" standalone="yes"?>
<rss version="2.0" xmlns:atom="http://www.w3.org/2005/Atom" xmlns:webfeeds="http://webfeeds.org/rss/1.0">
  <channel>
    <title>shelter</title>
    <link>https://gageluna.com/en/</link>
    <description>Recent content on shelter</description>
    <generator>Hugo -- gohugo.io</generator>
    <language>en</language>
    <lastBuildDate>Sun, 04 Dec 2022 00:00:00 +0000</lastBuildDate>
    
    <atom:link href="https://gageluna.com/en/index.xml" rel="self" type="application/rss+xml" />
    
    
    <item>
      <title>about</title>
      <link>https://gageluna.com/en/about/</link>
      <pubDate>Sun, 20 Aug 2017 21:38:52 +0800</pubDate>
      
      <guid>https://gageluna.com/en/about/</guid>
      
        <description>&lt;p&gt;&lt;em&gt;&lt;strong&gt;本博客主要是记录博主的一些日常所思所想
也可以说
是在这个审查大环境下
保留一些独立思考的地方&lt;/strong&gt;&lt;/em&gt;&lt;/p&gt;
&lt;p&gt;无论你是因为何种原因点进来，我都欢迎
希望我的一些思考，可以给你一些新的灵感&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title>-v 和 -y（design cell 和 library cell）</title>
      <link>https://gageluna.com/en/2022/12/04/-v-%E5%92%8C-ydesign-cell-%E5%92%8C-library-cell/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/-v-%E5%92%8C-ydesign-cell-%E5%92%8C-library-cell/</guid>
      
        <description>&lt;p&gt;-v/-y后面的文件会被vcs识别成library cell。&lt;/p&gt;
&lt;p&gt;design cell 的优先级比 library cell优先级高，当例化时，同名design cell和library cell，VCS会优先使用design cell&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title>sdf编译</title>
      <link>https://gageluna.com/en/2022/12/04/sdf%E7%BC%96%E8%AF%91/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/sdf%E7%BC%96%E8%AF%91/</guid>
      
        <description>&lt;p&gt;[[在vcs 中使用sdf 功能]]&lt;/p&gt;
&lt;p&gt;[[使用系统任务 sdf_annotate]]&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title>VCS命令</title>
      <link>https://gageluna.com/en/2022/12/04/vcs%E5%91%BD%E4%BB%A4/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/vcs%E5%91%BD%E4%BB%A4/</guid>
      
        <description>&lt;h2 id=&#34;常用编译选项&#34;&gt;常用编译选项&lt;/h2&gt;
&lt;p&gt;[[增量编译 incremental complation]]
[[优化编译 Xkeyopt]]
[[寄存器初始化 initreg]]
[[-v 和 -y（design cell 和 library cell）]]
[[sdf编译]]
[[时序检查]]&lt;/p&gt;
&lt;h2 id=&#34;遇见过的问题及其方法&#34;&gt;遇见过的问题及其方法&lt;/h2&gt;
&lt;p&gt;[[解决data和clk不同时到达的问题]]
[[SDF较大带不动（比如几百个G）]]
[[网表仿真时x态的问题]]&lt;/p&gt;
&lt;h2 id=&#34;其他说明&#34;&gt;其他说明&lt;/h2&gt;
</description>
      
    </item>
    
    <item>
      <title>Verdi 加载波形</title>
      <link>https://gageluna.com/en/2022/12/04/verdi-%E5%8A%A0%E8%BD%BD%E6%B3%A2%E5%BD%A2/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/verdi-%E5%8A%A0%E8%BD%BD%E6%B3%A2%E5%BD%A2/</guid>
      
        <description>&lt;p&gt;verdi -ssf &amp;lt;fsdb_file&amp;gt;&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;To use this command line option, compile your design with -kdb
and generate FSDB.&lt;/p&gt;
&lt;/blockquote&gt;
</description>
      
    </item>
    
    <item>
      <title>Verdi 命令</title>
      <link>https://gageluna.com/en/2022/12/04/verdi-%E5%91%BD%E4%BB%A4/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/verdi-%E5%91%BD%E4%BB%A4/</guid>
      
        <description>&lt;p&gt;[[Verdi读取编辑库]] ^57a7c4&lt;/p&gt;
&lt;p&gt;[[Verdi 加载波形]]&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title>Verdi读取编辑库</title>
      <link>https://gageluna.com/en/2022/12/04/verdi%E8%AF%BB%E5%8F%96%E7%BC%96%E8%BE%91%E5%BA%93/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/verdi%E8%AF%BB%E5%8F%96%E7%BC%96%E8%BE%91%E5%BA%93/</guid>
      
        <description>&lt;p&gt;&lt;code&gt;verdi -simflow -dbdir &amp;lt;path&amp;gt; -top &amp;lt;top_name&amp;gt; &amp;lt;other_verdi_options&amp;gt;&lt;/code&gt;&lt;/p&gt;
&lt;p&gt;说明:&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;-simflow
Enables Verdi and its utilities to use the library mapping from
the synopsys_sim.setup file and also import the design
from the KDB library paths.&lt;/p&gt;
&lt;p&gt;-dbdir &amp;lt;path&amp;gt;
Specifies the path of the library directory when you want to
i    invoke Verdi from a working directory that is different from the
VCS working directory.&lt;/p&gt;
&lt;/blockquote&gt;
</description>
      
    </item>
    
    <item>
      <title>优化编译 Xkeyopt</title>
      <link>https://gageluna.com/en/2022/12/04/%E4%BC%98%E5%8C%96%E7%BC%96%E8%AF%91-xkeyopt/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/%E4%BC%98%E5%8C%96%E7%BC%96%E8%AF%91-xkeyopt/</guid>
      
        <description>&lt;h3 id=&#34;-xkeyoptrtopt---xkeyopttbopt&#34;&gt;**-Xkeyopt=rtopt / -Xkeyopt=tbopt&lt;/h3&gt;
&lt;p&gt;可以增强vcs 编译优化&lt;/p&gt;
&lt;p&gt;&lt;em&gt;&lt;strong&gt;原文：&lt;/strong&gt;&lt;/em&gt;&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;Many runtime performance improvements or optimizations in this release are enabled using the -Xkeyopt=rtopt option.
Also, many runtime performance improvements for UVM testbenches are enabled using the -Xkeyopt=tbopt option.
The optimization applies to UVM factory, resource pool and regular expression operations.&lt;/p&gt;
&lt;/blockquote&gt;
</description>
      
    </item>
    
    <item>
      <title>使用系统任务 sdf_annotate</title>
      <link>https://gageluna.com/en/2022/12/04/%E4%BD%BF%E7%94%A8%E7%B3%BB%E7%BB%9F%E4%BB%BB%E5%8A%A1-sdf_annotate/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/%E4%BD%BF%E7%94%A8%E7%B3%BB%E7%BB%9F%E4%BB%BB%E5%8A%A1-sdf_annotate/</guid>
      
        <description>&lt;p&gt;在 TB 里面编写：
&lt;code&gt; $sdf_annotate (&amp;quot;sdf_file&amp;quot;[, module_instance] [,&amp;quot;sdf_configfile&amp;quot;] ,&amp;quot;sdf_logfile&amp;quot;] [,&amp;quot;mtm_spec&amp;quot;] [,&amp;quot;scale_factors&amp;quot;][,&amp;quot;scale_type&amp;quot;]);&lt;/code&gt;&lt;/p&gt;
&lt;p&gt;各部分解释：&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;&amp;ldquo;sdf_file&amp;rdquo;
Specifies the path to an SDF file.&lt;/p&gt;
&lt;p&gt;module_instance
Specifies the scope where back-annotation starts. The default is
the scope of the module instance that calls $sdf_annotate.&lt;/p&gt;
&lt;p&gt;&amp;ldquo;sdf_configfile&amp;rdquo;
Specifies the SDF configuration file.&lt;/p&gt;
&lt;p&gt;&amp;ldquo;sdf_logfile&amp;rdquo;
Gate-Level Simulation Feedback
Specifies an SDF log file to which VCS sends error messages and
warnings. By default, VCS displays no more than ten warnings
and ten error messages about back-annotation and writes no
more than that in the log file you specify with the -l option.&lt;/p&gt;
&lt;p&gt;However, if you specify the SDF log file with this argument, the
SDF log file receives all messages about back-annotation. You
can also use the +sdfverbose runtime option to enable the
display of all back-annotation messages.&lt;/p&gt;
&lt;p&gt;&amp;ldquo;mtm_spec&amp;rdquo;
Specifies which delay values of min:typ:max triplets VCS backannotates. Its possible values are &amp;ldquo;MINIMUM&amp;rdquo;, &amp;ldquo;TYPICAL&amp;rdquo;,  &amp;ldquo;MAXIMUM&amp;rdquo;, or &amp;ldquo;TOOL_CONTROL&amp;rdquo; (default).&lt;/p&gt;
&lt;p&gt;&amp;ldquo;scale_factors&amp;rdquo;
Specifies the multiplier for the minimum, typical, and maximum
components of delay triplets. It is a colon separated string of three
positive, real numbers &amp;ldquo;1.0:1.0:1.0&amp;rdquo; by default.&lt;/p&gt;
&lt;p&gt;&amp;ldquo;scale_type&amp;rdquo;
Specifies the delay value from each triplet in the SDF file for use
before scaling. Its possible values are &amp;ldquo;FROM_TYPICAL&amp;rdquo;,  &amp;ldquo;FROM_MIMINUM&amp;rdquo;, &amp;ldquo;FROM_MAXIMUM&amp;rdquo;, and &amp;ldquo;FROM_MTM&amp;rdquo; (default).&lt;/p&gt;
&lt;/blockquote&gt;
</description>
      
    </item>
    
    <item>
      <title>在vcs 中使用sdf 功能</title>
      <link>https://gageluna.com/en/2022/12/04/%E5%9C%A8vcs-%E4%B8%AD%E4%BD%BF%E7%94%A8sdf-%E5%8A%9F%E8%83%BD/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/%E5%9C%A8vcs-%E4%B8%AD%E4%BD%BF%E7%94%A8sdf-%E5%8A%9F%E8%83%BD/</guid>
      
        <description>&lt;p&gt;#vcs_option&lt;/p&gt;
&lt;p&gt;编译选项：
&lt;code&gt;-sdf min | typ | max : instance_name : file.sdf&lt;/code&gt;&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title>增量编译 incremental complation</title>
      <link>https://gageluna.com/en/2022/12/04/%E5%A2%9E%E9%87%8F%E7%BC%96%E8%AF%91-incremental-complation/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/%E5%A2%9E%E9%87%8F%E7%BC%96%E8%AF%91-incremental-complation/</guid>
      
        <description>&lt;p&gt;VCS 默认选项&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;原文：
During compilation/elaboration, VCS builds the design hierarchy.
By default, when you recompile the design,
VCS compiles only those design units that have changed since the last compilation/elaboration.
This is called incremental compilation.&lt;/p&gt;
&lt;/blockquote&gt;
</description>
      
    </item>
    
    <item>
      <title>寄存器初始化</title>
      <link>https://gageluna.com/en/2022/12/04/%E5%AF%84%E5%AD%98%E5%99%A8%E5%88%9D%E5%A7%8B%E5%8C%96/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/%E5%AF%84%E5%AD%98%E5%99%A8%E5%88%9D%E5%A7%8B%E5%8C%96/</guid>
      
        <description>&lt;p&gt;在编译阶段使用 +vcs+initreg+random，在仿真阶段使用 +initreg+0/1/random/seed_value&lt;/p&gt;
&lt;blockquote&gt;
&lt;/blockquote&gt;
&lt;p&gt;原文：
Initializing Verilog Variables, Registers, and Memories
in an entire Design
You can use the +vcs+initreg+random option to initialize all bits
of Verilog variables and registers defined in sequential UDPs and
memories including multi-dimensional arrays (MDAs) in your design
to random value 0 or 1, at time zero. The default random seed is
used.
The supported data types are:
. - reg
. - bit
. - integer
. - int
. - logic
.&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;To enable initialization for an entire design, the
+vcs+initreg+random option must be specified at compile time
and one of the following options must be specified at runtime:
. - +vcs+initreg+0
. - +vcs+initreg+1
. - +vcs+initreg+random
. - +vcs+initreg+seed_value&lt;/p&gt;
&lt;/blockquote&gt;
</description>
      
    </item>
    
    <item>
      <title>时序检查</title>
      <link>https://gageluna.com/en/2022/12/04/%E6%97%B6%E5%BA%8F%E6%A3%80%E6%9F%A5/</link>
      <pubDate>Sun, 04 Dec 2022 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/2022/12/04/%E6%97%B6%E5%BA%8F%E6%A3%80%E6%9F%A5/</guid>
      
        <description>&lt;p&gt;#vcs_option&lt;/p&gt;
&lt;p&gt;在RTL阶段，通常关闭时序检查，可以提升编译性能&lt;/p&gt;
&lt;p&gt;+notimingcheck&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;Tells VCS to ignore timing check system tasks when it compiles
your design. This option can moderately improve simulation
performance. The extent of this improvement depends on the
number of timing checks that VCS ignores. You can also use this
option at runtime to disable these timing checks after VCS has
compiled them into the executable. However, the executable
simulates faster if you include this option at compile time so that
the timing checks are not in the executable. If you need the
delayed versions of the signals in negative timing checks but want
faster performance, include this option at runtime. The delayed
versions are not available if you use this option at compile time.&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;+no_notifier&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;Disables toggling of the notifier register that you specify in some
timing check system tasks. This option does not disable the
display of warning messages when VCS finds a timing violation
that you specified in a timing check.&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;+noSpecify&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;Disables the specify blocks in the specified module instances.&lt;/p&gt;
&lt;/blockquote&gt;
</description>
      
    </item>
    
    <item>
      <title>作为使用者，聊聊ios 和android</title>
      <link>https://gageluna.com/en/2022/11/29/%E4%BD%9C%E4%B8%BA%E4%BD%BF%E7%94%A8%E8%80%85%E8%81%8A%E8%81%8Aios-%E5%92%8Candroid/</link>
      <pubDate>Tue, 29 Nov 2022 16:01:23 +0800</pubDate>
      
      <guid>https://gageluna.com/en/2022/11/29/%E4%BD%9C%E4%B8%BA%E4%BD%BF%E7%94%A8%E8%80%85%E8%81%8A%E8%81%8Aios-%E5%92%8Candroid/</guid>
      
        <description>&lt;p&gt;&lt;strong&gt;最近，趁着双十一的活动，入手了iPhone，这下真的进入全面的IOS生态了。从Mac到iPad再到AirPods和iPhone，大部分的电子设备已经换成了iOS系统。本文就简单聊聊作为一个重度安卓用户迁移到IOS的一些感受。&lt;/strong&gt;&lt;/p&gt;
&lt;h2 id=&#34;1-系统的封闭性&#34;&gt;1. 系统的封闭性&lt;/h2&gt;
&lt;p&gt;这里不得不提的就是微信。在全面迁移到IOS之前，其实我还是做了一些功课，对于封闭的系统、昂贵的app都有所认知，但没想到，对我来讲影响最大的是微信。&lt;/p&gt;
&lt;p&gt;作为一个安卓用户，微信是支持双开的。也就是说，微信支持安卓手机同时登录两个微信号的。我之前其实并没有太过于在意这个问题，或许确实是习惯了，所以我工作微信号是和我生活的微信号分开的。（并没有什么特别的理由，只是我司HR把之前的微信号拉到了微信群里，就把那个号作为工作号了）&lt;/p&gt;
&lt;p&gt;换到了iOS的环境，微信并没有给iOS做微信双开的授权以及配置，导致同一时间我只能登录一个微信号。加上微信电脑的登录只要一切换账号就会掉线，在初期的一段时间我其实是比较难受的（现在也没什么好的解决方法）&lt;/p&gt;
&lt;p&gt;除此之外，我还是一个Google play的用户，相较于安卓机的应用市场里app都会带着各种各样的华丽广告，我更倾向于选择简洁的小体积，很多小巧灵活的应用我都是从google play里面搜索得到。&lt;/p&gt;
&lt;p&gt;在这里我就怀念起我的via浏览器，不到1M的内存，不会带各种花里胡哨的功能，但是扩展功能极强。相较之下，IOS自带的Safari浏览器真的有一种用起来一言难尽的感觉。作为一款浏览器，它无疑是合格的，但对我来说，可配置的扩展有些少，可玩性较低。&lt;/p&gt;
&lt;p&gt;其他常见的应用，我还是从各个区的app store找了相应的平替，不得不说，app store需要来回切换账号真的很繁琐，而且各个区相同app价格不同很难受。不过这也是iOS封闭性的一种体现。&lt;/p&gt;
&lt;h2 id=&#34;2应用权限的清晰&#34;&gt;2.应用权限的清晰&lt;/h2&gt;
&lt;p&gt;这确实是IOS比安卓强的一点，或者说，更加繁琐的地方。iOS的应用很多都在申请权限时候会有询问，而且可以从后台很明显的看出来到底是哪个应用在使用什么权限。&lt;/p&gt;
&lt;p&gt;我相信安卓也有对应的设置，但是安卓的应用在使用权限（比如定位、录音），并不会有明显标识。我觉得这一点对于用户的信息安全是一种很好的保护。并不是我对我去过哪里说过什么处于保密状态，但是我要App在调用这些数据的时候给出很好的理由，至少别用我的数据去训练算法模型。&lt;/p&gt;
&lt;p&gt;不过这样也有明显的问题——输入法。如果不选择iOS自带的输入法，其他的输入法在每次复制粘贴时候都需要确认权限，而且可供IOS选择的输入法比较稀少，这一点确实是iOS系统的减分项。&lt;/p&gt;
&lt;h2 id=&#34;3ios生态的完整性&#34;&gt;3.IOS生态的完整性&lt;/h2&gt;
&lt;p&gt;我觉得这是IOS最出彩的一点了。&lt;/p&gt;
&lt;p&gt;作为安卓用户，不可避免的就是各种各样的适配性问题，但同时，并没有哪家安卓公司的产品可以样样都十分出彩。某米家的手机、某为家的平板，再配上其他厂家的蓝牙耳机，以及不知名厂家的电脑。在种种的相互匹配中，难免会出现因为其中一个升级导致交互性出现问题。&lt;/p&gt;
&lt;p&gt;对于iOS来说，平板、电脑、耳机、手机，都做的很出色。只能说最大的问题就是它的价格也同样昂贵了。在整体的iOS生态中，airdrop的互相传输、iCloud的备份、以及AirPods的多设备无延迟切换，真的带给人无可比拟的新奇体验。&lt;/p&gt;
&lt;p&gt;这其中，AirPods的无缝切换是最令我满意的。之前在安卓环境中，已经被渐渐养成了一个蓝牙耳机只能连接一台设备，如果想要切换，还需要重新放到盒中长按复位键，清除匹配，新设备再匹配。不得不说，这种操作真的很繁琐，尤其是在用电脑干一件事时突然需要用手机去干另一件事。在iOS系统中，多设备无缝切换，真的是十分便利。&lt;/p&gt;
&lt;p&gt;另外，airdrop真的解决了困扰我很久的电脑和手机同步的问题。之前总是需要各种第三方平台作为中转，加上微信、QQ还要对传输文件有各种各样的限制。但是airdrop的直接传输，真的便利。&lt;/p&gt;
&lt;h2 id=&#34;4规范的快捷方式快捷指令&#34;&gt;4.规范的快捷方式——快捷指令&lt;/h2&gt;
&lt;p&gt;iOS在封闭的系统之中，也同样提供了方便快捷的方式。通过快捷方式，可以实现多个app的联动以及一些自动化的功能——比如查询日历自动开启上班闹钟/休息闹钟。&lt;/p&gt;
&lt;p&gt;不过我研究发现，快捷指令本身也是有着一定的入门门槛。虽然网上有着很多的捷径库，但是否与IOS 当前版本匹配，以及一些相应的配置，也会让很多人望而却步。&lt;/p&gt;
&lt;p&gt;究其根本，是iOS给用户开放的一套脚本系统，主要通过函数和各种判断条件，实现快捷完成目标，有一些类似于GitHub中的CI自动化。我并没有仔细研究这一块，不过目前发现很多功能确实很好用。&lt;/p&gt;
&lt;h2 id=&#34;综上就是我对于ios的一些初步的体验感想&#34;&gt;综上，就是我对于iOS的一些初步的体验感想。&lt;/h2&gt;
&lt;p&gt;我很难说iOS能完全领先于android，在使用过程中，它也同样有着很多的毛病。加上IOS设备普遍偏贵，相较于国产低廉的android设备，IOS还是性价比较低的。但是，如果是追求一个新的体验以及无广告的环境，还是可以尝试一下IOS的生态的。&lt;/p&gt;
&lt;p&gt;***PS. 因为iOS几乎无广告，总有老年人应该用iOS的说法。这一点上，我觉得还是有待考虑，毕竟，相对于几乎完全开放的安卓系统，IOS的多账号、iCloud同步，以及自动订阅收费这些设置还是需要安卓用户适应。&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title>节日的意义</title>
      <link>https://gageluna.com/en/2022/11/27/%E8%8A%82%E6%97%A5%E7%9A%84%E6%84%8F%E4%B9%89/</link>
      <pubDate>Sun, 27 Nov 2022 16:01:23 +0800</pubDate>
      
      <guid>https://gageluna.com/en/2022/11/27/%E8%8A%82%E6%97%A5%E7%9A%84%E6%84%8F%E4%B9%89/</guid>
      
        <description>&lt;p&gt;&lt;em&gt;曾几何时，“双十一”成为了购物节，淘宝、京东、甚至各路大大小小的平台，都在做着双十一的活动。那么，现在看来，这样的购物节真的有实际意义吗？&lt;/em&gt;&lt;/p&gt;
&lt;p&gt;&lt;strong&gt;在我看来，是没有的。&lt;/strong&gt;&lt;/p&gt;
&lt;p&gt;它已经失去了降价购物的那种对消费者的驱动力，人们已经发现想要购买的东西都是先涨价再降价，而且各路平台的优惠力度对个人而言着实有限。加上淘宝等平台对于活动的参加愈发复杂，从最开始的满减，到现在需要提前1个月左右的时间就要参与各种活动。参与优惠的时间成本和带来回报的不匹配，成为了越来越多的人不选择参加活动的主要原因。&lt;/p&gt;
&lt;p&gt;光棍节，本来就是一个人造的概念，如今起源已经无法追查。但各路购物网站，却成功地运用这个概念，将其包装成一个不折不扣的购物狂欢节。&lt;/p&gt;
&lt;p&gt;是否可以进一步思考，人们对于节日的认知其实和节日是否具有历史意义并没有的实际关系。换句话说，人们只会认可网络上兴盛的话题，对于一些真实的历史并不会过分地在意。&lt;/p&gt;
&lt;p&gt;历史是无法改变的客观存在，但是如果人们不对其深究，它就变成了一个象征性的存在，无法充分发挥它的参考价值。&lt;/p&gt;
&lt;p&gt;举个简单的例子：五一劳动节，是为了庆祝工人们终于取得了八小时工作日而存在的，它的诞生经过了众多的血泪抗争，但现在，只不过成为了打工人休息几天的假期罢了。&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;“人类从历史学到的唯一的教训，就是人类没有从历史中吸取任何教训”。——黑格尔&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;那我们平常所庆祝的各种节日，它们真的有现实意义吗？我们是真的因为历史而去记住了这些节日，还只是因为简简单单的休息而记住了这些节日。我们源远流长的历史文化传承，难道不过是因为一些休息日？&lt;/p&gt;
&lt;p&gt;有些可笑，却又有些真实。我们在庆祝着节日，在给我们的孩子传授着我们的传统，而实际上比不过几个休息日重要，比不上一些人造的购物节日重要。&lt;/p&gt;
&lt;p&gt;不禁思考，我们真的从我们习以为傲的传统文化中学到了什么呢？从小就被告诫着中华文化五千年的传统源远流长，但我们从这份源远流长中学到了什么呢？尊老爱幼？知书达理？重阳节的概念已经许久没有提起了，种种冲突事情也常常发生。我们到底学了什么呢？&lt;/p&gt;
&lt;p&gt;节日的意义——历史意义？现实意义？我觉得都不是，节日的意义，不过是休息日罢了。&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title>测试新分类</title>
      <link>https://gageluna.com/en/2022/11/25/%E6%B5%8B%E8%AF%95%E6%96%B0%E5%88%86%E7%B1%BB/</link>
      <pubDate>Fri, 25 Nov 2022 16:01:23 +0800</pubDate>
      
      <guid>https://gageluna.com/en/2022/11/25/%E6%B5%8B%E8%AF%95%E6%96%B0%E5%88%86%E7%B1%BB/</guid>
      
        <description>&lt;p&gt;总归还是需要留个文件在这里作为备用的&lt;/p&gt;
&lt;p&gt;该文章只是用来测试&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title>测试项目</title>
      <link>https://gageluna.com/en/2022/11/25/%E6%B5%8B%E8%AF%95%E9%A1%B9%E7%9B%AE/</link>
      <pubDate>Fri, 25 Nov 2022 16:01:23 +0800</pubDate>
      
      <guid>https://gageluna.com/en/2022/11/25/%E6%B5%8B%E8%AF%95%E9%A1%B9%E7%9B%AE/</guid>
      
        <description>&lt;p&gt;总归还是需要留个文件在这里作为备用的&lt;/p&gt;
&lt;p&gt;该文章只是用来测试&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title>测试图片</title>
      <link>https://gageluna.com/en/2018/03/05/%E6%B5%8B%E8%AF%95%E5%9B%BE%E7%89%87/</link>
      <pubDate>Mon, 05 Mar 2018 16:01:23 +0800</pubDate>
      
      <guid>https://gageluna.com/en/2018/03/05/%E6%B5%8B%E8%AF%95%E5%9B%BE%E7%89%87/</guid>
      
        <description>&lt;p&gt;欢迎来到镓锗的博客&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title></title>
      <link>https://gageluna.com/en/1/01/01/</link>
      <pubDate>Mon, 01 Jan 0001 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/1/01/01/</guid>
      
        <description>&lt;p&gt;使用预编译选项&lt;/p&gt;
&lt;blockquote&gt;
&lt;p&gt;For example:
vcs +csdf+precomp+file+test1.sdf&lt;/p&gt;
&lt;/blockquote&gt;
&lt;p&gt;***此外，该编译选项有option可以选择存放位置，以及编译后是否删除原sdf文件&lt;/p&gt;
</description>
      
    </item>
    
    <item>
      <title></title>
      <link>https://gageluna.com/en/1/01/01/</link>
      <pubDate>Mon, 01 Jan 0001 00:00:00 +0000</pubDate>
      
      <guid>https://gageluna.com/en/1/01/01/</guid>
      
        <description>&lt;p&gt;由于RTL阶段对时序呈现
在网表仿真时，会出现x态。&lt;/p&gt;
&lt;ol&gt;
&lt;li&gt;
&lt;p&gt;电源端口是否存在force 信号，VDD/VSS是否赋值。
模型有带power pin和不带之分，需要和综合的人去沟通，看具体使用哪种仿真模型
&lt;strong&gt;注意IP中的那些phy，主要是它们带了power pin&lt;/strong&gt;&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;寄存器初始化
可以参考 [[寄存器初始化 initreg]] ，可以有效解决部分寄存器在初始化时候没有赋值，导致X态传输问题。&lt;/p&gt;
&lt;/li&gt;
&lt;li&gt;
&lt;p&gt;顶层端口例化过程
在有些时候，顶层端口并没有被完全使用，需要注意剩下的端口是否悬空输入x态，导致X态传播&lt;/p&gt;
&lt;/li&gt;
&lt;/ol&gt;
</description>
      
    </item>
    
  </channel>
</rss>
