# 难点和解决

## Logisim

### 如何搭建有限状态机

1. 规划状态，确定是Mealy型还是Moore型，这决定了状态数多一个还是少一个。
2. 画出状态转移图
3. 规划输出端口是Moore型还是Mealy型
4. 确定端口的延迟，如果带上寄存器，可以延迟1个周期

### Moore和Mealy型状态机

以字符串匹配“abc”为例，  
如果是Moore型状态机，一共4个状态，可以记为S0 -> Sa -> Sb -> Sc  
如果是Mealy型状态机，一共3个状态，可以记为S0 -> Sa -> Sb  
Moore型会多一个Done（匹配完成）的状态，就是Sc，这个状态直接和输出关联；  
Mealy型在Sb状态时，input == c ，output 直接等于1，  
这就叫做：“当输入为c时，输出直接为1”  
当一个时钟过来后，c被“打”进去，此时状态反而回到原点。

### Logisim 的同步和异步复位

首先，异步复位是简单的  
![Logisim异步复位](/img/asynchronous_reset.jpg)  
当CLR（clear）为1时，reg直接变成0

正确的同步复位如下：  
![Logisim同步复位](/img/synchronous_reset.jpg)  
使用了MUX和一个0常量

错误的同步复位：  
![Logisim错误的同步复位](/img/wrong_synchronous_reset.jpg)  
当clk为1时，要是CLR来个小抖动，直接复位，和要求“在clk上升沿时复位不同” :(

## Verilog

### 同步复位和异步复位的写法

这个和Logisim正好反过来，异步复位写的麻烦一点  
rst_n 指的是 reset when negative，即**低有效的复位**  
**同步复位**，which is easy

    always @(posedge clk)  
        if(!rst_n) begin  
            RESET;  
        end  
        else begin  
            show time;  
        end  

**异步复位**，

    always @(posedge clk or negedge rst_n)
        if(!rst_n) begin
            RESET;
        end
        else begin
            show time;
        end

## MIPS

### if-else语句实现

具体的label是这样的：if-then-else  
这和C语言的不同之处在于：  
C是条件判断为**False**时，跳转到else  
MIPS是条件为**True**时跳转到then，else直接接在判断语句后面

    if:
        beq $, $, then;
    else:
        do sth;
        j   if_end;
    then:
        do sth;
        j   if_end;
    if_end:

## Ref

可以在“推荐阅读.md”中搜索你想要的资料对应的互联网链接
