Fitter report for MIPS
Thu Apr 14 12:36:01 2016
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Clock Delay Control Summary
 16. Output Pin Default Load For Reported TCO
 17. Fitter Resource Utilization by Entity
 18. Delay Chain Summary
 19. Pad To Core Delay Chain Fanout
 20. Control Signals
 21. Global & Other Fast Signals
 22. Non-Global High Fan-Out Signals
 23. Fitter RAM Summary
 24. Other Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. Fitter Device Options
 31. Operating Settings and Conditions
 32. Fitter Messages
 33. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Thu Apr 14 12:36:01 2016           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; MIPS                                            ;
; Top-level Entity Name              ; mips_mono                                       ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C35F672C6                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,112 / 33,216 ( 6 % )                          ;
;     Total combinational functions  ; 1,641 / 33,216 ( 5 % )                          ;
;     Dedicated logic registers      ; 1,025 / 33,216 ( 3 % )                          ;
; Total registers                    ; 1025                                            ;
; Total pins                         ; 158 / 475 ( 33 % )                              ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 16,384 / 483,840 ( 3 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 70 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C35F672C6                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 2895 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 2895 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2892    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in E:/Projeto de Sistemas Digitais/M1/MIPS_VHDL/MIPS.pin.


+------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                          ;
+---------------------------------------------+--------------------------+
; Resource                                    ; Usage                    ;
+---------------------------------------------+--------------------------+
; Total logic elements                        ; 2,112 / 33,216 ( 6 % )   ;
;     -- Combinational with no register       ; 1087                     ;
;     -- Register only                        ; 471                      ;
;     -- Combinational with a register        ; 554                      ;
;                                             ;                          ;
; Logic element usage by number of LUT inputs ;                          ;
;     -- 4 input functions                    ; 1493                     ;
;     -- 3 input functions                    ; 129                      ;
;     -- <=2 input functions                  ; 19                       ;
;     -- Register only                        ; 471                      ;
;                                             ;                          ;
; Logic elements by mode                      ;                          ;
;     -- normal mode                          ; 1641                     ;
;     -- arithmetic mode                      ; 0                        ;
;                                             ;                          ;
; Total registers*                            ; 1,025 / 34,593 ( 3 % )   ;
;     -- Dedicated logic registers            ; 1,025 / 33,216 ( 3 % )   ;
;     -- I/O registers                        ; 0 / 1,377 ( 0 % )        ;
;                                             ;                          ;
; Total LABs:  partially or completely used   ; 154 / 2,076 ( 7 % )      ;
; Virtual pins                                ; 0                        ;
; I/O pins                                    ; 158 / 475 ( 33 % )       ;
;     -- Clock pins                           ; 0 / 8 ( 0 % )            ;
;                                             ;                          ;
; Global signals                              ; 2                        ;
; M4Ks                                        ; 4 / 105 ( 4 % )          ;
; Total block memory bits                     ; 16,384 / 483,840 ( 3 % ) ;
; Total block memory implementation bits      ; 18,432 / 483,840 ( 4 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )           ;
; PLLs                                        ; 0 / 4 ( 0 % )            ;
; Global clocks                               ; 2 / 16 ( 13 % )          ;
; JTAGs                                       ; 0 / 1 ( 0 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )            ;
; CRC blocks                                  ; 0 / 1 ( 0 % )            ;
; Average interconnect usage (total/H/V)      ; 4% / 4% / 4%             ;
; Peak interconnect usage (total/H/V)         ; 35% / 34% / 36%          ;
; Maximum fan-out                             ; 1697                     ;
; Highest non-global fan-out                  ; 1022                     ;
; Total fan-out                               ; 10393                    ;
; Average fan-out                             ; 3.35                     ;
+---------------------------------------------+--------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                         ;
+---------------------------------------------+----------------------+--------------------------------+
; Statistic                                   ; Top                  ; hard_block:auto_generated_inst ;
+---------------------------------------------+----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                  ; Low                            ;
;                                             ;                      ;                                ;
; Total logic elements                        ; 2112 / 33216 ( 6 % ) ; 0 / 33216 ( 0 % )              ;
;     -- Combinational with no register       ; 1087                 ; 0                              ;
;     -- Register only                        ; 471                  ; 0                              ;
;     -- Combinational with a register        ; 554                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic element usage by number of LUT inputs ;                      ;                                ;
;     -- 4 input functions                    ; 1493                 ; 0                              ;
;     -- 3 input functions                    ; 129                  ; 0                              ;
;     -- <=2 input functions                  ; 19                   ; 0                              ;
;     -- Register only                        ; 471                  ; 0                              ;
;                                             ;                      ;                                ;
; Logic elements by mode                      ;                      ;                                ;
;     -- normal mode                          ; 1641                 ; 0                              ;
;     -- arithmetic mode                      ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Total registers                             ; 1025                 ; 0                              ;
;     -- Dedicated logic registers            ; 1025 / 33216 ( 3 % ) ; 0 / 33216 ( 0 % )              ;
;                                             ;                      ;                                ;
; Total LABs:  partially or completely used   ; 154 / 2076 ( 7 % )   ; 0 / 2076 ( 0 % )               ;
;                                             ;                      ;                                ;
; Virtual pins                                ; 0                    ; 0                              ;
; I/O pins                                    ; 158                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 70 ( 0 % )       ; 0 / 70 ( 0 % )                 ;
; Total memory bits                           ; 16384                ; 0                              ;
; Total RAM block bits                        ; 18432                ; 0                              ;
; M4K                                         ; 4 / 105 ( 3 % )      ; 0 / 105 ( 0 % )                ;
; Clock control block                         ; 2 / 20 ( 10 % )      ; 0 / 20 ( 0 % )                 ;
; Clock delay control block                   ; 1 / 16 ( 6 % )       ; 0 / 16 ( 0 % )                 ;
;                                             ;                      ;                                ;
; Connections                                 ;                      ;                                ;
;     -- Input Connections                    ; 0                    ; 0                              ;
;     -- Registered Input Connections         ; 0                    ; 0                              ;
;     -- Output Connections                   ; 0                    ; 0                              ;
;     -- Registered Output Connections        ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Internal Connections                        ;                      ;                                ;
;     -- Total Connections                    ; 10947                ; 0                              ;
;     -- Registered Connections               ; 2165                 ; 0                              ;
;                                             ;                      ;                                ;
; External Connections                        ;                      ;                                ;
;     -- Top                                  ; 0                    ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Partition Interface                         ;                      ;                                ;
;     -- Input Ports                          ; 2                    ; 0                              ;
;     -- Output Ports                         ; 156                  ; 0                              ;
;     -- Bidir Ports                          ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Registered Ports                            ;                      ;                                ;
;     -- Registered Input Ports               ; 0                    ; 0                              ;
;     -- Registered Output Ports              ; 0                    ; 0                              ;
;                                             ;                      ;                                ;
; Port Connectivity                           ;                      ;                                ;
;     -- Input Ports driven by GND            ; 0                    ; 0                              ;
;     -- Output Ports driven by GND           ; 0                    ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                    ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                    ; 0                              ;
;     -- Input Ports with no Source           ; 0                    ; 0                              ;
;     -- Output Ports with no Source          ; 0                    ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                    ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                    ; 0                              ;
+---------------------------------------------+----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                  ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name  ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clock ; W26   ; 6        ; 65           ; 10           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset ; G26   ; 5        ; 65           ; 27           ; 1           ; 1022                  ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name            ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; ALUOp[0]        ; C11   ; 3        ; 29           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUOp[1]        ; R3    ; 1        ; 0            ; 17           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ALUSrc          ; AD11  ; 8        ; 27           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Branch          ; B11   ; 3        ; 29           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[0]  ; G10   ; 3        ; 14           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[10] ; B9    ; 3        ; 20           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[11] ; T3    ; 1        ; 0            ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[12] ; AF8   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[13] ; AB12  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[14] ; J14   ; 3        ; 24           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[15] ; F15   ; 4        ; 44           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[16] ; AF10  ; 8        ; 24           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[17] ; C15   ; 4        ; 37           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[18] ; B10   ; 3        ; 22           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[19] ; AE9   ; 8        ; 20           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[1]  ; R2    ; 1        ; 0            ; 17           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[20] ; AC9   ; 8        ; 20           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[21] ; E12   ; 3        ; 24           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[22] ; B15   ; 4        ; 37           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[23] ; J2    ; 2        ; 0            ; 26           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[24] ; A10   ; 3        ; 22           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[25] ; J11   ; 3        ; 27           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[26] ; K1    ; 2        ; 0            ; 25           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[27] ; M5    ; 2        ; 0            ; 23           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[28] ; F11   ; 3        ; 18           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[29] ; M2    ; 2        ; 0            ; 23           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[2]  ; L2    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[30] ; N23   ; 5        ; 65           ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[31] ; R5    ; 1        ; 0            ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[3]  ; N9    ; 2        ; 0            ; 25           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[4]  ; F10   ; 3        ; 14           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[5]  ; M20   ; 5        ; 65           ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[6]  ; A9    ; 3        ; 20           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[7]  ; AC10  ; 8        ; 20           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[8]  ; C8    ; 3        ; 14           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Instruction[9]  ; L3    ; 2        ; 0            ; 24           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemToReg        ; F13   ; 4        ; 35           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; MemWrite        ; Y12   ; 8        ; 29           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Operation[0]    ; D14   ; 4        ; 33           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Operation[1]    ; A14   ; 4        ; 33           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; Operation[2]    ; F12   ; 3        ; 27           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[0]           ; AE23  ; 7        ; 63           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[10]          ; AA13  ; 7        ; 35           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[11]          ; AC14  ; 7        ; 35           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[12]          ; AD15  ; 7        ; 35           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[13]          ; AE15  ; 7        ; 35           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[14]          ; AF13  ; 8        ; 31           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[15]          ; AE13  ; 8        ; 31           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[16]          ; AA12  ; 8        ; 29           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[17]          ; Y15   ; 7        ; 37           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[18]          ; AF17  ; 7        ; 44           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[19]          ; AB15  ; 7        ; 40           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[1]           ; AF23  ; 7        ; 63           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[20]          ; R20   ; 6        ; 65           ; 16           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[21]          ; G13   ; 4        ; 35           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[22]          ; Y14   ; 7        ; 37           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[23]          ; AC17  ; 7        ; 44           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[24]          ; D16   ; 4        ; 40           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[25]          ; N20   ; 5        ; 65           ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[26]          ; P23   ; 6        ; 65           ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[27]          ; T23   ; 6        ; 65           ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[28]          ; H16   ; 4        ; 42           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[29]          ; M22   ; 5        ; 65           ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[2]           ; AB21  ; 7        ; 63           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[30]          ; R25   ; 6        ; 65           ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[31]          ; H15   ; 4        ; 42           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; PC[3]           ; AC22  ; 7        ; 63           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[4]           ; AD22  ; 7        ; 61           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[5]           ; AD23  ; 7        ; 61           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[6]           ; AD21  ; 7        ; 61           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[7]           ; AC21  ; 7        ; 61           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[8]           ; AA14  ; 7        ; 37           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; PC[9]           ; Y13   ; 7        ; 37           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; RegDst          ; P3    ; 1        ; 0            ; 17           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; RegWrite        ; AE11  ; 8        ; 27           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; clkSys          ; B12   ; 3        ; 29           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; function[0]     ; D9    ; 3        ; 16           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; function[1]     ; T10   ; 1        ; 0            ; 16           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; function[2]     ; J1    ; 2        ; 0            ; 26           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; function[3]     ; L4    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; function[4]     ; B8    ; 3        ; 16           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; function[5]     ; M19   ; 5        ; 65           ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[0]       ; C9    ; 3        ; 16           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[10]      ; C10   ; 3        ; 20           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[11]      ; P6    ; 1        ; 0            ; 15           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[12]      ; W11   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[13]      ; V14   ; 8        ; 27           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[14]      ; J13   ; 3        ; 24           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[15]      ; G16   ; 4        ; 44           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[1]       ; T9    ; 1        ; 0            ; 16           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[2]       ; L7    ; 2        ; 0            ; 24           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[3]       ; P9    ; 2        ; 0            ; 25           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[4]       ; A8    ; 3        ; 16           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[5]       ; M21   ; 5        ; 65           ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[6]       ; H12   ; 3        ; 18           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[7]       ; AC11  ; 8        ; 22           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[8]       ; A7    ; 3        ; 11           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; imed16[9]       ; L6    ; 2        ; 0            ; 24           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[0]       ; F17   ; 4        ; 48           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[10]      ; G14   ; 4        ; 35           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[11]      ; W16   ; 7        ; 42           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[12]      ; W15   ; 7        ; 42           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[13]      ; P7    ; 1        ; 0            ; 15           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[14]      ; T25   ; 6        ; 65           ; 15           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[15]      ; AE16  ; 7        ; 40           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[16]      ; D15   ; 4        ; 40           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[17]      ; AA15  ; 7        ; 40           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[18]      ; V11   ; 8        ; 29           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[19]      ; U12   ; 8        ; 29           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[1]       ; B21   ; 4        ; 59           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[20]      ; AC15  ; 7        ; 40           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[21]      ; B17   ; 4        ; 42           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[22]      ; P24   ; 6        ; 65           ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[23]      ; E15   ; 4        ; 40           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[24]      ; G15   ; 4        ; 44           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[25]      ; R24   ; 6        ; 65           ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[26]      ; A17   ; 4        ; 42           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[27]      ; AD16  ; 7        ; 42           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[28]      ; AC16  ; 7        ; 42           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[29]      ; M24   ; 5        ; 65           ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[2]       ; AE12  ; 8        ; 31           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[30]      ; N24   ; 5        ; 65           ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[31]      ; AD17  ; 7        ; 44           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[3]       ; AD12  ; 8        ; 31           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[4]       ; G12   ; 3        ; 27           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[5]       ; C12   ; 3        ; 29           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[6]       ; B14   ; 4        ; 33           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[7]       ; P4    ; 1        ; 0            ; 17           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[8]       ; V13   ; 8        ; 27           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; nextPC[9]       ; L10   ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; op[26]          ; K2    ; 2        ; 0            ; 25           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; op[27]          ; M3    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; op[28]          ; E10   ; 3        ; 18           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; op[29]          ; M4    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; op[30]          ; M25   ; 5        ; 65           ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; op[31]          ; R4    ; 1        ; 0            ; 16           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rd[11]          ; T2    ; 1        ; 0            ; 15           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rd[12]          ; AE8   ; 8        ; 18           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rd[13]          ; AC12  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rd[14]          ; F14   ; 4        ; 35           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rd[15]          ; F16   ; 4        ; 44           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs[21]          ; D12   ; 3        ; 24           ; 36           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs[22]          ; B16   ; 4        ; 37           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs[23]          ; K4    ; 2        ; 0            ; 26           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs[24]          ; D11   ; 3        ; 22           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rs[25]          ; J10   ; 3        ; 27           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rt[16]          ; AE10  ; 8        ; 24           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rt[17]          ; G11   ; 3        ; 22           ; 36           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rt[18]          ; C16   ; 4        ; 37           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rt[19]          ; AF9   ; 8        ; 22           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; rt[20]          ; W12   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; shamt[10]       ; D10   ; 3        ; 20           ; 36           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; shamt[6]        ; H11   ; 3        ; 18           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; shamt[7]        ; AD10  ; 8        ; 22           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; shamt[8]        ; D8    ; 3        ; 14           ; 36           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; shamt[9]        ; L9    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-----------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 12 / 64 ( 19 % ) ; 3.3V          ; --           ;
; 2        ; 20 / 59 ( 34 % ) ; 3.3V          ; --           ;
; 3        ; 33 / 56 ( 59 % ) ; 3.3V          ; --           ;
; 4        ; 24 / 58 ( 41 % ) ; 3.3V          ; --           ;
; 5        ; 10 / 65 ( 15 % ) ; 3.3V          ; --           ;
; 6        ; 9 / 59 ( 15 % )  ; 3.3V          ; --           ;
; 7        ; 27 / 58 ( 47 % ) ; 3.3V          ; --           ;
; 8        ; 26 / 56 ( 46 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A3       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A4       ; 484        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 482        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 479        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 465        ; 3        ; imed16[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 457        ; 3        ; imed16[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 451        ; 3        ; Instruction[6]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 447        ; 3        ; Instruction[24]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A13      ; 430        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A14      ; 427        ; 4        ; Operation[1]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A16      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A17      ; 412        ; 4        ; nextPC[26]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A18      ; 406        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 394        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 390        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ; 382        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A22      ; 379        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A23      ; 378        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A24      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A25      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 107        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA2      ; 106        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA3      ; 117        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA4      ; 116        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA5      ; 120        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA6      ; 130        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA7      ; 129        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA8      ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA9      ; 152        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA10     ; 153        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 155        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA12     ; 179        ; 8        ; PC[16]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 192        ; 7        ; PC[10]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 194        ; 7        ; PC[8]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 197        ; 7        ; nextPC[17]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA16     ; 209        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 219        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 220        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; AA20     ; 230        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA23     ; 256        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA24     ; 255        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA25     ; 266        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AA26     ; 267        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB1      ; 115        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB2      ; 114        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB3      ; 126        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB4      ; 127        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB5      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB6      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB7      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB8      ; 147        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB10     ; 154        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB12     ; 171        ; 8        ; Instruction[13]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB14     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB15     ; 198        ; 7        ; PC[19]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB16     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB17     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB18     ; 215        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB20     ; 225        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ; 242        ; 7        ; PC[2]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB22     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB23     ; 258        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB24     ; 257        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB25     ; 263        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AB26     ; 262        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC1      ; 119        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC2      ; 118        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC3      ; 128        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC4      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC5      ; 133        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC6      ; 134        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC7      ; 143        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC8      ; 148        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC9      ; 163        ; 8        ; Instruction[20]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC10     ; 164        ; 8        ; Instruction[7]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC11     ; 168        ; 8        ; imed16[7]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC12     ; 172        ; 8        ; rd[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC13     ; 185        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AC14     ; 191        ; 7        ; PC[11]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC15     ; 199        ; 7        ; nextPC[20]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC16     ; 202        ; 7        ; nextPC[28]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC17     ; 207        ; 7        ; PC[23]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AC18     ; 216        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC19     ; 222        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC20     ; 226        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AC21     ; 237        ; 7        ; PC[7]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC22     ; 241        ; 7        ; PC[3]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC23     ; 245        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC24     ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; AC25     ; 260        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AC26     ; 261        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD2      ; 122        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD3      ; 123        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD4      ; 135        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD5      ; 136        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD6      ; 139        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD7      ; 140        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD8      ; 149        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD9      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD10     ; 167        ; 8        ; shamt[7]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD11     ; 173        ; 8        ; ALUSrc                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD12     ; 181        ; 8        ; nextPC[3]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD13     ; 186        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AD14     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD15     ; 190        ; 7        ; PC[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD16     ; 201        ; 7        ; nextPC[27]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD17     ; 208        ; 7        ; nextPC[31]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AD18     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AD19     ; 221        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AD20     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 238        ; 7        ; PC[6]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD22     ; 240        ; 7        ; PC[4]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD23     ; 239        ; 7        ; PC[5]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD24     ; 249        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD25     ; 248        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AD26     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AE1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AE2      ; 124        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE3      ; 125        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE4      ; 131        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE5      ; 137        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE6      ; 150        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE7      ; 157        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE8      ; 159        ; 8        ; rd[12]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE9      ; 165        ; 8        ; Instruction[19]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE10     ; 169        ; 8        ; rt[16]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE11     ; 174        ; 8        ; RegWrite                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE12     ; 182        ; 8        ; nextPC[2]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE13     ; 183        ; 8        ; PC[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE14     ; 188        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AE15     ; 189        ; 7        ; PC[13]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE16     ; 200        ; 7        ; nextPC[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AE17     ; 206        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE18     ; 212        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE19     ; 214        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE20     ; 224        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE21     ; 228        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE22     ; 236        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AE23     ; 244        ; 7        ; PC[0]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE24     ; 247        ; 6        ; ~LVDS150p/nCEO~                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; AE25     ; 246        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; AE26     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF3      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF4      ; 132        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF5      ; 138        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF6      ; 151        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF7      ; 158        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF8      ; 160        ; 8        ; Instruction[12]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF9      ; 166        ; 8        ; rt[19]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF10     ; 170        ; 8        ; Instruction[16]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF11     ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF12     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF13     ; 184        ; 8        ; PC[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF14     ; 187        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AF15     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF16     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF17     ; 205        ; 7        ; PC[18]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AF18     ; 211        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF19     ; 213        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF20     ; 223        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF21     ; 227        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF22     ; 235        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AF23     ; 243        ; 7        ; PC[1]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AF25     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B2       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B3       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B4       ; 483        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 481        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 480        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 466        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 458        ; 3        ; function[4]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 452        ; 3        ; Instruction[10]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 448        ; 3        ; Instruction[18]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 435        ; 3        ; Branch                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 433        ; 3        ; clkSys                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B13      ; 429        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B14      ; 428        ; 4        ; nextPC[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 420        ; 4        ; Instruction[22]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 419        ; 4        ; rs[22]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 411        ; 4        ; nextPC[21]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B18      ; 405        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 393        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 389        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ; 381        ; 4        ; nextPC[1]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B22      ; 380        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B23      ; 377        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B24      ; 363        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B25      ; 362        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; B26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C2       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C4       ; 478        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C5       ; 486        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C6       ; 485        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C7       ; 468        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ; 463        ; 3        ; Instruction[8]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C9       ; 459        ; 3        ; imed16[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 450        ; 3        ; imed16[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ; 436        ; 3        ; ALUOp[0]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C12      ; 434        ; 3        ; nextPC[5]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C13      ; 431        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 421        ; 4        ; Instruction[17]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C16      ; 418        ; 4        ; rt[18]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C17      ; 404        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 391        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C20      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C21      ; 375        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C22      ; 374        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C23      ; 373        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C24      ; 360        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C25      ; 361        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D1       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D5       ; 477        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D6       ; 467        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D7       ; 469        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 464        ; 3        ; shamt[8]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 460        ; 3        ; function[0]                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ; 449        ; 3        ; shamt[10]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D11      ; 445        ; 3        ; rs[24]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 443        ; 3        ; rs[21]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D13      ; 432        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D14      ; 426        ; 4        ; Operation[0]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D15      ; 417        ; 4        ; nextPC[16]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D16      ; 415        ; 4        ; PC[24]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D17      ; 403        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D18      ; 396        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D19      ; 392        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D20      ; 387        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D21      ; 376        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D22      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D23      ; 369        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D24      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D25      ; 358        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D26      ; 359        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E3       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E4       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E8       ; 474        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 453        ; 3        ; op[28]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E12      ; 444        ; 3        ; Instruction[21]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E13      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E15      ; 416        ; 4        ; nextPC[23]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E18      ; 395        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E20      ; 388        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E21      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E22      ; 370        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E23      ; 365        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E24      ; 364        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E25      ; 355        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E26      ; 356        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 29         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 28         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F3       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F7       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F8       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F9       ; 470        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 462        ; 3        ; Instruction[4]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 454        ; 3        ; Instruction[28]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 440        ; 3        ; Operation[2]                             ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 423        ; 4        ; MemToReg                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 425        ; 4        ; rd[14]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 409        ; 4        ; Instruction[15]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F16      ; 408        ; 4        ; rd[15]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F17      ; 401        ; 4        ; nextPC[0]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F18      ; 398        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F19      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 372        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 371        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F23      ; 353        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F24      ; 354        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F25      ; 350        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F26      ; 349        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ; 30         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G2       ; 31         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G3       ; 24         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G4       ; 23         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G5       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G8       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G9       ; 471        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G10      ; 461        ; 3        ; Instruction[0]                           ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G11      ; 446        ; 3        ; rt[17]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 439        ; 3        ; nextPC[4]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ; 422        ; 4        ; PC[21]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G14      ; 424        ; 4        ; nextPC[10]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G15      ; 410        ; 4        ; nextPC[24]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G16      ; 407        ; 4        ; imed16[15]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G17      ; 402        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G18      ; 397        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G19      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 368        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 367        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G23      ; 346        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G24      ; 345        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G25      ; 343        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G26      ; 342        ; 5        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H1       ; 37         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H2       ; 36         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H3       ; 32         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 33         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H6       ; 18         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H8       ; 473        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H10      ; 472        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 456        ; 3        ; shamt[6]                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 455        ; 3        ; imed16[6]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H15      ; 414        ; 4        ; PC[31]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H16      ; 413        ; 4        ; PC[28]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H17      ; 400        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H18      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H19      ; 335        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; H21      ; 366        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H23      ; 341        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H24      ; 340        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H25      ; 337        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H26      ; 336        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J1       ; 39         ; 2        ; function[2]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 38         ; 2        ; Instruction[23]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ; 34         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J4       ; 35         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J5       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J6       ; 25         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J7       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J8       ; 16         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J9       ; 475        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J10      ; 438        ; 3        ; rs[25]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J11      ; 437        ; 3        ; Instruction[25]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J12      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J13      ; 442        ; 3        ; imed16[14]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J14      ; 441        ; 3        ; Instruction[14]                          ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; J15      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J16      ; 385        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J17      ; 399        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J18      ; 383        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J20      ; 351        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 352        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 357        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J23      ; 339        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J24      ; 338        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J25      ; 327        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J26      ; 326        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 42         ; 2        ; Instruction[26]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K2       ; 43         ; 2        ; op[26]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K3       ; 41         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K4       ; 40         ; 2        ; rs[23]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; K5       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K6       ; 21         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K7       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K8       ; 26         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K9       ; 476        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ; 386        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K17      ; 384        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; K18      ; 334        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K19      ; 333        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 332        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 344        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K23      ; 331        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K24      ; 330        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K25      ; 321        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K26      ; 320        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L2       ; 50         ; 2        ; Instruction[2]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L3       ; 51         ; 2        ; Instruction[9]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L4       ; 44         ; 2        ; function[3]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 48         ; 2        ; imed16[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L7       ; 47         ; 2        ; imed16[2]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L8       ; 59         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L9       ; 49         ; 2        ; shamt[9]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L10      ; 52         ; 2        ; nextPC[9]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ; 322        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ; 328        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L21      ; 329        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L23      ; 325        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L24      ; 324        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L25      ; 323        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L26      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M2       ; 56         ; 2        ; Instruction[29]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M3       ; 55         ; 2        ; op[27]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M4       ; 53         ; 2        ; op[29]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M5       ; 54         ; 2        ; Instruction[27]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M6       ; 58         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 60         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ; 57         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M19      ; 317        ; 5        ; function[5]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M20      ; 316        ; 5        ; Instruction[5]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M21      ; 314        ; 5        ; imed16[5]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M22      ; 319        ; 5        ; PC[29]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M23      ; 318        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M24      ; 313        ; 5        ; nextPC[29]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M25      ; 312        ; 5        ; op[30]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N1       ; 65         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N2       ; 64         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N3       ; 62         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ; 63         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N5       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ; 61         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 66         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ; 45         ; 2        ; Instruction[3]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N18      ; 348        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 315        ; 5        ; PC[25]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N23      ; 311        ; 5        ; Instruction[30]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N24      ; 310        ; 5        ; nextPC[30]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; N25      ; 309        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N26      ; 308        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P1       ; 68         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P2       ; 67         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P3       ; 69         ; 1        ; RegDst                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P4       ; 70         ; 1        ; nextPC[7]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P5       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P6       ; 78         ; 1        ; imed16[11]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P7       ; 77         ; 1        ; nextPC[13]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ; 46         ; 2        ; imed16[3]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ; 293        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 347        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 301        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 300        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P23      ; 305        ; 6        ; PC[26]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P24      ; 304        ; 6        ; nextPC[22]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; P25      ; 307        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P26      ; 306        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R2       ; 71         ; 1        ; Instruction[1]                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R3       ; 72         ; 1        ; ALUOp[1]                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R4       ; 73         ; 1        ; op[31]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R5       ; 74         ; 1        ; Instruction[31]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R6       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 82         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 110        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ; 294        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; R19      ; 282        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 297        ; 6        ; PC[20]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R22      ; 298        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R23      ; 299        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R24      ; 302        ; 6        ; nextPC[25]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R25      ; 303        ; 6        ; PC[30]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R26      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T1       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ; 79         ; 1        ; rd[11]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T3       ; 80         ; 1        ; Instruction[11]                          ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ; 83         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T6       ; 93         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 92         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T8       ; 111        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T9       ; 76         ; 1        ; imed16[1]                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T10      ; 75         ; 1        ; function[1]                              ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T17      ; 289        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T18      ; 290        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ; 281        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T20      ; 287        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T21      ; 288        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 296        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T23      ; 295        ; 6        ; PC[27]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T24      ; 292        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T25      ; 291        ; 6        ; nextPC[14]                               ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T26      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 85         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 84         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 88         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 89         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ; 100        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U6       ; 98         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U7       ; 99         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U9       ; 86         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U10      ; 87         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U12      ; 178        ; 8        ; nextPC[19]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ; 231        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U18      ; 232        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ; 280        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 279        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 270        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U23      ; 284        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U24      ; 283        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U25      ; 285        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U26      ; 286        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 90         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 91         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ; 95         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V4       ; 94         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ; 104        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V6       ; 105        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V7       ; 112        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V8       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V9       ; 142        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ; 141        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V11      ; 177        ; 8        ; nextPC[18]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V13      ; 176        ; 8        ; nextPC[8]                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V14      ; 175        ; 8        ; imed16[13]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V15      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V17      ; 218        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V18      ; 233        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V20      ; 251        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 252        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 259        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; V23      ; 275        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V24      ; 276        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V25      ; 277        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V26      ; 278        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 97         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 96         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 102        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 101        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W6       ; 113        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; W7       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W8       ; 144        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 145        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W11      ; 161        ; 8        ; imed16[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 162        ; 8        ; rt[20]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W15      ; 203        ; 7        ; nextPC[12]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W16      ; 204        ; 7        ; nextPC[11]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W17      ; 217        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W18      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 234        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W20      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W21      ; 253        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W23      ; 272        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W24      ; 271        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W25      ; 273        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W26      ; 274        ; 6        ; clock                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 103        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; Y3       ; 108        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 109        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 121        ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y6       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y7       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y8       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 146        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y11      ; 156        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y12      ; 180        ; 8        ; MemWrite                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y13      ; 193        ; 7        ; PC[9]                                    ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y14      ; 195        ; 7        ; PC[22]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y15      ; 196        ; 7        ; PC[17]                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y16      ; 210        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y18      ; 229        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y19      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ; 250        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 254        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y23      ; 265        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y24      ; 264        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y25      ; 269        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y26      ; 268        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+----------------------------------------------------------------------------------------------+
; Clock Delay Control Summary                                                                  ;
+----------------------+------------+-----------------+------------------+---------------------+
; Name                 ; Source I/O ; Location        ; Delay Chain Mode ; Delay Chain Setting ;
+----------------------+------------+-----------------+------------------+---------------------+
; clock~clk_delay_ctrl ; clock      ; CLKDELAYCTRL_G7 ; none             ; N/A                 ;
+----------------------+------------+-----------------+------------------+---------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                       ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                   ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                           ; Library Name ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
; |mips_mono                                   ; 2112 (15)   ; 1025 (0)                  ; 0 (0)         ; 16384       ; 4    ; 0            ; 0       ; 0         ; 158  ; 0            ; 1087 (15)    ; 471 (0)           ; 554 (0)          ; |mips_mono                                                                                                                    ; work         ;
;    |Control:inst17|                          ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 3 (3)            ; |mips_mono|Control:inst17                                                                                                     ; work         ;
;    |DivisorFrequencia:inst4|                 ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (3)            ; |mips_mono|DivisorFrequencia:inst4                                                                                            ; work         ;
;    |adder:inst6|                             ; 30 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (0)       ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6                                                                                                        ; work         ;
;       |fulladder:\f_0:10:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:10:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:11:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:11:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:12:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:12:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:13:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:13:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:14:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:14:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:15:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:15:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:16:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:16:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:17:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:17:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:18:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:18:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:19:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:19:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:20:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:20:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:21:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:21:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:22:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:22:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:23:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:23:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:24:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:24:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:25:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:25:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:26:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:26:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:27:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:27:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:28:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:28:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:29:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:29:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:30:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:30:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:3:u_1|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:3:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:4:u_1|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:4:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:5:u_1|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:5:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:6:u_1|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:6:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:7:u_1|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:7:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:8:u_1|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:8:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:9:u_1|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst6|fulladder:\f_0:9:u_1                                                                                   ; work         ;
;    |adder:inst7|                             ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (0)       ; 0 (0)             ; 9 (0)            ; |mips_mono|adder:inst7                                                                                                        ; work         ;
;       |fulladder:\f_0:10:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:10:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:11:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:11:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:12:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:12:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:13:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:13:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:14:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:14:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:15:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:15:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:16:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:16:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:17:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:17:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:18:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:18:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:19:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:19:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:20:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:20:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:21:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:21:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:22:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:22:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:23:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:23:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:24:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|adder:inst7|fulladder:\f_0:24:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:25:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:25:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:26:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:26:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:27:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:27:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:28:u_1|                ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:28:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:29:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:29:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:30:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:30:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:31:u_1|                ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:31:u_1                                                                                  ; work         ;
;       |fulladder:\f_0:4:u_1|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mips_mono|adder:inst7|fulladder:\f_0:4:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:5:u_1|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|adder:inst7|fulladder:\f_0:5:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:6:u_1|                 ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|adder:inst7|fulladder:\f_0:6:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:7:u_1|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mips_mono|adder:inst7|fulladder:\f_0:7:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:8:u_1|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 2 (2)            ; |mips_mono|adder:inst7|fulladder:\f_0:8:u_1                                                                                   ; work         ;
;       |fulladder:\f_0:9:u_1|                 ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |mips_mono|adder:inst7|fulladder:\f_0:9:u_1                                                                                   ; work         ;
;    |alu32bit:inst2|                          ; 98 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 97 (0)       ; 0 (0)             ; 1 (0)            ; |mips_mono|alu32bit:inst2                                                                                                     ; work         ;
;       |alu_1_bit:\f_0:10:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:10:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:10:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:10:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:11:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:11:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:11:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:11:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:12:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:12:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:12:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:12:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:13:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:13:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:13:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:13:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:14:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:14:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:14:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:14:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:15:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:15:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:15:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:15:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:16:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:16:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:16:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:16:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:17:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:17:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:17:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:17:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:18:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:18:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:18:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:18:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:19:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:19:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:19:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:19:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:1:u_x|                 ; 4 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:1:u_x                                                                                ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:1:u_x|fulladder:u_0                                                                  ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:1:u_x|mux4x1_1bit:u_1                                                                ; work         ;
;       |alu_1_bit:\f_0:20:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:20:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:20:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:20:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:21:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:21:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:21:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:21:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:22:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:22:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:22:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:22:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:23:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:23:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:23:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:23:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:24:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:24:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:24:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:24:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:25:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:25:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:25:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:25:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:26:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:26:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:26:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:26:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:27:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:27:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:27:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:27:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:28:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:28:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:28:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:28:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:29:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:29:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:29:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:29:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:2:u_x|                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:2:u_x                                                                                ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:2:u_x|fulladder:u_0                                                                  ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:2:u_x|mux4x1_1bit:u_1                                                                ; work         ;
;       |alu_1_bit:\f_0:30:u_x|                ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:30:u_x                                                                               ; work         ;
;          |fulladder:u_0|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:30:u_x|fulladder:u_0                                                                 ; work         ;
;          |mux4x1_1bit:u_1|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:30:u_x|mux4x1_1bit:u_1                                                               ; work         ;
;       |alu_1_bit:\f_0:3:u_x|                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:3:u_x                                                                                ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:3:u_x|fulladder:u_0                                                                  ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:3:u_x|mux4x1_1bit:u_1                                                                ; work         ;
;       |alu_1_bit:\f_0:4:u_x|                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:4:u_x                                                                                ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:4:u_x|fulladder:u_0                                                                  ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:4:u_x|mux4x1_1bit:u_1                                                                ; work         ;
;       |alu_1_bit:\f_0:5:u_x|                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:5:u_x                                                                                ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:5:u_x|fulladder:u_0                                                                  ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:5:u_x|mux4x1_1bit:u_1                                                                ; work         ;
;       |alu_1_bit:\f_0:6:u_x|                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:6:u_x                                                                                ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:6:u_x|fulladder:u_0                                                                  ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:6:u_x|mux4x1_1bit:u_1                                                                ; work         ;
;       |alu_1_bit:\f_0:7:u_x|                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:7:u_x                                                                                ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:7:u_x|fulladder:u_0                                                                  ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:7:u_x|mux4x1_1bit:u_1                                                                ; work         ;
;       |alu_1_bit:\f_0:8:u_x|                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:8:u_x                                                                                ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:8:u_x|fulladder:u_0                                                                  ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:8:u_x|mux4x1_1bit:u_1                                                                ; work         ;
;       |alu_1_bit:\f_0:9:u_x|                 ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:9:u_x                                                                                ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:9:u_x|fulladder:u_0                                                                  ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:\f_0:9:u_x|mux4x1_1bit:u_1                                                                ; work         ;
;       |alu_1_bit:u_0|                        ; 5 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 1 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:u_0                                                                                       ; work         ;
;          |fulladder:u_0|                     ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bit:u_0|fulladder:u_0                                                                         ; work         ;
;          |mux4x1_1bit:u_1|                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |mips_mono|alu32bit:inst2|alu_1_bit:u_0|mux4x1_1bit:u_1                                                                       ; work         ;
;       |alu_1_bitmsb:u_1|                     ; 2 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bitmsb:u_1                                                                                    ; work         ;
;          |fulladder:u_0|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bitmsb:u_1|fulladder:u_0                                                                      ; work         ;
;          |mux4x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alu32bit:inst2|alu_1_bitmsb:u_1|mux4x1_1bit:u_1                                                                    ; work         ;
;    |alucontrol:inst18|                       ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |mips_mono|alucontrol:inst18                                                                                                  ; work         ;
;    |bank_reg_32x32bit:BancoRegistradores|    ; 1839 (25)   ; 992 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 847 (25)     ; 471 (0)           ; 521 (9)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores                                                                               ; work         ;
;       |decoder5x32:inst|                     ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|decoder5x32:inst                                                              ; work         ;
;          |decoder2x4:u_0|                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|decoder5x32:inst|decoder2x4:u_0                                               ; work         ;
;          |decoder3x8:u_4|                    ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|decoder5x32:inst|decoder3x8:u_4                                               ; work         ;
;       |mux32x1_32bit:inst1|                  ; 645 (645)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 400 (400)    ; 0 (0)             ; 245 (245)        ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1                                                           ; work         ;
;       |mux32x1_32bit:inst2|                  ; 648 (648)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 416 (416)    ; 0 (0)             ; 232 (232)        ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2                                                           ; work         ;
;       |reg_pp_32bit:a0|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0                                                               ; work         ;
;       |reg_pp_32bit:a1|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 17 (17)           ; 15 (15)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1                                                               ; work         ;
;       |reg_pp_32bit:a2|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2                                                               ; work         ;
;       |reg_pp_32bit:a3|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 22 (22)           ; 10 (10)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3                                                               ; work         ;
;       |reg_pp_32bit:at|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at                                                               ; work         ;
;       |reg_pp_32bit:fp|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 21 (21)           ; 11 (11)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp                                                               ; work         ;
;       |reg_pp_32bit:gp|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 25 (25)           ; 7 (7)            ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp                                                               ; work         ;
;       |reg_pp_32bit:k0|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0                                                               ; work         ;
;       |reg_pp_32bit:k1|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1                                                               ; work         ;
;       |reg_pp_32bit:ra|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra                                                               ; work         ;
;       |reg_pp_32bit:s0|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0                                                               ; work         ;
;       |reg_pp_32bit:s1|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1                                                               ; work         ;
;       |reg_pp_32bit:s2|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 14 (14)           ; 18 (18)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2                                                               ; work         ;
;       |reg_pp_32bit:s3|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 20 (20)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3                                                               ; work         ;
;       |reg_pp_32bit:s4|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 9 (9)             ; 23 (23)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4                                                               ; work         ;
;       |reg_pp_32bit:s5|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5                                                               ; work         ;
;       |reg_pp_32bit:s6|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 20 (20)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6                                                               ; work         ;
;       |reg_pp_32bit:s7|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7                                                               ; work         ;
;       |reg_pp_32bit:sp|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp                                                               ; work         ;
;       |reg_pp_32bit:t0|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0                                                               ; work         ;
;       |reg_pp_32bit:t1|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1                                                               ; work         ;
;       |reg_pp_32bit:t2|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 20 (20)           ; 12 (12)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2                                                               ; work         ;
;       |reg_pp_32bit:t3|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 10 (10)           ; 22 (22)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3                                                               ; work         ;
;       |reg_pp_32bit:t4|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (7)             ; 25 (25)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4                                                               ; work         ;
;       |reg_pp_32bit:t5|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 16 (16)           ; 16 (16)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5                                                               ; work         ;
;       |reg_pp_32bit:t6|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 18 (18)           ; 14 (14)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6                                                               ; work         ;
;       |reg_pp_32bit:t7|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 19 (19)           ; 13 (13)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7                                                               ; work         ;
;       |reg_pp_32bit:t8|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8                                                               ; work         ;
;       |reg_pp_32bit:t9|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 13 (13)           ; 19 (19)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9                                                               ; work         ;
;       |reg_pp_32bit:v0|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 12 (12)           ; 20 (20)          ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0                                                               ; work         ;
;       |reg_pp_32bit:v1|                      ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 26 (26)           ; 6 (6)            ; |mips_mono|bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1                                                               ; work         ;
;    |data_memory:DataMemory|                  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|data_memory:DataMemory                                                                                             ; work         ;
;       |ram:MemoriaRAM|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|data_memory:DataMemory|ram:MemoriaRAM                                                                              ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|data_memory:DataMemory|ram:MemoriaRAM|altsyncram:altsyncram_component                                              ; work         ;
;             |altsyncram_mje1:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|data_memory:DataMemory|ram:MemoriaRAM|altsyncram:altsyncram_component|altsyncram_mje1:auto_generated               ; work         ;
;    |instruction_memory:InstructionMemory|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|instruction_memory:InstructionMemory                                                                               ; work         ;
;       |rom:MemoriaRom|                       ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|instruction_memory:InstructionMemory|rom:MemoriaRom                                                                ; work         ;
;          |altsyncram:altsyncram_component|   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component                                ; work         ;
;             |altsyncram_1h91:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated ; work         ;
;    |mux2x1_32bit:inst13|                     ; 32 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (0)       ; 0 (0)             ; 19 (0)           ; |mips_mono|mux2x1_32bit:inst13                                                                                                ; work         ;
;       |mux2x1_8bit:u_0|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_0                                                                                ; work         ;
;          |mux2x1_1bit:u_0|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_0                                                                ; work         ;
;          |mux2x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_1                                                                ; work         ;
;          |mux2x1_1bit:u_2|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_2                                                                ; work         ;
;          |mux2x1_1bit:u_3|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_3                                                                ; work         ;
;          |mux2x1_1bit:u_4|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_4                                                                ; work         ;
;          |mux2x1_1bit:u_5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_5                                                                ; work         ;
;          |mux2x1_1bit:u_6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_6                                                                ; work         ;
;          |mux2x1_1bit:u_7|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_7                                                                ; work         ;
;       |mux2x1_8bit:u_1|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_1                                                                                ; work         ;
;          |mux2x1_1bit:u_0|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_0                                                                ; work         ;
;          |mux2x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_1                                                                ; work         ;
;          |mux2x1_1bit:u_2|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_2                                                                ; work         ;
;          |mux2x1_1bit:u_3|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_3                                                                ; work         ;
;          |mux2x1_1bit:u_4|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_4                                                                ; work         ;
;          |mux2x1_1bit:u_5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_5                                                                ; work         ;
;          |mux2x1_1bit:u_6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_6                                                                ; work         ;
;          |mux2x1_1bit:u_7|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_7                                                                ; work         ;
;       |mux2x1_8bit:u_2|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 0 (0)             ; 4 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_2                                                                                ; work         ;
;          |mux2x1_1bit:u_0|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_0                                                                ; work         ;
;          |mux2x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_1                                                                ; work         ;
;          |mux2x1_1bit:u_2|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_2                                                                ; work         ;
;          |mux2x1_1bit:u_3|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_3                                                                ; work         ;
;          |mux2x1_1bit:u_4|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_4                                                                ; work         ;
;          |mux2x1_1bit:u_5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_5                                                                ; work         ;
;          |mux2x1_1bit:u_6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_6                                                                ; work         ;
;          |mux2x1_1bit:u_7|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_7                                                                ; work         ;
;       |mux2x1_8bit:u_3|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 5 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_3                                                                                ; work         ;
;          |mux2x1_1bit:u_0|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_0                                                                ; work         ;
;          |mux2x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_1                                                                ; work         ;
;          |mux2x1_1bit:u_2|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_2                                                                ; work         ;
;          |mux2x1_1bit:u_3|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_3                                                                ; work         ;
;          |mux2x1_1bit:u_4|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_4                                                                ; work         ;
;          |mux2x1_1bit:u_5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_5                                                                ; work         ;
;          |mux2x1_1bit:u_6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_6                                                                ; work         ;
;          |mux2x1_1bit:u_7|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_7                                                                ; work         ;
;    |mux2x1_32bit:inst15|                     ; 31 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 26 (0)       ; 0 (0)             ; 5 (0)            ; |mips_mono|mux2x1_32bit:inst15                                                                                                ; work         ;
;       |mux2x1_8bit:u_0|                      ; 7 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_0                                                                                ; work         ;
;          |mux2x1_1bit:u_0|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_0                                                                ; work         ;
;          |mux2x1_1bit:u_2|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_2                                                                ; work         ;
;          |mux2x1_1bit:u_3|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_3                                                                ; work         ;
;          |mux2x1_1bit:u_4|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_4                                                                ; work         ;
;          |mux2x1_1bit:u_5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_5                                                                ; work         ;
;          |mux2x1_1bit:u_6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_6                                                                ; work         ;
;          |mux2x1_1bit:u_7|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_7                                                                ; work         ;
;       |mux2x1_8bit:u_1|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_1                                                                                ; work         ;
;          |mux2x1_1bit:u_0|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_0                                                                ; work         ;
;          |mux2x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_1                                                                ; work         ;
;          |mux2x1_1bit:u_2|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_2                                                                ; work         ;
;          |mux2x1_1bit:u_3|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_3                                                                ; work         ;
;          |mux2x1_1bit:u_4|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_4                                                                ; work         ;
;          |mux2x1_1bit:u_5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_5                                                                ; work         ;
;          |mux2x1_1bit:u_6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_6                                                                ; work         ;
;          |mux2x1_1bit:u_7|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_7                                                                ; work         ;
;       |mux2x1_8bit:u_2|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 3 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_2                                                                                ; work         ;
;          |mux2x1_1bit:u_0|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_0                                                                ; work         ;
;          |mux2x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_1                                                                ; work         ;
;          |mux2x1_1bit:u_2|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_2                                                                ; work         ;
;          |mux2x1_1bit:u_3|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_3                                                                ; work         ;
;          |mux2x1_1bit:u_4|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_4                                                                ; work         ;
;          |mux2x1_1bit:u_5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_5                                                                ; work         ;
;          |mux2x1_1bit:u_6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_6                                                                ; work         ;
;          |mux2x1_1bit:u_7|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_7                                                                ; work         ;
;       |mux2x1_8bit:u_3|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 2 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_3                                                                                ; work         ;
;          |mux2x1_1bit:u_0|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_3|mux2x1_1bit:u_0                                                                ; work         ;
;          |mux2x1_1bit:u_1|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_3|mux2x1_1bit:u_1                                                                ; work         ;
;          |mux2x1_1bit:u_2|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_3|mux2x1_1bit:u_2                                                                ; work         ;
;          |mux2x1_1bit:u_3|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_3|mux2x1_1bit:u_3                                                                ; work         ;
;          |mux2x1_1bit:u_4|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_3|mux2x1_1bit:u_4                                                                ; work         ;
;          |mux2x1_1bit:u_5|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_3|mux2x1_1bit:u_5                                                                ; work         ;
;          |mux2x1_1bit:u_6|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_3|mux2x1_1bit:u_6                                                                ; work         ;
;          |mux2x1_1bit:u_7|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux2x1_32bit:inst15|mux2x1_8bit:u_3|mux2x1_1bit:u_7                                                                ; work         ;
;    |mux2x1_5bit:inst14|                      ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 3 (0)            ; |mips_mono|mux2x1_5bit:inst14                                                                                                 ; work         ;
;       |mux_2x1_1bit:u_0|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_5bit:inst14|mux_2x1_1bit:u_0                                                                                ; work         ;
;       |mux_2x1_1bit:u_1|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_5bit:inst14|mux_2x1_1bit:u_1                                                                                ; work         ;
;       |mux_2x1_1bit:u_3|                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux2x1_5bit:inst14|mux_2x1_1bit:u_3                                                                                ; work         ;
;    |mux_2x1_32bit:35|                        ; 38 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (0)       ; 0 (0)             ; 23 (0)           ; |mips_mono|mux_2x1_32bit:35                                                                                                   ; work         ;
;       |mux_2x1_8bit:18|                      ; 14 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (0)       ; 0 (0)             ; 2 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:18                                                                                   ; work         ;
;          |mux_2x1_1bit:24|                   ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:24                                                                   ; work         ;
;          |mux_2x1_1bit:25|                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:25                                                                   ; work         ;
;          |mux_2x1_1bit:26|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:26                                                                   ; work         ;
;          |mux_2x1_1bit:27|                   ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:27                                                                   ; work         ;
;          |mux_2x1_1bit:28|                   ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:28                                                                   ; work         ;
;          |mux_2x1_1bit:29|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:29                                                                   ; work         ;
;       |mux_2x1_8bit:19|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 6 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:19                                                                                   ; work         ;
;          |mux_2x1_1bit:20|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:20                                                                   ; work         ;
;          |mux_2x1_1bit:23|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:23                                                                   ; work         ;
;          |mux_2x1_1bit:24|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:24                                                                   ; work         ;
;          |mux_2x1_1bit:25|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:25                                                                   ; work         ;
;          |mux_2x1_1bit:26|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:26                                                                   ; work         ;
;          |mux_2x1_1bit:27|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:27                                                                   ; work         ;
;          |mux_2x1_1bit:28|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:28                                                                   ; work         ;
;          |mux_2x1_1bit:29|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:29                                                                   ; work         ;
;       |mux_2x1_8bit:20|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 7 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:20                                                                                   ; work         ;
;          |mux_2x1_1bit:20|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:20                                                                   ; work         ;
;          |mux_2x1_1bit:23|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:23                                                                   ; work         ;
;          |mux_2x1_1bit:24|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:24                                                                   ; work         ;
;          |mux_2x1_1bit:25|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:25                                                                   ; work         ;
;          |mux_2x1_1bit:26|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:26                                                                   ; work         ;
;          |mux_2x1_1bit:27|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:27                                                                   ; work         ;
;          |mux_2x1_1bit:28|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:28                                                                   ; work         ;
;          |mux_2x1_1bit:29|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:29                                                                   ; work         ;
;       |mux_2x1_8bit:21|                      ; 8 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 8 (0)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:21                                                                                   ; work         ;
;          |mux_2x1_1bit:20|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:20                                                                   ; work         ;
;          |mux_2x1_1bit:23|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:23                                                                   ; work         ;
;          |mux_2x1_1bit:24|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:24                                                                   ; work         ;
;          |mux_2x1_1bit:25|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:25                                                                   ; work         ;
;          |mux_2x1_1bit:26|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:26                                                                   ; work         ;
;          |mux_2x1_1bit:27|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:27                                                                   ; work         ;
;          |mux_2x1_1bit:28|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:28                                                                   ; work         ;
;          |mux_2x1_1bit:29|                   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mips_mono|mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:29                                                                   ; work         ;
;    |program_counter:ProgramCounter|          ; 30 (0)      ; 30 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (0)           ; |mips_mono|program_counter:ProgramCounter                                                                                     ; work         ;
;       |lpm_dff:133|                          ; 30 (30)     ; 30 (30)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 30 (30)          ; |mips_mono|program_counter:ProgramCounter|lpm_dff:133                                                                         ; work         ;
+----------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Name            ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-----------------+----------+---------------+---------------+-----------------------+-----+
; Branch          ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[31] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[30] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[29] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[28] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[27] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[26] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[25] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[24] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[23] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[22] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[21] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[20] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[19] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[18] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[17] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[16] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[15] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[14] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[13] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[12] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[11] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[10] ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; Instruction[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; PC[31]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[30]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[29]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[28]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[27]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[26]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[25]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[24]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[23]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[22]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[21]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[20]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[19]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[18]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[17]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[16]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[15]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[14]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[13]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[12]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[11]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[10]          ; Output   ; --            ; --            ; --                    ; --  ;
; PC[9]           ; Output   ; --            ; --            ; --                    ; --  ;
; PC[8]           ; Output   ; --            ; --            ; --                    ; --  ;
; PC[7]           ; Output   ; --            ; --            ; --                    ; --  ;
; PC[6]           ; Output   ; --            ; --            ; --                    ; --  ;
; PC[5]           ; Output   ; --            ; --            ; --                    ; --  ;
; PC[4]           ; Output   ; --            ; --            ; --                    ; --  ;
; PC[3]           ; Output   ; --            ; --            ; --                    ; --  ;
; PC[2]           ; Output   ; --            ; --            ; --                    ; --  ;
; PC[1]           ; Output   ; --            ; --            ; --                    ; --  ;
; PC[0]           ; Output   ; --            ; --            ; --                    ; --  ;
; Operation[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; Operation[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; Operation[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOp[1]        ; Output   ; --            ; --            ; --                    ; --  ;
; ALUOp[0]        ; Output   ; --            ; --            ; --                    ; --  ;
; RegWrite        ; Output   ; --            ; --            ; --                    ; --  ;
; RegDst          ; Output   ; --            ; --            ; --                    ; --  ;
; MemToReg        ; Output   ; --            ; --            ; --                    ; --  ;
; MemWrite        ; Output   ; --            ; --            ; --                    ; --  ;
; ALUSrc          ; Output   ; --            ; --            ; --                    ; --  ;
; clkSys          ; Output   ; --            ; --            ; --                    ; --  ;
; function[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; function[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; function[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; function[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; function[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; function[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; imed16[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[31]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[30]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[29]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[28]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[27]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[26]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[25]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[24]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[23]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[22]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[21]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[20]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[19]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[18]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[17]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[16]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[15]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[14]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[13]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[12]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[11]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[10]      ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; nextPC[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; op[31]          ; Output   ; --            ; --            ; --                    ; --  ;
; op[30]          ; Output   ; --            ; --            ; --                    ; --  ;
; op[29]          ; Output   ; --            ; --            ; --                    ; --  ;
; op[28]          ; Output   ; --            ; --            ; --                    ; --  ;
; op[27]          ; Output   ; --            ; --            ; --                    ; --  ;
; op[26]          ; Output   ; --            ; --            ; --                    ; --  ;
; rd[15]          ; Output   ; --            ; --            ; --                    ; --  ;
; rd[14]          ; Output   ; --            ; --            ; --                    ; --  ;
; rd[13]          ; Output   ; --            ; --            ; --                    ; --  ;
; rd[12]          ; Output   ; --            ; --            ; --                    ; --  ;
; rd[11]          ; Output   ; --            ; --            ; --                    ; --  ;
; rs[25]          ; Output   ; --            ; --            ; --                    ; --  ;
; rs[24]          ; Output   ; --            ; --            ; --                    ; --  ;
; rs[23]          ; Output   ; --            ; --            ; --                    ; --  ;
; rs[22]          ; Output   ; --            ; --            ; --                    ; --  ;
; rs[21]          ; Output   ; --            ; --            ; --                    ; --  ;
; rt[20]          ; Output   ; --            ; --            ; --                    ; --  ;
; rt[19]          ; Output   ; --            ; --            ; --                    ; --  ;
; rt[18]          ; Output   ; --            ; --            ; --                    ; --  ;
; rt[17]          ; Output   ; --            ; --            ; --                    ; --  ;
; rt[16]          ; Output   ; --            ; --            ; --                    ; --  ;
; shamt[10]       ; Output   ; --            ; --            ; --                    ; --  ;
; shamt[9]        ; Output   ; --            ; --            ; --                    ; --  ;
; shamt[8]        ; Output   ; --            ; --            ; --                    ; --  ;
; shamt[7]        ; Output   ; --            ; --            ; --                    ; --  ;
; shamt[6]        ; Output   ; --            ; --            ; --                    ; --  ;
; clock           ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset           ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
+-----------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                               ;
+----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------+-------------------+---------+
; clock                                                          ;                   ;         ;
; reset                                                          ;                   ;         ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|31 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|04 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|05 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|06 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|07 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|00 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|01 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|02 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|03 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|08 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|09 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|10 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|11 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|12 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|13 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|14 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|15 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|16 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|17 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|18 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|19 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|20 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|21 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|22 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|23 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|24 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|25 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|26 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|27 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|28 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|29 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|30 ; 1                 ; 6       ;
;      - bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|31 ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[31]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[30]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[29]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[28]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[27]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[26]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[25]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[24]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[23]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[21]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[20]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[19]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[18]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[17]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[16]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[15]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[14]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[13]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[12]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[11]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[10]     ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[9]      ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[8]      ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[7]      ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[6]      ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[5]      ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[4]      ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[3]      ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[2]      ; 1                 ; 6       ;
;      - program_counter:ProgramCounter|lpm_dff:133|dffs[22]     ; 1                 ; 6       ;
+----------------------------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                         ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                       ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Control:inst17|o_MemWrite~0                ; LCCOMB_X31_Y20_N4  ; 3       ; Write enable ; no     ; --                   ; --               ; --                        ;
; DivisorFrequencia:inst4|inst2              ; LCFF_X31_Y20_N17   ; 1022    ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|122~0 ; LCCOMB_X24_Y17_N20 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|123~0 ; LCCOMB_X25_Y17_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|124~0 ; LCCOMB_X25_Y17_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|125~1 ; LCCOMB_X25_Y17_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|126~0 ; LCCOMB_X24_Y17_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|128~0 ; LCCOMB_X25_Y17_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|129~0 ; LCCOMB_X24_Y17_N10 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|130   ; LCCOMB_X24_Y17_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|131   ; LCCOMB_X25_Y17_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|132   ; LCCOMB_X25_Y17_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|133   ; LCCOMB_X24_Y17_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|134~0 ; LCCOMB_X25_Y20_N18 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|135   ; LCCOMB_X25_Y20_N6  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|136   ; LCCOMB_X24_Y20_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|137~0 ; LCCOMB_X24_Y18_N22 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|138   ; LCCOMB_X24_Y20_N2  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|139   ; LCCOMB_X24_Y17_N4  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|140   ; LCCOMB_X24_Y20_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|141   ; LCCOMB_X24_Y17_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|142~0 ; LCCOMB_X25_Y17_N8  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|143   ; LCCOMB_X24_Y17_N24 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|144   ; LCCOMB_X25_Y17_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|145~0 ; LCCOMB_X24_Y20_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|146   ; LCCOMB_X25_Y20_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|147   ; LCCOMB_X24_Y19_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|148   ; LCCOMB_X24_Y20_N0  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|149~0 ; LCCOMB_X25_Y20_N16 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|150   ; LCCOMB_X24_Y17_N14 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|151   ; LCCOMB_X24_Y17_N30 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|152   ; LCCOMB_X24_Y20_N26 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; bank_reg_32x32bit:BancoRegistradores|153~0 ; LCCOMB_X24_Y20_N28 ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; clock                                      ; PIN_W26            ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clock~clk_delay_ctrl                       ; CLKDELAYCTRL_G7    ; 7       ; Clock        ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; reset                                      ; PIN_G26            ; 1022    ; Async. clear ; no     ; --                   ; --               ; --                        ;
+--------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                      ;
+-------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                          ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; DivisorFrequencia:inst4|inst2 ; LCFF_X31_Y20_N17 ; 1022    ; Global Clock         ; GCLK9            ; --                        ;
; clock~clk_delay_ctrl          ; CLKDELAYCTRL_G7  ; 7       ; Global Clock         ; GCLK7            ; --                        ;
+-------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                       ; Fan-Out ;
+----------------------------------------------------------------------------------------------------------------------------+---------+
; reset                                                                                                                      ; 1022    ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[18] ; 200     ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[16] ; 199     ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[17] ; 199     ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[19] ; 199     ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[23] ; 197     ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[24] ; 197     ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[22] ; 197     ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[21] ; 196     ;
; alucontrol:inst18|op[2]                                                                                                    ; 64      ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[15] ; 53      ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux8~1                                                            ; 48      ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux8~0                                                            ; 48      ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux31~4                                                           ; 48      ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux31~5                                                           ; 47      ;
; alucontrol:inst18|op[0]~0                                                                                                  ; 36      ;
; Control:inst17|Equal1~0                                                                                                    ; 34      ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux31~8                                                           ; 33      ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux31~6                                                           ; 33      ;
; Control:inst17|o_ALUSrc~3                                                                                                  ; 33      ;
; alucontrol:inst18|op[1]                                                                                                    ; 33      ;
; bank_reg_32x32bit:BancoRegistradores|130                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|134~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|131                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|132                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|129~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|125~1                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|128~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|124~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|122~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|126~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|123~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|139                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|150                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|147                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|141                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|142~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|153~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|145~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|149~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|138                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|152                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|146                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|144                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|140                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|151                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|143                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|148                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|133                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|137~0                                                                                 ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|136                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|135                                                                                   ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux8~4                                                            ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux8~3                                                            ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux8~2                                                            ; 32      ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux31~7                                                           ; 32      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_7|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_6|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_1|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_0|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_2|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_3|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_4|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_5|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_6|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_0|mux2x1_1bit:u_7|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_0|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_1|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_2|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_3|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_4|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_5|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_6|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_1|mux2x1_1bit:u_7|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_0|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_1|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_2|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_3|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_4|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_5|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_6|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_2|mux2x1_1bit:u_7|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_0|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_1|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_2|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_3|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_4|s~0                                                                    ; 31      ;
; mux2x1_32bit:inst13|mux2x1_8bit:u_3|mux2x1_1bit:u_5|s~0                                                                    ; 31      ;
; 36~11                                                                                                                      ; 26      ;
; bank_reg_32x32bit:BancoRegistradores|139~0                                                                                 ; 16      ;
; bank_reg_32x32bit:BancoRegistradores|144~0                                                                                 ; 15      ;
; Control:inst17|Equal0~1                                                                                                    ; 15      ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[2]                                                                         ; 12      ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[3]                                                                         ; 10      ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[6]                                                                         ; 10      ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[9]                                                                         ; 10      ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[28] ; 10      ;
; mux2x1_5bit:inst14|mux_2x1_1bit:u_1|5~0                                                                                    ; 9       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[11] ; 9       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[29] ; 9       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[20] ; 9       ;
; bank_reg_32x32bit:BancoRegistradores|decoder5x32:inst|decoder3x8:u_4|o_SEL2~14                                             ; 8       ;
; bank_reg_32x32bit:BancoRegistradores|decoder5x32:inst|decoder3x8:u_4|o_SEL2~13                                             ; 8       ;
; bank_reg_32x32bit:BancoRegistradores|decoder5x32:inst|decoder3x8:u_4|o_SEL2~12                                             ; 8       ;
; bank_reg_32x32bit:BancoRegistradores|decoder5x32:inst|decoder2x4:u_0|o_SEL2~2                                              ; 8       ;
; bank_reg_32x32bit:BancoRegistradores|decoder5x32:inst|decoder2x4:u_0|o_SEL2~1                                              ; 8       ;
; bank_reg_32x32bit:BancoRegistradores|decoder5x32:inst|decoder2x4:u_0|o_SEL2~0                                              ; 8       ;
; mux2x1_5bit:inst14|mux_2x1_1bit:u_0|5~0                                                                                    ; 8       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[7]                                                                         ; 8       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[12]                                                                        ; 8       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[12] ; 8       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[13] ; 8       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[1]  ; 8       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[0]  ; 8       ;
; bank_reg_32x32bit:BancoRegistradores|125~0                                                                                 ; 7       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[4]                                                                         ; 7       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[5]                                                                         ; 7       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[8]                                                                         ; 7       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[15]                                                                        ; 7       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[2]  ; 7       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[3]  ; 7       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[14] ; 7       ;
; adder:inst7|fulladder:\f_0:11:u_1|o_COUT~0                                                                                 ; 6       ;
; adder:inst7|fulladder:\f_0:8:u_1|o_COUT~0                                                                                  ; 6       ;
; adder:inst7|fulladder:\f_0:5:u_1|o_COUT~0                                                                                  ; 6       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[10]                                                                        ; 6       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[13]                                                                        ; 6       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[17]                                                                        ; 6       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[9]  ; 6       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[10] ; 6       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[4]  ; 6       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[5]  ; 6       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[6]  ; 6       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[7]  ; 6       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[8]  ; 6       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[30] ; 6       ;
; alu32bit:inst2|alu_1_bit:\f_0:2:u_x|mux4x1_1bit:u_1|Mux0~0                                                                 ; 5       ;
; adder:inst7|fulladder:\f_0:14:u_1|o_COUT~0                                                                                 ; 5       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[11]                                                                        ; 5       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[14]                                                                        ; 5       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[16]                                                                        ; 5       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[20]                                                                        ; 5       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[23]                                                                        ; 5       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[26]                                                                        ; 5       ;
; Control:inst17|Equal0~0                                                                                                    ; 5       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[26] ; 5       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[27] ; 5       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[31] ; 5       ;
; mux2x1_5bit:inst14|mux_2x1_1bit:u_3|5~0                                                                                    ; 4       ;
; 36~14                                                                                                                      ; 4       ;
; 36~13                                                                                                                      ; 4       ;
; 36~12                                                                                                                      ; 4       ;
; 36~2                                                                                                                       ; 4       ;
; alu32bit:inst2|alu_1_bit:\f_0:9:u_x|mux4x1_1bit:u_1|Mux0~0                                                                 ; 4       ;
; alu32bit:inst2|alu_1_bit:\f_0:8:u_x|mux4x1_1bit:u_1|Mux0~0                                                                 ; 4       ;
; alu32bit:inst2|alu_1_bit:\f_0:7:u_x|mux4x1_1bit:u_1|Mux0~0                                                                 ; 4       ;
; 36~1                                                                                                                       ; 4       ;
; alu32bit:inst2|alu_1_bit:\f_0:6:u_x|mux4x1_1bit:u_1|Mux0~0                                                                 ; 4       ;
; alu32bit:inst2|alu_1_bit:\f_0:5:u_x|mux4x1_1bit:u_1|Mux0~0                                                                 ; 4       ;
; alu32bit:inst2|alu_1_bit:\f_0:4:u_x|mux4x1_1bit:u_1|Mux0~0                                                                 ; 4       ;
; alu32bit:inst2|alu_1_bit:\f_0:3:u_x|mux4x1_1bit:u_1|Mux0~0                                                                 ; 4       ;
; adder:inst7|fulladder:\f_0:25:u_1|o_COUT~0                                                                                 ; 4       ;
; adder:inst7|fulladder:\f_0:22:u_1|o_COUT~0                                                                                 ; 4       ;
; adder:inst7|fulladder:\f_0:19:u_1|o_COUT~0                                                                                 ; 4       ;
; adder:inst7|fulladder:\f_0:16:u_1|o_COUT~0                                                                                 ; 4       ;
; DivisorFrequencia:inst4|inst2                                                                                              ; 4       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[18]                                                                        ; 4       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[21]                                                                        ; 4       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[24]                                                                        ; 4       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[27]                                                                        ; 4       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[29]                                                                        ; 4       ;
; Control:inst17|Equal3~0                                                                                                    ; 4       ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|q_a[25] ; 4       ;
; mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:28|5~0                                                                       ; 3       ;
; alu32bit:inst2|alu_1_bit:\f_0:17:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 3       ;
; alu32bit:inst2|alu_1_bit:\f_0:1:u_x|mux4x1_1bit:u_1|Mux0~0                                                                 ; 3       ;
; alu32bit:inst2|alu_1_bit:\f_0:28:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 3       ;
; alu32bit:inst2|alu_1_bit:\f_0:29:u_x|mux4x1_1bit:u_1|Mux0~1                                                                ; 3       ;
; alu32bit:inst2|alu_1_bit:u_0|mux4x1_1bit:u_1|Mux0~2                                                                        ; 3       ;
; alu32bit:inst2|alu_1_bitmsb:u_1|mux4x1_1bit:u_1|Mux0~0                                                                     ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux0~19                                                           ; 3       ;
; alu32bit:inst2|alu_1_bit:\f_0:30:u_x|mux4x1_1bit:u_1|Mux0~1                                                                ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux30~19                                                          ; 3       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_0|s~0                                                                    ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux31~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|00                                                                    ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux29~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux28~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux27~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux26~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux25~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux24~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux23~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux22~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux21~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux20~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux19~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux18~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux17~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux16~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux15~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux14~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux13~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux12~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux11~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux10~19                                                          ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux9~19                                                           ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux8~24                                                           ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux7~19                                                           ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux6~19                                                           ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux5~19                                                           ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux4~19                                                           ; 3       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux3~19                                                           ; 3       ;
; adder:inst7|fulladder:\f_0:28:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:26:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:24:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:22:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:20:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:18:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst6|fulladder:\f_0:16:u_1|o_COUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:4:u_1|o_DOUT~0                                                                                  ; 3       ;
; adder:inst7|fulladder:\f_0:19:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:21:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:23:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:25:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:27:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:29:u_1|o_DOUT~0                                                                                 ; 3       ;
; adder:inst7|fulladder:\f_0:28:u_1|o_COUT~0                                                                                 ; 3       ;
; Control:inst17|o_MemWrite~0                                                                                                ; 3       ;
; Control:inst17|o_RegWrite~0                                                                                                ; 3       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[19]                                                                        ; 3       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[22]                                                                        ; 3       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[25]                                                                        ; 3       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[28]                                                                        ; 3       ;
; program_counter:ProgramCounter|lpm_dff:133|dffs[30]                                                                        ; 3       ;
; DivisorFrequencia:inst4|inst                                                                                               ; 2       ;
; DivisorFrequencia:inst4|inst1                                                                                              ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:24|5~2                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:25|5~3                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:29|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:28|5~3                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:27|5~3                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:18|mux_2x1_1bit:26|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:20|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:23|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:24|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:25|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:29|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:28|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:27|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:19|mux_2x1_1bit:26|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:20|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:23|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:24|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:25|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:29|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:28|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:27|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:20|mux_2x1_1bit:26|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:20|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:23|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:24|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:25|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:29|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:28|5~0                                                                       ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:27|5~0                                                                       ; 2       ;
; adder:inst6|fulladder:\f_0:27:u_1|o_COUT~0                                                                                 ; 2       ;
; adder:inst6|fulladder:\f_0:25:u_1|o_COUT~0                                                                                 ; 2       ;
; adder:inst6|fulladder:\f_0:23:u_1|o_COUT~0                                                                                 ; 2       ;
; adder:inst6|fulladder:\f_0:21:u_1|o_COUT~0                                                                                 ; 2       ;
; adder:inst6|fulladder:\f_0:19:u_1|o_COUT~0                                                                                 ; 2       ;
; adder:inst6|fulladder:\f_0:17:u_1|o_COUT~0                                                                                 ; 2       ;
; mux_2x1_32bit:35|mux_2x1_8bit:21|mux_2x1_1bit:26|5~0                                                                       ; 2       ;
; 36~7                                                                                                                       ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:23:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:22:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:21:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:20:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; 36~6                                                                                                                       ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:19:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:18:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:16:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:15:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:14:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:13:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:12:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:11:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; 36~3                                                                                                                       ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:10:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; 36~0                                                                                                                       ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:27:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:26:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:25:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:24:u_x|mux4x1_1bit:u_1|Mux0~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:30:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_3|mux2x1_1bit:u_7|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux0~19                                                           ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|31                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|31                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_3|mux2x1_1bit:u_6|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux1~19                                                           ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst1|Mux1~19                                                           ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|30                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|30                                                                    ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:29:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:28:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:27:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:26:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:25:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:24:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:23:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:22:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:21:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:20:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:19:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:18:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:17:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:16:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:15:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:14:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:13:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:12:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:11:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:10:u_x|fulladder:u_0|o_COUT~0                                                                ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:9:u_x|fulladder:u_0|o_COUT~0                                                                 ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:8:u_x|fulladder:u_0|o_COUT~0                                                                 ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:7:u_x|fulladder:u_0|o_COUT~0                                                                 ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:6:u_x|fulladder:u_0|o_COUT~0                                                                 ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:5:u_x|fulladder:u_0|o_COUT~0                                                                 ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:4:u_x|fulladder:u_0|o_COUT~0                                                                 ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:3:u_x|fulladder:u_0|o_COUT~0                                                                 ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:2:u_x|fulladder:u_0|o_COUT~0                                                                 ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:1:u_x|fulladder:u_0|o_COUT~0                                                                 ; 2       ;
; alu32bit:inst2|alu_1_bit:\f_0:1:u_x|w_Bxor                                                                                 ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux30~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|01                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|01                                                                    ; 2       ;
; alu32bit:inst2|alu_1_bit:u_0|fulladder:u_0|o_COUT~1                                                                        ; 2       ;
; alu32bit:inst2|alu_1_bit:u_0|fulladder:u_0|o_COUT~0                                                                        ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux31~30                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux31~20                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux31~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|00                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|00                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_2|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux29~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|02                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|02                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_3|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux28~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|03                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|03                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_4|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux27~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|04                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|04                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_5|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux26~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|05                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|05                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_6|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux25~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|06                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|06                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_0|mux2x1_1bit:u_7|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux24~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|07                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|07                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_0|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux23~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|08                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|08                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_1|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux22~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|09                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|09                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_2|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux21~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|10                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|10                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_3|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux20~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|11                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|11                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_4|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux19~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|12                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|12                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_5|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux18~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|13                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|13                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_6|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux17~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|14                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|14                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_1|mux2x1_1bit:u_7|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux16~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|15                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|15                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_0|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux15~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|16                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|16                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_1|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux14~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:ra|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s3|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s7|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k1|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:gp|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s0|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t8|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s4|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:fp|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s2|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s6|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:k0|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:sp|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s1|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t9|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:s5|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t3|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t0|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t1|17                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t2|17                                                                    ; 2       ;
; mux2x1_32bit:inst15|mux2x1_8bit:u_2|mux2x1_1bit:u_2|s~0                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|mux32x1_32bit:inst2|Mux13~19                                                          ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t7|18                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t4|18                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t5|18                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:t6|18                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a3|18                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a0|18                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a1|18                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:a2|18                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:at|18                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v1|18                                                                    ; 2       ;
; bank_reg_32x32bit:BancoRegistradores|reg_pp_32bit:v0|18                                                                    ; 2       ;
+----------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+-------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+--------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                          ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF       ; Location                 ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+-------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+--------------------------+----------------------+-----------------+-----------------+
; data_memory:DataMemory|ram:MemoriaRAM|altsyncram:altsyncram_component|altsyncram_mje1:auto_generated|ALTSYNCRAM               ; M4K  ; Single Port ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; ram03.mif ; M4K_X26_Y20, M4K_X26_Y21 ; Don't care           ; Don't care      ; Don't care      ;
; instruction_memory:InstructionMemory|rom:MemoriaRom|altsyncram:altsyncram_component|altsyncram_1h91:auto_generated|ALTSYNCRAM ; M4K  ; ROM         ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192 ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; rom03.mif ; M4K_X26_Y19, M4K_X26_Y18 ; Don't care           ; Don't care      ; Don't care      ;
+-------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+-----------+--------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 4,216 / 94,460 ( 4 % ) ;
; C16 interconnects           ; 63 / 3,315 ( 2 % )     ;
; C4 interconnects            ; 2,578 / 60,840 ( 4 % ) ;
; Direct links                ; 539 / 94,460 ( < 1 % ) ;
; Global clocks               ; 2 / 16 ( 13 % )        ;
; Local interconnects         ; 1,239 / 33,216 ( 4 % ) ;
; R24 interconnects           ; 100 / 3,091 ( 3 % )    ;
; R4 interconnects            ; 3,159 / 81,294 ( 4 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.71) ; Number of LABs  (Total = 154) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 0                             ;
; 2                                           ; 3                             ;
; 3                                           ; 2                             ;
; 4                                           ; 9                             ;
; 5                                           ; 1                             ;
; 6                                           ; 4                             ;
; 7                                           ; 2                             ;
; 8                                           ; 0                             ;
; 9                                           ; 2                             ;
; 10                                          ; 3                             ;
; 11                                          ; 0                             ;
; 12                                          ; 5                             ;
; 13                                          ; 6                             ;
; 14                                          ; 12                            ;
; 15                                          ; 13                            ;
; 16                                          ; 92                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.86) ; Number of LABs  (Total = 154) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 149                           ;
; 1 Clock                            ; 148                           ;
; 1 Clock enable                     ; 10                            ;
; 2 Clock enables                    ; 132                           ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 19.03) ; Number of LABs  (Total = 154) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 2                             ;
; 5                                            ; 3                             ;
; 6                                            ; 7                             ;
; 7                                            ; 1                             ;
; 8                                            ; 1                             ;
; 9                                            ; 3                             ;
; 10                                           ; 1                             ;
; 11                                           ; 2                             ;
; 12                                           ; 3                             ;
; 13                                           ; 2                             ;
; 14                                           ; 6                             ;
; 15                                           ; 1                             ;
; 16                                           ; 9                             ;
; 17                                           ; 10                            ;
; 18                                           ; 11                            ;
; 19                                           ; 7                             ;
; 20                                           ; 15                            ;
; 21                                           ; 9                             ;
; 22                                           ; 7                             ;
; 23                                           ; 8                             ;
; 24                                           ; 7                             ;
; 25                                           ; 6                             ;
; 26                                           ; 6                             ;
; 27                                           ; 8                             ;
; 28                                           ; 7                             ;
; 29                                           ; 6                             ;
; 30                                           ; 3                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 12.03) ; Number of LABs  (Total = 154) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 1                             ;
; 2                                                ; 4                             ;
; 3                                                ; 8                             ;
; 4                                                ; 6                             ;
; 5                                                ; 6                             ;
; 6                                                ; 8                             ;
; 7                                                ; 6                             ;
; 8                                                ; 10                            ;
; 9                                                ; 6                             ;
; 10                                               ; 8                             ;
; 11                                               ; 7                             ;
; 12                                               ; 11                            ;
; 13                                               ; 9                             ;
; 14                                               ; 9                             ;
; 15                                               ; 8                             ;
; 16                                               ; 8                             ;
; 17                                               ; 10                            ;
; 18                                               ; 7                             ;
; 19                                               ; 6                             ;
; 20                                               ; 4                             ;
; 21                                               ; 3                             ;
; 22                                               ; 4                             ;
; 23                                               ; 2                             ;
; 24                                               ; 1                             ;
; 25                                               ; 2                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 24.81) ; Number of LABs  (Total = 154) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 0                             ;
; 4                                            ; 0                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 3                             ;
; 8                                            ; 1                             ;
; 9                                            ; 9                             ;
; 10                                           ; 0                             ;
; 11                                           ; 4                             ;
; 12                                           ; 1                             ;
; 13                                           ; 2                             ;
; 14                                           ; 2                             ;
; 15                                           ; 0                             ;
; 16                                           ; 2                             ;
; 17                                           ; 2                             ;
; 18                                           ; 4                             ;
; 19                                           ; 2                             ;
; 20                                           ; 3                             ;
; 21                                           ; 2                             ;
; 22                                           ; 6                             ;
; 23                                           ; 2                             ;
; 24                                           ; 4                             ;
; 25                                           ; 4                             ;
; 26                                           ; 7                             ;
; 27                                           ; 1                             ;
; 28                                           ; 18                            ;
; 29                                           ; 21                            ;
; 30                                           ; 22                            ;
; 31                                           ; 31                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C35F672C6 for design "MIPS"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C50F672C6 is compatible
    Info (176445): Device EP2C70F672C6 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location E3
    Info (169125): Pin ~nCSO~ is reserved at location D3
    Info (169125): Pin ~LVDS150p/nCEO~ is reserved at location AE24
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 140 pins of 158 total pins
    Info (169086): Pin Branch not assigned to an exact location on the device
    Info (169086): Pin Instruction[31] not assigned to an exact location on the device
    Info (169086): Pin Instruction[30] not assigned to an exact location on the device
    Info (169086): Pin Instruction[29] not assigned to an exact location on the device
    Info (169086): Pin Instruction[28] not assigned to an exact location on the device
    Info (169086): Pin Instruction[27] not assigned to an exact location on the device
    Info (169086): Pin Instruction[26] not assigned to an exact location on the device
    Info (169086): Pin Instruction[25] not assigned to an exact location on the device
    Info (169086): Pin Instruction[24] not assigned to an exact location on the device
    Info (169086): Pin Instruction[23] not assigned to an exact location on the device
    Info (169086): Pin Instruction[22] not assigned to an exact location on the device
    Info (169086): Pin Instruction[21] not assigned to an exact location on the device
    Info (169086): Pin Instruction[20] not assigned to an exact location on the device
    Info (169086): Pin Instruction[19] not assigned to an exact location on the device
    Info (169086): Pin Instruction[18] not assigned to an exact location on the device
    Info (169086): Pin Instruction[17] not assigned to an exact location on the device
    Info (169086): Pin Instruction[16] not assigned to an exact location on the device
    Info (169086): Pin Instruction[15] not assigned to an exact location on the device
    Info (169086): Pin Instruction[14] not assigned to an exact location on the device
    Info (169086): Pin Instruction[13] not assigned to an exact location on the device
    Info (169086): Pin Instruction[12] not assigned to an exact location on the device
    Info (169086): Pin Instruction[11] not assigned to an exact location on the device
    Info (169086): Pin Instruction[10] not assigned to an exact location on the device
    Info (169086): Pin Instruction[9] not assigned to an exact location on the device
    Info (169086): Pin Instruction[8] not assigned to an exact location on the device
    Info (169086): Pin Instruction[7] not assigned to an exact location on the device
    Info (169086): Pin Instruction[6] not assigned to an exact location on the device
    Info (169086): Pin Instruction[5] not assigned to an exact location on the device
    Info (169086): Pin Instruction[4] not assigned to an exact location on the device
    Info (169086): Pin Instruction[3] not assigned to an exact location on the device
    Info (169086): Pin Instruction[2] not assigned to an exact location on the device
    Info (169086): Pin Instruction[1] not assigned to an exact location on the device
    Info (169086): Pin Instruction[0] not assigned to an exact location on the device
    Info (169086): Pin PC[31] not assigned to an exact location on the device
    Info (169086): Pin PC[30] not assigned to an exact location on the device
    Info (169086): Pin PC[29] not assigned to an exact location on the device
    Info (169086): Pin PC[28] not assigned to an exact location on the device
    Info (169086): Pin PC[27] not assigned to an exact location on the device
    Info (169086): Pin PC[26] not assigned to an exact location on the device
    Info (169086): Pin PC[25] not assigned to an exact location on the device
    Info (169086): Pin PC[24] not assigned to an exact location on the device
    Info (169086): Pin PC[23] not assigned to an exact location on the device
    Info (169086): Pin PC[22] not assigned to an exact location on the device
    Info (169086): Pin PC[21] not assigned to an exact location on the device
    Info (169086): Pin PC[20] not assigned to an exact location on the device
    Info (169086): Pin PC[19] not assigned to an exact location on the device
    Info (169086): Pin PC[18] not assigned to an exact location on the device
    Info (169086): Pin PC[17] not assigned to an exact location on the device
    Info (169086): Pin PC[16] not assigned to an exact location on the device
    Info (169086): Pin Operation[2] not assigned to an exact location on the device
    Info (169086): Pin Operation[1] not assigned to an exact location on the device
    Info (169086): Pin Operation[0] not assigned to an exact location on the device
    Info (169086): Pin ALUOp[1] not assigned to an exact location on the device
    Info (169086): Pin ALUOp[0] not assigned to an exact location on the device
    Info (169086): Pin RegWrite not assigned to an exact location on the device
    Info (169086): Pin RegDst not assigned to an exact location on the device
    Info (169086): Pin MemToReg not assigned to an exact location on the device
    Info (169086): Pin MemWrite not assigned to an exact location on the device
    Info (169086): Pin ALUSrc not assigned to an exact location on the device
    Info (169086): Pin clkSys not assigned to an exact location on the device
    Info (169086): Pin function[5] not assigned to an exact location on the device
    Info (169086): Pin function[4] not assigned to an exact location on the device
    Info (169086): Pin function[3] not assigned to an exact location on the device
    Info (169086): Pin function[2] not assigned to an exact location on the device
    Info (169086): Pin function[1] not assigned to an exact location on the device
    Info (169086): Pin function[0] not assigned to an exact location on the device
    Info (169086): Pin imed16[15] not assigned to an exact location on the device
    Info (169086): Pin imed16[14] not assigned to an exact location on the device
    Info (169086): Pin imed16[13] not assigned to an exact location on the device
    Info (169086): Pin imed16[12] not assigned to an exact location on the device
    Info (169086): Pin imed16[11] not assigned to an exact location on the device
    Info (169086): Pin imed16[10] not assigned to an exact location on the device
    Info (169086): Pin imed16[9] not assigned to an exact location on the device
    Info (169086): Pin imed16[8] not assigned to an exact location on the device
    Info (169086): Pin imed16[7] not assigned to an exact location on the device
    Info (169086): Pin imed16[6] not assigned to an exact location on the device
    Info (169086): Pin imed16[5] not assigned to an exact location on the device
    Info (169086): Pin imed16[4] not assigned to an exact location on the device
    Info (169086): Pin imed16[3] not assigned to an exact location on the device
    Info (169086): Pin imed16[2] not assigned to an exact location on the device
    Info (169086): Pin imed16[1] not assigned to an exact location on the device
    Info (169086): Pin imed16[0] not assigned to an exact location on the device
    Info (169086): Pin nextPC[31] not assigned to an exact location on the device
    Info (169086): Pin nextPC[30] not assigned to an exact location on the device
    Info (169086): Pin nextPC[29] not assigned to an exact location on the device
    Info (169086): Pin nextPC[28] not assigned to an exact location on the device
    Info (169086): Pin nextPC[27] not assigned to an exact location on the device
    Info (169086): Pin nextPC[26] not assigned to an exact location on the device
    Info (169086): Pin nextPC[25] not assigned to an exact location on the device
    Info (169086): Pin nextPC[24] not assigned to an exact location on the device
    Info (169086): Pin nextPC[23] not assigned to an exact location on the device
    Info (169086): Pin nextPC[22] not assigned to an exact location on the device
    Info (169086): Pin nextPC[21] not assigned to an exact location on the device
    Info (169086): Pin nextPC[20] not assigned to an exact location on the device
    Info (169086): Pin nextPC[19] not assigned to an exact location on the device
    Info (169086): Pin nextPC[18] not assigned to an exact location on the device
    Info (169086): Pin nextPC[17] not assigned to an exact location on the device
    Info (169086): Pin nextPC[16] not assigned to an exact location on the device
    Info (169086): Pin nextPC[15] not assigned to an exact location on the device
    Info (169086): Pin nextPC[14] not assigned to an exact location on the device
    Info (169086): Pin nextPC[13] not assigned to an exact location on the device
    Info (169086): Pin nextPC[12] not assigned to an exact location on the device
    Info (169086): Pin nextPC[11] not assigned to an exact location on the device
    Info (169086): Pin nextPC[10] not assigned to an exact location on the device
    Info (169086): Pin nextPC[9] not assigned to an exact location on the device
    Info (169086): Pin nextPC[8] not assigned to an exact location on the device
    Info (169086): Pin nextPC[7] not assigned to an exact location on the device
    Info (169086): Pin nextPC[6] not assigned to an exact location on the device
    Info (169086): Pin nextPC[5] not assigned to an exact location on the device
    Info (169086): Pin nextPC[4] not assigned to an exact location on the device
    Info (169086): Pin nextPC[3] not assigned to an exact location on the device
    Info (169086): Pin nextPC[2] not assigned to an exact location on the device
    Info (169086): Pin nextPC[1] not assigned to an exact location on the device
    Info (169086): Pin nextPC[0] not assigned to an exact location on the device
    Info (169086): Pin op[31] not assigned to an exact location on the device
    Info (169086): Pin op[30] not assigned to an exact location on the device
    Info (169086): Pin op[29] not assigned to an exact location on the device
    Info (169086): Pin op[28] not assigned to an exact location on the device
    Info (169086): Pin op[27] not assigned to an exact location on the device
    Info (169086): Pin op[26] not assigned to an exact location on the device
    Info (169086): Pin rd[15] not assigned to an exact location on the device
    Info (169086): Pin rd[14] not assigned to an exact location on the device
    Info (169086): Pin rd[13] not assigned to an exact location on the device
    Info (169086): Pin rd[12] not assigned to an exact location on the device
    Info (169086): Pin rd[11] not assigned to an exact location on the device
    Info (169086): Pin rs[25] not assigned to an exact location on the device
    Info (169086): Pin rs[24] not assigned to an exact location on the device
    Info (169086): Pin rs[23] not assigned to an exact location on the device
    Info (169086): Pin rs[22] not assigned to an exact location on the device
    Info (169086): Pin rs[21] not assigned to an exact location on the device
    Info (169086): Pin rt[20] not assigned to an exact location on the device
    Info (169086): Pin rt[19] not assigned to an exact location on the device
    Info (169086): Pin rt[18] not assigned to an exact location on the device
    Info (169086): Pin rt[17] not assigned to an exact location on the device
    Info (169086): Pin rt[16] not assigned to an exact location on the device
    Info (169086): Pin shamt[10] not assigned to an exact location on the device
    Info (169086): Pin shamt[9] not assigned to an exact location on the device
    Info (169086): Pin shamt[8] not assigned to an exact location on the device
    Info (169086): Pin shamt[7] not assigned to an exact location on the device
    Info (169086): Pin shamt[6] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clock (placed in PIN W26 (LVDS139p, CDPCLK4/DQS3R/CQ3R#))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info (176353): Automatically promoted node DivisorFrequencia:inst4|inst2 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Control:inst17|o_RegWrite~0
        Info (176357): Destination node Control:inst17|o_MemWrite~0
        Info (176357): Destination node DivisorFrequencia:inst4|inst2~0
        Info (176357): Destination node clkSys
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 140 (unused VREF, 3.3V VCCIO, 0 input, 140 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  56 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  58 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  64 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  57 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has 3.3V VCCIO pins. 14 total pin(s) used --  44 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has 3.3V VCCIO pins. 2 total pin(s) used --  54 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:01
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:14
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 3% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 28% of the available device resources in the region that extends from location X22_Y12 to location X32_Y23
Info (170194): Fitter routing operations ending: elapsed time is 00:00:13
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 5.75 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 156 output pins without output pin load capacitance assignment
    Info (306007): Pin "Branch" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Instruction[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "PC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Operation[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Operation[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "Operation[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOp[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUOp[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RegWrite" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "RegDst" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemToReg" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "MemWrite" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ALUSrc" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "clkSys" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "function[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "function[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "function[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "function[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "function[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "function[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "imed16[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "nextPC[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "op[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "op[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "op[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "op[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "op[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "op[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rd[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rd[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rd[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rd[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rd[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rs[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rs[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rs[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rs[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rs[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rt[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rt[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rt[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rt[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "rt[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "shamt[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "shamt[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "shamt[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "shamt[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "shamt[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file E:/Projeto de Sistemas Digitais/M1/MIPS_VHDL/MIPS.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 541 megabytes
    Info: Processing ended: Thu Apr 14 12:36:02 2016
    Info: Elapsed time: 00:00:44
    Info: Total CPU time (on all processors): 00:00:43


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in E:/Projeto de Sistemas Digitais/M1/MIPS_VHDL/MIPS.fit.smsg.


