---
layout:     post   				    # 使用的布局（不需要改）
title:      计组复习笔记 				# 标题 
subtitle:   一定要过啊 #副标题
date:       2020-12-22 				# 时间
author:     Lin_Xuan 						# 作者
header-img: img/post-bg-2015.jpg 	#这篇文章标题背景图片
catalog: true 						# 是否归档
tags:								#标签
    - 复习
---

# 计组期末复习

目前未知的六次作业，前四次是数据的存储(整数1，2、浮点数3，4)，第五次是汇编指令与C编码的关系与转换、第六次是内存大小的计算方法(机械硬盘和DRAM内存)

# 计组期末复习

目前未知的六次作业，前四次是数据的存储(整数1，2、浮点数3，4)，第五次是汇编指令与C编码的关系与转换、第六次是内存大小的计算方法(机械硬盘和DRAM内存)

### 复习重点：

- 小题占30分(20分选择，20填空)、涉及PPT的所有细节
- Two different kinds of CU
- IO module和外设
- IO Technology ：三种不同方式的具体细节，重点关注**中断** 
- 浮点数：可以无缝衔接的原因、进制转换 √
- Memery Expansion：位扩展、子扩展、同时扩展
- BUs architecture：不同速度的设备使用怎样的架构
- Instruction addressing mode：不同寻址方式及其优缺点、在那种情况来使用
- Memory Capacity：SDRAM容量计算(数据总线、地址总线-复用、片选总线)

## 习题课问题：

- CH4.3 26页是怎么看出是小端的？
- CH4.3 28页 栈帧具体做了什么？
- 

## Chapter 1: 简介

#### 大小端问题

小端按内存增大的方式储存，即**低位在前、高位在后**。大端则是相反的**高位在前、低位在后**。但是具体在物理内存上的位置的未知的。上述的内存增大是指储存这个数据的内存。如0xabcd，0xab一字节，0xcd一字节。在小段中，计算机把0xcd存在低地址、0xab存在高地址。而大端则是那0xab存在低地址，二八0xcd存到高地址中。(*我们平时的阅读顺序时大端顺序，即从左往右*)

## Chapter 2: 信息的表示和计算

使用补码进行保存和计算的原因是因为补码可以保证运算正确却是一个Abel群。

无符号/有符号整型之间的转换规则是二进制形式保持不变

### <font color="red">IEEE 754标准</font> 

**浮点数的表示**：$(-1)^s\times M*\times2^E$ 

但是，计算机在储存时不仅仅保存s，significant位M和exponent(阶码)E，而是做了一些调整。

| S(1/1)          | Exp(8/11)                     | Frac(23/52)                 |
| --------------- | ----------------------------- | --------------------------- |
| 符号位，与s相同 | exp filed encodes，不等于阶码 | frac field encodes，不等于M |

float类型和double类型的精度主要区别在Frac位的保存上。

#### 三种不同的编码形式

*(在计算机内同时使用，应用于不同大小范围的数字)* 

##### Normalized 规格化数

最常用的类型，用于储存大部分数字，不能储存非常小和无穷的数字

**特点**：Exp位不等于0或255。

Exp位是偏置(Biased)储存的，偏置$bias=2^{k-1}$(K是exp位的位数(8或11))。储存方式是$E=Exp+Bias$ 

Significant位在编码时默认忽略了开头的1(1.xxxxx)。

##### Denormalized 非规格化数

用来储存非常小，接近0的数字

**特点**：Exp位全部为0。

由于Exp位的结果位0，如果依照上面的偏置规则来看，E位应该为0-Bias。但是并不是，我们对结果做+1处理。所以实际上$E=1-Bias$。(*无缝衔接*)

而Significant位则默认省略了0(0.xxxxx)

##### Special Values 特殊情况

Exp位全为1，而frac位全为0时代表一个非常大的数（*超过储存范围，∞*）

而同时，frac不全为0代表出错了，结果不是数字

**PS**：非规格化数不以规格化数储存的原因之一是因为数字太小，继续去增大M，储存E的位数就不够用了。

**PS(<font color="red">无缝衔接的原因</font>)**：非规格化数对E做加1处理、最大的非规格化数和最大的规格化数非常接近

## Chapter 3：指令编码和指令集



### 设计指令集需要的点：

- 操纵数种类 Operation repertoire
- 数据类型Data types
- 指令形式 Instruction format
- 寄存器个数
- 寻址方式

### Types of Operands

<img src="E:%5CSTORY%5Cuser%5CDocument%5CMyWord%5C.MD%5C%E9%A2%98%E8%A7%A3+%E7%AC%94%E8%AE%B0%5C%E8%AE%A1%E7%BB%84%E5%A4%8D%E4%B9%A0%20Operands%20Forms.png" alt="Types of Operands" style="zoom:67%;" /> 



Imm(%ebp) 取该地址的内存偏移imm位

不能直接内存到内存

### <font color="red">寻址方式</font> 

- Immediate //立即数：直接存数据
- Direct //直接：直接存数据的的地址
- Indirect //见解：存数据地址的地址
- Register //寄存器：存数据的寄存器编号
- Register Indirect //寄存器间接寻址：存数据寄存器编号的地址
- Displacement Addressing //基址寻址：存到操作数地址的到基准的距离
  - Relative //相对寻址
  - Base-Regester //基址寄存器寻址：寄存器里储存了偏移量
  - Indexing //变址寻址：储存指向偏移量的数据·的地址

**如何区分**：Opcode的前几位是mode field，表明了寻址方式

### How to design the instruction set?

- Instruction Length
- Allocation of Bits
  -  Number of addressing modes
  -  Number of operands
  -  Register vs. memory
  -  Number of register sets
  -  Address range
  -  Address granularity

### 使用指令

<img src="E:%5CSTORY%5Cuser%5CDocument%5CMyWord%5C.MD%5C%E9%A2%98%E8%A7%A3+%E7%AC%94%E8%AE%B0%5C%E8%AE%A1%E7%BB%84%E5%A4%8D%E4%B9%A0%20%E6%B1%87%E7%BC%96%E5%AE%9E%E4%BE%8B1.png" alt="实例1" style="zoom:75%;" /> 

这里的指令的顺序同计组实验时的清华实验箱的指令顺序相反。

### 指令集分类

#### CISI：复杂指令集(intel、AMD)

##### Traits

- 每条指令执行更多的操作
- 程序更小
- 占用空间更少

##### Why need  RISI？

- 编译器开始流行

- 很多指令使用频率很低
- 一些复杂的指令执行得很慢

#### RISI：精简指令集

##### Traits

- Small, highly optimized set of instructions

- Uses a load-store architecture

- Short execution time

- **Pipelining ** 

- Many registers

##### Advantage:

- Less transistors needed in RISC//需要的晶体管较少

- RISC processors have shorter design cycles //设计周期较短

- RISC instructions take less clock cycles than CISC instructions//执行周期较短

## Chapter 4：Processor Architecture

### Organization

*Y86是作者自己构想的一套处理器、并没有在现实中使用。*

在设计处理器的时候，一般需要考虑四个方面：使用者(Coder and Complier)看到的模块、寄存器的组织、指令集的设计和指令的编码和译码。

Instruction has initial byte, spiting into two-bit parts: `i-code` and `i-funtion`

### Processor Implementations

#### Five Stages 

- Fetch (取指F)

  Extract the `i-code` and `i-fun`

  Fech register in `RA` and `RB`

  Fech  a 4-byte constant word in `valC`

- compute `ValP` as the next adress of instructions

- Decode (译码D)

  Read up to 2 `oprands` from the register file as `ValA` or `ValB` (*for some instrctions, it reads %esp rather than rA and rB*)

- Execute (执行E)

  the result as `valE`

- Visit Memory (访存M)

  if we read value, it was `ValM`

- Write back (写回W)

- PC update (更新PC)



## Chapter 5：Memory





## Chapter 6：IO System



## Chapter 7：Cu












