> - **完整开发板组成**
>   - **IP内核  ->   arm设计高速核心处理单元unit   ->    CPU(北桥)**
>   - **board  ->   外围设备(除去CPU的一切)  ->   第三方设计**



## uboot入口函数文件

> **`uboot目录/arch/arm/cpu/arm7/start.S`**   arm7 核心集成电路的启动版本



## 一切的开始-异常处理指令

```assembly
@异常中断优先级高
@文件为  uboot目录/arch/arm/cpu/arm7/start.S
@   38 到 48 行 内容

.globl _start
_start: b	reset       @先跳转到 reset: 标号处执行, 然后再回来
  @下面是 异常处理指令
	ldr	pc, _undefined_instruction   @PC程序计数器, 无法执行的指令处理方法
	ldr	pc, _software_interrupt      @软中断处理方法, 用户由系统调用进入内核模式
	ldr	pc, _prefetch_abort          @CPU无法取到下条指令的处理方法( 或越界)
	ldr	pc, _data_abort              @CPU无法取到数据的处理方法(或越界)
	ldr	pc, _not_used                @不曾用过 (留疑)
	ldr	pc, _irq                @中断处理, 定时器中断, 外部触中断 (异步, 硬件)
	ldr	pc, _fiq                @快中断,   实时性要求较高的中断( 为了兼容)

reset:
	bl	save_boot_params
	/*
	 * set the cpu to SVC32 mode
	 */
	mrs	r0, cpsr
	bic	r0, r0, #0x1f
	orr	r0, r0, #0xd3
	msr	cpsr,r0

```



## 关闭cache和关闭流水线以及关闭分支预测

```assembly
@文件为  uboot目录/arch/arm/cpu/arm7/start.S
@   323 到 328 行内容
@效果: 
@  关闭 CPU与 内存间的 cache, 再清空CPU 内的 Icache(指令缓存器)与Dcache(数据缓存器), 让它重新获取内存中的值,
@   再关闭 ILBS内存管理器
@     再重置 Icache, 随便写一个数据即可, 让Icache 内的数据全部作废, 强制从内存取指令
@       强制清空流水线, 使分支预测无效, 让已经缓存的 代码 无效, 因为要修改代码段 .text

ENTRY(cpu_init_cp15)
	/*
	 * Invalidate L1 I/D
	 */
	mov	r0, #0			@ set up for MCR
	mcr	p15, 0, r0, c8, c7, 0	@ invalidate TLBs
	mcr	p15, 0, r0, c7, c5, 0	@ invalidate icache
	mcr	p15, 0, r0, c7, c5, 6	@ invalidate BP array
	mcr     p15, 0, r0, c7, c10, 4	@ DSB
	mcr     p15, 0, r0, c7, c5, 4	@ ISB

```



## 内存控制器mmu

```assembly
@文件为  uboot目录/arch/arm/cpu/arm7/start.S
@   333 到 345 行内容
@内容:
@   内存mmu控制器(虚拟内存管理).   异常向量表映射到 0x0000, 数据和统一缓存已禁用,(cpu内的共享L3,L2缓存)
@   不检查对齐错误,  在PL1 和 PL0 权限下 MMU 禁用 (LP0是用户模式, PL1是系统模式.内核模式)
@   打开对齐错误检查, 打开分支预测, 开启 Icache(指令缓存器) 
@   写回数据到 cp15 协处理器的 c1 寄存器 使设置生效

	mrc	p15, 0, r0, c1, c0, 0
	bic	r0, r0, #0x00002000	@ clear bits 13 (--V-)
	bic	r0, r0, #0x00000007	@ clear bits 2:0 (-CAM)
	orr	r0, r0, #0x00000002	@ set bit 1 (--A-) Align
	orr	r0, r0, #0x00000800	@ set bit 11 (Z---) BTB
#ifdef CONFIG_SYS_ICACHE_OFF
	bic	r0, r0, #0x00001000	@ clear bit 12 (I) I-cache
#else
	orr	r0, r0, #0x00001000	@ set bit 12 (I) I-cache
#endif
	mcr	p15, 0, r0, c1, c0, 0
	mov	pc, lr			@ back to my caller
ENDPROC(cpu_init_cp15)
```

