+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                                                                      ;
+----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                                                                  ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; inst|rst_controller_002|alt_rst_req_sync_uq1                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_002|alt_rst_sync_uq1                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_002                                                                                                    ; 33    ; 31             ; 0            ; 31             ; 1      ; 31              ; 31            ; 31              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_001|alt_rst_req_sync_uq1                                                                               ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_001|alt_rst_sync_uq1                                                                                   ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller_001                                                                                                    ; 33    ; 30             ; 0            ; 30             ; 1      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller|alt_rst_req_sync_uq1                                                                                   ; 2     ; 1              ; 0            ; 1              ; 1      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller|alt_rst_sync_uq1                                                                                       ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|rst_controller                                                                                                        ; 33    ; 30             ; 0            ; 30             ; 2      ; 30              ; 30            ; 30              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|irq_mapper                                                                                                            ; 5     ; 29             ; 2            ; 29             ; 32     ; 29              ; 29            ; 29              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_009|error_adapter_0                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_009                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_008|error_adapter_0                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_008                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_007|error_adapter_0                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_007                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_006|error_adapter_0                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_006                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_005|error_adapter_0                                                               ; 14    ; 1              ; 2            ; 1              ; 13     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_005                                                                               ; 14    ; 0              ; 0            ; 0              ; 13     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_004|error_adapter_0                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_004                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_003|error_adapter_0                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_003                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_002|error_adapter_0                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_002                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_001|error_adapter_0                                                               ; 38    ; 1              ; 2            ; 1              ; 37     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter_001                                                                               ; 38    ; 0              ; 0            ; 0              ; 37     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter|error_adapter_0                                                                   ; 22    ; 1              ; 2            ; 1              ; 21     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|avalon_st_adapter                                                                                   ; 22    ; 0              ; 0            ; 0              ; 21     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_001|clock_xer|out_to_in_synchronizer                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_001|clock_xer|in_to_out_synchronizer                                                        ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_001|clock_xer                                                                               ; 128   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser_001                                                                                         ; 130   ; 2              ; 0            ; 2              ; 124    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser|clock_xer|out_to_in_synchronizer                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser|clock_xer|in_to_out_synchronizer                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser|clock_xer                                                                                   ; 128   ; 0              ; 0            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|crosser                                                                                             ; 130   ; 2              ; 0            ; 2              ; 124    ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_lcd_0_avalon_slave_0_to_cpu_data_master_rsp_width_adapter|uncompressor                         ; 48    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_lcd_0_avalon_slave_0_to_cpu_data_master_rsp_width_adapter                                      ; 102   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_to_cpu_instruction_master_rsp_width_adapter|uncompressor                        ; 48    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_to_cpu_instruction_master_rsp_width_adapter                                     ; 111   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_to_cpu_data_master_rsp_width_adapter|uncompressor                               ; 48    ; 4              ; 0            ; 4              ; 39     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_to_cpu_data_master_rsp_width_adapter                                            ; 111   ; 3              ; 0            ; 3              ; 124    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_instruction_master_to_sdram_controller_s1_cmd_width_adapter                                     ; 129   ; 3              ; 0            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_data_master_to_gpio_lcd_0_avalon_slave_0_cmd_width_adapter                                      ; 129   ; 3              ; 0            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_data_master_to_sdram_controller_s1_cmd_width_adapter                                            ; 129   ; 3              ; 0            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_002|arb|adder                                                                               ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_002|arb                                                                                     ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_002                                                                                         ; 249   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_001|arb|adder                                                                               ; 40    ; 20             ; 0            ; 20             ; 20     ; 20              ; 20            ; 20              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_001|arb                                                                                     ; 14    ; 0              ; 4            ; 0              ; 10     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux_001                                                                                         ; 1233  ; 0              ; 0            ; 0              ; 133    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_mux                                                                                             ; 108   ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_009                                                                                       ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_008                                                                                       ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_007                                                                                       ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_006                                                                                       ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_005                                                                                       ; 99    ; 1              ; 2            ; 1              ; 97     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_004                                                                                       ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_003                                                                                       ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_002                                                                                       ; 126   ; 1              ; 2            ; 1              ; 124    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux_001                                                                                       ; 127   ; 4              ; 2            ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|rsp_demux                                                                                           ; 110   ; 9              ; 2            ; 9              ; 316    ; 9               ; 9             ; 9               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_009                                                                                         ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_008                                                                                         ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_007                                                                                         ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_006                                                                                         ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_005                                                                                         ; 99    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_004                                                                                         ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_003                                                                                         ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_002                                                                                         ; 126   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_001|arb|adder                                                                               ; 8     ; 2              ; 0            ; 2              ; 4      ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_001|arb                                                                                     ; 6     ; 0              ; 1            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux_001                                                                                         ; 249   ; 0              ; 0            ; 0              ; 125    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux|arb|adder                                                                                   ; 12    ; 3              ; 0            ; 3              ; 6      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux|arb                                                                                         ; 7     ; 0              ; 1            ; 0              ; 3      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_mux                                                                                             ; 318   ; 0              ; 0            ; 0              ; 108    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_demux_002                                                                                       ; 136   ; 4              ; 10           ; 4              ; 247    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_demux_001                                                                                       ; 144   ; 100            ; 2            ; 100            ; 1231   ; 100             ; 100           ; 100             ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cmd_demux                                                                                           ; 108   ; 1              ; 2            ; 1              ; 106    ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_lcd_0_avalon_slave_0_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter ; 99    ; 3              ; 5            ; 3              ; 97     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_lcd_0_avalon_slave_0_burst_adapter                                                             ; 99    ; 0              ; 0            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_burst_adapter|altera_merlin_burst_adapter_uncompressed_only.burst_adapter       ; 108   ; 3              ; 5            ; 3              ; 106    ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_burst_adapter                                                                   ; 108   ; 0              ; 0            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_instruction_master_limiter                                                                      ; 250   ; 0              ; 0            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_data_master_limiter                                                                             ; 250   ; 0              ; 0            ; 0              ; 257    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_012|the_default_decode                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_012                                                                                          ; 116   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_011|the_default_decode                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_011                                                                                          ; 116   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_010|the_default_decode                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_010                                                                                          ; 116   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_009|the_default_decode                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_009                                                                                          ; 116   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_008|the_default_decode                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_008                                                                                          ; 89    ; 0              ; 2            ; 0              ; 97     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_007|the_default_decode                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_007                                                                                          ; 116   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_006|the_default_decode                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_006                                                                                          ; 116   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_005|the_default_decode                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_005                                                                                          ; 116   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_004|the_default_decode                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_004                                                                                          ; 116   ; 0              ; 2            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_003|the_default_decode                                                                       ; 0     ; 10             ; 0            ; 10             ; 10     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_003                                                                                          ; 98    ; 0              ; 2            ; 0              ; 106    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_002|the_default_decode                                                                       ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_002                                                                                          ; 116   ; 0              ; 6            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_001|the_default_decode                                                                       ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router_001                                                                                          ; 116   ; 0              ; 6            ; 0              ; 124    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router|the_default_decode                                                                           ; 0     ; 14             ; 0            ; 14             ; 14     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|router                                                                                              ; 98    ; 14             ; 6            ; 14             ; 106    ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|timer_0_s1_agent_rsp_fifo                                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|timer_0_s1_agent|uncompressor                                                                       ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|timer_0_s1_agent                                                                                    ; 315   ; 39             ; 47           ; 39             ; 340    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|altpll_0_pll_slave_agent_rdata_fifo                                                                 ; 79    ; 41             ; 0            ; 41             ; 36     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|altpll_0_pll_slave_agent_rsp_fifo                                                                   ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|altpll_0_pll_slave_agent|uncompressor                                                               ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|altpll_0_pll_slave_agent                                                                            ; 315   ; 39             ; 47           ; 39             ; 340    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|performance_counter_0_control_slave_agent_rsp_fifo                                                  ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|performance_counter_0_control_slave_agent|uncompressor                                              ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|performance_counter_0_control_slave_agent                                                           ; 315   ; 39             ; 47           ; 39             ; 340    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sysid_qsys_0_control_slave_agent_rsp_fifo                                                           ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sysid_qsys_0_control_slave_agent|uncompressor                                                       ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sysid_qsys_0_control_slave_agent                                                                    ; 315   ; 39             ; 47           ; 39             ; 340    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_lcd_0_avalon_slave_0_agent_rsp_fifo                                                            ; 129   ; 39             ; 0            ; 39             ; 88     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_lcd_0_avalon_slave_0_agent|uncompressor                                                        ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_lcd_0_avalon_slave_0_agent                                                                     ; 213   ; 13             ; 23           ; 13             ; 233    ; 13              ; 13            ; 13              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_0_avalon_slave_0_agent_rsp_fifo                                                                ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_0_avalon_slave_0_agent|uncompressor                                                            ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_0_avalon_slave_0_agent                                                                         ; 315   ; 39             ; 47           ; 39             ; 340    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent_rsp_fifo                                                          ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent|uncompressor                                                      ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_agent                                                                   ; 315   ; 39             ; 47           ; 39             ; 340    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|lcd_dma_0_avalon_agent_rsp_fifo                                                                     ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|lcd_dma_0_avalon_agent|uncompressor                                                                 ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|lcd_dma_0_avalon_agent                                                                              ; 315   ; 39             ; 47           ; 39             ; 340    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_debug_mem_slave_agent_rsp_fifo                                                                  ; 156   ; 39             ; 0            ; 39             ; 115    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_debug_mem_slave_agent|uncompressor                                                              ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_debug_mem_slave_agent                                                                           ; 315   ; 39             ; 47           ; 39             ; 340    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_agent_rdata_fifo                                                                ; 63    ; 41             ; 0            ; 41             ; 20     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_agent_rsp_fifo                                                                  ; 138   ; 39             ; 0            ; 39             ; 97     ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_agent|uncompressor                                                              ; 48    ; 1              ; 0            ; 1              ; 46     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_agent                                                                           ; 247   ; 22             ; 31           ; 22             ; 269    ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_instruction_master_agent                                                                        ; 201   ; 39             ; 92           ; 39             ; 148    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_data_master_agent                                                                               ; 201   ; 39             ; 92           ; 39             ; 148    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|lcd_dma_0_avalon_master_agent                                                                       ; 164   ; 39             ; 87           ; 39             ; 114    ; 39              ; 39            ; 39              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|timer_0_s1_translator                                                                               ; 99    ; 22             ; 48           ; 22             ; 55     ; 22              ; 22            ; 22              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|altpll_0_pll_slave_translator                                                                       ; 115   ; 6              ; 30           ; 6              ; 70     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|performance_counter_0_control_slave_translator                                                      ; 115   ; 6              ; 31           ; 6              ; 72     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sysid_qsys_0_control_slave_translator                                                               ; 115   ; 6              ; 31           ; 6              ; 35     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_lcd_0_avalon_slave_0_translator                                                                ; 62    ; 6              ; 29           ; 6              ; 24     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|gpio_0_avalon_slave_0_translator                                                                    ; 115   ; 6              ; 29           ; 6              ; 72     ; 6               ; 6             ; 6               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|jtag_uart_avalon_jtag_slave_translator                                                              ; 115   ; 5              ; 34           ; 5              ; 70     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|lcd_dma_0_avalon_translator                                                                         ; 115   ; 5              ; 29           ; 5              ; 72     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_debug_mem_slave_translator                                                                      ; 115   ; 5              ; 23           ; 5              ; 82     ; 5               ; 5             ; 5               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|sdram_controller_s1_translator                                                                      ; 80    ; 4              ; 9            ; 4              ; 62     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_instruction_master_translator                                                                   ; 110   ; 57             ; 2            ; 57             ; 109    ; 57              ; 57            ; 57              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|cpu_data_master_translator                                                                          ; 113   ; 15             ; 2            ; 15             ; 109    ; 15              ; 15            ; 15              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0|lcd_dma_0_avalon_master_translator                                                                  ; 82    ; 32             ; 0            ; 32             ; 73     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|mm_interconnect_0                                                                                                     ; 402   ; 0              ; 0            ; 0              ; 399    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|timer_0                                                                                                               ; 23    ; 0              ; 0            ; 0              ; 17     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|sysid_qsys_0                                                                                                          ; 3     ; 14             ; 2            ; 14             ; 32     ; 14              ; 14            ; 14              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|performance_counter_0                                                                                                 ; 40    ; 0              ; 31           ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|lcd_dma_0                                                                                                             ; 57    ; 2              ; 1            ; 2              ; 86     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|wr_ptr                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|rd_ptr_count                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|FIFOram                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state|count_usedw                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo|fifo_state                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_r|rfifo|auto_generated|dpfifo                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_r|rfifo|auto_generated                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_r                                                                           ; 13    ; 0              ; 1            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|wr_ptr                                        ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|rd_ptr_count                                  ; 4     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|FIFOram                                       ; 24    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state|count_usedw                        ; 5     ; 0              ; 0            ; 0              ; 6      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo|fifo_state                                    ; 5     ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_w|wfifo|auto_generated|dpfifo                                               ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_w|wfifo|auto_generated                                                      ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart|the_intro_qsys_jtag_uart_scfifo_w                                                                           ; 12    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|jtag_uart                                                                                                             ; 38    ; 10             ; 23           ; 10             ; 34     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|gpio_lcd_0                                                                                                            ; 16    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 8     ; 0              ; 0            ; 0                ; 0                 ;
; inst|gpio_0                                                                                                                ; 40    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 32    ; 0              ; 0            ; 0                ; 0                 ;
; inst|altpll_0|sd1                                                                                                          ; 3     ; 1              ; 0            ; 1              ; 6      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|altpll_0|stdsync2|dffpipe3                                                                                            ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|altpll_0|stdsync2                                                                                                     ; 3     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|altpll_0                                                                                                              ; 49    ; 41             ; 30           ; 41             ; 34     ; 41              ; 41            ; 41              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|sdram_controller|the_intro_qsys_SDRAM_controller_input_efifo_module                                                   ; 46    ; 0              ; 0            ; 0              ; 46     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|sdram_controller                                                                                                      ; 46    ; 1              ; 1            ; 1              ; 39     ; 1               ; 1             ; 1               ; 16    ; 0              ; 0            ; 0                ; 0                 ;
; inst|cpu|cpu                                                                                                               ; 0     ; 0              ; 0            ; 0              ; 0      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst|cpu                                                                                                                   ; 151   ; 0              ; 0            ; 0              ; 129    ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; inst                                                                                                                       ; 2     ; 1              ; 0            ; 1              ; 41     ; 1               ; 1             ; 1               ; 56    ; 0              ; 0            ; 0                ; 0                 ;
+----------------------------------------------------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
