# Generated by Yosys 0.55+46 (git sha1 aa1daa702, g++ 11.4.0-1ubuntu1~22.04 -fPIC -O3)
autoidx 24
attribute \top 1
attribute \src "dut.sv:1.1-20.10"
module \simple_memory_noreset
  attribute \src "dut.sv:13.5-18.8"
  wire width 4 $0$memwr$\memory$dut.sv:15$1_ADDR[3:0]$3
  attribute \src "dut.sv:13.5-18.8"
  wire width 8 $0$memwr$\memory$dut.sv:15$1_DATA[7:0]$4
  attribute \src "dut.sv:13.5-18.8"
  wire width 8 $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5
  attribute \src "dut.sv:13.5-18.8"
  wire width 8 $0\data_out[7:0]
  attribute \src "dut.sv:4.24-4.28"
  wire width 4 input 3 \addr
  attribute \src "dut.sv:2.24-2.27"
  wire input 1 \clk
  attribute \src "dut.sv:5.24-5.31"
  wire width 8 input 4 \data_in
  attribute \src "dut.sv:6.24-6.32"
  wire width 8 output 5 \data_out
  attribute \src "dut.sv:3.24-3.26"
  wire input 2 \we
  attribute \src "dut.sv:10.17-10.23"
  memory width 8 size 16 \memory
  attribute \src "dut.sv:15.13-15.36"
  cell $memwr_v2 $auto$proc_memwr.cc:45:proc_memwr$23
    parameter \ABITS 4
    parameter \CLK_ENABLE 1'1
    parameter \CLK_POLARITY 1'1
    parameter \MEMID "\\memory"
    parameter \PORTID 0
    parameter \PRIORITY_MASK 0'x
    parameter \WIDTH 8
    connect \ADDR $0$memwr$\memory$dut.sv:15$1_ADDR[3:0]$3
    connect \CLK \clk
    connect \DATA $0$memwr$\memory$dut.sv:15$1_DATA[7:0]$4
    connect \EN { $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] }
  end
  attribute \src "dut.sv:17.21-17.27"
  cell $memrd $memrd$\memory$dut.sv:17$9
    parameter \ABITS 4
    parameter \CLK_ENABLE 0
    parameter \CLK_POLARITY 0
    parameter \MEMID "\\memory"
    parameter \TRANSPARENT 0
    parameter \WIDTH 8
    connect \ADDR \addr
    connect \CLK 1'x
    connect \DATA $0\data_out[7:0]
    connect \EN 1'x
  end
  attribute \always_ff 1
  attribute \src "dut.sv:13.5-18.8"
  cell $dff $procdff$19
    parameter \CLK_POLARITY 1'1
    parameter \WIDTH 8
    connect \CLK \clk
    connect \D $0\data_out[7:0]
    connect \Q \data_out
  end
  attribute \full_case 1
  attribute \src "dut.sv:14.13-14.15|dut.sv:14.9-16.12"
  cell $mux $procmux$11
    parameter \WIDTH 1
    connect \A 1'0
    connect \B 1'1
    connect \S \we
    connect \Y $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7]
  end
  attribute \full_case 1
  attribute \src "dut.sv:14.13-14.15|dut.sv:14.9-16.12"
  cell $mux $procmux$14
    parameter \WIDTH 8
    connect \A 8'x
    connect \B \data_in
    connect \S \we
    connect \Y $0$memwr$\memory$dut.sv:15$1_DATA[7:0]$4
  end
  attribute \full_case 1
  attribute \src "dut.sv:14.13-14.15|dut.sv:14.9-16.12"
  cell $mux $procmux$17
    parameter \WIDTH 4
    connect \A 4'x
    connect \B \addr
    connect \S \we
    connect \Y $0$memwr$\memory$dut.sv:15$1_ADDR[3:0]$3
  end
  connect $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [6:0] { $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] $0$memwr$\memory$dut.sv:15$1_EN[7:0]$5 [7] }
end
