# My-Digital-IC-Library
我的数字IC仓库：Verilog HDL; System Vreilog; UVM; ModelSim; Quartus II;
## [Books](./Books)
 - 《Verilog HDL程序设计教程_135例》_王金明.pdf  =>  书中的案例值得多学习，反复练习验证，明白其中编程原理

## KU
### [Verilog HDL](./KU)
 - 模为任意值的BCD码计数器  =>  count60_BCD.v
 - 带置0和置1位的D触发器  =>  dff1.v
 - 带参数的4位加法器  =>  fulladder4.v




## KU_T
### [Verilog HDL](. /KU /Verilog HDL)
 - 模为任意值的BCD码计数器的测试文件  =>  count60_BCD_t.v
 - 带置0和置1位的D触发器的测试文件  =>  dff1_t.v
 - 带参数的4位加法器的测试文件  =>  fulladder4_t.v
 
 
 
 
 
 
 
 
 
 
