//********************************************
//
// project file
//
//********************************************

+incdir+../../rtl/
+incdir+../../bench/

../../rtl/seri_mul.v
../../bench/tb_seri_mul.v






