TimeQuest Timing Analyzer report for mips
Fri Nov 20 22:45:08 2015
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clock'
 12. Slow Model Hold: 'clock'
 13. Slow Model Minimum Pulse Width: 'clock'
 14. Clock to Output Times
 15. Minimum Clock to Output Times
 16. Fast Model Setup Summary
 17. Fast Model Hold Summary
 18. Fast Model Recovery Summary
 19. Fast Model Removal Summary
 20. Fast Model Minimum Pulse Width Summary
 21. Fast Model Setup: 'clock'
 22. Fast Model Hold: 'clock'
 23. Fast Model Minimum Pulse Width: 'clock'
 24. Clock to Output Times
 25. Minimum Clock to Output Times
 26. Multicorner Timing Analysis Summary
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Setup Transfers
 30. Hold Transfers
 31. Report TCCS
 32. Report RSKM
 33. Unconstrained Paths
 34. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; mips                                                              ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 136.97 MHz ; 136.97 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -6.301 ; -6424.953     ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.712 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -3019.380             ;
+-------+--------+-----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                           ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                     ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.301 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.009      ; 7.346      ;
; -6.279 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.009      ; 7.324      ;
; -6.236 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.008      ; 7.280      ;
; -6.187 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.009      ; 7.232      ;
; -6.118 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.011      ; 7.165      ;
; -6.115 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.006     ; 7.145      ;
; -6.106 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.006     ; 7.136      ;
; -6.100 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.008      ; 7.144      ;
; -6.098 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.009      ; 7.143      ;
; -6.088 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.009      ; 7.133      ;
; -6.078 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.008      ; 7.122      ;
; -6.035 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.007      ; 7.078      ;
; -6.029 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.006     ; 7.059      ;
; -6.026 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.002      ; 7.064      ;
; -6.004 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.002      ; 7.042      ;
; -5.986 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.008      ; 7.030      ;
; -5.967 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.006      ; 7.009      ;
; -5.961 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.998      ;
; -5.959 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.008      ; 7.003      ;
; -5.945 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.006      ; 6.987      ;
; -5.942 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[9]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.986      ;
; -5.937 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.968      ;
; -5.937 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.981      ;
; -5.928 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.011      ; 6.975      ;
; -5.925 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.006     ; 6.955      ;
; -5.917 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.963      ;
; -5.915 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.946      ;
; -5.912 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.002      ; 6.950      ;
; -5.908 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.011      ; 6.955      ;
; -5.902 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.005      ; 6.943      ;
; -5.897 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.941      ;
; -5.894 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.007      ; 6.937      ;
; -5.887 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.931      ;
; -5.878 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.004      ; 6.918      ;
; -5.872 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.006     ; 6.902      ;
; -5.870 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.011      ; 6.917      ;
; -5.856 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.004      ; 6.896      ;
; -5.853 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.006      ; 6.895      ;
; -5.845 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.889      ;
; -5.843 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.006     ; 6.873      ;
; -5.843 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.004      ; 6.883      ;
; -5.823 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.002      ; 6.861      ;
; -5.823 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.854      ;
; -5.813 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.002      ; 6.851      ;
; -5.813 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.852      ;
; -5.789 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[5] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.833      ;
; -5.784 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.828      ;
; -5.776 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.822      ;
; -5.764 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.006      ; 6.806      ;
; -5.764 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.004      ; 6.804      ;
; -5.758 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.802      ;
; -5.756 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.800      ;
; -5.754 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.006      ; 6.796      ;
; -5.754 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.003     ; 6.787      ;
; -5.746 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.790      ;
; -5.744 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.011      ; 6.791      ;
; -5.741 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[9]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.007      ; 6.784      ;
; -5.740 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.003      ; 6.779      ;
; -5.736 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.780      ;
; -5.734 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.765      ;
; -5.732 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[10] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; -0.002     ; 6.766      ;
; -5.729 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.007     ; 6.758      ;
; -5.727 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.773      ;
; -5.726 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.008      ; 6.770      ;
; -5.724 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.005     ; 6.755      ;
; -5.716 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.762      ;
; -5.714 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 6.744      ;
; -5.707 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.753      ;
; -5.705 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.005     ; 6.736      ;
; -5.705 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; clock        ; clock       ; 1.000        ; -0.006     ; 6.735      ;
; -5.704 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.008      ; 6.748      ;
; -5.701 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[8]        ; clock        ; clock       ; 1.000        ; 0.000      ; 6.737      ;
; -5.701 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[9]        ; clock        ; clock       ; 1.000        ; 0.000      ; 6.737      ;
; -5.695 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.006      ; 6.737      ;
; -5.694 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.740      ;
; -5.693 ; blocoControle:bloco_Controle|actual_state.s6                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.737      ;
; -5.693 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.007      ; 6.736      ;
; -5.690 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[19]       ; clock        ; clock       ; 1.000        ; 0.007      ; 6.733      ;
; -5.690 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[20]       ; clock        ; clock       ; 1.000        ; 0.007      ; 6.733      ;
; -5.682 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[14]       ; clock        ; clock       ; 1.000        ; 0.009      ; 6.727      ;
; -5.682 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[18]       ; clock        ; clock       ; 1.000        ; 0.009      ; 6.727      ;
; -5.675 ; blocoControle:bloco_Controle|actual_state.s0                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.004      ; 6.715      ;
; -5.673 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]        ; clock        ; clock       ; 1.000        ; 0.002      ; 6.711      ;
; -5.672 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[3]        ; clock        ; clock       ; 1.000        ; 0.004      ; 6.712      ;
; -5.671 ; blocoControle:bloco_Controle|actual_state.s2                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.715      ;
; -5.669 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.010      ; 6.715      ;
; -5.667 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[9]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.001      ; 6.704      ;
; -5.665 ; blocoControle:bloco_Controle|actual_state.s8                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.004      ; 6.705      ;
; -5.661 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.007      ; 6.704      ;
; -5.657 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[6]        ; clock        ; clock       ; 1.000        ; -0.005     ; 6.688      ;
; -5.653 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.004      ; 6.693      ;
; -5.653 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[8]        ; clock        ; clock       ; 1.000        ; 0.000      ; 6.689      ;
; -5.653 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[9]        ; clock        ; clock       ; 1.000        ; 0.000      ; 6.689      ;
; -5.651 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[22]       ; clock        ; clock       ; 1.000        ; 0.009      ; 6.696      ;
; -5.644 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.008      ; 6.688      ;
; -5.642 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[19]       ; clock        ; clock       ; 1.000        ; 0.007      ; 6.685      ;
; -5.642 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[20]       ; clock        ; clock       ; 1.000        ; 0.007      ; 6.685      ;
; -5.634 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[14]       ; clock        ; clock       ; 1.000        ; 0.009      ; 6.679      ;
; -5.634 ; blocoControle:bloco_Controle|actual_state.s1                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[18]       ; clock        ; clock       ; 1.000        ; 0.009      ; 6.679      ;
; -5.633 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.004      ; 6.673      ;
+--------+---------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.712 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.978      ;
; 0.828 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[30] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.094      ;
; 0.840 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[26]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][26]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.106      ;
; 0.852 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.118      ;
; 0.855 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.121      ;
; 0.859 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.125      ;
; 0.883 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.149      ;
; 0.888 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.062      ; 1.184      ;
; 0.896 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.162      ;
; 0.927 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][29]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.193      ;
; 0.938 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[19]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][19]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.204      ;
; 0.939 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][22]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.205      ;
; 0.955 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.219      ;
; 0.968 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[20]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][20]                                                                                                    ; clock        ; clock       ; 0.000        ; -0.001     ; 1.233      ;
; 1.041 ; blocoControle:bloco_Controle|actual_state.s8                         ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 1.307      ;
; 1.103 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.367      ;
; 1.107 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.371      ;
; 1.114 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[9]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.004     ; 1.376      ;
; 1.120 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[13]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.060      ; 1.414      ;
; 1.140 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[22]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.430      ;
; 1.157 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[5]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.056      ; 1.447      ;
; 1.171 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 1.437      ;
; 1.175 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.004     ; 1.437      ;
; 1.179 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.004      ; 1.449      ;
; 1.182 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[15]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.007      ; 1.455      ;
; 1.191 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.067      ; 1.492      ;
; 1.194 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.059      ; 1.487      ;
; 1.195 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[25]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.061      ; 1.490      ;
; 1.198 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[26]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.049      ; 1.481      ;
; 1.201 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[19]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.063      ; 1.498      ;
; 1.204 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[15]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.001      ; 1.471      ;
; 1.204 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 1.471      ;
; 1.204 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 1.471      ;
; 1.204 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[5]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.001      ; 1.471      ;
; 1.217 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.481      ;
; 1.222 ; blocoControle:bloco_Controle|actual_state.s3                         ; blocoControle:bloco_Controle|actual_state.s4                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.008      ; 1.496      ;
; 1.226 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[31]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.052      ; 1.512      ;
; 1.232 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[29]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.049      ; 1.515      ;
; 1.235 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.044      ; 1.513      ;
; 1.242 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][16]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 1.507      ;
; 1.246 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][16]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 1.511      ;
; 1.251 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.009     ; 1.508      ;
; 1.251 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.009     ; 1.508      ;
; 1.274 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[14]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.052      ; 1.560      ;
; 1.282 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 1.548      ;
; 1.327 ; blocoControle:bloco_Controle|actual_state.s2                         ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.002      ; 1.595      ;
; 1.328 ; blocoControle:bloco_Controle|actual_state.s2                         ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.002      ; 1.596      ;
; 1.339 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][30]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.028      ; 1.633      ;
; 1.339 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][30]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.028      ; 1.633      ;
; 1.347 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 0.000        ; 0.064      ; 1.645      ;
; 1.347 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[20]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.005     ; 1.608      ;
; 1.357 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 1.627      ;
; 1.360 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][9]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.001      ; 1.627      ;
; 1.360 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[18]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.016     ; 1.610      ;
; 1.361 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[16][9]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.001      ; 1.628      ;
; 1.361 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[23][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 1.631      ;
; 1.362 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][0]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.002      ; 1.630      ;
; 1.363 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[23][0]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.002      ; 1.631      ;
; 1.364 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[19][0]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.003      ; 1.633      ;
; 1.369 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[30][9]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.003      ; 1.638      ;
; 1.369 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[26][9]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.003      ; 1.638      ;
; 1.372 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[18]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 1.670      ;
; 1.372 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.005     ; 1.633      ;
; 1.374 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[16][16]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.002     ; 1.638      ;
; 1.377 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[24][16]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.002     ; 1.641      ;
; 1.379 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 1.643      ;
; 1.385 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[26][17]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.003      ; 1.654      ;
; 1.387 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[30][17]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.003      ; 1.656      ;
; 1.389 ; blocoControle:bloco_Controle|actual_state.s4                         ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][19]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 1.655      ;
; 1.392 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[14]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.005      ; 1.663      ;
; 1.394 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][29]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 1.662      ;
; 1.396 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[24][29]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 1.664      ;
; 1.397 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[11]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.014     ; 1.649      ;
; 1.400 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[8]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 1.668      ;
; 1.401 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 1.665      ;
; 1.401 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.005     ; 1.662      ;
; 1.401 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[16]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.009      ; 1.676      ;
; 1.401 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[19]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.009     ; 1.658      ;
; 1.401 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.007     ; 1.660      ;
; 1.401 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 1.665      ;
; 1.401 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[3]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.005     ; 1.662      ;
; 1.401 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 1.665      ;
; 1.401 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.007     ; 1.660      ;
; 1.401 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[4]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 1.665      ;
; 1.401 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.002     ; 1.665      ;
; 1.403 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[17][27]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 1.673      ;
; 1.403 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.003     ; 1.666      ;
; 1.403 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[2]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.003     ; 1.666      ;
; 1.404 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[26][27]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 1.672      ;
; 1.404 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.009     ; 1.661      ;
; 1.404 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.009     ; 1.661      ;
; 1.406 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[31]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][31]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 1.673      ;
; 1.407 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[16][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 1.674      ;
; 1.407 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 1.674      ;
; 1.408 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[27]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[21][27]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 1.678      ;
; 1.409 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[31]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[16][31]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.001      ; 1.676      ;
; 1.416 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[24][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 1.684      ;
; 1.417 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 1.685      ;
; 1.417 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.009     ; 1.674      ;
; 1.420 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[30][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.003      ; 1.689      ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 7.834 ; 7.834 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 7.187 ; 7.187 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 7.321 ; 7.321 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 7.706 ; 7.706 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 7.534 ; 7.534 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 7.458 ; 7.458 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 6.920 ; 6.920 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 7.493 ; 7.493 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 7.561 ; 7.561 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 7.326 ; 7.326 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 7.584 ; 7.584 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 6.992 ; 6.992 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 7.012 ; 7.012 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 7.016 ; 7.016 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 7.055 ; 7.055 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 7.353 ; 7.353 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 7.509 ; 7.509 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 7.522 ; 7.522 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 7.255 ; 7.255 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 7.296 ; 7.296 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 7.347 ; 7.347 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 7.552 ; 7.552 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 6.950 ; 6.950 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 7.181 ; 7.181 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 7.574 ; 7.574 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 7.269 ; 7.269 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 6.858 ; 6.858 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 7.044 ; 7.044 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 7.797 ; 7.797 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 7.834 ; 7.834 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 7.580 ; 7.580 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 7.817 ; 7.817 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 7.370 ; 7.370 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 6.858 ; 6.858 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 7.187 ; 7.187 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 7.321 ; 7.321 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 7.706 ; 7.706 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 7.534 ; 7.534 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 7.458 ; 7.458 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 6.920 ; 6.920 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 7.493 ; 7.493 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 7.561 ; 7.561 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 7.326 ; 7.326 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 7.584 ; 7.584 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 6.992 ; 6.992 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 7.012 ; 7.012 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 7.016 ; 7.016 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 7.055 ; 7.055 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 7.353 ; 7.353 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 7.509 ; 7.509 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 7.522 ; 7.522 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 7.255 ; 7.255 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 7.296 ; 7.296 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 7.347 ; 7.347 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 7.552 ; 7.552 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 6.950 ; 6.950 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 7.181 ; 7.181 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 7.574 ; 7.574 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 7.269 ; 7.269 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 6.858 ; 6.858 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 7.044 ; 7.044 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 7.797 ; 7.797 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 7.834 ; 7.834 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 7.580 ; 7.580 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 7.817 ; 7.817 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 7.370 ; 7.370 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clock ; -2.403 ; -2212.876     ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clock ; 0.346 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clock ; -2.000 ; -3019.380             ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                                                                                           ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                                                                     ; To Node                                                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.403 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.009      ; 3.444      ;
; -2.371 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.007      ; 3.410      ;
; -2.344 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.009      ; 3.385      ;
; -2.311 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.010      ; 3.353      ;
; -2.285 ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.005     ; 3.312      ;
; -2.279 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.005     ; 3.306      ;
; -2.276 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.009      ; 3.317      ;
; -2.272 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.008      ; 3.312      ;
; -2.270 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.009      ; 3.311      ;
; -2.263 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.003      ; 3.298      ;
; -2.263 ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.009      ; 3.304      ;
; -2.240 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.006      ; 3.278      ;
; -2.239 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.005     ; 3.266      ;
; -2.231 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.001      ; 3.264      ;
; -2.230 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.008      ; 3.270      ;
; -2.227 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.007      ; 3.266      ;
; -2.226 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.004     ; 3.254      ;
; -2.213 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.008      ; 3.253      ;
; -2.205 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.005     ; 3.232      ;
; -2.204 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.003      ; 3.239      ;
; -2.198 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.006      ; 3.236      ;
; -2.195 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.005      ; 3.232      ;
; -2.194 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.006     ; 3.220      ;
; -2.180 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.009      ; 3.221      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg0  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.179 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; clock        ; clock       ; 1.000        ; -0.060     ; 3.151      ;
; -2.174 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.005      ; 3.211      ;
; -2.171 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]        ; clock        ; clock       ; 1.000        ; -0.005     ; 3.198      ;
; -2.171 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.004      ; 3.207      ;
; -2.171 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.008      ; 3.211      ;
; -2.168 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.007      ; 3.207      ;
; -2.167 ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.004     ; 3.195      ;
; -2.160 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[31] ; clock        ; clock       ; 1.000        ; 0.008      ; 3.200      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg0  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.159 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[23]       ; clock        ; clock       ; 1.000        ; -0.041     ; 3.150      ;
; -2.154 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.010      ; 3.196      ;
; -2.153 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[3]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[31]       ; clock        ; clock       ; 1.000        ; 0.010      ; 3.195      ;
; -2.145 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.008      ; 3.185      ;
; -2.144 ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]       ; clock        ; clock       ; 1.000        ; 0.008      ; 3.184      ;
; -2.142 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[23]       ; clock        ; clock       ; 1.000        ; 0.003      ; 3.177      ;
; -2.139 ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[25]       ; clock        ; clock       ; 1.000        ; 0.008      ; 3.179      ;
; -2.138 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]       ; clock        ; clock       ; 1.000        ; 0.009      ; 3.179      ;
; -2.136 ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[26]       ; clock        ; clock       ; 1.000        ; 0.003      ; 3.171      ;
; -2.135 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]       ; clock        ; clock       ; 1.000        ; 0.008      ; 3.175      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[0]                                                                                                                 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[24]       ; clock        ; clock       ; 1.000        ; -0.003     ; 3.163      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg0  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.134 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; clock        ; clock       ; 1.000        ; -0.058     ; 3.108      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_we_reg        ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_address_reg11 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[15]      ; clock        ; clock       ; 1.000        ; -0.062     ; 3.103      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg1  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg2  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg3  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg4  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg5  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg6  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg7  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg8  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg9  ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
; -2.133 ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg10 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; clock        ; clock       ; 1.000        ; -0.079     ; 3.086      ;
+--------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                                                                                                                                                          ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                            ; To Node                                                                                                                                                                      ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.346 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoControle:bloco_Controle|actual_state.s2                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.498      ;
; 0.366 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.069      ; 0.573      ;
; 0.404 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoControle:bloco_Controle|actual_state.s1                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.556      ;
; 0.406 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.558      ;
; 0.407 ; blocoControle:bloco_Controle|actual_state.s1                         ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.559      ;
; 0.409 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[26]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][26]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.561      ;
; 0.409 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[30] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[30]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.561      ;
; 0.413 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[29] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[29]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.565      ;
; 0.415 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[28] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[28]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.567      ;
; 0.442 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[20]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][20]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.000      ; 0.594      ;
; 0.464 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][29]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.616      ;
; 0.464 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 0.614      ;
; 0.469 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[22]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][22]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.621      ;
; 0.471 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[13]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.068      ; 0.677      ;
; 0.471 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[19]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][19]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.623      ;
; 0.484 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[22]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.687      ;
; 0.487 ; blocoControle:bloco_Controle|actual_state.s8                         ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.000      ; 0.639      ;
; 0.494 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[5]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.697      ;
; 0.499 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[30]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 0.649      ;
; 0.508 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[2]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.074      ; 0.720      ;
; 0.510 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[25]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.066      ; 0.714      ;
; 0.514 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[26]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.055      ; 0.707      ;
; 0.514 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[19]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.067      ; 0.719      ;
; 0.516 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[6]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.065      ; 0.719      ;
; 0.534 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[7]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[9]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.004     ; 0.682      ;
; 0.537 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.004     ; 0.685      ;
; 0.537 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[31]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.058      ; 0.733      ;
; 0.537 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[27]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 0.687      ;
; 0.545 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[29]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a5~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.056      ; 0.739      ;
; 0.545 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[4]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a4~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.052      ; 0.735      ;
; 0.560 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[31]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 0.710      ;
; 0.561 ; blocoControle:bloco_Controle|actual_state.s3                         ; blocoControle:bloco_Controle|actual_state.s4                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.007      ; 0.720      ;
; 0.566 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[2]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.004      ; 0.722      ;
; 0.570 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[14]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a6~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.059      ; 0.767      ;
; 0.570 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.008     ; 0.714      ;
; 0.570 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[29]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.008     ; 0.714      ;
; 0.572 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[13]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[15]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.006      ; 0.730      ;
; 0.573 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[4]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg4 ; clock        ; clock       ; 0.000        ; 0.071      ; 0.782      ;
; 0.575 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[1]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[1]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.727      ;
; 0.583 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][16]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 0.734      ;
; 0.587 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[18]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.070      ; 0.795      ;
; 0.588 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][16]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.001     ; 0.739      ;
; 0.588 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[0][30]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.022      ; 0.762      ;
; 0.588 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[30]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[2][30]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.022      ; 0.762      ;
; 0.614 ; blocoControle:bloco_Controle|actual_state.s2                         ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.769      ;
; 0.615 ; blocoControle:bloco_Controle|actual_state.s2                         ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.003      ; 0.770      ;
; 0.619 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[27] ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[27]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.771      ;
; 0.620 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[9]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.078      ; 0.836      ;
; 0.621 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[1]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.064      ; 0.823      ;
; 0.621 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.000      ; 0.773      ;
; 0.623 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[11]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:1:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.836      ;
; 0.624 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[7]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a7~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.075      ; 0.837      ;
; 0.626 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[3]                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.005     ; 0.773      ;
; 0.626 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[20]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.005     ; 0.773      ;
; 0.631 ; blocoControle:bloco_Controle|actual_state.s4                         ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][19]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.000      ; 0.783      ;
; 0.633 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s5                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.008     ; 0.777      ;
; 0.635 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[20]       ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[18]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.015     ; 0.772      ;
; 0.636 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[0]         ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.048      ; 0.822      ;
; 0.636 ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[6]        ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[6]                                                                                                          ; clock        ; clock       ; 0.000        ; 0.000      ; 0.788      ;
; 0.639 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[15]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.002      ; 0.793      ;
; 0.639 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 0.793      ;
; 0.639 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[1]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 0.793      ;
; 0.639 ; blocoControle:bloco_Controle|actual_state.s0                         ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[5]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 0.793      ;
; 0.639 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28]       ; blocoControle:bloco_Controle|actual_state.s9                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.002     ; 0.789      ;
; 0.647 ; blocoControle:bloco_Controle|actual_state.s9                         ; blocoControle:bloco_Controle|actual_state.s0                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.009     ; 0.790      ;
; 0.650 ; blocoControle:bloco_Controle|actual_state.s6                         ; blocoControle:bloco_Controle|actual_state.s7                                                                                                                                 ; clock        ; clock       ; 0.000        ; 0.010      ; 0.812      ;
; 0.658 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][9]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.002      ; 0.812      ;
; 0.658 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 0.814      ;
; 0.658 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[6]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[8]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.002      ; 0.812      ;
; 0.659 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[16][9]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.002      ; 0.813      ;
; 0.660 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[0]  ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[0]                                                                                                                ; clock        ; clock       ; 0.000        ; 0.000      ; 0.812      ;
; 0.661 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[26]       ; blocoControle:bloco_Controle|actual_state.s3                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.008     ; 0.805      ;
; 0.662 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[19][0]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.003      ; 0.817      ;
; 0.662 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[31][0]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.002      ; 0.816      ;
; 0.663 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[11]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[23][11]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 0.819      ;
; 0.663 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[12]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[14]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.004      ; 0.819      ;
; 0.663 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[0]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[23][0]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.002      ; 0.817      ;
; 0.664 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[30][9]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.004      ; 0.820      ;
; 0.664 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[14]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[16]                                                                                                               ; clock        ; clock       ; 0.000        ; 0.009      ; 0.825      ;
; 0.665 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[9]       ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[26][9]                                                                                                    ; clock        ; clock       ; 0.000        ; 0.004      ; 0.821      ;
; 0.668 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[16][16]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.002     ; 0.818      ;
; 0.669 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[16]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:2:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.074      ; 0.881      ;
; 0.669 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]       ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[4]                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.008     ; 0.813      ;
; 0.670 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[9]        ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[11]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.013     ; 0.809      ;
; 0.670 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[16]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[24][16]                                                                                                   ; clock        ; clock       ; 0.000        ; -0.002     ; 0.820      ;
; 0.672 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[26][17]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 0.828      ;
; 0.672 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28]       ; blocoControle:bloco_Controle|actual_state.s6                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.011     ; 0.813      ;
; 0.672 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[28]       ; blocoControle:bloco_Controle|actual_state.s8                                                                                                                                 ; clock        ; clock       ; 0.000        ; -0.011     ; 0.813      ;
; 0.674 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[25]       ; blocoOperativo:bloco_Operativo|registrador:A|actual_state[16]                                                                                                                ; clock        ; clock       ; 0.000        ; -0.001     ; 0.825      ;
; 0.674 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[17]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[30][17]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.004      ; 0.830      ;
; 0.675 ; blocoOperativo:bloco_Operativo|registrador:B|actual_state[27]        ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:3:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.063      ; 0.876      ;
; 0.676 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[28][29]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.003      ; 0.831      ;
; 0.678 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[17]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[19]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.009     ; 0.821      ;
; 0.678 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[29]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[24][29]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.003      ; 0.833      ;
; 0.679 ; blocoOperativo:bloco_Operativo|registrador:ULAsaida|actual_state[19] ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[15][19]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 0.833      ;
; 0.683 ; blocoOperativo:bloco_Operativo|registrador:RI|actual_state[15]       ; blocoOperativo:bloco_Operativo|registrador:PC|actual_state[17]                                                                                                               ; clock        ; clock       ; 0.000        ; -0.002     ; 0.833      ;
; 0.684 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[31]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][31]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 0.838      ;
; 0.687 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[31]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[16][31]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 0.841      ;
; 0.688 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[16][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 0.842      ;
; 0.688 ; blocoOperativo:bloco_Operativo|registrador:RDM|actual_state[25]      ; blocoOperativo:bloco_Operativo|bancoRegistradores:REG|actual_state[20][25]                                                                                                   ; clock        ; clock       ; 0.000        ; 0.002      ; 0.842      ;
+-------+----------------------------------------------------------------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a0~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a1~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a2~porta_we_reg        ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; blocoOperativo:bloco_Operativo|memoria:Mem|memoriaFPGA:\memoria_1:0:memoria_i|altsyncram:altsyncram_component|altsyncram_gmd1:auto_generated|ram_block1a3~porta_address_reg2  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 4.100 ; 4.100 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 4.119 ; 4.119 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 4.152 ; 4.152 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 4.099 ; 4.099 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 4.114 ; 4.114 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 4.123 ; 4.123 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 4.006 ; 4.006 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 4.078 ; 4.078 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 4.209 ; 4.209 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 4.073 ; 4.073 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 4.227 ; 4.227 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 4.079 ; 4.079 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 3.932 ; 3.932 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 4.325 ; 4.325 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 4.236 ; 4.236 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 4.340 ; 4.340 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 4.129 ; 4.129 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 4.100 ; 4.100 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 4.119 ; 4.119 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 4.152 ; 4.152 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 4.099 ; 4.099 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 4.114 ; 4.114 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 4.123 ; 4.123 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 4.006 ; 4.006 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 4.078 ; 4.078 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 4.209 ; 4.209 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 4.073 ; 4.073 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 4.227 ; 4.227 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 4.079 ; 4.079 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 3.932 ; 3.932 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 4.325 ; 4.325 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 4.236 ; 4.236 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 4.340 ; 4.340 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 4.129 ; 4.129 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.301    ; 0.346 ; N/A      ; N/A     ; -2.000              ;
;  clock           ; -6.301    ; 0.346 ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS  ; -6424.953 ; 0.0   ; 0.0      ; 0.0     ; -3019.38            ;
;  clock           ; -6424.953 ; 0.000 ; N/A      ; N/A     ; -3019.380           ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 7.834 ; 7.834 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 7.187 ; 7.187 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 7.321 ; 7.321 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 7.706 ; 7.706 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 7.534 ; 7.534 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 7.458 ; 7.458 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 6.920 ; 6.920 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 7.493 ; 7.493 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 7.561 ; 7.561 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 7.326 ; 7.326 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 7.584 ; 7.584 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 6.992 ; 6.992 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 7.012 ; 7.012 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 7.016 ; 7.016 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 7.055 ; 7.055 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 7.353 ; 7.353 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 7.509 ; 7.509 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 7.522 ; 7.522 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 7.255 ; 7.255 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 7.296 ; 7.296 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 7.347 ; 7.347 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 7.552 ; 7.552 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 6.950 ; 6.950 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 7.181 ; 7.181 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 7.574 ; 7.574 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 7.269 ; 7.269 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 6.858 ; 6.858 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 7.044 ; 7.044 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 7.797 ; 7.797 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 7.834 ; 7.834 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 7.580 ; 7.580 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 7.817 ; 7.817 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 7.370 ; 7.370 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; gpio[*]   ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
;  gpio[0]  ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  gpio[1]  ; clock      ; 4.100 ; 4.100 ; Rise       ; clock           ;
;  gpio[2]  ; clock      ; 4.249 ; 4.249 ; Rise       ; clock           ;
;  gpio[3]  ; clock      ; 4.136 ; 4.136 ; Rise       ; clock           ;
;  gpio[4]  ; clock      ; 4.119 ; 4.119 ; Rise       ; clock           ;
;  gpio[5]  ; clock      ; 3.859 ; 3.859 ; Rise       ; clock           ;
;  gpio[6]  ; clock      ; 4.168 ; 4.168 ; Rise       ; clock           ;
;  gpio[7]  ; clock      ; 4.152 ; 4.152 ; Rise       ; clock           ;
;  gpio[8]  ; clock      ; 4.099 ; 4.099 ; Rise       ; clock           ;
;  gpio[9]  ; clock      ; 4.150 ; 4.150 ; Rise       ; clock           ;
;  gpio[10] ; clock      ; 3.928 ; 3.928 ; Rise       ; clock           ;
;  gpio[11] ; clock      ; 3.951 ; 3.951 ; Rise       ; clock           ;
;  gpio[12] ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  gpio[13] ; clock      ; 3.964 ; 3.964 ; Rise       ; clock           ;
;  gpio[14] ; clock      ; 4.114 ; 4.114 ; Rise       ; clock           ;
;  gpio[15] ; clock      ; 4.117 ; 4.117 ; Rise       ; clock           ;
;  gpio[16] ; clock      ; 4.123 ; 4.123 ; Rise       ; clock           ;
;  gpio[17] ; clock      ; 4.006 ; 4.006 ; Rise       ; clock           ;
;  gpio[18] ; clock      ; 4.078 ; 4.078 ; Rise       ; clock           ;
;  gpio[19] ; clock      ; 4.122 ; 4.122 ; Rise       ; clock           ;
;  gpio[20] ; clock      ; 4.209 ; 4.209 ; Rise       ; clock           ;
;  gpio[21] ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  gpio[22] ; clock      ; 4.073 ; 4.073 ; Rise       ; clock           ;
;  gpio[23] ; clock      ; 4.227 ; 4.227 ; Rise       ; clock           ;
;  gpio[24] ; clock      ; 4.079 ; 4.079 ; Rise       ; clock           ;
;  gpio[25] ; clock      ; 3.849 ; 3.849 ; Rise       ; clock           ;
;  gpio[26] ; clock      ; 3.932 ; 3.932 ; Rise       ; clock           ;
;  gpio[27] ; clock      ; 4.325 ; 4.325 ; Rise       ; clock           ;
;  gpio[28] ; clock      ; 4.349 ; 4.349 ; Rise       ; clock           ;
;  gpio[29] ; clock      ; 4.236 ; 4.236 ; Rise       ; clock           ;
;  gpio[30] ; clock      ; 4.340 ; 4.340 ; Rise       ; clock           ;
;  gpio[31] ; clock      ; 4.129 ; 4.129 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 55499    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 55499    ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 1226  ; 1226 ;
; Unconstrained Output Ports      ; 32    ; 32   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 20 22:45:06 2015
Info: Command: quartus_sta mips -c mips
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'mips.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.301
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.301     -6424.953 clock 
Info (332146): Worst-case hold slack is 0.712
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.712         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3019.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.403
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.403     -2212.876 clock 
Info (332146): Worst-case hold slack is 0.346
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.346         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -3019.380 clock 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 322 megabytes
    Info: Processing ended: Fri Nov 20 22:45:08 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


