module mux4to1_tb;
    logic [1:0] d0, d1, d2, d3;
    input logic [1:0] sel,              
    output logic [n-1:0] y

    mux_4to1 uut (
        .d0(d0),
		  .d1(d1),
        .d2(d2),
        .d3(d3),
		  .sel(sel),
		  .y(y)
    );
	 
	 initial begin
        d0 = 2'b00;
        d1 = 2'b00;
        d2 = 2'b00;
        d3 = 2'b00;
		  sel = 2'b00;
    end

    initial begin
        #50
        d0 = 2'b00;
        d1 = 2'b01;
        d2 = 2'b10;
        d3 = 2'b11;
		  sel = 2'b00;
		 	
        #50
        d0 = 2'b00;
        d1 = 2'b01;
        d2 = 2'b10;
        d3 = 2'b11;
		  sel = 2'b01;
		  
		  #50
        d0 = 2'b00;
        d1 = 2'b01;
        d2 = 2'b10;
        d3 = 2'b11;
		  sel = 2'b10;
		  
		  #50
        d0 = 2'b00;
        d1 = 2'b01;
        d2 = 2'b10;
        d3 = 2'b11;
		  sel = 2'b11;
		  
		  #200;
        $finish;  // Finaliza la simulaci√≥     
    end
endmodule