重組式行動應用之溝通架構設計 
 
關鍵詞：重組式 I/O 介面、重組式匯流排、重組式行動應用 
在本計畫中，我們針對「重組式行動應用」(Reconfigurable Mobile Applications; RMAs)
將提出並實現一個新的「重組式 I/O 介面」(Reconfigurable I/O Interface)及一個「重組式匯
流排」(Reconfigurable Bus)。一般常見標準化的輸入輸出介面如 USB、 PS/2、 I2C、 IEEE 
1394、…等。這些所謂“High Connectivity”的 I/O 介面，其意思是說在不同裝置之間的連接
可獲得保證，且使用者並不需要去考慮連接的問題。但對行動應用(Mobil Application)而言，
這些標準化的 I/O 介面並非最佳的，因為眾多的 I/O 介面無法同時實現於小尺寸、低功率的
行動應用系統，且眾多的 I/O 介面容易讓使用者感到混淆。在本計畫中所提出的重組式 I/O
介面，其提供單一共用的介面，I/O 介面內有一個非揮發性記憶體 ROM 用來儲存 I/O 裝置
與 RMA 連接所需的線路結構之燒錄資料，經過共用標準連接器載入到 RMA 中的 FPGA
裡，如此完成 I/O 裝置與 RMA 的溝通電路介面。因此「重組式 I/O 介面」可降低 RMA 系
統所需的連接介面個數及 I/O 設計的複雜度。計畫中我們尚提出一個「重組式匯流排」，運
用在「動態重組式行動應用」中處理元件彼此的溝通匯流排。我們將展現「重組式匯流排」是
建構可重組平行處理元件的關鍵所在，並完成控制機制和軟體來實現溝通匯流排上可重組處理
元件的通訊。 
重組式行動應用之溝通架構設計 
在本計畫中，我們針對「重組式行動應用」(Reconfigurable Mobile Applications; RMAs)
將提出並實現一個新的「重組式 I/O 介面」(Reconfigurable I/O Interface)及一個「重組式匯
流排」(Reconfigurable Bus)。重組式行動應用，如圖 1 所示。因為動態重組式元件(例如：
FPGA)運用於行動應用(Mobil Applications; MAs)已是目前的趨勢，這些 MA 系統將必須是
省電、小尺寸、重量輕，而具動態重組式 FPGA 可以按照當時行動應用系統的硬體需求，
重新規劃 FPGA 實現系統所要求之硬體，因此不需將系統所需硬體同時實現在小尺寸 RMA
的中，因此降低系統所需硬體、降低面積、減少功率消耗。目前可重建構 FPGA 的研究和
發展越來越熱門，但研究者和工程師在這領域仍然集中注意力在 CPU、ASIC、IP 上，卻沒
有注意 I/O 介面、系統匯流排上。導致設計者無法在小面積的行動應用系統中，放置所有
一般常見的 I/O 連接頭(I/O Connector)。相較於一般固定不變的「金屬匯流排」，當有一新
的裝置或一個新的 IP 加入於系統中，我們將提出一個動態重組式匯流排，以提供較好的系
統效率。因此本計畫「重組式行動應用之硬體溝通架構設計」將針對 RMA 系統提出對外
界、對內部的主要溝通架構為「重組式 I/O 介面」(Reconfigurable I/O Interface)。 
　  
圖 1：重組式行動應用架構圖 
傳統的 I/O介面使用在RMA系統中，每個介面均需要屬於它們自己專門的連接器和 I/O
線路與 RMA 相連接。但因為行動應用(Mobil Applications) 系統必須是省電、小尺寸、重量
輕，在小面積的前提下，設計者無法放置各式各樣的 I/O Interface 來連接裝置在行動應用
上。這樣我們必須個別處理這些介面，而它們十分多樣化因而時常對使用者造成困擾。例
如：PDAs 和 cellular phone 這些行動裝置難以將不同形式的 I/O 製作在一個小的面積之中。
因此，RMA 系統不可能建構每一個裝置的連接器和所有 I/O 介面線路。且若 RMA 系統沒
有事先就建構好的 I/O 介面，周邊裝置就無法與系統相接，造成設計者的困擾。相反的，
上。 
我們的目的是要在 RMA 中，提供一個新的「重組式 I/O 介面」，為了達到此目的，我
們應用重組式 I/O 方塊 (Reconfigurable I/O Block)來建構 I/O 介面，如圖 2 所示。在本計畫
中所提出的「重組式 I/O 介面」，其提供單一共用的介面(如圖 2 之 common interface)，I/O
裝置介面內有一個非揮發性記憶體 ROM 用來儲存 I/O 裝置與 RMA 連接所需的線路結構之
燒錄資料，經過共用標準連接器載入到 RMA 中的 FPGA 裡，如此完成 I/O 裝置與 RMA 的
溝通電路介面。因此「重組式 I/O 介面」可降低 RMA 系統所需的連接介面個數(只需一個
接頭)、所需的 I/O 硬體(使用一個重組式 FPGA)及 I/O 設計的複雜度(使用重組式下載方式
完成)。 
重組式 I/O 介面主要方塊分述如下： 
z 共用介面(Commom Interface)：主要包含一個共用的接頭及電氣轉換電路，可提供
所有周邊裝置與 RMA 系統間連接。 
z ROM：儲存 I/O 裝置與 RMA 連接所需的線路結構之燒錄資料，經過共用標準連
接器載入到 RMA 中的 Reconf. I/O Block 裡。當週邊裝置連接到 RMA 時，結構電
路資料會被自動載入。由於資料自動載入程序的關係，使用者不需在意每個介面
的線路。 
z 重組式 I/O 方塊(Reconf. I/O Block)：為實現 I/O 裝置與 RMA 連接所需的線路，如
此將使 I/O 裝置與 RMA 的系統匯流排相連接。在「重組式 I/O 方塊」裡的燒錄連
線（JTEG）直接連接到共用的連接器。當週邊裝置連接到 RMA 時，保存在裝置
ROM 中的結構資料會被載入到「重組式 I/O 方塊」以建構介面控制線路。 
z  
圖 2：重組式 I/O 介面架構之連接方式。 
  本計畫將使用交換網路(Switching Network)來建構此「重組式匯流排」，如圖3(a)上面所
示。我們將使用樹狀階層式組態，而每一個節點 (Node)為一個Three-sided Switching 
switches)為最少。由於電子開關(switches)一般而言其所佔的面積很大、且影響連線速度。
所以開關個數將影響「多邊型交換網路」的面積、速度。針對 RMA 系統之「重組式匯流
排」這些實驗我們必須重新做，以得到多邊型交換網路的最佳參數。 
 
圖 4: 多邊型交換網路(PSN)架構 
 
表 1: 多邊型交換網路的繞線實驗 
結果與討論： 
本計畫針對 RMA 系統提出一個「重組式行動應用之硬體溝通架構設計」，本架構為「重
組式行動應用」之基礎建設，也是一個重要 IP，讓同類型的應用能在這個平台上開發。因
此「重組式行動應用」將具有前瞻性與實用價值，可廣泛使用於開發重組式行動應用產品
上，提高「行動應用產品」的運算效率、彈性及擴展性，延長「行動應用產品」產品的生
命週期。在本計畫中所提出的「重組溝通架構介面」，其提供單一共用的介面，裝置介面內
有一個非揮發性記憶體 ROM 用來儲存 I/O 裝置與 RMA 連接所需的線路結構之燒錄資料，
經過共用標準連接器載入到 RMA 中的 FPGA 裡，如此完成 I/O 裝置與 RMA 的溝通電路介
面。 
[14] Yen-Tai Lai and Ping-Tsung Wang, “Hierarchical Interconnection Structures for Field Programmable 
Gate Arrays”, IEEE Trans. on VLSI Systems, vol. 5 no.2 June 1997. 
[15] Yen-Tai Lai and Ping-Tsung Wang, “Graph-based detailed router for hierarchical field programmable 
gate arrays”, IEE Proc.-Comput. Digit. Tech., vol. 146 no.1 January 1999. 
[16] M. H. Yen, S. J. Chen, and S. H. Lan, “Symmetric and Programmable Multi-Chip Module for 
Low-Power Prototyping System,” To appear in VLSI Design, 2001. 
[17] M. H. Yen, S. J. Chen, and S. H. Lan, “Three-Stage One-Sided Rearrangeable Switching Networks,” 
To appear in IEEE Tr. Computers, 2001. 
[18] M. H. Yen, Mon-Chau Shie, and Sanko H. Lan, “Polygonal routing network for FPGA/FPIC,” in 
Proc. 1999 International Symposium on VLSI Technology, System, and Applications (VLSI-TSA), pp. 
104-107 1999. 
[19] M. H. Yen, Sao-Jie Chen, and Sanko H. Lan, “Symmetric and Programmable Multi-Chip Module for 
Rapid Prototyping System,” 1999 IEEE Workshop on SiGNAL PROCESSING SYSTEMS (SiPS 99) 
Design and Implementation, pp. 301-310 1999. 
[20] M. H. Yen, S. Y. Cheng, Y. H. Lin, H. Y. Shin, “A Rearrangeable and Nonblocking Switching 
Network for FPIC,” VLSI Design/CAD symposium, Intelligent SoC Design, pp. 309 - 312, 2004. 
[計畫相關之著作] 
[21] M. H. Yen, Y. C. Maa, C. F. Hsieh, S. C. Yi,, “A Three-Stage Three-Sided Rearrangeable Switching 
Network for Interconnection Chip, ” VLSI Design/CAD symposium, Intelligent SOC Design, pp. 
321 – 324, 2006. [計畫相關之著作] 
[22] I-Cube, Inc., I-Cube FPID family data book, Nov. 1993. 
[23] Aptix, Inc. Aptix Field Programmable Interconnect data book, 1993. 
[24] T. J. Callahan and J. Wawrzynek. Instruction-level parallelism for reconfigurable computing. In Proc. 
of the 8th International Workshop on Field-Programmable Logic and Applications, From FPGAs to 
Computing Paradigm, pages 248–257. Springer-Verlag, Berlin, August 1998. 
[25] K. Bondalapati and V. K. Prasanna. Reconfigurable computing systems. Proceedings of the IEEE, 
90(7):1201–1217, July 2002. 
[26] K. Compton and S. Hauck. Reconfigurable computing: A survey of systems and software. ACM 
Computing Surveys, 34(2):171–210, June 2002. 
[27] J. Fleischmann, K. Buchenrieder, and R. Kress. A hardware/software prototyping environment for 
dynamically reconfigurable embedded systems. In Proc. of the 6th International Workshop on 
Hardware/software Codesign, pages 105–109. IEEE Computer Society, March 1998. 
計畫成果自評部份 
本計畫的研究重點在開發一個「重組式行動應用之硬體溝通架構設計」，以運用在一個
RMA 系統。本架構為「重組式行動應用」之基礎建設，也是一個重要 IP，讓同類型的應用
能在這個平台上開發。因此「重組式行動應用」將具有前瞻性與實用價值，可廣泛使用於
開發重組式行動應用產品上，提高「行動應用產品」的運算效率、彈性及擴展性，延長「行
動應用產品」產品的生命週期。本計畫所設計「硬體溝通架構」中，針對 RMA 系統所提
出兩個主要架構 1. 重組式 I/O 介面。 2. 重組式匯流排。 
1. 重組式 I/O 介面：在本計畫中所提出的「重組式 I/O 介面」，其提供單一共用的介面，I/O
裝置介面內有一個非揮發性記憶體 ROM 用來儲存 I/O 裝置與 RMA 連接所需的線路結
構之燒錄資料，經過共用標準連接器載入到 RMA 中的 FPGA 裡，如此完成 I/O 裝置與
RMA 的溝通電路介面。因此「重組式 I/O 介面」可降低 RMA 系統所需的連接介面個數
(只需一個接頭)、所需的 I/O 硬體(使用一個重組式 FPGA)及 I/O 設計的複雜度(使用重組
式下載方式完成)。「重組式 I/O 介面」將有效取代傳統的 I/O 介面，使得 RMA 系統的
I/O 介面數有效降低，當有新的 I/O 裝置加入的話，只需將此「重組式 I/O 介面」內的
FPGA 重新燒錄「此新的 I/O 裝置」介面電路即可。 
2. 動態重組式匯流排：「動態重組式匯流排」為「重組式行動應用」之基礎建設，所有功
能需經由「動態重組式匯流排」相互溝通，「動態重組式匯流排」將「RMA」中各個元
件緊密結合，提升系統效能。且當 RMA 系統重組所需的硬體模組時，「動態重組式匯
流排」將該新的硬體模組，有效率的結合於系統匯流排上。 
本計畫已完成之工作項目及成果： 
 重組式 I/O 介面：將完成重組式 I/O 介面的三個主要方塊，共用介面、ROM、重
組式 I/O 方塊，並完成設計軟體和硬體之間介面和協議。 
 重組式 I/O 介面及重組式匯流排整合於 RMA 系統。 
 針對 RMA 系統之「重組式匯流排」，本計畫提出一個多邊型交換網路(Three-sided 
Switching Network)。 
 本計畫已經證明「多邊型交換網路架構」的繞線能力可達到「可重置安排」
(Rearrangeable)。 
本計畫已部分完成之工作項目： 
 完成此重組式 I/O 介面及重組式匯流排之驅動程式、函數程式庫、規劃程式、繞
