# 先按最简单的来弄

## 还差的东西

* 5.3/5.2/5.1

  * fpga

    * base数据【需要不带SOC？】
      * [ ] 频率 功耗 资源(LUT/FF/DSP)
    * our数据
      * [ ] 功耗评估 资源评估
  * asic

    * base数据【需要不带SOC？】

      * [X] 800 37+5 250000um2
    * our数据

      * [X] 频率不会变
      * [ ] 功耗 面积评估
  * 5.3

    * [ ] 算出来填好就行
    * [ ] 最后一小段简单描述下
* 图1
* 介绍和摘要
* ckt

  * 括号前后空格
  * 大小写（table/pic/inst）
  * 过去式
* 细改文章

## 我干什么

* 杂碎

  * 4.1那cache_line我可能要改一下，再说吧
  * 查看cva6预留指令编码，尽量还是用custom，然后在文章里相应位置改动
  * 旁路和那个操作数选择的细节就先不写了
* 文章

  * 常规：见上
  * 自己其实还想改下文章中自己那部分不合理的地方...
    * 纸上有/手机上也有
    * 主要是计算策略那边，实现的合理性
* 实验

  * 以迎合文章需求为主
  * 当然后面有时间为了锻炼也可以自己做着，下面的东西[指 非必要实验那节]可以参考
  * 性能 / 功耗数据

    * 简单：估算 / 需要的东西去问师兄，这个真别花时间在上面
    * 复杂：跑实验 / 需要的话就看一下docker大小然后直接问hgh，windows上实在太复杂

      * 跑仿真AXI不是那个拍数我们也可以整成那个拍数

# 一些思考

* 其实我的 ori-ppbuf 可以单拎出来写的，作为3.3......
* 0811的很多思考都很好：ppbuf还有升级版，2ld-1cal 代价是FF，好处是计算访存达到平衡【当然得先看axi延迟】

  ![1723394437432](image/now/1723394437432.png)

# 非必要实验

* 模拟器【DEBUG要有抽离性】【差不多得了，因为RTL才是真】

  * 实现ppbuf

    * 调试性能
  * 滑窗法

    * DEBUG【指令序列啥的】
    * 跑三个网络【其实vgg没必要】
  * 加速法

    * 记得换成滑窗+wino
  * 池化层效果测试

    * 编译器
    * 内联
    * debug
    * 跑池化层测试
* RTL搞好也是一种学习，verilator仿真弄好可以让他去综合

  * 参考下面的点

## 模拟器

* other

  * 虚地址错误大概是 padding & stride=2导致的
  * 脚本混乱，脚本说明在runGem5中
    * sortdata里面的玩意儿

## RTL-算是deprecated-可以放在初稿之后-白纸上有些笔记

* oacc对于src2需要加个偏移
* 已完成

  * 译码
  * ACC computing-unit
    * 流水级-互锁
    * 操作数选择
* 功能性能测试都再说

  * 要跑的话编译器那得改动
  * 借机搭一下差分测试？
  * 看perf.txt可以参考些东西
