TimeQuest Timing Analyzer report for DE2_70_Default
Thu Jun 02 14:13:06 2016
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'iCLK_50'
 12. Slow Model Setup: 'iCLK_28'
 13. Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
 14. Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
 15. Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 16. Slow Model Setup: 'AUDIO_DAC:u4|LRCK_1X'
 17. Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
 18. Slow Model Setup: 'AUDIO_DAC:u4|oAUD_BCK'
 19. Slow Model Setup: 'p1|altpll_component|pll|clk[1]'
 20. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 21. Slow Model Setup: 'p1|altpll_component|pll|clk[2]'
 22. Slow Model Hold: 'iCLK_50'
 23. Slow Model Hold: 'iCLK_28'
 24. Slow Model Hold: 'p1|altpll_component|pll|clk[1]'
 25. Slow Model Hold: 'AUDIO_DAC:u4|oAUD_BCK'
 26. Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 27. Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
 28. Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
 29. Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
 30. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 31. Slow Model Hold: 'p1|altpll_component|pll|clk[2]'
 32. Slow Model Hold: 'AUDIO_DAC:u4|LRCK_1X'
 33. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 34. Slow Model Recovery: 'p1|altpll_component|pll|clk[2]'
 35. Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'
 36. Slow Model Recovery: 'AUDIO_DAC:u4|LRCK_1X'
 37. Slow Model Recovery: 'AUDIO_DAC:u4|oAUD_BCK'
 38. Slow Model Removal: 'AUDIO_DAC:u4|oAUD_BCK'
 39. Slow Model Removal: 'AUDIO_DAC:u4|LRCK_1X'
 40. Slow Model Removal: 'p1|altpll_component|pll|clk[1]'
 41. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 42. Slow Model Removal: 'p1|altpll_component|pll|clk[2]'
 43. Slow Model Minimum Pulse Width: 'iCLK_50'
 44. Slow Model Minimum Pulse Width: 'iCLK_28'
 45. Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 46. Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
 47. Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
 48. Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
 49. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u4|LRCK_1X'
 50. Slow Model Minimum Pulse Width: 'AUDIO_DAC:u4|oAUD_BCK'
 51. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'
 52. Slow Model Minimum Pulse Width: 'iTD1_CLK27'
 53. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 54. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Output Enable Times
 62. Minimum Output Enable Times
 63. Output Disable Times
 64. Minimum Output Disable Times
 65. Fast Model Setup Summary
 66. Fast Model Hold Summary
 67. Fast Model Recovery Summary
 68. Fast Model Removal Summary
 69. Fast Model Minimum Pulse Width Summary
 70. Fast Model Setup: 'iCLK_50'
 71. Fast Model Setup: 'iCLK_28'
 72. Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
 73. Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
 74. Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 75. Fast Model Setup: 'AUDIO_DAC:u4|LRCK_1X'
 76. Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
 77. Fast Model Setup: 'AUDIO_DAC:u4|oAUD_BCK'
 78. Fast Model Setup: 'p1|altpll_component|pll|clk[1]'
 79. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 80. Fast Model Setup: 'p1|altpll_component|pll|clk[2]'
 81. Fast Model Hold: 'iCLK_28'
 82. Fast Model Hold: 'iCLK_50'
 83. Fast Model Hold: 'p1|altpll_component|pll|clk[1]'
 84. Fast Model Hold: 'AUDIO_DAC:u4|oAUD_BCK'
 85. Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
 86. Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
 87. Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
 88. Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
 89. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 90. Fast Model Hold: 'p1|altpll_component|pll|clk[2]'
 91. Fast Model Hold: 'AUDIO_DAC:u4|LRCK_1X'
 92. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 93. Fast Model Recovery: 'p1|altpll_component|pll|clk[2]'
 94. Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'
 95. Fast Model Recovery: 'AUDIO_DAC:u4|LRCK_1X'
 96. Fast Model Recovery: 'AUDIO_DAC:u4|oAUD_BCK'
 97. Fast Model Removal: 'AUDIO_DAC:u4|oAUD_BCK'
 98. Fast Model Removal: 'AUDIO_DAC:u4|LRCK_1X'
 99. Fast Model Removal: 'p1|altpll_component|pll|clk[1]'
100. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
101. Fast Model Removal: 'p1|altpll_component|pll|clk[2]'
102. Fast Model Minimum Pulse Width: 'iCLK_50'
103. Fast Model Minimum Pulse Width: 'iCLK_28'
104. Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'
105. Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'
106. Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'
107. Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'
108. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u4|LRCK_1X'
109. Fast Model Minimum Pulse Width: 'AUDIO_DAC:u4|oAUD_BCK'
110. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'
111. Fast Model Minimum Pulse Width: 'iTD1_CLK27'
112. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
113. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'
114. Setup Times
115. Hold Times
116. Clock to Output Times
117. Minimum Clock to Output Times
118. Propagation Delay
119. Minimum Propagation Delay
120. Output Enable Times
121. Minimum Output Enable Times
122. Output Disable Times
123. Minimum Output Disable Times
124. Multicorner Timing Analysis Summary
125. Setup Times
126. Hold Times
127. Clock to Output Times
128. Minimum Clock to Output Times
129. Progagation Delay
130. Minimum Progagation Delay
131. Setup Transfers
132. Hold Transfers
133. Recovery Transfers
134. Removal Transfers
135. Report TCCS
136. Report RSKM
137. Unconstrained Paths
138. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; DE2_70_Default                                                    ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+----------------------------------+------------------------------------------------------------------------------------------+
; Clock Name                                                                           ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master     ; Source                           ; Targets                                                                                  ;
+--------------------------------------------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+----------------------------------+------------------------------------------------------------------------------------------+
; AUDIO_DAC:u4|LRCK_1X                                                                 ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { AUDIO_DAC:u4|LRCK_1X }                                                                 ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { AUDIO_DAC:u4|oAUD_BCK }                                                                ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] }             ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] } ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] } ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { I2C_AV_Config:u3|mI2C_CTRL_CLK }                                                       ;
; iCLK_28                                                                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { iCLK_28 }                                                                              ;
; iCLK_50                                                                              ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { iCLK_50 }                                                                              ;
; iTD1_CLK27                                                                           ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;            ;                                  ; { iTD1_CLK27 }                                                                           ;
; p1|altpll_component|pll|clk[0]                                                       ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; iTD1_CLK27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] }                                                       ;
; p1|altpll_component|pll|clk[1]                                                       ; Generated ; 55.555 ; 18.0 MHz   ; 0.000  ; 27.777 ; 50.00      ; 3         ; 2           ;       ;        ;           ;            ; false    ; iTD1_CLK27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[1] }                                                       ;
; p1|altpll_component|pll|clk[2]                                                       ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; iTD1_CLK27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] }                                                       ;
+--------------------------------------------------------------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+------------+----------------------------------+------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                                     ;
+------------+-----------------+--------------------------------------------------------------------------------------+-------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                                                           ; Note                                                  ;
+------------+-----------------+--------------------------------------------------------------------------------------+-------------------------------------------------------+
; 2.6 MHz    ; 2.6 MHz         ; iCLK_50                                                                              ;                                                       ;
; 119.59 MHz ; 119.59 MHz      ; p1|altpll_component|pll|clk[2]                                                       ;                                                       ;
; 131.06 MHz ; 131.06 MHz      ; p1|altpll_component|pll|clk[0]                                                       ;                                                       ;
; 214.04 MHz ; 214.04 MHz      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;                                                       ;
; 250.0 MHz  ; 250.0 MHz       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ;                                                       ;
; 250.44 MHz ; 250.44 MHz      ; p1|altpll_component|pll|clk[1]                                                       ;                                                       ;
; 283.53 MHz ; 283.53 MHz      ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;                                                       ;
; 291.38 MHz ; 291.38 MHz      ; iCLK_28                                                                              ;                                                       ;
; 484.73 MHz ; 484.73 MHz      ; AUDIO_DAC:u4|LRCK_1X                                                                 ;                                                       ;
; 602.77 MHz ; 500.0 MHz       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; limit due to high minimum pulse width violation (tch) ;
; 919.96 MHz ; 500.0 MHz       ; AUDIO_DAC:u4|oAUD_BCK                                                                ; limit due to low minimum pulse width violation (tcl)  ;
+------------+-----------------+--------------------------------------------------------------------------------------+-------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                                                        ;
+--------------------------------------------------------------------------------------+----------+---------------+
; Clock                                                                                ; Slack    ; End Point TNS ;
+--------------------------------------------------------------------------------------+----------+---------------+
; iCLK_50                                                                              ; -383.008 ; -16254.041    ;
; iCLK_28                                                                              ; -3.776   ; -199.005      ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -3.672   ; -86.535       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -3.000   ; -62.817       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -2.527   ; -92.406       ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; -1.063   ; -6.378        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; -0.659   ; -2.973        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; -0.087   ; -0.174        ;
; p1|altpll_component|pll|clk[1]                                                       ; 0.843    ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 8.426    ; 0.000         ;
; p1|altpll_component|pll|clk[2]                                                       ; 22.959   ; 0.000         ;
+--------------------------------------------------------------------------------------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                                                       ;
+--------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------+--------+---------------+
; iCLK_50                                                                              ; -2.659 ; -2.659        ;
; iCLK_28                                                                              ; -2.595 ; -48.642       ;
; p1|altpll_component|pll|clk[1]                                                       ; -1.068 ; -2.136        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; 0.391  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 0.391  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 0.391  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.391  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.391  ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 0.391  ; 0.000         ;
; p1|altpll_component|pll|clk[2]                                                       ; 0.513  ; 0.000         ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; 0.557  ; 0.000         ;
+--------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -3.327 ; -200.412      ;
; p1|altpll_component|pll|clk[2] ; -3.327 ; -26.580       ;
; p1|altpll_component|pll|clk[1] ; -2.848 ; -39.872       ;
; AUDIO_DAC:u4|LRCK_1X           ; 0.065  ; 0.000         ;
; AUDIO_DAC:u4|oAUD_BCK          ; 0.311  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AUDIO_DAC:u4|oAUD_BCK          ; 0.459 ; 0.000         ;
; AUDIO_DAC:u4|LRCK_1X           ; 0.705 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 2.623 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 2.810 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 3.089 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                                                        ;
+--------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------+--------+---------------+
; iCLK_50                                                                              ; -1.380 ; -180.380      ;
; iCLK_28                                                                              ; -1.380 ; -85.380       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -0.500 ; -56.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -0.500 ; -28.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -0.500 ; -23.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; -0.500 ; -7.000        ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; -0.500 ; -6.000        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; -0.500 ; -4.000        ;
; p1|altpll_component|pll|clk[2]                                                       ; 17.714 ; 0.000         ;
; iTD1_CLK27                                                                           ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 18.841 ; 0.000         ;
; p1|altpll_component|pll|clk[1]                                                       ; 26.777 ; 0.000         ;
+--------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_50'                                                                                ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -383.008 ; cnt_btn[0]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.967    ;
; -382.947 ; cnt_btn[1]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.906    ;
; -382.877 ; cnt_btn[2]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.836    ;
; -382.841 ; cnt_btn[3]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.800    ;
; -382.735 ; cnt_btn[4]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.694    ;
; -382.700 ; cnt_btn[5]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.659    ;
; -382.629 ; cnt_btn[6]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.588    ;
; -382.526 ; cnt_btn[7]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.485    ;
; -382.398 ; cnt_btn[8]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.357    ;
; -382.292 ; cnt_btn[9]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.251    ;
; -382.256 ; cnt_btn[10] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.215    ;
; -382.150 ; cnt_btn[11] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.109    ;
; -382.114 ; cnt_btn[12] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 383.073    ;
; -382.008 ; cnt_btn[13] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 382.967    ;
; -381.937 ; cnt_btn[14] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 382.896    ;
; -381.883 ; cnt_btn[15] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.077     ; 382.842    ;
; -381.711 ; cnt_btn[16] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 382.668    ;
; -381.650 ; cnt_btn[17] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 382.607    ;
; -381.580 ; cnt_btn[18] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 382.537    ;
; -381.544 ; cnt_btn[19] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 382.501    ;
; -381.438 ; cnt_btn[20] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 382.395    ;
; -381.403 ; cnt_btn[21] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 382.360    ;
; -381.332 ; cnt_btn[22] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 382.289    ;
; -381.229 ; cnt_btn[23] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 382.186    ;
; -381.101 ; cnt_btn[24] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 382.058    ;
; -380.995 ; cnt_btn[25] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 381.952    ;
; -380.959 ; cnt_btn[26] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 381.916    ;
; -380.853 ; cnt_btn[27] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 381.810    ;
; -380.817 ; cnt_btn[28] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 381.774    ;
; -380.711 ; cnt_btn[29] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 381.668    ;
; -380.640 ; cnt_btn[30] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 381.597    ;
; -379.982 ; cnt_btn[31] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.079     ; 380.939    ;
; -379.154 ; cnt_btn[0]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 380.116    ;
; -379.093 ; cnt_btn[1]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 380.055    ;
; -379.023 ; cnt_btn[2]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.985    ;
; -378.996 ; cnt_btn[0]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.958    ;
; -378.996 ; cnt_btn[0]  ; cnt_bpm[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.958    ;
; -378.994 ; cnt_btn[0]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.956    ;
; -378.993 ; cnt_btn[0]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.955    ;
; -378.992 ; cnt_btn[0]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.954    ;
; -378.992 ; cnt_btn[0]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.954    ;
; -378.992 ; cnt_btn[0]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.954    ;
; -378.988 ; cnt_btn[0]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.950    ;
; -378.987 ; cnt_btn[0]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.949    ;
; -378.987 ; cnt_btn[3]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.949    ;
; -378.984 ; cnt_btn[0]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.946    ;
; -378.982 ; cnt_btn[0]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.944    ;
; -378.982 ; cnt_btn[0]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.944    ;
; -378.966 ; cnt_btn[0]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.928    ;
; -378.935 ; cnt_btn[1]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.897    ;
; -378.935 ; cnt_btn[1]  ; cnt_bpm[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.897    ;
; -378.933 ; cnt_btn[1]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.895    ;
; -378.932 ; cnt_btn[1]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.894    ;
; -378.931 ; cnt_btn[1]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.893    ;
; -378.931 ; cnt_btn[1]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.893    ;
; -378.931 ; cnt_btn[1]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.893    ;
; -378.927 ; cnt_btn[1]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.889    ;
; -378.926 ; cnt_btn[1]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.888    ;
; -378.923 ; cnt_btn[1]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.885    ;
; -378.921 ; cnt_btn[1]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.883    ;
; -378.921 ; cnt_btn[1]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.883    ;
; -378.905 ; cnt_btn[1]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.867    ;
; -378.881 ; cnt_btn[4]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.843    ;
; -378.865 ; cnt_btn[2]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.827    ;
; -378.865 ; cnt_btn[2]  ; cnt_bpm[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.827    ;
; -378.863 ; cnt_btn[2]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.825    ;
; -378.862 ; cnt_btn[2]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.824    ;
; -378.861 ; cnt_btn[2]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.823    ;
; -378.861 ; cnt_btn[2]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.823    ;
; -378.861 ; cnt_btn[2]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.823    ;
; -378.857 ; cnt_btn[2]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.819    ;
; -378.856 ; cnt_btn[2]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.818    ;
; -378.853 ; cnt_btn[2]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.815    ;
; -378.851 ; cnt_btn[2]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.813    ;
; -378.851 ; cnt_btn[2]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.813    ;
; -378.846 ; cnt_btn[5]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.808    ;
; -378.835 ; cnt_btn[2]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.797    ;
; -378.829 ; cnt_btn[3]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.791    ;
; -378.829 ; cnt_btn[3]  ; cnt_bpm[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.791    ;
; -378.827 ; cnt_btn[3]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.789    ;
; -378.826 ; cnt_btn[3]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.788    ;
; -378.825 ; cnt_btn[3]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.787    ;
; -378.825 ; cnt_btn[3]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.787    ;
; -378.825 ; cnt_btn[3]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.787    ;
; -378.821 ; cnt_btn[3]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.783    ;
; -378.820 ; cnt_btn[3]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.782    ;
; -378.817 ; cnt_btn[3]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.779    ;
; -378.815 ; cnt_btn[3]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.777    ;
; -378.815 ; cnt_btn[3]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.777    ;
; -378.799 ; cnt_btn[3]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.761    ;
; -378.788 ; cnt_btn[0]  ; cnt_beat[1] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.044     ; 379.780    ;
; -378.775 ; cnt_btn[6]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.737    ;
; -378.769 ; cnt_btn[0]  ; cnt_bpm[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.058     ; 379.747    ;
; -378.769 ; cnt_btn[0]  ; cnt_bpm[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.058     ; 379.747    ;
; -378.764 ; cnt_btn[0]  ; cnt_bpm[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.058     ; 379.742    ;
; -378.764 ; cnt_btn[0]  ; cnt_bpm[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.058     ; 379.742    ;
; -378.727 ; cnt_btn[1]  ; cnt_beat[1] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.044     ; 379.719    ;
; -378.723 ; cnt_btn[4]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.685    ;
; -378.723 ; cnt_btn[4]  ; cnt_bpm[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.685    ;
; -378.721 ; cnt_btn[4]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.074     ; 379.683    ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'iCLK_28'                                                                                                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                         ; Launch Clock                                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -3.776 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.168      ;
; -3.776 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.168      ;
; -3.776 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.168      ;
; -3.748 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.147      ;
; -3.748 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.147      ;
; -3.748 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.147      ;
; -3.744 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.639     ; 4.141      ;
; -3.744 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.639     ; 4.141      ;
; -3.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.128      ;
; -3.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.128      ;
; -3.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.128      ;
; -3.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.128      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.101      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.632     ; 4.120      ;
; -3.716 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.632     ; 4.120      ;
; -3.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.107      ;
; -3.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.107      ;
; -3.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.107      ;
; -3.715 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.107      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.707 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.099      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.694 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.651     ; 4.079      ;
; -3.692 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.661     ; 4.067      ;
; -3.692 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.661     ; 4.067      ;
; -3.692 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.661     ; 4.067      ;
; -3.692 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.661     ; 4.067      ;
; -3.688 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.087      ;
; -3.688 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.087      ;
; -3.688 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.087      ;
; -3.681 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.660     ; 4.057      ;
; -3.681 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.660     ; 4.057      ;
; -3.681 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.660     ; 4.057      ;
; -3.681 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.660     ; 4.057      ;
; -3.681 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.660     ; 4.057      ;
; -3.681 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.660     ; 4.057      ;
; -3.664 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.654     ; 4.046      ;
; -3.664 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.654     ; 4.046      ;
; -3.664 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.654     ; 4.046      ;
; -3.664 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.654     ; 4.046      ;
; -3.662 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.061      ;
; -3.662 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.061      ;
; -3.662 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.061      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.660 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.052      ;
; -3.656 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.632     ; 4.060      ;
; -3.656 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.632     ; 4.060      ;
; -3.656 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.055      ;
; -3.656 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.055      ;
; -3.656 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.637     ; 4.055      ;
; -3.655 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.047      ;
; -3.655 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.047      ;
; -3.655 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.047      ;
; -3.655 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.047      ;
; -3.653 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.653     ; 4.036      ;
; -3.653 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.653     ; 4.036      ;
; -3.653 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.653     ; 4.036      ;
; -3.653 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.653     ; 4.036      ;
; -3.653 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.653     ; 4.036      ;
; -3.653 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.653     ; 4.036      ;
; -3.649 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.041      ;
; -3.649 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.041      ;
; -3.649 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.644     ; 4.041      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.672 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.701      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.547 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.576      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.527 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.563      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.504      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.429 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.465      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.456      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.411 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 4.440      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.340 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.376      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.293 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.329      ;
; -3.279 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 4.315      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -3.000 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 4.036      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.953 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.989      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.895      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.889      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.817 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.853      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.784 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.813      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.753 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 3.782      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.743 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.779      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.740 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.776      ;
; -2.712 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 3.748      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.527 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.564      ;
; -2.419 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.456      ;
; -2.413 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.449      ;
; -2.288 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 3.325      ;
; -2.257 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.293      ;
; -2.242 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 3.278      ;
; -1.948 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.984      ;
; -1.902 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.937      ;
; -1.902 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.937      ;
; -1.900 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.935      ;
; -1.900 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.935      ;
; -1.900 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.935      ;
; -1.900 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.935      ;
; -1.900 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.935      ;
; -1.900 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.935      ;
; -1.853 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.888      ;
; -1.853 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.888      ;
; -1.851 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.886      ;
; -1.851 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.886      ;
; -1.851 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.886      ;
; -1.851 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.886      ;
; -1.851 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.886      ;
; -1.851 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.886      ;
; -1.846 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.883      ;
; -1.845 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.880      ;
; -1.845 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.880      ;
; -1.843 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.878      ;
; -1.843 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.878      ;
; -1.843 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.878      ;
; -1.843 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.878      ;
; -1.843 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.878      ;
; -1.843 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.878      ;
; -1.837 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.873      ;
; -1.810 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.848      ;
; -1.810 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.848      ;
; -1.810 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.848      ;
; -1.810 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.848      ;
; -1.797 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.833      ;
; -1.788 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.824      ;
; -1.753 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.788      ;
; -1.753 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.788      ;
; -1.751 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.786      ;
; -1.751 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.786      ;
; -1.751 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.786      ;
; -1.751 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.786      ;
; -1.751 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.786      ;
; -1.751 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 2.786      ;
; -1.736 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.774      ;
; -1.736 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.774      ;
; -1.736 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.774      ;
; -1.736 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.774      ;
; -1.706 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.744      ;
; -1.706 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.744      ;
; -1.706 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.744      ;
; -1.706 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.002      ; 2.744      ;
; -1.701 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.737      ;
; -1.701 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.737      ;
; -1.701 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.737      ;
; -1.701 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.737      ;
; -1.701 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.737      ;
; -1.675 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.711      ;
; -1.675 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.711      ;
; -1.674 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.710      ;
; -1.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.702      ;
; -1.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.702      ;
; -1.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.702      ;
; -1.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.702      ;
; -1.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.702      ;
; -1.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.702      ;
; -1.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.702      ;
; -1.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.702      ;
; -1.665 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 2.702      ;
; -1.652 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.688      ;
; -1.652 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.688      ;
; -1.652 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.688      ;
; -1.652 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.688      ;
; -1.652 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.688      ;
; -1.644 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.680      ;
; -1.644 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.680      ;
; -1.644 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.680      ;
; -1.644 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.680      ;
; -1.644 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.680      ;
; -1.626 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.662      ;
; -1.626 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.662      ;
; -1.626 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.662      ;
; -1.626 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.662      ;
; -1.626 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.662      ;
; -1.626 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.662      ;
; -1.621 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.657      ;
; -1.618 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.654      ;
; -1.618 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.654      ;
; -1.618 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.654      ;
; -1.618 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.654      ;
; -1.618 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.654      ;
; -1.618 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.654      ;
; -1.617 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 2.653      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u4|LRCK_1X'                                                                                                            ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; -1.063 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.099      ;
; -1.063 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.099      ;
; -1.063 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.099      ;
; -1.063 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.099      ;
; -1.063 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.099      ;
; -1.063 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 2.099      ;
; -0.950 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.986      ;
; -0.950 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.986      ;
; -0.835 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.871      ;
; -0.835 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.871      ;
; -0.835 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.871      ;
; -0.835 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.871      ;
; -0.835 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.871      ;
; -0.835 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.871      ;
; -0.756 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.792      ;
; -0.756 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.792      ;
; -0.756 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.792      ;
; -0.756 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.792      ;
; -0.756 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.792      ;
; -0.756 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.792      ;
; -0.734 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.770      ;
; -0.734 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.770      ;
; -0.718 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.754      ;
; -0.715 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.751      ;
; -0.715 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.751      ;
; -0.715 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.751      ;
; -0.715 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.751      ;
; -0.715 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.751      ;
+--------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                                                                                                                                                                                                 ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                            ; To Node                                                           ; Launch Clock                                                                         ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; -0.659 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.695      ;
; -0.624 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.001      ; 1.661      ;
; -0.595 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.631      ;
; -0.519 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.555      ;
; -0.513 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.549      ;
; -0.496 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.532      ;
; -0.487 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.001      ; 1.524      ;
; -0.442 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.478      ;
; -0.407 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.443      ;
; -0.354 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.001      ; 1.391      ;
; -0.322 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.358      ;
; -0.312 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.348      ;
; -0.248 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.001      ; 1.285      ;
; -0.220 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.256      ;
; -0.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.248      ;
; -0.167 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.271      ; 1.474      ;
; -0.148 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.271      ; 1.455      ;
; -0.097 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.133      ;
; -0.097 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.133      ;
; -0.096 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.132      ;
; -0.095 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.131      ;
; -0.068 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.104      ;
; -0.064 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.100      ;
; -0.063 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 1.099      ;
; 0.067  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.969      ;
; 0.220  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.816      ;
; 0.255  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.416      ; 1.197      ;
; 0.273  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.416      ; 1.179      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                                             ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; -0.087 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.123      ;
; -0.087 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.123      ;
; -0.035 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 1.071      ;
; 0.225  ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.811      ;
; 0.226  ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.810      ;
; 0.230  ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.806      ;
; 0.379  ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.657      ;
+--------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.843  ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.005        ; 1.209      ; 0.657      ;
; 0.843  ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.005        ; 1.209      ; 0.657      ;
; 0.843  ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 1.209      ; 0.657      ;
; 0.843  ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 1.209      ; 0.657      ;
; 51.562 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.029      ;
; 51.562 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.029      ;
; 51.562 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.029      ;
; 51.562 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.029      ;
; 51.562 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.029      ;
; 51.562 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.029      ;
; 51.562 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.029      ;
; 51.562 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.029      ;
; 51.562 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.029      ;
; 51.569 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.022      ;
; 51.569 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.022      ;
; 51.569 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.022      ;
; 51.569 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.022      ;
; 51.569 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.022      ;
; 51.569 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.022      ;
; 51.569 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.022      ;
; 51.569 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.022      ;
; 51.569 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 4.022      ;
; 51.714 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.877      ;
; 51.714 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.877      ;
; 51.714 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.877      ;
; 51.714 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.877      ;
; 51.714 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.877      ;
; 51.714 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.877      ;
; 51.714 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.877      ;
; 51.714 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.877      ;
; 51.714 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.877      ;
; 51.827 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.764      ;
; 51.827 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.764      ;
; 51.827 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.764      ;
; 51.827 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.764      ;
; 51.827 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.764      ;
; 51.827 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.764      ;
; 51.827 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.764      ;
; 51.827 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.764      ;
; 51.827 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.764      ;
; 51.828 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.763      ;
; 51.828 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.763      ;
; 51.828 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.763      ;
; 51.828 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.763      ;
; 51.828 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.763      ;
; 51.828 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.763      ;
; 51.828 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.763      ;
; 51.828 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.763      ;
; 51.828 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.763      ;
; 52.388 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.203      ;
; 52.388 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.203      ;
; 52.388 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.203      ;
; 52.388 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.203      ;
; 52.388 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.203      ;
; 52.388 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.203      ;
; 52.388 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.203      ;
; 52.388 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.203      ;
; 52.388 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 3.203      ;
; 52.960 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.631      ;
; 53.110 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.481      ;
; 53.248 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.343      ;
; 53.375 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.216      ;
; 53.398 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.193      ;
; 53.398 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.193      ;
; 53.398 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.193      ;
; 53.398 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.193      ;
; 53.398 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.193      ;
; 53.398 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.193      ;
; 53.398 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.193      ;
; 53.398 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.193      ;
; 53.398 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.193      ;
; 53.493 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.098      ;
; 53.493 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.098      ;
; 53.493 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.098      ;
; 53.493 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.098      ;
; 53.493 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.098      ;
; 53.493 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.098      ;
; 53.493 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.098      ;
; 53.493 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.098      ;
; 53.493 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 2.098      ;
; 53.721 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.870      ;
; 53.755 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.836      ;
; 53.773 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.818      ;
; 53.773 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.818      ;
; 53.773 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.818      ;
; 53.773 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.818      ;
; 53.773 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.818      ;
; 53.773 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.818      ;
; 53.773 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.818      ;
; 53.773 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.818      ;
; 53.773 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.818      ;
; 54.098 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.493      ;
; 54.473 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.118      ;
; 54.477 ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.114      ;
; 54.478 ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.113      ;
; 54.505 ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.086      ;
; 54.507 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.084      ;
; 54.518 ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.073      ;
; 54.520 ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.071      ;
; 54.791 ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.800      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                                 ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 8.426  ; VGA_OSD_RAM:u2|oRed[9]      ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; -0.024     ; 1.506      ;
; 8.691  ; VGA_OSD_RAM:u2|oBlue[9]     ; VGA_Controller:u1|Cur_Color_B[9] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; -0.012     ; 1.253      ;
; 32.052 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.729      ;
; 32.053 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.728      ;
; 32.055 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.726      ;
; 32.056 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.725      ;
; 32.056 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.725      ;
; 32.062 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.719      ;
; 32.063 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.718      ;
; 32.065 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.716      ;
; 32.066 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.715      ;
; 32.068 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.713      ;
; 32.101 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.037      ; 7.654      ;
; 32.117 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.659      ;
; 32.118 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.658      ;
; 32.120 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.656      ;
; 32.121 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.655      ;
; 32.121 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.655      ;
; 32.127 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.649      ;
; 32.128 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.648      ;
; 32.130 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.646      ;
; 32.131 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.645      ;
; 32.133 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.643      ;
; 32.166 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.032      ; 7.584      ;
; 32.198 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.578      ;
; 32.199 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.577      ;
; 32.201 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.575      ;
; 32.202 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.574      ;
; 32.202 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.574      ;
; 32.205 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.037      ; 7.550      ;
; 32.208 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.568      ;
; 32.209 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.567      ;
; 32.211 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.565      ;
; 32.212 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.569      ;
; 32.212 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.564      ;
; 32.213 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.568      ;
; 32.214 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.562      ;
; 32.215 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.566      ;
; 32.216 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.565      ;
; 32.216 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.565      ;
; 32.222 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.559      ;
; 32.223 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.558      ;
; 32.225 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.556      ;
; 32.226 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.555      ;
; 32.228 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.553      ;
; 32.232 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.544      ;
; 32.233 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.543      ;
; 32.235 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.541      ;
; 32.236 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.540      ;
; 32.236 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.540      ;
; 32.242 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.534      ;
; 32.243 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.533      ;
; 32.245 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.531      ;
; 32.246 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.530      ;
; 32.247 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.032      ; 7.503      ;
; 32.248 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.528      ;
; 32.261 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.037      ; 7.494      ;
; 32.270 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.032      ; 7.480      ;
; 32.281 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.032      ; 7.469      ;
; 32.333 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.448      ;
; 32.333 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.062      ; 7.447      ;
; 32.334 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.447      ;
; 32.334 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.062      ; 7.446      ;
; 32.335 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.446      ;
; 32.336 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.062      ; 7.444      ;
; 32.337 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.444      ;
; 32.337 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.444      ;
; 32.337 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.062      ; 7.443      ;
; 32.337 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.062      ; 7.443      ;
; 32.340 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.441      ;
; 32.342 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.439      ;
; 32.343 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.062      ; 7.437      ;
; 32.344 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.437      ;
; 32.344 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.062      ; 7.436      ;
; 32.346 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.062      ; 7.434      ;
; 32.347 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.062      ; 7.433      ;
; 32.349 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.062      ; 7.431      ;
; 32.351 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.032      ; 7.399      ;
; 32.365 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.037      ; 7.390      ;
; 32.382 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.036      ; 7.372      ;
; 32.385 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.032      ; 7.365      ;
; 32.398 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.378      ;
; 32.399 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.377      ;
; 32.400 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.376      ;
; 32.402 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.374      ;
; 32.402 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.374      ;
; 32.405 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.371      ;
; 32.407 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.369      ;
; 32.409 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.367      ;
; 32.479 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.297      ;
; 32.480 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.296      ;
; 32.481 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.295      ;
; 32.483 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.293      ;
; 32.483 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.293      ;
; 32.486 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.036      ; 7.268      ;
; 32.486 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.290      ;
; 32.488 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.288      ;
; 32.490 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 7.286      ;
; 32.493 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.288      ;
; 32.494 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 7.287      ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 22.959 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.872      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.057 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.778      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.120 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.639      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.240 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.104      ; 6.591      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.292 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.058      ; 6.493      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.301 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 6.534      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.309 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.046      ; 6.464      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.398 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.118      ; 6.447      ;
; 23.401 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.358      ;
; 23.401 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.358      ;
; 23.401 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.358      ;
; 23.401 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.032      ; 6.358      ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_50'                                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -2.659 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 2.800      ; 0.657      ;
; -2.159 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 2.800      ; 0.657      ;
; 0.391  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cnt_beat[0]                       ; cnt_beat[0]                       ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; cnt_beat[1]                       ; cnt_beat[1]                       ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; audio_o                           ; audio_o                           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.530  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.796      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.797      ;
; 0.788  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.054      ;
; 0.798  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.064      ;
; 0.801  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.067      ;
; 0.802  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.068      ;
; 0.804  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.070      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.806  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.072      ;
; 0.807  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.073      ;
; 0.810  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.076      ;
; 0.811  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.077      ;
; 0.813  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.080      ;
; 0.815  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.081      ;
; 0.816  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.082      ;
; 0.817  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.083      ;
; 0.817  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.083      ;
; 0.818  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.084      ;
; 0.827  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.093      ;
; 0.828  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.094      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.835  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.101      ;
; 0.841  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.107      ;
; 0.842  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.108      ;
; 0.851  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.117      ;
; 0.852  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.118      ;
; 0.853  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.119      ;
; 0.986  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.252      ;
; 1.010  ; cnt_beat[0]                       ; cnt_beat[1]                       ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.276      ;
; 1.143  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; iCLK_50                        ; iCLK_50     ; 0.000        ; -0.001     ; 1.408      ;
; 1.171  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.437      ;
; 1.181  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.447      ;
; 1.184  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.450      ;
; 1.187  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.453      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.189  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.455      ;
; 1.190  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.456      ;
; 1.196  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.463      ;
; 1.198  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.464      ;
; 1.199  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.465      ;
; 1.200  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.466      ;
; 1.213  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.479      ;
; 1.214  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.480      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.487      ;
; 1.221  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.487      ;
; 1.227  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.493      ;
; 1.228  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.494      ;
; 1.237  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.503      ;
; 1.238  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.504      ;
; 1.239  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.505      ;
; 1.242  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.508      ;
; 1.252  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.518      ;
; 1.255  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.521      ;
; 1.258  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.524      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.260  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.526      ;
; 1.261  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.527      ;
; 1.267  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.534      ;
; 1.269  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.535      ;
; 1.270  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.536      ;
; 1.272  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.538      ;
; 1.284  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.008      ; 1.558      ;
; 1.285  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.551      ;
; 1.286  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.552      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.558      ;
; 1.292  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.558      ;
; 1.308  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.574      ;
; 1.309  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.575      ;
; 1.310  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.576      ;
; 1.313  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.579      ;
; 1.323  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.589      ;
; 1.329  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.595      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.597      ;
; 1.331  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.597      ;
; 1.332  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.598      ;
; 1.338  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.008      ; 1.612      ;
; 1.340  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.606      ;
; 1.341  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[8]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.607      ;
; 1.343  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.609      ;
; 1.355  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[11]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.008      ; 1.629      ;
; 1.356  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[19]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.622      ;
; 1.357  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[3]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.623      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.629      ;
; 1.363  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.629      ;
; 1.364  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; iCLK_50                        ; iCLK_50     ; 0.000        ; -0.001     ; 1.629      ;
; 1.369  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 1.635      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'iCLK_28'                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock                                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -2.595 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28     ; 0.000        ; 2.875      ; 0.796      ;
; -2.586 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28     ; 0.000        ; 2.866      ; 0.796      ;
; -2.275 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.866      ; 1.107      ;
; -2.095 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28     ; -0.500       ; 2.875      ; 0.796      ;
; -2.086 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28     ; -0.500       ; 2.866      ; 0.796      ;
; -1.889 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.866      ; 1.493      ;
; -1.775 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.866      ; 1.107      ;
; -1.447 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[9]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.866      ; 1.935      ;
; -1.447 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.866      ; 1.935      ;
; -1.447 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.866      ; 1.935      ;
; -1.389 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.866      ; 1.493      ;
; -1.308 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.082      ;
; -1.247 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.866      ; 2.135      ;
; -1.247 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.866      ; 2.135      ;
; -1.247 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.866      ; 2.135      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.187      ;
; -1.014 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.865      ; 2.367      ;
; -1.014 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.865      ; 2.367      ;
; -1.014 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.865      ; 2.367      ;
; -1.014 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.865      ; 2.367      ;
; -1.014 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.865      ; 2.367      ;
; -1.014 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.865      ; 2.367      ;
; -1.003 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.864      ; 2.377      ;
; -1.003 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.864      ; 2.377      ;
; -1.003 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.864      ; 2.377      ;
; -1.003 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.864      ; 2.377      ;
; -0.952 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.438      ;
; -0.952 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.438      ;
; -0.952 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.438      ;
; -0.952 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.874      ; 2.438      ;
; -0.951 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.886      ; 2.451      ;
; -0.951 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.886      ; 2.451      ;
; -0.947 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[9]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.866      ; 1.935      ;
; -0.947 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.866      ; 1.935      ;
; -0.947 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.866      ; 1.935      ;
; -0.919 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.881      ; 2.478      ;
; -0.919 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.881      ; 2.478      ;
; -0.919 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 2.881      ; 2.478      ;
; -0.808 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.082      ;
; -0.747 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.866      ; 2.135      ;
; -0.747 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.866      ; 2.135      ;
; -0.747 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.866      ; 2.135      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.187      ;
; -0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.865      ; 2.367      ;
; -0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.865      ; 2.367      ;
; -0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.865      ; 2.367      ;
; -0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.865      ; 2.367      ;
; -0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.865      ; 2.367      ;
; -0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.865      ; 2.367      ;
; -0.503 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.864      ; 2.377      ;
; -0.503 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.864      ; 2.377      ;
; -0.503 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.864      ; 2.377      ;
; -0.503 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.864      ; 2.377      ;
; -0.452 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.438      ;
; -0.452 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.438      ;
; -0.452 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.438      ;
; -0.452 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.874      ; 2.438      ;
; -0.451 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.886      ; 2.451      ;
; -0.451 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.886      ; 2.451      ;
; -0.419 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.881      ; 2.478      ;
; -0.419 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.881      ; 2.478      ;
; -0.419 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 2.881      ; 2.478      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[0]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[0]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|oFLASH_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|oFLASH_CMD[3]       ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.657      ;
; 0.517  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.783      ;
; 0.528  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.794      ;
; 0.534  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.800      ;
; 0.662  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.928      ;
; 0.697  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4           ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P5           ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.963      ;
; 0.740  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; -0.001     ; 1.005      ;
; 0.742  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; -0.001     ; 1.007      ;
; 0.745  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_PRG       ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; -0.001     ; 1.010      ;
; 0.754  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mACT            ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 1.020      ;
; 0.788  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[13]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[13]                        ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 1.054      ;
; 0.794  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[6]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[6]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 1.060      ;
; 0.795  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[4]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[4]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 1.061      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                             ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.068 ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.000        ; 1.209      ; 0.657      ;
; -1.068 ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.000        ; 1.209      ; 0.657      ;
; -1.068 ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 1.209      ; 0.657      ;
; -1.068 ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 1.209      ; 0.657      ;
; 0.391  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.657      ;
; 0.532  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.798      ;
; 0.532  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.798      ;
; 0.533  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.799      ;
; 0.534  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.800      ;
; 0.541  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.807      ;
; 0.805  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.071      ;
; 0.807  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.073      ;
; 0.810  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.810  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.076      ;
; 0.813  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.080      ;
; 0.818  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.084      ;
; 0.820  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.086      ;
; 0.838  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.104      ;
; 0.847  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.113      ;
; 0.848  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.848  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.852  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.118      ;
; 0.986  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.252      ;
; 1.193  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.459      ;
; 1.196  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.462      ;
; 1.197  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.463      ;
; 1.224  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.490      ;
; 1.227  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.493      ;
; 1.234  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.500      ;
; 1.264  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.530      ;
; 1.267  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.533      ;
; 1.268  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.534      ;
; 1.285  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.551      ;
; 1.335  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.601      ;
; 1.338  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.604      ;
; 1.339  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.605      ;
; 1.356  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.622      ;
; 1.369  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.635      ;
; 1.383  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.649      ;
; 1.409  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.675      ;
; 1.410  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.676      ;
; 1.440  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.706      ;
; 1.454  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.720      ;
; 1.480  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.746      ;
; 1.481  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.747      ;
; 1.494  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.760      ;
; 1.511  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.777      ;
; 1.521  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.787      ;
; 1.552  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.552  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.552  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.552  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.552  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.552  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.552  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.552  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.552  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.818      ;
; 1.565  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.831      ;
; 1.570  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.836      ;
; 1.582  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.848      ;
; 1.604  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.870      ;
; 1.639  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.905      ;
; 1.710  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.976      ;
; 1.711  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.977      ;
; 1.741  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.007      ;
; 1.782  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.048      ;
; 1.812  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.078      ;
; 1.832  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.098      ;
; 1.832  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.098      ;
; 1.832  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.098      ;
; 1.832  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.098      ;
; 1.832  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.098      ;
; 1.832  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.098      ;
; 1.907  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.173      ;
; 1.927  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.193      ;
; 1.927  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.193      ;
; 1.927  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.193      ;
; 1.927  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.193      ;
; 1.927  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.193      ;
; 1.927  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.193      ;
; 1.927  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.193      ;
; 1.950  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.216      ;
; 1.978  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.244      ;
; 2.077  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.343      ;
; 2.137  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.403      ;
; 2.208  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.474      ;
; 2.215  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.481      ;
; 2.365  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 2.631      ;
; 2.937  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.203      ;
; 2.937  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.203      ;
; 2.937  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.203      ;
; 2.937  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.203      ;
; 2.937  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.203      ;
; 3.497  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.763      ;
; 3.497  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.763      ;
; 3.497  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.763      ;
; 3.497  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 3.763      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                                             ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.391 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.657      ;
; 0.540 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.806      ;
; 0.544 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.810      ;
; 0.545 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.811      ;
; 0.805 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.071      ;
; 0.857 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.123      ;
; 0.857 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 1.123      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.657      ;
; 0.546 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.812      ;
; 0.546 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.812      ;
; 0.551 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.817      ;
; 0.581 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.847      ;
; 0.603 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.869      ;
; 0.604 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.870      ;
; 0.606 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.872      ;
; 0.611 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.877      ;
; 0.694 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 0.963      ;
; 0.695 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 0.963      ;
; 0.752 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.018      ;
; 0.801 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.067      ;
; 0.804 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.070      ;
; 0.805 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.071      ;
; 0.825 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.091      ;
; 0.829 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.095      ;
; 0.833 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.100      ;
; 0.837 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.103      ;
; 0.857 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.123      ;
; 0.862 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.128      ;
; 0.872 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.138      ;
; 0.874 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.140      ;
; 0.874 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.140      ;
; 0.880 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.146      ;
; 0.880 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.146      ;
; 0.884 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.150      ;
; 0.885 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.151      ;
; 0.887 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.153      ;
; 0.941 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.207      ;
; 0.963 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.232      ;
; 0.969 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.235      ;
; 0.989 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.254      ;
; 0.989 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.255      ;
; 1.006 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.272      ;
; 1.011 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.002     ; 1.275      ;
; 1.016 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.282      ;
; 1.019 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.285      ;
; 1.033 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.298      ;
; 1.034 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.299      ;
; 1.041 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.308      ;
; 1.046 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.312      ;
; 1.056 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.322      ;
; 1.073 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.341      ;
; 1.076 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.344      ;
; 1.077 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.345      ;
; 1.078 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.344      ;
; 1.083 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.349      ;
; 1.103 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.372      ;
; 1.103 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.372      ;
; 1.104 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.372      ;
; 1.105 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.373      ;
; 1.107 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.375      ;
; 1.112 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.381      ;
; 1.113 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.381      ;
; 1.114 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.002      ; 1.382      ;
; 1.116 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.382      ;
; 1.124 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.003      ; 1.393      ;
; 1.137 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.403      ;
; 1.139 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.405      ;
; 1.141 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.407      ;
; 1.148 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.413      ;
; 1.151 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.417      ;
; 1.191 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.456      ;
; 1.195 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.461      ;
; 1.205 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.470      ;
; 1.205 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.470      ;
; 1.205 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.470      ;
; 1.205 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.470      ;
; 1.205 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.470      ;
; 1.205 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.470      ;
; 1.208 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.474      ;
; 1.212 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.478      ;
; 1.228 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.494      ;
; 1.231 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.497      ;
; 1.240 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.506      ;
; 1.249 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.514      ;
; 1.250 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 1.517      ;
; 1.251 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.516      ;
; 1.252 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.518      ;
; 1.256 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.522      ;
; 1.257 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.523      ;
; 1.258 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.524      ;
; 1.258 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.524      ;
; 1.260 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.526      ;
; 1.262 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.528      ;
; 1.263 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 1.529      ;
; 1.265 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.530      ;
; 1.265 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.530      ;
; 1.265 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.530      ;
; 1.265 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 1.530      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                           ; Launch Clock                                                                         ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.657      ;
; 0.497 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.416      ; 1.179      ;
; 0.515 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.416      ; 1.197      ;
; 0.550 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.816      ;
; 0.703 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.969      ;
; 0.833 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.100      ;
; 0.838 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.104      ;
; 0.865 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.131      ;
; 0.866 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.132      ;
; 0.867 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.133      ;
; 0.867 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.133      ;
; 0.918 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.271      ; 1.455      ;
; 0.937 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.271      ; 1.474      ;
; 0.982 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.248      ;
; 0.990 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.256      ;
; 1.018 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.001      ; 1.285      ;
; 1.041 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.307      ;
; 1.082 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.348      ;
; 1.092 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.358      ;
; 1.124 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.001      ; 1.391      ;
; 1.177 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.443      ;
; 1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.478      ;
; 1.257 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.001      ; 1.524      ;
; 1.266 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.532      ;
; 1.283 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.549      ;
; 1.289 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.555      ;
; 1.365 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 1.631      ;
; 1.394 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.001      ; 1.661      ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.657      ;
; 0.804 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.070      ;
; 0.808 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.074      ;
; 0.813 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.080      ;
; 0.816 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.082      ;
; 0.821 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.088      ;
; 0.830 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.096      ;
; 0.842 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.108      ;
; 0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.112      ;
; 0.852 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.118      ;
; 0.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.119      ;
; 0.853 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.119      ;
; 0.859 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.125      ;
; 0.860 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.126      ;
; 0.860 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.126      ;
; 1.024 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.290      ;
; 1.187 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.453      ;
; 1.191 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.457      ;
; 1.197 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.463      ;
; 1.199 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.465      ;
; 1.204 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.470      ;
; 1.204 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.470      ;
; 1.205 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.471      ;
; 1.228 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.494      ;
; 1.229 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.495      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.416     ; 1.080      ;
; 1.231 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.498      ;
; 1.238 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.504      ;
; 1.239 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.505      ;
; 1.245 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.511      ;
; 1.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.512      ;
; 1.246 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.512      ;
; 1.258 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.524      ;
; 1.262 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.528      ;
; 1.268 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.534      ;
; 1.275 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.541      ;
; 1.275 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.541      ;
; 1.276 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.542      ;
; 1.282 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 1.555      ;
; 1.288 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.554      ;
; 1.299 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.565      ;
; 1.303 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.569      ;
; 1.305 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.571      ;
; 1.309 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.575      ;
; 1.310 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.576      ;
; 1.316 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.582      ;
; 1.317 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.583      ;
; 1.317 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.583      ;
; 1.329 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.595      ;
; 1.333 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.599      ;
; 1.336 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 1.609      ;
; 1.346 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.612      ;
; 1.346 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.612      ;
; 1.347 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.613      ;
; 1.353 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 1.626      ;
; 1.359 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.625      ;
; 1.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.642      ;
; 1.381 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.647      ;
; 1.387 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.653      ;
; 1.388 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.654      ;
; 1.388 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.654      ;
; 1.388 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.654      ;
; 1.390 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.656      ;
; 1.400 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.666      ;
; 1.404 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.670      ;
; 1.407 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 1.680      ;
; 1.407 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 1.680      ;
; 1.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.676      ;
; 1.417 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.683      ;
; 1.418 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.684      ;
; 1.424 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 1.697      ;
; 1.430 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.696      ;
; 1.447 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.713      ;
; 1.452 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.718      ;
; 1.458 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.724      ;
; 1.458 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.724      ;
; 1.459 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.725      ;
; 1.459 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.725      ;
; 1.461 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.727      ;
; 1.462 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.728      ;
; 1.471 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 1.737      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.657      ;
; 0.551 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.817      ;
; 0.805 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.071      ;
; 0.810 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.076      ;
; 0.813 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.079      ;
; 0.818 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.084      ;
; 0.822 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.088      ;
; 0.825 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.091      ;
; 0.839 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.107      ;
; 0.846 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.114      ;
; 0.850 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.116      ;
; 0.949 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.215      ;
; 0.950 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.216      ;
; 0.986 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.252      ;
; 0.995 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.261      ;
; 0.998 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.264      ;
; 0.998 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.264      ;
; 0.999 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.265      ;
; 1.001 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.267      ;
; 1.011 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.284      ;
; 1.033 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.299      ;
; 1.188 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.454      ;
; 1.188 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.454      ;
; 1.193 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.459      ;
; 1.196 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.462      ;
; 1.205 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.471      ;
; 1.208 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.474      ;
; 1.209 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.475      ;
; 1.227 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.493      ;
; 1.227 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.493      ;
; 1.232 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.498      ;
; 1.232 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.498      ;
; 1.233 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.499      ;
; 1.234 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.500      ;
; 1.236 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.502      ;
; 1.255 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.521      ;
; 1.259 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.525      ;
; 1.264 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.530      ;
; 1.267 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.533      ;
; 1.279 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.545      ;
; 1.286 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.559      ;
; 1.291 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.564      ;
; 1.298 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.564      ;
; 1.298 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.564      ;
; 1.303 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.569      ;
; 1.304 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; -0.007     ; 1.563      ;
; 1.304 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.570      ;
; 1.305 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.571      ;
; 1.307 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.573      ;
; 1.330 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.596      ;
; 1.335 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.601      ;
; 1.338 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.604      ;
; 1.344 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.617      ;
; 1.357 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.630      ;
; 1.369 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.635      ;
; 1.374 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.640      ;
; 1.375 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.641      ;
; 1.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.642      ;
; 1.378 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.644      ;
; 1.381 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.647      ;
; 1.391 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.657      ;
; 1.395 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.661      ;
; 1.401 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.667      ;
; 1.406 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.672      ;
; 1.409 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.675      ;
; 1.415 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.688      ;
; 1.418 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.691      ;
; 1.422 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.688      ;
; 1.428 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.701      ;
; 1.435 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.701      ;
; 1.440 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.706      ;
; 1.445 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.711      ;
; 1.446 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.712      ;
; 1.447 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.713      ;
; 1.449 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.715      ;
; 1.457 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.723      ;
; 1.462 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.728      ;
; 1.466 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.732      ;
; 1.472 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.738      ;
; 1.475 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.741      ;
; 1.477 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.743      ;
; 1.477 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.743      ;
; 1.486 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.759      ;
; 1.489 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.762      ;
; 1.497 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; -0.269     ; 1.494      ;
; 1.499 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.772      ;
; 1.508 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 1.781      ;
; 1.511 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 1.777      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                   ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; VGA_Controller:u1|oVGA_V_SYNC    ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; VGA_Controller:u1|oCoord_X[0]    ; VGA_Controller:u1|oAddress[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.532 ; VGA_Controller:u1|H_Cont[9]      ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.642 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|oCoord_X[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.908      ;
; 0.683 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|oCoord_X[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.950      ;
; 0.805 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.071      ;
; 0.809 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.812 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.812 ; VGA_Controller:u1|V_Cont[8]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.078      ;
; 0.839 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.844 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.111      ;
; 0.848 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.115      ;
; 0.861 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.127      ;
; 0.863 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.129      ;
; 0.865 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.131      ;
; 0.868 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.134      ;
; 0.868 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.134      ;
; 0.879 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.146      ;
; 0.953 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|oCoord_Y[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.004     ; 1.215      ;
; 0.961 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|oCoord_X[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.228      ;
; 1.019 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|oCoord_X[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.286      ;
; 1.019 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.286      ;
; 1.020 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.287      ;
; 1.028 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|oCoord_X[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.295      ;
; 1.032 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|oCoord_X[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.032 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.298      ;
; 1.056 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.322      ;
; 1.056 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.322      ;
; 1.056 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.322      ;
; 1.056 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.322      ;
; 1.056 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.322      ;
; 1.191 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|oCoord_X[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.457      ;
; 1.195 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.461      ;
; 1.195 ; VGA_Controller:u1|V_Cont[8]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.461      ;
; 1.212 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.478      ;
; 1.222 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.488      ;
; 1.227 ; VGA_Controller:u1|Cur_Color_B[9] ; VGA_Controller:u1|B_B[9]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.009     ; 1.484      ;
; 1.231 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|oCoord_Y[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.008      ; 1.505      ;
; 1.235 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.501      ;
; 1.243 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.508      ;
; 1.247 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.513      ;
; 1.249 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.515      ;
; 1.252 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.517      ;
; 1.252 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.517      ;
; 1.252 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.517      ;
; 1.252 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.517      ;
; 1.252 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.517      ;
; 1.254 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.520      ;
; 1.254 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.520      ;
; 1.262 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|oCoord_X[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.528      ;
; 1.266 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.284 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.550      ;
; 1.293 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.559      ;
; 1.302 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.568      ;
; 1.305 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.571      ;
; 1.318 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.584      ;
; 1.319 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.585      ;
; 1.320 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.586      ;
; 1.325 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.591      ;
; 1.332 ; VGA_Controller:u1|oCoord_X[0]    ; VGA_Controller:u1|oAddress[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.013     ; 1.585      ;
; 1.333 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|oCoord_X[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.599      ;
; 1.337 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.603      ;
; 1.348 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.348 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.348 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.348 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.348 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.348 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.348 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.614      ;
; 1.348 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.613      ;
; 1.364 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.630      ;
; 1.373 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.639      ;
; 1.384 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.649      ;
; 1.390 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.656      ;
; 1.402 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.669      ;
; 1.402 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.669      ;
; 1.404 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.670      ;
; 1.413 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.679      ;
; 1.418 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|oCoord_X[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.684      ;
; 1.426 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.692      ;
; 1.439 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|oCoord_X[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.706      ;
; 1.442 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|oCoord_X[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.709      ;
; 1.447 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.713      ;
; 1.461 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.727      ;
; 1.466 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|oCoord_X[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.733      ;
; 1.468 ; VGA_Controller:u1|oCoord_X[4]    ; VGA_Controller:u1|oAddress[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.013     ; 1.721      ;
; 1.473 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.740      ;
; 1.475 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.741      ;
; 1.484 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.750      ;
; 1.484 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.750      ;
; 1.489 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.755      ;
; 1.507 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 1.772      ;
; 1.510 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|oCoord_X[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.777      ;
; 1.512 ; VGA_Controller:u1|oCoord_X[2]    ; VGA_Controller:u1|oAddress[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.010     ; 1.768      ;
; 1.513 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|oCoord_X[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 1.780      ;
; 1.518 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.784      ;
; 1.522 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.788      ;
; 1.522 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.788      ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                              ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.513 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[2]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[2] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.779      ;
; 0.517 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[0]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[0] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.783      ;
; 0.667 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[1]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[1] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.933      ;
; 0.708 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[3]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[3] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.974      ;
; 0.841 ; VGA_OSD_RAM:u2|ADDR_d[2]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[2]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.001     ; 1.106      ;
; 1.110 ; VGA_OSD_RAM:u2|ADDR_d[0]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[0]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.025      ; 1.401      ;
; 1.113 ; VGA_OSD_RAM:u2|ADDR_dd[2]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.025      ; 1.404      ;
; 1.191 ; VGA_OSD_RAM:u2|ADDR_d[1]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[1]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.009      ; 1.466      ;
; 1.878 ; VGA_OSD_RAM:u2|ADDR_dd[0]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 2.144      ;
; 1.895 ; VGA_OSD_RAM:u2|ADDR_dd[1]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.038      ; 2.199      ;
; 2.508 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[3]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.010     ; 2.764      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg0   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg1   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg2   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg3   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg4   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg5   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg6   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg7   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg8   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg9   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg10  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg11  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
; 2.895 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a45        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.026     ; 3.103      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AUDIO_DAC:u4|LRCK_1X'                                                                                                            ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.557 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.823      ;
; 0.813 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.079      ;
; 0.821 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.087      ;
; 0.864 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.130      ;
; 0.868 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.134      ;
; 1.038 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.304      ;
; 1.196 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.462      ;
; 1.204 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.470      ;
; 1.250 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.516      ;
; 1.254 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.520      ;
; 1.267 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.533      ;
; 1.275 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.541      ;
; 1.321 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.587      ;
; 1.338 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.604      ;
; 1.346 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.612      ;
; 1.392 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.658      ;
; 1.409 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.675      ;
; 1.417 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.683      ;
; 1.424 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.690      ;
; 1.485 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.751      ;
; 1.495 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.761      ;
; 1.504 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.770      ;
; 1.504 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.770      ;
; 1.504 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.770      ;
; 1.504 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.770      ;
; 1.526 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.792      ;
; 1.526 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.792      ;
; 1.526 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.792      ;
; 1.526 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.792      ;
; 1.526 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.792      ;
; 1.605 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.871      ;
; 1.605 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.871      ;
; 1.720 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.986      ;
; 1.833 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.099      ;
; 1.833 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.099      ;
; 1.833 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 2.099      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.570     ; 1.795      ;
; -3.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.570     ; 1.795      ;
; -3.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.570     ; 1.795      ;
; -3.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.570     ; 1.795      ;
; -3.327 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.570     ; 1.795      ;
; -3.326 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.579     ; 1.785      ;
; -3.326 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.579     ; 1.785      ;
; -3.326 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.579     ; 1.785      ;
; -3.326 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.579     ; 1.785      ;
; -3.326 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.579     ; 1.785      ;
; -3.326 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.579     ; 1.785      ;
; -3.326 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.579     ; 1.785      ;
; -3.326 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.579     ; 1.785      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.557     ; 1.806      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.557     ; 1.806      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.557     ; 1.806      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.557     ; 1.806      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.557     ; 1.806      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.557     ; 1.806      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.557     ; 1.806      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.557     ; 1.806      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.557     ; 1.806      ;
; -3.318 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.556     ; 1.800      ;
; -3.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.565     ; 1.746      ;
; -3.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.565     ; 1.746      ;
; -3.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.565     ; 1.746      ;
; -3.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.565     ; 1.746      ;
; -3.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.565     ; 1.746      ;
; -3.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.565     ; 1.746      ;
; -3.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.565     ; 1.746      ;
; -3.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.565     ; 1.746      ;
; -3.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.565     ; 1.746      ;
; -3.273 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.565     ; 1.746      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[15]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[18]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[17]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[16]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[14]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[13]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[12]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[11]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[10]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.042 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.566     ; 1.514      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
; -3.038 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.569     ; 1.507      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[2]'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; -3.327 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[1] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.570     ; 1.795      ;
; -3.326 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[1]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.579     ; 1.785      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[0]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.557     ; 1.806      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[2] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.557     ; 1.806      ;
; -3.325 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oBlue[9]   ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.557     ; 1.806      ;
; -3.318 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[2]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.556     ; 1.800      ;
; -3.317 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[0] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.532     ; 1.823      ;
; -3.317 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oRed[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -1.532     ; 1.823      ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                 ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X        ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[0]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[1]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[2]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
; -2.848 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|oAUD_BCK       ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -1.569     ; 1.320      ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u4|LRCK_1X'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; 0.065 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.331      ; 1.802      ;
; 0.065 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.331      ; 1.802      ;
; 0.065 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.331      ; 1.802      ;
; 0.065 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[4] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.331      ; 1.802      ;
; 0.065 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[5] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.331      ; 1.802      ;
; 0.065 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 1.331      ; 1.802      ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.311 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 1.597      ; 1.822      ;
; 0.311 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 1.597      ; 1.822      ;
; 0.311 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 1.597      ; 1.822      ;
; 0.311 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 1.597      ; 1.822      ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.459 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 1.597      ; 1.822      ;
; 0.459 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 1.597      ; 1.822      ;
; 0.459 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 1.597      ; 1.822      ;
; 0.459 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 1.597      ; 1.822      ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'AUDIO_DAC:u4|LRCK_1X'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; 0.705 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.331      ; 1.802      ;
; 0.705 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.331      ; 1.802      ;
; 0.705 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.331      ; 1.802      ;
; 0.705 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[4] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.331      ; 1.802      ;
; 0.705 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[5] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.331      ; 1.802      ;
; 0.705 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 1.331      ; 1.802      ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                 ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X        ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[0]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[1]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[2]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
; 2.623 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|oAUD_BCK       ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -1.569     ; 1.320      ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.810 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.569     ; 1.507      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[15]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[18]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[17]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[16]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[14]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[13]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[12]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[11]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[10]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 2.814 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.566     ; 1.514      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.565     ; 1.746      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.565     ; 1.746      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.565     ; 1.746      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.565     ; 1.746      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.565     ; 1.746      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.565     ; 1.746      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.565     ; 1.746      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.565     ; 1.746      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.565     ; 1.746      ;
; 3.045 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.565     ; 1.746      ;
; 3.090 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.556     ; 1.800      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.557     ; 1.806      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.557     ; 1.806      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.557     ; 1.806      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.557     ; 1.806      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.557     ; 1.806      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.557     ; 1.806      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.557     ; 1.806      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.557     ; 1.806      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.557     ; 1.806      ;
; 3.098 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.579     ; 1.785      ;
; 3.098 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.579     ; 1.785      ;
; 3.098 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.579     ; 1.785      ;
; 3.098 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.579     ; 1.785      ;
; 3.098 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.579     ; 1.785      ;
; 3.098 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.579     ; 1.785      ;
; 3.098 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.579     ; 1.785      ;
; 3.098 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.579     ; 1.785      ;
; 3.099 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.570     ; 1.795      ;
; 3.099 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.570     ; 1.795      ;
; 3.099 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.570     ; 1.795      ;
; 3.099 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.570     ; 1.795      ;
; 3.099 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.570     ; 1.795      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[2]'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.089 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[0] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.532     ; 1.823      ;
; 3.089 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oRed[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.532     ; 1.823      ;
; 3.090 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[2]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.556     ; 1.800      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[0]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.557     ; 1.806      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[2] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.557     ; 1.806      ;
; 3.097 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oBlue[9]   ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.557     ; 1.806      ;
; 3.098 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[1]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.579     ; 1.785      ;
; 3.099 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[1] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -1.570     ; 1.795      ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_50'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; audio_o                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; audio_o                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; cnt_beat[0]                       ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iCLK_28'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_28 ; Rise       ; iCLK_28                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_DEV       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_DEV       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mACT            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mACT            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mCLK            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mCLK            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|PROGRAM_TR_r|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|PROGRAM_TR_r|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[0]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[0]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[1]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[1]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[2]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[2]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[3]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[3]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[4]|clk                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[5]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[5]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[6]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[6]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[7]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[7]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[8]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[8]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[9]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[9]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]|regout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]|regout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|outclk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|outclk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|end_read|clk                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|end_read|clk                                                             ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|FAIL|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|FAIL|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|PROG|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|PROG|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|READ|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|READ|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[0]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[0]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[1]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[1]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[2]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[2]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[3]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[3]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|outclk                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u4|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AUDIO_DAC:u4|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0                      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0                      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a1                      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a1                      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg6  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'iTD1_CLK27'                                                                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout               ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout               ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; iTD1_CLK27 ; Rise       ; iTD1_CLK27                       ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[0]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[1]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[2]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X                       ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[0]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[1]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[2]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[3]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[4]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[5]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[6]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[7]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[8]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|oAUD_BCK                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[0]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[1]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[2]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X                       ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[0]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[1]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[2]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[3]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[4]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[5]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[6]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[7]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[8]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|oAUD_BCK                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 2.867   ; 2.867   ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 4.000   ; 4.000   ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; 5.034   ; 5.034   ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; 8.262   ; 8.262   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; 8.262   ; 8.262   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; 7.690   ; 7.690   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; 7.355   ; 7.355   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; 6.534   ; 6.534   ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; 384.609 ; 384.609 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; 335.930 ; 335.930 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; 384.609 ; 384.609 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; 384.940 ; 384.940 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; 341.445 ; 341.445 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; 384.940 ; 384.940 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                               ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -2.245 ; -2.245 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -3.770 ; -3.770 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; -3.046 ; -3.046 ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; -6.304 ; -6.304 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; -8.032 ; -8.032 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; -7.460 ; -7.460 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; -7.125 ; -7.125 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; -6.304 ; -6.304 ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; -4.550 ; -4.550 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; -4.550 ; -4.550 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; -4.736 ; -4.736 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; -4.641 ; -4.641 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; -5.055 ; -5.055 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; -4.641 ; -4.641 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 5.612  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 5.877  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 5.612  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 5.877  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 15.366 ; 15.366 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 4.721  ;        ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;        ; 4.721  ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 15.175 ; 15.175 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.755  ; 7.755  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.691  ; 9.691  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.681  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 8.837  ; 8.837  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 7.707  ; 7.707  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 7.940  ; 7.940  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 8.001  ; 8.001  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 8.279  ; 8.279  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 8.515  ; 8.515  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 8.308  ; 8.308  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 8.163  ; 8.163  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 8.837  ; 8.837  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 7.734  ; 7.734  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 8.093  ; 8.093  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 8.093  ; 8.093  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 8.011  ; 8.011  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 8.357  ; 8.357  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 8.430  ; 8.430  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 8.382  ; 8.382  ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 8.025  ; 8.025  ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 9.495  ; 9.495  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 8.790  ; 8.790  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 8.763  ; 8.763  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 9.395  ; 9.395  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 9.326  ; 9.326  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 8.790  ; 8.790  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 9.324  ; 9.324  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 9.495  ; 9.495  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 9.002  ; 9.002  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 9.220  ; 9.220  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 9.109  ; 9.109  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 9.028  ; 9.028  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 8.572  ; 8.572  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 8.669  ; 8.669  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 8.623  ; 8.623  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 8.639  ; 8.639  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 8.360  ; 8.360  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 8.153  ; 8.153  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 8.808  ; 8.808  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 8.327  ; 8.327  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 8.180  ; 8.180  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 8.150  ; 8.150  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 9.046  ; 9.046  ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 7.390  ; 7.390  ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 7.023  ; 7.023  ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 7.401  ; 7.401  ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 28.012 ; 28.012 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 27.665 ; 27.665 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 27.102 ; 27.102 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 27.624 ; 27.624 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 28.012 ; 28.012 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 27.116 ; 27.116 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 26.968 ; 26.968 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 27.089 ; 27.089 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 26.174 ; 26.174 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 26.174 ; 26.174 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 25.469 ; 25.469 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 25.908 ; 25.908 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 25.698 ; 25.698 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 25.941 ; 25.941 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 26.156 ; 26.156 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 26.131 ; 26.131 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 23.168 ; 23.168 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 23.168 ; 23.168 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 22.059 ; 22.059 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 22.770 ; 22.770 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 22.771 ; 22.771 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 20.749 ; 20.749 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 20.496 ; 20.496 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 20.966 ; 20.966 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 9.570  ; 9.570  ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 6.066  ; 6.066  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 4.929  ; 4.929  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 4.906  ; 4.906  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 4.939  ; 4.939  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 4.941  ; 4.941  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 4.930  ; 4.930  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 4.946  ; 4.946  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 4.950  ; 4.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 4.955  ; 4.955  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 4.942  ; 4.942  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 6.066  ; 6.066  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 8.461  ; 8.461  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 3.946  ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 5.659  ; 5.659  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 5.659  ; 5.659  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 5.431  ; 5.431  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 5.425  ; 5.425  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 5.407  ; 5.407  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 5.190  ; 5.190  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 5.192  ; 5.192  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 4.935  ; 4.935  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 5.163  ; 5.163  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 6.130  ; 6.130  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 5.393  ; 5.393  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 4.943  ; 4.943  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 5.393  ; 5.393  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 5.142  ; 5.142  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 5.153  ; 5.153  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 5.391  ; 5.391  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 5.389  ; 5.389  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 4.905  ; 4.905  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 4.945  ; 4.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 4.904  ; 4.904  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 6.560  ; 6.560  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;        ; 3.946  ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 3.939  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;        ; 3.939  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                   ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 5.612  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 5.877  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 5.612  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 5.877  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 9.855  ; 9.855  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 4.721  ;        ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;        ; 4.721  ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 12.532 ; 12.532 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.755  ; 7.755  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.979  ; 6.681  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.681  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 7.259  ; 7.259  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 7.259  ; 7.259  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 7.658  ; 7.658  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 7.553  ; 7.553  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 7.997  ; 7.997  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 8.242  ; 8.242  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 8.035  ; 8.035  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 7.833  ; 7.833  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 8.047  ; 8.047  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 7.666  ; 7.666  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 8.025  ; 8.025  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 8.025  ; 8.025  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 7.943  ; 7.943  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 8.289  ; 8.289  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 8.362  ; 8.362  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 8.314  ; 8.314  ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 7.957  ; 7.957  ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 7.590  ; 7.590  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 7.844  ; 7.844  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 8.024  ; 8.024  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 8.047  ; 8.047  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 8.211  ; 8.211  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 7.846  ; 7.846  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 8.465  ; 8.465  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 8.347  ; 8.347  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 8.469  ; 8.469  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 7.666  ; 7.666  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 7.987  ; 7.987  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 8.091  ; 8.091  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 7.980  ; 7.980  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 8.017  ; 8.017  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 8.270  ; 8.270  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 8.301  ; 8.301  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 8.068  ; 8.068  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 7.778  ; 7.778  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 8.424  ; 8.424  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 7.940  ; 7.940  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 7.601  ; 7.601  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 7.590  ; 7.590  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 8.394  ; 8.394  ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 7.233  ; 7.233  ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 7.023  ; 7.023  ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 7.246  ; 7.246  ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 9.741  ; 9.741  ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 10.449 ; 10.449 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 10.593 ; 10.593 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 10.454 ; 10.454 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 10.795 ; 10.795 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 9.858  ; 9.858  ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 9.741  ; 9.741  ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 10.489 ; 10.489 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 11.610 ; 11.610 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 12.320 ; 12.320 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 11.610 ; 11.610 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 12.053 ; 12.053 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 11.847 ; 11.847 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 12.076 ; 12.076 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 12.319 ; 12.319 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 12.291 ; 12.291 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 11.753 ; 11.753 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 13.362 ; 13.362 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 12.745 ; 12.745 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 14.206 ; 14.206 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 14.104 ; 14.104 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 11.953 ; 11.953 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 11.753 ; 11.753 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 12.223 ; 12.223 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 9.570  ; 9.570  ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 4.906  ; 4.906  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 4.929  ; 4.929  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 4.906  ; 4.906  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 4.939  ; 4.939  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 4.941  ; 4.941  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 4.930  ; 4.930  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 4.946  ; 4.946  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 4.950  ; 4.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 4.955  ; 4.955  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 4.942  ; 4.942  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 6.066  ; 6.066  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 7.642  ; 7.642  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 3.946  ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 5.659  ; 5.659  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 5.431  ; 5.431  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 5.425  ; 5.425  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 5.407  ; 5.407  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 5.190  ; 5.190  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 5.192  ; 5.192  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 4.935  ; 4.935  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 5.163  ; 5.163  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 6.130  ; 6.130  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 4.904  ; 4.904  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 4.943  ; 4.943  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 5.393  ; 5.393  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 5.142  ; 5.142  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 5.153  ; 5.153  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 5.391  ; 5.391  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 5.389  ; 5.389  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 4.905  ; 4.905  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 4.945  ; 4.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 4.904  ; 4.904  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 6.560  ; 6.560  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;        ; 3.946  ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 3.939  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;        ; 3.939  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------+
; Propagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; beat_i[0]  ; beat_o[0]    ; 10.605 ;    ;    ; 10.605 ;
; beat_i[1]  ; beat_o[1]    ; 10.504 ;    ;    ; 10.504 ;
; beat_i[2]  ; beat_o[2]    ; 10.517 ;    ;    ; 10.517 ;
; beat_i[3]  ; beat_o[3]    ; 10.462 ;    ;    ; 10.462 ;
; iSW[17]    ; oAUD_DACDAT  ; 12.286 ;    ;    ; 12.286 ;
; iSW[17]    ; switch_led_o ; 10.835 ;    ;    ; 10.835 ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------+
; Minimum Propagation Delay                             ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; beat_i[0]  ; beat_o[0]    ; 10.605 ;    ;    ; 10.605 ;
; beat_i[1]  ; beat_o[1]    ; 10.504 ;    ;    ; 10.504 ;
; beat_i[2]  ; beat_o[2]    ; 10.517 ;    ;    ; 10.517 ;
; beat_i[3]  ; beat_o[3]    ; 10.462 ;    ;    ; 10.462 ;
; iSW[17]    ; oAUD_DACDAT  ; 12.286 ;    ;    ; 12.286 ;
; iSW[17]    ; switch_led_o ; 10.835 ;    ;    ; 10.835 ;
+------------+--------------+--------+----+----+--------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 7.630 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 7.677 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 7.630 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 8.036 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 8.036 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 8.287 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 8.360 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 8.320 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 8.300 ;      ; Rise       ; iCLK_28         ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 7.562 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 7.609 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 7.562 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 7.968 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 7.968 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 8.219 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 8.292 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 8.252 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 8.232 ;      ; Rise       ; iCLK_28         ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 7.630     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 7.677     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 7.630     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 8.036     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 8.036     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 8.287     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 8.360     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 8.320     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 8.300     ;           ; Rise       ; iCLK_28         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 7.562     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 7.609     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 7.562     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 7.968     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 7.968     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 8.219     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 8.292     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 8.252     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 8.232     ;           ; Rise       ; iCLK_28         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                                                        ;
+--------------------------------------------------------------------------------------+----------+---------------+
; Clock                                                                                ; Slack    ; End Point TNS ;
+--------------------------------------------------------------------------------------+----------+---------------+
; iCLK_50                                                                              ; -171.333 ; -7234.406     ;
; iCLK_28                                                                              ; -1.248   ; -53.305       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -1.161   ; -25.161       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -0.904   ; -17.938       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -0.548   ; -14.935       ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; 0.000    ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 0.253    ; 0.000         ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; 0.497    ; 0.000         ;
; p1|altpll_component|pll|clk[1]                                                       ; 0.605    ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 9.208    ; 0.000         ;
; p1|altpll_component|pll|clk[2]                                                       ; 26.420   ; 0.000         ;
+--------------------------------------------------------------------------------------+----------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                                                       ;
+--------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------+--------+---------------+
; iCLK_28                                                                              ; -1.688 ; -40.671       ;
; iCLK_50                                                                              ; -1.650 ; -1.650        ;
; p1|altpll_component|pll|clk[1]                                                       ; -0.720 ; -1.440        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; 0.215  ; 0.000         ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 0.215  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 0.215  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.215  ; 0.000         ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 0.215  ; 0.000         ;
; p1|altpll_component|pll|clk[2]                                                       ; 0.236  ; 0.000         ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; 0.260  ; 0.000         ;
+--------------------------------------------------------------------------------------+--------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -1.845 ; -111.610      ;
; p1|altpll_component|pll|clk[2] ; -1.845 ; -14.654       ;
; p1|altpll_component|pll|clk[1] ; -1.620 ; -22.680       ;
; AUDIO_DAC:u4|LRCK_1X           ; 0.210  ; 0.000         ;
; AUDIO_DAC:u4|oAUD_BCK          ; 0.377  ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; AUDIO_DAC:u4|oAUD_BCK          ; 0.503 ; 0.000         ;
; AUDIO_DAC:u4|LRCK_1X           ; 0.670 ; 0.000         ;
; p1|altpll_component|pll|clk[1] ; 1.505 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 1.589 ; 0.000         ;
; p1|altpll_component|pll|clk[2] ; 1.708 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                                                        ;
+--------------------------------------------------------------------------------------+--------+---------------+
; Clock                                                                                ; Slack  ; End Point TNS ;
+--------------------------------------------------------------------------------------+--------+---------------+
; iCLK_50                                                                              ; -1.380 ; -180.380      ;
; iCLK_28                                                                              ; -1.380 ; -85.380       ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -0.500 ; -56.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -0.500 ; -28.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -0.500 ; -23.000       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; -0.500 ; -7.000        ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; -0.500 ; -6.000        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; -0.500 ; -4.000        ;
; p1|altpll_component|pll|clk[2]                                                       ; 17.714 ; 0.000         ;
; iTD1_CLK27                                                                           ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0]                                                       ; 18.841 ; 0.000         ;
; p1|altpll_component|pll|clk[1]                                                       ; 26.777 ; 0.000         ;
+--------------------------------------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_50'                                                                                ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; -171.333 ; cnt_btn[0]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 172.292    ;
; -171.302 ; cnt_btn[1]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 172.261    ;
; -171.268 ; cnt_btn[2]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 172.227    ;
; -171.246 ; cnt_btn[3]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 172.205    ;
; -171.199 ; cnt_btn[4]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 172.158    ;
; -171.177 ; cnt_btn[5]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 172.136    ;
; -171.142 ; cnt_btn[6]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 172.101    ;
; -171.090 ; cnt_btn[7]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 172.049    ;
; -171.012 ; cnt_btn[8]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 171.971    ;
; -170.964 ; cnt_btn[9]  ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 171.923    ;
; -170.942 ; cnt_btn[10] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 171.901    ;
; -170.894 ; cnt_btn[11] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 171.853    ;
; -170.873 ; cnt_btn[12] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 171.832    ;
; -170.825 ; cnt_btn[13] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 171.784    ;
; -170.790 ; cnt_btn[14] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 171.749    ;
; -170.750 ; cnt_btn[15] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.073     ; 171.709    ;
; -170.664 ; cnt_btn[16] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.621    ;
; -170.633 ; cnt_btn[17] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.590    ;
; -170.599 ; cnt_btn[18] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.556    ;
; -170.577 ; cnt_btn[19] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.534    ;
; -170.530 ; cnt_btn[20] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.487    ;
; -170.508 ; cnt_btn[21] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.465    ;
; -170.473 ; cnt_btn[22] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.430    ;
; -170.421 ; cnt_btn[23] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.378    ;
; -170.343 ; cnt_btn[24] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.300    ;
; -170.295 ; cnt_btn[25] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.252    ;
; -170.273 ; cnt_btn[26] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.230    ;
; -170.225 ; cnt_btn[27] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.182    ;
; -170.204 ; cnt_btn[28] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.161    ;
; -170.156 ; cnt_btn[29] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.113    ;
; -170.121 ; cnt_btn[30] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 171.078    ;
; -169.865 ; cnt_btn[31] ; audio_o     ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.075     ; 170.822    ;
; -169.514 ; cnt_btn[0]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.476    ;
; -169.483 ; cnt_btn[1]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.445    ;
; -169.449 ; cnt_btn[2]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.411    ;
; -169.445 ; cnt_btn[0]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.407    ;
; -169.445 ; cnt_btn[0]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.407    ;
; -169.445 ; cnt_btn[0]  ; cnt_bpm[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.407    ;
; -169.444 ; cnt_btn[0]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.406    ;
; -169.444 ; cnt_btn[0]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.406    ;
; -169.442 ; cnt_btn[0]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.404    ;
; -169.442 ; cnt_btn[0]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.404    ;
; -169.439 ; cnt_btn[0]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.401    ;
; -169.436 ; cnt_btn[0]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.398    ;
; -169.433 ; cnt_btn[0]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.395    ;
; -169.433 ; cnt_btn[0]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.395    ;
; -169.433 ; cnt_btn[0]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.395    ;
; -169.427 ; cnt_btn[3]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.389    ;
; -169.414 ; cnt_btn[1]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.376    ;
; -169.414 ; cnt_btn[1]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.376    ;
; -169.414 ; cnt_btn[1]  ; cnt_bpm[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.376    ;
; -169.413 ; cnt_btn[1]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.375    ;
; -169.413 ; cnt_btn[1]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.375    ;
; -169.411 ; cnt_btn[1]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.373    ;
; -169.411 ; cnt_btn[1]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.373    ;
; -169.410 ; cnt_btn[0]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.372    ;
; -169.408 ; cnt_btn[1]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.370    ;
; -169.405 ; cnt_btn[1]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.367    ;
; -169.402 ; cnt_btn[1]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.364    ;
; -169.402 ; cnt_btn[1]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.364    ;
; -169.402 ; cnt_btn[1]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.364    ;
; -169.380 ; cnt_btn[4]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.342    ;
; -169.380 ; cnt_btn[2]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.342    ;
; -169.380 ; cnt_btn[2]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.342    ;
; -169.380 ; cnt_btn[2]  ; cnt_bpm[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.342    ;
; -169.379 ; cnt_btn[2]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.341    ;
; -169.379 ; cnt_btn[2]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.341    ;
; -169.379 ; cnt_btn[1]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.341    ;
; -169.377 ; cnt_btn[2]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.339    ;
; -169.377 ; cnt_btn[2]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.339    ;
; -169.374 ; cnt_btn[2]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.336    ;
; -169.371 ; cnt_btn[2]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.333    ;
; -169.368 ; cnt_btn[2]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.330    ;
; -169.368 ; cnt_btn[2]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.330    ;
; -169.368 ; cnt_btn[2]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.330    ;
; -169.358 ; cnt_btn[5]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.320    ;
; -169.358 ; cnt_btn[3]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.320    ;
; -169.358 ; cnt_btn[3]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.320    ;
; -169.358 ; cnt_btn[3]  ; cnt_bpm[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.320    ;
; -169.357 ; cnt_btn[3]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.319    ;
; -169.357 ; cnt_btn[3]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.319    ;
; -169.355 ; cnt_btn[3]  ; cnt_bpm[22] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.317    ;
; -169.355 ; cnt_btn[3]  ; cnt_bpm[27] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.317    ;
; -169.352 ; cnt_btn[3]  ; cnt_bpm[25] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.314    ;
; -169.349 ; cnt_btn[3]  ; cnt_bpm[24] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.311    ;
; -169.346 ; cnt_btn[3]  ; cnt_bpm[23] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.308    ;
; -169.346 ; cnt_btn[3]  ; cnt_bpm[26] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.308    ;
; -169.346 ; cnt_btn[3]  ; cnt_bpm[30] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.308    ;
; -169.345 ; cnt_btn[2]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.307    ;
; -169.323 ; cnt_btn[6]  ; cnt_bpm[17] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.285    ;
; -169.323 ; cnt_btn[3]  ; cnt_bpm[31] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.285    ;
; -169.320 ; cnt_btn[0]  ; cnt_bpm[12] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 170.296    ;
; -169.320 ; cnt_btn[0]  ; cnt_bpm[9]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 170.296    ;
; -169.314 ; cnt_btn[0]  ; cnt_bpm[7]  ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 170.290    ;
; -169.313 ; cnt_btn[0]  ; cnt_bpm[15] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.056     ; 170.289    ;
; -169.311 ; cnt_btn[4]  ; cnt_bpm[16] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.273    ;
; -169.311 ; cnt_btn[4]  ; cnt_bpm[18] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.273    ;
; -169.311 ; cnt_btn[4]  ; cnt_bpm[29] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.273    ;
; -169.310 ; cnt_btn[4]  ; cnt_bpm[19] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.272    ;
; -169.310 ; cnt_btn[4]  ; cnt_bpm[21] ; iCLK_50      ; iCLK_50     ; 1.000        ; -0.070     ; 170.272    ;
+----------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'iCLK_28'                                                                                                                                                                                                                                                                                                                        ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                         ; Launch Clock                                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.248 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.965      ;
; -1.248 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.965      ;
; -1.248 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.965      ;
; -1.243 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.967      ;
; -1.243 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.967      ;
; -1.243 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.967      ;
; -1.235 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.959      ;
; -1.235 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.959      ;
; -1.235 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.959      ;
; -1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.311     ; 1.951      ;
; -1.230 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.311     ; 1.951      ;
; -1.228 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.322     ; 1.938      ;
; -1.228 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.322     ; 1.938      ;
; -1.228 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.322     ; 1.938      ;
; -1.228 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.322     ; 1.938      ;
; -1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.304     ; 1.953      ;
; -1.225 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.304     ; 1.953      ;
; -1.223 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.940      ;
; -1.223 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.940      ;
; -1.223 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.940      ;
; -1.223 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.940      ;
; -1.221 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.945      ;
; -1.221 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.945      ;
; -1.221 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.945      ;
; -1.217 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.304     ; 1.945      ;
; -1.217 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.304     ; 1.945      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.216 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.934      ;
; -1.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.932      ;
; -1.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.932      ;
; -1.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.932      ;
; -1.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.932      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.212 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.923      ;
; -1.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.331     ; 1.908      ;
; -1.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.331     ; 1.908      ;
; -1.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.331     ; 1.908      ;
; -1.207 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.331     ; 1.908      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.330     ; 1.905      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.330     ; 1.905      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.330     ; 1.905      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.330     ; 1.905      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.330     ; 1.905      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.330     ; 1.905      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.304     ; 1.931      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.304     ; 1.931      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.203 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.321     ; 1.914      ;
; -1.202 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.324     ; 1.910      ;
; -1.202 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.324     ; 1.910      ;
; -1.202 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.324     ; 1.910      ;
; -1.202 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.324     ; 1.910      ;
; -1.201 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.925      ;
; -1.201 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.925      ;
; -1.201 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.308     ; 1.925      ;
; -1.201 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.918      ;
; -1.201 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.918      ;
; -1.201 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.918      ;
; -1.201 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.918      ;
; -1.198 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.323     ; 1.907      ;
; -1.198 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.323     ; 1.907      ;
; -1.198 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.323     ; 1.907      ;
; -1.198 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.323     ; 1.907      ;
; -1.198 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.323     ; 1.907      ;
; -1.198 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.323     ; 1.907      ;
; -1.194 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.911      ;
; -1.194 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.911      ;
; -1.194 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.315     ; 1.911      ;
; -1.194 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.912      ;
; -1.194 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.912      ;
; -1.194 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.912      ;
; -1.194 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.912      ;
; -1.194 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 1.000        ; -0.314     ; 1.912      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.161 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.186      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.115 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.147      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.091 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.116      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.076 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.101      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.072 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.104      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.052 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.084      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.032 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; -0.007     ; 2.057      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -1.010 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.042      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.993 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.025      ;
; -0.987 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 1.000        ; 0.000      ; 2.019      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                                                                                                                                                                                              ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.904 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.936      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.882 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.914      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.848 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.880      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.843 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.875      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.811 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.836      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.809 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.841      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.800 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; -0.007     ; 1.825      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.798 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.830      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.774 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.806      ;
; -0.760 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 1.000        ; 0.000      ; 1.792      ;
+--------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.548 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.580      ;
; -0.512 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.544      ;
; -0.487 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.519      ;
; -0.448 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.480      ;
; -0.421 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.453      ;
; -0.412 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.444      ;
; -0.380 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.411      ;
; -0.380 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.411      ;
; -0.378 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.409      ;
; -0.378 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.409      ;
; -0.378 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.409      ;
; -0.378 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.409      ;
; -0.378 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.409      ;
; -0.378 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.409      ;
; -0.373 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.404      ;
; -0.373 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.404      ;
; -0.373 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.404      ;
; -0.373 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.404      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.371 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.402      ;
; -0.331 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.362      ;
; -0.331 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.362      ;
; -0.329 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.360      ;
; -0.329 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.360      ;
; -0.329 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.360      ;
; -0.329 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.360      ;
; -0.329 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.360      ;
; -0.329 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_DATA[12]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; -0.001     ; 1.360      ;
; -0.322 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.355      ;
; -0.322 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.355      ;
; -0.322 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.355      ;
; -0.322 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.355      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.344      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.344      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.344      ;
; -0.311 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.344      ;
; -0.299 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.331      ;
; -0.299 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.331      ;
; -0.288 ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.320      ;
; -0.287 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.319      ;
; -0.287 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.319      ;
; -0.287 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.319      ;
; -0.287 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.319      ;
; -0.287 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.319      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.313      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.313      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.313      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.001      ; 1.313      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.312      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.312      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.312      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.312      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.312      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.312      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.312      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.312      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.312      ;
; -0.280 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.312      ;
; -0.277 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.277 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.309      ;
; -0.270 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
; -0.270 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 1.000        ; 0.000      ; 1.302      ;
+--------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u4|LRCK_1X'                                                                                                           ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.000 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.032      ;
; 0.000 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.032      ;
; 0.000 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.032      ;
; 0.000 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.032      ;
; 0.000 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.032      ;
; 0.000 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 1.032      ;
; 0.046 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.986      ;
; 0.046 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.986      ;
; 0.046 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.986      ;
; 0.046 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.986      ;
; 0.046 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.986      ;
; 0.046 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.986      ;
; 0.111 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.921      ;
; 0.111 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.921      ;
; 0.111 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.921      ;
; 0.111 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.921      ;
; 0.111 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.921      ;
; 0.111 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.921      ;
; 0.133 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.899      ;
; 0.133 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.899      ;
; 0.153 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.879      ;
; 0.153 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.879      ;
; 0.153 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.879      ;
; 0.153 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.879      ;
; 0.153 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.879      ;
; 0.153 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.879      ;
; 0.155 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.877      ;
; 0.155 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.877      ;
; 0.155 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.877      ;
; 0.155 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.877      ;
; 0.155 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.877      ;
; 0.155 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 1.000        ; 0.000      ; 0.877      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                                                                                                                                                                                                ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                           ; Launch Clock                                                                         ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.253 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.001      ; 0.780      ;
; 0.254 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.778      ;
; 0.255 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.777      ;
; 0.298 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.734      ;
; 0.315 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.717      ;
; 0.316 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.716      ;
; 0.334 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.001      ; 0.699      ;
; 0.342 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.690      ;
; 0.347 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.685      ;
; 0.383 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.001      ; 0.650      ;
; 0.388 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.644      ;
; 0.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.622      ;
; 0.421 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.001      ; 0.612      ;
; 0.421 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.611      ;
; 0.433 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.599      ;
; 0.447 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.106      ; 0.691      ;
; 0.460 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.106      ; 0.678      ;
; 0.481 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.551      ;
; 0.482 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.550      ;
; 0.488 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.544      ;
; 0.490 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.542      ;
; 0.494 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.538      ;
; 0.501 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.531      ;
; 0.501 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.531      ;
; 0.548 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.484      ;
; 0.618 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.153      ; 0.567      ;
; 0.625 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.407      ;
; 0.629 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.153      ; 0.556      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                                            ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.497 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.535      ;
; 0.498 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.534      ;
; 0.519 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.513      ;
; 0.626 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.405      ;
; 0.631 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.401      ;
; 0.665 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 1.000        ; 0.000      ; 0.367      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[1]'                                                                                                                            ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.605  ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.794      ; 0.367      ;
; 0.605  ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.794      ; 0.367      ;
; 0.605  ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.794      ; 0.367      ;
; 0.605  ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.005        ; 0.794      ; 0.367      ;
; 53.722 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.722 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.865      ;
; 53.730 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.857      ;
; 53.730 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.857      ;
; 53.730 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.857      ;
; 53.730 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.857      ;
; 53.730 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.857      ;
; 53.730 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.857      ;
; 53.730 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.857      ;
; 53.730 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.857      ;
; 53.730 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.857      ;
; 53.798 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.789      ;
; 53.798 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.789      ;
; 53.798 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.789      ;
; 53.798 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.789      ;
; 53.798 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.789      ;
; 53.798 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.789      ;
; 53.798 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.789      ;
; 53.798 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.789      ;
; 53.798 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.789      ;
; 53.816 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.816 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.816 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.816 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.816 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.816 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.816 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.816 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.816 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.771      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.767      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.767      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.767      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.767      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.767      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.767      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.767      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.767      ;
; 53.820 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.767      ;
; 54.083 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.504      ;
; 54.083 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.504      ;
; 54.083 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.504      ;
; 54.083 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.504      ;
; 54.083 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.504      ;
; 54.083 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.504      ;
; 54.083 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.504      ;
; 54.083 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.504      ;
; 54.083 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.504      ;
; 54.382 ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.205      ;
; 54.452 ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.135      ;
; 54.506 ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.081      ;
; 54.521 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.521 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.066      ;
; 54.558 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.029      ;
; 54.558 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.029      ;
; 54.558 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.029      ;
; 54.558 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.029      ;
; 54.558 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.029      ;
; 54.558 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.029      ;
; 54.558 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.029      ;
; 54.558 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.029      ;
; 54.558 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.029      ;
; 54.577 ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 1.010      ;
; 54.684 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.903      ;
; 54.684 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.903      ;
; 54.684 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.903      ;
; 54.684 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.903      ;
; 54.684 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.903      ;
; 54.684 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.903      ;
; 54.684 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.903      ;
; 54.684 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.903      ;
; 54.684 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.903      ;
; 54.716 ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.871      ;
; 54.741 ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.846      ;
; 54.877 ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.710      ;
; 55.045 ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.542      ;
; 55.047 ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.540      ;
; 55.055 ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.532      ;
; 55.056 ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.531      ;
; 55.066 ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.521      ;
; 55.071 ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.516      ;
; 55.072 ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.515      ;
; 55.186 ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 55.555       ; 0.000      ; 0.401      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                                                 ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 9.208  ; VGA_OSD_RAM:u2|oRed[9]      ; VGA_Controller:u1|Cur_Color_R[9] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; -0.023     ; 0.721      ;
; 9.341  ; VGA_OSD_RAM:u2|oBlue[9]     ; VGA_Controller:u1|Cur_Color_B[9] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[0] ; 9.920        ; -0.012     ; 0.599      ;
; 36.202 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.032      ; 3.544      ;
; 36.230 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.032      ; 3.516      ;
; 36.236 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.027      ; 3.505      ;
; 36.237 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.540      ;
; 36.237 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.540      ;
; 36.238 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.539      ;
; 36.238 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.539      ;
; 36.239 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.538      ;
; 36.241 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.027      ; 3.500      ;
; 36.243 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.534      ;
; 36.245 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.532      ;
; 36.246 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.531      ;
; 36.247 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.530      ;
; 36.248 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.529      ;
; 36.264 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.027      ; 3.477      ;
; 36.269 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.032      ; 3.477      ;
; 36.269 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.027      ; 3.472      ;
; 36.271 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.501      ;
; 36.271 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.501      ;
; 36.272 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.500      ;
; 36.272 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.500      ;
; 36.273 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.499      ;
; 36.276 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.496      ;
; 36.276 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.496      ;
; 36.277 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.495      ;
; 36.277 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.495      ;
; 36.277 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.495      ;
; 36.278 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.494      ;
; 36.279 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.493      ;
; 36.280 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.492      ;
; 36.281 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.491      ;
; 36.282 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.490      ;
; 36.282 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.490      ;
; 36.283 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.027      ; 3.458      ;
; 36.284 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.488      ;
; 36.285 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.487      ;
; 36.286 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.486      ;
; 36.287 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.485      ;
; 36.297 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.032      ; 3.449      ;
; 36.304 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.473      ;
; 36.304 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.473      ;
; 36.305 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.472      ;
; 36.305 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.472      ;
; 36.306 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.471      ;
; 36.310 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.467      ;
; 36.311 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.027      ; 3.430      ;
; 36.312 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.465      ;
; 36.313 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.464      ;
; 36.314 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.463      ;
; 36.315 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.063      ; 3.462      ;
; 36.318 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.454      ;
; 36.318 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.454      ;
; 36.319 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.453      ;
; 36.319 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.453      ;
; 36.320 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.452      ;
; 36.324 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.448      ;
; 36.326 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.446      ;
; 36.327 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.445      ;
; 36.328 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.444      ;
; 36.329 ; VGA_Controller:u1|V_Cont[6] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.058      ; 3.443      ;
; 36.343 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|B_B[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.030      ; 3.401      ;
; 36.370 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.401      ;
; 36.370 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.401      ;
; 36.370 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.401      ;
; 36.371 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|B_B[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.030      ; 3.373      ;
; 36.372 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.399      ;
; 36.372 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.399      ;
; 36.376 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.395      ;
; 36.377 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.394      ;
; 36.378 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.061      ; 3.397      ;
; 36.378 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[7]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.061      ; 3.397      ;
; 36.379 ; VGA_Controller:u1|H_Cont[2] ; VGA_Controller:u1|R_R[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.392      ;
; 36.379 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.061      ; 3.396      ;
; 36.379 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.061      ; 3.396      ;
; 36.380 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.061      ; 3.395      ;
; 36.384 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.061      ; 3.391      ;
; 36.386 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[8]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.061      ; 3.389      ;
; 36.387 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.061      ; 3.388      ;
; 36.388 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.061      ; 3.387      ;
; 36.389 ; VGA_Controller:u1|H_Cont[4] ; VGA_Controller:u1|G_G[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.061      ; 3.386      ;
; 36.404 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.362      ;
; 36.404 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.362      ;
; 36.404 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.362      ;
; 36.406 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.360      ;
; 36.406 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.360      ;
; 36.409 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.357      ;
; 36.409 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.357      ;
; 36.409 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[3]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.357      ;
; 36.410 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.356      ;
; 36.411 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.355      ;
; 36.411 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[5]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.355      ;
; 36.411 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[6]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.355      ;
; 36.413 ; VGA_Controller:u1|V_Cont[7] ; VGA_Controller:u1|R_R[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.353      ;
; 36.415 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[0]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.351      ;
; 36.416 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[4]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.350      ;
; 36.418 ; VGA_Controller:u1|V_Cont[8] ; VGA_Controller:u1|R_R[9]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.052      ; 3.348      ;
; 36.437 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|R_R[1]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.334      ;
; 36.437 ; VGA_Controller:u1|H_Cont[3] ; VGA_Controller:u1|R_R[2]         ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.057      ; 3.334      ;
+--------+-----------------------------+----------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                          ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                                                                                                                                                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.420 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.447      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.461 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.408      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.523 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a23~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.106      ; 3.344      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.559 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a19~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.034      ; 3.236      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.561 ; VGA_Controller:u1|oAddress[17] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.108      ; 3.308      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.604 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a25~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.059      ; 3.216      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.611 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a27~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.048      ; 3.198      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg9  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg8  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg5  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg4  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg3  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg2  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.631 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg0  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.115      ; 3.245      ;
; 26.641 ; VGA_Controller:u1|oAddress[9]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a35~porta_address_reg6  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.113      ; 3.233      ;
; 26.648 ; VGA_Controller:u1|oAddress[4]  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a55~porta_address_reg1  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.076      ; 3.189      ;
; 26.660 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a16~porta_address_reg11 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.074      ; 3.175      ;
; 26.660 ; VGA_Controller:u1|oAddress[16] ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a16~porta_address_reg10 ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[2] ; 29.762       ; 0.074      ; 3.175      ;
+--------+--------------------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_28'                                                                                                                                                                                                                                                                                                                               ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                       ; To Node                                                                                         ; Launch Clock                                                                         ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+
; -1.688 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28     ; 0.000        ; 1.790      ; 0.395      ;
; -1.680 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28     ; 0.000        ; 1.782      ; 0.395      ;
; -1.550 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.782      ; 0.525      ;
; -1.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.782      ; 0.665      ;
; -1.188 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28     ; -0.500       ; 1.790      ; 0.395      ;
; -1.180 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28     ; -0.500       ; 1.782      ; 0.395      ;
; -1.116 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.789      ; 0.966      ;
; -1.106 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[9]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.782      ; 0.969      ;
; -1.106 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.782      ; 0.969      ;
; -1.106 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.782      ; 0.969      ;
; -1.050 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.782      ; 0.525      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.026 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.790      ; 1.057      ;
; -1.016 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.782      ; 1.059      ;
; -1.016 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.782      ; 1.059      ;
; -1.016 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.782      ; 1.059      ;
; -0.910 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.781      ; 1.164      ;
; -0.910 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.781      ; 1.164      ;
; -0.910 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.781      ; 1.164      ;
; -0.910 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.781      ; 1.164      ;
; -0.910 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.781      ; 1.164      ;
; -0.910 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.781      ; 1.164      ;
; -0.910 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.782      ; 0.665      ;
; -0.906 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.780      ; 1.167      ;
; -0.906 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.780      ; 1.167      ;
; -0.906 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.780      ; 1.167      ;
; -0.906 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.780      ; 1.167      ;
; -0.885 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.789      ; 1.197      ;
; -0.885 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.789      ; 1.197      ;
; -0.885 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.789      ; 1.197      ;
; -0.885 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.789      ; 1.197      ;
; -0.883 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.800      ; 1.210      ;
; -0.883 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.800      ; 1.210      ;
; -0.865 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.224      ;
; -0.865 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.224      ;
; -0.865 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; 0.000        ; 1.796      ; 1.224      ;
; -0.616 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.789      ; 0.966      ;
; -0.606 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[9]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.782      ; 0.969      ;
; -0.606 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.782      ; 0.969      ;
; -0.606 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.782      ; 0.969      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.526 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.790      ; 1.057      ;
; -0.516 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.782      ; 1.059      ;
; -0.516 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.782      ; 1.059      ;
; -0.516 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.782      ; 1.059      ;
; -0.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.781      ; 1.164      ;
; -0.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.781      ; 1.164      ;
; -0.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.781      ; 1.164      ;
; -0.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.781      ; 1.164      ;
; -0.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.781      ; 1.164      ;
; -0.410 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.781      ; 1.164      ;
; -0.406 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.780      ; 1.167      ;
; -0.406 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.780      ; 1.167      ;
; -0.406 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.780      ; 1.167      ;
; -0.406 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.780      ; 1.167      ;
; -0.385 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.789      ; 1.197      ;
; -0.385 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.789      ; 1.197      ;
; -0.385 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.789      ; 1.197      ;
; -0.385 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.789      ; 1.197      ;
; -0.383 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.800      ; 1.210      ;
; -0.383 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.800      ; 1.210      ;
; -0.365 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[2]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.224      ;
; -0.365 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[3]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.224      ;
; -0.365 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]            ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28     ; -0.500       ; 1.796      ; 1.224      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[0]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[0]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|oFLASH_CMD[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|oFLASH_CMD[3]       ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.367      ;
; 0.239  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.391      ;
; 0.245  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.397      ;
; 0.247  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.399      ;
; 0.317  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4           ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P5           ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.469      ;
; 0.327  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.479      ;
; 0.340  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; -0.001     ; 0.491      ;
; 0.344  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; -0.001     ; 0.495      ;
; 0.345  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_CMD[0]        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_PRG       ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; -0.001     ; 0.496      ;
; 0.353  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[13]                        ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[13]                        ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.505      ;
; 0.356  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[4]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[4]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[6]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[6]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.508      ;
; 0.356  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[8]                         ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[8]                         ; iCLK_28                                                                              ; iCLK_28     ; 0.000        ; 0.000      ; 0.508      ;
+--------+-------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'iCLK_50'                                                                                                                                             ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+
; -1.650 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; iCLK_50     ; 0.000        ; 1.724      ; 0.367      ;
; -1.150 ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; iCLK_50     ; -0.500       ; 1.724      ; 0.367      ;
; 0.215  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[0]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cnt_beat[0]                       ; cnt_beat[0]                       ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; cnt_beat[1]                       ; cnt_beat[1]                       ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; audio_o                           ; audio_o                           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.367      ;
; 0.242  ; Reset_Delay:r0|Cont[19]           ; Reset_Delay:r0|Cont[19]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.394      ;
; 0.243  ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.395      ;
; 0.353  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.505      ;
; 0.357  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.509      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.358  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.510      ;
; 0.359  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.511      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.360  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.512      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.361  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[11]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.513      ;
; 0.363  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[3]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[7]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.517      ;
; 0.366  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.366  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[18]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.518      ;
; 0.367  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[1]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[9]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.367  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[8]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.519      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.369  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.521      ;
; 0.374  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.374  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.526      ;
; 0.378  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[2]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.530      ;
; 0.380  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.532      ;
; 0.381  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.533      ;
; 0.447  ; Reset_Delay:r0|Cont[1]            ; Reset_Delay:r0|Cont[1]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.599      ;
; 0.459  ; cnt_beat[0]                       ; cnt_beat[1]                       ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.611      ;
; 0.491  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.643      ;
; 0.495  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.647      ;
; 0.496  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.648      ;
; 0.497  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[11]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.649      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.498  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.650      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.499  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.651      ;
; 0.502  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.654      ;
; 0.503  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[8]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.655      ;
; 0.504  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.656      ;
; 0.505  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[9]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.657      ;
; 0.506  ; Reset_Delay:r0|Cont[18]           ; Reset_Delay:r0|Cont[19]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.658      ;
; 0.507  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.509  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.661      ;
; 0.510  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ; iCLK_50                        ; iCLK_50     ; 0.000        ; -0.001     ; 0.661      ;
; 0.514  ; Reset_Delay:r0|Cont[16]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.666      ;
; 0.514  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.666      ;
; 0.518  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[3]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.670      ;
; 0.520  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.672      ;
; 0.521  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[7]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.673      ;
; 0.526  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.678      ;
; 0.530  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.682      ;
; 0.531  ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.683      ;
; 0.532  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[12]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.684      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.685      ;
; 0.533  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.685      ;
; 0.534  ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.686      ;
; 0.534  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.686      ;
; 0.537  ; Reset_Delay:r0|Cont[12]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.689      ;
; 0.538  ; Reset_Delay:r0|Cont[7]            ; Reset_Delay:r0|Cont[9]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.690      ;
; 0.538  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.690      ;
; 0.539  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.691      ;
; 0.539  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[7]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.691      ;
; 0.544  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.008      ; 0.704      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.696      ;
; 0.544  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.696      ;
; 0.553  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[4]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.705      ;
; 0.555  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.707      ;
; 0.556  ; Reset_Delay:r0|Cont[17]           ; Reset_Delay:r0|Cont[18]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.708      ;
; 0.556  ; Reset_Delay:r0|Cont[6]            ; Reset_Delay:r0|Cont[8]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.708      ;
; 0.557  ; Reset_Delay:r0|Cont[0]            ; Reset_Delay:r0|Cont[2]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.709      ;
; 0.561  ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.713      ;
; 0.565  ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.717      ;
; 0.567  ; Reset_Delay:r0|Cont[10]           ; Reset_Delay:r0|Cont[13]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.719      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.720      ;
; 0.568  ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.720      ;
; 0.569  ; Reset_Delay:r0|Cont[11]           ; Reset_Delay:r0|Cont[14]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.721      ;
; 0.573  ; Reset_Delay:r0|Cont[3]            ; Reset_Delay:r0|Cont[6]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.725      ;
; 0.574  ; Reset_Delay:r0|Cont[14]           ; Reset_Delay:r0|Cont[17]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.726      ;
; 0.574  ; Reset_Delay:r0|Cont[5]            ; Reset_Delay:r0|Cont[8]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.726      ;
; 0.579  ; Reset_Delay:r0|Cont[9]            ; Reset_Delay:r0|Cont[11]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.008      ; 0.739      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.731      ;
; 0.579  ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.731      ;
; 0.584  ; Reset_Delay:r0|Cont[13]           ; Reset_Delay:r0|Cont[16]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.736      ;
; 0.584  ; Reset_Delay:r0|Cont[8]            ; Reset_Delay:r0|Cont[10]           ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.008      ; 0.744      ;
; 0.588  ; Reset_Delay:r0|Cont[2]            ; Reset_Delay:r0|Cont[5]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.740      ;
; 0.590  ; Reset_Delay:r0|Cont[4]            ; Reset_Delay:r0|Cont[7]            ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.000      ; 0.742      ;
; 0.591  ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ; iCLK_50                        ; iCLK_50     ; 0.000        ; 0.001      ; 0.744      ;
+--------+-----------------------------------+-----------------------------------+--------------------------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[1]'                                                                                                                             ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -0.720 ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.794      ; 0.367      ;
; -0.720 ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X        ; AUDIO_DAC:u4|LRCK_1X           ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.794      ; 0.367      ;
; -0.720 ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.794      ; 0.367      ;
; -0.720 ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK       ; AUDIO_DAC:u4|oAUD_BCK          ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.794      ; 0.367      ;
; 0.215  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.367      ;
; 0.246  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.398      ;
; 0.248  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.400      ;
; 0.248  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.400      ;
; 0.249  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.249  ; AUDIO_DAC:u4|BCK_DIV[2]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.401      ;
; 0.363  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364  ; AUDIO_DAC:u4|BCK_DIV[1]     ; AUDIO_DAC:u4|BCK_DIV[0]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.517      ;
; 0.369  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.521      ;
; 0.371  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.523      ;
; 0.376  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.528      ;
; 0.379  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|oAUD_BCK       ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.532      ;
; 0.388  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[1]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.540      ;
; 0.390  ; AUDIO_DAC:u4|BCK_DIV[0]     ; AUDIO_DAC:u4|BCK_DIV[2]     ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.542      ;
; 0.444  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.596      ;
; 0.501  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.653      ;
; 0.503  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.503  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.655      ;
; 0.511  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.663      ;
; 0.516  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.668      ;
; 0.536  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.688      ;
; 0.538  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.538  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.690      ;
; 0.556  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.708      ;
; 0.558  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.710      ;
; 0.571  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.723      ;
; 0.573  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.725      ;
; 0.573  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.725      ;
; 0.582  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.734      ;
; 0.591  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.743      ;
; 0.605  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.757      ;
; 0.608  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.760      ;
; 0.608  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.760      ;
; 0.617  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.769      ;
; 0.640  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.792      ;
; 0.643  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.795      ;
; 0.643  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.795      ;
; 0.652  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.804      ;
; 0.665  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.817      ;
; 0.678  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.830      ;
; 0.687  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.839      ;
; 0.693  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.845      ;
; 0.694  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.846      ;
; 0.700  ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.852      ;
; 0.719  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.871      ;
; 0.737  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.889      ;
; 0.751  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.751  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.751  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.751  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.751  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.751  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.751  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.751  ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.903      ;
; 0.772  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.924      ;
; 0.772  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.924      ;
; 0.781  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.933      ;
; 0.807  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.959      ;
; 0.816  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.968      ;
; 0.833  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 0.985      ;
; 0.858  ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.010      ;
; 0.868  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.020      ;
; 0.877  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.029      ;
; 0.877  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.029      ;
; 0.877  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.029      ;
; 0.877  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.029      ;
; 0.877  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.029      ;
; 0.877  ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.029      ;
; 0.914  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.914  ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.066      ;
; 0.929  ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.081      ;
; 0.962  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.114      ;
; 0.983  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.135      ;
; 0.997  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.149      ;
; 1.053  ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; AUDIO_DAC:u4|LRCK_1X        ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.205      ;
; 1.352  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.504      ;
; 1.352  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.504      ;
; 1.352  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.504      ;
; 1.352  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.504      ;
; 1.352  ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.504      ;
; 1.619  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.619  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.619  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
; 1.619  ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; p1|altpll_component|pll|clk[1] ; p1|altpll_component|pll|clk[1] ; 0.000        ; 0.000      ; 1.771      ;
+--------+-----------------------------+-----------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                                             ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock          ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+
; 0.215 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.367      ;
; 0.249 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.401      ;
; 0.253 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; AUDIO_DAC:u4|SEL_Cont[0] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.406      ;
; 0.361 ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.513      ;
; 0.382 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[3] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; AUDIO_DAC:u4|SEL_Cont[1] ; AUDIO_DAC:u4|SEL_Cont[2] ; AUDIO_DAC:u4|oAUD_BCK ; AUDIO_DAC:u4|oAUD_BCK ; 0.000        ; 0.000      ; 0.535      ;
+-------+--------------------------+--------------------------+-----------------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                                                                                                      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                        ; To Node                                          ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.408      ;
; 0.256 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.411      ;
; 0.271 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.423      ;
; 0.284 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.436      ;
; 0.286 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.438      ;
; 0.287 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.439      ;
; 0.290 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.442      ;
; 0.317 ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.470      ;
; 0.318 ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.470      ;
; 0.348 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.501      ;
; 0.370 ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mSetup_ST.0001                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.523      ;
; 0.374 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.530      ;
; 0.390 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.542      ;
; 0.392 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.544      ;
; 0.393 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.545      ;
; 0.397 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.549      ;
; 0.399 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.551      ;
; 0.401 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.553      ;
; 0.405 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.557      ;
; 0.408 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.560      ;
; 0.408 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.560      ;
; 0.435 ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.588      ;
; 0.442 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.595      ;
; 0.448 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.600      ;
; 0.455 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.606      ;
; 0.457 ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.608      ;
; 0.462 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0000                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.615      ;
; 0.464 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_GO                         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.617      ;
; 0.467 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.619      ;
; 0.469 ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.622      ;
; 0.472 ; I2C_AV_Config:u3|LUT_INDEX[0]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.624      ;
; 0.475 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.627      ;
; 0.482 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.633      ;
; 0.483 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.634      ;
; 0.483 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.635      ;
; 0.496 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.648      ;
; 0.498 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.650      ;
; 0.509 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.661      ;
; 0.514 ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.666      ;
; 0.517 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.669      ;
; 0.518 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.669      ;
; 0.518 ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.670      ;
; 0.519 ; I2C_AV_Config:u3|mI2C_DATA[8]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.671      ;
; 0.520 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; I2C_AV_Config:u3|mI2C_DATA[3]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.675      ;
; 0.522 ; I2C_AV_Config:u3|mI2C_DATA[22]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.676      ;
; 0.523 ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.675      ;
; 0.525 ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.677      ;
; 0.527 ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.679      ;
; 0.528 ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.681      ;
; 0.528 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.680      ;
; 0.530 ; I2C_AV_Config:u3|mI2C_DATA[15]                   ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.683      ;
; 0.532 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.684      ;
; 0.532 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_DATA[7]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.685      ;
; 0.533 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.685      ;
; 0.534 ; I2C_AV_Config:u3|mI2C_DATA[9]                    ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.687      ;
; 0.537 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.689      ;
; 0.539 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.691      ;
; 0.539 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[6]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.691      ;
; 0.544 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.696      ;
; 0.559 ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ; I2C_AV_Config:u3|mSetup_ST.0010                  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.001      ; 0.712      ;
; 0.563 ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_DATA[2]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.714      ;
; 0.563 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[13]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.715      ;
; 0.564 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|I2C_Controller:u0|END           ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.716      ;
; 0.566 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.719      ;
; 0.568 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|LUT_INDEX[4]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.720      ;
; 0.571 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; I2C_AV_Config:u3|LUT_INDEX[3]                    ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; I2C_AV_Config:u3|LUT_INDEX[2]                    ; I2C_AV_Config:u3|mI2C_DATA[14]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.724      ;
; 0.574 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[0]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.726      ;
; 0.575 ; I2C_AV_Config:u3|LUT_INDEX[1]                    ; I2C_AV_Config:u3|mI2C_DATA[1]                    ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.727      ;
; 0.579 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.579 ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; 0.000      ; 0.731      ;
; 0.580 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[11]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.731      ;
; 0.582 ; I2C_AV_Config:u3|LUT_INDEX[5]                    ; I2C_AV_Config:u3|mI2C_DATA[10]                   ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 0.000        ; -0.001     ; 0.733      ;
+-------+--------------------------------------------------+--------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                                                                                                                                                                                                 ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                            ; To Node                                                           ; Launch Clock                                                                         ; Latch Clock                                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL                     ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.153      ; 0.556      ;
; 0.255 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.407      ;
; 0.262 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.153      ; 0.567      ;
; 0.332 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.484      ;
; 0.379 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.531      ;
; 0.386 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.538      ;
; 0.390 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.542      ;
; 0.392 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.544      ;
; 0.398 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.551      ;
; 0.420 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.106      ; 0.678      ;
; 0.433 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.106      ; 0.691      ;
; 0.447 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.599      ;
; 0.459 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.001      ; 0.612      ;
; 0.459 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.611      ;
; 0.465 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.617      ;
; 0.470 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.622      ;
; 0.492 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.644      ;
; 0.497 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.001      ; 0.650      ;
; 0.533 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.685      ;
; 0.538 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.690      ;
; 0.546 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.001      ; 0.699      ;
; 0.564 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.716      ;
; 0.565 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.717      ;
; 0.582 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.734      ;
; 0.626 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.000      ; 0.778      ;
; 0.627 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1]                    ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; 0.000        ; 0.001      ; 0.780      ;
+-------+--------------------------------------------------------------------------------------+-------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.367      ;
; 0.359 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.511      ;
; 0.362 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.518      ;
; 0.368 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.521      ;
; 0.373 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.532      ;
; 0.382 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.534      ;
; 0.382 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.534      ;
; 0.383 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.535      ;
; 0.454 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.606      ;
; 0.497 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.649      ;
; 0.500 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.654      ;
; 0.504 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.656      ;
; 0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.658      ;
; 0.507 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.659      ;
; 0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.670      ;
; 0.520 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.672      ;
; 0.522 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.674      ;
; 0.522 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.674      ;
; 0.523 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.675      ;
; 0.532 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.684      ;
; 0.535 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.689      ;
; 0.541 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.693      ;
; 0.542 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 0.701      ;
; 0.542 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.694      ;
; 0.542 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.694      ;
; 0.549 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.705      ;
; 0.555 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.707      ;
; 0.556 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.708      ;
; 0.557 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.709      ;
; 0.557 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.709      ;
; 0.558 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.710      ;
; 0.566 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.718      ;
; 0.567 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.722      ;
; 0.576 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.728      ;
; 0.577 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 0.736      ;
; 0.577 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.729      ;
; 0.577 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.729      ;
; 0.582 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 0.741      ;
; 0.588 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.740      ;
; 0.591 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.743      ;
; 0.592 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.744      ;
; 0.592 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.744      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ                          ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; -0.153     ; 0.592      ;
; 0.593 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.745      ;
; 0.594 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.746      ;
; 0.601 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.753      ;
; 0.602 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.754      ;
; 0.605 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.757      ;
; 0.608 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.760      ;
; 0.610 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.762      ;
; 0.611 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.763      ;
; 0.612 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 0.771      ;
; 0.612 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.764      ;
; 0.617 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 0.776      ;
; 0.617 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.007      ; 0.776      ;
; 0.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.775      ;
; 0.626 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.778      ;
; 0.627 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.779      ;
; 0.627 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.779      ;
; 0.629 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.781      ;
; 0.636 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.788      ;
; 0.637 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.789      ;
; 0.643 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.795      ;
; 0.645 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 0.000        ; 0.000      ; 0.797      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                 ; To Node                                                                                   ; Launch Clock                                                                         ; Latch Clock                                                                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.367      ;
; 0.256 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.408      ;
; 0.359 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.512      ;
; 0.362 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.516      ;
; 0.367 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.520      ;
; 0.370 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.528      ;
; 0.376 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.529      ;
; 0.423 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.575      ;
; 0.430 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.582      ;
; 0.440 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.592      ;
; 0.445 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.597      ;
; 0.449 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.601      ;
; 0.450 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.602      ;
; 0.452 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.604      ;
; 0.455 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.607      ;
; 0.456 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 0.615      ;
; 0.462 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.614      ;
; 0.497 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.650      ;
; 0.500 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.652      ;
; 0.502 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.654      ;
; 0.506 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.658      ;
; 0.508 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.660      ;
; 0.513 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.668      ;
; 0.516 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.668      ;
; 0.517 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.669      ;
; 0.532 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.684      ;
; 0.535 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.687      ;
; 0.537 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.689      ;
; 0.543 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.695      ;
; 0.545 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 0.704      ;
; 0.548 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.701      ;
; 0.549 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.703      ;
; 0.551 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.703      ;
; 0.552 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.704      ;
; 0.556 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.708      ;
; 0.567 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.722      ;
; 0.572 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.724      ;
; 0.576 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 0.735      ;
; 0.578 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.730      ;
; 0.580 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 0.739      ;
; 0.583 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.735      ;
; 0.584 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.736      ;
; 0.586 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.738      ;
; 0.586 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 0.745      ;
; 0.587 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.739      ;
; 0.588 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.740      ;
; 0.592 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; -0.007     ; 0.737      ;
; 0.602 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.754      ;
; 0.605 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.757      ;
; 0.607 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.759      ;
; 0.609 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.761      ;
; 0.613 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.765      ;
; 0.615 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.767      ;
; 0.615 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 0.774      ;
; 0.618 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.770      ;
; 0.619 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.771      ;
; 0.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.773      ;
; 0.621 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 0.780      ;
; 0.622 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.774      ;
; 0.623 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 0.782      ;
; 0.624 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.776      ;
; 0.633 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.785      ;
; 0.637 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.789      ;
; 0.640 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.792      ;
; 0.643 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.795      ;
; 0.644 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.796      ;
; 0.645 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.797      ;
; 0.646 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.800      ;
; 0.649 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.801      ;
; 0.650 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 0.809      ;
; 0.653 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.805      ;
; 0.656 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.007      ; 0.815      ;
; 0.657 ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 0.000        ; 0.000      ; 0.809      ;
+-------+-------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                   ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                        ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; VGA_Controller:u1|oVGA_V_SYNC    ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; VGA_Controller:u1|H_Cont[9]      ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.259 ; VGA_Controller:u1|oCoord_X[0]    ; VGA_Controller:u1|oAddress[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.411      ;
; 0.322 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|oCoord_X[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.474      ;
; 0.337 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|oCoord_X[2] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.491      ;
; 0.360 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.363 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; VGA_Controller:u1|V_Cont[8]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.375 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.381 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.533      ;
; 0.383 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.536      ;
; 0.386 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.544      ;
; 0.436 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|oCoord_Y[0] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.003     ; 0.585      ;
; 0.440 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|oCoord_X[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.594      ;
; 0.457 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|oCoord_X[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.611      ;
; 0.459 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.613      ;
; 0.461 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.613      ;
; 0.462 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|oCoord_X[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.614      ;
; 0.462 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|oVGA_H_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.616      ;
; 0.468 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|oCoord_X[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.622      ;
; 0.502 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; VGA_Controller:u1|V_Cont[8]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|oCoord_X[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.654      ;
; 0.517 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.669      ;
; 0.519 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.671      ;
; 0.524 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.676      ;
; 0.526 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.678      ;
; 0.528 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.680      ;
; 0.529 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.681      ;
; 0.537 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|oCoord_X[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.537 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.689      ;
; 0.543 ; VGA_Controller:u1|V_Cont[0]      ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.695      ;
; 0.550 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.702      ;
; 0.551 ; VGA_Controller:u1|V_Cont[9]      ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.702      ;
; 0.551 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.703      ;
; 0.554 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.706      ;
; 0.556 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.708      ;
; 0.559 ; VGA_Controller:u1|V_Cont[7]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.711      ;
; 0.561 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.713      ;
; 0.563 ; VGA_Controller:u1|Cur_Color_B[9] ; VGA_Controller:u1|B_B[9]      ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.008     ; 0.707      ;
; 0.564 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.716      ;
; 0.567 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.567 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.719      ;
; 0.569 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|oCoord_Y[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.009      ; 0.730      ;
; 0.572 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|oCoord_X[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.724      ;
; 0.572 ; VGA_Controller:u1|V_Cont[6]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.724      ;
; 0.576 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.728      ;
; 0.579 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.729      ;
; 0.585 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.737      ;
; 0.589 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.739      ;
; 0.589 ; VGA_Controller:u1|V_Cont[1]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.741      ;
; 0.595 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.749      ;
; 0.596 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.748      ;
; 0.597 ; VGA_Controller:u1|H_Cont[8]      ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.751      ;
; 0.601 ; VGA_Controller:u1|oCoord_X[0]    ; VGA_Controller:u1|oAddress[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 0.741      ;
; 0.602 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|oCoord_X[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.754      ;
; 0.607 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|oCoord_X[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.762      ;
; 0.611 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.763      ;
; 0.613 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|oCoord_X[5] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.767      ;
; 0.621 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.773      ;
; 0.622 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.774      ;
; 0.626 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.778      ;
; 0.630 ; VGA_Controller:u1|H_Cont[7]      ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.784      ;
; 0.631 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.783      ;
; 0.637 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.640 ; VGA_Controller:u1|H_Cont[2]      ; VGA_Controller:u1|oCoord_X[3] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.794      ;
; 0.642 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.794      ;
; 0.643 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|oCoord_X[7] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.797      ;
; 0.646 ; VGA_Controller:u1|V_Cont[4]      ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|oCoord_X[6] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.802      ;
; 0.655 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.805      ;
; 0.655 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.805      ;
; 0.655 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.805      ;
; 0.655 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.805      ;
; 0.655 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|H_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.805      ;
; 0.656 ; VGA_Controller:u1|H_Cont[3]      ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.808      ;
; 0.657 ; VGA_Controller:u1|V_Cont[3]      ; VGA_Controller:u1|V_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.809      ;
; 0.658 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; VGA_Controller:u1|V_Cont[5]      ; VGA_Controller:u1|V_Cont[4]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; VGA_Controller:u1|V_Cont[2]      ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.810      ;
; 0.659 ; VGA_Controller:u1|H_Cont[4]      ; VGA_Controller:u1|H_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.809      ;
; 0.672 ; VGA_Controller:u1|H_Cont[6]      ; VGA_Controller:u1|oCoord_X[9] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; VGA_Controller:u1|oCoord_X[4]    ; VGA_Controller:u1|oAddress[4] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.012     ; 0.813      ;
; 0.673 ; VGA_Controller:u1|H_Cont[1]      ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.002     ; 0.823      ;
; 0.678 ; VGA_Controller:u1|H_Cont[5]      ; VGA_Controller:u1|oCoord_X[8] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.832      ;
+-------+----------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                                                                                                                                                                                     ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                                              ; To Node                                                                                                                                   ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.236 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[2]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[2] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.388      ;
; 0.239 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[0]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[0] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.391      ;
; 0.324 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[3]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[3] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.476      ;
; 0.330 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|address_reg_a[1]                  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[1] ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.482      ;
; 0.373 ; VGA_OSD_RAM:u2|ADDR_d[2]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[2]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.525      ;
; 0.489 ; VGA_OSD_RAM:u2|ADDR_d[0]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[0]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 0.664      ;
; 0.491 ; VGA_OSD_RAM:u2|ADDR_dd[2]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.023      ; 0.666      ;
; 0.550 ; VGA_OSD_RAM:u2|ADDR_d[1]                                                                                                                               ; VGA_OSD_RAM:u2|ADDR_dd[1]                                                                                                                 ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.008      ; 0.710      ;
; 0.825 ; VGA_OSD_RAM:u2|ADDR_dd[0]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.000      ; 0.977      ;
; 0.827 ; VGA_OSD_RAM:u2|ADDR_dd[1]                                                                                                                              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.037      ; 1.016      ;
; 1.122 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[3]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.008     ; 1.266      ;
; 1.352 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[2]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.007     ; 1.497      ;
; 1.387 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[1]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.008     ; 1.531      ;
; 1.532 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a74                     ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.033     ; 1.651      ;
; 1.544 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a75                     ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.063     ; 1.633      ;
; 1.563 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|out_address_reg_a[0]              ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.007     ; 1.708      ;
; 1.713 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a62                     ; VGA_OSD_RAM:u2|oRed[9]                                                                                                                    ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; 0.002      ; 1.867      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg0   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg1   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg2   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg3   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg4   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg5   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg6   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg7   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg8   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg9   ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg10  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5~porta_address_reg11  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a5         ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a13        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a29        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a21        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a53        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37~porta_address_reg11 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a37        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg0  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg1  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg2  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg3  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg4  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg5  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg6  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg7  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg8  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg9  ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
; 1.840 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61~porta_address_reg10 ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a61        ; p1|altpll_component|pll|clk[2] ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.018     ; 1.960      ;
+-------+--------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AUDIO_DAC:u4|LRCK_1X'                                                                                                            ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; Slack ; From Node                ; To Node                  ; Launch Clock         ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+
; 0.260 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.412      ;
; 0.365 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.517      ;
; 0.368 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.520      ;
; 0.386 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.538      ;
; 0.389 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.541      ;
; 0.462 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.614      ;
; 0.503 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.655      ;
; 0.506 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.658      ;
; 0.526 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.681      ;
; 0.538 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.690      ;
; 0.541 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.693      ;
; 0.561 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.713      ;
; 0.573 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.725      ;
; 0.576 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.728      ;
; 0.596 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.748      ;
; 0.602 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.754      ;
; 0.608 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.760      ;
; 0.611 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.763      ;
; 0.637 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.789      ;
; 0.646 ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.798      ;
; 0.725 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.877      ;
; 0.725 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.877      ;
; 0.725 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.877      ;
; 0.725 ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.877      ;
; 0.747 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[4] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.899      ;
; 0.747 ; AUDIO_DAC:u4|SIN_Cont[5] ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.899      ;
; 0.769 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.921      ;
; 0.769 ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.921      ;
; 0.834 ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 0.986      ;
; 0.880 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[0] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.032      ;
; 0.880 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[1] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.032      ;
; 0.880 ; AUDIO_DAC:u4|SIN_Cont[3] ; AUDIO_DAC:u4|SIN_Cont[2] ; AUDIO_DAC:u4|LRCK_1X ; AUDIO_DAC:u4|LRCK_1X ; 0.000        ; 0.000      ; 1.032      ;
+-------+--------------------------+--------------------------+----------------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.845 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.915     ; 0.964      ;
; -1.845 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.915     ; 0.964      ;
; -1.845 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.915     ; 0.964      ;
; -1.845 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.915     ; 0.964      ;
; -1.845 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.915     ; 0.964      ;
; -1.840 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.923     ; 0.951      ;
; -1.840 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.923     ; 0.951      ;
; -1.840 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.923     ; 0.951      ;
; -1.840 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.923     ; 0.951      ;
; -1.840 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.923     ; 0.951      ;
; -1.840 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.923     ; 0.951      ;
; -1.840 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.923     ; 0.951      ;
; -1.840 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.923     ; 0.951      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.901     ; 0.963      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.901     ; 0.963      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.901     ; 0.963      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.901     ; 0.963      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.901     ; 0.963      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.901     ; 0.963      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.901     ; 0.963      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.901     ; 0.963      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.901     ; 0.963      ;
; -1.827 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.901     ; 0.960      ;
; -1.813 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.910     ; 0.937      ;
; -1.813 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.910     ; 0.937      ;
; -1.813 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.910     ; 0.937      ;
; -1.813 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.910     ; 0.937      ;
; -1.813 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.910     ; 0.937      ;
; -1.813 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.910     ; 0.937      ;
; -1.813 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.910     ; 0.937      ;
; -1.813 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.910     ; 0.937      ;
; -1.813 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.910     ; 0.937      ;
; -1.813 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.910     ; 0.937      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[15]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[18]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[17]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[16]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[14]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[13]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[12]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[11]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[10]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.911     ; 0.832      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
; -1.707 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.002        ; -0.913     ; 0.828      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[2]'                                                                                               ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.845 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[1] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.915     ; 0.964      ;
; -1.840 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[1]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.923     ; 0.951      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[0]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.901     ; 0.963      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[2] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.901     ; 0.963      ;
; -1.830 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oBlue[9]   ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.901     ; 0.963      ;
; -1.827 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[2]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.901     ; 0.960      ;
; -1.826 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[0] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.878     ; 0.982      ;
; -1.826 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oRed[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.002        ; -0.878     ; 0.982      ;
+--------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[1]'                                                                                                 ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                     ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X        ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[0]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[1]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[2]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
; -1.620 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|oAUD_BCK       ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.005        ; -0.911     ; 0.746      ;
+--------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u4|LRCK_1X'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; 0.210 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.642      ; 0.964      ;
; 0.210 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.642      ; 0.964      ;
; 0.210 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.642      ; 0.964      ;
; 0.210 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[4] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.642      ; 0.964      ;
; 0.210 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[5] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.642      ; 0.964      ;
; 0.210 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; 0.500        ; 0.642      ; 0.964      ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                             ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.377 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 0.825      ; 0.980      ;
; 0.377 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 0.825      ; 0.980      ;
; 0.377 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 0.825      ; 0.980      ;
; 0.377 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; 0.500        ; 0.825      ; 0.980      ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u4|oAUD_BCK'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock           ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+
; 0.503 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 0.825      ; 0.980      ;
; 0.503 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 0.825      ; 0.980      ;
; 0.503 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 0.825      ; 0.980      ;
; 0.503 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SEL_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|oAUD_BCK ; -0.500       ; 0.825      ; 0.980      ;
+-------+-----------------------+--------------------------+--------------+-----------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'AUDIO_DAC:u4|LRCK_1X'                                                                                              ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                  ; Launch Clock ; Latch Clock          ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+
; 0.670 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[0] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.642      ; 0.964      ;
; 0.670 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[1] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.642      ; 0.964      ;
; 0.670 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[2] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.642      ; 0.964      ;
; 0.670 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[4] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.642      ; 0.964      ;
; 0.670 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[5] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.642      ; 0.964      ;
; 0.670 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|SIN_Cont[3] ; iCLK_50      ; AUDIO_DAC:u4|LRCK_1X ; -0.500       ; 0.642      ; 0.964      ;
+-------+-----------------------+--------------------------+--------------+----------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[1]'                                                                                                 ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                     ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[0] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[1] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[2] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[3] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[4] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[5] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[7] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[8] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X_DIV[6] ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|LRCK_1X        ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[0]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[1]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|BCK_DIV[2]     ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
; 1.505 ; Reset_Delay:r0|oRESET ; AUDIO_DAC:u4|oAUD_BCK       ; iCLK_50      ; p1|altpll_component|pll|clk[1] ; 0.000        ; -0.911     ; 0.746      ;
+-------+-----------------------+-----------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.589 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.913     ; 0.828      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[15]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[18]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[17]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[16]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[14]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[13]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[12]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[11]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[10]   ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.591 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[0]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.911     ; 0.832      ;
; 1.695 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.910     ; 0.937      ;
; 1.695 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.910     ; 0.937      ;
; 1.695 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.910     ; 0.937      ;
; 1.695 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.910     ; 0.937      ;
; 1.695 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.910     ; 0.937      ;
; 1.695 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.910     ; 0.937      ;
; 1.695 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.910     ; 0.937      ;
; 1.695 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.910     ; 0.937      ;
; 1.695 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.910     ; 0.937      ;
; 1.695 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.910     ; 0.937      ;
; 1.709 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.901     ; 0.960      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.901     ; 0.963      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.901     ; 0.963      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.901     ; 0.963      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.901     ; 0.963      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.901     ; 0.963      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.901     ; 0.963      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.901     ; 0.963      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.901     ; 0.963      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.901     ; 0.963      ;
; 1.722 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.923     ; 0.951      ;
; 1.722 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[8]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.923     ; 0.951      ;
; 1.722 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[7]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.923     ; 0.951      ;
; 1.722 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[6]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.923     ; 0.951      ;
; 1.722 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[4]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.923     ; 0.951      ;
; 1.722 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[3]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.923     ; 0.951      ;
; 1.722 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[1]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.923     ; 0.951      ;
; 1.722 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oAddress[2]    ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.923     ; 0.951      ;
; 1.727 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.915     ; 0.964      ;
; 1.727 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.915     ; 0.964      ;
; 1.727 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.915     ; 0.964      ;
; 1.727 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.915     ; 0.964      ;
; 1.727 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; iCLK_50      ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.915     ; 0.964      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[2]'                                                                                               ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                   ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+
; 1.708 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[0] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.878     ; 0.982      ;
; 1.708 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oRed[9]    ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.878     ; 0.982      ;
; 1.709 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[2]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.901     ; 0.960      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[0]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.901     ; 0.963      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[2] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.901     ; 0.963      ;
; 1.712 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|oBlue[9]   ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.901     ; 0.963      ;
; 1.722 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_d[1]  ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.923     ; 0.951      ;
; 1.727 ; Reset_Delay:r0|oRESET ; VGA_OSD_RAM:u2|ADDR_dd[1] ; iCLK_50      ; p1|altpll_component|pll|clk[2] ; 0.000        ; -0.915     ; 0.964      ;
+-------+-----------------------+---------------------------+--------------+--------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_50'                                                                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_50 ; Rise       ; iCLK_50                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CLK_DIV[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[0]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[10]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[11]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[12]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[13]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[14]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[15]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[16]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[17]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[18]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[19]           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[1]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[2]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[3]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[4]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[5]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[6]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[7]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[8]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|Cont[9]            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; Reset_Delay:r0|oRESET             ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; audio_o                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; audio_o                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[0]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[1]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[2]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[3]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[4]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[5]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[6]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[7]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[8]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; bpm_o[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_50 ; Rise       ; bpm_o[9]                          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_50 ; Rise       ; cnt_beat[0]                       ;
+--------+--------------+----------------+------------------+---------+------------+-----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iCLK_28'                                                                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock   ; Clock Edge ; Target                                                                                          ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; iCLK_28 ; Rise       ; iCLK_28                                                                                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.IDEL         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_DEV       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_DEV       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P3_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P4_PRG       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.P6_CHP_ERA   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|ST.READ         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|Start_Delay[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|WE_CLK_Delay[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mACT            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mACT            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mCLK            ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mCLK            ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|mStart          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[10]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[11]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[12]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[13]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[14]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[15]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[16]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[17]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[18]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[19]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[20]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[21]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[4]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[5]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[6]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[7]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; iCLK_28 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|Flash_Controller:u5|r_ADDR[8]       ;
+--------+--------------+----------------+------------------+---------+------------+-------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'I2C_AV_Config:u3|mI2C_CTRL_CLK'                                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK1          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK2          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|ACK3          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|END           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SCLK          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SDO           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[0]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[10]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[11]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[12]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[13]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[14]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[15]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[1]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[22]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[2]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[3]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[4]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[5]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[6]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[7]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[8]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD[9]         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|I2C_Controller:u0|SD_COUNTER[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|LUT_INDEX[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[0]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[10]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[11]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[12]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[13]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[14]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[15]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[1]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[22]                   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[2]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[3]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[4]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[5]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[6]                    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; Rise       ; I2C_AV_Config:u3|mI2C_DATA[7]                    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]'                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|PROGRAM_TR_r  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[0]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[1]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[2]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|ST_P[3]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_prog[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_prog      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|PROGRAM_TR_r|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|PROGRAM_TR_r|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[0]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[0]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[1]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[1]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[2]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[2]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[3]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|ST_P[3]|clk                                                              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; Rise       ; flash1|tester|f1|addr_prog[4]|clk                                                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]'                                                                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                                ; Clock Edge ; Target                                                                                    ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|addr_read[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|end_read      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[0]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[10]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[11]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[12]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[13]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[14]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[15]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[16]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[17]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[18]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[19]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[1]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[20]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[21]|clk                                                        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[2]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[3]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[4]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[5]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[5]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[6]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[6]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[7]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[7]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[8]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[8]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[9]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|addr_read[9]|clk                                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]|regout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]|regout                                                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|inclk[0]                                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|outclk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|delay[4]~clkctrl|outclk                                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|end_read|clk                                                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; Rise       ; flash1|tester|f1|end_read|clk                                                             ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------------------+------------+-------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]'                                                                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                                    ; Clock Edge ; Target                                                            ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|FAIL  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|PROG  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|READ  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|ST[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|FAIL|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|FAIL|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|PROG|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|PROG|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|READ|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|READ|clk                                            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[0]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[0]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[1]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[1]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[2]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[2]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[3]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|ST[3]|clk                                           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]|regout                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|inclk[0]                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|outclk                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] ; Rise       ; flash1|tester|disp_cnt[24]~clkctrl|outclk                         ;
+--------+--------------+----------------+------------------+--------------------------------------------------------------------------+------------+-------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u4|LRCK_1X'                                                                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                ; Clock Edge ; Target                      ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Fall       ; AUDIO_DAC:u4|SIN_Cont[5]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|LRCK_1X~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[0]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[1]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[2]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[3]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[4]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[5]|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|LRCK_1X ; Rise       ; u4|SIN_Cont[5]|clk          ;
+--------+--------------+----------------+------------------+----------------------+------------+-----------------------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AUDIO_DAC:u4|oAUD_BCK'                                                                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                 ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[0]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[1]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[2]     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[3]     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Fall       ; AUDIO_DAC:u4|SEL_Cont[3]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[0]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[1]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|SEL_Cont[3]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; AUDIO_DAC:u4|oAUD_BCK ; Rise       ; u4|oAUD_BCK~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+-----------------------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[2]'                                                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                                                                                                                                 ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0                      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0                      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg0   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg1   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg10  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg11  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg2   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg3   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg4   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg5   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg6   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg7   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg8   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a0~porta_address_reg9   ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a1                      ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a1                      ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a10~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg7  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg8  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a11~porta_address_reg9  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12                     ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12                     ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg0  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg1  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg10 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg11 ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg2  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg3  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg4  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg5  ;
; 17.714 ; 19.841       ; 2.127          ; High Pulse Width ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg6  ;
; 17.714 ; 19.841       ; 2.127          ; Low Pulse Width  ; p1|altpll_component|pll|clk[2] ; Rise       ; VGA_OSD_RAM:u2|Img_RAM:u0|altsyncram:altsyncram_component|altsyncram_2c12:auto_generated|altsyncram_tj42:altsyncram1|ram_block2a12~porta_address_reg6  ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'iTD1_CLK27'                                                                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout               ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; iTD1_CLK27|combout               ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[1]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; iTD1_CLK27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; iTD1_CLK27 ; Rise       ; iTD1_CLK27                       ;
+--------+--------------+----------------+------------------+------------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|B_B[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|G_G[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[0]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[0]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[1]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[1]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[2]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[2]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[3]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[3]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[4]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[4]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[5]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[5]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[6]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[6]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[7]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[7]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[8]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[8]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[9]         ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|R_R[9]         ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[1]'                                                                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                     ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[0]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[1]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[2]                    ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X                       ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[0]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[1]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[2]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[3]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[4]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[5]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[6]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[7]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[8]                ;
; 26.777 ; 27.777       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|oAUD_BCK                      ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[0]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[1]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|BCK_DIV[2]                    ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X                       ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[0]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[1]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[2]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[3]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[4]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[5]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[6]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[7]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|LRCK_1X_DIV[8]                ;
; 26.778 ; 27.778       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; AUDIO_DAC:u4|oAUD_BCK                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.777 ; 27.777       ; 0.000          ; High Pulse Width ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|inclk[0] ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; p1|altpll_component|_clk1~clkctrl|outclk   ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[0]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[1]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|BCK_DIV[2]|clk                          ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[0]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[1]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[2]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[3]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[4]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[5]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[6]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[7]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X_DIV[8]|clk                      ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|LRCK_1X|clk                             ;
; 27.778 ; 27.778       ; 0.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[1] ; Rise       ; u4|oAUD_BCK|clk                            ;
+--------+--------------+----------------+------------------+--------------------------------+------------+--------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 1.470   ; 1.470   ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 2.162   ; 2.162   ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; 2.616   ; 2.616   ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; 4.361   ; 4.361   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; 4.361   ; 4.361   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; 3.999   ; 3.999   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; 3.877   ; 3.877   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; 3.474   ; 3.474   ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; 172.895 ; 172.895 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; 150.199 ; 150.199 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; 172.895 ; 172.895 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; 173.028 ; 173.028 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; 152.661 ; 152.661 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; 173.028 ; 173.028 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                               ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -1.183 ; -1.183 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -2.042 ; -2.042 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; -1.641 ; -1.641 ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; -3.354 ; -3.354 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; -4.241 ; -4.241 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; -3.879 ; -3.879 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; -3.757 ; -3.757 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; -3.354 ; -3.354 ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; -2.468 ; -2.468 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; -2.468 ; -2.468 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; -2.523 ; -2.523 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; -2.477 ; -2.477 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; -2.692 ; -2.692 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; -2.477 ; -2.477 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 2.949  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 3.079  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 2.949  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 3.079  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 7.654  ; 7.654  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 2.462  ;        ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;        ; 2.462  ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 7.636  ; 7.636  ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.332  ; 4.332  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 5.160  ; 5.160  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.489  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 4.775  ; 4.775  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 4.283  ; 4.283  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 4.337  ; 4.337  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 4.423  ; 4.423  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 4.518  ; 4.518  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 4.626  ; 4.626  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 4.543  ; 4.543  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 4.475  ; 4.475  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 4.775  ; 4.775  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 4.257  ; 4.257  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 4.434  ; 4.434  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 4.434  ; 4.434  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 4.375  ; 4.375  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 4.555  ; 4.555  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 4.595  ; 4.595  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 4.573  ; 4.573  ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 4.419  ; 4.419  ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 5.110  ; 5.110  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 4.789  ; 4.789  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 4.760  ; 4.760  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 5.017  ; 5.017  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 5.008  ; 5.008  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 4.782  ; 4.782  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 5.008  ; 5.008  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 5.110  ; 5.110  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 4.865  ; 4.865  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 4.963  ; 4.963  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 4.924  ; 4.924  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 4.901  ; 4.901  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 4.712  ; 4.712  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 4.750  ; 4.750  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 4.746  ; 4.746  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 4.761  ; 4.761  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 4.614  ; 4.614  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 4.528  ; 4.528  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 4.814  ; 4.814  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 4.593  ; 4.593  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 4.556  ; 4.556  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 4.540  ; 4.540  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 4.920  ; 4.920  ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 4.089  ; 4.089  ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 3.955  ; 3.955  ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 4.103  ; 4.103  ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 13.029 ; 13.029 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 13.004 ; 13.004 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 12.702 ; 12.702 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 12.911 ; 12.911 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 13.029 ; 13.029 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 12.664 ; 12.664 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 12.612 ; 12.612 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 12.651 ; 12.651 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 12.320 ; 12.320 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 12.320 ; 12.320 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 11.995 ; 11.995 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 12.206 ; 12.206 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 12.098 ; 12.098 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 12.199 ; 12.199 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 12.318 ; 12.318 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 12.303 ; 12.303 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 11.145 ; 11.145 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 11.145 ; 11.145 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 10.672 ; 10.672 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 10.952 ; 10.952 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 10.963 ; 10.963 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 10.067 ; 10.067 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 9.949  ; 9.949  ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 10.130 ; 10.130 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 5.099  ; 5.099  ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 3.343  ; 3.343  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 2.810  ; 2.810  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 2.796  ; 2.796  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 2.829  ; 2.829  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 2.830  ; 2.830  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 2.821  ; 2.821  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 2.834  ; 2.834  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 2.841  ; 2.841  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 2.844  ; 2.844  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 2.832  ; 2.832  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 3.343  ; 3.343  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 4.529  ; 4.529  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 2.292  ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 3.171  ; 3.171  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 3.171  ; 3.171  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 3.065  ; 3.065  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 3.066  ; 3.066  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 3.046  ; 3.046  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 2.956  ; 2.956  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 2.956  ; 2.956  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 2.828  ; 2.828  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 2.827  ; 2.827  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 2.935  ; 2.935  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 2.934  ; 2.934  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 3.393  ; 3.393  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 3.026  ; 3.026  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 2.831  ; 2.831  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 3.026  ; 3.026  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 2.908  ; 2.908  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 2.919  ; 2.919  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 3.019  ; 3.019  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 3.020  ; 3.020  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 2.792  ; 2.792  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 2.829  ; 2.829  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 2.830  ; 2.830  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 2.792  ; 2.792  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 3.564  ; 3.564  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;        ; 2.292  ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 2.286  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;        ; 2.286  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 2.949 ;       ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 3.079 ;       ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;       ; 2.949 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;       ; 3.079 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 5.264 ; 5.264 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 2.462 ;       ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;       ; 2.462 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 6.475 ; 6.475 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.332 ; 4.332 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.425 ; 3.489 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.489 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 4.063 ; 4.063 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 4.063 ; 4.063 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 4.228 ; 4.228 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 4.203 ; 4.203 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 4.409 ; 4.409 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 4.509 ; 4.509 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 4.428 ; 4.428 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 4.332 ; 4.332 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 4.406 ; 4.406 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 4.241 ; 4.241 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 4.418 ; 4.418 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 4.418 ; 4.418 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 4.359 ; 4.359 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 4.539 ; 4.539 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 4.579 ; 4.579 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 4.557 ; 4.557 ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 4.403 ; 4.403 ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 4.271 ; 4.271 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 4.367 ; 4.367 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 4.430 ; 4.430 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 4.445 ; 4.445 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 4.526 ; 4.526 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 4.360 ; 4.360 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 4.635 ; 4.635 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 4.609 ; 4.609 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 4.648 ; 4.648 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 4.310 ; 4.310 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 4.436 ; 4.436 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 4.487 ; 4.487 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 4.431 ; 4.431 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 4.459 ; 4.459 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 4.564 ; 4.564 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 4.590 ; 4.590 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 4.469 ; 4.469 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 4.344 ; 4.344 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 4.624 ; 4.624 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 4.403 ; 4.403 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 4.276 ; 4.276 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 4.271 ; 4.271 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 4.594 ; 4.594 ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 4.032 ; 4.032 ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 3.955 ; 3.955 ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 4.049 ; 4.049 ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 5.289 ; 5.289 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 5.691 ; 5.691 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 5.659 ; 5.659 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 5.594 ; 5.594 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 5.717 ; 5.717 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 5.345 ; 5.345 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 5.289 ; 5.289 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 5.575 ; 5.575 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 5.965 ; 5.965 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 6.300 ; 6.300 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 5.965 ; 5.965 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 6.193 ; 6.193 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 6.082 ; 6.082 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 6.169 ; 6.169 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 6.289 ; 6.289 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 6.268 ; 6.268 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 6.075 ; 6.075 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 6.809 ; 6.809 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 6.575 ; 6.575 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 7.215 ; 7.215 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 7.133 ; 7.133 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 6.181 ; 6.181 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 6.075 ; 6.075 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 6.257 ; 6.257 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 5.099 ; 5.099 ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 2.796 ; 2.796 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 2.810 ; 2.810 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 2.796 ; 2.796 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 2.829 ; 2.829 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 2.830 ; 2.830 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 2.821 ; 2.821 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 2.834 ; 2.834 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 2.841 ; 2.841 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 2.844 ; 2.844 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 2.832 ; 2.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 3.343 ; 3.343 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 4.084 ; 4.084 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 2.292 ;       ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 2.827 ; 2.827 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 3.171 ; 3.171 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 3.065 ; 3.065 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 3.066 ; 3.066 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 3.046 ; 3.046 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 2.956 ; 2.956 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 2.956 ; 2.956 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 2.828 ; 2.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 2.827 ; 2.827 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 2.935 ; 2.935 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 2.934 ; 2.934 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 3.393 ; 3.393 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 2.792 ; 2.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 2.831 ; 2.831 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 3.026 ; 3.026 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 2.908 ; 2.908 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 2.919 ; 2.919 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 3.019 ; 3.019 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 3.020 ; 3.020 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 2.792 ; 2.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 2.829 ; 2.829 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 2.830 ; 2.830 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 2.792 ; 2.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 3.564 ; 3.564 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;       ; 2.292 ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 2.286 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;       ; 2.286 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+-----------------------------------------------------+
; Propagation Delay                                   ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; beat_i[0]  ; beat_o[0]    ; 6.060 ;    ;    ; 6.060 ;
; beat_i[1]  ; beat_o[1]    ; 5.989 ;    ;    ; 5.989 ;
; beat_i[2]  ; beat_o[2]    ; 5.996 ;    ;    ; 5.996 ;
; beat_i[3]  ; beat_o[3]    ; 5.958 ;    ;    ; 5.958 ;
; iSW[17]    ; oAUD_DACDAT  ; 6.761 ;    ;    ; 6.761 ;
; iSW[17]    ; switch_led_o ; 6.165 ;    ;    ; 6.165 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------+
; Minimum Propagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; beat_i[0]  ; beat_o[0]    ; 6.060 ;    ;    ; 6.060 ;
; beat_i[1]  ; beat_o[1]    ; 5.989 ;    ;    ; 5.989 ;
; beat_i[2]  ; beat_o[2]    ; 5.996 ;    ;    ; 5.996 ;
; beat_i[3]  ; beat_o[3]    ; 5.958 ;    ;    ; 5.958 ;
; iSW[17]    ; oAUD_DACDAT  ; 6.761 ;    ;    ; 6.761 ;
; iSW[17]    ; switch_led_o ; 6.165 ;    ;    ; 6.165 ;
+------------+--------------+-------+----+----+-------+


+-------------------------------------------------------------------------+
; Output Enable Times                                                     ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 4.152 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 4.196 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 4.152 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 4.381 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 4.381 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 4.484 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 4.542 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 4.513 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 4.493 ;      ; Rise       ; iCLK_28         ;
+--------------+------------+-------+------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Output Enable Times                                             ;
+--------------+------------+-------+------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 4.136 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 4.180 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 4.136 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 4.365 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 4.365 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 4.468 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 4.526 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 4.497 ;      ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 4.477 ;      ; Rise       ; iCLK_28         ;
+--------------+------------+-------+------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Output Disable Times                                                             ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 4.152     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 4.196     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 4.152     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 4.381     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 4.381     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 4.484     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 4.542     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 4.513     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 4.493     ;           ; Rise       ; iCLK_28         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                     ;
+--------------+------------+-----------+-----------+------------+-----------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+--------------+------------+-----------+-----------+------------+-----------------+
; FLASH_DQ[*]  ; iCLK_28    ; 4.136     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[0] ; iCLK_28    ; 4.180     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[1] ; iCLK_28    ; 4.136     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[2] ; iCLK_28    ; 4.365     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[3] ; iCLK_28    ; 4.365     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[4] ; iCLK_28    ; 4.468     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[5] ; iCLK_28    ; 4.526     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[6] ; iCLK_28    ; 4.497     ;           ; Rise       ; iCLK_28         ;
;  FLASH_DQ[7] ; iCLK_28    ; 4.477     ;           ; Rise       ; iCLK_28         ;
+--------------+------------+-----------+-----------+------------+-----------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                                                     ;
+---------------------------------------------------------------------------------------+------------+---------+----------+---------+---------------------+
; Clock                                                                                 ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------------------------------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                                                                      ; -383.008   ; -2.659  ; -3.327   ; 0.459   ; -1.380              ;
;  AUDIO_DAC:u4|LRCK_1X                                                                 ; -1.063     ; 0.260   ; 0.065    ; 0.670   ; -0.500              ;
;  AUDIO_DAC:u4|oAUD_BCK                                                                ; -0.087     ; 0.215   ; 0.311    ; 0.459   ; -0.500              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -2.527     ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; -0.659     ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -3.000     ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -3.672     ; 0.215   ; N/A      ; N/A     ; -0.500              ;
;  iCLK_28                                                                              ; -3.776     ; -2.595  ; N/A      ; N/A     ; -1.380              ;
;  iCLK_50                                                                              ; -383.008   ; -2.659  ; N/A      ; N/A     ; -1.380              ;
;  iTD1_CLK27                                                                           ; N/A        ; N/A     ; N/A      ; N/A     ; 18.518              ;
;  p1|altpll_component|pll|clk[0]                                                       ; 8.426      ; 0.215   ; -3.327   ; 1.589   ; 18.841              ;
;  p1|altpll_component|pll|clk[1]                                                       ; 0.605      ; -1.068  ; -2.848   ; 1.505   ; 26.777              ;
;  p1|altpll_component|pll|clk[2]                                                       ; 22.959     ; 0.236   ; -3.327   ; 1.708   ; 17.714              ;
; Design-wide TNS                                                                       ; -16704.329 ; -53.437 ; -266.864 ; 0.0     ; -389.76             ;
;  AUDIO_DAC:u4|LRCK_1X                                                                 ; -6.378     ; 0.000   ; 0.000    ; 0.000   ; -6.000              ;
;  AUDIO_DAC:u4|oAUD_BCK                                                                ; -0.174     ; 0.000   ; 0.000    ; 0.000   ; -4.000              ;
;  I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -92.406    ; 0.000   ; N/A      ; N/A     ; -56.000             ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; -2.973     ; 0.000   ; N/A      ; N/A     ; -7.000              ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; -62.817    ; 0.000   ; N/A      ; N/A     ; -23.000             ;
;  flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -86.535    ; 0.000   ; N/A      ; N/A     ; -28.000             ;
;  iCLK_28                                                                              ; -199.005   ; -48.642 ; N/A      ; N/A     ; -85.380             ;
;  iCLK_50                                                                              ; -16254.041 ; -2.659  ; N/A      ; N/A     ; -180.380            ;
;  iTD1_CLK27                                                                           ; N/A        ; N/A     ; N/A      ; N/A     ; 0.000               ;
;  p1|altpll_component|pll|clk[0]                                                       ; 0.000      ; 0.000   ; -200.412 ; 0.000   ; 0.000               ;
;  p1|altpll_component|pll|clk[1]                                                       ; 0.000      ; -2.136  ; -39.872  ; 0.000   ; 0.000               ;
;  p1|altpll_component|pll|clk[2]                                                       ; 0.000      ; 0.000   ; -26.580  ; 0.000   ; 0.000               ;
+---------------------------------------------------------------------------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                                                                                                                                ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise    ; Fall    ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 2.867   ; 2.867   ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 4.000   ; 4.000   ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; 5.034   ; 5.034   ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; 8.262   ; 8.262   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; 8.262   ; 8.262   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; 7.690   ; 7.690   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; 7.355   ; 7.355   ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; 6.534   ; 6.534   ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; 384.609 ; 384.609 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; 335.930 ; 335.930 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; 384.609 ; 384.609 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; 384.940 ; 384.940 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; 341.445 ; 341.445 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; 384.940 ; 384.940 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+---------+---------+------------+--------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                                                                                                                               ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; Data Port   ; Clock Port                                                                           ; Rise   ; Fall   ; Clock Edge ; Clock Reference                                                                      ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+
; I2C_SDAT    ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; -1.183 ; -1.183 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ;
; iFLASH_RY_N ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; -2.042 ; -2.042 ; Rise       ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ;
; iFLASH_RY_N ; iCLK_28                                                                              ; -1.641 ; -1.641 ; Rise       ; iCLK_28                                                                              ;
; beat_i[*]   ; iCLK_50                                                                              ; -3.354 ; -3.354 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[0]  ; iCLK_50                                                                              ; -4.241 ; -4.241 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[1]  ; iCLK_50                                                                              ; -3.879 ; -3.879 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[2]  ; iCLK_50                                                                              ; -3.757 ; -3.757 ; Rise       ; iCLK_50                                                                              ;
;  beat_i[3]  ; iCLK_50                                                                              ; -3.354 ; -3.354 ; Rise       ; iCLK_50                                                                              ;
; dec_i[*]    ; iCLK_50                                                                              ; -2.468 ; -2.468 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[0]   ; iCLK_50                                                                              ; -2.468 ; -2.468 ; Rise       ; iCLK_50                                                                              ;
;  dec_i[1]   ; iCLK_50                                                                              ; -2.523 ; -2.523 ; Rise       ; iCLK_50                                                                              ;
; inc_i[*]    ; iCLK_50                                                                              ; -2.477 ; -2.477 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[0]   ; iCLK_50                                                                              ; -2.692 ; -2.692 ; Rise       ; iCLK_50                                                                              ;
;  inc_i[1]   ; iCLK_50                                                                              ; -2.477 ; -2.477 ; Rise       ; iCLK_50                                                                              ;
+-------------+--------------------------------------------------------------------------------------+--------+--------+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                           ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 5.612  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 5.877  ;        ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 5.612  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;        ; 5.877  ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 15.366 ; 15.366 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 4.721  ;        ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;        ; 4.721  ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 15.175 ; 15.175 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 7.755  ; 7.755  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 9.691  ; 9.691  ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 6.681  ;        ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 8.837  ; 8.837  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 7.707  ; 7.707  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 7.940  ; 7.940  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 8.001  ; 8.001  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 8.279  ; 8.279  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 8.515  ; 8.515  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 8.308  ; 8.308  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 8.163  ; 8.163  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 8.837  ; 8.837  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 7.734  ; 7.734  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 8.093  ; 8.093  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 8.093  ; 8.093  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 8.011  ; 8.011  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 8.357  ; 8.357  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 8.430  ; 8.430  ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 8.382  ; 8.382  ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 8.025  ; 8.025  ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 9.495  ; 9.495  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 8.790  ; 8.790  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 8.763  ; 8.763  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 9.395  ; 9.395  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 9.326  ; 9.326  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 8.790  ; 8.790  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 9.324  ; 9.324  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 9.495  ; 9.495  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 9.002  ; 9.002  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 9.220  ; 9.220  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 9.109  ; 9.109  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 9.028  ; 9.028  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 8.572  ; 8.572  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 8.669  ; 8.669  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 8.623  ; 8.623  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 8.639  ; 8.639  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 8.360  ; 8.360  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 8.153  ; 8.153  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 8.808  ; 8.808  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 8.327  ; 8.327  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 8.180  ; 8.180  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 8.150  ; 8.150  ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 9.046  ; 9.046  ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 7.390  ; 7.390  ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 7.023  ; 7.023  ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 7.401  ; 7.401  ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 28.012 ; 28.012 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 27.665 ; 27.665 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 27.102 ; 27.102 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 27.624 ; 27.624 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 28.012 ; 28.012 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 27.116 ; 27.116 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 26.968 ; 26.968 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 27.089 ; 27.089 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 26.174 ; 26.174 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 26.174 ; 26.174 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 25.469 ; 25.469 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 25.908 ; 25.908 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 25.698 ; 25.698 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 25.941 ; 25.941 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 26.156 ; 26.156 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 26.131 ; 26.131 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 23.168 ; 23.168 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 23.168 ; 23.168 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 22.059 ; 22.059 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 22.770 ; 22.770 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 22.771 ; 22.771 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 20.749 ; 20.749 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 20.496 ; 20.496 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 20.966 ; 20.966 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 9.570  ; 9.570  ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 6.066  ; 6.066  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 4.929  ; 4.929  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 4.906  ; 4.906  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 4.939  ; 4.939  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 4.941  ; 4.941  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 4.930  ; 4.930  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 4.946  ; 4.946  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 4.950  ; 4.950  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 4.955  ; 4.955  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 4.942  ; 4.942  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 6.066  ; 6.066  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 8.461  ; 8.461  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 3.946  ;        ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 5.659  ; 5.659  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 5.659  ; 5.659  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 5.431  ; 5.431  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 5.425  ; 5.425  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 5.407  ; 5.407  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 5.190  ; 5.190  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 5.192  ; 5.192  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 4.935  ; 4.935  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 4.933  ; 4.933  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 5.163  ; 5.163  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 5.162  ; 5.162  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 6.130  ; 6.130  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 5.393  ; 5.393  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 4.943  ; 4.943  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 5.393  ; 5.393  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 5.142  ; 5.142  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 5.153  ; 5.153  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 5.391  ; 5.391  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 5.389  ; 5.389  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 4.905  ; 4.905  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 4.944  ; 4.944  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 4.945  ; 4.945  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 4.904  ; 4.904  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 6.560  ; 6.560  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;        ; 3.946  ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 3.939  ;        ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;        ; 3.939  ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                                 ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; Data Port      ; Clock Port                     ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 2.949 ;       ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ; 3.079 ;       ; Rise       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_ADCLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;       ; 2.949 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_DACLRCK    ; AUDIO_DAC:u4|LRCK_1X           ;       ; 3.079 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|LRCK_1X           ; 5.264 ; 5.264 ; Fall       ; AUDIO_DAC:u4|LRCK_1X           ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ; 2.462 ;       ; Rise       ; AUDIO_DAC:u4|oAUD_BCK          ;
; AUD_BCLK       ; AUDIO_DAC:u4|oAUD_BCK          ;       ; 2.462 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; oAUD_DACDAT    ; AUDIO_DAC:u4|oAUD_BCK          ; 6.475 ; 6.475 ; Fall       ; AUDIO_DAC:u4|oAUD_BCK          ;
; I2C_SDAT       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.332 ; 4.332 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 4.425 ; 3.489 ; Rise       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; oI2C_SCLK      ; I2C_AV_Config:u3|mI2C_CTRL_CLK ; 3.489 ;       ; Fall       ; I2C_AV_Config:u3|mI2C_CTRL_CLK ;
; FLASH_DQ[*]    ; iCLK_28                        ; 4.063 ; 4.063 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[0]   ; iCLK_28                        ; 4.063 ; 4.063 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[1]   ; iCLK_28                        ; 4.228 ; 4.228 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[2]   ; iCLK_28                        ; 4.203 ; 4.203 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[3]   ; iCLK_28                        ; 4.409 ; 4.409 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[4]   ; iCLK_28                        ; 4.509 ; 4.509 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[5]   ; iCLK_28                        ; 4.428 ; 4.428 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[6]   ; iCLK_28                        ; 4.332 ; 4.332 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[7]   ; iCLK_28                        ; 4.406 ; 4.406 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[8]   ; iCLK_28                        ; 4.241 ; 4.241 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[9]   ; iCLK_28                        ; 4.418 ; 4.418 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[10]  ; iCLK_28                        ; 4.418 ; 4.418 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[11]  ; iCLK_28                        ; 4.359 ; 4.359 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[12]  ; iCLK_28                        ; 4.539 ; 4.539 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[13]  ; iCLK_28                        ; 4.579 ; 4.579 ; Rise       ; iCLK_28                        ;
;  FLASH_DQ[14]  ; iCLK_28                        ; 4.557 ; 4.557 ; Rise       ; iCLK_28                        ;
; FLASH_DQ15_AM1 ; iCLK_28                        ; 4.403 ; 4.403 ; Rise       ; iCLK_28                        ;
; oFLASH_A[*]    ; iCLK_28                        ; 4.271 ; 4.271 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[0]   ; iCLK_28                        ; 4.367 ; 4.367 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[1]   ; iCLK_28                        ; 4.430 ; 4.430 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[2]   ; iCLK_28                        ; 4.445 ; 4.445 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[3]   ; iCLK_28                        ; 4.526 ; 4.526 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[4]   ; iCLK_28                        ; 4.360 ; 4.360 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[5]   ; iCLK_28                        ; 4.635 ; 4.635 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[6]   ; iCLK_28                        ; 4.609 ; 4.609 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[7]   ; iCLK_28                        ; 4.648 ; 4.648 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[8]   ; iCLK_28                        ; 4.310 ; 4.310 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[9]   ; iCLK_28                        ; 4.436 ; 4.436 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[10]  ; iCLK_28                        ; 4.487 ; 4.487 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[11]  ; iCLK_28                        ; 4.431 ; 4.431 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[12]  ; iCLK_28                        ; 4.459 ; 4.459 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[13]  ; iCLK_28                        ; 4.564 ; 4.564 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[14]  ; iCLK_28                        ; 4.590 ; 4.590 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[15]  ; iCLK_28                        ; 4.469 ; 4.469 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[16]  ; iCLK_28                        ; 4.344 ; 4.344 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[17]  ; iCLK_28                        ; 4.624 ; 4.624 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[18]  ; iCLK_28                        ; 4.403 ; 4.403 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[19]  ; iCLK_28                        ; 4.276 ; 4.276 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[20]  ; iCLK_28                        ; 4.271 ; 4.271 ; Rise       ; iCLK_28                        ;
;  oFLASH_A[21]  ; iCLK_28                        ; 4.594 ; 4.594 ; Rise       ; iCLK_28                        ;
; oFLASH_CE_N    ; iCLK_28                        ; 4.032 ; 4.032 ; Rise       ; iCLK_28                        ;
; oFLASH_OE_N    ; iCLK_28                        ; 3.955 ; 3.955 ; Rise       ; iCLK_28                        ;
; oFLASH_WE_N    ; iCLK_28                        ; 4.049 ; 4.049 ; Rise       ; iCLK_28                        ;
; bpm_ss1_o[*]   ; iCLK_50                        ; 5.289 ; 5.289 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[0]  ; iCLK_50                        ; 5.691 ; 5.691 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[1]  ; iCLK_50                        ; 5.659 ; 5.659 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[2]  ; iCLK_50                        ; 5.594 ; 5.594 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[3]  ; iCLK_50                        ; 5.717 ; 5.717 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[4]  ; iCLK_50                        ; 5.345 ; 5.345 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[5]  ; iCLK_50                        ; 5.289 ; 5.289 ; Rise       ; iCLK_50                        ;
;  bpm_ss1_o[6]  ; iCLK_50                        ; 5.575 ; 5.575 ; Rise       ; iCLK_50                        ;
; bpm_ss2_o[*]   ; iCLK_50                        ; 5.965 ; 5.965 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[0]  ; iCLK_50                        ; 6.300 ; 6.300 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[1]  ; iCLK_50                        ; 5.965 ; 5.965 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[2]  ; iCLK_50                        ; 6.193 ; 6.193 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[3]  ; iCLK_50                        ; 6.082 ; 6.082 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[4]  ; iCLK_50                        ; 6.169 ; 6.169 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[5]  ; iCLK_50                        ; 6.289 ; 6.289 ; Rise       ; iCLK_50                        ;
;  bpm_ss2_o[6]  ; iCLK_50                        ; 6.268 ; 6.268 ; Rise       ; iCLK_50                        ;
; bpm_ss3_o[*]   ; iCLK_50                        ; 6.075 ; 6.075 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[0]  ; iCLK_50                        ; 6.809 ; 6.809 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[1]  ; iCLK_50                        ; 6.575 ; 6.575 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[2]  ; iCLK_50                        ; 7.215 ; 7.215 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[3]  ; iCLK_50                        ; 7.133 ; 7.133 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[4]  ; iCLK_50                        ; 6.181 ; 6.181 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[5]  ; iCLK_50                        ; 6.075 ; 6.075 ; Rise       ; iCLK_50                        ;
;  bpm_ss3_o[6]  ; iCLK_50                        ; 6.257 ; 6.257 ; Rise       ; iCLK_50                        ;
; oAUD_DACDAT    ; iCLK_50                        ; 5.099 ; 5.099 ; Rise       ; iCLK_50                        ;
; oVGA_B[*]      ; iTD1_CLK27                     ; 2.796 ; 2.796 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[0]     ; iTD1_CLK27                     ; 2.810 ; 2.810 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[1]     ; iTD1_CLK27                     ; 2.796 ; 2.796 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[2]     ; iTD1_CLK27                     ; 2.829 ; 2.829 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[3]     ; iTD1_CLK27                     ; 2.830 ; 2.830 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[4]     ; iTD1_CLK27                     ; 2.821 ; 2.821 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[5]     ; iTD1_CLK27                     ; 2.834 ; 2.834 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[6]     ; iTD1_CLK27                     ; 2.841 ; 2.841 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[7]     ; iTD1_CLK27                     ; 2.844 ; 2.844 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[8]     ; iTD1_CLK27                     ; 2.832 ; 2.832 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_B[9]     ; iTD1_CLK27                     ; 3.343 ; 3.343 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_BLANK_N   ; iTD1_CLK27                     ; 4.084 ; 4.084 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ; 2.292 ;       ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_G[*]      ; iTD1_CLK27                     ; 2.827 ; 2.827 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[0]     ; iTD1_CLK27                     ; 3.171 ; 3.171 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[1]     ; iTD1_CLK27                     ; 3.065 ; 3.065 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[2]     ; iTD1_CLK27                     ; 3.066 ; 3.066 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[3]     ; iTD1_CLK27                     ; 3.046 ; 3.046 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[4]     ; iTD1_CLK27                     ; 2.956 ; 2.956 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[5]     ; iTD1_CLK27                     ; 2.956 ; 2.956 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[6]     ; iTD1_CLK27                     ; 2.828 ; 2.828 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[7]     ; iTD1_CLK27                     ; 2.827 ; 2.827 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[8]     ; iTD1_CLK27                     ; 2.935 ; 2.935 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_G[9]     ; iTD1_CLK27                     ; 2.934 ; 2.934 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_HS        ; iTD1_CLK27                     ; 3.393 ; 3.393 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_R[*]      ; iTD1_CLK27                     ; 2.792 ; 2.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[0]     ; iTD1_CLK27                     ; 2.831 ; 2.831 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[1]     ; iTD1_CLK27                     ; 3.026 ; 3.026 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[2]     ; iTD1_CLK27                     ; 2.908 ; 2.908 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[3]     ; iTD1_CLK27                     ; 2.919 ; 2.919 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[4]     ; iTD1_CLK27                     ; 3.019 ; 3.019 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[5]     ; iTD1_CLK27                     ; 3.020 ; 3.020 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[6]     ; iTD1_CLK27                     ; 2.792 ; 2.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[7]     ; iTD1_CLK27                     ; 2.829 ; 2.829 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[8]     ; iTD1_CLK27                     ; 2.830 ; 2.830 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  oVGA_R[9]     ; iTD1_CLK27                     ; 2.792 ; 2.792 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_VS        ; iTD1_CLK27                     ; 3.564 ; 3.564 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; oVGA_CLOCK     ; iTD1_CLK27                     ;       ; 2.292 ; Fall       ; p1|altpll_component|pll|clk[0] ;
; oAUD_XCK       ; iTD1_CLK27                     ; 2.286 ;       ; Rise       ; p1|altpll_component|pll|clk[1] ;
; oAUD_XCK       ; iTD1_CLK27                     ;       ; 2.286 ; Fall       ; p1|altpll_component|pll|clk[1] ;
+----------------+--------------------------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------+
; Progagation Delay                                     ;
+------------+--------------+--------+----+----+--------+
; Input Port ; Output Port  ; RR     ; RF ; FR ; FF     ;
+------------+--------------+--------+----+----+--------+
; beat_i[0]  ; beat_o[0]    ; 10.605 ;    ;    ; 10.605 ;
; beat_i[1]  ; beat_o[1]    ; 10.504 ;    ;    ; 10.504 ;
; beat_i[2]  ; beat_o[2]    ; 10.517 ;    ;    ; 10.517 ;
; beat_i[3]  ; beat_o[3]    ; 10.462 ;    ;    ; 10.462 ;
; iSW[17]    ; oAUD_DACDAT  ; 12.286 ;    ;    ; 12.286 ;
; iSW[17]    ; switch_led_o ; 10.835 ;    ;    ; 10.835 ;
+------------+--------------+--------+----+----+--------+


+-----------------------------------------------------+
; Minimum Progagation Delay                           ;
+------------+--------------+-------+----+----+-------+
; Input Port ; Output Port  ; RR    ; RF ; FR ; FF    ;
+------------+--------------+-------+----+----+-------+
; beat_i[0]  ; beat_o[0]    ; 6.060 ;    ;    ; 6.060 ;
; beat_i[1]  ; beat_o[1]    ; 5.989 ;    ;    ; 5.989 ;
; beat_i[2]  ; beat_o[2]    ; 5.996 ;    ;    ; 5.996 ;
; beat_i[3]  ; beat_o[3]    ; 5.958 ;    ;    ; 5.958 ;
; iSW[17]    ; oAUD_DACDAT  ; 6.761 ;    ;    ; 6.761 ;
; iSW[17]    ; switch_led_o ; 6.165 ;    ;    ; 6.165 ;
+------------+--------------+-------+----+----+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                                                                             ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                           ; To Clock                                                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; AUDIO_DAC:u4|LRCK_1X                                                                 ; AUDIO_DAC:u4|LRCK_1X                                                                 ; 0            ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; AUDIO_DAC:u4|oAUD_BCK                                                                ; 0            ; 0        ; 0        ; 10       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 32           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 2            ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 2            ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 45           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 760          ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 51           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 922          ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 681          ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28                                                                              ; 16           ; 1        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28                                                                              ; 1128         ; 50       ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28                                                                              ; 71           ; 1        ; 0        ; 0        ;
; iCLK_28                                                                              ; iCLK_28                                                                              ; 699          ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; iCLK_50                                                                              ; 1            ; 1        ; 0        ; 0        ;
; iCLK_50                                                                              ; iCLK_50                                                                              ; > 2147483647 ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]                                                       ; p1|altpll_component|pll|clk[0]                                                       ; 4837         ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2]                                                       ; p1|altpll_component|pll|clk[0]                                                       ; 2            ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; p1|altpll_component|pll|clk[1]                                                       ; 1            ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; p1|altpll_component|pll|clk[1]                                                       ; 1            ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]                                                       ; p1|altpll_component|pll|clk[1]                                                       ; 147          ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]                                                       ; p1|altpll_component|pll|clk[2]                                                       ; 4547         ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2]                                                       ; p1|altpll_component|pll|clk[2]                                                       ; 1174         ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                                                                              ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; From Clock                                                                           ; To Clock                                                                             ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
; AUDIO_DAC:u4|LRCK_1X                                                                 ; AUDIO_DAC:u4|LRCK_1X                                                                 ; 0            ; 0        ; 0        ; 57       ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; AUDIO_DAC:u4|oAUD_BCK                                                                ; 0            ; 0        ; 0        ; 10       ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 32           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 2            ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; 2            ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 45           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; 760          ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 51           ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; 922          ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; 681          ; 0        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]             ; iCLK_28                                                                              ; 16           ; 1        ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] ; iCLK_28                                                                              ; 1128         ; 50       ; 0        ; 0        ;
; flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] ; iCLK_28                                                                              ; 71           ; 1        ; 0        ; 0        ;
; iCLK_28                                                                              ; iCLK_28                                                                              ; 699          ; 0        ; 0        ; 0        ;
; I2C_AV_Config:u3|mI2C_CTRL_CLK                                                       ; iCLK_50                                                                              ; 1            ; 1        ; 0        ; 0        ;
; iCLK_50                                                                              ; iCLK_50                                                                              ; > 2147483647 ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]                                                       ; p1|altpll_component|pll|clk[0]                                                       ; 4837         ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2]                                                       ; p1|altpll_component|pll|clk[0]                                                       ; 2            ; 0        ; 0        ; 0        ;
; AUDIO_DAC:u4|LRCK_1X                                                                 ; p1|altpll_component|pll|clk[1]                                                       ; 1            ; 1        ; 0        ; 0        ;
; AUDIO_DAC:u4|oAUD_BCK                                                                ; p1|altpll_component|pll|clk[1]                                                       ; 1            ; 1        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[1]                                                       ; p1|altpll_component|pll|clk[1]                                                       ; 147          ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0]                                                       ; p1|altpll_component|pll|clk[2]                                                       ; 4547         ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[2]                                                       ; p1|altpll_component|pll|clk[2]                                                       ; 1174         ; 0        ; 0        ; 0        ;
+--------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; iCLK_50    ; AUDIO_DAC:u4|LRCK_1X           ; 0        ; 0        ; 6        ; 0        ;
; iCLK_50    ; AUDIO_DAC:u4|oAUD_BCK          ; 0        ; 0        ; 4        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[0] ; 63       ; 0        ; 0        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[2] ; 8        ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; iCLK_50    ; AUDIO_DAC:u4|LRCK_1X           ; 0        ; 0        ; 6        ; 0        ;
; iCLK_50    ; AUDIO_DAC:u4|oAUD_BCK          ; 0        ; 0        ; 4        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[0] ; 63       ; 0        ; 0        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[1] ; 14       ; 0        ; 0        ; 0        ;
; iCLK_50    ; p1|altpll_component|pll|clk[2] ; 8        ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 11    ; 11   ;
; Unconstrained Input Port Paths  ; 331   ; 331  ;
; Unconstrained Output Ports      ; 108   ; 108  ;
; Unconstrained Output Port Paths ; 431   ; 431  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 02 14:12:51 2016
Info: Command: quartus_sta DE2_70_Default -c DE2_70_Default
Info: qsta_default_script.tcl version: #1
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'DE2_70_Default.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 37.037 -waveform {0.000 18.518} -name iTD1_CLK27 iTD1_CLK27
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 3 -multiply_by 2 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[1]} {p1|altpll_component|pll|clk[1]}
    Info (332110): create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name iCLK_50 iCLK_50
    Info (332105): create_clock -period 1.000 -name I2C_AV_Config:u3|mI2C_CTRL_CLK I2C_AV_Config:u3|mI2C_CTRL_CLK
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u4|LRCK_1X AUDIO_DAC:u4|LRCK_1X
    Info (332105): create_clock -period 1.000 -name iCLK_28 iCLK_28
    Info (332105): create_clock -period 1.000 -name flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24]
    Info (332105): create_clock -period 1.000 -name flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4]
    Info (332105): create_clock -period 1.000 -name flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5]
    Info (332105): create_clock -period 1.000 -name AUDIO_DAC:u4|oAUD_BCK AUDIO_DAC:u4|oAUD_BCK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -383.008
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -383.008    -16254.041 iCLK_50 
    Info (332119):    -3.776      -199.005 iCLK_28 
    Info (332119):    -3.672       -86.535 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):    -3.000       -62.817 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):    -2.527       -92.406 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -1.063        -6.378 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):    -0.659        -2.973 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):    -0.087        -0.174 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.843         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     8.426         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    22.959         0.000 p1|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is -2.659
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.659        -2.659 iCLK_50 
    Info (332119):    -2.595       -48.642 iCLK_28 
    Info (332119):    -1.068        -2.136 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.391         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.391         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.391         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):     0.391         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):     0.391         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):     0.391         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.513         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):     0.557         0.000 AUDIO_DAC:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -3.327
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.327      -200.412 p1|altpll_component|pll|clk[0] 
    Info (332119):    -3.327       -26.580 p1|altpll_component|pll|clk[2] 
    Info (332119):    -2.848       -39.872 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.065         0.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):     0.311         0.000 AUDIO_DAC:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 0.459
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.459         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.705         0.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):     2.623         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     2.810         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     3.089         0.000 p1|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -180.380 iCLK_50 
    Info (332119):    -1.380       -85.380 iCLK_28 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -28.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):    -0.500       -23.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):    -0.500        -7.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):    -0.500        -6.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):    18.518         0.000 iTD1_CLK27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -171.333
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -171.333     -7234.406 iCLK_50 
    Info (332119):    -1.248       -53.305 iCLK_28 
    Info (332119):    -1.161       -25.161 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):    -0.904       -17.938 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):    -0.548       -14.935 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.000         0.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):     0.253         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):     0.497         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.605         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     9.208         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    26.420         0.000 p1|altpll_component|pll|clk[2] 
Info (332146): Worst-case hold slack is -1.688
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.688       -40.671 iCLK_28 
    Info (332119):    -1.650        -1.650 iCLK_50 
    Info (332119):    -0.720        -1.440 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.215         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.215         0.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):     0.215         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):     0.215         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):     0.215         0.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):     0.215         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     0.236         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):     0.260         0.000 AUDIO_DAC:u4|LRCK_1X 
Info (332146): Worst-case recovery slack is -1.845
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.845      -111.610 p1|altpll_component|pll|clk[0] 
    Info (332119):    -1.845       -14.654 p1|altpll_component|pll|clk[2] 
    Info (332119):    -1.620       -22.680 p1|altpll_component|pll|clk[1] 
    Info (332119):     0.210         0.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):     0.377         0.000 AUDIO_DAC:u4|oAUD_BCK 
Info (332146): Worst-case removal slack is 0.503
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.503         0.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):     0.670         0.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):     1.505         0.000 p1|altpll_component|pll|clk[1] 
    Info (332119):     1.589         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):     1.708         0.000 p1|altpll_component|pll|clk[2] 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -180.380 iCLK_50 
    Info (332119):    -1.380       -85.380 iCLK_28 
    Info (332119):    -0.500       -56.000 I2C_AV_Config:u3|mI2C_CTRL_CLK 
    Info (332119):    -0.500       -28.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[5] 
    Info (332119):    -0.500       -23.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|flash_writer:f1|delay[4] 
    Info (332119):    -0.500        -7.000 flash_default_tester:flash1|DE2_70_flash_word_tester:tester|disp_cnt[24] 
    Info (332119):    -0.500        -6.000 AUDIO_DAC:u4|LRCK_1X 
    Info (332119):    -0.500        -4.000 AUDIO_DAC:u4|oAUD_BCK 
    Info (332119):    17.714         0.000 p1|altpll_component|pll|clk[2] 
    Info (332119):    18.518         0.000 iTD1_CLK27 
    Info (332119):    18.841         0.000 p1|altpll_component|pll|clk[0] 
    Info (332119):    26.777         0.000 p1|altpll_component|pll|clk[1] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 611 megabytes
    Info: Processing ended: Thu Jun 02 14:13:06 2016
    Info: Elapsed time: 00:00:15
    Info: Total CPU time (on all processors): 00:00:15


