# FPGA_Notes
FPGA study
FPGA VIO 中 probe_in 用于查看波形，与之前的输入输出不同
            probe_out 用于驱动虚拟引脚，注意out不包括clk引脚。
在 top 块中主要是做连接和全局复位，assign rstn = ~rst;而不是具体的复位逻辑。
# parameter “传参”
在 Verilog 里，就是在 实例化（instantiation）子模块的时候，把外部给定的常量值“传”进去，覆盖子模块里用 parameter 定义的**默认值**。
# 与C语言的异同
| 特性          | Verilog `parameter`         | C 语言函数参数      |
| -----------   | --------------------------- | ------------- |
| **生效时机**    | **编译/综合时**（静态常量）            | **运行时**（动态变量） |
| **作用范围**    | 影响 **模块内部** 的常量值            | 影响 函数内部 的变量值  |
| **能否被外部覆盖** | 可以，用 `#(…)` 在实例化里传参         | 形式参数值由调用函数时传入 |
| **传参机制**    | 类似 VHDL 的 generics 或 C++ 模板 | 传递的是运行时的值或引用  |
# localparam
本地变量，不会被外部覆盖。
# 前仿真和后仿真
| 前仿真 |   Functional / RTL Simulation  | 基于源代码（**源码，tb**）（行为级或结构级 RTL）的仿真，不考虑综合工具映射到具体门电路与布线的延时，**只验证逻辑功能**是否正确。                                                      |
| 后仿真 | Timing / Gate-Level Simulation | 在综合后生成的**门级网表（gate-level netlist）上进行仿真**，通常还会装载 SDF（Standard Delay Format）**延时文件**，**既验证逻辑功能，也检验时序**是否满足时钟期、建立／保持时间等物理约束。 |

