-- VHDL test case input
variable M,N : bit := '1';

