 2
Keywords: Low-voltage low dropout 
regulator, fast transient response, high current 
efficiency. 
二、 計畫的緣由與研究目的 
隨著科技進步及人類需求的瞬息萬
變，產品設計的多功能屬性與複雜度的提升
是不可避免的趨勢，許多相對應的電路設計
也因此往更高的操作頻率以及更高的整合
度方向發展，功率消耗因而以驚人的速度持
續成長，衍生了晶片或產品的可靠度問題以
及電池持久性問題，良好的電源管理 
(Power Management)不但可以降低功率損
耗，更可以適度提升系統效能(甚至是兩者
兼顧)，是目前很熱門的研究方向之一。而
電源管理技術的核心便是一個電壓轉換
器，可以在針對系統需求提供不同的工作電
壓。另一方面，由於低電壓系統特別需要品
質優良的電源供應以避免因為電源雜訊造
成的電路誤動作，而低壓降線性調節器因為
其低輸出雜訊與低輸出漣波之電壓、快速暫
態響應、簡單的電路架構與較小的面積…等
優點，因此適合用來整合於俱備電源管理的
系統單晶片中，概念如圖一所示。針對如此
的低功率、低電壓、且高效能的系統，個人
希望可以設計出可操作在低電壓(1V)，低漣
波而且快速暫態反應、高電源雜訊抑制比、
以及高度抗變異能力的低壓降線性調節器
來供給系統使用。 
 
圖一 低壓降線性調節器在低電壓系統中的
角色及特色 
三、 研究方法及成果 
針對於先進製程上設計電路的角度來
看，我們提出的線性電壓調節器電路架構是
必須適用於低電壓設計，因為如此才能有較
大的電壓空間去抵抗製程、溫度與電壓變
異；其中線性電壓調節器內部的誤差放大器
(Error Amplifier)的選擇，便需要仔細考量；
常見的誤差放大器類型，例如：伸縮疊接
(telescopic cascode)運算放大器、摺疊疊接
(folded cascode)運算放大器、雙級(two-sage)
運算放大器、增益提高(gain boosting)運算放
大器以及電流鏡式(current mirror)運算放大
器等等，我們的想法是利用操作轉導運算放
大器(operational transconductance amplifier, 
OTA)，如圖二所示，此電路可細分成四條
路徑，每條路徑上最多只有疊接三顆電晶
體，相對的每顆電晶體的驅動電壓(VOV)至
少可以分到 330mV 的電壓空間，所以即使
當製程、溫度與電壓變異而造成臨界電壓飄
移 100mV 時，放大器本身都還是可以維持
在飽和區做正常工作，因此只要電晶體的偏
壓點設好，就可以靠電路本身去抵抗變異而
不用另外加任何校正(calibration)電路，除此
之外，如果從 layout 的角度考量下我們可觀
察出此電路的對稱性(symmetrical)很高，所
以在 layout 都可以容易做得很匹配，即使真
的發生電壓飄移也可以將電路的相對誤差
降到最低而僅剩下絕對誤差。此外，此電路
的輸出級是一個軌對軌(rail to rail)的輸出，
分別由電晶體 M4 與 M12 所組成。此輸出
級若擺幅越大，表示功率電晶體的 VSGP 跨
壓擺幅可以越大，若以相同電流的情況下，
相對我們的功率電晶體的尺寸(W/L)P 可以
小一些，不僅可以降低 layout 面積也能夠減
少閘極端所看到的寄身電容，如此一來，錯
誤放大器的輸出級對寄身電容充放電速度
也可以增快即達到迴轉率變大。此種架構因
而有較高的抗 PVT 變異的能力，以及高的
輸出擺幅，但是缺點為增益有限，我們希望
電路提高增益的方式是以不消耗多餘的功
率下進行，所以我們會藉由提高輸出阻抗的
方式來增加增益，實現的作法為電流分流的
概念，如圖三所示。為了提高輸出阻抗我們
可 以 降 低 電 晶 體 M12 的 電 流 ( 因 為
ro=1/ λID)，而電晶體 M12 的電流又是由電
晶體 M02 做一個電流鏡倍率 B 複製過來，
 4
出電壓回升，現在增加了迴轉率增強電路感
覺上如同變三條路徑在幫助 nout 節點電壓
下降，因此大幅的提升了 LDO 暫態反應的
效能。至於負載若從大電流瞬間變小電流時
的電路操作就與以上介紹的電路動作相
反，但一樣能達到預期之效果。 
 
圖五 完整低電壓低壓降線性電壓調節器電
路 
用上述概念實現之低電壓快速反應之
低壓降線性調節器已經使用 UMC 90nm 製
程實現並完成晶片下線，晶片佈局圖顯示在
圖六中。佈局後的模擬會以整體 LDO 的開
迴路交流響應來確保電路的穩定度，當電路
穩定度考量通過後，便開始測試 LDO 的各
項效能，包含線性調節率、負載調節率、暫
態反應、電源雜訊抑制能力及靜態電流並利
用以上這些參數來換算出電路的性能指標
(figure of merit：FOM)，以上模擬步驟以圖
七表示之。由於所設計的晶片的輸出電壓目
標為 0.85V~0.5V，因此模擬結果針對不同
輸出電壓需求個別有模擬結果，整理 0.85V
與 0.5V 的佈局後模擬結果如表一。 
 
圖六 低壓降線性電壓調節器佈局圖 
 
圖七 低壓降線性電壓調節器模擬步驟 
表一 佈局後模擬結果(0.85V/0.5V) 
 
佈局後的模擬結果與近年來於國際上
具有指標性的低壓降線性電壓調節器論文
研究成果比較如表二與圖八所示，顯示在低
電壓操作下，我們所設計的低壓降線性電壓
調節器還可有很好的暫態反應與優異的
FOM 值。 
表二 佈局後模擬結果與參考文獻的比較 
 
0
0.1
0.2
0.3
0.4
0.5
0.6
0.7
0.8
0.9
1
1/ΔV
Current 
Efficiency
PSRR1/Line Regulation
1/Load 
Regulation
2005 JSSC 2007 JSSC 2008 ISSCC This Work
 
圖八 效能比較圖 
 6
regulator,” IEEE J. Solid-State Circuits, vol. 33, 
no. 1, pp. 36-44, Jan. 1998. 
[2] K. N. Leung and P. K. T. Mok, “A capacitor-free 
CMOS low-dropout regulator  with 
damping-factor-control frequency compensation,” 
IEEE J. Solid-State Circuits, vol. 38, no. 10, pp. 
1691-1702, Oct. 2003. 
[3] P. Hazucha, T. Karnik, B. A. Bloechel ,C. Parsons, 
D. Finan, and S. Borkar, “Area-efficient linear 
regulator with ultra-fast load regulation,” IEEE J. 
Solid-State Circuits, vol. 40, no. 4, pp. 933-940, 
Apr. 2005. 
[4] M. Al-Shyoukh, H. Lee and R. Perez, “A 
transient-enhanced low-quiescent current 
low-dropout regulator with buffer impedance 
attenuation,” IEEE J. Solid-State Circuits, vol. 42, 
no. 8, pp. 1732-1742,Aug. 2007. 
[5] S. K. Lau, P. K. T Mok, K. N. Leung, “A 
low-dropout regulator for SoC with Q-reduction,” 
IEEE J. Solid-State Circuits, vol. 42, no. 3, pp. 
658-664, Mar. 2007. 
[6] Yat Lei Lam and Wing-Hung Ki, “A 0.9V 0.35µm 
adaptively biased CMOS LDO regulator with fast 
transient response,” in IEEE ISSCC Dig. Tech. 
Papers, Feb. 2008, pp. 442-626. 
2 
 
方面：單一輸入及多輸出的切換式電源調節器(SIMO)、提高轉換效率的電源調節器設計
技術、以及在多媒體、顯示科技及生醫等應用中的電源供應電路。其中單一輸入及多輸
出的切換式電源調節器的研究方向仍屬於方興未艾的階段，原因是在現今環保意識的抬
頭以及能源採集等多方面應用與研究的蓬勃發展，在電源調節器設計部分必然需要面對
不同的應用趨勢來做變化並提高效率進而節約能源。然而在針對不同輸入能量來源的電
源調節器設計上仍然被要求具有高度穩定性以及輸出電壓的品質維持，這樣的考量在多
媒體與生醫應用中被特別的要求，因此是值得研究發展的方向。另外，在許多低功率取
向的系統應用研究中，電源供應電路常被用來提供穩定的低準位電壓供給，如此與計畫
中探討的低電壓抗變異技術相符合，可見此計畫在現今頂尖研究與應用層面中都具有一
定的貢獻與研究價值。而如何結合不同應用情境以及改善固有問題會是接下來的研究重
點。 
藉由這次研討會的參與，除了可以與來自世界各國頂尖研究人員進行交流討論外，
更藉由豐富的演講與發表會了解目前科技的最新發展趨勢與相關脈動，使我在電路設計
上有更多的啟發，在基本知識擴展上也有充足的收穫，對於個人的人生經歷有顯著的影
響。 
 
三、考察參加活動 
1. Rump Sessions 
2. Invited Talk 
 
四、建議 
感謝國科會的補助，使得參加國際會議的機會得以實現。藉由此次與會增長見識與
得到豐富的收穫，未來期望能提供更多補助管道讓學生能出國與會，以利進行相關學術
研究交流及知識的拓展。如此可培養研究人員的研發層面並增進國際觀視野。同時，也
希望這樣的研究補助計畫與管道可以持續下去。 
 
五、攜回文獻資料清單 
1. 會議議程表。 
2. 會議論文全文 CD。 
3. 會議論文集 
4. 相關國際會議的 Call for Paper傳單。 
 
六、其他 
再次感謝國科會的經費補助，才讓這次的觀摩學習沒後顧之憂，也更能全力專注在
研究交流上，謝謝！ 
 
98年度專題研究計畫研究成果彙整表 
計畫主持人：黃崇勛 計畫編號：98-2221-E-194-055- 
計畫名稱：低電壓及抗變異設計之關鍵技術--子計畫四：低電壓線性調節器之抗變異設計技術(I) 
量化 
成果項目 實際已達成
數（被接受
或已發表）
預期總達成
數(含實際已
達成數) 
本計畫實
際貢獻百
分比 
單位 
備 註 （ 質 化 說
明：如數個計畫
共同成果、成果
列 為 該 期 刊 之
封 面 故 事 ...
等） 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100%   
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 8 3 100%  
博士生 1 1 100%  
博士後研究員 0 0 100%  
國內 
參與計畫人力 
（本國籍） 
專任助理 0 0 100% 
人次 
 
期刊論文 0 0 100%  
研究報告/技術報告 0 0 100%  
研討會論文 0 0 100% 
篇 
 
論文著作 
專書 0 0 100% 章/本  
申請中件數 0 0 100%  專利 已獲得件數 0 0 100% 件  
件數 0 0 100% 件  
技術移轉 
權利金 0 0 100% 千元  
碩士生 0 0 100%  
博士生 0 0 100%  
博士後研究員 0 0 100%  
國外 
參與計畫人力 
（外國籍） 
專任助理 0 0 100% 
人次 
 
 
