TimeQuest Timing Analyzer report for top
Wed May 27 17:17:26 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow Model Fmax Summary
  7. Slow Model Setup Summary
  8. Slow Model Hold Summary
  9. Slow Model Recovery Summary
 10. Slow Model Removal Summary
 11. Slow Model Minimum Pulse Width Summary
 12. Slow Model Setup: '11'
 13. Slow Model Setup: '100'
 14. Slow Model Setup: 'AN831|c0|altpll_component|pll|clk[0]'
 15. Slow Model Setup: 'BCLK'
 16. Slow Model Hold: '11'
 17. Slow Model Hold: '100'
 18. Slow Model Hold: 'AN831|c0|altpll_component|pll|clk[0]'
 19. Slow Model Hold: 'BCLK'
 20. Slow Model Minimum Pulse Width: '100'
 21. Slow Model Minimum Pulse Width: 'AN831|c0|altpll_component|pll|clk[0]'
 22. Slow Model Minimum Pulse Width: '11'
 23. Slow Model Minimum Pulse Width: 'BCLK'
 24. Setup Times
 25. Hold Times
 26. Clock to Output Times
 27. Minimum Clock to Output Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: '11'
 34. Fast Model Setup: '100'
 35. Fast Model Setup: 'AN831|c0|altpll_component|pll|clk[0]'
 36. Fast Model Setup: 'BCLK'
 37. Fast Model Hold: '100'
 38. Fast Model Hold: '11'
 39. Fast Model Hold: 'AN831|c0|altpll_component|pll|clk[0]'
 40. Fast Model Hold: 'BCLK'
 41. Fast Model Minimum Pulse Width: '100'
 42. Fast Model Minimum Pulse Width: 'AN831|c0|altpll_component|pll|clk[0]'
 43. Fast Model Minimum Pulse Width: '11'
 44. Fast Model Minimum Pulse Width: 'BCLK'
 45. Setup Times
 46. Hold Times
 47. Clock to Output Times
 48. Minimum Clock to Output Times
 49. Multicorner Timing Analysis Summary
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Setup Transfers
 55. Hold Transfers
 56. Report TCCS
 57. Report RSKM
 58. Unconstrained Paths
 59. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; top                                                               ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F672C8                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-8         ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------+
; SDC File List                                     ;
+---------------+--------+--------------------------+
; SDC File Path ; Status ; Read at                  ;
+---------------+--------+--------------------------+
; top.sdc       ; OK     ; Wed May 27 17:17:24 2020 ;
+---------------+--------+--------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                              ;
+--------------------------------------+-----------+----------+-----------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; Clock Name                           ; Type      ; Period   ; Frequency ; Rise  ; Fall     ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source                                 ; Targets                                  ;
+--------------------------------------+-----------+----------+-----------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+
; 11                                   ; Base      ; 90.909   ; 11.0 MHz  ; 0.000 ; 45.454   ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { iCLK_11MHz }                           ;
; 100                                  ; Base      ; 10.000   ; 100.0 MHz ; 0.000 ; 5.000    ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { iCLK_100 }                             ;
; AN831|c0|altpll_component|pll|clk[0] ; Generated ; 20.000   ; 50.0 MHz  ; 0.000 ; 10.000   ; 50.00      ; 2         ; 1           ;       ;        ;           ;            ; false    ; 100    ; AN831|c0|altpll_component|pll|inclk[0] ; { AN831|c0|altpll_component|pll|clk[0] } ;
; BCLK                                 ; Base      ; 2604.167 ; 0.38 MHz  ; 0.000 ; 1302.083 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;                                        ; { AUD_BCLK }                             ;
+--------------------------------------+-----------+----------+-----------+-------+----------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+----------------------------------------+------------------------------------------+


+----------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                    ;
+------------+-----------------+--------------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                           ; Note ;
+------------+-----------------+--------------------------------------+------+
; 119.47 MHz ; 119.47 MHz      ; AN831|c0|altpll_component|pll|clk[0] ;      ;
; 122.32 MHz ; 122.32 MHz      ; 11                                   ;      ;
; 124.83 MHz ; 124.83 MHz      ; BCLK                                 ;      ;
; 144.74 MHz ; 144.74 MHz      ; 100                                  ;      ;
+------------+-----------------+--------------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------+
; Slow Model Setup Summary                                        ;
+--------------------------------------+----------+---------------+
; Clock                                ; Slack    ; End Point TNS ;
+--------------------------------------+----------+---------------+
; 11                                   ; -3.445   ; -135.131      ;
; 100                                  ; 3.091    ; 0.000         ;
; AN831|c0|altpll_component|pll|clk[0] ; 11.630   ; 0.000         ;
; BCLK                                 ; 2596.156 ; 0.000         ;
+--------------------------------------+----------+---------------+


+--------------------------------------------------------------+
; Slow Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; 11                                   ; 0.470 ; 0.000         ;
; 100                                  ; 0.499 ; 0.000         ;
; AN831|c0|altpll_component|pll|clk[0] ; 0.499 ; 0.000         ;
; BCLK                                 ; 0.499 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                          ;
+--------------------------------------+----------+---------------+
; Clock                                ; Slack    ; End Point TNS ;
+--------------------------------------+----------+---------------+
; 100                                  ; 3.758    ; 0.000         ;
; AN831|c0|altpll_component|pll|clk[0] ; 8.758    ; 0.000         ;
; 11                                   ; 44.212   ; 0.000         ;
; BCLK                                 ; 1300.841 ; 0.000         ;
+--------------------------------------+----------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '11'                                                                                                                                                ;
+--------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -3.445 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|y_counter[2]         ; 100          ; 11          ; 0.001        ; -0.554     ; 2.932      ;
; -3.445 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|y_counter[1]         ; 100          ; 11          ; 0.001        ; -0.554     ; 2.932      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[0]            ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[1]            ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[2]            ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[3]            ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[4]            ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[5]            ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[6]            ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[7]            ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[8]            ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[9]            ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[10]           ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[11]           ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[12]           ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[13]           ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[14]           ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.196 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[15]           ; 100          ; 11          ; 0.001        ; -0.550     ; 2.687      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[16]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[17]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[18]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[19]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[20]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[21]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[22]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[23]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[24]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[25]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[26]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[27]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[28]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[29]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[30]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -3.184 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[31]           ; 100          ; 11          ; 0.001        ; -0.552     ; 2.673      ;
; -2.986 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|current_state.start  ; 100          ; 11          ; 0.001        ; -0.554     ; 2.473      ;
; -2.986 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|x_counter[0]         ; 100          ; 11          ; 0.001        ; -0.554     ; 2.473      ;
; -2.986 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|x_counter[1]         ; 100          ; 11          ; 0.001        ; -0.554     ; 2.473      ;
; -2.986 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|x_counter[2]         ; 100          ; 11          ; 0.001        ; -0.554     ; 2.473      ;
; -2.986 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|current_state.send   ; 100          ; 11          ; 0.001        ; -0.554     ; 2.473      ;
; -2.889 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|y_counter[0]         ; 100          ; 11          ; 0.001        ; -0.554     ; 2.376      ;
; -2.888 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|send_valid           ; 100          ; 11          ; 0.001        ; -0.554     ; 2.375      ;
; -2.770 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|current_state.finish ; 100          ; 11          ; 0.001        ; 0.437      ; 3.248      ;
; -2.684 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|current_state.idle   ; 100          ; 11          ; 0.001        ; -0.554     ; 2.171      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[0]            ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[1]            ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[2]            ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[3]            ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[4]            ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[5]            ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[6]            ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[7]            ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[8]            ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[9]            ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[10]           ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[11]           ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[12]           ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[13]           ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[14]           ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.734 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[15]           ; 11           ; 11          ; 90.909       ; 0.002      ; 8.217      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[16]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[17]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[18]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[19]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[20]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[21]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[22]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[23]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[24]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[25]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[26]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[27]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[28]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[29]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[30]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.746 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[31]           ; 11           ; 11          ; 90.909       ; 0.000      ; 8.203      ;
; 82.944 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|current_state.start  ; 11           ; 11          ; 90.909       ; -0.002     ; 8.003      ;
; 82.944 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|x_counter[0]         ; 11           ; 11          ; 90.909       ; -0.002     ; 8.003      ;
; 82.944 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|x_counter[1]         ; 11           ; 11          ; 90.909       ; -0.002     ; 8.003      ;
; 82.944 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|x_counter[2]         ; 11           ; 11          ; 90.909       ; -0.002     ; 8.003      ;
; 82.944 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|current_state.send   ; 11           ; 11          ; 90.909       ; -0.002     ; 8.003      ;
; 83.041 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|y_counter[0]         ; 11           ; 11          ; 90.909       ; -0.002     ; 7.906      ;
; 83.042 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|send_valid           ; 11           ; 11          ; 90.909       ; -0.002     ; 7.905      ;
; 83.160 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; 0.989      ; 8.778      ;
; 83.479 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|y_counter[2]         ; 11           ; 11          ; 90.909       ; -0.002     ; 7.468      ;
; 83.479 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|y_counter[1]         ; 11           ; 11          ; 90.909       ; -0.002     ; 7.468      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[0]            ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[1]            ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[2]            ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[3]            ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[4]            ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[5]            ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[6]            ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[7]            ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[8]            ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[9]            ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[10]           ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[11]           ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[12]           ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[13]           ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
; 83.512 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|ticker[14]           ; 11           ; 11          ; 90.909       ; 0.000      ; 7.437      ;
+--------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: '100'                                                                                                                           ;
+-------+-----------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 3.091 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; -0.003     ; 6.946      ;
; 3.242 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; -0.003     ; 6.795      ;
; 3.286 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.754      ;
; 3.299 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.035     ; 6.706      ;
; 3.299 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.035     ; 6.706      ;
; 3.325 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.029     ; 6.686      ;
; 3.325 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.029     ; 6.686      ;
; 3.325 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.029     ; 6.686      ;
; 3.350 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.035     ; 6.655      ;
; 3.350 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.035     ; 6.655      ;
; 3.376 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.029     ; 6.635      ;
; 3.376 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.029     ; 6.635      ;
; 3.376 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.029     ; 6.635      ;
; 3.421 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 10.000       ; -0.003     ; 6.616      ;
; 3.428 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[21]              ; 100          ; 100         ; 10.000       ; -0.014     ; 6.598      ;
; 3.428 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[48]              ; 100          ; 100         ; 10.000       ; -0.014     ; 6.598      ;
; 3.437 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.603      ;
; 3.474 ; AN831:AN831|count_value[2]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.566      ;
; 3.479 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[21]              ; 100          ; 100         ; 10.000       ; -0.014     ; 6.547      ;
; 3.479 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[48]              ; 100          ; 100         ; 10.000       ; -0.014     ; 6.547      ;
; 3.493 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[12]           ; 100          ; 100         ; 10.000       ; -0.003     ; 6.544      ;
; 3.504 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[21]           ; 100          ; 100         ; 10.000       ; -0.003     ; 6.533      ;
; 3.506 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.500      ;
; 3.506 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.500      ;
; 3.509 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 10.000       ; -0.003     ; 6.528      ;
; 3.532 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.480      ;
; 3.532 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.480      ;
; 3.532 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.480      ;
; 3.536 ; AN831:AN831|count_value[3]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.504      ;
; 3.555 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.451      ;
; 3.555 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.451      ;
; 3.581 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.431      ;
; 3.581 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.431      ;
; 3.581 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.431      ;
; 3.616 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.424      ;
; 3.618 ; AN831:AN831|count_value[21] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.388      ;
; 3.618 ; AN831:AN831|count_value[21] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.388      ;
; 3.625 ; AN831:AN831|count_value[2]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.415      ;
; 3.627 ; AN831:AN831|count_value[26] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.379      ;
; 3.627 ; AN831:AN831|count_value[26] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.379      ;
; 3.635 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[21]              ; 100          ; 100         ; 10.000       ; -0.013     ; 6.392      ;
; 3.635 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[48]              ; 100          ; 100         ; 10.000       ; -0.013     ; 6.392      ;
; 3.644 ; AN831:AN831|count_value[21] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.368      ;
; 3.644 ; AN831:AN831|count_value[21] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.368      ;
; 3.644 ; AN831:AN831|count_value[21] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.368      ;
; 3.651 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 10.000       ; 0.554      ; 6.943      ;
; 3.653 ; AN831:AN831|count_value[26] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.359      ;
; 3.653 ; AN831:AN831|count_value[26] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.359      ;
; 3.653 ; AN831:AN831|count_value[26] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.359      ;
; 3.656 ; AN831:AN831|count_value[24] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.350      ;
; 3.656 ; AN831:AN831|count_value[24] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.350      ;
; 3.658 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[14]              ; 100          ; 100         ; 10.000       ; -0.032     ; 6.350      ;
; 3.658 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[13]              ; 100          ; 100         ; 10.000       ; -0.032     ; 6.350      ;
; 3.665 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[11]              ; 100          ; 100         ; 10.000       ; -0.031     ; 6.344      ;
; 3.666 ; AN831:AN831|count_value[5]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.374      ;
; 3.680 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[28]           ; 100          ; 100         ; 10.000       ; -0.003     ; 6.357      ;
; 3.682 ; AN831:AN831|count_value[24] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.330      ;
; 3.682 ; AN831:AN831|count_value[24] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.330      ;
; 3.682 ; AN831:AN831|count_value[24] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.330      ;
; 3.684 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[21]              ; 100          ; 100         ; 10.000       ; -0.013     ; 6.343      ;
; 3.684 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[48]              ; 100          ; 100         ; 10.000       ; -0.013     ; 6.343      ;
; 3.685 ; AN831:AN831|count_value[30] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.321      ;
; 3.685 ; AN831:AN831|count_value[30] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.321      ;
; 3.687 ; AN831:AN831|count_value[3]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.353      ;
; 3.688 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[26]           ; 100          ; 100         ; 10.000       ; -0.003     ; 6.349      ;
; 3.688 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[12]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.352      ;
; 3.691 ; AN831:AN831|count_value[0]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; -0.003     ; 6.346      ;
; 3.699 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[21]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.341      ;
; 3.700 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 10.000       ; 0.554      ; 6.894      ;
; 3.701 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[38]              ; 100          ; 100         ; 10.000       ; 0.003      ; 6.342      ;
; 3.701 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[36]              ; 100          ; 100         ; 10.000       ; 0.003      ; 6.342      ;
; 3.701 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[37]              ; 100          ; 100         ; 10.000       ; 0.003      ; 6.342      ;
; 3.702 ; AN831:AN831|count_value[25] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.304      ;
; 3.702 ; AN831:AN831|count_value[25] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.034     ; 6.304      ;
; 3.704 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 10.000       ; 0.000      ; 6.336      ;
; 3.705 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[33]              ; 100          ; 100         ; 10.000       ; 0.003      ; 6.338      ;
; 3.705 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[32]              ; 100          ; 100         ; 10.000       ; 0.003      ; 6.338      ;
; 3.705 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[34]              ; 100          ; 100         ; 10.000       ; 0.003      ; 6.338      ;
; 3.705 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[35]              ; 100          ; 100         ; 10.000       ; 0.003      ; 6.338      ;
; 3.709 ; AN831:AN831|count_value[17] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.035     ; 6.296      ;
; 3.709 ; AN831:AN831|count_value[17] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.035     ; 6.296      ;
; 3.709 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[14]              ; 100          ; 100         ; 10.000       ; -0.032     ; 6.299      ;
; 3.709 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[13]              ; 100          ; 100         ; 10.000       ; -0.032     ; 6.299      ;
; 3.711 ; AN831:AN831|count_value[30] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.301      ;
; 3.711 ; AN831:AN831|count_value[30] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.301      ;
; 3.711 ; AN831:AN831|count_value[30] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.028     ; 6.301      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|count_value[0]            ; 100          ; 100         ; 10.000       ; 0.002      ; 6.329      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|count_value[1]            ; 100          ; 100         ; 10.000       ; 0.002      ; 6.329      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|count_value[6]            ; 100          ; 100         ; 10.000       ; 0.002      ; 6.329      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|count_value[7]            ; 100          ; 100         ; 10.000       ; 0.002      ; 6.329      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|count_value[8]            ; 100          ; 100         ; 10.000       ; 0.002      ; 6.329      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|count_value[9]            ; 100          ; 100         ; 10.000       ; 0.002      ; 6.329      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|count_value[10]           ; 100          ; 100         ; 10.000       ; 0.002      ; 6.329      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|count_value[11]           ; 100          ; 100         ; 10.000       ; 0.002      ; 6.329      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|count_value[14]           ; 100          ; 100         ; 10.000       ; 0.002      ; 6.329      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[23]              ; 100          ; 100         ; 10.000       ; -0.019     ; 6.308      ;
; 3.713 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[19]              ; 100          ; 100         ; 10.000       ; -0.019     ; 6.308      ;
; 3.716 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[11]              ; 100          ; 100         ; 10.000       ; -0.031     ; 6.293      ;
; 3.718 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[12]              ; 100          ; 100         ; 10.000       ; -0.014     ; 6.308      ;
; 3.721 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[54]              ; 100          ; 100         ; 10.000       ; -0.025     ; 6.294      ;
+-------+-----------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'AN831|c0|altpll_component|pll|clk[0]'                                                                                                                      ;
+--------+---------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                 ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 11.630 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 8.411      ;
; 11.630 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 8.411      ;
; 11.630 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 8.411      ;
; 11.980 ; AN831:AN831|cnt[14] ; AN831:AN831|start_delay ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 8.057      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[2]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[4]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[5]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[6]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[7]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[8]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[9]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[10]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[11]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[12]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[13]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[14]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 11.995 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[15]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 8.045      ;
; 12.023 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 8.018      ;
; 12.023 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 8.018      ;
; 12.023 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 8.018      ;
; 12.275 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.766      ;
; 12.275 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.766      ;
; 12.275 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.766      ;
; 12.276 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.765      ;
; 12.276 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.765      ;
; 12.276 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.765      ;
; 12.310 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.731      ;
; 12.310 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.731      ;
; 12.310 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.731      ;
; 12.373 ; AN831:AN831|cnt[12] ; AN831:AN831|start_delay ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 7.664      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[2]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[4]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[5]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[6]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[7]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[8]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[9]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[10]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[11]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[12]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[13]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[14]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.388 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[15]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.652      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[16]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[17]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[18]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[19]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[20]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[21]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[22]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[23]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[24]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[25]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[26]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[27]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[28]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[29]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[30]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.404 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[31]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 7.631      ;
; 12.460 ; AN831:AN831|cnt[8]  ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.581      ;
; 12.460 ; AN831:AN831|cnt[8]  ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.581      ;
; 12.460 ; AN831:AN831|cnt[8]  ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.581      ;
; 12.525 ; AN831:AN831|cnt[15] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.516      ;
; 12.525 ; AN831:AN831|cnt[15] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.516      ;
; 12.525 ; AN831:AN831|cnt[15] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.516      ;
; 12.625 ; AN831:AN831|cnt[10] ; AN831:AN831|start_delay ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 7.412      ;
; 12.626 ; AN831:AN831|cnt[13] ; AN831:AN831|start_delay ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 7.411      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[2]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[4]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[5]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[6]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[7]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[8]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[9]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[10]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[11]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[12]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[13]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[14]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.640 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[15]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.400      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[2]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[4]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[5]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[6]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[7]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[8]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[9]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[10]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[11]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[12]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[13]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[14]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.641 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[15]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.399      ;
; 12.643 ; AN831:AN831|cnt[9]  ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.398      ;
; 12.643 ; AN831:AN831|cnt[9]  ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.398      ;
; 12.643 ; AN831:AN831|cnt[9]  ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 7.398      ;
; 12.660 ; AN831:AN831|cnt[11] ; AN831:AN831|start_delay ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.003     ; 7.377      ;
; 12.675 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[2]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.365      ;
; 12.675 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[4]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.365      ;
; 12.675 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[5]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 7.365      ;
+--------+---------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'BCLK'                                                                                                                                                                                                                                                                                                                  ;
+----------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                                                                                             ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2596.156 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.083      ;
; 2596.156 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.083      ;
; 2596.156 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.083      ;
; 2596.156 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.083      ;
; 2596.156 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.083      ;
; 2596.156 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.083      ;
; 2596.156 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.083      ;
; 2596.223 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.016      ;
; 2596.223 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.016      ;
; 2596.223 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.016      ;
; 2596.223 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.016      ;
; 2596.223 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.016      ;
; 2596.223 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.016      ;
; 2596.223 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 8.016      ;
; 2596.513 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.726      ;
; 2596.513 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.726      ;
; 2596.513 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.726      ;
; 2596.513 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.726      ;
; 2596.513 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.726      ;
; 2596.513 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.726      ;
; 2596.513 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.726      ;
; 2596.526 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.713      ;
; 2596.526 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.713      ;
; 2596.526 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.713      ;
; 2596.526 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.713      ;
; 2596.526 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.713      ;
; 2596.526 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.713      ;
; 2596.526 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.713      ;
; 2596.631 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.608      ;
; 2596.631 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.608      ;
; 2596.631 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.608      ;
; 2596.631 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.608      ;
; 2596.631 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.608      ;
; 2596.631 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.608      ;
; 2596.631 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.608      ;
; 2596.831 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.408      ;
; 2596.831 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.408      ;
; 2596.831 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.408      ;
; 2596.831 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.408      ;
; 2596.831 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.408      ;
; 2596.831 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.408      ;
; 2596.831 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.408      ;
; 2596.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.294      ;
; 2596.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.294      ;
; 2596.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.294      ;
; 2596.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.294      ;
; 2596.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.294      ;
; 2596.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.294      ;
; 2596.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 7.294      ;
; 2596.999 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 7.217      ;
; 2596.999 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 7.217      ;
; 2597.066 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 7.150      ;
; 2597.066 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 7.150      ;
; 2597.356 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 6.860      ;
; 2597.356 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 6.860      ;
; 2597.369 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 6.847      ;
; 2597.369 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 6.847      ;
; 2597.375 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|sample_available_from_adc ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|sample_available_from_adc            ; BCLK         ; BCLK        ; 2604.167     ; 0.000      ; 6.832      ;
; 2597.474 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 6.742      ;
; 2597.474 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 6.742      ;
; 2597.651 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 6.588      ;
; 2597.651 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 6.588      ;
; 2597.651 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 6.588      ;
; 2597.651 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 6.588      ;
; 2597.651 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 6.588      ;
; 2597.651 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 6.588      ;
; 2597.651 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.032      ; 6.588      ;
; 2597.674 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 6.542      ;
; 2597.674 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 6.542      ;
; 2597.716 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[7]  ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.502      ;
; 2597.716 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[10] ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.502      ;
; 2597.716 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[11] ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.502      ;
; 2597.716 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[13] ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.502      ;
; 2597.716 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[15] ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.502      ;
; 2597.716 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[16] ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.502      ;
; 2597.716 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[17] ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.502      ;
; 2597.716 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[19] ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.502      ;
; 2597.733 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[8]  ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.487      ;
; 2597.733 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[9]  ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.487      ;
; 2597.733 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[14] ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.487      ;
; 2597.733 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[20] ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.487      ;
; 2597.733 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[21] ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.487      ;
; 2597.733 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[22] ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.487      ;
; 2597.733 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[23] ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.487      ;
; 2597.762 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[30]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.456      ;
; 2597.762 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.456      ;
; 2597.762 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.456      ;
; 2597.762 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.456      ;
; 2597.762 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.456      ;
; 2597.762 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.456      ;
; 2597.762 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.456      ;
; 2597.762 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 6.456      ;
; 2597.770 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31]                ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.450      ;
; 2597.770 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32]                ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.450      ;
; 2597.770 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33]                ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.450      ;
; 2597.770 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37]                ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.450      ;
; 2597.770 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38]                ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.450      ;
; 2597.770 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43]                ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.450      ;
; 2597.770 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[44]                ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.450      ;
; 2597.770 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[45]                ; BCLK         ; BCLK        ; 2604.167     ; 0.013      ; 6.450      ;
+----------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '11'                                                                                                                                                                             ;
+-------+---------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.470 ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.idle ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.start  ; 11           ; 11          ; 0.000        ; 0.999      ; 1.775      ;
; 0.499 ; mTransmitter:mTransmitter|current_state.idle            ; mTransmitter:mTransmitter|current_state.idle              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mTransmitter:mTransmitter|y_counter[0]                  ; mTransmitter:mTransmitter|y_counter[0]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mTransmitter:mTransmitter|x_counter[0]                  ; mTransmitter:mTransmitter|x_counter[0]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mTransmitter:mTransmitter|x_counter[1]                  ; mTransmitter:mTransmitter|x_counter[1]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mTransmitter:mTransmitter|x_counter[2]                  ; mTransmitter:mTransmitter|x_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mTransmitter:mTransmitter|y_counter[2]                  ; mTransmitter:mTransmitter|y_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mTransmitter:mTransmitter|current_state.send            ; mTransmitter:mTransmitter|current_state.send              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mTransmitter:mTransmitter|y_counter[1]                  ; mTransmitter:mTransmitter|y_counter[1]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mTransmitter:mTransmitter|send_valid                    ; mTransmitter:mTransmitter|send_valid                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.send ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.send   ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.idle ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.idle   ; 11           ; 11          ; 0.000        ; 0.000      ; 0.805      ;
; 0.653 ; mTransmitter:mTransmitter|send_valid                    ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.start  ; 11           ; 11          ; 0.000        ; 0.999      ; 1.958      ;
; 0.748 ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.send ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.finish ; 11           ; 11          ; 0.000        ; 0.000      ; 1.054      ;
; 0.753 ; mTransmitter:mTransmitter|ticker[31]                    ; mTransmitter:mTransmitter|ticker[31]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; mTransmitter:mTransmitter|mTXD:txd|ticker[31]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[31]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[31]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[31]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.059      ;
; 0.768 ; mTransmitter:mTransmitter|y_counter[1]                  ; mTransmitter:mTransmitter|y_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 1.074      ;
; 0.789 ; mTransmitter:mTransmitter|current_state.send            ; mTransmitter:mTransmitter|x_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 1.095      ;
; 0.795 ; mTransmitter:mTransmitter|current_state.send            ; mTransmitter:mTransmitter|x_counter[0]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 1.101      ;
; 0.886 ; mTransmitter:mTransmitter|y_counter[0]                  ; mTransmitter:mTransmitter|current_state.finish            ; 11           ; 11          ; 0.000        ; 0.991      ; 2.183      ;
; 0.943 ; mTransmitter:mTransmitter|current_state.idle            ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.start  ; 11           ; 11          ; 0.000        ; 0.999      ; 2.248      ;
; 1.079 ; mTransmitter:mTransmitter|y_counter[0]                  ; mTransmitter:mTransmitter|y_counter[1]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 1.385      ;
; 1.099 ; mTransmitter:mTransmitter|current_state.send            ; mTransmitter:mTransmitter|x_counter[1]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 1.405      ;
; 1.099 ; mTransmitter:mTransmitter|current_state.send            ; mTransmitter:mTransmitter|y_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 1.405      ;
; 1.099 ; mTransmitter:mTransmitter|current_state.send            ; mTransmitter:mTransmitter|y_counter[1]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 1.405      ;
; 1.152 ; mTransmitter:mTransmitter|x_counter[1]                  ; mTransmitter:mTransmitter|x_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 1.458      ;
; 1.166 ; mTransmitter:mTransmitter|ticker[16]                    ; mTransmitter:mTransmitter|ticker[16]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; mTransmitter:mTransmitter|mTXD:txd|ticker[16]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[16]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[16]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[16]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.472      ;
; 1.167 ; mTransmitter:mTransmitter|ticker[0]                     ; mTransmitter:mTransmitter|ticker[0]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; mTransmitter:mTransmitter|mTXD:txd|ticker[0]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[0]              ; 11           ; 11          ; 0.000        ; 0.000      ; 1.473      ;
; 1.167 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[0]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[0]        ; 11           ; 11          ; 0.000        ; 0.000      ; 1.473      ;
; 1.169 ; mTransmitter:mTransmitter|current_state.start           ; mTransmitter:mTransmitter|current_state.send              ; 11           ; 11          ; 0.000        ; 0.000      ; 1.475      ;
; 1.175 ; mTransmitter:mTransmitter|ticker[1]                     ; mTransmitter:mTransmitter|ticker[1]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; mTransmitter:mTransmitter|ticker[17]                    ; mTransmitter:mTransmitter|ticker[17]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; mTransmitter:mTransmitter|mTXD:txd|ticker[1]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[1]              ; 11           ; 11          ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; mTransmitter:mTransmitter|mTXD:txd|ticker[17]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[17]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[1]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[1]        ; 11           ; 11          ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[17]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[17]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; mTransmitter:mTransmitter|ticker[2]                     ; mTransmitter:mTransmitter|ticker[2]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|ticker[9]                     ; mTransmitter:mTransmitter|ticker[9]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|ticker[18]                    ; mTransmitter:mTransmitter|ticker[18]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|ticker[25]                    ; mTransmitter:mTransmitter|ticker[25]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|mTXD:txd|ticker[2]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[2]              ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|mTXD:txd|ticker[9]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[9]              ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|mTXD:txd|ticker[18]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[18]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|mTXD:txd|ticker[25]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[25]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[2]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[2]        ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[9]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[9]        ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[18]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[18]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[25]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[25]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[4]                     ; mTransmitter:mTransmitter|ticker[4]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[7]                     ; mTransmitter:mTransmitter|ticker[7]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[11]                    ; mTransmitter:mTransmitter|ticker[11]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[13]                    ; mTransmitter:mTransmitter|ticker[13]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[14]                    ; mTransmitter:mTransmitter|ticker[14]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[15]                    ; mTransmitter:mTransmitter|ticker[15]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[20]                    ; mTransmitter:mTransmitter|ticker[20]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[23]                    ; mTransmitter:mTransmitter|ticker[23]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[27]                    ; mTransmitter:mTransmitter|ticker[27]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[29]                    ; mTransmitter:mTransmitter|ticker[29]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|ticker[30]                    ; mTransmitter:mTransmitter|ticker[30]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[4]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[4]              ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[7]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[7]              ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[11]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[11]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[13]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[13]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[14]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[14]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[15]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[15]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[20]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[20]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[23]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[23]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[27]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[27]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[29]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[29]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|ticker[30]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[30]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[4]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[4]        ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[7]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[7]        ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[11]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[11]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[13]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[13]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[14]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[14]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[15]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[15]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[20]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[20]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[23]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[23]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[27]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[27]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[29]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[29]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[30]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[30]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.483      ;
; 1.225 ; mTransmitter:mTransmitter|ticker[3]                     ; mTransmitter:mTransmitter|ticker[3]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|ticker[8]                     ; mTransmitter:mTransmitter|ticker[8]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|ticker[10]                    ; mTransmitter:mTransmitter|ticker[10]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|ticker[19]                    ; mTransmitter:mTransmitter|ticker[19]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|ticker[24]                    ; mTransmitter:mTransmitter|ticker[24]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|ticker[26]                    ; mTransmitter:mTransmitter|ticker[26]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|mTXD:txd|ticker[3]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[3]              ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|mTXD:txd|ticker[8]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[8]              ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|mTXD:txd|ticker[10]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[10]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|mTXD:txd|ticker[19]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[19]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|mTXD:txd|ticker[24]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[24]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|mTXD:txd|ticker[26]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[26]             ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[3]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[3]        ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[8]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[8]        ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[10]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[10]       ; 11           ; 11          ; 0.000        ; 0.000      ; 1.531      ;
+-------+---------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: '100'                                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; AN831:AN831|state.available           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AN831:AN831|out_page_sample_available ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 0.000        ; 0.000      ; 0.805      ;
; 1.129 ; AN831:AN831|state.available           ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.435      ;
; 1.131 ; AN831:AN831|state.available           ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.437      ;
; 1.132 ; AN831:AN831|state.available           ; AN831:AN831|count_value[26]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.438      ;
; 1.134 ; AN831:AN831|state.available           ; AN831:AN831|count_value[4]            ; 100          ; 100         ; 0.000        ; 0.000      ; 1.440      ;
; 1.135 ; AN831:AN831|state.available           ; AN831:AN831|count_value[2]            ; 100          ; 100         ; 0.000        ; 0.000      ; 1.441      ;
; 1.135 ; AN831:AN831|state.available           ; AN831:AN831|count_value[3]            ; 100          ; 100         ; 0.000        ; 0.000      ; 1.441      ;
; 1.394 ; AN831:AN831|count_value[31]           ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 0.000        ; 0.554      ; 2.254      ;
; 1.429 ; AN831:AN831|state.available           ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 0.000        ; 0.554      ; 2.289      ;
; 1.441 ; AN831:AN831|state.available           ; AN831:AN831|count_value[24]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.747      ;
; 1.443 ; AN831:AN831|state.available           ; AN831:AN831|count_value[27]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.749      ;
; 1.443 ; AN831:AN831|state.available           ; AN831:AN831|count_value[28]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.749      ;
; 1.443 ; AN831:AN831|state.available           ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.749      ;
; 1.481 ; AN831:AN831|state.available           ; AN831:AN831|count_value[23]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.787      ;
; 1.484 ; AN831:AN831|count_value[31]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.790      ;
; 1.514 ; AN831:AN831|state.available           ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.820      ;
; 1.518 ; AN831:AN831|state.available           ; AN831:AN831|count_value[18]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.824      ;
; 1.518 ; AN831:AN831|state.available           ; AN831:AN831|count_value[20]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.824      ;
; 1.519 ; AN831:AN831|state.available           ; AN831:AN831|count_value[22]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.825      ;
; 1.520 ; AN831:AN831|state.available           ; AN831:AN831|count_value[13]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.826      ;
; 1.521 ; AN831:AN831|state.available           ; AN831:AN831|count_value[19]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.827      ;
; 1.578 ; AN831:AN831|state.available           ; AN831:AN831|count_value[12]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.884      ;
; 1.578 ; AN831:AN831|state.available           ; AN831:AN831|count_value[21]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.884      ;
; 1.653 ; AN831:AN831|state.available           ; AN831:AN831|count_value[17]           ; 100          ; 100         ; 0.000        ; 0.001      ; 1.960      ;
; 1.725 ; AN831:AN831|state.available           ; AN831:AN831|count_value[7]            ; 100          ; 100         ; 0.000        ; 0.003      ; 2.034      ;
; 1.726 ; AN831:AN831|state.available           ; AN831:AN831|count_value[11]           ; 100          ; 100         ; 0.000        ; 0.003      ; 2.035      ;
; 1.729 ; AN831:AN831|state.available           ; AN831:AN831|count_value[1]            ; 100          ; 100         ; 0.000        ; 0.003      ; 2.038      ;
; 1.729 ; AN831:AN831|state.available           ; AN831:AN831|count_value[8]            ; 100          ; 100         ; 0.000        ; 0.003      ; 2.038      ;
; 1.730 ; AN831:AN831|state.available           ; AN831:AN831|count_value[9]            ; 100          ; 100         ; 0.000        ; 0.003      ; 2.039      ;
; 1.731 ; AN831:AN831|state.available           ; AN831:AN831|count_value[14]           ; 100          ; 100         ; 0.000        ; 0.003      ; 2.040      ;
; 1.830 ; AN831:AN831|state.available           ; AN831:AN831|out_page[62]              ; 100          ; 100         ; 0.000        ; 0.001      ; 2.137      ;
; 1.830 ; AN831:AN831|state.available           ; AN831:AN831|out_page[44]              ; 100          ; 100         ; 0.000        ; 0.001      ; 2.137      ;
; 1.830 ; AN831:AN831|state.available           ; AN831:AN831|out_page[63]              ; 100          ; 100         ; 0.000        ; 0.001      ; 2.137      ;
; 1.830 ; AN831:AN831|state.available           ; AN831:AN831|out_page[56]              ; 100          ; 100         ; 0.000        ; 0.001      ; 2.137      ;
; 1.831 ; AN831:AN831|state.available           ; AN831:AN831|count_value[15]           ; 100          ; 100         ; 0.000        ; 0.001      ; 2.138      ;
; 1.831 ; AN831:AN831|state.available           ; AN831:AN831|count_value[16]           ; 100          ; 100         ; 0.000        ; 0.001      ; 2.138      ;
; 1.894 ; AN831:AN831|state.available           ; AN831:AN831|count_value[0]            ; 100          ; 100         ; 0.000        ; 0.003      ; 2.203      ;
; 1.899 ; AN831:AN831|state.available           ; AN831:AN831|count_value[10]           ; 100          ; 100         ; 0.000        ; 0.003      ; 2.208      ;
; 1.900 ; AN831:AN831|count_value[19]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.206      ;
; 2.118 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.424      ;
; 2.163 ; AN831:AN831|count_value[23]           ; AN831:AN831|count_value[23]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.469      ;
; 2.185 ; AN831:AN831|count_value[18]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.491      ;
; 2.234 ; AN831:AN831|count_value[7]            ; AN831:AN831|count_value[7]            ; 100          ; 100         ; 0.000        ; 0.000      ; 2.540      ;
; 2.265 ; AN831:AN831|state.available           ; AN831:AN831|out_page[8]               ; 100          ; 100         ; 0.000        ; 0.001      ; 2.572      ;
; 2.274 ; AN831:AN831|state.available           ; AN831:AN831|out_page[30]              ; 100          ; 100         ; 0.000        ; 0.002      ; 2.582      ;
; 2.274 ; AN831:AN831|state.available           ; AN831:AN831|out_page[28]              ; 100          ; 100         ; 0.000        ; 0.002      ; 2.582      ;
; 2.274 ; AN831:AN831|state.available           ; AN831:AN831|out_page[45]              ; 100          ; 100         ; 0.000        ; 0.002      ; 2.582      ;
; 2.274 ; AN831:AN831|state.available           ; AN831:AN831|out_page[29]              ; 100          ; 100         ; 0.000        ; 0.002      ; 2.582      ;
; 2.274 ; AN831:AN831|state.available           ; AN831:AN831|out_page[25]              ; 100          ; 100         ; 0.000        ; 0.002      ; 2.582      ;
; 2.274 ; AN831:AN831|state.available           ; AN831:AN831|out_page[26]              ; 100          ; 100         ; 0.000        ; 0.002      ; 2.582      ;
; 2.306 ; AN831:AN831|state.available           ; AN831:AN831|out_page[46]              ; 100          ; 100         ; 0.000        ; -0.022     ; 2.590      ;
; 2.306 ; AN831:AN831|state.available           ; AN831:AN831|out_page[15]              ; 100          ; 100         ; 0.000        ; -0.022     ; 2.590      ;
; 2.306 ; AN831:AN831|state.available           ; AN831:AN831|out_page[9]               ; 100          ; 100         ; 0.000        ; -0.022     ; 2.590      ;
; 2.306 ; AN831:AN831|state.available           ; AN831:AN831|out_page[41]              ; 100          ; 100         ; 0.000        ; -0.022     ; 2.590      ;
; 2.306 ; AN831:AN831|state.available           ; AN831:AN831|out_page[49]              ; 100          ; 100         ; 0.000        ; -0.022     ; 2.590      ;
; 2.306 ; AN831:AN831|state.available           ; AN831:AN831|out_page[40]              ; 100          ; 100         ; 0.000        ; -0.022     ; 2.590      ;
; 2.306 ; AN831:AN831|state.available           ; AN831:AN831|out_page[42]              ; 100          ; 100         ; 0.000        ; -0.022     ; 2.590      ;
; 2.306 ; AN831:AN831|state.available           ; AN831:AN831|out_page[50]              ; 100          ; 100         ; 0.000        ; -0.022     ; 2.590      ;
; 2.306 ; AN831:AN831|state.available           ; AN831:AN831|out_page[43]              ; 100          ; 100         ; 0.000        ; -0.022     ; 2.590      ;
; 2.317 ; AN831:AN831|count_value[27]           ; AN831:AN831|count_value[27]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.623      ;
; 2.324 ; AN831:AN831|state.available           ; AN831:AN831|out_page[60]              ; 100          ; 100         ; 0.000        ; -0.002     ; 2.628      ;
; 2.324 ; AN831:AN831|state.available           ; AN831:AN831|out_page[61]              ; 100          ; 100         ; 0.000        ; -0.002     ; 2.628      ;
; 2.324 ; AN831:AN831|state.available           ; AN831:AN831|out_page[57]              ; 100          ; 100         ; 0.000        ; -0.002     ; 2.628      ;
; 2.324 ; AN831:AN831|state.available           ; AN831:AN831|out_page[58]              ; 100          ; 100         ; 0.000        ; -0.002     ; 2.628      ;
; 2.324 ; AN831:AN831|state.available           ; AN831:AN831|out_page[59]              ; 100          ; 100         ; 0.000        ; -0.002     ; 2.628      ;
; 2.348 ; AN831:AN831|count_value[30]           ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.654      ;
; 2.353 ; AN831:AN831|count_value[28]           ; AN831:AN831|count_value[28]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.659      ;
; 2.358 ; AN831:AN831|state.available           ; AN831:AN831|out_page[47]              ; 100          ; 100         ; 0.000        ; -0.009     ; 2.655      ;
; 2.358 ; AN831:AN831|state.available           ; AN831:AN831|out_page[18]              ; 100          ; 100         ; 0.000        ; -0.009     ; 2.655      ;
; 2.358 ; AN831:AN831|state.available           ; AN831:AN831|out_page[2]               ; 100          ; 100         ; 0.000        ; -0.009     ; 2.655      ;
; 2.358 ; AN831:AN831|state.available           ; AN831:AN831|out_page[10]              ; 100          ; 100         ; 0.000        ; -0.009     ; 2.655      ;
; 2.365 ; AN831:AN831|count_value[14]           ; AN831:AN831|count_value[14]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.671      ;
; 2.370 ; AN831:AN831|count_value[20]           ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 0.000        ; 0.554      ; 3.230      ;
; 2.378 ; AN831:AN831|count_value[11]           ; AN831:AN831|count_value[11]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.684      ;
; 2.380 ; AN831:AN831|count_value[8]            ; AN831:AN831|count_value[8]            ; 100          ; 100         ; 0.000        ; 0.000      ; 2.686      ;
; 2.380 ; AN831:AN831|count_value[19]           ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 0.000        ; 0.554      ; 3.240      ;
; 2.409 ; AN831:AN831|state.available           ; AN831:AN831|count_value[5]            ; 100          ; 100         ; 0.000        ; 0.000      ; 2.715      ;
; 2.426 ; AN831:AN831|count_value[6]            ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; -0.003     ; 2.729      ;
; 2.486 ; AN831:AN831|count_value[0]            ; AN831:AN831|count_value[0]            ; 100          ; 100         ; 0.000        ; 0.000      ; 2.792      ;
; 2.488 ; AN831:AN831|count_value[24]           ; AN831:AN831|count_value[24]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.794      ;
; 2.517 ; AN831:AN831|count_value[10]           ; AN831:AN831|count_value[10]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.823      ;
; 2.518 ; AN831:AN831|count_value[26]           ; AN831:AN831|count_value[26]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.824      ;
; 2.542 ; AN831:AN831|count_value[21]           ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 0.000        ; 0.554      ; 3.402      ;
; 2.563 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[12]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.869      ;
; 2.563 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[13]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.869      ;
; 2.563 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[18]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.869      ;
; 2.563 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[20]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.869      ;
; 2.563 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[21]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.869      ;
; 2.563 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[22]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.869      ;
; 2.563 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.869      ;
; 2.563 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[19]           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.869      ;
; 2.564 ; AN831:AN831|count_value[22]           ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 0.000        ; 0.554      ; 3.424      ;
; 2.613 ; AN831:AN831|count_value[22]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.919      ;
; 2.622 ; AN831:AN831|state.available           ; AN831:AN831|out_page[31]              ; 100          ; 100         ; 0.000        ; 0.002      ; 2.930      ;
; 2.622 ; AN831:AN831|state.available           ; AN831:AN831|out_page[24]              ; 100          ; 100         ; 0.000        ; 0.002      ; 2.930      ;
; 2.622 ; AN831:AN831|state.available           ; AN831:AN831|out_page[27]              ; 100          ; 100         ; 0.000        ; 0.002      ; 2.930      ;
; 2.688 ; AN831:AN831|count_value[1]            ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; -0.003     ; 2.991      ;
; 2.689 ; AN831:AN831|count_value[29]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 2.995      ;
; 2.692 ; AN831:AN831|count_value[9]            ; AN831:AN831|count_value[9]            ; 100          ; 100         ; 0.000        ; 0.000      ; 2.998      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'AN831|c0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.499 ; AN831:AN831|cnt[0]                                                                                           ; AN831:AN831|cnt[0]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.805      ;
; 0.753 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[31]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[31]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 0.753 ; AN831:AN831|cnt[31]                                                                                          ; AN831:AN831|cnt[31]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.059      ;
; 1.159 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[0]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[0]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.465      ;
; 1.166 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[16]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[16]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.472      ;
; 1.166 ; AN831:AN831|cnt[16]                                                                                          ; AN831:AN831|cnt[16]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.472      ;
; 1.168 ; AN831:AN831|cnt[2]                                                                                           ; AN831:AN831|cnt[2]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.474      ;
; 1.169 ; AN831:AN831|cnt[4]                                                                                           ; AN831:AN831|cnt[4]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.475      ;
; 1.175 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.175 ; AN831:AN831|cnt[17]                                                                                          ; AN831:AN831|cnt[17]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.481      ;
; 1.176 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[2]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[2]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[9]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[9]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[25]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[25]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; AN831:AN831|cnt[9]                                                                                           ; AN831:AN831|cnt[9]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; AN831:AN831|cnt[11]                                                                                          ; AN831:AN831|cnt[11]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; AN831:AN831|cnt[18]                                                                                          ; AN831:AN831|cnt[18]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.176 ; AN831:AN831|cnt[25]                                                                                          ; AN831:AN831|cnt[25]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.482      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[4]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[4]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[7]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[7]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[13]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[13]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[15]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[15]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[20]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[20]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[23]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[23]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[27]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[27]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[29]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[29]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[30]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[30]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|cnt[7]                                                                                           ; AN831:AN831|cnt[7]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|cnt[13]                                                                                          ; AN831:AN831|cnt[13]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|cnt[14]                                                                                          ; AN831:AN831|cnt[14]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|cnt[15]                                                                                          ; AN831:AN831|cnt[15]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|cnt[20]                                                                                          ; AN831:AN831|cnt[20]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|cnt[23]                                                                                          ; AN831:AN831|cnt[23]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|cnt[27]                                                                                          ; AN831:AN831|cnt[27]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|cnt[29]                                                                                          ; AN831:AN831|cnt[29]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.177 ; AN831:AN831|cnt[30]                                                                                          ; AN831:AN831|cnt[30]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.483      ;
; 1.213 ; AN831:AN831|cnt[5]                                                                                           ; AN831:AN831|cnt[5]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.213 ; AN831:AN831|cnt[6]                                                                                           ; AN831:AN831|cnt[6]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.519      ;
; 1.225 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[3]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[3]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[19]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[19]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[24]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[24]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[26]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[26]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[8]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[8]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; AN831:AN831|cnt[19]                                                                                          ; AN831:AN831|cnt[19]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; AN831:AN831|cnt[24]                                                                                          ; AN831:AN831|cnt[24]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.225 ; AN831:AN831|cnt[26]                                                                                          ; AN831:AN831|cnt[26]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.531      ;
; 1.226 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[5]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[5]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[6]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[6]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[12]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[12]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[21]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[21]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[22]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[22]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[28]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[28]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; AN831:AN831|cnt[21]                                                                                          ; AN831:AN831|cnt[21]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; AN831:AN831|cnt[22]                                                                                          ; AN831:AN831|cnt[22]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.226 ; AN831:AN831|cnt[28]                                                                                          ; AN831:AN831|cnt[28]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.532      ;
; 1.228 ; AN831:AN831|cnt[8]                                                                                           ; AN831:AN831|cnt[8]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.534      ;
; 1.229 ; AN831:AN831|cnt[10]                                                                                          ; AN831:AN831|cnt[10]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.535      ;
; 1.234 ; AN831:AN831|cnt[12]                                                                                          ; AN831:AN831|cnt[12]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.540      ;
; 1.458 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[31]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.764      ;
; 1.637 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[0]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.943      ;
; 1.645 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[16]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.951      ;
; 1.645 ; AN831:AN831|cnt[16]                                                                                          ; AN831:AN831|cnt[17]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.951      ;
; 1.648 ; AN831:AN831|cnt[4]                                                                                           ; AN831:AN831|cnt[5]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.954      ;
; 1.654 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[2]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.960      ;
; 1.654 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.960      ;
; 1.654 ; AN831:AN831|cnt[17]                                                                                          ; AN831:AN831|cnt[18]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.960      ;
; 1.655 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[2]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[3]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[9]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[19]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[25]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[26]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; AN831:AN831|cnt[18]                                                                                          ; AN831:AN831|cnt[19]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; AN831:AN831|cnt[25]                                                                                          ; AN831:AN831|cnt[26]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; AN831:AN831|cnt[9]                                                                                           ; AN831:AN831|cnt[10]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.655 ; AN831:AN831|cnt[11]                                                                                          ; AN831:AN831|cnt[12]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.961      ;
; 1.656 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[30]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[31]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|cnt[30]                                                                                          ; AN831:AN831|cnt[31]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[13]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[15]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[29]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[30]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|cnt[13]                                                                                          ; AN831:AN831|cnt[14]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|cnt[14]                                                                                          ; AN831:AN831|cnt[15]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|cnt[29]                                                                                          ; AN831:AN831|cnt[30]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[4]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[5]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[12]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[20]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[21]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[27]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[28]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|cnt[20]                                                                                          ; AN831:AN831|cnt[21]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.656 ; AN831:AN831|cnt[27]                                                                                          ; AN831:AN831|cnt[28]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.962      ;
; 1.693 ; AN831:AN831|cnt[6]                                                                                           ; AN831:AN831|cnt[7]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.999      ;
; 1.693 ; AN831:AN831|cnt[5]                                                                                           ; AN831:AN831|cnt[6]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.999      ;
; 1.705 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[8]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[9]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[24]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[25]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; AN831:AN831|cnt[24]                                                                                          ; AN831:AN831|cnt[25]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[3]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[4]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.011      ;
; 1.705 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 2.011      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'BCLK'                                                                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data                   ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.available_data  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.available_data                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.805      ;
; 0.738 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[0]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[1]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.044      ;
; 0.738 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[18] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[19]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.044      ;
; 0.741 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[2]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[3]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.047      ;
; 0.743 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[3]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[4]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.049      ;
; 0.744 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[25] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.050      ;
; 0.745 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[21] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[22]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.051      ;
; 0.746 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[1]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[2]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[4]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[5]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[7]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[8]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[11] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[12]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[13] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[14]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[15] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[16]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[17] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[18]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.052      ;
; 0.746 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[19] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[20]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.052      ;
; 0.747 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[5]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[6]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.053      ;
; 0.747 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.053      ;
; 0.748 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[16] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[17]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[20] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[21]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[25] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[26]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.054      ;
; 0.748 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[46] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[23] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.054      ;
; 0.749 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[27] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[14] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[16] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.055      ;
; 0.749 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[45] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[46]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.055      ;
; 0.750 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[27] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[28]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[19] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.056      ;
; 0.750 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[45] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[22] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.056      ;
; 0.751 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[13] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.057      ;
; 0.752 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.058      ;
; 0.754 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[24] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.060      ;
; 0.755 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[23] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[24]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.061      ;
; 0.755 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[9]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.061      ;
; 0.756 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[29] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.062      ;
; 0.757 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[23] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[24] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[25]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.063      ;
; 0.757 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[8]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.063      ;
; 0.758 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.064      ;
; 0.783 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.available_data                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.089      ;
; 0.897 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[14] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[15]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.203      ;
; 0.902 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[8]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[9]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.208      ;
; 0.902 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[10] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[11]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.208      ;
; 0.905 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[9]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[10]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.211      ;
; 0.905 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[12] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[13]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.211      ;
; 0.909 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[26] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[27]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.215      ;
; 0.910 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[28] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[29]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.216      ;
; 0.910 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[44]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.216      ;
; 0.912 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[44] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[45]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.218      ;
; 0.913 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[44] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[21] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.219      ;
; 0.914 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[26] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.220      ;
; 0.914 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[28] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.220      ;
; 0.914 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[20] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.220      ;
; 0.915 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.221      ;
; 0.916 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[17] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.222      ;
; 0.917 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.223      ;
; 0.918 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[11] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.224      ;
; 0.921 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[30] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[7]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.227      ;
; 0.964 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[30] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31]                ; BCLK         ; BCLK        ; 0.000        ; 0.002      ; 1.272      ;
; 0.980 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 1.284      ;
; 0.984 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[15] ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 1.288      ;
; 0.984 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39]                ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 1.288      ;
; 1.032 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[6]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[7]                 ; BCLK         ; BCLK        ; 0.000        ; 0.003      ; 1.341      ;
; 1.043 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43]                ; BCLK         ; BCLK        ; 0.000        ; 0.002      ; 1.351      ;
; 1.052 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37]                ; BCLK         ; BCLK        ; 0.000        ; 0.002      ; 1.360      ;
; 1.058 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[10] ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 1.362      ;
; 1.060 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34]                ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 1.364      ;
; 1.063 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 1.367      ;
; 1.150 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.456      ;
; 1.159 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.465      ;
; 1.196 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.502      ;
; 1.200 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.506      ;
; 1.201 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.507      ;
; 1.220 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.526      ;
; 1.221 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.527      ;
; 1.250 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.556      ;
; 1.250 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.556      ;
; 1.250 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.556      ;
; 1.250 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.556      ;
; 1.250 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.556      ;
; 1.250 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.556      ;
; 1.250 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.556      ;
; 1.250 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.556      ;
; 1.256 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.562      ;
; 1.379 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data                   ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.685      ;
; 1.497 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data                   ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.803      ;
; 1.637 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.943      ;
; 1.663 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.969      ;
; 1.674 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.980      ;
; 1.678 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 1.984      ;
; 1.723 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 2.029      ;
; 1.732 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 2.038      ;
; 1.732 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 2.038      ;
; 1.733 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 2.039      ;
; 1.749 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 2.055      ;
; 1.760 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 2.066      ;
; 1.764 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 2.070      ;
+-------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '100'                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[0]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[0]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[10] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[10] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[11] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[11] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[12] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[12] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[13] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[13] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[14] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[14] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[15] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[15] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[16] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[16] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[17] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[17] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[18] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[18] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[19] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[19] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[1]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[1]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[20] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[20] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[21] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[21] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[22] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[22] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[23] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[23] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[24] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[24] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[25] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[25] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[26] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[26] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[27] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[27] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[28] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[28] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[29] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[29] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[2]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[2]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[30] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[30] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[31] ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[31] ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[3]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[3]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[4]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[4]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[5]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[5]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[6]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[6]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[7]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[7]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[8]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[8]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[9]  ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[9]  ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[0]     ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[0]     ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[10]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[10]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[11]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[11]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[12]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[12]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[13]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[13]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[14]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[14]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[15]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[15]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[16]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[16]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[17]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[17]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[18]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[18]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[19]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[19]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[1]     ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[1]     ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[20]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[20]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[21]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[21]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[22]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[22]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[23]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[23]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[24]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[24]    ;
; 3.758 ; 5.000        ; 1.242          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[25]    ;
; 3.758 ; 5.000        ; 1.242          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[25]    ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'AN831|c0|altpll_component|pll|clk[0]'                                                                                                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[0]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[0]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[10]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[10]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[11]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[11]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[12]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[12]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[13]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[13]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[14]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[14]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[15]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[15]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[16]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[16]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[17]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[17]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[18]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[18]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[19]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[19]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[1]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[1]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[20]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[20]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[21]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[21]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[22]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[22]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[23]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[23]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[24]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[24]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[25]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[25]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[26]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[26]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[27]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[27]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[28]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[28]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[29]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[29]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[2]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[2]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[30]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[30]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[31]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[31]                                                                                          ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[3]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[3]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[4]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[4]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[5]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[5]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[6]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[6]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[7]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[7]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[8]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[8]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[9]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[9]                                                                                           ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[0]       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[0]       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[12]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[12]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[13]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[13]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[15]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[15]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[16]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[16]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[19]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[19]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[20]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[20]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[21]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[21]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[22]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[22]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[23]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[23]      ;
; 8.758 ; 10.000       ; 1.242          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[24]      ;
; 8.758 ; 10.000       ; 1.242          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[24]      ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: '11'                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|current_state.finish            ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|current_state.idle              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|current_state.send              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|current_state.start             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.finish ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.idle   ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.send   ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.start  ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[0]        ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[10]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[11]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[12]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[13]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[14]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[15]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[16]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[17]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[18]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[19]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[1]        ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[20]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[21]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[22]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[23]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[24]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[25]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[26]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[27]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[28]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[29]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[2]        ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[30]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[31]       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[3]        ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[4]        ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[5]        ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[6]        ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[7]        ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[8]        ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[9]        ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[0]              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[10]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[11]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[12]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[13]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[14]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[15]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[16]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[17]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[18]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[19]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[1]              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[20]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[21]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[22]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[23]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[24]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[25]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[26]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[27]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[28]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[29]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[2]              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[30]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[31]             ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[3]              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[4]              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[5]              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[6]              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[7]              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[8]              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[9]              ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|send_valid                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[0]                       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[10]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[11]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[12]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[13]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[14]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[15]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[16]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[17]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[18]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[19]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[1]                       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[20]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[21]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[22]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[23]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[24]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[25]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[26]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[27]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[28]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[29]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[2]                       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[30]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[31]                      ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[3]                       ;
; 44.212 ; 45.454       ; 1.242          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[4]                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'BCLK'                                                                                                                                                                              ;
+----------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack    ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                           ;
+----------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]                    ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]                    ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]                    ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]                    ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[10] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[11] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[13] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[14] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[15] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[16] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[17] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[19] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[20] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[21] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[22] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[23] ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[7]  ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[8]  ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[9]  ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[0]                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[10]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[11]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[12]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[13]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[14]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[15]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[16]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[17]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[18]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[19]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[1]                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[20]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[21]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[22]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[23]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[24]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[25]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[26]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[27]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[28]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[29]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[2]                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[30]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[3]                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[44]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[45]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[46]                ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[4]                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[5]                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[6]                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[7]                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[8]                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[9]                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|sample_available_from_adc            ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.available_data                 ;
; 1300.841 ; 1302.083     ; 1.242          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data                   ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]                    ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]                    ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]                    ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]                    ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[10] ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[11] ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[13] ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[14] ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[15] ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[16] ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[17] ;
; 1300.842 ; 1302.084     ; 1.242          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ;
+----------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; AUD_ADCLRCK ; BCLK       ; 0.972 ; 0.972 ; Rise       ; BCLK            ;
; iAUD_ADCDAT ; BCLK       ; 0.390 ; 0.390 ; Rise       ; BCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------+
; Hold Times                                                                ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; AUD_ADCLRCK ; BCLK       ; -0.655 ; -0.655 ; Rise       ; BCLK            ;
; iAUD_ADCDAT ; BCLK       ; -0.124 ; -0.124 ; Rise       ; BCLK            ;
+-------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; tx_out    ; 11         ; 15.335 ; 15.335 ; Rise       ; 11                                   ;
; oI2C_SCLK ; 100        ; 10.164 ; 10.164 ; Rise       ; AN831|c0|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; tx_out    ; 11         ; 11.458 ; 11.458 ; Rise       ; 11                                   ;
; oI2C_SCLK ; 100        ; 10.164 ; 10.164 ; Rise       ; AN831|c0|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+-----------------------------------------------------------------+
; Fast Model Setup Summary                                        ;
+--------------------------------------+----------+---------------+
; Clock                                ; Slack    ; End Point TNS ;
+--------------------------------------+----------+---------------+
; 11                                   ; -0.993   ; -32.321       ;
; 100                                  ; 7.581    ; 0.000         ;
; AN831|c0|altpll_component|pll|clk[0] ; 17.375   ; 0.000         ;
; BCLK                                 ; 2601.481 ; 0.000         ;
+--------------------------------------+----------+---------------+


+--------------------------------------------------------------+
; Fast Model Hold Summary                                      ;
+--------------------------------------+-------+---------------+
; Clock                                ; Slack ; End Point TNS ;
+--------------------------------------+-------+---------------+
; 100                                  ; 0.215 ; 0.000         ;
; 11                                   ; 0.215 ; 0.000         ;
; AN831|c0|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
; BCLK                                 ; 0.215 ; 0.000         ;
+--------------------------------------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                          ;
+--------------------------------------+----------+---------------+
; Clock                                ; Slack    ; End Point TNS ;
+--------------------------------------+----------+---------------+
; 100                                  ; 4.000    ; 0.000         ;
; AN831|c0|altpll_component|pll|clk[0] ; 9.000    ; 0.000         ;
; 11                                   ; 44.454   ; 0.000         ;
; BCLK                                 ; 1301.083 ; 0.000         ;
+--------------------------------------+----------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '11'                                                                                                                                                ;
+--------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                             ; To Node                                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.993 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|current_state.finish ; 100          ; 11          ; 0.001        ; 0.151      ; 1.177      ;
; -0.865 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|y_counter[2]         ; 100          ; 11          ; 0.001        ; 0.177      ; 1.075      ;
; -0.865 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|y_counter[1]         ; 100          ; 11          ; 0.001        ; 0.177      ; 1.075      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[0]            ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[1]            ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[2]            ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[3]            ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[4]            ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[5]            ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[6]            ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[7]            ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[8]            ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[9]            ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[10]           ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[11]           ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[12]           ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[13]           ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[14]           ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.767 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[15]           ; 100          ; 11          ; 0.001        ; 0.180      ; 0.980      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[16]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[17]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[18]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[19]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[20]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[21]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[22]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[23]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[24]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[25]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[26]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[27]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[28]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[29]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[30]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.754 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|ticker[31]           ; 100          ; 11          ; 0.001        ; 0.179      ; 0.966      ;
; -0.721 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|current_state.start  ; 100          ; 11          ; 0.001        ; 0.177      ; 0.931      ;
; -0.721 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|x_counter[0]         ; 100          ; 11          ; 0.001        ; 0.177      ; 0.931      ;
; -0.721 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|x_counter[1]         ; 100          ; 11          ; 0.001        ; 0.177      ; 0.931      ;
; -0.721 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|x_counter[2]         ; 100          ; 11          ; 0.001        ; 0.177      ; 0.931      ;
; -0.721 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|current_state.send   ; 100          ; 11          ; 0.001        ; 0.177      ; 0.931      ;
; -0.578 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|y_counter[0]         ; 100          ; 11          ; 0.001        ; 0.178      ; 0.789      ;
; -0.577 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|send_valid           ; 100          ; 11          ; 0.001        ; 0.178      ; 0.788      ;
; -0.502 ; AN831:AN831|out_page_sample_available ; mTransmitter:mTransmitter|current_state.idle   ; 100          ; 11          ; 0.001        ; 0.178      ; 0.713      ;
; 88.062 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.028     ; 2.851      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[0]            ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[1]            ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[2]            ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[3]            ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[4]            ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[5]            ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[6]            ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[7]            ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[8]            ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[9]            ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[10]           ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[11]           ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[12]           ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[13]           ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[14]           ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.288 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[15]           ; 11           ; 11          ; 90.909       ; 0.001      ; 2.654      ;
; 88.297 ; mTransmitter:mTransmitter|ticker[1]   ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.615      ;
; 88.298 ; mTransmitter:mTransmitter|ticker[14]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.614      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[16]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[17]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[18]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[19]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[20]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[21]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[22]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[23]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[24]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[25]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[26]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[27]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[28]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[29]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[30]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.301 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|ticker[31]           ; 11           ; 11          ; 90.909       ; 0.000      ; 2.640      ;
; 88.303 ; mTransmitter:mTransmitter|ticker[7]   ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.609      ;
; 88.313 ; mTransmitter:mTransmitter|ticker[2]   ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.599      ;
; 88.334 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|current_state.start  ; 11           ; 11          ; 90.909       ; -0.002     ; 2.605      ;
; 88.334 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|x_counter[0]         ; 11           ; 11          ; 90.909       ; -0.002     ; 2.605      ;
; 88.334 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|x_counter[1]         ; 11           ; 11          ; 90.909       ; -0.002     ; 2.605      ;
; 88.334 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|x_counter[2]         ; 11           ; 11          ; 90.909       ; -0.002     ; 2.605      ;
; 88.334 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|current_state.send   ; 11           ; 11          ; 90.909       ; -0.002     ; 2.605      ;
; 88.342 ; mTransmitter:mTransmitter|ticker[17]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.028     ; 2.571      ;
; 88.349 ; mTransmitter:mTransmitter|ticker[6]   ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.563      ;
; 88.352 ; mTransmitter:mTransmitter|ticker[18]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.028     ; 2.561      ;
; 88.357 ; mTransmitter:mTransmitter|ticker[11]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.555      ;
; 88.383 ; mTransmitter:mTransmitter|ticker[15]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.529      ;
; 88.385 ; mTransmitter:mTransmitter|ticker[0]   ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.527      ;
; 88.424 ; mTransmitter:mTransmitter|ticker[13]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.488      ;
; 88.428 ; mTransmitter:mTransmitter|ticker[19]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.028     ; 2.485      ;
; 88.431 ; mTransmitter:mTransmitter|ticker[5]   ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.481      ;
; 88.476 ; mTransmitter:mTransmitter|ticker[20]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.028     ; 2.437      ;
; 88.477 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|y_counter[0]         ; 11           ; 11          ; 90.909       ; -0.001     ; 2.463      ;
; 88.478 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|send_valid           ; 11           ; 11          ; 90.909       ; -0.001     ; 2.462      ;
; 88.481 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|y_counter[2]         ; 11           ; 11          ; 90.909       ; -0.002     ; 2.458      ;
; 88.481 ; mTransmitter:mTransmitter|ticker[16]  ; mTransmitter:mTransmitter|y_counter[1]         ; 11           ; 11          ; 90.909       ; -0.002     ; 2.458      ;
; 88.484 ; mTransmitter:mTransmitter|ticker[12]  ; mTransmitter:mTransmitter|current_state.finish ; 11           ; 11          ; 90.909       ; -0.029     ; 2.428      ;
+--------+---------------------------------------+------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: '100'                                                                                                                           ;
+-------+-----------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 7.581 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.448      ;
; 7.596 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.433      ;
; 7.622 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.410      ;
; 7.637 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.395      ;
; 7.693 ; AN831:AN831|count_value[2]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.339      ;
; 7.708 ; AN831:AN831|count_value[2]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.324      ;
; 7.708 ; AN831:AN831|count_value[3]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.324      ;
; 7.713 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 10.000       ; -0.002     ; 2.317      ;
; 7.714 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.315      ;
; 7.723 ; AN831:AN831|count_value[3]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.309      ;
; 7.733 ; AN831:AN831|count_value[0]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.296      ;
; 7.735 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.032     ; 2.265      ;
; 7.735 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.032     ; 2.265      ;
; 7.748 ; AN831:AN831|count_value[0]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.281      ;
; 7.749 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.032     ; 2.251      ;
; 7.749 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.032     ; 2.251      ;
; 7.751 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.027     ; 2.254      ;
; 7.751 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.027     ; 2.254      ;
; 7.751 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.027     ; 2.254      ;
; 7.754 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 10.000       ; 0.001      ; 2.279      ;
; 7.755 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.277      ;
; 7.757 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 10.000       ; -0.174     ; 2.101      ;
; 7.763 ; AN831:AN831|count_value[1]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.266      ;
; 7.765 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.027     ; 2.240      ;
; 7.765 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.027     ; 2.240      ;
; 7.765 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.027     ; 2.240      ;
; 7.769 ; AN831:AN831|count_value[5]  ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.263      ;
; 7.769 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 10.000       ; -0.174     ; 2.089      ;
; 7.778 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[26]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.251      ;
; 7.778 ; AN831:AN831|count_value[1]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.251      ;
; 7.784 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[28]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.245      ;
; 7.784 ; AN831:AN831|count_value[5]  ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.248      ;
; 7.817 ; AN831:AN831|count_value[4]  ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 10.000       ; -0.174     ; 2.041      ;
; 7.819 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[26]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.213      ;
; 7.820 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[27]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.209      ;
; 7.821 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[21]              ; 100          ; 100         ; 10.000       ; -0.012     ; 2.199      ;
; 7.821 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[48]              ; 100          ; 100         ; 10.000       ; -0.012     ; 2.199      ;
; 7.825 ; AN831:AN831|count_value[2]  ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 10.000       ; 0.001      ; 2.208      ;
; 7.825 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[28]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.207      ;
; 7.826 ; AN831:AN831|count_value[2]  ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.206      ;
; 7.835 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[21]           ; 100          ; 100         ; 10.000       ; -0.002     ; 2.195      ;
; 7.835 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[21]              ; 100          ; 100         ; 10.000       ; -0.012     ; 2.185      ;
; 7.835 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[48]              ; 100          ; 100         ; 10.000       ; -0.012     ; 2.185      ;
; 7.840 ; AN831:AN831|count_value[3]  ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 10.000       ; 0.001      ; 2.193      ;
; 7.841 ; AN831:AN831|count_value[3]  ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.191      ;
; 7.842 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.160      ;
; 7.842 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.160      ;
; 7.844 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[14]              ; 100          ; 100         ; 10.000       ; -0.031     ; 2.157      ;
; 7.844 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[13]              ; 100          ; 100         ; 10.000       ; -0.031     ; 2.157      ;
; 7.849 ; AN831:AN831|count_value[21] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.031     ; 2.152      ;
; 7.849 ; AN831:AN831|count_value[21] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.031     ; 2.152      ;
; 7.850 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[11]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.152      ;
; 7.850 ; AN831:AN831|count_value[26] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.152      ;
; 7.850 ; AN831:AN831|count_value[26] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.152      ;
; 7.854 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.148      ;
; 7.854 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.148      ;
; 7.858 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.149      ;
; 7.858 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.149      ;
; 7.858 ; AN831:AN831|count_value[5]  ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.149      ;
; 7.858 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[14]              ; 100          ; 100         ; 10.000       ; -0.031     ; 2.143      ;
; 7.858 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[13]              ; 100          ; 100         ; 10.000       ; -0.031     ; 2.143      ;
; 7.861 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[27]           ; 100          ; 100         ; 10.000       ; 0.000      ; 2.171      ;
; 7.864 ; AN831:AN831|count_value[15] ; AN831:AN831|out_page[11]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.138      ;
; 7.864 ; AN831:AN831|count_value[24] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.138      ;
; 7.864 ; AN831:AN831|count_value[24] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.138      ;
; 7.865 ; AN831:AN831|count_value[21] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.026     ; 2.141      ;
; 7.865 ; AN831:AN831|count_value[21] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.026     ; 2.141      ;
; 7.865 ; AN831:AN831|count_value[21] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.026     ; 2.141      ;
; 7.865 ; AN831:AN831|count_value[0]  ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 10.000       ; -0.002     ; 2.165      ;
; 7.866 ; AN831:AN831|count_value[17] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.032     ; 2.134      ;
; 7.866 ; AN831:AN831|count_value[17] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.032     ; 2.134      ;
; 7.866 ; AN831:AN831|count_value[0]  ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.163      ;
; 7.866 ; AN831:AN831|count_value[26] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.141      ;
; 7.866 ; AN831:AN831|count_value[26] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.141      ;
; 7.866 ; AN831:AN831|count_value[26] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.141      ;
; 7.870 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.137      ;
; 7.870 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.137      ;
; 7.870 ; AN831:AN831|count_value[3]  ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.137      ;
; 7.873 ; AN831:AN831|count_value[30] ; AN831:AN831|out_page[52]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.129      ;
; 7.873 ; AN831:AN831|count_value[30] ; AN831:AN831|out_page[53]              ; 100          ; 100         ; 10.000       ; -0.030     ; 2.129      ;
; 7.876 ; AN831:AN831|count_value[4]  ; AN831:AN831|count_value[21]           ; 100          ; 100         ; 10.000       ; 0.001      ; 2.157      ;
; 7.878 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[22]           ; 100          ; 100         ; 10.000       ; -0.002     ; 2.152      ;
; 7.880 ; AN831:AN831|count_value[24] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.127      ;
; 7.880 ; AN831:AN831|count_value[24] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.127      ;
; 7.880 ; AN831:AN831|count_value[24] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.025     ; 2.127      ;
; 7.882 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[12]           ; 100          ; 100         ; 10.000       ; -0.002     ; 2.148      ;
; 7.882 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[23]              ; 100          ; 100         ; 10.000       ; -0.018     ; 2.132      ;
; 7.882 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[19]              ; 100          ; 100         ; 10.000       ; -0.018     ; 2.132      ;
; 7.882 ; AN831:AN831|count_value[17] ; AN831:AN831|out_page[22]              ; 100          ; 100         ; 10.000       ; -0.027     ; 2.123      ;
; 7.882 ; AN831:AN831|count_value[17] ; AN831:AN831|out_page[20]              ; 100          ; 100         ; 10.000       ; -0.027     ; 2.123      ;
; 7.882 ; AN831:AN831|count_value[17] ; AN831:AN831|out_page[16]              ; 100          ; 100         ; 10.000       ; -0.027     ; 2.123      ;
; 7.883 ; AN831:AN831|count_value[6]  ; AN831:AN831|count_value[24]           ; 100          ; 100         ; 10.000       ; -0.003     ; 2.146      ;
; 7.884 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[54]              ; 100          ; 100         ; 10.000       ; -0.024     ; 2.124      ;
; 7.884 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[55]              ; 100          ; 100         ; 10.000       ; -0.024     ; 2.124      ;
; 7.884 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[51]              ; 100          ; 100         ; 10.000       ; -0.024     ; 2.124      ;
; 7.885 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[6]               ; 100          ; 100         ; 10.000       ; -0.025     ; 2.122      ;
; 7.885 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[4]               ; 100          ; 100         ; 10.000       ; -0.025     ; 2.122      ;
; 7.885 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[7]               ; 100          ; 100         ; 10.000       ; -0.025     ; 2.122      ;
; 7.885 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[5]               ; 100          ; 100         ; 10.000       ; -0.025     ; 2.122      ;
; 7.885 ; AN831:AN831|count_value[16] ; AN831:AN831|out_page[1]               ; 100          ; 100         ; 10.000       ; -0.025     ; 2.122      ;
+-------+-----------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'AN831|c0|altpll_component|pll|clk[0]'                                                                                                                      ;
+--------+---------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack  ; From Node           ; To Node                 ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 17.375 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.658      ;
; 17.375 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.658      ;
; 17.375 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.658      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[2]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[4]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[5]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[6]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[7]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[8]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[9]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[10]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[11]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[12]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[13]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[14]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.482 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[15]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.550      ;
; 17.510 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.523      ;
; 17.510 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.523      ;
; 17.510 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.523      ;
; 17.524 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.509      ;
; 17.524 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.509      ;
; 17.524 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.509      ;
; 17.540 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.493      ;
; 17.540 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.493      ;
; 17.540 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.493      ;
; 17.580 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.453      ;
; 17.580 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.453      ;
; 17.580 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.453      ;
; 17.605 ; AN831:AN831|cnt[14] ; AN831:AN831|start_delay ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.002     ; 2.425      ;
; 17.606 ; AN831:AN831|cnt[8]  ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.427      ;
; 17.606 ; AN831:AN831|cnt[8]  ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.427      ;
; 17.606 ; AN831:AN831|cnt[8]  ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.427      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[16]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[17]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[18]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[19]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[20]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[21]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[22]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[23]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[24]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[25]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[26]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[27]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[28]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[29]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[30]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.607 ; AN831:AN831|cnt[14] ; AN831:AN831|cnt[31]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; -0.005     ; 2.420      ;
; 17.615 ; AN831:AN831|cnt[15] ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.418      ;
; 17.615 ; AN831:AN831|cnt[15] ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.418      ;
; 17.615 ; AN831:AN831|cnt[15] ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.418      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[2]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[4]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[5]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[6]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[7]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[8]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[9]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[10]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[11]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[12]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[13]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[14]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.617 ; AN831:AN831|cnt[12] ; AN831:AN831|cnt[15]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.415      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[2]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[4]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[5]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[6]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[7]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[8]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[9]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[10]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[11]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[12]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[13]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[14]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.631 ; AN831:AN831|cnt[10] ; AN831:AN831|cnt[15]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.401      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[2]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[4]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[5]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[6]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[7]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[8]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[9]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[10]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[11]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[12]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[13]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[14]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.647 ; AN831:AN831|cnt[11] ; AN831:AN831|cnt[15]     ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.385      ;
; 17.662 ; AN831:AN831|cnt[9]  ; AN831:AN831|cnt[1]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.371      ;
; 17.662 ; AN831:AN831|cnt[9]  ; AN831:AN831|cnt[3]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.371      ;
; 17.662 ; AN831:AN831|cnt[9]  ; AN831:AN831|cnt[0]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.001      ; 2.371      ;
; 17.687 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[2]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.345      ;
; 17.687 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[4]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.345      ;
; 17.687 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[5]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.345      ;
; 17.687 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[6]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.345      ;
; 17.687 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[7]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.345      ;
; 17.687 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[8]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.345      ;
; 17.687 ; AN831:AN831|cnt[13] ; AN831:AN831|cnt[9]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 20.000       ; 0.000      ; 2.345      ;
+--------+---------------------+-------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'BCLK'                                                                                                                                                                                                                                                                                                                  ;
+----------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack    ; From Node                                                                                                             ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+----------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 2601.481 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.748      ;
; 2601.481 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.748      ;
; 2601.481 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.748      ;
; 2601.481 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.748      ;
; 2601.481 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.748      ;
; 2601.481 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.748      ;
; 2601.481 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.748      ;
; 2601.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.730      ;
; 2601.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.730      ;
; 2601.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.730      ;
; 2601.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.730      ;
; 2601.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.730      ;
; 2601.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.730      ;
; 2601.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.730      ;
; 2601.562 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.667      ;
; 2601.562 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.667      ;
; 2601.562 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.667      ;
; 2601.562 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.667      ;
; 2601.562 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.667      ;
; 2601.562 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.667      ;
; 2601.562 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.667      ;
; 2601.566 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.663      ;
; 2601.566 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.663      ;
; 2601.566 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.663      ;
; 2601.566 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.663      ;
; 2601.566 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.663      ;
; 2601.566 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.663      ;
; 2601.566 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.663      ;
; 2601.609 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.620      ;
; 2601.609 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.620      ;
; 2601.609 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.620      ;
; 2601.609 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.620      ;
; 2601.609 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.620      ;
; 2601.609 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.620      ;
; 2601.609 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.620      ;
; 2601.636 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.593      ;
; 2601.636 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.593      ;
; 2601.636 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.593      ;
; 2601.636 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.593      ;
; 2601.636 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.593      ;
; 2601.636 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.593      ;
; 2601.636 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.593      ;
; 2601.682 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.547      ;
; 2601.682 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.547      ;
; 2601.682 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.547      ;
; 2601.682 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.547      ;
; 2601.682 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.547      ;
; 2601.682 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.547      ;
; 2601.682 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.547      ;
; 2601.768 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.438      ;
; 2601.768 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.438      ;
; 2601.786 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.420      ;
; 2601.786 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.420      ;
; 2601.849 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.357      ;
; 2601.849 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.357      ;
; 2601.853 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.353      ;
; 2601.853 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.353      ;
; 2601.888 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.341      ;
; 2601.888 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.341      ;
; 2601.888 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.341      ;
; 2601.888 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.341      ;
; 2601.888 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.341      ;
; 2601.888 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.341      ;
; 2601.888 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data        ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 2604.167     ; 0.030      ; 2.341      ;
; 2601.896 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.310      ;
; 2601.896 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.310      ;
; 2601.915 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|sample_available_from_adc ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|sample_available_from_adc            ; BCLK         ; BCLK        ; 2604.167     ; 0.000      ; 2.284      ;
; 2601.923 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.283      ;
; 2601.923 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 2604.167     ; 0.007      ; 2.283      ;
; 2601.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[30]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.263      ;
; 2601.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.263      ;
; 2601.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.263      ;
; 2601.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.263      ;
; 2601.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.263      ;
; 2601.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.263      ;
; 2601.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.263      ;
; 2601.945 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.263      ;
; 2601.950 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.260      ;
; 2601.950 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.260      ;
; 2601.950 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.260      ;
; 2601.950 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.260      ;
; 2601.950 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.260      ;
; 2601.950 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.260      ;
; 2601.950 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[44]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.260      ;
; 2601.950 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[45]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.260      ;
; 2601.950 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[46]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.260      ;
; 2601.963 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[30]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.245      ;
; 2601.963 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.245      ;
; 2601.963 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.245      ;
; 2601.963 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.245      ;
; 2601.963 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.245      ;
; 2601.963 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.245      ;
; 2601.963 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.245      ;
; 2601.963 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42]                ; BCLK         ; BCLK        ; 2604.167     ; 0.009      ; 2.245      ;
; 2601.968 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.242      ;
; 2601.968 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.242      ;
; 2601.968 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.242      ;
; 2601.968 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.242      ;
; 2601.968 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.242      ;
; 2601.968 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]         ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43]                ; BCLK         ; BCLK        ; 2604.167     ; 0.011      ; 2.242      ;
+----------+-----------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '100'                                                                                                                                      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                             ; To Node                               ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; AN831:AN831|state.available           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AN831:AN831|out_page_sample_available ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 0.000        ; 0.000      ; 0.367      ;
; 0.402 ; AN831:AN831|state.available           ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 0.000        ; -0.001     ; 0.553      ;
; 0.404 ; AN831:AN831|state.available           ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 0.000        ; -0.001     ; 0.555      ;
; 0.405 ; AN831:AN831|state.available           ; AN831:AN831|count_value[26]           ; 100          ; 100         ; 0.000        ; -0.001     ; 0.556      ;
; 0.406 ; AN831:AN831|state.available           ; AN831:AN831|count_value[4]            ; 100          ; 100         ; 0.000        ; -0.001     ; 0.557      ;
; 0.408 ; AN831:AN831|state.available           ; AN831:AN831|count_value[2]            ; 100          ; 100         ; 0.000        ; -0.001     ; 0.559      ;
; 0.408 ; AN831:AN831|state.available           ; AN831:AN831|count_value[3]            ; 100          ; 100         ; 0.000        ; -0.001     ; 0.559      ;
; 0.447 ; AN831:AN831|count_value[31]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.001      ; 0.600      ;
; 0.484 ; AN831:AN831|state.available           ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.636      ;
; 0.485 ; AN831:AN831|state.available           ; AN831:AN831|count_value[20]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.637      ;
; 0.487 ; AN831:AN831|state.available           ; AN831:AN831|count_value[18]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.639      ;
; 0.488 ; AN831:AN831|state.available           ; AN831:AN831|count_value[22]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.640      ;
; 0.489 ; AN831:AN831|state.available           ; AN831:AN831|count_value[13]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.641      ;
; 0.489 ; AN831:AN831|state.available           ; AN831:AN831|count_value[19]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.641      ;
; 0.520 ; AN831:AN831|state.available           ; AN831:AN831|count_value[17]           ; 100          ; 100         ; 0.000        ; 0.001      ; 0.673      ;
; 0.522 ; AN831:AN831|state.available           ; AN831:AN831|count_value[24]           ; 100          ; 100         ; 0.000        ; -0.001     ; 0.673      ;
; 0.523 ; AN831:AN831|state.available           ; AN831:AN831|count_value[27]           ; 100          ; 100         ; 0.000        ; -0.001     ; 0.674      ;
; 0.523 ; AN831:AN831|state.available           ; AN831:AN831|count_value[28]           ; 100          ; 100         ; 0.000        ; -0.001     ; 0.674      ;
; 0.523 ; AN831:AN831|state.available           ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 0.000        ; -0.001     ; 0.674      ;
; 0.527 ; AN831:AN831|state.available           ; AN831:AN831|count_value[23]           ; 100          ; 100         ; 0.000        ; -0.001     ; 0.678      ;
; 0.578 ; AN831:AN831|count_value[19]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.730      ;
; 0.590 ; AN831:AN831|state.available           ; AN831:AN831|count_value[7]            ; 100          ; 100         ; 0.000        ; 0.002      ; 0.744      ;
; 0.591 ; AN831:AN831|state.available           ; AN831:AN831|count_value[11]           ; 100          ; 100         ; 0.000        ; 0.002      ; 0.745      ;
; 0.594 ; AN831:AN831|state.available           ; AN831:AN831|count_value[1]            ; 100          ; 100         ; 0.000        ; 0.002      ; 0.748      ;
; 0.594 ; AN831:AN831|state.available           ; AN831:AN831|count_value[8]            ; 100          ; 100         ; 0.000        ; 0.002      ; 0.748      ;
; 0.596 ; AN831:AN831|state.available           ; AN831:AN831|count_value[14]           ; 100          ; 100         ; 0.000        ; 0.002      ; 0.750      ;
; 0.596 ; AN831:AN831|state.available           ; AN831:AN831|count_value[16]           ; 100          ; 100         ; 0.000        ; 0.001      ; 0.749      ;
; 0.598 ; AN831:AN831|state.available           ; AN831:AN831|count_value[9]            ; 100          ; 100         ; 0.000        ; 0.002      ; 0.752      ;
; 0.600 ; AN831:AN831|state.available           ; AN831:AN831|count_value[15]           ; 100          ; 100         ; 0.000        ; 0.001      ; 0.753      ;
; 0.652 ; AN831:AN831|state.available           ; AN831:AN831|count_value[12]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.804      ;
; 0.652 ; AN831:AN831|state.available           ; AN831:AN831|count_value[21]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.804      ;
; 0.659 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[31]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.811      ;
; 0.660 ; AN831:AN831|state.available           ; AN831:AN831|count_value[0]            ; 100          ; 100         ; 0.000        ; 0.002      ; 0.814      ;
; 0.662 ; AN831:AN831|count_value[23]           ; AN831:AN831|count_value[23]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.814      ;
; 0.665 ; AN831:AN831|state.available           ; AN831:AN831|count_value[10]           ; 100          ; 100         ; 0.000        ; 0.002      ; 0.819      ;
; 0.680 ; AN831:AN831|count_value[7]            ; AN831:AN831|count_value[7]            ; 100          ; 100         ; 0.000        ; 0.000      ; 0.832      ;
; 0.689 ; AN831:AN831|count_value[27]           ; AN831:AN831|count_value[27]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.841      ;
; 0.689 ; AN831:AN831|count_value[28]           ; AN831:AN831|count_value[28]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.841      ;
; 0.690 ; AN831:AN831|count_value[30]           ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.842      ;
; 0.690 ; AN831:AN831|count_value[8]            ; AN831:AN831|count_value[8]            ; 100          ; 100         ; 0.000        ; 0.000      ; 0.842      ;
; 0.695 ; AN831:AN831|count_value[18]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.847      ;
; 0.695 ; AN831:AN831|count_value[14]           ; AN831:AN831|count_value[14]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.847      ;
; 0.707 ; AN831:AN831|count_value[11]           ; AN831:AN831|count_value[11]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.859      ;
; 0.735 ; AN831:AN831|count_value[6]            ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; -0.002     ; 0.885      ;
; 0.735 ; AN831:AN831|count_value[10]           ; AN831:AN831|count_value[10]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.887      ;
; 0.740 ; AN831:AN831|count_value[0]            ; AN831:AN831|count_value[0]            ; 100          ; 100         ; 0.000        ; 0.000      ; 0.892      ;
; 0.741 ; AN831:AN831|state.available           ; AN831:AN831|out_page[62]              ; 100          ; 100         ; 0.000        ; 0.001      ; 0.894      ;
; 0.741 ; AN831:AN831|state.available           ; AN831:AN831|out_page[44]              ; 100          ; 100         ; 0.000        ; 0.001      ; 0.894      ;
; 0.741 ; AN831:AN831|state.available           ; AN831:AN831|out_page[63]              ; 100          ; 100         ; 0.000        ; 0.001      ; 0.894      ;
; 0.741 ; AN831:AN831|state.available           ; AN831:AN831|out_page[56]              ; 100          ; 100         ; 0.000        ; 0.001      ; 0.894      ;
; 0.745 ; AN831:AN831|count_value[24]           ; AN831:AN831|count_value[24]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.897      ;
; 0.762 ; AN831:AN831|count_value[31]           ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 0.000        ; -0.174     ; 0.740      ;
; 0.766 ; AN831:AN831|count_value[26]           ; AN831:AN831|count_value[26]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.918      ;
; 0.787 ; AN831:AN831|count_value[9]            ; AN831:AN831|count_value[9]            ; 100          ; 100         ; 0.000        ; 0.000      ; 0.939      ;
; 0.796 ; AN831:AN831|count_value[29]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.001      ; 0.949      ;
; 0.819 ; AN831:AN831|count_value[1]            ; AN831:AN831|count_value[1]            ; 100          ; 100         ; 0.000        ; 0.000      ; 0.971      ;
; 0.823 ; AN831:AN831|count_value[29]           ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.975      ;
; 0.827 ; AN831:AN831|count_value[26]           ; AN831:AN831|count_value[27]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.979      ;
; 0.828 ; AN831:AN831|count_value[27]           ; AN831:AN831|count_value[28]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.980      ;
; 0.829 ; AN831:AN831|count_value[22]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.981      ;
; 0.829 ; AN831:AN831|count_value[1]            ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; -0.002     ; 0.979      ;
; 0.831 ; AN831:AN831|count_value[10]           ; AN831:AN831|count_value[11]           ; 100          ; 100         ; 0.000        ; 0.000      ; 0.983      ;
; 0.837 ; AN831:AN831|count_value[11]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; -0.002     ; 0.987      ;
; 0.843 ; AN831:AN831|state.available           ; AN831:AN831|out_page_sample_available ; 100          ; 100         ; 0.000        ; -0.175     ; 0.820      ;
; 0.845 ; AN831:AN831|count_value[28]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.001      ; 0.998      ;
; 0.853 ; AN831:AN831|state.available           ; AN831:AN831|out_page[8]               ; 100          ; 100         ; 0.000        ; 0.001      ; 1.006      ;
; 0.853 ; AN831:AN831|count_value[29]           ; AN831:AN831|count_value[29]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.005      ;
; 0.858 ; AN831:AN831|state.available           ; AN831:AN831|out_page[30]              ; 100          ; 100         ; 0.000        ; 0.002      ; 1.012      ;
; 0.858 ; AN831:AN831|state.available           ; AN831:AN831|out_page[28]              ; 100          ; 100         ; 0.000        ; 0.002      ; 1.012      ;
; 0.858 ; AN831:AN831|state.available           ; AN831:AN831|out_page[45]              ; 100          ; 100         ; 0.000        ; 0.002      ; 1.012      ;
; 0.858 ; AN831:AN831|state.available           ; AN831:AN831|out_page[29]              ; 100          ; 100         ; 0.000        ; 0.002      ; 1.012      ;
; 0.858 ; AN831:AN831|state.available           ; AN831:AN831|out_page[25]              ; 100          ; 100         ; 0.000        ; 0.002      ; 1.012      ;
; 0.858 ; AN831:AN831|state.available           ; AN831:AN831|out_page[26]              ; 100          ; 100         ; 0.000        ; 0.002      ; 1.012      ;
; 0.862 ; AN831:AN831|count_value[28]           ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.014      ;
; 0.863 ; AN831:AN831|count_value[26]           ; AN831:AN831|count_value[28]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.015      ;
; 0.866 ; AN831:AN831|count_value[7]            ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; -0.002     ; 1.016      ;
; 0.867 ; AN831:AN831|count_value[12]           ; AN831:AN831|state.available           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.019      ;
; 0.869 ; AN831:AN831|count_value[9]            ; AN831:AN831|count_value[11]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.021      ;
; 0.875 ; AN831:AN831|count_value[7]            ; AN831:AN831|count_value[8]            ; 100          ; 100         ; 0.000        ; 0.000      ; 1.027      ;
; 0.876 ; AN831:AN831|count_value[9]            ; AN831:AN831|count_value[10]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.028      ;
; 0.884 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[12]           ; 100          ; 100         ; 0.000        ; 0.001      ; 1.037      ;
; 0.884 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[13]           ; 100          ; 100         ; 0.000        ; 0.001      ; 1.037      ;
; 0.884 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[18]           ; 100          ; 100         ; 0.000        ; 0.001      ; 1.037      ;
; 0.884 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[20]           ; 100          ; 100         ; 0.000        ; 0.001      ; 1.037      ;
; 0.884 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[21]           ; 100          ; 100         ; 0.000        ; 0.001      ; 1.037      ;
; 0.884 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[22]           ; 100          ; 100         ; 0.000        ; 0.001      ; 1.037      ;
; 0.884 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[25]           ; 100          ; 100         ; 0.000        ; 0.001      ; 1.037      ;
; 0.884 ; AN831:AN831|count_value[31]           ; AN831:AN831|count_value[19]           ; 100          ; 100         ; 0.000        ; 0.001      ; 1.037      ;
; 0.886 ; AN831:AN831|state.available           ; AN831:AN831|out_page[60]              ; 100          ; 100         ; 0.000        ; -0.002     ; 1.036      ;
; 0.886 ; AN831:AN831|state.available           ; AN831:AN831|out_page[61]              ; 100          ; 100         ; 0.000        ; -0.002     ; 1.036      ;
; 0.886 ; AN831:AN831|state.available           ; AN831:AN831|out_page[57]              ; 100          ; 100         ; 0.000        ; -0.002     ; 1.036      ;
; 0.886 ; AN831:AN831|state.available           ; AN831:AN831|out_page[58]              ; 100          ; 100         ; 0.000        ; -0.002     ; 1.036      ;
; 0.886 ; AN831:AN831|state.available           ; AN831:AN831|out_page[59]              ; 100          ; 100         ; 0.000        ; -0.002     ; 1.036      ;
; 0.888 ; AN831:AN831|count_value[17]           ; AN831:AN831|count_value[17]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.040      ;
; 0.898 ; AN831:AN831|count_value[27]           ; AN831:AN831|count_value[30]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.050      ;
; 0.910 ; AN831:AN831|count_value[8]            ; AN831:AN831|count_value[11]           ; 100          ; 100         ; 0.000        ; 0.000      ; 1.062      ;
; 0.911 ; AN831:AN831|state.available           ; AN831:AN831|out_page[47]              ; 100          ; 100         ; 0.000        ; -0.009     ; 1.054      ;
; 0.911 ; AN831:AN831|state.available           ; AN831:AN831|out_page[18]              ; 100          ; 100         ; 0.000        ; -0.009     ; 1.054      ;
; 0.911 ; AN831:AN831|state.available           ; AN831:AN831|out_page[2]               ; 100          ; 100         ; 0.000        ; -0.009     ; 1.054      ;
+-------+---------------------------------------+---------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: '11'                                                                                                                                                                             ;
+-------+---------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                               ; To Node                                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; mTransmitter:mTransmitter|current_state.idle            ; mTransmitter:mTransmitter|current_state.idle              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mTransmitter:mTransmitter|y_counter[0]                  ; mTransmitter:mTransmitter|y_counter[0]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mTransmitter:mTransmitter|x_counter[0]                  ; mTransmitter:mTransmitter|x_counter[0]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mTransmitter:mTransmitter|x_counter[1]                  ; mTransmitter:mTransmitter|x_counter[1]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mTransmitter:mTransmitter|x_counter[2]                  ; mTransmitter:mTransmitter|x_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mTransmitter:mTransmitter|y_counter[2]                  ; mTransmitter:mTransmitter|y_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mTransmitter:mTransmitter|current_state.send            ; mTransmitter:mTransmitter|current_state.send              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mTransmitter:mTransmitter|y_counter[1]                  ; mTransmitter:mTransmitter|y_counter[1]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mTransmitter:mTransmitter|send_valid                    ; mTransmitter:mTransmitter|send_valid                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.send ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.send   ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.idle ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.idle   ; 11           ; 11          ; 0.000        ; 0.000      ; 0.367      ;
; 0.240 ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.send ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.finish ; 11           ; 11          ; 0.000        ; 0.000      ; 0.392      ;
; 0.243 ; mTransmitter:mTransmitter|ticker[31]                    ; mTransmitter:mTransmitter|ticker[31]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; mTransmitter:mTransmitter|mTXD:txd|ticker[31]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[31]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[31]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[31]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.395      ;
; 0.246 ; AN831:AN831|out_page_sample_available                   ; mTransmitter:mTransmitter|current_state.start             ; 100          ; 11          ; 0.000        ; 0.177      ; 0.575      ;
; 0.249 ; mTransmitter:mTransmitter|y_counter[1]                  ; mTransmitter:mTransmitter|y_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.401      ;
; 0.258 ; mTransmitter:mTransmitter|current_state.send            ; mTransmitter:mTransmitter|x_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.410      ;
; 0.263 ; mTransmitter:mTransmitter|current_state.send            ; mTransmitter:mTransmitter|x_counter[0]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.415      ;
; 0.337 ; mTransmitter:mTransmitter|y_counter[0]                  ; mTransmitter:mTransmitter|y_counter[1]                    ; 11           ; 11          ; 0.000        ; -0.001     ; 0.488      ;
; 0.355 ; mTransmitter:mTransmitter|ticker[0]                     ; mTransmitter:mTransmitter|ticker[0]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; mTransmitter:mTransmitter|ticker[16]                    ; mTransmitter:mTransmitter|ticker[16]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; mTransmitter:mTransmitter|mTXD:txd|ticker[0]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[0]              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; mTransmitter:mTransmitter|mTXD:txd|ticker[16]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[16]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[16]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[16]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[0]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[0]        ; 11           ; 11          ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; mTransmitter:mTransmitter|current_state.start           ; mTransmitter:mTransmitter|current_state.send              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; mTransmitter:mTransmitter|ticker[1]                     ; mTransmitter:mTransmitter|ticker[1]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; mTransmitter:mTransmitter|ticker[17]                    ; mTransmitter:mTransmitter|ticker[17]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; mTransmitter:mTransmitter|mTXD:txd|ticker[1]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[1]              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; mTransmitter:mTransmitter|mTXD:txd|ticker[17]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[17]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[1]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[1]        ; 11           ; 11          ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[17]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[17]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; mTransmitter:mTransmitter|ticker[2]                     ; mTransmitter:mTransmitter|ticker[2]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|ticker[9]                     ; mTransmitter:mTransmitter|ticker[9]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|ticker[11]                    ; mTransmitter:mTransmitter|ticker[11]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|ticker[18]                    ; mTransmitter:mTransmitter|ticker[18]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|ticker[25]                    ; mTransmitter:mTransmitter|ticker[25]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|ticker[27]                    ; mTransmitter:mTransmitter|ticker[27]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|ticker[2]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[2]              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|ticker[9]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[9]              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|ticker[11]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[11]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|ticker[18]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[18]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|ticker[25]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[25]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|ticker[27]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[27]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[2]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[2]        ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[9]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[9]        ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[11]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[11]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[18]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[18]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[25]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[25]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[27]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[27]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; mTransmitter:mTransmitter|ticker[4]                     ; mTransmitter:mTransmitter|ticker[4]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|ticker[7]                     ; mTransmitter:mTransmitter|ticker[7]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|ticker[13]                    ; mTransmitter:mTransmitter|ticker[13]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|ticker[14]                    ; mTransmitter:mTransmitter|ticker[14]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|ticker[15]                    ; mTransmitter:mTransmitter|ticker[15]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|ticker[20]                    ; mTransmitter:mTransmitter|ticker[20]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|ticker[23]                    ; mTransmitter:mTransmitter|ticker[23]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|ticker[29]                    ; mTransmitter:mTransmitter|ticker[29]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|ticker[30]                    ; mTransmitter:mTransmitter|ticker[30]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|ticker[4]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[4]              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|ticker[7]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[7]              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|ticker[13]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[13]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|ticker[14]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[14]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|ticker[15]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[15]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|ticker[20]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[20]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|ticker[23]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[23]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|ticker[29]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[29]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|ticker[30]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[30]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[4]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[4]        ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[7]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[7]        ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[13]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[13]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[14]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[14]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[15]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[15]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[20]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[20]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[23]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[23]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[29]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[29]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[30]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[30]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.513      ;
; 0.371 ; mTransmitter:mTransmitter|ticker[3]                     ; mTransmitter:mTransmitter|ticker[3]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|ticker[8]                     ; mTransmitter:mTransmitter|ticker[8]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|ticker[10]                    ; mTransmitter:mTransmitter|ticker[10]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|ticker[19]                    ; mTransmitter:mTransmitter|ticker[19]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|ticker[24]                    ; mTransmitter:mTransmitter|ticker[24]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|ticker[26]                    ; mTransmitter:mTransmitter|ticker[26]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|ticker[3]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[3]              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|ticker[8]            ; mTransmitter:mTransmitter|mTXD:txd|ticker[8]              ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|ticker[10]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[10]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|ticker[19]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[19]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|ticker[24]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[24]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|ticker[26]           ; mTransmitter:mTransmitter|mTXD:txd|ticker[26]             ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[3]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[3]        ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[8]      ; mTransmitter:mTransmitter|mTXD:txd|data_counter[8]        ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[10]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[10]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[19]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[19]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[24]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[24]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|mTXD:txd|data_counter[26]     ; mTransmitter:mTransmitter|mTXD:txd|data_counter[26]       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; mTransmitter:mTransmitter|x_counter[1]                  ; mTransmitter:mTransmitter|x_counter[2]                    ; 11           ; 11          ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; mTransmitter:mTransmitter|ticker[5]                     ; mTransmitter:mTransmitter|ticker[5]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; mTransmitter:mTransmitter|ticker[6]                     ; mTransmitter:mTransmitter|ticker[6]                       ; 11           ; 11          ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; mTransmitter:mTransmitter|ticker[12]                    ; mTransmitter:mTransmitter|ticker[12]                      ; 11           ; 11          ; 0.000        ; 0.000      ; 0.524      ;
+-------+---------------------------------------------------------+-----------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'AN831|c0|altpll_component|pll|clk[0]'                                                                                                                                                                                                                                                                                                    ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                                                                    ; To Node                                                                                                      ; Launch Clock                         ; Latch Clock                          ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+
; 0.215 ; AN831:AN831|cnt[0]                                                                                           ; AN831:AN831|cnt[0]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.243 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[31]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[31]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; AN831:AN831|cnt[31]                                                                                          ; AN831:AN831|cnt[31]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.353 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[0]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[0]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.505      ;
; 0.355 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[16]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[16]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; AN831:AN831|cnt[16]                                                                                          ; AN831:AN831|cnt[16]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.507      ;
; 0.358 ; AN831:AN831|cnt[2]                                                                                           ; AN831:AN831|cnt[2]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; AN831:AN831|cnt[4]                                                                                           ; AN831:AN831|cnt[4]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; AN831:AN831|cnt[17]                                                                                          ; AN831:AN831|cnt[17]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[2]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[2]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[9]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[9]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[25]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[25]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[27]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[27]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; AN831:AN831|cnt[18]                                                                                          ; AN831:AN831|cnt[18]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; AN831:AN831|cnt[25]                                                                                          ; AN831:AN831|cnt[25]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; AN831:AN831|cnt[27]                                                                                          ; AN831:AN831|cnt[27]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[4]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[4]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[7]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[7]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[13]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[13]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[15]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[15]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[20]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[20]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[23]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[23]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[29]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[29]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[30]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[30]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|cnt[7]                                                                                           ; AN831:AN831|cnt[7]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|cnt[13]                                                                                          ; AN831:AN831|cnt[13]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|cnt[14]                                                                                          ; AN831:AN831|cnt[14]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|cnt[15]                                                                                          ; AN831:AN831|cnt[15]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|cnt[20]                                                                                          ; AN831:AN831|cnt[20]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|cnt[23]                                                                                          ; AN831:AN831|cnt[23]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|cnt[29]                                                                                          ; AN831:AN831|cnt[29]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; AN831:AN831|cnt[30]                                                                                          ; AN831:AN831|cnt[30]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; AN831:AN831|cnt[9]                                                                                           ; AN831:AN831|cnt[9]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; AN831:AN831|cnt[11]                                                                                          ; AN831:AN831|cnt[11]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.367 ; AN831:AN831|cnt[5]                                                                                           ; AN831:AN831|cnt[5]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; AN831:AN831|cnt[6]                                                                                           ; AN831:AN831|cnt[6]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.371 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[3]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[3]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[19]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[19]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[24]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[24]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[26]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[26]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[8]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[8]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AN831:AN831|cnt[19]                                                                                          ; AN831:AN831|cnt[19]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AN831:AN831|cnt[24]                                                                                          ; AN831:AN831|cnt[24]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; AN831:AN831|cnt[26]                                                                                          ; AN831:AN831|cnt[26]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[5]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[5]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[6]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[6]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[12]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[12]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[21]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[21]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[22]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[22]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[28]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[28]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AN831:AN831|cnt[21]                                                                                          ; AN831:AN831|cnt[21]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AN831:AN831|cnt[22]                                                                                          ; AN831:AN831|cnt[22]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; AN831:AN831|cnt[28]                                                                                          ; AN831:AN831|cnt[28]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.375 ; AN831:AN831|cnt[8]                                                                                           ; AN831:AN831|cnt[8]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.375 ; AN831:AN831|cnt[10]                                                                                          ; AN831:AN831|cnt[10]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; AN831:AN831|cnt[12]                                                                                          ; AN831:AN831|cnt[12]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.450 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[31]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.602      ;
; 0.491 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[0]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[16]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; AN831:AN831|cnt[16]                                                                                          ; AN831:AN831|cnt[17]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[2]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; AN831:AN831|cnt[17]                                                                                          ; AN831:AN831|cnt[18]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; AN831:AN831|cnt[4]                                                                                           ; AN831:AN831|cnt[5]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[2]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[3]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[9]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[19]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[25]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[26]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; AN831:AN831|cnt[18]                                                                                          ; AN831:AN831|cnt[19]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; AN831:AN831|cnt[25]                                                                                          ; AN831:AN831|cnt[26]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[12]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[27]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[28]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; AN831:AN831|cnt[27]                                                                                          ; AN831:AN831|cnt[28]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.650      ;
; 0.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[30]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[31]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AN831:AN831|cnt[30]                                                                                          ; AN831:AN831|cnt[31]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[13]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[15]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[29]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[30]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AN831:AN831|cnt[13]                                                                                          ; AN831:AN831|cnt[14]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AN831:AN831|cnt[14]                                                                                          ; AN831:AN831|cnt[15]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AN831:AN831|cnt[29]                                                                                          ; AN831:AN831|cnt[30]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[4]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[5]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[20]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[21]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.499 ; AN831:AN831|cnt[20]                                                                                          ; AN831:AN831|cnt[21]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.651      ;
; 0.500 ; AN831:AN831|cnt[9]                                                                                           ; AN831:AN831|cnt[10]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.500 ; AN831:AN831|cnt[11]                                                                                          ; AN831:AN831|cnt[12]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.652      ;
; 0.507 ; AN831:AN831|cnt[6]                                                                                           ; AN831:AN831|cnt[7]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.507 ; AN831:AN831|cnt[5]                                                                                           ; AN831:AN831|cnt[6]                                                                                           ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.659      ;
; 0.511 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[8]       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[9]       ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[24]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[25]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[26]      ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[27]      ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; AN831:AN831|cnt[24]                                                                                          ; AN831:AN831|cnt[25]                                                                                          ; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.663      ;
+-------+--------------------------------------------------------------------------------------------------------------+--------------------------------------------------------------------------------------------------------------+--------------------------------------+--------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'BCLK'                                                                                                                                                                                                                                                                                                            ;
+-------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data                   ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.available_data  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.available_data                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.367      ;
; 0.238 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[0]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[1]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.390      ;
; 0.238 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[18] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[19]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[2]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[3]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[3]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[4]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[11] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[12]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[21] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[22]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[25] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[1]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[2]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[4]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[5]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[7]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[8]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[13] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[14]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[15] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[16]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[17] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[18]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[19] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[20]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[19] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[5]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[6]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[27] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[13] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[16] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[17]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[20] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[21]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[25] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[26]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[27] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[28]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[45] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[22] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[45] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[46]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[46] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[23] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[14] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[23] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[24]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[24] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[29] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[16] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[9]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[23] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[24] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[25]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[8]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.400      ;
; 0.258 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.available_data                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.410      ;
; 0.309 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[30] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31]                ; BCLK         ; BCLK        ; 0.000        ; 0.002      ; 0.463      ;
; 0.316 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[6]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[7]                 ; BCLK         ; BCLK        ; 0.000        ; 0.002      ; 0.470      ;
; 0.318 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43]                ; BCLK         ; BCLK        ; 0.000        ; 0.002      ; 0.472      ;
; 0.321 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 0.471      ;
; 0.323 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37]                ; BCLK         ; BCLK        ; 0.000        ; 0.002      ; 0.477      ;
; 0.324 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[14] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[15]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.476      ;
; 0.324 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[15] ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 0.474      ;
; 0.324 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39]                ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 0.474      ;
; 0.327 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[8]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[9]                 ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.479      ;
; 0.329 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[9]  ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[10]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[12] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[13]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.481      ;
; 0.329 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[10] ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 0.479      ;
; 0.330 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[10] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[11]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[26] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[27]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.482      ;
; 0.330 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34]                ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 0.480      ;
; 0.330 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ; BCLK         ; BCLK        ; 0.000        ; -0.002     ; 0.480      ;
; 0.331 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[28] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[29]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.483      ;
; 0.332 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[44]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.484      ;
; 0.333 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[44] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[45]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.485      ;
; 0.334 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.486      ;
; 0.334 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[44] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[21] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.486      ;
; 0.335 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[26] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.487      ;
; 0.335 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[28] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.487      ;
; 0.335 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[30] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[7]  ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.487      ;
; 0.335 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[17] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.487      ;
; 0.336 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35]                ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.488      ;
; 0.336 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[20] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.488      ;
; 0.337 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34] ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[11] ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.489      ;
; 0.353 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.505      ;
; 0.365 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.517      ;
; 0.370 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.522      ;
; 0.373 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.525      ;
; 0.375 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.527      ;
; 0.385 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.539      ;
; 0.441 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data                   ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.593      ;
; 0.488 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data                   ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.640      ;
; 0.491 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.643      ;
; 0.493 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.645      ;
; 0.493 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data    ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.645      ;
; 0.503 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.655      ;
; 0.508 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.660      ;
; 0.511 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.663      ;
; 0.525 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.677      ;
; 0.526 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.678      ;
; 0.526 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.678      ;
; 0.527 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.679      ;
; 0.538 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.690      ;
; 0.543 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.695      ;
; 0.546 ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]     ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ; BCLK         ; BCLK        ; 0.000        ; 0.000      ; 0.698      ;
+-------+-------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '100'                                                                       ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                      ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[0]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[0]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[10] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[10] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[11] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[11] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[12] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[12] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[13] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[13] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[14] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[14] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[15] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[15] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[16] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[16] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[17] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[17] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[18] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[18] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[19] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[19] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[1]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[1]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[20] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[20] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[21] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[21] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[22] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[22] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[23] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[23] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[24] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[24] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[25] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[25] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[26] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[26] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[27] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[27] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[28] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[28] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[29] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[29] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[2]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[2]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[30] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[30] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[31] ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[31] ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[3]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[3]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[4]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[4]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[5]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[5]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[6]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[6]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[7]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[7]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[8]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[8]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|count_value[9]  ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|count_value[9]  ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[0]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[0]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[10]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[10]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[11]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[11]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[12]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[12]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[13]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[13]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[14]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[14]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[15]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[15]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[16]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[16]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[17]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[17]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[18]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[18]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[19]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[19]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[1]     ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[1]     ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[20]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[20]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[21]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[21]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[22]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[22]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[23]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[23]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[24]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[24]    ;
; 4.000 ; 5.000        ; 1.000          ; High Pulse Width ; 100   ; Rise       ; AN831:AN831|out_page[25]    ;
; 4.000 ; 5.000        ; 1.000          ; Low Pulse Width  ; 100   ; Rise       ; AN831:AN831|out_page[25]    ;
+-------+--------------+----------------+------------------+-------+------------+-----------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'AN831|c0|altpll_component|pll|clk[0]'                                                                                                                                                      ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                                ; Clock Edge ; Target                                                                                                       ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[0]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[0]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[10]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[10]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[11]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[11]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[12]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[12]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[13]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[13]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[14]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[14]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[15]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[15]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[16]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[16]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[17]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[17]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[18]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[18]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[19]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[19]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[1]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[1]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[20]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[20]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[21]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[21]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[22]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[22]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[23]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[23]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[24]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[24]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[25]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[25]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[26]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[26]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[27]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[27]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[28]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[28]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[29]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[29]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[2]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[2]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[30]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[30]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[31]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[31]                                                                                          ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[3]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[3]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[4]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[4]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[5]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[5]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[6]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[6]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[7]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[7]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[8]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[8]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[9]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|cnt[9]                                                                                           ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[0]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[0]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[10]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[11]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[12]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[12]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[13]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[13]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[14]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[15]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[15]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[16]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[16]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[17]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[18]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[19]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[19]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[1]       ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[20]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[20]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[21]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[21]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[22]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[22]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[23]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[23]      ;
; 9.000 ; 10.000       ; 1.000          ; High Pulse Width ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[24]      ;
; 9.000 ; 10.000       ; 1.000          ; Low Pulse Width  ; AN831|c0|altpll_component|pll|clk[0] ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|count[24]      ;
+-------+--------------+----------------+------------------+--------------------------------------+------------+--------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: '11'                                                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                    ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|current_state.finish            ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|current_state.idle              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|current_state.send              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|current_state.start             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.finish ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.idle   ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.send   ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.start  ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[0]        ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[10]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[11]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[12]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[13]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[14]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[15]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[16]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[17]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[18]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[19]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[1]        ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[20]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[21]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[22]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[23]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[24]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[25]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[26]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[27]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[28]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[29]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[2]        ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[30]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[31]       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[3]        ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[4]        ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[5]        ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[6]        ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[7]        ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[8]        ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|data_counter[9]        ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[0]              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[10]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[11]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[12]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[13]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[14]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[15]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[16]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[17]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[18]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[19]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[1]              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[20]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[21]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[22]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[23]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[24]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[25]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[26]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[27]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[28]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[29]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[2]              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[30]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[31]             ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[3]              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[4]              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[5]              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[6]              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[7]              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[8]              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|mTXD:txd|ticker[9]              ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|send_valid                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[0]                       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[10]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[11]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[12]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[13]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[14]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[15]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[16]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[17]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[18]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[19]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[1]                       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[20]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[21]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[22]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[23]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[24]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[25]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[26]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[27]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[28]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[29]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[2]                       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[30]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[31]                      ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[3]                       ;
; 44.454 ; 45.454       ; 1.000          ; High Pulse Width ; 11    ; Rise       ; mTransmitter:mTransmitter|ticker[4]                       ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'BCLK'                                                                                                                                                                              ;
+----------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; Slack    ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                           ;
+----------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------+
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]                    ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]                    ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]                    ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]                    ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[10] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[11] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[13] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[14] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[15] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[16] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[17] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[19] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[1]  ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[20] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[21] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[22] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[23] ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[2]  ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[3]  ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[4]  ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[5]  ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[6]  ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[7]  ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[8]  ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[9]  ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[0]                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[10]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[11]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[12]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[13]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[14]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[15]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[16]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[17]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[18]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[19]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[1]                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[20]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[21]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[22]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[23]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[24]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[25]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[26]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[27]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[28]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[29]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[2]                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[30]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[31]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[32]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[33]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[34]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[35]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[36]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[37]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[38]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[39]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[3]                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[40]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[41]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[42]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[43]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[44]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[45]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[46]                ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[4]                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[5]                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[6]                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[7]                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[8]                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|received_data_int[9]                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|sample_available_from_adc            ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.available_data                 ;
; 1301.083 ; 1302.083     ; 1.000          ; High Pulse Width ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|state.receive_data                   ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[0]                    ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[1]                    ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[2]                    ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[3]                    ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[4]                    ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[5]                    ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[6]                    ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|bits_remaining[7]                    ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[0]  ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[10] ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[11] ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[12] ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[13] ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[14] ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[15] ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[16] ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[17] ;
; 1301.084 ; 1302.084     ; 1.000          ; Low Pulse Width  ; BCLK  ; Rise       ; AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|left_channel_sample_from_adc_int[18] ;
+----------+--------------+----------------+------------------+-------+------------+----------------------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; AUD_ADCLRCK ; BCLK       ; -0.134 ; -0.134 ; Rise       ; BCLK            ;
; iAUD_ADCDAT ; BCLK       ; -0.375 ; -0.375 ; Rise       ; BCLK            ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; AUD_ADCLRCK ; BCLK       ; 0.266 ; 0.266 ; Rise       ; BCLK            ;
; iAUD_ADCDAT ; BCLK       ; 0.495 ; 0.495 ; Rise       ; BCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; tx_out    ; 11         ; 6.084 ; 6.084 ; Rise       ; 11                                   ;
; oI2C_SCLK ; 100        ; 3.899 ; 3.899 ; Rise       ; AN831|c0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; tx_out    ; 11         ; 4.996 ; 4.996 ; Rise       ; 11                                   ;
; oI2C_SCLK ; 100        ; 3.899 ; 3.899 ; Rise       ; AN831|c0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                 ;
+---------------------------------------+----------+-------+----------+---------+---------------------+
; Clock                                 ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack                      ; -3.445   ; 0.215 ; N/A      ; N/A     ; 3.758               ;
;  100                                  ; 3.091    ; 0.215 ; N/A      ; N/A     ; 3.758               ;
;  11                                   ; -3.445   ; 0.215 ; N/A      ; N/A     ; 44.212              ;
;  AN831|c0|altpll_component|pll|clk[0] ; 11.630   ; 0.215 ; N/A      ; N/A     ; 8.758               ;
;  BCLK                                 ; 2596.156 ; 0.215 ; N/A      ; N/A     ; 1300.841            ;
; Design-wide TNS                       ; -135.131 ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  100                                  ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  11                                   ; -135.131 ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  AN831|c0|altpll_component|pll|clk[0] ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
;  BCLK                                 ; 0.000    ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+---------------------------------------+----------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; AUD_ADCLRCK ; BCLK       ; 0.972 ; 0.972 ; Rise       ; BCLK            ;
; iAUD_ADCDAT ; BCLK       ; 0.390 ; 0.390 ; Rise       ; BCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; AUD_ADCLRCK ; BCLK       ; 0.266 ; 0.266 ; Rise       ; BCLK            ;
; iAUD_ADCDAT ; BCLK       ; 0.495 ; 0.495 ; Rise       ; BCLK            ;
+-------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                        ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                      ;
+-----------+------------+--------+--------+------------+--------------------------------------+
; tx_out    ; 11         ; 15.335 ; 15.335 ; Rise       ; 11                                   ;
; oI2C_SCLK ; 100        ; 10.164 ; 10.164 ; Rise       ; AN831|c0|altpll_component|pll|clk[0] ;
+-----------+------------+--------+--------+------------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                              ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                      ;
+-----------+------------+-------+-------+------------+--------------------------------------+
; tx_out    ; 11         ; 4.996 ; 4.996 ; Rise       ; 11                                   ;
; oI2C_SCLK ; 100        ; 3.899 ; 3.899 ; Rise       ; AN831|c0|altpll_component|pll|clk[0] ;
+-----------+------------+-------+-------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                         ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; 11                                   ; 11                                   ; 5636     ; 0        ; 0        ; 0        ;
; 100                                  ; 11                                   ; 44       ; 0        ; 0        ; 0        ;
; 100                                  ; 100                                  ; 3698     ; 0        ; 0        ; 0        ;
; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 2905     ; 0        ; 0        ; 0        ;
; BCLK                                 ; BCLK                                 ; 772      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                          ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; From Clock                           ; To Clock                             ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
; 11                                   ; 11                                   ; 5636     ; 0        ; 0        ; 0        ;
; 100                                  ; 11                                   ; 44       ; 0        ; 0        ; 0        ;
; 100                                  ; 100                                  ; 3698     ; 0        ; 0        ; 0        ;
; AN831|c0|altpll_component|pll|clk[0] ; AN831|c0|altpll_component|pll|clk[0] ; 2905     ; 0        ; 0        ; 0        ;
; BCLK                                 ; BCLK                                 ; 772      ; 0        ; 0        ; 0        ;
+--------------------------------------+--------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 5     ; 5    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 3     ; 3    ;
; Unconstrained Output Port Paths ; 18    ; 18   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed May 27 17:17:22 2020
Info: Command: quartus_sta top -c top
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (335093): TimeQuest Timing Analyzer is analyzing 16 combinational loops as latches.
Info (332104): Reading SDC File: 'top.sdc'
Warning (332174): Ignored filter at top.sdc(29): out_page_sample_available could not be matched with a port
Warning (332049): Ignored create_clock at top.sdc(29): Argument <targets> is an empty collection
    Info (332050): create_clock -name "OUTPAGE" -period 0.1s [get_ports {out_page_sample_available}]
Warning (332049): Ignored create_clock at top.sdc(29): Time value "0.1s" is not valid
Warning (332049): Ignored create_clock at top.sdc(29): Option -period: Invalid clock period
Info (332110): Deriving PLL clocks
    Info (332110): create_generated_clock -source {AN831|c0|altpll_component|pll|inclk[0]} -divide_by 2 -duty_cycle 50.00 -name {AN831|c0|altpll_component|pll|clk[0]} {AN831|c0|altpll_component|pll|clk[0]}
Warning (332060): Node: AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|sample_available_from_adc was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: mTransmitter:mTransmitter|current_state.finish was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.start was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: AN831:AN831|out_page_sample_available was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int was determined to be a clock but was found without an associated clock assignment.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -3.445
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.445      -135.131 11 
    Info (332119):     3.091         0.000 100 
    Info (332119):    11.630         0.000 AN831|c0|altpll_component|pll|clk[0] 
    Info (332119):  2596.156         0.000 BCLK 
Info (332146): Worst-case hold slack is 0.470
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.470         0.000 11 
    Info (332119):     0.499         0.000 100 
    Info (332119):     0.499         0.000 AN831|c0|altpll_component|pll|clk[0] 
    Info (332119):     0.499         0.000 BCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 3.758
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     3.758         0.000 100 
    Info (332119):     8.758         0.000 AN831|c0|altpll_component|pll|clk[0] 
    Info (332119):    44.212         0.000 11 
    Info (332119):  1300.841         0.000 BCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Warning (332060): Node: AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|dsp_slave_reader:DSP_SLAVE_READER_INSTANCE|sample_available_from_adc was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: mTransmitter:mTransmitter|current_state.finish was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: mTransmitter:mTransmitter|mTXD:txd|TX_current_stat.start was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: AN831:AN831|out_page_sample_available was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: AN831:AN831|mw8731_controller:MW8731_CONTROLLER1|i2c_clk_prescaler:I2C_CLK_PRESCALER_INSTANCE|clk_100kHz_int was determined to be a clock but was found without an associated clock assignment.
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.993
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.993       -32.321 11 
    Info (332119):     7.581         0.000 100 
    Info (332119):    17.375         0.000 AN831|c0|altpll_component|pll|clk[0] 
    Info (332119):  2601.481         0.000 BCLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 100 
    Info (332119):     0.215         0.000 11 
    Info (332119):     0.215         0.000 AN831|c0|altpll_component|pll|clk[0] 
    Info (332119):     0.215         0.000 BCLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 4.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     4.000         0.000 100 
    Info (332119):     9.000         0.000 AN831|c0|altpll_component|pll|clk[0] 
    Info (332119):    44.454         0.000 11 
    Info (332119):  1301.083         0.000 BCLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 17 warnings
    Info: Peak virtual memory: 4787 megabytes
    Info: Processing ended: Wed May 27 17:17:26 2020
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


