# Proyecto-Corto-II-Dise-o-digital-sincr-nico-en-HDL
**Curso:** EL-3307 Dise√±o L√≥gico  
**Instituci√≥n:** Instituto Tecnol√≥gico de Costa Rica  
**Semestre:** II Semestre 2025  
**Integrantes:**  
- Jos√© Andr√©s Acosta Sosa  
- Fabiola Mar√≠a Solano Guill√©n

---

## 1. Introducci√≥n

El presente proyecto tiene como objetivo implementar un sistema digital sincr√≥nico utilizando SystemVerilog y una FPGA Tang Nano 9K. El sistema permite capturar dos n√∫meros decimales positivos desde un teclado hexadecimal, realizar su suma aritm√©tica sin signo y desplegar tanto los datos ingresados como el resultado en cuatro displays de 7 segmentos.  
Este trabajo integra conceptos de m√°quinas de estados (FSM), sincronizaci√≥n de se√±ales, eliminaci√≥n de rebotes, decodificaci√≥n, multiplexaci√≥n y dise√±o digital modular.

---

## 2. Objetivo general

Desarrollar un sistema digital sincr√≥nico en HDL capaz de capturar, procesar y desplegar datos ingresados mediante un teclado hexadecimal utilizando una FPGA.

### Objetivos espec√≠ficos

- Implementar la lectura y eliminaci√≥n de rebotes de un teclado hexadecimal.  
- Capturar dos n√∫meros decimales de hasta tres d√≠gitos mediante una FSM de control.  
- Realizar la suma de ambos n√∫meros en l√≥gica digital.  
- Desplegar los datos y el resultado en cuatro displays de 7 segmentos.  
- Validar el sistema mediante simulaciones RTL y post-s√≠ntesis.  
- Analizar consumo de recursos, frecuencia m√°xima y funcionamiento final en FPGA.

---

## 3. Planteamiento del problema

Se requiere la construcci√≥n de un sistema digital que:  
‚úî Reciba dos n√∫meros decimales usando un teclado hexadecimal (0‚Äì9, A‚ÄìF).  
‚úî Elimine el rebote mec√°nico y sincronice las entradas con un reloj de 27 MHz.  
‚úî Almacene cada n√∫mero mediante registros y permita operar en formato de calculadora tradicional.  
‚úî Sume ambos n√∫meros sin signo.  
‚úî Muestre los n√∫meros ingresados y el resultado en displays de 7 segmentos multiplexados.

---

## 4. Funcionamiento general del sistema

El sistema se divide en tres subsistemas principales:

### 4.1. Subsistema de lectura del teclado hexadecimal
- Barrido de columnas (scanning) y monitoreo de filas.  
- Eliminaci√≥n de rebotes mediante filtros o contadores sincronizados.  
- Registro del d√≠gito pulsado y control mediante FSM para:  
  - Ingreso del primer n√∫mero  
  - Ingreso del segundo n√∫mero  
  - Ejecuci√≥n de la suma

*[Insertar aqu√≠ diagrama de bloques del lector de teclado]*

---

### 4.2. Subsistema de suma aritm√©tica
- Recibe los dos operandos ya almacenados en registros.  
- Realiza la suma en binario utilizando operadores de SystemVerilog.  
- Entrega el resultado como bus de datos al subsistema de despliegue.

*[Insertar aqu√≠ diagrama del sumador y registros]*

---

### 4.3. Subsistema de despliegue en displays de 7 segmentos
- Decodificaci√≥n BCD ‚Üí 7 segmentos.  
- Multiplexaci√≥n de 4 displays con c√°todo com√∫n.  
- Uso de divisores de frecuencia para refresco visual (>200 Hz).

*[Insertar aqu√≠ diagrama del sistema de displays]*

---

## 5. M√°quinas de Estados (FSM)

- FSM principal: controla inicio, ingreso del primer n√∫mero, ingreso del segundo n√∫mero y suma final.  
- Estados sugeridos:
  - `IDLE`  
  - `INPUT_A`  
  - `INPUT_B`  
  - `SUM`  
  - `DISPLAY_RESULT`

*[Insertar aqu√≠ diagrama FSM]*

---

## 6. Simulaciones

- Simulaci√≥n del lector de teclado con se√±ales de rebote.  
- Simulaci√≥n del sumador con casos como: 000 + 000, 123 + 456, 999 + 001.  
- Verificaci√≥n de la se√±al `clk_27MHz` y divisores de frecuencia.

*[Insertar capturas de waveform o archivos .vcd]*

---

## 7. An√°lisis de recursos y temporizaci√≥n

| Recurso            | Utilizaci√≥n |
|--------------------|-------------|
| LUTs               | (por completar) |
| Flip-Flops (FFs)   | (por completar) |
| Pines de E/S       | (por completar) |
| Frecuencia m√°xima  | ‚â• 27 MHz requerida |

---

## 8. Problemas encontrados y soluciones aplicadas

| Problema | Soluci√≥n aplicada |
|----------|--------------------|
| Rebote excesivo en teclas | Implementaci√≥n de contador sinc. de 10‚Äì20 ms |
| Inestabilidad del multiplexado | Generaci√≥n de reloj dividido estable |
| Captura incorrecta de d√≠gitos | A√±adir doble registro s√≠ncrono (FF) |

---

## 9. Referencias

- Pong P. Chu ‚Äì *FPGA Prototyping by SystemVerilog Examples*  
- Andrew House ‚Äì *Hex Keypad Explanation*  
- Wiki de Tang Nano 9K ‚Äì David Medina  
- Manual DSO-X2002A Keysight (l√≥gica digital y analizador)

---

## üë• 10. Cr√©ditos

Proyecto realizado por:  
- **Jos√© Andr√©s Acosta Sosa**  
- **Fabiola Mar√≠a Solano Guill√©n**

---
