module XG_inst_rx_rst_n_bfm_ip #(
		parameter ASSERT_HIGH_RESET    = 0,
		parameter INITIAL_RESET_CYCLES = 50
	) (
		input  wire  clk,   //   clk.clk
		output wire  reset  // reset.reset_n
	);
endmodule

