# Serie 2 ‚Äì Implementaci√≥n de FSM con Multiplexaci√≥n de Displays y Programaci√≥n en FPGA (Basys3)

---

## üß† Descripci√≥n General

Este proyecto implementa y complementa el sistema **VivePass**, una m√°quina de estados finitos (**FSM**) ejecutada en **hardware real (FPGA Basys3)**.  
El sistema combina la l√≥gica secuencial de control vehicular (garita de acceso) con una **interfaz visual multiplexada** que muestra tanto el estado del sistema como un **reloj digital 24 h**, todo dentro del mismo hardware.

El dise√±o est√° escrito en **SystemVerilog**, sintetizado en **Vivado**, y mapeado a los recursos f√≠sicos de la **Basys3 (Artix-7)**.

---

## ‚öôÔ∏è M√≥dulos Funcionales Principales

### üß© Sistema VivePass (FSM)
Implementa dos m√°quinas de estados finitos:

- **M1 ‚Äì FSM Moore (lector de c√≥digo)**  
  Determina la longitud (`L`) del c√≥digo/sticker le√≠do (0‚Äì3 bits).  
  Se reinicia con la se√±al de confirmaci√≥n (`C`) proveniente de la Mealy.

- **M2 ‚Äì FSM Mealy (control de talanquera)**  
  Recibe la longitud (`L`) y el estado del sensor de veh√≠culo (`ST`).  
  Si `L == 3` y `ST == 1`, activa la apertura (`A = 1`) y env√≠a confirmaci√≥n (`C = 1`) a la Moore.

---

### ‚è±Ô∏è Reloj Digital (Clock 24 h)
Genera y actualiza la hora local en formato **HH:MM**, mostrada en los **displays de 7 segmentos** de la Basys3.  
Se implementa mediante **contadores s√≠ncronos** que simulan segundos, minutos y horas, con una base de tiempo ajustable seg√∫n la frecuencia del reloj principal (100 MHz).

---

## üí° Multiplexaci√≥n de Displays

El sistema utiliza los **cuatro displays integrados** de la Basys3 mediante **multiplexaci√≥n temporal**, activando cada display por turnos cada ~1 ms.  
Esto genera la ilusi√≥n de que todos est√°n encendidos simult√°neamente.

### Vistas disponibles:
- **Vista VivePass (FSM):**
  - Display 0 ‚Üí Conteo de d√≠gitos (`dread`)
  - Displays restantes apagados.

- **Vista Reloj (Clock):**
  - Displays [3:2] ‚Üí Horas (HH)
  - Displays [1:0] ‚Üí Minutos (MM)

El cambio de vista se realiza con el **bot√≥n U**, el cual pasa por m√≥dulos de **debounce** y **one_pulse** para evitar rebotes y se√±ales duplicadas.

---

## üî© Arquitectura del Sistema

### M√≥dulos Principales

| M√≥dulo | Descripci√≥n |
|---------|--------------|
| **FSM_Moore** | Determina la longitud del c√≥digo (0‚Äì3). Controla la vista del sistema (FSM o reloj). |
| **FSM_Mealy** | Controla la apertura/cierre de la barrera y confirma lecturas v√°lidas. |
| **clock** | Implementa el reloj 24 h con contadores de segundos, minutos y horas. |
| **display_7segments** | Multiplexa los 4 displays, decodifica n√∫meros BCD y maneja √°nodos comunes activos en bajo. |
| **clk_psc** | Divisor de reloj para tareas no cr√≠ticas (ej. visualizaci√≥n lenta). |
| **debouncer / one_pulse** | Limpian las se√±ales de botones para evitar rebotes. |
| **Top_basys3** | M√≥dulo superior: integra todo, define la multiplexaci√≥n entre vistas y mapea los puertos f√≠sicos. |

---

## ‚öôÔ∏è Entradas y Salidas (Basys3)

| Se√±al | Tipo | Descripci√≥n |
|-------|------|--------------|
| `clk` | Entrada | Reloj de 100 MHz de la Basys3 |
| `reset` | Entrada | Reinicio global del sistema |
| `btnU` | Entrada | Alterna entre vista FSM y reloj |
| `D` | Entrada | Bit le√≠do del sticker (0/1) |
| `ST` | Entrada | Sensor del veh√≠culo |
| `A` | Salida | Control de talanquera (1 = abrir) |
| `C` | Salida | Confirmaci√≥n de lectura v√°lida |
| `an[3:0]` | Salida | Activaci√≥n de displays (√°nodo com√∫n, activos en bajo) |
| `seg[6:0]` | Salida | Segmentos del display (activos en bajo) |
| `dp` | Salida | Punto decimal (apagado) |

---

## üß≠ Flujo del Sistema

1. El veh√≠culo llega y el sensor (`ST`) se activa.  
2. El lector env√≠a bits (`D`) a la **FSM Moore**, que cuenta la longitud.  
3. La **FSM Mealy** valida si `L == 3` y abre la talanquera (`A = 1`).  
4. La **Moore** recibe la confirmaci√≥n (`C = 1`) y reinicia la lectura.  
5. El usuario puede alternar entre **vista de sistema** y **reloj local** con `btnU`.

---

## ‚öôÔ∏è Multiplexaci√≥n de los Displays

- **1 ms por display** (~1 kHz de refresco).  
- **Activos en bajo:** `an` y `seg`.  
- **Controlados por contador de 17 bits** que alterna cada flanco positivo de `clk`.

---

## üé• Evidencias en Video

### Ejercicio 1 ‚Äì Implementaci√≥n de FSM
- FSM con reloj integrado:
  üëâ [https://youtu.be/OaL7UdaPSfI](https://youtu.be/CA0SrCMLTzY?si=9Zm16J9bX2bOYJK3)  
- Explicaci√≥n del c√≥digo:  
  üëâ [https://youtu.be/86AQyynaU6M](https://youtu.be/1jGhOcW8-Ik)

### Ejercicio 2 ‚Äì Flujo de Vivado
Demostraci√≥n del flujo completo de dise√±o en Vivado:
1. **RTL Schematic (Elaborated Design)** ‚Äì Vista l√≥gica antes de s√≠ntesis.  
2. **Synthesis Design** ‚Äì Traducci√≥n del RTL a celdas l√≥gicas.  
3. **Implementation Design** ‚Äì Colocaci√≥n y ruteo f√≠sico (LUTs, DRC, Slack).  
4. **Bitstream / Hardware Manager** ‚Äì Generaci√≥n del `.bit` y programaci√≥n en FPGA.

üì∫ Explicaci√≥n completa:  
üëâ [https://youtu.be/46htZkBVLcM]()






