<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:39:46.3946</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2022.12.28</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2024-7015549</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>양자 통신 시스템에서 임의의 N-큐비트 얽힘 상태에 대하여 얽힘 오류를 검출하고 정정하기 위한 장치 및 방법</inventionTitle><inventionTitleEng>DEVICE AND METHOD FOR DETECTING AND CORRECTING ENTANGLEMENT ERROR WITH RESPECT TO ARBITRARY N-QUBIT ENTANGLEMENT STATE IN QUANTUM COMMUNICATION SYSTEM</inventionTitleEng><openDate>2024.09.04</openDate><openNumber>10-2024-0133688</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.05.09</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>G06N 10/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2022.01.01)</ipcDate><ipcNumber>G06N 10/40</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2013.01.01)</ipcDate><ipcNumber>H04B 10/70</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2017.01.01)</ipcDate><ipcNumber>B82Y 10/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시의 다양한 실시 예들에 따르면, 통신 시스템에서 제1 노드의 동작 방법에 있어서, 제2 노드로부터 하나 이상의 동기 신호(synchronization signal)를 수신하는 단계, 상기 제2 노드로부터 시스템 정보(system information)를 수신하는 단계, 비트 플립 채널(bit flip channel)에 대하여 상기 제1 노드와 상기 제2 노드 사이에서 얽힘 상태(entanglement state)를 구성하는 제1 개수 n개의 제1 큐비트들(qubits)에 대한 비트 상관 관계(bit correlation)를 식별하는 단계, 상기 비트 상관 관계에 기반하여 제2 개수 n-1개의 보조 큐비트들을 생성하는 단계, 상기 비트 플립 채널에 대한 상호 작용(interaction)이 발생한 후, 상기 제2 개수 n-1개의 상기 보조 큐비트들에 기반하여 상기 얽힘 상태에 대한 비트 플립 오류(bit flip error)의 발생 여부를 결정하는 단계, 상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트들에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는 방법이 제공된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2023.07.06</internationOpenDate><internationOpenNumber>WO2023128603</internationOpenNumber><internationalApplicationDate>2022.12.28</internationalApplicationDate><internationalApplicationNumber>PCT/KR2022/021498</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 통신 시스템에서 제1 노드의 동작 방법에 있어서,제2 노드로부터 하나 이상의 동기 신호(synchronization signal)를 수신하는 단계; 상기 제2 노드로부터 시스템 정보(system information)를 수신하는 단계;비트 플립 채널(bit flip channel)에 대하여 상기 제1 노드와 상기 제2 노드 사이에서 얽힘 상태(entanglement state)를 구성하는 제1 개수 n개의 제1 큐비트들(qubits)에 대한 비트 상관 관계(bit correlation)를 식별하는 단계;상기 비트 상관 관계에 기반하여 제2 개수 n-1개의 보조 큐비트들을 생성하는 단계;상기 비트 플립 채널에 대한 상호 작용(interaction)이 발생한 후, 상기 제2 개수 n-1개의 상기 보조 큐비트들에 기반하여 상기 얽힘 상태에 대한 비트 플립 오류(bit flip error)의 발생 여부를 결정하는 단계;상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트들에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>2. 제1 항에 있어서,상기 제1 개수 n개의 상기 제1 큐비트들 중 k번째 제1 큐비트 및 k+1번째 제1 큐비트 간 비트 상관 관계가 완전 상관(perfectly correlated) 관계인 경우, 상기 제2 개수 n-1개의 상기 보조 큐비트들 중 k번째 보조 큐비트는 으로 생성되고,상기 제1 개수 n개의 상기 제1 큐비트들 중 k번째 제1 큐비트 및 k+1번째 제1 큐비트 간 비트 상관 관계가 반상관 (anti-correlated) 관계인 경우, 상기 제2 개수 n-1개의 상기 보조 큐비트들 중 k번째 보조 큐비트는 으로 생성되는,방법.</claim></claimInfo><claimInfo><claim>3. 제2 항에 있어서,상기 얽힘 상태에 대한 상기 비트 플립 오류(bit flip error)의 발생 여부를 결정하는 단계는,상기 비트 플립 채널에 대한 상기 상호 작용이 발생한 후의 상기 제1 큐비트들 중 k번째 제1 큐비트 및 k+1번째 제1 큐비트 간 비트 상관 관계가 상기 비트 플립 채널에 대한 상기 상호 작용이 발생하기 전의 상기 제1 큐비트들 중 k번째 제1 큐비트 및 k+1번째 제1 큐비트 간 비트 상관 관계와 동일한지 여부에 기반하여 상기 k번째 보조 큐비트의 패리티 값을 결정하는 단계;상기 k번째 보조 큐비트의 패리티 값에 기반하여 상기 k번째 제1 큐비트 및 상기 k+1번째 제1 큐비트에 대한 상기 비트 플립 오류의 발생 여부를 결정하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>4. 제2 항에 있어서,상기 얽힘 상태에 대한 상기 비트 플립 오류(bit flip error)의 발생 여부를 결정하는 단계는,상기 비트 플립 채널에 대한 상기 상호 작용이 발생한 후의 상기 k번째 보조 큐비트의 패리티 값에 기반하여 상기 k번째 제1 큐비트 및 상기 k+1번째 제1 큐비트에 대한 상기 비트 플립 오류의 발생 여부를 결정하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>5. 제4 항에 있어서,상기 오류 정정(error correction)을 수행하는 단계는,상기 k번째 패리티 값에 기반하여 상기 k번째 제1 큐비트 및 상기 k+1번째 제1 큐비트에 대한 상기 비트 플립 오류의 발생이 결정된 경우, 상기 k+1번째 제1 큐비트에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>6. 제2 항에 있어서,상기 얽힘 상태에 대한 상기 비트 플립 오류(bit flip error)의 발생 여부를 결정하는 단계는,상기 k번째 제1 큐비트 및 상기 k+1번째 제1 큐비트에 기반하여 복수의 보조 큐비트들을 생성하는 단계;상기 복수의 보조 큐비트들에 대하여 복수의 패리티 값들을 생성하는 단계;상기 복수의 패리티 값들에 기반하여 상기 비트 플립 오류의 발생 여부를 결정하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>7. 제6 항에 있어서,상기 복수의 패리티 값들에 기반하여 상기 비트 플립 오류의 발생 여부를 결정하는 단계는,상기 복수의 패리티 값들 중 과반수 이상에 해당하는 값에 기반하여 상기 비트 플립 오류의 발생 여부를 결정하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>8. 통신 시스템에서 제1 노드의 동작 방법에 있어서,제2 노드로부터 하나 이상의 동기 신호(synchronization signal)를 수신하는 단계; 상기 제2 노드로부터 시스템 정보(system information)를 수신하는 단계;페이즈 플립 채널(phase flip channel)에 대하여 상기 제1 노드와 상기 제2 노드 사이에서 얽힘 상태(entanglement state)를 구성하는 제1 개수 n개의 제1 큐비트들(qubits)에 대한 페이즈 상관 관계(phase correlation)를 식별하는 단계;상기 페이즈 상관 관계에 기반하여 보조 큐비트를 생성하는 단계;상기 페이즈 플립 채널에 대한 상호 작용(interaction)이 발생한 후, 상기 보조 큐비트에 기반하여 상기 얽힘 상태에 대한 페이즈 플립 오류(phase flip error)의 발생 여부를 결정하는 단계;상기 페이즈 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트들에 대한 페이즈 플립 연산(phase flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>9. 제8 항에 있어서,상기 n개의 상기 제1 큐비트들 중 음(-)의 위상 상태를 갖는 큐비트의 개수가 짝수 개인 경우, 상기 보조 큐비트는 으로 생성되고,상기 n개의 상기 제1 큐비트들 중 음(-)의 위상 상태를 갖는 큐비트의 개수가 홀수 개인 경우, 상기 보조 큐비트는 으로 생성되는,방법.</claim></claimInfo><claimInfo><claim>10. 제8 항에 있어서,상기 얽힘 상태에 대한 상기 페이즈 플립 오류(phase flip error)의 발생 여부를 결정하는 단계는,상기 페이즈 플립 채널에 대한 상기 상호 작용이 발생한 후의 상기 n개의 상기 제1 큐비트들 중 음(-)의 위상 상태를 갖는 큐비트의 개수가 짝수 개인지 또는 홀수 개인지 여부의 상태와,상기 페이즈 플립 채널에 대한 상기 상호 작용이 발생한 후의 상기 n개의 상기 제1 큐비트들 중 음(-)의 위상 상태를 갖는 큐비트의 개수가 짝수 개인지 또는 홀수 개인지 여부의 상태가 동일한지 여부에 기반하여,보조 큐비트의 패리티 값을 결정하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>11. 제8 항에 있어서,상기 얽힘 상태에 대한 상기 페이즈 플립 오류(phase flip error)의 발생 여부를 결정하는 단계는,상기 페이즈 플립 채널에 대한 상기 상호 작용이 발생한 후의 상기 n개의 상기 제1 큐비트들 중 음(-)의 위상 상태를 갖는 큐비트의 개수가 짝수 개인지 또는 홀수 개인지 여부의 상태와,상기 페이즈 플립 채널에 대한 상기 상호 작용이 발생한 후의 상기 n개의 상기 제1 큐비트들 중 음(-)의 위상 상태를 갖는 큐비트의 개수가 짝수 개인지 또는 홀수 개인지 여부의 상태가 동일한지 여부에 기반하여,보조 큐비트의 패리티 값(parity value)을  또는 로 결정하는 단계;상기 패리티 값에 기반하여 상기 n개의 제1 큐비트들에 대한 상기 페이즈 플립 오류의 발생 여부를 결정하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>12. 제11 항에 있어서,상기 오류 정정(error correction)을 수행하는 단계는,상기 패리티 값에 기반하여 상기 n개의 제1 큐비트들에 대한 상기 페이즈 플립 오류의 발생이 결정된 경우, 상기 n개의 제1 큐비트들 중 임의의 하나의 제1 큐비트에 대한 페이즈 플립 연산(phase flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>13. 제8 항에 있어서,상기 얽힘 상태에 대한 상기 페이즈 플립 오류(phase flip error)의 발생 여부를 결정하는 단계는,상기 제1 큐비트들에 기반하여 복수의 보조 큐비트들을 생성하는 단계;상기 복수의 보조 큐비트들에 대하여 복수의 패리티 값들을 생성하는 단계;상기 복수의 패리티 값들에 기반하여 상기 비트 플립 오류의 발생 여부를 결정하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>14. 제13 항에 있어서,상기 복수의 패리티 값들에 기반하여 상기 비트 플립 오류의 발생 여부를 결정하는 단계는,상기 복수의 패리티 값들 중 과반수 이상에 해당하는 값에 기반하여 상기 비트 플립 오류의 발생 여부를 결정하는 단계를 포함하는,방법.</claim></claimInfo><claimInfo><claim>15. 통신 시스템에서 제1 노드에 있어서,송수신기; 및적어도 하나의 프로세서를 포함하고,상기 적어도 하나의 프로세서는,제2 노드로부터 하나 이상의 동기 신호(synchronization signal)를 수신하고,상기 제2 노드로부터 시스템 정보(system information)를 수신하고,비트 플립 채널(bit flip channel)에 대하여 상기 제1 노드와 상기 제2 노드 사이에서 얽힘 상태(entanglement state)를 구성하는 제1 개수 n개의 제1 큐비트들(qubits)에 대한 비트 상관 관계(bit correlation)를 식별하고,상기 비트 상관 관계에 기반하여 제2 개수 n-1개의 보조 큐비트들을 생성하고,상기 비트 플립 채널에 대한 상호 작용(interaction)이 발생한 후, 상기 제2 개수 n-1개의 상기 보조 큐비트들에 기반하여 상기 얽힘 상태에 대한 비트 플립 오류(bit flip error)의 발생 여부를 결정하고,상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트들에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하도록 구성된,제1 노드.</claim></claimInfo><claimInfo><claim>16. 통신 시스템에서 제1 노드에 있어서,송수신기; 및적어도 하나의 프로세서를 포함하고,상기 적어도 하나의 프로세서는,제2 노드로부터 하나 이상의 동기 신호(synchronization signal)를 수신하고,상기 제2 노드로부터 시스템 정보(system information)를 수신하고,페이즈 플립 채널(phase flip channel)에 대하여 상기 제1 노드와 상기 제2 노드 사이에서 얽힘 상태(entanglement state)를 구성하는 제1 개수 n개의 제1 큐비트들(qubits)에 대한 페이즈 상관 관계(phase correlation)를 식별하고,상기 페이즈 상관 관계에 기반하여 보조 큐비트를 생성하고,상기 페이즈 플립 채널에 대한 상호 작용(interaction)이 발생한 후, 상기 보조 큐비트에 기반하여 상기 얽힘 상태에 대한 페이즈 플립 오류(phase flip error)의 발생 여부를 결정하고,상기 페이즈 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트들에 대한 페이즈 플립 연산(phase flip operation)에 의하여 오류 정정(error correction)을 수행하도록 구성된,제1 노드.</claim></claimInfo><claimInfo><claim>17. 통신 시스템에서 제1 노드를 제어하는 제어 장치에 있어서,적어도 하나의 프로세서; 및상기 적어도 하나의 프로세서들에 동작 가능하게 접속된 적어도 하나의 메모리를 포함하고,상기 적어도 하나의 메모리들은, 상기 적어도 하나의 프로세서에 의해 실행되는 것에 기반하여, 동작들을 수행하는 지시(instruction)들을 저장하며,상기 동작들은,제2 노드로부터 하나 이상의 동기 신호(synchronization signal)를 수신하는 단계; 상기 제2 노드로부터 시스템 정보(system information)를 수신하는 단계;비트 플립 채널(bit flip channel)에 대하여 상기 제1 노드와 상기 제2 노드 사이에서 얽힘 상태(entanglement state)를 구성하는 제1 개수 n개의 제1 큐비트들(qubits)에 대한 비트 상관 관계(bit correlation)를 식별하는 단계;상기 비트 상관 관계에 기반하여 제2 개수 n-1개의 보조 큐비트들을 생성하는 단계;상기 비트 플립 채널에 대한 상호 작용(interaction)이 발생한 후, 상기 제2 개수 n-1개의 상기 보조 큐비트들에 기반하여 상기 얽힘 상태에 대한 비트 플립 오류(bit flip error)의 발생 여부를 결정하는 단계;상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트들에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는,제어 장치.</claim></claimInfo><claimInfo><claim>18. 통신 시스템에서 제1 노드를 제어하는 제어 장치에 있어서,적어도 하나의 프로세서; 및상기 적어도 하나의 프로세서들에 동작 가능하게 접속된 적어도 하나의 메모리를 포함하고,상기 적어도 하나의 메모리들은, 상기 적어도 하나의 프로세서에 의해 실행되는 것에 기반하여, 동작들을 수행하는 지시(instruction)들을 저장하며,상기 동작들은,제2 노드로부터 하나 이상의 동기 신호(synchronization signal)를 수신하는 단계; 상기 제2 노드로부터 시스템 정보(system information)를 수신하는 단계;페이즈 플립 채널(phase flip channel)에 대하여 상기 제1 노드와 상기 제2 노드 사이에서 얽힘 상태(entanglement state)를 구성하는 제1 개수 n개의 제1 큐비트들(qubits)에 대한 페이즈 상관 관계(phase correlation)를 식별하는 단계;상기 페이즈 상관 관계에 기반하여 보조 큐비트를 생성하는 단계;상기 페이즈 플립 채널에 대한 상호 작용(interaction)이 발생한 후, 상기 보조 큐비트에 기반하여 상기 얽힘 상태에 대한 페이즈 플립 오류(phase flip error)의 발생 여부를 결정하는 단계;상기 페이즈 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트들에 대한 페이즈 플립 연산(phase flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는,제어 장치.</claim></claimInfo><claimInfo><claim>19. 하나 이상의 명령어를 저장하는 하나 이상의 비일시적인(non-transitory) 컴퓨터 판독 가능 매체에 있어서,상기 하나 이상의 명령어는, 하나 이상의 프로세서에 의해 실행되는 것에 기반하여, 동작들을 수행하고,상기 동작들은,제2 노드로부터 하나 이상의 동기 신호(synchronization signal)를 수신하는 단계; 상기 제2 노드로부터 시스템 정보(system information)를 수신하는 단계;비트 플립 채널(bit flip channel)에 대하여 상기 제1 노드와 상기 제2 노드 사이에서 얽힘 상태(entanglement state)를 구성하는 제1 개수 n개의 제1 큐비트들(qubits)에 대한 비트 상관 관계(bit correlation)를 식별하는 단계;상기 비트 상관 관계에 기반하여 제2 개수 n-1개의 보조 큐비트들을 생성하는 단계;상기 비트 플립 채널에 대한 상호 작용(interaction)이 발생한 후, 상기 제2 개수 n-1개의 상기 보조 큐비트들에 기반하여 상기 얽힘 상태에 대한 비트 플립 오류(bit flip error)의 발생 여부를 결정하는 단계;상기 비트 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트들에 대한 비트 플립 연산(bit flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는,컴퓨터 판독 가능 매체.</claim></claimInfo><claimInfo><claim>20. 하나 이상의 명령어를 저장하는 하나 이상의 비일시적인(non-transitory) 컴퓨터 판독 가능 매체에 있어서,상기 하나 이상의 명령어는, 하나 이상의 프로세서에 의해 실행되는 것에 기반하여, 동작들을 수행하고,상기 동작들은,제2 노드로부터 하나 이상의 동기 신호(synchronization signal)를 수신하는 단계; 상기 제2 노드로부터 시스템 정보(system information)를 수신하는 단계;페이즈 플립 채널(phase flip channel)에 대하여 상기 제1 노드와 상기 제2 노드 사이에서 얽힘 상태(entanglement state)를 구성하는 제1 개수 n개의 제1 큐비트들(qubits)에 대한 페이즈 상관 관계(phase correlation)를 식별하는 단계;상기 페이즈 상관 관계에 기반하여 보조 큐비트를 생성하는 단계;상기 페이즈 플립 채널에 대한 상호 작용(interaction)이 발생한 후, 상기 보조 큐비트에 기반하여 상기 얽힘 상태에 대한 페이즈 플립 오류(phase flip error)의 발생 여부를 결정하는 단계;상기 페이즈 플립 오류의 발생이 결정된 경우, 상기 제1 큐비트들에 대한 페이즈 플립 연산(phase flip operation)에 의하여 오류 정정(error correction)을 수행하는 단계를 포함하는,컴퓨터 판독 가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>서울특별시 영등포구...</address><code>120020128403</code><country>대한민국</country><engName>LG Electronics Inc.</engName><name>엘지전자 주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>KIM, Jayeong</engName><name>김자영</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>LEE, Sangrim</engName><name>이상림</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>LEE, Hojae</engName><name>이호재</name></inventorInfo><inventorInfo><address>서울특별시 서초구...</address><code> </code><country> </country><engName>AHN, Byungkyu</engName><name>안병규</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로***길**, *층(대치동, 삼호빌딩)</address><code>920071001220</code><country>대한민국</country><engName>ROYAL Patent &amp; Law Office</engName><name>특허법인로얄</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2022.01.03</priorityApplicationDate><priorityApplicationNumber>1020220000419</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2024.05.09</receiptDate><receiptNumber>1-1-2024-0505599-03</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2024.08.06</receiptDate><receiptNumber>1-5-2024-0128971-80</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>접수중 (On receiving) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.11.13</receiptDate><receiptNumber>1-1-2025-1268379-85</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247015549.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9302b6ccca3435e9c319c360cdb25bb2a0e707a0c8b93c54df96911abdd8c50b3f1c43e205516962d8b127645b3d989643d7227feaac147fab</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa2ac87768a49edaa96370b9c8195572642f79249ec07079fb1c6c4c3b92a7007580f18d60c6d42333b4aa25e1cb7bfc21d6ade07d2edf6f9</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>