# RG_FPGA_2019_001

本项目基于ZYNQ平台，采用DMA+Lwip采集并发送数据至PC。

PL端采用64阶低通滤波器（基于Matlab设计），PS采用双核AMP模式裸机架构。

## 上手指南

### 安装环境
软件：vivado2015.4

硬件：xc7z020clg484-2



