Fitter report for mcscc
Fri Feb 10 21:47:09 2017
Quartus II Version 9.0 Build 132 02/25/2009 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Pin-Out File
  7. Fitter Resource Usage Summary
  8. Input Pins
  9. Output Pins
 10. Bidir Pins
 11. I/O Bank Usage
 12. All Package Pins
 13. PLL Summary
 14. PLL Usage
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Fitter DSP Block Usage Summary
 24. DSP Block Details
 25. Interconnect Usage Summary
 26. LAB Logic Elements
 27. LAB-wide Signals
 28. LAB Signals Sourced
 29. LAB Signals Sourced Out
 30. LAB Distinct Inputs
 31. Fitter Device Options
 32. Operating Settings and Conditions
 33. Estimated Delay Added for Hold Timing
 34. Advanced Data - General
 35. Advanced Data - Placement Preparation
 36. Advanced Data - Placement
 37. Advanced Data - Routing
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+------------------------------------+------------------------------------------+
; Fitter Status                      ; Successful - Fri Feb 10 21:47:08 2017    ;
; Quartus II Version                 ; 9.0 Build 132 02/25/2009 SJ Full Version ;
; Revision Name                      ; mcscc                                    ;
; Top-level Entity Name              ; mcscc                                    ;
; Family                             ; Cyclone II                               ;
; Device                             ; EP2C5Q208C8                              ;
; Timing Models                      ; Final                                    ;
; Total logic elements               ; 3,731 / 4,608 ( 81 % )                   ;
;     Total combinational functions  ; 3,380 / 4,608 ( 73 % )                   ;
;     Dedicated logic registers      ; 1,687 / 4,608 ( 37 % )                   ;
; Total registers                    ; 1687                                     ;
; Total pins                         ; 138 / 142 ( 97 % )                       ;
; Total virtual pins                 ; 0                                        ;
; Total memory bits                  ; 9,426 / 119,808 ( 8 % )                  ;
; Embedded Multiplier 9-bit elements ; 1 / 26 ( 4 % )                           ;
; Total PLLs                         ; 1 / 2 ( 50 % )                           ;
+------------------------------------+------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                      ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                             ; Setting                        ; Default Value                  ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                             ; EP2C5Q208C8                    ;                                ;
; Maximum processors allowed for parallel compilation                ; 1                              ;                                ;
; Minimum Core Junction Temperature                                  ; 0                              ;                                ;
; Maximum Core Junction Temperature                                  ; 85                             ;                                ;
; Fit Attempts to Skip                                               ; 0                              ; 0.0                            ;
; Device I/O Standard                                                ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                              ; Off                            ; Off                            ;
; Use TimeQuest Timing Analyzer                                      ; Off                            ; Off                            ;
; Router Timing Optimization Level                                   ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                        ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                           ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                        ; Off                            ; Off                            ;
; Optimize Hold Timing                                               ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                       ; Off                            ; Off                            ;
; PowerPlay Power Optimization                                       ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                    ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                           ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                     ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                         ; On                             ; On                             ;
; Limit to One Fitting Attempt                                       ; Off                            ; Off                            ;
; Final Placement Optimizations                                      ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                      ; 1                              ; 1                              ;
; PCI I/O                                                            ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                              ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                          ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                 ; Off                            ; Off                            ;
; Auto Packed Registers                                              ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                  ; On                             ; On                             ;
; Auto Merge PLLs                                                    ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                  ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                       ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                        ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                          ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                             ; Off                            ; Off                            ;
; Fitter Effort                                                      ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                    ; Normal                         ; Normal                         ;
; Auto Global Clock                                                  ; On                             ; On                             ;
; Auto Global Register Control Signals                               ; On                             ; On                             ;
; Stop After Congestion Map Generation                               ; Off                            ; Off                            ;
; Save Intermediate Fitting Results                                  ; Off                            ; Off                            ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                            ; Off                            ;
+--------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                   ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+
; Node                          ; Action          ; Operation        ; Reason              ; Node Port ; Node Port Name ; Destination Node                                                            ; Destination Port ; Destination Port Name ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+
; opll:U1|Controller:CT|fnum[0] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; opll:U1|Controller:CT|fnum[1] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; opll:U1|Controller:CT|fnum[2] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; opll:U1|Controller:CT|fnum[3] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; opll:U1|Controller:CT|fnum[4] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; opll:U1|Controller:CT|fnum[5] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; opll:U1|Controller:CT|fnum[6] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; opll:U1|Controller:CT|fnum[7] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1 ; DATAA            ;                       ;
; opll:U1|Controller:CT|fnum[8] ; Packed Register ; Register Packing ; Timing optimization ; REGOUT    ;                ; opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1 ; DATAA            ;                       ;
+-------------------------------+-----------------+------------------+---------------------+-----------+----------------+-----------------------------------------------------------------------------+------------------+-----------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in K:/msx/ALTERA_S_MSX/aa/mcscc/mcscc.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 3,731 / 4,608 ( 81 % )    ;
;     -- Combinational with no register       ; 2044                      ;
;     -- Register only                        ; 351                       ;
;     -- Combinational with a register        ; 1336                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 1720                      ;
;     -- 3 input functions                    ; 1083                      ;
;     -- <=2 input functions                  ; 577                       ;
;     -- Register only                        ; 351                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 2851                      ;
;     -- arithmetic mode                      ; 529                       ;
;                                             ;                           ;
; Total registers*                            ; 1,687 / 5,010 ( 34 % )    ;
;     -- Dedicated logic registers            ; 1,687 / 4,608 ( 37 % )    ;
;     -- I/O registers                        ; 0 / 402 ( 0 % )           ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 277 / 288 ( 96 % )        ;
; User inserted logic elements                ; 0                         ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 138 / 142 ( 97 % )        ;
;     -- Clock pins                           ; 4 / 4 ( 100 % )           ;
; Global signals                              ; 6                         ;
; M4Ks                                        ; 11 / 26 ( 42 % )          ;
; Total block memory bits                     ; 9,426 / 119,808 ( 8 % )   ;
; Total block memory implementation bits      ; 50,688 / 119,808 ( 42 % ) ;
; Embedded Multiplier 9-bit elements          ; 1 / 26 ( 4 % )            ;
; PLLs                                        ; 1 / 2 ( 50 % )            ;
; Global clocks                               ; 6 / 8 ( 75 % )            ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 31% / 34% / 27%           ;
; Peak interconnect usage (total/H/V)         ; 36% / 41% / 30%           ;
; Maximum fan-out node                        ; pSltClk~clkctrl           ;
; Maximum fan-out                             ; 1593                      ;
; Highest non-global fan-out signal           ; pSltRst_n                 ;
; Highest non-global fan-out                  ; 993                       ;
; Total fan-out                               ; 17652                     ;
; Average fan-out                             ; 3.25                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                         ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name         ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLK50        ; 43    ; 1        ; 0            ; 3            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; Key1_n       ; 208   ; 2        ; 1            ; 14           ; 3           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; MAPpEn       ; 3     ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; On           ; 3.3-V LVTTL  ; Off         ; User                 ;
; pFlDatH[0]   ; 189   ; 2        ; 9            ; 14           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pFlDatH[1]   ; 129   ; 3        ; 28           ; 7            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pFlDatH[2]   ; 131   ; 3        ; 28           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pFlDatH[3]   ; 132   ; 3        ; 28           ; 7            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pFlDatH[4]   ; 23    ; 1        ; 0            ; 6            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pFlDatH[5]   ; 24    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pFlDatH[6]   ; 28    ; 1        ; 0            ; 6            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pFlDatH[7]   ; 13    ; 1        ; 0            ; 11           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; pFlRB_b      ; 134   ; 3        ; 28           ; 8            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVCMOS ; Off         ; User                 ;
; pSltAdr[0]   ; 74    ; 4        ; 12           ; 0            ; 1           ; 69                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[10]  ; 86    ; 4        ; 19           ; 0            ; 3           ; 8                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[11]  ; 84    ; 4        ; 17           ; 0            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[12]  ; 77    ; 4        ; 14           ; 0            ; 0           ; 18                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[13]  ; 76    ; 4        ; 14           ; 0            ; 1           ; 26                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[14]  ; 75    ; 4        ; 12           ; 0            ; 0           ; 43                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[15]  ; 88    ; 4        ; 19           ; 0            ; 1           ; 49                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[1]   ; 72    ; 4        ; 9            ; 0            ; 0           ; 63                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[2]   ; 70    ; 4        ; 9            ; 0            ; 1           ; 62                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[3]   ; 69    ; 4        ; 7            ; 0            ; 0           ; 75                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[4]   ; 68    ; 4        ; 7            ; 0            ; 1           ; 62                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[5]   ; 67    ; 4        ; 7            ; 0            ; 2           ; 43                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[6]   ; 82    ; 4        ; 17           ; 0            ; 1           ; 25                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[7]   ; 81    ; 4        ; 17           ; 0            ; 2           ; 13                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[8]   ; 80    ; 4        ; 17           ; 0            ; 3           ; 12                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltAdr[9]   ; 87    ; 4        ; 19           ; 0            ; 2           ; 23                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltClk      ; 27    ; 1        ; 0            ; 6            ; 2           ; 78                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltClk2     ; 130   ; 3        ; 28           ; 7            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltCs1      ; 110   ; 3        ; 28           ; 3            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltCs12     ; 105   ; 3        ; 28           ; 1            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltCs2      ; 112   ; 3        ; 28           ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltInt_n    ; 102   ; 4        ; 26           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltIorq_n   ; 95    ; 4        ; 21           ; 0            ; 0           ; 5                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltM1_n     ; 97    ; 4        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltMerq_n   ; 96    ; 4        ; 24           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltRd_n     ; 94    ; 4        ; 21           ; 0            ; 1           ; 37                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltRfsh_n   ; 104   ; 4        ; 26           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltRst_n    ; 89    ; 4        ; 19           ; 0            ; 0           ; 993                   ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltSltsls_n ; 106   ; 3        ; 28           ; 1            ; 0           ; 2                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltWait_n   ; 101   ; 4        ; 26           ; 0            ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; pSltWr_n     ; 92    ; 4        ; 21           ; 0            ; 2           ; 53                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+--------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                 ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name       ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; BICK       ; 32    ; 1        ; 0            ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; CKS        ; 33    ; 1        ; 0            ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; IC_n       ; 35    ; 1        ; 0            ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; LRCK       ; 30    ; 1        ; 0            ; 5            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; MCLK       ; 34    ; 1        ; 0            ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; SDATA      ; 31    ; 1        ; 0            ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; mCLC       ; 36    ; 1        ; 0            ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; pFlAdr[0]  ; 161   ; 2        ; 26           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[10] ; 117   ; 3        ; 28           ; 5            ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[11] ; 118   ; 3        ; 28           ; 5            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[12] ; 119   ; 3        ; 28           ; 5            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[13] ; 133   ; 3        ; 28           ; 8            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[14] ; 128   ; 3        ; 28           ; 6            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[15] ; 127   ; 3        ; 28           ; 6            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[16] ; 120   ; 3        ; 28           ; 5            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[17] ; 160   ; 2        ; 26           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[18] ; 137   ; 3        ; 28           ; 9            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[19] ; 135   ; 3        ; 28           ; 9            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[1]  ; 146   ; 3        ; 28           ; 11           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[20] ; 39    ; 1        ; 0            ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[21] ; 115   ; 3        ; 28           ; 4            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[22] ; 113   ; 3        ; 28           ; 3            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[2]  ; 145   ; 3        ; 28           ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[3]  ; 144   ; 3        ; 28           ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[4]  ; 143   ; 3        ; 28           ; 10           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[5]  ; 142   ; 3        ; 28           ; 10           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[6]  ; 141   ; 3        ; 28           ; 10           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[7]  ; 139   ; 3        ; 28           ; 10           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[8]  ; 138   ; 3        ; 28           ; 9            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlAdr[9]  ; 116   ; 3        ; 28           ; 4            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlBYTE_n  ; 44    ; 1        ; 0            ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; pFlCS_n    ; 147   ; 3        ; 28           ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlOE_n    ; 149   ; 3        ; 28           ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlRP_n    ; 114   ; 3        ; 28           ; 4            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlVpp     ; 45    ; 1        ; 0            ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pFlW_n     ; 108   ; 3        ; 28           ; 2            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pIDEAdr[0] ; 179   ; 2        ; 14           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEAdr[1] ; 181   ; 2        ; 14           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEAdr[2] ; 182   ; 2        ; 14           ; 14           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDECS1_n  ; 193   ; 2        ; 7            ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDECS3_n  ; 192   ; 2        ; 9            ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDERD_n   ; 191   ; 2        ; 9            ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEWR_n   ; 188   ; 2        ; 12           ; 14           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDE_Rst_n ; 185   ; 2        ; 12           ; 14           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pPIN180    ; 180   ; 2        ; 14           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pRAMCS_n   ; 187   ; 2        ; 12           ; 14           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltBdir_n ; 99    ; 4        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltRsv16  ; 90    ; 4        ; 21           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltRsv5   ; 103   ; 4        ; 26           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltSndL   ; 11    ; 1        ; 0            ; 12           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; pSltSndR   ; 5     ; 1        ; 0            ; 13           ; 4           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; pSltSound  ; 10    ; 1        ; 0            ; 12           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wav[0]     ; 6     ; 1        ; 0            ; 12           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wav[1]     ; 12    ; 1        ; 0            ; 11           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wav[2]     ; 41    ; 1        ; 0            ; 3            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wav[3]     ; 107   ; 3        ; 28           ; 2            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wav[4]     ; 8     ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wav[5]     ; 47    ; 1        ; 0            ; 2            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wav[6]     ; 14    ; 1        ; 0            ; 11           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wav[7]     ; 46    ; 1        ; 0            ; 2            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wav[8]     ; 4     ; 1        ; 0            ; 13           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; wav[9]     ; 15    ; 1        ; 0            ; 11           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
+------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                          ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+
; iFsts       ; 40    ; 1        ; 0            ; 3            ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ;
; pFlDat[0]   ; 150   ; 3        ; 28           ; 12           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlDat[1]   ; 151   ; 3        ; 28           ; 12           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlDat[2]   ; 152   ; 3        ; 28           ; 12           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 12mA             ; Off         ; User                 ; 0 pF ;
; pFlDat[3]   ; 168   ; 2        ; 21           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; pFlDat[4]   ; 165   ; 2        ; 24           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; pFlDat[5]   ; 164   ; 2        ; 24           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; pFlDat[6]   ; 163   ; 2        ; 24           ; 14           ; 0           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; pFlDat[7]   ; 162   ; 2        ; 26           ; 14           ; 2           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVCMOS ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[0]  ; 176   ; 2        ; 17           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[10] ; 169   ; 2        ; 21           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[11] ; 206   ; 2        ; 1            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[12] ; 203   ; 2        ; 3            ; 14           ; 3           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[13] ; 200   ; 2        ; 3            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[14] ; 198   ; 2        ; 5            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[15] ; 195   ; 2        ; 7            ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[1]  ; 175   ; 2        ; 17           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[2]  ; 171   ; 2        ; 19           ; 14           ; 1           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[3]  ; 207   ; 2        ; 1            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[4]  ; 205   ; 2        ; 1            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[5]  ; 201   ; 2        ; 3            ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[6]  ; 199   ; 2        ; 3            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[7]  ; 197   ; 2        ; 5            ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[8]  ; 173   ; 2        ; 19           ; 14           ; 2           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pIDEDat[9]  ; 170   ; 2        ; 19           ; 14           ; 0           ; 1                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltDat[0]  ; 64    ; 4        ; 5            ; 0            ; 0           ; 70                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltDat[1]  ; 63    ; 4        ; 5            ; 0            ; 1           ; 68                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltDat[2]  ; 61    ; 4        ; 3            ; 0            ; 0           ; 66                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltDat[3]  ; 60    ; 4        ; 3            ; 0            ; 1           ; 65                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltDat[4]  ; 59    ; 4        ; 3            ; 0            ; 2           ; 61                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltDat[5]  ; 58    ; 4        ; 1            ; 0            ; 0           ; 60                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltDat[6]  ; 57    ; 4        ; 1            ; 0            ; 1           ; 54                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
; pSltDat[7]  ; 56    ; 4        ; 1            ; 0            ; 2           ; 53                    ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+


+-------------------------------------------------------------+
; I/O Bank Usage                                              ;
+----------+-------------------+---------------+--------------+
; I/O Bank ; Usage             ; VCCIO Voltage ; VREF Voltage ;
+----------+-------------------+---------------+--------------+
; 1        ; 32 / 34 ( 94 % )  ; 3.3V          ; --           ;
; 2        ; 35 / 35 ( 100 % ) ; 3.3V          ; --           ;
; 3        ; 37 / 37 ( 100 % ) ; 3.3V          ; --           ;
; 4        ; 36 / 36 ( 100 % ) ; 3.3V          ; --           ;
+----------+-------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; 1        ; 0          ; 1        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 2        ; 1          ; 1        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; 3        ; 2          ; 1        ; MAPpEn                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; On           ;
; 4        ; 3          ; 1        ; wav[8]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 5        ; 4          ; 1        ; pSltSndR                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 6        ; 5          ; 1        ; wav[0]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 7        ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 8        ; 6          ; 1        ; wav[4]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 9        ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 10       ; 7          ; 1        ; pSltSound                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 11       ; 8          ; 1        ; pSltSndL                                 ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 12       ; 9          ; 1        ; wav[1]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 13       ; 10         ; 1        ; pFlDatH[7]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 14       ; 11         ; 1        ; wav[6]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 15       ; 12         ; 1        ; wav[9]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 16       ; 13         ; 1        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; 17       ; 14         ; 1        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 18       ; 15         ; 1        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 19       ; 16         ; 1        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 20       ; 17         ; 1        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; 21       ; 18         ; 1        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 22       ; 19         ; 1        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 23       ; 20         ; 1        ; pFlDatH[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 24       ; 21         ; 1        ; pFlDatH[5]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 25       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 26       ; 22         ; 1        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 27       ; 23         ; 1        ; pSltClk                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 28       ; 24         ; 1        ; pFlDatH[6]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 29       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 30       ; 25         ; 1        ; LRCK                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 31       ; 26         ; 1        ; SDATA                                    ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 32       ; 27         ; 1        ; BICK                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 33       ; 28         ; 1        ; CKS                                      ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 34       ; 29         ; 1        ; MCLK                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 35       ; 30         ; 1        ; IC_n                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 36       ; 31         ; 1        ; mCLC                                     ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 37       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 38       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 39       ; 34         ; 1        ; pFlAdr[20]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 40       ; 35         ; 1        ; iFsts                                    ; bidir  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 41       ; 36         ; 1        ; wav[2]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 42       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 43       ; 37         ; 1        ; CLK50                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 44       ; 38         ; 1        ; pFlBYTE_n                                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 45       ; 39         ; 1        ; pFlVpp                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 46       ; 40         ; 1        ; wav[7]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 47       ; 41         ; 1        ; wav[5]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 48       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP          ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; 49       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 50       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 51       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 52       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 53       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 54       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 55       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 56       ; 43         ; 4        ; pSltDat[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 57       ; 44         ; 4        ; pSltDat[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 58       ; 45         ; 4        ; pSltDat[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 59       ; 46         ; 4        ; pSltDat[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 60       ; 47         ; 4        ; pSltDat[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 61       ; 48         ; 4        ; pSltDat[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 62       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 63       ; 49         ; 4        ; pSltDat[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 64       ; 50         ; 4        ; pSltDat[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 65       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 66       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 67       ; 52         ; 4        ; pSltAdr[5]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 68       ; 53         ; 4        ; pSltAdr[4]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 69       ; 54         ; 4        ; pSltAdr[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 70       ; 57         ; 4        ; pSltAdr[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 71       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 72       ; 58         ; 4        ; pSltAdr[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 73       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 74       ; 59         ; 4        ; pSltAdr[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 75       ; 60         ; 4        ; pSltAdr[14]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 76       ; 63         ; 4        ; pSltAdr[13]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 77       ; 64         ; 4        ; pSltAdr[12]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 78       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 79       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 80       ; 65         ; 4        ; pSltAdr[8]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 81       ; 66         ; 4        ; pSltAdr[7]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 82       ; 67         ; 4        ; pSltAdr[6]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 83       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 84       ; 68         ; 4        ; pSltAdr[11]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 85       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 86       ; 69         ; 4        ; pSltAdr[10]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 87       ; 70         ; 4        ; pSltAdr[9]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 88       ; 71         ; 4        ; pSltAdr[15]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 89       ; 72         ; 4        ; pSltRst_n                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 90       ; 73         ; 4        ; pSltRsv16                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 91       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 92       ; 74         ; 4        ; pSltWr_n                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 93       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 94       ; 75         ; 4        ; pSltRd_n                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 95       ; 76         ; 4        ; pSltIorq_n                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 96       ; 77         ; 4        ; pSltMerq_n                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 97       ; 78         ; 4        ; pSltM1_n                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 98       ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 99       ; 79         ; 4        ; pSltBdir_n                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 100      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 101      ; 80         ; 4        ; pSltWait_n                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 102      ; 81         ; 4        ; pSltInt_n                                ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 103      ; 82         ; 4        ; pSltRsv5                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 104      ; 83         ; 4        ; pSltRfsh_n                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 105      ; 84         ; 3        ; pSltCs12                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 106      ; 85         ; 3        ; pSltSltsls_n                             ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 107      ; 86         ; 3        ; wav[3]                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 108      ; 87         ; 3        ; pFlW_n                                   ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 109      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 110      ; 89         ; 3        ; pSltCs1                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 111      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 112      ; 90         ; 3        ; pSltCs2                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 113      ; 91         ; 3        ; pFlAdr[22]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 114      ; 92         ; 3        ; pFlRP_n                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 115      ; 93         ; 3        ; pFlAdr[21]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 116      ; 94         ; 3        ; pFlAdr[9]                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 117      ; 95         ; 3        ; pFlAdr[10]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 118      ; 96         ; 3        ; pFlAdr[11]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 119      ; 97         ; 3        ; pFlAdr[12]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 120      ; 98         ; 3        ; pFlAdr[16]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 121      ; 99         ; 3        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 122      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 123      ; 100        ; 3        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 124      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 125      ; 101        ; 3        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 126      ; 102        ; 3        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; 127      ; 103        ; 3        ; pFlAdr[15]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 128      ; 104        ; 3        ; pFlAdr[14]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 129      ; 105        ; 3        ; pFlDatH[1]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 130      ; 106        ; 3        ; pSltClk2                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 131      ; 107        ; 3        ; pFlDatH[2]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 132      ; 108        ; 3        ; pFlDatH[3]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; 133      ; 109        ; 3        ; pFlAdr[13]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 134      ; 110        ; 3        ; pFlRB_b                                  ; input  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 135      ; 111        ; 3        ; pFlAdr[19]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 136      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 137      ; 112        ; 3        ; pFlAdr[18]                               ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 138      ; 113        ; 3        ; pFlAdr[8]                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 139      ; 114        ; 3        ; pFlAdr[7]                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 140      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 141      ; 115        ; 3        ; pFlAdr[6]                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 142      ; 116        ; 3        ; pFlAdr[5]                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 143      ; 117        ; 3        ; pFlAdr[4]                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 144      ; 118        ; 3        ; pFlAdr[3]                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 145      ; 119        ; 3        ; pFlAdr[2]                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 146      ; 120        ; 3        ; pFlAdr[1]                                ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 147      ; 121        ; 3        ; pFlCS_n                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 148      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 149      ; 123        ; 3        ; pFlOE_n                                  ; output ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 150      ; 124        ; 3        ; pFlDat[0]                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 151      ; 125        ; 3        ; pFlDat[1]                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 152      ; 126        ; 3        ; pFlDat[2]                                ; bidir  ; 3.3-V LVCMOS ;         ; Row I/O    ; Y               ; no       ; Off          ;
; 153      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 154      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 155      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 156      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 157      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 158      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 159      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 160      ; 127        ; 2        ; pFlAdr[17]                               ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 161      ; 128        ; 2        ; pFlAdr[0]                                ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 162      ; 129        ; 2        ; pFlDat[7]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 163      ; 130        ; 2        ; pFlDat[6]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 164      ; 131        ; 2        ; pFlDat[5]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 165      ; 132        ; 2        ; pFlDat[4]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 166      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 167      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 168      ; 134        ; 2        ; pFlDat[3]                                ; bidir  ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 169      ; 135        ; 2        ; pIDEDat[10]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 170      ; 137        ; 2        ; pIDEDat[9]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 171      ; 138        ; 2        ; pIDEDat[2]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 172      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 173      ; 139        ; 2        ; pIDEDat[8]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 174      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 175      ; 140        ; 2        ; pIDEDat[1]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 176      ; 141        ; 2        ; pIDEDat[0]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 177      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 178      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 179      ; 144        ; 2        ; pIDEAdr[0]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 180      ; 145        ; 2        ; pPIN180                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 181      ; 146        ; 2        ; pIDEAdr[1]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 182      ; 147        ; 2        ; pIDEAdr[2]                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 183      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 184      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 185      ; 148        ; 2        ; pIDE_Rst_n                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 186      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 187      ; 149        ; 2        ; pRAMCS_n                                 ; output ; 3.3-V LVCMOS ;         ; Column I/O ; Y               ; no       ; Off          ;
; 188      ; 150        ; 2        ; pIDEWR_n                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 189      ; 151        ; 2        ; pFlDatH[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; 190      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; 191      ; 152        ; 2        ; pIDERD_n                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 192      ; 153        ; 2        ; pIDECS3_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 193      ; 154        ; 2        ; pIDECS1_n                                ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 194      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 195      ; 155        ; 2        ; pIDEDat[15]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 196      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 197      ; 158        ; 2        ; pIDEDat[7]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 198      ; 159        ; 2        ; pIDEDat[14]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 199      ; 162        ; 2        ; pIDEDat[6]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 200      ; 163        ; 2        ; pIDEDat[13]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 201      ; 164        ; 2        ; pIDEDat[5]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 202      ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; 203      ; 165        ; 2        ; pIDEDat[12]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 204      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; 205      ; 166        ; 2        ; pIDEDat[4]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 206      ; 167        ; 2        ; pIDEDat[11]                              ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 207      ; 168        ; 2        ; pIDEDat[3]                               ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; 208      ; 169        ; 2        ; Key1_n                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; On           ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------+
; PLL Summary                                                             ;
+----------------------------------+--------------------------------------+
; Name                             ; MPLL1:U2|altpll:altpll_component|pll ;
+----------------------------------+--------------------------------------+
; SDC pin name                     ; U2|altpll_component|pll              ;
; PLL mode                         ; Normal                               ;
; Compensate clock                 ; clock0                               ;
; Compensated input/output pins    ; --                                   ;
; Self reset on gated loss of lock ; Off                                  ;
; Gate lock counter                ; --                                   ;
; Input frequency 0                ; 50.0 MHz                             ;
; Input frequency 1                ; --                                   ;
; Nominal PFD frequency            ; 50.0 MHz                             ;
; Nominal VCO frequency            ; 350.0 MHz                            ;
; VCO post scale                   ; 2                                    ;
; VCO multiply                     ; --                                   ;
; VCO divide                       ; --                                   ;
; Freq min lock                    ; 42.86 MHz                            ;
; Freq max lock                    ; 71.43 MHz                            ;
; M VCO Tap                        ; 0                                    ;
; M Initial                        ; 1                                    ;
; M value                          ; 7                                    ;
; N value                          ; 1                                    ;
; Preserve PLL counter order       ; Off                                  ;
; PLL location                     ; PLL_2                                ;
; Inclk0 signal                    ; pSltClk2                             ;
; Inclk1 signal                    ; --                                   ;
; Inclk0 signal type               ; Dedicated Pin                        ;
; Inclk1 signal type               ; --                                   ;
+----------------------------------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                    ;
+----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                   ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; MPLL1:U2|altpll:altpll_component|_clk0 ; clock0       ; 7    ; 31  ; 11.29 MHz        ; 0 (0 ps)    ; 50/50      ; C0      ; 31            ; 16/15 Odd  ; 1       ; 0       ; U2|altpll_component|pll|clk[0] ;
+----------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                 ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                         ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                               ; Library Name ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
; |mcscc                                             ; 3731 (1368) ; 1687 (631)                ; 0 (0)         ; 9426        ; 11   ; 1            ; 1       ; 0         ; 138  ; 0            ; 2044 (737)   ; 351 (169)         ; 1336 (445)       ; |mcscc                                                                                                                            ; work         ;
;    |MPLL1:U2|                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|MPLL1:U2                                                                                                                   ; work         ;
;       |altpll:altpll_component|                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|MPLL1:U2|altpll:altpll_component                                                                                           ; work         ;
;    |opll:U1|                                       ; 1679 (27)   ; 850 (17)                  ; 0 (0)         ; 7378        ; 10   ; 1            ; 1       ; 0         ; 0    ; 0            ; 827 (8)      ; 137 (5)           ; 715 (3)          ; |mcscc|opll:U1                                                                                                                    ; work         ;
;       |Controller:CT|                              ; 554 (296)   ; 407 (167)                 ; 0 (0)         ; 4982        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 135 (117)    ; 85 (22)           ; 334 (157)        ; |mcscc|opll:U1|Controller:CT                                                                                                      ; work         ;
;          |RegisterMemory:RMEM|                     ; 76 (76)     ; 71 (71)                   ; 0 (0)         ; 198         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 22 (22)           ; 49 (49)          ; |mcscc|opll:U1|Controller:CT|RegisterMemory:RMEM                                                                                  ; work         ;
;             |altsyncram:rarray_rtl_6|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 198         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|Controller:CT|RegisterMemory:RMEM|altsyncram:rarray_rtl_6                                                          ; work         ;
;                |altsyncram_5mi1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 198         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|Controller:CT|RegisterMemory:RMEM|altsyncram:rarray_rtl_6|altsyncram_5mi1:auto_generated                           ; work         ;
;          |VoiceMemory:VMEM|                        ; 182 (179)   ; 169 (166)                 ; 0 (0)         ; 4784        ; 3    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 41 (41)           ; 128 (124)        ; |mcscc|opll:U1|Controller:CT|VoiceMemory:VMEM                                                                                     ; work         ;
;             |VoiceRom:ROM2413|                     ; 4 (4)       ; 3 (3)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |mcscc|opll:U1|Controller:CT|VoiceMemory:VMEM|VoiceRom:ROM2413                                                                    ; work         ;
;                |altsyncram:Mux34_rtl_9|            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|Controller:CT|VoiceMemory:VMEM|VoiceRom:ROM2413|altsyncram:Mux34_rtl_9                                             ; work         ;
;                   |altsyncram_g0v:auto_generated|  ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|Controller:CT|VoiceMemory:VMEM|VoiceRom:ROM2413|altsyncram:Mux34_rtl_9|altsyncram_g0v:auto_generated               ; work         ;
;             |altsyncram:voices_rtl_2|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1368        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|Controller:CT|VoiceMemory:VMEM|altsyncram:voices_rtl_2                                                             ; work         ;
;                |altsyncram_npi1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1368        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|Controller:CT|VoiceMemory:VMEM|altsyncram:voices_rtl_2|altsyncram_npi1:auto_generated                              ; work         ;
;             |altsyncram:voices_rtl_3|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1368        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|Controller:CT|VoiceMemory:VMEM|altsyncram:voices_rtl_3                                                             ; work         ;
;                |altsyncram_npi1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1368        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|Controller:CT|VoiceMemory:VMEM|altsyncram:voices_rtl_3|altsyncram_npi1:auto_generated                              ; work         ;
;       |EnvelopeGenerator:EG|                       ; 435 (352)   ; 118 (111)                 ; 0 (0)         ; 450         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 298 (227)    ; 16 (16)           ; 121 (102)        ; |mcscc|opll:U1|EnvelopeGenerator:EG                                                                                               ; work         ;
;          |AttackTable:ARTBL|                       ; 57 (57)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 14 (14)          ; |mcscc|opll:U1|EnvelopeGenerator:EG|AttackTable:ARTBL                                                                             ; work         ;
;          |EnvelopeMemory:EGMEM|                    ; 33 (33)     ; 0 (0)                     ; 0 (0)         ; 450         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 0 (0)             ; 5 (5)            ; |mcscc|opll:U1|EnvelopeGenerator:EG|EnvelopeMemory:EGMEM                                                                          ; work         ;
;             |altsyncram:egdata_set_rtl_5|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 450         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|EnvelopeGenerator:EG|EnvelopeMemory:EGMEM|altsyncram:egdata_set_rtl_5                                              ; work         ;
;                |altsyncram_3mf1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 450         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|EnvelopeGenerator:EG|EnvelopeMemory:EGMEM|altsyncram:egdata_set_rtl_5|altsyncram_3mf1:auto_generated               ; work         ;
;       |Operator:OP|                                ; 194 (95)    ; 29 (21)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 148 (58)     ; 2 (1)             ; 44 (36)          ; |mcscc|opll:U1|Operator:OP                                                                                                        ; work         ;
;          |SineTable:SINTBL|                        ; 99 (99)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 90 (90)      ; 1 (1)             ; 8 (8)            ; |mcscc|opll:U1|Operator:OP|SineTable:SINTBL                                                                                       ; work         ;
;       |OutputGenerator:OG|                         ; 161 (82)    ; 95 (39)                   ; 0 (0)         ; 1622        ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 66 (43)      ; 28 (18)           ; 67 (18)          ; |mcscc|opll:U1|OutputGenerator:OG                                                                                                 ; work         ;
;          |FeedbackMemory:Fmem|                     ; 20 (20)     ; 4 (4)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 12 (12)      ; 0 (0)             ; 8 (8)            ; |mcscc|opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem                                                                             ; work         ;
;             |altsyncram:data_array_rtl_4|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|altsyncram:data_array_rtl_4                                                 ; work         ;
;                |altsyncram_lif1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 90          ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|altsyncram:data_array_rtl_4|altsyncram_lif1:auto_generated                  ; work         ;
;          |LinearTable:Ltbl|                        ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |mcscc|opll:U1|OutputGenerator:OG|LinearTable:Ltbl                                                                                ; work         ;
;             |altsyncram:Mux8_rtl_8|                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|OutputGenerator:OG|LinearTable:Ltbl|altsyncram:Mux8_rtl_8                                                          ; work         ;
;                |altsyncram_l0v:auto_generated|     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1152        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|OutputGenerator:OG|LinearTable:Ltbl|altsyncram:Mux8_rtl_8|altsyncram_l0v:auto_generated                            ; work         ;
;          |OutputMemory:Mmem|                       ; 62 (62)     ; 51 (51)                   ; 0 (0)         ; 380         ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 10 (10)           ; 41 (41)          ; |mcscc|opll:U1|OutputGenerator:OG|OutputMemory:Mmem                                                                               ; work         ;
;             |altsyncram:data_array_rtl_0|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 190         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|OutputGenerator:OG|OutputMemory:Mmem|altsyncram:data_array_rtl_0                                                   ; work         ;
;                |altsyncram_a8k1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 190         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|OutputGenerator:OG|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_a8k1:auto_generated                    ; work         ;
;             |altsyncram:data_array_rtl_1|          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 190         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|OutputGenerator:OG|OutputMemory:Mmem|altsyncram:data_array_rtl_1                                                   ; work         ;
;                |altsyncram_a8k1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 190         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|OutputGenerator:OG|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_a8k1:auto_generated                    ; work         ;
;       |PhaseGenerator:PG|                          ; 218 (120)   ; 109 (62)                  ; 0 (0)         ; 324         ; 1    ; 1            ; 1       ; 0         ; 0    ; 0            ; 102 (52)     ; 0 (0)             ; 116 (68)         ; |mcscc|opll:U1|PhaseGenerator:PG                                                                                                  ; work         ;
;          |PhaseMemory:MEM|                         ; 50 (50)     ; 47 (47)                   ; 0 (0)         ; 324         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 47 (47)          ; |mcscc|opll:U1|PhaseGenerator:PG|PhaseMemory:MEM                                                                                  ; work         ;
;             |altsyncram:phase_array_rtl_7|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 324         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|altsyncram:phase_array_rtl_7                                                     ; work         ;
;                |altsyncram_o8k1:auto_generated|    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 324         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|altsyncram:phase_array_rtl_7|altsyncram_o8k1:auto_generated                      ; work         ;
;          |lpm_add_sub:Add1|                        ; 48 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (0)       ; 0 (0)             ; 1 (0)            ; |mcscc|opll:U1|PhaseGenerator:PG|lpm_add_sub:Add1                                                                                 ; work         ;
;             |add_sub_bri:auto_generated|           ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 1 (1)            ; |mcscc|opll:U1|PhaseGenerator:PG|lpm_add_sub:Add1|add_sub_bri:auto_generated                                                      ; work         ;
;          |lpm_mult:Mult0|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|PhaseGenerator:PG|lpm_mult:Mult0                                                                                   ; work         ;
;             |mult_8s01:auto_generated|             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated                                                          ; work         ;
;       |SlotCounter:S0|                             ; 12 (12)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 9 (9)            ; |mcscc|opll:U1|SlotCounter:S0                                                                                                     ; work         ;
;       |SlotCounter:S2|                             ; 18 (18)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 14 (14)          ; |mcscc|opll:U1|SlotCounter:S2                                                                                                     ; work         ;
;       |SlotCounter:S5|                             ; 17 (17)     ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 14 (14)          ; |mcscc|opll:U1|SlotCounter:S5                                                                                                     ; work         ;
;       |SlotCounter:S8|                             ; 16 (16)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 1 (1)             ; 10 (10)          ; |mcscc|opll:U1|SlotCounter:S8                                                                                                     ; work         ;
;       |TemporalMixer:TM|                           ; 84 (84)     ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 29 (29)          ; |mcscc|opll:U1|TemporalMixer:TM                                                                                                   ; work         ;
;    |scc_wave:SccCh|                                ; 709 (479)   ; 206 (206)                 ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 480 (250)    ; 45 (45)           ; 184 (164)        ; |mcscc|scc_wave:SccCh                                                                                                             ; work         ;
;       |lpm_mult:Mult0|                             ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 4 (0)            ; |mcscc|scc_wave:SccCh|lpm_mult:Mult0                                                                                              ; work         ;
;          |mult_4s01:auto_generated|                ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 4 (4)            ; |mcscc|scc_wave:SccCh|lpm_mult:Mult0|mult_4s01:auto_generated                                                                     ; work         ;
;       |lpm_mult:Mult1|                             ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 4 (0)            ; |mcscc|scc_wave:SccCh|lpm_mult:Mult1                                                                                              ; work         ;
;          |mult_4s01:auto_generated|                ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 4 (4)            ; |mcscc|scc_wave:SccCh|lpm_mult:Mult1|mult_4s01:auto_generated                                                                     ; work         ;
;       |lpm_mult:Mult2|                             ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 4 (0)            ; |mcscc|scc_wave:SccCh|lpm_mult:Mult2                                                                                              ; work         ;
;          |mult_4s01:auto_generated|                ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 4 (4)            ; |mcscc|scc_wave:SccCh|lpm_mult:Mult2|mult_4s01:auto_generated                                                                     ; work         ;
;       |lpm_mult:Mult3|                             ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 4 (0)            ; |mcscc|scc_wave:SccCh|lpm_mult:Mult3                                                                                              ; work         ;
;          |mult_4s01:auto_generated|                ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 4 (4)            ; |mcscc|scc_wave:SccCh|lpm_mult:Mult3|mult_4s01:auto_generated                                                                     ; work         ;
;       |lpm_mult:Mult4|                             ; 50 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (0)       ; 0 (0)             ; 4 (0)            ; |mcscc|scc_wave:SccCh|lpm_mult:Mult4                                                                                              ; work         ;
;          |mult_4s01:auto_generated|                ; 50 (50)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 46 (46)      ; 0 (0)             ; 4 (4)            ; |mcscc|scc_wave:SccCh|lpm_mult:Mult4|mult_4s01:auto_generated                                                                     ; work         ;
;       |ram:WaveMem|                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|scc_wave:SccCh|ram:WaveMem                                                                                                 ; work         ;
;          |lpm_ram_dq:lpm_ram_dq_component|         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|scc_wave:SccCh|ram:WaveMem|lpm_ram_dq:lpm_ram_dq_component                                                                 ; work         ;
;             |altram:sram|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|scc_wave:SccCh|ram:WaveMem|lpm_ram_dq:lpm_ram_dq_component|altram:sram                                                     ; work         ;
;                |altsyncram:ram_block|              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|scc_wave:SccCh|ram:WaveMem|lpm_ram_dq:lpm_ram_dq_component|altram:sram|altsyncram:ram_block                                ; work         ;
;                   |altsyncram_ok71:auto_generated| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 2048        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |mcscc|scc_wave:SccCh|ram:WaveMem|lpm_ram_dq:lpm_ram_dq_component|altram:sram|altsyncram:ram_block|altsyncram_ok71:auto_generated ; work         ;
+----------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+---------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                   ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; Name         ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+--------------+----------+---------------+---------------+-----------------------+-----+
; pSltCs1      ; Input    ; 0             ; 0             ; --                    ; --  ;
; pSltCs2      ; Input    ; 0             ; 0             ; --                    ; --  ;
; pSltCs12     ; Input    ; 0             ; 0             ; --                    ; --  ;
; pSltRfsh_n   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pSltWait_n   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pSltInt_n    ; Input    ; 0             ; 0             ; --                    ; --  ;
; pSltMerq_n   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pFlDatH[0]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pFlDatH[1]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pFlDatH[2]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pFlDatH[3]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pFlDatH[4]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pFlDatH[5]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pFlDatH[6]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pFlDatH[7]   ; Input    ; 0             ; 0             ; --                    ; --  ;
; pFlRB_b      ; Input    ; 0             ; 0             ; --                    ; --  ;
; CLK50        ; Input    ; 0             ; 0             ; --                    ; --  ;
; pSltRd_n     ; Input    ; 6             ; 0             ; --                    ; --  ;
; pSltAdr[4]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltAdr[6]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltAdr[2]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltAdr[5]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltAdr[7]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltAdr[3]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltIorq_n   ; Input    ; 6             ; 6             ; --                    ; --  ;
; MAPpEn       ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltAdr[0]   ; Input    ; 6             ; 0             ; --                    ; --  ;
; pSltAdr[15]  ; Input    ; 6             ; 0             ; --                    ; --  ;
; pSltAdr[14]  ; Input    ; 6             ; 0             ; --                    ; --  ;
; pSltAdr[13]  ; Input    ; 6             ; 0             ; --                    ; --  ;
; pSltAdr[12]  ; Input    ; 6             ; 0             ; --                    ; --  ;
; pSltAdr[10]  ; Input    ; 0             ; 6             ; --                    ; --  ;
; pSltAdr[11]  ; Input    ; 6             ; 0             ; --                    ; --  ;
; pSltAdr[9]   ; Input    ; 0             ; 6             ; --                    ; --  ;
; pSltAdr[8]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltAdr[1]   ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltRst_n    ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltClk2     ; Input    ; --            ; --            ; --                    ; --  ;
; pSltClk      ; Input    ; 0             ; 0             ; --                    ; --  ;
; pSltM1_n     ; Input    ; 6             ; 6             ; --                    ; --  ;
; pSltWr_n     ; Input    ; 6             ; 0             ; --                    ; --  ;
; pSltSltsls_n ; Input    ; 6             ; 0             ; --                    ; --  ;
; Key1_n       ; Input    ; 6             ; 6             ; --                    ; --  ;
; mCLC         ; Output   ; --            ; --            ; --                    ; --  ;
; pSltBdir_n   ; Output   ; --            ; --            ; --                    ; --  ;
; pSltRsv5     ; Output   ; --            ; --            ; --                    ; --  ;
; pSltRsv16    ; Output   ; --            ; --            ; --                    ; --  ;
; pSltSndL     ; Output   ; --            ; --            ; --                    ; --  ;
; pSltSndR     ; Output   ; --            ; --            ; --                    ; --  ;
; pSltSound    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[0]    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[1]    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[2]    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[3]    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[4]    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[5]    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[6]    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[7]    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[8]    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[9]    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[10]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[11]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[12]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[13]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[14]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[15]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[16]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[17]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[18]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[19]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[20]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[21]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlAdr[22]   ; Output   ; --            ; --            ; --                    ; --  ;
; pFlCS_n      ; Output   ; --            ; --            ; --                    ; --  ;
; pFlOE_n      ; Output   ; --            ; --            ; --                    ; --  ;
; pFlW_n       ; Output   ; --            ; --            ; --                    ; --  ;
; pFlBYTE_n    ; Output   ; --            ; --            ; --                    ; --  ;
; pFlRP_n      ; Output   ; --            ; --            ; --                    ; --  ;
; pFlVpp       ; Output   ; --            ; --            ; --                    ; --  ;
; pRAMCS_n     ; Output   ; --            ; --            ; --                    ; --  ;
; pIDEAdr[0]   ; Output   ; --            ; --            ; --                    ; --  ;
; pIDEAdr[1]   ; Output   ; --            ; --            ; --                    ; --  ;
; pIDEAdr[2]   ; Output   ; --            ; --            ; --                    ; --  ;
; pIDECS1_n    ; Output   ; --            ; --            ; --                    ; --  ;
; pIDECS3_n    ; Output   ; --            ; --            ; --                    ; --  ;
; pIDERD_n     ; Output   ; --            ; --            ; --                    ; --  ;
; pIDEWR_n     ; Output   ; --            ; --            ; --                    ; --  ;
; pPIN180      ; Output   ; --            ; --            ; --                    ; --  ;
; pIDE_Rst_n   ; Output   ; --            ; --            ; --                    ; --  ;
; wav[0]       ; Output   ; --            ; --            ; --                    ; --  ;
; wav[1]       ; Output   ; --            ; --            ; --                    ; --  ;
; wav[2]       ; Output   ; --            ; --            ; --                    ; --  ;
; wav[3]       ; Output   ; --            ; --            ; --                    ; --  ;
; wav[4]       ; Output   ; --            ; --            ; --                    ; --  ;
; wav[5]       ; Output   ; --            ; --            ; --                    ; --  ;
; wav[6]       ; Output   ; --            ; --            ; --                    ; --  ;
; wav[7]       ; Output   ; --            ; --            ; --                    ; --  ;
; wav[8]       ; Output   ; --            ; --            ; --                    ; --  ;
; wav[9]       ; Output   ; --            ; --            ; --                    ; --  ;
; MCLK         ; Output   ; --            ; --            ; --                    ; --  ;
; BICK         ; Output   ; --            ; --            ; --                    ; --  ;
; LRCK         ; Output   ; --            ; --            ; --                    ; --  ;
; SDATA        ; Output   ; --            ; --            ; --                    ; --  ;
; CKS          ; Output   ; --            ; --            ; --                    ; --  ;
; IC_n         ; Output   ; --            ; --            ; --                    ; --  ;
; pSltDat[0]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pSltDat[1]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pSltDat[2]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pSltDat[3]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pSltDat[4]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pSltDat[5]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pSltDat[6]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pSltDat[7]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pFlDat[0]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pFlDat[1]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pFlDat[2]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pFlDat[3]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pFlDat[4]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pFlDat[5]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pFlDat[6]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pFlDat[7]    ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; iFsts        ; Bidir    ; 0             ; 0             ; --                    ; --  ;
; pIDEDat[0]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[1]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[2]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[3]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[4]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[5]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[6]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[7]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[8]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[9]   ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[10]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[11]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[12]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[13]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[14]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
; pIDEDat[15]  ; Bidir    ; 6             ; 6             ; --                    ; --  ;
+--------------+----------+---------------+---------------+-----------------------+-----+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                 ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                              ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; pSltCs1                                                                                                                          ;                   ;         ;
; pSltCs2                                                                                                                          ;                   ;         ;
; pSltCs12                                                                                                                         ;                   ;         ;
; pSltRfsh_n                                                                                                                       ;                   ;         ;
; pSltWait_n                                                                                                                       ;                   ;         ;
; pSltInt_n                                                                                                                        ;                   ;         ;
; pSltMerq_n                                                                                                                       ;                   ;         ;
; pFlDatH[0]                                                                                                                       ;                   ;         ;
; pFlDatH[1]                                                                                                                       ;                   ;         ;
; pFlDatH[2]                                                                                                                       ;                   ;         ;
; pFlDatH[3]                                                                                                                       ;                   ;         ;
; pFlDatH[4]                                                                                                                       ;                   ;         ;
; pFlDatH[5]                                                                                                                       ;                   ;         ;
; pFlDatH[6]                                                                                                                       ;                   ;         ;
; pFlDatH[7]                                                                                                                       ;                   ;         ;
; pFlRB_b                                                                                                                          ;                   ;         ;
; CLK50                                                                                                                            ;                   ;         ;
; pSltRd_n                                                                                                                         ;                   ;         ;
;      - pSltBdir_n~4                                                                                                              ; 0                 ; 6       ;
;      - pFlOE_n~1                                                                                                                 ; 0                 ; 6       ;
;      - RloadEn~6                                                                                                                 ; 0                 ; 6       ;
;      - RDh1~2                                                                                                                    ; 1                 ; 0       ;
;      - DOut~507                                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|pSltDat[4]~35                                                                                              ; 0                 ; 6       ;
;      - DOut~398                                                                                                                  ; 0                 ; 6       ;
;      - DOut~509                                                                                                                  ; 0                 ; 6       ;
;      - DOut~366                                                                                                                  ; 0                 ; 6       ;
;      - DOut~510                                                                                                                  ; 0                 ; 6       ;
;      - DOut~575                                                                                                                  ; 0                 ; 6       ;
;      - DOut~388                                                                                                                  ; 0                 ; 6       ;
;      - DOut~577                                                                                                                  ; 0                 ; 6       ;
;      - DOut~408                                                                                                                  ; 0                 ; 6       ;
;      - DOutEn_n~2                                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|pSltDat[4]~36                                                                                              ; 0                 ; 6       ;
;      - SccWavOe~7                                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|pSltDat[7]~41                                                                                              ; 0                 ; 6       ;
;      - DOut~590                                                                                                                  ; 0                 ; 6       ;
;      - DOut~592                                                                                                                  ; 0                 ; 6       ;
;      - DOut~378                                                                                                                  ; 0                 ; 6       ;
;      - DOut~634                                                                                                                  ; 0                 ; 6       ;
;      - DOut~675                                                                                                                  ; 0                 ; 6       ;
;      - DOut~676                                                                                                                  ; 0                 ; 6       ;
;      - DOut~680                                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|pSltDat[4]~61                                                                                              ; 0                 ; 6       ;
;      - DOut~729                                                                                                                  ; 0                 ; 6       ;
;      - pFlDat~20                                                                                                                 ; 0                 ; 6       ;
;      - pIDEDat~46                                                                                                                ; 0                 ; 6       ;
;      - pIDEDat[15]~58                                                                                                            ; 0                 ; 6       ;
;      - DevAcs0~0                                                                                                                 ; 0                 ; 6       ;
;      - process_14~3                                                                                                              ; 0                 ; 6       ;
;      - pSltBdir_n~9                                                                                                              ; 0                 ; 6       ;
;      - DOut~840                                                                                                                  ; 0                 ; 6       ;
;      - RD_hT2~0                                                                                                                  ; 0                 ; 6       ;
;      - RDh1                                                                                                                      ; 0                 ; 6       ;
;      - RD_hT1                                                                                                                    ; 0                 ; 6       ;
; pSltAdr[4]                                                                                                                       ;                   ;         ;
;      - opll:U1|process_0~5                                                                                                       ; 0                 ; 6       ;
;      - pFlAdr~119                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~125                                                                                                                ; 0                 ; 6       ;
;      - Equal30~0                                                                                                                 ; 0                 ; 6       ;
;      - process_13~2                                                                                                              ; 0                 ; 6       ;
;      - Equal29~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal54~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal84~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal28~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal32~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal96~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal97~2                                                                                                                 ; 0                 ; 6       ;
;      - Equal90~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal94~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal53~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal89~0                                                                                                                 ; 0                 ; 6       ;
;      - DOut~517                                                                                                                  ; 0                 ; 6       ;
;      - Equal49~0                                                                                                                 ; 0                 ; 6       ;
;      - DOut~525                                                                                                                  ; 0                 ; 6       ;
;      - DOut~529                                                                                                                  ; 0                 ; 6       ;
;      - Equal100~0                                                                                                                ; 0                 ; 6       ;
;      - Equal36~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal27~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal28~1                                                                                                                 ; 0                 ; 6       ;
;      - DOut~563                                                                                                                  ; 0                 ; 6       ;
;      - DOut~683                                                                                                                  ; 0                 ; 6       ;
;      - DOut~781                                                                                                                  ; 0                 ; 6       ;
;      - DOut~788                                                                                                                  ; 0                 ; 6       ;
;      - DOut~791                                                                                                                  ; 0                 ; 6       ;
;      - DOut~792                                                                                                                  ; 0                 ; 6       ;
;      - DOut~793                                                                                                                  ; 0                 ; 6       ;
;      - DOut~794                                                                                                                  ; 0                 ; 6       ;
;      - DOut~795                                                                                                                  ; 0                 ; 6       ;
;      - DOut~796                                                                                                                  ; 0                 ; 6       ;
;      - DOut~797                                                                                                                  ; 0                 ; 6       ;
;      - DOut~799                                                                                                                  ; 0                 ; 6       ;
;      - DOut~800                                                                                                                  ; 0                 ; 6       ;
;      - DOut~803                                                                                                                  ; 0                 ; 6       ;
;      - DOut~808                                                                                                                  ; 0                 ; 6       ;
;      - DOut~814                                                                                                                  ; 0                 ; 6       ;
;      - DOut~816                                                                                                                  ; 0                 ; 6       ;
;      - DOut~817                                                                                                                  ; 1                 ; 6       ;
;      - DOut~818                                                                                                                  ; 0                 ; 6       ;
;      - DOut~819                                                                                                                  ; 0                 ; 6       ;
;      - DOut~820                                                                                                                  ; 0                 ; 6       ;
;      - DOut~822                                                                                                                  ; 0                 ; 6       ;
;      - DOut~824                                                                                                                  ; 0                 ; 6       ;
;      - DOut~825                                                                                                                  ; 0                 ; 6       ;
;      - DOut~828                                                                                                                  ; 0                 ; 6       ;
;      - aB1MaskR[0]~8                                                                                                             ; 0                 ; 6       ;
;      - SccWavAdr[4]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|WaveAdr[4]~58                                                                                              ; 0                 ; 6       ;
;      - aR2Mask[0]~16                                                                                                             ; 0                 ; 6       ;
;      - Equal83~3                                                                                                                 ; 0                 ; 6       ;
;      - Equal98~2                                                                                                                 ; 0                 ; 6       ;
;      - Equal85~3                                                                                                                 ; 0                 ; 6       ;
;      - Equal97~3                                                                                                                 ; 0                 ; 6       ;
;      - Equal34~2                                                                                                                 ; 0                 ; 6       ;
;      - Equal108~2                                                                                                                ; 0                 ; 6       ;
;      - DOut~837                                                                                                                  ; 0                 ; 6       ;
;      - DOut~838                                                                                                                  ; 0                 ; 6       ;
;      - DOut~842                                                                                                                  ; 0                 ; 6       ;
; pSltAdr[6]                                                                                                                       ;                   ;         ;
;      - opll:U1|process_0~5                                                                                                       ; 0                 ; 6       ;
;      - DecMDR~2                                                                                                                  ; 0                 ; 6       ;
;      - pFlAdr~127                                                                                                                ; 1                 ; 6       ;
;      - Equal182~2                                                                                                                ; 0                 ; 6       ;
;      - Port3C~11                                                                                                                 ; 0                 ; 6       ;
;      - scc_wave:SccCh|WaveAdr[6]~61                                                                                              ; 0                 ; 6       ;
;      - process_4~28                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~1                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~3                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~5                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~7                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~9                                                                                                     ; 0                 ; 6       ;
;      - SccRegWe~7                                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~11                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~13                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~15                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~17                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~19                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~21                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~23                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~25                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~27                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~29                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~31                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccModeSel[5]~0                                                                                            ; 0                 ; 6       ;
; pSltAdr[2]                                                                                                                       ;                   ;         ;
;      - opll:U1|process_0~5                                                                                                       ; 0                 ; 6       ;
;      - pFlAdr~119                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~123                                                                                                                ; 0                 ; 6       ;
;      - Equal182~2                                                                                                                ; 0                 ; 6       ;
;      - pIDEAdr~5                                                                                                                 ; 0                 ; 6       ;
;      - Equal27~0                                                                                                                 ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChD~1                                                                                                ; 0                 ; 6       ;
;      - Equal36~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal99~0                                                                                                                 ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChC~1                                                                                                ; 0                 ; 6       ;
;      - Equal85~2                                                                                                                 ; 0                 ; 6       ;
;      - Equal32~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal86~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal31~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal104~0                                                                                                                ; 0                 ; 6       ;
;      - Equal102~0                                                                                                                ; 0                 ; 6       ;
;      - Equal90~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal53~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal89~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal94~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal32~2                                                                                                                 ; 0                 ; 6       ;
;      - DOut~529                                                                                                                  ; 0                 ; 6       ;
;      - Equal36~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal106~0                                                                                                                ; 0                 ; 6       ;
;      - DOut~684                                                                                                                  ; 0                 ; 6       ;
;      - DOut~782                                                                                                                  ; 0                 ; 6       ;
;      - DOut~785                                                                                                                  ; 0                 ; 6       ;
;      - DOut~786                                                                                                                  ; 0                 ; 6       ;
;      - DOut~787                                                                                                                  ; 0                 ; 6       ;
;      - DOut~789                                                                                                                  ; 0                 ; 6       ;
;      - DOut~798                                                                                                                  ; 0                 ; 6       ;
;      - DOut~801                                                                                                                  ; 0                 ; 6       ;
;      - DOut~809                                                                                                                  ; 0                 ; 6       ;
;      - DOut~811                                                                                                                  ; 0                 ; 6       ;
;      - DOut~813                                                                                                                  ; 0                 ; 6       ;
;      - DOut~815                                                                                                                  ; 0                 ; 6       ;
;      - DOut~823                                                                                                                  ; 0                 ; 6       ;
;      - DOut~826                                                                                                                  ; 0                 ; 6       ;
;      - SccWavAdr[2]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|WaveAdr[2]~50                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~0                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~2                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~4                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~6                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~8                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChE~1                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~10                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~12                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChB~2                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~14                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~16                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChC~2                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~18                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~20                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChA~1                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~22                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~24                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChD~2                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~26                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~28                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~30                                                                                                    ; 0                 ; 6       ;
;      - DOut~499                                                                                                                  ; 0                 ; 6       ;
; pSltAdr[5]                                                                                                                       ;                   ;         ;
;      - opll:U1|process_0~5                                                                                                       ; 0                 ; 6       ;
;      - Equal32~0                                                                                                                 ; 0                 ; 6       ;
;      - pFlAdr~126                                                                                                                ; 0                 ; 6       ;
;      - Equal182~1                                                                                                                ; 0                 ; 6       ;
;      - RloadEn~6                                                                                                                 ; 0                 ; 6       ;
;      - Equal83~2                                                                                                                 ; 0                 ; 6       ;
;      - Equal36~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal99~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal85~2                                                                                                                 ; 0                 ; 6       ;
;      - ConfFl[2]~3                                                                                                               ; 0                 ; 6       ;
;      - Equal30~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal90~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal54~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal95~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal103~0                                                                                                                ; 0                 ; 6       ;
;      - Equal27~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal28~1                                                                                                                 ; 0                 ; 6       ;
;      - DOut~685                                                                                                                  ; 0                 ; 6       ;
;      - DOut~802                                                                                                                  ; 0                 ; 6       ;
;      - DOut~804                                                                                                                  ; 0                 ; 6       ;
;      - DOut~827                                                                                                                  ; 0                 ; 6       ;
;      - DOut~829                                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|WaveAdr[5]~60                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~1                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~3                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~5                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~7                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~9                                                                                                     ; 0                 ; 6       ;
;      - SccRegWe~7                                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~11                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~13                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~15                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~17                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~19                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~21                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~23                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~25                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~27                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~29                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~31                                                                                                    ; 0                 ; 6       ;
;      - Equal83~3                                                                                                                 ; 0                 ; 6       ;
;      - Equal98~2                                                                                                                 ; 0                 ; 6       ;
;      - DOut~842                                                                                                                  ; 0                 ; 6       ;
; pSltAdr[7]                                                                                                                       ;                   ;         ;
;      - DOut~503                                                                                                                  ; 0                 ; 6       ;
;      - DecMDR~4                                                                                                                  ; 0                 ; 6       ;
;      - pFlAdr~128                                                                                                                ; 0                 ; 6       ;
;      - Equal183~0                                                                                                                ; 0                 ; 6       ;
;      - Equal182~1                                                                                                                ; 0                 ; 6       ;
;      - process_13~1                                                                                                              ; 0                 ; 6       ;
;      - opll:U1|process_0~6                                                                                                       ; 0                 ; 6       ;
;      - Port3C~11                                                                                                                 ; 0                 ; 6       ;
;      - SccWavOe~7                                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|WaveWe                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|WaveAdr[7]~62                                                                                              ; 0                 ; 6       ;
;      - SccModWe~7                                                                                                                ; 0                 ; 6       ;
;      - opll:U1|process_0~10                                                                                                      ; 0                 ; 6       ;
; pSltAdr[3]                                                                                                                       ;                   ;         ;
;      - DOut~503                                                                                                                  ; 1                 ; 6       ;
;      - pFlAdr~119                                                                                                                ; 1                 ; 6       ;
;      - pFlAdr~124                                                                                                                ; 1                 ; 6       ;
;      - Equal183~0                                                                                                                ; 1                 ; 6       ;
;      - Equal30~0                                                                                                                 ; 1                 ; 6       ;
;      - pIDECS1_n~1                                                                                                               ; 1                 ; 6       ;
;      - Equal27~0                                                                                                                 ; 1                 ; 6       ;
;      - process_4~19                                                                                                              ; 1                 ; 6       ;
;      - Equal29~0                                                                                                                 ; 1                 ; 6       ;
;      - Equal54~0                                                                                                                 ; 1                 ; 6       ;
;      - Equal84~0                                                                                                                 ; 1                 ; 6       ;
;      - R5FFE[7]~8                                                                                                                ; 1                 ; 6       ;
;      - opll:U1|process_0~7                                                                                                       ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccRstChC~1                                                                                                ; 1                 ; 6       ;
;      - Equal32~1                                                                                                                 ; 1                 ; 6       ;
;      - Equal96~0                                                                                                                 ; 1                 ; 6       ;
;      - Equal97~2                                                                                                                 ; 1                 ; 6       ;
;      - Equal90~1                                                                                                                 ; 1                 ; 6       ;
;      - Equal94~0                                                                                                                 ; 1                 ; 6       ;
;      - Equal53~0                                                                                                                 ; 1                 ; 6       ;
;      - Equal89~0                                                                                                                 ; 1                 ; 6       ;
;      - DOut~517                                                                                                                  ; 1                 ; 6       ;
;      - Equal49~0                                                                                                                 ; 1                 ; 6       ;
;      - Equal32~2                                                                                                                 ; 1                 ; 6       ;
;      - DOut~529                                                                                                                  ; 1                 ; 6       ;
;      - Equal100~0                                                                                                                ; 1                 ; 6       ;
;      - Equal36~1                                                                                                                 ; 1                 ; 6       ;
;      - DOut~416                                                                                                                  ; 1                 ; 6       ;
;      - DOut~582                                                                                                                  ; 1                 ; 6       ;
;      - DOut~683                                                                                                                  ; 1                 ; 6       ;
;      - DOut~783                                                                                                                  ; 1                 ; 6       ;
;      - DOut~784                                                                                                                  ; 1                 ; 6       ;
;      - DOut~785                                                                                                                  ; 1                 ; 6       ;
;      - DOut~786                                                                                                                  ; 1                 ; 6       ;
;      - DOut~790                                                                                                                  ; 1                 ; 6       ;
;      - DOut~798                                                                                                                  ; 1                 ; 6       ;
;      - DOut~810                                                                                                                  ; 1                 ; 6       ;
;      - DOut~811                                                                                                                  ; 1                 ; 6       ;
;      - DOut~812                                                                                                                  ; 1                 ; 6       ;
;      - DOut~813                                                                                                                  ; 1                 ; 6       ;
;      - DOut~815                                                                                                                  ; 1                 ; 6       ;
;      - DOut~823                                                                                                                  ; 1                 ; 6       ;
;      - aB1MaskR[0]~8                                                                                                             ; 1                 ; 6       ;
;      - SccWavAdr[3]                                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|WaveAdr[3]~54                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~0                                                                                                     ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~2                                                                                                     ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~4                                                                                                     ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~6                                                                                                     ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~8                                                                                                     ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccRstChE~1                                                                                                ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~10                                                                                                    ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~12                                                                                                    ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccRstChB~1                                                                                                ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccRstChB~2                                                                                                ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~14                                                                                                    ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~16                                                                                                    ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccRstChC~2                                                                                                ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~18                                                                                                    ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~20                                                                                                    ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccRstChA~1                                                                                                ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~22                                                                                                    ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~24                                                                                                    ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccRstChD~2                                                                                                ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~26                                                                                                    ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~28                                                                                                    ; 1                 ; 6       ;
;      - scc_wave:SccCh|Mux4~30                                                                                                    ; 1                 ; 6       ;
;      - opll:U1|process_0~10                                                                                                      ; 1                 ; 6       ;
;      - Equal85~3                                                                                                                 ; 1                 ; 6       ;
;      - Equal97~3                                                                                                                 ; 1                 ; 6       ;
;      - Equal34~2                                                                                                                 ; 1                 ; 6       ;
;      - Equal108~2                                                                                                                ; 1                 ; 6       ;
;      - DOut~837                                                                                                                  ; 1                 ; 6       ;
;      - DOut~838                                                                                                                  ; 1                 ; 6       ;
;      - DOut~499                                                                                                                  ; 1                 ; 6       ;
; pSltIorq_n                                                                                                                       ;                   ;         ;
;      - DOut~502                                                                                                                  ; 0                 ; 6       ;
;      - DevAcs0~0                                                                                                                 ; 0                 ; 6       ;
;      - opll:U1|process_0~10                                                                                                      ; 0                 ; 6       ;
;      - MAP_FD[0]~9                                                                                                               ; 0                 ; 6       ;
;      - MAP_FC[0]~33                                                                                                              ; 0                 ; 6       ;
; MAPpEn                                                                                                                           ;                   ;         ;
;      - pSltBdir_n~4                                                                                                              ; 0                 ; 6       ;
; pSltAdr[0]                                                                                                                       ;                   ;         ;
;      - Equal32~0                                                                                                                 ; 0                 ; 6       ;
;      - pFlAdr~121                                                                                                                ; 0                 ; 6       ;
;      - pRAMCS_nt~29                                                                                                              ; 0                 ; 6       ;
;      - DEC_PFF                                                                                                                   ; 0                 ; 6       ;
;      - Equal182~0                                                                                                                ; 0                 ; 6       ;
;      - pIDEAdr~3                                                                                                                 ; 0                 ; 6       ;
;      - RloadEn~7                                                                                                                 ; 0                 ; 6       ;
;      - Equal83~2                                                                                                                 ; 0                 ; 6       ;
;      - process_1~2                                                                                                               ; 0                 ; 6       ;
;      - Equal36~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal99~0                                                                                                                 ; 0                 ; 6       ;
;      - R5FFE[7]~9                                                                                                                ; 0                 ; 6       ;
;      - R5FFF[7]~8                                                                                                                ; 0                 ; 6       ;
;      - Equal185~0                                                                                                                ; 0                 ; 6       ;
;      - Equal184~0                                                                                                                ; 0                 ; 6       ;
;      - Equal186~0                                                                                                                ; 0                 ; 6       ;
;      - R7FF7[0]~2                                                                                                                ; 0                 ; 6       ;
;      - Equal85~2                                                                                                                 ; 0                 ; 6       ;
;      - Equal28~0                                                                                                                 ; 0                 ; 6       ;
;      - DOut~506                                                                                                                  ; 0                 ; 6       ;
;      - WR_hT1~3                                                                                                                  ; 0                 ; 6       ;
;      - Equal30~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal90~0                                                                                                                 ; 0                 ; 6       ;
;      - DOut~396                                                                                                                  ; 0                 ; 6       ;
;      - DOut~377                                                                                                                  ; 0                 ; 6       ;
;      - Equal54~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal95~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal103~0                                                                                                                ; 0                 ; 6       ;
;      - Equal27~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal28~1                                                                                                                 ; 0                 ; 6       ;
;      - DOut~416                                                                                                                  ; 0                 ; 6       ;
;      - DOut~583                                                                                                                  ; 0                 ; 6       ;
;      - DOut~456                                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|pSltDat[1]~48                                                                                              ; 0                 ; 6       ;
;      - DOut~587                                                                                                                  ; 0                 ; 6       ;
;      - DOut~588                                                                                                                  ; 0                 ; 6       ;
;      - DOut~683                                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|pSltDat[4]~57                                                                                              ; 0                 ; 6       ;
;      - DOut~802                                                                                                                  ; 0                 ; 6       ;
;      - DOut~827                                                                                                                  ; 0                 ; 6       ;
;      - SccWavAdr[0]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|WaveAdr[0]~42                                                                                              ; 0                 ; 6       ;
;      - R7FF6b0~1                                                                                                                 ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~0                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~2                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~4                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~6                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~8                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~10                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~12                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~14                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~16                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~18                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~20                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~22                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~24                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~26                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~28                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~30                                                                                                    ; 0                 ; 6       ;
;      - opll:U1|oplldat[0]~24                                                                                                     ; 0                 ; 6       ;
;      - opll:U1|process_0~0                                                                                                       ; 0                 ; 6       ;
;      - opll:U1|opllwr~2                                                                                                          ; 0                 ; 6       ;
;      - Equal83~3                                                                                                                 ; 0                 ; 6       ;
;      - WR_hT1~4                                                                                                                  ; 0                 ; 6       ;
;      - Equal98~2                                                                                                                 ; 0                 ; 6       ;
;      - DOut~832                                                                                                                  ; 0                 ; 6       ;
;      - DOut~835                                                                                                                  ; 0                 ; 6       ;
;      - process_15~4                                                                                                              ; 1                 ; 0       ;
;      - DOut~499                                                                                                                  ; 0                 ; 6       ;
; pSltAdr[15]                                                                                                                      ;                   ;         ;
;      - Sltsl_D_n~11                                                                                                              ; 1                 ; 0       ;
;      - Sltsl_D_n~12                                                                                                              ; 1                 ; 0       ;
;      - Equal11~0                                                                                                                 ; 1                 ; 0       ;
;      - Equal9~0                                                                                                                  ; 1                 ; 0       ;
;      - DecMDR~3                                                                                                                  ; 0                 ; 6       ;
;      - Sltsl_C_n~11                                                                                                              ; 0                 ; 6       ;
;      - Sltsl_C_n~12                                                                                                              ; 0                 ; 6       ;
;      - Sltsl_C_n~13                                                                                                              ; 0                 ; 6       ;
;      - Equal9~1                                                                                                                  ; 0                 ; 6       ;
;      - Sltsl_M_n~13                                                                                                              ; 0                 ; 6       ;
;      - Sltsl_M_n~14                                                                                                              ; 0                 ; 6       ;
;      - Sltsl_M_n~15                                                                                                              ; 0                 ; 6       ;
;      - pFlAdr~140                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~141                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~147                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~148                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~152                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~153                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~157                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~162                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~163                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~167                                                                                                                ; 0                 ; 6       ;
;      - IDEReg~3                                                                                                                  ; 1                 ; 0       ;
;      - IDEReg~4                                                                                                                  ; 0                 ; 6       ;
;      - Equal127~0                                                                                                                ; 1                 ; 0       ;
;      - Equal143~0                                                                                                                ; 1                 ; 0       ;
;      - MR4A[1]~28                                                                                                                ; 1                 ; 0       ;
;      - MR3A~27                                                                                                                   ; 1                 ; 0       ;
;      - MR3A~31                                                                                                                   ; 1                 ; 0       ;
;      - Equal135~1                                                                                                                ; 1                 ; 0       ;
;      - Equal119~0                                                                                                                ; 1                 ; 0       ;
;      - pFlW_n~27                                                                                                                 ; 0                 ; 6       ;
;      - pFlW_n~28                                                                                                                 ; 0                 ; 6       ;
;      - pFlW_n~29                                                                                                                 ; 0                 ; 6       ;
;      - DEC_P~4                                                                                                                   ; 0                 ; 6       ;
;      - process_13~1                                                                                                              ; 0                 ; 6       ;
;      - Maddr[15]~380                                                                                                             ; 0                 ; 6       ;
;      - Maddr[15]~382                                                                                                             ; 0                 ; 6       ;
;      - Maddr[15]~384                                                                                                             ; 0                 ; 6       ;
;      - Maddr[15]~390                                                                                                             ; 0                 ; 6       ;
;      - process_3~114                                                                                                             ; 0                 ; 6       ;
;      - process_3~121                                                                                                             ; 0                 ; 6       ;
;      - process_3~128                                                                                                             ; 0                 ; 6       ;
;      - process_3~130                                                                                                             ; 0                 ; 6       ;
;      - process_4~20                                                                                                              ; 0                 ; 6       ;
;      - opll:U1|process_0~12                                                                                                      ; 0                 ; 6       ;
;      - MR2A~38                                                                                                                   ; 1                 ; 0       ;
;      - MR1A~38                                                                                                                   ; 1                 ; 0       ;
;      - MR3A~41                                                                                                                   ; 1                 ; 0       ;
; pSltAdr[14]                                                                                                                      ;                   ;         ;
;      - Equal11~0                                                                                                                 ; 1                 ; 0       ;
;      - Sltsl_D_n~14                                                                                                              ; 1                 ; 0       ;
;      - Equal9~0                                                                                                                  ; 1                 ; 0       ;
;      - DecMDR~3                                                                                                                  ; 0                 ; 6       ;
;      - Sltsl_C_n~11                                                                                                              ; 0                 ; 6       ;
;      - Sltsl_C_n~13                                                                                                              ; 0                 ; 6       ;
;      - Sltsl_F_n~12                                                                                                              ; 0                 ; 6       ;
;      - Equal9~1                                                                                                                  ; 0                 ; 6       ;
;      - Sltsl_M_n~15                                                                                                              ; 0                 ; 6       ;
;      - Sltsl_M_n~16                                                                                                              ; 0                 ; 6       ;
;      - pFlAdr~140                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~147                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~152                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~157                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~158                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~162                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~167                                                                                                                ; 0                 ; 6       ;
;      - pFlAdr~168                                                                                                                ; 0                 ; 6       ;
;      - IDEReg~3                                                                                                                  ; 1                 ; 0       ;
;      - IDEReg~4                                                                                                                  ; 0                 ; 6       ;
;      - Equal127~1                                                                                                                ; 1                 ; 0       ;
;      - MR4A~24                                                                                                                   ; 1                 ; 0       ;
;      - MR4A~31                                                                                                                   ; 1                 ; 0       ;
;      - MR4A~33                                                                                                                   ; 1                 ; 0       ;
;      - Equal135~0                                                                                                                ; 1                 ; 0       ;
;      - Equal119~1                                                                                                                ; 1                 ; 0       ;
;      - pFlW_n~27                                                                                                                 ; 0                 ; 6       ;
;      - pFlW_n~28                                                                                                                 ; 0                 ; 6       ;
;      - pFlW_n~29                                                                                                                 ; 0                 ; 6       ;
;      - DEC_P~4                                                                                                                   ; 0                 ; 6       ;
;      - RloadEn~8                                                                                                                 ; 0                 ; 6       ;
;      - Maddr[14]~366                                                                                                             ; 0                 ; 6       ;
;      - Maddr[12]~369                                                                                                             ; 0                 ; 6       ;
;      - Maddr[12]~372                                                                                                             ; 0                 ; 6       ;
;      - process_13~3                                                                                                              ; 0                 ; 6       ;
;      - process_3~110                                                                                                             ; 0                 ; 6       ;
;      - process_3~116                                                                                                             ; 0                 ; 6       ;
;      - process_3~123                                                                                                             ; 0                 ; 6       ;
;      - process_3~62                                                                                                              ; 0                 ; 6       ;
;      - process_4~20                                                                                                              ; 0                 ; 6       ;
;      - opll:U1|process_0~12                                                                                                      ; 0                 ; 6       ;
;      - Maddr[12]~487                                                                                                             ; 0                 ; 6       ;
;      - Maddr[12]~489                                                                                                             ; 0                 ; 6       ;
; pSltAdr[13]                                                                                                                      ;                   ;         ;
;      - DecMDR~2                                                                                                                  ; 0                 ; 6       ;
;      - pFlAdr~139                                                                                                                ; 0                 ; 6       ;
;      - IDEReg~5                                                                                                                  ; 1                 ; 0       ;
;      - MR2A~27                                                                                                                   ; 1                 ; 0       ;
;      - Equal128~0                                                                                                                ; 1                 ; 0       ;
;      - MR4A~25                                                                                                                   ; 1                 ; 0       ;
;      - Equal144~0                                                                                                                ; 1                 ; 0       ;
;      - MR3A~28                                                                                                                   ; 1                 ; 0       ;
;      - MR3A[2]~34                                                                                                                ; 1                 ; 0       ;
;      - MR1A~27                                                                                                                   ; 1                 ; 0       ;
;      - Equal120~0                                                                                                                ; 1                 ; 0       ;
;      - pRAMCS_nt~31                                                                                                              ; 0                 ; 6       ;
;      - process_4~19                                                                                                              ; 0                 ; 6       ;
;      - Maddr[13]~352                                                                                                             ; 0                 ; 6       ;
;      - Maddr[12]~353                                                                                                             ; 0                 ; 6       ;
;      - Maddr[13]~355                                                                                                             ; 0                 ; 6       ;
;      - Maddr[12]~356                                                                                                             ; 0                 ; 6       ;
;      - Maddr[13]~358                                                                                                             ; 0                 ; 6       ;
;      - R5FFE[7]~8                                                                                                                ; 0                 ; 6       ;
;      - opll:U1|process_0~7                                                                                                       ; 0                 ; 6       ;
;      - process_3~13                                                                                                              ; 0                 ; 6       ;
;      - process_3~39                                                                                                              ; 0                 ; 6       ;
;      - process_3~91                                                                                                              ; 0                 ; 6       ;
;      - process_3~133                                                                                                             ; 0                 ; 6       ;
;      - DOut~582                                                                                                                  ; 0                 ; 6       ;
;      - process_4~21                                                                                                              ; 0                 ; 6       ;
; pSltAdr[12]                                                                                                                      ;                   ;         ;
;      - DecMDR~2                                                                                                                  ; 0                 ; 6       ;
;      - pFlAdr~136                                                                                                                ; 0                 ; 6       ;
;      - IDEReg~5                                                                                                                  ; 1                 ; 0       ;
;      - MR2A~28                                                                                                                   ; 1                 ; 0       ;
;      - MR4A~25                                                                                                                   ; 1                 ; 0       ;
;      - MR3A~28                                                                                                                   ; 1                 ; 0       ;
;      - MR1A~28                                                                                                                   ; 1                 ; 0       ;
;      - DOut~505                                                                                                                  ; 0                 ; 6       ;
;      - Maddr[12]~326                                                                                                             ; 0                 ; 6       ;
;      - Maddr[12]~332                                                                                                             ; 0                 ; 6       ;
;      - Maddr[12]~337                                                                                                             ; 0                 ; 6       ;
;      - Maddr[12]~338                                                                                                             ; 0                 ; 6       ;
;      - process_3~111                                                                                                             ; 0                 ; 6       ;
;      - process_3~119                                                                                                             ; 0                 ; 6       ;
;      - process_3~126                                                                                                             ; 0                 ; 6       ;
;      - process_3~131                                                                                                             ; 0                 ; 6       ;
;      - process_4~21                                                                                                              ; 0                 ; 6       ;
;      - opll:U1|process_0~9                                                                                                       ; 0                 ; 6       ;
; pSltAdr[10]                                                                                                                      ;                   ;         ;
;      - IDEReg~2                                                                                                                  ; 1                 ; 6       ;
;      - pFlAdr~131                                                                                                                ; 1                 ; 6       ;
;      - IDEReg~5                                                                                                                  ; 0                 ; 0       ;
;      - process_13~1                                                                                                              ; 1                 ; 6       ;
;      - process_3~22                                                                                                              ; 1                 ; 6       ;
;      - process_3~48                                                                                                              ; 1                 ; 6       ;
;      - process_3~100                                                                                                             ; 1                 ; 6       ;
;      - process_3~134                                                                                                             ; 1                 ; 6       ;
; pSltAdr[11]                                                                                                                      ;                   ;         ;
;      - IDEReg~2                                                                                                                  ; 0                 ; 6       ;
;      - pFlAdr~132                                                                                                                ; 0                 ; 6       ;
;      - IDEReg~5                                                                                                                  ; 1                 ; 0       ;
;      - process_13~2                                                                                                              ; 0                 ; 6       ;
;      - process_3~19                                                                                                              ; 0                 ; 6       ;
;      - process_3~117                                                                                                             ; 0                 ; 6       ;
;      - process_3~124                                                                                                             ; 0                 ; 6       ;
;      - process_3~135                                                                                                             ; 0                 ; 6       ;
;      - process_4~22                                                                                                              ; 0                 ; 6       ;
;      - process_4~27                                                                                                              ; 0                 ; 6       ;
; pSltAdr[9]                                                                                                                       ;                   ;         ;
;      - DecMDR~4                                                                                                                  ; 1                 ; 6       ;
;      - pFlAdr~130                                                                                                                ; 1                 ; 6       ;
;      - pRAMCS_nt~23                                                                                                              ; 1                 ; 6       ;
;      - pIDEAdr~3                                                                                                                 ; 1                 ; 6       ;
;      - pIDEAdr~4                                                                                                                 ; 1                 ; 6       ;
;      - pIDEAdr~5                                                                                                                 ; 1                 ; 6       ;
;      - pIDECS1_n~1                                                                                                               ; 1                 ; 6       ;
;      - process_13~1                                                                                                              ; 1                 ; 6       ;
;      - opll:U1|process_0~6                                                                                                       ; 1                 ; 6       ;
;      - IDEReg~6                                                                                                                  ; 1                 ; 6       ;
;      - DOut~506                                                                                                                  ; 1                 ; 6       ;
;      - WR_hT1~3                                                                                                                  ; 1                 ; 6       ;
;      - process_3~113                                                                                                             ; 1                 ; 6       ;
;      - process_3~120                                                                                                             ; 1                 ; 6       ;
;      - process_3~127                                                                                                             ; 1                 ; 6       ;
;      - process_3~132                                                                                                             ; 1                 ; 6       ;
;      - DOut~507                                                                                                                  ; 1                 ; 6       ;
;      - DOut~456                                                                                                                  ; 1                 ; 6       ;
;      - pIDEDat~46                                                                                                                ; 1                 ; 6       ;
;      - WR_hT1~4                                                                                                                  ; 1                 ; 6       ;
;      - DOut~832                                                                                                                  ; 1                 ; 6       ;
;      - DOut~835                                                                                                                  ; 1                 ; 6       ;
;      - process_15~4                                                                                                              ; 0                 ; 0       ;
; pSltAdr[8]                                                                                                                       ;                   ;         ;
;      - DecMDR~4                                                                                                                  ; 0                 ; 6       ;
;      - pFlAdr~129                                                                                                                ; 0                 ; 6       ;
;      - pRAMCS_nt~23                                                                                                              ; 0                 ; 6       ;
;      - RloadEn~9                                                                                                                 ; 0                 ; 6       ;
;      - opll:U1|process_0~6                                                                                                       ; 0                 ; 6       ;
;      - process_13~3                                                                                                              ; 0                 ; 6       ;
;      - IDEReg~6                                                                                                                  ; 0                 ; 6       ;
;      - process_3~112                                                                                                             ; 0                 ; 6       ;
;      - process_3~118                                                                                                             ; 0                 ; 6       ;
;      - process_3~125                                                                                                             ; 0                 ; 6       ;
;      - process_3~80                                                                                                              ; 0                 ; 6       ;
;      - DOut~507                                                                                                                  ; 0                 ; 6       ;
; pSltAdr[1]                                                                                                                       ;                   ;         ;
;      - Equal32~0                                                                                                                 ; 0                 ; 6       ;
;      - pFlAdr~122                                                                                                                ; 0                 ; 6       ;
;      - pRAMCS_nt~29                                                                                                              ; 0                 ; 6       ;
;      - DEC_PFF                                                                                                                   ; 0                 ; 6       ;
;      - Equal182~0                                                                                                                ; 0                 ; 6       ;
;      - pIDEAdr~4                                                                                                                 ; 0                 ; 6       ;
;      - Equal27~0                                                                                                                 ; 0                 ; 6       ;
;      - DOut~505                                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChD~1                                                                                                ; 0                 ; 6       ;
;      - Equal36~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal99~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal185~0                                                                                                                ; 0                 ; 6       ;
;      - Equal184~0                                                                                                                ; 0                 ; 6       ;
;      - Equal186~0                                                                                                                ; 0                 ; 6       ;
;      - Equal85~2                                                                                                                 ; 0                 ; 6       ;
;      - Equal86~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal31~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal104~0                                                                                                                ; 0                 ; 6       ;
;      - Equal102~0                                                                                                                ; 0                 ; 6       ;
;      - Equal90~0                                                                                                                 ; 0                 ; 6       ;
;      - DOut~396                                                                                                                  ; 0                 ; 6       ;
;      - DOut~377                                                                                                                  ; 0                 ; 6       ;
;      - Equal53~0                                                                                                                 ; 0                 ; 6       ;
;      - Equal94~1                                                                                                                 ; 0                 ; 6       ;
;      - Equal106~0                                                                                                                ; 0                 ; 6       ;
;      - DOut~683                                                                                                                  ; 0                 ; 6       ;
;      - DOut~788                                                                                                                  ; 0                 ; 6       ;
;      - DOut~792                                                                                                                  ; 0                 ; 6       ;
;      - DOut~794                                                                                                                  ; 0                 ; 6       ;
;      - DOut~796                                                                                                                  ; 0                 ; 6       ;
;      - DOut~799                                                                                                                  ; 0                 ; 6       ;
;      - DOut~814                                                                                                                  ; 0                 ; 6       ;
;      - DOut~817                                                                                                                  ; 0                 ; 6       ;
;      - DOut~819                                                                                                                  ; 0                 ; 6       ;
;      - DOut~821                                                                                                                  ; 0                 ; 6       ;
;      - DOut~822                                                                                                                  ; 0                 ; 6       ;
;      - DOut~824                                                                                                                  ; 0                 ; 6       ;
;      - SccWavAdr[1]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|WaveAdr[1]~46                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~0                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~2                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~4                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~6                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~8                                                                                                     ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChE~1                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~10                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~12                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChB~2                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~14                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~16                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChC~2                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~18                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~20                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChA~1                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~22                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~24                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChD~2                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~26                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~28                                                                                                    ; 0                 ; 6       ;
;      - scc_wave:SccCh|Mux4~30                                                                                                    ; 0                 ; 6       ;
;      - opll:U1|process_0~8                                                                                                       ; 0                 ; 6       ;
;      - DOut~838                                                                                                                  ; 0                 ; 6       ;
;      - DOut~499                                                                                                                  ; 0                 ; 6       ;
; pSltRst_n                                                                                                                        ;                   ;         ;
;      - pIDE_Rst_n                                                                                                                ; 0                 ; 6       ;
;      - IC_n                                                                                                                      ; 0                 ; 6       ;
;      - R5FFF[0]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFF[1]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFF[2]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFF[3]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFF[4]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFF[5]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFF[6]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFF[7]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFE[0]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFE[1]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFE[2]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFE[3]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFE[4]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFE[5]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFE[6]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFE[7]                                                                                                                  ; 0                 ; 6       ;
;      - R7FF7[0]                                                                                                                  ; 0                 ; 6       ;
;      - R7FF7[1]                                                                                                                  ; 0                 ; 6       ;
;      - Port3C[0]                                                                                                                 ; 0                 ; 6       ;
;      - Port3C[1]                                                                                                                 ; 0                 ; 6       ;
;      - Port3C[2]                                                                                                                 ; 0                 ; 6       ;
;      - Port3C[3]                                                                                                                 ; 0                 ; 6       ;
;      - Port3C[5]                                                                                                                 ; 0                 ; 6       ;
;      - Port3C[7]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FF[2]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FF[3]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FF[4]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FF[5]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FE[0]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FE[2]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FE[3]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FE[4]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FE[5]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FD[1]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FD[2]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FD[3]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FD[4]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FD[5]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FC[0]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FC[1]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FC[2]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FC[3]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FC[4]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FC[5]                                                                                                                 ; 0                 ; 6       ;
;      - cReg[0]                                                                                                                   ; 0                 ; 6       ;
;      - cReg[5]                                                                                                                   ; 0                 ; 6       ;
;      - cReg[6]                                                                                                                   ; 0                 ; 6       ;
;      - cReg[7]                                                                                                                   ; 0                 ; 6       ;
;      - ExpSltReg[0]                                                                                                              ; 0                 ; 6       ;
;      - ExpSltReg[1]                                                                                                              ; 0                 ; 6       ;
;      - ExpSltReg[2]                                                                                                              ; 0                 ; 6       ;
;      - ExpSltReg[3]                                                                                                              ; 0                 ; 6       ;
;      - ExpSltReg[4]                                                                                                              ; 0                 ; 6       ;
;      - ExpSltReg[5]                                                                                                              ; 0                 ; 6       ;
;      - ExpSltReg[6]                                                                                                              ; 0                 ; 6       ;
;      - ExpSltReg[7]                                                                                                              ; 0                 ; 6       ;
;      - CardMDR[7]                                                                                                                ; 0                 ; 6       ;
;      - CardMDR[6]                                                                                                                ; 0                 ; 6       ;
;      - CardMDR[1]                                                                                                                ; 0                 ; 6       ;
;      - CardMDR[0]                                                                                                                ; 0                 ; 6       ;
;      - ConfFl[2]                                                                                                                 ; 0                 ; 6       ;
;      - ConfFl[0]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM0[7]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM0[6]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM0[5]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM0[4]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM0[3]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM0[2]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM0[1]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM0[0]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM1[7]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM1[6]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM1[5]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM1[4]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM1[3]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM1[2]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM1[1]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM1[0]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM2[6]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM2[5]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM2[4]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM2[3]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM2[2]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM2[1]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM2[0]                                                                                                                 ; 0                 ; 6       ;
;      - AddrFR[6]                                                                                                                 ; 0                 ; 6       ;
;      - AddrFR[5]                                                                                                                 ; 0                 ; 6       ;
;      - AddrFR[4]                                                                                                                 ; 0                 ; 6       ;
;      - AddrFR[3]                                                                                                                 ; 0                 ; 6       ;
;      - AddrFR[2]                                                                                                                 ; 0                 ; 6       ;
;      - AddrFR[1]                                                                                                                 ; 0                 ; 6       ;
;      - AddrFR[0]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mult[6]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mult[5]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mult[4]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mult[3]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mult[1]                                                                                                                 ; 0                 ; 6       ;
;      - B1AdrD[7]                                                                                                                 ; 0                 ; 6       ;
;      - B1AdrD[5]                                                                                                                 ; 0                 ; 6       ;
;      - B1AdrD[4]                                                                                                                 ; 0                 ; 6       ;
;      - R2Mult[6]                                                                                                                 ; 0                 ; 6       ;
;      - R2Mult[5]                                                                                                                 ; 0                 ; 6       ;
;      - R2Mult[4]                                                                                                                 ; 0                 ; 6       ;
;      - R2Mult[3]                                                                                                                 ; 0                 ; 6       ;
;      - R2Mult[2]                                                                                                                 ; 0                 ; 6       ;
;      - R2Mult[1]                                                                                                                 ; 0                 ; 6       ;
;      - R2Mult[0]                                                                                                                 ; 0                 ; 6       ;
;      - R3Mult[6]                                                                                                                 ; 0                 ; 6       ;
;      - R3Mult[5]                                                                                                                 ; 0                 ; 6       ;
;      - R3Mult[4]                                                                                                                 ; 0                 ; 6       ;
;      - R3Mult[3]                                                                                                                 ; 0                 ; 6       ;
;      - R3Mult[2]                                                                                                                 ; 0                 ; 6       ;
;      - R3Mult[1]                                                                                                                 ; 0                 ; 6       ;
;      - R3Mult[0]                                                                                                                 ; 0                 ; 6       ;
;      - R4Mult[6]                                                                                                                 ; 0                 ; 6       ;
;      - R4Mult[5]                                                                                                                 ; 0                 ; 6       ;
;      - R4Mult[4]                                                                                                                 ; 0                 ; 6       ;
;      - R4Mult[3]                                                                                                                 ; 0                 ; 6       ;
;      - R4Mult[2]                                                                                                                 ; 0                 ; 6       ;
;      - R4Mult[1]                                                                                                                 ; 0                 ; 6       ;
;      - R4Mult[0]                                                                                                                 ; 0                 ; 6       ;
;      - MPLL1:U2|altpll:altpll_component|pll                                                                                      ; 0                 ; 6       ;
;      - Mconf[6]                                                                                                                  ; 0                 ; 6       ;
;      - CardMDR[5]                                                                                                                ; 0                 ; 6       ;
;      - Mconf[0]                                                                                                                  ; 0                 ; 6       ;
;      - Mconf[7]                                                                                                                  ; 0                 ; 6       ;
;      - Mconf[1]                                                                                                                  ; 0                 ; 6       ;
;      - Mconf[2]                                                                                                                  ; 0                 ; 6       ;
;      - Mconf[3]                                                                                                                  ; 0                 ; 6       ;
;      - MAP_FD[0]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FF[0]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FE[1]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FF[1]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mult[2]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mult[0]                                                                                                                 ; 0                 ; 6       ;
;      - B1AdrD[6]                                                                                                                 ; 0                 ; 6       ;
;      - ConfFl[1]                                                                                                                 ; 0                 ; 6       ;
;      - ADACDiv[2]                                                                                                                ; 0                 ; 6       ;
;      - ADACDiv[7]                                                                                                                ; 0                 ; 6       ;
;      - aMconf[6]                                                                                                                 ; 0                 ; 6       ;
;      - CardMDR[3]                                                                                                                ; 0                 ; 6       ;
;      - CardMDR[2]                                                                                                                ; 0                 ; 6       ;
;      - comb~40                                                                                                                   ; 0                 ; 6       ;
;      - aMconf[1]                                                                                                                 ; 0                 ; 6       ;
;      - aMconf[7]                                                                                                                 ; 0                 ; 6       ;
;      - aMconf[0]                                                                                                                 ; 0                 ; 6       ;
;      - aMconf[2]                                                                                                                 ; 0                 ; 6       ;
;      - aMconf[3]                                                                                                                 ; 0                 ; 6       ;
;      - R1Reg[0]                                                                                                                  ; 0                 ; 6       ;
;      - B1MaskR[0]                                                                                                                ; 0                 ; 6       ;
;      - R1Reg[1]                                                                                                                  ; 0                 ; 6       ;
;      - B1MaskR[1]                                                                                                                ; 0                 ; 6       ;
;      - R1Reg[2]                                                                                                                  ; 0                 ; 6       ;
;      - B1MaskR[2]                                                                                                                ; 0                 ; 6       ;
;      - R1Reg[3]                                                                                                                  ; 0                 ; 6       ;
;      - B1MaskR[3]                                                                                                                ; 0                 ; 6       ;
;      - aAddrFR[0]                                                                                                                ; 0                 ; 6       ;
;      - R1Reg[4]                                                                                                                  ; 0                 ; 6       ;
;      - B1MaskR[4]                                                                                                                ; 0                 ; 6       ;
;      - aAddrFR[1]                                                                                                                ; 0                 ; 6       ;
;      - R1Reg[5]                                                                                                                  ; 0                 ; 6       ;
;      - B1MaskR[5]                                                                                                                ; 0                 ; 6       ;
;      - aAddrFR[2]                                                                                                                ; 0                 ; 6       ;
;      - R1Reg[6]                                                                                                                  ; 0                 ; 6       ;
;      - B1MaskR[6]                                                                                                                ; 0                 ; 6       ;
;      - aAddrFR[3]                                                                                                                ; 0                 ; 6       ;
;      - R1Reg[7]                                                                                                                  ; 0                 ; 6       ;
;      - B1MaskR[7]                                                                                                                ; 0                 ; 6       ;
;      - aAddrFR[4]                                                                                                                ; 0                 ; 6       ;
;      - aAddrFR[5]                                                                                                                ; 0                 ; 6       ;
;      - aAddrFR[6]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[1]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[3]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[0]                                                                                                                ; 0                 ; 6       ;
;      - B4AdrD[4]~4                                                                                                               ; 0                 ; 6       ;
;      - aR2Mult[2]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[6]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[5]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[6]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[1]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[0]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[3]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[2]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[6]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[1]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[0]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[3]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[2]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[5]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[5]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mult[1]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mult[3]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mult[2]                                                                                                                ; 0                 ; 6       ;
;      - aB1AdrD[5]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mult[0]                                                                                                                ; 0                 ; 6       ;
;      - aB1AdrD[4]                                                                                                                ; 0                 ; 6       ;
;      - aB1AdrD[7]                                                                                                                ; 0                 ; 6       ;
;      - aB1AdrD[6]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mult[6]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mult[5]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[4]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[4]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mult[4]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[4]                                                                                                                ; 0                 ; 6       ;
;      - Mconf[4]                                                                                                                  ; 0                 ; 6       ;
;      - WR_hT2                                                                                                                    ; 0                 ; 6       ;
;      - ADACDiv[0]                                                                                                                ; 0                 ; 6       ;
;      - ADACDiv[1]                                                                                                                ; 0                 ; 6       ;
;      - ADACDiv[6]                                                                                                                ; 0                 ; 6       ;
;      - ADACDiv[5]                                                                                                                ; 0                 ; 6       ;
;      - ADACDiv[4]                                                                                                                ; 0                 ; 6       ;
;      - ADACDiv[3]                                                                                                                ; 0                 ; 6       ;
;      - aR1Reg[0]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mask[6]                                                                                                                 ; 0                 ; 6       ;
;      - R1Addr[6]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mult[7]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mask[4]                                                                                                                 ; 0                 ; 6       ;
;      - R1Addr[4]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mask[3]                                                                                                                 ; 0                 ; 6       ;
;      - R1Addr[3]                                                                                                                 ; 0                 ; 6       ;
;      - R1Addr[0]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mask[0]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mask[5]                                                                                                                 ; 0                 ; 6       ;
;      - R1Addr[5]                                                                                                                 ; 0                 ; 6       ;
;      - R1Addr[1]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mask[1]                                                                                                                 ; 0                 ; 6       ;
;      - R1Addr[2]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mask[2]                                                                                                                 ; 0                 ; 6       ;
;      - R1Mask[7]                                                                                                                 ; 0                 ; 6       ;
;      - R1Addr[7]                                                                                                                 ; 0                 ; 6       ;
;      - aB1MaskR[0]                                                                                                               ; 0                 ; 6       ;
;      - R2Mult[7]                                                                                                                 ; 0                 ; 6       ;
;      - R2Reg[0]~17                                                                                                               ; 0                 ; 6       ;
;      - R4Mult[7]                                                                                                                 ; 0                 ; 6       ;
;      - R4Reg[0]~17                                                                                                               ; 0                 ; 6       ;
;      - R3Mult[7]                                                                                                                 ; 0                 ; 6       ;
;      - R3Reg[0]~17                                                                                                               ; 0                 ; 6       ;
;      - aR1Reg[1]                                                                                                                 ; 0                 ; 6       ;
;      - aB1MaskR[1]                                                                                                               ; 0                 ; 6       ;
;      - aR1Reg[2]                                                                                                                 ; 0                 ; 6       ;
;      - aB1MaskR[2]                                                                                                               ; 0                 ; 6       ;
;      - aR1Reg[3]                                                                                                                 ; 0                 ; 6       ;
;      - aB1MaskR[3]                                                                                                               ; 0                 ; 6       ;
;      - aR1Reg[4]                                                                                                                 ; 0                 ; 6       ;
;      - aB1MaskR[4]                                                                                                               ; 0                 ; 6       ;
;      - aR1Reg[5]                                                                                                                 ; 0                 ; 6       ;
;      - aB1MaskR[5]                                                                                                               ; 0                 ; 6       ;
;      - aR1Reg[6]                                                                                                                 ; 0                 ; 6       ;
;      - aB1MaskR[6]                                                                                                               ; 0                 ; 6       ;
;      - aR1Reg[7]                                                                                                                 ; 0                 ; 6       ;
;      - aB1MaskR[7]                                                                                                               ; 0                 ; 6       ;
;      - aB2AdrD[4]~8                                                                                                              ; 0                 ; 6       ;
;      - aB4AdrD[4]~8                                                                                                              ; 0                 ; 6       ;
;      - aB3AdrD[4]~10                                                                                                             ; 0                 ; 6       ;
;      - aMconf[4]                                                                                                                 ; 0                 ; 6       ;
;      - aR1Mask[0]                                                                                                                ; 0                 ; 6       ;
;      - aR1Addr[0]                                                                                                                ; 0                 ; 6       ;
;      - aNSReg[0]                                                                                                                 ; 0                 ; 6       ;
;      - R7FF6b0                                                                                                                   ; 0                 ; 6       ;
;      - SccModeB[4]                                                                                                               ; 0                 ; 6       ;
;      - SccBank2[5]                                                                                                               ; 0                 ; 6       ;
;      - SccBank2[4]                                                                                                               ; 0                 ; 6       ;
;      - CardMDR[4]                                                                                                                ; 0                 ; 6       ;
;      - SccBank2[3]                                                                                                               ; 0                 ; 6       ;
;      - SccBank2[2]                                                                                                               ; 0                 ; 6       ;
;      - SccBank2[0]                                                                                                               ; 0                 ; 6       ;
;      - SccBank2[1]                                                                                                               ; 0                 ; 6       ;
;      - aR1Mask[1]                                                                                                                ; 0                 ; 6       ;
;      - aR1Addr[1]                                                                                                                ; 0                 ; 6       ;
;      - aNSReg[1]                                                                                                                 ; 0                 ; 6       ;
;      - aR1Mask[2]                                                                                                                ; 0                 ; 6       ;
;      - aR1Addr[2]                                                                                                                ; 0                 ; 6       ;
;      - aNSReg[2]                                                                                                                 ; 0                 ; 6       ;
;      - aR1Addr[3]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mask[3]                                                                                                                ; 0                 ; 6       ;
;      - aNSReg[3]                                                                                                                 ; 0                 ; 6       ;
;      - R7FF6b4                                                                                                                   ; 0                 ; 6       ;
;      - aNSReg[4]                                                                                                                 ; 0                 ; 6       ;
;      - aR1Addr[4]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mask[4]                                                                                                                ; 0                 ; 6       ;
;      - Port3C[4]                                                                                                                 ; 0                 ; 6       ;
;      - aR1Addr[5]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mask[5]                                                                                                                ; 0                 ; 6       ;
;      - aMconf[5]                                                                                                                 ; 0                 ; 6       ;
;      - aNSReg[5]                                                                                                                 ; 0                 ; 6       ;
;      - Port3C[6]                                                                                                                 ; 0                 ; 6       ;
;      - aNSReg[6]                                                                                                                 ; 0                 ; 6       ;
;      - aR1Addr[6]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mask[6]                                                                                                                ; 0                 ; 6       ;
;      - aNSReg[7]                                                                                                                 ; 0                 ; 6       ;
;      - aR3Mult[7]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[7]                                                                                                                ; 0                 ; 6       ;
;      - aR1Addr[7]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mult[7]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[7]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mask[7]                                                                                                                ; 0                 ; 6       ;
;      - aR2Reg[0]~24                                                                                                              ; 0                 ; 6       ;
;      - aB2MaskR[0]~16                                                                                                            ; 0                 ; 6       ;
;      - aR4Reg[0]~24                                                                                                              ; 0                 ; 6       ;
;      - aB4MaskR[0]~16                                                                                                            ; 0                 ; 6       ;
;      - aR3Reg[0]~24                                                                                                              ; 0                 ; 6       ;
;      - aB3MaskR[0]~16                                                                                                            ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mo[9]                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[10]                                                                                                 ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mo[8]                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[9]                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mo[7]                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[8]                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mo[6]                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[7]                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mo[5]                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[6]                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mo[4]                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[5]                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mo[3]                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[4]                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mo[2]                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[3]                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mo[1]                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[2]                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mo[0]                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[1]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccAmp[0]                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|ro[9]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|ro[8]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|ro[7]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|ro[6]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|ro[5]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|ro[4]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|ro[3]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|ro[2]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|ro[1]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|ro[0]                                                                                            ; 0                 ; 6       ;
;      - SccWavWx                                                                                                                  ; 0                 ; 6       ;
;      - DevAcs1                                                                                                                   ; 0                 ; 6       ;
;      - SccWavDat[0]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChE[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChNum[2]                                                                                                ; 0                 ; 6       ;
;      - SccWavAdr[0]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChB[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChNum[0]                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChC[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChNum[1]                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChA[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChD[0]                                                                                               ; 0                 ; 6       ;
;      - SccWavAdr[1]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChE[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChB[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChC[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChA[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChD[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChE[2]                                                                                               ; 0                 ; 6       ;
;      - SccWavAdr[2]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChC[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChB[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChA[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChD[2]                                                                                               ; 0                 ; 6       ;
;      - SccWavAdr[3]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChE[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChB[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChC[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChA[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChD[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChE[4]                                                                                               ; 0                 ; 6       ;
;      - SccWavAdr[4]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChC[4]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChB[4]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChA[4]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccPtrChD[4]                                                                                               ; 0                 ; 6       ;
;      - aR3Mask[0]~16                                                                                                             ; 0                 ; 6       ;
;      - aR3Addr[0]~16                                                                                                             ; 0                 ; 6       ;
;      - aR4Addr[0]~16                                                                                                             ; 0                 ; 6       ;
;      - aR4Mask[0]~16                                                                                                             ; 0                 ; 6       ;
;      - aR2Mask[0]~16                                                                                                             ; 0                 ; 6       ;
;      - aR2Addr[0]~16                                                                                                             ; 0                 ; 6       ;
;      - SccModeA[4]                                                                                                               ; 0                 ; 6       ;
;      - SccModeA[6]                                                                                                               ; 0                 ; 6       ;
;      - SccWavDat[1]                                                                                                              ; 0                 ; 6       ;
;      - SccWavDat[2]                                                                                                              ; 0                 ; 6       ;
;      - SccWavDat[3]                                                                                                              ; 0                 ; 6       ;
;      - SccWavDat[4]                                                                                                              ; 0                 ; 6       ;
;      - SccWavDat[5]                                                                                                              ; 0                 ; 6       ;
;      - SccWavDat[6]                                                                                                              ; 0                 ; 6       ;
;      - SccWavDat[7]                                                                                                              ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|stage[0]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S0|stage[1]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|mmute                                                                                            ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata2.value[8]                                                              ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata2.value[7]                                                              ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata2.value[6]                                                              ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata2.value[5]                                                              ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata2.value[4]                                                              ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata2.value[3]                                                              ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata2.value[2]                                                              ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata2.value[1]                                                              ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata2.value[0]                                                              ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata2.sign                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[14]                                                                                                 ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[13]                                                                                                 ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[12]                                                                                                 ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[11]                                                                                                 ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChC[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChC[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChC[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[10]                                                                                                 ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[9]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[8]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[7]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[6]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[5]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[4]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[3]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[2]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[1]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccMix[0]                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChB[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChB[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChB[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChE[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChE[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChE[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChD[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChD[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChD[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChEna                                                                                                   ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|count[0]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[1]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[2]                                                                                   ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChA[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChA[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChA[1]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|rmute                                                                                            ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[4]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[5]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[6]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[7]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[8]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[9]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[10]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChE[11]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChE                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[11]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[10]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[9]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[8]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[7]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[6]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[5]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[4]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[3]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[4]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[5]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[6]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[7]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[8]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[9]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[10]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChB[11]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChB                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[11]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[10]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[9]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[8]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[7]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[6]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[5]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[4]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[3]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[4]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[5]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[6]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[7]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[8]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[9]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[10]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChC[11]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChC                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[11]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[10]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[9]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[8]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[7]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[6]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[5]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[4]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[3]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[4]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[5]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[6]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[7]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[8]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[9]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[10]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChA[11]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChA                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[11]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[10]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[9]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[8]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[7]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[6]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[5]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[4]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[3]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[3]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[4]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[5]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[6]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[7]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[8]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[9]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[10]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccCntChD[11]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccRstChD                                                                                                  ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[11]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[10]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[9]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[8]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[7]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[6]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[5]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[4]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[3]                                                                                              ; 0                 ; 6       ;
;      - SccModeB[5]                                                                                                               ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|count[0]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|count[1]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S0|slot[4]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|slot[0]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S0|slot[1]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S0|slot[2]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rhythm                                                                                              ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S0|slot[3]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|voices~88                                                                          ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|maddr[4]                                                                                         ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|maddr[1]                                                                                         ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|maddr[0]                                                                                         ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|maddr[3]                                                                                         ; 0                 ; 6       ;
;      - opll:U1|TemporalMixer:TM|maddr[2]                                                                                         ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChanSel[2]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChC[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChanSel[1]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChB[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChanSel[4]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChE[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChanSel[3]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChD[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChanSel[0]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChA[0]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[0]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[1]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[2]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccModeSel[5]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[0]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[1]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[2]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[0]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[1]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[2]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[0]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[1]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[2]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[0]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[1]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[2]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S0|count[6]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S0|count[5]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S0|count[4]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S0|count[3]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|count[2]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rflag[5]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|init_ch[4]                                                                   ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|init_ch[1]                                                                   ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|init_ch[0]                                                                   ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|init_ch[2]                                                                   ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|init_ch[3]                                                                   ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|mo_wr                                                                                          ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|data_array~51                                                                ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|mo_addr[4]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|mo_addr[1]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|mo_addr[0]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|mo_addr[3]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|mo_addr[2]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|opllptr[0]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|opllptr[7]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|opllptr[6]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|opllptr[5]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|opllptr[4]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|opllptr[2]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|opllptr[1]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|opllptr[3]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|opllwr                                                                                                            ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|vindex[4]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|vindex[3]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|vindex[1]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|vindex[5]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|vindex[2]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|extra_mode                                                                                          ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|user_voice_wdata.WF~0                                                                               ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|slot[4]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|slot[1]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|slot[3]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|slot[2]                                                                                            ; 0                 ; 6       ;
;      - Mconf[5]                                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|oplldat[0]~24                                                                                                     ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|vindex[0]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|count[6]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|count[5]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|count[4]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S8|count[3]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Operator:OP|opout.value[0]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|li_addr.value[4]~0                                                                             ; 0                 ; 6       ;
;      - opll:U1|Operator:OP|opout.value[1]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Operator:OP|opout.value[2]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Operator:OP|opout.value[3]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Operator:OP|opout.value[4]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Operator:OP|opout.value[5]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Operator:OP|opout.value[6]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Operator:OP|opout.sign                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|stage[1]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|stage[0]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|wf                                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[15]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egstate[1]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|tl[0]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egstate[0]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[15]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[14]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[13]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[12]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[11]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[10]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[9]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[8]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[7]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[6]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[5]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[4]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[3]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|slot[2]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|slot[3]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|slot[1]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|slot[4]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[16]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[13]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[21]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|tl[6]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[20]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|tl[5]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[19]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|tl[4]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[18]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|tl[3]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[17]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|tl[2]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[16]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|tl[1]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[16]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[17]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[18]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|amphase[19]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|stage[1]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|memin.phase[0]~0                                                                             ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|count[1]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|slot[0]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|fb[2]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|fb[1]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|fb[0]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|altsyncram:data_array_rtl_4|altsyncram_lif1:auto_generated|ram_block1a0    ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|slot[4]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|slot[1]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|slot[3]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|slot[2]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|Operator:OP|addr[6]~56                                                                                            ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|noise                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.WF                                                                          ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|kflag                                                                                               ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[10]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[9]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|slot[0]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[8]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[11]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[5]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[6]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[4]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[7]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[2]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[1]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[0]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[3]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[13]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[14]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[12]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[15]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[17]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lastkey[16]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[22]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|ar[1]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|dr[1]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|rm[1]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rr[1]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rks[3]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|ar[0]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|dr[0]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|rm[0]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rr[0]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rks[2]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|ar[2]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|dr[2]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|rm[2]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rr[2]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|rm[4]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|ar[3]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|dr[3]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|rm[3]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rr[3]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rks[1]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rks[0]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[14]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[13]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[12]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[11]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[10]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[9]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[8]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[7]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[6]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[5]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[4]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[3]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[2]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[1]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|egphase[0]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|sl[3]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|sl[2]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|sl[1]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|sl[0]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.BLK[1]                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.FNUM[5]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.FNUM[6]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.FNUM[7]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.FNUM[8]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.BLK[0]                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.BLK[2]                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.KL[1]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.KL[0]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.INST[3]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.VOL[3]                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.TL[5]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.INST[2]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.VOL[2]                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.TL[4]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.INST[1]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.VOL[1]                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.TL[3]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.INST[0]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.VOL[0]                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.TL[2]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.TL[1]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.TL[0]                                                                       ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|count[4]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|count[3]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|count[2]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|count[1]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|count[5]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S2|count[6]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[15]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[12]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.AM                                                                          ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|pm~1                                                                                                ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[9]                                                                       ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|fb_wr                                                                                          ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|init_ch[3]                                                                 ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|init_ch[0]                                                                 ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|init_ch[2]                                                                 ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|init_ch[1]                                                                 ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|data_array~32                                                              ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|count[2]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.FB[2]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.FB[1]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.FB[0]                                                                       ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|count[6]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|count[5]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|count[4]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|SlotCounter:S5|count[3]                                                                                           ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[10]                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[11]                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[14]                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[13]                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[12]                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[16]                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[15]                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[17]                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|noise14                                                                                         ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|noise17                                                                                         ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|slot_voice_addr[3]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|slot_voice_addr[2]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|slot_voice_addr[4]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|slot_voice_addr[1]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|slot_voice_addr[0]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|slot_voice_addr[5]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.KEY                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rflag[1]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rflag[2]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rflag[3]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rflag[0]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|rflag[4]                                                                                            ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.AR[1]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.DR[1]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.RR[1]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.EG                                                                          ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.SUS                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.KR                                                                          ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.AR[0]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.DR[0]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.RR[0]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.AR[2]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.DR[2]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.RR[2]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.AR[3]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.DR[3]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.RR[3]                                                                       ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|EnvelopeMemory:EGMEM|altsyncram:egdata_set_rtl_5|altsyncram_3mf1:auto_generated|ram_block1a0 ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|memwr                                                                                        ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|init_slot[4]                                                                    ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|init_slot[1]                                                                    ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|init_slot[0]                                                                    ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|init_slot[2]                                                                    ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|init_slot[3]                                                                    ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|EnvelopeMemory:EGMEM|egdata_set~64                                                           ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|aridx[4]~14                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.SL[3]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.SL[2]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.SL[1]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.SL[0]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|regs_addr[3]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|regs_addr[1]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|regs_addr[0]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|regs_addr[2]                                                                                        ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[14]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[11]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata.sign                                                                   ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata.value[8]                                                               ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata.value[7]                                                               ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata.value[6]                                                               ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata.value[5]                                                               ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata.value[4]                                                               ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata.value[3]                                                               ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata.value[2]                                                               ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata.value[1]                                                               ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|rdata.value[0]                                                               ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|fb_wdata.value[0]~0                                                                            ; 0                 ; 6       ;
;      - opll:U1|Operator:OP|faddr[0]~25                                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|init_id[1]                                                                         ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|init_id[2]                                                                         ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|init_id[0]                                                                         ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|init_id[3]                                                                         ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|init_id[5]                                                                         ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|init_id[4]                                                                         ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|user_voice_wr                                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rstate[1]                                                                          ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|voices~168                                                                         ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|user_voice_addr[5]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|user_voice_addr[1]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|user_voice_addr[4]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|user_voice_addr[3]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|user_voice_addr[0]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|user_voice_addr[2]                                                                                  ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|regs_wr                                                                                             ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|rarray~87                                                                       ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[10]                                                                                   ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|memwr                                                                                           ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|phase_array~63                                                                  ; 0                 ; 6       ;
;      - opll:U1|OutputGenerator:OG|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_a8k1:auto_generated|ram_block1a0      ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.WF                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rstate[0]                                                                          ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.KL[1]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.KL[0]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.TL[5]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.TL[4]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.TL[3]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.TL[2]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.TL[1]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.TL[0]                                                                        ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[9]                                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.AM                                                                           ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[12]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|blk[2]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|blk[1]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|blk[0]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[11]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[8]                                                                       ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[7]                                                                       ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[6]                                                                       ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[5]                                                                       ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[4]                                                                       ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[3]                                                                       ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[2]                                                                       ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[1]                                                                       ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|memout[0]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.FB[2]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.FB[1]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.FB[0]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rom_addr[5]~6                                                                      ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.AR[1]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.DR[1]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.RR[1]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.EG                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.KR                                                                           ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.AR[0]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.DR[0]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.RR[0]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.AR[2]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.DR[2]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.RR[2]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.AR[3]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.DR[3]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.RR[3]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.SL[3]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.SL[2]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.SL[1]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.SL[0]                                                                        ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[8]                                                                                    ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[10]                                                                                     ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[9]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[8]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[7]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[6]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[5]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[4]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[3]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[2]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[0]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|pmcount[1]                                                                                      ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.PM                                                                          ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|altsyncram:phase_array_rtl_7|altsyncram_o8k1:auto_generated|ram_block1a0        ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[7]                                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|ml[0]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|ml[1]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|ml[2]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|ml[3]                                                                                               ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[6]                                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.FNUM[0]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.FNUM[1]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.FNUM[2]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.FNUM[3]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|RegisterMemory:RMEM|odata.FNUM[4]                                                                   ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.ML[0]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.ML[1]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.ML[2]                                                                       ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|rodata.ML[3]                                                                       ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[5]                                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.PM                                                                           ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[4]                                                                                    ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[3]                                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.ML[0]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.ML[1]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.ML[2]                                                                        ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|VoiceMemory:VMEM|odata.ML[3]                                                                        ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[2]                                                                                    ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[1]                                                                                    ; 0                 ; 6       ;
;      - opll:U1|EnvelopeGenerator:EG|ntable[0]                                                                                    ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|inst_cache[6][0]~90                                                                                 ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|inst_cache[4][0]~91                                                                                 ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|inst_cache[8][0]~92                                                                                 ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|inst_cache[0][0]~93                                                                                 ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|inst_cache[2][0]~94                                                                                 ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|inst_cache[5][0]~95                                                                                 ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|inst_cache[3][0]~96                                                                                 ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|inst_cache[1][0]~97                                                                                 ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|inst_cache[7][0]~98                                                                                 ; 0                 ; 6       ;
;      - opll:U1|Controller:CT|regs_wdata.FNUM[0]~6                                                                                ; 0                 ; 6       ;
;      - opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1                                               ; 0                 ; 6       ;
; pSltClk2                                                                                                                         ;                   ;         ;
; pSltClk                                                                                                                          ;                   ;         ;
; pSltM1_n                                                                                                                         ;                   ;         ;
;      - RloadEn~7                                                                                                                 ; 0                 ; 6       ;
; pSltWr_n                                                                                                                         ;                   ;         ;
;      - ExpSltReg[0]                                                                                                              ; 1                 ; 0       ;
;      - ExpSltReg[1]                                                                                                              ; 1                 ; 0       ;
;      - ExpSltReg[2]                                                                                                              ; 1                 ; 0       ;
;      - ExpSltReg[3]                                                                                                              ; 1                 ; 0       ;
;      - ExpSltReg[4]                                                                                                              ; 1                 ; 0       ;
;      - ExpSltReg[5]                                                                                                              ; 1                 ; 0       ;
;      - ExpSltReg[6]                                                                                                              ; 1                 ; 0       ;
;      - ExpSltReg[7]                                                                                                              ; 1                 ; 0       ;
;      - Port3C[7]                                                                                                                 ; 0                 ; 6       ;
;      - Port3C[5]~10                                                                                                              ; 0                 ; 6       ;
;      - AddrM0[0]~8                                                                                                               ; 0                 ; 6       ;
;      - process_3~0                                                                                                               ; 0                 ; 6       ;
;      - AddrM1[0]~8                                                                                                               ; 0                 ; 6       ;
;      - R5FFE[7]~8                                                                                                                ; 0                 ; 6       ;
;      - MAP_FE[0]~7                                                                                                               ; 0                 ; 6       ;
;      - MAP_FC[0]~32                                                                                                              ; 0                 ; 6       ;
;      - MAP_FF[0]~14                                                                                                              ; 0                 ; 6       ;
;      - R7FF7[0]~2                                                                                                                ; 0                 ; 6       ;
;      - process_13~3                                                                                                              ; 0                 ; 6       ;
;      - AddrM2[0]~7                                                                                                               ; 0                 ; 6       ;
;      - WRh1~2                                                                                                                    ; 1                 ; 0       ;
;      - ConfFl[2]~3                                                                                                               ; 0                 ; 6       ;
;      - process_3~109                                                                                                             ; 0                 ; 6       ;
;      - aAddrFR[5]~7                                                                                                              ; 0                 ; 6       ;
;      - aR2Mult[5]~8                                                                                                              ; 0                 ; 6       ;
;      - aB2AdrD[4]~8                                                                                                              ; 0                 ; 6       ;
;      - aB4AdrD[4]~8                                                                                                              ; 0                 ; 6       ;
;      - aR4Mult[5]~8                                                                                                              ; 0                 ; 6       ;
;      - aB3AdrD[4]~10                                                                                                             ; 0                 ; 6       ;
;      - aR3Mult[5]~8                                                                                                              ; 0                 ; 6       ;
;      - aR1Mult[5]~8                                                                                                              ; 0                 ; 6       ;
;      - aB1AdrD[4]~4                                                                                                              ; 0                 ; 6       ;
;      - aB2MaskR[0]~16                                                                                                            ; 0                 ; 6       ;
;      - aB4MaskR[0]~16                                                                                                            ; 0                 ; 6       ;
;      - aB3MaskR[0]~16                                                                                                            ; 0                 ; 6       ;
;      - DevAcs0~0                                                                                                                 ; 0                 ; 6       ;
;      - scc_wave:SccCh|WaveWe                                                                                                     ; 0                 ; 6       ;
;      - aR1Mask[0]~8                                                                                                              ; 0                 ; 6       ;
;      - aR1Addr[0]~8                                                                                                              ; 0                 ; 6       ;
;      - aR3Addr[0]~16                                                                                                             ; 0                 ; 6       ;
;      - aNSReg[0]~8                                                                                                               ; 0                 ; 6       ;
;      - aR4Addr[0]~16                                                                                                             ; 0                 ; 6       ;
;      - aR4Mask[0]~16                                                                                                             ; 0                 ; 6       ;
;      - aR2Addr[0]~16                                                                                                             ; 0                 ; 6       ;
;      - R7FF6b0~1                                                                                                                 ; 0                 ; 6       ;
;      - process_4~25                                                                                                              ; 0                 ; 6       ;
;      - process_4~27                                                                                                              ; 0                 ; 6       ;
;      - process_4~28                                                                                                              ; 0                 ; 6       ;
;      - SccModWe~7                                                                                                                ; 0                 ; 6       ;
;      - MAP_FD[0]~9                                                                                                               ; 0                 ; 6       ;
;      - process_15~4                                                                                                              ; 1                 ; 0       ;
;      - WRh1                                                                                                                      ; 0                 ; 6       ;
;      - WR_hT1                                                                                                                    ; 0                 ; 6       ;
; pSltSltsls_n                                                                                                                     ;                   ;         ;
;      - pSltSltslt_n~2                                                                                                            ; 1                 ; 0       ;
;      - pSltSltslt_n                                                                                                              ; 0                 ; 6       ;
; Key1_n                                                                                                                           ;                   ;         ;
;      - comb~40                                                                                                                   ; 1                 ; 6       ;
;      - SltslEn                                                                                                                   ; 1                 ; 6       ;
; pSltDat[0]                                                                                                                       ;                   ;         ;
;      - pFlDat[0]                                                                                                                 ; 1                 ; 6       ;
;      - pIDEDat[8]                                                                                                                ; 1                 ; 6       ;
;      - AddrM0[0]                                                                                                                 ; 1                 ; 6       ;
;      - ExpSltReg[0]                                                                                                              ; 1                 ; 6       ;
;      - CardMDR[0]                                                                                                                ; 1                 ; 6       ;
;      - AddrM1[0]                                                                                                                 ; 1                 ; 6       ;
;      - R5FFF[0]                                                                                                                  ; 1                 ; 6       ;
;      - MAP_FE[0]                                                                                                                 ; 1                 ; 6       ;
;      - MAP_FC[0]                                                                                                                 ; 1                 ; 6       ;
;      - R7FF7[0]                                                                                                                  ; 1                 ; 6       ;
;      - AddrM2[0]                                                                                                                 ; 1                 ; 6       ;
;      - Port3C[0]                                                                                                                 ; 1                 ; 6       ;
;      - ConfFl[0]                                                                                                                 ; 1                 ; 6       ;
;      - aAddrFR[0]                                                                                                                ; 1                 ; 6       ;
;      - aR2Mult[0]                                                                                                                ; 1                 ; 6       ;
;      - aR4Mult[0]                                                                                                                ; 1                 ; 6       ;
;      - aR3Mult[0]                                                                                                                ; 1                 ; 6       ;
;      - aB3AdrD[0]                                                                                                                ; 1                 ; 6       ;
;      - process_3~108                                                                                                             ; 1                 ; 6       ;
;      - aR1Reg[0]                                                                                                                 ; 1                 ; 6       ;
;      - R1Reg~16                                                                                                                  ; 1                 ; 6       ;
;      - R2Reg~16                                                                                                                  ; 1                 ; 6       ;
;      - aR4Reg[0]                                                                                                                 ; 1                 ; 6       ;
;      - R4Reg~16                                                                                                                  ; 1                 ; 6       ;
;      - aB4MaskR[0]                                                                                                               ; 1                 ; 6       ;
;      - aR3Reg[0]                                                                                                                 ; 1                 ; 6       ;
;      - R3Reg~16                                                                                                                  ; 1                 ; 6       ;
;      - aB3MaskR[0]                                                                                                               ; 1                 ; 6       ;
;      - aR1Mask[0]                                                                                                                ; 1                 ; 6       ;
;      - aR1Addr[0]                                                                                                                ; 1                 ; 6       ;
;      - aR3Mask[0]                                                                                                                ; 1                 ; 6       ;
;      - aR3Addr[0]                                                                                                                ; 1                 ; 6       ;
;      - aNSReg[0]                                                                                                                 ; 1                 ; 6       ;
;      - aR4Addr[0]                                                                                                                ; 1                 ; 6       ;
;      - aR4Mask[0]                                                                                                                ; 1                 ; 6       ;
;      - aR2Mask[0]                                                                                                                ; 1                 ; 6       ;
;      - aR2Addr[0]                                                                                                                ; 1                 ; 6       ;
;      - R7FF6b0                                                                                                                   ; 1                 ; 6       ;
;      - pIDEDat[0]~50                                                                                                             ; 1                 ; 6       ;
;      - SccWavDat[0]                                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|iWaveDat[0]~0                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[8]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[8]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[8]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[8]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[8]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccVolChC[0]                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccVolChB[0]                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccVolChE[0]                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccVolChD[0]                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccChanSel[0]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccVolChA[0]                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[0]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[0]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[0]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[0]                                                                                              ; 1                 ; 6       ;
;      - opll:U1|opllptr[0]                                                                                                        ; 1                 ; 6       ;
;      - opll:U1|oplldat[0]                                                                                                        ; 1                 ; 6       ;
;      - MAP_FD[0]~10                                                                                                              ; 1                 ; 6       ;
;      - MAP_FF[0]~15                                                                                                              ; 1                 ; 6       ;
;      - aMconf[0]~12                                                                                                              ; 1                 ; 6       ;
;      - aR1Mult[0]~10                                                                                                             ; 1                 ; 6       ;
;      - aB1MaskR[0]~9                                                                                                             ; 1                 ; 6       ;
;      - IDEsOUT[0]                                                                                                                ; 1                 ; 6       ;
;      - aR2Reg[0]~feeder                                                                                                          ; 1                 ; 6       ;
;      - aB2MaskR[0]~feeder                                                                                                        ; 1                 ; 6       ;
;      - R5FFE[0]~feeder                                                                                                           ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[0]~feeder                                                                                       ; 1                 ; 6       ;
;      - SccBank2[0]~feeder                                                                                                        ; 1                 ; 6       ;
;      - cReg[0]~feeder                                                                                                            ; 1                 ; 6       ;
; pSltDat[1]                                                                                                                       ;                   ;         ;
;      - pFlDat[1]                                                                                                                 ; 0                 ; 6       ;
;      - pIDEDat[9]                                                                                                                ; 0                 ; 6       ;
;      - ExpSltReg[1]                                                                                                              ; 0                 ; 6       ;
;      - AddrM0[1]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM1[1]                                                                                                                 ; 0                 ; 6       ;
;      - R5FFE[1]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFF[1]                                                                                                                  ; 0                 ; 6       ;
;      - MAP_FD[1]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FC[1]                                                                                                                 ; 0                 ; 6       ;
;      - R7FF7[1]                                                                                                                  ; 0                 ; 6       ;
;      - AddrM2[1]                                                                                                                 ; 0                 ; 6       ;
;      - CardMDR[1]                                                                                                                ; 0                 ; 6       ;
;      - Port3C[1]                                                                                                                 ; 0                 ; 6       ;
;      - aAddrFR[1]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[1]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[1]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[1]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mult[1]                                                                                                                ; 0                 ; 6       ;
;      - Port3C~13                                                                                                                 ; 0                 ; 6       ;
;      - process_3~108                                                                                                             ; 0                 ; 6       ;
;      - R1Reg~18                                                                                                                  ; 0                 ; 6       ;
;      - aR2Reg[1]                                                                                                                 ; 0                 ; 6       ;
;      - R2Reg~18                                                                                                                  ; 0                 ; 6       ;
;      - aB2MaskR[1]                                                                                                               ; 0                 ; 6       ;
;      - aR4Reg[1]                                                                                                                 ; 0                 ; 6       ;
;      - R4Reg~18                                                                                                                  ; 0                 ; 6       ;
;      - aB4MaskR[1]                                                                                                               ; 0                 ; 6       ;
;      - R3Reg~18                                                                                                                  ; 0                 ; 6       ;
;      - aB3MaskR[1]                                                                                                               ; 0                 ; 6       ;
;      - aR1Mask[1]                                                                                                                ; 0                 ; 6       ;
;      - aR1Addr[1]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mask[1]                                                                                                                ; 0                 ; 6       ;
;      - aR3Addr[1]                                                                                                                ; 0                 ; 6       ;
;      - aR4Addr[1]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mask[1]                                                                                                                ; 0                 ; 6       ;
;      - aNSReg[1]                                                                                                                 ; 0                 ; 6       ;
;      - aR3Mask[1]                                                                                                                ; 0                 ; 6       ;
;      - aR2Addr[1]                                                                                                                ; 0                 ; 6       ;
;      - pIDEDat[1]~51                                                                                                             ; 0                 ; 6       ;
;      - SccWavDat[1]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|iWaveDat[1]~1                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChC[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChB[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChE[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChD[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChA[1]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[9]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[9]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[9]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[9]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[9]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChanSel[1]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[1]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[1]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[1]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[1]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|opllptr[1]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|oplldat[1]                                                                                                        ; 0                 ; 6       ;
;      - MAP_FE[1]~8                                                                                                               ; 0                 ; 6       ;
;      - MAP_FF[1]~16                                                                                                              ; 0                 ; 6       ;
;      - ConfFl[1]~4                                                                                                               ; 0                 ; 6       ;
;      - aMconf[1]~10                                                                                                              ; 0                 ; 6       ;
;      - aB1MaskR[1]~10                                                                                                            ; 0                 ; 6       ;
;      - SccBank2[1]~0                                                                                                             ; 0                 ; 6       ;
;      - IDEsOUT[1]                                                                                                                ; 0                 ; 6       ;
;      - aR3Reg[1]~feeder                                                                                                          ; 0                 ; 6       ;
;      - aR1Reg[1]~feeder                                                                                                          ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[1]~feeder                                                                                       ; 0                 ; 6       ;
; pSltDat[2]                                                                                                                       ;                   ;         ;
;      - pFlDat[2]                                                                                                                 ; 0                 ; 6       ;
;      - pIDEDat[10]                                                                                                               ; 0                 ; 6       ;
;      - ExpSltReg[2]                                                                                                              ; 0                 ; 6       ;
;      - AddrM0[2]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM1[2]                                                                                                                 ; 0                 ; 6       ;
;      - R5FFF[2]                                                                                                                  ; 0                 ; 6       ;
;      - MAP_FE[2]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FD[2]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FC[2]                                                                                                                 ; 0                 ; 6       ;
;      - MAP_FF[2]                                                                                                                 ; 0                 ; 6       ;
;      - AddrM2[2]                                                                                                                 ; 0                 ; 6       ;
;      - Port3C[2]                                                                                                                 ; 0                 ; 6       ;
;      - ConfFl[2]                                                                                                                 ; 0                 ; 6       ;
;      - CardMDR[2]                                                                                                                ; 0                 ; 6       ;
;      - aAddrFR[2]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[2]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[2]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[2]                                                                                                                ; 0                 ; 6       ;
;      - process_3~108                                                                                                             ; 0                 ; 6       ;
;      - aR1Reg[2]                                                                                                                 ; 0                 ; 6       ;
;      - R1Reg~19                                                                                                                  ; 0                 ; 6       ;
;      - aB1MaskR[2]                                                                                                               ; 0                 ; 6       ;
;      - aR2Reg[2]                                                                                                                 ; 0                 ; 6       ;
;      - R2Reg~19                                                                                                                  ; 0                 ; 6       ;
;      - aB2MaskR[2]                                                                                                               ; 0                 ; 6       ;
;      - aR4Reg[2]                                                                                                                 ; 0                 ; 6       ;
;      - R4Reg~19                                                                                                                  ; 0                 ; 6       ;
;      - aB4MaskR[2]                                                                                                               ; 0                 ; 6       ;
;      - aR3Reg[2]                                                                                                                 ; 0                 ; 6       ;
;      - R3Reg~19                                                                                                                  ; 0                 ; 6       ;
;      - aB3MaskR[2]                                                                                                               ; 0                 ; 6       ;
;      - SccBank2[2]                                                                                                               ; 0                 ; 6       ;
;      - aR1Mask[2]                                                                                                                ; 0                 ; 6       ;
;      - aR1Addr[2]                                                                                                                ; 0                 ; 6       ;
;      - aR3Addr[2]                                                                                                                ; 0                 ; 6       ;
;      - aR4Addr[2]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mask[2]                                                                                                                ; 0                 ; 6       ;
;      - aNSReg[2]                                                                                                                 ; 0                 ; 6       ;
;      - aR3Mask[2]                                                                                                                ; 0                 ; 6       ;
;      - aR2Addr[2]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mask[2]                                                                                                                ; 0                 ; 6       ;
;      - pIDEDat[2]~52                                                                                                             ; 0                 ; 6       ;
;      - SccWavDat[2]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|iWaveDat[2]~2                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChC[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChB[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChE[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChD[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccVolChA[2]                                                                                               ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[10]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[10]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[10]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[10]                                                                                             ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccChanSel[2]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[2]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[2]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[2]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[2]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[2]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|opllptr[2]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|oplldat[2]                                                                                                        ; 0                 ; 6       ;
;      - aMconf[2]~13                                                                                                              ; 0                 ; 6       ;
;      - aR1Mult[2]~9                                                                                                              ; 0                 ; 6       ;
;      - IDEsOUT[2]                                                                                                                ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[10]~feeder                                                                                      ; 0                 ; 6       ;
;      - R5FFE[2]~feeder                                                                                                           ; 0                 ; 6       ;
; pSltDat[3]                                                                                                                       ;                   ;         ;
;      - pFlDat[3]                                                                                                                 ; 1                 ; 6       ;
;      - pIDEDat[11]                                                                                                               ; 1                 ; 6       ;
;      - ExpSltReg[3]                                                                                                              ; 1                 ; 6       ;
;      - AddrM0[3]                                                                                                                 ; 1                 ; 6       ;
;      - AddrM1[3]                                                                                                                 ; 1                 ; 6       ;
;      - R5FFE[3]                                                                                                                  ; 1                 ; 6       ;
;      - R5FFF[3]                                                                                                                  ; 1                 ; 6       ;
;      - MAP_FD[3]                                                                                                                 ; 1                 ; 6       ;
;      - MAP_FE[3]                                                                                                                 ; 1                 ; 6       ;
;      - MAP_FC[3]                                                                                                                 ; 1                 ; 6       ;
;      - MAP_FF[3]                                                                                                                 ; 1                 ; 6       ;
;      - AddrM2[3]                                                                                                                 ; 1                 ; 6       ;
;      - Port3C[3]                                                                                                                 ; 1                 ; 6       ;
;      - CardMDR[3]                                                                                                                ; 1                 ; 6       ;
;      - aAddrFR[3]                                                                                                                ; 1                 ; 6       ;
;      - aR2Mult[3]                                                                                                                ; 1                 ; 6       ;
;      - aR4Mult[3]                                                                                                                ; 1                 ; 6       ;
;      - aR3Mult[3]                                                                                                                ; 1                 ; 6       ;
;      - aR1Mult[3]                                                                                                                ; 1                 ; 6       ;
;      - process_3~108                                                                                                             ; 1                 ; 6       ;
;      - aR3Reg[3]                                                                                                                 ; 1                 ; 6       ;
;      - R3Reg~20                                                                                                                  ; 1                 ; 6       ;
;      - aB3MaskR[3]                                                                                                               ; 1                 ; 6       ;
;      - R4Reg~20                                                                                                                  ; 1                 ; 6       ;
;      - aB4MaskR[3]                                                                                                               ; 1                 ; 6       ;
;      - aR2Reg[3]                                                                                                                 ; 1                 ; 6       ;
;      - R2Reg~20                                                                                                                  ; 1                 ; 6       ;
;      - aB2MaskR[3]                                                                                                               ; 1                 ; 6       ;
;      - aR1Reg[3]                                                                                                                 ; 1                 ; 6       ;
;      - R1Reg~20                                                                                                                  ; 1                 ; 6       ;
;      - aB1MaskR[3]                                                                                                               ; 1                 ; 6       ;
;      - aR1Addr[3]                                                                                                                ; 1                 ; 6       ;
;      - aR2Mask[3]                                                                                                                ; 1                 ; 6       ;
;      - aR3Addr[3]                                                                                                                ; 1                 ; 6       ;
;      - aR3Mask[3]                                                                                                                ; 1                 ; 6       ;
;      - aR2Addr[3]                                                                                                                ; 1                 ; 6       ;
;      - aR4Mask[3]                                                                                                                ; 1                 ; 6       ;
;      - aNSReg[3]                                                                                                                 ; 1                 ; 6       ;
;      - aR4Addr[3]                                                                                                                ; 1                 ; 6       ;
;      - pIDEDat[3]~53                                                                                                             ; 1                 ; 6       ;
;      - SccWavDat[3]                                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|iWaveDat[3]~3                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccVolChC[3]                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccVolChB[3]                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccVolChE[3]                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccVolChD[3]                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccVolChA[3]                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[11]                                                                                             ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[3]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[11]                                                                                             ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[3]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[3]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[3]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[3]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccChanSel[3]                                                                                              ; 1                 ; 6       ;
;      - opll:U1|opllptr[3]                                                                                                        ; 1                 ; 6       ;
;      - opll:U1|oplldat[3]                                                                                                        ; 1                 ; 6       ;
;      - aMconf[3]~14                                                                                                              ; 1                 ; 6       ;
;      - aR1Mask[3]~9                                                                                                              ; 1                 ; 6       ;
;      - IDEsOUT[3]                                                                                                                ; 1                 ; 6       ;
;      - aR4Reg[3]~feeder                                                                                                          ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[11]~feeder                                                                                      ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[11]~feeder                                                                                      ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[11]~feeder                                                                                      ; 1                 ; 6       ;
;      - SccBank2[3]~feeder                                                                                                        ; 1                 ; 6       ;
; pSltDat[4]                                                                                                                       ;                   ;         ;
;      - pFlDat[4]                                                                                                                 ; 1                 ; 6       ;
;      - pIDEDat[12]                                                                                                               ; 1                 ; 6       ;
;      - ExpSltReg[4]                                                                                                              ; 1                 ; 6       ;
;      - AddrM0[4]                                                                                                                 ; 1                 ; 6       ;
;      - AddrM1[4]                                                                                                                 ; 1                 ; 6       ;
;      - R5FFE[4]                                                                                                                  ; 1                 ; 6       ;
;      - R5FFF[4]                                                                                                                  ; 1                 ; 6       ;
;      - MAP_FE[4]                                                                                                                 ; 1                 ; 6       ;
;      - MAP_FD[4]                                                                                                                 ; 1                 ; 6       ;
;      - MAP_FC[4]                                                                                                                 ; 1                 ; 6       ;
;      - MAP_FF[4]                                                                                                                 ; 1                 ; 6       ;
;      - AddrM2[4]                                                                                                                 ; 1                 ; 6       ;
;      - aAddrFR[4]                                                                                                                ; 1                 ; 6       ;
;      - aB4AdrD[4]                                                                                                                ; 1                 ; 6       ;
;      - aB3AdrD[4]                                                                                                                ; 1                 ; 6       ;
;      - aR3Mult[4]                                                                                                                ; 1                 ; 6       ;
;      - aR2Mult[4]                                                                                                                ; 1                 ; 6       ;
;      - aR1Mult[4]                                                                                                                ; 1                 ; 6       ;
;      - aR4Mult[4]                                                                                                                ; 1                 ; 6       ;
;      - aR1Reg[4]                                                                                                                 ; 1                 ; 6       ;
;      - R1Reg~21                                                                                                                  ; 1                 ; 6       ;
;      - aB1MaskR[4]                                                                                                               ; 1                 ; 6       ;
;      - aR3Reg[4]                                                                                                                 ; 1                 ; 6       ;
;      - R3Reg~21                                                                                                                  ; 1                 ; 6       ;
;      - aB3MaskR[4]                                                                                                               ; 1                 ; 6       ;
;      - R4Reg~21                                                                                                                  ; 1                 ; 6       ;
;      - aB4MaskR[4]                                                                                                               ; 1                 ; 6       ;
;      - R2Reg~21                                                                                                                  ; 1                 ; 6       ;
;      - aB2MaskR[4]                                                                                                               ; 1                 ; 6       ;
;      - SccModeB[4]                                                                                                               ; 1                 ; 6       ;
;      - SccBank2[4]                                                                                                               ; 1                 ; 6       ;
;      - aR2Mask[4]                                                                                                                ; 1                 ; 6       ;
;      - aR2Addr[4]                                                                                                                ; 1                 ; 6       ;
;      - aR3Mask[4]                                                                                                                ; 1                 ; 6       ;
;      - aR4Addr[4]                                                                                                                ; 1                 ; 6       ;
;      - aR4Mask[4]                                                                                                                ; 1                 ; 6       ;
;      - aNSReg[4]                                                                                                                 ; 1                 ; 6       ;
;      - aR3Addr[4]                                                                                                                ; 1                 ; 6       ;
;      - Port3C[4]                                                                                                                 ; 1                 ; 6       ;
;      - pIDEDat[4]~54                                                                                                             ; 1                 ; 6       ;
;      - SccModeA[4]                                                                                                               ; 1                 ; 6       ;
;      - SccWavDat[4]                                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|iWaveDat[4]~4                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[4]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[4]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccChanSel[4]                                                                                              ; 1                 ; 6       ;
;      - opll:U1|opllptr[4]                                                                                                        ; 1                 ; 6       ;
;      - opll:U1|oplldat[4]                                                                                                        ; 1                 ; 6       ;
;      - aMconf[4]~15                                                                                                              ; 1                 ; 6       ;
;      - CardMDR[4]~20                                                                                                             ; 1                 ; 6       ;
;      - R7FF6b4~1                                                                                                                 ; 1                 ; 6       ;
;      - aR1Addr[4]~9                                                                                                              ; 1                 ; 6       ;
;      - aR1Mask[4]~10                                                                                                             ; 1                 ; 6       ;
;      - IDEsOUT[4]                                                                                                                ; 1                 ; 6       ;
;      - aR4Reg[4]~feeder                                                                                                          ; 1                 ; 6       ;
;      - aR2Reg[4]~feeder                                                                                                          ; 1                 ; 6       ;
;      - aB1AdrD[4]~feeder                                                                                                         ; 1                 ; 6       ;
;      - aB2AdrD[4]~feeder                                                                                                         ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[4]~feeder                                                                                       ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[4]~feeder                                                                                       ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[4]~feeder                                                                                       ; 1                 ; 6       ;
; pSltDat[5]                                                                                                                       ;                   ;         ;
;      - pFlDat[5]                                                                                                                 ; 1                 ; 6       ;
;      - pIDEDat[13]                                                                                                               ; 1                 ; 6       ;
;      - Port3C[5]                                                                                                                 ; 1                 ; 6       ;
;      - ExpSltReg[5]                                                                                                              ; 1                 ; 6       ;
;      - AddrM0[5]                                                                                                                 ; 1                 ; 6       ;
;      - AddrM1[5]                                                                                                                 ; 1                 ; 6       ;
;      - cReg[5]                                                                                                                   ; 1                 ; 6       ;
;      - MAP_FD[5]                                                                                                                 ; 1                 ; 6       ;
;      - MAP_FE[5]                                                                                                                 ; 1                 ; 6       ;
;      - MAP_FC[5]                                                                                                                 ; 1                 ; 6       ;
;      - MAP_FF[5]                                                                                                                 ; 1                 ; 6       ;
;      - AddrM2[5]                                                                                                                 ; 1                 ; 6       ;
;      - CardMDR[5]~18                                                                                                             ; 1                 ; 6       ;
;      - aAddrFR[5]                                                                                                                ; 1                 ; 6       ;
;      - aR2Mult[5]                                                                                                                ; 1                 ; 6       ;
;      - aB4AdrD[5]                                                                                                                ; 1                 ; 6       ;
;      - aR4Mult[5]                                                                                                                ; 1                 ; 6       ;
;      - aR3Mult[5]                                                                                                                ; 1                 ; 6       ;
;      - R3Reg~22                                                                                                                  ; 1                 ; 6       ;
;      - aB3MaskR[5]                                                                                                               ; 1                 ; 6       ;
;      - R4Reg~22                                                                                                                  ; 1                 ; 6       ;
;      - aB4MaskR[5]                                                                                                               ; 1                 ; 6       ;
;      - aR1Reg[5]                                                                                                                 ; 1                 ; 6       ;
;      - R1Reg~22                                                                                                                  ; 1                 ; 6       ;
;      - aB1MaskR[5]                                                                                                               ; 1                 ; 6       ;
;      - aR2Reg[5]                                                                                                                 ; 1                 ; 6       ;
;      - R2Reg~22                                                                                                                  ; 1                 ; 6       ;
;      - aB2MaskR[5]                                                                                                               ; 1                 ; 6       ;
;      - SccBank2[5]                                                                                                               ; 1                 ; 6       ;
;      - aR1Addr[5]                                                                                                                ; 1                 ; 6       ;
;      - aR2Mask[5]                                                                                                                ; 1                 ; 6       ;
;      - aR3Mask[5]                                                                                                                ; 1                 ; 6       ;
;      - aR3Addr[5]                                                                                                                ; 1                 ; 6       ;
;      - aR2Addr[5]                                                                                                                ; 1                 ; 6       ;
;      - aR4Mask[5]                                                                                                                ; 1                 ; 6       ;
;      - aNSReg[5]                                                                                                                 ; 1                 ; 6       ;
;      - aR4Addr[5]                                                                                                                ; 1                 ; 6       ;
;      - pIDEDat[5]~55                                                                                                             ; 1                 ; 6       ;
;      - SccWavDat[5]                                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|iWaveDat[5]~5                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[5]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[5]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[5]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[5]                                                                                              ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[5]                                                                                              ; 1                 ; 6       ;
;      - SccModeB[5]                                                                                                               ; 1                 ; 6       ;
;      - scc_wave:SccCh|SccModeSel[5]~0                                                                                            ; 1                 ; 6       ;
;      - opll:U1|opllptr[5]                                                                                                        ; 1                 ; 6       ;
;      - aR1Mask[5]~11                                                                                                             ; 1                 ; 6       ;
;      - aMconf[5]~16                                                                                                              ; 1                 ; 6       ;
;      - IDEsOUT[5]                                                                                                                ; 1                 ; 6       ;
;      - opll:U1|oplldat[5]~feeder                                                                                                 ; 1                 ; 6       ;
;      - aB3AdrD[5]~feeder                                                                                                         ; 1                 ; 6       ;
;      - aR1Mult[5]~feeder                                                                                                         ; 1                 ; 6       ;
;      - aR3Reg[5]~feeder                                                                                                          ; 1                 ; 6       ;
;      - aR4Reg[5]~feeder                                                                                                          ; 1                 ; 6       ;
;      - aB1AdrD[5]~feeder                                                                                                         ; 1                 ; 6       ;
;      - R5FFF[5]~feeder                                                                                                           ; 1                 ; 6       ;
;      - R5FFE[5]~feeder                                                                                                           ; 1                 ; 6       ;
;      - aB2AdrD[5]~feeder                                                                                                         ; 1                 ; 6       ;
; pSltDat[6]                                                                                                                       ;                   ;         ;
;      - pFlDat[6]                                                                                                                 ; 0                 ; 6       ;
;      - pIDEDat[14]                                                                                                               ; 0                 ; 6       ;
;      - ExpSltReg[6]                                                                                                              ; 0                 ; 6       ;
;      - CardMDR[6]                                                                                                                ; 0                 ; 6       ;
;      - AddrM0[6]                                                                                                                 ; 0                 ; 6       ;
;      - R5FFE[6]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFF[6]                                                                                                                  ; 0                 ; 6       ;
;      - AddrM1[6]                                                                                                                 ; 0                 ; 6       ;
;      - cReg[6]                                                                                                                   ; 0                 ; 6       ;
;      - AddrM2[6]                                                                                                                 ; 0                 ; 6       ;
;      - aAddrFR[6]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[6]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[6]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[6]                                                                                                                ; 0                 ; 6       ;
;      - aR1Mult[6]                                                                                                                ; 0                 ; 6       ;
;      - R1Reg~23                                                                                                                  ; 0                 ; 6       ;
;      - aB1MaskR[6]                                                                                                               ; 0                 ; 6       ;
;      - R3Reg~23                                                                                                                  ; 0                 ; 6       ;
;      - aB3MaskR[6]                                                                                                               ; 0                 ; 6       ;
;      - aR4Reg[6]                                                                                                                 ; 0                 ; 6       ;
;      - R4Reg~23                                                                                                                  ; 0                 ; 6       ;
;      - aB4MaskR[6]                                                                                                               ; 0                 ; 6       ;
;      - R2Reg~23                                                                                                                  ; 0                 ; 6       ;
;      - aB2MaskR[6]                                                                                                               ; 0                 ; 6       ;
;      - Port3C[6]                                                                                                                 ; 0                 ; 6       ;
;      - aNSReg[6]                                                                                                                 ; 0                 ; 6       ;
;      - aR4Addr[6]                                                                                                                ; 0                 ; 6       ;
;      - aR3Addr[6]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mask[6]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mask[6]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mask[6]                                                                                                                ; 0                 ; 6       ;
;      - pIDEDat[6]~56                                                                                                             ; 0                 ; 6       ;
;      - SccWavDat[6]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|iWaveDat[6]~6                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[6]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[6]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|opllptr[6]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|oplldat[6]                                                                                                        ; 0                 ; 6       ;
;      - aMconf[6]~9                                                                                                               ; 0                 ; 6       ;
;      - aB1AdrD[6]~5                                                                                                              ; 0                 ; 6       ;
;      - aR1Addr[6]~10                                                                                                             ; 0                 ; 6       ;
;      - aR1Mask[6]~12                                                                                                             ; 0                 ; 6       ;
;      - IDEsOUT[6]                                                                                                                ; 0                 ; 6       ;
;      - aB2AdrD[6]~feeder                                                                                                         ; 0                 ; 6       ;
;      - aB4AdrD[6]~feeder                                                                                                         ; 0                 ; 6       ;
;      - aR2Addr[6]~feeder                                                                                                         ; 0                 ; 6       ;
;      - aR2Reg[6]~feeder                                                                                                          ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[6]~feeder                                                                                       ; 0                 ; 6       ;
;      - aR1Reg[6]~feeder                                                                                                          ; 0                 ; 6       ;
;      - aB3AdrD[6]~feeder                                                                                                         ; 0                 ; 6       ;
;      - SccModeA[6]~feeder                                                                                                        ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[6]~feeder                                                                                       ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[6]~feeder                                                                                       ; 0                 ; 6       ;
;      - aR3Reg[6]~feeder                                                                                                          ; 0                 ; 6       ;
; pSltDat[7]                                                                                                                       ;                   ;         ;
;      - pFlDat[7]                                                                                                                 ; 0                 ; 6       ;
;      - pIDEDat[15]                                                                                                               ; 0                 ; 6       ;
;      - ExpSltReg[7]                                                                                                              ; 0                 ; 6       ;
;      - CardMDR[7]                                                                                                                ; 0                 ; 6       ;
;      - AddrM0[7]                                                                                                                 ; 0                 ; 6       ;
;      - R5FFE[7]                                                                                                                  ; 0                 ; 6       ;
;      - R5FFF[7]                                                                                                                  ; 0                 ; 6       ;
;      - cReg[7]                                                                                                                   ; 0                 ; 6       ;
;      - AddrM1[7]                                                                                                                 ; 0                 ; 6       ;
;      - aB2AdrD[7]                                                                                                                ; 0                 ; 6       ;
;      - aB3AdrD[7]                                                                                                                ; 0                 ; 6       ;
;      - Port3C~12                                                                                                                 ; 0                 ; 6       ;
;      - Port3C~13                                                                                                                 ; 0                 ; 6       ;
;      - aMconf[6]~8                                                                                                               ; 0                 ; 6       ;
;      - aR3Reg[7]                                                                                                                 ; 0                 ; 6       ;
;      - R3Reg~24                                                                                                                  ; 0                 ; 6       ;
;      - aB3MaskR[7]                                                                                                               ; 0                 ; 6       ;
;      - aR4Reg[7]                                                                                                                 ; 0                 ; 6       ;
;      - R4Reg~24                                                                                                                  ; 0                 ; 6       ;
;      - aB4MaskR[7]                                                                                                               ; 0                 ; 6       ;
;      - aR1Reg[7]                                                                                                                 ; 0                 ; 6       ;
;      - R1Reg~24                                                                                                                  ; 0                 ; 6       ;
;      - aB1MaskR[7]                                                                                                               ; 0                 ; 6       ;
;      - R2Reg~24                                                                                                                  ; 0                 ; 6       ;
;      - aNSReg[7]                                                                                                                 ; 0                 ; 6       ;
;      - aR4Addr[7]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mult[7]                                                                                                                ; 0                 ; 6       ;
;      - aR2Addr[7]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mult[7]                                                                                                                ; 0                 ; 6       ;
;      - aR1Addr[7]                                                                                                                ; 0                 ; 6       ;
;      - aR3Addr[7]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mult[7]                                                                                                                ; 0                 ; 6       ;
;      - aR4Mask[7]                                                                                                                ; 0                 ; 6       ;
;      - aR3Mask[7]                                                                                                                ; 0                 ; 6       ;
;      - aR2Mask[7]                                                                                                                ; 0                 ; 6       ;
;      - pIDEDat[7]~57                                                                                                             ; 0                 ; 6       ;
;      - SccWavDat[7]                                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|iWaveDat[7]~7                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChE[7]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChA[7]                                                                                              ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChD[7]                                                                                              ; 0                 ; 6       ;
;      - opll:U1|opllptr[7]                                                                                                        ; 0                 ; 6       ;
;      - opll:U1|oplldat[7]                                                                                                        ; 0                 ; 6       ;
;      - aMconf[7]~11                                                                                                              ; 0                 ; 6       ;
;      - aR1Mult[7]~11                                                                                                             ; 0                 ; 6       ;
;      - aR1Mask[7]~13                                                                                                             ; 0                 ; 6       ;
;      - IDEsOUT[7]                                                                                                                ; 0                 ; 6       ;
;      - aB4AdrD[7]~feeder                                                                                                         ; 0                 ; 6       ;
;      - aR2Reg[7]~feeder                                                                                                          ; 0                 ; 6       ;
;      - aB2MaskR[7]~feeder                                                                                                        ; 0                 ; 6       ;
;      - aB1AdrD[7]~feeder                                                                                                         ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChC[7]~feeder                                                                                       ; 0                 ; 6       ;
;      - scc_wave:SccCh|SccFreqChB[7]~feeder                                                                                       ; 0                 ; 6       ;
; pFlDat[0]                                                                                                                        ;                   ;         ;
;      - DOut~545                                                                                                                  ; 0                 ; 6       ;
; pFlDat[1]                                                                                                                        ;                   ;         ;
;      - DOut~608                                                                                                                  ; 0                 ; 6       ;
; pFlDat[2]                                                                                                                        ;                   ;         ;
;      - DOut~650                                                                                                                  ; 0                 ; 6       ;
; pFlDat[3]                                                                                                                        ;                   ;         ;
;      - DOut~718                                                                                                                  ; 1                 ; 6       ;
; pFlDat[4]                                                                                                                        ;                   ;         ;
;      - DOut~736                                                                                                                  ; 1                 ; 6       ;
; pFlDat[5]                                                                                                                        ;                   ;         ;
;      - DOut~773                                                                                                                  ; 0                 ; 6       ;
; pFlDat[6]                                                                                                                        ;                   ;         ;
;      - DOut~792                                                                                                                  ; 0                 ; 6       ;
;      - DOut~803                                                                                                                  ; 0                 ; 6       ;
;      - DOut~805                                                                                                                  ; 0                 ; 6       ;
; pFlDat[7]                                                                                                                        ;                   ;         ;
;      - DOut~817                                                                                                                  ; 1                 ; 6       ;
;      - DOut~828                                                                                                                  ; 1                 ; 6       ;
;      - DOut~830                                                                                                                  ; 1                 ; 6       ;
; iFsts                                                                                                                            ;                   ;         ;
; pIDEDat[0]                                                                                                                       ;                   ;         ;
;      - DOut~586                                                                                                                  ; 1                 ; 6       ;
; pIDEDat[1]                                                                                                                       ;                   ;         ;
;      - scc_wave:SccCh|pSltDat[1]~45                                                                                              ; 1                 ; 6       ;
; pIDEDat[2]                                                                                                                       ;                   ;         ;
;      - scc_wave:SccCh|pSltDat[2]~52                                                                                              ; 1                 ; 6       ;
; pIDEDat[3]                                                                                                                       ;                   ;         ;
;      - DOut~673                                                                                                                  ; 0                 ; 6       ;
; pIDEDat[4]                                                                                                                       ;                   ;         ;
;      - scc_wave:SccCh|pSltDat[4]~56                                                                                              ; 1                 ; 6       ;
; pIDEDat[5]                                                                                                                       ;                   ;         ;
;      - DOut~758                                                                                                                  ; 0                 ; 6       ;
; pIDEDat[6]                                                                                                                       ;                   ;         ;
;      - DOut[6]~807                                                                                                               ; 0                 ; 6       ;
; pIDEDat[7]                                                                                                                       ;                   ;         ;
;      - scc_wave:SccCh|pSltDat[7]~68                                                                                              ; 1                 ; 6       ;
; pIDEDat[8]                                                                                                                       ;                   ;         ;
;      - IDEsIN[0]                                                                                                                 ; 1                 ; 6       ;
; pIDEDat[9]                                                                                                                       ;                   ;         ;
;      - IDEsIN[1]                                                                                                                 ; 1                 ; 6       ;
; pIDEDat[10]                                                                                                                      ;                   ;         ;
;      - IDEsIN[2]                                                                                                                 ; 0                 ; 6       ;
; pIDEDat[11]                                                                                                                      ;                   ;         ;
;      - IDEsIN[3]                                                                                                                 ; 0                 ; 6       ;
; pIDEDat[12]                                                                                                                      ;                   ;         ;
;      - IDEsIN[4]                                                                                                                 ; 0                 ; 6       ;
; pIDEDat[13]                                                                                                                      ;                   ;         ;
;      - IDEsIN[5]                                                                                                                 ; 0                 ; 6       ;
; pIDEDat[14]                                                                                                                      ;                   ;         ;
;      - IDEsIN[6]                                                                                                                 ; 1                 ; 6       ;
; pIDEDat[15]                                                                                                                      ;                   ;         ;
;      - IDEsIN[7]                                                                                                                 ; 0                 ; 6       ;
+----------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                            ;
+-----------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                            ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+-----------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; AddrM0[0]~8                                                     ; LCCOMB_X15_Y4_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AddrM1[0]~8                                                     ; LCCOMB_X15_Y4_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; AddrM2[0]~7                                                     ; LCCOMB_X9_Y1_N18   ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; B4AdrD[4]~4                                                     ; LCCOMB_X4_Y3_N16   ; 85      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; CardMDR[4]~17                                                   ; LCCOMB_X8_Y4_N8    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; ConfFl[2]~3                                                     ; LCCOMB_X9_Y1_N6    ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Equal196~0                                                      ; LCCOMB_X24_Y8_N28  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; Equal197~0                                                      ; LCCOMB_X24_Y8_N26  ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; FDIV[7]                                                         ; LCFF_X20_Y7_N1     ; 33      ; Clock                      ; yes    ; Global Clock         ; GCLK6            ; --                        ;
; LRCKe                                                           ; LCFF_X25_Y6_N1     ; 39      ; Async. clear               ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; MAP_FC[0]~32                                                    ; LCCOMB_X17_Y2_N18  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MAP_FD[0]~9                                                     ; LCCOMB_X17_Y3_N8   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MAP_FE[0]~7                                                     ; LCCOMB_X20_Y2_N10  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MAP_FF[0]~14                                                    ; LCCOMB_X17_Y2_N30  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; MPLL1:U2|altpll:altpll_component|_clk0                          ; PLL_2              ; 26      ; Clock                      ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; Maddr[21]~344                                                   ; LCCOMB_X4_Y6_N0    ; 11      ; Latch enable               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Port3C[5]~10                                                    ; LCCOMB_X17_Y2_N24  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; R1Reg[3]~17                                                     ; LCCOMB_X9_Y2_N14   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; R2Reg[0]~17                                                     ; LCCOMB_X3_Y1_N26   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; R3Reg[0]~17                                                     ; LCCOMB_X2_Y4_N10   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; R4Reg[0]~17                                                     ; LCCOMB_X2_Y5_N26   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; R5FFE[7]~9                                                      ; LCCOMB_X13_Y1_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; R5FFF[7]~8                                                      ; LCCOMB_X13_Y1_N26  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; R7FF6b0~1                                                       ; LCCOMB_X15_Y2_N2   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; R7FF7[0]~2                                                      ; LCCOMB_X18_Y2_N16  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; RDh1~2                                                          ; LCCOMB_X20_Y2_N22  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; RloadEn~9                                                       ; LCCOMB_X18_Y5_N18  ; 80      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; WRh1~2                                                          ; LCCOMB_X20_Y2_N30  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; aAddrFR[5]~7                                                    ; LCCOMB_X12_Y4_N24  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aB1AdrD[4]~4                                                    ; LCCOMB_X7_Y1_N8    ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aB1MaskR[0]~8                                                   ; LCCOMB_X8_Y1_N0    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aB2AdrD[4]~8                                                    ; LCCOMB_X2_Y6_N22   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aB2MaskR[0]~16                                                  ; LCCOMB_X7_Y6_N4    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aB3AdrD[4]~10                                                   ; LCCOMB_X13_Y3_N26  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aB3MaskR[0]~16                                                  ; LCCOMB_X6_Y4_N26   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aB4AdrD[4]~8                                                    ; LCCOMB_X3_Y5_N10   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aB4MaskR[0]~16                                                  ; LCCOMB_X3_Y5_N12   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aMconf[6]~8                                                     ; LCCOMB_X14_Y3_N6   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aNSReg[0]~8                                                     ; LCCOMB_X8_Y5_N0    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR1Addr[0]~8                                                    ; LCCOMB_X9_Y5_N26   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR1Mask[0]~8                                                    ; LCCOMB_X12_Y4_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR1Mult[5]~8                                                    ; LCCOMB_X9_Y5_N14   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR1Reg[2]~24                                                    ; LCCOMB_X10_Y2_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR2Addr[0]~16                                                   ; LCCOMB_X9_Y1_N16   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR2Mask[0]~16                                                   ; LCCOMB_X6_Y1_N8    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR2Mult[5]~8                                                    ; LCCOMB_X9_Y5_N4    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR2Reg[0]~24                                                    ; LCCOMB_X3_Y1_N12   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR3Addr[0]~16                                                   ; LCCOMB_X6_Y6_N8    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR3Mask[0]~16                                                   ; LCCOMB_X8_Y4_N26   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR3Mult[5]~8                                                    ; LCCOMB_X6_Y4_N6    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR3Reg[0]~24                                                    ; LCCOMB_X2_Y4_N6    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR4Addr[0]~16                                                   ; LCCOMB_X9_Y5_N20   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR4Mask[0]~16                                                   ; LCCOMB_X8_Y5_N26   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR4Mult[5]~8                                                    ; LCCOMB_X9_Y1_N8    ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; aR4Reg[0]~24                                                    ; LCCOMB_X2_Y5_N22   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; iFsts~0                                                         ; LCCOMB_X18_Y1_N24  ; 1       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|Mux196~0                                  ; LCCOMB_X17_Y7_N12  ; 41      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|RegisterMemory:RMEM|rarray~83             ; LCCOMB_X12_Y11_N20 ; 22      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|RegisterMemory:RMEM|rarray~87             ; LCCOMB_X15_Y8_N14  ; 3       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|RegisterMemory:RMEM|rarray~90             ; LCCOMB_X12_Y11_N16 ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|Equal0~1                 ; LCCOMB_X9_Y9_N16   ; 44      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|init_id[5]~13            ; LCCOMB_X8_Y9_N8    ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|rom_addr[5]~6            ; LCCOMB_X8_Y9_N24   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|voices~166               ; LCCOMB_X10_Y9_N24  ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|voices~168               ; LCCOMB_X15_Y8_N12  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|voices~176               ; LCCOMB_X10_Y6_N30  ; 36      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|voices~210               ; LCCOMB_X10_Y9_N22  ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|inst_cache[0][0]~93                       ; LCCOMB_X5_Y11_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|inst_cache[1][0]~97                       ; LCCOMB_X5_Y12_N16  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|inst_cache[2][0]~94                       ; LCCOMB_X17_Y7_N8   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|inst_cache[3][0]~96                       ; LCCOMB_X4_Y12_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|inst_cache[4][0]~91                       ; LCCOMB_X4_Y12_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|inst_cache[5][0]~95                       ; LCCOMB_X4_Y12_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|inst_cache[6][0]~90                       ; LCCOMB_X5_Y12_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|inst_cache[7][0]~98                       ; LCCOMB_X5_Y12_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|inst_cache[8][0]~92                       ; LCCOMB_X5_Y11_N30  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|pm~1                                      ; LCCOMB_X21_Y10_N18 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|regs_wdata.FNUM[0]~6                      ; LCCOMB_X15_Y8_N6   ; 22      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|rflag[0]~18                               ; LCCOMB_X15_Y8_N0   ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|user_voice_wdata.WF~0                     ; LCCOMB_X15_Y8_N18  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Controller:CT|user_voice_wdata.WF~5                     ; LCCOMB_X15_Y8_N4   ; 35      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|EnvelopeGenerator:EG|Decoder0~11                        ; LCCOMB_X18_Y12_N4  ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|EnvelopeGenerator:EG|EnvelopeMemory:EGMEM|Equal0~1      ; LCCOMB_X8_Y12_N12  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|EnvelopeGenerator:EG|EnvelopeMemory:EGMEM|egdata_set~64 ; LCCOMB_X14_Y13_N26 ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; opll:U1|EnvelopeGenerator:EG|Equal3~0                           ; LCCOMB_X15_Y9_N24  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|EnvelopeGenerator:EG|aridx[4]~14                        ; LCCOMB_X6_Y13_N20  ; 7       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|EnvelopeGenerator:EG|aridx[6]                           ; LCFF_X6_Y13_N27    ; 20      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; opll:U1|EnvelopeGenerator:EG|memin.phase[0]~0                   ; LCCOMB_X9_Y13_N4   ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Operator:OP|addr[6]~56                                  ; LCCOMB_X26_Y13_N20 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Operator:OP|faddr[0]~25                                 ; LCCOMB_X26_Y13_N8  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|Operator:OP|opout.value[0]~0                            ; LCCOMB_X26_Y13_N10 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|data_array~32    ; LCCOMB_X17_Y7_N24  ; 1       ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; opll:U1|OutputGenerator:OG|OutputMemory:Mmem|Equal0~1           ; LCCOMB_X18_Y9_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|OutputGenerator:OG|OutputMemory:Mmem|data_array~49      ; LCCOMB_X17_Y9_N24  ; 10      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; opll:U1|OutputGenerator:OG|OutputMemory:Mmem|data_array~51      ; LCCOMB_X18_Y9_N16  ; 4       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|OutputGenerator:OG|OutputMemory:Mmem|data_array~58      ; LCCOMB_X20_Y9_N26  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|OutputGenerator:OG|fb_wdata.value[0]~0                  ; LCCOMB_X17_Y7_N4   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|OutputGenerator:OG|li_addr.value[4]~0                   ; LCCOMB_X22_Y13_N0  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|phase_array~63        ; LCCOMB_X8_Y12_N16  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|PhaseGenerator:PG|process_0~5                           ; LCCOMB_X21_Y13_N6  ; 18      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; opll:U1|SlotCounter:S2|stage[0]                                 ; LCFF_X19_Y12_N5    ; 73      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|SlotCounter:S2|stage[1]                                 ; LCFF_X15_Y9_N25    ; 32      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; opll:U1|TemporalMixer:TM|Equal0~0                               ; LCCOMB_X17_Y7_N2   ; 19      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|oplldat[0]~24                                           ; LCCOMB_X13_Y8_N20  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; opll:U1|process_0~0                                             ; LCCOMB_X15_Y2_N18  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; pFlDat~20                                                       ; LCCOMB_X20_Y2_N2   ; 8       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; pIDEDat[15]~58                                                  ; LCCOMB_X20_Y7_N4   ; 8       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; pIDEDat[7]~10                                                   ; LCCOMB_X14_Y10_N28 ; 8       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; pSltClk                                                         ; PIN_27             ; 1591    ; Async. clear, Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pSltClk                                                         ; PIN_27             ; 78      ; Clock, Clock enable        ; no     ; --                   ; --               ; --                        ;
; pSltClk2                                                        ; PIN_130            ; 1       ; Clock                      ; no     ; --                   ; --               ; --                        ;
; pSltRst_n                                                       ; PIN_89             ; 993     ; Async. clear, Clock enable ; no     ; --                   ; --               ; --                        ;
; pSltSltslt_n~2                                                  ; LCCOMB_X17_Y1_N10  ; 1       ; Latch enable               ; no     ; --                   ; --               ; --                        ;
; pSltWr_n                                                        ; PIN_92             ; 53      ; Clock, Clock enable        ; no     ; --                   ; --               ; --                        ;
; process_13~0                                                    ; LCCOMB_X15_Y1_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; process_14~3                                                    ; LCCOMB_X20_Y7_N22  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; process_15~4                                                    ; LCCOMB_X20_Y3_N24  ; 8       ; Latch enable               ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; process_1~2                                                     ; LCCOMB_X14_Y1_N18  ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; process_4~26                                                    ; LCCOMB_X15_Y3_N30  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; process_4~27                                                    ; LCCOMB_X14_Y1_N10  ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; process_4~29                                                    ; LCCOMB_X24_Y2_N2   ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; process_4~30                                                    ; LCCOMB_X14_Y1_N14  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Equal14~0                                        ; LCCOMB_X27_Y13_N8  ; 14      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~1                                           ; LCCOMB_X21_Y3_N2   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~11                                          ; LCCOMB_X14_Y3_N14  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~13                                          ; LCCOMB_X21_Y3_N0   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~15                                          ; LCCOMB_X9_Y6_N18   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~17                                          ; LCCOMB_X9_Y6_N30   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~19                                          ; LCCOMB_X14_Y2_N24  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~21                                          ; LCCOMB_X14_Y2_N2   ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~23                                          ; LCCOMB_X21_Y6_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~25                                          ; LCCOMB_X21_Y6_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~27                                          ; LCCOMB_X21_Y1_N26  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~29                                          ; LCCOMB_X21_Y1_N14  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~3                                           ; LCCOMB_X21_Y3_N6   ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~31                                          ; LCCOMB_X21_Y3_N30  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~5                                           ; LCCOMB_X21_Y3_N10  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~7                                           ; LCCOMB_X21_Y3_N22  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|Mux4~9                                           ; LCCOMB_X21_Y3_N18  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|SccCntChA[8]~62                                  ; LCCOMB_X22_Y6_N30  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|SccCntChB[3]~62                                  ; LCCOMB_X8_Y6_N6    ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|SccCntChC[4]~62                                  ; LCCOMB_X25_Y3_N28  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|SccCntChD[8]~62                                  ; LCCOMB_X22_Y1_N30  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|SccCntChE[1]~62                                  ; LCCOMB_X21_Y2_N6   ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|SccMix~54                                        ; LCCOMB_X24_Y2_N26  ; 15      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|WaveWe                                           ; LCCOMB_X24_Y2_N16  ; 1       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|pSltDat[7]~42                                    ; LCCOMB_X19_Y2_N4   ; 8       ; Output enable              ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|process_2~0                                      ; LCCOMB_X21_Y6_N0   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|process_2~1                                      ; LCCOMB_X9_Y6_N8    ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|process_2~2                                      ; LCCOMB_X14_Y2_N8   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|process_2~3                                      ; LCCOMB_X21_Y1_N0   ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; scc_wave:SccCh|process_2~4                                      ; LCCOMB_X19_Y4_N26  ; 6       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
+-----------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                ;
+----------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                   ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; FDIV[7]                                ; LCFF_X20_Y7_N1    ; 33      ; Global Clock         ; GCLK6            ; --                        ;
; LRCKe                                  ; LCFF_X25_Y6_N1    ; 39      ; Global Clock         ; GCLK4            ; --                        ;
; MPLL1:U2|altpll:altpll_component|_clk0 ; PLL_2             ; 26      ; Global Clock         ; GCLK7            ; --                        ;
; Maddr[21]~344                          ; LCCOMB_X4_Y6_N0   ; 11      ; Global Clock         ; GCLK2            ; --                        ;
; pSltClk                                ; PIN_27            ; 1591    ; Global Clock         ; GCLK3            ; --                        ;
; process_15~4                           ; LCCOMB_X20_Y3_N24 ; 8       ; Global Clock         ; GCLK5            ; --                        ;
+----------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                      ;
+------------------------------------------------------------+---------+
; Name                                                       ; Fan-Out ;
+------------------------------------------------------------+---------+
; pSltRst_n                                                  ; 993     ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|voices~88           ; 104     ;
; B4AdrD[4]~4                                                ; 85      ;
; RloadEn~9                                                  ; 80      ;
; pSltClk                                                    ; 77      ;
; pSltAdr[3]                                                 ; 75      ;
; opll:U1|SlotCounter:S2|stage[0]                            ; 73      ;
; pSltDat[0]~7                                               ; 70      ;
; pSltAdr[0]                                                 ; 69      ;
; pSltDat[1]~6                                               ; 68      ;
; pSltDat[2]~5                                               ; 66      ;
; pSltDat[3]~4                                               ; 65      ;
; opll:U1|EnvelopeGenerator:EG|memin.phase[0]~0              ; 64      ;
; pSltAdr[1]                                                 ; 63      ;
; DecMDR~6                                                   ; 63      ;
; pSltAdr[2]                                                 ; 62      ;
; pSltAdr[4]                                                 ; 62      ;
; pSltDat[4]~3                                               ; 61      ;
; pSltDat[5]~2                                               ; 60      ;
; opll:U1|EnvelopeGenerator:EG|egstate[1]                    ; 58      ;
; pSltDat[6]~1                                               ; 54      ;
; pSltDat[7]~0                                               ; 53      ;
; pSltWr_n                                                   ; 53      ;
; opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|init_slot[4]     ; 53      ;
; opll:U1|EnvelopeGenerator:EG|EnvelopeMemory:EGMEM|Equal0~0 ; 52      ;
; CardMDR[0]                                                 ; 50      ;
; pSltAdr[15]                                                ; 49      ;
; opll:U1|SlotCounter:S0|slot[3]                             ; 47      ;
; opll:U1|Operator:OP|addr[5]                                ; 46      ;
; opll:U1|Operator:OP|addr[0]                                ; 46      ;
; opll:U1|SlotCounter:S0|slot[2]                             ; 45      ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|Equal0~1            ; 44      ;
; opll:U1|Operator:OP|addr[2]                                ; 44      ;
; pSltAdr[14]                                                ; 43      ;
; pSltAdr[5]                                                 ; 43      ;
; opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|Equal0~0    ; 43      ;
; DOut~504                                                   ; 42      ;
; opll:U1|Controller:CT|Mux196~0                             ; 41      ;
; opll:U1|Operator:OP|addr[1]                                ; 40      ;
; opll:U1|SlotCounter:S0|slot[1]                             ; 40      ;
; pSltRd_n                                                   ; 37      ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|voices~210          ; 36      ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|voices~176          ; 36      ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|voices~166          ; 36      ;
; opll:U1|Operator:OP|addr[4]                                ; 36      ;
; opll:U1|SlotCounter:S0|stage[1]                            ; 36      ;
; opll:U1|Controller:CT|user_voice_wdata.WF~5                ; 35      ;
; opll:U1|EnvelopeGenerator:EG|Add9~11                       ; 35      ;
; opll:U1|SlotCounter:S8|slot[0]                             ; 35      ;
; opll:U1|Operator:OP|addr[3]                                ; 33      ;
+------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+-------------+
; Name                                                                                                                                  ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                  ; Location    ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+-------------+
; opll:U1|Controller:CT|RegisterMemory:RMEM|altsyncram:rarray_rtl_6|altsyncram_5mi1:auto_generated|ALTSYNCRAM                           ; AUTO ; Simple Dual Port ; Single Clock ; 9            ; 22           ; 9            ; 22           ; yes                    ; no                      ; yes                    ; no                      ; 198  ; 9                           ; 22                          ; 9                           ; 22                          ; 198                 ; 1    ; None                 ; M4K_X11_Y11 ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|VoiceRom:ROM2413|altsyncram:Mux34_rtl_9|altsyncram_g0v:auto_generated|ALTSYNCRAM               ; AUTO ; ROM              ; Single Clock ; 64           ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 64                          ; 32                          ; --                          ; --                          ; 2048                ; 1    ; mcscc.mcscc1.rtl.mif ; M4K_X11_Y6  ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|altsyncram:voices_rtl_2|altsyncram_npi1:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 38           ; 36           ; 38           ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 1368 ; 38                          ; 36                          ; 38                          ; 36                          ; 1368                ; 1    ; None                 ; M4K_X11_Y7  ;
; opll:U1|Controller:CT|VoiceMemory:VMEM|altsyncram:voices_rtl_3|altsyncram_npi1:auto_generated|ALTSYNCRAM                              ; AUTO ; Simple Dual Port ; Single Clock ; 38           ; 36           ; 38           ; 36           ; yes                    ; no                      ; yes                    ; no                      ; 1368 ; 38                          ; 36                          ; 38                          ; 36                          ; 1368                ; 1    ; None                 ; M4K_X11_Y8  ;
; opll:U1|EnvelopeGenerator:EG|EnvelopeMemory:EGMEM|altsyncram:egdata_set_rtl_5|altsyncram_3mf1:auto_generated|ALTSYNCRAM               ; AUTO ; Simple Dual Port ; Dual Clocks  ; 18           ; 25           ; 18           ; 25           ; yes                    ; no                      ; yes                    ; no                      ; 450  ; 18                          ; 25                          ; 18                          ; 25                          ; 450                 ; 1    ; None                 ; M4K_X11_Y12 ;
; opll:U1|OutputGenerator:OG|FeedbackMemory:Fmem|altsyncram:data_array_rtl_4|altsyncram_lif1:auto_generated|ALTSYNCRAM                  ; AUTO ; Simple Dual Port ; Dual Clocks  ; 9            ; 10           ; 9            ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 90   ; 9                           ; 10                          ; 9                           ; 10                          ; 90                  ; 1    ; None                 ; M4K_X23_Y7  ;
; opll:U1|OutputGenerator:OG|LinearTable:Ltbl|altsyncram:Mux8_rtl_8|altsyncram_l0v:auto_generated|ALTSYNCRAM                            ; AUTO ; ROM              ; Single Clock ; 128          ; 9            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 1152 ; 128                         ; 9                           ; --                          ; --                          ; 1152                ; 1    ; mcscc.mcscc0.rtl.mif ; M4K_X23_Y8  ;
; opll:U1|OutputGenerator:OG|OutputMemory:Mmem|altsyncram:data_array_rtl_0|altsyncram_a8k1:auto_generated|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Single Clock ; 19           ; 10           ; 19           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 190  ; 19                          ; 10                          ; 19                          ; 10                          ; 190                 ; 1    ; None                 ; M4K_X11_Y10 ;
; opll:U1|OutputGenerator:OG|OutputMemory:Mmem|altsyncram:data_array_rtl_1|altsyncram_a8k1:auto_generated|ALTSYNCRAM                    ; AUTO ; Simple Dual Port ; Single Clock ; 19           ; 10           ; 19           ; 10           ; yes                    ; no                      ; yes                    ; no                      ; 190  ; 19                          ; 10                          ; 19                          ; 10                          ; 190                 ; 1    ; None                 ; M4K_X11_Y9  ;
; opll:U1|PhaseGenerator:PG|PhaseMemory:MEM|altsyncram:phase_array_rtl_7|altsyncram_o8k1:auto_generated|ALTSYNCRAM                      ; AUTO ; Simple Dual Port ; Single Clock ; 18           ; 18           ; 18           ; 18           ; yes                    ; no                      ; yes                    ; no                      ; 324  ; 18                          ; 18                          ; 18                          ; 18                          ; 324                 ; 1    ; None                 ; M4K_X23_Y12 ;
; scc_wave:SccCh|ram:WaveMem|lpm_ram_dq:lpm_ram_dq_component|altram:sram|altsyncram:ram_block|altsyncram_ok71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 8            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 2048 ; 256                         ; 8                           ; --                          ; --                          ; 2048                ; 1    ; None                 ; M4K_X23_Y2  ;
+---------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+----------------------+-------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 1           ; 2                   ; 26                ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 13                ;
; Embedded Multiplier Blocks            ; 1           ; --                  ; 13                ;
; Embedded Multiplier 9-bit elements    ; 1           ; 2                   ; 26                ;
; Signed Embedded Multipliers           ; 0           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 1           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                           ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X16_Y10_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    opll:U1|PhaseGenerator:PG|lpm_mult:Mult0|mult_8s01:auto_generated|mac_mult1 ;                           ; DSPMULT_X16_Y10_N0 ; Variable            ;                                ; yes                   ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 5,875 / 15,666 ( 38 % ) ;
; C16 interconnects          ; 72 / 812 ( 9 % )        ;
; C4 interconnects           ; 3,070 / 11,424 ( 27 % ) ;
; Direct links               ; 806 / 15,666 ( 5 % )    ;
; Global clocks              ; 6 / 8 ( 75 % )          ;
; Local interconnects        ; 1,887 / 4,608 ( 41 % )  ;
; R24 interconnects          ; 111 / 652 ( 17 % )      ;
; R4 interconnects           ; 4,403 / 13,328 ( 33 % ) ;
+----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.47) ; Number of LABs  (Total = 277) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 7                             ;
; 2                                           ; 1                             ;
; 3                                           ; 1                             ;
; 4                                           ; 2                             ;
; 5                                           ; 3                             ;
; 6                                           ; 5                             ;
; 7                                           ; 4                             ;
; 8                                           ; 5                             ;
; 9                                           ; 14                            ;
; 10                                          ; 12                            ;
; 11                                          ; 10                            ;
; 12                                          ; 8                             ;
; 13                                          ; 11                            ;
; 14                                          ; 29                            ;
; 15                                          ; 43                            ;
; 16                                          ; 122                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.09) ; Number of LABs  (Total = 277) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 143                           ;
; 1 Clock                            ; 218                           ;
; 1 Clock enable                     ; 110                           ;
; 1 Sync. clear                      ; 6                             ;
; 1 Sync. load                       ; 24                            ;
; 2 Clock enables                    ; 62                            ;
; 2 Clocks                           ; 15                            ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 18.99) ; Number of LABs  (Total = 277) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 2                             ;
; 2                                            ; 6                             ;
; 3                                            ; 0                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 0                             ;
; 7                                            ; 0                             ;
; 8                                            ; 0                             ;
; 9                                            ; 3                             ;
; 10                                           ; 6                             ;
; 11                                           ; 4                             ;
; 12                                           ; 6                             ;
; 13                                           ; 4                             ;
; 14                                           ; 7                             ;
; 15                                           ; 14                            ;
; 16                                           ; 33                            ;
; 17                                           ; 22                            ;
; 18                                           ; 22                            ;
; 19                                           ; 21                            ;
; 20                                           ; 22                            ;
; 21                                           ; 19                            ;
; 22                                           ; 9                             ;
; 23                                           ; 13                            ;
; 24                                           ; 14                            ;
; 25                                           ; 9                             ;
; 26                                           ; 4                             ;
; 27                                           ; 7                             ;
; 28                                           ; 15                            ;
; 29                                           ; 5                             ;
; 30                                           ; 2                             ;
; 31                                           ; 0                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.60) ; Number of LABs  (Total = 277) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 0                             ;
; 1                                               ; 12                            ;
; 2                                               ; 6                             ;
; 3                                               ; 15                            ;
; 4                                               ; 5                             ;
; 5                                               ; 11                            ;
; 6                                               ; 15                            ;
; 7                                               ; 24                            ;
; 8                                               ; 19                            ;
; 9                                               ; 17                            ;
; 10                                              ; 52                            ;
; 11                                              ; 18                            ;
; 12                                              ; 13                            ;
; 13                                              ; 20                            ;
; 14                                              ; 10                            ;
; 15                                              ; 9                             ;
; 16                                              ; 13                            ;
; 17                                              ; 4                             ;
; 18                                              ; 7                             ;
; 19                                              ; 3                             ;
; 20                                              ; 0                             ;
; 21                                              ; 4                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 18.35) ; Number of LABs  (Total = 277) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 3                             ;
; 3                                            ; 4                             ;
; 4                                            ; 3                             ;
; 5                                            ; 2                             ;
; 6                                            ; 5                             ;
; 7                                            ; 8                             ;
; 8                                            ; 6                             ;
; 9                                            ; 5                             ;
; 10                                           ; 8                             ;
; 11                                           ; 7                             ;
; 12                                           ; 8                             ;
; 13                                           ; 7                             ;
; 14                                           ; 14                            ;
; 15                                           ; 17                            ;
; 16                                           ; 14                            ;
; 17                                           ; 12                            ;
; 18                                           ; 19                            ;
; 19                                           ; 15                            ;
; 20                                           ; 11                            ;
; 21                                           ; 9                             ;
; 22                                           ; 16                            ;
; 23                                           ; 11                            ;
; 24                                           ; 9                             ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 9                             ;
; 28                                           ; 9                             ;
; 29                                           ; 11                            ;
; 30                                           ; 12                            ;
; 31                                           ; 9                             ;
+----------------------------------------------+-------------------------------+


+--------------------------------------------------------------------------------------+
; Fitter Device Options                                                                ;
+----------------------------------------------+---------------------------------------+
; Option                                       ; Setting                               ;
+----------------------------------------------+---------------------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                                   ;
; Enable device-wide reset (DEV_CLRn)          ; Off                                   ;
; Enable device-wide output enable (DEV_OE)    ; Off                                   ;
; Enable INIT_DONE output                      ; Off                                   ;
; Configuration scheme                         ; Active Serial                         ;
; Error detection CRC                          ; Off                                   ;
; nCEO                                         ; Unreserved                            ;
; ASDO,nCSO                                    ; As input tri-stated                   ;
; Reserve all unused pins                      ; As input tri-stated with weak pull-up ;
; Base pin-out file on sameframe device        ; Off                                   ;
+----------------------------------------------+---------------------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+---------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing                                                             ;
+-----------------+-------------------------------------------------------------+-------------------+
; Source Clock(s) ; Destination Clock(s)                                        ; Delay Added in ns ;
+-----------------+-------------------------------------------------------------+-------------------+
; pSltClk         ; I/O,pSltClk,pSltAdr[15],pSltAdr[14],pSltAdr[12],pSltAdr[13] ; 207.873           ;
; pSltClk         ; pSltClk,pSltAdr[15],pSltAdr[14],pSltAdr[12],pSltAdr[13]     ; 86.6484           ;
+-----------------+-------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------+
; Advanced Data - General    ;
+--------------------+-------+
; Name               ; Value ;
+--------------------+-------+
; Status Code        ; 0     ;
; Desired User Slack ; 0     ;
; Fit Attempts       ; 1     ;
+--------------------+-------+


+--------------------------------------------------------------------------------------------+
; Advanced Data - Placement Preparation                                                      ;
+------------------------------------------------------------------+-------------------------+
; Name                                                             ; Value                   ;
+------------------------------------------------------------------+-------------------------+
; Mid Wire Use - Fit Attempt 1                                     ; 43                      ;
; Mid Slack - Fit Attempt 1                                        ; 38300                   ;
; Internal Atom Count - Fit Attempt 1                              ; 5065                    ;
; LE/ALM Count - Fit Attempt 1                                     ; 3731                    ;
; LAB Count - Fit Attempt 1                                        ; 277                     ;
; Outputs per Lab - Fit Attempt 1                                  ; 9.751                   ;
; Inputs per LAB - Fit Attempt 1                                   ; 17.859                  ;
; Global Inputs per LAB - Fit Attempt 1                            ; 0.863                   ;
; LAB Constraint 'non-global clock + sync load' - Fit Attempt 1    ; 0:231;1:45;2:1          ;
; LAB Constraint 'non-global controls' - Fit Attempt 1             ; 0:47;1:52;2:87;3:83;4:8 ;
; LAB Constraint 'non-global + aclr' - Fit Attempt 1               ; 0:46;1:49;2:91;3:83;4:8 ;
; LAB Constraint 'global non-clock non-aclr' - Fit Attempt 1       ; 0:269;1:8               ;
; LAB Constraint 'global controls' - Fit Attempt 1                 ; 0:49;1:213;2:11;3:4     ;
; LAB Constraint 'deterministic LABSMUXA/LABXMUXB' - Fit Attempt 1 ; 0:48;1:103;2:120;3:6    ;
; LAB Constraint 'deterministic LABSMUXC/LABXMUXD' - Fit Attempt 1 ; 0:60;1:182;2:35         ;
; LAB Constraint 'clock / ce pair constraint' - Fit Attempt 1      ; 0:44;1:75;2:158         ;
; LAB Constraint 'aclr constraint' - Fit Attempt 1                 ; 0:44;1:183;2:50         ;
; LAB Constraint 'true sload_sclear pair' - Fit Attempt 1          ; 0:113;1:164             ;
; LAB Constraint 'constant sload_sclear pair' - Fit Attempt 1      ; 0:269;1:8               ;
; LAB Constraint 'has placement constraint' - Fit Attempt 1        ; 0:265;1:12              ;
; LAB Constraint 'group hierarchy constraint' - Fit Attempt 1      ; 0:1;1:176;2:83;3:15;4:2 ;
; LEs in Chains - Fit Attempt 1                                    ; 586                     ;
; LEs in Long Chains - Fit Attempt 1                               ; 120                     ;
; LABs with Chains - Fit Attempt 1                                 ; 63                      ;
; LABs with Multiple Chains - Fit Attempt 1                        ; 0                       ;
; Time - Fit Attempt 1                                             ; 3                       ;
; Time in tsm_tan.dll - Fit Attempt 1                              ; 0.109                   ;
+------------------------------------------------------------------+-------------------------+


+---------------------------------------------+
; Advanced Data - Placement                   ;
+-------------------------------------+-------+
; Name                                ; Value ;
+-------------------------------------+-------+
; Auto Fit Point 2 - Fit Attempt 1    ; f0    ;
; Auto Fit Point 2 - Fit Attempt 1    ; ff    ;
; Early Wire Use - Fit Attempt 1      ; 15    ;
; Early Slack - Fit Attempt 1         ; 33726 ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 26    ;
; Mid Slack - Fit Attempt 1           ; 33797 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 5 - Fit Attempt 1    ; ff    ;
; Mid Wire Use - Fit Attempt 1        ; 25    ;
; Mid Slack - Fit Attempt 1           ; 33797 ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Auto Fit Point 6 - Fit Attempt 1    ; ff    ;
; Late Wire Use - Fit Attempt 1       ; 27    ;
; Late Slack - Fit Attempt 1          ; 34577 ;
; Peak Regional Wire - Fit Attempt 1  ; 0.000 ;
; Auto Fit Point 7 - Fit Attempt 1    ; ff    ;
; Time - Fit Attempt 1                ; 2     ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 0.577 ;
+-------------------------------------+-------+


+---------------------------------------------------+
; Advanced Data - Routing                           ;
+-------------------------------------+-------------+
; Name                                ; Value       ;
+-------------------------------------+-------------+
; Early Slack - Fit Attempt 1         ; 40717       ;
; Early Wire Use - Fit Attempt 1      ; 30          ;
; Peak Regional Wire - Fit Attempt 1  ; 31          ;
; Mid Slack - Fit Attempt 1           ; 40391       ;
; Late Slack - Fit Attempt 1          ; -2147483648 ;
; Late Wire Use - Fit Attempt 1       ; 32          ;
; Time - Fit Attempt 1                ; 4           ;
; Time in tsm_tan.dll - Fit Attempt 1 ; 1.763       ;
+-------------------------------------+-------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 132 02/25/2009 SJ Full Version
    Info: Processing started: Fri Feb 10 21:46:51 2017
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off mcscc -c mcscc
Info: Selected device EP2C5Q208C8 for design "mcscc"
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Info: Implemented PLL "MPLL1:U2|altpll:altpll_component|pll" as Cyclone II PLL type
    Info: Implementing clock multiplication of 7, clock division of 31, and phase shift of 0 degrees (0 ps) for MPLL1:U2|altpll:altpll_component|_clk0 port
Info: Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info: Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info: Device EP2C5Q208I8 is compatible
    Info: Device EP2C8Q208C8 is compatible
    Info: Device EP2C8Q208I8 is compatible
Info: Fitter converted 2 user pins into dedicated programming pins
    Info: Pin ~ASDO~ is reserved at location 1
    Info: Pin ~nCSO~ is reserved at location 2
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: No exact pin location assignment(s) for 24 pins of 138 total pins
    Info: Pin mCLC not assigned to an exact location on the device
    Info: Pin pSltSndL not assigned to an exact location on the device
    Info: Pin pSltSndR not assigned to an exact location on the device
    Info: Pin pSltSound not assigned to an exact location on the device
    Info: Pin pFlDatH[0] not assigned to an exact location on the device
    Info: Pin pFlDatH[1] not assigned to an exact location on the device
    Info: Pin pFlDatH[2] not assigned to an exact location on the device
    Info: Pin pFlDatH[3] not assigned to an exact location on the device
    Info: Pin pFlDatH[4] not assigned to an exact location on the device
    Info: Pin pFlDatH[5] not assigned to an exact location on the device
    Info: Pin pFlDatH[6] not assigned to an exact location on the device
    Info: Pin pFlDatH[7] not assigned to an exact location on the device
    Info: Pin pFlBYTE_n not assigned to an exact location on the device
    Info: Pin wav[0] not assigned to an exact location on the device
    Info: Pin wav[1] not assigned to an exact location on the device
    Info: Pin wav[2] not assigned to an exact location on the device
    Info: Pin wav[3] not assigned to an exact location on the device
    Info: Pin wav[4] not assigned to an exact location on the device
    Info: Pin wav[5] not assigned to an exact location on the device
    Info: Pin wav[6] not assigned to an exact location on the device
    Info: Pin wav[7] not assigned to an exact location on the device
    Info: Pin wav[8] not assigned to an exact location on the device
    Info: Pin wav[9] not assigned to an exact location on the device
    Info: Pin iFsts not assigned to an exact location on the device
Info: Fitter is using the Classic Timing Analyzer
Info: Detected fmax, tsu, tco, and/or tpd requirements -- optimizing circuit to achieve only the specified requirements
Info: Automatically promoted node MPLL1:U2|altpll:altpll_component|_clk0 (placed in counter C0 of PLL_2)
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G7
Info: Automatically promoted node pSltClk (placed in PIN 27 (CLK2, LVDSCLK1p, Input))
    Info: Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node R1Mult[6]
        Info: Destination node R1Mult[3]
        Info: Destination node R1Mult[2]
        Info: Destination node R1Mult[1]
        Info: Destination node R1Mult[0]
        Info: Destination node B1AdrD[7]
        Info: Destination node B1AdrD[6]
        Info: Destination node B1AdrD[5]
        Info: Destination node B1AdrD[4]
        Info: Destination node R2Mult[6]
        Info: Non-global destination nodes limited to 10 nodes
Info: Automatically promoted node FDIV[7] 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
    Info: Following destination nodes may be non-global or may not use global or regional clocks
        Info: Destination node FDIV[7]~19
Info: Automatically promoted node Maddr[21]~344 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node process_15~4 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Automatically promoted node LRCKe 
    Info: Automatically promoted destinations to use location or clock signal Global Clock
Info: Starting register packing
Info: Finished register packing
    Extra Info: Packed 9 registers into blocks of type Embedded multiplier block
Info: Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info: Number of I/O pins in group: 24 (unused VREF, 3.3V VCCIO, 8 input, 15 output, 1 bidirectional)
        Info: I/O standards used: 3.3-V LVTTL.
Info: I/O bank details before I/O pin placement
    Info: Statistics of I/O banks
        Info: I/O bank number 1 does not use VREF pins and has 3.3V VCCIO pins. 13 total pin(s) used --  21 pins available
        Info: I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 34 total pin(s) used --  1 pins available
        Info: I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 33 total pin(s) used --  4 pins available
        Info: I/O bank number 4 does not use VREF pins and has 3.3V VCCIO pins. 36 total pin(s) used --  0 pins available
Warning: PLL "MPLL1:U2|altpll:altpll_component|pll" output port clk[0] feeds output pin "MCLK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning: PLL "MPLL1:U2|altpll:altpll_component|pll" output port clk[0] feeds output pin "mCLC" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Info: Fitter preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:03
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Fitter placement operations ending: elapsed time is 00:00:02
Info: Slack time is 40.842 ns between source register "ADACDiv[0]" and destination register "ABDAC[15]"
    Info: + Largest register to register requirement is 44.022 ns
    Info:   Shortest clock path from clock "MPLL1:U2|altpll:altpll_component|_clk0" to destination register is 2.338 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_2; Fanout = 1; CLK Node = 'MPLL1:U2|altpll:altpll_component|_clk0'
        Info: 2: + IC(0.840 ns) + CELL(0.000 ns) = 0.840 ns; Loc. = Unassigned; Fanout = 26; COMB Node = 'MPLL1:U2|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(0.832 ns) + CELL(0.666 ns) = 2.338 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'ABDAC[15]'
        Info: Total cell delay = 0.666 ns ( 28.49 % )
        Info: Total interconnect delay = 1.672 ns ( 71.51 % )
    Info:   Longest clock path from clock "MPLL1:U2|altpll:altpll_component|_clk0" to destination register is 2.338 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_2; Fanout = 1; CLK Node = 'MPLL1:U2|altpll:altpll_component|_clk0'
        Info: 2: + IC(0.840 ns) + CELL(0.000 ns) = 0.840 ns; Loc. = Unassigned; Fanout = 26; COMB Node = 'MPLL1:U2|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(0.832 ns) + CELL(0.666 ns) = 2.338 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'ABDAC[15]'
        Info: Total cell delay = 0.666 ns ( 28.49 % )
        Info: Total interconnect delay = 1.672 ns ( 71.51 % )
    Info:   Shortest clock path from clock "MPLL1:U2|altpll:altpll_component|_clk0" to source register is 2.338 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_2; Fanout = 1; CLK Node = 'MPLL1:U2|altpll:altpll_component|_clk0'
        Info: 2: + IC(0.840 ns) + CELL(0.000 ns) = 0.840 ns; Loc. = Unassigned; Fanout = 26; COMB Node = 'MPLL1:U2|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(0.832 ns) + CELL(0.666 ns) = 2.338 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'ADACDiv[0]'
        Info: Total cell delay = 0.666 ns ( 28.49 % )
        Info: Total interconnect delay = 1.672 ns ( 71.51 % )
    Info:   Longest clock path from clock "MPLL1:U2|altpll:altpll_component|_clk0" to source register is 2.338 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = PLL_2; Fanout = 1; CLK Node = 'MPLL1:U2|altpll:altpll_component|_clk0'
        Info: 2: + IC(0.840 ns) + CELL(0.000 ns) = 0.840 ns; Loc. = Unassigned; Fanout = 26; COMB Node = 'MPLL1:U2|altpll:altpll_component|_clk0~clkctrl'
        Info: 3: + IC(0.832 ns) + CELL(0.666 ns) = 2.338 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'ADACDiv[0]'
        Info: Total cell delay = 0.666 ns ( 28.49 % )
        Info: Total interconnect delay = 1.672 ns ( 71.51 % )
    Info:   Micro clock to output delay of source is 0.304 ns
    Info:   Micro setup delay of destination is -0.040 ns
    Info: - Longest register to register delay is 3.180 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = Unassigned; Fanout = 4; REG Node = 'ADACDiv[0]'
        Info: 2: + IC(0.511 ns) + CELL(0.370 ns) = 0.881 ns; Loc. = Unassigned; Fanout = 16; COMB Node = 'Equal196~0'
        Info: 3: + IC(1.444 ns) + CELL(0.855 ns) = 3.180 ns; Loc. = Unassigned; Fanout = 1; REG Node = 'ABDAC[15]'
        Info: Total cell delay = 1.225 ns ( 38.52 % )
        Info: Total interconnect delay = 1.955 ns ( 61.48 % )
Info: Estimated most critical path is register to register delay of 3.180 ns
    Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LAB_X24_Y8; Fanout = 4; REG Node = 'ADACDiv[0]'
    Info: 2: + IC(0.511 ns) + CELL(0.370 ns) = 0.881 ns; Loc. = LAB_X24_Y8; Fanout = 16; COMB Node = 'Equal196~0'
    Info: 3: + IC(1.444 ns) + CELL(0.855 ns) = 3.180 ns; Loc. = LAB_X26_Y7; Fanout = 1; REG Node = 'ABDAC[15]'
    Info: Total cell delay = 1.225 ns ( 38.52 % )
    Info: Total interconnect delay = 1.955 ns ( 61.48 % )
Info: Fitter routing operations beginning
Info: 2 (of 12479) connections in the design require a large routing delay to satisfy hold requirements. Refer to the Fitter report for a summary of the relevant clock transfers. Also, check the circuit's timing constraints and clocking methodology, especially multicycles and gated clocks.
Info: Average interconnect usage is 26% of the available device resources
    Info: Peak interconnect usage is 31% of the available device resources in the region that extends from location X0_Y0 to location X13_Y14
Info: Fitter routing operations ending: elapsed time is 00:00:04
Info: The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info: Optimizations that may affect the design's routability were skipped
    Info: Optimizations that may affect the design's timing were skipped
Info: Started post-fitting delay annotation
Warning: Found 95 output pins without output pin load capacitance assignment
    Info: Pin "mCLC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltBdir_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltRsv5" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltRsv16" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltSndL" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltSndR" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltSound" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlAdr[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlCS_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlOE_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlW_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlBYTE_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlRP_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlVpp" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pRAMCS_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEAdr[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEAdr[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEAdr[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDECS1_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDECS3_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDERD_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEWR_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pPIN180" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDE_Rst_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wav[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wav[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wav[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wav[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wav[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wav[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wav[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wav[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wav[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "wav[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "MCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "BICK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SDATA" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "CKS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IC_n" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltDat[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltDat[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltDat[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltDat[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltDat[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltDat[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltDat[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pSltDat[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlDat[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlDat[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlDat[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlDat[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlDat[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlDat[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlDat[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pFlDat[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "iFsts" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "pIDEDat[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Info: Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning: Following 17 pins have nothing, GND, or VCC driving datain port -- changes to this connectivity may change fitting results
    Info: Pin pSltRsv5 has VCC driving its datain port
    Info: Pin pSltRsv16 has VCC driving its datain port
    Info: Pin pSltSndL has GND driving its datain port
    Info: Pin pSltSndR has GND driving its datain port
    Info: Pin pSltSound has GND driving its datain port
    Info: Pin pPIN180 has VCC driving its datain port
    Info: Pin wav[0] has GND driving its datain port
    Info: Pin wav[1] has GND driving its datain port
    Info: Pin wav[2] has GND driving its datain port
    Info: Pin wav[3] has GND driving its datain port
    Info: Pin wav[4] has GND driving its datain port
    Info: Pin wav[5] has GND driving its datain port
    Info: Pin wav[6] has GND driving its datain port
    Info: Pin wav[7] has GND driving its datain port
    Info: Pin wav[8] has GND driving its datain port
    Info: Pin wav[9] has GND driving its datain port
    Info: Pin CKS has GND driving its datain port
Info: Following groups of pins have the same output enable
    Info: Following pins have the same output enable: scc_wave:SccCh|pSltDat[7]~42
        Info: Type bi-directional pin pSltDat[1] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pSltDat[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pSltDat[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pSltDat[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pSltDat[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pSltDat[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pSltDat[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pSltDat[2] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: pIDEDat[7]~10
        Info: Type bi-directional pin pIDEDat[0] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[7] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[6] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[5] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[4] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[3] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[2] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[1] uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: pFlDat~20
        Info: Type bi-directional pin pFlDat[0] uses the 3.3-V LVCMOS I/O standard
        Info: Type bi-directional pin pFlDat[7] uses the 3.3-V LVCMOS I/O standard
        Info: Type bi-directional pin pFlDat[6] uses the 3.3-V LVCMOS I/O standard
        Info: Type bi-directional pin pFlDat[5] uses the 3.3-V LVCMOS I/O standard
        Info: Type bi-directional pin pFlDat[4] uses the 3.3-V LVCMOS I/O standard
        Info: Type bi-directional pin pFlDat[3] uses the 3.3-V LVCMOS I/O standard
        Info: Type bi-directional pin pFlDat[2] uses the 3.3-V LVCMOS I/O standard
        Info: Type bi-directional pin pFlDat[1] uses the 3.3-V LVCMOS I/O standard
    Info: Following pins have the same output enable: iFsts~0
        Info: Type bi-directional pin iFsts uses the 3.3-V LVTTL I/O standard
    Info: Following pins have the same output enable: pIDEDat[15]~58
        Info: Type bi-directional pin pIDEDat[15] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[14] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[13] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[12] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[11] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[10] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[9] uses the 3.3-V LVTTL I/O standard
        Info: Type bi-directional pin pIDEDat[8] uses the 3.3-V LVTTL I/O standard
Info: Generated suppressed messages file K:/msx/ALTERA_S_MSX/aa/mcscc/mcscc.fit.smsg
Info: Quartus II Fitter was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 279 megabytes
    Info: Processing ended: Fri Feb 10 21:47:09 2017
    Info: Elapsed time: 00:00:18
    Info: Total CPU time (on all processors): 00:00:17


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in K:/msx/ALTERA_S_MSX/aa/mcscc/mcscc.fit.smsg.


