Simulator report for ctrl_unit_rv32i
Mon Nov 17 07:16:09 2025
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Simulator Summary
  3. Simulator Settings
  4. Simulation Waveforms
  5. Coverage Summary
  6. Complete 1/0-Value Coverage
  7. Missing 1-Value Coverage
  8. Missing 0-Value Coverage
  9. Simulator INI Usage
 10. Simulator Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------+
; Simulator Summary                          ;
+-----------------------------+--------------+
; Type                        ; Value        ;
+-----------------------------+--------------+
; Simulation Start Time       ; 0 ps         ;
; Simulation End Time         ; 1.0 us       ;
; Simulation Netlist Size     ; 280 nodes    ;
; Simulation Coverage         ;       0.00 % ;
; Total Number of Transitions ; 0            ;
; Simulation Breakpoints      ; 0            ;
; Family                      ; Stratix II   ;
+-----------------------------+--------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Simulator Settings                                                                                                               ;
+--------------------------------------------------------------------------------------------+---------------------+---------------+
; Option                                                                                     ; Setting             ; Default Value ;
+--------------------------------------------------------------------------------------------+---------------------+---------------+
; Simulation mode                                                                            ; Functional          ; Timing        ;
; Start time                                                                                 ; 0 ns                ; 0 ns          ;
; Simulation results format                                                                  ; CVWF                ;               ;
; Vector input source                                                                        ; ctrl_unit_rv32i.vwf ;               ;
; Add pins automatically to simulation output waveforms                                      ; On                  ; On            ;
; Check outputs                                                                              ; Off                 ; Off           ;
; Report simulation coverage                                                                 ; On                  ; On            ;
; Display complete 1/0 value coverage report                                                 ; On                  ; On            ;
; Display missing 1-value coverage report                                                    ; On                  ; On            ;
; Display missing 0-value coverage report                                                    ; On                  ; On            ;
; Detect setup and hold time violations                                                      ; Off                 ; Off           ;
; Detect glitches                                                                            ; Off                 ; Off           ;
; Disable timing delays in Timing Simulation                                                 ; Off                 ; Off           ;
; Generate Signal Activity File                                                              ; Off                 ; Off           ;
; Generate VCD File for PowerPlay Power Analyzer                                             ; Off                 ; Off           ;
; Group bus channels in simulation results                                                   ; Off                 ; Off           ;
; Preserve fewer signal transitions to reduce memory requirements                            ; On                  ; On            ;
; Trigger vector comparison with the specified mode                                          ; INPUT_EDGE          ; INPUT_EDGE    ;
; Disable setup and hold time violations detection in input registers of bi-directional pins ; Off                 ; Off           ;
; Overwrite Waveform Inputs With Simulation Outputs                                          ; On                  ;               ;
; Perform Glitch Filtering in Timing Simulation                                              ; Auto                ; Auto          ;
+--------------------------------------------------------------------------------------------+---------------------+---------------+


+----------------------+
; Simulation Waveforms ;
+----------------------+
Waveform report data cannot be output to ASCII.
Please use Quartus II to view the waveform report data.


+--------------------------------------------------------------------+
; Coverage Summary                                                   ;
+-----------------------------------------------------+--------------+
; Type                                                ; Value        ;
+-----------------------------------------------------+--------------+
; Total coverage as a percentage                      ;       0.00 % ;
; Total nodes checked                                 ; 280          ;
; Total output ports checked                          ; 280          ;
; Total output ports with complete 1/0-value coverage ; 0            ;
; Total output ports with no 1/0-value coverage       ; 280          ;
; Total output ports with no 1-value coverage         ; 280          ;
; Total output ports with no 0-value coverage         ; 280          ;
+-----------------------------------------------------+--------------+


The following table displays output ports that toggle between 1 and 0 during simulation.
+-------------------------------------------------+
; Complete 1/0-Value Coverage                     ;
+-----------+------------------+------------------+
; Node Name ; Output Port Name ; Output Port Type ;
+-----------+------------------+------------------+


The following table displays output ports that do not toggle to 1 during simulation.
+------------------------------------------------------------------------------------------+
; Missing 1-Value Coverage                                                                 ;
+-----------------------------------+-----------------------------------+------------------+
; Node Name                         ; Output Port Name                  ; Output Port Type ;
+-----------------------------------+-----------------------------------+------------------+
; |ctrl_unit_rv32i|WideOr0          ; |ctrl_unit_rv32i|WideOr0          ; out0             ;
; |ctrl_unit_rv32i|WideOr1          ; |ctrl_unit_rv32i|WideOr1          ; out0             ;
; |ctrl_unit_rv32i|cu_shiftype~0    ; |ctrl_unit_rv32i|cu_shiftype~0    ; out              ;
; |ctrl_unit_rv32i|cu_adtype~0      ; |ctrl_unit_rv32i|cu_adtype~0      ; out              ;
; |ctrl_unit_rv32i|WideOr2          ; |ctrl_unit_rv32i|WideOr2          ; out0             ;
; |ctrl_unit_rv32i|cu_branchtype~0  ; |ctrl_unit_rv32i|cu_branchtype~0  ; out0             ;
; |ctrl_unit_rv32i|cu_branchtype~1  ; |ctrl_unit_rv32i|cu_branchtype~1  ; out0             ;
; |ctrl_unit_rv32i|WideOr3          ; |ctrl_unit_rv32i|WideOr3          ; out0             ;
; |ctrl_unit_rv32i|WideOr4          ; |ctrl_unit_rv32i|WideOr4          ; out0             ;
; |ctrl_unit_rv32i|WideOr5          ; |ctrl_unit_rv32i|WideOr5          ; out0             ;
; |ctrl_unit_rv32i|WideOr6          ; |ctrl_unit_rv32i|WideOr6          ; out0             ;
; |ctrl_unit_rv32i|WideOr7          ; |ctrl_unit_rv32i|WideOr7          ; out0             ;
; |ctrl_unit_rv32i|WideOr8          ; |ctrl_unit_rv32i|WideOr8          ; out0             ;
; |ctrl_unit_rv32i|cu_rdtype~0      ; |ctrl_unit_rv32i|cu_rdtype~0      ; out0             ;
; |ctrl_unit_rv32i|WideOr9          ; |ctrl_unit_rv32i|WideOr9          ; out0             ;
; |ctrl_unit_rv32i|WideOr10         ; |ctrl_unit_rv32i|WideOr10         ; out0             ;
; |ctrl_unit_rv32i|cu_branchtype~2  ; |ctrl_unit_rv32i|cu_branchtype~2  ; out              ;
; |ctrl_unit_rv32i|cu_branchtype~3  ; |ctrl_unit_rv32i|cu_branchtype~3  ; out              ;
; |ctrl_unit_rv32i|cu_branchtype~4  ; |ctrl_unit_rv32i|cu_branchtype~4  ; out              ;
; |ctrl_unit_rv32i|WideOr11         ; |ctrl_unit_rv32i|WideOr11         ; out0             ;
; |ctrl_unit_rv32i|cu_adtype~1      ; |ctrl_unit_rv32i|cu_adtype~1      ; out              ;
; |ctrl_unit_rv32i|cu_storetype~0   ; |ctrl_unit_rv32i|cu_storetype~0   ; out              ;
; |ctrl_unit_rv32i|cu_storetype~1   ; |ctrl_unit_rv32i|cu_storetype~1   ; out              ;
; |ctrl_unit_rv32i|cu_loadtype~0    ; |ctrl_unit_rv32i|cu_loadtype~0    ; out              ;
; |ctrl_unit_rv32i|cu_loadtype~1    ; |ctrl_unit_rv32i|cu_loadtype~1    ; out              ;
; |ctrl_unit_rv32i|cu_loadtype~2    ; |ctrl_unit_rv32i|cu_loadtype~2    ; out              ;
; |ctrl_unit_rv32i|opcode[0]        ; |ctrl_unit_rv32i|opcode[0]        ; out              ;
; |ctrl_unit_rv32i|opcode[1]        ; |ctrl_unit_rv32i|opcode[1]        ; out              ;
; |ctrl_unit_rv32i|opcode[2]        ; |ctrl_unit_rv32i|opcode[2]        ; out              ;
; |ctrl_unit_rv32i|opcode[3]        ; |ctrl_unit_rv32i|opcode[3]        ; out              ;
; |ctrl_unit_rv32i|opcode[4]        ; |ctrl_unit_rv32i|opcode[4]        ; out              ;
; |ctrl_unit_rv32i|opcode[5]        ; |ctrl_unit_rv32i|opcode[5]        ; out              ;
; |ctrl_unit_rv32i|opcode[6]        ; |ctrl_unit_rv32i|opcode[6]        ; out              ;
; |ctrl_unit_rv32i|funct3[0]        ; |ctrl_unit_rv32i|funct3[0]        ; out              ;
; |ctrl_unit_rv32i|funct3[1]        ; |ctrl_unit_rv32i|funct3[1]        ; out              ;
; |ctrl_unit_rv32i|funct3[2]        ; |ctrl_unit_rv32i|funct3[2]        ; out              ;
; |ctrl_unit_rv32i|funct7[0]        ; |ctrl_unit_rv32i|funct7[0]        ; out              ;
; |ctrl_unit_rv32i|funct7[1]        ; |ctrl_unit_rv32i|funct7[1]        ; out              ;
; |ctrl_unit_rv32i|funct7[2]        ; |ctrl_unit_rv32i|funct7[2]        ; out              ;
; |ctrl_unit_rv32i|funct7[3]        ; |ctrl_unit_rv32i|funct7[3]        ; out              ;
; |ctrl_unit_rv32i|funct7[4]        ; |ctrl_unit_rv32i|funct7[4]        ; out              ;
; |ctrl_unit_rv32i|funct7[5]        ; |ctrl_unit_rv32i|funct7[5]        ; out              ;
; |ctrl_unit_rv32i|funct7[6]        ; |ctrl_unit_rv32i|funct7[6]        ; out              ;
; |ctrl_unit_rv32i|cu_ALU1src       ; |ctrl_unit_rv32i|cu_ALU1src       ; pin_out          ;
; |ctrl_unit_rv32i|cu_ALU2src       ; |ctrl_unit_rv32i|cu_ALU2src       ; pin_out          ;
; |ctrl_unit_rv32i|cu_immtype[0]    ; |ctrl_unit_rv32i|cu_immtype[0]    ; pin_out          ;
; |ctrl_unit_rv32i|cu_immtype[1]    ; |ctrl_unit_rv32i|cu_immtype[1]    ; pin_out          ;
; |ctrl_unit_rv32i|cu_immtype[2]    ; |ctrl_unit_rv32i|cu_immtype[2]    ; pin_out          ;
; |ctrl_unit_rv32i|cu_ALUtype[0]    ; |ctrl_unit_rv32i|cu_ALUtype[0]    ; pin_out          ;
; |ctrl_unit_rv32i|cu_ALUtype[1]    ; |ctrl_unit_rv32i|cu_ALUtype[1]    ; pin_out          ;
; |ctrl_unit_rv32i|cu_adtype        ; |ctrl_unit_rv32i|cu_adtype        ; pin_out          ;
; |ctrl_unit_rv32i|cu_gatype[0]     ; |ctrl_unit_rv32i|cu_gatype[0]     ; pin_out          ;
; |ctrl_unit_rv32i|cu_gatype[1]     ; |ctrl_unit_rv32i|cu_gatype[1]     ; pin_out          ;
; |ctrl_unit_rv32i|cu_shiftype[0]   ; |ctrl_unit_rv32i|cu_shiftype[0]   ; pin_out          ;
; |ctrl_unit_rv32i|cu_shiftype[1]   ; |ctrl_unit_rv32i|cu_shiftype[1]   ; pin_out          ;
; |ctrl_unit_rv32i|cu_sltype        ; |ctrl_unit_rv32i|cu_sltype        ; pin_out          ;
; |ctrl_unit_rv32i|cu_rdtype[0]     ; |ctrl_unit_rv32i|cu_rdtype[0]     ; pin_out          ;
; |ctrl_unit_rv32i|cu_rdtype[1]     ; |ctrl_unit_rv32i|cu_rdtype[1]     ; pin_out          ;
; |ctrl_unit_rv32i|cu_rdwrite       ; |ctrl_unit_rv32i|cu_rdwrite       ; pin_out          ;
; |ctrl_unit_rv32i|cu_loadtype[0]   ; |ctrl_unit_rv32i|cu_loadtype[0]   ; pin_out          ;
; |ctrl_unit_rv32i|cu_loadtype[1]   ; |ctrl_unit_rv32i|cu_loadtype[1]   ; pin_out          ;
; |ctrl_unit_rv32i|cu_loadtype[2]   ; |ctrl_unit_rv32i|cu_loadtype[2]   ; pin_out          ;
; |ctrl_unit_rv32i|cu_store         ; |ctrl_unit_rv32i|cu_store         ; pin_out          ;
; |ctrl_unit_rv32i|cu_storetype[0]  ; |ctrl_unit_rv32i|cu_storetype[0]  ; pin_out          ;
; |ctrl_unit_rv32i|cu_storetype[1]  ; |ctrl_unit_rv32i|cu_storetype[1]  ; pin_out          ;
; |ctrl_unit_rv32i|cu_branch        ; |ctrl_unit_rv32i|cu_branch        ; pin_out          ;
; |ctrl_unit_rv32i|cu_branchtype[0] ; |ctrl_unit_rv32i|cu_branchtype[0] ; pin_out          ;
; |ctrl_unit_rv32i|cu_branchtype[1] ; |ctrl_unit_rv32i|cu_branchtype[1] ; pin_out          ;
; |ctrl_unit_rv32i|cu_branchtype[2] ; |ctrl_unit_rv32i|cu_branchtype[2] ; pin_out          ;
; |ctrl_unit_rv32i|cu_PCtype        ; |ctrl_unit_rv32i|cu_PCtype        ; pin_out          ;
; |ctrl_unit_rv32i|Selector0~0      ; |ctrl_unit_rv32i|Selector0~0      ; out0             ;
; |ctrl_unit_rv32i|Selector1~0      ; |ctrl_unit_rv32i|Selector1~0      ; out0             ;
; |ctrl_unit_rv32i|Selector2~0      ; |ctrl_unit_rv32i|Selector2~0      ; out0             ;
; |ctrl_unit_rv32i|Selector3~0      ; |ctrl_unit_rv32i|Selector3~0      ; out0             ;
; |ctrl_unit_rv32i|Selector4~0      ; |ctrl_unit_rv32i|Selector4~0      ; out0             ;
; |ctrl_unit_rv32i|Selector5~0      ; |ctrl_unit_rv32i|Selector5~0      ; out0             ;
; |ctrl_unit_rv32i|Selector6~0      ; |ctrl_unit_rv32i|Selector6~0      ; out0             ;
; |ctrl_unit_rv32i|Decoder0~0       ; |ctrl_unit_rv32i|Decoder0~0       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~1       ; |ctrl_unit_rv32i|Decoder0~1       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~2       ; |ctrl_unit_rv32i|Decoder0~2       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~3       ; |ctrl_unit_rv32i|Decoder0~3       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~4       ; |ctrl_unit_rv32i|Decoder0~4       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~5       ; |ctrl_unit_rv32i|Decoder0~5       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~6       ; |ctrl_unit_rv32i|Decoder0~6       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~7       ; |ctrl_unit_rv32i|Decoder0~7       ; out0             ;
; |ctrl_unit_rv32i|Decoder1~0       ; |ctrl_unit_rv32i|Decoder1~0       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~0       ; |ctrl_unit_rv32i|Decoder2~0       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~1       ; |ctrl_unit_rv32i|Decoder2~1       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~2       ; |ctrl_unit_rv32i|Decoder2~2       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~3       ; |ctrl_unit_rv32i|Decoder2~3       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~4       ; |ctrl_unit_rv32i|Decoder2~4       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~5       ; |ctrl_unit_rv32i|Decoder2~5       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~6       ; |ctrl_unit_rv32i|Decoder2~6       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~7       ; |ctrl_unit_rv32i|Decoder2~7       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~8       ; |ctrl_unit_rv32i|Decoder2~8       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~9       ; |ctrl_unit_rv32i|Decoder2~9       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~10      ; |ctrl_unit_rv32i|Decoder2~10      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~11      ; |ctrl_unit_rv32i|Decoder2~11      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~12      ; |ctrl_unit_rv32i|Decoder2~12      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~13      ; |ctrl_unit_rv32i|Decoder2~13      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~14      ; |ctrl_unit_rv32i|Decoder2~14      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~15      ; |ctrl_unit_rv32i|Decoder2~15      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~16      ; |ctrl_unit_rv32i|Decoder2~16      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~17      ; |ctrl_unit_rv32i|Decoder2~17      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~18      ; |ctrl_unit_rv32i|Decoder2~18      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~19      ; |ctrl_unit_rv32i|Decoder2~19      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~20      ; |ctrl_unit_rv32i|Decoder2~20      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~21      ; |ctrl_unit_rv32i|Decoder2~21      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~22      ; |ctrl_unit_rv32i|Decoder2~22      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~23      ; |ctrl_unit_rv32i|Decoder2~23      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~24      ; |ctrl_unit_rv32i|Decoder2~24      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~25      ; |ctrl_unit_rv32i|Decoder2~25      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~26      ; |ctrl_unit_rv32i|Decoder2~26      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~27      ; |ctrl_unit_rv32i|Decoder2~27      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~28      ; |ctrl_unit_rv32i|Decoder2~28      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~29      ; |ctrl_unit_rv32i|Decoder2~29      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~30      ; |ctrl_unit_rv32i|Decoder2~30      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~31      ; |ctrl_unit_rv32i|Decoder2~31      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~32      ; |ctrl_unit_rv32i|Decoder2~32      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~33      ; |ctrl_unit_rv32i|Decoder2~33      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~34      ; |ctrl_unit_rv32i|Decoder2~34      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~35      ; |ctrl_unit_rv32i|Decoder2~35      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~36      ; |ctrl_unit_rv32i|Decoder2~36      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~37      ; |ctrl_unit_rv32i|Decoder2~37      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~38      ; |ctrl_unit_rv32i|Decoder2~38      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~39      ; |ctrl_unit_rv32i|Decoder2~39      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~40      ; |ctrl_unit_rv32i|Decoder2~40      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~41      ; |ctrl_unit_rv32i|Decoder2~41      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~42      ; |ctrl_unit_rv32i|Decoder2~42      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~43      ; |ctrl_unit_rv32i|Decoder2~43      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~44      ; |ctrl_unit_rv32i|Decoder2~44      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~45      ; |ctrl_unit_rv32i|Decoder2~45      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~46      ; |ctrl_unit_rv32i|Decoder2~46      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~47      ; |ctrl_unit_rv32i|Decoder2~47      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~48      ; |ctrl_unit_rv32i|Decoder2~48      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~49      ; |ctrl_unit_rv32i|Decoder2~49      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~50      ; |ctrl_unit_rv32i|Decoder2~50      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~51      ; |ctrl_unit_rv32i|Decoder2~51      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~52      ; |ctrl_unit_rv32i|Decoder2~52      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~53      ; |ctrl_unit_rv32i|Decoder2~53      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~54      ; |ctrl_unit_rv32i|Decoder2~54      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~55      ; |ctrl_unit_rv32i|Decoder2~55      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~56      ; |ctrl_unit_rv32i|Decoder2~56      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~57      ; |ctrl_unit_rv32i|Decoder2~57      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~58      ; |ctrl_unit_rv32i|Decoder2~58      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~59      ; |ctrl_unit_rv32i|Decoder2~59      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~60      ; |ctrl_unit_rv32i|Decoder2~60      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~61      ; |ctrl_unit_rv32i|Decoder2~61      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~62      ; |ctrl_unit_rv32i|Decoder2~62      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~63      ; |ctrl_unit_rv32i|Decoder2~63      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~64      ; |ctrl_unit_rv32i|Decoder2~64      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~65      ; |ctrl_unit_rv32i|Decoder2~65      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~66      ; |ctrl_unit_rv32i|Decoder2~66      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~67      ; |ctrl_unit_rv32i|Decoder2~67      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~68      ; |ctrl_unit_rv32i|Decoder2~68      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~69      ; |ctrl_unit_rv32i|Decoder2~69      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~70      ; |ctrl_unit_rv32i|Decoder2~70      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~71      ; |ctrl_unit_rv32i|Decoder2~71      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~72      ; |ctrl_unit_rv32i|Decoder2~72      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~73      ; |ctrl_unit_rv32i|Decoder2~73      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~74      ; |ctrl_unit_rv32i|Decoder2~74      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~75      ; |ctrl_unit_rv32i|Decoder2~75      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~76      ; |ctrl_unit_rv32i|Decoder2~76      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~77      ; |ctrl_unit_rv32i|Decoder2~77      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~78      ; |ctrl_unit_rv32i|Decoder2~78      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~79      ; |ctrl_unit_rv32i|Decoder2~79      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~80      ; |ctrl_unit_rv32i|Decoder2~80      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~81      ; |ctrl_unit_rv32i|Decoder2~81      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~82      ; |ctrl_unit_rv32i|Decoder2~82      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~83      ; |ctrl_unit_rv32i|Decoder2~83      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~84      ; |ctrl_unit_rv32i|Decoder2~84      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~85      ; |ctrl_unit_rv32i|Decoder2~85      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~86      ; |ctrl_unit_rv32i|Decoder2~86      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~87      ; |ctrl_unit_rv32i|Decoder2~87      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~88      ; |ctrl_unit_rv32i|Decoder2~88      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~89      ; |ctrl_unit_rv32i|Decoder2~89      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~90      ; |ctrl_unit_rv32i|Decoder2~90      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~91      ; |ctrl_unit_rv32i|Decoder2~91      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~92      ; |ctrl_unit_rv32i|Decoder2~92      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~93      ; |ctrl_unit_rv32i|Decoder2~93      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~94      ; |ctrl_unit_rv32i|Decoder2~94      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~95      ; |ctrl_unit_rv32i|Decoder2~95      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~96      ; |ctrl_unit_rv32i|Decoder2~96      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~97      ; |ctrl_unit_rv32i|Decoder2~97      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~98      ; |ctrl_unit_rv32i|Decoder2~98      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~99      ; |ctrl_unit_rv32i|Decoder2~99      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~100     ; |ctrl_unit_rv32i|Decoder2~100     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~101     ; |ctrl_unit_rv32i|Decoder2~101     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~102     ; |ctrl_unit_rv32i|Decoder2~102     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~103     ; |ctrl_unit_rv32i|Decoder2~103     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~104     ; |ctrl_unit_rv32i|Decoder2~104     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~105     ; |ctrl_unit_rv32i|Decoder2~105     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~106     ; |ctrl_unit_rv32i|Decoder2~106     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~107     ; |ctrl_unit_rv32i|Decoder2~107     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~108     ; |ctrl_unit_rv32i|Decoder2~108     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~109     ; |ctrl_unit_rv32i|Decoder2~109     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~110     ; |ctrl_unit_rv32i|Decoder2~110     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~111     ; |ctrl_unit_rv32i|Decoder2~111     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~112     ; |ctrl_unit_rv32i|Decoder2~112     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~113     ; |ctrl_unit_rv32i|Decoder2~113     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~114     ; |ctrl_unit_rv32i|Decoder2~114     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~115     ; |ctrl_unit_rv32i|Decoder2~115     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~116     ; |ctrl_unit_rv32i|Decoder2~116     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~117     ; |ctrl_unit_rv32i|Decoder2~117     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~118     ; |ctrl_unit_rv32i|Decoder2~118     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~119     ; |ctrl_unit_rv32i|Decoder2~119     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~120     ; |ctrl_unit_rv32i|Decoder2~120     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~121     ; |ctrl_unit_rv32i|Decoder2~121     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~122     ; |ctrl_unit_rv32i|Decoder2~122     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~123     ; |ctrl_unit_rv32i|Decoder2~123     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~124     ; |ctrl_unit_rv32i|Decoder2~124     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~125     ; |ctrl_unit_rv32i|Decoder2~125     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~126     ; |ctrl_unit_rv32i|Decoder2~126     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~127     ; |ctrl_unit_rv32i|Decoder2~127     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~128     ; |ctrl_unit_rv32i|Decoder2~128     ; out              ;
; |ctrl_unit_rv32i|Decoder2~129     ; |ctrl_unit_rv32i|Decoder2~129     ; out              ;
; |ctrl_unit_rv32i|Decoder2~130     ; |ctrl_unit_rv32i|Decoder2~130     ; out              ;
; |ctrl_unit_rv32i|Decoder2~131     ; |ctrl_unit_rv32i|Decoder2~131     ; out              ;
; |ctrl_unit_rv32i|Decoder2~132     ; |ctrl_unit_rv32i|Decoder2~132     ; out              ;
; |ctrl_unit_rv32i|Decoder2~133     ; |ctrl_unit_rv32i|Decoder2~133     ; out              ;
; |ctrl_unit_rv32i|Decoder2~134     ; |ctrl_unit_rv32i|Decoder2~134     ; out              ;
; |ctrl_unit_rv32i|Decoder2~135     ; |ctrl_unit_rv32i|Decoder2~135     ; out              ;
; |ctrl_unit_rv32i|Decoder2~136     ; |ctrl_unit_rv32i|Decoder2~136     ; out              ;
; |ctrl_unit_rv32i|Decoder2~137     ; |ctrl_unit_rv32i|Decoder2~137     ; out              ;
; |ctrl_unit_rv32i|Decoder2~138     ; |ctrl_unit_rv32i|Decoder2~138     ; out              ;
; |ctrl_unit_rv32i|Decoder2~139     ; |ctrl_unit_rv32i|Decoder2~139     ; out              ;
; |ctrl_unit_rv32i|Decoder2~140     ; |ctrl_unit_rv32i|Decoder2~140     ; out              ;
; |ctrl_unit_rv32i|Decoder2~141     ; |ctrl_unit_rv32i|Decoder2~141     ; out              ;
; |ctrl_unit_rv32i|Decoder2~142     ; |ctrl_unit_rv32i|Decoder2~142     ; out              ;
; |ctrl_unit_rv32i|Decoder2~143     ; |ctrl_unit_rv32i|Decoder2~143     ; out              ;
; |ctrl_unit_rv32i|Decoder2~144     ; |ctrl_unit_rv32i|Decoder2~144     ; out              ;
; |ctrl_unit_rv32i|Decoder2~145     ; |ctrl_unit_rv32i|Decoder2~145     ; out              ;
; |ctrl_unit_rv32i|Decoder2~146     ; |ctrl_unit_rv32i|Decoder2~146     ; out              ;
; |ctrl_unit_rv32i|Decoder2~147     ; |ctrl_unit_rv32i|Decoder2~147     ; out              ;
; |ctrl_unit_rv32i|Decoder2~148     ; |ctrl_unit_rv32i|Decoder2~148     ; out              ;
; |ctrl_unit_rv32i|Decoder2~149     ; |ctrl_unit_rv32i|Decoder2~149     ; out              ;
; |ctrl_unit_rv32i|Decoder2~150     ; |ctrl_unit_rv32i|Decoder2~150     ; out              ;
; |ctrl_unit_rv32i|Decoder2~151     ; |ctrl_unit_rv32i|Decoder2~151     ; out              ;
; |ctrl_unit_rv32i|Decoder2~152     ; |ctrl_unit_rv32i|Decoder2~152     ; out              ;
; |ctrl_unit_rv32i|Decoder2~153     ; |ctrl_unit_rv32i|Decoder2~153     ; out              ;
; |ctrl_unit_rv32i|Decoder2~154     ; |ctrl_unit_rv32i|Decoder2~154     ; out              ;
; |ctrl_unit_rv32i|Decoder2~155     ; |ctrl_unit_rv32i|Decoder2~155     ; out              ;
; |ctrl_unit_rv32i|Decoder2~156     ; |ctrl_unit_rv32i|Decoder2~156     ; out              ;
; |ctrl_unit_rv32i|Decoder2~157     ; |ctrl_unit_rv32i|Decoder2~157     ; out              ;
; |ctrl_unit_rv32i|Decoder2~158     ; |ctrl_unit_rv32i|Decoder2~158     ; out              ;
; |ctrl_unit_rv32i|Decoder2~159     ; |ctrl_unit_rv32i|Decoder2~159     ; out              ;
; |ctrl_unit_rv32i|Decoder2~160     ; |ctrl_unit_rv32i|Decoder2~160     ; out              ;
; |ctrl_unit_rv32i|Decoder2~161     ; |ctrl_unit_rv32i|Decoder2~161     ; out              ;
; |ctrl_unit_rv32i|Decoder2~162     ; |ctrl_unit_rv32i|Decoder2~162     ; out              ;
; |ctrl_unit_rv32i|Decoder2~163     ; |ctrl_unit_rv32i|Decoder2~163     ; out              ;
; |ctrl_unit_rv32i|Decoder2~164     ; |ctrl_unit_rv32i|Decoder2~164     ; out              ;
; |ctrl_unit_rv32i|Decoder2~165     ; |ctrl_unit_rv32i|Decoder2~165     ; out              ;
; |ctrl_unit_rv32i|Decoder2~166     ; |ctrl_unit_rv32i|Decoder2~166     ; out              ;
; |ctrl_unit_rv32i|Decoder2~167     ; |ctrl_unit_rv32i|Decoder2~167     ; out              ;
; |ctrl_unit_rv32i|Decoder2~168     ; |ctrl_unit_rv32i|Decoder2~168     ; out              ;
; |ctrl_unit_rv32i|Decoder2~169     ; |ctrl_unit_rv32i|Decoder2~169     ; out              ;
; |ctrl_unit_rv32i|Decoder2~170     ; |ctrl_unit_rv32i|Decoder2~170     ; out              ;
; |ctrl_unit_rv32i|Decoder2~171     ; |ctrl_unit_rv32i|Decoder2~171     ; out              ;
; |ctrl_unit_rv32i|Decoder2~172     ; |ctrl_unit_rv32i|Decoder2~172     ; out              ;
; |ctrl_unit_rv32i|Decoder2~173     ; |ctrl_unit_rv32i|Decoder2~173     ; out              ;
; |ctrl_unit_rv32i|Decoder2~174     ; |ctrl_unit_rv32i|Decoder2~174     ; out              ;
; |ctrl_unit_rv32i|Decoder2~175     ; |ctrl_unit_rv32i|Decoder2~175     ; out              ;
; |ctrl_unit_rv32i|Decoder2~176     ; |ctrl_unit_rv32i|Decoder2~176     ; out              ;
; |ctrl_unit_rv32i|Decoder2~177     ; |ctrl_unit_rv32i|Decoder2~177     ; out              ;
; |ctrl_unit_rv32i|Decoder2~178     ; |ctrl_unit_rv32i|Decoder2~178     ; out              ;
; |ctrl_unit_rv32i|Decoder2~179     ; |ctrl_unit_rv32i|Decoder2~179     ; out              ;
; |ctrl_unit_rv32i|Decoder2~180     ; |ctrl_unit_rv32i|Decoder2~180     ; out              ;
; |ctrl_unit_rv32i|Decoder2~181     ; |ctrl_unit_rv32i|Decoder2~181     ; out              ;
; |ctrl_unit_rv32i|Decoder2~182     ; |ctrl_unit_rv32i|Decoder2~182     ; out              ;
; |ctrl_unit_rv32i|Decoder2~183     ; |ctrl_unit_rv32i|Decoder2~183     ; out              ;
; |ctrl_unit_rv32i|Decoder2~184     ; |ctrl_unit_rv32i|Decoder2~184     ; out              ;
; |ctrl_unit_rv32i|Decoder2~185     ; |ctrl_unit_rv32i|Decoder2~185     ; out              ;
; |ctrl_unit_rv32i|Decoder2~186     ; |ctrl_unit_rv32i|Decoder2~186     ; out              ;
; |ctrl_unit_rv32i|Decoder2~187     ; |ctrl_unit_rv32i|Decoder2~187     ; out              ;
; |ctrl_unit_rv32i|Decoder2~188     ; |ctrl_unit_rv32i|Decoder2~188     ; out              ;
; |ctrl_unit_rv32i|Decoder2~189     ; |ctrl_unit_rv32i|Decoder2~189     ; out              ;
; |ctrl_unit_rv32i|Decoder2~190     ; |ctrl_unit_rv32i|Decoder2~190     ; out              ;
; |ctrl_unit_rv32i|Decoder2~191     ; |ctrl_unit_rv32i|Decoder2~191     ; out              ;
; |ctrl_unit_rv32i|Equal0~0         ; |ctrl_unit_rv32i|Equal0~0         ; out0             ;
; |ctrl_unit_rv32i|Equal1~0         ; |ctrl_unit_rv32i|Equal1~0         ; out0             ;
+-----------------------------------+-----------------------------------+------------------+


The following table displays output ports that do not toggle to 0 during simulation.
+------------------------------------------------------------------------------------------+
; Missing 0-Value Coverage                                                                 ;
+-----------------------------------+-----------------------------------+------------------+
; Node Name                         ; Output Port Name                  ; Output Port Type ;
+-----------------------------------+-----------------------------------+------------------+
; |ctrl_unit_rv32i|WideOr0          ; |ctrl_unit_rv32i|WideOr0          ; out0             ;
; |ctrl_unit_rv32i|WideOr1          ; |ctrl_unit_rv32i|WideOr1          ; out0             ;
; |ctrl_unit_rv32i|cu_shiftype~0    ; |ctrl_unit_rv32i|cu_shiftype~0    ; out              ;
; |ctrl_unit_rv32i|cu_adtype~0      ; |ctrl_unit_rv32i|cu_adtype~0      ; out              ;
; |ctrl_unit_rv32i|WideOr2          ; |ctrl_unit_rv32i|WideOr2          ; out0             ;
; |ctrl_unit_rv32i|cu_branchtype~0  ; |ctrl_unit_rv32i|cu_branchtype~0  ; out0             ;
; |ctrl_unit_rv32i|cu_branchtype~1  ; |ctrl_unit_rv32i|cu_branchtype~1  ; out0             ;
; |ctrl_unit_rv32i|WideOr3          ; |ctrl_unit_rv32i|WideOr3          ; out0             ;
; |ctrl_unit_rv32i|WideOr4          ; |ctrl_unit_rv32i|WideOr4          ; out0             ;
; |ctrl_unit_rv32i|WideOr5          ; |ctrl_unit_rv32i|WideOr5          ; out0             ;
; |ctrl_unit_rv32i|WideOr6          ; |ctrl_unit_rv32i|WideOr6          ; out0             ;
; |ctrl_unit_rv32i|WideOr7          ; |ctrl_unit_rv32i|WideOr7          ; out0             ;
; |ctrl_unit_rv32i|WideOr8          ; |ctrl_unit_rv32i|WideOr8          ; out0             ;
; |ctrl_unit_rv32i|cu_rdtype~0      ; |ctrl_unit_rv32i|cu_rdtype~0      ; out0             ;
; |ctrl_unit_rv32i|WideOr9          ; |ctrl_unit_rv32i|WideOr9          ; out0             ;
; |ctrl_unit_rv32i|WideOr10         ; |ctrl_unit_rv32i|WideOr10         ; out0             ;
; |ctrl_unit_rv32i|cu_branchtype~2  ; |ctrl_unit_rv32i|cu_branchtype~2  ; out              ;
; |ctrl_unit_rv32i|cu_branchtype~3  ; |ctrl_unit_rv32i|cu_branchtype~3  ; out              ;
; |ctrl_unit_rv32i|cu_branchtype~4  ; |ctrl_unit_rv32i|cu_branchtype~4  ; out              ;
; |ctrl_unit_rv32i|WideOr11         ; |ctrl_unit_rv32i|WideOr11         ; out0             ;
; |ctrl_unit_rv32i|cu_adtype~1      ; |ctrl_unit_rv32i|cu_adtype~1      ; out              ;
; |ctrl_unit_rv32i|cu_storetype~0   ; |ctrl_unit_rv32i|cu_storetype~0   ; out              ;
; |ctrl_unit_rv32i|cu_storetype~1   ; |ctrl_unit_rv32i|cu_storetype~1   ; out              ;
; |ctrl_unit_rv32i|cu_loadtype~0    ; |ctrl_unit_rv32i|cu_loadtype~0    ; out              ;
; |ctrl_unit_rv32i|cu_loadtype~1    ; |ctrl_unit_rv32i|cu_loadtype~1    ; out              ;
; |ctrl_unit_rv32i|cu_loadtype~2    ; |ctrl_unit_rv32i|cu_loadtype~2    ; out              ;
; |ctrl_unit_rv32i|opcode[0]        ; |ctrl_unit_rv32i|opcode[0]        ; out              ;
; |ctrl_unit_rv32i|opcode[1]        ; |ctrl_unit_rv32i|opcode[1]        ; out              ;
; |ctrl_unit_rv32i|opcode[2]        ; |ctrl_unit_rv32i|opcode[2]        ; out              ;
; |ctrl_unit_rv32i|opcode[3]        ; |ctrl_unit_rv32i|opcode[3]        ; out              ;
; |ctrl_unit_rv32i|opcode[4]        ; |ctrl_unit_rv32i|opcode[4]        ; out              ;
; |ctrl_unit_rv32i|opcode[5]        ; |ctrl_unit_rv32i|opcode[5]        ; out              ;
; |ctrl_unit_rv32i|opcode[6]        ; |ctrl_unit_rv32i|opcode[6]        ; out              ;
; |ctrl_unit_rv32i|funct3[0]        ; |ctrl_unit_rv32i|funct3[0]        ; out              ;
; |ctrl_unit_rv32i|funct3[1]        ; |ctrl_unit_rv32i|funct3[1]        ; out              ;
; |ctrl_unit_rv32i|funct3[2]        ; |ctrl_unit_rv32i|funct3[2]        ; out              ;
; |ctrl_unit_rv32i|funct7[0]        ; |ctrl_unit_rv32i|funct7[0]        ; out              ;
; |ctrl_unit_rv32i|funct7[1]        ; |ctrl_unit_rv32i|funct7[1]        ; out              ;
; |ctrl_unit_rv32i|funct7[2]        ; |ctrl_unit_rv32i|funct7[2]        ; out              ;
; |ctrl_unit_rv32i|funct7[3]        ; |ctrl_unit_rv32i|funct7[3]        ; out              ;
; |ctrl_unit_rv32i|funct7[4]        ; |ctrl_unit_rv32i|funct7[4]        ; out              ;
; |ctrl_unit_rv32i|funct7[5]        ; |ctrl_unit_rv32i|funct7[5]        ; out              ;
; |ctrl_unit_rv32i|funct7[6]        ; |ctrl_unit_rv32i|funct7[6]        ; out              ;
; |ctrl_unit_rv32i|cu_ALU1src       ; |ctrl_unit_rv32i|cu_ALU1src       ; pin_out          ;
; |ctrl_unit_rv32i|cu_ALU2src       ; |ctrl_unit_rv32i|cu_ALU2src       ; pin_out          ;
; |ctrl_unit_rv32i|cu_immtype[0]    ; |ctrl_unit_rv32i|cu_immtype[0]    ; pin_out          ;
; |ctrl_unit_rv32i|cu_immtype[1]    ; |ctrl_unit_rv32i|cu_immtype[1]    ; pin_out          ;
; |ctrl_unit_rv32i|cu_immtype[2]    ; |ctrl_unit_rv32i|cu_immtype[2]    ; pin_out          ;
; |ctrl_unit_rv32i|cu_ALUtype[0]    ; |ctrl_unit_rv32i|cu_ALUtype[0]    ; pin_out          ;
; |ctrl_unit_rv32i|cu_ALUtype[1]    ; |ctrl_unit_rv32i|cu_ALUtype[1]    ; pin_out          ;
; |ctrl_unit_rv32i|cu_adtype        ; |ctrl_unit_rv32i|cu_adtype        ; pin_out          ;
; |ctrl_unit_rv32i|cu_gatype[0]     ; |ctrl_unit_rv32i|cu_gatype[0]     ; pin_out          ;
; |ctrl_unit_rv32i|cu_gatype[1]     ; |ctrl_unit_rv32i|cu_gatype[1]     ; pin_out          ;
; |ctrl_unit_rv32i|cu_shiftype[0]   ; |ctrl_unit_rv32i|cu_shiftype[0]   ; pin_out          ;
; |ctrl_unit_rv32i|cu_shiftype[1]   ; |ctrl_unit_rv32i|cu_shiftype[1]   ; pin_out          ;
; |ctrl_unit_rv32i|cu_sltype        ; |ctrl_unit_rv32i|cu_sltype        ; pin_out          ;
; |ctrl_unit_rv32i|cu_rdtype[0]     ; |ctrl_unit_rv32i|cu_rdtype[0]     ; pin_out          ;
; |ctrl_unit_rv32i|cu_rdtype[1]     ; |ctrl_unit_rv32i|cu_rdtype[1]     ; pin_out          ;
; |ctrl_unit_rv32i|cu_rdwrite       ; |ctrl_unit_rv32i|cu_rdwrite       ; pin_out          ;
; |ctrl_unit_rv32i|cu_loadtype[0]   ; |ctrl_unit_rv32i|cu_loadtype[0]   ; pin_out          ;
; |ctrl_unit_rv32i|cu_loadtype[1]   ; |ctrl_unit_rv32i|cu_loadtype[1]   ; pin_out          ;
; |ctrl_unit_rv32i|cu_loadtype[2]   ; |ctrl_unit_rv32i|cu_loadtype[2]   ; pin_out          ;
; |ctrl_unit_rv32i|cu_store         ; |ctrl_unit_rv32i|cu_store         ; pin_out          ;
; |ctrl_unit_rv32i|cu_storetype[0]  ; |ctrl_unit_rv32i|cu_storetype[0]  ; pin_out          ;
; |ctrl_unit_rv32i|cu_storetype[1]  ; |ctrl_unit_rv32i|cu_storetype[1]  ; pin_out          ;
; |ctrl_unit_rv32i|cu_branch        ; |ctrl_unit_rv32i|cu_branch        ; pin_out          ;
; |ctrl_unit_rv32i|cu_branchtype[0] ; |ctrl_unit_rv32i|cu_branchtype[0] ; pin_out          ;
; |ctrl_unit_rv32i|cu_branchtype[1] ; |ctrl_unit_rv32i|cu_branchtype[1] ; pin_out          ;
; |ctrl_unit_rv32i|cu_branchtype[2] ; |ctrl_unit_rv32i|cu_branchtype[2] ; pin_out          ;
; |ctrl_unit_rv32i|cu_PCtype        ; |ctrl_unit_rv32i|cu_PCtype        ; pin_out          ;
; |ctrl_unit_rv32i|Selector0~0      ; |ctrl_unit_rv32i|Selector0~0      ; out0             ;
; |ctrl_unit_rv32i|Selector1~0      ; |ctrl_unit_rv32i|Selector1~0      ; out0             ;
; |ctrl_unit_rv32i|Selector2~0      ; |ctrl_unit_rv32i|Selector2~0      ; out0             ;
; |ctrl_unit_rv32i|Selector3~0      ; |ctrl_unit_rv32i|Selector3~0      ; out0             ;
; |ctrl_unit_rv32i|Selector4~0      ; |ctrl_unit_rv32i|Selector4~0      ; out0             ;
; |ctrl_unit_rv32i|Selector5~0      ; |ctrl_unit_rv32i|Selector5~0      ; out0             ;
; |ctrl_unit_rv32i|Selector6~0      ; |ctrl_unit_rv32i|Selector6~0      ; out0             ;
; |ctrl_unit_rv32i|Decoder0~0       ; |ctrl_unit_rv32i|Decoder0~0       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~1       ; |ctrl_unit_rv32i|Decoder0~1       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~2       ; |ctrl_unit_rv32i|Decoder0~2       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~3       ; |ctrl_unit_rv32i|Decoder0~3       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~4       ; |ctrl_unit_rv32i|Decoder0~4       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~5       ; |ctrl_unit_rv32i|Decoder0~5       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~6       ; |ctrl_unit_rv32i|Decoder0~6       ; out0             ;
; |ctrl_unit_rv32i|Decoder0~7       ; |ctrl_unit_rv32i|Decoder0~7       ; out0             ;
; |ctrl_unit_rv32i|Decoder1~0       ; |ctrl_unit_rv32i|Decoder1~0       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~0       ; |ctrl_unit_rv32i|Decoder2~0       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~1       ; |ctrl_unit_rv32i|Decoder2~1       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~2       ; |ctrl_unit_rv32i|Decoder2~2       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~3       ; |ctrl_unit_rv32i|Decoder2~3       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~4       ; |ctrl_unit_rv32i|Decoder2~4       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~5       ; |ctrl_unit_rv32i|Decoder2~5       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~6       ; |ctrl_unit_rv32i|Decoder2~6       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~7       ; |ctrl_unit_rv32i|Decoder2~7       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~8       ; |ctrl_unit_rv32i|Decoder2~8       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~9       ; |ctrl_unit_rv32i|Decoder2~9       ; out0             ;
; |ctrl_unit_rv32i|Decoder2~10      ; |ctrl_unit_rv32i|Decoder2~10      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~11      ; |ctrl_unit_rv32i|Decoder2~11      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~12      ; |ctrl_unit_rv32i|Decoder2~12      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~13      ; |ctrl_unit_rv32i|Decoder2~13      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~14      ; |ctrl_unit_rv32i|Decoder2~14      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~15      ; |ctrl_unit_rv32i|Decoder2~15      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~16      ; |ctrl_unit_rv32i|Decoder2~16      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~17      ; |ctrl_unit_rv32i|Decoder2~17      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~18      ; |ctrl_unit_rv32i|Decoder2~18      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~19      ; |ctrl_unit_rv32i|Decoder2~19      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~20      ; |ctrl_unit_rv32i|Decoder2~20      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~21      ; |ctrl_unit_rv32i|Decoder2~21      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~22      ; |ctrl_unit_rv32i|Decoder2~22      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~23      ; |ctrl_unit_rv32i|Decoder2~23      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~24      ; |ctrl_unit_rv32i|Decoder2~24      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~25      ; |ctrl_unit_rv32i|Decoder2~25      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~26      ; |ctrl_unit_rv32i|Decoder2~26      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~27      ; |ctrl_unit_rv32i|Decoder2~27      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~28      ; |ctrl_unit_rv32i|Decoder2~28      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~29      ; |ctrl_unit_rv32i|Decoder2~29      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~30      ; |ctrl_unit_rv32i|Decoder2~30      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~31      ; |ctrl_unit_rv32i|Decoder2~31      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~32      ; |ctrl_unit_rv32i|Decoder2~32      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~33      ; |ctrl_unit_rv32i|Decoder2~33      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~34      ; |ctrl_unit_rv32i|Decoder2~34      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~35      ; |ctrl_unit_rv32i|Decoder2~35      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~36      ; |ctrl_unit_rv32i|Decoder2~36      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~37      ; |ctrl_unit_rv32i|Decoder2~37      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~38      ; |ctrl_unit_rv32i|Decoder2~38      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~39      ; |ctrl_unit_rv32i|Decoder2~39      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~40      ; |ctrl_unit_rv32i|Decoder2~40      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~41      ; |ctrl_unit_rv32i|Decoder2~41      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~42      ; |ctrl_unit_rv32i|Decoder2~42      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~43      ; |ctrl_unit_rv32i|Decoder2~43      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~44      ; |ctrl_unit_rv32i|Decoder2~44      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~45      ; |ctrl_unit_rv32i|Decoder2~45      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~46      ; |ctrl_unit_rv32i|Decoder2~46      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~47      ; |ctrl_unit_rv32i|Decoder2~47      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~48      ; |ctrl_unit_rv32i|Decoder2~48      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~49      ; |ctrl_unit_rv32i|Decoder2~49      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~50      ; |ctrl_unit_rv32i|Decoder2~50      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~51      ; |ctrl_unit_rv32i|Decoder2~51      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~52      ; |ctrl_unit_rv32i|Decoder2~52      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~53      ; |ctrl_unit_rv32i|Decoder2~53      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~54      ; |ctrl_unit_rv32i|Decoder2~54      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~55      ; |ctrl_unit_rv32i|Decoder2~55      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~56      ; |ctrl_unit_rv32i|Decoder2~56      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~57      ; |ctrl_unit_rv32i|Decoder2~57      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~58      ; |ctrl_unit_rv32i|Decoder2~58      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~59      ; |ctrl_unit_rv32i|Decoder2~59      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~60      ; |ctrl_unit_rv32i|Decoder2~60      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~61      ; |ctrl_unit_rv32i|Decoder2~61      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~62      ; |ctrl_unit_rv32i|Decoder2~62      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~63      ; |ctrl_unit_rv32i|Decoder2~63      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~64      ; |ctrl_unit_rv32i|Decoder2~64      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~65      ; |ctrl_unit_rv32i|Decoder2~65      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~66      ; |ctrl_unit_rv32i|Decoder2~66      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~67      ; |ctrl_unit_rv32i|Decoder2~67      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~68      ; |ctrl_unit_rv32i|Decoder2~68      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~69      ; |ctrl_unit_rv32i|Decoder2~69      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~70      ; |ctrl_unit_rv32i|Decoder2~70      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~71      ; |ctrl_unit_rv32i|Decoder2~71      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~72      ; |ctrl_unit_rv32i|Decoder2~72      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~73      ; |ctrl_unit_rv32i|Decoder2~73      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~74      ; |ctrl_unit_rv32i|Decoder2~74      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~75      ; |ctrl_unit_rv32i|Decoder2~75      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~76      ; |ctrl_unit_rv32i|Decoder2~76      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~77      ; |ctrl_unit_rv32i|Decoder2~77      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~78      ; |ctrl_unit_rv32i|Decoder2~78      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~79      ; |ctrl_unit_rv32i|Decoder2~79      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~80      ; |ctrl_unit_rv32i|Decoder2~80      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~81      ; |ctrl_unit_rv32i|Decoder2~81      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~82      ; |ctrl_unit_rv32i|Decoder2~82      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~83      ; |ctrl_unit_rv32i|Decoder2~83      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~84      ; |ctrl_unit_rv32i|Decoder2~84      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~85      ; |ctrl_unit_rv32i|Decoder2~85      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~86      ; |ctrl_unit_rv32i|Decoder2~86      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~87      ; |ctrl_unit_rv32i|Decoder2~87      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~88      ; |ctrl_unit_rv32i|Decoder2~88      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~89      ; |ctrl_unit_rv32i|Decoder2~89      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~90      ; |ctrl_unit_rv32i|Decoder2~90      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~91      ; |ctrl_unit_rv32i|Decoder2~91      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~92      ; |ctrl_unit_rv32i|Decoder2~92      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~93      ; |ctrl_unit_rv32i|Decoder2~93      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~94      ; |ctrl_unit_rv32i|Decoder2~94      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~95      ; |ctrl_unit_rv32i|Decoder2~95      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~96      ; |ctrl_unit_rv32i|Decoder2~96      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~97      ; |ctrl_unit_rv32i|Decoder2~97      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~98      ; |ctrl_unit_rv32i|Decoder2~98      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~99      ; |ctrl_unit_rv32i|Decoder2~99      ; out0             ;
; |ctrl_unit_rv32i|Decoder2~100     ; |ctrl_unit_rv32i|Decoder2~100     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~101     ; |ctrl_unit_rv32i|Decoder2~101     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~102     ; |ctrl_unit_rv32i|Decoder2~102     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~103     ; |ctrl_unit_rv32i|Decoder2~103     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~104     ; |ctrl_unit_rv32i|Decoder2~104     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~105     ; |ctrl_unit_rv32i|Decoder2~105     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~106     ; |ctrl_unit_rv32i|Decoder2~106     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~107     ; |ctrl_unit_rv32i|Decoder2~107     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~108     ; |ctrl_unit_rv32i|Decoder2~108     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~109     ; |ctrl_unit_rv32i|Decoder2~109     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~110     ; |ctrl_unit_rv32i|Decoder2~110     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~111     ; |ctrl_unit_rv32i|Decoder2~111     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~112     ; |ctrl_unit_rv32i|Decoder2~112     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~113     ; |ctrl_unit_rv32i|Decoder2~113     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~114     ; |ctrl_unit_rv32i|Decoder2~114     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~115     ; |ctrl_unit_rv32i|Decoder2~115     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~116     ; |ctrl_unit_rv32i|Decoder2~116     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~117     ; |ctrl_unit_rv32i|Decoder2~117     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~118     ; |ctrl_unit_rv32i|Decoder2~118     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~119     ; |ctrl_unit_rv32i|Decoder2~119     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~120     ; |ctrl_unit_rv32i|Decoder2~120     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~121     ; |ctrl_unit_rv32i|Decoder2~121     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~122     ; |ctrl_unit_rv32i|Decoder2~122     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~123     ; |ctrl_unit_rv32i|Decoder2~123     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~124     ; |ctrl_unit_rv32i|Decoder2~124     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~125     ; |ctrl_unit_rv32i|Decoder2~125     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~126     ; |ctrl_unit_rv32i|Decoder2~126     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~127     ; |ctrl_unit_rv32i|Decoder2~127     ; out0             ;
; |ctrl_unit_rv32i|Decoder2~128     ; |ctrl_unit_rv32i|Decoder2~128     ; out              ;
; |ctrl_unit_rv32i|Decoder2~129     ; |ctrl_unit_rv32i|Decoder2~129     ; out              ;
; |ctrl_unit_rv32i|Decoder2~130     ; |ctrl_unit_rv32i|Decoder2~130     ; out              ;
; |ctrl_unit_rv32i|Decoder2~131     ; |ctrl_unit_rv32i|Decoder2~131     ; out              ;
; |ctrl_unit_rv32i|Decoder2~132     ; |ctrl_unit_rv32i|Decoder2~132     ; out              ;
; |ctrl_unit_rv32i|Decoder2~133     ; |ctrl_unit_rv32i|Decoder2~133     ; out              ;
; |ctrl_unit_rv32i|Decoder2~134     ; |ctrl_unit_rv32i|Decoder2~134     ; out              ;
; |ctrl_unit_rv32i|Decoder2~135     ; |ctrl_unit_rv32i|Decoder2~135     ; out              ;
; |ctrl_unit_rv32i|Decoder2~136     ; |ctrl_unit_rv32i|Decoder2~136     ; out              ;
; |ctrl_unit_rv32i|Decoder2~137     ; |ctrl_unit_rv32i|Decoder2~137     ; out              ;
; |ctrl_unit_rv32i|Decoder2~138     ; |ctrl_unit_rv32i|Decoder2~138     ; out              ;
; |ctrl_unit_rv32i|Decoder2~139     ; |ctrl_unit_rv32i|Decoder2~139     ; out              ;
; |ctrl_unit_rv32i|Decoder2~140     ; |ctrl_unit_rv32i|Decoder2~140     ; out              ;
; |ctrl_unit_rv32i|Decoder2~141     ; |ctrl_unit_rv32i|Decoder2~141     ; out              ;
; |ctrl_unit_rv32i|Decoder2~142     ; |ctrl_unit_rv32i|Decoder2~142     ; out              ;
; |ctrl_unit_rv32i|Decoder2~143     ; |ctrl_unit_rv32i|Decoder2~143     ; out              ;
; |ctrl_unit_rv32i|Decoder2~144     ; |ctrl_unit_rv32i|Decoder2~144     ; out              ;
; |ctrl_unit_rv32i|Decoder2~145     ; |ctrl_unit_rv32i|Decoder2~145     ; out              ;
; |ctrl_unit_rv32i|Decoder2~146     ; |ctrl_unit_rv32i|Decoder2~146     ; out              ;
; |ctrl_unit_rv32i|Decoder2~147     ; |ctrl_unit_rv32i|Decoder2~147     ; out              ;
; |ctrl_unit_rv32i|Decoder2~148     ; |ctrl_unit_rv32i|Decoder2~148     ; out              ;
; |ctrl_unit_rv32i|Decoder2~149     ; |ctrl_unit_rv32i|Decoder2~149     ; out              ;
; |ctrl_unit_rv32i|Decoder2~150     ; |ctrl_unit_rv32i|Decoder2~150     ; out              ;
; |ctrl_unit_rv32i|Decoder2~151     ; |ctrl_unit_rv32i|Decoder2~151     ; out              ;
; |ctrl_unit_rv32i|Decoder2~152     ; |ctrl_unit_rv32i|Decoder2~152     ; out              ;
; |ctrl_unit_rv32i|Decoder2~153     ; |ctrl_unit_rv32i|Decoder2~153     ; out              ;
; |ctrl_unit_rv32i|Decoder2~154     ; |ctrl_unit_rv32i|Decoder2~154     ; out              ;
; |ctrl_unit_rv32i|Decoder2~155     ; |ctrl_unit_rv32i|Decoder2~155     ; out              ;
; |ctrl_unit_rv32i|Decoder2~156     ; |ctrl_unit_rv32i|Decoder2~156     ; out              ;
; |ctrl_unit_rv32i|Decoder2~157     ; |ctrl_unit_rv32i|Decoder2~157     ; out              ;
; |ctrl_unit_rv32i|Decoder2~158     ; |ctrl_unit_rv32i|Decoder2~158     ; out              ;
; |ctrl_unit_rv32i|Decoder2~159     ; |ctrl_unit_rv32i|Decoder2~159     ; out              ;
; |ctrl_unit_rv32i|Decoder2~160     ; |ctrl_unit_rv32i|Decoder2~160     ; out              ;
; |ctrl_unit_rv32i|Decoder2~161     ; |ctrl_unit_rv32i|Decoder2~161     ; out              ;
; |ctrl_unit_rv32i|Decoder2~162     ; |ctrl_unit_rv32i|Decoder2~162     ; out              ;
; |ctrl_unit_rv32i|Decoder2~163     ; |ctrl_unit_rv32i|Decoder2~163     ; out              ;
; |ctrl_unit_rv32i|Decoder2~164     ; |ctrl_unit_rv32i|Decoder2~164     ; out              ;
; |ctrl_unit_rv32i|Decoder2~165     ; |ctrl_unit_rv32i|Decoder2~165     ; out              ;
; |ctrl_unit_rv32i|Decoder2~166     ; |ctrl_unit_rv32i|Decoder2~166     ; out              ;
; |ctrl_unit_rv32i|Decoder2~167     ; |ctrl_unit_rv32i|Decoder2~167     ; out              ;
; |ctrl_unit_rv32i|Decoder2~168     ; |ctrl_unit_rv32i|Decoder2~168     ; out              ;
; |ctrl_unit_rv32i|Decoder2~169     ; |ctrl_unit_rv32i|Decoder2~169     ; out              ;
; |ctrl_unit_rv32i|Decoder2~170     ; |ctrl_unit_rv32i|Decoder2~170     ; out              ;
; |ctrl_unit_rv32i|Decoder2~171     ; |ctrl_unit_rv32i|Decoder2~171     ; out              ;
; |ctrl_unit_rv32i|Decoder2~172     ; |ctrl_unit_rv32i|Decoder2~172     ; out              ;
; |ctrl_unit_rv32i|Decoder2~173     ; |ctrl_unit_rv32i|Decoder2~173     ; out              ;
; |ctrl_unit_rv32i|Decoder2~174     ; |ctrl_unit_rv32i|Decoder2~174     ; out              ;
; |ctrl_unit_rv32i|Decoder2~175     ; |ctrl_unit_rv32i|Decoder2~175     ; out              ;
; |ctrl_unit_rv32i|Decoder2~176     ; |ctrl_unit_rv32i|Decoder2~176     ; out              ;
; |ctrl_unit_rv32i|Decoder2~177     ; |ctrl_unit_rv32i|Decoder2~177     ; out              ;
; |ctrl_unit_rv32i|Decoder2~178     ; |ctrl_unit_rv32i|Decoder2~178     ; out              ;
; |ctrl_unit_rv32i|Decoder2~179     ; |ctrl_unit_rv32i|Decoder2~179     ; out              ;
; |ctrl_unit_rv32i|Decoder2~180     ; |ctrl_unit_rv32i|Decoder2~180     ; out              ;
; |ctrl_unit_rv32i|Decoder2~181     ; |ctrl_unit_rv32i|Decoder2~181     ; out              ;
; |ctrl_unit_rv32i|Decoder2~182     ; |ctrl_unit_rv32i|Decoder2~182     ; out              ;
; |ctrl_unit_rv32i|Decoder2~183     ; |ctrl_unit_rv32i|Decoder2~183     ; out              ;
; |ctrl_unit_rv32i|Decoder2~184     ; |ctrl_unit_rv32i|Decoder2~184     ; out              ;
; |ctrl_unit_rv32i|Decoder2~185     ; |ctrl_unit_rv32i|Decoder2~185     ; out              ;
; |ctrl_unit_rv32i|Decoder2~186     ; |ctrl_unit_rv32i|Decoder2~186     ; out              ;
; |ctrl_unit_rv32i|Decoder2~187     ; |ctrl_unit_rv32i|Decoder2~187     ; out              ;
; |ctrl_unit_rv32i|Decoder2~188     ; |ctrl_unit_rv32i|Decoder2~188     ; out              ;
; |ctrl_unit_rv32i|Decoder2~189     ; |ctrl_unit_rv32i|Decoder2~189     ; out              ;
; |ctrl_unit_rv32i|Decoder2~190     ; |ctrl_unit_rv32i|Decoder2~190     ; out              ;
; |ctrl_unit_rv32i|Decoder2~191     ; |ctrl_unit_rv32i|Decoder2~191     ; out              ;
; |ctrl_unit_rv32i|Equal0~0         ; |ctrl_unit_rv32i|Equal0~0         ; out0             ;
; |ctrl_unit_rv32i|Equal1~0         ; |ctrl_unit_rv32i|Equal1~0         ; out0             ;
+-----------------------------------+-----------------------------------+------------------+


+---------------------+
; Simulator INI Usage ;
+--------+------------+
; Option ; Usage      ;
+--------+------------+


+--------------------+
; Simulator Messages ;
+--------------------+
Info: *******************************************************************
Info: Running Quartus II Simulator
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Mon Nov 17 07:16:08 2025
Info: Command: quartus_sim --read_settings_files=on --write_settings_files=off ctrl_unit_rv32i -c ctrl_unit_rv32i
Info: Using vector source file "C:/Users/ahmad/OneDrive - Institut Teknologi Bandung/Laptop/Lain-Lain/Semester 5/Arsikom/EL3011_2_20251117_13223112/1_Lab/Tugas 1/ctrl_unit_rv32i.vwf"
Info: Overwriting simulation input file with simulation results
    Info: A backup of ctrl_unit_rv32i.vwf called ctrl_unit_rv32i.sim_ori.vwf has been created in the db folder
Info: Option to preserve fewer signal transitions to reduce memory requirements is enabled
    Info: Simulation has been partitioned into sub-simulations according to the maximum transition count determined by the engine. Transitions from memory will be flushed out to disk at the end of each sub-simulation to reduce memory requirements.
Info: Simulation partitioned into 1 sub-simulations
Info: Simulation coverage is       0.00 %
Info: Number of transitions in simulation is 0
Info: Vector file ctrl_unit_rv32i.vwf is saved in VWF text format. You can compress it into CVWF format in order to reduce file size. For more details please refer to the Quartus II Help.
Info: Quartus II Simulator was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 157 megabytes
    Info: Processing ended: Mon Nov 17 07:16:09 2025
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


