TimeQuest Timing Analyzer report for de0_memory
Tue Apr 18 11:23:56 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. SDC File List
  5. Clocks
  6. Slow 1200mV 85C Model Fmax Summary
  7. Timing Closure Recommendations
  8. Slow 1200mV 85C Model Setup Summary
  9. Slow 1200mV 85C Model Hold Summary
 10. Slow 1200mV 85C Model Recovery Summary
 11. Slow 1200mV 85C Model Removal Summary
 12. Slow 1200mV 85C Model Minimum Pulse Width Summary
 13. Slow 1200mV 85C Model Setup: 'clk'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Propagation Delay
 21. Minimum Propagation Delay
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Hold: 'clk'
 31. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Propagation Delay
 37. Minimum Propagation Delay
 38. Slow 1200mV 0C Model Metastability Report
 39. Fast 1200mV 0C Model Setup Summary
 40. Fast 1200mV 0C Model Hold Summary
 41. Fast 1200mV 0C Model Recovery Summary
 42. Fast 1200mV 0C Model Removal Summary
 43. Fast 1200mV 0C Model Minimum Pulse Width Summary
 44. Fast 1200mV 0C Model Setup: 'clk'
 45. Fast 1200mV 0C Model Hold: 'clk'
 46. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 47. Setup Times
 48. Hold Times
 49. Clock to Output Times
 50. Minimum Clock to Output Times
 51. Propagation Delay
 52. Minimum Propagation Delay
 53. Fast 1200mV 0C Model Metastability Report
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Slow Corner Signal Integrity Metrics
 64. Fast Corner Signal Integrity Metrics
 65. Setup Transfers
 66. Hold Transfers
 67. Report TCCS
 68. Report RSKM
 69. Unconstrained Paths
 70. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; de0_memory                                         ;
; Device Family      ; Cyclone III                                        ;
; Device Name        ; EP3C16F484C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-4         ; < 0.1%      ;
;     Processors 5-8         ;   0.0%      ;
+----------------------------+-------------+


+----------------------------------------------------+
; SDC File List                                      ;
+----------------+--------+--------------------------+
; SDC File Path  ; Status ; Read at                  ;
+----------------+--------+--------------------------+
; de0_memory.sdc ; OK     ; Tue Apr 18 11:23:55 2023 ;
+----------------+--------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency ; Rise  ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 20.000 ; 50.0 MHz  ; 0.000 ; 10.000 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+-----------+-------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 358.68 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; 17.212 ; 0.000              ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.517 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+-------+-----------------------------------+
; Clock ; Slack ; End Point TNS                     ;
+-------+-------+-----------------------------------+
; clk   ; 9.485 ; 0.000                             ;
+-------+-------+-----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                               ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.212 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ; clk          ; clk         ; 20.000       ; -0.067     ; 2.650      ;
; 17.212 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ; clk          ; clk         ; 20.000       ; -0.067     ; 2.650      ;
; 17.212 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ; clk          ; clk         ; 20.000       ; -0.067     ; 2.650      ;
; 17.212 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ; clk          ; clk         ; 20.000       ; -0.067     ; 2.650      ;
; 17.244 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; clk          ; clk         ; 20.000       ; -0.069     ; 2.616      ;
; 17.244 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; clk          ; clk         ; 20.000       ; -0.069     ; 2.616      ;
; 17.244 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; clk          ; clk         ; 20.000       ; -0.069     ; 2.616      ;
; 17.244 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; clk          ; clk         ; 20.000       ; -0.069     ; 2.616      ;
; 18.418 ; ram_wen                                                                                                                         ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 20.000       ; 0.252      ; 1.862      ;
; 18.602 ; ram_raddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.253      ; 1.679      ;
; 18.655 ; ram_raddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.253      ; 1.626      ;
; 18.687 ; ram_raddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.253      ; 1.594      ;
; 18.690 ; ram_waddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.252      ; 1.590      ;
; 18.695 ; ram_raddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.253      ; 1.586      ;
; 18.709 ; ram_waddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.252      ; 1.571      ;
; 18.717 ; ram_waddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.252      ; 1.563      ;
; 18.730 ; ram_waddr[3]                                                                                                                    ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.062     ; 1.203      ;
; 18.732 ; ram_waddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.252      ; 1.548      ;
; 18.745 ; ram_waddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.252      ; 1.535      ;
; 18.746 ; ram_raddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.253      ; 1.535      ;
; 18.843 ; ram_wen                                                                                                                         ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.062     ; 1.090      ;
; 18.843 ; ram_wen                                                                                                                         ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.062     ; 1.090      ;
; 18.843 ; ram_wen                                                                                                                         ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.062     ; 1.090      ;
; 18.843 ; ram_wen                                                                                                                         ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.062     ; 1.090      ;
; 18.843 ; ram_wen                                                                                                                         ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.062     ; 1.090      ;
; 18.952 ; ram_waddr[2]                                                                                                                    ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.062     ; 0.981      ;
; 18.963 ; ram_waddr[1]                                                                                                                    ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.062     ; 0.970      ;
; 18.970 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.020     ; 1.038      ;
; 18.994 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.020     ; 1.014      ;
; 19.004 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.020     ; 1.004      ;
; 19.004 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.020     ; 1.004      ;
; 19.080 ; ram_waddr[0]                                                                                                                    ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.062     ; 0.853      ;
; 19.102 ; ram_waddr[4]                                                                                                                    ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.062     ; 0.831      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                               ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                       ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.517 ; ram_waddr[4]                                                                                                                    ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.736      ;
; 0.536 ; ram_waddr[0]                                                                                                                    ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.755      ;
; 0.663 ; ram_waddr[1]                                                                                                                    ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.882      ;
; 0.672 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.098      ; 0.957      ;
; 0.673 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.098      ; 0.958      ;
; 0.675 ; ram_waddr[2]                                                                                                                    ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 0.894      ;
; 0.681 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.098      ; 0.966      ;
; 0.703 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.098      ; 0.988      ;
; 0.829 ; ram_waddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.390      ;
; 0.838 ; ram_raddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.399      ;
; 0.850 ; ram_waddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.411      ;
; 0.866 ; ram_waddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.427      ;
; 0.869 ; ram_waddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.430      ;
; 0.883 ; ram_raddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.444      ;
; 0.887 ; ram_waddr[3]                                                                                                                    ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.106      ;
; 0.891 ; ram_waddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.452      ;
; 0.897 ; ram_raddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.458      ;
; 0.910 ; ram_wen                                                                                                                         ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.129      ;
; 0.910 ; ram_wen                                                                                                                         ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.129      ;
; 0.910 ; ram_wen                                                                                                                         ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.129      ;
; 0.910 ; ram_wen                                                                                                                         ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.129      ;
; 0.910 ; ram_wen                                                                                                                         ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.062      ; 1.129      ;
; 0.924 ; ram_raddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.485      ;
; 0.952 ; ram_raddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.374      ; 1.513      ;
; 1.171 ; ram_wen                                                                                                                         ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.374      ; 1.732      ;
; 2.351 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; clk          ; clk         ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; clk          ; clk         ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; clk          ; clk         ; 0.000        ; 0.004      ; 2.514      ;
; 2.351 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; clk          ; clk         ; 0.000        ; 0.004      ; 2.514      ;
; 2.390 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.553      ;
; 2.390 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.553      ;
; 2.390 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.553      ;
; 2.390 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ; clk          ; clk         ; 0.000        ; 0.004      ; 2.553      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                                                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 9.485  ; 9.715        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.487  ; 9.717        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.487  ; 9.717        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.487  ; 9.717        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.487  ; 9.717        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.491  ; 9.721        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ;
; 9.491  ; 9.721        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ;
; 9.491  ; 9.721        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ;
; 9.491  ; 9.721        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ;
; 9.491  ; 9.721        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ;
; 9.491  ; 9.721        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ;
; 9.491  ; 9.721        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ;
; 9.491  ; 9.721        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[0]                                                                                                                    ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[1]                                                                                                                    ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[2]                                                                                                                    ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[3]                                                                                                                    ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[4]                                                                                                                    ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[0]                                                                                                                    ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[1]                                                                                                                    ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[2]                                                                                                                    ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[3]                                                                                                                    ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[4]                                                                                                                    ;
; 9.596  ; 9.780        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_wen                                                                                                                         ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[0]|clk                                                                                                                ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[1]|clk                                                                                                                ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[2]|clk                                                                                                                ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[3]|clk                                                                                                                ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[4]|clk                                                                                                                ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[0]|clk                                                                                                                ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[1]|clk                                                                                                                ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[2]|clk                                                                                                                ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[3]|clk                                                                                                                ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[4]|clk                                                                                                                ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_wen|clk                                                                                                                     ;
; 9.756  ; 9.756        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rom_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 9.762  ; 9.762        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                                       ;
; 9.762  ; 9.762        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                                     ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[0]                                                                                                                    ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[1]                                                                                                                    ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[2]                                                                                                                    ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[3]                                                                                                                    ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[4]                                                                                                                    ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[0]                                                                                                                    ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[1]                                                                                                                    ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[2]                                                                                                                    ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[3]                                                                                                                    ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[4]                                                                                                                    ;
; 10.004 ; 10.220       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_wen                                                                                                                         ;
; 10.034 ; 10.264       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ;
; 10.034 ; 10.264       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ;
; 10.034 ; 10.264       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ;
; 10.034 ; 10.264       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ;
; 10.034 ; 10.264       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ;
; 10.034 ; 10.264       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ;
; 10.034 ; 10.264       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ;
; 10.034 ; 10.264       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ;
; 10.036 ; 10.266       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 10.038 ; 10.268       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 10.038 ; 10.268       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ;
; 10.038 ; 10.268       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 10.038 ; 10.268       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ;
; 10.237 ; 10.237       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                                       ;
; 10.237 ; 10.237       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                                         ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[0]|clk                                                                                                                ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[1]|clk                                                                                                                ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[2]|clk                                                                                                                ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[3]|clk                                                                                                                ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[4]|clk                                                                                                                ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[0]|clk                                                                                                                ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[1]|clk                                                                                                                ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[2]|clk                                                                                                                ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[3]|clk                                                                                                                ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[4]|clk                                                                                                                ;
; 10.242 ; 10.242       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_wen|clk                                                                                                                     ;
; 10.244 ; 10.244       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 10.244 ; 10.244       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rom_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                                     ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                             ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[0]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[1]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[2]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[3]                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw[*]     ; clk        ; 2.129 ; 2.676 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 2.062 ; 2.631 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 1.935 ; 2.448 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 1.958 ; 2.500 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 2.117 ; 2.676 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 1.743 ; 2.320 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 2.129 ; 2.660 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw[*]     ; clk        ; -1.339 ; -1.841 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -1.659 ; -2.220 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -1.413 ; -1.975 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -1.356 ; -1.920 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.355 ; -1.928 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -1.339 ; -1.841 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -1.748 ; -2.266 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fnd0[*]   ; clk        ; 8.013 ; 7.930 ; Rise       ; clk             ;
;  fnd0[0]  ; clk        ; 7.509 ; 7.347 ; Rise       ; clk             ;
;  fnd0[1]  ; clk        ; 7.510 ; 7.339 ; Rise       ; clk             ;
;  fnd0[2]  ; clk        ; 7.951 ; 7.811 ; Rise       ; clk             ;
;  fnd0[3]  ; clk        ; 8.007 ; 7.816 ; Rise       ; clk             ;
;  fnd0[4]  ; clk        ; 7.949 ; 7.771 ; Rise       ; clk             ;
;  fnd0[5]  ; clk        ; 8.013 ; 7.837 ; Rise       ; clk             ;
;  fnd0[6]  ; clk        ; 7.815 ; 7.930 ; Rise       ; clk             ;
; fnd1[*]   ; clk        ; 6.352 ; 6.234 ; Rise       ; clk             ;
;  fnd1[0]  ; clk        ; 5.907 ; 5.755 ; Rise       ; clk             ;
;  fnd1[1]  ; clk        ; 5.919 ; 5.757 ; Rise       ; clk             ;
;  fnd1[2]  ; clk        ; 5.925 ; 5.772 ; Rise       ; clk             ;
;  fnd1[3]  ; clk        ; 5.920 ; 5.767 ; Rise       ; clk             ;
;  fnd1[4]  ; clk        ; 5.925 ; 5.783 ; Rise       ; clk             ;
;  fnd1[5]  ; clk        ; 6.352 ; 6.234 ; Rise       ; clk             ;
;  fnd1[6]  ; clk        ; 6.080 ; 6.179 ; Rise       ; clk             ;
; fnd2[*]   ; clk        ; 7.613 ; 7.537 ; Rise       ; clk             ;
;  fnd2[0]  ; clk        ; 7.613 ; 7.440 ; Rise       ; clk             ;
;  fnd2[1]  ; clk        ; 7.171 ; 7.059 ; Rise       ; clk             ;
;  fnd2[2]  ; clk        ; 7.441 ; 7.316 ; Rise       ; clk             ;
;  fnd2[3]  ; clk        ; 7.567 ; 7.413 ; Rise       ; clk             ;
;  fnd2[4]  ; clk        ; 7.570 ; 7.459 ; Rise       ; clk             ;
;  fnd2[5]  ; clk        ; 7.551 ; 7.462 ; Rise       ; clk             ;
;  fnd2[6]  ; clk        ; 7.424 ; 7.537 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fnd0[*]   ; clk        ; 6.980 ; 6.833 ; Rise       ; clk             ;
;  fnd0[0]  ; clk        ; 6.980 ; 6.833 ; Rise       ; clk             ;
;  fnd0[1]  ; clk        ; 6.996 ; 6.846 ; Rise       ; clk             ;
;  fnd0[2]  ; clk        ; 7.447 ; 7.325 ; Rise       ; clk             ;
;  fnd0[3]  ; clk        ; 7.453 ; 7.294 ; Rise       ; clk             ;
;  fnd0[4]  ; clk        ; 7.447 ; 7.259 ; Rise       ; clk             ;
;  fnd0[5]  ; clk        ; 7.460 ; 7.299 ; Rise       ; clk             ;
;  fnd0[6]  ; clk        ; 7.264 ; 7.418 ; Rise       ; clk             ;
; fnd1[*]   ; clk        ; 5.355 ; 5.222 ; Rise       ; clk             ;
;  fnd1[0]  ; clk        ; 5.416 ; 5.280 ; Rise       ; clk             ;
;  fnd1[1]  ; clk        ; 5.434 ; 5.300 ; Rise       ; clk             ;
;  fnd1[2]  ; clk        ; 5.425 ; 5.289 ; Rise       ; clk             ;
;  fnd1[3]  ; clk        ; 5.355 ; 5.222 ; Rise       ; clk             ;
;  fnd1[4]  ; clk        ; 5.366 ; 5.249 ; Rise       ; clk             ;
;  fnd1[5]  ; clk        ; 5.811 ; 5.664 ; Rise       ; clk             ;
;  fnd1[6]  ; clk        ; 5.504 ; 5.639 ; Rise       ; clk             ;
; fnd2[*]   ; clk        ; 6.712 ; 6.621 ; Rise       ; clk             ;
;  fnd2[0]  ; clk        ; 7.097 ; 6.953 ; Rise       ; clk             ;
;  fnd2[1]  ; clk        ; 6.712 ; 6.621 ; Rise       ; clk             ;
;  fnd2[2]  ; clk        ; 6.950 ; 6.822 ; Rise       ; clk             ;
;  fnd2[3]  ; clk        ; 7.053 ; 6.927 ; Rise       ; clk             ;
;  fnd2[4]  ; clk        ; 7.074 ; 6.951 ; Rise       ; clk             ;
;  fnd2[5]  ; clk        ; 7.082 ; 6.966 ; Rise       ; clk             ;
;  fnd2[6]  ; clk        ; 6.914 ; 7.069 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; fnd3[0]     ; 7.275 ; 7.155 ; 7.895 ; 7.718 ;
; sw[0]      ; fnd3[1]     ; 7.652 ; 7.527 ; 8.271 ; 8.121 ;
; sw[0]      ; fnd3[2]     ;       ; 7.153 ; 7.886 ;       ;
; sw[0]      ; fnd3[3]     ; 7.264 ; 7.142 ; 7.888 ; 7.709 ;
; sw[0]      ; fnd3[4]     ; 7.433 ;       ;       ; 7.861 ;
; sw[0]      ; fnd3[5]     ; 7.458 ;       ;       ; 7.890 ;
; sw[0]      ; fnd3[6]     ; 7.397 ; 7.575 ; 8.010 ; 8.176 ;
; sw[1]      ; fnd3[0]     ; 7.059 ; 6.904 ; 7.636 ; 7.472 ;
; sw[1]      ; fnd3[1]     ; 7.448 ; 7.284 ; 8.024 ; 7.851 ;
; sw[1]      ; fnd3[2]     ; 7.067 ;       ;       ; 7.476 ;
; sw[1]      ; fnd3[3]     ; 7.053 ; 6.896 ; 7.625 ; 7.459 ;
; sw[1]      ; fnd3[4]     ;       ; 7.050 ; 7.797 ;       ;
; sw[1]      ; fnd3[5]     ; 7.244 ; 7.074 ; 7.824 ; 7.645 ;
; sw[1]      ; fnd3[6]     ; 7.202 ; 7.384 ; 7.773 ; 7.964 ;
; sw[2]      ; fnd3[0]     ; 7.382 ; 7.259 ; 8.001 ; 7.834 ;
; sw[2]      ; fnd3[1]     ; 7.760 ;       ;       ; 8.236 ;
; sw[2]      ; fnd3[2]     ; 7.369 ; 7.191 ; 7.932 ; 7.807 ;
; sw[2]      ; fnd3[3]     ; 7.367 ; 7.242 ; 7.990 ; 7.821 ;
; sw[2]      ; fnd3[4]     ; 7.536 ; 7.391 ; 8.139 ; 7.973 ;
; sw[2]      ; fnd3[5]     ; 7.535 ; 7.424 ; 8.186 ; 8.002 ;
; sw[2]      ; fnd3[6]     ; 7.515 ; 7.703 ; 8.149 ; 8.291 ;
; sw[3]      ; fnd3[0]     ; 7.253 ; 7.093 ; 7.832 ; 7.707 ;
; sw[3]      ; fnd3[1]     ; 7.642 ; 7.473 ; 8.225 ; 8.091 ;
; sw[3]      ; fnd3[2]     ; 7.252 ; 7.096 ; 7.834 ; 7.711 ;
; sw[3]      ; fnd3[3]     ; 7.237 ; 7.077 ; 7.822 ; 7.695 ;
; sw[3]      ; fnd3[4]     ;       ; 7.235 ; 7.985 ;       ;
; sw[3]      ; fnd3[5]     ; 7.434 ; 7.262 ; 8.014 ; 7.873 ;
; sw[3]      ; fnd3[6]     ; 7.388 ; 7.575 ; 8.007 ; 8.159 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; fnd3[0]     ; 7.041 ; 6.968 ; 7.693 ; 7.451 ;
; sw[0]      ; fnd3[1]     ; 7.411 ; 7.277 ; 8.023 ; 7.816 ;
; sw[0]      ; fnd3[2]     ;       ; 6.905 ; 7.622 ;       ;
; sw[0]      ; fnd3[3]     ; 7.017 ; 6.886 ; 7.608 ; 7.465 ;
; sw[0]      ; fnd3[4]     ; 7.177 ;       ;       ; 7.592 ;
; sw[0]      ; fnd3[5]     ; 7.240 ;       ;       ; 7.675 ;
; sw[0]      ; fnd3[6]     ; 7.199 ; 7.374 ; 7.795 ; 7.959 ;
; sw[1]      ; fnd3[0]     ; 6.881 ; 6.726 ; 7.444 ; 7.280 ;
; sw[1]      ; fnd3[1]     ; 7.253 ; 7.090 ; 7.814 ; 7.642 ;
; sw[1]      ; fnd3[2]     ; 6.888 ;       ;       ; 7.284 ;
; sw[1]      ; fnd3[3]     ; 6.875 ; 6.719 ; 7.433 ; 7.268 ;
; sw[1]      ; fnd3[4]     ;       ; 6.866 ; 7.597 ;       ;
; sw[1]      ; fnd3[5]     ; 7.057 ; 6.889 ; 7.623 ; 7.446 ;
; sw[1]      ; fnd3[6]     ; 7.011 ; 7.190 ; 7.568 ; 7.756 ;
; sw[2]      ; fnd3[0]     ; 7.166 ; 7.022 ; 7.749 ; 7.626 ;
; sw[2]      ; fnd3[1]     ; 7.515 ;       ;       ; 7.929 ;
; sw[2]      ; fnd3[2]     ; 7.127 ; 7.001 ; 7.728 ; 7.565 ;
; sw[2]      ; fnd3[3]     ; 7.113 ; 6.979 ; 7.717 ; 7.575 ;
; sw[2]      ; fnd3[4]     ; 7.337 ; 7.194 ; 7.925 ; 7.761 ;
; sw[2]      ; fnd3[5]     ; 7.336 ; 7.158 ; 7.903 ; 7.789 ;
; sw[2]      ; fnd3[6]     ; 7.294 ; 7.481 ; 7.912 ; 8.058 ;
; sw[3]      ; fnd3[0]     ; 7.065 ; 6.908 ; 7.632 ; 7.505 ;
; sw[3]      ; fnd3[1]     ; 7.437 ; 7.272 ; 8.007 ; 7.872 ;
; sw[3]      ; fnd3[2]     ; 7.064 ; 6.912 ; 7.633 ; 7.509 ;
; sw[3]      ; fnd3[3]     ; 7.052 ; 6.894 ; 7.622 ; 7.495 ;
; sw[3]      ; fnd3[4]     ;       ; 7.041 ; 7.777 ;       ;
; sw[3]      ; fnd3[5]     ; 7.240 ; 7.068 ; 7.805 ; 7.666 ;
; sw[3]      ; fnd3[6]     ; 7.191 ; 7.372 ; 7.792 ; 7.943 ;
+------------+-------------+-------+-------+-------+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 398.25 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 17.489 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.472 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.483 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 17.489 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ; clk          ; clk         ; 20.000       ; -0.068     ; 2.381      ;
; 17.489 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ; clk          ; clk         ; 20.000       ; -0.068     ; 2.381      ;
; 17.489 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ; clk          ; clk         ; 20.000       ; -0.068     ; 2.381      ;
; 17.489 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ; clk          ; clk         ; 20.000       ; -0.068     ; 2.381      ;
; 17.516 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; clk          ; clk         ; 20.000       ; -0.069     ; 2.353      ;
; 17.516 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; clk          ; clk         ; 20.000       ; -0.069     ; 2.353      ;
; 17.516 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; clk          ; clk         ; 20.000       ; -0.069     ; 2.353      ;
; 17.516 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; clk          ; clk         ; 20.000       ; -0.069     ; 2.353      ;
; 18.565 ; ram_wen                                                                                                                         ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 20.000       ; 0.217      ; 1.672      ;
; 18.736 ; ram_raddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.218      ; 1.502      ;
; 18.780 ; ram_raddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.218      ; 1.458      ;
; 18.804 ; ram_waddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.217      ; 1.433      ;
; 18.806 ; ram_raddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.218      ; 1.432      ;
; 18.811 ; ram_raddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.218      ; 1.427      ;
; 18.820 ; ram_waddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.217      ; 1.417      ;
; 18.836 ; ram_waddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.217      ; 1.401      ;
; 18.840 ; ram_waddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.217      ; 1.397      ;
; 18.855 ; ram_raddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.218      ; 1.383      ;
; 18.867 ; ram_waddr[3]                                                                                                                    ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.055     ; 1.073      ;
; 18.874 ; ram_waddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.217      ; 1.363      ;
; 18.952 ; ram_wen                                                                                                                         ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.055     ; 0.988      ;
; 18.952 ; ram_wen                                                                                                                         ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.055     ; 0.988      ;
; 18.952 ; ram_wen                                                                                                                         ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.055     ; 0.988      ;
; 18.952 ; ram_wen                                                                                                                         ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.055     ; 0.988      ;
; 18.952 ; ram_wen                                                                                                                         ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.055     ; 0.988      ;
; 19.061 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.024     ; 0.935      ;
; 19.064 ; ram_waddr[2]                                                                                                                    ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.055     ; 0.876      ;
; 19.074 ; ram_waddr[1]                                                                                                                    ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.055     ; 0.866      ;
; 19.083 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.024     ; 0.913      ;
; 19.090 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.024     ; 0.906      ;
; 19.091 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.024     ; 0.905      ;
; 19.173 ; ram_waddr[0]                                                                                                                    ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.055     ; 0.767      ;
; 19.206 ; ram_waddr[4]                                                                                                                    ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.055     ; 0.734      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                       ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.472 ; ram_waddr[4]                                                                                                                    ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.671      ;
; 0.483 ; ram_waddr[0]                                                                                                                    ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.682      ;
; 0.605 ; ram_waddr[1]                                                                                                                    ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.804      ;
; 0.610 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.875      ;
; 0.610 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.875      ;
; 0.617 ; ram_waddr[2]                                                                                                                    ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 0.816      ;
; 0.619 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.884      ;
; 0.639 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.096      ; 0.904      ;
; 0.781 ; ram_waddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.283      ;
; 0.793 ; ram_raddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.295      ;
; 0.802 ; ram_waddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.304      ;
; 0.815 ; ram_waddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.317      ;
; 0.818 ; ram_waddr[3]                                                                                                                    ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.017      ;
; 0.820 ; ram_wen                                                                                                                         ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.019      ;
; 0.820 ; ram_wen                                                                                                                         ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.019      ;
; 0.820 ; ram_wen                                                                                                                         ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.019      ;
; 0.820 ; ram_wen                                                                                                                         ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.019      ;
; 0.820 ; ram_wen                                                                                                                         ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.055      ; 1.019      ;
; 0.821 ; ram_waddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.323      ;
; 0.835 ; ram_raddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.337      ;
; 0.841 ; ram_waddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.343      ;
; 0.844 ; ram_raddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.346      ;
; 0.869 ; ram_raddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.371      ;
; 0.901 ; ram_raddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.333      ; 1.403      ;
; 1.090 ; ram_wen                                                                                                                         ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.333      ; 1.592      ;
; 2.108 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 2.260      ;
; 2.108 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; clk          ; clk         ; 0.000        ; 0.010      ; 2.260      ;
; 2.140 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ; clk          ; clk         ; 0.000        ; 0.011      ; 2.293      ;
; 2.140 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ; clk          ; clk         ; 0.000        ; 0.011      ; 2.293      ;
; 2.140 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ; clk          ; clk         ; 0.000        ; 0.011      ; 2.293      ;
; 2.140 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ; clk          ; clk         ; 0.000        ; 0.011      ; 2.293      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 9.483  ; 9.713        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.483  ; 9.713        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.484  ; 9.714        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.484  ; 9.714        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.486  ; 9.716        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.487  ; 9.717        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ;
; 9.487  ; 9.717        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ;
; 9.487  ; 9.717        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ;
; 9.487  ; 9.717        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ;
; 9.488  ; 9.718        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ;
; 9.488  ; 9.718        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ;
; 9.488  ; 9.718        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ;
; 9.488  ; 9.718        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[0]                                                                                                                    ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[1]                                                                                                                    ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[2]                                                                                                                    ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[3]                                                                                                                    ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[4]                                                                                                                    ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[0]                                                                                                                    ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[1]                                                                                                                    ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[2]                                                                                                                    ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[3]                                                                                                                    ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[4]                                                                                                                    ;
; 9.591  ; 9.775        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_wen                                                                                                                         ;
; 9.745  ; 9.745        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                                     ;
; 9.750  ; 9.750        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rom_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[0]|clk                                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[1]|clk                                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[2]|clk                                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[3]|clk                                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[4]|clk                                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[0]|clk                                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[1]|clk                                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[2]|clk                                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[3]|clk                                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[4]|clk                                                                                                                ;
; 9.751  ; 9.751        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_wen|clk                                                                                                                     ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                                       ;
; 9.754  ; 9.754        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                                     ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[0]                                                                                                                    ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[1]                                                                                                                    ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[2]                                                                                                                    ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[3]                                                                                                                    ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[4]                                                                                                                    ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[0]                                                                                                                    ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[1]                                                                                                                    ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[2]                                                                                                                    ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[3]                                                                                                                    ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[4]                                                                                                                    ;
; 10.008 ; 10.224       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_wen                                                                                                                         ;
; 10.048 ; 10.278       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ;
; 10.048 ; 10.278       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ;
; 10.048 ; 10.278       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ;
; 10.048 ; 10.278       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ;
; 10.049 ; 10.279       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ;
; 10.049 ; 10.279       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ;
; 10.049 ; 10.279       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ;
; 10.049 ; 10.279       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ;
; 10.050 ; 10.280       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 10.052 ; 10.282       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 10.052 ; 10.282       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ;
; 10.053 ; 10.283       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ;
; 10.054 ; 10.284       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                                       ;
; 10.245 ; 10.245       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                                         ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[0]|clk                                                                                                                ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[1]|clk                                                                                                                ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[2]|clk                                                                                                                ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[3]|clk                                                                                                                ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[4]|clk                                                                                                                ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[0]|clk                                                                                                                ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[1]|clk                                                                                                                ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[2]|clk                                                                                                                ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[3]|clk                                                                                                                ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[4]|clk                                                                                                                ;
; 10.248 ; 10.248       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_wen|clk                                                                                                                     ;
; 10.249 ; 10.249       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rom_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 10.255 ; 10.255       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                                     ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                             ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ;
; 16.826 ; 20.000       ; 3.174          ; Min Period       ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[0]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[1]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[2]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[3]                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw[*]     ; clk        ; 1.842 ; 2.315 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 1.797 ; 2.262 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 1.661 ; 2.107 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 1.685 ; 2.130 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 1.833 ; 2.315 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 1.521 ; 1.975 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 1.842 ; 2.283 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw[*]     ; clk        ; -1.132 ; -1.552 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -1.444 ; -1.900 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -1.223 ; -1.682 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -1.166 ; -1.642 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -1.169 ; -1.643 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -1.132 ; -1.552 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -1.504 ; -1.936 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fnd0[*]   ; clk        ; 7.494 ; 7.416 ; Rise       ; clk             ;
;  fnd0[0]  ; clk        ; 7.021 ; 6.847 ; Rise       ; clk             ;
;  fnd0[1]  ; clk        ; 7.028 ; 6.846 ; Rise       ; clk             ;
;  fnd0[2]  ; clk        ; 7.439 ; 7.255 ; Rise       ; clk             ;
;  fnd0[3]  ; clk        ; 7.489 ; 7.260 ; Rise       ; clk             ;
;  fnd0[4]  ; clk        ; 7.436 ; 7.221 ; Rise       ; clk             ;
;  fnd0[5]  ; clk        ; 7.494 ; 7.277 ; Rise       ; clk             ;
;  fnd0[6]  ; clk        ; 7.255 ; 7.416 ; Rise       ; clk             ;
; fnd1[*]   ; clk        ; 5.986 ; 5.823 ; Rise       ; clk             ;
;  fnd1[0]  ; clk        ; 5.573 ; 5.416 ; Rise       ; clk             ;
;  fnd1[1]  ; clk        ; 5.582 ; 5.420 ; Rise       ; clk             ;
;  fnd1[2]  ; clk        ; 5.589 ; 5.438 ; Rise       ; clk             ;
;  fnd1[3]  ; clk        ; 5.584 ; 5.433 ; Rise       ; clk             ;
;  fnd1[4]  ; clk        ; 5.592 ; 5.444 ; Rise       ; clk             ;
;  fnd1[5]  ; clk        ; 5.986 ; 5.823 ; Rise       ; clk             ;
;  fnd1[6]  ; clk        ; 5.682 ; 5.822 ; Rise       ; clk             ;
; fnd2[*]   ; clk        ; 7.100 ; 7.050 ; Rise       ; clk             ;
;  fnd2[0]  ; clk        ; 7.100 ; 6.930 ; Rise       ; clk             ;
;  fnd2[1]  ; clk        ; 6.689 ; 6.573 ; Rise       ; clk             ;
;  fnd2[2]  ; clk        ; 6.956 ; 6.772 ; Rise       ; clk             ;
;  fnd2[3]  ; clk        ; 7.057 ; 6.887 ; Rise       ; clk             ;
;  fnd2[4]  ; clk        ; 7.067 ; 6.921 ; Rise       ; clk             ;
;  fnd2[5]  ; clk        ; 7.063 ; 6.920 ; Rise       ; clk             ;
;  fnd2[6]  ; clk        ; 6.880 ; 7.050 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fnd0[*]   ; clk        ; 6.563 ; 6.400 ; Rise       ; clk             ;
;  fnd0[0]  ; clk        ; 6.563 ; 6.400 ; Rise       ; clk             ;
;  fnd0[1]  ; clk        ; 6.579 ; 6.411 ; Rise       ; clk             ;
;  fnd0[2]  ; clk        ; 7.000 ; 6.817 ; Rise       ; clk             ;
;  fnd0[3]  ; clk        ; 7.007 ; 6.803 ; Rise       ; clk             ;
;  fnd0[4]  ; clk        ; 6.980 ; 6.772 ; Rise       ; clk             ;
;  fnd0[5]  ; clk        ; 7.012 ; 6.808 ; Rise       ; clk             ;
;  fnd0[6]  ; clk        ; 6.776 ; 6.971 ; Rise       ; clk             ;
; fnd1[*]   ; clk        ; 5.084 ; 4.946 ; Rise       ; clk             ;
;  fnd1[0]  ; clk        ; 5.138 ; 4.998 ; Rise       ; clk             ;
;  fnd1[1]  ; clk        ; 5.154 ; 5.017 ; Rise       ; clk             ;
;  fnd1[2]  ; clk        ; 5.152 ; 5.008 ; Rise       ; clk             ;
;  fnd1[3]  ; clk        ; 5.084 ; 4.946 ; Rise       ; clk             ;
;  fnd1[4]  ; clk        ; 5.095 ; 4.971 ; Rise       ; clk             ;
;  fnd1[5]  ; clk        ; 5.500 ; 5.309 ; Rise       ; clk             ;
;  fnd1[6]  ; clk        ; 5.170 ; 5.342 ; Rise       ; clk             ;
; fnd2[*]   ; clk        ; 6.328 ; 6.176 ; Rise       ; clk             ;
;  fnd2[0]  ; clk        ; 6.686 ; 6.508 ; Rise       ; clk             ;
;  fnd2[1]  ; clk        ; 6.328 ; 6.176 ; Rise       ; clk             ;
;  fnd2[2]  ; clk        ; 6.550 ; 6.373 ; Rise       ; clk             ;
;  fnd2[3]  ; clk        ; 6.645 ; 6.466 ; Rise       ; clk             ;
;  fnd2[4]  ; clk        ; 6.668 ; 6.492 ; Rise       ; clk             ;
;  fnd2[5]  ; clk        ; 6.674 ; 6.521 ; Rise       ; clk             ;
;  fnd2[6]  ; clk        ; 6.465 ; 6.661 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; fnd3[0]     ; 6.735 ; 6.586 ; 7.259 ; 7.063 ;
; sw[0]      ; fnd3[1]     ; 7.079 ; 6.925 ; 7.607 ; 7.426 ;
; sw[0]      ; fnd3[2]     ;       ; 6.583 ; 7.257 ;       ;
; sw[0]      ; fnd3[3]     ; 6.723 ; 6.573 ; 7.250 ; 7.053 ;
; sw[0]      ; fnd3[4]     ; 6.881 ;       ;       ; 7.188 ;
; sw[0]      ; fnd3[5]     ; 6.903 ;       ;       ; 7.216 ;
; sw[0]      ; fnd3[6]     ; 6.795 ; 7.011 ; 7.318 ; 7.519 ;
; sw[1]      ; fnd3[0]     ; 6.558 ; 6.378 ; 7.039 ; 6.851 ;
; sw[1]      ; fnd3[1]     ; 6.915 ; 6.722 ; 7.396 ; 7.195 ;
; sw[1]      ; fnd3[2]     ; 6.567 ;       ;       ; 6.861 ;
; sw[1]      ; fnd3[3]     ; 6.550 ; 6.369 ; 7.036 ; 6.847 ;
; sw[1]      ; fnd3[4]     ;       ; 6.508 ; 7.189 ;       ;
; sw[1]      ; fnd3[5]     ; 6.726 ; 6.527 ; 7.213 ; 7.006 ;
; sw[1]      ; fnd3[6]     ; 6.639 ; 6.858 ; 7.115 ; 7.342 ;
; sw[2]      ; fnd3[0]     ; 6.847 ; 6.694 ; 7.370 ; 7.181 ;
; sw[2]      ; fnd3[1]     ; 7.194 ;       ;       ; 7.545 ;
; sw[2]      ; fnd3[2]     ; 6.839 ; 6.634 ; 7.310 ; 7.154 ;
; sw[2]      ; fnd3[3]     ; 6.832 ; 6.678 ; 7.358 ; 7.168 ;
; sw[2]      ; fnd3[4]     ; 6.991 ; 6.813 ; 7.502 ; 7.304 ;
; sw[2]      ; fnd3[5]     ; 6.985 ; 6.841 ; 7.538 ; 7.329 ;
; sw[2]      ; fnd3[6]     ; 6.925 ; 7.145 ; 7.455 ; 7.637 ;
; sw[3]      ; fnd3[0]     ; 6.723 ; 6.539 ; 7.218 ; 7.065 ;
; sw[3]      ; fnd3[1]     ; 7.081 ; 6.884 ; 7.579 ; 7.413 ;
; sw[3]      ; fnd3[2]     ; 6.725 ; 6.539 ; 7.222 ; 7.067 ;
; sw[3]      ; fnd3[3]     ; 6.707 ; 6.524 ; 7.207 ; 7.053 ;
; sw[3]      ; fnd3[4]     ;       ; 6.664 ; 7.362 ;       ;
; sw[3]      ; fnd3[5]     ; 6.890 ; 6.689 ; 7.388 ; 7.215 ;
; sw[3]      ; fnd3[6]     ; 6.799 ; 7.022 ; 7.328 ; 7.520 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; fnd3[0]     ; 6.530 ; 6.424 ; 7.084 ; 6.832 ;
; sw[0]      ; fnd3[1]     ; 6.870 ; 6.703 ; 7.388 ; 7.163 ;
; sw[0]      ; fnd3[2]     ;       ; 6.367 ; 7.024 ;       ;
; sw[0]      ; fnd3[3]     ; 6.505 ; 6.353 ; 7.010 ; 6.844 ;
; sw[0]      ; fnd3[4]     ; 6.655 ;       ;       ; 6.956 ;
; sw[0]      ; fnd3[5]     ; 6.711 ;       ;       ; 7.030 ;
; sw[0]      ; fnd3[6]     ; 6.624 ; 6.837 ; 7.135 ; 7.333 ;
; sw[1]      ; fnd3[0]     ; 6.402 ; 6.224 ; 6.872 ; 6.688 ;
; sw[1]      ; fnd3[1]     ; 6.743 ; 6.553 ; 7.213 ; 7.017 ;
; sw[1]      ; fnd3[2]     ; 6.411 ;       ;       ; 6.698 ;
; sw[1]      ; fnd3[3]     ; 6.394 ; 6.215 ; 6.869 ; 6.684 ;
; sw[1]      ; fnd3[4]     ;       ; 6.349 ; 7.015 ;       ;
; sw[1]      ; fnd3[5]     ; 6.563 ; 6.366 ; 7.038 ; 6.835 ;
; sw[1]      ; fnd3[6]     ; 6.473 ; 6.689 ; 6.940 ; 7.162 ;
; sw[2]      ; fnd3[0]     ; 6.654 ; 6.488 ; 7.150 ; 7.002 ;
; sw[2]      ; fnd3[1]     ; 6.978 ;       ;       ; 7.277 ;
; sw[2]      ; fnd3[2]     ; 6.625 ; 6.471 ; 7.133 ; 6.944 ;
; sw[2]      ; fnd3[3]     ; 6.607 ; 6.453 ; 7.120 ; 6.955 ;
; sw[2]      ; fnd3[4]     ; 6.816 ; 6.642 ; 7.315 ; 7.121 ;
; sw[2]      ; fnd3[5]     ; 6.812 ; 6.611 ; 7.290 ; 7.144 ;
; sw[2]      ; fnd3[6]     ; 6.725 ; 6.948 ; 7.250 ; 7.435 ;
; sw[3]      ; fnd3[0]     ; 6.559 ; 6.379 ; 7.044 ; 6.891 ;
; sw[3]      ; fnd3[1]     ; 6.901 ; 6.709 ; 7.389 ; 7.224 ;
; sw[3]      ; fnd3[2]     ; 6.561 ; 6.379 ; 7.049 ; 6.893 ;
; sw[3]      ; fnd3[3]     ; 6.546 ; 6.365 ; 7.035 ; 6.882 ;
; sw[3]      ; fnd3[4]     ;       ; 6.496 ; 7.181 ;       ;
; sw[3]      ; fnd3[5]     ; 6.721 ; 6.520 ; 7.207 ; 7.036 ;
; sw[3]      ; fnd3[6]     ; 6.627 ; 6.845 ; 7.143 ; 7.334 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; 18.659 ; 0.000             ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.267 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+-------+----------------------------------+
; Clock ; Slack ; End Point TNS                    ;
+-------+-------+----------------------------------+
; clk   ; 9.203 ; 0.000                            ;
+-------+-------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                                                                                                                                                                                                ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                                       ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 18.659 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ; clk          ; clk         ; 20.000       ; -0.048     ; 1.248      ;
; 18.659 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ; clk          ; clk         ; 20.000       ; -0.048     ; 1.248      ;
; 18.659 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ; clk          ; clk         ; 20.000       ; -0.048     ; 1.248      ;
; 18.659 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ; clk          ; clk         ; 20.000       ; -0.048     ; 1.248      ;
; 18.676 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; clk          ; clk         ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; clk          ; clk         ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; clk          ; clk         ; 20.000       ; -0.047     ; 1.232      ;
; 18.676 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; clk          ; clk         ; 20.000       ; -0.047     ; 1.232      ;
; 19.044 ; ram_wen                                                                                                                         ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 20.000       ; 0.137      ; 1.102      ;
; 19.128 ; ram_raddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.139      ; 1.020      ;
; 19.170 ; ram_raddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.139      ; 0.978      ;
; 19.188 ; ram_raddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.139      ; 0.960      ;
; 19.196 ; ram_raddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.139      ; 0.952      ;
; 19.196 ; ram_waddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.137      ; 0.950      ;
; 19.199 ; ram_waddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.137      ; 0.947      ;
; 19.204 ; ram_waddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.137      ; 0.942      ;
; 19.221 ; ram_waddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.137      ; 0.925      ;
; 19.224 ; ram_waddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 20.000       ; 0.137      ; 0.922      ;
; 19.228 ; ram_raddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 20.000       ; 0.139      ; 0.920      ;
; 19.290 ; ram_waddr[3]                                                                                                                    ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 0.662      ;
; 19.359 ; ram_wen                                                                                                                         ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 0.593      ;
; 19.359 ; ram_wen                                                                                                                         ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 0.593      ;
; 19.359 ; ram_wen                                                                                                                         ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 0.593      ;
; 19.359 ; ram_wen                                                                                                                         ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 0.593      ;
; 19.359 ; ram_wen                                                                                                                         ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 0.593      ;
; 19.369 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.019     ; 0.621      ;
; 19.382 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.019     ; 0.608      ;
; 19.389 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.019     ; 0.601      ;
; 19.389 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 20.000       ; -0.019     ; 0.601      ;
; 19.428 ; ram_waddr[2]                                                                                                                    ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 0.524      ;
; 19.431 ; ram_waddr[1]                                                                                                                    ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 0.521      ;
; 19.494 ; ram_waddr[4]                                                                                                                    ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 0.458      ;
; 19.502 ; ram_waddr[0]                                                                                                                    ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 20.000       ; -0.035     ; 0.450      ;
+--------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                                                                                                                                                                                ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                                       ; To Node                                                                                                                         ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.267 ; ram_waddr[4]                                                                                                                    ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.386      ;
; 0.279 ; ram_waddr[0]                                                                                                                    ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.398      ;
; 0.340 ; ram_waddr[1]                                                                                                                    ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.459      ;
; 0.347 ; ram_waddr[2]                                                                                                                    ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.466      ;
; 0.356 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.525      ;
; 0.359 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.528      ;
; 0.361 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.530      ;
; 0.372 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ; clk          ; clk         ; 0.000        ; 0.065      ; 0.541      ;
; 0.453 ; ram_waddr[3]                                                                                                                    ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.572      ;
; 0.472 ; ram_waddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.215      ; 0.791      ;
; 0.473 ; ram_raddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.794      ;
; 0.473 ; ram_waddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.215      ; 0.792      ;
; 0.491 ; ram_waddr[2]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.215      ; 0.810      ;
; 0.492 ; ram_waddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.215      ; 0.811      ;
; 0.493 ; ram_waddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ; clk          ; clk         ; 0.000        ; 0.215      ; 0.812      ;
; 0.493 ; ram_wen                                                                                                                         ; ram_raddr[0]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.493 ; ram_wen                                                                                                                         ; ram_raddr[1]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.493 ; ram_wen                                                                                                                         ; ram_raddr[2]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.493 ; ram_wen                                                                                                                         ; ram_raddr[3]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.493 ; ram_wen                                                                                                                         ; ram_raddr[4]                                                                                                                    ; clk          ; clk         ; 0.000        ; 0.035      ; 0.612      ;
; 0.495 ; ram_raddr[3]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.816      ;
; 0.507 ; ram_raddr[1]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.828      ;
; 0.518 ; ram_raddr[4]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.839      ;
; 0.520 ; ram_raddr[0]                                                                                                                    ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; clk          ; clk         ; 0.000        ; 0.217      ; 0.841      ;
; 0.659 ; ram_wen                                                                                                                         ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ; clk          ; clk         ; 0.000        ; 0.215      ; 0.978      ;
; 1.049 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ; clk          ; clk         ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ; clk          ; clk         ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ; clk          ; clk         ; 0.000        ; 0.012      ; 1.151      ;
; 1.049 ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ; clk          ; clk         ; 0.000        ; 0.012      ; 1.151      ;
; 1.068 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ; clk          ; clk         ; 0.000        ; 0.011      ; 1.169      ;
; 1.068 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ; clk          ; clk         ; 0.000        ; 0.011      ; 1.169      ;
; 1.068 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ; clk          ; clk         ; 0.000        ; 0.011      ; 1.169      ;
; 1.068 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ; clk          ; clk         ; 0.000        ; 0.011      ; 1.169      ;
+-------+---------------------------------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                                                                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                          ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+
; 9.203  ; 9.433        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 9.203  ; 9.433        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ;
; 9.203  ; 9.433        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ;
; 9.204  ; 9.434        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ;
; 9.204  ; 9.434        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ;
; 9.204  ; 9.434        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ;
; 9.204  ; 9.434        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ;
; 9.204  ; 9.434        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 9.204  ; 9.434        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ;
; 9.204  ; 9.434        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ;
; 9.204  ; 9.434        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ;
; 9.204  ; 9.434        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ;
; 9.205  ; 9.435        ; 0.230          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[0]                                                                                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[1]                                                                                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[2]                                                                                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[3]                                                                                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[4]                                                                                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[0]                                                                                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[1]                                                                                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[2]                                                                                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[3]                                                                                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[4]                                                                                                                    ;
; 9.267  ; 9.451        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; ram_wen                                                                                                                         ;
; 9.441  ; 9.441        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                                                                                                                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_dual_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[0]|clk                                                                                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[1]|clk                                                                                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[2]|clk                                                                                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[3]|clk                                                                                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_raddr[4]|clk                                                                                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[0]|clk                                                                                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[1]|clk                                                                                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[2]|clk                                                                                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[3]|clk                                                                                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_waddr[4]|clk                                                                                                                ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; ram_wen|clk                                                                                                                     ;
; 9.447  ; 9.447        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; rom_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                                       ;
; 9.455  ; 9.455        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                                         ;
; 10.000 ; 10.000       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                                                                                                                     ;
; 10.000 ; 10.000       ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                                                                                                                     ;
; 10.331 ; 10.561       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ;
; 10.331 ; 10.561       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ;
; 10.331 ; 10.561       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ;
; 10.331 ; 10.561       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[0]                                                                                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[1]                                                                                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[2]                                                                                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[3]                                                                                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[4]                                                                                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[0]                                                                                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[1]                                                                                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[2]                                                                                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[3]                                                                                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[4]                                                                                                                    ;
; 10.331 ; 10.547       ; 0.216          ; High Pulse Width ; clk   ; Rise       ; ram_wen                                                                                                                         ;
; 10.331 ; 10.561       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[0]                                     ;
; 10.331 ; 10.561       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[1]                                     ;
; 10.331 ; 10.561       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[2]                                     ;
; 10.331 ; 10.561       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|q_a[3]                                     ;
; 10.332 ; 10.562       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 10.333 ; 10.563       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 10.333 ; 10.563       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 10.333 ; 10.563       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ;
; 10.333 ; 10.563       ; 0.230          ; High Pulse Width ; clk   ; Rise       ; rom32x8:rom_32x8_inst|altsyncram:altsyncram_component|altsyncram_v391:auto_generated|ram_block1a0~porta_address_reg0            ;
; 10.544 ; 10.544       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]                                                                                                       ;
; 10.544 ; 10.544       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk                                                                                                         ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_dual_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                        ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[0]|clk                                                                                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[1]|clk                                                                                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[2]|clk                                                                                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[3]|clk                                                                                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_raddr[4]|clk                                                                                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[0]|clk                                                                                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[1]|clk                                                                                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[2]|clk                                                                                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[3]|clk                                                                                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_waddr[4]|clk                                                                                                                ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; ram_wen|clk                                                                                                                     ;
; 10.553 ; 10.553       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; rom_32x8_inst|altsyncram_component|auto_generated|ram_block1a0|clk0                                                             ;
; 10.559 ; 10.559       ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                                                                                                                     ;
; 16.000 ; 20.000       ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                                             ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[0]                          ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[1]                          ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[2]                          ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|q_b[3]                          ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~porta_we_reg       ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_dual_32x8:ram_dual_32x8_inst|altsyncram:altsyncram_component|altsyncram_87n1:auto_generated|ram_block1a0~portb_address_reg0 ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[0]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[1]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[2]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[3]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_raddr[4]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_waddr[0]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_waddr[1]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_waddr[2]                                                                                                                    ;
; 18.000 ; 20.000       ; 2.000          ; Min Period       ; clk   ; Rise       ; ram_waddr[3]                                                                                                                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw[*]     ; clk        ; 1.176 ; 2.016 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 1.150 ; 2.016 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 1.069 ; 1.878 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 1.073 ; 1.888 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 1.176 ; 1.981 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 0.982 ; 1.795 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 1.170 ; 1.960 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw[*]     ; clk        ; -0.741 ; -1.513 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -0.920 ; -1.715 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -0.800 ; -1.613 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -0.765 ; -1.580 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -0.764 ; -1.589 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -0.741 ; -1.513 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -0.953 ; -1.735 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fnd0[*]   ; clk        ; 4.819 ; 4.772 ; Rise       ; clk             ;
;  fnd0[0]  ; clk        ; 4.541 ; 4.461 ; Rise       ; clk             ;
;  fnd0[1]  ; clk        ; 4.543 ; 4.457 ; Rise       ; clk             ;
;  fnd0[2]  ; clk        ; 4.792 ; 4.740 ; Rise       ; clk             ;
;  fnd0[3]  ; clk        ; 4.819 ; 4.745 ; Rise       ; clk             ;
;  fnd0[4]  ; clk        ; 4.787 ; 4.731 ; Rise       ; clk             ;
;  fnd0[5]  ; clk        ; 4.816 ; 4.761 ; Rise       ; clk             ;
;  fnd0[6]  ; clk        ; 4.747 ; 4.772 ; Rise       ; clk             ;
; fnd1[*]   ; clk        ; 3.760 ; 3.751 ; Rise       ; clk             ;
;  fnd1[0]  ; clk        ; 3.526 ; 3.461 ; Rise       ; clk             ;
;  fnd1[1]  ; clk        ; 3.539 ; 3.472 ; Rise       ; clk             ;
;  fnd1[2]  ; clk        ; 3.534 ; 3.467 ; Rise       ; clk             ;
;  fnd1[3]  ; clk        ; 3.537 ; 3.477 ; Rise       ; clk             ;
;  fnd1[4]  ; clk        ; 3.540 ; 3.483 ; Rise       ; clk             ;
;  fnd1[5]  ; clk        ; 3.760 ; 3.751 ; Rise       ; clk             ;
;  fnd1[6]  ; clk        ; 3.662 ; 3.680 ; Rise       ; clk             ;
; fnd2[*]   ; clk        ; 4.543 ; 4.529 ; Rise       ; clk             ;
;  fnd2[0]  ; clk        ; 4.528 ; 4.494 ; Rise       ; clk             ;
;  fnd2[1]  ; clk        ; 4.293 ; 4.262 ; Rise       ; clk             ;
;  fnd2[2]  ; clk        ; 4.442 ; 4.414 ; Rise       ; clk             ;
;  fnd2[3]  ; clk        ; 4.522 ; 4.488 ; Rise       ; clk             ;
;  fnd2[4]  ; clk        ; 4.543 ; 4.526 ; Rise       ; clk             ;
;  fnd2[5]  ; clk        ; 4.533 ; 4.529 ; Rise       ; clk             ;
;  fnd2[6]  ; clk        ; 4.486 ; 4.482 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fnd0[*]   ; clk        ; 4.104 ; 4.042 ; Rise       ; clk             ;
;  fnd0[0]  ; clk        ; 4.104 ; 4.042 ; Rise       ; clk             ;
;  fnd0[1]  ; clk        ; 4.112 ; 4.050 ; Rise       ; clk             ;
;  fnd0[2]  ; clk        ; 4.362 ; 4.376 ; Rise       ; clk             ;
;  fnd0[3]  ; clk        ; 4.369 ; 4.332 ; Rise       ; clk             ;
;  fnd0[4]  ; clk        ; 4.401 ; 4.306 ; Rise       ; clk             ;
;  fnd0[5]  ; clk        ; 4.363 ; 4.326 ; Rise       ; clk             ;
;  fnd0[6]  ; clk        ; 4.306 ; 4.345 ; Rise       ; clk             ;
; fnd1[*]   ; clk        ; 3.207 ; 3.165 ; Rise       ; clk             ;
;  fnd1[0]  ; clk        ; 3.242 ; 3.195 ; Rise       ; clk             ;
;  fnd1[1]  ; clk        ; 3.252 ; 3.207 ; Rise       ; clk             ;
;  fnd1[2]  ; clk        ; 3.239 ; 3.192 ; Rise       ; clk             ;
;  fnd1[3]  ; clk        ; 3.207 ; 3.165 ; Rise       ; clk             ;
;  fnd1[4]  ; clk        ; 3.218 ; 3.176 ; Rise       ; clk             ;
;  fnd1[5]  ; clk        ; 3.443 ; 3.427 ; Rise       ; clk             ;
;  fnd1[6]  ; clk        ; 3.335 ; 3.364 ; Rise       ; clk             ;
; fnd2[*]   ; clk        ; 3.969 ; 3.974 ; Rise       ; clk             ;
;  fnd2[0]  ; clk        ; 4.169 ; 4.155 ; Rise       ; clk             ;
;  fnd2[1]  ; clk        ; 3.969 ; 3.974 ; Rise       ; clk             ;
;  fnd2[2]  ; clk        ; 4.096 ; 4.079 ; Rise       ; clk             ;
;  fnd2[3]  ; clk        ; 4.160 ; 4.146 ; Rise       ; clk             ;
;  fnd2[4]  ; clk        ; 4.191 ; 4.171 ; Rise       ; clk             ;
;  fnd2[5]  ; clk        ; 4.199 ; 4.191 ; Rise       ; clk             ;
;  fnd2[6]  ; clk        ; 4.133 ; 4.149 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; fnd3[0]     ; 4.285 ; 4.247 ; 5.132 ; 5.055 ;
; sw[0]      ; fnd3[1]     ; 4.488 ; 4.476 ; 5.333 ; 5.302 ;
; sw[0]      ; fnd3[2]     ;       ; 4.250 ; 5.131 ;       ;
; sw[0]      ; fnd3[3]     ; 4.283 ; 4.243 ; 5.130 ; 5.050 ;
; sw[0]      ; fnd3[4]     ; 4.363 ;       ;       ; 5.140 ;
; sw[0]      ; fnd3[5]     ; 4.375 ;       ;       ; 5.156 ;
; sw[0]      ; fnd3[6]     ; 4.390 ; 4.424 ; 5.230 ; 5.258 ;
; sw[1]      ; fnd3[0]     ; 4.150 ; 4.097 ; 4.980 ; 4.920 ;
; sw[1]      ; fnd3[1]     ; 4.359 ; 4.330 ; 5.190 ; 5.154 ;
; sw[1]      ; fnd3[2]     ; 4.160 ;       ;       ; 4.931 ;
; sw[1]      ; fnd3[3]     ; 4.150 ; 4.095 ; 4.983 ; 4.921 ;
; sw[1]      ; fnd3[4]     ;       ; 4.187 ; 5.061 ;       ;
; sw[1]      ; fnd3[5]     ; 4.242 ; 4.202 ; 5.072 ; 5.025 ;
; sw[1]      ; fnd3[6]     ; 4.272 ; 4.303 ; 5.095 ; 5.133 ;
; sw[2]      ; fnd3[0]     ; 4.361 ; 4.322 ; 5.221 ; 5.150 ;
; sw[2]      ; fnd3[1]     ; 4.563 ;       ;       ; 5.395 ;
; sw[2]      ; fnd3[2]     ; 4.354 ; 4.279 ; 5.174 ; 5.131 ;
; sw[2]      ; fnd3[3]     ; 4.353 ; 4.312 ; 5.209 ; 5.136 ;
; sw[2]      ; fnd3[4]     ; 4.432 ; 4.399 ; 5.285 ; 5.232 ;
; sw[2]      ; fnd3[5]     ; 4.434 ; 4.422 ; 5.308 ; 5.250 ;
; sw[2]      ; fnd3[6]     ; 4.468 ; 4.508 ; 5.330 ; 5.347 ;
; sw[3]      ; fnd3[0]     ; 4.307 ; 4.250 ; 5.125 ; 5.087 ;
; sw[3]      ; fnd3[1]     ; 4.515 ; 4.482 ; 5.334 ; 5.320 ;
; sw[3]      ; fnd3[2]     ; 4.306 ; 4.249 ; 5.124 ; 5.086 ;
; sw[3]      ; fnd3[3]     ; 4.298 ; 4.239 ; 5.116 ; 5.076 ;
; sw[3]      ; fnd3[4]     ;       ; 4.331 ; 5.195 ;       ;
; sw[3]      ; fnd3[5]     ; 4.392 ; 4.349 ; 5.211 ; 5.186 ;
; sw[3]      ; fnd3[6]     ; 4.418 ; 4.453 ; 5.256 ; 5.272 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; fnd3[0]     ; 4.149 ; 4.136 ; 5.012 ; 4.900 ;
; sw[0]      ; fnd3[1]     ; 4.348 ; 4.328 ; 5.187 ; 5.123 ;
; sw[0]      ; fnd3[2]     ;       ; 4.103 ; 4.971 ;       ;
; sw[0]      ; fnd3[3]     ; 4.140 ; 4.094 ; 4.962 ; 4.914 ;
; sw[0]      ; fnd3[4]     ; 4.216 ;       ;       ; 4.985 ;
; sw[0]      ; fnd3[5]     ; 4.249 ;       ;       ; 5.031 ;
; sw[0]      ; fnd3[6]     ; 4.272 ; 4.308 ; 5.103 ; 5.133 ;
; sw[1]      ; fnd3[0]     ; 4.047 ; 3.994 ; 4.867 ; 4.807 ;
; sw[1]      ; fnd3[1]     ; 4.245 ; 4.215 ; 5.067 ; 5.030 ;
; sw[1]      ; fnd3[2]     ; 4.056 ;       ;       ; 4.818 ;
; sw[1]      ; fnd3[3]     ; 4.046 ; 3.992 ; 4.869 ; 4.808 ;
; sw[1]      ; fnd3[4]     ;       ; 4.079 ; 4.944 ;       ;
; sw[1]      ; fnd3[5]     ; 4.134 ; 4.093 ; 4.955 ; 4.907 ;
; sw[1]      ; fnd3[6]     ; 4.159 ; 4.191 ; 4.973 ; 5.012 ;
; sw[2]      ; fnd3[0]     ; 4.236 ; 4.183 ; 5.073 ; 5.028 ;
; sw[2]      ; fnd3[1]     ; 4.420 ;       ;       ; 5.216 ;
; sw[2]      ; fnd3[2]     ; 4.215 ; 4.168 ; 5.053 ; 4.988 ;
; sw[2]      ; fnd3[3]     ; 4.206 ; 4.158 ; 5.048 ; 4.996 ;
; sw[2]      ; fnd3[4]     ; 4.317 ; 4.281 ; 5.158 ; 5.106 ;
; sw[2]      ; fnd3[5]     ; 4.318 ; 4.263 ; 5.140 ; 5.123 ;
; sw[2]      ; fnd3[6]     ; 4.338 ; 4.382 ; 5.188 ; 5.212 ;
; sw[3]      ; fnd3[0]     ; 4.198 ; 4.140 ; 5.007 ; 4.968 ;
; sw[3]      ; fnd3[1]     ; 4.396 ; 4.361 ; 5.206 ; 5.190 ;
; sw[3]      ; fnd3[2]     ; 4.197 ; 4.139 ; 5.005 ; 4.966 ;
; sw[3]      ; fnd3[3]     ; 4.189 ; 4.130 ; 4.998 ; 4.958 ;
; sw[3]      ; fnd3[4]     ;       ; 4.216 ; 5.071 ;       ;
; sw[3]      ; fnd3[5]     ; 4.279 ; 4.233 ; 5.087 ; 5.061 ;
; sw[3]      ; fnd3[6]     ; 4.299 ; 4.336 ; 5.127 ; 5.145 ;
+------------+-------------+-------+-------+-------+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                          ;
+------------------+--------+-------+----------+---------+---------------------+
; Clock            ; Setup  ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+--------+-------+----------+---------+---------------------+
; Worst-case Slack ; 17.212 ; 0.267 ; N/A      ; N/A     ; 9.203               ;
;  clk             ; 17.212 ; 0.267 ; N/A      ; N/A     ; 9.203               ;
; Design-wide TNS  ; 0.0    ; 0.0   ; 0.0      ; 0.0     ; 0.0                 ;
;  clk             ; 0.000  ; 0.000 ; N/A      ; N/A     ; 0.000               ;
+------------------+--------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; sw[*]     ; clk        ; 2.129 ; 2.676 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; 2.062 ; 2.631 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; 1.935 ; 2.448 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; 1.958 ; 2.500 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; 2.117 ; 2.676 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; 1.743 ; 2.320 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; 2.129 ; 2.660 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; sw[*]     ; clk        ; -0.741 ; -1.513 ; Rise       ; clk             ;
;  sw[0]    ; clk        ; -0.920 ; -1.715 ; Rise       ; clk             ;
;  sw[1]    ; clk        ; -0.800 ; -1.613 ; Rise       ; clk             ;
;  sw[2]    ; clk        ; -0.765 ; -1.580 ; Rise       ; clk             ;
;  sw[3]    ; clk        ; -0.764 ; -1.589 ; Rise       ; clk             ;
;  sw[4]    ; clk        ; -0.741 ; -1.513 ; Rise       ; clk             ;
;  sw[5]    ; clk        ; -0.953 ; -1.735 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fnd0[*]   ; clk        ; 8.013 ; 7.930 ; Rise       ; clk             ;
;  fnd0[0]  ; clk        ; 7.509 ; 7.347 ; Rise       ; clk             ;
;  fnd0[1]  ; clk        ; 7.510 ; 7.339 ; Rise       ; clk             ;
;  fnd0[2]  ; clk        ; 7.951 ; 7.811 ; Rise       ; clk             ;
;  fnd0[3]  ; clk        ; 8.007 ; 7.816 ; Rise       ; clk             ;
;  fnd0[4]  ; clk        ; 7.949 ; 7.771 ; Rise       ; clk             ;
;  fnd0[5]  ; clk        ; 8.013 ; 7.837 ; Rise       ; clk             ;
;  fnd0[6]  ; clk        ; 7.815 ; 7.930 ; Rise       ; clk             ;
; fnd1[*]   ; clk        ; 6.352 ; 6.234 ; Rise       ; clk             ;
;  fnd1[0]  ; clk        ; 5.907 ; 5.755 ; Rise       ; clk             ;
;  fnd1[1]  ; clk        ; 5.919 ; 5.757 ; Rise       ; clk             ;
;  fnd1[2]  ; clk        ; 5.925 ; 5.772 ; Rise       ; clk             ;
;  fnd1[3]  ; clk        ; 5.920 ; 5.767 ; Rise       ; clk             ;
;  fnd1[4]  ; clk        ; 5.925 ; 5.783 ; Rise       ; clk             ;
;  fnd1[5]  ; clk        ; 6.352 ; 6.234 ; Rise       ; clk             ;
;  fnd1[6]  ; clk        ; 6.080 ; 6.179 ; Rise       ; clk             ;
; fnd2[*]   ; clk        ; 7.613 ; 7.537 ; Rise       ; clk             ;
;  fnd2[0]  ; clk        ; 7.613 ; 7.440 ; Rise       ; clk             ;
;  fnd2[1]  ; clk        ; 7.171 ; 7.059 ; Rise       ; clk             ;
;  fnd2[2]  ; clk        ; 7.441 ; 7.316 ; Rise       ; clk             ;
;  fnd2[3]  ; clk        ; 7.567 ; 7.413 ; Rise       ; clk             ;
;  fnd2[4]  ; clk        ; 7.570 ; 7.459 ; Rise       ; clk             ;
;  fnd2[5]  ; clk        ; 7.551 ; 7.462 ; Rise       ; clk             ;
;  fnd2[6]  ; clk        ; 7.424 ; 7.537 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; fnd0[*]   ; clk        ; 4.104 ; 4.042 ; Rise       ; clk             ;
;  fnd0[0]  ; clk        ; 4.104 ; 4.042 ; Rise       ; clk             ;
;  fnd0[1]  ; clk        ; 4.112 ; 4.050 ; Rise       ; clk             ;
;  fnd0[2]  ; clk        ; 4.362 ; 4.376 ; Rise       ; clk             ;
;  fnd0[3]  ; clk        ; 4.369 ; 4.332 ; Rise       ; clk             ;
;  fnd0[4]  ; clk        ; 4.401 ; 4.306 ; Rise       ; clk             ;
;  fnd0[5]  ; clk        ; 4.363 ; 4.326 ; Rise       ; clk             ;
;  fnd0[6]  ; clk        ; 4.306 ; 4.345 ; Rise       ; clk             ;
; fnd1[*]   ; clk        ; 3.207 ; 3.165 ; Rise       ; clk             ;
;  fnd1[0]  ; clk        ; 3.242 ; 3.195 ; Rise       ; clk             ;
;  fnd1[1]  ; clk        ; 3.252 ; 3.207 ; Rise       ; clk             ;
;  fnd1[2]  ; clk        ; 3.239 ; 3.192 ; Rise       ; clk             ;
;  fnd1[3]  ; clk        ; 3.207 ; 3.165 ; Rise       ; clk             ;
;  fnd1[4]  ; clk        ; 3.218 ; 3.176 ; Rise       ; clk             ;
;  fnd1[5]  ; clk        ; 3.443 ; 3.427 ; Rise       ; clk             ;
;  fnd1[6]  ; clk        ; 3.335 ; 3.364 ; Rise       ; clk             ;
; fnd2[*]   ; clk        ; 3.969 ; 3.974 ; Rise       ; clk             ;
;  fnd2[0]  ; clk        ; 4.169 ; 4.155 ; Rise       ; clk             ;
;  fnd2[1]  ; clk        ; 3.969 ; 3.974 ; Rise       ; clk             ;
;  fnd2[2]  ; clk        ; 4.096 ; 4.079 ; Rise       ; clk             ;
;  fnd2[3]  ; clk        ; 4.160 ; 4.146 ; Rise       ; clk             ;
;  fnd2[4]  ; clk        ; 4.191 ; 4.171 ; Rise       ; clk             ;
;  fnd2[5]  ; clk        ; 4.199 ; 4.191 ; Rise       ; clk             ;
;  fnd2[6]  ; clk        ; 4.133 ; 4.149 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; fnd3[0]     ; 7.275 ; 7.155 ; 7.895 ; 7.718 ;
; sw[0]      ; fnd3[1]     ; 7.652 ; 7.527 ; 8.271 ; 8.121 ;
; sw[0]      ; fnd3[2]     ;       ; 7.153 ; 7.886 ;       ;
; sw[0]      ; fnd3[3]     ; 7.264 ; 7.142 ; 7.888 ; 7.709 ;
; sw[0]      ; fnd3[4]     ; 7.433 ;       ;       ; 7.861 ;
; sw[0]      ; fnd3[5]     ; 7.458 ;       ;       ; 7.890 ;
; sw[0]      ; fnd3[6]     ; 7.397 ; 7.575 ; 8.010 ; 8.176 ;
; sw[1]      ; fnd3[0]     ; 7.059 ; 6.904 ; 7.636 ; 7.472 ;
; sw[1]      ; fnd3[1]     ; 7.448 ; 7.284 ; 8.024 ; 7.851 ;
; sw[1]      ; fnd3[2]     ; 7.067 ;       ;       ; 7.476 ;
; sw[1]      ; fnd3[3]     ; 7.053 ; 6.896 ; 7.625 ; 7.459 ;
; sw[1]      ; fnd3[4]     ;       ; 7.050 ; 7.797 ;       ;
; sw[1]      ; fnd3[5]     ; 7.244 ; 7.074 ; 7.824 ; 7.645 ;
; sw[1]      ; fnd3[6]     ; 7.202 ; 7.384 ; 7.773 ; 7.964 ;
; sw[2]      ; fnd3[0]     ; 7.382 ; 7.259 ; 8.001 ; 7.834 ;
; sw[2]      ; fnd3[1]     ; 7.760 ;       ;       ; 8.236 ;
; sw[2]      ; fnd3[2]     ; 7.369 ; 7.191 ; 7.932 ; 7.807 ;
; sw[2]      ; fnd3[3]     ; 7.367 ; 7.242 ; 7.990 ; 7.821 ;
; sw[2]      ; fnd3[4]     ; 7.536 ; 7.391 ; 8.139 ; 7.973 ;
; sw[2]      ; fnd3[5]     ; 7.535 ; 7.424 ; 8.186 ; 8.002 ;
; sw[2]      ; fnd3[6]     ; 7.515 ; 7.703 ; 8.149 ; 8.291 ;
; sw[3]      ; fnd3[0]     ; 7.253 ; 7.093 ; 7.832 ; 7.707 ;
; sw[3]      ; fnd3[1]     ; 7.642 ; 7.473 ; 8.225 ; 8.091 ;
; sw[3]      ; fnd3[2]     ; 7.252 ; 7.096 ; 7.834 ; 7.711 ;
; sw[3]      ; fnd3[3]     ; 7.237 ; 7.077 ; 7.822 ; 7.695 ;
; sw[3]      ; fnd3[4]     ;       ; 7.235 ; 7.985 ;       ;
; sw[3]      ; fnd3[5]     ; 7.434 ; 7.262 ; 8.014 ; 7.873 ;
; sw[3]      ; fnd3[6]     ; 7.388 ; 7.575 ; 8.007 ; 8.159 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; sw[0]      ; fnd3[0]     ; 4.149 ; 4.136 ; 5.012 ; 4.900 ;
; sw[0]      ; fnd3[1]     ; 4.348 ; 4.328 ; 5.187 ; 5.123 ;
; sw[0]      ; fnd3[2]     ;       ; 4.103 ; 4.971 ;       ;
; sw[0]      ; fnd3[3]     ; 4.140 ; 4.094 ; 4.962 ; 4.914 ;
; sw[0]      ; fnd3[4]     ; 4.216 ;       ;       ; 4.985 ;
; sw[0]      ; fnd3[5]     ; 4.249 ;       ;       ; 5.031 ;
; sw[0]      ; fnd3[6]     ; 4.272 ; 4.308 ; 5.103 ; 5.133 ;
; sw[1]      ; fnd3[0]     ; 4.047 ; 3.994 ; 4.867 ; 4.807 ;
; sw[1]      ; fnd3[1]     ; 4.245 ; 4.215 ; 5.067 ; 5.030 ;
; sw[1]      ; fnd3[2]     ; 4.056 ;       ;       ; 4.818 ;
; sw[1]      ; fnd3[3]     ; 4.046 ; 3.992 ; 4.869 ; 4.808 ;
; sw[1]      ; fnd3[4]     ;       ; 4.079 ; 4.944 ;       ;
; sw[1]      ; fnd3[5]     ; 4.134 ; 4.093 ; 4.955 ; 4.907 ;
; sw[1]      ; fnd3[6]     ; 4.159 ; 4.191 ; 4.973 ; 5.012 ;
; sw[2]      ; fnd3[0]     ; 4.236 ; 4.183 ; 5.073 ; 5.028 ;
; sw[2]      ; fnd3[1]     ; 4.420 ;       ;       ; 5.216 ;
; sw[2]      ; fnd3[2]     ; 4.215 ; 4.168 ; 5.053 ; 4.988 ;
; sw[2]      ; fnd3[3]     ; 4.206 ; 4.158 ; 5.048 ; 4.996 ;
; sw[2]      ; fnd3[4]     ; 4.317 ; 4.281 ; 5.158 ; 5.106 ;
; sw[2]      ; fnd3[5]     ; 4.318 ; 4.263 ; 5.140 ; 5.123 ;
; sw[2]      ; fnd3[6]     ; 4.338 ; 4.382 ; 5.188 ; 5.212 ;
; sw[3]      ; fnd3[0]     ; 4.198 ; 4.140 ; 5.007 ; 4.968 ;
; sw[3]      ; fnd3[1]     ; 4.396 ; 4.361 ; 5.206 ; 5.190 ;
; sw[3]      ; fnd3[2]     ; 4.197 ; 4.139 ; 5.005 ; 4.966 ;
; sw[3]      ; fnd3[3]     ; 4.189 ; 4.130 ; 4.998 ; 4.958 ;
; sw[3]      ; fnd3[4]     ;       ; 4.216 ; 5.071 ;       ;
; sw[3]      ; fnd3[5]     ; 4.279 ; 4.233 ; 5.087 ; 5.061 ;
; sw[3]      ; fnd3[6]     ; 4.299 ; 4.336 ; 5.127 ; 5.145 ;
+------------+-------------+-------+-------+-------+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; fnd0[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd0[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd0[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd0[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd0[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd0[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd0[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd1[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd2[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[0]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[1]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[2]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[3]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[4]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[5]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; fnd3[6]       ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; sw[0]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw[1]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw[2]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw[3]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; clk                     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; n_rst                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw[4]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; sw[5]                   ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
; ~ALTERA_DATA0~          ; 3.3-V LVTTL  ; 2640 ps         ; 2640 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fnd0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; fnd3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 3.08e-06 V                   ; 3.13 V              ; -0.0523 V           ; 0.237 V                              ; 0.168 V                              ; 6.67e-10 s                  ; 6.11e-10 s                  ; No                         ; No                         ; 3.08 V                      ; 3.08e-06 V                  ; 3.13 V             ; -0.0523 V          ; 0.237 V                             ; 0.168 V                             ; 6.67e-10 s                 ; 6.11e-10 s                 ; No                        ; No                        ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 1.02e-06 V                   ; 3.14 V              ; -0.0402 V           ; 0.146 V                              ; 0.156 V                              ; 4.62e-10 s                  ; 4.36e-10 s                  ; Yes                        ; Yes                        ; 3.08 V                      ; 1.02e-06 V                  ; 3.14 V             ; -0.0402 V          ; 0.146 V                             ; 0.156 V                             ; 4.62e-10 s                 ; 4.36e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.08 V                       ; 2.06e-06 V                   ; 3.12 V              ; -0.0308 V           ; 0.224 V                              ; 0.218 V                              ; 1.32e-09 s                  ; 1.07e-09 s                  ; No                         ; Yes                        ; 3.08 V                      ; 2.06e-06 V                  ; 3.12 V             ; -0.0308 V          ; 0.224 V                             ; 0.218 V                             ; 1.32e-09 s                 ; 1.07e-09 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; fnd0[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd0[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd0[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd0[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd0[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd0[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd0[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd1[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd1[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd1[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd1[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd1[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd1[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd1[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd2[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd2[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd2[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd2[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd2[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd2[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd2[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd3[0]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd3[1]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd3[2]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd3[3]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd3[4]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd3[5]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; fnd3[6]       ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.9e-07 V                    ; 3.59 V              ; -0.0873 V           ; 0.332 V                              ; 0.189 V                              ; 4.6e-10 s                   ; 4.2e-10 s                   ; No                         ; Yes                        ; 3.46 V                      ; 1.9e-07 V                   ; 3.59 V             ; -0.0873 V          ; 0.332 V                             ; 0.189 V                             ; 4.6e-10 s                  ; 4.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 6.52e-08 V                   ; 3.58 V              ; -0.064 V            ; 0.234 V                              ; 0.085 V                              ; 2.93e-10 s                  ; 3.07e-10 s                  ; Yes                        ; Yes                        ; 3.46 V                      ; 6.52e-08 V                  ; 3.58 V             ; -0.064 V           ; 0.234 V                             ; 0.085 V                             ; 2.93e-10 s                 ; 3.07e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 3.3-V LVTTL  ; 0 s                 ; 0 s                 ; 3.46 V                       ; 1.29e-07 V                   ; 3.55 V              ; -0.053 V            ; 0.341 V                              ; 0.35 V                               ; 9.04e-10 s                  ; 7.28e-10 s                  ; No                         ; No                         ; 3.46 V                      ; 1.29e-07 V                  ; 3.55 V             ; -0.053 V           ; 0.341 V                             ; 0.35 V                              ; 9.04e-10 s                 ; 7.28e-10 s                 ; No                        ; No                        ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 33       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 50    ; 50   ;
; Unconstrained Output Ports      ; 28    ; 28   ;
; Unconstrained Output Port Paths ; 112   ; 112  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Tue Apr 18 11:23:54 2023
Info: Command: quartus_sta de0_memory -c de0_memory
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (332104): Reading SDC File: 'de0_memory.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Info (332146): Worst-case setup slack is 17.212
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.212               0.000 clk 
Info (332146): Worst-case hold slack is 0.517
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.517               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.485
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.485               0.000 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 17.489
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    17.489               0.000 clk 
Info (332146): Worst-case hold slack is 0.472
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.472               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.483
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.483               0.000 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332146): Worst-case setup slack is 18.659
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    18.659               0.000 clk 
Info (332146): Worst-case hold slack is 0.267
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.267               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is 9.203
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     9.203               0.000 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 4673 megabytes
    Info: Processing ended: Tue Apr 18 11:23:56 2023
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


