<!DOCTYPE html>
<html lang="IT">
<head>
    <meta charset="UTF-8">
    <meta http-equiv="X-UA-Compatible" content="IE=edge">
    <meta name="viewport" content="width=device-width, initial-scale=1.0">
    <link rel="preconnect" href="https://fonts.googleapis.com" />
    <link rel="stylesheet" href="./../styles/style.css" />
    <link rel="stylesheet" href="./../styles/index-style.css" />
    <link rel="stylesheet" href="./../styles/main-index-page-style.css" />
    
        <link rel="stylesheet" href="./../styles/content-style.css" />
    
    <style>:root { --bg-clr: #ff7f50; --fg-clr: #262626; }</style>
    <meta name="application-name" content="Reti logiche" />
    <meta name="apple-mobile-web-app-title" content="Reti logiche" />
    <meta name="apple-mobile-web-app-capable" content="yes" />
    <meta name="apple-mobile-web-app-status-bar-style" content="#ff7f50" />
    <link rel="apple-touch-icon" sizes="144x144" href="./../apple-icon-144x144.png">
    <link rel="icon" type="image/x-icon" href="./../favicon.ico">
    <link rel="icon" type="image/png" sizes="192x192" href="./../android-icon-192x192.png">
    <link rel="icon" type="image/png" sizes="96x96" href="./../favicon-96x96.png">
    <meta name="msapplication-TileColor" content="#ff7f50">
    <meta name="msapplication-TileImage" content="./../ms-icon-144x144.png">
    <link rel="manifest" href="./../manifest.json">
    <meta name="keywords" content="reti logiche, reti combinatorie, reti sequenziali" />
    <meta name="description" content="Il seguente sito contiene gli appunti e le definizioni del corso 'Reti logiche'.">
    <meta name="robots" content="index">
    <meta name="format-detection" content="telephone=no">
    <meta name="themeColor" content="#ff7f50">
    <script src="./../scripts/script.js"></script>
    <script async src="https://www.googletagmanager.com/gtag/js?id=G-78NHLXDQD8"></script>
    <script defer async src="https://cdn.jsdelivr.net/npm/mathjax@3/es5/tex-mml-chtml.js"></script>
    
    <title>Reti logiche - Concetti introduttivi - Gate e reti logiche </title>
</head>
<body>
    <div class="container">
        <header class="header-wrapper">
            <div class="title-wrapper">
                <span class="title">
                    Reti logiche
                </span>
                <span class="subtitle">
                    by lorenzoarlo
                </span>
            </div>
            <span class="page-title">
                Concetti introduttivi
            </span>
        </header>
        <aside class="sidebar">
            <h2 class="sidebar-title">Reti logiche</h2>
            <div class="index-container">
                <ul class="parent-ul"><li class="section-li"><a href="../index.html" rel="nofollow">Indice</a></li><li class="section-li current">Concetti introduttivi<ul><li class="subsection-li "><a href="segnali-e-codifiche.html" rel="nofollow">Segnali e codifiche</a></li><li class="subsection-li current">Gate e reti logiche<ul><li class="definition-li"><a href="#def1-20" rel="nofollow">Interruttore</a></li><li class="definition-li"><a href="#def1-21" rel="nofollow">Gate</a></li><li class="definition-li"><a href="#def1-22" rel="nofollow">Rete logica</a></li><li class="definition-li"><a href="#def1-23" rel="nofollow">Tabella della verità</a></li><li class="definition-li"><a href="#def1-24" rel="nofollow">Schema logico</a></li><li class="definition-li"><a href="#def1-25" rel="nofollow">Gate con \( n\) ingressi</a></li><li class="definition-li"><a href="#def1-26" rel="nofollow">Gate con \( 1\) ingresso</a></li><li class="definition-li"><a href="#def1-27" rel="nofollow">Il gate NOT</a></li><li class="definition-li"><a href="#def1-28" rel="nofollow">Gate con 2 ingressi</a></li><li class="definition-li"><a href="#def1-29" rel="nofollow">Il gate AND</a></li><li class="definition-li"><a href="#def1-30" rel="nofollow">Il gate OR</a></li><li class="definition-li"><a href="#def1-31" rel="nofollow">Il gate EXOR</a></li><li class="definition-li"><a href="#def1-32" rel="nofollow">Il gate NAND</a></li><li class="definition-li"><a href="#def1-33" rel="nofollow">Il gate NOR</a></li><li class="definition-li"><a href="#def1-34" rel="nofollow">Il gate EXNOR</a></li><li class="definition-li"><a href="#def1-35" rel="nofollow">Gate con \( 3\) ingressi</a></li><li class="definition-li"><a href="#def1-36" rel="nofollow">Diagrammi ad occhio</a></li><li class="definition-li"><a href="#def1-37" rel="nofollow">Diagrammi ad occhio e bus di segnali</a></li><li class="definition-li"><a href="#def1-38" rel="nofollow">Ritardo inerziale di propagazione</a></li><li class="definition-li"><a href="#def1-39" rel="nofollow">Possibili montaggi tra gate</a></li><li class="definition-li"><a href="#def1-40" rel="nofollow">Rete logica come componente</a></li><li class="definition-li"><a href="#def1-41" rel="nofollow">Rete (o macchina) combinatoria</a></li><li class="definition-li"><a href="#def1-42" rel="nofollow">Rete (o macchina) sequenziale</a></li><li class="definition-li"><a href="#def1-43" rel="nofollow">Funzioni complete e incomplete</a></li></ul></li><li class="subsection-li "><a href="reti-come-sistemi-matematici.html" rel="nofollow">Reti come sistemi matematici</a></li></ul></li><li class="section-li "><a href="../reti-combinatorie/sintesi-di-reti-combinatorie.html" rel="nofollow">Reti combinatorie</a><ul><li class="subsection-li "><a href="../reti-combinatorie/sintesi-di-reti-combinatorie.html" rel="nofollow">Sintesi di reti combinatorie</a></li><li class="subsection-li "><a href="../reti-combinatorie/circuiti-con-decoder-e-multiplexer.html" rel="nofollow">Circuiti con Decoder e Multiplexer</a></li><li class="subsection-li "><a href="../reti-combinatorie/reti-programmabili.html" rel="nofollow">Reti programmabili</a></li><li class="subsection-li "><a href="../reti-combinatorie/aritmetica-binaria-e-alu.html" rel="nofollow">Aritmetica binaria e ALU</a></li><li class="subsection-li "><a href="../reti-combinatorie/comportamenti-in-transitorio.html" rel="nofollow">Comportamenti in transitorio</a></li></ul></li><li class="section-li "><a href="../reti-sequenziali-asincrone/sintesi-di-una-rsa.html" rel="nofollow">Reti sequenziali asincrone</a><ul><li class="subsection-li "><a href="../reti-sequenziali-asincrone/sintesi-di-una-rsa.html" rel="nofollow">Sintesi di una RSA</a></li><li class="subsection-li "><a href="../reti-sequenziali-asincrone/analisi-di-una-rsa.html" rel="nofollow">Analisi di una RSA</a></li><li class="subsection-li "><a href="../reti-sequenziali-asincrone/rsa-notevoli-memorie-binarie.html" rel="nofollow">RSA notevoli - Memorie binarie</a></li></ul></li><li class="section-li "><a href="../reti-sequenziali-sincrone/caratteristiche-delle-rss.html" rel="nofollow">Reti sequenziali sincrone</a><ul><li class="subsection-li "><a href="../reti-sequenziali-sincrone/caratteristiche-delle-rss.html" rel="nofollow">Caratteristiche delle RSS</a></li><li class="subsection-li "><a href="../reti-sequenziali-sincrone/rss-notevoli.html" rel="nofollow">RSS notevoli</a></li></ul></li></ul>
            </div>
        </aside>
        <div class="sidebar-button" onclick="toggle_sidebar(this)" role="button" >
            keyboard_double_arrow_right
        </div>
        <section class="content-wrapper">
            <h1 class="section-title content-width">Gate e reti logiche</h1>
            <article class="content-container content-width">
                <div class="definition environment" id="def1-20"><h2 class="environment-title">Definizione - Interruttore</h2><div class="environment-body">     Un metodo efficace per rappresentare un bit è utilizzare la posizione di un interruttore.     <br/>     La logica è indipendente dalla tecnologia, infatti è analogo utilizzare un interruttore meccanico o un interruttore elettronico (un transistor):      nel caso di quest'ultimo è possibile utilizzare un transistor per pilotare un altro transistor, permettendo la creazione di reti di interruttori. </div></div><div class="definition environment" id="def1-21"><h2 class="environment-title">Definizione - Gate</h2><div class="environment-body">     Un <strong>gate è un componente elementare per la progettazione di reti logiche</strong>.      <br/>     In realtà è una funzione che fa corrispondere un'uscita ad un certo ingresso.     <br/>     Ogni gate può essere descritto da     <ul class="list-container"><li class="list-item">una <strong>tabella della verità</strong>, ovvero una tabella in cui si fa corrispondere ad ogni possibile ingresso il valore corrispondente;         </li><li class="list-item">un <strong>simbolo circuitale</strong>, che astrae gli interruttori necessari ad implementare il suo comportamento;         </li><li class="list-item">un'<strong>espressione</strong>, che permette di rappresentare in forma compatta il gate.     </li></ul> </div></div><div class="definition environment" id="def1-22"><h2 class="environment-title">Definizione - Rete logica</h2><div class="environment-body">     Per rendere possibile progettare un qualsiasi componente (che potrebbe contenere miliardi di transistor), si astraggono dei componenti primitivi di cui si conosce solo il <strong>comportamento</strong> (tramite un'interfaccia).     <br/>     Una <strong>rete logica</strong> è quindi un'<strong>astrazione di una combinazione di interruttori o gate</strong> (rappresentati da adeguate interfacce) che elaborano segnali binari. </div></div><div class="definition environment" id="def1-23"><h2 class="environment-title">Definizione - Tabella della verità</h2><div class="environment-body">     La tabella della verità permette di descrivere univocamente il comportamento di una rete combinatoria.     <br/>     Se la tabella della verità rappresenta un progetto, è possibile che nel caso di funzioni incomplete siano presenti meno righe o nelle uscite sia presente il simbolo '-' ("<i>don't care</i>").     Ciò non può però avvenire se tale tabella rappresenta una struttura: in questo caso, infatti, si ha che l'uscita deve assumere un valore. </div></div><div class="definition environment" id="def1-24"><h2 class="environment-title">Definizione - Schema logico</h2><div class="environment-body">     Lo schema logico è la <strong>descrizione grafica di una struttura</strong> formata da simboli di gate e da collegamenti tra le loro linee di ingresso e di uscita. </div></div><div class="definition environment" id="def1-25"><h2 class="environment-title">Definizione - Gate con <span class="math-span">\( n\)</span> ingressi</h2><div class="environment-body">     Considerando <span class="math-span">\( n\)</span> ingressi binari e un'uscita binaria, si hanno <span class="math-span">\( 2^{2^{n}}\)</span> funzioni diverse.     <br/>     Di queste funzioni, tuttavia, risulta utile considerarne solo alcune.     <br/>     Il numero di ingressi di un gate è anche detto <strong>fan-in</strong>. </div></div><div class="definition environment" id="def1-26"><h2 class="environment-title">Definizione - Gate con <span class="math-span">\( 1\)</span> ingresso</h2><div class="environment-body">     Esistono <span class="math-span">\( 4\)</span> funzioni differenti che hanno un unico ingresso <span class="math-span">\( x\)</span>, ovvero     <ul class="list-container"><li class="list-item">le funzioni costanti, ovvero               <span class="math-block">\begin{aligned}                    &amp; f_{0}(0) = 0 &amp; f_{0}(1) = 0                   \\                    &amp; f_{1}(0) = 1 &amp; f_{1}(1) = 1               \end{aligned}</span>         </li><li class="list-item">la funzione identità, ovvero               <span class="math-block">\begin{aligned}                    &amp; f_{2}(0) = 0 &amp; f_{2}(1) = 1               \end{aligned}</span>         </li><li class="list-item">la funzione <span class="math-span">\( f_{3}\)</span> invertitore, ovvero               <span class="math-block">\begin{aligned}                    &amp; f_{3}(0) = 1 &amp; f_{3}(1) = 0               \end{aligned}</span>     </li></ul>     Di queste, solo l'ultima funzione risulta essere interessante. </div></div><div class="definition environment" id="def1-27"><h2 class="environment-title">Definizione - Il gate NOT</h2><div class="environment-body">     Il <strong>gate NOT</strong> (detto anche invertitore) trasforma l'ingresso nel suo opposto.     <br/>     Esso è quindi descritto dalla seguente tabella della verità (dove <span class="math-span">\( x\)</span> è l'ingresso e <span class="math-span">\( z\)</span> è l'uscita)     <div class="image-environment"><div class="image-wrapper spaced-15"><img alt="Immagine" src="../resources/generated-10.png"/></div></div>     Il simbolo circuitale è il seguente     <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/gate-not.png"/></div></div>     L'espressione utilizzata per indicare tale componente è      <span class="math-block">\[         z = x'     \]</span>     o     <span class="math-block">\[         z = \bar{x}      \]</span> </div></div><div class="definition environment" id="def1-28"><h2 class="environment-title">Definizione - Gate con 2 ingressi</h2><div class="environment-body">     Esistono <span class="math-span">\( 16\)</span> differenti funzioni che hanno due ingressi. Eliminando le funzioni costanti, la funzione identità e le funzioni che non sono commutative, ne rimangono solo <span class="math-span">\( 6\)</span>. </div></div><div class="definition environment" id="def1-29"><h2 class="environment-title">Definizione - Il gate AND</h2><div class="environment-body">     Il <strong>gate AND</strong> è l'astrazione di due interruttori in serie. L'uscita assume il valore logico <span class="mono">1</span> se entrambi gli ingressi hanno valore <span class="mono">1</span>.     <br/>     Esso è quindi descritto dalla seguente tabella della verità (dove <span class="math-span">\( x\)</span> e <span class="math-span">\( y\)</span> sono gli ingressi e <span class="math-span">\( z\)</span> è l'uscita)     <div class="image-environment"><div class="image-wrapper spaced-20"><img alt="Immagine" src="../resources/generated-11.png"/></div></div>     Il simbolo circuitale è il seguente     <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/gate-and.png"/></div></div>     L'espressione utilizzata per indicare tale componente è      <span class="math-block">\[         z = x \cdot y       \]</span>     o      <span class="math-block">\[         z = xy     \]</span> </div></div><div class="definition environment" id="def1-30"><h2 class="environment-title">Definizione - Il gate OR</h2><div class="environment-body">     Il <strong>gate OR</strong> è l'astrazione di due interruttori in parallelo. L'uscita assume il valore logico <span class="mono">1</span> se almeno un ingresso ha valore <span class="mono">1</span>.     <br/>     Esso è quindi descritto dalla seguente tabella della verità (dove <span class="math-span">\( x\)</span> e <span class="math-span">\( y\)</span> sono gli ingressi e <span class="math-span">\( z\)</span> è l'uscita)     <div class="image-environment"><div class="image-wrapper spaced-20"><img alt="Immagine" src="../resources/generated-12.png"/></div></div>     Il simbolo circuitale è il seguente     <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/gate-or.png"/></div></div>     L'espressione utilizzata per indicare tale componente è      <span class="math-block">\[         z = x + y     \]</span> </div></div><div class="definition environment" id="def1-31"><h2 class="environment-title">Definizione - Il gate EXOR</h2><div class="environment-body">     Il <strong>gate EXOR</strong> (<i>EXclusive OR</i>) è l'astrazione di due deviatori (ovvero interruttori che chiudono il circuito verso uno di due possibili percorsi). L'uscita assume valore logico <span class="mono">1</span> se solo un ingresso ha valore <span class="mono">1</span> ma non entrambi (ovvero devono avere valore differente).     <br/>     Esso è quindi descritto dalla seguente tabella della verità (dove <span class="math-span">\( x\)</span> e <span class="math-span">\( y\)</span> sono gli ingressi e <span class="math-span">\( z\)</span> è l'uscita)     <div class="image-environment"><div class="image-wrapper spaced-20"><img alt="Immagine" src="../resources/generated-13.png"/></div></div>     Il simbolo circuitale è il seguente     <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/gate-xor.png"/></div></div>     L'espressione utilizzata per indicare tale componente è <span class="math-span">\( z = x \oplus y\)</span>.     <br/>     Tale componente è anche detto "<strong>somma modulo 2</strong>", in quanto il suo output può essere interpretato come il risultato della somma di due bit (escluso il riporto). </div></div><div class="definition environment" id="def1-32"><h2 class="environment-title">Definizione - Il gate NAND</h2><div class="environment-body">     Il <strong>gate NAND</strong> (<i>Not AND</i>) può essere visto come la combinanzione del gate AND e del gate NOT. L'uscita assume il valore logico <span class="mono">0</span> solo se entrambi gli ingressi hanno valore logico <span class="mono">1</span>.     <br/>     Esso è quindi descritto dalla seguente tabella della verità (dove <span class="math-span">\( x\)</span> e <span class="math-span">\( y\)</span> sono gli ingressi e <span class="math-span">\( z\)</span> è l'uscita)     <div class="image-environment"><div class="image-wrapper spaced-20"><img alt="Immagine" src="../resources/generated-14.png"/></div></div>     Il simbolo circuitale è il seguente     <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/gate-nand.png"/></div></div>     L'espressione utilizzata per indicare tale componente è     <span class="math-block">\[         z = x \uparrow y     \]</span>     o      <span class="math-block">\[         z = \overline{x \cdot y}     \]</span> </div></div><div class="definition environment" id="def1-33"><h2 class="environment-title">Definizione - Il gate NOR</h2><div class="environment-body">     Il <strong>gate NOR</strong> (<i>Not OR</i>) può essere visto come la combinanzione del gate OR e del gate NOT. L'uscita assume valore logico <span class="mono">0</span> se almeno uno degli ingressi ha valore logico <span class="mono">1</span>.     <br/>     Esso è quindi descritto dalla seguente tabella della verità (dove <span class="math-span">\( x\)</span> e <span class="math-span">\( y\)</span> sono gli ingressi e <span class="math-span">\( z\)</span> è l'uscita)     <div class="image-environment"><div class="image-wrapper spaced-20"><img alt="Immagine" src="../resources/generated-15.png"/></div></div>     Il simbolo circuitale è il seguente     <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/gate-nor.png"/></div></div>     L'espressione utilizzata per indicare tale componente è      <span class="math-block">\[         z = x \downarrow y     \]</span>     o      <span class="math-block">\[         z = \overline{x + y}     \]</span> </div></div><div class="definition environment" id="def1-34"><h2 class="environment-title">Definizione - Il gate EXNOR</h2><div class="environment-body">     Il <strong>gate EXNOR</strong> può essere visto come la combinanzione del gate EXOR e del gate NOT. L'uscita assume valore logico <span class="mono">1</span> se i due bit sono uguali.     <br/>     Esso è quindi descritto dalla seguente tabella della verità (dove <span class="math-span">\( x\)</span> e <span class="math-span">\( y\)</span> sono gli ingressi e <span class="math-span">\( z\)</span> è l'uscita)     <div class="image-environment"><div class="image-wrapper spaced-20"><img alt="Immagine" src="../resources/generated-16.png"/></div></div>     Il simbolo circuitale è il seguente     <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/gate-xnor.png"/></div></div>     L'espressione utilizzata per indicare tale componente è      <span class="math-block">\[         z = x \equiv y     \]</span>     o      <span class="math-block">\[         z = \overline{x \oplus y}     \]</span>     <br/>     Tale componente è anche detto "<strong>equivalence</strong>" perchè, nel caso abbia due ingressi, ha uscita <span class="mono">1</span> solo se i due ingressi sono uguali. </div></div><div class="definition environment" id="def1-35"><h2 class="environment-title">Definizione - Gate con <span class="math-span">\( 3\)</span> ingressi</h2><div class="environment-body">     Tutti i gate con <span class="math-span">\( 2\)</span> ingressi elencati esistono anche con la configurazione a <span class="math-span">\( 3\)</span> ingressi. In questo caso si avrà:     <ul class="list-container"><li class="list-item">l'uscita del gate AND a tre ingressi ha valore <span class="mono">1</span> solo se tutti gli ingressi hanno valore <span class="mono">1</span>;         </li><li class="list-item">l'uscita del gate OR a tre ingressi ha valore <span class="mono">1</span> se almeno uno degli ingressi ha valore <span class="mono">1</span>;         </li><li class="list-item">l'uscita del gate EXOR a tre ingressi ha valore <span class="mono">1</span> solo se il numero di ingressi è dispari.         </li><li class="list-item">l'uscita dei gate NAND, NOR e EXNOR a tre ingressi è equivalente a un gate NAND, NOR e EXNOR a tre ingressi in serie ad un gate NOT.     </li></ul> </div></div><div class="definition environment" id="def1-36"><h2 class="environment-title">Definizione - Diagrammi ad occhio</h2><div class="environment-body">     Per rappresentare gruppi di segnali binari in forma compatta si usano i <strong>diagrammi ad occhio</strong>.     <br/>     Dato che i segnali binari sono concretamente dei segnali analogici che non cambiano valore instantaneamente, si ha che anche tali diagrammi inseriscono questo "ritardo". La lunghezza di questo segmento è detto "<strong>durata di transitorio</strong>".     <div class="image-environment"><div class="image-wrapper spaced-75"><img alt="Immagine" src="../resources/diagramma-occhio-1.png"/></div></div>     Ad esempio, il diagramma sopracitato rappresenta l'uscita <span class="math-span">\( z\)</span> di un gate AND al variare degli ingressi <span class="math-span">\( x\)</span> e <span class="math-span">\( y\)</span>. </div></div><div class="definition environment" id="def1-37"><h2 class="environment-title">Definizione - Diagrammi ad occhio e bus di segnali</h2><div class="environment-body">     È però spesso utile rappresentare con un solo segnale un gruppo di bit.     Tale insieme di segnali è detto anche "bus". Ad esempio, per rappresentare il comportamento del seguente gate     <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/gruppi-bit.png"/></div></div>     è valido utilizzare il seguente diagramma     <div class="image-environment"><div class="image-wrapper spaced-75"><img alt="Immagine" src="../resources/diagramma-occhio-2.png"/></div></div>     Nel caso di un bus (indicato appunto dall'etichetta "bit[2..0]"), quindi, si ha che la "posizione" della linea non indica il valore, ma solo la sua continuità. </div></div><div class="definition environment" id="def1-38"><h2 class="environment-title">Definizione - Ritardo inerziale di propagazione</h2><div class="environment-body">     Anche se a questo livello non si considerano gli interruttori sottostanti ma si astrae a livello dei gate, è necessario tenere a mente che tali componenti sono concreti.     <br/>     La differenza principale tra l'astrazione della tabella della verità ed un gate reale è il "<strong>ritardo di propagazione</strong>", ovvero il fatto che una volta modificati i segnali, l'uscita non cambia instantaneamente, ma dopo un certo tempo <span class="math-span">\( \tau_{p}\)</span>, dipendente dalla tecnologia utilizzata.     È importante sottolineare che tale ritardo è "<strong>inerziale</strong>", ovvero si ha che un impulso di durata inferiore a <span class="math-span">\( \tau_{p}\)</span> sarà ignorato.     Ciò comporta quindi una velocità limite di funzionamento di ogni gate.     <br/>     Per comprendere meglio ciò, è utile osservare i seguenti diagrammi     <div class="image-environment"><div class="image-wrapper spaced-75"><img alt="Immagine" src="../resources/ritardo-inerziale.png"/></div></div>     il cui comportamento potrebbe essere il seguente     <div class="image-environment"><div class="image-wrapper spaced-75"><img alt="Immagine" src="../resources/diagramma-occhio-3.png"/></div></div>     In questo caso è possibile notare la differenza tra l'uscita ideale <span class="math-span">\( "Z"\)</span> e l'uscita reale "<span class="math-span">\( z\)</span>".     Ad esempio, a seguito della prima modifica del segnale, si ha che il segnale reale tarda <span class="math-span">\( \tau_{p}\)</span> prima di cambiare.     Inoltre, si ha che nel caso il segnale dura meno di <span class="math-span">\( \tau_{p}\)</span>, esso non appare in uscita. </div></div><div class="definition environment" id="def1-39"><h2 class="environment-title">Definizione - Possibili montaggi tra gate</h2><div class="environment-body">     Dato due o più gate è possibile montarli in tre modi diversi:     <ul class="list-container"><li class="list-item"><strong>in serie</strong>, quando l'uscita di un gate è l'ingresso di un altro, ovvero         <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/circuito-serie.png"/></div></div>          </li><li class="list-item"><strong>in parallelo</strong>, quando alcuni degli ingressi sono in comune;         <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/circuito-parallelo.png"/></div></div>         </li><li class="list-item"><strong>in retroazione</strong>, quando l'uscita di un gate è l'ingresso di un altro e l'uscita di quest'altro gate è l'ingresso del primo, ovvero         <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/circuito-retroazione.png"/></div></div>     </li></ul>     <div class="mynote environment"><h3 class="environment-title">Nota bene - Configurazione non corretta</h3><div class="environment-body">         Collegare direttamente due uscite, ovvero         <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/circuito-errato.png"/></div></div>         è un errore.     </div></div> </div></div><div class="definition environment" id="def1-40"><h2 class="environment-title">Definizione - Rete logica come componente</h2><div class="environment-body">     Una rete logica è un modello astratto che assume come primitive dei gate (ovvero elaborazioni di segnali binari) da cui è possibile dedurre:     <ul class="list-container"><li class="list-item">quale <strong>struttura</strong> realizza un certo <strong>comportamento</strong> (attraverso la <strong>sintesi</strong>, il passaggio che dal comportamento permette di dedurre la struttura);         </li><li class="list-item">qual è il <strong>comportamento</strong> di una certa <strong>struttura</strong> (attraverso l'<strong>analisi</strong>, il passaggio da struttura a comportamento).     </li></ul>     Il <strong>comportamento</strong> di una rete logica <strong>descrive cosa fa tale rete</strong> mentre la <strong>struttura</strong> indica come è realizzata la rete.     <br/>     Genericamente, una rete logica si rappresenta nel seguente modo     <div class="image-environment"><div class="image-wrapper spaced-50"><img alt="Immagine" src="../resources/rete-logica-generica.png"/></div></div>     In particolare, si sta rappresentando una rete logica con <span class="math-span">\( n\)</span> ingressi e <span class="math-span">\( m\)</span> uscite: per convenzione si ha che gli ingressi sono posti a sinistra e le uscite a destra.      Inoltre, si ha che i nomi dei segnali sono indicati all'interno della rete.     </div></div><div class="definition environment" id="def1-41"><h2 class="environment-title">Definizione - Rete (o macchina) combinatoria</h2><div class="environment-body">     Una rete logica si definisce <strong>combinatoria</strong> se le uscite (dette variabili dipendenti) dipendono univocamente dagli ingressi (variabili dipendenti) correnti.      Ciò significa che in presenza di una <strong>stessa configurazione di ingressi</strong> si ha sempre lo <strong>stesso risultato</strong>.        <div class="mynote environment"><h3 class="environment-title">Nota bene - Un po' di esempi</h3><div class="environment-body">         Esempi di macchine combinatorie sono:         <ul class="list-container"><li class="list-item">il trascodificatore di codice da BCD a 7 segmenti;             </li><li class="list-item">la tavola pitagorica;             </li><li class="list-item">il dizionario.          </li></ul>     </div></div> </div></div><div class="definition environment" id="def1-42"><h2 class="environment-title">Definizione - Rete (o macchina) sequenziale</h2><div class="environment-body">     Una rete logica si definisce <strong>sequenziale</strong> se l'uscita non dipende unicamente dagli ingressi correnti, ma dipende anche dalla storia passata e/o dallo scorrere del tempo.     Ciò significa che in presenza di una <strong>stessa configurazione di ingressi</strong> si possono avere più <strong>uscite differenti</strong>.     <div class="mynote environment"><h3 class="environment-title">Nota bene - Un po' di esempi</h3><div class="environment-body">         Esempi di macchine sequenziali sono:         <ul class="list-container"><li class="list-item">il distributore automatico (inserendo la stessa moneta è possibile che non fornisca lo stesso risultato, ad esempio se il credito non è sufficiente);             </li><li class="list-item">il semaforo, che a fronte di nessun ingresso fornisce risultati differenti (dipendenti dal tempo).         </li></ul>     </div></div> </div></div><div class="definition environment" id="def1-43"><h2 class="environment-title">Definizione - Funzioni complete e incomplete</h2><div class="environment-body">     Considerando una funzione di <span class="math-span">\( n\)</span> variabili binarie (corrispondente ad una rete logica), si dice che è <strong>completa</strong> se per ognuna delle <span class="math-span">\( 2^{n}\)</span> configurazioni è definito il valore dell'uscita.      Nel caso non sia così, si dice che la funzione è <strong>incompleta</strong> (o non completamente specificata). </div></div>
            </article>
            <nav class="buttons-container content-width">
                <a class="navigation-button previous" href="segnali-e-codifiche.html" rel="nofollow"><span>Segnali e codifiche</span></a>
                <a class="navigation-button next" href="reti-come-sistemi-matematici.html" rel="nofollow"><span>Reti come sistemi matematici</span></a>
            </nav>
        </section>
        <div class="scroll-to-bottom-button" onclick="scroll_to_bottom()">
            <span class="material-symbols-outlined">
                keyboard_double_arrow_down
            </span>
        </div>
            <footer class="footer-wrapper">
                <div class="copyright-wrapper">
                    <span> &copy; Copyright 2024</span> /
                    <span>made by <a href="https://github.com/lorenzoarlo" rel="nofollow">lorenzoarlo</a></span>
                </div>
                /
                <div class="privacy-wrapper">
                    <span><a href="https://lorenzoarlo.github.io/privacy-and-cookies/" rel="nofollow">Pannello preferenze
                            cookie</a></span> /
                    <span><a href="https://lorenzoarlo.github.io/privacy-and-cookies/privacy-policy.html" rel="nofollow"
                            target="_blank">Privacy Policy</a></span>
                </div>
            </footer>
    </div>
</body>
</html>