{
    "std": [
        "std",
        "reYIK",
        "module",
        1
    ],
    "...MASTER...": [
        "SIM",
        "amcQw",
        "module",
        3
    ],
    "bits_mul": [
        "bits_mul",
        "BzZS6",
        "module",
        5
    ],
    "tb_lpf": [
        "tb_lpf",
        "I7xGq",
        "module",
        7
    ]
}