TimeQuest Timing Analyzer report for RegisterFile
Sat Nov 28 02:04:19 2015
Quartus II 64-Bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'w11'
 12. Slow Model Setup: 'clksubad'
 13. Slow Model Setup: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'
 14. Slow Model Setup: 'clock_generator:inst16|inst7'
 15. Slow Model Setup: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'
 16. Slow Model Hold: 'clksubad'
 17. Slow Model Hold: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'
 18. Slow Model Hold: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'
 19. Slow Model Hold: 'clock_generator:inst16|inst7'
 20. Slow Model Hold: 'w11'
 21. Slow Model Minimum Pulse Width: 'clksubad'
 22. Slow Model Minimum Pulse Width: 'w11'
 23. Slow Model Minimum Pulse Width: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'
 24. Slow Model Minimum Pulse Width: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'
 25. Slow Model Minimum Pulse Width: 'clock_generator:inst16|inst7'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Fast Model Setup Summary
 31. Fast Model Hold Summary
 32. Fast Model Recovery Summary
 33. Fast Model Removal Summary
 34. Fast Model Minimum Pulse Width Summary
 35. Fast Model Setup: 'w11'
 36. Fast Model Setup: 'clksubad'
 37. Fast Model Setup: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'
 38. Fast Model Setup: 'clock_generator:inst16|inst7'
 39. Fast Model Setup: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'
 40. Fast Model Hold: 'clksubad'
 41. Fast Model Hold: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'
 42. Fast Model Hold: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'
 43. Fast Model Hold: 'clock_generator:inst16|inst7'
 44. Fast Model Hold: 'w11'
 45. Fast Model Minimum Pulse Width: 'clksubad'
 46. Fast Model Minimum Pulse Width: 'w11'
 47. Fast Model Minimum Pulse Width: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'
 48. Fast Model Minimum Pulse Width: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'
 49. Fast Model Minimum Pulse Width: 'clock_generator:inst16|inst7'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Multicorner Timing Analysis Summary
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Setup Transfers
 60. Hold Transfers
 61. Report TCCS
 62. Report RSKM
 63. Unconstrained Paths
 64. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                     ;
+--------------------+------------------------------------------------------------------+
; Quartus II Version ; Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version ;
; Revision Name      ; RegisterFile                                                     ;
; Device Family      ; Cyclone II                                                       ;
; Device Name        ; EP2C35F672C6                                                     ;
; Timing Models      ; Final                                                            ;
; Delay Model        ; Combined                                                         ;
; Rise/Fall Delays   ; Unavailable                                                      ;
+--------------------+------------------------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
;     5-8 processors         ;   0.0%      ;
+----------------------------+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                                             ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; Clock Name                                               ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                                                      ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+
; clksubad                                                 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clksubad }                                                 ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst16|clock_divider_1024:inst101|inst10 } ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst16|clock_divider_1024:inst102|inst10 } ;
; clock_generator:inst16|inst7                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock_generator:inst16|inst7 }                             ;
; w11                                                      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { w11 }                                                      ;
+----------------------------------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Fmax Summary                                                                                                                                 ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                                               ; Note                                                          ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
; 564.97 MHz ; 420.17 MHz      ; clksubad                                                 ; limit due to minimum period restriction (max I/O toggle rate) ;
; 571.1 MHz  ; 500.0 MHz       ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; limit due to high minimum pulse width violation (tch)         ;
; 685.87 MHz ; 500.0 MHz       ; clock_generator:inst16|inst7                             ; limit due to high minimum pulse width violation (tch)         ;
; 689.66 MHz ; 500.0 MHz       ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; limit due to high minimum pulse width violation (tch)         ;
+------------+-----------------+----------------------------------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------------------------------+
; Slow Model Setup Summary                                                          ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; w11                                                      ; -0.778 ; -12.036       ;
; clksubad                                                 ; -0.770 ; -3.759        ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; -0.751 ; -3.912        ;
; clock_generator:inst16|inst7                             ; -0.463 ; -1.251        ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; -0.450 ; -1.485        ;
+----------------------------------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------+
; Slow Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; clksubad                                                 ; -2.559 ; -2.559        ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; -2.187 ; -2.187        ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; -2.168 ; -2.168        ;
; clock_generator:inst16|inst7                             ; 0.391  ; 0.000         ;
; w11                                                      ; 1.060  ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; clksubad                                                 ; -1.380 ; -11.380       ;
; w11                                                      ; -1.222 ; -17.222       ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst16|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'w11'                                                                                                                                     ;
+--------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.778 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.116      ;
; -0.778 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.116      ;
; -0.778 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.116      ;
; -0.778 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.116      ;
; -0.756 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.094      ;
; -0.756 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.094      ;
; -0.756 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.094      ;
; -0.756 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.094      ;
; -0.748 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.086      ;
; -0.748 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.086      ;
; -0.748 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.086      ;
; -0.748 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.086      ;
; -0.727 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.065      ;
; -0.727 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.065      ;
; -0.727 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.065      ;
; -0.727 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 2.065      ;
; -0.494 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.832      ;
; -0.494 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.832      ;
; -0.494 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.832      ;
; -0.494 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.832      ;
; -0.475 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.813      ;
; -0.475 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.813      ;
; -0.475 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.813      ;
; -0.475 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.813      ;
; -0.471 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.809      ;
; -0.471 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.809      ;
; -0.471 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.809      ;
; -0.471 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.809      ;
; -0.290 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.628      ;
; -0.290 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.628      ;
; -0.290 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.628      ;
; -0.290 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.302      ; 1.628      ;
+--------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clksubad'                                                                                                                                                                                                                   ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -0.770 ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.806      ;
; -0.758 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.794      ;
; -0.737 ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.773      ;
; -0.735 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.771      ;
; -0.648 ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.684      ;
; -0.606 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.642      ;
; -0.599 ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.635      ;
; -0.587 ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.623      ;
; -0.486 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.522      ;
; -0.485 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.521      ;
; -0.483 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.519      ;
; -0.481 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.517      ;
; -0.480 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.516      ;
; -0.463 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.499      ;
; -0.462 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.498      ;
; -0.461 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.497      ;
; -0.460 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.496      ;
; -0.458 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.494      ;
; -0.457 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.493      ;
; -0.456 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.492      ;
; -0.445 ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.481      ;
; -0.334 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.370      ;
; -0.333 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.369      ;
; -0.331 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.367      ;
; -0.329 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.365      ;
; -0.328 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.364      ;
; -0.309 ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.345      ;
; -0.270 ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.306      ;
; -0.267 ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.303      ;
; -0.230 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.266      ;
; -0.184 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.220      ;
; -0.183 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.219      ;
; -0.181 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.217      ;
; -0.179 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.215      ;
; -0.178 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.214      ;
; -0.174 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.210      ;
; -0.091 ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.127      ;
; -0.079 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.115      ;
; -0.056 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.092      ;
; -0.054 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.090      ;
; -0.054 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.090      ;
; -0.052 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.088      ;
; 0.020  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.016      ;
; 0.021  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.015      ;
; 0.024  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 1.012      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.657      ;
; 2.829  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad    ; 0.500        ; 2.700      ; 0.657      ;
; 3.329  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad    ; 1.000        ; 2.700      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.751 ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.787      ;
; -0.734 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.770      ;
; -0.707 ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.743      ;
; -0.586 ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.622      ;
; -0.577 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.613      ;
; -0.573 ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.609      ;
; -0.517 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.553      ;
; -0.517 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.553      ;
; -0.515 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.551      ;
; -0.512 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.548      ;
; -0.510 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.546      ;
; -0.510 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.546      ;
; -0.462 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.498      ;
; -0.462 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.498      ;
; -0.460 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.496      ;
; -0.457 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.493      ;
; -0.455 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.491      ;
; -0.455 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.491      ;
; -0.448 ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.484      ;
; -0.437 ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.473      ;
; -0.435 ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.471      ;
; -0.343 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.379      ;
; -0.343 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.379      ;
; -0.341 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.377      ;
; -0.338 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.374      ;
; -0.336 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.372      ;
; -0.336 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.372      ;
; -0.247 ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.283      ;
; -0.247 ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.283      ;
; -0.221 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.257      ;
; -0.220 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.256      ;
; -0.214 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.250      ;
; -0.214 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.250      ;
; -0.212 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.248      ;
; -0.209 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.245      ;
; -0.208 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.244      ;
; -0.207 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.243      ;
; -0.207 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.243      ;
; -0.100 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.136      ;
; -0.099 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.135      ;
; -0.079 ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.115      ;
; -0.053 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 1.089      ;
; 0.052  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.984      ;
; 0.056  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.980      ;
; 0.207  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.829      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.457  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.500        ; 2.328      ; 0.657      ;
; 2.957  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 2.328      ; 0.657      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst16|inst7'                                                                                                              ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.463 ; w11                   ; addsub:inst13|inst1   ; w11                          ; clock_generator:inst16|inst7 ; 0.500        ; 2.301      ; 3.300      ;
; -0.458 ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 1.494      ;
; -0.407 ; addsub:inst13|inst255 ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 1.443      ;
; -0.407 ; addsub:inst13|inst1   ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 1.443      ;
; -0.383 ; w11                   ; addsub:inst13|ins7t   ; w11                          ; clock_generator:inst16|inst7 ; 0.500        ; 2.301      ; 3.220      ;
; -0.381 ; w11                   ; addsub:inst13|inst255 ; w11                          ; clock_generator:inst16|inst7 ; 0.500        ; 2.301      ; 3.218      ;
; -0.167 ; addsub:inst13|inst1   ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 1.203      ;
; -0.061 ; addsub:inst13|inst255 ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 1.097      ;
; 0.037  ; w11                   ; addsub:inst13|inst1   ; w11                          ; clock_generator:inst16|inst7 ; 1.000        ; 2.301      ; 3.300      ;
; 0.117  ; w11                   ; addsub:inst13|ins7t   ; w11                          ; clock_generator:inst16|inst7 ; 1.000        ; 2.301      ; 3.220      ;
; 0.119  ; w11                   ; addsub:inst13|inst255 ; w11                          ; clock_generator:inst16|inst7 ; 1.000        ; 2.301      ; 3.218      ;
; 0.222  ; addsub:inst13|inst1   ; addsub:inst13|inst255 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.814      ;
; 0.379  ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; addsub:inst13|inst255 ; addsub:inst13|inst255 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.657      ;
+--------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'                                                                                                                                                        ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -0.450 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.486      ;
; -0.449 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.485      ;
; -0.445 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.481      ;
; -0.430 ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.466      ;
; -0.429 ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.465      ;
; -0.425 ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.461      ;
; -0.289 ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.325      ;
; -0.288 ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.324      ;
; -0.284 ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.320      ;
; -0.176 ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.212      ;
; -0.175 ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.211      ;
; -0.171 ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.207      ;
; -0.071 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.107      ;
; -0.070 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.106      ;
; -0.060 ; clock_generator:inst16|inst6 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.096      ;
; -0.043 ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.079      ;
; -0.030 ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.066      ;
; -0.028 ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 1.064      ;
; 0.224  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst2 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.812      ;
; 0.225  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.811      ;
; 0.226  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.810      ;
; 0.379  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst1 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|inst6 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 0.379  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst2 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.657      ;
; 2.438  ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7                             ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.500        ; 2.309      ; 0.657      ;
; 2.938  ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7                             ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 2.309      ; 0.657      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clksubad'                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -2.559 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad    ; 0.000        ; 2.700      ; 0.657      ;
; -2.059 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad    ; -0.500       ; 2.700      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.657      ;
; 0.746  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.012      ;
; 0.749  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.015      ;
; 0.750  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.016      ;
; 0.822  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.088      ;
; 0.824  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.090      ;
; 0.824  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.090      ;
; 0.826  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.092      ;
; 0.849  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.115      ;
; 0.861  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.127      ;
; 0.944  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.210      ;
; 0.948  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.214      ;
; 0.949  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.215      ;
; 0.951  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.217      ;
; 0.953  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.219      ;
; 0.954  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.220      ;
; 1.000  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.266      ;
; 1.037  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.303      ;
; 1.040  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.306      ;
; 1.079  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.345      ;
; 1.098  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.364      ;
; 1.099  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.365      ;
; 1.101  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.367      ;
; 1.103  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.369      ;
; 1.104  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.370      ;
; 1.215  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.481      ;
; 1.226  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.492      ;
; 1.227  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.493      ;
; 1.228  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.494      ;
; 1.230  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.498      ;
; 1.233  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.499      ;
; 1.250  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.516      ;
; 1.251  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.517      ;
; 1.253  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.519      ;
; 1.255  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.521      ;
; 1.256  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.522      ;
; 1.357  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.623      ;
; 1.369  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.635      ;
; 1.376  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.642      ;
; 1.418  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.684      ;
; 1.505  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.771      ;
; 1.507  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.773      ;
; 1.528  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.794      ;
; 1.540  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 1.806      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.187 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 2.328      ; 0.657      ;
; -1.687 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; -0.500       ; 2.328      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.563  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.829      ;
; 0.714  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.980      ;
; 0.718  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.984      ;
; 0.823  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.089      ;
; 0.849  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.115      ;
; 0.869  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.135      ;
; 0.870  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.136      ;
; 0.977  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.243      ;
; 0.977  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.243      ;
; 0.978  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.244      ;
; 0.979  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.245      ;
; 0.982  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.248      ;
; 0.984  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.250      ;
; 0.984  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.250      ;
; 0.990  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.256      ;
; 0.991  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.257      ;
; 1.017  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.283      ;
; 1.017  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.283      ;
; 1.106  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.372      ;
; 1.106  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.372      ;
; 1.108  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.374      ;
; 1.111  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.377      ;
; 1.113  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.379      ;
; 1.113  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.379      ;
; 1.205  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.471      ;
; 1.207  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.473      ;
; 1.218  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.484      ;
; 1.225  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.491      ;
; 1.225  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.491      ;
; 1.227  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.493      ;
; 1.230  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.496      ;
; 1.232  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.498      ;
; 1.232  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.498      ;
; 1.280  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.546      ;
; 1.280  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.546      ;
; 1.282  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.548      ;
; 1.285  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.551      ;
; 1.287  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.553      ;
; 1.287  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.553      ;
; 1.343  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.609      ;
; 1.347  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.613      ;
; 1.356  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.622      ;
; 1.477  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.743      ;
; 1.504  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.770      ;
; 1.521  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 1.787      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -2.168 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7                             ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 2.309      ; 0.657      ;
; -1.668 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7                             ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; -0.500       ; 2.309      ; 0.657      ;
; 0.391  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst1 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst2 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391  ; clock_generator:inst16|inst6 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.657      ;
; 0.544  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.810      ;
; 0.545  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.811      ;
; 0.546  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst2 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.812      ;
; 0.798  ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.064      ;
; 0.800  ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.066      ;
; 0.813  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.079      ;
; 0.830  ; clock_generator:inst16|inst6 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.096      ;
; 0.840  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.106      ;
; 0.841  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.107      ;
; 0.941  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.207      ;
; 0.945  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.211      ;
; 0.946  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.212      ;
; 1.054  ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.320      ;
; 1.058  ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.324      ;
; 1.059  ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.325      ;
; 1.195  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.461      ;
; 1.199  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.465      ;
; 1.200  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.466      ;
; 1.215  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.481      ;
; 1.219  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.485      ;
; 1.220  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 1.486      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock_generator:inst16|inst7'                                                                                                              ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.391 ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; addsub:inst13|inst255 ; addsub:inst13|inst255 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.657      ;
; 0.548 ; addsub:inst13|inst1   ; addsub:inst13|inst255 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.814      ;
; 0.650 ; w11                   ; addsub:inst13|inst1   ; w11                          ; clock_generator:inst16|inst7 ; 0.000        ; 2.301      ; 3.217      ;
; 0.651 ; w11                   ; addsub:inst13|inst255 ; w11                          ; clock_generator:inst16|inst7 ; 0.000        ; 2.301      ; 3.218      ;
; 0.653 ; w11                   ; addsub:inst13|ins7t   ; w11                          ; clock_generator:inst16|inst7 ; 0.000        ; 2.301      ; 3.220      ;
; 0.831 ; addsub:inst13|inst255 ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 1.097      ;
; 0.937 ; addsub:inst13|inst1   ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 1.203      ;
; 1.150 ; w11                   ; addsub:inst13|inst1   ; w11                          ; clock_generator:inst16|inst7 ; -0.500       ; 2.301      ; 3.217      ;
; 1.151 ; w11                   ; addsub:inst13|inst255 ; w11                          ; clock_generator:inst16|inst7 ; -0.500       ; 2.301      ; 3.218      ;
; 1.153 ; w11                   ; addsub:inst13|ins7t   ; w11                          ; clock_generator:inst16|inst7 ; -0.500       ; 2.301      ; 3.220      ;
; 1.177 ; addsub:inst13|inst1   ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 1.443      ;
; 1.177 ; addsub:inst13|inst255 ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 1.443      ;
; 1.228 ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 1.494      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'w11'                                                                                                                                     ;
+-------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; 1.060 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.628      ;
; 1.060 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.628      ;
; 1.060 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.628      ;
; 1.060 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.628      ;
; 1.241 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.809      ;
; 1.241 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.809      ;
; 1.241 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.809      ;
; 1.241 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.809      ;
; 1.245 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.813      ;
; 1.245 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.813      ;
; 1.245 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.813      ;
; 1.245 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.813      ;
; 1.264 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.832      ;
; 1.264 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.832      ;
; 1.264 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.832      ;
; 1.264 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 1.832      ;
; 1.497 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.065      ;
; 1.497 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.065      ;
; 1.497 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.065      ;
; 1.497 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.065      ;
; 1.518 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.086      ;
; 1.518 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.086      ;
; 1.518 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.086      ;
; 1.518 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.086      ;
; 1.526 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.094      ;
; 1.526 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.094      ;
; 1.526 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.094      ;
; 1.526 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.094      ;
; 1.548 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.116      ;
; 1.548 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.116      ;
; 1.548 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.116      ;
; 1.548 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.302      ; 2.116      ;
+-------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clksubad'                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clksubad ; Rise       ; clksubad                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; clksubad|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; clksubad|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; clksubad~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; clksubad~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; clksubad~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; clksubad~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'w11'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; w11   ; Rise       ; w11                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; w11|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; w11|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; w11~clk_delay_ctrl|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; w11~clk_delay_ctrl|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; w11~clk_delay_ctrl|clkout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; w11~clk_delay_ctrl|clkout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; w11~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; w11~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; w11~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; w11~clkctrl|outclk                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock_generator:inst16|inst7'                                                                        ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|ins7t           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|ins7t           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|inst255         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|inst255         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst13|ins7t|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst13|ins7t|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst13|inst1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst13|inst1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst13|inst255|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst13|inst255|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; w11       ; clock_generator:inst16|inst7 ; 0.963 ; 0.963 ; Rise       ; clock_generator:inst16|inst7 ;
; w22       ; clock_generator:inst16|inst7 ; 4.332 ; 4.332 ; Rise       ; clock_generator:inst16|inst7 ;
; D[*]      ; w11                          ; 5.420 ; 5.420 ; Rise       ; w11                          ;
;  D[0]     ; w11                          ; 5.250 ; 5.250 ; Rise       ; w11                          ;
;  D[1]     ; w11                          ; 5.321 ; 5.321 ; Rise       ; w11                          ;
;  D[2]     ; w11                          ; 5.420 ; 5.420 ; Rise       ; w11                          ;
;  D[3]     ; w11                          ; 5.215 ; 5.215 ; Rise       ; w11                          ;
; Enable    ; w11                          ; 1.879 ; 1.879 ; Rise       ; w11                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; w11       ; clock_generator:inst16|inst7 ; -0.650 ; -0.650 ; Rise       ; clock_generator:inst16|inst7 ;
; w22       ; clock_generator:inst16|inst7 ; -3.990 ; -3.990 ; Rise       ; clock_generator:inst16|inst7 ;
; D[*]      ; w11                          ; -4.657 ; -4.657 ; Rise       ; w11                          ;
;  D[0]     ; w11                          ; -4.668 ; -4.668 ; Rise       ; w11                          ;
;  D[1]     ; w11                          ; -4.668 ; -4.668 ; Rise       ; w11                          ;
;  D[2]     ; w11                          ; -4.813 ; -4.813 ; Rise       ; w11                          ;
;  D[3]     ; w11                          ; -4.657 ; -4.657 ; Rise       ; w11                          ;
; Enable    ; w11                          ; -1.085 ; -1.085 ; Rise       ; w11                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F07n1     ; clock_generator:inst16|inst7 ; 7.089  ; 7.089  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n2     ; clock_generator:inst16|inst7 ; 7.132  ; 7.132  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n3     ; clock_generator:inst16|inst7 ; 7.093  ; 7.093  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n4     ; clock_generator:inst16|inst7 ; 7.136  ; 7.136  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n5     ; clock_generator:inst16|inst7 ; 7.092  ; 7.092  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n6     ; clock_generator:inst16|inst7 ; 6.979  ; 6.979  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n7     ; clock_generator:inst16|inst7 ; 7.376  ; 7.376  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n1     ; clock_generator:inst16|inst7 ; 6.877  ; 6.877  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n2     ; clock_generator:inst16|inst7 ; 7.009  ; 7.009  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n3     ; clock_generator:inst16|inst7 ; 7.810  ; 7.810  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n4     ; clock_generator:inst16|inst7 ; 7.832  ; 7.832  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n5     ; clock_generator:inst16|inst7 ; 7.000  ; 7.000  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n6     ; clock_generator:inst16|inst7 ; 8.059  ; 8.059  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n7     ; clock_generator:inst16|inst7 ; 7.802  ; 7.802  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n1     ; clock_generator:inst16|inst7 ; 7.770  ; 7.770  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n2     ; clock_generator:inst16|inst7 ; 7.773  ; 7.773  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n3     ; clock_generator:inst16|inst7 ; 7.161  ; 7.161  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n4     ; clock_generator:inst16|inst7 ; 7.332  ; 7.332  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n5     ; clock_generator:inst16|inst7 ; 7.224  ; 7.224  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n6     ; clock_generator:inst16|inst7 ; 6.681  ; 6.681  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n7     ; clock_generator:inst16|inst7 ; 6.662  ; 6.662  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n1     ; clock_generator:inst16|inst7 ; 8.955  ; 8.955  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n2     ; clock_generator:inst16|inst7 ; 9.612  ; 9.612  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n3     ; clock_generator:inst16|inst7 ; 9.640  ; 9.640  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n4     ; clock_generator:inst16|inst7 ; 9.768  ; 9.768  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n5     ; clock_generator:inst16|inst7 ; 9.615  ; 9.615  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n6     ; clock_generator:inst16|inst7 ; 9.587  ; 9.587  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n7     ; clock_generator:inst16|inst7 ; 9.146  ; 9.146  ; Rise       ; clock_generator:inst16|inst7 ;
; y00       ; clock_generator:inst16|inst7 ; 6.621  ; 6.621  ; Rise       ; clock_generator:inst16|inst7 ;
; y11       ; clock_generator:inst16|inst7 ; 6.787  ; 6.787  ; Rise       ; clock_generator:inst16|inst7 ;
; y22       ; clock_generator:inst16|inst7 ; 6.734  ; 6.734  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n1     ; w11                          ; 7.573  ; 7.573  ; Rise       ; w11                          ;
; F07n2     ; w11                          ; 7.643  ; 7.643  ; Rise       ; w11                          ;
; F07n3     ; w11                          ; 7.561  ; 7.561  ; Rise       ; w11                          ;
; F07n4     ; w11                          ; 7.639  ; 7.639  ; Rise       ; w11                          ;
; F07n5     ; w11                          ; 7.607  ; 7.607  ; Rise       ; w11                          ;
; F07n6     ; w11                          ; 7.430  ; 7.430  ; Rise       ; w11                          ;
; F07n7     ; w11                          ; 7.830  ; 7.830  ; Rise       ; w11                          ;
; F17n1     ; w11                          ; 7.763  ; 7.763  ; Rise       ; w11                          ;
; F17n2     ; w11                          ; 7.808  ; 7.808  ; Rise       ; w11                          ;
; F17n3     ; w11                          ; 7.998  ; 7.998  ; Rise       ; w11                          ;
; F17n4     ; w11                          ; 8.056  ; 8.056  ; Rise       ; w11                          ;
; F17n5     ; w11                          ; 8.241  ; 8.241  ; Rise       ; w11                          ;
; F17n6     ; w11                          ; 7.879  ; 7.879  ; Rise       ; w11                          ;
; F17n7     ; w11                          ; 8.027  ; 8.027  ; Rise       ; w11                          ;
; F27n1     ; w11                          ; 8.436  ; 8.436  ; Rise       ; w11                          ;
; F27n2     ; w11                          ; 8.445  ; 8.445  ; Rise       ; w11                          ;
; F27n3     ; w11                          ; 8.023  ; 8.023  ; Rise       ; w11                          ;
; F27n4     ; w11                          ; 7.824  ; 7.824  ; Rise       ; w11                          ;
; F27n5     ; w11                          ; 8.091  ; 8.091  ; Rise       ; w11                          ;
; F27n6     ; w11                          ; 8.217  ; 8.217  ; Rise       ; w11                          ;
; F27n7     ; w11                          ; 8.492  ; 8.492  ; Rise       ; w11                          ;
; F37n1     ; w11                          ; 9.684  ; 9.684  ; Rise       ; w11                          ;
; F37n2     ; w11                          ; 10.339 ; 10.339 ; Rise       ; w11                          ;
; F37n3     ; w11                          ; 10.420 ; 10.420 ; Rise       ; w11                          ;
; F37n4     ; w11                          ; 10.260 ; 10.260 ; Rise       ; w11                          ;
; F37n5     ; w11                          ; 10.115 ; 10.115 ; Rise       ; w11                          ;
; F37n6     ; w11                          ; 10.094 ; 10.094 ; Rise       ; w11                          ;
; F37n7     ; w11                          ; 9.682  ; 9.682  ; Rise       ; w11                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F07n1     ; clock_generator:inst16|inst7 ; 7.089  ; 7.089  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n2     ; clock_generator:inst16|inst7 ; 7.132  ; 7.132  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n3     ; clock_generator:inst16|inst7 ; 7.093  ; 7.093  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n4     ; clock_generator:inst16|inst7 ; 7.136  ; 7.136  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n5     ; clock_generator:inst16|inst7 ; 7.092  ; 7.092  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n6     ; clock_generator:inst16|inst7 ; 6.979  ; 6.979  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n7     ; clock_generator:inst16|inst7 ; 7.376  ; 7.376  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n1     ; clock_generator:inst16|inst7 ; 6.344  ; 6.344  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n2     ; clock_generator:inst16|inst7 ; 6.460  ; 6.460  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n3     ; clock_generator:inst16|inst7 ; 7.154  ; 7.154  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n4     ; clock_generator:inst16|inst7 ; 7.165  ; 7.165  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n5     ; clock_generator:inst16|inst7 ; 6.654  ; 6.654  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n6     ; clock_generator:inst16|inst7 ; 6.808  ; 6.808  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n7     ; clock_generator:inst16|inst7 ; 7.139  ; 7.139  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n1     ; clock_generator:inst16|inst7 ; 7.222  ; 7.222  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n2     ; clock_generator:inst16|inst7 ; 7.223  ; 7.223  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n3     ; clock_generator:inst16|inst7 ; 6.777  ; 6.777  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n4     ; clock_generator:inst16|inst7 ; 6.780  ; 6.780  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n5     ; clock_generator:inst16|inst7 ; 6.839  ; 6.839  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n6     ; clock_generator:inst16|inst7 ; 6.610  ; 6.610  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n7     ; clock_generator:inst16|inst7 ; 6.584  ; 6.584  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n1     ; clock_generator:inst16|inst7 ; 8.654  ; 8.654  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n2     ; clock_generator:inst16|inst7 ; 9.313  ; 9.313  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n3     ; clock_generator:inst16|inst7 ; 9.428  ; 9.428  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n4     ; clock_generator:inst16|inst7 ; 9.470  ; 9.470  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n5     ; clock_generator:inst16|inst7 ; 9.315  ; 9.315  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n6     ; clock_generator:inst16|inst7 ; 9.288  ; 9.288  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n7     ; clock_generator:inst16|inst7 ; 8.851  ; 8.851  ; Rise       ; clock_generator:inst16|inst7 ;
; y00       ; clock_generator:inst16|inst7 ; 6.621  ; 6.621  ; Rise       ; clock_generator:inst16|inst7 ;
; y11       ; clock_generator:inst16|inst7 ; 6.787  ; 6.787  ; Rise       ; clock_generator:inst16|inst7 ;
; y22       ; clock_generator:inst16|inst7 ; 6.734  ; 6.734  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n1     ; w11                          ; 7.429  ; 7.429  ; Rise       ; w11                          ;
; F07n2     ; w11                          ; 7.467  ; 7.467  ; Rise       ; w11                          ;
; F07n3     ; w11                          ; 7.385  ; 7.385  ; Rise       ; w11                          ;
; F07n4     ; w11                          ; 7.465  ; 7.465  ; Rise       ; w11                          ;
; F07n5     ; w11                          ; 7.457  ; 7.457  ; Rise       ; w11                          ;
; F07n6     ; w11                          ; 7.255  ; 7.255  ; Rise       ; w11                          ;
; F07n7     ; w11                          ; 7.654  ; 7.654  ; Rise       ; w11                          ;
; F17n1     ; w11                          ; 7.527  ; 7.527  ; Rise       ; w11                          ;
; F17n2     ; w11                          ; 7.073  ; 7.073  ; Rise       ; w11                          ;
; F17n3     ; w11                          ; 7.290  ; 7.290  ; Rise       ; w11                          ;
; F17n4     ; w11                          ; 7.322  ; 7.322  ; Rise       ; w11                          ;
; F17n5     ; w11                          ; 7.998  ; 7.998  ; Rise       ; w11                          ;
; F17n6     ; w11                          ; 7.610  ; 7.610  ; Rise       ; w11                          ;
; F17n7     ; w11                          ; 7.295  ; 7.295  ; Rise       ; w11                          ;
; F27n1     ; w11                          ; 7.870  ; 7.870  ; Rise       ; w11                          ;
; F27n2     ; w11                          ; 7.868  ; 7.868  ; Rise       ; w11                          ;
; F27n3     ; w11                          ; 7.455  ; 7.455  ; Rise       ; w11                          ;
; F27n4     ; w11                          ; 7.252  ; 7.252  ; Rise       ; w11                          ;
; F27n5     ; w11                          ; 7.525  ; 7.525  ; Rise       ; w11                          ;
; F27n6     ; w11                          ; 7.017  ; 7.017  ; Rise       ; w11                          ;
; F27n7     ; w11                          ; 7.299  ; 7.299  ; Rise       ; w11                          ;
; F37n1     ; w11                          ; 9.416  ; 9.416  ; Rise       ; w11                          ;
; F37n2     ; w11                          ; 10.054 ; 10.054 ; Rise       ; w11                          ;
; F37n3     ; w11                          ; 10.142 ; 10.142 ; Rise       ; w11                          ;
; F37n4     ; w11                          ; 9.987  ; 9.987  ; Rise       ; w11                          ;
; F37n5     ; w11                          ; 9.826  ; 9.826  ; Rise       ; w11                          ;
; F37n6     ; w11                          ; 9.805  ; 9.805  ; Rise       ; w11                          ;
; F37n7     ; w11                          ; 9.407  ; 9.407  ; Rise       ; w11                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+----------------------------------------------------------------------------------+
; Fast Model Setup Summary                                                         ;
+----------------------------------------------------------+-------+---------------+
; Clock                                                    ; Slack ; End Point TNS ;
+----------------------------------------------------------+-------+---------------+
; w11                                                      ; 0.146 ; 0.000         ;
; clksubad                                                 ; 0.188 ; 0.000         ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.213 ; 0.000         ;
; clock_generator:inst16|inst7                             ; 0.268 ; 0.000         ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.323 ; 0.000         ;
+----------------------------------------------------------+-------+---------------+


+-----------------------------------------------------------------------------------+
; Fast Model Hold Summary                                                           ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; clksubad                                                 ; -1.599 ; -1.599        ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; -1.344 ; -1.344        ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; -1.333 ; -1.333        ;
; clock_generator:inst16|inst7                             ; 0.081  ; 0.000         ;
; w11                                                      ; 0.511  ; 0.000         ;
+----------------------------------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+-----------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                                            ;
+----------------------------------------------------------+--------+---------------+
; Clock                                                    ; Slack  ; End Point TNS ;
+----------------------------------------------------------+--------+---------------+
; clksubad                                                 ; -1.380 ; -11.380       ;
; w11                                                      ; -1.222 ; -17.222       ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; -0.500 ; -10.000       ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; -0.500 ; -7.000        ;
; clock_generator:inst16|inst7                             ; -0.500 ; -3.000        ;
+----------------------------------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'w11'                                                                                                                                    ;
+-------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.146 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.066      ;
; 0.146 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.066      ;
; 0.146 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.066      ;
; 0.146 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.066      ;
; 0.150 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.062      ;
; 0.150 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.062      ;
; 0.150 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.062      ;
; 0.150 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.062      ;
; 0.155 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.057      ;
; 0.155 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.057      ;
; 0.155 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.057      ;
; 0.155 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.057      ;
; 0.167 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.045      ;
; 0.167 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.045      ;
; 0.167 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.045      ;
; 0.167 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 1.045      ;
; 0.276 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.936      ;
; 0.276 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.936      ;
; 0.276 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.936      ;
; 0.276 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.936      ;
; 0.288 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.924      ;
; 0.288 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.924      ;
; 0.288 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.924      ;
; 0.288 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.924      ;
; 0.290 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.922      ;
; 0.290 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.922      ;
; 0.290 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.922      ;
; 0.290 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.922      ;
; 0.369 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.843      ;
; 0.369 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.843      ;
; 0.369 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.843      ;
; 0.369 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 1.000        ; 0.180      ; 0.843      ;
+-------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clksubad'                                                                                                                                                                                                                  ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; 0.188 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.844      ;
; 0.194 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.838      ;
; 0.206 ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.826      ;
; 0.214 ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.818      ;
; 0.230 ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.802      ;
; 0.250 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.782      ;
; 0.280 ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.752      ;
; 0.288 ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.744      ;
; 0.305 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.727      ;
; 0.305 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.727      ;
; 0.307 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.725      ;
; 0.309 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.723      ;
; 0.311 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.721      ;
; 0.311 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.721      ;
; 0.311 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.721      ;
; 0.313 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.719      ;
; 0.315 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.717      ;
; 0.316 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.716      ;
; 0.317 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.715      ;
; 0.335 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.697      ;
; 0.344 ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.688      ;
; 0.367 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.665      ;
; 0.367 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.665      ;
; 0.369 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.663      ;
; 0.371 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.661      ;
; 0.373 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.659      ;
; 0.408 ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.624      ;
; 0.413 ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.619      ;
; 0.415 ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.617      ;
; 0.425 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.607      ;
; 0.442 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.590      ;
; 0.452 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.580      ;
; 0.452 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.580      ;
; 0.454 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.578      ;
; 0.456 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.576      ;
; 0.458 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.574      ;
; 0.492 ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.540      ;
; 0.498 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.534      ;
; 0.504 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.528      ;
; 0.507 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.525      ;
; 0.507 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.525      ;
; 0.508 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.524      ;
; 0.532 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.500      ;
; 0.532 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.500      ;
; 0.536 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.496      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clksubad                                                 ; clksubad    ; 1.000        ; 0.000      ; 0.367      ;
; 1.979 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad    ; 0.500        ; 1.673      ; 0.367      ;
; 2.479 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad    ; 1.000        ; 1.673      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                               ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.213 ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.819      ;
; 0.218 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.814      ;
; 0.234 ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.798      ;
; 0.284 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.748      ;
; 0.285 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.747      ;
; 0.286 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.746      ;
; 0.287 ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.745      ;
; 0.289 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.743      ;
; 0.291 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.741      ;
; 0.291 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.741      ;
; 0.296 ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.736      ;
; 0.297 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.735      ;
; 0.314 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.718      ;
; 0.315 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.717      ;
; 0.316 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.716      ;
; 0.319 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.713      ;
; 0.321 ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.711      ;
; 0.321 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.711      ;
; 0.321 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.711      ;
; 0.327 ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.705      ;
; 0.329 ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.703      ;
; 0.358 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.674      ;
; 0.359 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.673      ;
; 0.360 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.672      ;
; 0.363 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.669      ;
; 0.365 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.667      ;
; 0.365 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.667      ;
; 0.426 ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.606      ;
; 0.426 ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.606      ;
; 0.432 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.600      ;
; 0.433 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.599      ;
; 0.436 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.596      ;
; 0.437 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.595      ;
; 0.438 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.594      ;
; 0.440 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.592      ;
; 0.441 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.591      ;
; 0.443 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.589      ;
; 0.443 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.589      ;
; 0.487 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.545      ;
; 0.487 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.545      ;
; 0.499 ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.533      ;
; 0.507 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.525      ;
; 0.552 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.480      ;
; 0.556 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.476      ;
; 0.616 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.416      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.724 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.500        ; 1.418      ; 0.367      ;
; 2.224 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1.000        ; 1.418      ; 0.367      ;
+-------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst16|inst7'                                                                                                             ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.268 ; w11                   ; addsub:inst13|inst1   ; w11                          ; clock_generator:inst16|inst7 ; 0.500        ; 1.401      ; 1.665      ;
; 0.298 ; w11                   ; addsub:inst13|ins7t   ; w11                          ; clock_generator:inst16|inst7 ; 0.500        ; 1.401      ; 1.635      ;
; 0.298 ; w11                   ; addsub:inst13|inst255 ; w11                          ; clock_generator:inst16|inst7 ; 0.500        ; 1.401      ; 1.635      ;
; 0.320 ; addsub:inst13|inst255 ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.712      ;
; 0.346 ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.686      ;
; 0.350 ; addsub:inst13|inst1   ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.682      ;
; 0.447 ; addsub:inst13|inst1   ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.585      ;
; 0.505 ; addsub:inst13|inst255 ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.527      ;
; 0.627 ; addsub:inst13|inst1   ; addsub:inst13|inst255 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.405      ;
; 0.665 ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; addsub:inst13|inst255 ; addsub:inst13|inst255 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 1.000        ; 0.000      ; 0.367      ;
; 0.768 ; w11                   ; addsub:inst13|inst1   ; w11                          ; clock_generator:inst16|inst7 ; 1.000        ; 1.401      ; 1.665      ;
; 0.798 ; w11                   ; addsub:inst13|ins7t   ; w11                          ; clock_generator:inst16|inst7 ; 1.000        ; 1.401      ; 1.635      ;
; 0.798 ; w11                   ; addsub:inst13|inst255 ; w11                          ; clock_generator:inst16|inst7 ; 1.000        ; 1.401      ; 1.635      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'                                                                                                                                                       ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; 0.323 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.709      ;
; 0.325 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.707      ;
; 0.329 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.703      ;
; 0.329 ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.703      ;
; 0.331 ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.701      ;
; 0.335 ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.697      ;
; 0.393 ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.639      ;
; 0.395 ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.637      ;
; 0.399 ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.633      ;
; 0.456 ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.576      ;
; 0.458 ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.574      ;
; 0.462 ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.570      ;
; 0.504 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.528      ;
; 0.504 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.528      ;
; 0.511 ; clock_generator:inst16|inst6 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.521      ;
; 0.512 ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.520      ;
; 0.519 ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.513      ;
; 0.521 ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.511      ;
; 0.624 ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst2 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.408      ;
; 0.626 ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.406      ;
; 0.627 ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.405      ;
; 0.665 ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst1 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|inst6 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 0.665 ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst2 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 0.000      ; 0.367      ;
; 1.713 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7                             ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.500        ; 1.407      ; 0.367      ;
; 2.213 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7                             ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1.000        ; 1.407      ; 0.367      ;
+-------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clksubad'                                                                                                                                                                                                                    ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+
; -1.599 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad    ; 0.000        ; 1.673      ; 0.367      ;
; -1.099 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad    ; -0.500       ; 1.673      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.367      ;
; 0.344  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.496      ;
; 0.348  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.500      ;
; 0.348  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.500      ;
; 0.372  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.524      ;
; 0.373  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.525      ;
; 0.373  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.525      ;
; 0.376  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.528      ;
; 0.382  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.534      ;
; 0.388  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.540      ;
; 0.422  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.574      ;
; 0.424  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.576      ;
; 0.426  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.578      ;
; 0.428  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.580      ;
; 0.428  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.580      ;
; 0.438  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.590      ;
; 0.455  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.607      ;
; 0.465  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.617      ;
; 0.467  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.619      ;
; 0.472  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.624      ;
; 0.507  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.659      ;
; 0.509  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.661      ;
; 0.511  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.663      ;
; 0.513  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.665      ;
; 0.513  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.665      ;
; 0.536  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.688      ;
; 0.545  ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.697      ;
; 0.563  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.715      ;
; 0.564  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.716      ;
; 0.565  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.717      ;
; 0.567  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.719      ;
; 0.569  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.721      ;
; 0.569  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.721      ;
; 0.569  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.721      ;
; 0.571  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.723      ;
; 0.573  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.725      ;
; 0.575  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.727      ;
; 0.575  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.727      ;
; 0.592  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.744      ;
; 0.600  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.752      ;
; 0.630  ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.782      ;
; 0.650  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.802      ;
; 0.666  ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.818      ;
; 0.674  ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.826      ;
; 0.686  ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.838      ;
; 0.692  ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ; clksubad                                                 ; clksubad    ; 0.000        ; 0.000      ; 0.844      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'                                                                                                                                                                                                                 ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                                                ; To Node                                                  ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.344 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 1.418      ; 0.367      ;
; -0.844 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; -0.500       ; 1.418      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.264  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.416      ;
; 0.324  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.476      ;
; 0.328  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.480      ;
; 0.373  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.525      ;
; 0.381  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.533      ;
; 0.393  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.545      ;
; 0.393  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.545      ;
; 0.437  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.589      ;
; 0.437  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.589      ;
; 0.439  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.591      ;
; 0.440  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.592      ;
; 0.442  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.594      ;
; 0.443  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.595      ;
; 0.444  ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.596      ;
; 0.447  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.599      ;
; 0.448  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.600      ;
; 0.454  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.606      ;
; 0.454  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.606      ;
; 0.515  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.667      ;
; 0.515  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.667      ;
; 0.517  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.669      ;
; 0.520  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.672      ;
; 0.521  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.673      ;
; 0.522  ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.674      ;
; 0.551  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.703      ;
; 0.553  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.705      ;
; 0.559  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.711      ;
; 0.559  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.711      ;
; 0.559  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.711      ;
; 0.561  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.713      ;
; 0.564  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.716      ;
; 0.565  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.717      ;
; 0.566  ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.718      ;
; 0.583  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.735      ;
; 0.584  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.736      ;
; 0.589  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.741      ;
; 0.589  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.741      ;
; 0.591  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.743      ;
; 0.593  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.745      ;
; 0.594  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.746      ;
; 0.595  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.747      ;
; 0.596  ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.748      ;
; 0.646  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.798      ;
; 0.662  ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.814      ;
; 0.667  ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 0.000        ; 0.000      ; 0.819      ;
+--------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'                                                                                                                                                         ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node                      ; Launch Clock                                             ; Latch Clock                                              ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+
; -1.333 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7                             ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 1.407      ; 0.367      ;
; -0.833 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7                             ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; -0.500       ; 1.407      ; 0.367      ;
; 0.215  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst1 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst2 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215  ; clock_generator:inst16|inst6 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.367      ;
; 0.253  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.405      ;
; 0.254  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.406      ;
; 0.256  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst2 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.408      ;
; 0.359  ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.511      ;
; 0.361  ; clock_generator:inst16|inst5 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.513      ;
; 0.368  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.520      ;
; 0.369  ; clock_generator:inst16|inst6 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.521      ;
; 0.376  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst3 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.528      ;
; 0.376  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst4 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.528      ;
; 0.418  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.570      ;
; 0.422  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.574      ;
; 0.424  ; clock_generator:inst16|inst3 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.576      ;
; 0.481  ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.633      ;
; 0.485  ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.637      ;
; 0.487  ; clock_generator:inst16|inst4 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.639      ;
; 0.545  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.697      ;
; 0.549  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.701      ;
; 0.551  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst6 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.703      ;
; 0.551  ; clock_generator:inst16|inst1 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.703      ;
; 0.555  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst7 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.707      ;
; 0.557  ; clock_generator:inst16|inst2 ; clock_generator:inst16|inst5 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 0.000        ; 0.000      ; 0.709      ;
+--------+------------------------------+------------------------------+----------------------------------------------------------+----------------------------------------------------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock_generator:inst16|inst7'                                                                                                              ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node               ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.081 ; w11                   ; addsub:inst13|inst1   ; w11                          ; clock_generator:inst16|inst7 ; 0.000        ; 1.401      ; 1.634      ;
; 0.082 ; w11                   ; addsub:inst13|ins7t   ; w11                          ; clock_generator:inst16|inst7 ; 0.000        ; 1.401      ; 1.635      ;
; 0.082 ; w11                   ; addsub:inst13|inst255 ; w11                          ; clock_generator:inst16|inst7 ; 0.000        ; 1.401      ; 1.635      ;
; 0.215 ; addsub:inst13|ins7t   ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; addsub:inst13|inst255 ; addsub:inst13|inst255 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.367      ;
; 0.253 ; addsub:inst13|inst1   ; addsub:inst13|inst255 ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.405      ;
; 0.375 ; addsub:inst13|inst255 ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.527      ;
; 0.433 ; addsub:inst13|inst1   ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.585      ;
; 0.530 ; addsub:inst13|inst1   ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.682      ;
; 0.534 ; addsub:inst13|ins7t   ; addsub:inst13|inst1   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.686      ;
; 0.560 ; addsub:inst13|inst255 ; addsub:inst13|ins7t   ; clock_generator:inst16|inst7 ; clock_generator:inst16|inst7 ; 0.000        ; 0.000      ; 0.712      ;
; 0.581 ; w11                   ; addsub:inst13|inst1   ; w11                          ; clock_generator:inst16|inst7 ; -0.500       ; 1.401      ; 1.634      ;
; 0.582 ; w11                   ; addsub:inst13|ins7t   ; w11                          ; clock_generator:inst16|inst7 ; -0.500       ; 1.401      ; 1.635      ;
; 0.582 ; w11                   ; addsub:inst13|inst255 ; w11                          ; clock_generator:inst16|inst7 ; -0.500       ; 1.401      ; 1.635      ;
+-------+-----------------------+-----------------------+------------------------------+------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'w11'                                                                                                                                     ;
+-------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                              ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.511 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.843      ;
; 0.511 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.843      ;
; 0.511 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.843      ;
; 0.511 ; addsub:inst13|inst255 ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.843      ;
; 0.590 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.922      ;
; 0.590 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.922      ;
; 0.590 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.922      ;
; 0.590 ; addsub:inst13|inst255 ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.922      ;
; 0.592 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.924      ;
; 0.592 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.924      ;
; 0.592 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.924      ;
; 0.592 ; addsub:inst13|inst255 ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.924      ;
; 0.604 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.936      ;
; 0.604 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.936      ;
; 0.604 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.936      ;
; 0.604 ; addsub:inst13|inst255 ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 0.936      ;
; 0.713 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.045      ;
; 0.713 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.045      ;
; 0.713 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.045      ;
; 0.713 ; addsub:inst13|inst1   ; 4bitregister:inst1|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.045      ;
; 0.725 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.057      ;
; 0.725 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.057      ;
; 0.725 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.057      ;
; 0.725 ; addsub:inst13|inst1   ; 4bitregister:inst2|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.057      ;
; 0.730 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst3|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.062      ;
; 0.730 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst2|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.062      ;
; 0.730 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst1|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.062      ;
; 0.730 ; addsub:inst13|inst1   ; 4bitregister:inst|onebit:inst|inst   ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.062      ;
; 0.734 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst3|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.066      ;
; 0.734 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst2|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.066      ;
; 0.734 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst1|inst ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.066      ;
; 0.734 ; addsub:inst13|inst1   ; 4bitregister:inst3|onebit:inst|inst  ; clock_generator:inst16|inst7 ; w11         ; 0.000        ; 0.180      ; 1.066      ;
+-------+-----------------------+--------------------------------------+------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clksubad'                                                                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clksubad ; Rise       ; clksubad                                                 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clksubad ; Rise       ; clock_generator:inst16|clock_divider_1024:inst101|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; clksubad|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; clksubad|combout                                         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; clksubad~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; clksubad~clkctrl|inclk[0]                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; clksubad~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; clksubad~clkctrl|outclk                                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clksubad ; Rise       ; inst16|inst101|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clksubad ; Rise       ; inst16|inst101|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'w11'                                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+
; -1.222 ; 1.000        ; 2.222          ; Port Rate        ; w11   ; Rise       ; w11                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst1|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst2|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst1|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst2|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst3|inst ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst3|onebit:inst|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst|onebit:inst1|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst|onebit:inst2|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst|onebit:inst3|inst  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; w11   ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; w11   ; Rise       ; 4bitregister:inst|onebit:inst|inst   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst1|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst1|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst1|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst1|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst2|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst2|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst2|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst2|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst3|inst1|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst3|inst2|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst3|inst3|inst|clk                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst3|inst|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst|inst1|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst|inst2|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst|inst3|inst|clk                  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; inst|inst|inst|clk                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; w11|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; w11|combout                          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; w11~clk_delay_ctrl|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; w11~clk_delay_ctrl|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; w11~clk_delay_ctrl|clkout            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; w11~clk_delay_ctrl|clkout            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; w11~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; w11~clkctrl|inclk[0]                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; w11   ; Rise       ; w11~clkctrl|outclk                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; w11   ; Rise       ; w11~clkctrl|outclk                   ;
+--------+--------------+----------------+------------------+-------+------------+--------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst16|clock_divider_1024:inst101|inst10'                                                                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                                   ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst1  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst2  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst3  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst4  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst5  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst6  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst7  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst8  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; clock_generator:inst16|clock_divider_1024:inst102|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10|regout                             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10~clkctrl|inclk[0]                   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst101|inst10~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst10|clk                                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst1|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst2|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst3|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst4|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst5|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst6|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst7|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst8|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst9|clk                                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; Rise       ; inst16|inst102|inst9|clk                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst16|clock_divider_1024:inst102|inst10'                                                                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                                                    ; Clock Edge ; Target                                 ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst2           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst3           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst4           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst5           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst6           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst7           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; clock_generator:inst16|inst7           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst102|inst10~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst1|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst2|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst3|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst4|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst5|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst6|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst7|clk                       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; Rise       ; inst16|inst7|clk                       ;
+--------+--------------+----------------+------------------+----------------------------------------------------------+------------+----------------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock_generator:inst16|inst7'                                                                        ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                        ; Clock Edge ; Target                        ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|ins7t           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|ins7t           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|inst1           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|inst255         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; addsub:inst13|inst255         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst13|ins7t|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst13|ins7t|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst13|inst1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst13|inst1|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst13|inst255|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst13|inst255|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7|regout           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7|regout           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clock_generator:inst16|inst7 ; Rise       ; inst16|inst7~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------------------+------------+-------------------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; w11       ; clock_generator:inst16|inst7 ; 0.232 ; 0.232 ; Rise       ; clock_generator:inst16|inst7 ;
; w22       ; clock_generator:inst16|inst7 ; 2.371 ; 2.371 ; Rise       ; clock_generator:inst16|inst7 ;
; D[*]      ; w11                          ; 2.924 ; 2.924 ; Rise       ; w11                          ;
;  D[0]     ; w11                          ; 2.866 ; 2.866 ; Rise       ; w11                          ;
;  D[1]     ; w11                          ; 2.912 ; 2.912 ; Rise       ; w11                          ;
;  D[2]     ; w11                          ; 2.924 ; 2.924 ; Rise       ; w11                          ;
;  D[3]     ; w11                          ; 2.859 ; 2.859 ; Rise       ; w11                          ;
; Enable    ; w11                          ; 0.695 ; 0.695 ; Rise       ; w11                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; w11       ; clock_generator:inst16|inst7 ; -0.081 ; -0.081 ; Rise       ; clock_generator:inst16|inst7 ;
; w22       ; clock_generator:inst16|inst7 ; -2.192 ; -2.192 ; Rise       ; clock_generator:inst16|inst7 ;
; D[*]      ; w11                          ; -2.565 ; -2.565 ; Rise       ; w11                          ;
;  D[0]     ; w11                          ; -2.573 ; -2.573 ; Rise       ; w11                          ;
;  D[1]     ; w11                          ; -2.581 ; -2.581 ; Rise       ; w11                          ;
;  D[2]     ; w11                          ; -2.664 ; -2.664 ; Rise       ; w11                          ;
;  D[3]     ; w11                          ; -2.565 ; -2.565 ; Rise       ; w11                          ;
; Enable    ; w11                          ; -0.318 ; -0.318 ; Rise       ; w11                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F07n1     ; clock_generator:inst16|inst7 ; 3.823 ; 3.823 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n2     ; clock_generator:inst16|inst7 ; 3.866 ; 3.866 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n3     ; clock_generator:inst16|inst7 ; 3.845 ; 3.845 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n4     ; clock_generator:inst16|inst7 ; 3.871 ; 3.871 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n5     ; clock_generator:inst16|inst7 ; 3.846 ; 3.846 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n6     ; clock_generator:inst16|inst7 ; 3.773 ; 3.773 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n7     ; clock_generator:inst16|inst7 ; 3.951 ; 3.951 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n1     ; clock_generator:inst16|inst7 ; 3.734 ; 3.734 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n2     ; clock_generator:inst16|inst7 ; 3.769 ; 3.769 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n3     ; clock_generator:inst16|inst7 ; 4.141 ; 4.141 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n4     ; clock_generator:inst16|inst7 ; 4.164 ; 4.164 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n5     ; clock_generator:inst16|inst7 ; 3.790 ; 3.790 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n6     ; clock_generator:inst16|inst7 ; 4.258 ; 4.258 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n7     ; clock_generator:inst16|inst7 ; 4.136 ; 4.136 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n1     ; clock_generator:inst16|inst7 ; 4.164 ; 4.164 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n2     ; clock_generator:inst16|inst7 ; 4.166 ; 4.166 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n3     ; clock_generator:inst16|inst7 ; 3.837 ; 3.837 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n4     ; clock_generator:inst16|inst7 ; 3.915 ; 3.915 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n5     ; clock_generator:inst16|inst7 ; 3.882 ; 3.882 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n6     ; clock_generator:inst16|inst7 ; 3.637 ; 3.637 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n7     ; clock_generator:inst16|inst7 ; 3.632 ; 3.632 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n1     ; clock_generator:inst16|inst7 ; 4.773 ; 4.773 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n2     ; clock_generator:inst16|inst7 ; 5.012 ; 5.012 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n3     ; clock_generator:inst16|inst7 ; 5.050 ; 5.050 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n4     ; clock_generator:inst16|inst7 ; 5.125 ; 5.125 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n5     ; clock_generator:inst16|inst7 ; 5.021 ; 5.021 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n6     ; clock_generator:inst16|inst7 ; 5.000 ; 5.000 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n7     ; clock_generator:inst16|inst7 ; 4.843 ; 4.843 ; Rise       ; clock_generator:inst16|inst7 ;
; y00       ; clock_generator:inst16|inst7 ; 3.707 ; 3.707 ; Rise       ; clock_generator:inst16|inst7 ;
; y11       ; clock_generator:inst16|inst7 ; 3.767 ; 3.767 ; Rise       ; clock_generator:inst16|inst7 ;
; y22       ; clock_generator:inst16|inst7 ; 3.712 ; 3.712 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n1     ; w11                          ; 4.081 ; 4.081 ; Rise       ; w11                          ;
; F07n2     ; w11                          ; 4.115 ; 4.115 ; Rise       ; w11                          ;
; F07n3     ; w11                          ; 4.087 ; 4.087 ; Rise       ; w11                          ;
; F07n4     ; w11                          ; 4.113 ; 4.113 ; Rise       ; w11                          ;
; F07n5     ; w11                          ; 4.111 ; 4.111 ; Rise       ; w11                          ;
; F07n6     ; w11                          ; 4.007 ; 4.007 ; Rise       ; w11                          ;
; F07n7     ; w11                          ; 4.214 ; 4.214 ; Rise       ; w11                          ;
; F17n1     ; w11                          ; 4.182 ; 4.182 ; Rise       ; w11                          ;
; F17n2     ; w11                          ; 4.163 ; 4.163 ; Rise       ; w11                          ;
; F17n3     ; w11                          ; 4.282 ; 4.282 ; Rise       ; w11                          ;
; F17n4     ; w11                          ; 4.300 ; 4.300 ; Rise       ; w11                          ;
; F17n5     ; w11                          ; 4.388 ; 4.388 ; Rise       ; w11                          ;
; F17n6     ; w11                          ; 4.226 ; 4.226 ; Rise       ; w11                          ;
; F17n7     ; w11                          ; 4.292 ; 4.292 ; Rise       ; w11                          ;
; F27n1     ; w11                          ; 4.492 ; 4.492 ; Rise       ; w11                          ;
; F27n2     ; w11                          ; 4.496 ; 4.496 ; Rise       ; w11                          ;
; F27n3     ; w11                          ; 4.247 ; 4.247 ; Rise       ; w11                          ;
; F27n4     ; w11                          ; 4.170 ; 4.170 ; Rise       ; w11                          ;
; F27n5     ; w11                          ; 4.294 ; 4.294 ; Rise       ; w11                          ;
; F27n6     ; w11                          ; 4.347 ; 4.347 ; Rise       ; w11                          ;
; F27n7     ; w11                          ; 4.462 ; 4.462 ; Rise       ; w11                          ;
; F37n1     ; w11                          ; 5.148 ; 5.148 ; Rise       ; w11                          ;
; F37n2     ; w11                          ; 5.386 ; 5.386 ; Rise       ; w11                          ;
; F37n3     ; w11                          ; 5.432 ; 5.432 ; Rise       ; w11                          ;
; F37n4     ; w11                          ; 5.381 ; 5.381 ; Rise       ; w11                          ;
; F37n5     ; w11                          ; 5.288 ; 5.288 ; Rise       ; w11                          ;
; F37n6     ; w11                          ; 5.268 ; 5.268 ; Rise       ; w11                          ;
; F37n7     ; w11                          ; 5.112 ; 5.112 ; Rise       ; w11                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F07n1     ; clock_generator:inst16|inst7 ; 3.823 ; 3.823 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n2     ; clock_generator:inst16|inst7 ; 3.866 ; 3.866 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n3     ; clock_generator:inst16|inst7 ; 3.845 ; 3.845 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n4     ; clock_generator:inst16|inst7 ; 3.871 ; 3.871 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n5     ; clock_generator:inst16|inst7 ; 3.846 ; 3.846 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n6     ; clock_generator:inst16|inst7 ; 3.773 ; 3.773 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n7     ; clock_generator:inst16|inst7 ; 3.951 ; 3.951 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n1     ; clock_generator:inst16|inst7 ; 3.500 ; 3.500 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n2     ; clock_generator:inst16|inst7 ; 3.525 ; 3.525 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n3     ; clock_generator:inst16|inst7 ; 3.855 ; 3.855 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n4     ; clock_generator:inst16|inst7 ; 3.867 ; 3.867 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n5     ; clock_generator:inst16|inst7 ; 3.645 ; 3.645 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n6     ; clock_generator:inst16|inst7 ; 3.730 ; 3.730 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n7     ; clock_generator:inst16|inst7 ; 3.840 ; 3.840 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n1     ; clock_generator:inst16|inst7 ; 3.949 ; 3.949 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n2     ; clock_generator:inst16|inst7 ; 3.949 ; 3.949 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n3     ; clock_generator:inst16|inst7 ; 3.694 ; 3.694 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n4     ; clock_generator:inst16|inst7 ; 3.695 ; 3.695 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n5     ; clock_generator:inst16|inst7 ; 3.737 ; 3.737 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n6     ; clock_generator:inst16|inst7 ; 3.606 ; 3.606 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n7     ; clock_generator:inst16|inst7 ; 3.601 ; 3.601 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n1     ; clock_generator:inst16|inst7 ; 4.672 ; 4.672 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n2     ; clock_generator:inst16|inst7 ; 4.911 ; 4.911 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n3     ; clock_generator:inst16|inst7 ; 4.988 ; 4.988 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n4     ; clock_generator:inst16|inst7 ; 5.024 ; 5.024 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n5     ; clock_generator:inst16|inst7 ; 4.920 ; 4.920 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n6     ; clock_generator:inst16|inst7 ; 4.900 ; 4.900 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n7     ; clock_generator:inst16|inst7 ; 4.745 ; 4.745 ; Rise       ; clock_generator:inst16|inst7 ;
; y00       ; clock_generator:inst16|inst7 ; 3.707 ; 3.707 ; Rise       ; clock_generator:inst16|inst7 ;
; y11       ; clock_generator:inst16|inst7 ; 3.767 ; 3.767 ; Rise       ; clock_generator:inst16|inst7 ;
; y22       ; clock_generator:inst16|inst7 ; 3.712 ; 3.712 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n1     ; w11                          ; 4.006 ; 4.006 ; Rise       ; w11                          ;
; F07n2     ; w11                          ; 4.040 ; 4.040 ; Rise       ; w11                          ;
; F07n3     ; w11                          ; 4.008 ; 4.008 ; Rise       ; w11                          ;
; F07n4     ; w11                          ; 4.038 ; 4.038 ; Rise       ; w11                          ;
; F07n5     ; w11                          ; 4.037 ; 4.037 ; Rise       ; w11                          ;
; F07n6     ; w11                          ; 3.932 ; 3.932 ; Rise       ; w11                          ;
; F07n7     ; w11                          ; 4.139 ; 4.139 ; Rise       ; w11                          ;
; F17n1     ; w11                          ; 4.065 ; 4.065 ; Rise       ; w11                          ;
; F17n2     ; w11                          ; 3.843 ; 3.843 ; Rise       ; w11                          ;
; F17n3     ; w11                          ; 3.954 ; 3.954 ; Rise       ; w11                          ;
; F17n4     ; w11                          ; 3.979 ; 3.979 ; Rise       ; w11                          ;
; F17n5     ; w11                          ; 4.272 ; 4.272 ; Rise       ; w11                          ;
; F17n6     ; w11                          ; 4.109 ; 4.109 ; Rise       ; w11                          ;
; F17n7     ; w11                          ; 3.973 ; 3.973 ; Rise       ; w11                          ;
; F27n1     ; w11                          ; 4.244 ; 4.244 ; Rise       ; w11                          ;
; F27n2     ; w11                          ; 4.238 ; 4.238 ; Rise       ; w11                          ;
; F27n3     ; w11                          ; 3.999 ; 3.999 ; Rise       ; w11                          ;
; F27n4     ; w11                          ; 3.917 ; 3.917 ; Rise       ; w11                          ;
; F27n5     ; w11                          ; 4.047 ; 4.047 ; Rise       ; w11                          ;
; F27n6     ; w11                          ; 3.826 ; 3.826 ; Rise       ; w11                          ;
; F27n7     ; w11                          ; 3.946 ; 3.946 ; Rise       ; w11                          ;
; F37n1     ; w11                          ; 5.038 ; 5.038 ; Rise       ; w11                          ;
; F37n2     ; w11                          ; 5.262 ; 5.262 ; Rise       ; w11                          ;
; F37n3     ; w11                          ; 5.313 ; 5.313 ; Rise       ; w11                          ;
; F37n4     ; w11                          ; 5.272 ; 5.272 ; Rise       ; w11                          ;
; F37n5     ; w11                          ; 5.163 ; 5.163 ; Rise       ; w11                          ;
; F37n6     ; w11                          ; 5.146 ; 5.146 ; Rise       ; w11                          ;
; F37n7     ; w11                          ; 5.002 ; 5.002 ; Rise       ; w11                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                                                     ;
+-----------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Clock                                                     ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+-----------------------------------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                                          ; -0.778  ; -2.559 ; N/A      ; N/A     ; -1.380              ;
;  clksubad                                                 ; -0.770  ; -2.559 ; N/A      ; N/A     ; -1.380              ;
;  clock_generator:inst16|clock_divider_1024:inst101|inst10 ; -0.751  ; -2.187 ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst16|clock_divider_1024:inst102|inst10 ; -0.450  ; -2.168 ; N/A      ; N/A     ; -0.500              ;
;  clock_generator:inst16|inst7                             ; -0.463  ; 0.081  ; N/A      ; N/A     ; -0.500              ;
;  w11                                                      ; -0.778  ; 0.511  ; N/A      ; N/A     ; -1.222              ;
; Design-wide TNS                                           ; -22.443 ; -6.914 ; 0.0      ; 0.0     ; -48.602             ;
;  clksubad                                                 ; -3.759  ; -2.559 ; N/A      ; N/A     ; -11.380             ;
;  clock_generator:inst16|clock_divider_1024:inst101|inst10 ; -3.912  ; -2.187 ; N/A      ; N/A     ; -10.000             ;
;  clock_generator:inst16|clock_divider_1024:inst102|inst10 ; -1.485  ; -2.168 ; N/A      ; N/A     ; -7.000              ;
;  clock_generator:inst16|inst7                             ; -1.251  ; 0.000  ; N/A      ; N/A     ; -3.000              ;
;  w11                                                      ; -12.036 ; 0.000  ; N/A      ; N/A     ; -17.222             ;
+-----------------------------------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; w11       ; clock_generator:inst16|inst7 ; 0.963 ; 0.963 ; Rise       ; clock_generator:inst16|inst7 ;
; w22       ; clock_generator:inst16|inst7 ; 4.332 ; 4.332 ; Rise       ; clock_generator:inst16|inst7 ;
; D[*]      ; w11                          ; 5.420 ; 5.420 ; Rise       ; w11                          ;
;  D[0]     ; w11                          ; 5.250 ; 5.250 ; Rise       ; w11                          ;
;  D[1]     ; w11                          ; 5.321 ; 5.321 ; Rise       ; w11                          ;
;  D[2]     ; w11                          ; 5.420 ; 5.420 ; Rise       ; w11                          ;
;  D[3]     ; w11                          ; 5.215 ; 5.215 ; Rise       ; w11                          ;
; Enable    ; w11                          ; 1.879 ; 1.879 ; Rise       ; w11                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                             ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; w11       ; clock_generator:inst16|inst7 ; -0.081 ; -0.081 ; Rise       ; clock_generator:inst16|inst7 ;
; w22       ; clock_generator:inst16|inst7 ; -2.192 ; -2.192 ; Rise       ; clock_generator:inst16|inst7 ;
; D[*]      ; w11                          ; -2.565 ; -2.565 ; Rise       ; w11                          ;
;  D[0]     ; w11                          ; -2.573 ; -2.573 ; Rise       ; w11                          ;
;  D[1]     ; w11                          ; -2.581 ; -2.581 ; Rise       ; w11                          ;
;  D[2]     ; w11                          ; -2.664 ; -2.664 ; Rise       ; w11                          ;
;  D[3]     ; w11                          ; -2.565 ; -2.565 ; Rise       ; w11                          ;
; Enable    ; w11                          ; -0.318 ; -0.318 ; Rise       ; w11                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                  ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise   ; Fall   ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+--------+--------+------------+------------------------------+
; F07n1     ; clock_generator:inst16|inst7 ; 7.089  ; 7.089  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n2     ; clock_generator:inst16|inst7 ; 7.132  ; 7.132  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n3     ; clock_generator:inst16|inst7 ; 7.093  ; 7.093  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n4     ; clock_generator:inst16|inst7 ; 7.136  ; 7.136  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n5     ; clock_generator:inst16|inst7 ; 7.092  ; 7.092  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n6     ; clock_generator:inst16|inst7 ; 6.979  ; 6.979  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n7     ; clock_generator:inst16|inst7 ; 7.376  ; 7.376  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n1     ; clock_generator:inst16|inst7 ; 6.877  ; 6.877  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n2     ; clock_generator:inst16|inst7 ; 7.009  ; 7.009  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n3     ; clock_generator:inst16|inst7 ; 7.810  ; 7.810  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n4     ; clock_generator:inst16|inst7 ; 7.832  ; 7.832  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n5     ; clock_generator:inst16|inst7 ; 7.000  ; 7.000  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n6     ; clock_generator:inst16|inst7 ; 8.059  ; 8.059  ; Rise       ; clock_generator:inst16|inst7 ;
; F17n7     ; clock_generator:inst16|inst7 ; 7.802  ; 7.802  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n1     ; clock_generator:inst16|inst7 ; 7.770  ; 7.770  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n2     ; clock_generator:inst16|inst7 ; 7.773  ; 7.773  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n3     ; clock_generator:inst16|inst7 ; 7.161  ; 7.161  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n4     ; clock_generator:inst16|inst7 ; 7.332  ; 7.332  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n5     ; clock_generator:inst16|inst7 ; 7.224  ; 7.224  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n6     ; clock_generator:inst16|inst7 ; 6.681  ; 6.681  ; Rise       ; clock_generator:inst16|inst7 ;
; F27n7     ; clock_generator:inst16|inst7 ; 6.662  ; 6.662  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n1     ; clock_generator:inst16|inst7 ; 8.955  ; 8.955  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n2     ; clock_generator:inst16|inst7 ; 9.612  ; 9.612  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n3     ; clock_generator:inst16|inst7 ; 9.640  ; 9.640  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n4     ; clock_generator:inst16|inst7 ; 9.768  ; 9.768  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n5     ; clock_generator:inst16|inst7 ; 9.615  ; 9.615  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n6     ; clock_generator:inst16|inst7 ; 9.587  ; 9.587  ; Rise       ; clock_generator:inst16|inst7 ;
; F37n7     ; clock_generator:inst16|inst7 ; 9.146  ; 9.146  ; Rise       ; clock_generator:inst16|inst7 ;
; y00       ; clock_generator:inst16|inst7 ; 6.621  ; 6.621  ; Rise       ; clock_generator:inst16|inst7 ;
; y11       ; clock_generator:inst16|inst7 ; 6.787  ; 6.787  ; Rise       ; clock_generator:inst16|inst7 ;
; y22       ; clock_generator:inst16|inst7 ; 6.734  ; 6.734  ; Rise       ; clock_generator:inst16|inst7 ;
; F07n1     ; w11                          ; 7.573  ; 7.573  ; Rise       ; w11                          ;
; F07n2     ; w11                          ; 7.643  ; 7.643  ; Rise       ; w11                          ;
; F07n3     ; w11                          ; 7.561  ; 7.561  ; Rise       ; w11                          ;
; F07n4     ; w11                          ; 7.639  ; 7.639  ; Rise       ; w11                          ;
; F07n5     ; w11                          ; 7.607  ; 7.607  ; Rise       ; w11                          ;
; F07n6     ; w11                          ; 7.430  ; 7.430  ; Rise       ; w11                          ;
; F07n7     ; w11                          ; 7.830  ; 7.830  ; Rise       ; w11                          ;
; F17n1     ; w11                          ; 7.763  ; 7.763  ; Rise       ; w11                          ;
; F17n2     ; w11                          ; 7.808  ; 7.808  ; Rise       ; w11                          ;
; F17n3     ; w11                          ; 7.998  ; 7.998  ; Rise       ; w11                          ;
; F17n4     ; w11                          ; 8.056  ; 8.056  ; Rise       ; w11                          ;
; F17n5     ; w11                          ; 8.241  ; 8.241  ; Rise       ; w11                          ;
; F17n6     ; w11                          ; 7.879  ; 7.879  ; Rise       ; w11                          ;
; F17n7     ; w11                          ; 8.027  ; 8.027  ; Rise       ; w11                          ;
; F27n1     ; w11                          ; 8.436  ; 8.436  ; Rise       ; w11                          ;
; F27n2     ; w11                          ; 8.445  ; 8.445  ; Rise       ; w11                          ;
; F27n3     ; w11                          ; 8.023  ; 8.023  ; Rise       ; w11                          ;
; F27n4     ; w11                          ; 7.824  ; 7.824  ; Rise       ; w11                          ;
; F27n5     ; w11                          ; 8.091  ; 8.091  ; Rise       ; w11                          ;
; F27n6     ; w11                          ; 8.217  ; 8.217  ; Rise       ; w11                          ;
; F27n7     ; w11                          ; 8.492  ; 8.492  ; Rise       ; w11                          ;
; F37n1     ; w11                          ; 9.684  ; 9.684  ; Rise       ; w11                          ;
; F37n2     ; w11                          ; 10.339 ; 10.339 ; Rise       ; w11                          ;
; F37n3     ; w11                          ; 10.420 ; 10.420 ; Rise       ; w11                          ;
; F37n4     ; w11                          ; 10.260 ; 10.260 ; Rise       ; w11                          ;
; F37n5     ; w11                          ; 10.115 ; 10.115 ; Rise       ; w11                          ;
; F37n6     ; w11                          ; 10.094 ; 10.094 ; Rise       ; w11                          ;
; F37n7     ; w11                          ; 9.682  ; 9.682  ; Rise       ; w11                          ;
+-----------+------------------------------+--------+--------+------------+------------------------------+


+------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                        ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; Data Port ; Clock Port                   ; Rise  ; Fall  ; Clock Edge ; Clock Reference              ;
+-----------+------------------------------+-------+-------+------------+------------------------------+
; F07n1     ; clock_generator:inst16|inst7 ; 3.823 ; 3.823 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n2     ; clock_generator:inst16|inst7 ; 3.866 ; 3.866 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n3     ; clock_generator:inst16|inst7 ; 3.845 ; 3.845 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n4     ; clock_generator:inst16|inst7 ; 3.871 ; 3.871 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n5     ; clock_generator:inst16|inst7 ; 3.846 ; 3.846 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n6     ; clock_generator:inst16|inst7 ; 3.773 ; 3.773 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n7     ; clock_generator:inst16|inst7 ; 3.951 ; 3.951 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n1     ; clock_generator:inst16|inst7 ; 3.500 ; 3.500 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n2     ; clock_generator:inst16|inst7 ; 3.525 ; 3.525 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n3     ; clock_generator:inst16|inst7 ; 3.855 ; 3.855 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n4     ; clock_generator:inst16|inst7 ; 3.867 ; 3.867 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n5     ; clock_generator:inst16|inst7 ; 3.645 ; 3.645 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n6     ; clock_generator:inst16|inst7 ; 3.730 ; 3.730 ; Rise       ; clock_generator:inst16|inst7 ;
; F17n7     ; clock_generator:inst16|inst7 ; 3.840 ; 3.840 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n1     ; clock_generator:inst16|inst7 ; 3.949 ; 3.949 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n2     ; clock_generator:inst16|inst7 ; 3.949 ; 3.949 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n3     ; clock_generator:inst16|inst7 ; 3.694 ; 3.694 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n4     ; clock_generator:inst16|inst7 ; 3.695 ; 3.695 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n5     ; clock_generator:inst16|inst7 ; 3.737 ; 3.737 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n6     ; clock_generator:inst16|inst7 ; 3.606 ; 3.606 ; Rise       ; clock_generator:inst16|inst7 ;
; F27n7     ; clock_generator:inst16|inst7 ; 3.601 ; 3.601 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n1     ; clock_generator:inst16|inst7 ; 4.672 ; 4.672 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n2     ; clock_generator:inst16|inst7 ; 4.911 ; 4.911 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n3     ; clock_generator:inst16|inst7 ; 4.988 ; 4.988 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n4     ; clock_generator:inst16|inst7 ; 5.024 ; 5.024 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n5     ; clock_generator:inst16|inst7 ; 4.920 ; 4.920 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n6     ; clock_generator:inst16|inst7 ; 4.900 ; 4.900 ; Rise       ; clock_generator:inst16|inst7 ;
; F37n7     ; clock_generator:inst16|inst7 ; 4.745 ; 4.745 ; Rise       ; clock_generator:inst16|inst7 ;
; y00       ; clock_generator:inst16|inst7 ; 3.707 ; 3.707 ; Rise       ; clock_generator:inst16|inst7 ;
; y11       ; clock_generator:inst16|inst7 ; 3.767 ; 3.767 ; Rise       ; clock_generator:inst16|inst7 ;
; y22       ; clock_generator:inst16|inst7 ; 3.712 ; 3.712 ; Rise       ; clock_generator:inst16|inst7 ;
; F07n1     ; w11                          ; 4.006 ; 4.006 ; Rise       ; w11                          ;
; F07n2     ; w11                          ; 4.040 ; 4.040 ; Rise       ; w11                          ;
; F07n3     ; w11                          ; 4.008 ; 4.008 ; Rise       ; w11                          ;
; F07n4     ; w11                          ; 4.038 ; 4.038 ; Rise       ; w11                          ;
; F07n5     ; w11                          ; 4.037 ; 4.037 ; Rise       ; w11                          ;
; F07n6     ; w11                          ; 3.932 ; 3.932 ; Rise       ; w11                          ;
; F07n7     ; w11                          ; 4.139 ; 4.139 ; Rise       ; w11                          ;
; F17n1     ; w11                          ; 4.065 ; 4.065 ; Rise       ; w11                          ;
; F17n2     ; w11                          ; 3.843 ; 3.843 ; Rise       ; w11                          ;
; F17n3     ; w11                          ; 3.954 ; 3.954 ; Rise       ; w11                          ;
; F17n4     ; w11                          ; 3.979 ; 3.979 ; Rise       ; w11                          ;
; F17n5     ; w11                          ; 4.272 ; 4.272 ; Rise       ; w11                          ;
; F17n6     ; w11                          ; 4.109 ; 4.109 ; Rise       ; w11                          ;
; F17n7     ; w11                          ; 3.973 ; 3.973 ; Rise       ; w11                          ;
; F27n1     ; w11                          ; 4.244 ; 4.244 ; Rise       ; w11                          ;
; F27n2     ; w11                          ; 4.238 ; 4.238 ; Rise       ; w11                          ;
; F27n3     ; w11                          ; 3.999 ; 3.999 ; Rise       ; w11                          ;
; F27n4     ; w11                          ; 3.917 ; 3.917 ; Rise       ; w11                          ;
; F27n5     ; w11                          ; 4.047 ; 4.047 ; Rise       ; w11                          ;
; F27n6     ; w11                          ; 3.826 ; 3.826 ; Rise       ; w11                          ;
; F27n7     ; w11                          ; 3.946 ; 3.946 ; Rise       ; w11                          ;
; F37n1     ; w11                          ; 5.038 ; 5.038 ; Rise       ; w11                          ;
; F37n2     ; w11                          ; 5.262 ; 5.262 ; Rise       ; w11                          ;
; F37n3     ; w11                          ; 5.313 ; 5.313 ; Rise       ; w11                          ;
; F37n4     ; w11                          ; 5.272 ; 5.272 ; Rise       ; w11                          ;
; F37n5     ; w11                          ; 5.163 ; 5.163 ; Rise       ; w11                          ;
; F37n6     ; w11                          ; 5.146 ; 5.146 ; Rise       ; w11                          ;
; F37n7     ; w11                          ; 5.002 ; 5.002 ; Rise       ; w11                          ;
+-----------+------------------------------+-------+-------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                                                                 ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; clksubad                                                 ; clksubad                                                 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst16|inst7                             ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst16|inst7                             ; clock_generator:inst16|inst7                             ; 8        ; 0        ; 0        ; 0        ;
; w11                                                      ; clock_generator:inst16|inst7                             ; 4        ; 4        ; 0        ; 0        ;
; clock_generator:inst16|inst7                             ; w11                                                      ; 32       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                                                                  ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; From Clock                                               ; To Clock                                                 ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
; clksubad                                                 ; clksubad                                                 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clksubad                                                 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 54       ; 0        ; 0        ; 0        ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst101|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 27       ; 0        ; 0        ; 0        ;
; clock_generator:inst16|inst7                             ; clock_generator:inst16|clock_divider_1024:inst102|inst10 ; 1        ; 1        ; 0        ; 0        ;
; clock_generator:inst16|inst7                             ; clock_generator:inst16|inst7                             ; 8        ; 0        ; 0        ; 0        ;
; w11                                                      ; clock_generator:inst16|inst7                             ; 4        ; 4        ; 0        ; 0        ;
; clock_generator:inst16|inst7                             ; w11                                                      ; 32       ; 0        ; 0        ; 0        ;
+----------------------------------------------------------+----------------------------------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 7     ; 7    ;
; Unconstrained Input Port Paths  ; 38    ; 38   ;
; Unconstrained Output Ports      ; 31    ; 31   ;
; Unconstrained Output Port Paths ; 178   ; 178  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Full Version
    Info: Processing started: Sat Nov 28 02:04:16 2015
Info: Command: quartus_sta RegisterFile -c RegisterFile
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 8 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 4 of the 4 physical processors detected instead.
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'RegisterFile.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name w11 w11
    Info (332105): create_clock -period 1.000 -name clock_generator:inst16|inst7 clock_generator:inst16|inst7
    Info (332105): create_clock -period 1.000 -name clock_generator:inst16|clock_divider_1024:inst102|inst10 clock_generator:inst16|clock_divider_1024:inst102|inst10
    Info (332105): create_clock -period 1.000 -name clock_generator:inst16|clock_divider_1024:inst101|inst10 clock_generator:inst16|clock_divider_1024:inst101|inst10
    Info (332105): create_clock -period 1.000 -name clksubad clksubad
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.778
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.778       -12.036 w11 
    Info (332119):    -0.770        -3.759 clksubad 
    Info (332119):    -0.751        -3.912 clock_generator:inst16|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.463        -1.251 clock_generator:inst16|inst7 
    Info (332119):    -0.450        -1.485 clock_generator:inst16|clock_divider_1024:inst102|inst10 
Info (332146): Worst-case hold slack is -2.559
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.559        -2.559 clksubad 
    Info (332119):    -2.187        -2.187 clock_generator:inst16|clock_divider_1024:inst101|inst10 
    Info (332119):    -2.168        -2.168 clock_generator:inst16|clock_divider_1024:inst102|inst10 
    Info (332119):     0.391         0.000 clock_generator:inst16|inst7 
    Info (332119):     1.060         0.000 w11 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 clksubad 
    Info (332119):    -1.222       -17.222 w11 
    Info (332119):    -0.500       -10.000 clock_generator:inst16|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst16|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst16|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332146): Worst-case setup slack is 0.146
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.146         0.000 w11 
    Info (332119):     0.188         0.000 clksubad 
    Info (332119):     0.213         0.000 clock_generator:inst16|clock_divider_1024:inst101|inst10 
    Info (332119):     0.268         0.000 clock_generator:inst16|inst7 
    Info (332119):     0.323         0.000 clock_generator:inst16|clock_divider_1024:inst102|inst10 
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case hold slack is -1.599
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.599        -1.599 clksubad 
    Info (332119):    -1.344        -1.344 clock_generator:inst16|clock_divider_1024:inst101|inst10 
    Info (332119):    -1.333        -1.333 clock_generator:inst16|clock_divider_1024:inst102|inst10 
    Info (332119):     0.081         0.000 clock_generator:inst16|inst7 
    Info (332119):     0.511         0.000 w11 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -11.380 clksubad 
    Info (332119):    -1.222       -17.222 w11 
    Info (332119):    -0.500       -10.000 clock_generator:inst16|clock_divider_1024:inst101|inst10 
    Info (332119):    -0.500        -7.000 clock_generator:inst16|clock_divider_1024:inst102|inst10 
    Info (332119):    -0.500        -3.000 clock_generator:inst16|inst7 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 3 warnings
    Info: Peak virtual memory: 605 megabytes
    Info: Processing ended: Sat Nov 28 02:04:19 2015
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


