 
****************************************
Report : port
Design : FINAL_SYS
Version: K-2015.06
Date   : Sun Sep  1 00:15:13 2024
****************************************


                       Pin      Wire     Max     Max     Connection
Port           Dir     Load     Load     Trans   Cap     Class      Attrs
--------------------------------------------------------------------------------
RX_IN          in      0.0000   0.0000    1.50    0.18   --         
SE             in      0.0000   0.0000    1.50    0.18   --         
SI[0]          in      0.0000   0.0000    1.50    0.18   --         
SI[1]          in      0.0000   0.0000    1.50    0.18   --         
SI[2]          in      0.0000   0.0000    1.50    0.18   --         
SI[3]          in      0.0000   0.0000    1.50    0.18   --         
i_REF_CLK      in      0.0000   0.0000   --      --      --         
i_RST          in      0.0000   0.0000   --      --      --         
i_UART_CLK     in      0.0000   0.0000   --      --      --         
scan_clk       in      0.0000   0.0000   --      --      --         
scan_rst       in      0.0000   0.0000   --      --      --         
test_mode      in      0.0000   0.0000    1.50    0.18   --         
test_si5       in      0.0000   0.0000   --      --      --         
SO[0]          out     0.1000   0.0000   --      --      --         
SO[1]          out     0.1000   0.0000   --      --      --         
SO[2]          out     0.1000   0.0000   --      --      --         
SO[3]          out     0.1000   0.0000   --      --      --         
TX_OUT         out     0.1000   0.0000   --      --      --         
o_PAR_ERR      out     0.1000   0.0000   --      --      --         
o_framing_ERR  out     0.1000   0.0000   --      --      --         
test_so5       out     0.0000   0.0000   --      --      --         

1
