[2016-10-04 00:10:50] O @eduoda e o @tilt4 estar√£o l√° tamb√©m, no Audit√≥rio Maker...
[2016-10-04 00:34:41] A mat√©ria poderia ter mostrado visualmente a placa re-feita, n√£o?
[2016-10-04 01:04:09] A placa re-feita √© a placa da foto!!!!
[2016-10-04 01:05:06] Eu s√≥ consigo ver isto:
https://hackadaycom.files.wordpress.com/2016/09/adlibheader.jpg
[2016-10-04 01:05:19] photo: /home/felipe/devel/github_tvdstaaij/telegram-history-dump/output/media/Garoa_Hacker_Clube_(P√∫blico)/download_803712161_105645.jpg
[2016-10-04 01:05:24] placa recriada
[2016-10-04 01:05:31] photo: /home/felipe/devel/github_tvdstaaij/telegram-history-dump/output/media/Garoa_Hacker_Clube_(P√∫blico)/download_803718956_107337.jpg
[2016-10-04 01:05:33] placa original
[2016-10-04 01:05:35] perguntas?
[2016-10-04 01:05:49] Valeu! Deve ser porqu√™ n√£o tenho nem cookies nem scripts habilitados.
[2016-10-04 01:06:29] n√£o acho que tenha a ver. s√≥ segui links
[2016-10-04 01:06:47] hackaday n√£o √© de colocar imagens inline em posts pequenos
[2016-10-04 01:06:51] ("tips")
[2016-10-04 01:06:58] s√≥ em est√≥rias maiores
[2016-10-04 01:07:15] OK.
[2016-10-04 01:07:19] normalmente tem s√≥ o header mesmo
[2016-10-04 01:11:06] legal que a placa foi projetada no kicad e publicada no github!
[2016-10-04 01:11:14] com uma licen√ßa livre
[2016-10-04 01:15:55] Sim! No meu roteador, eu verifiquei que WEP e WPS estavam desativados, e desativei WPA e TKIP. Ou seja, agora tem WPA2-PSK com "AES". Tamb√©m troquei a senha ridiculamente curta e t√£o-provis√≥ria-quanto-a-CPMF por uma gerada aleatoriamente e de tamanho m√°ximo. Deixei faltar alguma coisa?
[2016-10-04 01:16:27] ‚îê(¬¥ÔΩû`Ôºõ )‚îå
[2016-10-04 01:16:38] :(
[2016-10-04 08:06:29] https://www.facebook.com/gizmodo/posts/10154567604588967
[2016-10-04 08:06:55] @fsanches Se liga
[2016-10-04 15:00:13] Filtragem por mac address
[2016-10-04 15:00:24] ;)
[2016-10-04 15:32:32] Genial o nome do evento haha
[2016-10-04 16:07:04] Gutem, desativar o broadcast aumentaria a seguran√ßa?
[2016-10-04 16:08:37] Tamb√©m. Mas alguns sistemas podem n√£o achar a rede, como o PS3, por exemplo.
[2016-10-04 16:12:14] caro tesoureiro do garoa: seu email ainda est√° quebrado. j√° enviei comprovante de outubro/2016
[2016-10-04 16:14:38] Neste caso eu faria igual no PSP (que s√≥ aceita WEP), eu colocaria um intermedi√°rio, com duplo bloqueio de MAC Address (1 do PSP, o outro do roteador intermedi√°rio).
[2016-10-04 16:16:15] Sub redes √© um formato interessante, mas s√≥ se for cabeada, pois, do contr√°rio, vc ainda tera um router fazendo broadcast...
[2016-10-04 16:56:42] N√£o tem como desabilitar hdcp?
[2016-10-04 16:56:45] Dhcp
[2016-10-04 16:57:00] E usar ips fixos?
[2016-10-04 17:22:29] @Fabiohirano rolou retirar a doa√ß√£o de livros e revistas do HeDC ?
[2016-10-04 17:24:34] Tem sim, e esse roteador intermedi√°rio poderia ser utilizado somente quando necess√°rio, e configurado para aceitar somente uma conex√£o...
[2016-10-04 19:17:27] F√°bio joined
[2016-10-04 19:17:28] Hi F√°bio !
[2016-10-04 19:58:32] Para quem ainda n√£o est√° sabendo: Bruce Perens confirmado para a e-HAL
[2016-10-04 19:58:43] https://en.wikipedia.org/wiki/Bruce_Perens
[2016-10-04 20:17:35] @aylons consegui cota√ß√£o da FPGA com a Macnica do Brasil, conforme voc√™ indicou. Valeu! Eles me mandaram mais links com outras placas dispon√≠veis e acabei descobrindo alguns cursos de gra√ßa na internet. Tem at√© alguns livros.
[2016-10-04 20:18:09] Vou falar com o pessoal do Raul Hacker Clube na Bahia para ver se formo um grupo de estudos
[2016-10-04 20:18:31] Legal :c)
[2016-10-04 20:19:04] S√≥ se lembre que eles s√£o reprentantes da Altera. Nada contra Altera, mas saiba que a Xilinx existe e que √© bacana conhecer os dois.
[2016-10-04 20:20:12] Descobri tamb√©m um tal de CPLD que √© bem pr√≥ximo do que quero. Eu n√£o quero aprender o design de hardware com toda a complexidade, mas a criar l√≥gicas digitais simples e integrar com uma CPU. Por isso que ainda insisto com SoC. Eu acho que a Intel vai revolucionar essa √°rea em alguns anos se o Xeon vier com FPGA
[2016-10-04 20:22:08] Isso. Acho que vou acabar importando um Zynq mesmo. Lan√ßaram livros espec√≠ficos para ele e o Parallela acabou criando uma comunidade em volta do Zynq que soa bem amig√°vel a hobby.
[2016-10-04 20:22:54] CPLD √© muito limitado, mesmo, e n√£o vai ajudar voc√™ a entender como programar em FPGA.
[2016-10-04 20:25:30] Sobre a Intel com Xeon, FPGAs integradas com processadores j√° s√£o realidade h√° algum tempo, inclusive Xeons com FPGA j√° existem (ou existiram). H√° dificuldades espec√≠ficas em integrar isto com um ambiente de computa√ß√£o que ainda n√£o foram resolvidos.
[2016-10-04 20:26:03] Eu estava digitando bem essa pergunta. Hehe
[2016-10-04 20:26:54] Qual a dificuldade em integrar CPU e FPGA? √â poss√≠vel fazer isso com uma FPGA simples em PCIe? Exige algum tipo de barramento especial? Qual o padr√£o hoje?
[2016-10-04 20:27:12] O problema n√£o √© esse. √â mais conceitual.
[2016-10-04 20:29:15] Voc√™ acha que o Cyclone V ou Zynq entregam algo novo nessa falta de um ambiente?
[2016-10-04 20:29:24] Ainda n√£o... vou tentar essa semana, est√° meio foda ... =(
[2016-10-04 20:29:48] Se voc√™ tem um problema computacional (um algoritmo ou um protocolo, ou talvez mesmo) que √© paraleliz√°vel e eficiente de resolver com uma implementa√ß√£o direta em hardware, e ele aparece o suficiente para voc√™ dedicar o esfor√ßo nisso, ele vai ser sempre melhor resolvido com a implementa√ß√£o deste hardware em um circuito integrado dedicado.
[2016-10-04 20:31:08] Como s√≠ntese de FPGA √© algo demorado e caro computacionalmente, e mesmo a programa√ß√£o da FPGA √© relativamente demorada (v√°rios segundos, mesmo para reconfigura√ß√£o parcial), raramente vale mais a implementar coisas conforme a demanda ou dinamicamente.
[2016-10-04 20:32:01] Claro que existem os usos e eu acho que √© uma √°rea que vai crescer e tudo, mas num ambiente de computa√ß√£o gen√©rica, implementar hardware de computa√ß√£o espec√≠fica sempre vai ser um nicho.
[2016-10-04 20:32:36] Mas tem seus usos, como mem√≥ria associativa, que salvo engano, a Microsoft est√° implementando no Azure. Mas veja que a√≠, s√£o placas aceleradoras e n√£o FPGAs integradas no CI.
[2016-10-04 20:33:04] (o talvez mesmo ali em cima √© "talvez mesmo acesso a dados")
[2016-10-04 20:36:12] Eu acho que Cyclone V e Zynq entregam muita coisa legal, sim, mesmo num ambiente de servidor e processamento de dados. Hoje em dia, empresas como Facebook e Microsoft j√° encomendam hard-cores espec√≠ficos para a Intel, que coloca estes cores nos seus processadores s√≥ para estas empresas. Com FPGAs integradas, isto vai estar √† disposi√ß√£o de todo o mundo.
[2016-10-04 20:38:56] Por outro lado, se voc√™ pretende fazer algo como simular uma rede neural, usar a FPGA "pura" como acelerador √© muito bacana (existem placas PCIe com FPGAs - eu inclusive participo do projeto de uma!) , mas a√≠ n√£o tem porque usar uma FPGA com hard-core integrado, usa uma puro-sangue e ganhe mais l√≥gica para programar.
[2016-10-04 20:39:00] Eu n√£o penso em reconfigurar conforme a aplica√ß√£o, desencanei quando vi que isso ainda √© bem dependente de fabricante e bem inst√°vel e demorado.
O que queria aprender s√£o as aplica√ß√µes em escalabilidade vertical.
Por exemplo, se a gente consegue tirar a pilha tcp/ip usada em servidores HTTP do Kernel para a FPGA. Talvez consegu√≠ssemos lidar com milh√µes de conex√µes simult√¢neas sem ocupar tanto ciclo de CPU.
Eu queria tentar alguns designs para casos espec√≠ficos de uso de servidores, como web ou API (http/ssl/json) e ver se √© poss√≠vel aumentar a capacidade de um servidor de uso espec√≠fico, como servidores web.
Eu sei que se conseguir (duvido que consiga) isso deve virar um ASIC, mas s√≥ de inventar algo e disponibilizar j√° seria muito legal
[2016-10-04 20:40:41] tcp/ip √© o pior exemplo :cP FPGAs s√£o p√©ssimas para lidar com a flexibilidade desta pilha (por causa das filas do TCP, principalmente), normalmente a gente implementa um soft-core e instancia o TCP nele.
[2016-10-04 20:41:33] Outro uso do meu interesse √© em privacidade e seguran√ßa. Imagina conseguir deixar a criptografia acelerada por hardware, mas com implementa√ß√£o aberta. Onde voc√™ pode confiar no que est√° na FPGA.
[2016-10-04 20:41:52] Mas se voc√™ quer implementar algo assim, veja que a FPGA n√£o precisa estar no mesmo CI que o processador. Basta estar numa placa aceleradora.
[2016-10-04 20:41:58] (volto logo)
[2016-10-04 20:54:16] Exato, o problema que eu vejo na pilha tcp/ip que o Linux oferece √© exatamente esse. A implementa√ß√£o √© gen√©rica. Se eu consigo fazer o parse apenas do que me interessa e entrego uma representa√ß√£o bin√°ria dos cabe√ßalhos do HTTP para a aplica√ß√£o, isso pularia v√°rias etapas. Claro que teria que fazer corre√ß√£o de erro e contagem de syn/ack manualmente, mas ainda eliminaria c√≥pias entre placa de rede, mem√≥ria e CPU.
Antes de cair em FPGA eu estava vendo o problema do c10k e c10m onde algumas pessoas defendem o uso de dpdk ou pf_ring para acelera√ß√£o de casos espec√≠ficos (Kernel bypass).
Esses projetos controlam a placa de rede diretamente, permitindo que voc√™ lide com os pacotes em baixo n√≠vel. Ainda assim, eles precisam de placas especiais da Intel para aceitar o dpdk ou virtualiza√ß√£o. Talvez a FPGA conseguisse fornecer um meio termo mais acess√≠vel e at√© mais r√°pido para implementa√ß√µes espec√≠ficas.
Uma bem cl√°ssica √© o long polling de v√°rios usu√°rios em um chat. Segurar uma conex√£o ociosa talvez n√£o seja t√£o dif√≠cil de ser implementado em hardware, enquanto que a mesma implementa√ß√£o em software apresenta alguns gargalos hoje. O recorde atual que conhe√ßo √© do Whatsapp com 1.6 milh√µes de conex√µes. Talvez d√™ para ir mais longe com a FPGA segurando a conex√£o e interrompendo a CPU quando surge algo novo.
Enfim, ainda acho muita maluquice at√© na teoria, mas acredito que exista algo a ser explorado onde qualquer passo a frente poderia trazer uma economia de energia e dinheiro imensa para aplica√ß√µes espec√≠ficas em rede.
Outro caso bom que juntei com um amigo para explorar √© acelera√ß√£o de Software Defined Network com FPGA, mas a√≠ √© mais viagem ainda.
[2016-10-04 21:03:07] photo
[2016-10-04 21:03:13] O que seria uma placa aceleradora? Uma com PCIe ou um tipo espec√≠fico de placa?
No meu caso dessas experi√™ncias em rede, ser√° que n√£o valeria mais comprar um modelo antigo com PCIe e Ethernet?
(Volto logo tbm)
[2016-10-04 21:17:08] Repassando mensagem...
[2016-10-04 21:17:08] Senhores: vendo Python Fluente e Django Essencial. Estou me mudando e preciso aliviar a mudan√ßa.
[2016-10-04 21:29:47] Vamos l√°: o problema de TCP em hardware s√£o as pilhas din√¢micas, as exce√ß√µes e a diversidade de mem√≥ria que √© preciso para isso. √â ruim de implementar em hardware e pouco eficiente.
[2016-10-04 21:30:56] Sobre SDN em FPGA, isto √© o mais corrente na verdade. S√≥ que n√£o chega na camada de aplica√ß√£o, justo porque manter v√°rios sockets e ter ordenamento √© ruim em hardware. Poss√≠vel, claro, mas n√£o tem muita vantagem. De resto (IP, outros procotolos de ede, etc), FPGA √© super bacana e pr√°tico.
[2016-10-04 21:31:22] Isso, geralmente uma aceleradora √© uma placa PCIe, mas pode ser outro protocolo.
[2016-10-04 21:32:41] Valeu! :D
T√¥ come√ßando a entender melhor o que eu mesmo quero com isso.
[2016-10-04 21:35:29] A motiva√ß√£o do hobby √© que eu adoro otimizar c√≥digo. FPGA vai ser uma √≥tima ferramenta para manter a disposi√ß√£o quando achar um cen√°rio aplic√°vel. Mas √© bem nessa linha de acelera√ß√£o. Vou procurar as placas PCIe baratas.
[2016-10-04 21:46:24] Hum, se achar uma PCIe barata, me avisa :cP
[2016-10-04 21:47:08] As FPGAs que tem transceiver capazes de PCIe (ou mesmo hard cores PCIe) s√£o meio caras. Eu acho mais pr√°tico come√ßar com uma placa simples, e fazer comunica√ß√£o por ethernet ou serial.
[2016-10-04 21:47:19] Cheap FPGA Development Boards | Joel's Compendium of Total Knowledge
https://joelw.id.au/FPGA/CheapFPGADevelopmentBoards
[2016-10-04 21:48:13] Ah, tem uma com Spartan 6!
[2016-10-04 21:48:45] Mas a placa √© meio m√©... acho que ganha mais pegando uma placa mais legal fora da caixa, e passar para isso depois.
[2016-10-04 21:49:36] O que pensei do SoC era acelerar o sistema que d√° para rodar nela. D√° para rodar um Linux b√°sico nela j√° e o Zynq tem bastante livro na internet
[2016-10-04 21:50:15] Deixa eu tentar explicar de outra maneira:
[2016-10-04 21:50:27] O Linux n√£o roda na FPGA, roda num processador que por acaso est√° no mesmo chip.
[2016-10-04 21:50:59] Isso, mas a Xilinx prov√™ ferramenta para integrar eles.
[2016-10-04 21:51:05] Voc√™ ainda precisa implementar um protocolo de comunica√ß√£o entre os dois. √â um barramento bem r√°pido e rola uns DMAs sinistros, mas n√£o √© algo que voc√™ vai sentir falta num primeiro momento.
[2016-10-04 21:52:03] E d√° um trabalho bem chato de implementar. √â bem mais f√°cil aprender a fazer isso usando ethernet ou serial para a  CPU  se comunicar com o chip.
[2016-10-04 21:53:00] Eu estou com uma Zybo aqui do meu lado, eu curto a parada e fico super feliz que voc√™ curta. Mas n√£o fa√ßa disso sua prioridade agora - o bagulho √© chato.
[2016-10-04 21:53:56] Eu tava lendo o datasheet e entre os n√∫cleos ARM e a FPGA eles colocaram alguns barramentos e fornecem ferramentas para integrar. A pr√≥pria comunidade do Parallela criou o "oh" que √© tipo um hello world entre CPU e FPGA
[2016-10-04 21:54:07] Sim, tem ferramentas
[2016-10-04 21:54:11] Estou mexendo nelas agora.
[2016-10-04 21:54:15] S√£o um saco, juro para voc√™.
[2016-10-04 21:55:04] Na minha opini√£o, vale a pena aprender a mexer na FPGA antes de mexer com uma forma espec√≠fica de integra√ß√£o dela com a CPU.
[2016-10-04 21:55:38] No pior caso d√° para usar a Ethernet e falar com o FPGA do Zynq no come√ßo usando a rede n√©? Sem precisar trocar de placa depois
[2016-10-04 21:57:01] Acho que d√°, se voc√™ gravar na flash e rebootar.
[2016-10-04 21:58:50] Talvez um kit do Zynq bem barato da pr√≥pria Xilinx seja o ideal. O que gostei do DE0 da Altera √© que ele √© usado em cursos de FPGA e vi uma galera falando bem do curso que acompanha a placa.
[2016-10-04 22:00:16] Acho que tem como usar s√≥ a FPGA. Se voc√™ ligar a placa no kit de VHDL deles √© pedir para gravar n√£o deve depender da parte "PS" (como eles chamam
[2016-10-04 22:10:03] /me@imandabot
[2016-10-04 22:10:04] Victor
You've sent 31 (0%) messages and this group has 7374 messages.
[2016-10-04 22:10:25] /me@imandabot
[2016-10-04 22:10:25] Sara
You've sent 12 (0%) messages and this group has 7375 messages.
[2016-10-04 22:13:32] /me@imandabot
[2016-10-04 22:13:32] Fernando
You've sent 37 (0%) messages and this group has 7376 messages.
[2016-10-04 22:28:26] /me@imandabot
[2016-10-04 22:28:26] Erin
You've sent 780 (10%) messages and this group has 7377 messages.
[2016-10-04 22:28:31] ganhei
[2016-10-04 22:55:38] #ErinFaladora
[2016-10-04 22:55:40] perdi o jogo
[2016-10-04 22:55:47] perdi o jogo
[2016-10-04 22:59:05] Algu√©m a√≠ gosta de m√≠dias sociais e quer ajudar na promo√ß√£o da e-HAL?
[2016-10-04 23:11:22] alguem ja brincou com BLE?
[2016-10-04 23:19:11] O que tem pra fazer?
[2016-10-04 23:19:20] To come√ßando
[2016-10-04 23:20:12] Ajudar a postar e responder no FB e Twitter, essencialmente.
[2016-10-04 23:20:51] üëç
[2016-10-04 23:21:08] J√° divulguei para uns amigos que j√° tinha "pr√© divulgado"
[2016-10-04 23:21:26] logo mais baixo uma das imagens e fa√ßo um post
[2016-10-04 23:22:13] Quer ser administrador da p√°gina no Facebook?
[2016-10-04 23:22:24] posso estar sendo!
[2016-10-04 23:23:42] tem uns ai? eu estou procurando um e tentando entender se da para mesclar o nodo ibeacon com o uso dos PIO
[2016-10-04 23:24:13] To trazendo uns da CN
[2016-10-04 23:24:21] para algo parecido
[2016-10-04 23:25:56] um conhecido tava com um kit da Estimote
[2016-10-04 23:26:02] mexi BEM pouco com eles
[2016-10-04 23:27:20] Beatriz joined
[2016-10-04 23:27:21] Hi Beatriz !
