# UART_module_based_on_verilog
收发一体串行通信模块

①可支持奇校验

②设置停止位状态（1位或2位）

③接收模式或发送模式使能切换

④上升沿触发模块开始工作

⑤完成一次发送或接收工作后自动置位

![instruction 使用说明](https://github.com/Casseluse/UART_module_based_on_verilog/blob/master/instruction.jpg)
