`timescale 1ps / 1ps

// Generated by Cadence Genus(TM) Synthesis Solution 19.16-s111_1
// Generated on: May 30 2023 21:44:39 CST (May 30 2023 13:44:39 UTC)

module SobelFilter_GreaterThan_6Sx2S_1U_1(in2, in1, out1);
  input [5:0] in2;
  input [1:0] in1;
  output out1;
  wire [5:0] in2;
  wire [1:0] in1;
  wire out1;
  wire gt_21_56_n_0, gt_21_56_n_1, gt_21_56_n_2, gt_21_56_n_3,
       gt_21_56_n_4, gt_21_56_n_5, gt_21_56_n_6, gt_21_56_n_7;
  wire gt_21_56_n_8, gt_21_56_n_9, gt_21_56_n_10, gt_21_56_n_11,
       gt_21_56_n_12, gt_21_56_n_13, gt_21_56_n_14, gt_21_56_n_15;
  wire gt_21_56_n_16, gt_21_56_n_17, gt_21_56_n_18, gt_21_56_n_19,
       gt_21_56_n_20, gt_21_56_n_21, gt_21_56_n_22, gt_21_56_n_23;
  wire gt_21_56_n_24, gt_21_56_n_25;
  AOI21X2 gt_21_56_g186(.A0 (gt_21_56_n_15), .A1 (gt_21_56_n_25), .B0
       (gt_21_56_n_23), .Y (out1));
  NAND2X1 gt_21_56_g187(.A (gt_21_56_n_22), .B (gt_21_56_n_24), .Y
       (gt_21_56_n_25));
  OAI21X1 gt_21_56_g188(.A0 (gt_21_56_n_16), .A1 (gt_21_56_n_21), .B0
       (gt_21_56_n_14), .Y (gt_21_56_n_24));
  OAI21X1 gt_21_56_g189(.A0 (gt_21_56_n_8), .A1 (gt_21_56_n_18), .B0
       (gt_21_56_n_10), .Y (gt_21_56_n_23));
  AOI21X1 gt_21_56_g190(.A0 (gt_21_56_n_10), .A1 (gt_21_56_n_19), .B0
       (gt_21_56_n_17), .Y (gt_21_56_n_22));
  NOR2X1 gt_21_56_g191(.A (gt_21_56_n_4), .B (gt_21_56_n_20), .Y
       (gt_21_56_n_21));
  AOI21X1 gt_21_56_g192(.A0 (gt_21_56_n_1), .A1 (gt_21_56_n_13), .B0
       (gt_21_56_n_12), .Y (gt_21_56_n_20));
  OAI21X1 gt_21_56_g193(.A0 (gt_21_56_n_11), .A1 (gt_21_56_n_3), .B0
       (gt_21_56_n_7), .Y (gt_21_56_n_19));
  INVX1 gt_21_56_g194(.A (gt_21_56_n_17), .Y (gt_21_56_n_18));
  OAI21X1 gt_21_56_g196(.A0 (gt_21_56_n_2), .A1 (gt_21_56_n_0), .B0
       (gt_21_56_n_9), .Y (gt_21_56_n_16));
  NOR2X1 gt_21_56_g197(.A (gt_21_56_n_8), .B (gt_21_56_n_11), .Y
       (gt_21_56_n_15));
  AOI21X1 gt_21_56_g199(.A0 (in2[4]), .A1 (gt_21_56_n_6), .B0
       (gt_21_56_n_11), .Y (gt_21_56_n_14));
  NAND2X1 gt_21_56_g201(.A (in2[1]), .B (gt_21_56_n_6), .Y
       (gt_21_56_n_13));
  NOR2X1 gt_21_56_g204(.A (gt_21_56_n_6), .B (in2[1]), .Y
       (gt_21_56_n_12));
  INVX1 gt_21_56_g205(.A (gt_21_56_n_11), .Y (gt_21_56_n_10));
  NOR2X2 gt_21_56_g206(.A (gt_21_56_n_5), .B (in1[1]), .Y
       (gt_21_56_n_11));
  NAND2BX1 gt_21_56_g207(.AN (in2[3]), .B (in1[1]), .Y (gt_21_56_n_9));
  INVX1 gt_21_56_g210(.A (gt_21_56_n_7), .Y (gt_21_56_n_8));
  NAND2X1 gt_21_56_g211(.A (in1[1]), .B (gt_21_56_n_5), .Y
       (gt_21_56_n_7));
  INVX1 gt_21_56_g215(.A (in1[1]), .Y (gt_21_56_n_6));
  CLKINVX4 gt_21_56_g216(.A (in2[5]), .Y (gt_21_56_n_5));
  AO21XL gt_21_56_g2(.A0 (in2[2]), .A1 (gt_21_56_n_6), .B0
       (gt_21_56_n_2), .Y (gt_21_56_n_4));
  NAND2BX1 gt_21_56_g218(.AN (in2[4]), .B (in1[1]), .Y (gt_21_56_n_3));
  NOR2BX1 gt_21_56_g219(.AN (in2[3]), .B (in1[1]), .Y (gt_21_56_n_2));
  NAND2BX1 gt_21_56_g220(.AN (in1[0]), .B (in2[0]), .Y (gt_21_56_n_1));
  NAND2BX1 gt_21_56_g221(.AN (in2[2]), .B (in1[1]), .Y (gt_21_56_n_0));
  INVXL g222(.A (gt_21_56_n_7), .Y (gt_21_56_n_17));
endmodule


