# VerilogHDL-Notes

 Verilog study notes
***

1. [历史]()
2. [语法]()
3. [建模](建模.md)
4. [电路设计方法](电路设计方法.md)
5. [有限状态机](有限状态机.md)
