# 15. +:和-:语法

​	Verilog语法`+:`和`-:`主要用于位选择，可以让代码更简洁



## 位选择基础

​	在Verilog中，位选择可以通过直接索引来实现，例如

```verilog
reg [7:0] data;
wire select_a;
wire [2:0] select_b;

assign select_a = data[3];
assign select_b = data[2:0];
```



## +: 和 -: 语法

​	在Verilog语法中，“+:”和“-:”主要用于进行位选择操作，它们允许我们基于一个基址动态地选择一段连续的位

```verilog
reg [31:0] value;
value[base_expr +: width_expr];
```

​	其中base_expr表示基地址，width_expr表示位宽

​	**基址base_expr可以是变量，但位宽width_expr必须是常量**



## 大端序和小端序

​	**大端序**：比较常用，如`reg [31:0] value`，高位在左边，低位在右边

​	**小端序**：不常用，如`reg [0:31] value`，低位在左边，高位在右边

​	位选择等效如下代码：

```verilog
reg [15:0] big_value;
big_value[0+:8] 等价于 big_value[7:0]
big_value[8+:8] 等价于 big_value[15:8]
big_value[7-:8] 等价于 big_value[7:0]
big_value[15-:8] 等价于 big_value[15:8]
 
reg [0:15] little_value;
little_value[0+:8] 等价于 little_value[0:7]
little_value[8+:8] 等价于 little_value[8:15]
little_value[7-:8] 等价于 little_value[0:7]
little_value[15-:8] 等价于 little_value[8:15]
```



## 具体应用

​	**1、并转串**

​	240bit数据拆分成每个12bit数据依次输出

```verilog
module parallel_to_serial (
	input clk,
    input rst,
    input [239:0] parallel_in,
    output reg [11:0] serial_out
)
    reg [4:0] cnt;
    always @(posedge clk or posedge rst) begin
        if(rst) begin
            cnt <= 5'd0;
            serial_out <= 12'd0;
        end
        else begin
            case(cnt)
                5'd0:    serial_out <= parallel_in[239 -: 12];
                5'd1:    serial_out <= parallel_in[227 -: 12];
                5'd2:    serial_out <= parallel_in[215 -: 12];
                5'd3:    serial_out <= parallel_in[203 -: 12];
                5'd4:    serial_out <= parallel_in[191 -: 12];
                5'd5:    serial_out <= parallel_in[179 -: 12];
                5'd6:    serial_out <= parallel_in[167 -: 12];
                5'd7:    serial_out <= parallel_in[155 -: 12];
                5'd8:    serial_out <= parallel_in[143 -: 12];
                5'd9:    serial_out <= parallel_in[131 -: 12];
                5'd10:   serial_out <= parallel_in[119 -: 12];
                5'd11:   serial_out <= parallel_in[107 -: 12];
                5'd12:   serial_out <= parallel_in[95 -: 12];
                5'd13:   serial_out <= parallel_in[83 -: 12];
                5'd14:   serial_out <= parallel_in[71 -: 12];
                5'd15:   serial_out <= parallel_in[59 -: 12];
                5'd16:   serial_out <= parallel_in[47 -: 12];
                5'd17:   serial_out <= parallel_in[35 -: 12];
                5'd18:   serial_out <= parallel_in[23 -: 12];
                5'd19:   serial_out <= parallel_in[11 -: 12];
                default: serial_out <= 12'd0;
            endcase
            
            // 更新计数器，当计数器达到20时（即已经处理完所有240位），重置计数器
            if(cnt == 5'd19)
                cnt <= 5'd0;
            else
                cnt <= cnt + 1'b1;
        end
    end
endmodule
```

​	**2、拆分数据**

​	使用Verilog for语句将240bit数据，拆分成数组

```verilog
wire [239:0] data_in;
reg [11:0] data_out [19:0]
integer i;

always @(*) begin
    if(rst) begin
        for(i = 0; i < 20; i = i + 1) begin
            data_out[i] = 12'd0;
        end
    end
    else begin
        for(i = 0; i < 20; i = i + 1) begin
            data_out[i] = data_in[(i + 1)*12 - 1 -: 12];
            // 或data_out[i] = data_in[i*12 +: 12];
        end
    end
end
```

