

================================================================
== Vitis HLS Report for 'md_Pipeline_loop_q'
================================================================
* Date:           Wed May  7 14:48:14 2025

* Version:        2022.2.2 (Build 3779808 on Feb 17 2023)
* Project:        hls_prj
* Solution:       solution (Vivado IP Flow Target)
* Product family: virtexuplus
* Target device:  xcu55c-fsvh2892-2L-e


================================================================
== Performance Estimates
================================================================
+ Timing: 
    * Summary: 
    +--------+---------+----------+------------+
    |  Clock |  Target | Estimated| Uncertainty|
    +--------+---------+----------+------------+
    |ap_clk  |  5.00 ns|  3.330 ns|     1.35 ns|
    +--------+---------+----------+------------+

+ Latency: 
    * Summary: 
    +---------+---------+-----------+----------+-----+-----+---------+
    |  Latency (cycles) |  Latency (absolute)  |  Interval | Pipeline|
    |   min   |   max   |    min    |    max   | min | max |   Type  |
    +---------+---------+-----------+----------+-----+-----+---------+
    |        2|      125|  10.000 ns|  0.625 us|    2|  125|       no|
    +---------+---------+-----------+----------+-----+-----+---------+

    + Detail: 
        * Instance: 
        N/A

        * Loop: 
        +----------+---------+---------+----------+-----------+-----------+--------+----------+
        |          |  Latency (cycles) | Iteration|  Initiation Interval  |  Trip  |          |
        | Loop Name|   min   |   max   |  Latency |  achieved |   target  |  Count | Pipelined|
        +----------+---------+---------+----------+-----------+-----------+--------+----------+
        |- loop_q  |        0|      123|        88|          4|          1|  0 ~ 10|       yes|
        +----------+---------+---------+----------+-----------+-----------+--------+----------+



================================================================
== Utilization Estimates
================================================================
* Summary: 
+---------------------+---------+------+---------+---------+-----+
|         Name        | BRAM_18K|  DSP |    FF   |   LUT   | URAM|
+---------------------+---------+------+---------+---------+-----+
|DSP                  |        -|     -|        -|        -|    -|
|Expression           |        -|     -|        0|      243|    -|
|FIFO                 |        -|     -|        -|        -|    -|
|Instance             |        -|    33|     2307|     2421|    -|
|Memory               |        -|     -|        -|        -|    -|
|Multiplexer          |        -|     -|        -|      465|    -|
|Register             |        -|     -|     2267|      256|    -|
+---------------------+---------+------+---------+---------+-----+
|Total                |        0|    33|     4574|     3385|    0|
+---------------------+---------+------+---------+---------+-----+
|Available SLR        |     1344|  3008|   869120|   434560|  320|
+---------------------+---------+------+---------+---------+-----+
|Utilization SLR (%)  |        0|     1|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+
|Available            |     4032|  9024|  2607360|  1303680|  960|
+---------------------+---------+------+---------+---------+-----+
|Utilization (%)      |        0|    ~0|       ~0|       ~0|    0|
+---------------------+---------+------+---------+---------+-----+

+ Detail: 
    * Instance: 
    +---------------------------------------+------------------------------------+---------+----+-----+-----+-----+
    |                Instance               |               Module               | BRAM_18K| DSP|  FF | LUT | URAM|
    +---------------------------------------+------------------------------------+---------+----+-----+-----+-----+
    |dadddsub_64ns_64ns_64_5_full_dsp_1_U1  |dadddsub_64ns_64ns_64_5_full_dsp_1  |        0|   3|  457|  698|    0|
    |dadddsub_64ns_64ns_64_5_full_dsp_1_U2  |dadddsub_64ns_64ns_64_5_full_dsp_1  |        0|   3|  457|  698|    0|
    |dadddsub_64ns_64ns_64_5_full_dsp_1_U3  |dadddsub_64ns_64ns_64_5_full_dsp_1  |        0|   3|  457|  698|    0|
    |dcmp_64ns_64ns_1_2_no_dsp_1_U8         |dcmp_64ns_64ns_1_2_no_dsp_1         |        0|   0|    0|    0|    0|
    |ddiv_64ns_64ns_64_22_no_dsp_1_U7       |ddiv_64ns_64ns_64_22_no_dsp_1       |        0|   0|    0|    0|    0|
    |dmul_64ns_64ns_64_5_max_dsp_1_U4       |dmul_64ns_64ns_64_5_max_dsp_1       |        0|   8|  312|  109|    0|
    |dmul_64ns_64ns_64_5_max_dsp_1_U5       |dmul_64ns_64ns_64_5_max_dsp_1       |        0|   8|  312|  109|    0|
    |dmul_64ns_64ns_64_5_max_dsp_1_U6       |dmul_64ns_64ns_64_5_max_dsp_1       |        0|   8|  312|  109|    0|
    +---------------------------------------+------------------------------------+---------+----+-----+-----+-----+
    |Total                                  |                                    |        0|  33| 2307| 2421|    0|
    +---------------------------------------+------------------------------------+---------+----+-----+-----+-----+

    * DSP: 
    N/A

    * Memory: 
    N/A

    * FIFO: 
    N/A

    * Expression: 
    +------------------------+----------+----+---+----+------------+------------+
    |      Variable Name     | Operation| DSP| FF| LUT| Bitwidth P0| Bitwidth P1|
    +------------------------+----------+----+---+----+------------+------------+
    |add_ln37_fu_308_p2      |         +|   0|  0|  38|          31|           1|
    |add_ln39_fu_318_p2      |         +|   0|  0|  17|          10|          10|
    |and_ln42_1_fu_543_p2    |       and|   0|  0|   2|           1|           1|
    |and_ln42_2_fu_556_p2    |       and|   0|  0|   2|           1|           1|
    |and_ln42_3_fu_562_p2    |       and|   0|  0|   2|           1|           1|
    |and_ln42_4_fu_517_p2    |       and|   0|  0|   2|           1|           1|
    |and_ln42_5_fu_523_p2    |       and|   0|  0|   2|           1|           1|
    |and_ln42_6_fu_568_p2    |       and|   0|  0|   2|           1|           1|
    |and_ln42_7_fu_573_p2    |       and|   0|  0|   2|           1|           1|
    |and_ln42_fu_537_p2      |       and|   0|  0|   2|           1|           1|
    |icmp_ln37_fu_302_p2     |      icmp|   0|  0|  20|          32|          32|
    |icmp_ln42_10_fu_371_p2  |      icmp|   0|  0|  11|          11|           2|
    |icmp_ln42_1_fu_431_p2   |      icmp|   0|  0|  24|          52|           1|
    |icmp_ln42_2_fu_339_p2   |      icmp|   0|  0|  11|          11|           2|
    |icmp_ln42_4_fu_457_p2   |      icmp|   0|  0|  11|          11|           2|
    |icmp_ln42_5_fu_463_p2   |      icmp|   0|  0|  24|          52|           1|
    |icmp_ln42_6_fu_355_p2   |      icmp|   0|  0|  11|          11|           2|
    |icmp_ln42_8_fu_489_p2   |      icmp|   0|  0|  11|          11|           2|
    |icmp_ln42_9_fu_495_p2   |      icmp|   0|  0|  24|          52|           1|
    |icmp_ln42_fu_425_p2     |      icmp|   0|  0|  11|          11|           2|
    |or_ln42_1_fu_533_p2     |        or|   0|  0|   2|           1|           1|
    |or_ln42_2_fu_548_p2     |        or|   0|  0|   2|           1|           1|
    |or_ln42_3_fu_552_p2     |        or|   0|  0|   2|           1|           1|
    |or_ln42_4_fu_509_p2     |        or|   0|  0|   2|           1|           1|
    |or_ln42_5_fu_513_p2     |        or|   0|  0|   2|           1|           1|
    |or_ln42_fu_529_p2       |        or|   0|  0|   2|           1|           1|
    |ap_enable_pp0           |       xor|   0|  0|   2|           1|           2|
    +------------------------+----------+----+---+----+------------+------------+
    |Total                   |          |   0|  0| 243|         310|          74|
    +------------------------+----------+----+---+----+------------+------------+

    * Multiplexer: 
    +---------------------------------+----+-----------+-----+-----------+
    |               Name              | LUT| Input Size| Bits| Total Bits|
    +---------------------------------+----+-----------+-----+-----------+
    |ap_NS_fsm                        |  26|          5|    1|          5|
    |ap_done_int                      |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter0          |   9|          2|    1|          2|
    |ap_enable_reg_pp0_iter1          |   9|          2|    1|          2|
    |ap_sig_allocacmp_q_idx_1         |   9|          2|   31|         62|
    |ap_sig_allocacmp_sum_x_1_load_1  |   9|          2|   64|        128|
    |ap_sig_allocacmp_sum_y_1_load_1  |   9|          2|   64|        128|
    |ap_sig_allocacmp_sum_z_1_load_1  |   9|          2|   64|        128|
    |grp_fu_240_opcode                |  14|          3|    2|          6|
    |grp_fu_240_p0                    |  26|          5|   64|        320|
    |grp_fu_240_p1                    |  26|          5|   64|        320|
    |grp_fu_244_opcode                |  14|          3|    2|          6|
    |grp_fu_244_p0                    |  20|          4|   64|        256|
    |grp_fu_244_p1                    |  20|          4|   64|        256|
    |grp_fu_248_opcode                |  14|          3|    2|          6|
    |grp_fu_248_p0                    |  14|          3|   64|        192|
    |grp_fu_248_p1                    |  14|          3|   64|        192|
    |grp_fu_253_p0                    |  26|          5|   64|        320|
    |grp_fu_253_p1                    |  26|          5|   64|        320|
    |grp_fu_257_p0                    |  26|          5|   64|        320|
    |grp_fu_257_p1                    |  26|          5|   64|        320|
    |grp_fu_261_p0                    |  14|          3|   64|        192|
    |grp_fu_261_p1                    |  20|          4|   64|        256|
    |grp_fu_271_p0                    |  20|          4|   64|        256|
    |grp_fu_271_p1                    |  20|          4|   64|        256|
    |q_idx_fu_118                     |   9|          2|   31|         62|
    |sum_x_1_fu_122                   |   9|          2|   64|        128|
    |sum_y_1_fu_126                   |   9|          2|   64|        128|
    |sum_z_1_fu_130                   |   9|          2|   64|        128|
    +---------------------------------+----+-----------+-----+-----------+
    |Total                            | 465|         95| 1352|       4697|
    +---------------------------------+----+-----------+-----+-----------+

    * Register: 
    +-----------------------------------+----+----+-----+-----------+
    |                Name               | FF | LUT| Bits| Const Bits|
    +-----------------------------------+----+----+-----+-----------+
    |add1_reg_818                       |  64|   0|   64|          0|
    |add_reg_813                        |  64|   0|   64|          0|
    |and_ln42_5_reg_769                 |   1|   0|    1|          0|
    |and_ln42_7_reg_774                 |   1|   0|    1|          0|
    |ap_CS_fsm                          |   4|   0|    4|          0|
    |ap_done_reg                        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter0_reg        |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter1            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter10           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter11           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter12           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter13           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter14           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter15           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter16           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter17           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter18           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter19           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter2            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter20           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter21           |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter3            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter4            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter5            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter6            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter7            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter8            |   1|   0|    1|          0|
    |ap_enable_reg_pp0_iter9            |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter10_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter11_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter12_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter13_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter14_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter15_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter16_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter17_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter18_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter19_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter1_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter20_reg  |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter2_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter3_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter4_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter5_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter6_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter7_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter8_reg   |   1|   0|    1|          0|
    |ap_loop_exit_ready_pp0_iter9_reg   |   1|   0|    1|          0|
    |dx_reg_778                         |  64|   0|   64|          0|
    |dy_reg_785                         |  64|   0|   64|          0|
    |dz_reg_792                         |  64|   0|   64|          0|
    |f_reg_856                          |  64|   0|   64|          0|
    |icmp_ln37_reg_682                  |   1|   0|    1|          0|
    |icmp_ln42_10_reg_701               |   1|   0|    1|          0|
    |icmp_ln42_1_reg_727                |   1|   0|    1|          0|
    |icmp_ln42_2_reg_691                |   1|   0|    1|          0|
    |icmp_ln42_4_reg_732                |   1|   0|    1|          0|
    |icmp_ln42_5_reg_737                |   1|   0|    1|          0|
    |icmp_ln42_6_reg_696                |   1|   0|    1|          0|
    |icmp_ln42_8_reg_742                |   1|   0|    1|          0|
    |icmp_ln42_9_reg_747                |   1|   0|    1|          0|
    |icmp_ln42_reg_722                  |   1|   0|    1|          0|
    |mul1_reg_803                       |  64|   0|   64|          0|
    |mul2_reg_808                       |  64|   0|   64|          0|
    |mul3_reg_830                       |  64|   0|   64|          0|
    |mul4_reg_882                       |  64|   0|   64|          0|
    |mul5_reg_841                       |  64|   0|   64|          0|
    |mul8_reg_862                       |  64|   0|   64|          0|
    |mul9_reg_867                       |  64|   0|   64|          0|
    |mul_reg_798                        |  64|   0|   64|          0|
    |potential_reg_851                  |  64|   0|   64|          0|
    |q_idx_fu_118                       |  31|   0|   31|          0|
    |q_x_reg_706                        |  64|   0|   64|          0|
    |q_y_reg_752                        |  64|   0|   64|          0|
    |q_z_reg_763                        |  64|   0|   64|          0|
    |r2inv_reg_823                      |  64|   0|   64|          0|
    |r6inv_reg_835                      |  64|   0|   64|          0|
    |sub_reg_846                        |  64|   0|   64|          0|
    |sum_x_1_fu_122                     |  64|   0|   64|          0|
    |sum_y_1_fu_126                     |  64|   0|   64|          0|
    |sum_z_1_fu_130                     |  64|   0|   64|          0|
    |tmp_2_reg_758                      |   1|   0|    1|          0|
    |trunc_ln39_1_reg_712               |  64|   0|   64|          0|
    |trunc_ln39_2_reg_717               |  64|   0|   64|          0|
    |and_ln42_7_reg_774                 |  64|  32|    1|          0|
    |dx_reg_778                         |  64|  32|   64|          0|
    |dy_reg_785                         |  64|  32|   64|          0|
    |dz_reg_792                         |  64|  32|   64|          0|
    |icmp_ln37_reg_682                  |  64|  32|    1|          0|
    |mul2_reg_808                       |  64|  32|   64|          0|
    |r2inv_reg_823                      |  64|  32|   64|          0|
    |r6inv_reg_835                      |  64|  32|   64|          0|
    +-----------------------------------+----+----+-----+-----------+
    |Total                              |2267| 256| 2141|          0|
    +-----------------------------------+----+----+-----+-----------+



================================================================
== Interface
================================================================
* Summary: 
+--------------------+-----+-----+------------+--------------------+--------------+
|      RTL Ports     | Dir | Bits|  Protocol  |    Source Object   |    C Type    |
+--------------------+-----+-----+------------+--------------------+--------------+
|ap_clk              |   in|    1|  ap_ctrl_hs|  md_Pipeline_loop_q|  return value|
|ap_rst              |   in|    1|  ap_ctrl_hs|  md_Pipeline_loop_q|  return value|
|ap_start            |   in|    1|  ap_ctrl_hs|  md_Pipeline_loop_q|  return value|
|ap_done             |  out|    1|  ap_ctrl_hs|  md_Pipeline_loop_q|  return value|
|ap_idle             |  out|    1|  ap_ctrl_hs|  md_Pipeline_loop_q|  return value|
|ap_ready            |  out|    1|  ap_ctrl_hs|  md_Pipeline_loop_q|  return value|
|sum_z               |   in|   64|     ap_none|               sum_z|        scalar|
|sum_y               |   in|   64|     ap_none|               sum_y|        scalar|
|sum_x               |   in|   64|     ap_none|               sum_x|        scalar|
|n_points_load_1     |   in|   32|     ap_none|     n_points_load_1|        scalar|
|add_ln39_1          |   in|   10|     ap_none|          add_ln39_1|        scalar|
|position_address0   |  out|   10|   ap_memory|            position|         array|
|position_ce0        |  out|    1|   ap_memory|            position|         array|
|position_q0         |   in|  192|   ap_memory|            position|         array|
|position_load       |   in|  191|     ap_none|       position_load|        scalar|
|icmp_ln42_3         |   in|    1|     ap_none|         icmp_ln42_3|        scalar|
|p_x                 |   in|   64|     ap_none|                 p_x|        scalar|
|icmp_ln42_7         |   in|    1|     ap_none|         icmp_ln42_7|        scalar|
|p_y                 |   in|   64|     ap_none|                 p_y|        scalar|
|icmp_ln42_11        |   in|    1|     ap_none|        icmp_ln42_11|        scalar|
|p_z                 |   in|   64|     ap_none|                 p_z|        scalar|
|sum_z_2_out         |  out|   64|      ap_vld|         sum_z_2_out|       pointer|
|sum_z_2_out_ap_vld  |  out|    1|      ap_vld|         sum_z_2_out|       pointer|
|sum_y_2_out         |  out|   64|      ap_vld|         sum_y_2_out|       pointer|
|sum_y_2_out_ap_vld  |  out|    1|      ap_vld|         sum_y_2_out|       pointer|
|sum_x_2_out         |  out|   64|      ap_vld|         sum_x_2_out|       pointer|
|sum_x_2_out_ap_vld  |  out|    1|      ap_vld|         sum_x_2_out|       pointer|
+--------------------+-----+-----+------------+--------------------+--------------+

