# compile vhdl design source files
vhdl xil_defaultlib  \
"../../../../Esercitazione_4.srcs/sources_1/new/shift_unit.vhd" \
"../../../../Esercitazione_4.srcs/sim_1/new/shift_unit_tb.vhd" \

# Do not sort compile order
nosort
