{
    "default_part": "xc7a35tcpg236-1",
    "values": {
        "top": "caravel"
    },
    "dependencies": {
        "sources": [
            "./verilog/rtl/defines.v",
            "./verilog/rtl/user_defines.v",
            "./verilog/rtl/pads.v",
            "./mgmt_core_wrapper/verilog/rtl/mgmt_core.v",
            "./mgmt_core_wrapper/verilog/rtl/mgmt_core_wrapper.v",
            "./mgmt_core_wrapper/verilog/rtl/VexRiscv_MinDebug.v",
            "./verilog/rtl/fpga_ram.v",
            "./verilog/rtl/fpga_gpio.v",
            "./verilog/rtl/clock_div.v",
            "./verilog/rtl/caravel_clocking.v",
            "./verilog/rtl/housekeeping.v",
            "./verilog/rtl/housekeeping_spi.v",
            "./verilog/rtl/gpio_logic_high.v",
            "./verilog/rtl/gpio_control_block.v",
            "./verilog/rtl/gpio_defaults_block.v",
            "./verilog/rtl/mgmt_protect_hv.v",
            "./verilog/rtl/mprj_logic_high.v",
            "./verilog/rtl/mprj2_logic_high.v",
            "./verilog/rtl/mprj_io.v",
            "./verilog/rtl/mgmt_protect.v",
            "./verilog/rtl/user_id_programming.v",
            "./verilog/rtl/xres_buf.v",
            "./verilog/rtl/spare_logic_block.v",
            "./verilog/rtl/constant_block.v",
            "./verilog/rtl/chip_io.v",
            "./verilog/rtl/simple_por.v",
            "./verilog/rtl/gpio_signal_buffering.v",
            "./verilog/rtl/debug_regs.v",
            "./verilog/rtl/buff_flash_clkrst.v",
            "./verilog/rtl/__user_project_wrapper.v",
            "./verilog/rtl/caravel.v"
        ],
        "synth_log": "synth.log",
        "pack_log": "pack.log"
    },
    "xc7a35tcpg236-1": {
        "default_target": "bitstream",
        "dependencies": {
            "build_dir": "build/arty_35",
            "xdc": ["./fpga/arty.xdc"]
        }
    }
}
