DISPLAY_RATE_SELECT_FPA1,VAR_0
DPLLB_LVDS_P2_CLOCK_DIV_7,VAR_1
DPLL_DAC_SERIAL_P2_CLOCK_DIV_5,VAR_2
DPLL_FPA01_P1_POST_DIV_MASK,VAR_3
DPLL_FPA01_P1_POST_DIV_MASK_I830,VAR_4
DPLL_FPA01_P1_POST_DIV_MASK_I830_LVDS,VAR_5
DPLL_FPA01_P1_POST_DIV_MASK_PINEVIEW,VAR_6
DPLL_FPA01_P1_POST_DIV_SHIFT,VAR_7
DPLL_FPA01_P1_POST_DIV_SHIFT_PINEVIEW,VAR_8
DPLL_MODE_MASK,VAR_9
DRM_DEBUG_KMS,FUNC_0
FP_M1_DIV_MASK,VAR_10
FP_M1_DIV_SHIFT,VAR_11
FP_M2_DIV_MASK,VAR_12
FP_M2_DIV_SHIFT,VAR_13
FP_M2_PINEVIEW_DIV_MASK,VAR_14
FP_N_DIV_MASK,VAR_15
FP_N_DIV_SHIFT,VAR_16
FP_N_PINEVIEW_DIV_MASK,VAR_17
I915_READ,FUNC_1
IS_GEN,FUNC_2
IS_I830,FUNC_3
IS_PINEVIEW,FUNC_4
LVDS,VAR_18
LVDS_CLKB_POWER_UP,VAR_19
LVDS_PORT_EN,VAR_20
PLL_P1_DIVIDE_BY_TWO,VAR_21
PLL_P2_DIVIDE_BY_4,VAR_22
ffs,FUNC_5
i9xx_calc_dpll_params,FUNC_6
i9xx_pll_refclk,FUNC_7
pnv_calc_dpll_params,FUNC_8
to_i915,FUNC_9
i9xx_crtc_clock_get,FUNC_10
crtc,VAR_23
pipe_config,VAR_24
dev,VAR_25
dev_priv,VAR_26
pipe,VAR_27
dpll,VAR_28
fp,VAR_29
clock,VAR_30
port_clock,VAR_31
refclk,VAR_32
lvds,VAR_33
is_lvds,VAR_34
