TimeQuest Timing Analyzer report for MIPS
Wed Nov 27 21:45:05 2024
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Slow 1200mV 85C Model Metastability Report
 20. Slow 1200mV 0C Model Fmax Summary
 21. Slow 1200mV 0C Model Setup Summary
 22. Slow 1200mV 0C Model Hold Summary
 23. Slow 1200mV 0C Model Recovery Summary
 24. Slow 1200mV 0C Model Removal Summary
 25. Slow 1200mV 0C Model Minimum Pulse Width Summary
 26. Slow 1200mV 0C Model Setup: 'clock'
 27. Slow 1200mV 0C Model Hold: 'clock'
 28. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 29. Setup Times
 30. Hold Times
 31. Clock to Output Times
 32. Minimum Clock to Output Times
 33. Slow 1200mV 0C Model Metastability Report
 34. Fast 1200mV 0C Model Setup Summary
 35. Fast 1200mV 0C Model Hold Summary
 36. Fast 1200mV 0C Model Recovery Summary
 37. Fast 1200mV 0C Model Removal Summary
 38. Fast 1200mV 0C Model Minimum Pulse Width Summary
 39. Fast 1200mV 0C Model Setup: 'clock'
 40. Fast 1200mV 0C Model Hold: 'clock'
 41. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Fast 1200mV 0C Model Metastability Report
 47. Multicorner Timing Analysis Summary
 48. Setup Times
 49. Hold Times
 50. Clock to Output Times
 51. Minimum Clock to Output Times
 52. Board Trace Model Assignments
 53. Input Transition Times
 54. Slow Corner Signal Integrity Metrics
 55. Fast Corner Signal Integrity Metrics
 56. Setup Transfers
 57. Hold Transfers
 58. Report TCCS
 59. Report RSKM
 60. Unconstrained Paths
 61. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MIPS                                                              ;
; Device Family      ; Cyclone III                                                       ;
; Device Name        ; EP3C5F256C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Enabled                                                           ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary              ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 97.48 MHz ; 97.48 MHz       ; clock      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -9.259 ; -4592.283          ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.924 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -651.000                         ;
+-------+--------+----------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                   ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -9.259 ; PC[1]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.297      ; 10.551     ;
; -9.246 ; PC[3]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.295      ; 10.536     ;
; -9.205 ; PC[0]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.295      ; 10.495     ;
; -9.179 ; PC[1]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.288      ; 10.462     ;
; -9.166 ; PC[1]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.255      ; 10.416     ;
; -9.166 ; PC[3]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 10.447     ;
; -9.158 ; PC[1]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.266      ; 10.419     ;
; -9.153 ; PC[3]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.253      ; 10.401     ;
; -9.150 ; PC[1]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.316      ; 10.461     ;
; -9.146 ; PC[1]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.261      ; 10.402     ;
; -9.145 ; PC[3]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.264      ; 10.404     ;
; -9.137 ; PC[3]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.314      ; 10.446     ;
; -9.136 ; PC[4]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.295      ; 10.426     ;
; -9.134 ; PC[1]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.291      ; 10.420     ;
; -9.133 ; PC[3]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.259      ; 10.387     ;
; -9.131 ; PC[1]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.285      ; 10.411     ;
; -9.125 ; PC[1]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.254      ; 10.374     ;
; -9.125 ; PC[0]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 10.406     ;
; -9.121 ; PC[7]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.295      ; 10.411     ;
; -9.121 ; PC[3]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.289      ; 10.405     ;
; -9.120 ; PC[1]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.251      ; 10.366     ;
; -9.118 ; PC[3]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.283      ; 10.396     ;
; -9.112 ; PC[0]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.253      ; 10.360     ;
; -9.112 ; PC[3]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.252      ; 10.359     ;
; -9.107 ; PC[3]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.249      ; 10.351     ;
; -9.104 ; PC[0]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.264      ; 10.363     ;
; -9.097 ; PC[1]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.298      ; 10.390     ;
; -9.096 ; PC[0]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.314      ; 10.405     ;
; -9.093 ; PC[1]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.284      ; 10.372     ;
; -9.092 ; PC[0]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.259      ; 10.346     ;
; -9.090 ; PC[1]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.280      ; 10.365     ;
; -9.084 ; PC[3]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.296      ; 10.375     ;
; -9.081 ; PC[1]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.261      ; 10.337     ;
; -9.080 ; PC[0]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.289      ; 10.364     ;
; -9.080 ; PC[3]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.282      ; 10.357     ;
; -9.077 ; PC[0]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.283      ; 10.355     ;
; -9.077 ; PC[3]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.278      ; 10.350     ;
; -9.075 ; PC[2]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.295      ; 10.365     ;
; -9.071 ; PC[0]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.252      ; 10.318     ;
; -9.068 ; PC[3]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.259      ; 10.322     ;
; -9.066 ; PC[0]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.249      ; 10.310     ;
; -9.065 ; PC[1]     ; regs[2][1]  ; clock        ; clock       ; 1.000        ; 0.325      ; 10.385     ;
; -9.056 ; PC[4]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 10.337     ;
; -9.055 ; PC[1]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.290      ; 10.340     ;
; -9.052 ; PC[3]     ; regs[2][1]  ; clock        ; clock       ; 1.000        ; 0.323      ; 10.370     ;
; -9.051 ; PC[1]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.325      ; 10.371     ;
; -9.043 ; PC[4]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.253      ; 10.291     ;
; -9.043 ; PC[0]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.296      ; 10.334     ;
; -9.042 ; PC[3]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.288      ; 10.325     ;
; -9.041 ; PC[7]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 10.322     ;
; -9.039 ; PC[0]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.282      ; 10.316     ;
; -9.038 ; PC[3]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.323      ; 10.356     ;
; -9.036 ; PC[0]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.278      ; 10.309     ;
; -9.035 ; PC[4]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.264      ; 10.294     ;
; -9.028 ; PC[1]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.255      ; 10.278     ;
; -9.028 ; PC[7]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.253      ; 10.276     ;
; -9.027 ; PC[4]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.314      ; 10.336     ;
; -9.027 ; PC[0]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.259      ; 10.281     ;
; -9.023 ; PC[4]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.259      ; 10.277     ;
; -9.020 ; PC[7]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.264      ; 10.279     ;
; -9.015 ; PC[3]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.253      ; 10.263     ;
; -9.012 ; PC[7]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.314      ; 10.321     ;
; -9.011 ; PC[1]     ; regs[9][7]  ; clock        ; clock       ; 1.000        ; 0.248      ; 10.254     ;
; -9.011 ; PC[4]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.289      ; 10.295     ;
; -9.011 ; PC[0]     ; regs[2][1]  ; clock        ; clock       ; 1.000        ; 0.323      ; 10.329     ;
; -9.009 ; PC[1]     ; regs[11][2] ; clock        ; clock       ; 1.000        ; 0.249      ; 10.253     ;
; -9.008 ; PC[4]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.283      ; 10.286     ;
; -9.008 ; PC[7]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.259      ; 10.262     ;
; -9.004 ; PC[1]     ; regs[15][7] ; clock        ; clock       ; 1.000        ; 0.266      ; 10.265     ;
; -9.002 ; PC[1]     ; regs[7][1]  ; clock        ; clock       ; 1.000        ; 0.283      ; 10.280     ;
; -9.002 ; PC[4]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.252      ; 10.249     ;
; -9.001 ; PC[0]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.288      ; 10.284     ;
; -8.998 ; PC[3]     ; regs[9][7]  ; clock        ; clock       ; 1.000        ; 0.246      ; 10.239     ;
; -8.997 ; PC[4]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.249      ; 10.241     ;
; -8.997 ; PC[0]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.323      ; 10.315     ;
; -8.996 ; PC[7]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.289      ; 10.280     ;
; -8.996 ; PC[3]     ; regs[11][2] ; clock        ; clock       ; 1.000        ; 0.247      ; 10.238     ;
; -8.995 ; PC[2]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.286      ; 10.276     ;
; -8.993 ; PC[7]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.283      ; 10.271     ;
; -8.991 ; PC[3]     ; regs[15][7] ; clock        ; clock       ; 1.000        ; 0.264      ; 10.250     ;
; -8.989 ; PC[1]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.276      ; 10.260     ;
; -8.989 ; PC[3]     ; regs[7][1]  ; clock        ; clock       ; 1.000        ; 0.281      ; 10.265     ;
; -8.988 ; PC[1]     ; regs[12][7] ; clock        ; clock       ; 1.000        ; 0.277      ; 10.260     ;
; -8.987 ; PC[7]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.252      ; 10.234     ;
; -8.982 ; PC[2]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.253      ; 10.230     ;
; -8.982 ; PC[7]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.249      ; 10.226     ;
; -8.977 ; PC[1]     ; regs[10][2] ; clock        ; clock       ; 1.000        ; 0.278      ; 10.250     ;
; -8.976 ; PC[3]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.274      ; 10.245     ;
; -8.975 ; PC[3]     ; regs[12][7] ; clock        ; clock       ; 1.000        ; 0.275      ; 10.245     ;
; -8.974 ; PC[2]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.264      ; 10.233     ;
; -8.974 ; PC[4]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.296      ; 10.265     ;
; -8.974 ; PC[0]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.253      ; 10.222     ;
; -8.972 ; PC[6]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.295      ; 10.262     ;
; -8.970 ; PC[1]     ; regs[6][3]  ; clock        ; clock       ; 1.000        ; 0.282      ; 10.247     ;
; -8.970 ; PC[4]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.282      ; 10.247     ;
; -8.969 ; PC[1]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.292      ; 10.256     ;
; -8.967 ; PC[4]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.278      ; 10.240     ;
; -8.966 ; PC[2]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.314      ; 10.275     ;
; -8.964 ; PC[3]     ; regs[10][2] ; clock        ; clock       ; 1.000        ; 0.276      ; 10.235     ;
; -8.962 ; PC[2]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.259      ; 10.216     ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                     ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.924 ; PC[5]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.144      ;
; 1.045 ; PC[6]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.265      ;
; 1.134 ; PC[5]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.354      ;
; 1.141 ; PC[5]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.361      ;
; 1.160 ; PC[5]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.380      ;
; 1.164 ; PC[5]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.384      ;
; 1.188 ; PC[7]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.408      ;
; 1.207 ; PC[4]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.427      ;
; 1.255 ; PC[6]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.475      ;
; 1.262 ; PC[6]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.482      ;
; 1.281 ; PC[6]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.501      ;
; 1.285 ; PC[6]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.505      ;
; 1.398 ; PC[7]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.618      ;
; 1.405 ; PC[7]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.625      ;
; 1.407 ; PC[2]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.061      ; 1.625      ;
; 1.410 ; PC[5]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.061      ; 1.628      ;
; 1.412 ; regs[15][3] ; mem_d~1628  ; clock        ; clock       ; 0.000        ; -0.301     ; 1.268      ;
; 1.417 ; PC[4]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.637      ;
; 1.424 ; PC[4]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.644      ;
; 1.424 ; PC[7]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.644      ;
; 1.428 ; PC[7]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.648      ;
; 1.443 ; PC[4]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.663      ;
; 1.447 ; PC[4]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.063      ; 1.667      ;
; 1.510 ; PC[0]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.061      ; 1.728      ;
; 1.531 ; PC[6]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.061      ; 1.749      ;
; 1.561 ; PC[3]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.061      ; 1.779      ;
; 1.666 ; PC[1]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.064      ; 1.887      ;
; 1.674 ; PC[7]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.061      ; 1.892      ;
; 1.693 ; PC[4]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.061      ; 1.911      ;
; 1.710 ; PC[5]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.426      ; 2.293      ;
; 1.730 ; regs[15][3] ; mem_d~1588  ; clock        ; clock       ; 0.000        ; -0.301     ; 1.586      ;
; 1.740 ; PC[5]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.396      ; 2.293      ;
; 1.821 ; PC[5]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.063      ; 2.041      ;
; 1.831 ; PC[6]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.426      ; 2.414      ;
; 1.861 ; PC[6]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.396      ; 2.414      ;
; 1.863 ; PC[4]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.063      ; 2.083      ;
; 1.868 ; regs[13][0] ; mem_d~1649  ; clock        ; clock       ; 0.000        ; -0.292     ; 1.733      ;
; 1.868 ; regs[13][3] ; mem_d~1628  ; clock        ; clock       ; 0.000        ; -0.305     ; 1.720      ;
; 1.886 ; regs[11][4] ; mem_d~1629  ; clock        ; clock       ; 0.000        ; -0.262     ; 1.781      ;
; 1.888 ; regs[11][4] ; mem_d~1589  ; clock        ; clock       ; 0.000        ; -0.262     ; 1.783      ;
; 1.925 ; regs[13][0] ; mem_d~1793  ; clock        ; clock       ; 0.000        ; -0.291     ; 1.791      ;
; 1.927 ; regs[11][5] ; mem_d~1790  ; clock        ; clock       ; 0.000        ; -0.265     ; 1.819      ;
; 1.929 ; regs[13][0] ; mem_d~1665  ; clock        ; clock       ; 0.000        ; -0.291     ; 1.795      ;
; 1.936 ; regs[15][6] ; mem_d~1655  ; clock        ; clock       ; 0.000        ; -0.288     ; 1.805      ;
; 1.957 ; PC[5]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.546      ;
; 1.974 ; PC[7]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.426      ; 2.557      ;
; 1.983 ; PC[2]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.391      ; 2.531      ;
; 1.993 ; PC[4]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.426      ; 2.576      ;
; 2.004 ; PC[7]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.396      ; 2.557      ;
; 2.008 ; PC[0]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.063      ; 2.228      ;
; 2.019 ; regs[15][6] ; mem_d~207   ; clock        ; clock       ; 0.000        ; -0.289     ; 1.887      ;
; 2.023 ; regs[15][2] ; mem_d~1675  ; clock        ; clock       ; 0.000        ; -0.266     ; 1.914      ;
; 2.023 ; regs[15][2] ; mem_d~1651  ; clock        ; clock       ; 0.000        ; -0.266     ; 1.914      ;
; 2.023 ; PC[4]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.396      ; 2.576      ;
; 2.040 ; regs[15][0] ; mem_d~1649  ; clock        ; clock       ; 0.000        ; -0.266     ; 1.931      ;
; 2.046 ; PC[2]       ; regs[3][4]  ; clock        ; clock       ; 0.000        ; 0.436      ; 2.639      ;
; 2.047 ; PC[2]       ; regs[1][2]  ; clock        ; clock       ; 0.000        ; 0.430      ; 2.634      ;
; 2.056 ; PC[2]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.645      ;
; 2.062 ; regs[15][6] ; mem_d~1671  ; clock        ; clock       ; 0.000        ; -0.287     ; 1.932      ;
; 2.063 ; PC[5]       ; regs[0][0]  ; clock        ; clock       ; 0.000        ; 0.424      ; 2.644      ;
; 2.070 ; regs[15][3] ; mem_d~1644  ; clock        ; clock       ; 0.000        ; -0.300     ; 1.927      ;
; 2.071 ; regs[15][3] ; mem_d~1620  ; clock        ; clock       ; 0.000        ; -0.300     ; 1.928      ;
; 2.072 ; regs[15][2] ; mem_d~19    ; clock        ; clock       ; 0.000        ; 0.075      ; 2.304      ;
; 2.073 ; PC[3]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.391      ; 2.621      ;
; 2.078 ; PC[6]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.667      ;
; 2.083 ; regs[13][2] ; mem_d~1675  ; clock        ; clock       ; 0.000        ; -0.292     ; 1.948      ;
; 2.083 ; regs[13][2] ; mem_d~1651  ; clock        ; clock       ; 0.000        ; -0.292     ; 1.948      ;
; 2.084 ; PC[2]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.063      ; 2.304      ;
; 2.097 ; regs[15][0] ; mem_d~1793  ; clock        ; clock       ; 0.000        ; -0.265     ; 1.989      ;
; 2.099 ; PC[2]       ; regs[4][2]  ; clock        ; clock       ; 0.000        ; 0.400      ; 2.656      ;
; 2.101 ; regs[15][0] ; mem_d~1665  ; clock        ; clock       ; 0.000        ; -0.265     ; 1.993      ;
; 2.110 ; regs[15][2] ; mem_d~1627  ; clock        ; clock       ; 0.000        ; -0.279     ; 1.988      ;
; 2.116 ; PC[2]       ; regs[7][2]  ; clock        ; clock       ; 0.000        ; 0.399      ; 2.672      ;
; 2.117 ; PC[5]       ; regs[2][0]  ; clock        ; clock       ; 0.000        ; 0.465      ; 2.739      ;
; 2.118 ; regs[11][5] ; mem_d~1662  ; clock        ; clock       ; 0.000        ; -0.257     ; 2.018      ;
; 2.120 ; PC[2]       ; regs[0][7]  ; clock        ; clock       ; 0.000        ; 0.452      ; 2.729      ;
; 2.122 ; PC[5]       ; regs[3][0]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.672      ;
; 2.124 ; PC[0]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.391      ; 2.672      ;
; 2.129 ; regs[15][2] ; mem_d~1635  ; clock        ; clock       ; 0.000        ; -0.266     ; 2.020      ;
; 2.129 ; regs[11][3] ; mem_d~1628  ; clock        ; clock       ; 0.000        ; -0.266     ; 2.020      ;
; 2.131 ; regs[15][2] ; mem_d~1699  ; clock        ; clock       ; 0.000        ; 0.100      ; 2.388      ;
; 2.132 ; regs[13][2] ; mem_d~19    ; clock        ; clock       ; 0.000        ; 0.049      ; 2.338      ;
; 2.133 ; regs[11][2] ; mem_d~1675  ; clock        ; clock       ; 0.000        ; -0.249     ; 2.041      ;
; 2.133 ; regs[11][2] ; mem_d~1651  ; clock        ; clock       ; 0.000        ; -0.249     ; 2.041      ;
; 2.136 ; PC[3]       ; regs[3][4]  ; clock        ; clock       ; 0.000        ; 0.436      ; 2.729      ;
; 2.137 ; PC[3]       ; regs[1][2]  ; clock        ; clock       ; 0.000        ; 0.430      ; 2.724      ;
; 2.141 ; regs[11][5] ; mem_d~262   ; clock        ; clock       ; 0.000        ; 0.081      ; 2.379      ;
; 2.146 ; PC[3]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.432      ; 2.735      ;
; 2.147 ; regs[15][2] ; mem_d~1587  ; clock        ; clock       ; 0.000        ; -0.279     ; 2.025      ;
; 2.157 ; PC[0]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.426      ; 2.740      ;
; 2.159 ; regs[15][2] ; mem_d~211   ; clock        ; clock       ; 0.000        ; -0.270     ; 2.046      ;
; 2.161 ; regs[15][2] ; mem_d~259   ; clock        ; clock       ; 0.000        ; -0.267     ; 2.051      ;
; 2.170 ; regs[13][2] ; mem_d~1627  ; clock        ; clock       ; 0.000        ; -0.305     ; 2.022      ;
; 2.171 ; PC[5]       ; regs[1][2]  ; clock        ; clock       ; 0.000        ; 0.430      ; 2.758      ;
; 2.172 ; regs[15][2] ; mem_d~171   ; clock        ; clock       ; 0.000        ; -0.267     ; 2.062      ;
; 2.172 ; regs[15][2] ; mem_d~203   ; clock        ; clock       ; 0.000        ; -0.267     ; 2.062      ;
; 2.175 ; regs[15][2] ; mem_d~131   ; clock        ; clock       ; 0.000        ; 0.093      ; 2.425      ;
; 2.180 ; regs[11][5] ; mem_d~1654  ; clock        ; clock       ; 0.000        ; -0.253     ; 2.084      ;
; 2.181 ; regs[13][3] ; mem_d~1588  ; clock        ; clock       ; 0.000        ; -0.305     ; 2.033      ;
; 2.182 ; regs[11][2] ; mem_d~19    ; clock        ; clock       ; 0.000        ; 0.092      ; 2.431      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                    ;
+--------+--------------+----------------+------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~101  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~102  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~103  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~104  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~105  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~106  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~107  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~108  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~109  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~110  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~111  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~112  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~120  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~121  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~122  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~123  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~124  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~125  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~126  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~127  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~128  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~129  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~130  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~131  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~132  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~133  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~134  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~135  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~136  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~137  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~138  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~139  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~140  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~141  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~142  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~143  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~144  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~145  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~146  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~147  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~148  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~149  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~150  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~151  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~152  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~153  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~154  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~155  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1553 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1554 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1555 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1556 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1557 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1558 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1559 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~156  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1560 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1561 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1562 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1563 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1564 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1565 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1566 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1567 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1568 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1569 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~157  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1570 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1571 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1572 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1573 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1574 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1575 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1576 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1577 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1578 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1579 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~158  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1580 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1581 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1582 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1583 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1584 ;
+--------+--------------+----------------+------------+-------+------------+------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.385 ; 4.338 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.349 ; -1.410 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; R0_out[*]  ; clock      ; 10.657 ; 10.773 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 9.046  ; 9.051  ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 9.014  ; 9.016  ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 9.124  ; 9.117  ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 8.910  ; 8.956  ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 10.657 ; 10.773 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 9.348  ; 9.353  ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 8.973  ; 8.958  ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 9.503  ; 9.509  ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 10.438 ; 10.422 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 9.872  ; 9.882  ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 9.441  ; 9.427  ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 9.217  ; 9.221  ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 9.405  ; 9.377  ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 9.416  ; 9.397  ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 9.654  ; 9.670  ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 10.438 ; 10.422 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 9.730  ; 9.791  ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.312 ; 6.315 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 6.394 ; 6.408 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 6.433 ; 6.446 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.684 ; 6.694 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 6.312 ; 6.315 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 8.141 ; 8.214 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 6.623 ; 6.628 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 6.378 ; 6.391 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.855 ; 6.905 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 6.291 ; 6.285 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 6.844 ; 6.839 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 6.291 ; 6.285 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 6.519 ; 6.498 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 6.971 ; 6.952 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 7.270 ; 7.259 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 7.316 ; 7.437 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 7.921 ; 7.913 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 7.476 ; 7.524 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 108.35 MHz ; 108.35 MHz      ; clock      ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -8.229 ; -4068.228         ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.829 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -651.000                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                    ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -8.229 ; PC[1]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.277      ; 9.501      ;
; -8.220 ; PC[3]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.275      ; 9.490      ;
; -8.195 ; PC[0]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.275      ; 9.465      ;
; -8.142 ; PC[1]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.245      ; 9.382      ;
; -8.142 ; PC[4]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.275      ; 9.412      ;
; -8.133 ; PC[3]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 9.371      ;
; -8.127 ; PC[7]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.275      ; 9.397      ;
; -8.108 ; PC[0]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 9.346      ;
; -8.097 ; PC[1]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.249      ; 9.341      ;
; -8.097 ; PC[1]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.269      ; 9.361      ;
; -8.088 ; PC[3]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.247      ; 9.330      ;
; -8.088 ; PC[3]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 9.350      ;
; -8.070 ; PC[1]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.296      ; 9.361      ;
; -8.069 ; PC[2]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.275      ; 9.339      ;
; -8.066 ; PC[1]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.272      ; 9.333      ;
; -8.065 ; PC[1]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.236      ; 9.296      ;
; -8.064 ; PC[1]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.232      ; 9.291      ;
; -8.063 ; PC[1]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.238      ; 9.296      ;
; -8.063 ; PC[0]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.247      ; 9.305      ;
; -8.063 ; PC[0]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 9.325      ;
; -8.062 ; PC[1]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.244      ; 9.301      ;
; -8.061 ; PC[3]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.294      ; 9.350      ;
; -8.057 ; PC[3]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.270      ; 9.322      ;
; -8.056 ; PC[3]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.234      ; 9.285      ;
; -8.055 ; PC[4]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 9.293      ;
; -8.055 ; PC[3]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.230      ; 9.280      ;
; -8.054 ; PC[3]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.236      ; 9.285      ;
; -8.053 ; PC[3]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.242      ; 9.290      ;
; -8.052 ; PC[1]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.304      ; 9.351      ;
; -8.043 ; PC[3]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.302      ; 9.340      ;
; -8.040 ; PC[7]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 9.278      ;
; -8.037 ; PC[1]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.264      ; 9.296      ;
; -8.036 ; PC[1]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.273      ; 9.304      ;
; -8.036 ; PC[0]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.294      ; 9.325      ;
; -8.035 ; PC[1]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.260      ; 9.290      ;
; -8.032 ; PC[0]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.270      ; 9.297      ;
; -8.031 ; PC[0]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.234      ; 9.260      ;
; -8.030 ; PC[0]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.230      ; 9.255      ;
; -8.029 ; PC[0]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.236      ; 9.260      ;
; -8.028 ; PC[0]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.242      ; 9.265      ;
; -8.028 ; PC[3]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.285      ;
; -8.027 ; PC[3]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 9.293      ;
; -8.026 ; PC[3]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.258      ; 9.279      ;
; -8.018 ; PC[0]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.302      ; 9.315      ;
; -8.017 ; PC[1]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.278      ; 9.290      ;
; -8.014 ; PC[1]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.267      ; 9.276      ;
; -8.010 ; PC[4]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.247      ; 9.252      ;
; -8.010 ; PC[4]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 9.272      ;
; -8.009 ; PC[1]     ; regs[9][7]  ; clock        ; clock       ; 1.000        ; 0.232      ; 9.236      ;
; -8.008 ; PC[3]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.276      ; 9.279      ;
; -8.005 ; PC[3]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.265      ; 9.265      ;
; -8.003 ; PC[6]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.275      ; 9.273      ;
; -8.003 ; PC[0]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.260      ;
; -8.002 ; PC[0]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 9.268      ;
; -8.001 ; PC[1]     ; regs[15][7] ; clock        ; clock       ; 1.000        ; 0.249      ; 9.245      ;
; -8.001 ; PC[0]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.258      ; 9.254      ;
; -8.000 ; PC[3]     ; regs[9][7]  ; clock        ; clock       ; 1.000        ; 0.230      ; 9.225      ;
; -7.995 ; PC[7]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.247      ; 9.237      ;
; -7.995 ; PC[7]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 9.257      ;
; -7.992 ; PC[3]     ; regs[15][7] ; clock        ; clock       ; 1.000        ; 0.247      ; 9.234      ;
; -7.986 ; PC[1]     ; regs[12][7] ; clock        ; clock       ; 1.000        ; 0.260      ; 9.241      ;
; -7.985 ; PC[1]     ; regs[2][1]  ; clock        ; clock       ; 1.000        ; 0.304      ; 9.284      ;
; -7.983 ; PC[4]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.294      ; 9.272      ;
; -7.983 ; PC[0]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.276      ; 9.254      ;
; -7.982 ; PC[2]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.243      ; 9.220      ;
; -7.980 ; PC[0]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.265      ; 9.240      ;
; -7.979 ; PC[4]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.270      ; 9.244      ;
; -7.978 ; PC[4]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.234      ; 9.207      ;
; -7.977 ; PC[4]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.230      ; 9.202      ;
; -7.977 ; PC[3]     ; regs[12][7] ; clock        ; clock       ; 1.000        ; 0.258      ; 9.230      ;
; -7.976 ; PC[4]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.236      ; 9.207      ;
; -7.976 ; PC[3]     ; regs[2][1]  ; clock        ; clock       ; 1.000        ; 0.302      ; 9.273      ;
; -7.975 ; PC[4]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.242      ; 9.212      ;
; -7.975 ; PC[0]     ; regs[9][7]  ; clock        ; clock       ; 1.000        ; 0.230      ; 9.200      ;
; -7.968 ; PC[7]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.294      ; 9.257      ;
; -7.967 ; PC[0]     ; regs[15][7] ; clock        ; clock       ; 1.000        ; 0.247      ; 9.209      ;
; -7.965 ; PC[4]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.302      ; 9.262      ;
; -7.964 ; PC[7]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.270      ; 9.229      ;
; -7.963 ; PC[7]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.234      ; 9.192      ;
; -7.962 ; PC[7]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.230      ; 9.187      ;
; -7.961 ; PC[7]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.236      ; 9.192      ;
; -7.960 ; PC[7]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.242      ; 9.197      ;
; -7.952 ; PC[1]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.274      ; 9.221      ;
; -7.952 ; PC[0]     ; regs[12][7] ; clock        ; clock       ; 1.000        ; 0.258      ; 9.205      ;
; -7.951 ; PC[1]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.237      ; 9.183      ;
; -7.951 ; PC[0]     ; regs[2][1]  ; clock        ; clock       ; 1.000        ; 0.302      ; 9.248      ;
; -7.950 ; PC[4]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.207      ;
; -7.950 ; PC[7]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.302      ; 9.247      ;
; -7.949 ; PC[4]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 9.215      ;
; -7.948 ; PC[1]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.260      ; 9.203      ;
; -7.948 ; PC[4]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.258      ; 9.201      ;
; -7.943 ; PC[3]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.272      ; 9.210      ;
; -7.942 ; PC[3]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.235      ; 9.172      ;
; -7.939 ; PC[3]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.258      ; 9.192      ;
; -7.937 ; PC[2]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.247      ; 9.179      ;
; -7.937 ; PC[2]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.267      ; 9.199      ;
; -7.935 ; PC[7]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.262      ; 9.192      ;
; -7.934 ; PC[7]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.271      ; 9.200      ;
; -7.933 ; PC[7]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.258      ; 9.186      ;
; -7.930 ; PC[4]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.276      ; 9.201      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.829 ; PC[5]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.029      ;
; 0.937 ; PC[6]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.137      ;
; 1.013 ; PC[5]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.213      ;
; 1.019 ; PC[5]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.219      ;
; 1.035 ; PC[5]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.235      ;
; 1.041 ; PC[5]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.241      ;
; 1.066 ; PC[7]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.266      ;
; 1.084 ; PC[4]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.284      ;
; 1.121 ; PC[6]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.321      ;
; 1.127 ; PC[6]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.327      ;
; 1.143 ; PC[6]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.343      ;
; 1.149 ; PC[6]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.349      ;
; 1.249 ; PC[5]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.054      ; 1.447      ;
; 1.250 ; PC[7]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.450      ;
; 1.256 ; PC[7]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.456      ;
; 1.262 ; regs[15][3] ; mem_d~1628  ; clock        ; clock       ; 0.000        ; -0.279     ; 1.127      ;
; 1.268 ; PC[4]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.468      ;
; 1.272 ; PC[7]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.472      ;
; 1.273 ; PC[2]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.054      ; 1.471      ;
; 1.274 ; PC[4]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.474      ;
; 1.278 ; PC[7]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.478      ;
; 1.290 ; PC[4]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.490      ;
; 1.296 ; PC[4]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.496      ;
; 1.357 ; PC[6]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.054      ; 1.555      ;
; 1.368 ; PC[0]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.054      ; 1.566      ;
; 1.395 ; PC[3]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.054      ; 1.593      ;
; 1.486 ; PC[7]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.054      ; 1.684      ;
; 1.501 ; PC[1]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.057      ; 1.702      ;
; 1.504 ; PC[4]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.054      ; 1.702      ;
; 1.505 ; PC[5]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.042      ;
; 1.534 ; PC[5]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.364      ; 2.042      ;
; 1.546 ; regs[15][3] ; mem_d~1588  ; clock        ; clock       ; 0.000        ; -0.279     ; 1.411      ;
; 1.613 ; PC[6]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.150      ;
; 1.642 ; PC[5]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.842      ;
; 1.642 ; PC[6]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.364      ; 2.150      ;
; 1.678 ; PC[4]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.056      ; 1.878      ;
; 1.699 ; regs[13][3] ; mem_d~1628  ; clock        ; clock       ; 0.000        ; -0.284     ; 1.559      ;
; 1.705 ; regs[13][0] ; mem_d~1649  ; clock        ; clock       ; 0.000        ; -0.274     ; 1.575      ;
; 1.709 ; regs[11][4] ; mem_d~1629  ; clock        ; clock       ; 0.000        ; -0.242     ; 1.611      ;
; 1.711 ; regs[11][4] ; mem_d~1589  ; clock        ; clock       ; 0.000        ; -0.242     ; 1.613      ;
; 1.742 ; PC[7]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.279      ;
; 1.747 ; regs[13][0] ; mem_d~1793  ; clock        ; clock       ; 0.000        ; -0.274     ; 1.617      ;
; 1.748 ; regs[13][0] ; mem_d~1665  ; clock        ; clock       ; 0.000        ; -0.274     ; 1.618      ;
; 1.760 ; PC[5]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.303      ;
; 1.760 ; PC[4]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.297      ;
; 1.763 ; regs[11][5] ; mem_d~1790  ; clock        ; clock       ; 0.000        ; -0.246     ; 1.661      ;
; 1.765 ; regs[15][6] ; mem_d~1655  ; clock        ; clock       ; 0.000        ; -0.269     ; 1.640      ;
; 1.771 ; PC[7]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.364      ; 2.279      ;
; 1.789 ; PC[4]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.364      ; 2.297      ;
; 1.798 ; PC[2]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.360      ; 2.302      ;
; 1.808 ; PC[0]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.056      ; 2.008      ;
; 1.813 ; PC[5]       ; regs[0][0]  ; clock        ; clock       ; 0.000        ; 0.391      ; 2.348      ;
; 1.831 ; regs[15][6] ; mem_d~207   ; clock        ; clock       ; 0.000        ; -0.270     ; 1.705      ;
; 1.848 ; regs[15][2] ; mem_d~1675  ; clock        ; clock       ; 0.000        ; -0.249     ; 1.743      ;
; 1.848 ; regs[15][2] ; mem_d~1651  ; clock        ; clock       ; 0.000        ; -0.249     ; 1.743      ;
; 1.853 ; PC[2]       ; regs[1][2]  ; clock        ; clock       ; 0.000        ; 0.397      ; 2.394      ;
; 1.860 ; PC[2]       ; regs[3][4]  ; clock        ; clock       ; 0.000        ; 0.401      ; 2.405      ;
; 1.861 ; regs[15][0] ; mem_d~1649  ; clock        ; clock       ; 0.000        ; -0.249     ; 1.756      ;
; 1.862 ; PC[5]       ; regs[2][0]  ; clock        ; clock       ; 0.000        ; 0.429      ; 2.435      ;
; 1.868 ; PC[6]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.411      ;
; 1.871 ; PC[5]       ; regs[3][0]  ; clock        ; clock       ; 0.000        ; 0.361      ; 2.376      ;
; 1.873 ; regs[15][3] ; mem_d~1644  ; clock        ; clock       ; 0.000        ; -0.278     ; 1.739      ;
; 1.874 ; regs[15][3] ; mem_d~1620  ; clock        ; clock       ; 0.000        ; -0.278     ; 1.740      ;
; 1.880 ; PC[3]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.360      ; 2.384      ;
; 1.885 ; PC[2]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.428      ;
; 1.887 ; regs[15][6] ; mem_d~1671  ; clock        ; clock       ; 0.000        ; -0.269     ; 1.762      ;
; 1.894 ; PC[2]       ; regs[4][2]  ; clock        ; clock       ; 0.000        ; 0.368      ; 2.406      ;
; 1.898 ; regs[15][2] ; mem_d~19    ; clock        ; clock       ; 0.000        ; 0.063      ; 2.105      ;
; 1.907 ; PC[2]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.056      ; 2.107      ;
; 1.910 ; regs[13][2] ; mem_d~1675  ; clock        ; clock       ; 0.000        ; -0.274     ; 1.780      ;
; 1.910 ; regs[13][2] ; mem_d~1651  ; clock        ; clock       ; 0.000        ; -0.274     ; 1.780      ;
; 1.917 ; PC[2]       ; regs[7][2]  ; clock        ; clock       ; 0.000        ; 0.367      ; 2.428      ;
; 1.920 ; regs[15][0] ; mem_d~1793  ; clock        ; clock       ; 0.000        ; -0.249     ; 1.815      ;
; 1.921 ; PC[6]       ; regs[0][0]  ; clock        ; clock       ; 0.000        ; 0.391      ; 2.456      ;
; 1.922 ; regs[15][2] ; mem_d~1627  ; clock        ; clock       ; 0.000        ; -0.259     ; 1.807      ;
; 1.924 ; regs[15][0] ; mem_d~1665  ; clock        ; clock       ; 0.000        ; -0.249     ; 1.819      ;
; 1.925 ; PC[0]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.360      ; 2.429      ;
; 1.927 ; PC[2]       ; regs[0][7]  ; clock        ; clock       ; 0.000        ; 0.417      ; 2.488      ;
; 1.930 ; regs[11][2] ; mem_d~1675  ; clock        ; clock       ; 0.000        ; -0.232     ; 1.842      ;
; 1.930 ; regs[11][2] ; mem_d~1651  ; clock        ; clock       ; 0.000        ; -0.232     ; 1.842      ;
; 1.934 ; regs[11][5] ; mem_d~1662  ; clock        ; clock       ; 0.000        ; -0.239     ; 1.839      ;
; 1.935 ; PC[3]       ; regs[1][2]  ; clock        ; clock       ; 0.000        ; 0.397      ; 2.476      ;
; 1.938 ; PC[0]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.393      ; 2.475      ;
; 1.942 ; PC[3]       ; regs[3][4]  ; clock        ; clock       ; 0.000        ; 0.401      ; 2.487      ;
; 1.944 ; regs[15][2] ; mem_d~1635  ; clock        ; clock       ; 0.000        ; -0.249     ; 1.839      ;
; 1.944 ; regs[11][3] ; mem_d~1628  ; clock        ; clock       ; 0.000        ; -0.247     ; 1.841      ;
; 1.948 ; PC[5]       ; regs[4][0]  ; clock        ; clock       ; 0.000        ; 0.368      ; 2.460      ;
; 1.956 ; regs[15][2] ; mem_d~1587  ; clock        ; clock       ; 0.000        ; -0.259     ; 1.841      ;
; 1.957 ; PC[5]       ; regs[10][0] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.485      ;
; 1.957 ; regs[11][5] ; mem_d~262   ; clock        ; clock       ; 0.000        ; 0.071      ; 2.172      ;
; 1.958 ; PC[5]       ; regs[12][0] ; clock        ; clock       ; 0.000        ; 0.384      ; 2.486      ;
; 1.960 ; regs[13][2] ; mem_d~19    ; clock        ; clock       ; 0.000        ; 0.038      ; 2.142      ;
; 1.965 ; regs[15][2] ; mem_d~1699  ; clock        ; clock       ; 0.000        ; 0.084      ; 2.193      ;
; 1.966 ; PC[5]       ; regs[1][2]  ; clock        ; clock       ; 0.000        ; 0.397      ; 2.507      ;
; 1.967 ; PC[3]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.399      ; 2.510      ;
; 1.968 ; PC[0]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.364      ; 2.476      ;
; 1.968 ; regs[15][2] ; mem_d~211   ; clock        ; clock       ; 0.000        ; -0.251     ; 1.861      ;
; 1.970 ; regs[15][2] ; mem_d~259   ; clock        ; clock       ; 0.000        ; -0.250     ; 1.864      ;
; 1.970 ; PC[6]       ; regs[2][0]  ; clock        ; clock       ; 0.000        ; 0.429      ; 2.543      ;
; 1.976 ; PC[3]       ; regs[4][2]  ; clock        ; clock       ; 0.000        ; 0.368      ; 2.488      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~101  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~102  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~103  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~104  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~105  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~106  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~107  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~108  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~109  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~110  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~111  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~112  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~120  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~121  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~122  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~123  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~124  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~125  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~126  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~127  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~128  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~129  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~130  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~131  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~132  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~133  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~134  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~135  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~136  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~137  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~138  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~139  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~140  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~141  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~142  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~143  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~144  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~145  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~146  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~147  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~148  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~149  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~150  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~151  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~152  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~153  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~154  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~155  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1553 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1554 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1555 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1556 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1557 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1558 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1559 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~156  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1560 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1561 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1562 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1563 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1564 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1565 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1566 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1567 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1568 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1569 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~157  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1570 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1571 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1572 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1573 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1574 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1575 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1576 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1577 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1578 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1579 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~158  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1580 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1581 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1582 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1583 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1584 ;
+--------+--------------+----------------+------------+-------+------------+------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 3.925 ; 4.069 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -1.223 ; -1.350 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+------------+------------+-------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+-------+--------+------------+-----------------+
; R0_out[*]  ; clock      ; 9.987 ; 10.021 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 8.403 ; 8.331  ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 8.373 ; 8.330  ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 8.493 ; 8.432  ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 8.269 ; 8.274  ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 9.987 ; 10.021 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 8.680 ; 8.590  ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 8.329 ; 8.263  ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 8.827 ; 8.753  ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 9.735 ; 9.641  ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 9.196 ; 9.137  ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 8.725 ; 8.676  ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 8.572 ; 8.509  ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 8.719 ; 8.671  ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 8.753 ; 8.683  ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 8.986 ; 8.949  ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 9.735 ; 9.641  ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 9.053 ; 9.076  ; Rise       ; clock           ;
+------------+------------+-------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 5.953 ; 5.931 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 6.045 ; 5.987 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 6.064 ; 6.036 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 6.278 ; 6.264 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.953 ; 5.931 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 7.750 ; 7.755 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 6.212 ; 6.177 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 6.013 ; 6.007 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 6.453 ; 6.452 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 5.944 ; 5.902 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 6.454 ; 6.409 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.944 ; 5.902 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 6.142 ; 6.085 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 6.539 ; 6.494 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 6.848 ; 6.778 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 6.879 ; 6.920 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 7.466 ; 7.382 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 7.025 ; 7.040 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -4.916 ; -2422.884         ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.513 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -697.735                        ;
+-------+--------+---------------------------------+


+--------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                    ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+
; -4.916 ; PC[1]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.161      ; 6.064      ;
; -4.897 ; PC[3]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.157      ; 6.041      ;
; -4.877 ; PC[0]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.157      ; 6.021      ;
; -4.863 ; PC[1]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.145      ; 5.995      ;
; -4.861 ; PC[1]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.157      ; 6.005      ;
; -4.854 ; PC[1]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.980      ;
; -4.848 ; PC[1]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.155      ; 5.990      ;
; -4.847 ; PC[1]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.171      ; 6.005      ;
; -4.844 ; PC[3]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.141      ; 5.972      ;
; -4.842 ; PC[1]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.968      ;
; -4.842 ; PC[3]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.982      ;
; -4.838 ; PC[1]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.160      ; 5.985      ;
; -4.835 ; PC[3]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.957      ;
; -4.834 ; PC[1]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.138      ; 5.959      ;
; -4.830 ; PC[4]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.157      ; 5.974      ;
; -4.829 ; PC[3]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.151      ; 5.967      ;
; -4.828 ; PC[3]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.167      ; 5.982      ;
; -4.826 ; PC[1]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.154      ; 5.967      ;
; -4.825 ; PC[1]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.147      ; 5.959      ;
; -4.824 ; PC[0]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.141      ; 5.952      ;
; -4.823 ; PC[3]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.945      ;
; -4.822 ; PC[0]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.962      ;
; -4.822 ; PC[7]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.157      ; 5.966      ;
; -4.819 ; PC[3]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.156      ; 5.962      ;
; -4.816 ; PC[1]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.154      ; 5.957      ;
; -4.815 ; PC[1]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.164      ; 5.966      ;
; -4.815 ; PC[0]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.937      ;
; -4.815 ; PC[3]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.134      ; 5.936      ;
; -4.811 ; PC[1]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.145      ; 5.943      ;
; -4.810 ; PC[1]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.175      ; 5.972      ;
; -4.809 ; PC[0]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.151      ; 5.947      ;
; -4.808 ; PC[0]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.167      ; 5.962      ;
; -4.807 ; PC[3]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.150      ; 5.944      ;
; -4.806 ; PC[3]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.936      ;
; -4.803 ; PC[0]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.925      ;
; -4.799 ; PC[0]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.156      ; 5.942      ;
; -4.798 ; PC[1]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.160      ; 5.945      ;
; -4.798 ; PC[2]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.157      ; 5.942      ;
; -4.797 ; PC[1]     ; regs[2][1]  ; clock        ; clock       ; 1.000        ; 0.175      ; 5.959      ;
; -4.797 ; PC[3]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.150      ; 5.934      ;
; -4.796 ; PC[3]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.160      ; 5.943      ;
; -4.795 ; PC[0]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.134      ; 5.916      ;
; -4.792 ; PC[3]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.141      ; 5.920      ;
; -4.791 ; PC[3]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.171      ; 5.949      ;
; -4.789 ; PC[1]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.139      ; 5.915      ;
; -4.787 ; PC[0]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.150      ; 5.924      ;
; -4.786 ; PC[0]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.916      ;
; -4.779 ; PC[3]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.156      ; 5.922      ;
; -4.778 ; PC[1]     ; regs[7][1]  ; clock        ; clock       ; 1.000        ; 0.153      ; 5.918      ;
; -4.778 ; PC[3]     ; regs[2][1]  ; clock        ; clock       ; 1.000        ; 0.171      ; 5.936      ;
; -4.777 ; PC[4]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.141      ; 5.905      ;
; -4.777 ; PC[0]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.150      ; 5.914      ;
; -4.776 ; PC[0]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.160      ; 5.923      ;
; -4.775 ; PC[4]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.915      ;
; -4.772 ; PC[0]     ; regs[7][7]  ; clock        ; clock       ; 1.000        ; 0.141      ; 5.900      ;
; -4.771 ; PC[0]     ; regs[2][7]  ; clock        ; clock       ; 1.000        ; 0.171      ; 5.929      ;
; -4.770 ; PC[3]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.892      ;
; -4.769 ; PC[7]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.141      ; 5.897      ;
; -4.768 ; PC[4]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.890      ;
; -4.767 ; PC[7]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.907      ;
; -4.762 ; PC[4]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.151      ; 5.900      ;
; -4.761 ; PC[4]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.167      ; 5.915      ;
; -4.760 ; PC[7]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.882      ;
; -4.759 ; PC[0]     ; regs[1][7]  ; clock        ; clock       ; 1.000        ; 0.156      ; 5.902      ;
; -4.759 ; PC[3]     ; regs[7][1]  ; clock        ; clock       ; 1.000        ; 0.149      ; 5.895      ;
; -4.758 ; PC[0]     ; regs[2][1]  ; clock        ; clock       ; 1.000        ; 0.171      ; 5.916      ;
; -4.756 ; PC[1]     ; regs[6][3]  ; clock        ; clock       ; 1.000        ; 0.156      ; 5.899      ;
; -4.756 ; PC[4]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.878      ;
; -4.755 ; PC[1]     ; regs[9][7]  ; clock        ; clock       ; 1.000        ; 0.137      ; 5.879      ;
; -4.754 ; PC[1]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.150      ; 5.891      ;
; -4.754 ; PC[7]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.151      ; 5.892      ;
; -4.753 ; PC[7]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.167      ; 5.907      ;
; -4.752 ; PC[4]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.156      ; 5.895      ;
; -4.750 ; PC[0]     ; regs[4][1]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.872      ;
; -4.749 ; PC[1]     ; regs[15][7] ; clock        ; clock       ; 1.000        ; 0.147      ; 5.883      ;
; -4.748 ; PC[4]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.134      ; 5.869      ;
; -4.748 ; PC[7]     ; regs[8][7]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.870      ;
; -4.746 ; PC[1]     ; regs[12][7] ; clock        ; clock       ; 1.000        ; 0.152      ; 5.885      ;
; -4.745 ; PC[2]     ; regs[4][7]  ; clock        ; clock       ; 1.000        ; 0.141      ; 5.873      ;
; -4.744 ; PC[7]     ; regs[2][3]  ; clock        ; clock       ; 1.000        ; 0.156      ; 5.887      ;
; -4.743 ; PC[2]     ; regs[15][3] ; clock        ; clock       ; 1.000        ; 0.153      ; 5.883      ;
; -4.741 ; PC[1]     ; regs[13][7] ; clock        ; clock       ; 1.000        ; 0.161      ; 5.889      ;
; -4.740 ; PC[4]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.150      ; 5.877      ;
; -4.740 ; PC[7]     ; regs[3][3]  ; clock        ; clock       ; 1.000        ; 0.134      ; 5.861      ;
; -4.739 ; PC[4]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.869      ;
; -4.739 ; PC[0]     ; regs[7][1]  ; clock        ; clock       ; 1.000        ; 0.149      ; 5.875      ;
; -4.737 ; PC[3]     ; regs[6][3]  ; clock        ; clock       ; 1.000        ; 0.152      ; 5.876      ;
; -4.736 ; PC[2]     ; regs[3][1]  ; clock        ; clock       ; 1.000        ; 0.135      ; 5.858      ;
; -4.736 ; PC[3]     ; regs[9][7]  ; clock        ; clock       ; 1.000        ; 0.133      ; 5.856      ;
; -4.735 ; PC[3]     ; regs[14][2] ; clock        ; clock       ; 1.000        ; 0.146      ; 5.868      ;
; -4.733 ; PC[1]     ; regs[11][2] ; clock        ; clock       ; 1.000        ; 0.137      ; 5.857      ;
; -4.732 ; PC[7]     ; regs[14][7] ; clock        ; clock       ; 1.000        ; 0.150      ; 5.869      ;
; -4.731 ; PC[7]     ; regs[15][2] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.861      ;
; -4.730 ; PC[2]     ; regs[0][1]  ; clock        ; clock       ; 1.000        ; 0.151      ; 5.868      ;
; -4.730 ; PC[6]     ; regs[3][7]  ; clock        ; clock       ; 1.000        ; 0.157      ; 5.874      ;
; -4.730 ; PC[4]     ; regs[0][3]  ; clock        ; clock       ; 1.000        ; 0.150      ; 5.867      ;
; -4.730 ; PC[3]     ; regs[15][7] ; clock        ; clock       ; 1.000        ; 0.143      ; 5.860      ;
; -4.729 ; PC[2]     ; regs[12][3] ; clock        ; clock       ; 1.000        ; 0.167      ; 5.883      ;
; -4.729 ; PC[4]     ; regs[1][3]  ; clock        ; clock       ; 1.000        ; 0.160      ; 5.876      ;
; -4.727 ; PC[3]     ; regs[12][7] ; clock        ; clock       ; 1.000        ; 0.148      ; 5.862      ;
+--------+-----------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node   ; To Node     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+
; 0.513 ; PC[5]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.633      ;
; 0.578 ; PC[6]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.698      ;
; 0.629 ; PC[5]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.749      ;
; 0.630 ; PC[5]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.750      ;
; 0.638 ; PC[5]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.758      ;
; 0.642 ; PC[5]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.762      ;
; 0.654 ; PC[7]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.774      ;
; 0.666 ; PC[4]       ; PC[6]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.786      ;
; 0.690 ; PC[6]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.810      ;
; 0.691 ; PC[6]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.811      ;
; 0.699 ; PC[6]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.819      ;
; 0.703 ; PC[6]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.823      ;
; 0.756 ; regs[15][3] ; mem_d~1628  ; clock        ; clock       ; 0.000        ; -0.161     ; 0.679      ;
; 0.763 ; PC[2]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.032      ; 0.879      ;
; 0.773 ; PC[5]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.032      ; 0.889      ;
; 0.777 ; PC[7]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.897      ;
; 0.779 ; PC[7]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.899      ;
; 0.787 ; PC[4]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.907      ;
; 0.788 ; PC[4]       ; PC[7]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.908      ;
; 0.788 ; PC[7]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.908      ;
; 0.792 ; PC[7]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.912      ;
; 0.796 ; PC[4]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.916      ;
; 0.800 ; PC[4]       ; PC[4]       ; clock        ; clock       ; 0.000        ; 0.036      ; 0.920      ;
; 0.819 ; PC[0]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.032      ; 0.935      ;
; 0.834 ; PC[6]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.032      ; 0.950      ;
; 0.853 ; PC[3]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.032      ; 0.969      ;
; 0.919 ; PC[5]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.238      ;
; 0.921 ; regs[15][3] ; mem_d~1588  ; clock        ; clock       ; 0.000        ; -0.161     ; 0.844      ;
; 0.923 ; PC[7]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.032      ; 1.039      ;
; 0.931 ; PC[1]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.051      ;
; 0.931 ; PC[4]       ; PC[1]       ; clock        ; clock       ; 0.000        ; 0.032      ; 1.047      ;
; 0.935 ; PC[5]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.219      ; 1.238      ;
; 0.952 ; PC[5]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.072      ;
; 0.980 ; PC[6]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.299      ;
; 0.989 ; PC[4]       ; PC[5]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.109      ;
; 0.996 ; regs[13][3] ; mem_d~1628  ; clock        ; clock       ; 0.000        ; -0.165     ; 0.915      ;
; 0.996 ; PC[6]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.219      ; 1.299      ;
; 1.005 ; regs[13][0] ; mem_d~1649  ; clock        ; clock       ; 0.000        ; -0.159     ; 0.930      ;
; 1.005 ; regs[11][4] ; mem_d~1629  ; clock        ; clock       ; 0.000        ; -0.141     ; 0.948      ;
; 1.006 ; regs[11][4] ; mem_d~1589  ; clock        ; clock       ; 0.000        ; -0.141     ; 0.949      ;
; 1.020 ; regs[11][5] ; mem_d~1790  ; clock        ; clock       ; 0.000        ; -0.142     ; 0.962      ;
; 1.028 ; regs[13][0] ; mem_d~1793  ; clock        ; clock       ; 0.000        ; -0.157     ; 0.955      ;
; 1.029 ; regs[13][0] ; mem_d~1665  ; clock        ; clock       ; 0.000        ; -0.157     ; 0.956      ;
; 1.049 ; regs[15][6] ; mem_d~1655  ; clock        ; clock       ; 0.000        ; -0.155     ; 0.978      ;
; 1.055 ; PC[0]       ; PC[0]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.175      ;
; 1.069 ; PC[7]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.388      ;
; 1.077 ; PC[4]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.396      ;
; 1.084 ; regs[15][6] ; mem_d~207   ; clock        ; clock       ; 0.000        ; -0.155     ; 1.013      ;
; 1.085 ; PC[5]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.407      ;
; 1.085 ; PC[7]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.219      ; 1.388      ;
; 1.093 ; regs[15][2] ; mem_d~19    ; clock        ; clock       ; 0.000        ; 0.044      ; 1.221      ;
; 1.093 ; PC[2]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.216      ; 1.393      ;
; 1.093 ; PC[4]       ; regs[6][0]  ; clock        ; clock       ; 0.000        ; 0.219      ; 1.396      ;
; 1.094 ; regs[15][2] ; mem_d~1675  ; clock        ; clock       ; 0.000        ; -0.145     ; 1.033      ;
; 1.094 ; regs[15][2] ; mem_d~1651  ; clock        ; clock       ; 0.000        ; -0.145     ; 1.033      ;
; 1.096 ; regs[15][3] ; mem_d~1644  ; clock        ; clock       ; 0.000        ; -0.160     ; 1.020      ;
; 1.097 ; regs[15][3] ; mem_d~1620  ; clock        ; clock       ; 0.000        ; -0.160     ; 1.021      ;
; 1.102 ; regs[15][0] ; mem_d~1649  ; clock        ; clock       ; 0.000        ; -0.145     ; 1.041      ;
; 1.104 ; PC[2]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.426      ;
; 1.110 ; regs[15][6] ; mem_d~1671  ; clock        ; clock       ; 0.000        ; -0.153     ; 1.041      ;
; 1.114 ; PC[5]       ; regs[0][0]  ; clock        ; clock       ; 0.000        ; 0.231      ; 1.429      ;
; 1.122 ; regs[11][3] ; mem_d~1628  ; clock        ; clock       ; 0.000        ; -0.143     ; 1.063      ;
; 1.124 ; regs[15][2] ; mem_d~1627  ; clock        ; clock       ; 0.000        ; -0.151     ; 1.057      ;
; 1.124 ; regs[13][2] ; mem_d~19    ; clock        ; clock       ; 0.000        ; 0.030      ; 1.238      ;
; 1.125 ; regs[15][0] ; mem_d~1793  ; clock        ; clock       ; 0.000        ; -0.143     ; 1.066      ;
; 1.125 ; regs[13][2] ; mem_d~1675  ; clock        ; clock       ; 0.000        ; -0.159     ; 1.050      ;
; 1.125 ; regs[13][2] ; mem_d~1651  ; clock        ; clock       ; 0.000        ; -0.159     ; 1.050      ;
; 1.126 ; regs[15][0] ; mem_d~1665  ; clock        ; clock       ; 0.000        ; -0.143     ; 1.067      ;
; 1.131 ; PC[2]       ; regs[1][2]  ; clock        ; clock       ; 0.000        ; 0.237      ; 1.452      ;
; 1.134 ; PC[2]       ; PC[2]       ; clock        ; clock       ; 0.000        ; 0.036      ; 1.254      ;
; 1.138 ; PC[2]       ; regs[3][4]  ; clock        ; clock       ; 0.000        ; 0.238      ; 1.460      ;
; 1.139 ; regs[15][2] ; mem_d~1587  ; clock        ; clock       ; 0.000        ; -0.151     ; 1.072      ;
; 1.144 ; PC[5]       ; regs[3][0]  ; clock        ; clock       ; 0.000        ; 0.215      ; 1.443      ;
; 1.144 ; regs[11][5] ; mem_d~1662  ; clock        ; clock       ; 0.000        ; -0.136     ; 1.092      ;
; 1.145 ; regs[11][5] ; mem_d~262   ; clock        ; clock       ; 0.000        ; 0.047      ; 1.276      ;
; 1.146 ; PC[6]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.468      ;
; 1.148 ; regs[11][2] ; mem_d~19    ; clock        ; clock       ; 0.000        ; 0.054      ; 1.286      ;
; 1.148 ; PC[3]       ; regs[5][7]  ; clock        ; clock       ; 0.000        ; 0.216      ; 1.448      ;
; 1.149 ; regs[11][2] ; mem_d~1675  ; clock        ; clock       ; 0.000        ; -0.135     ; 1.098      ;
; 1.149 ; regs[11][2] ; mem_d~1651  ; clock        ; clock       ; 0.000        ; -0.135     ; 1.098      ;
; 1.151 ; PC[2]       ; regs[4][2]  ; clock        ; clock       ; 0.000        ; 0.221      ; 1.456      ;
; 1.155 ; regs[13][2] ; mem_d~1627  ; clock        ; clock       ; 0.000        ; -0.165     ; 1.074      ;
; 1.159 ; PC[3]       ; regs[13][3] ; clock        ; clock       ; 0.000        ; 0.238      ; 1.481      ;
; 1.160 ; regs[15][2] ; mem_d~1699  ; clock        ; clock       ; 0.000        ; 0.053      ; 1.297      ;
; 1.161 ; regs[15][2] ; mem_d~1635  ; clock        ; clock       ; 0.000        ; -0.145     ; 1.100      ;
; 1.161 ; regs[13][3] ; mem_d~1588  ; clock        ; clock       ; 0.000        ; -0.165     ; 1.080      ;
; 1.165 ; PC[2]       ; regs[7][2]  ; clock        ; clock       ; 0.000        ; 0.220      ; 1.469      ;
; 1.165 ; PC[2]       ; regs[0][7]  ; clock        ; clock       ; 0.000        ; 0.246      ; 1.495      ;
; 1.166 ; PC[5]       ; regs[2][0]  ; clock        ; clock       ; 0.000        ; 0.252      ; 1.502      ;
; 1.170 ; regs[15][2] ; mem_d~203   ; clock        ; clock       ; 0.000        ; -0.145     ; 1.109      ;
; 1.170 ; regs[15][2] ; mem_d~131   ; clock        ; clock       ; 0.000        ; 0.049      ; 1.303      ;
; 1.170 ; regs[11][5] ; mem_d~1654  ; clock        ; clock       ; 0.000        ; -0.137     ; 1.117      ;
; 1.170 ; PC[0]       ; regs[8][0]  ; clock        ; clock       ; 0.000        ; 0.235      ; 1.489      ;
; 1.170 ; regs[13][2] ; mem_d~1587  ; clock        ; clock       ; 0.000        ; -0.165     ; 1.089      ;
; 1.171 ; regs[15][2] ; mem_d~171   ; clock        ; clock       ; 0.000        ; -0.145     ; 1.110      ;
; 1.172 ; regs[10][4] ; mem_d~1629  ; clock        ; clock       ; 0.000        ; -0.157     ; 1.099      ;
; 1.173 ; regs[15][2] ; mem_d~259   ; clock        ; clock       ; 0.000        ; -0.145     ; 1.112      ;
; 1.173 ; regs[10][4] ; mem_d~1589  ; clock        ; clock       ; 0.000        ; -0.157     ; 1.100      ;
; 1.173 ; PC[5]       ; regs[1][2]  ; clock        ; clock       ; 0.000        ; 0.237      ; 1.494      ;
; 1.173 ; regs[15][2] ; mem_d~211   ; clock        ; clock       ; 0.000        ; -0.144     ; 1.113      ;
+-------+-------------+-------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target     ;
+--------+--------------+----------------+------------+-------+------------+------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate  ; clock ; Rise       ; clock      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[2]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[3]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[4]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[5]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[6]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; PC[7]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~100  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~101  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~102  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~103  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~104  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~105  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~106  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~107  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~108  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~109  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~110  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~111  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~112  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~113  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~114  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~115  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~116  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~117  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~118  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~119  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~120  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~121  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~122  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~123  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~124  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~125  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~126  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~127  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~128  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~129  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~130  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~131  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~132  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~133  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~134  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~135  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~136  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~137  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~138  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~139  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~140  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~141  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~142  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~143  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~144  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~145  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~146  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~147  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~148  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~149  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~150  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~151  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~152  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~153  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~154  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~155  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1553 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1554 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1555 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1556 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1557 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1558 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1559 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~156  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1560 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1561 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1562 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1563 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1564 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1565 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1566 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1567 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1568 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1569 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~157  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1570 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1571 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1572 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1573 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1574 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1575 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1576 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1577 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1578 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1579 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~158  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1580 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1581 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1582 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1583 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; clock ; Rise       ; mem_d~1584 ;
+--------+--------------+----------------+------------+-------+------------+------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 2.680 ; 2.717 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.816 ; -1.027 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 6.364 ; 6.555 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 5.284 ; 5.371 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 5.264 ; 5.370 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 5.304 ; 5.427 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 5.180 ; 5.313 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 6.364 ; 6.555 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 5.412 ; 5.552 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 5.192 ; 5.313 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 5.453 ; 5.619 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 6.047 ; 6.211 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 5.684 ; 5.825 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 5.456 ; 5.530 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 5.339 ; 5.459 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 5.479 ; 5.559 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 5.448 ; 5.550 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 5.627 ; 5.730 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 6.047 ; 6.211 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 5.751 ; 5.912 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.679 ; 3.776 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.737 ; 3.828 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.740 ; 3.844 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.916 ; 3.977 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.679 ; 3.776 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 4.885 ; 5.056 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.874 ; 3.913 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.693 ; 3.807 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.956 ; 4.097 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.629 ; 3.708 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.950 ; 4.033 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.629 ; 3.708 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 3.771 ; 3.828 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 4.004 ; 4.089 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 4.192 ; 4.298 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 4.236 ; 4.419 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 4.570 ; 4.737 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 4.405 ; 4.554 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -9.259    ; 0.513 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -9.259    ; 0.513 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -4592.283 ; 0.0   ; 0.0      ; 0.0     ; -697.735            ;
;  clock           ; -4592.283 ; 0.000 ; N/A      ; N/A     ; -697.735            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; reset     ; clock      ; 4.385 ; 4.338 ; Rise       ; clock           ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; reset     ; clock      ; -0.816 ; -1.027 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; R0_out[*]  ; clock      ; 10.657 ; 10.773 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 9.046  ; 9.051  ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 9.014  ; 9.016  ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 9.124  ; 9.117  ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 8.910  ; 8.956  ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 10.657 ; 10.773 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 9.348  ; 9.353  ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 8.973  ; 8.958  ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 9.503  ; 9.509  ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 10.438 ; 10.422 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 9.872  ; 9.882  ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 9.441  ; 9.427  ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 9.217  ; 9.221  ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 9.405  ; 9.377  ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 9.416  ; 9.397  ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 9.654  ; 9.670  ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 10.438 ; 10.422 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 9.730  ; 9.791  ; Rise       ; clock           ;
+------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; R0_out[*]  ; clock      ; 3.679 ; 3.776 ; Rise       ; clock           ;
;  R0_out[0] ; clock      ; 3.737 ; 3.828 ; Rise       ; clock           ;
;  R0_out[1] ; clock      ; 3.740 ; 3.844 ; Rise       ; clock           ;
;  R0_out[2] ; clock      ; 3.916 ; 3.977 ; Rise       ; clock           ;
;  R0_out[3] ; clock      ; 3.679 ; 3.776 ; Rise       ; clock           ;
;  R0_out[4] ; clock      ; 4.885 ; 5.056 ; Rise       ; clock           ;
;  R0_out[5] ; clock      ; 3.874 ; 3.913 ; Rise       ; clock           ;
;  R0_out[6] ; clock      ; 3.693 ; 3.807 ; Rise       ; clock           ;
;  R0_out[7] ; clock      ; 3.956 ; 4.097 ; Rise       ; clock           ;
; R1_out[*]  ; clock      ; 3.629 ; 3.708 ; Rise       ; clock           ;
;  R1_out[0] ; clock      ; 3.950 ; 4.033 ; Rise       ; clock           ;
;  R1_out[1] ; clock      ; 3.629 ; 3.708 ; Rise       ; clock           ;
;  R1_out[2] ; clock      ; 3.771 ; 3.828 ; Rise       ; clock           ;
;  R1_out[3] ; clock      ; 4.004 ; 4.089 ; Rise       ; clock           ;
;  R1_out[4] ; clock      ; 4.192 ; 4.298 ; Rise       ; clock           ;
;  R1_out[5] ; clock      ; 4.236 ; 4.419 ; Rise       ; clock           ;
;  R1_out[6] ; clock      ; 4.570 ; 4.737 ; Rise       ; clock           ;
;  R1_out[7] ; clock      ; 4.405 ; 4.554 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; R0_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R0_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; R1_out[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clock                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.33 V              ; -0.00343 V          ; 0.134 V                              ; 0.076 V                              ; 3.33e-09 s                  ; 3.16e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.33 V             ; -0.00343 V         ; 0.134 V                             ; 0.076 V                             ; 3.33e-09 s                 ; 3.16e-09 s                 ; Yes                       ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.36 V              ; -0.00477 V          ; 0.097 V                              ; 0.012 V                              ; 4.4e-10 s                   ; 4.15e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.36 V             ; -0.00477 V         ; 0.097 V                             ; 0.012 V                             ; 4.4e-10 s                  ; 4.15e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.11e-07 V                   ; 2.35 V              ; -0.00791 V          ; 0.102 V                              ; 0.023 V                              ; 6.39e-10 s                  ; 5.99e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.11e-07 V                  ; 2.35 V             ; -0.00791 V         ; 0.102 V                             ; 0.023 V                             ; 6.39e-10 s                 ; 5.99e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.06e-06 V                   ; 2.36 V              ; -0.00548 V          ; 0.108 V                              ; 0.017 V                              ; 4.48e-10 s                  ; 4.25e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.06e-06 V                  ; 2.36 V             ; -0.00548 V         ; 0.108 V                             ; 0.017 V                             ; 4.48e-10 s                 ; 4.25e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.68e-07 V                   ; 2.36 V              ; -0.0222 V           ; 0.073 V                              ; 0.035 V                              ; 3.97e-10 s                  ; 3.26e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.68e-07 V                  ; 2.36 V             ; -0.0222 V          ; 0.073 V                             ; 0.035 V                             ; 3.97e-10 s                 ; 3.26e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.36e-07 V                   ; 2.35 V              ; -0.00597 V          ; 0.081 V                              ; 0.031 V                              ; 5.3e-10 s                   ; 7.56e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.36e-07 V                  ; 2.35 V             ; -0.00597 V         ; 0.081 V                             ; 0.031 V                             ; 5.3e-10 s                  ; 7.56e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; R0_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.64 V              ; -0.0115 V           ; 0.204 V                              ; 0.12 V                               ; 2.38e-09 s                  ; 2.24e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.64 V             ; -0.0115 V          ; 0.204 V                             ; 0.12 V                              ; 2.38e-09 s                 ; 2.24e-09 s                 ; No                        ; Yes                       ;
; R0_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R0_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.72 V              ; -0.0401 V           ; 0.163 V                              ; 0.091 V                              ; 2.71e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.72 V             ; -0.0401 V          ; 0.163 V                             ; 0.091 V                             ; 2.71e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; R1_out[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.7e-08 V                    ; 2.71 V              ; -0.0354 V           ; 0.148 V                              ; 0.064 V                              ; 4.51e-10 s                  ; 4.14e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.7e-08 V                   ; 2.71 V             ; -0.0354 V          ; 0.148 V                             ; 0.064 V                             ; 4.51e-10 s                 ; 4.14e-10 s                 ; No                        ; Yes                       ;
; R1_out[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.02e-08 V                   ; 2.71 V              ; -0.0354 V           ; 0.174 V                              ; 0.098 V                              ; 2.73e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.02e-08 V                  ; 2.71 V             ; -0.0354 V          ; 0.174 V                             ; 0.098 V                             ; 2.73e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.2e-08 V                    ; 2.74 V              ; -0.061 V            ; 0.159 V                              ; 0.078 V                              ; 2.7e-10 s                   ; 2.2e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 2.2e-08 V                   ; 2.74 V             ; -0.061 V           ; 0.159 V                             ; 0.078 V                             ; 2.7e-10 s                  ; 2.2e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.52e-08 V                   ; 2.7 V               ; -0.0121 V           ; 0.274 V                              ; 0.034 V                              ; 3.18e-10 s                  ; 4.96e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.52e-08 V                  ; 2.7 V              ; -0.0121 V          ; 0.274 V                             ; 0.034 V                             ; 3.18e-10 s                 ; 4.96e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1011451  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 1011451  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 1     ; 1    ;
; Unconstrained Input Port Paths  ; 648   ; 648  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 320   ; 320  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Wed Nov 27 21:45:03 2024
Info: Command: quartus_sta MIPS -c MIPS
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MIPS.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -9.259
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -9.259     -4592.283 clock 
Info (332146): Worst-case hold slack is 0.924
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.924         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -651.000 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -8.229
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -8.229     -4068.228 clock 
Info (332146): Worst-case hold slack is 0.829
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.829         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -651.000 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -4.916
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -4.916     -2422.884 clock 
Info (332146): Worst-case hold slack is 0.513
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.513         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000      -697.735 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 381 megabytes
    Info: Processing ended: Wed Nov 27 21:45:05 2024
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


