# Divisor-de-Frecuencia
Divisor de Frecuencia en VHDL. Probado en ISE 14.6 con tarjeta Nexys4 de Digilent (FPGA: Artix7 de Xilinx)

Creado por Juan Carlos Solar.

Frecuencia de entrada y frecuencia deseada ajustable por usuario, reset as√≠ncrono y ciclo de trabajo (duty cycle) del 50%.

