# CH2-1-verilog-tutorial

PC 模块与 ROM 模块组成的简单处理器取指电路

## design

![design](./design.svg)

## 重点关注

- verilog 语言使用
- 如何实例化模块
- 项目的基本结构
- 如何进行仿真(`initial`)
- 如何使用系统函数 `$readmemh`
- 如何编写 Test Bench