<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:24:11.2411</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.12.22</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2023-0189429</applicationNumber><claimCount>29</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>인쇄회로기판 및 그 제조방법</inventionTitle><inventionTitleEng>PRINTED CIRCUIT BOARD AND METHOD FOR MANUFACTURING THE SAME</inventionTitleEng><openDate>2025.04.21</openDate><openNumber>10-2025-0052924</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국내출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate> </originalExaminationRequestDate><originalExaminationRequestFlag>N</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate> </translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 3/34</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H05K 1/18</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/498</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 본 개시는 절연층; 상기 절연층의 상측에 배치되며, 복수의 금속패드 및 적어도 하나의 금속패턴을 포함하는 배선층; 및 상기 절연층의 상측에 배치되며, 상기 배선층의 적어도 일부를 덮으며, 상기 복수의 금속패드 각각의 적어도 일부를 각각 노출시키는 복수의 제1 개구와 상기 적어도 하나의 금속패턴의 적어도 일부를 각각 노출시키는 하나 이상의 제2 개구를 가지는 솔더레지스트층; 을 포함하며, 상기 하나 이상의 제2 개구는 각각 평면 상에서 상기 제2 개구 각각의 내측을 향하여 오목한 적어도 두 개의 오목부를 가지며, 상기 복수의 제1 개구와 상기 하나 이상의 제2 개구는 상기 솔더레지스트층의 반도체칩의 실장 영역에 배치된, 인쇄회로기판 및 그 제조방법에 관한 것이다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate> </internationOpenDate><internationOpenNumber> </internationOpenNumber><internationalApplicationDate> </internationalApplicationDate><internationalApplicationNumber> </internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 절연층;상기 절연층의 상측에 배치되며, 복수의 금속패드 및 적어도 하나의 금속패턴을 포함하는 배선층; 및상기 절연층의 상측에 배치되며, 상기 배선층의 적어도 일부를 덮으며, 상기 복수의 금속패드 각각의 적어도 일부를 각각 노출시키는 복수의 제1 개구와 상기 적어도 하나의 금속패턴의 적어도 일부를 각각 노출시키는 하나 이상의 제2 개구를 가지는 솔더레지스트층; 을 포함하며,상기 하나 이상의 제2 개구는 각각 평면 상에서 상기 제2 개구 각각의 내측을 향하여 오목한 적어도 두 개의 오목부를 가지며,상기 복수의 제1 개구와 상기 하나 이상의 제2 개구는 상기 솔더레지스트층의 반도체칩의 실장 영역에 배치된,인쇄회로기판.</claim></claimInfo><claimInfo><claim>2. 제 1 항에 있어서,상기 제2 개구는 각각 평면 상에서 적어도 두 개의 개구부가 각각의 적어도 일부가 서로 중첩되도록 연결된 형태를 가지는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>3. 제 2 항에 있어서,상기 제2 개구는 각각 평면 상에서 실질적으로 눈사람 형태를 가지는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>4. 제 1 항에 있어서,상기 제2 개구는 각각 평면 상에서 적어도 두 개의 개구부가 서로 이격되어 직선형의 홈부를 통하여 연결된 형태를 가지는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>5. 제 4 항에 있어서,상기 홈부의 길이는 상기 개구부 각각의 최대 반지름보다 작은,인쇄회로기판.</claim></claimInfo><claimInfo><claim>6. 제 4 항에 있어서,상기 제2 개구는 각각 평면 상에서 실질적으로 아령 형태를 가지는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>7. 제 1 항에 있어서,상기 복수의 제1 개구는 각각 하나의 개구부를 가지는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>8. 제 1 항에 있어서,상기 솔더레지스트층은 상기 적어도 하나의 금속패턴의 다른 적어도 일부를 각각 노출시키는 복수의 제3 개구를 더 가지며,상기 복수의 제3 개구는 각각 하나의 개구부를 가지는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>9. 제 8 항에 있어서,상기 반도체칩의 실장 영역은 상기 복수의 제1 개구와 상기 하나 이상의 제2 개구와 상기 복수의 제3 개구를 포함하는 개구들 중 가장 외곽에 배치된 개구들의 바깥 테두리를 실질적으로 직선으로 연결하여 만들어진 사각 영역을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>10. 제 1 항에 있어서,상기 복수의 제1 개구는 상기 반도체칩의 실장 영역의 중심부에 배치되며,상기 하나 이상의 제2 개구는 상기 반도체칩의 실장 영역의 상기 중심부를 둘러싸는 주변부에 배치된,인쇄회로기판.</claim></claimInfo><claimInfo><claim>11. 제 1 항에 있어서,상기 복수의 금속패드 중 적어도 하나는 상기 적어도 하나의 금속패턴과 이격되되 측면 전체가 상기 적어도 하나의 금속패턴으로 연속적으로 둘러싸이는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>12. 제 1 항에 있어서,상기 하나 이상의 제2 개구는 복수의 제2 개구이고,상기 적어도 하나의 금속패턴은 그라운드용 금속패턴을 포함하며,상기 복수의 제2 개구 중 적어도 두 개는 상기 그라운드용 금속패턴의 서로 다른 일부를 각각 노출시키는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>13. 제 1 항에 있어서,상기 복수의 제1 개구는 SMD(Solder Mask Defined) 타입으로 상기 복수의 금속패드 각각의 일부를 각각 노출시키며,상기 하나 이상의 제2 개구는 SMD(Solder Mask Defined) 타입으로 상기 적어도 하나의 금속패턴의 적어도 일부를 각각 노출시키는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>14. 제 1 항에 있어서,상기 복수의 제1 개구 내에 배치되며, 상기 복수의 금속패드 각각의 노출된 표면의 적어도 일부를 덮는 제1 표면처리층; 및상기 하나 이상의 제2 개구 내에 배치되며, 상기 적어도 하나의 금속패턴의 노출된 표면의 적어도 일부를 덮는 제2 표면처리층; 을 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>15. 제 14 항에 있어서,상기 배선층은 구리층을 포함하고,상기 제1 표면처리층은 니켈층, 팔라듐층 및 금층 중 하나 이상을 포함하며,상기 제2 표면처리층은 니켈층, 팔라듐층 및 금층 중 하나 이상을 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>16. 제 14 항에 있어서,상기 복수의 제1 개구 상에 각각 배치되며, 상기 제1 표면처리층을 통하여 상기 복수의 금속패드와 각각 연결된 복수의 제1 솔더범프; 및상기 하나 이상의 제2 개구 상에 각각 배치되며, 상기 제2 표면처리층을 통하여 상기 적어도 하나의 금속패턴과 각각 연결된 하나 이상의 제2 솔더범프; 를 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>17. 제 16 항에 있어서,상기 반도체칩의 실장 영역 상에 배치되며, 상기 복수의 제1 솔더범프 및 상기 하나 이상의 제2 솔더범프와 연결된 반도체칩; 을 더 포함하는,인쇄회로기판.</claim></claimInfo><claimInfo><claim>18. 제 1 항에 있어서,상기 인쇄회로기판은 복수의 절연층, 상기 복수의 절연층 상에 또는 내에 각각 배치된 복수의 배선층, 및 상기 복수의 절연층 중 적어도 하나를 각각 관통하며 상기 복수의 배선층 중 적어도 하나와 각각 연결된 복수의 비아층을 포함하며,상기 절연층은 상기 복수의 절연층 중 최외층에 배치되는 절연층이며,상기 배선층은 상기 복수의 배선층 중 최외층에 배치되는 배선층인,인쇄회로기판.</claim></claimInfo><claimInfo><claim>19. 제 1 항에 있어서,상기 제2 개구는 각각 평면 상에서 제1 중심점을 가지는 제1 개구부와 제2 중심점을 가지는 제2 개구부가 서로 연결된 형태를 가지며,상기 하나 이상의 제2 개구 중 적어도 하나는, 상기 제1 및 제2 중심점을 이은 가상의 선이, 상기 반도체칩의 실장 영역의 가상의 테두리와, 실질적으로 평행하거나 실질적으로 수직한,인쇄회로기판.</claim></claimInfo><claimInfo><claim>20. 제 1 항에 있어서,상기 제2 개구는 각각 평면 상에서 제1 중심점을 가지는 제1 개구부와 제2 중심점을 가지는 제2 개구부가 서로 연결된 형태를 가지며,상기 하나 이상의 제2 개구 중 적어도 하나는, 상기 제1 및 제2 중심점을 이은 가상의 선이, 상기 반도체칩의 실장 영역의 중심점과 상기 적어도 하나의 제2 개구의 중심점을 이은 가상의 선과, 실질적으로 평행하거나 실질적으로 수직한,인쇄회로기판.</claim></claimInfo><claimInfo><claim>21. 절연층의 상측에 복수의 금속패드 및 적어도 하나의 금속패턴을 포함하는 배선층을 형성하는 단계;상기 절연층의 상측에 상기 배선층의 적어도 일부를 덮는 솔더레지스트층을 형성하는 단계; 및상기 솔더레지스트층에 상기 복수의 금속패드 각각의 적어도 일부를 각각 노출시키는 복수의 제1 개구 및 상기 적어도 하나의 금속패턴의 적어도 일부를 각각 노출시키는 하나 이상의 제2 개구를 형성하는 단계; 를 포함하며,상기 복수의 제1 개구 및 상기 하나 이상의 제2 개구를 형성하는 단계에서,상기 하나 이상의 제2 개구는 각각 평면 상에서 상기 제2 개구 각각의 내측을 향하여 오목한 적어도 두 개의 오목부를 가지도록 형성되며,상기 복수의 제1 개구 및 상기 하나 이상의 제2 개구는 상기 솔더레지스트층의 반도체칩의 실장 영역에 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>22. 제 21 항에 있어서,상기 복수의 제1 개구 및 상기 하나 이상의 제2 개구를 형성하는 단계에서,상기 제2 개구는 각각 평면 상에서 적어도 두 개의 개구부가 각각의 적어도 일부가 서로 중첩되어 연결되도록 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>23. 제 21 항에 있어서,상기 복수의 제1 개구 및 상기 하나 이상의 제2 개구를 형성하는 단계에서,상기 제2 개구는 각각 평면 상에서 적어도 두 개의 개구부가 서로 이격되어 직선형의 홈부를 통하여 연결되도록 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>24. 제 21 항에 있어서,상기 복수의 제1 개구 및 상기 하나 이상의 제2 개구 내에 표면처리층을 형성하는 단계; 를 더 포함하며,상기 표면처리층을 형성하는 단계에서,상기 복수의 제1 개구 내에 상기 복수의 금속패드 각각의 노출된 표면의 적어도 일부를 덮는 제1 표면처리층이 형성되며,상기 하나 이상의 제2 개구 내에 상기 적어도 하나의 금속패턴의 노출된 표면의 적어도 일부를 덮는 제2 표면처리층이 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>25. 제 24 항에 있어서,상기 표면처리층을 형성하는 단계에서,상기 제1 표면처리층은 무전해 니켈 도금, 무전해 팔라듐 도금, 및 치환 금 도금 중 하나 이상을 통하여 형성되며,상기 제2 표면처리층은 무전해 니켈 도금, 무전해 팔라듐 도금, 및 치환 금 도금 중 하나 이상을 통하여 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>26. 제 24 항에 있어서,상기 복수의 제1 개구 및 상기 하나 이상의 제2 개구 상에 상기 표면처리층과 연결되는 솔더층을 형성하는 단계; 를 더 포함하며,상기 솔더층을 형성하는 단계에서,상기 복수의 제1 개구 상에 각각 상기 제1 표면처리층을 통하여 상기 복수의 금속패드와 각각 연결되는 복수의 제1 솔더범프가 형성되며,상기 하나 이상의 제2 개구 상에 각각 상기 제2 표면처리층을 통하여 상기 적어도 하나의 금속패턴과 각각 연결되는 하나 이상의 제2 솔더범프가 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>27. 제 26 항에 있어서,상기 솔더층을 형성하는 단계에서,상기 복수의 제1 솔더범프는 상기 복수의 제1 개구 상에 각각 적어도 하나의 제1 솔더볼을 형성한 후 리플로우하여 형성되며,상기 하나 이상의 제2 솔더범프는 각각 상기 하나 이상의 제2 개구 상에 각각 적어도 두 개의 제2 솔더볼을 형성한 후 리플로우하여 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>28. 제 27 항에 있어서,상기 솔더층을 형성하는 단계는,상기 복수의 제1 개구 상에 각각 상기 적어도 하나의 제1 솔더볼을 형성하는 단계, 상기 제1 솔더볼 각각을 검사 및 리페어하는 단계, 상기 하나 이상의 제2 개구 상에 각각 상기 적어도 두 개의 제2 솔더볼을 형성하는 단계, 및 상기 제1 솔더볼 각각과 상기 제2 솔더볼 각각을 리플로우하는 단계를 포함하며,상기 복수의 제1 개구 및 상기 하나 이상의 제2 개구를 형성하는 단계에서,상기 제2 개구는 각각 평면 상에서 적어도 두 개의 개구부가 서로 연결된 형태를 가지도록 형성되며,상기 개구부 각각은 상기 복수의 제1 개구 각각보다 평면 상에서의 면적이 더 크게 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo><claimInfo><claim>29. 제 27 항에 있어서,상기 솔더층을 형성하는 단계는,상기 복수의 제1 개구 상에와 상기 하나 이상의 제2 개구 상에 각각 상기 적어도 하나의 제1 솔더볼과 상기 적어도 두 개의 제2 솔더볼을 형성하는 단계, 상기 제1 솔더볼 각각을 검사 및 리페어하는 단계, 및 상기 제1 솔더볼 각각과 상기 제2 솔더볼 각각을 리플로우하는 단계를 포함하며,상기 복수의 제1 개구 및 상기 하나 이상의 제2 개구를 형성하는 단계에서,상기 제2 개구는 각각 평면 상에서 적어도 두 개의 개구부가 서로 연결된 형태를 가지도록 형성되며,상기 개구부 각각은 상기 복수의 제1 개구 각각과 평면 상에서의 면적이 실질적으로 동일하거나 또는 상기 복수의 제1 개구 각각보다 평면 상에서의 면적이 더 작게 형성되는,인쇄회로기판의 제조방법.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>경기도 수원시 영통구...</address><code>119980018064</code><country>대한민국</country><engName>SAMSUNG ELECTRO-MECHANICS CO., LTD.</engName><name>삼성전기주식회사</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>경기도 수원시 영통구...</address><code> </code><country> </country><engName>LEE, Seung Min</engName><name>이승민</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 언주로 **길 **, 대림아크로텔 *층(도곡동)</address><code>920031000651</code><country>대한민국</country><engName>C&amp;amp;S Patent and Law Office</engName><name>특허법인씨엔에스(유)</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>대한민국</priorityApplicationCountry><priorityApplicationDate>2023.10.12</priorityApplicationDate><priorityApplicationNumber>1020230135919</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Patent Application</documentEngName><documentName>[특허출원]특허출원서</documentName><receiptDate>2023.12.22</receiptDate><receiptNumber>1-1-2023-1444026-99</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020230189429.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9382abcbb6a0139de8296da3cbe18de21fa8b877e3d9f0940bc27548f49269deeaa178133780ec190037830312fc6582ca9120a60212c58c25</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cf0e37828f436ef6378cc215b24832cb2d4b0078aadfbb0daec98498cf559ed48d088d3f09234f8b7431c620f5fa793e7bb73b7226c343ec17</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>