 ---

# Trabalho_Final_Sistemas_Digitais

 Este trabalho foi desenvolido para finalização da disciplina de Sistemas Digitais do curso de Engenharia de Computação da USP de São Carlos - Docente responsável: _**Prof. Maximiliam Luppe**_.
 
## <a href="/Relogio%20Digital/" target="_blank">Relogio Digital</a>

 Foi desenvolvido três circuitos de relogios digitais dois com CI's TTL(<a href="/Relogio Digital/Circuito_TTL/V1/Circuito_TTL_v1.PDF" target="_blank">v1</a> <a href="/Relogio Digital/Circuito_TTL/v2/Circuito_TTL_v2.PDF" target="_blank">v2</a>) e outro com <a href="/Relogio Digital/Circuito_CMOS/CMOS_Relogio.PDF" target="_blank">CI's CMOS</a>.

 * <a href="Relogio Digital/Relogio_Digital.pdf" target="_blank">Documentação</a> 

## <a href="/Contador999%20-%20Parte3/" target="_blank">Contador (Verilog)</a>

 Foi também desenvolvido em verilog modulos de contadores idependentes para fazer um contador de 0 a 999.

 * <a href="/Contador999%20-%20Parte3/contador999_BCD.v" target="_blank">Código Contador BCD</a>
 * <a href="/Contador999%20-%20Parte3/contador999_7seg.v" target="_blank">Código Contador 7seg</a>
 * <a href="/Contador999%20-%20Parte3/README.md" target="_blank">Documentação</a>

## <a href="/Controlador%20-%20Parte%204/" target="_blank">Controlador de AD Dupla Rampa (Verilog)</a>

 Além disso foi desenvolvido em verilog, utlizando dos módulos de contadores, um controlador de um conversor analógico digital (AD) dupla rampa.

 * <a href="/Controlador%20-%20Parte%204/controlador.v" target="_blank">Código Controlador</a>
 * <a href="/Controlador%20-%20Parte%204/README.md" target="_blank">Documentação</a>

## Autores:

 * _**Beatriz Cardoso de Oliveira**_ - nUSP: 12566400
 * _**Fernando Lucas Vieira Souza**_ - nUSP: 12703069
 * _**Isaac Santos Soares**_ - nUSP: 12751713
 * _**Joao Pedro Gonçalves Ferreira**_ - nUSP: 12731314
 * _**Nicholas Estevao Pereira de Oliveira Rodrigues Bragança**_ - nUSP: 12689616
 * _**Pedro Antonio Bruno Grando**_ - nUSP: 12547166
 ---
