标题title
使用非对称电流脉冲来对存储器单元进行编程
摘要abst
本公开包含用于使用非对称电流脉冲来对存储器单元进行编程的设备及方法。实施例包含具有多个自选择存储器单元的存储器，及经配置以通过将第一电流脉冲或第二电流脉冲施加到所述存储器的自选择存储器单元来对所述自选择存储器单元进行编程的电路系统，其中所述第一电流脉冲被施加比所述第二电流脉冲更长的时间量，且所述第一电流脉冲具有比所述第二电流脉冲更低的幅值。
权利要求书clms
1.一种设备，其包括：存储器，其具有多个自选择存储器单元；及电路系统，其经配置以通过将第一电流脉冲或第二电流脉冲施加到所述存储器的自选择存储器单元来对所述自选择存储器单元进行编程，其中：与所述第二电流脉冲相比，所述第一电流脉冲被施加更长的时间量；且所述第一电流脉冲具有比所述第二电流脉冲更低的幅值。2.根据权利要求1所述的设备，其中所述自选择存储器单元包含硫属化合物材料。3.根据权利要求1到2中任一权利要求所述的设备，其中所述第一电流脉冲是设置脉冲，且所述第二电流脉冲是复位脉冲。4.根据权利要求1到2中任一权利要求所述的设备，其中所述第一电流脉冲具有负极性，且所述第二电流脉冲具有正极性。5.根据权利要求4所述的设备，其中施加所述第一电流脉冲减少所述自选择存储器单元的阈值电压的量值。6.根据权利要求4所述的设备，其中施加所述第二电流脉冲增加所述自选择存储器单元的阈值电压的量值。7.一种设备，其包括：存储器，其具有多个自选择存储器单元；及电路系统，其经配置以通过以下方式来对所述存储器的自选择存储器单元进行编程：将第一电流脉冲或第二电流脉冲施加到所述自选择存储器单元，其中：与所述第一电流脉冲相比，所述第二电流脉冲被施加更短的时间量；所述第二电流脉冲具有比所述第一电流脉冲更大的幅值；且所述第二电流脉冲具有与所述第一电流脉冲相对的极性；及将第三电流脉冲及第四电流脉冲施加到所述自选择存储器单元，其中所述第三电流脉冲具有施加到所述自选择存储器单元的所述第一电流脉冲或所述第二脉冲中的任一者的相对极性，且所述第四电流脉冲具有所述第三电流脉冲的相对极性。8.根据权利要求7所述的设备，其中将所述第一电流脉冲及所述第二电流脉冲施加到所述自选择存储器单元使所述自选择存储器单元的第一阈值电压的量值与所述自选择存储器单元的第二Vt的量值之间的差值增加约20到30％的范围。9.根据权利要求7所述的设备，其中所述第一电流脉冲具有30微安或更小的幅值，且所述第二电流脉冲具有约60微安的幅值。10.根据权利要求7所述的设备，其中将所述第一电流脉冲施加到所述自选择存储器单元60纳秒或更多，且将所述第二电流脉冲施加到所述自选择存储器单元20纳秒或更少。11.一种方法，其包括：通过以下方式对自选择存储器单元进行编程：将第一电流脉冲施加到所述自选择存储器单元；或将第二电流脉冲施加到所述自选择存储器单元，其中：所述第二脉冲的幅值高于所述第一脉冲的幅值；与所述第一脉冲相比，所述第二脉冲被施加更短的时间量；且所述第二脉冲具有与所述第一脉冲相对的极性。12.根据权利要求11所述的方法，其中：将所述第一电流脉冲施加到所述自选择存储器单元使所述自选择存储器单元编程到第一数据状态；且将所述第二电流脉冲施加到所述自选择存储器单元使所述自选择存储器单元编程到第二数据状态。13.根据权利要求12所述的方法，其中将第三电流脉冲施加到所述自选择存储器单元使所述自选择存储器单元编程到其中所述自选择存储器单元经编程的所述第一数据状态或所述第二数据状态中的任一者的相对数据状态。14.一种方法，其包括：将第一电流脉冲施加到自选择存储器单元；或将第二电流脉冲施加到所述自选择存储器单元，其中：与所述第一电流脉冲相比，所述第二电流脉冲被施加更短的时间量；所述第二电流脉冲具有比所述第一电流脉冲更高的幅值；且所述第二电流脉冲具有与所述第一电流脉冲相对的极性；及将第三电流脉冲及第四电流脉冲施加到所述自选择存储器单元。15.根据权利要求14所述的设备，其中所述第一电流脉冲及所述第二电流脉冲被施加相同时间量，且具有不同幅值。16.根据权利要求14所述的设备，其中所述第一电流脉冲及所述第二电流脉冲被施加不同时间量，且具有相同幅值。17.根据权利要求14所述的设备，其中所述第一脉冲及所述第三脉冲被施加相同时间量，且具有相同幅值。18.根据权利要求14所述的设备，其中所述第二电流脉冲及所述第三电流脉冲被施加相同时间量，且具有不同幅值。19.根据权利要求14到16中任一权利要求所述的设备，其中所述第三电流脉冲及所述第四电流脉冲被施加相同时间量，且具有不同幅值。20.根据权利要求14到16中任一权利要求所述的设备，其中所述第三电流脉冲及所述第四电流脉冲被施加不同时间量，且具有相同幅值。
说明书desc
技术领域本公开大体上涉及半导体存储器及方法，且更特定来说，涉及使用非对称电流脉冲来对存储器单元进行编程。背景技术存储器装置通常作为内部半导体集成电路及/或外部可移除装置提供于计算机或其它电子装置中。存在许多不同类型的存储器，其包含易失性及非易失性存储器。易失性存储器可能需要电力来维持其数据，并且包含随机存取存储器、动态随机存取存储器及同步动态随机存取存储器等。非易失性存储器可通过在未通电时留存所存储数据来提供持久数据，并且可包含NAND快闪存储器、NOR快闪存储器、只读存储器及电阻可变存储器)、电阻式随机存取存储器、磁随机存取存储器及可编程导电存储器等。存储器装置可用作需要高存储密度、高可靠性及低功耗的广泛电子应用的易失性及非易失性存储器。非易失性存储器可用于例如个人计算机、便携式存储棒、固态驱动器、数码相机、蜂窝电话、例如MP3播放器的便携式音乐播放器及电影播放器及其它电子装置中。电阻可变存储器装置可包含电阻可变存储器单元，其可基于存储元件的电阻状态来存储数据。因而，可对电阻可变存储器单元进行编程，以通过改变存储器元件的电阻水平来存储对应于目标数据状态的数据。可通过在特定持续时间内向单元施加电场或能量的源，例如正或负电脉冲，将电阻可变存储器单元编程为目标数据状态。电阻可变存储器单元的状态可通过响应于所施加询问电压来感测通过单元的电流来确定。基于单元的电阻电平而变化的所感测电流可指示单元的状态。可在交叉点架构中组织各种存储器阵列，其中存储器单元位于用于存取单元的第一及第二信号线的相交处。一些电阻可变存储器单元可包括与存储元件串联的选择元件。可被称为自选择存储器单元的一些电阻可变存储器单元可包括单个材料，其可用作存储器单元的选择元件及存储元件两者。附图说明图1是根据本公开的实施例的存储器阵列的实例的三维视图。图2A说明根据本公开的实施例的与存储器单元的存储器状态相关联的阈值电压分布。图2B是根据本公开的实施例的对应于图2A的存储器状态的电流与电压曲线的实例。图2C是根据本公开的实施例的对应于图2A的另一存储器状态的电流与电压曲线的实例。图3A到3B是根据本公开的实施例的非对称电流脉冲的实例。图4说明根据本公开的实施例的在非对称设置及复位电流脉冲被施加到存储器单元时的设置及复位阈值电压分布，与根据先前方法的在将对称设置及复位电流脉冲施加到存储器单元时的设置及复位阈值电压分布相比。图5说明根据本公开的实施例的与阈值电压的分布相关联的时序图的实例。图6说明根据本公开的实施例的存储器阵列的一部分及相关联电路系统的实例。图7是说明根据本公开的实施例的实例设备的框图。具体实施方式本公开包含用于使用非对称电流脉冲来对存储器单元进行编程的设备及方法。实施例包含具有多个自选择存储器单元的存储器，以及经配置以通过将第一电流脉冲或第二电流脉冲施加到所述存储器的自选择存储器单元来对所述自选择存储器单元进行编程的电路系统，其中所述第一电流脉冲被施加比所述第二电流脉冲更长的时间量，且所述第一电流脉冲具有比所述第二电流脉冲更低的幅值。与先前编程方法相比，本公开的实施例可提供益处，例如增加的存储器单元读取的可靠性及减少的读取干扰。例如，由于单元可被编程到的不同数据状态的阈值电压彼此过于接近，因此用于对存储器单元进行编程的先前方法可能导致经编程数据的错误感测。然而，根据本公开的用于自选择存储器单元的编程方法可增加不同数据状态的阈值电压之间的间隔，且因此增加经编程数据的后续读取的可靠性。例如，与先前存储器单元编程方法相比，此非对称电流脉冲编程可增加存储器单元可被编程到的不同数据状态的阈值电压之间的间隔。不同数据状态的阈值电压之间的此增加的间隔可降低错误存储器单元读取的发生。如本文使用，“一”、“一个”或“数个”可指某物中的一或多者，且“多个”可指两个或更多个此类某物。例如，存储器装置可指一或多个存储器装置，且多个存储器装置可指两个或更多个存储器装置。另外，如本文使用的指示符“N”及“M”指示如此指示的数个特定特征可包含在本公开的数个实施例中。本文中的图式遵循编号惯例，其中第一个或前几个数字对应于图式图号，并且其余数字标识图式中的元件或组件。可通过使用类似数字来标识不同图式之间的类似元件或组件。图1是根据本公开的实施例的存储器阵列100的实例的三维视图。存储器阵列100可包含彼此交叉的多个第一导电线，其可称为存取线110-0、110-1及110-N，及多个第二导电线，其可称为感测线120-0、120-1及120-M)。例如，存取线110-0到110-N中的每一者可与感测线120-0到120-M交叉。存储器单元125可在感测线与存取线之间。例如，存储器单元125可为电阻可变存储器单元。存储器单元125可包含可编程到不同数据状态的材料。在一些实例中，存储器单元125中的每一者可包含单个材料，其可用作选择元件及存储元件，使得每一存储器单元125可充当选择器装置及存储器元件两者。此存储器单元在本文可称为自选择存储器单元。例如，每一存储器单元可包含硫属化物材料，其可由各种掺杂或未掺杂材料形成，其可为或可不为相变材料，及/或其在读取及/或写入存储器单元期间可经历或可不经历相变。在一些实例中，每一存储器单元125可包含可包括硒、砷及锗的三元组合物、可包括硅、Se、As及Ge等的四元组合物。存储器阵列100的架构可被称为交叉点架构，其中存储器单元形成在存取线与感测线之间的拓扑交叉点处，如在图1中所说明。与其它存储器架构相比，此交叉点架构可提供相对高密度的数据存储，并具有较低生产成本。例如，与其它架构相比，交叉点架构可具有面积减少的存储器单元，且结果是存储器单元密度增加。在一些架构中，可在平行于衬底的平行平面或层级上形成多个存取线。多个存取线可经配置以包含多个孔以允许多个感测线与存取线的平面正交形成，使得多个感测线中的每一者穿透一组垂直对准的孔。包含存储元件的存储器单元可形成在存取线与感测线的交叉处。以与上文参考图1描述类似的方式，可通过选择相应导电线并施加电压或电流脉冲来操作存储器单元。在各种实施例中，存储器单元125的阈值电压可响应于跨越它们的所施加电压差的量值超过其阈值电压而折回。此类存储器单元可称为折回存储器单元。例如，存储器单元125可响应于所施加电压差超过阈值电压而从非导电状态改变到导电状态。例如，存储器单元折回可指存储器单元响应于跨越存储器单元施加的电压差大于存储器单元的阈值电压而从高阻抗状态转变到低阻抗状态。例如，存储器单元的阈值电压折回可称为折回事件。图2A说明根据本公开的实施例的与存储器单元的各种状态相关联的阈值分布。例如，如在图2A中所展示，可将存储器单元编程到两种可能数据状态中的一者。也就是说，图2A说明与存储器单元可编程到的两种可能数据状态相关联的阈值电压分布。在图2A中，电压VCELL可对应于施加到存储器单元的电压差，例如感测线电压)与存取线电压)之间的差。阈值电压分布201-1、201-2、202-1及202-2可表示编程到特定状态的存储器单元的阈值电压的统计变化。图2A中所说明的分布对应于结合图2B及2C进一步描述的电流与电压曲线，图2B及2C说明与经指派数据状态相关联的折回非对称性。在一些实例中，存储器单元125在特定状态下的阈值电压的量值对于不同的极性可为非对称的，如图2A、2B及2C中所展示。例如，编程到状态0或状态1的存储器单元125的阈值电压在一个极性中可具有与在相对极性中不同的量值。例如，在图2A中所说明的实例中，第一数据状态可与第一非对称阈值电压分布相关联，所述第一非对称阈值电压分布的量值对于负极性是大于正极性的，并且第二数据状态可与第二非对称阈值电压分布相关联，所述第二非对称阈值电压分布的量值对于正极性是大于负极性的。在此实例中，对于一个所施加电压极性，足以致使存储器单元125折回的所施加电压量值可与另一个所施加电压极性不同。图2A说明分界电压VDM1及VDM2，其可用于确定存储器单元的状态。在此实例中，VDM1可为用于区分处于状态0的单元与处于状态1的单元的正电压。类似地，VDM2可为用于区分处于状态1的单元与处于状态0的单元的负电压。在图2A到2C的实例中，处于正状态1的存储器单元125可不响应于施加VDM1而折回；处于正状态0的存储器单元125可响应于施加VDM1而折回；处于负状态1的存储器单元125可响应于施加VDM2而折回；且处于负状态0的存储器单元125可不响应于施加VDM2而折回。实施例不限于图2A中所展示的实例。例如，状态0及状态1的指定可互换。图2B及2C是根据本公开的实施例的对应于图2A的存储器状态的电流与电压曲线的实例。因而，在此实例中，图2B及2C中的曲线可对应于其中状态1被指定为处于特定极性中的较高阈值电压状态且其中状态0被指定为处于相对极性中的较高阈值电压状态的单元。如上所述，状态指定可互换，使得状态0可对应于正极性方向上的较高阈值电压状态，而状态1对应于负方向上的较高阈值电压状态。图2B及2C说明如本文所描述的存储器单元折回。VCELL可表示跨越存储器单元的所施加电压。例如，VCELL可为施加到对应于单元的顶部电极的电压减去施加到对应于单元的底部电极的电压。如在图2B中所展示，响应于所施加正极性电压，编程到状态1的存储器单元处于非导电状态，直到VCELL达到电压Vtst02，此时单元转变为导电状态。此转变可称为折回事件，这在跨越单元施加的电压超过单元的阈值电压时发生。因此，电压Vtst02可称为折回电压。在图2B中，电压Vtst01可对应于编程到状态1的单元的折回电压。也就是说，如在图2B中所展示，当VCELL在负极性方向上超过Vtst01时，存储器单元可转变到导电状态。类似地，如在图2C中所展示，响应于所施加负极性电压，编程到状态0的存储器单元可处于非导电状态，直到VCELL达到电压Vtst11，此时单元可折回为导电状态。在图2C中，电压Vtst12可对应于编程到状态0的单元的折回电压。也就是说，如在图2C中所展示，当VCELL在正极性方向上超过Vtst12时，存储器单元可从高阻抗非导电状态折回到较低阻抗导电状态。在各种例子中，折回事件可导致存储器单元切换状态。例如，如果将超过Vtst02的VCELL施加到状态1单元，那么所得折回事件可将单元的阈值电压降低到低于VDM1的电平，这将导致单元被读取为状态0。因而，在数个实施例中，折回事件可用于将存储器单元写入到相对状态。在本公开的实施例中，可通过向存储器单元施加电流脉冲，将存储器单元编程到两种可能数据状态中的一者。例如，可通过向存储器单元施加第一电流脉冲或第二电流脉冲来对所述单元进行编程。第一电流脉冲可为比第二电流脉冲将被施加到单元更长的时间量内要施加到单元的脉冲，及/或具有比第二电流脉冲更低的幅值。本文将进一步描述此类电流脉冲的实例。图3A到3B是根据本公开的实施例的非对称电流脉冲318及319的实例。如本文所使用，非对称电流脉冲可指具有不同幅值及/或持续时间的电流脉冲。在一些实施例中，图3A说明具有特定极性的电流脉冲318，且图3B说明具有电流脉冲318的相对极性的电流脉冲319。例如，电流脉冲318可具有负极性，且电流脉冲319可具有正极性。在一些实施例中，电流脉冲318可为设置脉冲，且电流脉冲319可为复位脉冲。在一些实施例中，将电流脉冲318施加到存储器单元可将存储器单元编程到第一数据状态，且施加电流脉冲319可将存储器单元编程到第二数据状态。在一些实施例中，电流脉冲318可施加到自选择存储器单元，持续比非对称电流脉冲319更长的时间量。例如，电流脉冲318可被施加到存储器单元至少60纳秒，且电流脉冲319可被施加到存储器单元最多20ns。此外，在一些实施例中，电流脉冲319可具有比电流脉冲318更大的幅值。例如，电流脉冲318可具有30微安的幅值，且电流脉冲319可具有60μA的幅值。在一些实施例中，电流脉冲318及电流脉冲319可被施加到存储器单元相同时间量且具有不同幅值。在一些实施例中，电流脉冲318及电流脉冲319可被施加到存储器单元不同时间量且具有相同幅值。与可利用对称电流脉冲的先前编程方法相比，根据本公开使用非对称电流脉冲318及319来对存储器单元进行编程可降低单元对错误读取及读取扰扰的敏感性。当施加在两个电压分布之间的感测电压无意地读取与预期读取的电压分布不同的电压分布时，可发生此类错误读取。漂移可增加错误读取的概率。如本文所使用，术语“漂移”可指阈值电压分布的非预期移动。随着时间的推移，存储器单元在设置状态下的阈值电压分布可漂移到更高电压。此漂移可导致设置状态下的存储器单元的电压分布移动到更接近或超过读取电压。这可增加由于电压分布更接近在一起所致的存储器单元中错误读取的机会。当电压分布更接近时，经施加以检测某个电压分布的读取电压检测不同电压分布的机会可增加。这可导致存储器单元中的错误读取。如本文所使用，术语“读取干扰”可指由存储器单元上的多个读取操作引起的存储器单元的状态的改变。在一些实施例中，读取干扰的影响可在阈值数目个读取之后将存储器单元的状态从复位状态改变为设置状态。在一些实施例中，非对称电流脉冲318及319中的一者可改为标准电流脉冲。标准脉冲可被施加到存储器单元40ns。由于标准电流脉冲具有与非对称电流脉冲318及319不同的幅值且被施加不同的时间量，将非对称脉冲318及319中的任一者以及标准脉冲施加到存储器单元可增加存储器单元在正及负极性中的阈值电压之间的间隔。将非对称脉冲318及319中的一者施加到存储器单元可增加或减少存储器单元的阈值电压的量值，而将标准脉冲施加到存储器单元不导致阈值电压的量值的此增加或减少。这仍然增加阈值电压之间的间隔。图4说明根据本公开的实施例的在非对称设置及复位电流脉冲被施加到存储器单元时的设置及复位阈值电压分布，与根据先前方法的在将对称设置及复位电流脉冲施加到存储器单元时的设置及复位阈值电压分布相比。阈值电压分布423-1及423-2是在设置电流脉冲被施加到存储器单元时所述单元的阈值电压分布。阈值电压分布428-1及428-2是在复位电流脉冲被施加到存储器单元时存储器单元的阈值电压分布。阈值电压分布423-1及428-1可为根据先前方法在将对称电流脉冲施加到存储器单元时，存储器单元分别在正及负极性中的阈值电压分布。如前所述，由于存储器单元的阈值电压分布之间的间隔，将对称电流脉冲施加到存储器单元可增加存储器单元中错误读取的概率。在一些实施例中，与在施加对称电流脉冲情况下单元的阈值电压分布的幅值相比，将非对称电流脉冲施加到存储器单元可增加或减少存储器单元的阈电压分布的幅值。例如，与阈值电压分布423-1相比，将电流脉冲318施加到存储器单元可减少阈值电压分布423-2的幅值，且与阈值电压分布428-1相比，将电流脉冲319施加到存储器单元可增加阈值电压分布428-2的幅值。在一些实施例中，与标准脉冲相比，电流脉冲318可产生较低阈值电压分布，且因此可用作设置脉冲。在一些实施例中，与标准脉冲相比，电流脉冲319可产生较高阈值电压分布，且因此可用作复位脉冲。减少阈值电压分布423-2的幅值且增加阈值电压分布428-2的幅值可增加阈值电压分布423-2与阈值电压分布428-2之间的间隔。在一些实施例中，阈值电压分布423-2与阈值电压分布428-2之间的间隔可增加约20到30％的范围。在一些实施例中，将电流脉冲以较短时间量及较高幅值施加到存储器单元可增加存储器单元对读取干扰的抵抗。如结合图3A到3B提及，在对存储器单元的多个读取操作无意地致使存储器单元改变状态时，可能会发生读取干扰。随着时间的推移，读取干扰可无意地致使存储器单元的阈值电压分布偏移，且存储器单元被编程。将复位脉冲以比标准电流脉冲更短的时间量及更高的幅值施加到存储器单元，可增加用于复位脉冲的存储器单元的阈值电压分布，且增加用于复位脉冲的存储器单元的阈值电压分布及用于读取存储器单元的读取电压之间的间距。增加的间隔可增加读取干扰无意地对存储器单元进行编程所需的时间，以及使得用此脉冲获得的复位状态固有地更抗读取干扰。图5说明根据本公开的实施例的与阈值电压的分布相关联的时序图的实例。自选择存储器单元可经配置以基于施加到存储器单元的一或多个电流脉冲来存储特定数据状态。电压分布描绘可存储在自选择存储器单元中的数据状态。自选择存储器单元可包含硫属化物材料。由于硫属化物的性质，自选择存储器单元可能够如本文描述那样起作用。包含在本公开中的硫属化物材料在其它类型的存储器中可能不同于硫属化物材料而起作用。例如，其它类型的存储器中的硫属化物可改变其相位以将存储器单元编程到不同数据状态。然而，本公开的硫属化物可在不改变其相位的情况下将自选择存储器单元编程到不同的数据状态。阈值电压分布可表示写入操作期间存储器单元的各种数据状态。在图5的实例中，时序图505可表示将第二数据状态写入到存储第一数据状态的存储器单元。时序图509可表示写入操作，其中存储器单元存储与写入操作所需的数据状态相同的数据状态。时序图515可表示写入操作，其中存储器单元存储与写入操作所需的数据状态相同的数据状态。时序图520可表示将第二数据状态写入到存储第一数据状态的存储器单元。时序图505可描绘存储器单元的写入操作。时序图505可展示电压540，其可被称为第二电流脉冲540，以及电压519，其可称为第三电流脉冲519。时序图505还可描绘导线的电压527及导线的电压530。因此，为了在存储器单元上进行写入操作，可将电流脉冲527施加到一个导线，且随后可将额外脉冲530施加到第二导线。与时序图505相关联的存储器单元可存储第一数据状态。第二电流脉冲540可被施加到存储器单元以将第二数据状态写入到存储器单元。第二电流脉冲540可经配置使得在存储器单元存储第一数据状态的情况下发生折回事件，但在存储器单元存储与第一数据状态不同的第二数据状态的情况下不发生折回事件。因此，第二电流脉冲540可被施加到具有第二极性的单元。在施加第二电流脉冲540之后，可发生折回事件，其特征是存储器单元的阈值电压分布被降低。在一些实例中，折回事件可由存储器控制器确定。折回事件可致使与存储器单元相关联的阈值电压降低。在一些情况下，折回事件可致使第二电流脉冲540的幅值降低，如由降低的第二电流脉冲540-A所展示。折回事件可在固定持续时间内发生，且随后可为存储器单元保持在较高电导状态的时段。此高电导状态可称为选择时间。因此，为了将第二数据值写入到存储器单元，可施加第三电流脉冲519。在一些实施例中，第三电流脉冲519可类似于降低的第二电流脉冲540-A，但具有相对极性。为了反转极性，可切换施加到存取线及感测线的电压。第三电流脉冲519可被施加到具有与第二电流脉冲540相对的极性的存储器单元。在一些实施例中，施加第三电流脉冲519可将存储器单元编程到与存储器单元当前被编程到的数据状态相对的数据状态。例如，在选择时间期间施加第三电流脉冲519可使用与一些写入操作相比不同的电压来将第二数据状态编程到存储器单元。在一些实施例中，第二电流脉冲540及第三电流脉冲519可施加相同的时间量，且具有不同的幅值。在其它实施例中，第二电流脉冲540及第三电流脉冲519可被施加到存储器单元不同的时间量，且具有相同幅值。在较低电压下施加第一电流脉冲及第二电流脉冲540可优化存储器单元的使用，例如降低存储器单元上的应力及降低与存储器单元相关联的存储器阵列的功耗。在一些实例中，在选择时间期间可能不施加第三电流脉冲519。因此，存储器单元的阈值电压可增加到其原始水平。例如，在时序图505的上下文中，如果在持续时间547期间未施加第三电流脉冲519，那么存储器单元的阈值电压可增加到在持续时间547之前描绘的电压值。例如，如果在持续时间547之后施加第三电流脉冲519，那么第三电流脉冲519的幅值可大于或等于第二电流脉冲540的幅值，以实现将数据状态写入到存储器单元的相同结果。在一些实例中，通过施加低于存储器单元的原始阈值电压的电压，可在持续时间547之后选择存储器单元。例如，可通过在持续时间547之后以任一极性选择存储器单元而不完成写入操作来发生阈值刷新操作。因为在持续时间547之后，存储器单元的阈值恢复时间可较大，因此可取消选择存储器单元。当取消选择时，在完成由时序图505描绘的写入操作之前，可在存储器阵列的其它部分上进行额外折回事件或其它阵列操作。这可通过针对写入操作的一些阶段将多个单元有效地分组在一起来实现更高效写入。在一些实施例中，可将第四电流脉冲施加到存储器单元。第四电流脉冲可具有与第三电流脉冲519相对的极性。在一些实施例中，第三电流脉冲519及第四电流脉冲可施加相同时间量，且具有不同幅值。在一些实施例中，第三电流脉冲519及第四电流脉冲可施加不同时间量，且具有相同幅值。时序图509可描绘存储器单元的写入操作的一部分。时序图509可展示被施加到存储器单元的第二电流脉冲540-B。时序图509还可描绘导线的电压527-A及导线的电压530-A。与时序图509相关联的存储器单元可存储数据状态。第二电流脉冲540-B可被施加到存储器单元以将数据状态写入到存储器单元。因此，可将第二电流脉冲540-B施加到具有第一极性的单元。如上文描述，当存储器单元存储第一数据状态时，在将第二数据状态写入到存储器单元时，可能发生折回事件。然而，当向存储器单元写入与存储器单元当前存储的相同的数据状态时，可能不发生折回事件。例如，当存储器单元存储逻辑“1”，且试图将逻辑“1”写入到同一单元时，可能不发生折回事件。因此，如在时序图509中所说明，折回事件可能不发生，且写入操作可完成。可通过未看到第二电流脉冲540-B的幅值的降低来检测未发生折回事件。如果未检测到折回，那么编程脉冲的极性不反转，如在时序图505中所展示。时序图515可描绘存储器单元的写入操作的一部分。时序图515可展示被施加到存储器单元的第一电流脉冲550。时序图515还可描绘导线的电压530-B及导线的电压527-B。与时序图515相关联的存储器单元可存储数据状态。第一电流脉冲550可被施加到存储器单元以将数据状态写入到存储器单元。因此，第一电流脉冲电流550可被施加到具有第一极性的存储器单元。如上文描述，当存储器单元存储第一数据状态时，在将第二数据状态写入到存储器单元时，可能发生折回事件。然而，当向存储器单元写入与存储器单元当前存储的相同的数据状态时，可能不发生折回事件。例如，当存储器单元存储逻辑“0”，且试图将逻辑“0”写入到同一单元时，可能不发生折回事件。因此，如在时序图515中所说明，折回事件可能不发生，且写入操作可完成。可通过未看到第一电流脉冲550的幅值的降低来检测未发生折回事件。如果未检测到折回，那么编程脉冲的极性可不反转，如在时序图505中所展示。时序图520可描绘存储器单元的写入操作。时序图520可展示电压550-A，其可被称为第一电流脉冲550-A，以及电压518，其可称为第三电流脉冲518。时序图520还可描绘导线的电压530-C及第二导线的电压527-C。因此，为了在存储器单元上进行写入操作，可将第一脉冲550-A施加到一个存取线，且随后可将第三脉冲518施加到第二存取线。与时序图520相关联的存储器单元可存储第一数据状态。第一电流脉冲550-A可被施加到存储器单元以将第二数据状态写入到存储器单元。第一电流脉冲550-A可经配置使得在存储器单元存储第一数据状态的情况下发生折回事件，但在存储器单元存储与第一数据状态不同的第二数据状态的情况下不发生折回事件。因此，第一脉冲550-A可被施加到具有第一极性的存储器单元。在施加第一脉冲之后，可发生折回事件，其特征是存储器单元的阈值电压分布被降低。在一些实例中，折回事件可由存储器控制器确定。折回事件可致使与存储器单元相关联的阈值电压降低。在一些情况下，折回事件可致使第一脉冲的量值降低，如由第一电流脉冲550-B所展示。折回事件可在固定持续时间内发生，且随后可为存储器单元保持在较高电导状态的时段。此高电导状态可称为选择时间。因此，第三电流脉冲518可被施加以将第二数据值写入到存储器单元。在一些情况下，第三电流脉冲518可类似于第一电流脉冲550-A，但具有相对极性。为了反转极性，可切换施加到存取线及感测线的电压。第三电流脉冲518可被施加到具有相对极性的存储器单元。在一些实施例中，将第三电流脉冲518施加到存储器单元可将存储器单元编程到与存储器单元当前编程的数据状态相对的数据状态。通过在选择时间期间施加第三电流脉冲518，可使用与一些写入操作相比不同的电压将第二数据状态写入到存储器单元。在较低电压下施加第一电流脉冲550-A及第二脉冲540可优化存储器单元的使用，例如降低存储器单元上的应力及降低与存储器单元相关联的存储器阵列的功耗。在一些实施例中，在选择时间期间可不施加第三电流脉冲518。因此，存储器单元的阈值电压可增加到其原始水平。例如，在时序图520的上下文中，如果在持续时间547-A期间未施加第三电流脉冲518，那么存储器单元的阈值电压可增加到持续时间547-A之前描绘的电压值。如果在持续时间547-A之后施加第三电流脉冲518，那么第三电流脉冲518的量值可大于或等于第一电流脉冲550-A的量值，以实现将数据状态写入到存储器单元的相同结果。在一些实施例中，可将第四电流脉冲施加到存储器单元。第四电流脉冲可具有与第三电流脉冲518相对的极性。在一些实施例中，第三电流脉冲518及第四电流脉冲可施加相同时间量，且具有不同幅值。在一些实施例中，第三电流脉冲518及第四电流脉冲可施加不同时间量，且具有相同幅值。图6说明根据本公开的实施例的用于检测折回事件的存储器阵列600的一部分及相关联电路系统的实例。存储器阵列600可为先前结合图1描述的存储器阵列100的一部分。存储器单元625可耦合到存取线610及感测线620且可如上文描述那样操作。图6中所展示的实例包含耦合到存取线610的驱动器649。存取线驱动器649可向存取线610提供双极电流及/或电压信号。感测放大器629可包括交叉耦合锁存器，其可耦合到存取线驱动器649，且可检测存取线610上的正及负电流及/或正及负电压。在一些实例中，感测放大器629可为存取线驱动器649的部分。例如，存取线驱动器649可包含感测放大器629的感测功能性。感测线驱动器652可耦合到感测线620以向感测线620供应正及/或负电流及/或电压信号。感测放大器629及存取线驱动器649可耦合到锁存器639，锁存器639可用于存储指示是否响应于所施加电压差而发生单元625的折回事件的数据值。例如，感测放大器629的输出信号654可耦合到锁存器639，使得响应于经由感测放大器629检测到存储器单元625的折回，输出信号654可致使适当数据值被锁存在锁存器639中。例如，如果所锁存数据值“1”用于指示所检测到的折回事件，那么信号654可锁存器639响应于所检测到的单元625的折回而锁存逻辑1的数据值，反之亦然。当正电压差VDM1被施加到存储器单元625且存储器单元625存储状态0时，电压差VDM1可大于阈值电压Vtst12。此外，存储器单元625可折回到导电状态，从而致使图2C中所展示的正电流从感测线620流动通过存储器单元625到存取线610。例如，感测放大器629可检测此电流及/或与之相关联的电压，且可响应于检测到此电流及/或电压而将信号654输出到锁存器639。例如，信号654可向锁存器639指示电流为正，且因此存取线电压为高。响应于信号654指示字线电压为高，锁存器639可将信号656输出到存取线驱动器649的电路系统658或耦合到存取线驱动器649的电路系统658，电路系统658关断流过存取线610及因此流过存储器单元625的电流。在一些实施例中，当负电压差VDM2被施加到存储器单元625且存储器单元625存储状态1时，电压差VDM2可大于阈值电压Vtst01。此外，存储器单元625可折回到导电状态，从而致使图2B中所展示的负电流从存取线610流动通过存储器单元625到感测线620。例如，感测放大器629可检测到此电流及/或与之相关联的电压，且可响应于检测到此电流及/或电压而将信号654输出到锁存器639。例如，信号654可向锁存器639指示电流为负，且因此存取线电压为低。响应于信号654指示存取线电压为低，锁存器639可将信号660输出到存取线驱动器649的电路系统662或耦合到存取线驱动器649的电路系统662，电路系统662关断流过存取线610的电流。在一些实施例中，与电路系统658及662组合的感测放大器629可称为检测电路系统。图7是根据本公开的实施例的实例设备的框图图示。存储器系统706可包含例如存储器装置713的设备及例如存储器控制器的控制器711。例如，控制器711可包含处理器。举例来说，控制器711可耦合到主机，并且可从主机接收命令信号、地址信号及数据信号，并且可向主机输出数据。存储器装置713可包含存储器单元的存储器阵列700。例如，存储器阵列700可包含本文公开的存储器单元的存储器阵列中的一或多者。存储器装置713可包含地址电路系统708以锁存通过I/O电路系统712经由I/O连接710提供的地址信号。地址信号可由行解码器714及列解码器716接收及解码以存取存储器阵列700。例如，行解码器714及/或列解码器716可包含驱动器，例如先前结合图6描述的驱动器649。存储器装置713可通过使用感测/缓冲器电路系统来感测存储器阵列列中的电压及/或电流改变来感测存储器阵列700中的数据，所述感测/缓冲器电路系统在一些实例中可为读取/锁存电路系统721。读取/锁存电路系统721可从存储器阵列700读取及锁存数据。I/O电路系统712可被包含用于经由I/O连接710与控制器711进行双向数据通信。写入电路系统722可被包含以将数据写入到存储器阵列700。控制电路系统724可解码由控制连接726从控制器711提供的信号。这些信号可包含用于控制存储器阵列700上的操作的芯片信号、写入启用信号及地址锁存信号。举例来说，控制电路系统724可包含在控制器711中。控制器711可包含其它电路系统、固件、软件或类似者，无论是单独的还是组合的。控制器711可为外部控制器或内部控制器。例如，内部控制器可为状态机或存储器定序器。在一些实例中，控制器711可经配置以致使存储器装置713至少执行本文公开的方法，例如使用非对称电流脉冲来对阵列700的存储器单元进行编程。在一些实例中，存储器装置713可包含先前结合图6描述的电路系统。例如，存储器装置713可包含感测放大器电路系统及锁存器，例如本文公开的感测放大器629及锁存器639。如本文中所使用的，术语“耦合”可包含无介入元件的电耦合、直接耦合及/或直接连接或有介入元件的间接耦合及/或连接。术语耦合可进一步包含彼此合作或相互作用的两个或更多个元件。所属领域的技术人员将了解，可提供额外电路系统及信号，并且已经简化图7的存储器系统706。应认识到，参考图7描述的各种块组件的功能性可能不一定必须隔离到集成电路装置的相异组件或组件部分。例如，集成电路装置的单个组件或组件部分可适于执行图7的超过一个块组件的功能性。替代地，集成电路装置的一或多个组件或组件部分可经组合以执行图7单个块组件的功能性。尽管本文已经说明及描述特定的实施例，但是所属领域的一般技术人员将了解，经计算以实现相同结果的布置可代替所展示的特定实施例。本公开希望涵盖本公开的数个实施例的调适或变化。应了解，上述描述已以说明性方式而非限制性方式进行。所属领域的一般技术人员在检阅上文描述之后将明白上文实施例的组合及未在本文中明确描述的其它实施例。本公开的数个实施例的范围包含使用上述结构及方法的其它应用。因此，应参考所附权利要求书以及此权利要求书所享有的等效物的全范围确定本公开的数个实施例的范围。在前述具体实施方式中，出于简化本公开的目的，将一些特征群组在单个实施例中。本公开的此方法不应解释为反映本公开的所揭示实施例必须使用多于在每一权利要求中明确叙述的特征的意图。而是，如所附权利要求书反映，发明主题存在于少于单个所公开实施例的全部特征。因此，所附权利要求书特此并入到具体实施方式中，其中每一权利要求独立地作为单独实施例。
