<?xml version="1.0" encoding="UTF-8"?>
<GenRun Id="synth_1" LaunchPart="xczu15eg-ffvb1156-2-i" LaunchTime="1710126516">
  <File Type="PA-TCL" Name="test_top.tcl"/>
  <File Type="REPORTS-TCL" Name="test_top_reports.tcl"/>
  <File Type="RDS-RDS" Name="test_top.vds"/>
  <File Type="RDS-UTIL" Name="test_top_utilization_synth.rpt"/>
  <File Type="RDS-UTIL-PB" Name="test_top_utilization_synth.pb"/>
  <File Type="RDS-DCP" Name="test_top.dcp"/>
  <FileSet Name="sources" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
    <Filter Type="Srcs"/>
    <File Path="$PSRCDIR/sources_1/ip/ila_3/ila_3.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/ip/ila_3/ila_3.xci"/>
        <Attr Name="ImportTime" Val="1678436387"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/fir_compiler_0/fir_compiler_0.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/ip/fir_compiler_0/fir_compiler_0.xci"/>
        <Attr Name="ImportTime" Val="1713254712"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/jesd204_phy_0/jesd204_phy_0.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/ip/jesd204_phy_0/jesd204_phy_0.xci"/>
        <Attr Name="ImportTime" Val="1676688748"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/ip/jesd204b_ad/jesd204b_ad.xci">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/ip/jesd204b_ad/jesd204b_ad.xci"/>
        <Attr Name="ImportTime" Val="1676688697"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Decode.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/Decode.v"/>
        <Attr Name="ImportTime" Val="1677935477"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FIR_filter.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/FIR_filter.v"/>
        <Attr Name="ImportTime" Val="1677809520"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/Fifo_cache.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/Fifo_cache.v"/>
        <Attr Name="ImportTime" Val="1678417964"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/UART_rx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/UART_rx.v"/>
        <Attr Name="ImportTime" Val="1677932098"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/UART_tx.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/UART_tx.v"/>
        <Attr Name="ImportTime" Val="1677932095"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/data_send.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/data_send.v"/>
        <Attr Name="ImportTime" Val="1678411951"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/jesd204_dac_clocking.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/jesd204_dac_clocking.v"/>
        <Attr Name="ImportTime" Val="1709612865"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/pulse_data.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/pulse_data.v"/>
        <Attr Name="ImportTime" Val="1709613937"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/pulse_sum.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/pulse_sum.v"/>
        <Attr Name="ImportTime" Val="1677761858"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ram_rw.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/ram_rw.v"/>
        <Attr Name="ImportTime" Val="1709611469"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/FMC121_top.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/FMC121_top.vhd"/>
        <Attr Name="ImportTime" Val="1709609392"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/ad9680.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/ad9680.vhd"/>
        <Attr Name="ImportTime" Val="1677812903"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/hmc7044.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/hmc7044.vhd"/>
        <Attr Name="ImportTime" Val="1676688671"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/neg_data.vhd">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/neg_data.vhd"/>
        <Attr Name="ImportTime" Val="1640139545"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/new/test_top.v">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/new/test_top.v"/>
        <Attr Name="ImportTime" Val="1709687627"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <File Path="$PSRCDIR/sources_1/lowpass_100MHz.coe">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/sources_1/lowpass_100MHz.coe"/>
        <Attr Name="ImportTime" Val="1677720439"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="simulation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="DesignMode" Val="RTL"/>
      <Option Name="TopModule" Val="test_top"/>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <FileSet Name="constrs_in" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
    <Filter Type="Constrs"/>
    <File Path="$PSRCDIR/constrs_1/new/top.xdc">
      <FileInfo>
        <Attr Name="ImportPath" Val="$PPRDIR/../../FPGA/MY_test/FMC121_AD/FMC121_AD.srcs/constrs_1/new/top.xdc"/>
        <Attr Name="ImportTime" Val="1677835550"/>
        <Attr Name="UsedIn" Val="synthesis"/>
        <Attr Name="UsedIn" Val="implementation"/>
      </FileInfo>
    </File>
    <Config>
      <Option Name="ConstrsType" Val="XDC"/>
    </Config>
  </FileSet>
  <FileSet Name="utils" Type="Utils" RelSrcDir="$PSRCDIR/utils_1">
    <Filter Type="Utils"/>
    <Config>
      <Option Name="TopAutoSet" Val="TRUE"/>
    </Config>
  </FileSet>
  <Strategy Version="1" Minor="2">
    <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2018"/>
    <Step Id="synth_design"/>
  </Strategy>
  <BlockFileSet Type="BlockSrcs" Name="vio_0"/>
  <BlockFileSet Type="BlockSrcs" Name="sysclk"/>
  <BlockFileSet Type="BlockSrcs" Name="GLB_dcm"/>
  <BlockFileSet Type="BlockSrcs" Name="fifo_generator_0"/>
  <BlockFileSet Type="BlockSrcs" Name="blk_mem_gen_0"/>
  <BlockFileSet Type="BlockSrcs" Name="vio_1"/>
</GenRun>
