TimeQuest Timing Analyzer report for test
Fri Jan 30 15:49:59 2015
Quartus II 64-Bit Version 11.0 Build 157 04/27/2011 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Setup: 'p1|altpll_component|pll|clk[0]'
 13. Slow Model Hold: 'CLOCK_50'
 14. Slow Model Hold: 'p1|altpll_component|pll|clk[0]'
 15. Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'
 16. Slow Model Removal: 'p1|altpll_component|pll|clk[0]'
 17. Slow Model Minimum Pulse Width: 'CLOCK_50'
 18. Slow Model Minimum Pulse Width: 'CLOCK_27'
 19. Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Output Enable Times
 25. Minimum Output Enable Times
 26. Output Disable Times
 27. Minimum Output Disable Times
 28. Fast Model Setup Summary
 29. Fast Model Hold Summary
 30. Fast Model Recovery Summary
 31. Fast Model Removal Summary
 32. Fast Model Minimum Pulse Width Summary
 33. Fast Model Setup: 'CLOCK_50'
 34. Fast Model Setup: 'p1|altpll_component|pll|clk[0]'
 35. Fast Model Hold: 'CLOCK_50'
 36. Fast Model Hold: 'p1|altpll_component|pll|clk[0]'
 37. Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'
 38. Fast Model Removal: 'p1|altpll_component|pll|clk[0]'
 39. Fast Model Minimum Pulse Width: 'CLOCK_50'
 40. Fast Model Minimum Pulse Width: 'CLOCK_27'
 41. Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'
 42. Setup Times
 43. Hold Times
 44. Clock to Output Times
 45. Minimum Clock to Output Times
 46. Output Enable Times
 47. Minimum Output Enable Times
 48. Output Disable Times
 49. Minimum Output Disable Times
 50. Multicorner Timing Analysis Summary
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Setup Transfers
 56. Hold Transfers
 57. Recovery Transfers
 58. Removal Transfers
 59. Report TCCS
 60. Report RSKM
 61. Unconstrained Paths
 62. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                      ;
+--------------------+---------------------------------------------------+
; Quartus II Version ; Version 11.0 Build 157 04/27/2011 SJ Full Version ;
; Revision Name      ; test                                              ;
; Device Family      ; Cyclone II                                        ;
; Device Name        ; EP2C35F672C6                                      ;
; Timing Models      ; Final                                             ;
; Delay Model        ; Combined                                          ;
; Rise/Fall Delays   ; Unavailable                                       ;
+--------------------+---------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ; < 0.1%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                                                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; Clock Name                     ; Type      ; Period ; Frequency  ; Rise   ; Fall   ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master   ; Source                           ; Targets                            ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+
; CLOCK_27                       ; Base      ; 37.037 ; 27.0 MHz   ; 0.000  ; 18.518 ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_27 }                       ;
; CLOCK_50                       ; Base      ; 1.000  ; 1000.0 MHz ; 0.000  ; 0.500  ;            ;           ;             ;       ;        ;           ;            ;          ;          ;                                  ; { CLOCK_50 }                       ;
; p1|altpll_component|pll|clk[0] ; Generated ; 39.682 ; 25.2 MHz   ; 0.000  ; 19.841 ; 50.00      ; 15        ; 14          ;       ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[0] } ;
; p1|altpll_component|pll|clk[2] ; Generated ; 39.682 ; 25.2 MHz   ; -9.920 ; 9.921  ; 50.00      ; 15        ; 14          ; -90.0 ;        ;           ;            ; false    ; CLOCK_27 ; p1|altpll_component|pll|inclk[0] ; { p1|altpll_component|pll|clk[2] } ;
+--------------------------------+-----------+--------+------------+--------+--------+------------+-----------+-------------+-------+--------+-----------+------------+----------+----------+----------------------------------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 176.18 MHz ; 176.18 MHz      ; p1|altpll_component|pll|clk[0] ;      ;
; 272.7 MHz  ; 272.7 MHz       ; CLOCK_50                       ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------------------------------+
; Slow Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -2.667 ; -50.314       ;
; p1|altpll_component|pll|clk[0] ; 34.006 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.391 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.391 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -4.381 ; -220.286      ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Slow Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 3.892 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -22.380       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -2.667 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.667 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.667 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.667 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.667 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.667 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.667 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.667 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.667 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.667 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.703      ;
; -2.656 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.692      ;
; -2.656 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.692      ;
; -2.656 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.692      ;
; -2.656 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.692      ;
; -2.656 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.692      ;
; -2.656 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.692      ;
; -2.656 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.692      ;
; -2.656 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.692      ;
; -2.656 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.692      ;
; -2.656 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.692      ;
; -2.652 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.690      ;
; -2.652 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.690      ;
; -2.652 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.690      ;
; -2.652 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.690      ;
; -2.652 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.690      ;
; -2.652 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.690      ;
; -2.652 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.690      ;
; -2.652 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.690      ;
; -2.652 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.690      ;
; -2.652 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.690      ;
; -2.581 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.619      ;
; -2.581 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.619      ;
; -2.581 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.619      ;
; -2.581 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.619      ;
; -2.581 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.619      ;
; -2.581 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.619      ;
; -2.581 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.619      ;
; -2.581 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.619      ;
; -2.581 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.619      ;
; -2.581 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.619      ;
; -2.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.553 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.589      ;
; -2.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.546 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.584      ;
; -2.435 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.473      ;
; -2.435 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.473      ;
; -2.435 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.473      ;
; -2.435 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.473      ;
; -2.435 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.473      ;
; -2.435 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.473      ;
; -2.435 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.473      ;
; -2.435 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.473      ;
; -2.435 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.473      ;
; -2.435 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 3.473      ;
; -2.423 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.459      ;
; -2.423 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.459      ;
; -2.410 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.446      ;
; -2.410 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 3.446      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                               ;
+--------+-------------------------------+--------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 34.006 ; state.test3                   ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 5.713      ;
; 34.117 ; y_walker[3]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.601      ;
; 34.139 ; y_walker[3]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.579      ;
; 34.139 ; y_walker[3]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.579      ;
; 34.139 ; y_walker[3]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.579      ;
; 34.139 ; y_walker[3]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.579      ;
; 34.267 ; y_walker[2]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.451      ;
; 34.289 ; y_walker[2]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.429      ;
; 34.289 ; y_walker[2]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.429      ;
; 34.289 ; y_walker[2]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.429      ;
; 34.289 ; y_walker[2]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.429      ;
; 34.369 ; VGA_Controller:u1|oVGA_H_SYNC ; addr_reg[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.003      ; 5.352      ;
; 34.379 ; state.update_walker           ; sum[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.033     ; 5.306      ;
; 34.379 ; state.update_walker           ; sum[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.033     ; 5.306      ;
; 34.379 ; state.update_walker           ; sum[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.033     ; 5.306      ;
; 34.379 ; state.update_walker           ; sum[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.033     ; 5.306      ;
; 34.410 ; y_walker[1]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.029      ; 5.337      ;
; 34.432 ; y_walker[1]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.029      ; 5.315      ;
; 34.432 ; y_walker[1]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.029      ; 5.315      ;
; 34.432 ; y_walker[1]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.029      ; 5.315      ;
; 34.432 ; y_walker[1]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.029      ; 5.315      ;
; 34.455 ; state.update_walker           ; y_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.029     ; 5.234      ;
; 34.465 ; x_walker[1]                   ; x_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.253      ;
; 34.490 ; x_walker[1]                   ; x_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.030     ; 5.198      ;
; 34.506 ; x_walker[1]                   ; x_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 5.210      ;
; 34.506 ; x_walker[1]                   ; x_walker[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 5.210      ;
; 34.506 ; x_walker[1]                   ; x_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 5.210      ;
; 34.508 ; x_walker[1]                   ; x_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.030     ; 5.180      ;
; 34.508 ; x_walker[1]                   ; x_walker[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.030     ; 5.180      ;
; 34.542 ; state.draw_walker             ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.176      ;
; 34.578 ; state.update_walker           ; addr_reg[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.140      ;
; 34.578 ; state.update_walker           ; addr_reg[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.140      ;
; 34.578 ; state.update_walker           ; addr_reg[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.140      ;
; 34.578 ; state.update_walker           ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.140      ;
; 34.592 ; VGA_Controller:u1|oVGA_H_SYNC ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.003      ; 5.129      ;
; 34.624 ; x_walker[1]                   ; x_walker[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.031     ; 5.063      ;
; 34.628 ; state.update_walker           ; x_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 5.088      ;
; 34.628 ; state.update_walker           ; x_walker[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 5.088      ;
; 34.628 ; state.update_walker           ; x_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 5.088      ;
; 34.630 ; state.update_walker           ; x_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.030     ; 5.058      ;
; 34.630 ; state.update_walker           ; x_walker[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.030     ; 5.058      ;
; 34.653 ; y_walker[7]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.065      ;
; 34.675 ; y_walker[7]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.043      ;
; 34.675 ; y_walker[7]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.043      ;
; 34.675 ; y_walker[7]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.043      ;
; 34.675 ; y_walker[7]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.043      ;
; 34.701 ; y_walker[6]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 5.017      ;
; 34.723 ; y_walker[6]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.995      ;
; 34.723 ; y_walker[6]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.995      ;
; 34.723 ; y_walker[6]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.995      ;
; 34.723 ; y_walker[6]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.995      ;
; 34.727 ; state.test4                   ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 4.992      ;
; 34.744 ; y_walker[3]                   ; y_walker[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.029     ; 4.945      ;
; 34.744 ; state.update_walker           ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.974      ;
; 34.747 ; VGA_Controller:u1|oVGA_H_SYNC ; addr_reg[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.003      ; 4.974      ;
; 34.755 ; y_walker[3]                   ; y_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.029     ; 4.934      ;
; 34.766 ; state.update_walker           ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.952      ;
; 34.766 ; state.update_walker           ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.952      ;
; 34.766 ; state.update_walker           ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.952      ;
; 34.766 ; state.update_walker           ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.952      ;
; 34.791 ; state.update_walker           ; x_walker[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.031     ; 4.896      ;
; 34.795 ; state.new_walker              ; sum[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.032     ; 4.891      ;
; 34.795 ; state.new_walker              ; sum[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.032     ; 4.891      ;
; 34.795 ; state.new_walker              ; sum[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.032     ; 4.891      ;
; 34.795 ; state.new_walker              ; sum[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.032     ; 4.891      ;
; 34.804 ; y_walker[5]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.914      ;
; 34.823 ; x_walker[2]                   ; x_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 4.897      ;
; 34.826 ; y_walker[5]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.892      ;
; 34.826 ; y_walker[5]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.892      ;
; 34.826 ; y_walker[5]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.892      ;
; 34.826 ; y_walker[5]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.892      ;
; 34.840 ; x_walker[3]                   ; x_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.030      ; 4.908      ;
; 34.853 ; VGA_Controller:u1|oVGA_V_SYNC ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 4.867      ;
; 34.865 ; VGA_Controller:u1|oVGA_H_SYNC ; addr_reg[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.003      ; 4.856      ;
; 34.871 ; state.new_walker              ; y_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.028     ; 4.819      ;
; 34.874 ; state.test3                   ; addr_reg[9]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.843      ;
; 34.887 ; state.test2                   ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 4.832      ;
; 34.894 ; y_walker[0]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.029      ; 4.853      ;
; 34.894 ; y_walker[2]                   ; y_walker[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.029     ; 4.795      ;
; 34.902 ; x_walker[2]                   ; x_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.816      ;
; 34.902 ; x_walker[2]                   ; x_walker[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.816      ;
; 34.902 ; x_walker[2]                   ; x_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.816      ;
; 34.904 ; x_walker[2]                   ; x_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.028     ; 4.786      ;
; 34.904 ; x_walker[2]                   ; x_walker[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.028     ; 4.786      ;
; 34.905 ; y_walker[2]                   ; y_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.029     ; 4.784      ;
; 34.916 ; y_walker[0]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.029      ; 4.831      ;
; 34.916 ; y_walker[0]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.029      ; 4.831      ;
; 34.916 ; y_walker[0]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.029      ; 4.831      ;
; 34.916 ; y_walker[0]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.029      ; 4.831      ;
; 34.940 ; x_walker[1]                   ; x_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.031     ; 4.747      ;
; 34.947 ; VGA_Controller:u1|oVGA_V_SYNC ; addr_reg[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 4.773      ;
; 34.982 ; x_walker[2]                   ; x_walker[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.029     ; 4.707      ;
; 34.990 ; VGA_Controller:u1|oVGA_H_SYNC ; addr_reg[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.003      ; 4.731      ;
; 34.994 ; state.new_walker              ; addr_reg[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 4.725      ;
; 34.994 ; state.new_walker              ; addr_reg[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 4.725      ;
; 34.994 ; state.new_walker              ; addr_reg[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 4.725      ;
; 34.994 ; state.new_walker              ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.001      ; 4.725      ;
; 34.999 ; x_walker[3]                   ; x_walker[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.001     ; 4.718      ;
; 35.000 ; state.update_walker           ; addr_reg[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 4.718      ;
; 35.005 ; VGA_Controller:u1|oVGA_H_SYNC ; addr_reg[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.003      ; 4.716      ;
+--------+-------------------------------+--------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.657      ;
; 0.526 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.795 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.804 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.809 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.810 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.077      ;
; 0.814 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.838 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.842 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.842 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.108      ;
; 0.844 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.110      ;
; 0.845 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.977 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.243      ;
; 0.977 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.243      ;
; 1.178 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.444      ;
; 1.187 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.453      ;
; 1.192 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.192 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.458      ;
; 1.193 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.193 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.459      ;
; 1.197 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.463      ;
; 1.203 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.469      ;
; 1.224 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.490      ;
; 1.228 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.228 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.494      ;
; 1.230 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.496      ;
; 1.231 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.497      ;
; 1.232 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.498      ;
; 1.249 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.515      ;
; 1.258 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.524      ;
; 1.263 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.263 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.529      ;
; 1.264 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 1.528      ;
; 1.264 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.264 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.530      ;
; 1.281 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.547      ;
; 1.284 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.552      ;
; 1.299 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.299 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.565      ;
; 1.301 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.567      ;
; 1.302 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.568      ;
; 1.303 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.569      ;
; 1.320 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.586      ;
; 1.329 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.595      ;
; 1.334 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.334 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.334 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.600      ;
; 1.335 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.601      ;
; 1.337 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.603      ;
; 1.341 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.609      ;
; 1.352 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.618      ;
; 1.355 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.623      ;
; 1.360 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.626      ;
; 1.370 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.636      ;
; 1.372 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.638      ;
; 1.373 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.639      ;
; 1.374 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.640      ;
; 1.383 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.649      ;
; 1.391 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.657      ;
; 1.400 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.666      ;
; 1.405 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.671      ;
; 1.405 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.671      ;
; 1.405 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.671      ;
; 1.408 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.676      ;
; 1.412 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.680      ;
; 1.426 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.694      ;
; 1.441 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.707      ;
; 1.443 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.709      ;
; 1.444 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.710      ;
; 1.447 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.713      ;
; 1.454 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.720      ;
; 1.454 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.720      ;
; 1.458 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.724      ;
; 1.462 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.728      ;
; 1.471 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.737      ;
; 1.475 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.741      ;
; 1.476 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.476 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.742      ;
; 1.479 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.747      ;
; 1.483 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.751      ;
; 1.494 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.760      ;
; 1.497 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.765      ;
; 1.514 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.780      ;
; 1.515 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.781      ;
; 1.518 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.786      ;
; 1.525 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.791      ;
; 1.529 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.795      ;
; 1.533 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.799      ;
; 1.542 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.808      ;
; 1.547 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.813      ;
; 1.549 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.817      ;
; 1.550 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 1.818      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.391 ; we                            ; we                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.test6                   ; state.test6                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; VGA_Controller:u1|oVGA_V_SYNC ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.init                    ; state.init                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.draw_walker             ; state.draw_walker             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.test5                   ; state.test5                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.test4                   ; state.test4                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; lock                          ; lock                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.test3                   ; state.test3                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.test1                   ; state.test1                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.test2                   ; state.test2                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.new_walker              ; state.new_walker              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; state.update_walker           ; state.update_walker           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; data_reg[15]                  ; data_reg[15]                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; y_walker[1]                   ; y_walker[1]                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; x_walker[1]                   ; x_walker[1]                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.657      ;
; 0.518 ; x_rand[22]                    ; x_rand[23]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.784      ;
; 0.521 ; x_rand[15]                    ; x_rand[16]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.787      ;
; 0.522 ; x_rand[25]                    ; x_rand[26]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; x_rand[21]                    ; x_rand[22]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.522 ; x_rand[19]                    ; x_rand[20]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; x_rand[17]                    ; x_rand[18]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.523 ; x_rand[13]                    ; x_rand[14]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; x_rand[23]                    ; x_rand[24]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.524 ; state.test1                   ; lock                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.790      ;
; 0.525 ; x_rand[24]                    ; x_rand[25]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.525 ; x_rand[20]                    ; x_rand[21]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.791      ;
; 0.529 ; sum[3]                        ; sum[3]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; sum[3]                        ; led[3]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.796      ;
; 0.532 ; sum[1]                        ; led[1]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.798      ;
; 0.533 ; x_rand[30]                    ; x_rand[0]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.799      ;
; 0.541 ; y_rand[28]                    ; y_rand[0]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.807      ;
; 0.546 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.812      ;
; 0.623 ; y_rand[17]                    ; y_rand[18]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.889      ;
; 0.623 ; y_rand[15]                    ; y_rand[16]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.889      ;
; 0.626 ; y_rand[11]                    ; y_rand[12]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.892      ;
; 0.627 ; y_rand[13]                    ; y_rand[14]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.893      ;
; 0.628 ; x_rand[1]                     ; x_rand[2]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.894      ;
; 0.647 ; sum[2]                        ; led[2]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.913      ;
; 0.649 ; y_rand[4]                     ; y_rand[5]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.649 ; y_rand[0]                     ; y_rand[1]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.915      ;
; 0.650 ; sum[0]                        ; led[0]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.916      ;
; 0.651 ; y_rand[6]                     ; y_rand[7]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.917      ;
; 0.652 ; x_rand[6]                     ; x_rand[7]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.918      ;
; 0.653 ; x_rand[8]                     ; x_rand[9]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.919      ;
; 0.653 ; x_rand[4]                     ; x_rand[5]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.919      ;
; 0.654 ; y_rand[14]                    ; y_rand[15]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.654 ; x_rand[2]                     ; x_rand[3]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.654 ; x_rand[0]                     ; x_rand[1]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.920      ;
; 0.693 ; x_rand[11]                    ; x_rand[12]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.961      ;
; 0.698 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|oCoord_Y[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.001      ; 0.965      ;
; 0.721 ; state.init                    ; data_reg[15]                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; -0.001     ; 0.986      ;
; 0.770 ; y_rand[8]                     ; y_rand[9]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.036      ;
; 0.771 ; y_rand[2]                     ; y_rand[3]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.037      ;
; 0.772 ; y_rand[16]                    ; y_rand[17]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.038      ;
; 0.773 ; y_rand[18]                    ; y_rand[19]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.039      ;
; 0.773 ; y_rand[12]                    ; y_rand[13]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.039      ;
; 0.773 ; x_rand[28]                    ; x_rand[29]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.039      ;
; 0.773 ; x_rand[10]                    ; x_rand[11]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.039      ;
; 0.774 ; y_rand[10]                    ; y_rand[11]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.040      ;
; 0.775 ; y_rand[20]                    ; y_rand[21]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.041      ;
; 0.777 ; state.test2                   ; state.test3                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.043      ;
; 0.779 ; state.test4                   ; state.test5                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.045      ;
; 0.783 ; state.test5                   ; state.test6                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.049      ;
; 0.794 ; x_rand[14]                    ; x_rand[15]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.060      ;
; 0.796 ; x_rand[16]                    ; x_rand[17]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.062      ;
; 0.796 ; x_rand[7]                     ; x_rand[8]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.062      ;
; 0.798 ; y_rand[7]                     ; y_rand[8]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; x_rand[5]                     ; x_rand[6]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; y_rand[19]                    ; y_rand[20]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.065      ;
; 0.801 ; x_rand[27]                    ; x_rand[28]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; x_rand[3]                     ; x_rand[4]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.801 ; state.test6                   ; we                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.067      ;
; 0.802 ; x_rand[27]                    ; x_rand[0]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.068      ;
; 0.804 ; sum[1]                        ; sum[1]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.070      ;
; 0.806 ; y_rand[5]                     ; y_rand[6]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.072      ;
; 0.807 ; y_rand[3]                     ; y_rand[4]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.073      ;
; 0.808 ; y_rand[22]                    ; y_rand[23]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.074      ;
; 0.809 ; y_rand[24]                    ; y_rand[25]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.075      ;
; 0.813 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.813 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.079      ;
; 0.814 ; y_rand[26]                    ; y_rand[27]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.080      ;
; 0.817 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.817 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.083      ;
; 0.818 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.084      ;
; 0.818 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.084      ;
; 0.821 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.821 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.088      ;
; 0.826 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.092      ;
; 0.829 ; x_rand[18]                    ; x_rand[19]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.095      ;
; 0.831 ; x_rand[12]                    ; x_rand[13]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; y_rand[23]                    ; y_rand[24]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; x_rand[29]                    ; x_rand[30]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.098      ;
; 0.834 ; x_rand[9]                     ; x_rand[10]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.100      ;
; 0.835 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.101      ;
; 0.838 ; y_rand[27]                    ; y_rand[28]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; y_rand[1]                     ; y_rand[2]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; y_rand[26]                    ; y_rand[0]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.105      ;
; 0.844 ; y_walker[7]                   ; addr_reg[7]                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 1.110      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -4.381 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.989      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.369 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.430     ; 1.977      ;
; -4.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.975      ;
; -4.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.975      ;
; -4.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.975      ;
; -4.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.975      ;
; -4.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.975      ;
; -4.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.975      ;
; -4.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.975      ;
; -4.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.975      ;
; -4.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.975      ;
; -4.368 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.975      ;
; -4.157 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.764      ;
; -4.157 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.764      ;
; -4.157 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.764      ;
; -4.157 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.764      ;
; -4.157 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.764      ;
; -4.157 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.764      ;
; -4.157 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.764      ;
; -4.157 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.431     ; 1.764      ;
; -4.147 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.753      ;
; -4.147 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.753      ;
; -4.147 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.753      ;
; -4.147 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.753      ;
; -4.147 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.753      ;
; -4.147 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.753      ;
; -4.147 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.753      ;
; -4.147 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.753      ;
; -4.147 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.753      ;
; -4.147 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.432     ; 1.753      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
; -4.120 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -2.438     ; 1.720      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.892 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.438     ; 1.720      ;
; 3.919 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.753      ;
; 3.919 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.753      ;
; 3.919 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.753      ;
; 3.919 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.753      ;
; 3.919 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.753      ;
; 3.919 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.753      ;
; 3.919 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.753      ;
; 3.919 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.753      ;
; 3.919 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.753      ;
; 3.919 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.432     ; 1.753      ;
; 3.929 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.764      ;
; 3.929 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.764      ;
; 3.929 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.764      ;
; 3.929 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.764      ;
; 3.929 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.764      ;
; 3.929 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.764      ;
; 3.929 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.764      ;
; 3.929 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.764      ;
; 4.140 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.975      ;
; 4.140 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.975      ;
; 4.140 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.975      ;
; 4.140 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.975      ;
; 4.140 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.975      ;
; 4.140 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.975      ;
; 4.140 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.975      ;
; 4.140 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.975      ;
; 4.140 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.975      ;
; 4.140 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.431     ; 1.975      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.141 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.977      ;
; 4.153 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -2.430     ; 1.989      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[1]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[1]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[2]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[2]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[3]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[3]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[4]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[4]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[5]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[5]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[6]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[6]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[7]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[7]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[8]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[8]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[9]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[9]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[2]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[2]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[3]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[3]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[4]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[4]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[5]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[5]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[6]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[6]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[7]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[7]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[8]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[8]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[9]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[9]    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 11.003 ; 11.003 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; 11.000 ; 11.000 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_27   ; 11.003 ; 11.003 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; 7.639  ; 7.639  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 6.906  ; 6.906  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 7.127  ; 7.127  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 7.111  ; 7.111  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 6.746  ; 6.746  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 6.878  ; 6.878  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 6.784  ; 6.784  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 6.653  ; 6.653  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 6.771  ; 6.771  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 6.935  ; 6.935  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 6.943  ; 6.943  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 6.571  ; 6.571  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 7.639  ; 7.639  ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; -6.617 ; -6.617 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; -6.617 ; -6.617 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_27   ; -7.968 ; -7.968 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; -6.341 ; -6.341 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -6.676 ; -6.676 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -6.897 ; -6.897 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -6.881 ; -6.881 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -6.516 ; -6.516 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -6.648 ; -6.648 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -6.554 ; -6.554 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; -6.423 ; -6.423 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; -6.541 ; -6.541 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; -6.705 ; -6.705 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; -6.713 ; -6.713 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; -6.341 ; -6.341 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; -6.354 ; -6.354 ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]        ; CLOCK_27   ; 6.542  ; 6.542  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[0]       ; CLOCK_27   ; 6.523  ; 6.523  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]       ; CLOCK_27   ; 6.542  ; 6.542  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[2]       ; CLOCK_27   ; 5.598  ; 5.598  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]       ; CLOCK_27   ; 5.592  ; 5.592  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 7.057  ; 7.057  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 6.439  ; 6.439  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 6.053  ; 6.053  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 6.935  ; 6.935  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 7.057  ; 7.057  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 5.981  ; 5.981  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 6.495  ; 6.495  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 6.924  ; 6.924  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 5.849  ; 5.849  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 6.806  ; 6.806  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 6.446  ; 6.446  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 6.664  ; 6.664  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 6.686  ; 6.686  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 6.101  ; 6.101  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 5.588  ; 5.588  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 6.634  ; 6.634  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 5.454  ; 5.454  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 5.554  ; 5.554  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 5.990  ; 5.990  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 6.495  ; 6.495  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 6.495  ; 6.495  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 6.485  ; 6.485  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 6.253  ; 6.253  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 6.233  ; 6.233  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 6.208  ; 6.208  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 6.208  ; 6.208  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 6.208  ; 6.208  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 5.926  ; 5.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 5.967  ; 5.967  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 5.967  ; 5.967  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 5.957  ; 5.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 5.727  ; 5.727  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 5.543  ; 5.543  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_27   ; 9.052  ; 9.052  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_27   ; 8.804  ; 8.804  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_27   ; 9.052  ; 9.052  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_27   ; 8.849  ; 8.849  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_27   ; 8.807  ; 8.807  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_27   ; 7.142  ; 7.142  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_27   ; 8.521  ; 8.521  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_27   ; 8.316  ; 8.316  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_27   ; 8.286  ; 8.286  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_27   ; 8.521  ; 8.521  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_27   ; 8.433  ; 8.433  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_27   ; 5.989  ; 5.989  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_27   ; 8.513  ; 8.513  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_27   ; 8.509  ; 8.509  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_27   ; 8.513  ; 8.513  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_27   ; 8.493  ; 8.493  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_27   ; 8.510  ; 8.510  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_27   ; 5.659  ; 5.659  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]        ; CLOCK_27   ; 5.592  ; 5.592  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[0]       ; CLOCK_27   ; 6.523  ; 6.523  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]       ; CLOCK_27   ; 6.542  ; 6.542  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[2]       ; CLOCK_27   ; 5.598  ; 5.598  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]       ; CLOCK_27   ; 5.592  ; 5.592  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 5.454  ; 5.454  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 6.439  ; 6.439  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 6.053  ; 6.053  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 6.935  ; 6.935  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 7.057  ; 7.057  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 5.981  ; 5.981  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 6.495  ; 6.495  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 6.924  ; 6.924  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 5.849  ; 5.849  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 6.806  ; 6.806  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 6.446  ; 6.446  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 6.664  ; 6.664  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 6.686  ; 6.686  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 6.101  ; 6.101  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 5.588  ; 5.588  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 6.634  ; 6.634  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 5.454  ; 5.454  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 5.554  ; 5.554  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 5.990  ; 5.990  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 5.727  ; 5.727  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 6.495  ; 6.495  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 6.485  ; 6.485  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 6.253  ; 6.253  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 6.233  ; 6.233  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 6.208  ; 6.208  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 6.208  ; 6.208  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 6.208  ; 6.208  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 5.926  ; 5.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 5.967  ; 5.967  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 5.967  ; 5.967  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 5.957  ; 5.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 5.727  ; 5.727  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 5.543  ; 5.543  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_27   ; 5.677  ; 5.677  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_27   ; 5.677  ; 5.677  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_27   ; 5.924  ; 5.924  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_27   ; 5.724  ; 5.724  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_27   ; 5.685  ; 5.685  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_27   ; 7.027  ; 7.027  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_27   ; 5.175  ; 5.175  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_27   ; 5.187  ; 5.187  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_27   ; 5.175  ; 5.175  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_27   ; 5.402  ; 5.402  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_27   ; 5.314  ; 5.314  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_27   ; 5.989  ; 5.989  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_27   ; 5.383  ; 5.383  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_27   ; 5.398  ; 5.398  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_27   ; 5.388  ; 5.388  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_27   ; 5.383  ; 5.383  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_27   ; 5.383  ; 5.383  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_27   ; 5.659  ; 5.659  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 5.712 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 6.456 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 6.466 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 6.237 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 6.217 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 6.191 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 6.191 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 6.191 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 5.920 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 5.970 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 5.970 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 5.967 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 5.967 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 5.957 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 5.957 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 5.712 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 5.712 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 5.712 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 6.456 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 6.466 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 6.237 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 6.217 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 6.191 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 6.191 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 6.191 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 5.920 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 5.970 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 5.970 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 5.967 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 5.967 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 5.957 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 5.957 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 5.712 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 5.712 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 5.712     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 6.456     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 6.466     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 6.237     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 6.217     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 6.191     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 6.191     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 6.191     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 5.920     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 5.970     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 5.970     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 5.967     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 5.967     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 5.957     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 5.957     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 5.712     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 5.712     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 5.712     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 6.456     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 6.466     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 6.237     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 6.217     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 6.191     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 6.191     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 6.191     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 5.920     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 5.970     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 5.970     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 5.967     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 5.967     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 5.957     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 5.957     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 5.712     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 5.712     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+---------------------------------------------------------+
; Fast Model Setup Summary                                ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -0.763 ; -13.365       ;
; p1|altpll_component|pll|clk[0] ; 37.128 ; 0.000         ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Hold Summary                                ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; CLOCK_50                       ; 0.215 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 0.215 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Recovery Summary                             ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; p1|altpll_component|pll|clk[0] ; -2.660 ; -134.871      ;
+--------------------------------+--------+---------------+


+--------------------------------------------------------+
; Fast Model Removal Summary                             ;
+--------------------------------+-------+---------------+
; Clock                          ; Slack ; End Point TNS ;
+--------------------------------+-------+---------------+
; p1|altpll_component|pll|clk[0] ; 2.422 ; 0.000         ;
+--------------------------------+-------+---------------+


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; CLOCK_50                       ; -1.380 ; -22.380       ;
; CLOCK_27                       ; 18.518 ; 0.000         ;
; p1|altpll_component|pll|clk[0] ; 18.841 ; 0.000         ;
+--------------------------------+--------+---------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                     ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; -0.763 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.797      ;
; -0.763 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.797      ;
; -0.763 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.797      ;
; -0.763 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.797      ;
; -0.763 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.797      ;
; -0.763 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.797      ;
; -0.763 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.797      ;
; -0.763 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.797      ;
; -0.763 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.797      ;
; -0.763 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.797      ;
; -0.756 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.756 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.788      ;
; -0.754 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.786      ;
; -0.754 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.786      ;
; -0.714 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.748      ;
; -0.714 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.748      ;
; -0.714 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.748      ;
; -0.714 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.748      ;
; -0.714 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.748      ;
; -0.714 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.748      ;
; -0.714 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.748      ;
; -0.714 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.748      ;
; -0.714 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.748      ;
; -0.714 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.748      ;
; -0.709 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.709 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.709 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.709 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.709 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.709 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.709 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.709 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.709 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.709 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.741      ;
; -0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.731      ;
; -0.697 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.731      ;
; -0.690 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.690 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.722      ;
; -0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.689      ;
; -0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.689      ;
; -0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.689      ;
; -0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.689      ;
; -0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.689      ;
; -0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.689      ;
; -0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.689      ;
; -0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.689      ;
; -0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.689      ;
; -0.655 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.689      ;
; -0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.669      ;
; -0.637 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.000      ; 1.669      ;
; -0.632 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
; -0.632 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
; -0.632 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
; -0.632 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
; -0.632 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
; -0.632 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
; -0.632 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
; -0.632 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
; -0.632 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
; -0.632 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.002      ; 1.666      ;
+--------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'p1|altpll_component|pll|clk[0]'                                                                                                               ;
+--------+-------------------------------+--------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node      ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+--------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 37.128 ; state.test3                   ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.586      ;
; 37.138 ; y_walker[3]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.576      ;
; 37.149 ; state.update_walker           ; sum[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.027     ; 2.538      ;
; 37.149 ; state.update_walker           ; sum[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.027     ; 2.538      ;
; 37.149 ; state.update_walker           ; sum[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.027     ; 2.538      ;
; 37.149 ; state.update_walker           ; sum[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.027     ; 2.538      ;
; 37.151 ; y_walker[3]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.563      ;
; 37.151 ; y_walker[3]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.563      ;
; 37.151 ; y_walker[3]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.563      ;
; 37.151 ; y_walker[3]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.563      ;
; 37.202 ; y_walker[2]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.512      ;
; 37.215 ; y_walker[2]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.499      ;
; 37.215 ; y_walker[2]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.499      ;
; 37.215 ; y_walker[2]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.499      ;
; 37.215 ; y_walker[2]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.499      ;
; 37.274 ; state.update_walker           ; addr_reg[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.440      ;
; 37.274 ; state.update_walker           ; addr_reg[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.440      ;
; 37.274 ; state.update_walker           ; addr_reg[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.440      ;
; 37.274 ; state.update_walker           ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.440      ;
; 37.280 ; y_walker[1]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.024      ; 2.458      ;
; 37.281 ; state.update_walker           ; y_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.409      ;
; 37.286 ; x_walker[1]                   ; x_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.404      ;
; 37.286 ; x_walker[1]                   ; x_walker[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.404      ;
; 37.287 ; x_walker[1]                   ; x_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 2.425      ;
; 37.287 ; x_walker[1]                   ; x_walker[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 2.425      ;
; 37.287 ; x_walker[1]                   ; x_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 2.425      ;
; 37.293 ; y_walker[1]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.024      ; 2.445      ;
; 37.293 ; y_walker[1]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.024      ; 2.445      ;
; 37.293 ; y_walker[1]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.024      ; 2.445      ;
; 37.293 ; y_walker[1]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.024      ; 2.445      ;
; 37.300 ; state.update_walker           ; x_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.390      ;
; 37.300 ; state.update_walker           ; x_walker[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.390      ;
; 37.301 ; state.update_walker           ; x_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 2.411      ;
; 37.301 ; state.update_walker           ; x_walker[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 2.411      ;
; 37.301 ; state.update_walker           ; x_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 2.411      ;
; 37.302 ; VGA_Controller:u1|oVGA_H_SYNC ; addr_reg[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.414      ;
; 37.354 ; state.update_walker           ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.360      ;
; 37.359 ; x_walker[1]                   ; x_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.355      ;
; 37.367 ; x_walker[1]                   ; x_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.323      ;
; 37.367 ; state.update_walker           ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.347      ;
; 37.367 ; state.update_walker           ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.347      ;
; 37.367 ; state.update_walker           ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.347      ;
; 37.367 ; state.update_walker           ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.347      ;
; 37.373 ; state.new_walker              ; sum[2]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.027     ; 2.314      ;
; 37.373 ; state.new_walker              ; sum[3]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.027     ; 2.314      ;
; 37.373 ; state.new_walker              ; sum[0]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.027     ; 2.314      ;
; 37.373 ; state.new_walker              ; sum[1]       ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.027     ; 2.314      ;
; 37.375 ; y_walker[6]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.339      ;
; 37.385 ; VGA_Controller:u1|oVGA_H_SYNC ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.331      ;
; 37.385 ; y_walker[7]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.329      ;
; 37.388 ; y_walker[6]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.326      ;
; 37.388 ; y_walker[6]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.326      ;
; 37.388 ; y_walker[6]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.326      ;
; 37.388 ; y_walker[6]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.326      ;
; 37.396 ; state.draw_walker             ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.318      ;
; 37.398 ; y_walker[7]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.316      ;
; 37.398 ; y_walker[7]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.316      ;
; 37.398 ; y_walker[7]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.316      ;
; 37.398 ; y_walker[7]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.316      ;
; 37.448 ; y_walker[5]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.266      ;
; 37.454 ; state.update_walker           ; addr_reg[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.260      ;
; 37.455 ; x_walker[1]                   ; x_walker[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.026     ; 2.233      ;
; 37.456 ; state.update_walker           ; x_walker[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.026     ; 2.232      ;
; 37.461 ; y_walker[5]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.253      ;
; 37.461 ; y_walker[5]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.253      ;
; 37.461 ; y_walker[5]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.253      ;
; 37.461 ; y_walker[5]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.253      ;
; 37.462 ; state.test4                   ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.252      ;
; 37.467 ; y_walker[3]                   ; y_walker[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.223      ;
; 37.470 ; x_walker[2]                   ; x_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.022     ; 2.222      ;
; 37.470 ; x_walker[2]                   ; x_walker[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.022     ; 2.222      ;
; 37.471 ; x_walker[2]                   ; x_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.243      ;
; 37.471 ; x_walker[2]                   ; x_walker[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.243      ;
; 37.471 ; x_walker[2]                   ; x_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.243      ;
; 37.472 ; state.update_walker           ; addr_reg[0]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.242      ;
; 37.472 ; state.update_walker           ; addr_reg[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.242      ;
; 37.472 ; state.update_walker           ; addr_reg[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.242      ;
; 37.472 ; state.update_walker           ; addr_reg[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.242      ;
; 37.472 ; state.update_walker           ; addr_reg[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.242      ;
; 37.483 ; y_walker[3]                   ; y_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.207      ;
; 37.495 ; y_walker[0]                   ; y_walker[7]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.024      ; 2.243      ;
; 37.498 ; state.new_walker              ; addr_reg[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.216      ;
; 37.498 ; state.new_walker              ; addr_reg[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.216      ;
; 37.498 ; state.new_walker              ; addr_reg[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.216      ;
; 37.498 ; state.new_walker              ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.216      ;
; 37.500 ; VGA_Controller:u1|oVGA_V_SYNC ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.216      ;
; 37.505 ; state.test3                   ; addr_reg[9]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 2.207      ;
; 37.505 ; state.new_walker              ; y_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.185      ;
; 37.508 ; y_walker[0]                   ; y_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.024      ; 2.230      ;
; 37.508 ; y_walker[0]                   ; y_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.024      ; 2.230      ;
; 37.508 ; y_walker[0]                   ; y_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.024      ; 2.230      ;
; 37.508 ; y_walker[0]                   ; y_walker[6]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.024      ; 2.230      ;
; 37.511 ; VGA_Controller:u1|oVGA_H_SYNC ; addr_reg[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.205      ;
; 37.522 ; x_walker[2]                   ; x_walker[1]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.002      ; 2.194      ;
; 37.524 ; state.test2                   ; addr_reg[10] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; 0.000      ; 2.190      ;
; 37.524 ; state.new_walker              ; x_walker[3]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.166      ;
; 37.524 ; state.new_walker              ; x_walker[4]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.024     ; 2.166      ;
; 37.525 ; state.new_walker              ; x_walker[5]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 2.187      ;
; 37.525 ; state.new_walker              ; x_walker[8]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 2.187      ;
; 37.525 ; state.new_walker              ; x_walker[2]  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 39.682       ; -0.002     ; 2.187      ;
+--------+-------------------------------+--------------+--------------------------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                     ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node               ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.367      ;
; 0.242 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.355 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.507      ;
; 0.359 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.363 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.517      ;
; 0.373 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.525      ;
; 0.374 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.435 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.587      ;
; 0.440 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.592      ;
; 0.493 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.645      ;
; 0.497 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.649      ;
; 0.501 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.501 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.654      ;
; 0.503 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.503 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.655      ;
; 0.513 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.665      ;
; 0.514 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.514 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.666      ;
; 0.516 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.668      ;
; 0.518 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.518 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.670      ;
; 0.528 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.528 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.680      ;
; 0.532 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.684      ;
; 0.536 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.536 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.688      ;
; 0.537 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.689      ;
; 0.538 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.690      ;
; 0.548 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.702      ;
; 0.548 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.701      ;
; 0.551 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.703      ;
; 0.553 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.553 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.705      ;
; 0.557 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.709      ;
; 0.563 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.715      ;
; 0.567 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.719      ;
; 0.570 ; Reset_Delay:r0|Cont[0]  ; Reset_Delay:r0|Cont[1]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.002     ; 0.720      ;
; 0.571 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.571 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.723      ;
; 0.572 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.724      ;
; 0.573 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.725      ;
; 0.583 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.737      ;
; 0.583 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.735      ;
; 0.586 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[5]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.738      ;
; 0.588 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.740      ;
; 0.588 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.742      ;
; 0.592 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.744      ;
; 0.598 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.750      ;
; 0.602 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.754      ;
; 0.603 ; Reset_Delay:r0|Cont[17] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.755      ;
; 0.606 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.606 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.758      ;
; 0.607 ; Reset_Delay:r0|Cont[5]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.759      ;
; 0.608 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.760      ;
; 0.618 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.772      ;
; 0.618 ; Reset_Delay:r0|Cont[13] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.770      ;
; 0.621 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.773      ;
; 0.623 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.775      ;
; 0.623 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.777      ;
; 0.623 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.777      ;
; 0.633 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.785      ;
; 0.634 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.637 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.641 ; Reset_Delay:r0|Cont[12] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.641 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.643 ; Reset_Delay:r0|Cont[16] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.643 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.795      ;
; 0.648 ; Reset_Delay:r0|Cont[19] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.800      ;
; 0.653 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[13] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.807      ;
; 0.656 ; Reset_Delay:r0|Cont[18] ; Reset_Delay:r0|Cont[0]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.656 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.808      ;
; 0.658 ; Reset_Delay:r0|Cont[4]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.810      ;
; 0.658 ; Reset_Delay:r0|Cont[8]  ; Reset_Delay:r0|Cont[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.812      ;
; 0.658 ; Reset_Delay:r0|Cont[7]  ; Reset_Delay:r0|Cont[11] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.812      ;
; 0.665 ; Reset_Delay:r0|Cont[14] ; Reset_Delay:r0|Cont[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.817      ;
; 0.668 ; Reset_Delay:r0|Cont[10] ; Reset_Delay:r0|Cont[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.820      ;
; 0.669 ; Reset_Delay:r0|Cont[1]  ; Reset_Delay:r0|Cont[3]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.821      ;
; 0.672 ; Reset_Delay:r0|Cont[11] ; Reset_Delay:r0|Cont[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.824      ;
; 0.673 ; Reset_Delay:r0|Cont[6]  ; Reset_Delay:r0|Cont[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.827      ;
; 0.676 ; Reset_Delay:r0|Cont[3]  ; Reset_Delay:r0|Cont[9]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.828      ;
; 0.678 ; Reset_Delay:r0|Cont[15] ; Reset_Delay:r0|Cont[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.830      ;
; 0.688 ; Reset_Delay:r0|Cont[9]  ; Reset_Delay:r0|Cont[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.002      ; 0.842      ;
; 0.691 ; Reset_Delay:r0|Cont[2]  ; Reset_Delay:r0|Cont[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.843      ;
+-------+-------------------------+-------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'p1|altpll_component|pll|clk[0]'                                                                                                                                ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node                     ; To Node                       ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; 0.215 ; we                            ; we                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.test6                   ; state.test6                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; VGA_Controller:u1|oVGA_V_SYNC ; VGA_Controller:u1|oVGA_V_SYNC ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.init                    ; state.init                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.draw_walker             ; state.draw_walker             ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.test5                   ; state.test5                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.test4                   ; state.test4                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; lock                          ; lock                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.test3                   ; state.test3                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.test1                   ; state.test1                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.test2                   ; state.test2                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.new_walker              ; state.new_walker              ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; state.update_walker           ; state.update_walker           ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; data_reg[15]                  ; data_reg[15]                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; y_walker[1]                   ; y_walker[1]                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; x_walker[1]                   ; x_walker[1]                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; x_rand[22]                    ; x_rand[23]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; x_rand[15]                    ; x_rand[16]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.240 ; state.test1                   ; lock                          ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; x_rand[25]                    ; x_rand[26]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; x_rand[21]                    ; x_rand[22]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; x_rand[19]                    ; x_rand[20]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; x_rand[20]                    ; x_rand[21]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; x_rand[17]                    ; x_rand[18]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; x_rand[13]                    ; x_rand[14]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; x_rand[24]                    ; x_rand[25]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; x_rand[23]                    ; x_rand[24]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; sum[3]                        ; sum[3]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; x_rand[30]                    ; x_rand[0]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; sum[3]                        ; led[3]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.398      ;
; 0.247 ; sum[1]                        ; led[1]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.399      ;
; 0.251 ; y_rand[28]                    ; y_rand[0]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.403      ;
; 0.252 ; VGA_Controller:u1|V_Cont[9]   ; VGA_Controller:u1|V_Cont[9]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.404      ;
; 0.291 ; y_rand[15]                    ; y_rand[16]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.443      ;
; 0.292 ; y_rand[17]                    ; y_rand[18]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.444      ;
; 0.294 ; y_rand[13]                    ; y_rand[14]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.446      ;
; 0.294 ; y_rand[11]                    ; y_rand[12]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.446      ;
; 0.296 ; x_rand[1]                     ; x_rand[2]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.448      ;
; 0.314 ; y_rand[0]                     ; y_rand[1]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.466      ;
; 0.314 ; x_rand[11]                    ; x_rand[12]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.002      ; 0.468      ;
; 0.315 ; y_rand[4]                     ; y_rand[5]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.467      ;
; 0.317 ; y_rand[6]                     ; y_rand[7]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; x_rand[8]                     ; x_rand[9]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.317 ; x_rand[6]                     ; x_rand[7]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.469      ;
; 0.318 ; x_rand[4]                     ; x_rand[5]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.470      ;
; 0.318 ; x_rand[2]                     ; x_rand[3]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.470      ;
; 0.319 ; y_rand[14]                    ; y_rand[15]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.471      ;
; 0.319 ; x_rand[0]                     ; x_rand[1]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.471      ;
; 0.329 ; state.init                    ; data_reg[15]                  ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.481      ;
; 0.330 ; sum[2]                        ; led[2]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.482      ;
; 0.334 ; sum[0]                        ; led[0]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.486      ;
; 0.350 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|oCoord_Y[1] ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.502      ;
; 0.357 ; state.test6                   ; we                            ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.509      ;
; 0.361 ; sum[1]                        ; sum[1]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; x_rand[14]                    ; x_rand[15]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; x_rand[7]                     ; x_rand[8]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; x_rand[27]                    ; x_rand[0]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.514      ;
; 0.363 ; y_rand[19]                    ; y_rand[20]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; y_rand[16]                    ; y_rand[17]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; y_rand[8]                     ; y_rand[9]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; x_rand[16]                    ; x_rand[17]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; state.test2                   ; state.test3                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; y_rand[18]                    ; y_rand[19]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; y_rand[12]                    ; y_rand[13]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; y_rand[7]                     ; y_rand[8]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; y_rand[2]                     ; y_rand[3]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; x_rand[28]                    ; x_rand[29]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; x_rand[5]                     ; x_rand[6]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; state.test4                   ; state.test5                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; VGA_Controller:u1|H_Cont[1]   ; VGA_Controller:u1|H_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; y_rand[10]                    ; y_rand[11]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; x_rand[27]                    ; x_rand[28]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; x_rand[10]                    ; x_rand[11]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.365 ; x_rand[3]                     ; x_rand[4]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.517      ;
; 0.366 ; VGA_Controller:u1|V_Cont[1]   ; VGA_Controller:u1|V_Cont[1]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; y_rand[20]                    ; y_rand[21]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; VGA_Controller:u1|V_Cont[3]   ; VGA_Controller:u1|V_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; VGA_Controller:u1|H_Cont[0]   ; VGA_Controller:u1|H_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.367 ; state.test5                   ; state.test6                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; VGA_Controller:u1|H_Cont[6]   ; VGA_Controller:u1|H_Cont[6]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; VGA_Controller:u1|H_Cont[3]   ; VGA_Controller:u1|H_Cont[3]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; VGA_Controller:u1|V_Cont[7]   ; VGA_Controller:u1|V_Cont[7]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_Controller:u1|V_Cont[8]   ; VGA_Controller:u1|V_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; VGA_Controller:u1|V_Cont[0]   ; VGA_Controller:u1|V_Cont[0]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; y_rand[5]                     ; y_rand[6]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; VGA_Controller:u1|V_Cont[5]   ; VGA_Controller:u1|V_Cont[5]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; y_rand[3]                     ; y_rand[4]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; VGA_Controller:u1|H_Cont[8]   ; VGA_Controller:u1|H_Cont[8]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; y_walker[7]                   ; addr_reg[7]                   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; y_rand[26]                    ; y_rand[0]                     ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; x_rand[18]                    ; x_rand[19]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.528      ;
; 0.377 ; y_rand[23]                    ; y_rand[24]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.377 ; x_rand[29]                    ; x_rand[30]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.529      ;
; 0.378 ; y_rand[22]                    ; y_rand[23]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.378 ; x_rand[12]                    ; x_rand[13]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.530      ;
; 0.379 ; sum[0]                        ; sum[0]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; y_rand[24]                    ; y_rand[25]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.379 ; x_rand[9]                     ; x_rand[10]                    ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.531      ;
; 0.380 ; VGA_Controller:u1|V_Cont[2]   ; VGA_Controller:u1|V_Cont[2]   ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; sum[2]                        ; sum[2]                        ; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 0.000        ; 0.000      ; 0.532      ;
+-------+-------------------------------+-------------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; -2.660 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.053      ;
; -2.653 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.046      ;
; -2.653 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.046      ;
; -2.653 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.046      ;
; -2.653 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.046      ;
; -2.653 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.046      ;
; -2.653 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.046      ;
; -2.653 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.046      ;
; -2.653 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.046      ;
; -2.653 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.046      ;
; -2.653 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.046      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.651 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 1.044      ;
; -2.560 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 0.953      ;
; -2.560 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 0.953      ;
; -2.560 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 0.953      ;
; -2.560 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 0.953      ;
; -2.560 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 0.953      ;
; -2.560 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 0.953      ;
; -2.560 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 0.953      ;
; -2.560 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.641     ; 0.953      ;
; -2.556 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.642     ; 0.948      ;
; -2.556 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.642     ; 0.948      ;
; -2.556 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.642     ; 0.948      ;
; -2.556 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.642     ; 0.948      ;
; -2.556 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.642     ; 0.948      ;
; -2.556 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.642     ; 0.948      ;
; -2.556 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.642     ; 0.948      ;
; -2.556 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.642     ; 0.948      ;
; -2.556 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.642     ; 0.948      ;
; -2.556 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.642     ; 0.948      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
; -2.540 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.002        ; -1.649     ; 0.925      ;
+--------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'p1|altpll_component|pll|clk[0]'                                                                                                      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack ; From Node             ; To Node                          ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_R[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_G[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[6] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[7] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[8] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.422 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|Cur_Color_B[9] ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.649     ; 0.925      ;
; 2.438 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 0.948      ;
; 2.438 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 0.948      ;
; 2.438 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 0.948      ;
; 2.438 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 0.948      ;
; 2.438 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 0.948      ;
; 2.438 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 0.948      ;
; 2.438 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 0.948      ;
; 2.438 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 0.948      ;
; 2.438 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 0.948      ;
; 2.438 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|H_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.642     ; 0.948      ;
; 2.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_H_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 0.953      ;
; 2.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 0.953      ;
; 2.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 0.953      ;
; 2.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 0.953      ;
; 2.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 0.953      ;
; 2.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 0.953      ;
; 2.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 0.953      ;
; 2.442 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 0.953      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oVGA_V_SYNC    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[3]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[4]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[5]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[6]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[7]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[8]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[9]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_Y[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.533 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[2]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.044      ;
; 2.535 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[9]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.046      ;
; 2.535 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[5]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.046      ;
; 2.535 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[4]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.046      ;
; 2.535 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[7]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.046      ;
; 2.535 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[6]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.046      ;
; 2.535 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[8]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.046      ;
; 2.535 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[2]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.046      ;
; 2.535 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[1]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.046      ;
; 2.535 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[3]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.046      ;
; 2.535 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|V_Cont[0]      ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.046      ;
; 2.542 ; Reset_Delay:r0|oRESET ; VGA_Controller:u1|oCoord_X[1]    ; CLOCK_50     ; p1|altpll_component|pll|clk[0] ; 0.000        ; -1.641     ; 1.053      ;
+-------+-----------------------+----------------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[10]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[11]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[12]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[13]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[14]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[15]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[16]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[17]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[18]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[19]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[3]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[4]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[5]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[6]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[7]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[8]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|Cont[9]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; Reset_Delay:r0|oRESET     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50|combout          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|inclk[0] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; CLOCK_50~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[0]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[10]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[11]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[12]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[13]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[14]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[15]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[16]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[17]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[18]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[19]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[1]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[2]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[3]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[4]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[5]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[6]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[7]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[8]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|Cont[9]|clk            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; r0|oRESET|clk             ;
+--------+--------------+----------------+------------------+----------+------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_27'                                                                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.518 ; 18.518       ; 0.000          ; High Pulse Width ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; CLOCK_27|combout                 ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[0]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|clk[2]   ;
; 18.519 ; 18.519       ; 0.000          ; Low Pulse Width  ; CLOCK_27 ; Rise       ; p1|altpll_component|pll|inclk[0] ;
; 34.657 ; 37.037       ; 2.380          ; Port Rate        ; CLOCK_27 ; Rise       ; CLOCK_27                         ;
+--------+--------------+----------------+------------------+----------+------------+----------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'p1|altpll_component|pll|clk[0]'                                                                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                           ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_B[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_G[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[6] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[7] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[8] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[8] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|Cur_Color_R[9] ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|H_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[0]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[1]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[2]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[3]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[4]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[5]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[6]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[7]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[8]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|V_Cont[9]      ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[1]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[1]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[2]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[2]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[3]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[3]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[4]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[4]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[5]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[5]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[6]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[6]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[7]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[7]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[8]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[8]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[9]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_X[9]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[1]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[2]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[2]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[3]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[3]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[4]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[4]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[5]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[5]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[6]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[6]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[7]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[7]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[8]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[8]    ;
; 18.841 ; 19.841       ; 1.000          ; High Pulse Width ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[9]    ;
; 18.841 ; 19.841       ; 1.000          ; Low Pulse Width  ; p1|altpll_component|pll|clk[0] ; Rise       ; VGA_Controller:u1|oCoord_Y[9]    ;
+--------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------+


+-----------------------------------------------------------------------------------------+
; Setup Times                                                                             ;
+--------------+------------+-------+-------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+-------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 5.958 ; 5.958 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; 5.958 ; 5.958 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_27   ; 5.929 ; 5.929 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; 4.350 ; 4.350 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 4.078 ; 4.078 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 4.181 ; 4.181 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 4.173 ; 4.173 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 3.956 ; 3.956 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 4.052 ; 4.052 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 4.000 ; 4.000 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 3.964 ; 3.964 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 3.991 ; 3.991 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 4.085 ; 4.085 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 4.088 ; 4.088 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 3.900 ; 3.900 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 4.350 ; 4.350 ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; -3.924 ; -3.924 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; -3.924 ; -3.924 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_27   ; -4.582 ; -4.582 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; -3.780 ; -3.780 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -3.958 ; -3.958 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -4.061 ; -4.061 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -4.053 ; -4.053 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -3.836 ; -3.836 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -3.932 ; -3.932 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -3.880 ; -3.880 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; -3.844 ; -3.844 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; -3.871 ; -3.871 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; -3.965 ; -3.965 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; -3.968 ; -3.968 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; -3.780 ; -3.780 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; -3.786 ; -3.786 ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]        ; CLOCK_27   ; 3.224  ; 3.224  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[0]       ; CLOCK_27   ; 3.212  ; 3.212  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]       ; CLOCK_27   ; 3.224  ; 3.224  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[2]       ; CLOCK_27   ; 2.828  ; 2.828  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]       ; CLOCK_27   ; 2.841  ; 2.841  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 3.512  ; 3.512  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 3.246  ; 3.246  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 3.092  ; 3.092  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 3.437  ; 3.437  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 3.512  ; 3.512  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 3.075  ; 3.075  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 3.292  ; 3.292  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 3.433  ; 3.433  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 2.994  ; 2.994  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 3.368  ; 3.368  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 3.231  ; 3.231  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 3.299  ; 3.299  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 3.350  ; 3.350  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 3.107  ; 3.107  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 2.890  ; 2.890  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 3.274  ; 3.274  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 2.790  ; 2.790  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 2.845  ; 2.845  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 3.050  ; 3.050  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 3.242  ; 3.242  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 3.242  ; 3.242  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 3.237  ; 3.237  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 3.135  ; 3.135  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 3.115  ; 3.115  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 3.088  ; 3.088  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 3.088  ; 3.088  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 3.088  ; 3.088  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 2.947  ; 2.947  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 2.987  ; 2.987  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 2.987  ; 2.987  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 2.977  ; 2.977  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 2.876  ; 2.876  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 2.787  ; 2.787  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_27   ; 4.401  ; 4.401  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_27   ; 4.252  ; 4.252  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_27   ; 4.401  ; 4.401  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_27   ; 4.280  ; 4.280  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_27   ; 4.251  ; 4.251  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_27   ; 3.612  ; 3.612  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_27   ; 4.107  ; 4.107  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_27   ; 4.002  ; 4.002  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_27   ; 3.992  ; 3.992  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_27   ; 4.107  ; 4.107  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_27   ; 4.098  ; 4.098  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_27   ; 3.014  ; 3.014  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_27   ; 4.106  ; 4.106  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_27   ; 4.096  ; 4.096  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_27   ; 4.106  ; 4.106  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_27   ; 4.082  ; 4.082  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_27   ; 4.096  ; 4.096  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_27   ; 2.864  ; 2.864  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]        ; CLOCK_27   ; 2.828  ; 2.828  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[0]       ; CLOCK_27   ; 3.212  ; 3.212  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]       ; CLOCK_27   ; 3.224  ; 3.224  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[2]       ; CLOCK_27   ; 2.828  ; 2.828  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]       ; CLOCK_27   ; 2.841  ; 2.841  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 2.790  ; 2.790  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 3.246  ; 3.246  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 3.092  ; 3.092  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 3.437  ; 3.437  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 3.512  ; 3.512  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 3.075  ; 3.075  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 3.292  ; 3.292  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 3.433  ; 3.433  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 2.994  ; 2.994  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 3.368  ; 3.368  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 3.231  ; 3.231  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 3.299  ; 3.299  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 3.350  ; 3.350  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 3.107  ; 3.107  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 2.890  ; 2.890  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 3.274  ; 3.274  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 2.790  ; 2.790  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 2.845  ; 2.845  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 3.050  ; 3.050  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 2.876  ; 2.876  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 3.242  ; 3.242  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 3.237  ; 3.237  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 3.135  ; 3.135  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 3.115  ; 3.115  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 3.088  ; 3.088  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 3.088  ; 3.088  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 3.088  ; 3.088  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 2.947  ; 2.947  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 2.987  ; 2.987  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 2.987  ; 2.987  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 2.977  ; 2.977  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 2.876  ; 2.876  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 2.787  ; 2.787  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_27   ; 2.857  ; 2.857  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_27   ; 2.857  ; 2.857  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_27   ; 3.005  ; 3.005  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_27   ; 2.886  ; 2.886  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_27   ; 2.859  ; 2.859  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_27   ; 3.536  ; 3.536  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_27   ; 2.606  ; 2.606  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_27   ; 2.606  ; 2.606  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_27   ; 2.610  ; 2.610  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_27   ; 2.721  ; 2.721  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_27   ; 2.712  ; 2.712  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_27   ; 3.014  ; 3.014  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_27   ; 2.701  ; 2.701  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_27   ; 2.714  ; 2.714  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_27   ; 2.712  ; 2.712  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_27   ; 2.701  ; 2.701  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_27   ; 2.701  ; 2.701  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_27   ; 2.864  ; 2.864  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Output Enable Times                                                                    ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 2.859 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 3.207 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 3.217 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 3.115 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 3.095 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 3.068 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 3.068 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 3.068 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.935 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.985 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 2.985 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 2.982 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 2.982 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 2.972 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 2.972 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 2.859 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 2.859 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+----------------------------------------------------------------------------------------+
; Minimum Output Enable Times                                                            ;
+--------------+------------+-------+------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise  ; Fall ; Clock Edge ; Clock Reference                ;
+--------------+------------+-------+------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 2.859 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 3.207 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 3.217 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 3.115 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 3.095 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 3.068 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 3.068 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 3.068 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.935 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.985 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 2.985 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 2.982 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 2.982 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 2.972 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 2.972 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 2.859 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 2.859 ;      ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-------+------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Output Disable Times                                                                            ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 2.859     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 3.207     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 3.217     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 3.115     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 3.095     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 3.068     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 3.068     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 3.068     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.935     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.985     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 2.985     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 2.982     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 2.982     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 2.972     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 2.972     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 2.859     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 2.859     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                                    ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; Data Port    ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference                ;
+--------------+------------+-----------+-----------+------------+--------------------------------+
; SRAM_DQ[*]   ; CLOCK_27   ; 2.859     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]  ; CLOCK_27   ; 3.207     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]  ; CLOCK_27   ; 3.217     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]  ; CLOCK_27   ; 3.115     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]  ; CLOCK_27   ; 3.095     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 3.068     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 3.068     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 3.068     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 2.935     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 2.985     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 2.985     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 2.982     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 2.982     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 2.972     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 2.972     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 2.859     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 2.859     ;           ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+-----------+-----------+------------+--------------------------------+


+----------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                          ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Clock                           ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack                ; -2.667  ; 0.215 ; -4.381   ; 2.422   ; -1.380              ;
;  CLOCK_27                       ; N/A     ; N/A   ; N/A      ; N/A     ; 18.518              ;
;  CLOCK_50                       ; -2.667  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  p1|altpll_component|pll|clk[0] ; 34.006  ; 0.215 ; -4.381   ; 2.422   ; 18.841              ;
; Design-wide TNS                 ; -50.314 ; 0.0   ; -220.286 ; 0.0     ; -22.38              ;
;  CLOCK_27                       ; N/A     ; N/A   ; N/A      ; N/A     ; 0.000               ;
;  CLOCK_50                       ; -50.314 ; 0.000 ; N/A      ; N/A     ; -22.380             ;
;  p1|altpll_component|pll|clk[0] ; 0.000   ; 0.000 ; -220.286 ; 0.000   ; 0.000               ;
+---------------------------------+---------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------------------------+
; Setup Times                                                                               ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; 11.003 ; 11.003 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; 11.000 ; 11.000 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_27   ; 11.003 ; 11.003 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; 7.639  ; 7.639  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; 6.906  ; 6.906  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; 7.127  ; 7.127  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; 7.111  ; 7.111  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; 6.746  ; 6.746  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; 6.878  ; 6.878  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; 6.784  ; 6.784  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; 6.653  ; 6.653  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; 6.771  ; 6.771  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; 6.935  ; 6.935  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; 6.943  ; 6.943  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; 6.571  ; 6.571  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; 7.639  ; 7.639  ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------+
; Hold Times                                                                                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+--------------+------------+--------+--------+------------+--------------------------------+
; KEY[*]       ; CLOCK_27   ; -3.924 ; -3.924 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[0]      ; CLOCK_27   ; -3.924 ; -3.924 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  KEY[3]      ; CLOCK_27   ; -4.582 ; -4.582 ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]   ; CLOCK_27   ; -3.780 ; -3.780 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]  ; CLOCK_27   ; -3.958 ; -3.958 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]  ; CLOCK_27   ; -4.061 ; -4.061 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]  ; CLOCK_27   ; -4.053 ; -4.053 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]  ; CLOCK_27   ; -3.836 ; -3.836 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]  ; CLOCK_27   ; -3.932 ; -3.932 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]  ; CLOCK_27   ; -3.880 ; -3.880 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10] ; CLOCK_27   ; -3.844 ; -3.844 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11] ; CLOCK_27   ; -3.871 ; -3.871 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12] ; CLOCK_27   ; -3.965 ; -3.965 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13] ; CLOCK_27   ; -3.968 ; -3.968 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14] ; CLOCK_27   ; -3.780 ; -3.780 ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15] ; CLOCK_27   ; -3.786 ; -3.786 ; Rise       ; p1|altpll_component|pll|clk[0] ;
+--------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                       ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]        ; CLOCK_27   ; 6.542  ; 6.542  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[0]       ; CLOCK_27   ; 6.523  ; 6.523  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]       ; CLOCK_27   ; 6.542  ; 6.542  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[2]       ; CLOCK_27   ; 5.598  ; 5.598  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]       ; CLOCK_27   ; 5.592  ; 5.592  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 7.057  ; 7.057  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 6.439  ; 6.439  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 6.053  ; 6.053  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 6.935  ; 6.935  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 7.057  ; 7.057  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 5.981  ; 5.981  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 6.495  ; 6.495  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 6.924  ; 6.924  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 5.849  ; 5.849  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 6.806  ; 6.806  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 6.446  ; 6.446  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 6.664  ; 6.664  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 6.686  ; 6.686  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 6.101  ; 6.101  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 5.588  ; 5.588  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 6.634  ; 6.634  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 5.454  ; 5.454  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 5.554  ; 5.554  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 5.990  ; 5.990  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 6.495  ; 6.495  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 6.495  ; 6.495  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 6.485  ; 6.485  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 6.253  ; 6.253  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 6.233  ; 6.233  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 6.208  ; 6.208  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 6.208  ; 6.208  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 6.208  ; 6.208  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 5.926  ; 5.926  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 5.983  ; 5.983  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 5.967  ; 5.967  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 5.967  ; 5.967  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 5.957  ; 5.957  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 5.727  ; 5.727  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 5.543  ; 5.543  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_27   ; 9.052  ; 9.052  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_27   ; 8.804  ; 8.804  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_27   ; 9.052  ; 9.052  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_27   ; 8.849  ; 8.849  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_27   ; 8.807  ; 8.807  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_27   ; 7.142  ; 7.142  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_27   ; 8.521  ; 8.521  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_27   ; 8.316  ; 8.316  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_27   ; 8.286  ; 8.286  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_27   ; 8.521  ; 8.521  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_27   ; 8.433  ; 8.433  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_27   ; 5.989  ; 5.989  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_27   ; 8.513  ; 8.513  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_27   ; 8.509  ; 8.509  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_27   ; 8.513  ; 8.513  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_27   ; 8.493  ; 8.493  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_27   ; 8.510  ; 8.510  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_27   ; 5.659  ; 5.659  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ; -7.035 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;        ; -7.035 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+---------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                               ;
+----------------+------------+--------+--------+------------+--------------------------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference                ;
+----------------+------------+--------+--------+------------+--------------------------------+
; LEDG[*]        ; CLOCK_27   ; 2.828  ; 2.828  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[0]       ; CLOCK_27   ; 3.212  ; 3.212  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[1]       ; CLOCK_27   ; 3.224  ; 3.224  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[2]       ; CLOCK_27   ; 2.828  ; 2.828  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  LEDG[3]       ; CLOCK_27   ; 2.841  ; 2.841  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_ADDR[*]   ; CLOCK_27   ; 2.790  ; 2.790  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[0]  ; CLOCK_27   ; 3.246  ; 3.246  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[1]  ; CLOCK_27   ; 3.092  ; 3.092  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[2]  ; CLOCK_27   ; 3.437  ; 3.437  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[3]  ; CLOCK_27   ; 3.512  ; 3.512  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[4]  ; CLOCK_27   ; 3.075  ; 3.075  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[5]  ; CLOCK_27   ; 3.292  ; 3.292  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[6]  ; CLOCK_27   ; 3.433  ; 3.433  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[7]  ; CLOCK_27   ; 2.994  ; 2.994  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[8]  ; CLOCK_27   ; 3.368  ; 3.368  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[9]  ; CLOCK_27   ; 3.231  ; 3.231  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[10] ; CLOCK_27   ; 3.299  ; 3.299  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[11] ; CLOCK_27   ; 3.350  ; 3.350  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[12] ; CLOCK_27   ; 3.107  ; 3.107  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[13] ; CLOCK_27   ; 2.890  ; 2.890  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[14] ; CLOCK_27   ; 3.274  ; 3.274  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[15] ; CLOCK_27   ; 2.790  ; 2.790  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[16] ; CLOCK_27   ; 2.845  ; 2.845  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_ADDR[17] ; CLOCK_27   ; 3.050  ; 3.050  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_DQ[*]     ; CLOCK_27   ; 2.876  ; 2.876  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[0]    ; CLOCK_27   ; 3.242  ; 3.242  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[1]    ; CLOCK_27   ; 3.237  ; 3.237  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[2]    ; CLOCK_27   ; 3.135  ; 3.135  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[3]    ; CLOCK_27   ; 3.115  ; 3.115  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[4]    ; CLOCK_27   ; 3.088  ; 3.088  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[5]    ; CLOCK_27   ; 3.088  ; 3.088  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[6]    ; CLOCK_27   ; 3.088  ; 3.088  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[7]    ; CLOCK_27   ; 2.947  ; 2.947  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[8]    ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[9]    ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[10]   ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[11]   ; CLOCK_27   ; 3.003  ; 3.003  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[12]   ; CLOCK_27   ; 2.987  ; 2.987  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[13]   ; CLOCK_27   ; 2.987  ; 2.987  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[14]   ; CLOCK_27   ; 2.977  ; 2.977  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  SRAM_DQ[15]   ; CLOCK_27   ; 2.876  ; 2.876  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; SRAM_WE_N      ; CLOCK_27   ; 2.787  ; 2.787  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_B[*]       ; CLOCK_27   ; 2.857  ; 2.857  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[6]      ; CLOCK_27   ; 2.857  ; 2.857  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[7]      ; CLOCK_27   ; 3.005  ; 3.005  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[8]      ; CLOCK_27   ; 2.886  ; 2.886  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_B[9]      ; CLOCK_27   ; 2.859  ; 2.859  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_BLANK      ; CLOCK_27   ; 3.536  ; 3.536  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_G[*]       ; CLOCK_27   ; 2.606  ; 2.606  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[6]      ; CLOCK_27   ; 2.606  ; 2.606  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[7]      ; CLOCK_27   ; 2.610  ; 2.610  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[8]      ; CLOCK_27   ; 2.721  ; 2.721  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_G[9]      ; CLOCK_27   ; 2.712  ; 2.712  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_HS         ; CLOCK_27   ; 3.014  ; 3.014  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_R[*]       ; CLOCK_27   ; 2.701  ; 2.701  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[6]      ; CLOCK_27   ; 2.714  ; 2.714  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[7]      ; CLOCK_27   ; 2.712  ; 2.712  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[8]      ; CLOCK_27   ; 2.701  ; 2.701  ; Rise       ; p1|altpll_component|pll|clk[0] ;
;  VGA_R[9]      ; CLOCK_27   ; 2.701  ; 2.701  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_VS         ; CLOCK_27   ; 2.864  ; 2.864  ; Rise       ; p1|altpll_component|pll|clk[0] ;
; VGA_CLK        ; CLOCK_27   ; -8.488 ;        ; Rise       ; p1|altpll_component|pll|clk[2] ;
; VGA_CLK        ; CLOCK_27   ;        ; -8.488 ; Fall       ; p1|altpll_component|pll|clk[2] ;
+----------------+------------+--------+--------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                             ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 2853     ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                              ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50                       ; CLOCK_50                       ; 630      ; 0        ; 0        ; 0        ;
; p1|altpll_component|pll|clk[0] ; p1|altpll_component|pll|clk[0] ; 2853     ; 0        ; 0        ; 0        ;
+--------------------------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Recovery Transfers                                                                      ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 52       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------+
; Removal Transfers                                                                       ;
+------------+--------------------------------+----------+----------+----------+----------+
; From Clock ; To Clock                       ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+--------------------------------+----------+----------+----------+----------+
; CLOCK_50   ; p1|altpll_component|pll|clk[0] ; 52       ; 0        ; 0        ; 0        ;
+------------+--------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 14    ; 14   ;
; Unconstrained Input Port Paths  ; 250   ; 250  ;
; Unconstrained Output Ports      ; 55    ; 55   ;
; Unconstrained Output Port Paths ; 300   ; 300  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 11.0 Build 157 04/27/2011 SJ Full Version
    Info: Processing started: Fri Jan 30 15:49:57 2015
Info: Command: quartus_sta test -c test
Info: qsta_default_script.tcl version: #1
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Critical Warning: Synopsys Design Constraints File file not found: 'test.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained generated clocks found in the design. Calling "derive_pll_clocks -create_base_clocks"
Info: Deriving PLL Clocks
    Info: create_clock -period 37.037 -waveform {0.000 18.518} -name CLOCK_27 CLOCK_27
    Info: create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[0]} {p1|altpll_component|pll|clk[0]}
    Info: create_generated_clock -source {p1|altpll_component|pll|inclk[0]} -divide_by 15 -multiply_by 14 -phase -90.00 -duty_cycle 50.00 -name {p1|altpll_component|pll|clk[2]} {p1|altpll_component|pll|clk[2]}
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Analyzing Slow Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -2.667
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.667       -50.314 CLOCK_50 
    Info:    34.006         0.000 p1|altpll_component|pll|clk[0] 
Info: Worst-case hold slack is 0.391
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.391         0.000 CLOCK_50 
    Info:     0.391         0.000 p1|altpll_component|pll|clk[0] 
Info: Worst-case recovery slack is -4.381
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -4.381      -220.286 p1|altpll_component|pll|clk[0] 
Info: Worst-case removal slack is 3.892
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     3.892         0.000 p1|altpll_component|pll|clk[0] 
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -22.380 CLOCK_50 
    Info:    18.518         0.000 CLOCK_27 
    Info:    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info: The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info: Started post-fitting delay annotation
Warning: Found 377 output pins without output pin load capacitance assignment
    Info: Pin "LCD_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT3" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_DQ[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_DAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_DATA[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_0[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[28]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[29]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[30]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[31]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[32]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[33]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[34]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "GPIO_1[35]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX0[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX1[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX2[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX3[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX4[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX5[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX6[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "HEX7[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDG[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LEDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "UART_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "IRDA_TXD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_LDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_UDQM" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_RAS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_0" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_BA_1" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "DRAM_CKE" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_ADDR[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "FL_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_ADDR[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_UB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_LB_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_WE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_CE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SRAM_OE_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_ADDR[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_FSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_LSPEED" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK0_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "OTG_DACK1_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_ON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_BLON" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RW" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_EN" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "LCD_RS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "SD_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TDO" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_HS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_VS" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_BLANK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_SYNC" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_R[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_G[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "VGA_B[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CMD" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CS_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_WR_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RD_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_RST_N" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "ENET_CLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_ADCLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info: Pin "TD_RESET" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info: Delay annotation completed successfully
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -0.763
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.763       -13.365 CLOCK_50 
    Info:    37.128         0.000 p1|altpll_component|pll|clk[0] 
Info: Worst-case hold slack is 0.215
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     0.215         0.000 CLOCK_50 
    Info:     0.215         0.000 p1|altpll_component|pll|clk[0] 
Info: Worst-case recovery slack is -2.660
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.660      -134.871 p1|altpll_component|pll|clk[0] 
Info: Worst-case removal slack is 2.422
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:     2.422         0.000 p1|altpll_component|pll|clk[0] 
Info: Worst-case minimum pulse width slack is -1.380
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.380       -22.380 CLOCK_50 
    Info:    18.518         0.000 CLOCK_27 
    Info:    18.841         0.000 p1|altpll_component|pll|clk[0] 
Info: The selected device family is not supported by the report_metastability command.
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 391 megabytes
    Info: Processing ended: Fri Jan 30 15:49:59 2015
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


