# compile verilog/system verilog design source files
verilog xil_defaultlib  \
"../../../../Archivos/verilog/src/adder.v" \
"../../../../Archivos/verilog/tb/tb_ADD_PC.v" \

# compile glbl module
verilog xil_defaultlib "glbl.v"

# Do not sort compile order
nosort
