一种通过FPGA内部延时模块测量两路信号时间差的装置 本实用新型包括锁存器和若干延时模块，所述的延时模块依次串联，所述的任一延时模块的输入端与锁存器的输入端相连。本实用新型提供一种结构简单，调试方便，误差偏移小，性能稳定，集成度高的一种通过FPGA内部延时模块精密测量两路信号时间差的装置。
