1、实现的简易五级流水线CPU，实现 57 条指令，并实现异常处理模块。其中包括所有非浮点 MIPS I 指令(除去 LWL、LWR、SWL、SWR)以及 MIPS32 中的 ERET 指令，有 14 条算术运算指令、8 条逻辑运算指令、6 条移位指令、12 条分支指令、4 条数据移动指令、2 条自陷指令、8 条访存指令、3 条特权指令，总计 57 条指令。

2、加入 Cache，加快 CPU 访存速度。基本要求为 4KB 大小，块大小为 1word，处理方式为写直达、直接映射的 I-Cache 与 D-Cache

3、处理器性能优化。包含以下内容：
a.流水线断流问题优化。流水线断流集中于分支指令与访存延迟问题上，由于流水线在部分指令发生相关时，数据前推无法满足需要，导致流水线暂停，形成的断流问题。分析通路图，优化数据前推路径，减少流水线暂停的概率，达到性能优化的作用。
b. 均衡各阶段组合逻辑延时。各阶段组合逻辑部分完成功能复杂度有所不同，在译码、执行阶段的组合逻辑完成所需要的延时明显高于其他阶段，此时优化单一周期所需时间，尽可能使得功能复杂的阶段所实现的组合逻辑产生的延时降低，优化单周期执行时间。
c.关键路径优化。由于 CPU 内部组合逻辑与 IO 直接连接，使得 IO 访问成为关键路径。优化 IO 时延能够有效减少关键路径的总时长，达到时钟频率的优化。同时需要考虑对 IPC 的影响，达到均衡优化的效
果。

Cache 完善：在原来实现的 Cache 基础上，实现写回法 Cache，支持更大的块大小，映射方式改为二路组相连。
