(dp0
S''
p1
I22
sS'%lanemask_lt'
p2
I14
sS'%ntid'
p3
I3
sS'%lanemask_le'
p4
I13
sS'%nctaid'
p5
I8
sS'%warpid'
p6
I5
sS'%smid'
p7
I9
sS'%laneid'
p8
I4
sS'%nsmid'
p9
I10
sS'%clock_hi'
p10
I18
sS'%clock'
p11
I17
sS'%tid'
p12
I2
sS'%dynamic_smem_size'
p13
I21
sS'%nwarpid'
p14
I6
sS'%lanemask_eq'
p15
I12
sS'r1'
p16
I0
sS'r2'
p17
I1
sS'%lanemask_gt'
p18
I16
sS'%clock64'
p19
I19
sS'%ctaid'
p20
I7
sS'%total_smem_size'
p21
I20
sS'%lanemask_ge'
p22
I15
sS'%gridid'
p23
I11
s.