是的，在典型的计算机体系结构中，当需要将累加器（AC）的内容写入由地址寄存器（AR）指定的内存单元时，通常需要以下步骤：

1. **地址准备**：  
   首先，地址寄存器（AR）会将目标内存地址发送到内存的地址总线上，告知内存要访问的具体位置。

2. **数据暂存**：  
   累加器（AC）中的数据需要先传输到数据寄存器（DR）中。这是因为**数据寄存器（DR）是专门用于与内存交互的缓冲寄存器**，负责临时存储即将写入内存或从内存读取的数据。

3. **内存写入操作**：  
   随后，DR中的数据会被放置到数据总线上，并由内存控制器根据AR提供的地址，将数据写入对应的内存单元。

### 关键原因：
- **数据通路的限制**：在大多数设计中，AC不能直接与内存数据总线通信，必须通过DR中转。
- **时序与协调**：DR作为中间缓冲，协调处理器和内存之间的速度差异，确保数据稳定传输。

### 附加说明：
- 缓冲寄存器（BR）在此过程中通常不会参与，因为它的作用更多是处理运算中的中间数据，而非内存交互。
- 如果体系结构允许AC直接连接内存总线（某些特殊设计），则可能跳过DR。但通用情况下，DR是必需的。

因此，**AC的内容需要先存储在DR中，再通过DR写入内存**。