# 问题

1. 了解目录结构：与前端相关的比如文档(doc)，仿真模型(verilog/vhdl)，标准单元库(synopsys/symbols)
2. 阅读文档transition time, propagation delay等参数的定义
3. 阅读文档Power Dissipation/Calculation的描述
4. 阅读文档Delay calculation的描述
5. 提供了哪些类型的cell？
6. Verilog文件中包含了哪些信息？

# 解答

1. 对于IC前端设计中，设计人员把逻辑代码编写出来之后。DC会根据当前的设计与时序要求把在库里面按照一定的顺序进行轮训匹配，直到找到符合条件的cell。所以有的时候DC多次综合的之后的结果可能会有偏差。就是因为在进行不同的综合过程中，符合条件的cell并不止一个，而DC只会找最先满足条件的cell。文档中描述的就是每一个cell的真值表以及对应的面积，当我们需要评估整个项目大小的时候就会需要查看这个文件。把门的数量乘以最小nand门的面积作为整个芯片的评估面积。仿真模型主要用于仿真。包含时序信息，在后仿真的时候对应的时序信息会被标记。标准单元库就是给DC去综合的那个库。

2. 就是翻转时间以及传播延时
3. 电源功耗
4. 延时参数
5. 数字逻辑单元，寄存器，BUF，带扫描链的寄存器，以及时钟逻辑单元。在无毛刺时钟设计中时钟逻辑单元需要手动例化以避免DC综合优化相关逻辑
6. 主要包含标准单元的行为及模型以及后仿真的时候用于sdf反标的specfiy块

