**Unit 3 – Memory System**    
```txt
├── Basic Concepts    
│   ├── Memory Locations and Addresses    
│   ├── Memory Connection to Processor    
│   └── Address/Data/Control Lines    
├── Semiconductor RAM Memories    
│   ├── Static RAM (SRAM)    
│   │   ├── SRAM Cell Structure    
│   │   └── CMOS SRAM    
│   ├── Dynamic RAM (DRAM)    
│   │   ├── DRAM Cell (Capacitor+Transistor)    
│   │   └── Refresh Operation    
│   ├── Synchronous DRAM (SDRAM)    
│   ├── DDR SDRAM    
│   └── Rambus Memory    
├── Read-Only Memories (ROM)    
│   ├── Mask ROM    
│   ├── PROM    
│   ├── EPROM    
│   ├── EEPROM    
│   └── Flash Memory    
├── Direct Memory Access (DMA)    
│   ├── DMA Controller    
│   ├── DMA Operation    
│   └── DMA Channels    
├── Memory Hierarchy    
│   ├── Registers → Cache → Main Memory → Disk    
│   └── Cache Hit/Miss    
├── Cache Memories    
│   ├── Cache Mapping Functions    
│   │   ├── Direct Mapping    
│   │   ├── Associative Mapping    
│   │   └── Set-Associative Mapping    
│   └── Cache Address Fields (Tag/Block/Word)    
└── Virtual Memory    
├── Page Tables    
├── MMU (Memory Management Unit)    
├── TLB (Translation Lookaside Buffer)    
└── Page Faults    
````