<!DOCTYPE html PUBLIC "-//W3C//DTD XHTML 1.0 Strict//EN"
        "http://www.w3.org/TR/xhtml1/DTD/xhtml1-strict.dtd">
<html>
<head>
<title>Architektury grafických systémù Pixel-Planes a Reality Engine</title>
<meta name="Author" content="Pavel Tisnovsky" />
<meta name="Generator" content="vim" />
<meta http-equiv="content-type" content="text/html; charset=iso-8859-2" />
<style type="text/css">
         body {color:#000000; background:#ffffff;}
         h1  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#c00000; text-align:center; padding-left:1em}
         h2  {font-family: arial, helvetica, sans-serif; color:#ffffff; background-color:#0000c0; padding-left:1em; text-align:left}
         h3  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#c0c0c0; padding-left:1em; text-align:left}
         h4  {font-family: arial, helvetica, sans-serif; color:#000000; background-color:#e0e0e0; padding-left:1em; text-align:left}
         a   {font-family: arial, helvetica, sans-serif;}
         li  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ol  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         ul  {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify; width:450px;}
         p   {font-family: arial, helvetica, sans-serif; color:#000000; text-align:justify;}
         pre {background:#e0e0e0}
</style>
</head>

<body>

<h1>Architektury grafických systémù Pixel-Planes a Reality Engine</h1>

<h3>Pavel Ti¹novský</h3>

<p></p>

<h1>Úvodník</h1>

<p>V jubilejní sté èásti seriálu o architekturách poèítaèù se seznámíme se dvìma zajímavými a v mnoha ohledech netradièními architekturami grafických subsystémù poèítaèù. Jedná se o architekturu Pixel-Planes (konkrétnì o varianty Pixel Plane 4 a Pixel Plane 5) a takté¾ o èásteènì podobnou architekturu grafických superpoèítaèù Reality Engine a Reality Engine<sup>2</sup> firmy SGI.</p>



<h2>Obsah</h2>

<p><a href="#k01">1. Architektura Pixel-Planes</a></p>
<p><a href="#k02">2. Struktura grafického systému Pixel-Planes</a></p>
<p><a href="#k03">3. Technické parametry grafického systému Pixel-Planes</a></p>
<p><a href="#k04">4. Grafický subsystém Reality Engine</a></p>
<p><a href="#k05">5. Moduly grafického subsystému Reality Engine &ndash; procesor pøíkazù</a></p>
<p><a href="#k06">6. Moduly grafického subsystému Reality Engine &ndash; Geometry Engine</a></p>
<p><a href="#k07">7. Obsah následující èásti seriálu</a></p>
<p><a href="#k08">8. Literatura</a></p>
<p><a href="#k09">9. Odkazy na Internetu</a></p>



<p><a name="k01"></a></p>
<h2>1. Architektura Pixel-Planes</h2>

<p>Prvním grafickým systémem, který si v&nbsp;dne¹ní èásti seriálu o
architekturách poèítaèù popí¹eme, je grafický systém nazvaný
<i>Pixel-Planes</i>. Jedná se o speciální typ grafického akcelerátoru urèeného
pøedev¹ím pro výzkumné úèely (z&nbsp;komerèního hlediska se z&nbsp;nìkolika
dále uvedených dùvodù jedná o nepøíli¹ zajímavou architekturu), který se od
ostatních døíve popsaných grafických akcelerátorù odli¹uje pøedev¹ím
v&nbsp;tom, ¾e jeho tvùrci nepou¾ili klasický vykreslovací øetìzec (dnes
pøedstavovaný grafickým procesorem &ndash; <i>GPU</i>) napojený na framebuffer
a texturovací pamì». Namísto toho je framebuffer, který obvykle bývá
pøedstavován pamìtí SRAM, DRAM èi v&nbsp;nìkterých pøípadech i speciální
dvoubránovou pamìtí, v&nbsp;architektuøe <i>Pixel-Planes</i> rozdìlen na
jednotlivé pixely, pøièem¾ ka¾dému pixelu je pøiøazen samostatný, pomìrnì
jednoduchý <i>pixelový procesor</i> (tj.&nbsp;aritmeticko-logická jednotka
s&nbsp;pøídavnými obvody) vybavený malou pamìtí s&nbsp;kapacitou pouhých 72
bitù, v&nbsp;ní¾ mohou být ulo¾eny v¹echny dùle¾ité informace o pixelu
(pøesnìji øeèeno fragmentu, proto¾e se mù¾e jednat o pixel s&nbsp;pøiøazenou
hloubkou i dal¹ími atributy).</p>

<a href="http://i.iinfo.cz/images/371/pc100-1.jpg"><img src="http://i.iinfo.cz/images/371/pc100-1-prev.jpg" width="370" height="260" alt="pc100" /></a>
<p><i>Obrázek 1: Toroid, pøi jeho¾ vykreslování byl pou¾it algoritmus bump
mappingu. Tento algoritmus je zalo¾en na modulaci normálových vektorù (jedná se
o normálové vektory pøiøazené polygonùm nebo o vektory pøiøazené ke spoleèným
vrcholùm nìkolika polygonù) na základì hodnoty ulo¾ené v&nbsp;textuøe èi
hodnoty vypoètené z&nbsp;funkce procedurální textury.</i></p>

<p>Jedná se tedy o architekturu, která pracuje zcela jiným zpùsobem ne¾ vìt¹ina
ostatních grafických akcelerátorù, co¾ mj.&nbsp;znamená, ¾e se pøi vykreslování
pou¾ívají i v&nbsp;mnoha ohledech odli¹né algoritmy. Filozofie této
architektury toti¾ vychází z&nbsp;masivního paralelismu, pøi nìm¾ se souèasnì
mohou zpracovávat v¹echny pixely ve framebufferu, ov¹em provádìné operace jsou
velmi jednoduché (délka trvání jedné slo¾itìj¹í operace je rovna cca 20-30
cyklùm, proto¾e procesor zpracovává data po jednotlivých bitech). Naproti tomu
prakticky v¹echny moderní grafické akcelerátory sice takté¾ pou¾ívají paralelní
zpracování dat, ale v&nbsp;mnohem men¹í míøe &ndash; vysoký výpoèetní výkon
dne¹ních akcelerátorù je dosa¾en pøedev¹ím rozdìlením celého rasterizaèního
øetìzce do mnoha øezù, tak¾e vzniká grafická pipeline, která doká¾e
v&nbsp;jednom kroku souèasnì provést velké mno¾ství operací, ov¹em ka¾dá
operace je provedena v&nbsp;jiné èásti rasterizaèního øetìzce &ndash; viz
následující obrázek, na nìm¾ jsou zobrazeny operace, které se provádí
v&nbsp;rasterizaèním øetìzci typického soudobého grafického akcelerátoru.</p>

<img src="http://i.iinfo.cz/images/660/pc93-7.png" alt="pc100_1" height="280" width="450" />
<p><i>Obrázek 2: Operace s&nbsp;fragmenty provádìné pøi rasterizaci
trojúhelníkù èi obecnìj¹ích konvexních polygonù na moderním grafickém
akcelerátoru.</i></p>



<p><a name="k02"></a></p>
<h2>2. Struktura grafického systému Pixel-Planes</h2>

<p>Nejdùle¾itìj¹í èástí architektury <i>Pixel-Planes</i> jsou specializované
zákaznické èipy, z&nbsp;nich¾ ka¾dý obsahuje 128 pixelových procesorù, pøièem¾
pro ka¾dý pixel je vyhrazeno 72 bitù v&nbsp;pamìti instalované na èipu (ka¾dý
pixelový procesor pøistupuje pøímo ke &bdquo;svým&ldquo; 72 bitùm). Na tøetím
obrázku umístìném pod tímto odstavcem je zobrazeno zjednodu¹ené schéma èásti
framebufferu s&nbsp;rozli¹ením 8&times;8 pixelù. Mù¾eme zde vidìt, ¾e ke
ka¾dému pixelu je skuteènì pøiøazen jednoduchý <i>pixelový procesor</i>
s&nbsp;jednobitovou aritmeticko-logickou jednotkou, který mù¾e pøistupovat
k&nbsp;pamìti o kapacitì 72 bitù (celková kapacita pamìti na jednom zákaznickém
èipu je rovna 128&times;72=9216 bitùm, tj.&nbsp;1152 bajtùm). Data se do
ka¾dého procesoru posílají a následnì zpracovávají sériovì, tj.&nbsp;ka¾dý
procesor pøijme v&nbsp;ka¾dém taktu pouze jediný bit informace. Vzhledem
k&nbsp;tomu, ¾e v¹echny procesory na èipu pracují paralelnì, jsou na ka¾dém
èipu architektury <i>Pixel-Planes</i> implementovány sbìrnice o ¹íøce 128 bitù
(¹íøka tìchto sbìrnic tedy odpovídá celkovému poètu pixelových procesorù
umístìných na jednom èipu).</p>

<a href="http://i.iinfo.cz/images/371/pc100-2.png"><img src="http://i.iinfo.cz/images/371/pc100-2-prev.png" width="370" height="167" alt="pc100" /></a>
<p><i>Obrázek 3: Zjednodu¹ené schéma èásti framebufferu architektury
Pixel-Planes s&nbsp;rozli¹ením 8&times;8 pixelù.</i></p>

<p>Pøi rasterizaci (vykreslování objektù) se pro ka¾dý zpracovávaný pixel
provádí výpoèet lineárních výrazù majících tvar <i>F(x,y) = A*x +
B*y + C</i>, kde <i>x</i> a <i>y</i> jsou souøadnice pixelu a <i>A</i>,
<i>B</i> a <i>C</i> jsou koeficienty zvolené podle toho, jaká operace se má
provádìt (mù¾e se napøíklad jednat o operaci rasterizaci trojúhelníka, výplò
obdélníkové oblasti vzorkem, výpoèet barev pixelù na základì algoritmu
Gouraudova stínování atd.). Výsledná hodnota vzniklá vyhodnocením lineárního
výrazu mù¾e být pou¾ita pro obarvení pixelu, test hloubky pixelu (fragmentu)
atd. To, jaká operace se skuteènì provede, zále¾í na algoritmu, který systém
<i>Pixel-Planes</i> v&nbsp;daný okam¾ik provádí. Ov¹em kdyby ka¾dý procesor
musel samostatnì provádìt celý výpoèet vý¹e uvedeného lineárního výrazu, bylo
by to neefektivní, proto¾e vìt¹ina výpoètù by se zbyteènì duplikovala a navíc
by musely být tyto procesory mnohem slo¾itìj¹í ne¾ ty, které byly ve
skuteènosti v&nbsp;architektuøe <i>Pixel-Planes</i> pou¾ity (na tomto místì je
vhodné si uvìdomit, ¾e pro framebuffery bì¾ných rozli¹ení se zde bavíme
napøíklad o ètvrt milionech procesorù, tak¾e ka¾dé nadbyteèné hradlo by celý
grafický akcelerátor mohlo dosti podstatným zpùsobem prodra¾it).</p>

<p>Namísto toho je v&nbsp;architektuøe <i>Pixel-Planes</i> kromì jednobitových
ALU pøiøazených ka¾dému pixelu implementována i výpoèetní struktura nazvaná
<i>strom lineárních výrazù</i>, která pro ka¾dý pixel (pøesnìji pro ka¾dý
pixelový procesor) pøedpoèítá hodnoty <i>A&times;x+C</i> a <i>B&times;y</i>,
které se následnì ka¾dému pixelovému procesoru po¹lou sériovým protokolem
(v&nbsp;ka¾dém taktu jeden bit). Pixelový procesor posléze obì hodnoty seète a
provede s&nbsp;výsledkem <i>F</i> po¾adovanou operaci, napøíklad její zápis do
své pamìti (tím mù¾e dojít napøíklad ke zmìnì barvy pixelu nebo jeho hloubky).
Poznamenejme, ¾e kromì zde popisované architektury <i>Pixel-Planes (verze 4)</i>
byla navr¾ena i její modernìj¹í verze <i>Pixel-Planes 5</i>, v&nbsp;ní¾ se ji¾
kromì lineárních výrazù mohou vyhodnocovat i výrazy obsahující druhé mocniny
souøadnic <i>x</i> a <i>y</i>. Pro <i>Pixel-Planes 5</i> je tak napøíklad snadné
implementovat algoritmus vykreslování koulí, nìkterých typù spline ploch,
slo¾itìj¹í osvìtlovací modely atd.</p>



<p><a name="k03"></a></p>
<h2>3. Technické parametry grafického systému Pixel-Planes</h2>

<p>Grafický akcelerátor <i>Pixel-Planes</i> obsahoval celkem 262&nbsp;144
pixelových procesorù s&nbsp;pøiøazenou 72 bitovou pamìtí, pomocí nich¾ byl
vytvoøen framebuffer s&nbsp;rozli¹ením 512&times;512 pixelù
(512&times;512=262144). Vzhledem k&nbsp;tomu, ¾e na jeden zákaznický èip bylo
mo¾né umístit 128 tìchto procesorù (jedná se o technologii roku 1986, kdy tato
architektura vznikla), bylo nutné pro konstrukci celého akcelerátoru
<i>Pixel-Planes</i> pou¾ít celkem 2048 tìchto èipù (262144/128=2048), co¾ je
jeden z&nbsp;dùvodù, proè se neuva¾ovalo o jeho komerèním nasazení, i kdy¾
výkonnost této architektury byla na dobu vzniku více ne¾ dobrá &ndash; za jednu
sekundu bylo mo¾né vykreslit a¾ 40 tisíc trojúhelníkù vystínovaných pomocí
Gouraudova stínování, pøièem¾ tyto trojúhelníky mohly mít libovolnou velikost
(nezávislost rychlosti vykreslování na velikosti vykreslovaných obrazcù je
ostatnì jedna z&nbsp;nejzajímavìj¹ích vlastností této architektury). Jak ji¾
bylo øeèeno v&nbsp;pøedchozích odstavcích, jsou souèasné grafické akcelerátory
vystavìny nad bì¾ným framebufferem (statickou èi dynamickou pamìtí) a výkonným
<i>GPU</i>.</p>



<p><a name="k04"></a></p>
<h2>4. Grafický subsystém Reality Engine</h2>

<p>V&nbsp;pøedchozí èásti tohoto seriálu jsme si popsali architekturu serverù
<i>Onyx 2</i> spolu s&nbsp;jejich grafickým subsystémem <i>Infinite
Reality</i>. Firma <i>SGI</i> ov¹em v&nbsp;mnoha svých poèítaèích vyu¾ívala i
odli¹né typy grafických subsystémù. Jednou z&nbsp;alternativ (a èásteènì i
pøedchùdcem) grafického subsystému <i>Infinite Reality</i> je architektura
<i>Reality Engine</i>, kterou si popí¹eme v&nbsp;následujícím textu. Tato
architektura se v&nbsp;nìkterých ohledech podobá vý¹e popsané architektuøe
<i>Pixel-Planes</i>, zejména zpùsobem zapojení procesorù specializovaných na
provádìní operací s&nbsp;fragmenty ulo¾enými ve framebufferu. Na ètvrtém
obrázku umístìném pod tímto odstavcem jsou zobrazeny jednotlivé funkèní bloky,
ze kterých se grafický subsystém <i>Reality Engine</i> skládá. Na obrázku
mù¾eme vidìt, ¾e je celý subsystém sestaven z&nbsp;nìkolika samostatných desek
nazvaných <i>geometry board</i>, <i>raster memory board</i> a <i>display
generator board</i> (existuje více konfigurací tìchto desek, kterých mù¾e být
3, 4 nebo 6).</p>

<a href="http://i.iinfo.cz/images/371/pc100-3.png"><img src="http://i.iinfo.cz/images/371/pc100-3-prev.png" width="303" height="270" alt="pc100" /></a>
<p><i>Obrázek 4: Funkèní bloky grafického subsystému Reality Engine.</i></p>

<p>Na první desce grafického subsystému <i>Reality Engine</i> se nachází jeden
procesor pøíkazù (<i>Command Processor</i>) a nìkolik blokù urèených pro
zpracování geometrických informací (<i>Geometry Engine(s)</i>). Pøesný poèet
tìchto blokù se li¹í v&nbsp;závislosti na tom, zda se jedná o pùvodní verzi
<i>Reality Engine</i> nebo o její inovovanou variantu nazvanou <i>Reality
Engine<sup>2</sup></i>. Na druhé desce, kterých mù¾e být v&nbsp;poèítaèi
nainstalováno více (jejich vzájemné propojení je realizováno speciální sbìrnicí
<i>Triangle Bus</i>), se nachází generátory fragmentù (<i>Fragment
Generator(s)</i>) provádìjící rasterizaci trojúhelníkù a takté¾ pole procesorù
urèených pro provádìní operací s&nbsp;jednotlivými pixely (<i>Image
Engine(s)</i>). Poslední deska slou¾í pro zpracování výsledného rastrového
obrazu a pro generování video signálu urèeného pro monitory popø.&nbsp;pro
dal¹í vhodná grafická výstupní zaøízení. V&nbsp;následujících kapitolách si
funkce jednotlivých blokù, ze kterých se <i>Reality Engine</i> skládá, popí¹eme
do vìt¹ích podrobností.</p>

<a href="http://i.iinfo.cz/images/371/pc100-4.jpg"><img src="http://i.iinfo.cz/images/371/pc100-4-prev.jpg" width="247" height="270" alt="pc100" /></a>
<p><i>Obrázek 5: Ètyøi desky, ze kterých se skládá grafický subsystém Reality
Engine. Existuje i ménì výkonná konfigurace se tøemi deskami a naopak
výkonnìj¹í konfigurace obsahující ¹est desek.</i></p>



<p><a name="k05"></a></p>
<h2>5. Moduly grafického subsystému Reality Engine &ndash; procesor pøíkazù</h2>

<p>První deskou, z&nbsp;ní¾ se grafický subsystém <i>Reality Engine</i> skládá,
je deska obsahující procesor pøíkazù a sadu modulù nazvaných <i>Geometry
Engine</i>. Procesor pøíkazù (<i>Command Processor</i>) slou¾í
k&nbsp;postupnému naèítání pøíkazù, které jsou ulo¾eny do fronty (FIFO). Jedná
se o pøíkazy, které odpovídají funkcím grafické knihovny <i>OpenGL</i>.
V&nbsp;pøípadì, ¾e se jedná o pøíkaz, který mìní parametry vykreslování
(napøíklad nastavení transformaèní èi projekèní matice, zmìna parametrù
osvìtlovacího modelu atd.), je tento pøíkaz pøíkazovým procesorem distribuován
ke v¹em modulùm <i>Geometry Engine</i>.</p>

<a href="http://i.iinfo.cz/images/371/pc100-5.png"><img src="http://i.iinfo.cz/images/371/pc100-5-prev.png" width="303" height="270" alt="pc100" /></a>
<p><i>Obrázek 6: Schéma systému Reality Engine se zvýraznìnou deskou geometry
board.</i></p>

<p>Pokud se naopak jedná napøíklad o pøíkaz odpovídající funkci
<strong>glColor*()</strong> (barva vrcholu), <strong>glVertex*()</strong>
(souøadnice vrcholu) apod., je tento pøíkaz poslán pouze do jednoho modulu
<i>Geometry Engine</i>, pøièem¾ si procesor pøíkazù sám pamatuje, kterému
modulu byl tento pøíkaz zaslán, proto¾e v¹echny informace o jednom vrcholu
(barva, textura, souøadnice v&nbsp;textuøe, pozice vrcholu v&nbsp;prostoru)
musí být poslány do tého¾ modulu <i>Geometry Engine</i>. Pøíkazový procesor
takté¾ automaticky rozkládá del¹í sekvenci segmentù polyèar (line strip, line
loop) èi dlouhé pruhy trojúhelníkù (triangle strip) na men¹í èásti, aby do¹lo
k&nbsp;co nejlep¹ímu vytí¾ení v¹ech modulù <i>Geometry Engine</i> (jedná se o
klasický load balancing).</p></p>

<a href="http://i.iinfo.cz/images/371/pc100-6.jpg"><img src="http://i.iinfo.cz/images/371/pc100-6-prev.jpg" width="360" height="270" alt="pc100" /></a>
<p><i>Obrázek 7: Deska obsahující procesor pøíkazù a osm procesorù Intel 860
spolu s&nbsp;dal¹ími obvody zaji¹»ujícími vzájemnou komunikaci v¹ech
èipù.</i></p>



<p><a name="k06"></a></p>
<h2>6. Moduly grafického subsystému Reality Engine &ndash; Geometry Engine</h2>

<p>Za procesorem pøíkazù se nachází øada modulù <i>Geometry Engine</i>, jich¾
mù¾e být podle po¾adovaného výpoèetního výkonu nainstalováno 6, 8 nebo 12.
Ka¾dý modul <i>Geometry Engine</i> je sestaven z&nbsp;procesorù <i>Intel
i860XP</i>, jejich¾ základní technické parametry jsme si ji¾ popsali
v&nbsp;pøedchozích èástech tohoto seriálu. Pøipomeòme si jen, ¾e se jedná o
mikroprocesor firmy Intel z&nbsp;roku 1989, který má architekturu <i>RISC</i> a
instrukèní sadu typu <i>VLIW</i> (v&nbsp;jednom instrukèním slovì je tedy
zakódováno vìt¹í mno¾ství operací, pøièem¾ ka¾dá z&nbsp;tìchto operací je
urèená pro jinou jednotku na èipu, co¾ zjednodu¹uje návrh procesoru, který
nemusí obsahovat slo¾itý øadiè, který by se staral o pøidìlování jednotek
jednotlivým instrukcím). V&nbsp;podstatì se jedná o (na dobu vzniku velmi
výkonný) signálový procesor podporující celoèíselné operace i operace
s&nbsp;hodnotami ulo¾enými v&nbsp;systému plovoucí øádové èárky, který je navíc
vybavený jednotkou specializovanou pro provádìní nìkterých grafických
operací.</p>

<img src="http://i.iinfo.cz/images/660/pc93-5.jpg" alt="pc100_6" height="450" width="450" />
<p><i>Obrázek 8: Mikroprocesor Intel i860, který je nedílnou souèástí
grafického subsystému Reality Engine.</i></p>

<p>V&nbsp;ka¾dém modulu <i>Geometry Engine</i> je provádìna transformace
souøadnic vrcholù i jejich normálových vektorù na základì zadané transformaèní
matice, odstranìní tìch polygonù, které jsou odvrácené od u¾ivatele, odstranìní
polygonù, je¾ se nachází mimo viditelnou èást prostoru (jedná se o podprostor
ve tvaru komolého jehlanu) a takté¾ transformace souøadnic v&nbsp;prostoru
textur. Transformované polygony jsou navíc rozdìleny na trojúhelníky, které
jsou následnì poslány na sbìrnici nazvanou <i>Triangle Bus</i>.</p>

<img src="http://i.iinfo.cz/images/371/pc100-7.png" width="450" height="441" alt="pc100" />
<p><i>Obrázek 9: Blokové schéma jednoho modulu Geometry Engine. Zde mù¾eme
vidìt, ¾e se tento uzel skládá z&nbsp;procesoru Intel i860XP, pamì»ového èipu a
takté¾ zákaznického obvodu urèeného pro komunikaci s&nbsp;okolními èipy. Viz
té¾ obrázek èíslo 7, na nìm¾ je fotka celé desky s&nbsp;osmi moduly Geometry
Engine.</i></p>



<p><a name="k07"></a></p>
<h2>7. Obsah následující èásti seriálu</h2>

<p>V&nbsp;následující èásti seriálu o architektuøe poèítaèù dokonèíme popis
grafického subsystému <i>Reality Engine</i>. Øekneme si, jakým zpùsobem jsou
transformované trojúhelníky pøedávány modulùm vytváøejícím jednotlivé fragmenty
(vzhledem k&nbsp;tomu, ¾e je ka¾dý trojúhelník poslán do 5, 10 èi 20 tìchto
modulù, musí ka¾dý <i>Fragment Generator</i> zpracovat pouze 20%, 10% èi pouze
jen 5% fragmentù ka¾dého trojúhelníku, co¾ samozøejmì pøedstavuje velmi
významné urychlení vykreslování, a to i v&nbsp;pøípadì, ¾e je vyu¾it
antialiasing, který celé vykreslování prostorové scény komplikuje) a jak
pracuje pole modulù nazvaných <i>Image Engine(s)</i>.</p>

<a href="http://i.iinfo.cz/images/371/pc100-8.jpg"><img src="http://i.iinfo.cz/images/371/pc100-8-prev.jpg" width="360" height="270" alt="pc100" /></a>
<p><i>Obrázek 10: Druhá deska, z&nbsp;ní¾ se skládá grafický subsystém Reality
Engine. Na této desce jsou umístìny generátory fragmentù slou¾ící
k&nbsp;vlastní rasterizaci objektù a takté¾ pole modulù Image Engine(s)
urèených pro provádìní operací nad jednotlivými fragmenty.</i></p>



<p><a name="k08"></a></p>
<h2>8. Literatura</h2>

<ol>

<li>
Fuchs, H., Goldfeather, J., Hultquist, J., Spach, S., Austin, J., Brooks, F., Eyles, J., and Poulton, J.,:<br />
<i>&bdquo;Fast Spheres, Shadows, Textures, Transparencies, and Image Enhancements in Pixel-Planes&ldquo;</i><br />
Computer Graphics (SIGGRAPH '85 Conference Proceedings), Vol. 19, No. 3, July, 1985, pp 111-120.
</li>

<li>
Fuchs, H., Poulton, J., Eyles, J., Greer, T., Goldfeather, J., Ellsworth, D., Molnar, S., Turk, G., and Israel, L.,:<br />
<i>&bdquo;A Heterogeneous Multiprocessor Graphics System Using Processor-Enhanced Memories&ldquo;</i><br />
Computer Graphics (Proceedings of SIGGRAPH '89), Vol. 23, No. 3, pp 79-88.
</li>

<li>
Poulton, J.,:<br />
<i>&bdquo;Building Microelectronic Systems in a University Environment&ldquo;</i><br />
Proceedings of the 1991 Conference on Advanced Research in VLSI, (invited presentation) UC-Santa Cruz, March 25-27, 1991, pages 387-400.
</li>

<li>
Andries van Dam, Steven K. Feiner, John F. Hughes:<br />
<i>&bdquo;Computer Graphics: Principles and Practice in C&ldquo;</i><br />
(2nd Edition)
</li>

<li>
Henry Styles and Wayne Luk:<br />
<i>&bdquo;Customising Graphics Applications: Techniques and Programming Interface&ldquo;</i><br />
Department of Computing, Imperial College, London, England
</li>

<li>
Akeley, Kurt:
<i>&bdquo;RealityEngine Graphics&ldquo;</i><br />
Proceedings of SIGGRAPH '93, pp. 109-116.
</li>

</ol>



<p><a name="k09"></a></p>
<h2>9. Odkazy na Internetu</h2>

<ol>

<li>Pixel-Planes Project<br />
<a href="http://www.cs.unc.edu/~pxfl/history.html">http://www.cs.unc.edu/~pxfl/history.html</a>
</li>

<li>Pixel-Plane 5<br />
<a href="http://www.cs.sunysb.edu/~vislab/papers/pvr/rpe/node27.html">http://www.cs.sunysb.edu/~vislab/papers/pvr/rpe/node27.html</a>
</li>

<li>Tiled rendering<br />
<a href="http://en.wikipedia.org/wiki/Tiled_rendering">http://en.wikipedia.org/wiki/Tiled_rendering</a>
</li>

<li>PowerVR<br />
<a href="http://en.wikipedia.org/wiki/PowerVR">http://en.wikipedia.org/wiki/PowerVR</a>
</li>

<li>High-Performance Graphics Architectures: The Pixel-Planes Group<br />
<a href="http://www.cs.unc.edu/~pxfl/pxpl-summary.html">http://www.cs.unc.edu/~pxfl/pxpl-summary.html</a>
</li>

<li>Reality Engine<br />
<a href="http://en.wikipedia.org/wiki/RealityEngine">http://en.wikipedia.org/wiki/RealityEngine</a>
</li>

<li>Geometry pipelines<br />
<a href="http://en.wikipedia.org/wiki/Geometry_Engine">http://en.wikipedia.org/wiki/Geometry_Engine</a>
</li>

<li>SGIstuff : Hardware : Graphics : RealityEngine<br />
<a href="http://old.sgistuff.net/hardware/graphics/reality.php">http://old.sgistuff.net/hardware/graphics/reality.php</a>
</li>

<li>Onyx2 Technical Specification<br />
<a href="http://vintagecomputers.info/onyx2/tech_specs.html">http://vintagecomputers.info/onyx2/tech_specs.html</a>
</li>

<li>Video Technology Magazine &ndash; various graphics resolutions<br />
<a href="http://www.videotechnology.com/0904/formats.html">http://www.videotechnology.com/0904/formats.html</a>
</li>

<li>Ultra XGA (Ultra eXtended Graphics Array)<br />
<a href="http://www.pcmag.com/encyclopedia_term/0,2542,t=UXGA&amp;i=53603,00.asp">http://www.pcmag.com/encyclopedia_term/0,2542,t=UXGA&amp;i=53603,00.asp</a>
</li>

<li>UXGA (Ultra eXtended Graphics Array)<br />
<a href="http://en.wikipedia.org/wiki/UXGA">http://en.wikipedia.org/wiki/UXGA</a>
</li>

<li>WUXGA (Widescreen Ultra eXtended Graphics Array)<br />
<a href="http://en.wikipedia.org/wiki/WUXGA">http://en.wikipedia.org/wiki/WUXGA</a>
</li>

<li>Video Standards (Graphics resolutions)<br />
<a href="http://en.wikipedia.org/wiki/File:Vector_Video_Standards2.svg">http://en.wikipedia.org/wiki/File:Vector_Video_Standards2.svg</a>
</li>

<li>The MIPS R10000 Superscalar Microprocessor (èlánek dostupný èlenùm ACM)<br />
<a href="http://portal.acm.org/citation.cfm?id=623999">http://portal.acm.org/citation.cfm?id=623999</a>
</li>

<li>Glide API<br />
<a href="http://en.wikipedia.org/wiki/Glide_API">http://en.wikipedia.org/wiki/Glide_API</a>
</li>

<li>Scientific Application of OpenGL Vizserver within High Performance Computing<br />
<a href="http://www.ukhec.ac.uk/publications/reports/vizserver_casestudy_dec02.pdf">http://www.ukhec.ac.uk/publications/reports/vizserver_casestudy_dec02.pdf</a>
</li>

<li>Amdahl's law<br />
<a href="http://en.wikipedia.org/wiki/Amdahl%27s_law">http://en.wikipedia.org/wiki/Amdahl%27s_law</a>
</li>

<li>NUMA: Frequently Asked Questions<br />
<a href="http://lse.sourceforge.net/numa/faq/">http://lse.sourceforge.net/numa/faq/</a>
</li>

<li>NUMA (Numa Support in Linux)<br />
<a href="http://oss.sgi.com/projects/numa/">http://oss.sgi.com/projects/numa/</a>
</li>

<li>Symmetric multiprocessing<br />
<a href="http://en.wikipedia.org/wiki/Symmetric_multiprocessing">http://en.wikipedia.org/wiki/Symmetric_multiprocessing</a>
</li>

<li>Non-Uniform Memory Access<br />
<a href="http://en.wikipedia.org/wiki/Non-Uniform_Memory_Access">http://en.wikipedia.org/wiki/Non-Uniform_Memory_Access</a>
</li>

<li>Northbridge (computing)<br />
<a href="http://en.wikipedia.org/wiki/Northbridge_(computing)">http://en.wikipedia.org/wiki/Northbridge_(computing)</a>
</li>

<li>Southbridge (computing)<br />
<a href="http://en.wikipedia.org/wiki/Southbridge_(computing)">http://en.wikipedia.org/wiki/Southbridge_(computing)</a>
</li>

<li>Carrier sense multiple access with collision detection<br />
<a href="http://en.wikipedia.org/wiki/Carrier_sense_multiple_access_with_collision_detection">http://en.wikipedia.org/wiki/Carrier_sense_multiple_access_with_collision_detection</a>
</li>

<li>Intel i740<br />
<a href="http://en.wikipedia.org/wiki/Intel740">http://en.wikipedia.org/wiki/Intel740</a>
</li>

<li>Intel i740 Datasheet<br />
<a href="ftp://download.intel.com/support/graphics/intel740/29061902.pdf">ftp://download.intel.com/support/graphics/intel740/29061902.pdf</a>
</li>

<li>Intel740(TM) Graphics Accelerator P854 Hardware<br />
<a href="ftp://download.intel.com/support/graphics/intel740/29062202.pdf">ftp://download.intel.com/support/graphics/intel740/29062202.pdf</a>
</li>

<li>S3 Savage<br />
<a href="http://en.wikipedia.org/wiki/S3_Savage">http://en.wikipedia.org/wiki/S3_Savage</a>
</li>

<li>Savage (S3)<br />
<a href="http://www.economy-point.org/s/savage-s3.html">http://www.economy-point.org/s/savage-s3.html</a>
</li>

<li>3dfx Interactive<br />
<a href="http://en.wikipedia.org/wiki/3dfx_Voodoo_Graphics">http://en.wikipedia.org/wiki/3dfx_Voodoo_Graphics</a>
</li>

<li>Visualization Tools and Environments for Very Large Data<br />
<a href="http://ditwww.epfl.ch/SIC/SA/publications/SCR00/scr12-page9.html">http://ditwww.epfl.ch/SIC/SA/publications/SCR00/scr12-page9.html</a>
</li>

<li>Intel 860@cpu-collection<br />
<a href="http://www.cpu-collection.de/?l0=co&l1=Intel&l2=i860">http://www.cpu-collection.de/?l0=co&l1=Intel&l2=i860</a>
</li>

<li>S3 Graphics<br />
<a href="http://www.s3graphics.com/en/index.aspx">http://www.s3graphics.com/en/index.aspx</a>
</li>

<li>TSENG ET6000 Performance Page<br />
<a href="http://dani75.tripod.com/TSENG.htm">http://dani75.tripod.com/TSENG.htm</a>
</li>

<li>Tseng Labs Ships ET6000 Advanced Graphics Chip, Announces Additional Manufacturing Sources<br />
<a href="http://www.encyclopedia.com/doc/1G1-18088868.html">http://www.encyclopedia.com/doc/1G1-18088868.html</a>
</li>

<li>CyberMax chooses Tseng Labs' ET6000 Graphics and Video Controller for Max and ProMax Series PCs<br />
<a href="http://findarticles.com/p/articles/mi_m0EIN/is_1996_Oct_9/ai_18754932/">http://findarticles.com/p/articles/mi_m0EIN/is_1996_Oct_9/ai_18754932/</a>
</li>

<li>Intel i860<br />
<a href="http://en.wikipedia.org/wiki/Intel_860">http://en.wikipedia.org/wiki/Intel_860</a>
</li>

<li>Intel i860 64-Bit Microprocessor<br />
<a href="http://www.microprocessor.sscc.ru/i860.html">http://www.microprocessor.sscc.ru/i860.html</a>
</li>

<li>25 Microchips That Shook the World<br />
<a href="http://www.synbio.org.uk/scientific-computing-news/1351.html">http://www.synbio.org.uk/scientific-computing-news/1351.html</a>
</li>

<li>Sprite (computer graphics)<br />
<a href="http://en.wikipedia.org/wiki/Sprite_(computer_graphics)">http://en.wikipedia.org/wiki/Sprite_(computer_graphics)</a>
</li>

<li>Sprite (poèítaèová grafika)<br />
<a href="http://cs.wikipedia.org/wiki/Sprite_(poèítaèová_grafika)">http://cs.wikipedia.org/wiki/Sprite_(poèítaèová_grafika)</a>
</li>

<li>Wikipedia: Video Display Controller<br />
<a href="http://en.wikipedia.org/wiki/Video_Display_Controller">http://en.wikipedia.org/wiki/Video_Display_Controller</a>
</li>

<li>3dfx Voodoo1 PCI<br />
<a href="http://www.v3info.de/english/html/v1.shtml">http://www.v3info.de/english/html/v1.shtml</a>
</li>

<li>Glide 2.2 Programming Guide<br />
<a href="http://www.gamers.org/dEngine/xf3D/glide/glidepgm.htm">http://www.gamers.org/dEngine/xf3D/glide/glidepgm.htm</a>
</li>

<li>OpenGL Vizserver 3.1 Application Transparent Remote Interactive Visualization and Collaboration<br />
<a href="http://subs.emis.de/LNI/Proceedings/Proceedings55/GI-Proceedings.55-20.pdf">http://subs.emis.de/LNI/Proceedings/Proceedings55/GI-Proceedings.55-20.pdf</a>
</li>

</ol>



<p></p><p></p>
<p><small>Autor: <a href="http://www.fit.vutbr.cz/~tisnovpa">Pavel Ti¹novský</a> &nbsp; 2010</small></p>
</body>
</html>

