Classic Timing Analyzer report for alu
Sun Jun 05 15:24:20 2022
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Parallel Compilation
  5. tpd
  6. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-----------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                     ;
+------------------------------+-------+---------------+-------------+---------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time ; From    ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+-------------+---------+-------+------------+----------+--------------+
; Worst-case tpd               ; N/A   ; None          ; 16.401 ns   ; a_in[4] ; c_out ; --         ; --       ; 0            ;
; Total number of failed paths ;       ;               ;             ;         ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+-------------+---------+-------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2C35F672C6       ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Minimum Core Junction Temperature                                                                    ; 0                  ;      ;    ;             ;
; Maximum Core Junction Temperature                                                                    ; 85                 ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; On                 ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------+
; tpd                                                                ;
+-------+-------------------+-----------------+-----------+----------+
; Slack ; Required P2P Time ; Actual P2P Time ; From      ; To       ;
+-------+-------------------+-----------------+-----------+----------+
; N/A   ; None              ; 16.401 ns       ; a_in[4]   ; c_out    ;
; N/A   ; None              ; 16.290 ns       ; a_in[0]   ; c_out    ;
; N/A   ; None              ; 16.219 ns       ; a_in[0]   ; z_out    ;
; N/A   ; None              ; 16.135 ns       ; a_in[4]   ; z_out    ;
; N/A   ; None              ; 16.071 ns       ; op_sel[2] ; z_out    ;
; N/A   ; None              ; 15.923 ns       ; b_in[2]   ; z_out    ;
; N/A   ; None              ; 15.917 ns       ; a_in[1]   ; z_out    ;
; N/A   ; None              ; 15.871 ns       ; b_in[1]   ; z_out    ;
; N/A   ; None              ; 15.751 ns       ; b_in[0]   ; z_out    ;
; N/A   ; None              ; 15.678 ns       ; op_sel[3] ; z_out    ;
; N/A   ; None              ; 15.654 ns       ; b_in[4]   ; z_out    ;
; N/A   ; None              ; 15.636 ns       ; a_in[2]   ; z_out    ;
; N/A   ; None              ; 15.592 ns       ; b_in[4]   ; c_out    ;
; N/A   ; None              ; 15.562 ns       ; b_in[2]   ; c_out    ;
; N/A   ; None              ; 15.504 ns       ; b_in[1]   ; c_out    ;
; N/A   ; None              ; 15.379 ns       ; op_sel[0] ; z_out    ;
; N/A   ; None              ; 15.377 ns       ; b_in[5]   ; z_out    ;
; N/A   ; None              ; 15.256 ns       ; a_in[6]   ; z_out    ;
; N/A   ; None              ; 15.248 ns       ; a_in[3]   ; z_out    ;
; N/A   ; None              ; 15.243 ns       ; b_in[5]   ; c_out    ;
; N/A   ; None              ; 15.226 ns       ; a_in[2]   ; c_out    ;
; N/A   ; None              ; 15.210 ns       ; b_in[3]   ; z_out    ;
; N/A   ; None              ; 15.134 ns       ; b_in[0]   ; c_out    ;
; N/A   ; None              ; 15.121 ns       ; a_in[1]   ; c_out    ;
; N/A   ; None              ; 15.113 ns       ; b_in[7]   ; z_out    ;
; N/A   ; None              ; 15.073 ns       ; a_in[4]   ; r_out[6] ;
; N/A   ; None              ; 15.033 ns       ; b_in[6]   ; z_out    ;
; N/A   ; None              ; 15.033 ns       ; a_in[5]   ; c_out    ;
; N/A   ; None              ; 14.946 ns       ; a_in[3]   ; c_out    ;
; N/A   ; None              ; 14.933 ns       ; b_in[3]   ; c_out    ;
; N/A   ; None              ; 14.910 ns       ; a_in[5]   ; z_out    ;
; N/A   ; None              ; 14.907 ns       ; a_in[7]   ; z_out    ;
; N/A   ; None              ; 14.850 ns       ; a_in[4]   ; r_out[4] ;
; N/A   ; None              ; 14.839 ns       ; b_in[6]   ; c_out    ;
; N/A   ; None              ; 14.658 ns       ; a_in[6]   ; c_out    ;
; N/A   ; None              ; 14.612 ns       ; a_in[0]   ; r_out[6] ;
; N/A   ; None              ; 14.603 ns       ; a_in[0]   ; r_out[4] ;
; N/A   ; None              ; 14.592 ns       ; b_in[4]   ; r_out[6] ;
; N/A   ; None              ; 14.493 ns       ; b_in[7]   ; c_out    ;
; N/A   ; None              ; 14.489 ns       ; a_in[0]   ; r_out[3] ;
; N/A   ; None              ; 14.473 ns       ; a_in[4]   ; r_out[7] ;
; N/A   ; None              ; 14.430 ns       ; b_in[2]   ; r_out[4] ;
; N/A   ; None              ; 14.424 ns       ; a_in[1]   ; r_out[4] ;
; N/A   ; None              ; 14.410 ns       ; a_in[4]   ; r_out[5] ;
; N/A   ; None              ; 14.396 ns       ; b_in[2]   ; r_out[3] ;
; N/A   ; None              ; 14.390 ns       ; a_in[1]   ; r_out[3] ;
; N/A   ; None              ; 14.378 ns       ; b_in[1]   ; r_out[4] ;
; N/A   ; None              ; 14.366 ns       ; b_in[4]   ; r_out[4] ;
; N/A   ; None              ; 14.344 ns       ; b_in[1]   ; r_out[3] ;
; N/A   ; None              ; 14.341 ns       ; b_in[2]   ; r_out[6] ;
; N/A   ; None              ; 14.335 ns       ; a_in[1]   ; r_out[6] ;
; N/A   ; None              ; 14.335 ns       ; op_sel[2] ; r_out[4] ;
; N/A   ; None              ; 14.315 ns       ; b_in[5]   ; r_out[6] ;
; N/A   ; None              ; 14.289 ns       ; b_in[1]   ; r_out[6] ;
; N/A   ; None              ; 14.258 ns       ; b_in[0]   ; r_out[4] ;
; N/A   ; None              ; 14.235 ns       ; a_in[7]   ; c_out    ;
; N/A   ; None              ; 14.224 ns       ; b_in[0]   ; r_out[3] ;
; N/A   ; None              ; 14.177 ns       ; op_sel[3] ; r_out[4] ;
; N/A   ; None              ; 14.169 ns       ; b_in[0]   ; r_out[6] ;
; N/A   ; None              ; 14.143 ns       ; a_in[2]   ; r_out[4] ;
; N/A   ; None              ; 14.109 ns       ; a_in[2]   ; r_out[3] ;
; N/A   ; None              ; 14.074 ns       ; op_sel[2] ; r_out[2] ;
; N/A   ; None              ; 14.071 ns       ; a_in[3]   ; r_out[4] ;
; N/A   ; None              ; 14.054 ns       ; a_in[2]   ; r_out[6] ;
; N/A   ; None              ; 14.032 ns       ; b_in[3]   ; r_out[4] ;
; N/A   ; None              ; 14.022 ns       ; a_in[0]   ; dc_out   ;
; N/A   ; None              ; 13.992 ns       ; b_in[4]   ; r_out[7] ;
; N/A   ; None              ; 13.990 ns       ; a_in[0]   ; r_out[0] ;
; N/A   ; None              ; 13.982 ns       ; a_in[3]   ; r_out[6] ;
; N/A   ; None              ; 13.943 ns       ; b_in[3]   ; r_out[6] ;
; N/A   ; None              ; 13.931 ns       ; op_sel[0] ; r_out[4] ;
; N/A   ; None              ; 13.929 ns       ; b_in[2]   ; dc_out   ;
; N/A   ; None              ; 13.929 ns       ; b_in[4]   ; r_out[5] ;
; N/A   ; None              ; 13.897 ns       ; op_sel[2] ; r_out[3] ;
; N/A   ; None              ; 13.882 ns       ; a_in[6]   ; r_out[6] ;
; N/A   ; None              ; 13.850 ns       ; op_sel[1] ; z_out    ;
; N/A   ; None              ; 13.848 ns       ; a_in[5]   ; r_out[6] ;
; N/A   ; None              ; 13.834 ns       ; a_in[0]   ; r_out[7] ;
; N/A   ; None              ; 13.816 ns       ; b_in[1]   ; dc_out   ;
; N/A   ; None              ; 13.771 ns       ; a_in[0]   ; r_out[5] ;
; N/A   ; None              ; 13.763 ns       ; a_in[0]   ; r_out[2] ;
; N/A   ; None              ; 13.741 ns       ; b_in[2]   ; r_out[7] ;
; N/A   ; None              ; 13.739 ns       ; op_sel[3] ; r_out[3] ;
; N/A   ; None              ; 13.735 ns       ; a_in[1]   ; r_out[7] ;
; N/A   ; None              ; 13.721 ns       ; a_in[3]   ; r_out[3] ;
; N/A   ; None              ; 13.715 ns       ; b_in[5]   ; r_out[7] ;
; N/A   ; None              ; 13.701 ns       ; op_sel[2] ; r_out[6] ;
; N/A   ; None              ; 13.689 ns       ; b_in[1]   ; r_out[7] ;
; N/A   ; None              ; 13.683 ns       ; b_in[3]   ; r_out[3] ;
; N/A   ; None              ; 13.681 ns       ; op_sel[3] ; r_out[2] ;
; N/A   ; None              ; 13.678 ns       ; b_in[2]   ; r_out[5] ;
; N/A   ; None              ; 13.672 ns       ; a_in[1]   ; r_out[5] ;
; N/A   ; None              ; 13.664 ns       ; op_sel[0] ; r_out[6] ;
; N/A   ; None              ; 13.664 ns       ; a_in[1]   ; r_out[2] ;
; N/A   ; None              ; 13.656 ns       ; b_in[6]   ; r_out[6] ;
; N/A   ; None              ; 13.637 ns       ; b_in[2]   ; r_out[2] ;
; N/A   ; None              ; 13.626 ns       ; b_in[1]   ; r_out[5] ;
; N/A   ; None              ; 13.618 ns       ; b_in[1]   ; r_out[2] ;
; N/A   ; None              ; 13.603 ns       ; a_in[1]   ; dc_out   ;
; N/A   ; None              ; 13.594 ns       ; a_in[6]   ; r_out[7] ;
; N/A   ; None              ; 13.578 ns       ; a_in[2]   ; dc_out   ;
; N/A   ; None              ; 13.569 ns       ; b_in[0]   ; r_out[7] ;
; N/A   ; None              ; 13.545 ns       ; c_in      ; z_out    ;
; N/A   ; None              ; 13.537 ns       ; a_in[0]   ; r_out[1] ;
; N/A   ; None              ; 13.511 ns       ; op_sel[2] ; r_out[5] ;
; N/A   ; None              ; 13.506 ns       ; b_in[0]   ; r_out[5] ;
; N/A   ; None              ; 13.498 ns       ; b_in[0]   ; r_out[2] ;
; N/A   ; None              ; 13.472 ns       ; op_sel[2] ; r_out[7] ;
; N/A   ; None              ; 13.454 ns       ; a_in[2]   ; r_out[7] ;
; N/A   ; None              ; 13.451 ns       ; b_in[7]   ; r_out[7] ;
; N/A   ; None              ; 13.446 ns       ; op_sel[0] ; r_out[3] ;
; N/A   ; None              ; 13.413 ns       ; op_sel[3] ; r_out[6] ;
; N/A   ; None              ; 13.391 ns       ; a_in[2]   ; r_out[5] ;
; N/A   ; None              ; 13.383 ns       ; b_in[0]   ; dc_out   ;
; N/A   ; None              ; 13.382 ns       ; a_in[3]   ; r_out[7] ;
; N/A   ; None              ; 13.382 ns       ; op_sel[0] ; r_out[2] ;
; N/A   ; None              ; 13.380 ns       ; a_in[7]   ; r_out[3] ;
; N/A   ; None              ; 13.371 ns       ; b_in[6]   ; r_out[7] ;
; N/A   ; None              ; 13.353 ns       ; op_sel[3] ; r_out[5] ;
; N/A   ; None              ; 13.343 ns       ; b_in[3]   ; r_out[7] ;
; N/A   ; None              ; 13.337 ns       ; b_in[5]   ; r_out[5] ;
; N/A   ; None              ; 13.319 ns       ; a_in[3]   ; r_out[5] ;
; N/A   ; None              ; 13.314 ns       ; op_sel[3] ; r_out[7] ;
; N/A   ; None              ; 13.280 ns       ; b_in[3]   ; r_out[5] ;
; N/A   ; None              ; 13.272 ns       ; b_in[0]   ; r_out[1] ;
; N/A   ; None              ; 13.248 ns       ; a_in[5]   ; r_out[7] ;
; N/A   ; None              ; 13.229 ns       ; a_in[6]   ; r_out[2] ;
; N/A   ; None              ; 13.123 ns       ; a_in[1]   ; r_out[1] ;
; N/A   ; None              ; 13.118 ns       ; op_sel[2] ; r_out[1] ;
; N/A   ; None              ; 13.076 ns       ; b_in[1]   ; r_out[1] ;
; N/A   ; None              ; 13.068 ns       ; a_in[2]   ; r_out[2] ;
; N/A   ; None              ; 13.054 ns       ; op_sel[0] ; r_out[5] ;
; N/A   ; None              ; 13.015 ns       ; op_sel[0] ; r_out[7] ;
; N/A   ; None              ; 12.977 ns       ; a_in[7]   ; r_out[7] ;
; N/A   ; None              ; 12.971 ns       ; a_in[3]   ; dc_out   ;
; N/A   ; None              ; 12.960 ns       ; op_sel[3] ; r_out[1] ;
; N/A   ; None              ; 12.883 ns       ; a_in[4]   ; r_out[3] ;
; N/A   ; None              ; 12.869 ns       ; a_in[5]   ; r_out[5] ;
; N/A   ; None              ; 12.810 ns       ; b_in[0]   ; r_out[0] ;
; N/A   ; None              ; 12.779 ns       ; op_sel[0] ; r_out[1] ;
; N/A   ; None              ; 12.734 ns       ; a_in[5]   ; r_out[1] ;
; N/A   ; None              ; 12.656 ns       ; b_in[3]   ; dc_out   ;
; N/A   ; None              ; 12.554 ns       ; a_in[5]   ; r_out[4] ;
; N/A   ; None              ; 12.363 ns       ; a_in[6]   ; r_out[5] ;
; N/A   ; None              ; 12.362 ns       ; op_sel[1] ; r_out[4] ;
; N/A   ; None              ; 12.352 ns       ; op_sel[0] ; dc_out   ;
; N/A   ; None              ; 12.085 ns       ; a_in[4]   ; r_out[0] ;
; N/A   ; None              ; 11.948 ns       ; op_sel[1] ; r_out[6] ;
; N/A   ; None              ; 11.945 ns       ; a_in[7]   ; r_out[6] ;
; N/A   ; None              ; 11.894 ns       ; op_sel[1] ; r_out[3] ;
; N/A   ; None              ; 11.876 ns       ; a_in[3]   ; r_out[2] ;
; N/A   ; None              ; 11.853 ns       ; op_sel[1] ; r_out[2] ;
; N/A   ; None              ; 11.774 ns       ; op_sel[1] ; r_out[5] ;
; N/A   ; None              ; 11.750 ns       ; op_sel[0] ; c_out    ;
; N/A   ; None              ; 11.637 ns       ; op_sel[1] ; r_out[1] ;
; N/A   ; None              ; 11.610 ns       ; a_in[2]   ; r_out[1] ;
; N/A   ; None              ; 11.492 ns       ; op_sel[2] ; dc_out   ;
; N/A   ; None              ; 11.479 ns       ; op_sel[3] ; c_out    ;
; N/A   ; None              ; 11.362 ns       ; op_sel[1] ; dc_out   ;
; N/A   ; None              ; 11.354 ns       ; op_sel[0] ; r_out[0] ;
; N/A   ; None              ; 11.332 ns       ; op_sel[1] ; r_out[7] ;
; N/A   ; None              ; 11.316 ns       ; c_in      ; r_out[0] ;
; N/A   ; None              ; 11.301 ns       ; c_in      ; r_out[7] ;
; N/A   ; None              ; 11.177 ns       ; op_sel[3] ; dc_out   ;
; N/A   ; None              ; 11.113 ns       ; op_sel[2] ; r_out[0] ;
; N/A   ; None              ; 11.036 ns       ; op_sel[1] ; r_out[0] ;
; N/A   ; None              ; 10.758 ns       ; op_sel[2] ; c_out    ;
; N/A   ; None              ; 10.628 ns       ; op_sel[1] ; c_out    ;
; N/A   ; None              ; 10.543 ns       ; a_in[1]   ; r_out[0] ;
; N/A   ; None              ; 9.512 ns        ; op_sel[3] ; r_out[0] ;
+-------+-------------------+-----------------+-----------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Jun 05 15:24:20 2022
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off alu -c alu --timing_analysis_only
Info: Longest tpd from source pin "a_in[4]" to destination pin "c_out" is 16.401 ns
    Info: 1: + IC(0.000 ns) + CELL(0.840 ns) = 0.840 ns; Loc. = PIN_AD17; Fanout = 14; PIN Node = 'a_in[4]'
    Info: 2: + IC(6.375 ns) + CELL(0.414 ns) = 7.629 ns; Loc. = LCCOMB_X44_Y34_N8; Fanout = 2; COMB Node = 'Add1~9'
    Info: 3: + IC(0.000 ns) + CELL(0.071 ns) = 7.700 ns; Loc. = LCCOMB_X44_Y34_N10; Fanout = 2; COMB Node = 'Add1~11'
    Info: 4: + IC(0.000 ns) + CELL(0.410 ns) = 8.110 ns; Loc. = LCCOMB_X44_Y34_N12; Fanout = 2; COMB Node = 'Add1~12'
    Info: 5: + IC(0.710 ns) + CELL(0.414 ns) = 9.234 ns; Loc. = LCCOMB_X45_Y34_N16; Fanout = 2; COMB Node = 'Add2~13'
    Info: 6: + IC(0.000 ns) + CELL(0.071 ns) = 9.305 ns; Loc. = LCCOMB_X45_Y34_N18; Fanout = 1; COMB Node = 'Add2~15'
    Info: 7: + IC(0.000 ns) + CELL(0.410 ns) = 9.715 ns; Loc. = LCCOMB_X45_Y34_N20; Fanout = 1; COMB Node = 'Add2~16'
    Info: 8: + IC(0.951 ns) + CELL(0.420 ns) = 11.086 ns; Loc. = LCCOMB_X44_Y33_N6; Fanout = 1; COMB Node = 'Mux0~0'
    Info: 9: + IC(0.725 ns) + CELL(0.438 ns) = 12.249 ns; Loc. = LCCOMB_X43_Y34_N16; Fanout = 1; COMB Node = 'Mux0~1'
    Info: 10: + IC(0.255 ns) + CELL(0.275 ns) = 12.779 ns; Loc. = LCCOMB_X43_Y34_N22; Fanout = 1; COMB Node = 'c_out~0'
    Info: 11: + IC(0.824 ns) + CELL(2.798 ns) = 16.401 ns; Loc. = PIN_C16; Fanout = 0; PIN Node = 'c_out'
    Info: Total cell delay = 6.561 ns ( 40.00 % )
    Info: Total interconnect delay = 9.840 ns ( 60.00 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 0 warnings
    Info: Peak virtual memory: 174 megabytes
    Info: Processing ended: Sun Jun 05 15:24:20 2022
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


