### **5.2 處理器、記憶體與I/O設備**

在一個計算機系統中，處理器（CPU）、記憶體和 I/O 設備是主要的組件。這些組件協同工作以完成數據處理和信息交流。

#### **主要組成部分**
1. **處理器 (CPU)**：負責執行程序指令，處理數據，並控制計算機的其他部件。RISC-V 處理器會從記憶體讀取指令並執行，與外部設備進行交互。
   
2. **記憶體 (Memory)**：用來存儲程序指令和數據。常見的記憶體層級包括快取記憶體、主記憶體（如 DRAM）以及永久存儲設備（如硬碟或固態硬碟）。

3. **I/O 設備 (Input/Output Devices)**：這些設備允許計算機與外部世界進行互動。輸入設備如鍵盤、鼠標，輸出設備如顯示器、打印機等。計算機通過 I/O 裝置進行數據交換。

---

### **處理器與記憶體、I/O 設備的互動**

在這個設計中，CPU 通過總線與記憶體和 I/O 設備進行數據交換。CPU 向記憶體請求數據，並將計算結果或控制信息傳送到 I/O 設備。

#### **簡單的處理器與記憶體、I/O 設備互動的 Verilog 程式碼**

以下程式碼展示了一個簡單的 RISC-V 處理器如何與記憶體和 I/O 設備交互。此範例主要側重於處理器如何讀取指令、存取記憶體和寫入 I/O 設備。

```verilog
module RISC_V_CPU(
    input clk,                   // 時鐘信號
    input reset,                 // 重置信號
    input [31:0] instruction,    // 32位指令輸入
    output [31:0] pc,            // 程序計數器輸出
    output [31:0] data_out,      // ALU 計算結果輸出
    input [31:0] io_in,          // 輸入資料
    output [31:0] io_out         // 輸出資料
);
    reg [31:0] PC, ALU_Result;  // 程序計數器及ALU結果
    wire [31:0] operand1, operand2; // 操作數
    wire [1:0] ALUOp;               // ALU 操作碼
    wire Zero;                      // ALU Zero 標誌

    // 程序計數器模組
    always @(posedge clk or posedge reset) begin
        if (reset) begin
            PC <= 32'b0;           // 重設PC為0
        end else begin
            PC <= PC + 4;         // 每次時鐘邊緣增加4，指向下一條指令
        end
    end
    
    assign pc = PC;                  // 輸出當前程序計數器的值
    assign operand1 = instruction[19:15];  // 來源寄存器 rs1
    assign operand2 = instruction[24:20];  // 來源寄存器 rs2
    assign ALUOp = instruction[14:12];     // ALU 操作碼選擇

    // ALU 模組
    ALU alu1 (
        .A(operand1), 
        .B(operand2), 
        .ALUOp(ALUOp), 
        .Result(ALU_Result), 
        .Zero(Zero)
    );

    // 根據指令，將 I/O 操作讀寫
    always @(posedge clk) begin
        if (instruction[6:0] == 7'b0000011) begin // 如果是 load 指令
            io_out <= ALU_Result; // 將 ALU 計算結果寫入輸出
        end
        else if (instruction[6:0] == 7'b0100011) begin // 如果是 store 指令
            io_in <= ALU_Result;  // 從 ALU 結果獲得數據並送往 I/O 設備
        end
    end

    assign data_out = ALU_Result; // 輸出 ALU 結果

endmodule

// ALU 模塊設計
module ALU(
    input [31:0] A, B,       // 兩個 32 位操作數
    input [2:0] ALUOp,       // ALU 操作類型選擇
    output reg [31:0] Result, // ALU 計算結果
    output reg Zero          // Zero 標誌位
);
    always @(*) begin
        case(ALUOp)
            3'b000: Result = A + B;   // 加法
            3'b001: Result = A - B;   // 減法
            3'b010: Result = A & B;   // 位邏輯 AND
            3'b011: Result = A | B;   // 位邏輯 OR
            3'b100: Result = A ^ B;   // 位邏輯 XOR
            default: Result = 32'b0;
        endcase
        Zero = (Result == 32'b0); // 計算結果為零時，Zero 標誌位為 1
    end
endmodule
```

---

### **設計說明**

1. **RISC-V CPU 設計**：
   - **程序計數器 (PC)**：每次時鐘周期，PC 增加 4，指向下一條指令。重置信號可以將 PC 重設為 0。
   - **ALU 操作**：ALU 根據指令中的操作碼選擇對 `rs1` 和 `rs2` 進行加法、減法或邏輯運算，並將結果輸出。
   - **I/O 操作**：當指令為 `load` 指令（即 7 位操作碼為 `0000011`）時，ALU 計算的結果會被寫入輸出端（`io_out`）。當指令為 `store` 指令（即 7 位操作碼為 `0100011`）時，數據會被寫入 `io_in`，模擬數據的輸入。

2. **ALU 模塊**：
   - 根據 ALU 操作碼（`ALUOp`）的不同，ALU 會執行加法、減法、位邏輯 AND、OR 等操作，並輸出結果。如果結果為 0，則 Zero 標誌位被設置為 1。

---

### **總結**

這段程式碼展示了如何使用 Verilog 設計一個簡單的 RISC-V 處理器，並讓其與記憶體和 I/O 設備交互。RISC-V 處理器通過指令中的操作碼選擇運算類型，並根據指令進行 I/O 操作。這樣的設計框架為進一步拓展處理器功能（如記憶體管理、管線化等）提供了基礎。