TimeQuest Timing Analyzer report for Multiplier
Mon Dec 02 15:05:39 2013
Quartus II 64-Bit Version 13.0.0 Build 156 04/24/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Minimum Pulse Width: 'clk'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk'
 24. Fast Model Hold: 'clk'
 25. Fast Model Minimum Pulse Width: 'clk'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.0.0 Build 156 04/24/2013 SJ Web Edition ;
; Revision Name      ; Multiplier                                         ;
; Device Family      ; Cyclone II                                         ;
; Device Name        ; EP2C70F896C6                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Unavailable                                        ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 30.17 MHz ; 30.17 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Slow Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -32.150 ; -7430.299     ;
+-------+---------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -558.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                                                               ;
+---------+----------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                  ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -32.150 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.025     ; 33.161     ;
; -32.043 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 33.055     ;
; -31.895 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 32.907     ;
; -31.881 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.026     ; 32.891     ;
; -31.850 ; Multiplier_slave:U0_Mul_slave|multiplicand3[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.026     ; 32.860     ;
; -31.746 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 32.758     ;
; -31.742 ; Multiplier_slave:U0_Mul_slave|multiplicand3[11]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.026     ; 32.752     ;
; -31.733 ; Multiplier_slave:U0_Mul_slave|multiplicand3[5]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 32.740     ;
; -31.704 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.018     ; 32.722     ;
; -31.702 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.020     ; 32.718     ;
; -31.695 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.020     ; 32.711     ;
; -31.635 ; Multiplier_slave:U0_Mul_slave|multiplicand2[16]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.650     ;
; -31.614 ; Multiplier_slave:U0_Mul_slave|multiplicand2[2]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.623     ;
; -31.597 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.017     ; 32.616     ;
; -31.595 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.019     ; 32.612     ;
; -31.593 ; Multiplier_slave:U0_Mul_slave|multiplicand2[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.608     ;
; -31.588 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.019     ; 32.605     ;
; -31.577 ; Multiplier_slave:U0_Mul_slave|multiplicand2[4]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.022     ; 32.591     ;
; -31.559 ; Multiplier_slave:U0_Mul_slave|multiplicand3[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 32.567     ;
; -31.540 ; Multiplier_slave:U0_Mul_slave|multiplicand2[6]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.549     ;
; -31.530 ; Multiplier_slave:U0_Mul_slave|multiplicand3[19]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 32.538     ;
; -31.527 ; Multiplier_slave:U0_Mul_slave|multiplicand3[6]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 32.534     ;
; -31.515 ; Multiplier_slave:U0_Mul_slave|multiplicand2[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.022     ; 32.529     ;
; -31.488 ; Multiplier_slave:U0_Mul_slave|multiplicand3[8]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.026     ; 32.498     ;
; -31.474 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[23] ; clk          ; clk         ; 1.000        ; -0.045     ; 32.465     ;
; -31.460 ; Multiplier_slave:U0_Mul_slave|multiplicand2[31]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.026     ; 32.470     ;
; -31.452 ; Multiplier_slave:U0_Mul_slave|multiplicand3[14]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 32.459     ;
; -31.449 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.017     ; 32.468     ;
; -31.447 ; Multiplier_slave:U0_Mul_slave|multiplicand3[29]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 32.454     ;
; -31.447 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.019     ; 32.464     ;
; -31.440 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.019     ; 32.457     ;
; -31.435 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.019     ; 32.452     ;
; -31.433 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.448     ;
; -31.426 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.441     ;
; -31.418 ; Multiplier_slave:U0_Mul_slave|multiplicand2[15]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.433     ;
; -31.404 ; Multiplier_slave:U0_Mul_slave|multiplicand3[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.019     ; 32.421     ;
; -31.402 ; Multiplier_slave:U0_Mul_slave|multiplicand3[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.417     ;
; -31.395 ; Multiplier_slave:U0_Mul_slave|multiplicand3[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.410     ;
; -31.390 ; Multiplier_slave:U0_Mul_slave|multiplicand2[10]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.399     ;
; -31.377 ; Multiplier_slave:U0_Mul_slave|multiplicand3[15]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 32.385     ;
; -31.373 ; Multiplier_slave:U0_Mul_slave|multiplicand3[28]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 32.381     ;
; -31.367 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[23] ; clk          ; clk         ; 1.000        ; -0.044     ; 32.359     ;
; -31.364 ; Multiplier_slave:U0_Mul_slave|multiplicand2[1]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.373     ;
; -31.350 ; Multiplier_slave:U0_Mul_slave|multiplicand2[17]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.359     ;
; -31.349 ; Multiplier_slave:U0_Mul_slave|multiplicand3[16]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 32.357     ;
; -31.343 ; Multiplier_slave:U0_Mul_slave|multiplicand3[27]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 32.351     ;
; -31.341 ; Multiplier_slave:U0_Mul_slave|multiplicand2[12]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.022     ; 32.355     ;
; -31.340 ; Multiplier_slave:U0_Mul_slave|multiplicand3[4]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.026     ; 32.350     ;
; -31.334 ; Multiplier_slave:U0_Mul_slave|multiplicand3[12]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.026     ; 32.344     ;
; -31.328 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[28] ; clk          ; clk         ; 1.000        ; -0.020     ; 32.344     ;
; -31.316 ; Multiplier_slave:U0_Mul_slave|multiplicand2[23]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.331     ;
; -31.313 ; Multiplier_slave:U0_Mul_slave|multiplicand2[18]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.322     ;
; -31.304 ; Multiplier_slave:U0_Mul_slave|multiplicand3[1]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 32.311     ;
; -31.300 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.017     ; 32.319     ;
; -31.298 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.019     ; 32.315     ;
; -31.296 ; Multiplier_slave:U0_Mul_slave|multiplicand3[11]                            ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.019     ; 32.313     ;
; -31.294 ; Multiplier_slave:U0_Mul_slave|multiplicand3[11]                            ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.309     ;
; -31.291 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.019     ; 32.308     ;
; -31.287 ; Multiplier_slave:U0_Mul_slave|multiplicand3[5]                             ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.022     ; 32.301     ;
; -31.287 ; Multiplier_slave:U0_Mul_slave|multiplicand3[11]                            ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.302     ;
; -31.285 ; Multiplier_slave:U0_Mul_slave|multiplicand3[5]                             ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.024     ; 32.297     ;
; -31.283 ; Multiplier_slave:U0_Mul_slave|multiplicand3[22]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 32.290     ;
; -31.283 ; Multiplier_slave:U0_Mul_slave|multiplicand2[24]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.298     ;
; -31.282 ; Multiplier_slave:U0_Mul_slave|multiplicand2[25]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.291     ;
; -31.278 ; Multiplier_slave:U0_Mul_slave|multiplicand3[5]                             ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.024     ; 32.290     ;
; -31.271 ; Multiplier_slave:U0_Mul_slave|multiplicand3[10]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 32.278     ;
; -31.269 ; Multiplier_slave:U0_Mul_slave|multiplicand3[21]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 32.276     ;
; -31.269 ; Multiplier_slave:U0_Mul_slave|multiplicand2[0]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.022     ; 32.283     ;
; -31.221 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[28] ; clk          ; clk         ; 1.000        ; -0.019     ; 32.238     ;
; -31.219 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[23] ; clk          ; clk         ; 1.000        ; -0.044     ; 32.211     ;
; -31.214 ; Multiplier_slave:U0_Mul_slave|multiplicand3[30]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 32.221     ;
; -31.209 ; Multiplier_slave:U0_Mul_slave|multiplicand2[22]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.218     ;
; -31.205 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[23] ; clk          ; clk         ; 1.000        ; -0.046     ; 32.195     ;
; -31.189 ; Multiplier_slave:U0_Mul_slave|multiplicand2[16]                            ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.014     ; 32.211     ;
; -31.187 ; Multiplier_slave:U0_Mul_slave|multiplicand2[16]                            ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.016     ; 32.207     ;
; -31.186 ; Multiplier_slave:U0_Mul_slave|multiplicand3[24]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.026     ; 32.196     ;
; -31.184 ; Multiplier_slave:U0_Mul_slave|multiplicand3[0]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.026     ; 32.194     ;
; -31.180 ; Multiplier_slave:U0_Mul_slave|multiplicand2[16]                            ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.016     ; 32.200     ;
; -31.178 ; Multiplier_slave:U0_Mul_slave|multiplicand2[27]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.193     ;
; -31.174 ; Multiplier_slave:U0_Mul_slave|multiplicand3[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[23] ; clk          ; clk         ; 1.000        ; -0.046     ; 32.164     ;
; -31.168 ; Multiplier_slave:U0_Mul_slave|multiplicand2[14]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.177     ;
; -31.168 ; Multiplier_slave:U0_Mul_slave|multiplicand2[2]                             ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.020     ; 32.184     ;
; -31.166 ; Multiplier_slave:U0_Mul_slave|multiplicand2[2]                             ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.022     ; 32.180     ;
; -31.159 ; Multiplier_slave:U0_Mul_slave|multiplicand2[2]                             ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.022     ; 32.173     ;
; -31.154 ; Multiplier_slave:U0_Mul_slave|multiplicand2[26]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.163     ;
; -31.147 ; Multiplier_slave:U0_Mul_slave|multiplicand2[28]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.162     ;
; -31.147 ; Multiplier_slave:U0_Mul_slave|multiplicand2[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.014     ; 32.169     ;
; -31.146 ; Multiplier_slave:U0_Mul_slave|multiplicand2[21]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.155     ;
; -31.145 ; Multiplier_slave:U0_Mul_slave|multiplicand2[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.016     ; 32.165     ;
; -31.138 ; Multiplier_slave:U0_Mul_slave|multiplicand2[13]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 32.147     ;
; -31.138 ; Multiplier_slave:U0_Mul_slave|multiplicand2[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.016     ; 32.158     ;
; -31.135 ; Multiplier_slave:U0_Mul_slave|multiplicand2[19]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.150     ;
; -31.131 ; Multiplier_slave:U0_Mul_slave|multiplicand2[4]                             ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.015     ; 32.152     ;
; -31.129 ; Multiplier_slave:U0_Mul_slave|multiplicand2[4]                             ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.017     ; 32.148     ;
; -31.125 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[19] ; clk          ; clk         ; 1.000        ; -0.012     ; 32.149     ;
; -31.124 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[25] ; clk          ; clk         ; 1.000        ; -0.022     ; 32.138     ;
; -31.122 ; Multiplier_slave:U0_Mul_slave|multiplicand2[4]                             ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.017     ; 32.141     ;
; -31.121 ; Multiplier_slave:U0_Mul_slave|multiplicand3[2]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 32.128     ;
; -31.113 ; Multiplier_slave:U0_Mul_slave|multiplicand3[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.021     ; 32.128     ;
; -31.111 ; Multiplier_slave:U0_Mul_slave|multiplicand3[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.023     ; 32.124     ;
+---------+----------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; Multiplier_slave:U0_Mul_slave|op_start                                                                            ; Multiplier_slave:U0_Mul_slave|op_start                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q                                        ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U7_dff_r|q                                        ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U7_dff_r|q                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_slave:U0_Mul_slave|op_clear                                                                            ; Multiplier_slave:U0_Mul_slave|op_clear                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U1_dff_r|q                                     ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U1_dff_r|q                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r|q                                     ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r|q                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; Multiplier_slave:U0_Mul_slave|interrupt_en                                                                        ; Multiplier_slave:U0_Mul_slave|interrupt_en                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.792      ;
; 0.528 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.528 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result2[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.794      ;
; 0.529 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.795      ;
; 0.530 ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.530 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.796      ;
; 0.531 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.797      ;
; 0.532 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.532 ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.798      ;
; 0.535 ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.801      ;
; 0.536 ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.802      ;
; 0.537 ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.803      ;
; 0.539 ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.805      ;
; 0.540 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.806      ;
; 0.545 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.545 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.811      ;
; 0.546 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.812      ;
; 0.547 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.813      ;
; 0.548 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.551 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.817      ;
; 0.552 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.818      ;
; 0.556 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.822      ;
; 0.558 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.824      ;
; 0.561 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.827      ;
; 0.565 ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U1_dff_r|q                                     ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r|q                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.831      ;
; 0.652 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.918      ;
; 0.657 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.657 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result3[22]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.923      ;
; 0.659 ; Multiplier_slave:U0_Mul_slave|multiplicand1[10]                                                                   ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.925      ;
; 0.663 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.663 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.929      ;
; 0.666 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.932      ;
; 0.667 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result2[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.667 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result0[23]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.933      ;
; 0.670 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result0[22]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.936      ;
; 0.672 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[23]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.938      ;
; 0.675 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.941      ;
; 0.676 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.942      ;
; 0.677 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.943      ;
; 0.681 ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.947      ;
; 0.684 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result2[23]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.950      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; S_address[*]  ; clk        ; 10.610 ; 10.610 ; Rise       ; clk             ;
;  S_address[0] ; clk        ; 9.602  ; 9.602  ; Rise       ; clk             ;
;  S_address[1] ; clk        ; 10.610 ; 10.610 ; Rise       ; clk             ;
;  S_address[2] ; clk        ; 7.793  ; 7.793  ; Rise       ; clk             ;
;  S_address[3] ; clk        ; 7.958  ; 7.958  ; Rise       ; clk             ;
;  S_address[4] ; clk        ; 8.736  ; 8.736  ; Rise       ; clk             ;
; S_din[*]      ; clk        ; 5.503  ; 5.503  ; Rise       ; clk             ;
;  S_din[0]     ; clk        ; 4.890  ; 4.890  ; Rise       ; clk             ;
;  S_din[1]     ; clk        ; 4.370  ; 4.370  ; Rise       ; clk             ;
;  S_din[2]     ; clk        ; 4.880  ; 4.880  ; Rise       ; clk             ;
;  S_din[3]     ; clk        ; 4.690  ; 4.690  ; Rise       ; clk             ;
;  S_din[4]     ; clk        ; 5.122  ; 5.122  ; Rise       ; clk             ;
;  S_din[5]     ; clk        ; 4.997  ; 4.997  ; Rise       ; clk             ;
;  S_din[6]     ; clk        ; 5.271  ; 5.271  ; Rise       ; clk             ;
;  S_din[7]     ; clk        ; 4.842  ; 4.842  ; Rise       ; clk             ;
;  S_din[8]     ; clk        ; 4.518  ; 4.518  ; Rise       ; clk             ;
;  S_din[9]     ; clk        ; 4.548  ; 4.548  ; Rise       ; clk             ;
;  S_din[10]    ; clk        ; 4.520  ; 4.520  ; Rise       ; clk             ;
;  S_din[11]    ; clk        ; 4.389  ; 4.389  ; Rise       ; clk             ;
;  S_din[12]    ; clk        ; 4.501  ; 4.501  ; Rise       ; clk             ;
;  S_din[13]    ; clk        ; 4.671  ; 4.671  ; Rise       ; clk             ;
;  S_din[14]    ; clk        ; 4.697  ; 4.697  ; Rise       ; clk             ;
;  S_din[15]    ; clk        ; 4.641  ; 4.641  ; Rise       ; clk             ;
;  S_din[16]    ; clk        ; 4.574  ; 4.574  ; Rise       ; clk             ;
;  S_din[17]    ; clk        ; 4.583  ; 4.583  ; Rise       ; clk             ;
;  S_din[18]    ; clk        ; 4.241  ; 4.241  ; Rise       ; clk             ;
;  S_din[19]    ; clk        ; 4.314  ; 4.314  ; Rise       ; clk             ;
;  S_din[20]    ; clk        ; 4.638  ; 4.638  ; Rise       ; clk             ;
;  S_din[21]    ; clk        ; 4.159  ; 4.159  ; Rise       ; clk             ;
;  S_din[22]    ; clk        ; 4.694  ; 4.694  ; Rise       ; clk             ;
;  S_din[23]    ; clk        ; 4.976  ; 4.976  ; Rise       ; clk             ;
;  S_din[24]    ; clk        ; 4.628  ; 4.628  ; Rise       ; clk             ;
;  S_din[25]    ; clk        ; 4.722  ; 4.722  ; Rise       ; clk             ;
;  S_din[26]    ; clk        ; 4.790  ; 4.790  ; Rise       ; clk             ;
;  S_din[27]    ; clk        ; 4.763  ; 4.763  ; Rise       ; clk             ;
;  S_din[28]    ; clk        ; 4.913  ; 4.913  ; Rise       ; clk             ;
;  S_din[29]    ; clk        ; 4.328  ; 4.328  ; Rise       ; clk             ;
;  S_din[30]    ; clk        ; 4.812  ; 4.812  ; Rise       ; clk             ;
;  S_din[31]    ; clk        ; 5.503  ; 5.503  ; Rise       ; clk             ;
; S_wr          ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; S_address[*]  ; clk        ; -4.226 ; -4.226 ; Rise       ; clk             ;
;  S_address[0] ; clk        ; -4.226 ; -4.226 ; Rise       ; clk             ;
;  S_address[1] ; clk        ; -4.299 ; -4.299 ; Rise       ; clk             ;
;  S_address[2] ; clk        ; -4.460 ; -4.460 ; Rise       ; clk             ;
;  S_address[3] ; clk        ; -4.335 ; -4.335 ; Rise       ; clk             ;
;  S_address[4] ; clk        ; -4.788 ; -4.788 ; Rise       ; clk             ;
; S_din[*]      ; clk        ; -3.553 ; -3.553 ; Rise       ; clk             ;
;  S_din[0]     ; clk        ; -3.981 ; -3.981 ; Rise       ; clk             ;
;  S_din[1]     ; clk        ; -3.900 ; -3.900 ; Rise       ; clk             ;
;  S_din[2]     ; clk        ; -4.555 ; -4.555 ; Rise       ; clk             ;
;  S_din[3]     ; clk        ; -3.942 ; -3.942 ; Rise       ; clk             ;
;  S_din[4]     ; clk        ; -3.767 ; -3.767 ; Rise       ; clk             ;
;  S_din[5]     ; clk        ; -4.172 ; -4.172 ; Rise       ; clk             ;
;  S_din[6]     ; clk        ; -4.174 ; -4.174 ; Rise       ; clk             ;
;  S_din[7]     ; clk        ; -3.809 ; -3.809 ; Rise       ; clk             ;
;  S_din[8]     ; clk        ; -3.712 ; -3.712 ; Rise       ; clk             ;
;  S_din[9]     ; clk        ; -3.795 ; -3.795 ; Rise       ; clk             ;
;  S_din[10]    ; clk        ; -3.553 ; -3.553 ; Rise       ; clk             ;
;  S_din[11]    ; clk        ; -3.742 ; -3.742 ; Rise       ; clk             ;
;  S_din[12]    ; clk        ; -3.807 ; -3.807 ; Rise       ; clk             ;
;  S_din[13]    ; clk        ; -3.912 ; -3.912 ; Rise       ; clk             ;
;  S_din[14]    ; clk        ; -3.722 ; -3.722 ; Rise       ; clk             ;
;  S_din[15]    ; clk        ; -4.359 ; -4.359 ; Rise       ; clk             ;
;  S_din[16]    ; clk        ; -4.308 ; -4.308 ; Rise       ; clk             ;
;  S_din[17]    ; clk        ; -3.738 ; -3.738 ; Rise       ; clk             ;
;  S_din[18]    ; clk        ; -3.762 ; -3.762 ; Rise       ; clk             ;
;  S_din[19]    ; clk        ; -3.795 ; -3.795 ; Rise       ; clk             ;
;  S_din[20]    ; clk        ; -4.125 ; -4.125 ; Rise       ; clk             ;
;  S_din[21]    ; clk        ; -3.914 ; -3.914 ; Rise       ; clk             ;
;  S_din[22]    ; clk        ; -4.059 ; -4.059 ; Rise       ; clk             ;
;  S_din[23]    ; clk        ; -3.804 ; -3.804 ; Rise       ; clk             ;
;  S_din[24]    ; clk        ; -3.915 ; -3.915 ; Rise       ; clk             ;
;  S_din[25]    ; clk        ; -3.833 ; -3.833 ; Rise       ; clk             ;
;  S_din[26]    ; clk        ; -3.731 ; -3.731 ; Rise       ; clk             ;
;  S_din[27]    ; clk        ; -3.841 ; -3.841 ; Rise       ; clk             ;
;  S_din[28]    ; clk        ; -4.042 ; -4.042 ; Rise       ; clk             ;
;  S_din[29]    ; clk        ; -3.695 ; -3.695 ; Rise       ; clk             ;
;  S_din[30]    ; clk        ; -3.824 ; -3.824 ; Rise       ; clk             ;
;  S_din[31]    ; clk        ; -3.725 ; -3.725 ; Rise       ; clk             ;
; S_wr          ; clk        ; -3.929 ; -3.929 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; S_dout[*]   ; clk        ; 9.227  ; 9.227  ; Rise       ; clk             ;
;  S_dout[0]  ; clk        ; 8.618  ; 8.618  ; Rise       ; clk             ;
;  S_dout[1]  ; clk        ; 7.955  ; 7.955  ; Rise       ; clk             ;
;  S_dout[2]  ; clk        ; 8.918  ; 8.918  ; Rise       ; clk             ;
;  S_dout[3]  ; clk        ; 8.470  ; 8.470  ; Rise       ; clk             ;
;  S_dout[4]  ; clk        ; 8.749  ; 8.749  ; Rise       ; clk             ;
;  S_dout[5]  ; clk        ; 7.853  ; 7.853  ; Rise       ; clk             ;
;  S_dout[6]  ; clk        ; 7.824  ; 7.824  ; Rise       ; clk             ;
;  S_dout[7]  ; clk        ; 8.673  ; 8.673  ; Rise       ; clk             ;
;  S_dout[8]  ; clk        ; 7.824  ; 7.824  ; Rise       ; clk             ;
;  S_dout[9]  ; clk        ; 7.398  ; 7.398  ; Rise       ; clk             ;
;  S_dout[10] ; clk        ; 7.466  ; 7.466  ; Rise       ; clk             ;
;  S_dout[11] ; clk        ; 7.855  ; 7.855  ; Rise       ; clk             ;
;  S_dout[12] ; clk        ; 8.284  ; 8.284  ; Rise       ; clk             ;
;  S_dout[13] ; clk        ; 8.110  ; 8.110  ; Rise       ; clk             ;
;  S_dout[14] ; clk        ; 8.458  ; 8.458  ; Rise       ; clk             ;
;  S_dout[15] ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  S_dout[16] ; clk        ; 8.760  ; 8.760  ; Rise       ; clk             ;
;  S_dout[17] ; clk        ; 9.227  ; 9.227  ; Rise       ; clk             ;
;  S_dout[18] ; clk        ; 8.355  ; 8.355  ; Rise       ; clk             ;
;  S_dout[19] ; clk        ; 8.623  ; 8.623  ; Rise       ; clk             ;
;  S_dout[20] ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  S_dout[21] ; clk        ; 8.520  ; 8.520  ; Rise       ; clk             ;
;  S_dout[22] ; clk        ; 7.408  ; 7.408  ; Rise       ; clk             ;
;  S_dout[23] ; clk        ; 7.788  ; 7.788  ; Rise       ; clk             ;
;  S_dout[24] ; clk        ; 8.417  ; 8.417  ; Rise       ; clk             ;
;  S_dout[25] ; clk        ; 8.426  ; 8.426  ; Rise       ; clk             ;
;  S_dout[26] ; clk        ; 8.188  ; 8.188  ; Rise       ; clk             ;
;  S_dout[27] ; clk        ; 8.103  ; 8.103  ; Rise       ; clk             ;
;  S_dout[28] ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
;  S_dout[29] ; clk        ; 8.371  ; 8.371  ; Rise       ; clk             ;
;  S_dout[30] ; clk        ; 8.608  ; 8.608  ; Rise       ; clk             ;
;  S_dout[31] ; clk        ; 8.068  ; 8.068  ; Rise       ; clk             ;
; m_interrupt ; clk        ; 10.685 ; 10.685 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S_dout[*]   ; clk        ; 7.398 ; 7.398 ; Rise       ; clk             ;
;  S_dout[0]  ; clk        ; 8.618 ; 8.618 ; Rise       ; clk             ;
;  S_dout[1]  ; clk        ; 7.955 ; 7.955 ; Rise       ; clk             ;
;  S_dout[2]  ; clk        ; 8.918 ; 8.918 ; Rise       ; clk             ;
;  S_dout[3]  ; clk        ; 8.470 ; 8.470 ; Rise       ; clk             ;
;  S_dout[4]  ; clk        ; 8.749 ; 8.749 ; Rise       ; clk             ;
;  S_dout[5]  ; clk        ; 7.853 ; 7.853 ; Rise       ; clk             ;
;  S_dout[6]  ; clk        ; 7.824 ; 7.824 ; Rise       ; clk             ;
;  S_dout[7]  ; clk        ; 8.673 ; 8.673 ; Rise       ; clk             ;
;  S_dout[8]  ; clk        ; 7.824 ; 7.824 ; Rise       ; clk             ;
;  S_dout[9]  ; clk        ; 7.398 ; 7.398 ; Rise       ; clk             ;
;  S_dout[10] ; clk        ; 7.466 ; 7.466 ; Rise       ; clk             ;
;  S_dout[11] ; clk        ; 7.855 ; 7.855 ; Rise       ; clk             ;
;  S_dout[12] ; clk        ; 8.284 ; 8.284 ; Rise       ; clk             ;
;  S_dout[13] ; clk        ; 8.110 ; 8.110 ; Rise       ; clk             ;
;  S_dout[14] ; clk        ; 8.458 ; 8.458 ; Rise       ; clk             ;
;  S_dout[15] ; clk        ; 8.472 ; 8.472 ; Rise       ; clk             ;
;  S_dout[16] ; clk        ; 8.760 ; 8.760 ; Rise       ; clk             ;
;  S_dout[17] ; clk        ; 9.227 ; 9.227 ; Rise       ; clk             ;
;  S_dout[18] ; clk        ; 8.355 ; 8.355 ; Rise       ; clk             ;
;  S_dout[19] ; clk        ; 8.623 ; 8.623 ; Rise       ; clk             ;
;  S_dout[20] ; clk        ; 8.543 ; 8.543 ; Rise       ; clk             ;
;  S_dout[21] ; clk        ; 8.520 ; 8.520 ; Rise       ; clk             ;
;  S_dout[22] ; clk        ; 7.408 ; 7.408 ; Rise       ; clk             ;
;  S_dout[23] ; clk        ; 7.788 ; 7.788 ; Rise       ; clk             ;
;  S_dout[24] ; clk        ; 8.417 ; 8.417 ; Rise       ; clk             ;
;  S_dout[25] ; clk        ; 8.426 ; 8.426 ; Rise       ; clk             ;
;  S_dout[26] ; clk        ; 8.188 ; 8.188 ; Rise       ; clk             ;
;  S_dout[27] ; clk        ; 8.103 ; 8.103 ; Rise       ; clk             ;
;  S_dout[28] ; clk        ; 8.710 ; 8.710 ; Rise       ; clk             ;
;  S_dout[29] ; clk        ; 8.371 ; 8.371 ; Rise       ; clk             ;
;  S_dout[30] ; clk        ; 8.608 ; 8.608 ; Rise       ; clk             ;
;  S_dout[31] ; clk        ; 8.068 ; 8.068 ; Rise       ; clk             ;
; m_interrupt ; clk        ; 9.092 ; 9.092 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------+
; Fast Model Setup Summary        ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; clk   ; -13.171 ; -2953.778     ;
+-------+---------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -558.380              ;
+-------+--------+-----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                                                               ;
+---------+----------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                                  ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+----------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -13.171 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.026     ; 14.177     ;
; -13.097 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.025     ; 14.104     ;
; -13.030 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.025     ; 14.037     ;
; -13.023 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 14.028     ;
; -13.008 ; Multiplier_slave:U0_Mul_slave|multiplicand3[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 14.013     ;
; -12.990 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.021     ; 14.001     ;
; -12.985 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.994     ;
; -12.982 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.022     ; 13.992     ;
; -12.975 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.025     ; 13.982     ;
; -12.967 ; Multiplier_slave:U0_Mul_slave|multiplicand3[11]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.972     ;
; -12.949 ; Multiplier_slave:U0_Mul_slave|multiplicand3[5]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.952     ;
; -12.917 ; Multiplier_slave:U0_Mul_slave|multiplicand2[16]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.926     ;
; -12.916 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.020     ; 13.928     ;
; -12.912 ; Multiplier_slave:U0_Mul_slave|multiplicand2[2]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.916     ;
; -12.911 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.022     ; 13.921     ;
; -12.908 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.919     ;
; -12.894 ; Multiplier_slave:U0_Mul_slave|multiplicand2[4]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.902     ;
; -12.887 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[23] ; clk          ; clk         ; 1.000        ; -0.046     ; 13.873     ;
; -12.886 ; Multiplier_slave:U0_Mul_slave|multiplicand2[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.895     ;
; -12.877 ; Multiplier_slave:U0_Mul_slave|multiplicand2[6]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.882     ;
; -12.872 ; Multiplier_slave:U0_Mul_slave|multiplicand3[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.875     ;
; -12.868 ; Multiplier_slave:U0_Mul_slave|multiplicand3[6]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.871     ;
; -12.860 ; Multiplier_slave:U0_Mul_slave|multiplicand3[8]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.865     ;
; -12.858 ; Multiplier_slave:U0_Mul_slave|multiplicand3[19]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.861     ;
; -12.858 ; Multiplier_slave:U0_Mul_slave|multiplicand2[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.866     ;
; -12.850 ; Multiplier_slave:U0_Mul_slave|multiplicand3[29]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.853     ;
; -12.849 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.020     ; 13.861     ;
; -12.844 ; Multiplier_slave:U0_Mul_slave|multiplicand2[31]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.849     ;
; -12.844 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.022     ; 13.854     ;
; -12.842 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.022     ; 13.852     ;
; -12.841 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.852     ;
; -12.837 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.845     ;
; -12.834 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.843     ;
; -12.833 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[28] ; clk          ; clk         ; 1.000        ; -0.022     ; 13.843     ;
; -12.827 ; Multiplier_slave:U0_Mul_slave|multiplicand3[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.022     ; 13.837     ;
; -12.822 ; Multiplier_slave:U0_Mul_slave|multiplicand3[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.830     ;
; -12.822 ; Multiplier_slave:U0_Mul_slave|multiplicand3[14]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.825     ;
; -12.819 ; Multiplier_slave:U0_Mul_slave|multiplicand3[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.828     ;
; -12.817 ; Multiplier_slave:U0_Mul_slave|multiplicand2[15]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.826     ;
; -12.813 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[23] ; clk          ; clk         ; 1.000        ; -0.045     ; 13.800     ;
; -12.803 ; Multiplier_slave:U0_Mul_slave|multiplicand2[1]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.807     ;
; -12.802 ; Multiplier_slave:U0_Mul_slave|multiplicand3[12]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.807     ;
; -12.802 ; Multiplier_slave:U0_Mul_slave|multiplicand2[10]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.807     ;
; -12.800 ; Multiplier_slave:U0_Mul_slave|multiplicand2[12]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.808     ;
; -12.794 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.020     ; 13.806     ;
; -12.791 ; Multiplier_slave:U0_Mul_slave|multiplicand3[1]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.794     ;
; -12.791 ; Multiplier_slave:U0_Mul_slave|multiplicand3[15]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.794     ;
; -12.790 ; Multiplier_slave:U0_Mul_slave|multiplicand3[28]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.793     ;
; -12.789 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.022     ; 13.799     ;
; -12.787 ; Multiplier_slave:U0_Mul_slave|multiplicand3[16]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.790     ;
; -12.786 ; Multiplier_slave:U0_Mul_slave|multiplicand3[11]                            ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.022     ; 13.796     ;
; -12.786 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U3_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.797     ;
; -12.781 ; Multiplier_slave:U0_Mul_slave|multiplicand3[11]                            ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.789     ;
; -12.778 ; Multiplier_slave:U0_Mul_slave|multiplicand3[11]                            ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.787     ;
; -12.775 ; Multiplier_slave:U0_Mul_slave|multiplicand2[17]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.779     ;
; -12.772 ; Multiplier_slave:U0_Mul_slave|multiplicand3[27]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.775     ;
; -12.771 ; Multiplier_slave:U0_Mul_slave|multiplicand3[4]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.776     ;
; -12.770 ; Multiplier_slave:U0_Mul_slave|multiplicand2[23]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.779     ;
; -12.769 ; Multiplier_slave:U0_Mul_slave|multiplicand3[22]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.772     ;
; -12.768 ; Multiplier_slave:U0_Mul_slave|multiplicand3[5]                             ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.776     ;
; -12.767 ; Multiplier_slave:U0_Mul_slave|multiplicand2[0]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.775     ;
; -12.767 ; Multiplier_slave:U0_Mul_slave|multiplicand3[10]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.770     ;
; -12.765 ; Multiplier_slave:U0_Mul_slave|multiplicand2[18]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.769     ;
; -12.764 ; Multiplier_slave:U0_Mul_slave|multiplicand3[21]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.767     ;
; -12.763 ; Multiplier_slave:U0_Mul_slave|multiplicand3[5]                             ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.026     ; 13.769     ;
; -12.763 ; Multiplier_slave:U0_Mul_slave|multiplicand2[24]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.772     ;
; -12.760 ; Multiplier_slave:U0_Mul_slave|multiplicand3[5]                             ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.025     ; 13.767     ;
; -12.759 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U1_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[28] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.770     ;
; -12.746 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[23] ; clk          ; clk         ; 1.000        ; -0.045     ; 13.733     ;
; -12.746 ; Multiplier_slave:U0_Mul_slave|multiplicand3[30]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.749     ;
; -12.742 ; Multiplier_slave:U0_Mul_slave|multiplicand2[25]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.746     ;
; -12.739 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U4_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[23] ; clk          ; clk         ; 1.000        ; -0.047     ; 13.724     ;
; -12.736 ; Multiplier_slave:U0_Mul_slave|multiplicand2[16]                            ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.018     ; 13.750     ;
; -12.735 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[25] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.743     ;
; -12.731 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[19] ; clk          ; clk         ; 1.000        ; -0.014     ; 13.749     ;
; -12.731 ; Multiplier_slave:U0_Mul_slave|multiplicand2[2]                             ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.740     ;
; -12.731 ; Multiplier_slave:U0_Mul_slave|multiplicand2[16]                            ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.020     ; 13.743     ;
; -12.728 ; Multiplier_slave:U0_Mul_slave|multiplicand2[16]                            ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.019     ; 13.741     ;
; -12.727 ; Multiplier_slave:U0_Mul_slave|multiplicand2[22]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.731     ;
; -12.726 ; Multiplier_slave:U0_Mul_slave|multiplicand2[2]                             ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.025     ; 13.733     ;
; -12.724 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[26] ; clk          ; clk         ; 1.000        ; -0.012     ; 13.744     ;
; -12.724 ; Multiplier_slave:U0_Mul_slave|multiplicand3[7]                             ; Multiplier_slave:U0_Mul_slave|S_dout[23] ; clk          ; clk         ; 1.000        ; -0.047     ; 13.709     ;
; -12.723 ; Multiplier_slave:U0_Mul_slave|multiplicand2[2]                             ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.731     ;
; -12.719 ; Multiplier_slave:U0_Mul_slave|multiplicand2[26]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.028     ; 13.723     ;
; -12.717 ; Multiplier_slave:U0_Mul_slave|multiplicand2[14]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.722     ;
; -12.715 ; Multiplier_slave:U0_Mul_slave|multiplicand2[19]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.724     ;
; -12.713 ; Multiplier_slave:U0_Mul_slave|multiplicand3[2]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.029     ; 13.716     ;
; -12.713 ; Multiplier_slave:U0_Mul_slave|multiplicand2[4]                             ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.019     ; 13.726     ;
; -12.712 ; Multiplier_slave:U0_Mul_slave|multiplicand3[24]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.717     ;
; -12.708 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U0_dff_r|q ; Multiplier_slave:U0_Mul_slave|S_dout[21] ; clk          ; clk         ; 1.000        ; -0.035     ; 13.705     ;
; -12.708 ; Multiplier_slave:U0_Mul_slave|multiplicand2[4]                             ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.021     ; 13.719     ;
; -12.706 ; Multiplier_slave:U0_Mul_slave|multiplicand2[27]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.715     ;
; -12.705 ; Multiplier_slave:U0_Mul_slave|multiplicand2[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.018     ; 13.719     ;
; -12.705 ; Multiplier_slave:U0_Mul_slave|multiplicand2[4]                             ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.020     ; 13.717     ;
; -12.702 ; Multiplier_slave:U0_Mul_slave|multiplicand2[28]                            ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.023     ; 13.711     ;
; -12.701 ; Multiplier_slave:U0_Mul_slave|multiplicand3[0]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.027     ; 13.706     ;
; -12.700 ; Multiplier_slave:U0_Mul_slave|multiplicand2[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[31] ; clk          ; clk         ; 1.000        ; -0.020     ; 13.712     ;
; -12.697 ; Multiplier_slave:U0_Mul_slave|multiplicand2[20]                            ; Multiplier_slave:U0_Mul_slave|S_dout[29] ; clk          ; clk         ; 1.000        ; -0.019     ; 13.710     ;
; -12.696 ; Multiplier_slave:U0_Mul_slave|multiplicand2[8]                             ; Multiplier_slave:U0_Mul_slave|S_dout[27] ; clk          ; clk         ; 1.000        ; -0.024     ; 13.704     ;
; -12.696 ; Multiplier_slave:U0_Mul_slave|multiplicand2[6]                             ; Multiplier_slave:U0_Mul_slave|S_dout[30] ; clk          ; clk         ; 1.000        ; -0.022     ; 13.706     ;
+---------+----------------------------------------------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                                                                                                                                                                              ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                         ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; Multiplier_slave:U0_Mul_slave|op_start                                                                            ; Multiplier_slave:U0_Mul_slave|op_start                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q                                        ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U2_dff_r|q                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U7_dff_r|q                                        ; Multiplier_Master:U1_Mul_Master|_register8_r:U3_next_num|_dff_r:U7_dff_r|q                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_slave:U0_Mul_slave|op_clear                                                                            ; Multiplier_slave:U0_Mul_slave|op_clear                                                                            ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U1_dff_r|q                                     ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U1_dff_r|q                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r|q                                     ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r|q                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; Multiplier_slave:U0_Mul_slave|interrupt_en                                                                        ; Multiplier_slave:U0_Mul_slave|interrupt_en                                                                        ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.391      ;
; 0.241 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[7]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.242 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result2[6]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.394      ;
; 0.243 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.243 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.395      ;
; 0.244 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.244 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.396      ;
; 0.245 ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.245 ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.397      ;
; 0.247 ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.247 ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.399      ;
; 0.248 ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.400      ;
; 0.249 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.401      ;
; 0.252 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.404      ;
; 0.253 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[15]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.405      ;
; 0.254 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.254 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.407      ;
; 0.256 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.408      ;
; 0.259 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.411      ;
; 0.261 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.413      ;
; 0.261 ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U14_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.413      ;
; 0.262 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U13_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.414      ;
; 0.264 ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U1_dff_r|q                                     ; Multiplier_Master:U1_Mul_Master|_register3_r:U0_register3_r|_dff_r:U0_dff_r|q                                     ; clk          ; clk         ; 0.000        ; 0.000      ; 0.416      ;
; 0.289 ; Multiplier_Master:U1_Mul_Master|_register32_r:U8_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result3[22]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.441      ;
; 0.290 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.442      ;
; 0.292 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.444      ;
; 0.292 ; Multiplier_slave:U0_Mul_slave|multiplicand1[10]                                                                   ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.444      ;
; 0.293 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[13]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.445      ;
; 0.296 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result0[22]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.448      ;
; 0.297 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.449      ;
; 0.298 ; Multiplier_Master:U1_Mul_Master|_register32_r:U5_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result0[23]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.450      ;
; 0.299 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result2[11]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.451      ;
; 0.301 ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.453      ;
; 0.302 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[3]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.454      ;
; 0.302 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[14]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.454      ;
; 0.303 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[23]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.455      ;
; 0.305 ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ; clk          ; clk         ; 0.000        ; 0.000      ; 0.457      ;
; 0.307 ; Multiplier_Master:U1_Mul_Master|_register32_r:U7_next_result|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result2[23]                                                                         ; clk          ; clk         ; 0.000        ; 0.000      ; 0.459      ;
; 0.308 ; Multiplier_Master:U1_Mul_Master|_register32_r:U6_next_result|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q        ; Multiplier_slave:U0_Mul_slave|result1[8]                                                                          ; clk          ; clk         ; 0.000        ; 0.000      ; 0.460      ;
+-------+-------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                                                                                               ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U11_next_multiplicand|_register8_r:U3_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U0_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U1_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U2_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U3_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U4_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U5_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U6_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U1_register8_r|_dff_r:U7_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U0_dff_r|q ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; Multiplier_Master:U1_Mul_Master|_register32_r:U12_next_multiplicand|_register8_r:U2_register8_r|_dff_r:U1_dff_r|q ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------+
; Setup Times                                                               ;
+---------------+------------+-------+-------+------------+-----------------+
; Data Port     ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+---------------+------------+-------+-------+------------+-----------------+
; S_address[*]  ; clk        ; 5.112 ; 5.112 ; Rise       ; clk             ;
;  S_address[0] ; clk        ; 4.709 ; 4.709 ; Rise       ; clk             ;
;  S_address[1] ; clk        ; 5.112 ; 5.112 ; Rise       ; clk             ;
;  S_address[2] ; clk        ; 4.010 ; 4.010 ; Rise       ; clk             ;
;  S_address[3] ; clk        ; 3.994 ; 3.994 ; Rise       ; clk             ;
;  S_address[4] ; clk        ; 4.428 ; 4.428 ; Rise       ; clk             ;
; S_din[*]      ; clk        ; 2.879 ; 2.879 ; Rise       ; clk             ;
;  S_din[0]     ; clk        ; 2.647 ; 2.647 ; Rise       ; clk             ;
;  S_din[1]     ; clk        ; 2.350 ; 2.350 ; Rise       ; clk             ;
;  S_din[2]     ; clk        ; 2.623 ; 2.623 ; Rise       ; clk             ;
;  S_din[3]     ; clk        ; 2.458 ; 2.458 ; Rise       ; clk             ;
;  S_din[4]     ; clk        ; 2.684 ; 2.684 ; Rise       ; clk             ;
;  S_din[5]     ; clk        ; 2.627 ; 2.627 ; Rise       ; clk             ;
;  S_din[6]     ; clk        ; 2.760 ; 2.760 ; Rise       ; clk             ;
;  S_din[7]     ; clk        ; 2.548 ; 2.548 ; Rise       ; clk             ;
;  S_din[8]     ; clk        ; 2.446 ; 2.446 ; Rise       ; clk             ;
;  S_din[9]     ; clk        ; 2.399 ; 2.399 ; Rise       ; clk             ;
;  S_din[10]    ; clk        ; 2.384 ; 2.384 ; Rise       ; clk             ;
;  S_din[11]    ; clk        ; 2.357 ; 2.357 ; Rise       ; clk             ;
;  S_din[12]    ; clk        ; 2.389 ; 2.389 ; Rise       ; clk             ;
;  S_din[13]    ; clk        ; 2.493 ; 2.493 ; Rise       ; clk             ;
;  S_din[14]    ; clk        ; 2.451 ; 2.451 ; Rise       ; clk             ;
;  S_din[15]    ; clk        ; 2.519 ; 2.519 ; Rise       ; clk             ;
;  S_din[16]    ; clk        ; 2.453 ; 2.453 ; Rise       ; clk             ;
;  S_din[17]    ; clk        ; 2.415 ; 2.415 ; Rise       ; clk             ;
;  S_din[18]    ; clk        ; 2.250 ; 2.250 ; Rise       ; clk             ;
;  S_din[19]    ; clk        ; 2.275 ; 2.275 ; Rise       ; clk             ;
;  S_din[20]    ; clk        ; 2.454 ; 2.454 ; Rise       ; clk             ;
;  S_din[21]    ; clk        ; 2.265 ; 2.265 ; Rise       ; clk             ;
;  S_din[22]    ; clk        ; 2.483 ; 2.483 ; Rise       ; clk             ;
;  S_din[23]    ; clk        ; 2.656 ; 2.656 ; Rise       ; clk             ;
;  S_din[24]    ; clk        ; 2.419 ; 2.419 ; Rise       ; clk             ;
;  S_din[25]    ; clk        ; 2.460 ; 2.460 ; Rise       ; clk             ;
;  S_din[26]    ; clk        ; 2.510 ; 2.510 ; Rise       ; clk             ;
;  S_din[27]    ; clk        ; 2.513 ; 2.513 ; Rise       ; clk             ;
;  S_din[28]    ; clk        ; 2.582 ; 2.582 ; Rise       ; clk             ;
;  S_din[29]    ; clk        ; 2.323 ; 2.323 ; Rise       ; clk             ;
;  S_din[30]    ; clk        ; 2.521 ; 2.521 ; Rise       ; clk             ;
;  S_din[31]    ; clk        ; 2.879 ; 2.879 ; Rise       ; clk             ;
; S_wr          ; clk        ; 4.105 ; 4.105 ; Rise       ; clk             ;
+---------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; S_address[*]  ; clk        ; -2.239 ; -2.239 ; Rise       ; clk             ;
;  S_address[0] ; clk        ; -2.239 ; -2.239 ; Rise       ; clk             ;
;  S_address[1] ; clk        ; -2.283 ; -2.283 ; Rise       ; clk             ;
;  S_address[2] ; clk        ; -2.335 ; -2.335 ; Rise       ; clk             ;
;  S_address[3] ; clk        ; -2.265 ; -2.265 ; Rise       ; clk             ;
;  S_address[4] ; clk        ; -2.497 ; -2.497 ; Rise       ; clk             ;
; S_din[*]      ; clk        ; -1.893 ; -1.893 ; Rise       ; clk             ;
;  S_din[0]     ; clk        ; -2.111 ; -2.111 ; Rise       ; clk             ;
;  S_din[1]     ; clk        ; -2.118 ; -2.118 ; Rise       ; clk             ;
;  S_din[2]     ; clk        ; -2.452 ; -2.452 ; Rise       ; clk             ;
;  S_din[3]     ; clk        ; -2.084 ; -2.084 ; Rise       ; clk             ;
;  S_din[4]     ; clk        ; -2.027 ; -2.027 ; Rise       ; clk             ;
;  S_din[5]     ; clk        ; -2.225 ; -2.225 ; Rise       ; clk             ;
;  S_din[6]     ; clk        ; -2.245 ; -2.245 ; Rise       ; clk             ;
;  S_din[7]     ; clk        ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  S_din[8]     ; clk        ; -1.993 ; -1.993 ; Rise       ; clk             ;
;  S_din[9]     ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  S_din[10]    ; clk        ; -1.893 ; -1.893 ; Rise       ; clk             ;
;  S_din[11]    ; clk        ; -2.026 ; -2.026 ; Rise       ; clk             ;
;  S_din[12]    ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
;  S_din[13]    ; clk        ; -2.137 ; -2.137 ; Rise       ; clk             ;
;  S_din[14]    ; clk        ; -2.003 ; -2.003 ; Rise       ; clk             ;
;  S_din[15]    ; clk        ; -2.343 ; -2.343 ; Rise       ; clk             ;
;  S_din[16]    ; clk        ; -2.325 ; -2.325 ; Rise       ; clk             ;
;  S_din[17]    ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  S_din[18]    ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  S_din[19]    ; clk        ; -2.042 ; -2.042 ; Rise       ; clk             ;
;  S_din[20]    ; clk        ; -2.210 ; -2.210 ; Rise       ; clk             ;
;  S_din[21]    ; clk        ; -2.132 ; -2.132 ; Rise       ; clk             ;
;  S_din[22]    ; clk        ; -2.154 ; -2.154 ; Rise       ; clk             ;
;  S_din[23]    ; clk        ; -2.053 ; -2.053 ; Rise       ; clk             ;
;  S_din[24]    ; clk        ; -2.068 ; -2.068 ; Rise       ; clk             ;
;  S_din[25]    ; clk        ; -2.062 ; -2.062 ; Rise       ; clk             ;
;  S_din[26]    ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  S_din[27]    ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
;  S_din[28]    ; clk        ; -2.156 ; -2.156 ; Rise       ; clk             ;
;  S_din[29]    ; clk        ; -1.994 ; -1.994 ; Rise       ; clk             ;
;  S_din[30]    ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
;  S_din[31]    ; clk        ; -2.004 ; -2.004 ; Rise       ; clk             ;
; S_wr          ; clk        ; -2.068 ; -2.068 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Clock to Output Times                                                   ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S_dout[*]   ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
;  S_dout[0]  ; clk        ; 4.757 ; 4.757 ; Rise       ; clk             ;
;  S_dout[1]  ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  S_dout[2]  ; clk        ; 4.898 ; 4.898 ; Rise       ; clk             ;
;  S_dout[3]  ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  S_dout[4]  ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  S_dout[5]  ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  S_dout[6]  ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  S_dout[7]  ; clk        ; 4.767 ; 4.767 ; Rise       ; clk             ;
;  S_dout[8]  ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
;  S_dout[9]  ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
;  S_dout[10] ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  S_dout[11] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  S_dout[12] ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  S_dout[13] ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  S_dout[14] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  S_dout[15] ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  S_dout[16] ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  S_dout[17] ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
;  S_dout[18] ; clk        ; 4.653 ; 4.653 ; Rise       ; clk             ;
;  S_dout[19] ; clk        ; 4.771 ; 4.771 ; Rise       ; clk             ;
;  S_dout[20] ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  S_dout[21] ; clk        ; 4.697 ; 4.697 ; Rise       ; clk             ;
;  S_dout[22] ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  S_dout[23] ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  S_dout[24] ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  S_dout[25] ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  S_dout[26] ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  S_dout[27] ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  S_dout[28] ; clk        ; 4.807 ; 4.807 ; Rise       ; clk             ;
;  S_dout[29] ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  S_dout[30] ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  S_dout[31] ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
; m_interrupt ; clk        ; 5.737 ; 5.737 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S_dout[*]   ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  S_dout[0]  ; clk        ; 4.757 ; 4.757 ; Rise       ; clk             ;
;  S_dout[1]  ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  S_dout[2]  ; clk        ; 4.898 ; 4.898 ; Rise       ; clk             ;
;  S_dout[3]  ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  S_dout[4]  ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  S_dout[5]  ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  S_dout[6]  ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  S_dout[7]  ; clk        ; 4.767 ; 4.767 ; Rise       ; clk             ;
;  S_dout[8]  ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
;  S_dout[9]  ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
;  S_dout[10] ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  S_dout[11] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  S_dout[12] ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  S_dout[13] ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  S_dout[14] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  S_dout[15] ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  S_dout[16] ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  S_dout[17] ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
;  S_dout[18] ; clk        ; 4.653 ; 4.653 ; Rise       ; clk             ;
;  S_dout[19] ; clk        ; 4.771 ; 4.771 ; Rise       ; clk             ;
;  S_dout[20] ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  S_dout[21] ; clk        ; 4.697 ; 4.697 ; Rise       ; clk             ;
;  S_dout[22] ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  S_dout[23] ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  S_dout[24] ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  S_dout[25] ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  S_dout[26] ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  S_dout[27] ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  S_dout[28] ; clk        ; 4.807 ; 4.807 ; Rise       ; clk             ;
;  S_dout[29] ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  S_dout[30] ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  S_dout[31] ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
; m_interrupt ; clk        ; 4.964 ; 4.964 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                             ;
+------------------+-----------+-------+----------+---------+---------------------+
; Clock            ; Setup     ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+-----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -32.150   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk             ; -32.150   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -7430.299 ; 0.0   ; 0.0      ; 0.0     ; -558.38             ;
;  clk             ; -7430.299 ; 0.000 ; N/A      ; N/A     ; -558.380            ;
+------------------+-----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------------+
; Setup Times                                                                 ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; S_address[*]  ; clk        ; 10.610 ; 10.610 ; Rise       ; clk             ;
;  S_address[0] ; clk        ; 9.602  ; 9.602  ; Rise       ; clk             ;
;  S_address[1] ; clk        ; 10.610 ; 10.610 ; Rise       ; clk             ;
;  S_address[2] ; clk        ; 7.793  ; 7.793  ; Rise       ; clk             ;
;  S_address[3] ; clk        ; 7.958  ; 7.958  ; Rise       ; clk             ;
;  S_address[4] ; clk        ; 8.736  ; 8.736  ; Rise       ; clk             ;
; S_din[*]      ; clk        ; 5.503  ; 5.503  ; Rise       ; clk             ;
;  S_din[0]     ; clk        ; 4.890  ; 4.890  ; Rise       ; clk             ;
;  S_din[1]     ; clk        ; 4.370  ; 4.370  ; Rise       ; clk             ;
;  S_din[2]     ; clk        ; 4.880  ; 4.880  ; Rise       ; clk             ;
;  S_din[3]     ; clk        ; 4.690  ; 4.690  ; Rise       ; clk             ;
;  S_din[4]     ; clk        ; 5.122  ; 5.122  ; Rise       ; clk             ;
;  S_din[5]     ; clk        ; 4.997  ; 4.997  ; Rise       ; clk             ;
;  S_din[6]     ; clk        ; 5.271  ; 5.271  ; Rise       ; clk             ;
;  S_din[7]     ; clk        ; 4.842  ; 4.842  ; Rise       ; clk             ;
;  S_din[8]     ; clk        ; 4.518  ; 4.518  ; Rise       ; clk             ;
;  S_din[9]     ; clk        ; 4.548  ; 4.548  ; Rise       ; clk             ;
;  S_din[10]    ; clk        ; 4.520  ; 4.520  ; Rise       ; clk             ;
;  S_din[11]    ; clk        ; 4.389  ; 4.389  ; Rise       ; clk             ;
;  S_din[12]    ; clk        ; 4.501  ; 4.501  ; Rise       ; clk             ;
;  S_din[13]    ; clk        ; 4.671  ; 4.671  ; Rise       ; clk             ;
;  S_din[14]    ; clk        ; 4.697  ; 4.697  ; Rise       ; clk             ;
;  S_din[15]    ; clk        ; 4.641  ; 4.641  ; Rise       ; clk             ;
;  S_din[16]    ; clk        ; 4.574  ; 4.574  ; Rise       ; clk             ;
;  S_din[17]    ; clk        ; 4.583  ; 4.583  ; Rise       ; clk             ;
;  S_din[18]    ; clk        ; 4.241  ; 4.241  ; Rise       ; clk             ;
;  S_din[19]    ; clk        ; 4.314  ; 4.314  ; Rise       ; clk             ;
;  S_din[20]    ; clk        ; 4.638  ; 4.638  ; Rise       ; clk             ;
;  S_din[21]    ; clk        ; 4.159  ; 4.159  ; Rise       ; clk             ;
;  S_din[22]    ; clk        ; 4.694  ; 4.694  ; Rise       ; clk             ;
;  S_din[23]    ; clk        ; 4.976  ; 4.976  ; Rise       ; clk             ;
;  S_din[24]    ; clk        ; 4.628  ; 4.628  ; Rise       ; clk             ;
;  S_din[25]    ; clk        ; 4.722  ; 4.722  ; Rise       ; clk             ;
;  S_din[26]    ; clk        ; 4.790  ; 4.790  ; Rise       ; clk             ;
;  S_din[27]    ; clk        ; 4.763  ; 4.763  ; Rise       ; clk             ;
;  S_din[28]    ; clk        ; 4.913  ; 4.913  ; Rise       ; clk             ;
;  S_din[29]    ; clk        ; 4.328  ; 4.328  ; Rise       ; clk             ;
;  S_din[30]    ; clk        ; 4.812  ; 4.812  ; Rise       ; clk             ;
;  S_din[31]    ; clk        ; 5.503  ; 5.503  ; Rise       ; clk             ;
; S_wr          ; clk        ; 8.167  ; 8.167  ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------------+
; Hold Times                                                                  ;
+---------------+------------+--------+--------+------------+-----------------+
; Data Port     ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+---------------+------------+--------+--------+------------+-----------------+
; S_address[*]  ; clk        ; -2.239 ; -2.239 ; Rise       ; clk             ;
;  S_address[0] ; clk        ; -2.239 ; -2.239 ; Rise       ; clk             ;
;  S_address[1] ; clk        ; -2.283 ; -2.283 ; Rise       ; clk             ;
;  S_address[2] ; clk        ; -2.335 ; -2.335 ; Rise       ; clk             ;
;  S_address[3] ; clk        ; -2.265 ; -2.265 ; Rise       ; clk             ;
;  S_address[4] ; clk        ; -2.497 ; -2.497 ; Rise       ; clk             ;
; S_din[*]      ; clk        ; -1.893 ; -1.893 ; Rise       ; clk             ;
;  S_din[0]     ; clk        ; -2.111 ; -2.111 ; Rise       ; clk             ;
;  S_din[1]     ; clk        ; -2.118 ; -2.118 ; Rise       ; clk             ;
;  S_din[2]     ; clk        ; -2.452 ; -2.452 ; Rise       ; clk             ;
;  S_din[3]     ; clk        ; -2.084 ; -2.084 ; Rise       ; clk             ;
;  S_din[4]     ; clk        ; -2.027 ; -2.027 ; Rise       ; clk             ;
;  S_din[5]     ; clk        ; -2.225 ; -2.225 ; Rise       ; clk             ;
;  S_din[6]     ; clk        ; -2.245 ; -2.245 ; Rise       ; clk             ;
;  S_din[7]     ; clk        ; -2.050 ; -2.050 ; Rise       ; clk             ;
;  S_din[8]     ; clk        ; -1.993 ; -1.993 ; Rise       ; clk             ;
;  S_din[9]     ; clk        ; -2.047 ; -2.047 ; Rise       ; clk             ;
;  S_din[10]    ; clk        ; -1.893 ; -1.893 ; Rise       ; clk             ;
;  S_din[11]    ; clk        ; -2.026 ; -2.026 ; Rise       ; clk             ;
;  S_din[12]    ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
;  S_din[13]    ; clk        ; -2.137 ; -2.137 ; Rise       ; clk             ;
;  S_din[14]    ; clk        ; -2.003 ; -2.003 ; Rise       ; clk             ;
;  S_din[15]    ; clk        ; -2.343 ; -2.343 ; Rise       ; clk             ;
;  S_din[16]    ; clk        ; -2.325 ; -2.325 ; Rise       ; clk             ;
;  S_din[17]    ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  S_din[18]    ; clk        ; -2.014 ; -2.014 ; Rise       ; clk             ;
;  S_din[19]    ; clk        ; -2.042 ; -2.042 ; Rise       ; clk             ;
;  S_din[20]    ; clk        ; -2.210 ; -2.210 ; Rise       ; clk             ;
;  S_din[21]    ; clk        ; -2.132 ; -2.132 ; Rise       ; clk             ;
;  S_din[22]    ; clk        ; -2.154 ; -2.154 ; Rise       ; clk             ;
;  S_din[23]    ; clk        ; -2.053 ; -2.053 ; Rise       ; clk             ;
;  S_din[24]    ; clk        ; -2.068 ; -2.068 ; Rise       ; clk             ;
;  S_din[25]    ; clk        ; -2.062 ; -2.062 ; Rise       ; clk             ;
;  S_din[26]    ; clk        ; -2.008 ; -2.008 ; Rise       ; clk             ;
;  S_din[27]    ; clk        ; -2.073 ; -2.073 ; Rise       ; clk             ;
;  S_din[28]    ; clk        ; -2.156 ; -2.156 ; Rise       ; clk             ;
;  S_din[29]    ; clk        ; -1.994 ; -1.994 ; Rise       ; clk             ;
;  S_din[30]    ; clk        ; -2.065 ; -2.065 ; Rise       ; clk             ;
;  S_din[31]    ; clk        ; -2.004 ; -2.004 ; Rise       ; clk             ;
; S_wr          ; clk        ; -2.068 ; -2.068 ; Rise       ; clk             ;
+---------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------+
; Clock to Output Times                                                     ;
+-------------+------------+--------+--------+------------+-----------------+
; Data Port   ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-------------+------------+--------+--------+------------+-----------------+
; S_dout[*]   ; clk        ; 9.227  ; 9.227  ; Rise       ; clk             ;
;  S_dout[0]  ; clk        ; 8.618  ; 8.618  ; Rise       ; clk             ;
;  S_dout[1]  ; clk        ; 7.955  ; 7.955  ; Rise       ; clk             ;
;  S_dout[2]  ; clk        ; 8.918  ; 8.918  ; Rise       ; clk             ;
;  S_dout[3]  ; clk        ; 8.470  ; 8.470  ; Rise       ; clk             ;
;  S_dout[4]  ; clk        ; 8.749  ; 8.749  ; Rise       ; clk             ;
;  S_dout[5]  ; clk        ; 7.853  ; 7.853  ; Rise       ; clk             ;
;  S_dout[6]  ; clk        ; 7.824  ; 7.824  ; Rise       ; clk             ;
;  S_dout[7]  ; clk        ; 8.673  ; 8.673  ; Rise       ; clk             ;
;  S_dout[8]  ; clk        ; 7.824  ; 7.824  ; Rise       ; clk             ;
;  S_dout[9]  ; clk        ; 7.398  ; 7.398  ; Rise       ; clk             ;
;  S_dout[10] ; clk        ; 7.466  ; 7.466  ; Rise       ; clk             ;
;  S_dout[11] ; clk        ; 7.855  ; 7.855  ; Rise       ; clk             ;
;  S_dout[12] ; clk        ; 8.284  ; 8.284  ; Rise       ; clk             ;
;  S_dout[13] ; clk        ; 8.110  ; 8.110  ; Rise       ; clk             ;
;  S_dout[14] ; clk        ; 8.458  ; 8.458  ; Rise       ; clk             ;
;  S_dout[15] ; clk        ; 8.472  ; 8.472  ; Rise       ; clk             ;
;  S_dout[16] ; clk        ; 8.760  ; 8.760  ; Rise       ; clk             ;
;  S_dout[17] ; clk        ; 9.227  ; 9.227  ; Rise       ; clk             ;
;  S_dout[18] ; clk        ; 8.355  ; 8.355  ; Rise       ; clk             ;
;  S_dout[19] ; clk        ; 8.623  ; 8.623  ; Rise       ; clk             ;
;  S_dout[20] ; clk        ; 8.543  ; 8.543  ; Rise       ; clk             ;
;  S_dout[21] ; clk        ; 8.520  ; 8.520  ; Rise       ; clk             ;
;  S_dout[22] ; clk        ; 7.408  ; 7.408  ; Rise       ; clk             ;
;  S_dout[23] ; clk        ; 7.788  ; 7.788  ; Rise       ; clk             ;
;  S_dout[24] ; clk        ; 8.417  ; 8.417  ; Rise       ; clk             ;
;  S_dout[25] ; clk        ; 8.426  ; 8.426  ; Rise       ; clk             ;
;  S_dout[26] ; clk        ; 8.188  ; 8.188  ; Rise       ; clk             ;
;  S_dout[27] ; clk        ; 8.103  ; 8.103  ; Rise       ; clk             ;
;  S_dout[28] ; clk        ; 8.710  ; 8.710  ; Rise       ; clk             ;
;  S_dout[29] ; clk        ; 8.371  ; 8.371  ; Rise       ; clk             ;
;  S_dout[30] ; clk        ; 8.608  ; 8.608  ; Rise       ; clk             ;
;  S_dout[31] ; clk        ; 8.068  ; 8.068  ; Rise       ; clk             ;
; m_interrupt ; clk        ; 10.685 ; 10.685 ; Rise       ; clk             ;
+-------------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Minimum Clock to Output Times                                           ;
+-------------+------------+-------+-------+------------+-----------------+
; Data Port   ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-------------+------------+-------+-------+------------+-----------------+
; S_dout[*]   ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  S_dout[0]  ; clk        ; 4.757 ; 4.757 ; Rise       ; clk             ;
;  S_dout[1]  ; clk        ; 4.487 ; 4.487 ; Rise       ; clk             ;
;  S_dout[2]  ; clk        ; 4.898 ; 4.898 ; Rise       ; clk             ;
;  S_dout[3]  ; clk        ; 4.689 ; 4.689 ; Rise       ; clk             ;
;  S_dout[4]  ; clk        ; 4.814 ; 4.814 ; Rise       ; clk             ;
;  S_dout[5]  ; clk        ; 4.382 ; 4.382 ; Rise       ; clk             ;
;  S_dout[6]  ; clk        ; 4.420 ; 4.420 ; Rise       ; clk             ;
;  S_dout[7]  ; clk        ; 4.767 ; 4.767 ; Rise       ; clk             ;
;  S_dout[8]  ; clk        ; 4.431 ; 4.431 ; Rise       ; clk             ;
;  S_dout[9]  ; clk        ; 4.203 ; 4.203 ; Rise       ; clk             ;
;  S_dout[10] ; clk        ; 4.249 ; 4.249 ; Rise       ; clk             ;
;  S_dout[11] ; clk        ; 4.392 ; 4.392 ; Rise       ; clk             ;
;  S_dout[12] ; clk        ; 4.580 ; 4.580 ; Rise       ; clk             ;
;  S_dout[13] ; clk        ; 4.507 ; 4.507 ; Rise       ; clk             ;
;  S_dout[14] ; clk        ; 4.681 ; 4.681 ; Rise       ; clk             ;
;  S_dout[15] ; clk        ; 4.680 ; 4.680 ; Rise       ; clk             ;
;  S_dout[16] ; clk        ; 4.805 ; 4.805 ; Rise       ; clk             ;
;  S_dout[17] ; clk        ; 5.061 ; 5.061 ; Rise       ; clk             ;
;  S_dout[18] ; clk        ; 4.653 ; 4.653 ; Rise       ; clk             ;
;  S_dout[19] ; clk        ; 4.771 ; 4.771 ; Rise       ; clk             ;
;  S_dout[20] ; clk        ; 4.730 ; 4.730 ; Rise       ; clk             ;
;  S_dout[21] ; clk        ; 4.697 ; 4.697 ; Rise       ; clk             ;
;  S_dout[22] ; clk        ; 4.189 ; 4.189 ; Rise       ; clk             ;
;  S_dout[23] ; clk        ; 4.359 ; 4.359 ; Rise       ; clk             ;
;  S_dout[24] ; clk        ; 4.679 ; 4.679 ; Rise       ; clk             ;
;  S_dout[25] ; clk        ; 4.671 ; 4.671 ; Rise       ; clk             ;
;  S_dout[26] ; clk        ; 4.572 ; 4.572 ; Rise       ; clk             ;
;  S_dout[27] ; clk        ; 4.499 ; 4.499 ; Rise       ; clk             ;
;  S_dout[28] ; clk        ; 4.807 ; 4.807 ; Rise       ; clk             ;
;  S_dout[29] ; clk        ; 4.631 ; 4.631 ; Rise       ; clk             ;
;  S_dout[30] ; clk        ; 4.754 ; 4.754 ; Rise       ; clk             ;
;  S_dout[31] ; clk        ; 4.527 ; 4.527 ; Rise       ; clk             ;
; m_interrupt ; clk        ; 4.964 ; 4.964 ; Rise       ; clk             ;
+-------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 154044099 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+----------+-----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths  ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+-----------+----------+----------+----------+
; clk        ; clk      ; 154044099 ; 0        ; 0        ; 0        ;
+------------+----------+-----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 39    ; 39   ;
; Unconstrained Input Port Paths  ; 1666  ; 1666 ;
; Unconstrained Output Ports      ; 33    ; 33   ;
; Unconstrained Output Port Paths ; 35    ; 35   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.0 Build 156 04/24/2013 SJ Web Edition
    Info: Processing started: Mon Dec 02 15:05:37 2013
Info: Command: quartus_sta Multiplier -c Multiplier
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Multiplier.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -32.150
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -32.150     -7430.299 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -558.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -13.171
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -13.171     -2953.778 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380      -558.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 432 megabytes
    Info: Processing ended: Mon Dec 02 15:05:39 2013
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


