# 第2章：半導体プロセスの歴史と進化

本章では、LSI製造技術の進化過程とそれに伴う材料・構造の変化について解説します。  
微細化が進むことで起きた課題と、その解決手段としての先端構造や材料技術の導入を学びます。

---

## 2.1 微細化の流れと背景

- ムーアの法則と微細化の歴史
- 微細化に伴う性能向上（速度・集積度・低消費電力）
- 世代ごとのトレンド（ルール縮小・電圧低下）

---

## 2.2 0.35μm〜0.13μm世代のプロセス構成と特徴

| 世代 | キーテクノロジー                          | 材料・特徴例                            |
|------|--------------------------------------------|------------------------------------------|
| 0.35μm | LOCOS（酸化膜分離）、WSi（ゲート材）         | アルミ配線、通常N+拡散                  |
| 0.25μm | Tiサリサイド導入                           | 短チャネル対応、コンタクト縮小           |
| 0.18μm | STI（Shallow Trench Isolation）、Coサリ     | Cu未導入、リーク低減と信頼性のバランス |
| 0.13μm | Cu配線、Low-kダイ電導入                     | 速度向上、寄生容量抑制                  |

📌 各世代の断面イメージやプロセス構造図は今後図解で補足予定。

---

## 2.3 微細化による技術課題

- 短チャネル効果（SCE: Short Channel Effect）
- リーク電流の増大とスタンバイ電力の問題
- 熱設計の難しさと材料限界（絶縁膜の限界厚さなど）

🧠 キーワード解説：
- DIBL（Drain Induced Barrier Lowering）
- Hot Carrier Effect
- Gate Oxide Breakdown

---

## 2.4 先端構造の登場と技術革新

| 技術世代 | 構造                     | 特徴と目的                      |
|----------|--------------------------|---------------------------------|
| 65nm     | ストレインシリコン       | キャリア移動度向上              |
| 22nm     | FinFET                   | サブスレッショル制御、低リーク  |
| 3nm      | GAA（Gate-All-Around）   | 電流制御性の向上とさらなる微細化 |

🔧 今後の技術動向（Nanosheet FET、CFETなど）にも言及可能です

---

## 📚 まとめ

- プロセス微細化は単なる縮小でなく「構造・材料の進化」
- 各世代で課題解決と性能向上のバランスが重要
- 0.18μmは実用性と教育的意義の高い世代として本資料でも重視

---

## 🗂 推奨ファイル構成（GitHub用）

```
chapter2_process_history/
├── 2.1_scaling_trend.md
├── 2.2_035-013um_technologies.md
├── 2.3_scaling_issues.md
├── 2.4_finfet_gaa.md
└── README.md

```

---

## ✅ 次のアクション

- このまま全ファイルを順に作成・コミット
- または「2.1だけ詳しく進めたい」など分割進行

---

準備ができ次第、対応するMarkdownファイルを分割でお渡しします。  
まず「この内容でコミット進めますか？」または「2.1から詳しく」などご希望を教えてください。
