module RvvCoreMini(
  input          clock,
                 reset,
  input  [31:0]  io_csr_in_value_0,
  output [31:0]  io_csr_out_value_0,
                 io_csr_out_value_1,
                 io_csr_out_value_2,
                 io_csr_out_value_3,
                 io_csr_out_value_4,
                 io_csr_out_value_5,
                 io_csr_out_value_6,
                 io_csr_out_value_7,
                 io_csr_out_value_8,
  output         io_halted,
                 io_fault,
                 io_wfi,
  input          io_irq,
  output         io_ibus_valid,
  output [31:0]  io_ibus_addr,
  input  [127:0] io_ibus_rdata,
  input          io_ibus_fault_valid,
  output         io_dbus_valid,
                 io_dbus_write,
  output [31:0]  io_dbus_addr,
  output [127:0] io_dbus_wdata,
  output [15:0]  io_dbus_wmask,
  input  [127:0] io_dbus_rdata,
  output         io_ebus_dbus_valid,
  input          io_ebus_dbus_ready,
  output         io_ebus_dbus_write,
  output [31:0]  io_ebus_dbus_pc,
                 io_ebus_dbus_addr,
  output [4:0]   io_ebus_dbus_size,
  output [127:0] io_ebus_dbus_wdata,
  output [15:0]  io_ebus_dbus_wmask,
  input  [127:0] io_ebus_dbus_rdata,
  input          io_ebus_fault_valid,
                 io_ebus_fault_bits_write,
  input  [31:0]  io_ebus_fault_bits_addr,
                 io_ebus_fault_bits_epc,
  output         io_slog_valid,
  output [4:0]   io_slog_addr,
  output [31:0]  io_slog_data,
  output [3:0]   io_debug_en,
  output [31:0]  io_debug_addr_0,
                 io_debug_addr_1,
                 io_debug_addr_2,
                 io_debug_addr_3,
                 io_debug_inst_0,
                 io_debug_inst_1,
                 io_debug_inst_2,
                 io_debug_inst_3,
                 io_debug_cycles,
  output         io_debug_dbus_valid,
  output [31:0]  io_debug_dbus_bits_addr,
  output [127:0] io_debug_dbus_bits_wdata,
  output         io_debug_dbus_bits_write,
                 io_debug_dispatch_0_instFire,
  output [31:0]  io_debug_dispatch_0_instAddr,
                 io_debug_dispatch_0_instInst,
  output         io_debug_dispatch_1_instFire,
  output [31:0]  io_debug_dispatch_1_instAddr,
                 io_debug_dispatch_1_instInst,
  output         io_debug_dispatch_2_instFire,
  output [31:0]  io_debug_dispatch_2_instAddr,
                 io_debug_dispatch_2_instInst,
  output         io_debug_dispatch_3_instFire,
  output [31:0]  io_debug_dispatch_3_instAddr,
                 io_debug_dispatch_3_instInst,
  output         io_debug_regfile_writeAddr_0_valid,
  output [4:0]   io_debug_regfile_writeAddr_0_bits,
  output         io_debug_regfile_writeAddr_1_valid,
  output [4:0]   io_debug_regfile_writeAddr_1_bits,
  output         io_debug_regfile_writeAddr_2_valid,
  output [4:0]   io_debug_regfile_writeAddr_2_bits,
  output         io_debug_regfile_writeAddr_3_valid,
  output [4:0]   io_debug_regfile_writeAddr_3_bits,
  output         io_debug_regfile_writeData_0_valid,
  output [4:0]   io_debug_regfile_writeData_0_bits_addr,
  output [31:0]  io_debug_regfile_writeData_0_bits_data,
  output         io_debug_regfile_writeData_1_valid,
  output [4:0]   io_debug_regfile_writeData_1_bits_addr,
  output [31:0]  io_debug_regfile_writeData_1_bits_data,
  output         io_debug_regfile_writeData_2_valid,
  output [4:0]   io_debug_regfile_writeData_2_bits_addr,
  output [31:0]  io_debug_regfile_writeData_2_bits_data,
  output         io_debug_regfile_writeData_3_valid,
  output [4:0]   io_debug_regfile_writeData_3_bits_addr,
  output [31:0]  io_debug_regfile_writeData_3_bits_data,
  output         io_debug_regfile_writeData_4_valid,
  output [4:0]   io_debug_regfile_writeData_4_bits_addr,
  output [31:0]  io_debug_regfile_writeData_4_bits_data,
  output         io_debug_regfile_writeData_5_valid,
  output [4:0]   io_debug_regfile_writeData_5_bits_addr,
  output [31:0]  io_debug_regfile_writeData_5_bits_data,
  output         io_debug_float_writeAddr_valid,
  output [4:0]   io_debug_float_writeAddr_bits,
  output         io_debug_float_writeData_0_valid,
  output [31:0]  io_debug_float_writeData_0_bits_addr,
                 io_debug_float_writeData_0_bits_data,
  output         io_debug_float_writeData_1_valid,
  output [31:0]  io_debug_float_writeData_1_bits_addr,
                 io_debug_float_writeData_1_bits_data,
  output         io_debug_rb_inst_0_valid,
  output [31:0]  io_debug_rb_inst_0_bits_pc,
  output [6:0]   io_debug_rb_inst_0_bits_idx,
  output         io_debug_rb_inst_0_bits_trap,
                 io_debug_rb_inst_1_valid,
  output [31:0]  io_debug_rb_inst_1_bits_pc,
  output [6:0]   io_debug_rb_inst_1_bits_idx,
  output         io_debug_rb_inst_1_bits_trap,
                 io_debug_rb_inst_2_valid,
  output [31:0]  io_debug_rb_inst_2_bits_pc,
  output [6:0]   io_debug_rb_inst_2_bits_idx,
  output         io_debug_rb_inst_2_bits_trap,
                 io_debug_rb_inst_3_valid,
  output [31:0]  io_debug_rb_inst_3_bits_pc,
  output [6:0]   io_debug_rb_inst_3_bits_idx,
  output         io_debug_rb_inst_3_bits_trap,
                 io_debug_rb_inst_4_valid,
  output [31:0]  io_debug_rb_inst_4_bits_pc,
  output [6:0]   io_debug_rb_inst_4_bits_idx,
  output         io_debug_rb_inst_4_bits_trap,
                 io_debug_rb_inst_5_valid,
  output [31:0]  io_debug_rb_inst_5_bits_pc,
  output [6:0]   io_debug_rb_inst_5_bits_idx,
  output         io_debug_rb_inst_5_bits_trap,
                 io_debug_rb_inst_6_valid,
  output [31:0]  io_debug_rb_inst_6_bits_pc,
  output [6:0]   io_debug_rb_inst_6_bits_idx,
  output         io_debug_rb_inst_6_bits_trap,
                 io_debug_rb_inst_7_valid,
  output [31:0]  io_debug_rb_inst_7_bits_pc,
  output [6:0]   io_debug_rb_inst_7_bits_idx,
  output         io_debug_rb_inst_7_bits_trap
);

  wire         _rvvCore_io_inst_0_ready;
  wire         _rvvCore_io_inst_1_ready;
  wire         _rvvCore_io_inst_2_ready;
  wire         _rvvCore_io_inst_3_ready;
  wire         _rvvCore_io_rd_0_valid;
  wire [4:0]   _rvvCore_io_rd_0_bits_addr;
  wire [31:0]  _rvvCore_io_rd_0_bits_data;
  wire         _rvvCore_io_rd_1_valid;
  wire [4:0]   _rvvCore_io_rd_1_bits_addr;
  wire [31:0]  _rvvCore_io_rd_1_bits_data;
  wire         _rvvCore_io_rd_2_valid;
  wire [4:0]   _rvvCore_io_rd_2_bits_addr;
  wire [31:0]  _rvvCore_io_rd_2_bits_data;
  wire         _rvvCore_io_rd_3_valid;
  wire [4:0]   _rvvCore_io_rd_3_bits_addr;
  wire [31:0]  _rvvCore_io_rd_3_bits_data;
  wire         _rvvCore_io_rvv2lsu_0_valid;
  wire         _rvvCore_io_rvv2lsu_0_bits_idx_valid;
  wire [127:0] _rvvCore_io_rvv2lsu_0_bits_idx_bits_data;
  wire         _rvvCore_io_rvv2lsu_0_bits_vregfile_valid;
  wire [127:0] _rvvCore_io_rvv2lsu_0_bits_vregfile_bits_data;
  wire         _rvvCore_io_rvv2lsu_0_bits_mask_valid;
  wire [15:0]  _rvvCore_io_rvv2lsu_0_bits_mask_bits;
  wire         _rvvCore_io_lsu2rvv_0_ready;
  wire         _rvvCore_io_configState_valid;
  wire [7:0]   _rvvCore_io_configState_bits_vl;
  wire [6:0]   _rvvCore_io_configState_bits_vstart;
  wire         _rvvCore_io_configState_bits_ma;
  wire         _rvvCore_io_configState_bits_ta;
  wire [2:0]   _rvvCore_io_configState_bits_sew;
  wire [2:0]   _rvvCore_io_configState_bits_lmul;
  wire [2:0]   _rvvCore_io_configState_bits_lmul_orig;
  wire         _rvvCore_io_configState_bits_vill;
  wire         _rvvCore_io_async_rd_valid;
  wire [4:0]   _rvvCore_io_async_rd_bits_addr;
  wire [31:0]  _rvvCore_io_async_rd_bits_data;
  wire         _rvvCore_io_trap_valid;
  wire [31:0]  _rvvCore_io_trap_bits_pc;
  wire [1:0]   _rvvCore_io_trap_bits_opcode;
  wire [24:0]  _rvvCore_io_trap_bits_bits;
  wire [6:0]   _rvvCore_io_csr_vstart;
  wire [1:0]   _rvvCore_io_csr_vxrm;
  wire         _rvvCore_io_csr_vxsat;
  wire         _rvvCore_io_rvv_idle;
  wire [3:0]   _rvvCore_io_queue_capacity;
  wire         _rvvCore_io_rd_rob2rt_o_0_w_valid;
  wire [4:0]   _rvvCore_io_rd_rob2rt_o_0_w_index;
  wire [31:0]  _rvvCore_io_rd_rob2rt_o_0_uop_pc;
  wire         _rvvCore_io_rd_rob2rt_o_0_last_uop_valid;
  wire         _rvvCore_io_rd_rob2rt_o_1_w_valid;
  wire [4:0]   _rvvCore_io_rd_rob2rt_o_1_w_index;
  wire [31:0]  _rvvCore_io_rd_rob2rt_o_1_uop_pc;
  wire         _rvvCore_io_rd_rob2rt_o_1_last_uop_valid;
  wire         _rvvCore_io_rd_rob2rt_o_2_w_valid;
  wire [4:0]   _rvvCore_io_rd_rob2rt_o_2_w_index;
  wire [31:0]  _rvvCore_io_rd_rob2rt_o_2_uop_pc;
  wire         _rvvCore_io_rd_rob2rt_o_2_last_uop_valid;
  wire         _rvvCore_io_rd_rob2rt_o_3_w_valid;
  wire [4:0]   _rvvCore_io_rd_rob2rt_o_3_w_index;
  wire [31:0]  _rvvCore_io_rd_rob2rt_o_3_uop_pc;
  wire         _rvvCore_io_rd_rob2rt_o_3_last_uop_valid;
  wire         _score_io_rvvcore_inst_0_valid;
  wire [31:0]  _score_io_rvvcore_inst_0_bits_pc;
  wire [1:0]   _score_io_rvvcore_inst_0_bits_opcode;
  wire [24:0]  _score_io_rvvcore_inst_0_bits_bits;
  wire         _score_io_rvvcore_inst_1_valid;
  wire [31:0]  _score_io_rvvcore_inst_1_bits_pc;
  wire [1:0]   _score_io_rvvcore_inst_1_bits_opcode;
  wire [24:0]  _score_io_rvvcore_inst_1_bits_bits;
  wire         _score_io_rvvcore_inst_2_valid;
  wire [31:0]  _score_io_rvvcore_inst_2_bits_pc;
  wire [1:0]   _score_io_rvvcore_inst_2_bits_opcode;
  wire [24:0]  _score_io_rvvcore_inst_2_bits_bits;
  wire         _score_io_rvvcore_inst_3_valid;
  wire [31:0]  _score_io_rvvcore_inst_3_bits_pc;
  wire [1:0]   _score_io_rvvcore_inst_3_bits_opcode;
  wire [24:0]  _score_io_rvvcore_inst_3_bits_bits;
  wire         _score_io_rvvcore_rs_0_valid;
  wire [31:0]  _score_io_rvvcore_rs_0_data;
  wire         _score_io_rvvcore_rs_1_valid;
  wire [31:0]  _score_io_rvvcore_rs_1_data;
  wire         _score_io_rvvcore_rs_2_valid;
  wire [31:0]  _score_io_rvvcore_rs_2_data;
  wire         _score_io_rvvcore_rs_3_valid;
  wire [31:0]  _score_io_rvvcore_rs_3_data;
  wire         _score_io_rvvcore_rs_4_valid;
  wire [31:0]  _score_io_rvvcore_rs_4_data;
  wire         _score_io_rvvcore_rs_5_valid;
  wire [31:0]  _score_io_rvvcore_rs_5_data;
  wire         _score_io_rvvcore_rs_6_valid;
  wire [31:0]  _score_io_rvvcore_rs_6_data;
  wire         _score_io_rvvcore_rs_7_valid;
  wire [31:0]  _score_io_rvvcore_rs_7_data;
  wire [31:0]  _score_io_rvvcore_frs_0;
  wire         _score_io_rvvcore_rvv2lsu_0_ready;
  wire         _score_io_rvvcore_lsu2rvv_0_valid;
  wire [4:0]   _score_io_rvvcore_lsu2rvv_0_bits_addr;
  wire [127:0] _score_io_rvvcore_lsu2rvv_0_bits_data;
  wire         _score_io_rvvcore_lsu2rvv_0_bits_last;
  wire         _score_io_rvvcore_async_rd_ready;
  wire [2:0]   _score_io_rvvcore_csr_frm;
  wire         _score_io_rvvcore_csr_vstart_write_valid;
  wire [6:0]   _score_io_rvvcore_csr_vstart_write_bits;
  wire         _score_io_rvvcore_csr_vxrm_write_valid;
  wire [1:0]   _score_io_rvvcore_csr_vxrm_write_bits;
  wire         _score_io_rvvcore_csr_vxsat_write_valid;
  wire         _score_io_rvvcore_csr_vxsat_write_bits;
  SCore score (
    .clock                                        (clock),
    .reset                                        (reset),
    .io_csr_in_value_0                            (io_csr_in_value_0),
    .io_csr_out_value_0                           (io_csr_out_value_0),
    .io_csr_out_value_1                           (io_csr_out_value_1),
    .io_csr_out_value_2                           (io_csr_out_value_2),
    .io_csr_out_value_3                           (io_csr_out_value_3),
    .io_csr_out_value_4                           (io_csr_out_value_4),
    .io_csr_out_value_5                           (io_csr_out_value_5),
    .io_csr_out_value_6                           (io_csr_out_value_6),
    .io_csr_out_value_7                           (io_csr_out_value_7),
    .io_csr_out_value_8                           (io_csr_out_value_8),
    .io_halted                                    (io_halted),
    .io_fault                                     (io_fault),
    .io_wfi                                       (io_wfi),
    .io_irq                                       (io_irq),
    .io_ibus_valid                                (io_ibus_valid),
    .io_ibus_addr                                 (io_ibus_addr),
    .io_ibus_rdata                                (io_ibus_rdata),
    .io_ibus_fault_valid                          (io_ibus_fault_valid),
    .io_dbus_valid                                (io_dbus_valid),
    .io_dbus_write                                (io_dbus_write),
    .io_dbus_addr                                 (io_dbus_addr),
    .io_dbus_wdata                                (io_dbus_wdata),
    .io_dbus_wmask                                (io_dbus_wmask),
    .io_dbus_rdata                                (io_dbus_rdata),
    .io_ebus_dbus_valid                           (io_ebus_dbus_valid),
    .io_ebus_dbus_ready                           (io_ebus_dbus_ready),
    .io_ebus_dbus_write                           (io_ebus_dbus_write),
    .io_ebus_dbus_pc                              (io_ebus_dbus_pc),
    .io_ebus_dbus_addr                            (io_ebus_dbus_addr),
    .io_ebus_dbus_size                            (io_ebus_dbus_size),
    .io_ebus_dbus_wdata                           (io_ebus_dbus_wdata),
    .io_ebus_dbus_wmask                           (io_ebus_dbus_wmask),
    .io_ebus_dbus_rdata                           (io_ebus_dbus_rdata),
    .io_ebus_fault_valid                          (io_ebus_fault_valid),
    .io_ebus_fault_bits_write                     (io_ebus_fault_bits_write),
    .io_ebus_fault_bits_addr                      (io_ebus_fault_bits_addr),
    .io_ebus_fault_bits_epc                       (io_ebus_fault_bits_epc),
    .io_rvvcore_inst_0_ready                      (_rvvCore_io_inst_0_ready),
    .io_rvvcore_inst_0_valid                      (_score_io_rvvcore_inst_0_valid),
    .io_rvvcore_inst_0_bits_pc                    (_score_io_rvvcore_inst_0_bits_pc),
    .io_rvvcore_inst_0_bits_opcode                (_score_io_rvvcore_inst_0_bits_opcode),
    .io_rvvcore_inst_0_bits_bits                  (_score_io_rvvcore_inst_0_bits_bits),
    .io_rvvcore_inst_1_ready                      (_rvvCore_io_inst_1_ready),
    .io_rvvcore_inst_1_valid                      (_score_io_rvvcore_inst_1_valid),
    .io_rvvcore_inst_1_bits_pc                    (_score_io_rvvcore_inst_1_bits_pc),
    .io_rvvcore_inst_1_bits_opcode                (_score_io_rvvcore_inst_1_bits_opcode),
    .io_rvvcore_inst_1_bits_bits                  (_score_io_rvvcore_inst_1_bits_bits),
    .io_rvvcore_inst_2_ready                      (_rvvCore_io_inst_2_ready),
    .io_rvvcore_inst_2_valid                      (_score_io_rvvcore_inst_2_valid),
    .io_rvvcore_inst_2_bits_pc                    (_score_io_rvvcore_inst_2_bits_pc),
    .io_rvvcore_inst_2_bits_opcode                (_score_io_rvvcore_inst_2_bits_opcode),
    .io_rvvcore_inst_2_bits_bits                  (_score_io_rvvcore_inst_2_bits_bits),
    .io_rvvcore_inst_3_ready                      (_rvvCore_io_inst_3_ready),
    .io_rvvcore_inst_3_valid                      (_score_io_rvvcore_inst_3_valid),
    .io_rvvcore_inst_3_bits_pc                    (_score_io_rvvcore_inst_3_bits_pc),
    .io_rvvcore_inst_3_bits_opcode                (_score_io_rvvcore_inst_3_bits_opcode),
    .io_rvvcore_inst_3_bits_bits                  (_score_io_rvvcore_inst_3_bits_bits),
    .io_rvvcore_rs_0_valid                        (_score_io_rvvcore_rs_0_valid),
    .io_rvvcore_rs_0_data                         (_score_io_rvvcore_rs_0_data),
    .io_rvvcore_rs_1_valid                        (_score_io_rvvcore_rs_1_valid),
    .io_rvvcore_rs_1_data                         (_score_io_rvvcore_rs_1_data),
    .io_rvvcore_rs_2_valid                        (_score_io_rvvcore_rs_2_valid),
    .io_rvvcore_rs_2_data                         (_score_io_rvvcore_rs_2_data),
    .io_rvvcore_rs_3_valid                        (_score_io_rvvcore_rs_3_valid),
    .io_rvvcore_rs_3_data                         (_score_io_rvvcore_rs_3_data),
    .io_rvvcore_rs_4_valid                        (_score_io_rvvcore_rs_4_valid),
    .io_rvvcore_rs_4_data                         (_score_io_rvvcore_rs_4_data),
    .io_rvvcore_rs_5_valid                        (_score_io_rvvcore_rs_5_valid),
    .io_rvvcore_rs_5_data                         (_score_io_rvvcore_rs_5_data),
    .io_rvvcore_rs_6_valid                        (_score_io_rvvcore_rs_6_valid),
    .io_rvvcore_rs_6_data                         (_score_io_rvvcore_rs_6_data),
    .io_rvvcore_rs_7_valid                        (_score_io_rvvcore_rs_7_valid),
    .io_rvvcore_rs_7_data                         (_score_io_rvvcore_rs_7_data),
    .io_rvvcore_rd_0_valid                        (_rvvCore_io_rd_0_valid),
    .io_rvvcore_rd_0_bits_addr                    (_rvvCore_io_rd_0_bits_addr),
    .io_rvvcore_rd_0_bits_data                    (_rvvCore_io_rd_0_bits_data),
    .io_rvvcore_rd_1_valid                        (_rvvCore_io_rd_1_valid),
    .io_rvvcore_rd_1_bits_addr                    (_rvvCore_io_rd_1_bits_addr),
    .io_rvvcore_rd_1_bits_data                    (_rvvCore_io_rd_1_bits_data),
    .io_rvvcore_rd_2_valid                        (_rvvCore_io_rd_2_valid),
    .io_rvvcore_rd_2_bits_addr                    (_rvvCore_io_rd_2_bits_addr),
    .io_rvvcore_rd_2_bits_data                    (_rvvCore_io_rd_2_bits_data),
    .io_rvvcore_rd_3_valid                        (_rvvCore_io_rd_3_valid),
    .io_rvvcore_rd_3_bits_addr                    (_rvvCore_io_rd_3_bits_addr),
    .io_rvvcore_rd_3_bits_data                    (_rvvCore_io_rd_3_bits_data),
    .io_rvvcore_frs_0                             (_score_io_rvvcore_frs_0),
    .io_rvvcore_rvv2lsu_0_ready                   (_score_io_rvvcore_rvv2lsu_0_ready),
    .io_rvvcore_rvv2lsu_0_valid                   (_rvvCore_io_rvv2lsu_0_valid),
    .io_rvvcore_rvv2lsu_0_bits_idx_valid          (_rvvCore_io_rvv2lsu_0_bits_idx_valid),
    .io_rvvcore_rvv2lsu_0_bits_idx_bits_data
      (_rvvCore_io_rvv2lsu_0_bits_idx_bits_data),
    .io_rvvcore_rvv2lsu_0_bits_vregfile_valid
      (_rvvCore_io_rvv2lsu_0_bits_vregfile_valid),
    .io_rvvcore_rvv2lsu_0_bits_vregfile_bits_data
      (_rvvCore_io_rvv2lsu_0_bits_vregfile_bits_data),
    .io_rvvcore_rvv2lsu_0_bits_mask_valid         (_rvvCore_io_rvv2lsu_0_bits_mask_valid),
    .io_rvvcore_rvv2lsu_0_bits_mask_bits          (_rvvCore_io_rvv2lsu_0_bits_mask_bits),
    .io_rvvcore_lsu2rvv_0_ready                   (_rvvCore_io_lsu2rvv_0_ready),
    .io_rvvcore_lsu2rvv_0_valid                   (_score_io_rvvcore_lsu2rvv_0_valid),
    .io_rvvcore_lsu2rvv_0_bits_addr               (_score_io_rvvcore_lsu2rvv_0_bits_addr),
    .io_rvvcore_lsu2rvv_0_bits_data               (_score_io_rvvcore_lsu2rvv_0_bits_data),
    .io_rvvcore_lsu2rvv_0_bits_last               (_score_io_rvvcore_lsu2rvv_0_bits_last),
    .io_rvvcore_configState_valid                 (_rvvCore_io_configState_valid),
    .io_rvvcore_configState_bits_vl               (_rvvCore_io_configState_bits_vl),
    .io_rvvcore_configState_bits_vstart           (_rvvCore_io_configState_bits_vstart),
    .io_rvvcore_configState_bits_ma               (_rvvCore_io_configState_bits_ma),
    .io_rvvcore_configState_bits_ta               (_rvvCore_io_configState_bits_ta),
    .io_rvvcore_configState_bits_sew              (_rvvCore_io_configState_bits_sew),
    .io_rvvcore_configState_bits_lmul             (_rvvCore_io_configState_bits_lmul),
    .io_rvvcore_configState_bits_lmul_orig
      (_rvvCore_io_configState_bits_lmul_orig),
    .io_rvvcore_configState_bits_vill             (_rvvCore_io_configState_bits_vill),
    .io_rvvcore_async_rd_ready                    (_score_io_rvvcore_async_rd_ready),
    .io_rvvcore_async_rd_valid                    (_rvvCore_io_async_rd_valid),
    .io_rvvcore_async_rd_bits_addr                (_rvvCore_io_async_rd_bits_addr),
    .io_rvvcore_async_rd_bits_data                (_rvvCore_io_async_rd_bits_data),
    .io_rvvcore_trap_valid                        (_rvvCore_io_trap_valid),
    .io_rvvcore_trap_bits_pc                      (_rvvCore_io_trap_bits_pc),
    .io_rvvcore_trap_bits_opcode                  (_rvvCore_io_trap_bits_opcode),
    .io_rvvcore_trap_bits_bits                    (_rvvCore_io_trap_bits_bits),
    .io_rvvcore_csr_vstart                        (_rvvCore_io_csr_vstart),
    .io_rvvcore_csr_vxrm                          (_rvvCore_io_csr_vxrm),
    .io_rvvcore_csr_vxsat                         (_rvvCore_io_csr_vxsat),
    .io_rvvcore_csr_frm                           (_score_io_rvvcore_csr_frm),
    .io_rvvcore_csr_vstart_write_valid
      (_score_io_rvvcore_csr_vstart_write_valid),
    .io_rvvcore_csr_vstart_write_bits
      (_score_io_rvvcore_csr_vstart_write_bits),
    .io_rvvcore_csr_vxrm_write_valid
      (_score_io_rvvcore_csr_vxrm_write_valid),
    .io_rvvcore_csr_vxrm_write_bits               (_score_io_rvvcore_csr_vxrm_write_bits),
    .io_rvvcore_csr_vxsat_write_valid
      (_score_io_rvvcore_csr_vxsat_write_valid),
    .io_rvvcore_csr_vxsat_write_bits
      (_score_io_rvvcore_csr_vxsat_write_bits),
    .io_rvvcore_rvv_idle                          (_rvvCore_io_rvv_idle),
    .io_rvvcore_queue_capacity                    (_rvvCore_io_queue_capacity),
    .io_rvvcore_rd_rob2rt_o_0_w_valid             (_rvvCore_io_rd_rob2rt_o_0_w_valid),
    .io_rvvcore_rd_rob2rt_o_0_w_index             (_rvvCore_io_rd_rob2rt_o_0_w_index),
    .io_rvvcore_rd_rob2rt_o_0_uop_pc              (_rvvCore_io_rd_rob2rt_o_0_uop_pc),
    .io_rvvcore_rd_rob2rt_o_0_last_uop_valid
      (_rvvCore_io_rd_rob2rt_o_0_last_uop_valid),
    .io_rvvcore_rd_rob2rt_o_1_w_valid             (_rvvCore_io_rd_rob2rt_o_1_w_valid),
    .io_rvvcore_rd_rob2rt_o_1_w_index             (_rvvCore_io_rd_rob2rt_o_1_w_index),
    .io_rvvcore_rd_rob2rt_o_1_uop_pc              (_rvvCore_io_rd_rob2rt_o_1_uop_pc),
    .io_rvvcore_rd_rob2rt_o_1_last_uop_valid
      (_rvvCore_io_rd_rob2rt_o_1_last_uop_valid),
    .io_rvvcore_rd_rob2rt_o_2_w_valid             (_rvvCore_io_rd_rob2rt_o_2_w_valid),
    .io_rvvcore_rd_rob2rt_o_2_w_index             (_rvvCore_io_rd_rob2rt_o_2_w_index),
    .io_rvvcore_rd_rob2rt_o_2_uop_pc              (_rvvCore_io_rd_rob2rt_o_2_uop_pc),
    .io_rvvcore_rd_rob2rt_o_2_last_uop_valid
      (_rvvCore_io_rd_rob2rt_o_2_last_uop_valid),
    .io_rvvcore_rd_rob2rt_o_3_w_valid             (_rvvCore_io_rd_rob2rt_o_3_w_valid),
    .io_rvvcore_rd_rob2rt_o_3_w_index             (_rvvCore_io_rd_rob2rt_o_3_w_index),
    .io_rvvcore_rd_rob2rt_o_3_uop_pc              (_rvvCore_io_rd_rob2rt_o_3_uop_pc),
    .io_rvvcore_rd_rob2rt_o_3_last_uop_valid
      (_rvvCore_io_rd_rob2rt_o_3_last_uop_valid),
    .io_slog_valid                                (io_slog_valid),
    .io_slog_addr                                 (io_slog_addr),
    .io_slog_data                                 (io_slog_data),
    .io_debug_en                                  (io_debug_en),
    .io_debug_addr_0                              (io_debug_addr_0),
    .io_debug_addr_1                              (io_debug_addr_1),
    .io_debug_addr_2                              (io_debug_addr_2),
    .io_debug_addr_3                              (io_debug_addr_3),
    .io_debug_inst_0                              (io_debug_inst_0),
    .io_debug_inst_1                              (io_debug_inst_1),
    .io_debug_inst_2                              (io_debug_inst_2),
    .io_debug_inst_3                              (io_debug_inst_3),
    .io_debug_cycles                              (io_debug_cycles),
    .io_debug_dbus_valid                          (io_debug_dbus_valid),
    .io_debug_dbus_bits_addr                      (io_debug_dbus_bits_addr),
    .io_debug_dbus_bits_wdata                     (io_debug_dbus_bits_wdata),
    .io_debug_dbus_bits_write                     (io_debug_dbus_bits_write),
    .io_debug_dispatch_0_instFire                 (io_debug_dispatch_0_instFire),
    .io_debug_dispatch_0_instAddr                 (io_debug_dispatch_0_instAddr),
    .io_debug_dispatch_0_instInst                 (io_debug_dispatch_0_instInst),
    .io_debug_dispatch_1_instFire                 (io_debug_dispatch_1_instFire),
    .io_debug_dispatch_1_instAddr                 (io_debug_dispatch_1_instAddr),
    .io_debug_dispatch_1_instInst                 (io_debug_dispatch_1_instInst),
    .io_debug_dispatch_2_instFire                 (io_debug_dispatch_2_instFire),
    .io_debug_dispatch_2_instAddr                 (io_debug_dispatch_2_instAddr),
    .io_debug_dispatch_2_instInst                 (io_debug_dispatch_2_instInst),
    .io_debug_dispatch_3_instFire                 (io_debug_dispatch_3_instFire),
    .io_debug_dispatch_3_instAddr                 (io_debug_dispatch_3_instAddr),
    .io_debug_dispatch_3_instInst                 (io_debug_dispatch_3_instInst),
    .io_debug_regfile_writeAddr_0_valid           (io_debug_regfile_writeAddr_0_valid),
    .io_debug_regfile_writeAddr_0_bits            (io_debug_regfile_writeAddr_0_bits),
    .io_debug_regfile_writeAddr_1_valid           (io_debug_regfile_writeAddr_1_valid),
    .io_debug_regfile_writeAddr_1_bits            (io_debug_regfile_writeAddr_1_bits),
    .io_debug_regfile_writeAddr_2_valid           (io_debug_regfile_writeAddr_2_valid),
    .io_debug_regfile_writeAddr_2_bits            (io_debug_regfile_writeAddr_2_bits),
    .io_debug_regfile_writeAddr_3_valid           (io_debug_regfile_writeAddr_3_valid),
    .io_debug_regfile_writeAddr_3_bits            (io_debug_regfile_writeAddr_3_bits),
    .io_debug_regfile_writeData_0_valid           (io_debug_regfile_writeData_0_valid),
    .io_debug_regfile_writeData_0_bits_addr
      (io_debug_regfile_writeData_0_bits_addr),
    .io_debug_regfile_writeData_0_bits_data
      (io_debug_regfile_writeData_0_bits_data),
    .io_debug_regfile_writeData_1_valid           (io_debug_regfile_writeData_1_valid),
    .io_debug_regfile_writeData_1_bits_addr
      (io_debug_regfile_writeData_1_bits_addr),
    .io_debug_regfile_writeData_1_bits_data
      (io_debug_regfile_writeData_1_bits_data),
    .io_debug_regfile_writeData_2_valid           (io_debug_regfile_writeData_2_valid),
    .io_debug_regfile_writeData_2_bits_addr
      (io_debug_regfile_writeData_2_bits_addr),
    .io_debug_regfile_writeData_2_bits_data
      (io_debug_regfile_writeData_2_bits_data),
    .io_debug_regfile_writeData_3_valid           (io_debug_regfile_writeData_3_valid),
    .io_debug_regfile_writeData_3_bits_addr
      (io_debug_regfile_writeData_3_bits_addr),
    .io_debug_regfile_writeData_3_bits_data
      (io_debug_regfile_writeData_3_bits_data),
    .io_debug_regfile_writeData_4_valid           (io_debug_regfile_writeData_4_valid),
    .io_debug_regfile_writeData_4_bits_addr
      (io_debug_regfile_writeData_4_bits_addr),
    .io_debug_regfile_writeData_4_bits_data
      (io_debug_regfile_writeData_4_bits_data),
    .io_debug_regfile_writeData_5_valid           (io_debug_regfile_writeData_5_valid),
    .io_debug_regfile_writeData_5_bits_addr
      (io_debug_regfile_writeData_5_bits_addr),
    .io_debug_regfile_writeData_5_bits_data
      (io_debug_regfile_writeData_5_bits_data),
    .io_debug_float_writeAddr_valid               (io_debug_float_writeAddr_valid),
    .io_debug_float_writeAddr_bits                (io_debug_float_writeAddr_bits),
    .io_debug_float_writeData_0_valid             (io_debug_float_writeData_0_valid),
    .io_debug_float_writeData_0_bits_addr         (io_debug_float_writeData_0_bits_addr),
    .io_debug_float_writeData_0_bits_data         (io_debug_float_writeData_0_bits_data),
    .io_debug_float_writeData_1_valid             (io_debug_float_writeData_1_valid),
    .io_debug_float_writeData_1_bits_addr         (io_debug_float_writeData_1_bits_addr),
    .io_debug_float_writeData_1_bits_data         (io_debug_float_writeData_1_bits_data),
    .io_debug_rb_inst_0_valid                     (io_debug_rb_inst_0_valid),
    .io_debug_rb_inst_0_bits_pc                   (io_debug_rb_inst_0_bits_pc),
    .io_debug_rb_inst_0_bits_idx                  (io_debug_rb_inst_0_bits_idx),
    .io_debug_rb_inst_0_bits_trap                 (io_debug_rb_inst_0_bits_trap),
    .io_debug_rb_inst_1_valid                     (io_debug_rb_inst_1_valid),
    .io_debug_rb_inst_1_bits_pc                   (io_debug_rb_inst_1_bits_pc),
    .io_debug_rb_inst_1_bits_idx                  (io_debug_rb_inst_1_bits_idx),
    .io_debug_rb_inst_1_bits_trap                 (io_debug_rb_inst_1_bits_trap),
    .io_debug_rb_inst_2_valid                     (io_debug_rb_inst_2_valid),
    .io_debug_rb_inst_2_bits_pc                   (io_debug_rb_inst_2_bits_pc),
    .io_debug_rb_inst_2_bits_idx                  (io_debug_rb_inst_2_bits_idx),
    .io_debug_rb_inst_2_bits_trap                 (io_debug_rb_inst_2_bits_trap),
    .io_debug_rb_inst_3_valid                     (io_debug_rb_inst_3_valid),
    .io_debug_rb_inst_3_bits_pc                   (io_debug_rb_inst_3_bits_pc),
    .io_debug_rb_inst_3_bits_idx                  (io_debug_rb_inst_3_bits_idx),
    .io_debug_rb_inst_3_bits_trap                 (io_debug_rb_inst_3_bits_trap),
    .io_debug_rb_inst_4_valid                     (io_debug_rb_inst_4_valid),
    .io_debug_rb_inst_4_bits_pc                   (io_debug_rb_inst_4_bits_pc),
    .io_debug_rb_inst_4_bits_idx                  (io_debug_rb_inst_4_bits_idx),
    .io_debug_rb_inst_4_bits_trap                 (io_debug_rb_inst_4_bits_trap),
    .io_debug_rb_inst_5_valid                     (io_debug_rb_inst_5_valid),
    .io_debug_rb_inst_5_bits_pc                   (io_debug_rb_inst_5_bits_pc),
    .io_debug_rb_inst_5_bits_idx                  (io_debug_rb_inst_5_bits_idx),
    .io_debug_rb_inst_5_bits_trap                 (io_debug_rb_inst_5_bits_trap),
    .io_debug_rb_inst_6_valid                     (io_debug_rb_inst_6_valid),
    .io_debug_rb_inst_6_bits_pc                   (io_debug_rb_inst_6_bits_pc),
    .io_debug_rb_inst_6_bits_idx                  (io_debug_rb_inst_6_bits_idx),
    .io_debug_rb_inst_6_bits_trap                 (io_debug_rb_inst_6_bits_trap),
    .io_debug_rb_inst_7_valid                     (io_debug_rb_inst_7_valid),
    .io_debug_rb_inst_7_bits_pc                   (io_debug_rb_inst_7_bits_pc),
    .io_debug_rb_inst_7_bits_idx                  (io_debug_rb_inst_7_bits_idx),
    .io_debug_rb_inst_7_bits_trap                 (io_debug_rb_inst_7_bits_trap)
  );
  RvvCoreShim rvvCore (
    .clock                                (clock),
    .reset                                (reset),
    .io_inst_0_ready                      (_rvvCore_io_inst_0_ready),
    .io_inst_0_valid                      (_score_io_rvvcore_inst_0_valid),
    .io_inst_0_bits_pc                    (_score_io_rvvcore_inst_0_bits_pc),
    .io_inst_0_bits_opcode                (_score_io_rvvcore_inst_0_bits_opcode),
    .io_inst_0_bits_bits                  (_score_io_rvvcore_inst_0_bits_bits),
    .io_inst_1_ready                      (_rvvCore_io_inst_1_ready),
    .io_inst_1_valid                      (_score_io_rvvcore_inst_1_valid),
    .io_inst_1_bits_pc                    (_score_io_rvvcore_inst_1_bits_pc),
    .io_inst_1_bits_opcode                (_score_io_rvvcore_inst_1_bits_opcode),
    .io_inst_1_bits_bits                  (_score_io_rvvcore_inst_1_bits_bits),
    .io_inst_2_ready                      (_rvvCore_io_inst_2_ready),
    .io_inst_2_valid                      (_score_io_rvvcore_inst_2_valid),
    .io_inst_2_bits_pc                    (_score_io_rvvcore_inst_2_bits_pc),
    .io_inst_2_bits_opcode                (_score_io_rvvcore_inst_2_bits_opcode),
    .io_inst_2_bits_bits                  (_score_io_rvvcore_inst_2_bits_bits),
    .io_inst_3_ready                      (_rvvCore_io_inst_3_ready),
    .io_inst_3_valid                      (_score_io_rvvcore_inst_3_valid),
    .io_inst_3_bits_pc                    (_score_io_rvvcore_inst_3_bits_pc),
    .io_inst_3_bits_opcode                (_score_io_rvvcore_inst_3_bits_opcode),
    .io_inst_3_bits_bits                  (_score_io_rvvcore_inst_3_bits_bits),
    .io_rs_0_valid                        (_score_io_rvvcore_rs_0_valid),
    .io_rs_0_data                         (_score_io_rvvcore_rs_0_data),
    .io_rs_1_valid                        (_score_io_rvvcore_rs_1_valid),
    .io_rs_1_data                         (_score_io_rvvcore_rs_1_data),
    .io_rs_2_valid                        (_score_io_rvvcore_rs_2_valid),
    .io_rs_2_data                         (_score_io_rvvcore_rs_2_data),
    .io_rs_3_valid                        (_score_io_rvvcore_rs_3_valid),
    .io_rs_3_data                         (_score_io_rvvcore_rs_3_data),
    .io_rs_4_valid                        (_score_io_rvvcore_rs_4_valid),
    .io_rs_4_data                         (_score_io_rvvcore_rs_4_data),
    .io_rs_5_valid                        (_score_io_rvvcore_rs_5_valid),
    .io_rs_5_data                         (_score_io_rvvcore_rs_5_data),
    .io_rs_6_valid                        (_score_io_rvvcore_rs_6_valid),
    .io_rs_6_data                         (_score_io_rvvcore_rs_6_data),
    .io_rs_7_valid                        (_score_io_rvvcore_rs_7_valid),
    .io_rs_7_data                         (_score_io_rvvcore_rs_7_data),
    .io_rd_0_valid                        (_rvvCore_io_rd_0_valid),
    .io_rd_0_bits_addr                    (_rvvCore_io_rd_0_bits_addr),
    .io_rd_0_bits_data                    (_rvvCore_io_rd_0_bits_data),
    .io_rd_1_valid                        (_rvvCore_io_rd_1_valid),
    .io_rd_1_bits_addr                    (_rvvCore_io_rd_1_bits_addr),
    .io_rd_1_bits_data                    (_rvvCore_io_rd_1_bits_data),
    .io_rd_2_valid                        (_rvvCore_io_rd_2_valid),
    .io_rd_2_bits_addr                    (_rvvCore_io_rd_2_bits_addr),
    .io_rd_2_bits_data                    (_rvvCore_io_rd_2_bits_data),
    .io_rd_3_valid                        (_rvvCore_io_rd_3_valid),
    .io_rd_3_bits_addr                    (_rvvCore_io_rd_3_bits_addr),
    .io_rd_3_bits_data                    (_rvvCore_io_rd_3_bits_data),
    .io_frs_0                             (_score_io_rvvcore_frs_0),
    .io_rvv2lsu_0_ready                   (_score_io_rvvcore_rvv2lsu_0_ready),
    .io_rvv2lsu_0_valid                   (_rvvCore_io_rvv2lsu_0_valid),
    .io_rvv2lsu_0_bits_idx_valid          (_rvvCore_io_rvv2lsu_0_bits_idx_valid),
    .io_rvv2lsu_0_bits_idx_bits_data      (_rvvCore_io_rvv2lsu_0_bits_idx_bits_data),
    .io_rvv2lsu_0_bits_vregfile_valid     (_rvvCore_io_rvv2lsu_0_bits_vregfile_valid),
    .io_rvv2lsu_0_bits_vregfile_bits_data (_rvvCore_io_rvv2lsu_0_bits_vregfile_bits_data),
    .io_rvv2lsu_0_bits_mask_valid         (_rvvCore_io_rvv2lsu_0_bits_mask_valid),
    .io_rvv2lsu_0_bits_mask_bits          (_rvvCore_io_rvv2lsu_0_bits_mask_bits),
    .io_lsu2rvv_0_ready                   (_rvvCore_io_lsu2rvv_0_ready),
    .io_lsu2rvv_0_valid                   (_score_io_rvvcore_lsu2rvv_0_valid),
    .io_lsu2rvv_0_bits_addr               (_score_io_rvvcore_lsu2rvv_0_bits_addr),
    .io_lsu2rvv_0_bits_data               (_score_io_rvvcore_lsu2rvv_0_bits_data),
    .io_lsu2rvv_0_bits_last               (_score_io_rvvcore_lsu2rvv_0_bits_last),
    .io_configState_valid                 (_rvvCore_io_configState_valid),
    .io_configState_bits_vl               (_rvvCore_io_configState_bits_vl),
    .io_configState_bits_vstart           (_rvvCore_io_configState_bits_vstart),
    .io_configState_bits_ma               (_rvvCore_io_configState_bits_ma),
    .io_configState_bits_ta               (_rvvCore_io_configState_bits_ta),
    .io_configState_bits_sew              (_rvvCore_io_configState_bits_sew),
    .io_configState_bits_lmul             (_rvvCore_io_configState_bits_lmul),
    .io_configState_bits_lmul_orig        (_rvvCore_io_configState_bits_lmul_orig),
    .io_configState_bits_vill             (_rvvCore_io_configState_bits_vill),
    .io_async_rd_ready                    (_score_io_rvvcore_async_rd_ready),
    .io_async_rd_valid                    (_rvvCore_io_async_rd_valid),
    .io_async_rd_bits_addr                (_rvvCore_io_async_rd_bits_addr),
    .io_async_rd_bits_data                (_rvvCore_io_async_rd_bits_data),
    .io_trap_valid                        (_rvvCore_io_trap_valid),
    .io_trap_bits_pc                      (_rvvCore_io_trap_bits_pc),
    .io_trap_bits_opcode                  (_rvvCore_io_trap_bits_opcode),
    .io_trap_bits_bits                    (_rvvCore_io_trap_bits_bits),
    .io_csr_vstart                        (_rvvCore_io_csr_vstart),
    .io_csr_vxrm                          (_rvvCore_io_csr_vxrm),
    .io_csr_vxsat                         (_rvvCore_io_csr_vxsat),
    .io_csr_frm                           (_score_io_rvvcore_csr_frm),
    .io_csr_vstart_write_valid            (_score_io_rvvcore_csr_vstart_write_valid),
    .io_csr_vstart_write_bits             (_score_io_rvvcore_csr_vstart_write_bits),
    .io_csr_vxrm_write_valid              (_score_io_rvvcore_csr_vxrm_write_valid),
    .io_csr_vxrm_write_bits               (_score_io_rvvcore_csr_vxrm_write_bits),
    .io_csr_vxsat_write_valid             (_score_io_rvvcore_csr_vxsat_write_valid),
    .io_csr_vxsat_write_bits              (_score_io_rvvcore_csr_vxsat_write_bits),
    .io_rvv_idle                          (_rvvCore_io_rvv_idle),
    .io_queue_capacity                    (_rvvCore_io_queue_capacity),
    .io_rd_rob2rt_o_0_w_valid             (_rvvCore_io_rd_rob2rt_o_0_w_valid),
    .io_rd_rob2rt_o_0_w_index             (_rvvCore_io_rd_rob2rt_o_0_w_index),
    .io_rd_rob2rt_o_0_uop_pc              (_rvvCore_io_rd_rob2rt_o_0_uop_pc),
    .io_rd_rob2rt_o_0_last_uop_valid      (_rvvCore_io_rd_rob2rt_o_0_last_uop_valid),
    .io_rd_rob2rt_o_1_w_valid             (_rvvCore_io_rd_rob2rt_o_1_w_valid),
    .io_rd_rob2rt_o_1_w_index             (_rvvCore_io_rd_rob2rt_o_1_w_index),
    .io_rd_rob2rt_o_1_uop_pc              (_rvvCore_io_rd_rob2rt_o_1_uop_pc),
    .io_rd_rob2rt_o_1_last_uop_valid      (_rvvCore_io_rd_rob2rt_o_1_last_uop_valid),
    .io_rd_rob2rt_o_2_w_valid             (_rvvCore_io_rd_rob2rt_o_2_w_valid),
    .io_rd_rob2rt_o_2_w_index             (_rvvCore_io_rd_rob2rt_o_2_w_index),
    .io_rd_rob2rt_o_2_uop_pc              (_rvvCore_io_rd_rob2rt_o_2_uop_pc),
    .io_rd_rob2rt_o_2_last_uop_valid      (_rvvCore_io_rd_rob2rt_o_2_last_uop_valid),
    .io_rd_rob2rt_o_3_w_valid             (_rvvCore_io_rd_rob2rt_o_3_w_valid),
    .io_rd_rob2rt_o_3_w_index             (_rvvCore_io_rd_rob2rt_o_3_w_index),
    .io_rd_rob2rt_o_3_uop_pc              (_rvvCore_io_rd_rob2rt_o_3_uop_pc),
    .io_rd_rob2rt_o_3_last_uop_valid      (_rvvCore_io_rd_rob2rt_o_3_last_uop_valid)
  );
endmodule
