Classic Timing Analyzer report for exp_bus
Fri Mar 05 08:49:56 2021
Quartus II Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. tsu
  8. tco
  9. tpd
 10. th
 11. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                       ;
+------------------------------+-------+---------------+------------------------------------------------+--------+-------+------------+----------+--------------+
; Type                         ; Slack ; Required Time ; Actual Time                                    ; From   ; To    ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+-------+---------------+------------------------------------------------+--------+-------+------------+----------+--------------+
; Worst-case tsu               ; N/A   ; None          ; 4.523 ns                                       ; sw_bus ; r3[5] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A   ; None          ; 6.175 ns                                       ; r1[4]  ; l[4]  ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A   ; None          ; 9.323 ns                                       ; sw_bus ; l[3]  ; --         ; --       ; 0            ;
; Worst-case th                ; N/A   ; None          ; -2.193 ns                                      ; k[4]   ; r2[4] ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A   ; None          ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[4]  ; r3[4] ; clk        ; clk      ; 0            ;
; Total number of failed paths ;       ;               ;                                                ;        ;       ;            ;          ; 0            ;
+------------------------------+-------+---------------+------------------------------------------------+--------+-------+------------+----------+--------------+


+--------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                           ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                              ; Setting            ; From ; To ; Entity Name ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                         ; EP2S15F484C3       ;      ;    ;             ;
; Timing Models                                                       ; Final              ;      ;    ;             ;
; Default hold multicycle                                             ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                           ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                              ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                      ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                    ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                               ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                             ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                    ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                       ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node               ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                               ; 10                 ;      ;    ;             ;
; Number of paths to report                                           ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                        ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                              ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                          ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                        ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis      ; Off                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                          ; Near End           ;      ;    ;             ;
+---------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                 ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack ; Actual fmax (period)                           ; From  ; To    ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[4] ; r3[4] ; clk        ; clk      ; None                        ; None                      ; 1.238 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[5] ; r3[5] ; clk        ; clk      ; None                        ; None                      ; 1.224 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[5] ; r1[5] ; clk        ; clk      ; None                        ; None                      ; 1.220 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[4] ; r3[4] ; clk        ; clk      ; None                        ; None                      ; 1.219 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[5] ; r3[5] ; clk        ; clk      ; None                        ; None                      ; 1.210 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[0] ; r2[0] ; clk        ; clk      ; None                        ; None                      ; 1.209 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[0] ; r1[0] ; clk        ; clk      ; None                        ; None                      ; 1.208 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[5] ; r1[5] ; clk        ; clk      ; None                        ; None                      ; 1.206 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[7] ; r1[7] ; clk        ; clk      ; None                        ; None                      ; 1.203 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[7] ; r3[7] ; clk        ; clk      ; None                        ; None                      ; 1.201 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[7] ; r1[7] ; clk        ; clk      ; None                        ; None                      ; 1.187 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[7] ; r3[7] ; clk        ; clk      ; None                        ; None                      ; 1.185 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[2] ; r3[2] ; clk        ; clk      ; None                        ; None                      ; 1.152 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[4] ; r1[4] ; clk        ; clk      ; None                        ; None                      ; 1.137 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[2] ; r3[2] ; clk        ; clk      ; None                        ; None                      ; 1.131 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[1] ; r1[1] ; clk        ; clk      ; None                        ; None                      ; 1.123 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[4] ; r1[4] ; clk        ; clk      ; None                        ; None                      ; 1.118 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[1] ; r2[1] ; clk        ; clk      ; None                        ; None                      ; 1.117 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[2] ; r1[2] ; clk        ; clk      ; None                        ; None                      ; 1.054 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[3] ; r1[3] ; clk        ; clk      ; None                        ; None                      ; 1.051 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[3] ; r3[3] ; clk        ; clk      ; None                        ; None                      ; 1.046 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[1] ; r1[1] ; clk        ; clk      ; None                        ; None                      ; 1.045 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[0] ; r2[0] ; clk        ; clk      ; None                        ; None                      ; 1.041 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[0] ; r1[0] ; clk        ; clk      ; None                        ; None                      ; 1.040 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[1] ; r2[1] ; clk        ; clk      ; None                        ; None                      ; 1.039 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[2] ; r1[2] ; clk        ; clk      ; None                        ; None                      ; 1.033 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[6] ; r3[6] ; clk        ; clk      ; None                        ; None                      ; 1.032 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[3] ; r1[3] ; clk        ; clk      ; None                        ; None                      ; 1.031 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[6] ; r1[6] ; clk        ; clk      ; None                        ; None                      ; 1.031 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[3] ; r3[3] ; clk        ; clk      ; None                        ; None                      ; 1.026 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[6] ; r3[6] ; clk        ; clk      ; None                        ; None                      ; 1.017 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[6] ; r1[6] ; clk        ; clk      ; None                        ; None                      ; 1.016 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[2] ; r3[2] ; clk        ; clk      ; None                        ; None                      ; 0.960 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[5] ; r3[5] ; clk        ; clk      ; None                        ; None                      ; 0.958 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[4] ; r3[4] ; clk        ; clk      ; None                        ; None                      ; 0.958 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[5] ; r1[5] ; clk        ; clk      ; None                        ; None                      ; 0.954 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[3] ; r1[3] ; clk        ; clk      ; None                        ; None                      ; 0.867 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[2] ; r1[2] ; clk        ; clk      ; None                        ; None                      ; 0.862 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[3] ; r3[3] ; clk        ; clk      ; None                        ; None                      ; 0.862 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[4] ; r1[4] ; clk        ; clk      ; None                        ; None                      ; 0.857 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[0] ; r3[0] ; clk        ; clk      ; None                        ; None                      ; 0.822 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[7] ; r2[7] ; clk        ; clk      ; None                        ; None                      ; 0.821 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[7] ; r2[7] ; clk        ; clk      ; None                        ; None                      ; 0.805 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[0] ; r2[0] ; clk        ; clk      ; None                        ; None                      ; 0.783 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[0] ; r1[0] ; clk        ; clk      ; None                        ; None                      ; 0.782 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[7] ; r1[7] ; clk        ; clk      ; None                        ; None                      ; 0.778 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[1] ; r1[1] ; clk        ; clk      ; None                        ; None                      ; 0.777 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[7] ; r3[7] ; clk        ; clk      ; None                        ; None                      ; 0.776 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[1] ; r2[1] ; clk        ; clk      ; None                        ; None                      ; 0.771 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[4] ; r2[4] ; clk        ; clk      ; None                        ; None                      ; 0.768 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[6] ; r3[6] ; clk        ; clk      ; None                        ; None                      ; 0.767 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[6] ; r1[6] ; clk        ; clk      ; None                        ; None                      ; 0.766 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[5] ; r2[5] ; clk        ; clk      ; None                        ; None                      ; 0.754 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[4] ; r2[4] ; clk        ; clk      ; None                        ; None                      ; 0.749 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[1] ; r3[1] ; clk        ; clk      ; None                        ; None                      ; 0.742 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[5] ; r2[5] ; clk        ; clk      ; None                        ; None                      ; 0.740 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[2] ; r2[2] ; clk        ; clk      ; None                        ; None                      ; 0.680 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[3] ; r2[3] ; clk        ; clk      ; None                        ; None                      ; 0.672 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[1] ; r3[1] ; clk        ; clk      ; None                        ; None                      ; 0.664 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[6] ; r2[6] ; clk        ; clk      ; None                        ; None                      ; 0.661 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[2] ; r2[2] ; clk        ; clk      ; None                        ; None                      ; 0.659 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r1[0] ; r3[0] ; clk        ; clk      ; None                        ; None                      ; 0.654 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[3] ; r2[3] ; clk        ; clk      ; None                        ; None                      ; 0.652 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[6] ; r2[6] ; clk        ; clk      ; None                        ; None                      ; 0.646 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[2] ; r2[2] ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[3] ; r2[3] ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[4] ; r2[4] ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[5] ; r2[5] ; clk        ; clk      ; None                        ; None                      ; 0.488 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[0] ; r3[0] ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r3[1] ; r3[1] ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[6] ; r2[6] ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
; N/A   ; Restricted to 500.00 MHz ( period = 2.000 ns ) ; r2[7] ; r2[7] ; clk        ; clk      ; None                        ; None                      ; 0.396 ns                ;
+-------+------------------------------------------------+-------+-------+------------+----------+-----------------------------+---------------------------+-------------------------+


+----------------------------------------------------------------+
; tsu                                                            ;
+-------+--------------+------------+---------+-------+----------+
; Slack ; Required tsu ; Actual tsu ; From    ; To    ; To Clock ;
+-------+--------------+------------+---------+-------+----------+
; N/A   ; None         ; 4.523 ns   ; sw_bus  ; r3[5] ; clk      ;
; N/A   ; None         ; 4.522 ns   ; sw_bus  ; r3[4] ; clk      ;
; N/A   ; None         ; 4.519 ns   ; sw_bus  ; r1[5] ; clk      ;
; N/A   ; None         ; 4.518 ns   ; sw_bus  ; r3[2] ; clk      ;
; N/A   ; None         ; 4.437 ns   ; sw_bus  ; r1[7] ; clk      ;
; N/A   ; None         ; 4.435 ns   ; sw_bus  ; r3[7] ; clk      ;
; N/A   ; None         ; 4.425 ns   ; sw_bus  ; r1[3] ; clk      ;
; N/A   ; None         ; 4.425 ns   ; r1_bus  ; r3[5] ; clk      ;
; N/A   ; None         ; 4.424 ns   ; r1_bus  ; r3[4] ; clk      ;
; N/A   ; None         ; 4.421 ns   ; sw_bus  ; r1[4] ; clk      ;
; N/A   ; None         ; 4.421 ns   ; sw_bus  ; r3[6] ; clk      ;
; N/A   ; None         ; 4.421 ns   ; r1_bus  ; r1[5] ; clk      ;
; N/A   ; None         ; 4.420 ns   ; sw_bus  ; r1[2] ; clk      ;
; N/A   ; None         ; 4.420 ns   ; sw_bus  ; r3[3] ; clk      ;
; N/A   ; None         ; 4.420 ns   ; sw_bus  ; r1[6] ; clk      ;
; N/A   ; None         ; 4.420 ns   ; r1_bus  ; r3[2] ; clk      ;
; N/A   ; None         ; 4.340 ns   ; r3_bus  ; r3[5] ; clk      ;
; N/A   ; None         ; 4.339 ns   ; r1_bus  ; r1[7] ; clk      ;
; N/A   ; None         ; 4.339 ns   ; r3_bus  ; r3[4] ; clk      ;
; N/A   ; None         ; 4.337 ns   ; r1_bus  ; r3[7] ; clk      ;
; N/A   ; None         ; 4.336 ns   ; r3_bus  ; r1[5] ; clk      ;
; N/A   ; None         ; 4.335 ns   ; r3_bus  ; r3[2] ; clk      ;
; N/A   ; None         ; 4.327 ns   ; r1_bus  ; r1[3] ; clk      ;
; N/A   ; None         ; 4.323 ns   ; r1_bus  ; r1[4] ; clk      ;
; N/A   ; None         ; 4.323 ns   ; r1_bus  ; r3[6] ; clk      ;
; N/A   ; None         ; 4.322 ns   ; r1_bus  ; r1[2] ; clk      ;
; N/A   ; None         ; 4.322 ns   ; r1_bus  ; r3[3] ; clk      ;
; N/A   ; None         ; 4.322 ns   ; r1_bus  ; r1[6] ; clk      ;
; N/A   ; None         ; 4.270 ns   ; r3_bus  ; r1[7] ; clk      ;
; N/A   ; None         ; 4.268 ns   ; r3_bus  ; r3[7] ; clk      ;
; N/A   ; None         ; 4.263 ns   ; r3_bus  ; r3[6] ; clk      ;
; N/A   ; None         ; 4.262 ns   ; r3_bus  ; r1[6] ; clk      ;
; N/A   ; None         ; 4.242 ns   ; r3_bus  ; r1[3] ; clk      ;
; N/A   ; None         ; 4.238 ns   ; r3_bus  ; r1[4] ; clk      ;
; N/A   ; None         ; 4.237 ns   ; r3_bus  ; r1[2] ; clk      ;
; N/A   ; None         ; 4.237 ns   ; r3_bus  ; r3[3] ; clk      ;
; N/A   ; None         ; 4.098 ns   ; sw_bus  ; r2[0] ; clk      ;
; N/A   ; None         ; 4.097 ns   ; sw_bus  ; r1[0] ; clk      ;
; N/A   ; None         ; 4.062 ns   ; sw_bus  ; r1[1] ; clk      ;
; N/A   ; None         ; 4.056 ns   ; sw_bus  ; r2[1] ; clk      ;
; N/A   ; None         ; 4.055 ns   ; sw_bus  ; r2[7] ; clk      ;
; N/A   ; None         ; 4.052 ns   ; sw_bus  ; r2[4] ; clk      ;
; N/A   ; None         ; 4.052 ns   ; sw_bus  ; r2[5] ; clk      ;
; N/A   ; None         ; 4.050 ns   ; sw_bus  ; r2[6] ; clk      ;
; N/A   ; None         ; 4.046 ns   ; sw_bus  ; r2[2] ; clk      ;
; N/A   ; None         ; 4.046 ns   ; sw_bus  ; r2[3] ; clk      ;
; N/A   ; None         ; 4.042 ns   ; k[0]    ; r2[0] ; clk      ;
; N/A   ; None         ; 4.041 ns   ; k[0]    ; r1[0] ; clk      ;
; N/A   ; None         ; 3.993 ns   ; r1_bus  ; r1[1] ; clk      ;
; N/A   ; None         ; 3.987 ns   ; r1_bus  ; r2[1] ; clk      ;
; N/A   ; None         ; 3.957 ns   ; r1_bus  ; r2[7] ; clk      ;
; N/A   ; None         ; 3.954 ns   ; r1_bus  ; r2[4] ; clk      ;
; N/A   ; None         ; 3.954 ns   ; r1_bus  ; r2[5] ; clk      ;
; N/A   ; None         ; 3.952 ns   ; r1_bus  ; r2[6] ; clk      ;
; N/A   ; None         ; 3.948 ns   ; r1_bus  ; r2[2] ; clk      ;
; N/A   ; None         ; 3.948 ns   ; r1_bus  ; r2[3] ; clk      ;
; N/A   ; None         ; 3.941 ns   ; r2_bus  ; r3[5] ; clk      ;
; N/A   ; None         ; 3.940 ns   ; r2_bus  ; r3[4] ; clk      ;
; N/A   ; None         ; 3.937 ns   ; r2_bus  ; r1[5] ; clk      ;
; N/A   ; None         ; 3.936 ns   ; r2_bus  ; r3[2] ; clk      ;
; N/A   ; None         ; 3.922 ns   ; lddr[3] ; r3[0] ; clk      ;
; N/A   ; None         ; 3.922 ns   ; lddr[3] ; r3[2] ; clk      ;
; N/A   ; None         ; 3.922 ns   ; lddr[3] ; r3[3] ; clk      ;
; N/A   ; None         ; 3.922 ns   ; lddr[3] ; r3[4] ; clk      ;
; N/A   ; None         ; 3.892 ns   ; r3_bus  ; r2[6] ; clk      ;
; N/A   ; None         ; 3.888 ns   ; r3_bus  ; r2[7] ; clk      ;
; N/A   ; None         ; 3.869 ns   ; r3_bus  ; r2[4] ; clk      ;
; N/A   ; None         ; 3.869 ns   ; r3_bus  ; r2[5] ; clk      ;
; N/A   ; None         ; 3.863 ns   ; r3_bus  ; r2[2] ; clk      ;
; N/A   ; None         ; 3.863 ns   ; r3_bus  ; r2[3] ; clk      ;
; N/A   ; None         ; 3.855 ns   ; r2_bus  ; r1[7] ; clk      ;
; N/A   ; None         ; 3.853 ns   ; r2_bus  ; r3[7] ; clk      ;
; N/A   ; None         ; 3.843 ns   ; r2_bus  ; r1[3] ; clk      ;
; N/A   ; None         ; 3.839 ns   ; r2_bus  ; r1[4] ; clk      ;
; N/A   ; None         ; 3.839 ns   ; r2_bus  ; r3[6] ; clk      ;
; N/A   ; None         ; 3.838 ns   ; r2_bus  ; r1[2] ; clk      ;
; N/A   ; None         ; 3.838 ns   ; r2_bus  ; r3[3] ; clk      ;
; N/A   ; None         ; 3.838 ns   ; r2_bus  ; r1[6] ; clk      ;
; N/A   ; None         ; 3.837 ns   ; r3_bus  ; r2[0] ; clk      ;
; N/A   ; None         ; 3.836 ns   ; r3_bus  ; r1[0] ; clk      ;
; N/A   ; None         ; 3.819 ns   ; lddr[3] ; r3[1] ; clk      ;
; N/A   ; None         ; 3.819 ns   ; lddr[3] ; r3[5] ; clk      ;
; N/A   ; None         ; 3.819 ns   ; lddr[3] ; r3[6] ; clk      ;
; N/A   ; None         ; 3.819 ns   ; lddr[3] ; r3[7] ; clk      ;
; N/A   ; None         ; 3.730 ns   ; r1_bus  ; r2[0] ; clk      ;
; N/A   ; None         ; 3.729 ns   ; r1_bus  ; r1[0] ; clk      ;
; N/A   ; None         ; 3.718 ns   ; k[6]    ; r3[6] ; clk      ;
; N/A   ; None         ; 3.717 ns   ; k[6]    ; r1[6] ; clk      ;
; N/A   ; None         ; 3.711 ns   ; sw_bus  ; r3[0] ; clk      ;
; N/A   ; None         ; 3.697 ns   ; r3_bus  ; r1[1] ; clk      ;
; N/A   ; None         ; 3.691 ns   ; r3_bus  ; r2[1] ; clk      ;
; N/A   ; None         ; 3.681 ns   ; sw_bus  ; r3[1] ; clk      ;
; N/A   ; None         ; 3.655 ns   ; k[0]    ; r3[0] ; clk      ;
; N/A   ; None         ; 3.612 ns   ; r1_bus  ; r3[1] ; clk      ;
; N/A   ; None         ; 3.557 ns   ; lddr[2] ; r3[0] ; clk      ;
; N/A   ; None         ; 3.557 ns   ; lddr[2] ; r3[2] ; clk      ;
; N/A   ; None         ; 3.557 ns   ; lddr[2] ; r3[3] ; clk      ;
; N/A   ; None         ; 3.557 ns   ; lddr[2] ; r3[4] ; clk      ;
; N/A   ; None         ; 3.552 ns   ; r2_bus  ; r2[0] ; clk      ;
; N/A   ; None         ; 3.551 ns   ; r2_bus  ; r1[0] ; clk      ;
; N/A   ; None         ; 3.532 ns   ; lddr[1] ; r3[0] ; clk      ;
; N/A   ; None         ; 3.532 ns   ; lddr[1] ; r3[2] ; clk      ;
; N/A   ; None         ; 3.532 ns   ; lddr[1] ; r3[3] ; clk      ;
; N/A   ; None         ; 3.532 ns   ; lddr[1] ; r3[4] ; clk      ;
; N/A   ; None         ; 3.520 ns   ; k[2]    ; r3[2] ; clk      ;
; N/A   ; None         ; 3.518 ns   ; lddr[1] ; r2[0] ; clk      ;
; N/A   ; None         ; 3.518 ns   ; lddr[1] ; r2[2] ; clk      ;
; N/A   ; None         ; 3.518 ns   ; lddr[1] ; r2[3] ; clk      ;
; N/A   ; None         ; 3.518 ns   ; lddr[1] ; r2[4] ; clk      ;
; N/A   ; None         ; 3.518 ns   ; lddr[1] ; r2[5] ; clk      ;
; N/A   ; None         ; 3.473 ns   ; r2_bus  ; r2[7] ; clk      ;
; N/A   ; None         ; 3.470 ns   ; r2_bus  ; r2[4] ; clk      ;
; N/A   ; None         ; 3.470 ns   ; r2_bus  ; r2[5] ; clk      ;
; N/A   ; None         ; 3.468 ns   ; r2_bus  ; r2[6] ; clk      ;
; N/A   ; None         ; 3.464 ns   ; r2_bus  ; r1[1] ; clk      ;
; N/A   ; None         ; 3.464 ns   ; r2_bus  ; r2[2] ; clk      ;
; N/A   ; None         ; 3.464 ns   ; r2_bus  ; r2[3] ; clk      ;
; N/A   ; None         ; 3.458 ns   ; r2_bus  ; r2[1] ; clk      ;
; N/A   ; None         ; 3.454 ns   ; lddr[2] ; r3[1] ; clk      ;
; N/A   ; None         ; 3.454 ns   ; lddr[2] ; r3[5] ; clk      ;
; N/A   ; None         ; 3.454 ns   ; lddr[2] ; r3[6] ; clk      ;
; N/A   ; None         ; 3.454 ns   ; lddr[2] ; r3[7] ; clk      ;
; N/A   ; None         ; 3.450 ns   ; r3_bus  ; r3[0] ; clk      ;
; N/A   ; None         ; 3.434 ns   ; lddr[1] ; r2[1] ; clk      ;
; N/A   ; None         ; 3.434 ns   ; lddr[1] ; r2[6] ; clk      ;
; N/A   ; None         ; 3.434 ns   ; lddr[1] ; r2[7] ; clk      ;
; N/A   ; None         ; 3.432 ns   ; lddr[2] ; r2[0] ; clk      ;
; N/A   ; None         ; 3.432 ns   ; lddr[2] ; r2[2] ; clk      ;
; N/A   ; None         ; 3.432 ns   ; lddr[2] ; r2[3] ; clk      ;
; N/A   ; None         ; 3.432 ns   ; lddr[2] ; r2[4] ; clk      ;
; N/A   ; None         ; 3.432 ns   ; lddr[2] ; r2[5] ; clk      ;
; N/A   ; None         ; 3.429 ns   ; lddr[1] ; r3[1] ; clk      ;
; N/A   ; None         ; 3.429 ns   ; lddr[1] ; r3[5] ; clk      ;
; N/A   ; None         ; 3.429 ns   ; lddr[1] ; r3[6] ; clk      ;
; N/A   ; None         ; 3.429 ns   ; lddr[1] ; r3[7] ; clk      ;
; N/A   ; None         ; 3.422 ns   ; k[2]    ; r1[2] ; clk      ;
; N/A   ; None         ; 3.348 ns   ; lddr[2] ; r2[1] ; clk      ;
; N/A   ; None         ; 3.348 ns   ; lddr[2] ; r2[6] ; clk      ;
; N/A   ; None         ; 3.348 ns   ; lddr[2] ; r2[7] ; clk      ;
; N/A   ; None         ; 3.347 ns   ; k[6]    ; r2[6] ; clk      ;
; N/A   ; None         ; 3.343 ns   ; r1_bus  ; r3[0] ; clk      ;
; N/A   ; None         ; 3.316 ns   ; r3_bus  ; r3[1] ; clk      ;
; N/A   ; None         ; 3.309 ns   ; k[7]    ; r1[7] ; clk      ;
; N/A   ; None         ; 3.307 ns   ; k[7]    ; r3[7] ; clk      ;
; N/A   ; None         ; 3.302 ns   ; k[1]    ; r1[1] ; clk      ;
; N/A   ; None         ; 3.296 ns   ; k[1]    ; r2[1] ; clk      ;
; N/A   ; None         ; 3.237 ns   ; k[5]    ; r3[5] ; clk      ;
; N/A   ; None         ; 3.233 ns   ; k[5]    ; r1[5] ; clk      ;
; N/A   ; None         ; 3.165 ns   ; r2_bus  ; r3[0] ; clk      ;
; N/A   ; None         ; 3.145 ns   ; lddr[1] ; r1[0] ; clk      ;
; N/A   ; None         ; 3.145 ns   ; lddr[1] ; r1[2] ; clk      ;
; N/A   ; None         ; 3.145 ns   ; lddr[1] ; r1[3] ; clk      ;
; N/A   ; None         ; 3.145 ns   ; lddr[1] ; r1[4] ; clk      ;
; N/A   ; None         ; 3.136 ns   ; lddr[1] ; r1[1] ; clk      ;
; N/A   ; None         ; 3.136 ns   ; lddr[1] ; r1[5] ; clk      ;
; N/A   ; None         ; 3.136 ns   ; lddr[1] ; r1[6] ; clk      ;
; N/A   ; None         ; 3.136 ns   ; lddr[1] ; r1[7] ; clk      ;
; N/A   ; None         ; 3.083 ns   ; r2_bus  ; r3[1] ; clk      ;
; N/A   ; None         ; 3.048 ns   ; k[2]    ; r2[2] ; clk      ;
; N/A   ; None         ; 2.992 ns   ; k[3]    ; r1[3] ; clk      ;
; N/A   ; None         ; 2.987 ns   ; k[3]    ; r3[3] ; clk      ;
; N/A   ; None         ; 2.927 ns   ; k[7]    ; r2[7] ; clk      ;
; N/A   ; None         ; 2.921 ns   ; k[1]    ; r3[1] ; clk      ;
; N/A   ; None         ; 2.902 ns   ; k[4]    ; r3[4] ; clk      ;
; N/A   ; None         ; 2.801 ns   ; k[4]    ; r1[4] ; clk      ;
; N/A   ; None         ; 2.766 ns   ; k[5]    ; r2[5] ; clk      ;
; N/A   ; None         ; 2.613 ns   ; k[3]    ; r2[3] ; clk      ;
; N/A   ; None         ; 2.432 ns   ; k[4]    ; r2[4] ; clk      ;
+-------+--------------+------------+---------+-------+----------+


+---------------------------------------------------------------+
; tco                                                           ;
+-------+--------------+------------+-------+------+------------+
; Slack ; Required tco ; Actual tco ; From  ; To   ; From Clock ;
+-------+--------------+------------+-------+------+------------+
; N/A   ; None         ; 6.175 ns   ; r1[4] ; l[4] ; clk        ;
; N/A   ; None         ; 6.156 ns   ; r3[4] ; l[4] ; clk        ;
; N/A   ; None         ; 6.133 ns   ; r1[3] ; l[3] ; clk        ;
; N/A   ; None         ; 6.113 ns   ; r3[3] ; l[3] ; clk        ;
; N/A   ; None         ; 6.051 ns   ; r3[2] ; l[2] ; clk        ;
; N/A   ; None         ; 6.030 ns   ; r1[2] ; l[2] ; clk        ;
; N/A   ; None         ; 5.949 ns   ; r2[3] ; l[3] ; clk        ;
; N/A   ; None         ; 5.895 ns   ; r2[4] ; l[4] ; clk        ;
; N/A   ; None         ; 5.882 ns   ; r2[0] ; l[0] ; clk        ;
; N/A   ; None         ; 5.859 ns   ; r2[2] ; l[2] ; clk        ;
; N/A   ; None         ; 5.829 ns   ; r1[6] ; l[6] ; clk        ;
; N/A   ; None         ; 5.816 ns   ; r3[7] ; l[7] ; clk        ;
; N/A   ; None         ; 5.814 ns   ; r3[6] ; l[6] ; clk        ;
; N/A   ; None         ; 5.803 ns   ; r1[5] ; l[5] ; clk        ;
; N/A   ; None         ; 5.800 ns   ; r1[7] ; l[7] ; clk        ;
; N/A   ; None         ; 5.800 ns   ; r1[1] ; l[1] ; clk        ;
; N/A   ; None         ; 5.789 ns   ; r3[5] ; l[5] ; clk        ;
; N/A   ; None         ; 5.722 ns   ; r2[1] ; l[1] ; clk        ;
; N/A   ; None         ; 5.714 ns   ; r1[0] ; l[0] ; clk        ;
; N/A   ; None         ; 5.564 ns   ; r2[6] ; l[6] ; clk        ;
; N/A   ; None         ; 5.538 ns   ; r2[5] ; l[5] ; clk        ;
; N/A   ; None         ; 5.456 ns   ; r3[0] ; l[0] ; clk        ;
; N/A   ; None         ; 5.454 ns   ; r3[1] ; l[1] ; clk        ;
; N/A   ; None         ; 5.391 ns   ; r2[7] ; l[7] ; clk        ;
+-------+--------------+------------+-------+------+------------+


+-------------------------------------------------------------+
; tpd                                                         ;
+-------+-------------------+-----------------+--------+------+
; Slack ; Required P2P Time ; Actual P2P Time ; From   ; To   ;
+-------+-------------------+-----------------+--------+------+
; N/A   ; None              ; 9.323 ns        ; sw_bus ; l[3] ;
; N/A   ; None              ; 9.275 ns        ; sw_bus ; l[4] ;
; N/A   ; None              ; 9.233 ns        ; sw_bus ; l[2] ;
; N/A   ; None              ; 9.225 ns        ; r1_bus ; l[3] ;
; N/A   ; None              ; 9.177 ns        ; r1_bus ; l[4] ;
; N/A   ; None              ; 9.140 ns        ; r3_bus ; l[3] ;
; N/A   ; None              ; 9.135 ns        ; r1_bus ; l[2] ;
; N/A   ; None              ; 9.092 ns        ; r3_bus ; l[4] ;
; N/A   ; None              ; 9.050 ns        ; r3_bus ; l[2] ;
; N/A   ; None              ; 9.034 ns        ; sw_bus ; l[6] ;
; N/A   ; None              ; 8.936 ns        ; r1_bus ; l[6] ;
; N/A   ; None              ; 8.918 ns        ; sw_bus ; l[5] ;
; N/A   ; None              ; 8.876 ns        ; r3_bus ; l[6] ;
; N/A   ; None              ; 8.866 ns        ; sw_bus ; l[7] ;
; N/A   ; None              ; 8.820 ns        ; r1_bus ; l[5] ;
; N/A   ; None              ; 8.768 ns        ; r1_bus ; l[7] ;
; N/A   ; None              ; 8.741 ns        ; r2_bus ; l[3] ;
; N/A   ; None              ; 8.735 ns        ; r3_bus ; l[5] ;
; N/A   ; None              ; 8.699 ns        ; r3_bus ; l[7] ;
; N/A   ; None              ; 8.693 ns        ; r2_bus ; l[4] ;
; N/A   ; None              ; 8.651 ns        ; r2_bus ; l[2] ;
; N/A   ; None              ; 8.587 ns        ; sw_bus ; l[0] ;
; N/A   ; None              ; 8.555 ns        ; sw_bus ; l[1] ;
; N/A   ; None              ; 8.531 ns        ; k[0]   ; l[0] ;
; N/A   ; None              ; 8.486 ns        ; r1_bus ; l[1] ;
; N/A   ; None              ; 8.452 ns        ; r2_bus ; l[6] ;
; N/A   ; None              ; 8.336 ns        ; r2_bus ; l[5] ;
; N/A   ; None              ; 8.331 ns        ; k[6]   ; l[6] ;
; N/A   ; None              ; 8.326 ns        ; r3_bus ; l[0] ;
; N/A   ; None              ; 8.284 ns        ; r2_bus ; l[7] ;
; N/A   ; None              ; 8.235 ns        ; k[2]   ; l[2] ;
; N/A   ; None              ; 8.219 ns        ; r1_bus ; l[0] ;
; N/A   ; None              ; 8.190 ns        ; r3_bus ; l[1] ;
; N/A   ; None              ; 8.041 ns        ; r2_bus ; l[0] ;
; N/A   ; None              ; 7.957 ns        ; r2_bus ; l[1] ;
; N/A   ; None              ; 7.890 ns        ; k[3]   ; l[3] ;
; N/A   ; None              ; 7.795 ns        ; k[1]   ; l[1] ;
; N/A   ; None              ; 7.738 ns        ; k[7]   ; l[7] ;
; N/A   ; None              ; 7.655 ns        ; k[4]   ; l[4] ;
; N/A   ; None              ; 7.632 ns        ; k[5]   ; l[5] ;
+-------+-------------------+-----------------+--------+------+


+----------------------------------------------------------------------+
; th                                                                   ;
+---------------+-------------+-----------+---------+-------+----------+
; Minimum Slack ; Required th ; Actual th ; From    ; To    ; To Clock ;
+---------------+-------------+-----------+---------+-------+----------+
; N/A           ; None        ; -2.193 ns ; k[4]    ; r2[4] ; clk      ;
; N/A           ; None        ; -2.374 ns ; k[3]    ; r2[3] ; clk      ;
; N/A           ; None        ; -2.527 ns ; k[5]    ; r2[5] ; clk      ;
; N/A           ; None        ; -2.562 ns ; k[4]    ; r1[4] ; clk      ;
; N/A           ; None        ; -2.641 ns ; r2_bus  ; r3[1] ; clk      ;
; N/A           ; None        ; -2.663 ns ; k[4]    ; r3[4] ; clk      ;
; N/A           ; None        ; -2.682 ns ; k[1]    ; r3[1] ; clk      ;
; N/A           ; None        ; -2.688 ns ; k[7]    ; r2[7] ; clk      ;
; N/A           ; None        ; -2.748 ns ; k[3]    ; r3[3] ; clk      ;
; N/A           ; None        ; -2.753 ns ; k[3]    ; r1[3] ; clk      ;
; N/A           ; None        ; -2.761 ns ; r2_bus  ; r3[0] ; clk      ;
; N/A           ; None        ; -2.809 ns ; k[2]    ; r2[2] ; clk      ;
; N/A           ; None        ; -2.897 ns ; lddr[1] ; r1[1] ; clk      ;
; N/A           ; None        ; -2.897 ns ; lddr[1] ; r1[5] ; clk      ;
; N/A           ; None        ; -2.897 ns ; lddr[1] ; r1[6] ; clk      ;
; N/A           ; None        ; -2.897 ns ; lddr[1] ; r1[7] ; clk      ;
; N/A           ; None        ; -2.906 ns ; lddr[1] ; r1[0] ; clk      ;
; N/A           ; None        ; -2.906 ns ; lddr[1] ; r1[2] ; clk      ;
; N/A           ; None        ; -2.906 ns ; lddr[1] ; r1[3] ; clk      ;
; N/A           ; None        ; -2.906 ns ; lddr[1] ; r1[4] ; clk      ;
; N/A           ; None        ; -2.981 ns ; r2_bus  ; r2[6] ; clk      ;
; N/A           ; None        ; -2.982 ns ; r2_bus  ; r2[5] ; clk      ;
; N/A           ; None        ; -2.994 ns ; k[5]    ; r1[5] ; clk      ;
; N/A           ; None        ; -2.998 ns ; k[5]    ; r3[5] ; clk      ;
; N/A           ; None        ; -3.011 ns ; r1_bus  ; r3[0] ; clk      ;
; N/A           ; None        ; -3.013 ns ; r2_bus  ; r2[3] ; clk      ;
; N/A           ; None        ; -3.016 ns ; r2_bus  ; r2[1] ; clk      ;
; N/A           ; None        ; -3.022 ns ; r2_bus  ; r1[1] ; clk      ;
; N/A           ; None        ; -3.029 ns ; r2_bus  ; r2[2] ; clk      ;
; N/A           ; None        ; -3.046 ns ; r2_bus  ; r2[7] ; clk      ;
; N/A           ; None        ; -3.056 ns ; r2_bus  ; r2[4] ; clk      ;
; N/A           ; None        ; -3.057 ns ; k[1]    ; r2[1] ; clk      ;
; N/A           ; None        ; -3.063 ns ; k[1]    ; r1[1] ; clk      ;
; N/A           ; None        ; -3.068 ns ; k[7]    ; r3[7] ; clk      ;
; N/A           ; None        ; -3.070 ns ; k[7]    ; r1[7] ; clk      ;
; N/A           ; None        ; -3.077 ns ; r3_bus  ; r3[1] ; clk      ;
; N/A           ; None        ; -3.108 ns ; k[6]    ; r2[6] ; clk      ;
; N/A           ; None        ; -3.109 ns ; lddr[2] ; r2[1] ; clk      ;
; N/A           ; None        ; -3.109 ns ; lddr[2] ; r2[6] ; clk      ;
; N/A           ; None        ; -3.109 ns ; lddr[2] ; r2[7] ; clk      ;
; N/A           ; None        ; -3.109 ns ; r1_bus  ; r2[2] ; clk      ;
; N/A           ; None        ; -3.135 ns ; r1_bus  ; r3[1] ; clk      ;
; N/A           ; None        ; -3.147 ns ; r2_bus  ; r1[0] ; clk      ;
; N/A           ; None        ; -3.148 ns ; r2_bus  ; r2[0] ; clk      ;
; N/A           ; None        ; -3.183 ns ; k[2]    ; r1[2] ; clk      ;
; N/A           ; None        ; -3.190 ns ; lddr[1] ; r3[1] ; clk      ;
; N/A           ; None        ; -3.190 ns ; lddr[1] ; r3[5] ; clk      ;
; N/A           ; None        ; -3.190 ns ; lddr[1] ; r3[6] ; clk      ;
; N/A           ; None        ; -3.190 ns ; lddr[1] ; r3[7] ; clk      ;
; N/A           ; None        ; -3.193 ns ; lddr[2] ; r2[0] ; clk      ;
; N/A           ; None        ; -3.193 ns ; lddr[2] ; r2[2] ; clk      ;
; N/A           ; None        ; -3.193 ns ; lddr[2] ; r2[3] ; clk      ;
; N/A           ; None        ; -3.193 ns ; lddr[2] ; r2[4] ; clk      ;
; N/A           ; None        ; -3.193 ns ; lddr[2] ; r2[5] ; clk      ;
; N/A           ; None        ; -3.195 ns ; lddr[1] ; r2[1] ; clk      ;
; N/A           ; None        ; -3.195 ns ; lddr[1] ; r2[6] ; clk      ;
; N/A           ; None        ; -3.195 ns ; lddr[1] ; r2[7] ; clk      ;
; N/A           ; None        ; -3.211 ns ; r3_bus  ; r3[0] ; clk      ;
; N/A           ; None        ; -3.215 ns ; lddr[2] ; r3[1] ; clk      ;
; N/A           ; None        ; -3.215 ns ; lddr[2] ; r3[5] ; clk      ;
; N/A           ; None        ; -3.215 ns ; lddr[2] ; r3[6] ; clk      ;
; N/A           ; None        ; -3.215 ns ; lddr[2] ; r3[7] ; clk      ;
; N/A           ; None        ; -3.267 ns ; r1_bus  ; r2[3] ; clk      ;
; N/A           ; None        ; -3.276 ns ; r1_bus  ; r2[6] ; clk      ;
; N/A           ; None        ; -3.279 ns ; lddr[1] ; r2[0] ; clk      ;
; N/A           ; None        ; -3.279 ns ; lddr[1] ; r2[2] ; clk      ;
; N/A           ; None        ; -3.279 ns ; lddr[1] ; r2[3] ; clk      ;
; N/A           ; None        ; -3.279 ns ; lddr[1] ; r2[4] ; clk      ;
; N/A           ; None        ; -3.279 ns ; lddr[1] ; r2[5] ; clk      ;
; N/A           ; None        ; -3.281 ns ; k[2]    ; r3[2] ; clk      ;
; N/A           ; None        ; -3.293 ns ; lddr[1] ; r3[0] ; clk      ;
; N/A           ; None        ; -3.293 ns ; lddr[1] ; r3[2] ; clk      ;
; N/A           ; None        ; -3.293 ns ; lddr[1] ; r3[3] ; clk      ;
; N/A           ; None        ; -3.293 ns ; lddr[1] ; r3[4] ; clk      ;
; N/A           ; None        ; -3.318 ns ; sw_bus  ; r2[2] ; clk      ;
; N/A           ; None        ; -3.318 ns ; lddr[2] ; r3[0] ; clk      ;
; N/A           ; None        ; -3.318 ns ; lddr[2] ; r3[2] ; clk      ;
; N/A           ; None        ; -3.318 ns ; lddr[2] ; r3[3] ; clk      ;
; N/A           ; None        ; -3.318 ns ; lddr[2] ; r3[4] ; clk      ;
; N/A           ; None        ; -3.319 ns ; sw_bus  ; r2[6] ; clk      ;
; N/A           ; None        ; -3.343 ns ; r3_bus  ; r2[3] ; clk      ;
; N/A           ; None        ; -3.351 ns ; r2_bus  ; r1[6] ; clk      ;
; N/A           ; None        ; -3.352 ns ; r2_bus  ; r3[6] ; clk      ;
; N/A           ; None        ; -3.364 ns ; r1_bus  ; r2[4] ; clk      ;
; N/A           ; None        ; -3.387 ns ; r2_bus  ; r3[3] ; clk      ;
; N/A           ; None        ; -3.392 ns ; r2_bus  ; r1[3] ; clk      ;
; N/A           ; None        ; -3.397 ns ; r1_bus  ; r1[0] ; clk      ;
; N/A           ; None        ; -3.398 ns ; r1_bus  ; r2[0] ; clk      ;
; N/A           ; None        ; -3.403 ns ; r2_bus  ; r1[2] ; clk      ;
; N/A           ; None        ; -3.416 ns ; k[0]    ; r3[0] ; clk      ;
; N/A           ; None        ; -3.422 ns ; r3_bus  ; r2[5] ; clk      ;
; N/A           ; None        ; -3.425 ns ; r2_bus  ; r1[4] ; clk      ;
; N/A           ; None        ; -3.426 ns ; r2_bus  ; r3[7] ; clk      ;
; N/A           ; None        ; -3.428 ns ; r2_bus  ; r1[7] ; clk      ;
; N/A           ; None        ; -3.440 ns ; r3_bus  ; r2[4] ; clk      ;
; N/A           ; None        ; -3.442 ns ; sw_bus  ; r3[1] ; clk      ;
; N/A           ; None        ; -3.449 ns ; r2_bus  ; r1[5] ; clk      ;
; N/A           ; None        ; -3.452 ns ; r3_bus  ; r2[1] ; clk      ;
; N/A           ; None        ; -3.453 ns ; r2_bus  ; r3[5] ; clk      ;
; N/A           ; None        ; -3.458 ns ; r3_bus  ; r1[1] ; clk      ;
; N/A           ; None        ; -3.458 ns ; r3_bus  ; r2[6] ; clk      ;
; N/A           ; None        ; -3.464 ns ; sw_bus  ; r2[3] ; clk      ;
; N/A           ; None        ; -3.472 ns ; sw_bus  ; r3[0] ; clk      ;
; N/A           ; None        ; -3.472 ns ; r3_bus  ; r2[2] ; clk      ;
; N/A           ; None        ; -3.477 ns ; r1_bus  ; r2[5] ; clk      ;
; N/A           ; None        ; -3.478 ns ; k[6]    ; r1[6] ; clk      ;
; N/A           ; None        ; -3.479 ns ; k[6]    ; r3[6] ; clk      ;
; N/A           ; None        ; -3.483 ns ; r1_bus  ; r1[2] ; clk      ;
; N/A           ; None        ; -3.489 ns ; r3_bus  ; r2[7] ; clk      ;
; N/A           ; None        ; -3.501 ns ; r2_bus  ; r3[2] ; clk      ;
; N/A           ; None        ; -3.510 ns ; r1_bus  ; r2[1] ; clk      ;
; N/A           ; None        ; -3.516 ns ; r1_bus  ; r1[1] ; clk      ;
; N/A           ; None        ; -3.526 ns ; r2_bus  ; r3[4] ; clk      ;
; N/A           ; None        ; -3.539 ns ; r1_bus  ; r2[7] ; clk      ;
; N/A           ; None        ; -3.546 ns ; sw_bus  ; r2[5] ; clk      ;
; N/A           ; None        ; -3.561 ns ; sw_bus  ; r2[4] ; clk      ;
; N/A           ; None        ; -3.580 ns ; lddr[3] ; r3[1] ; clk      ;
; N/A           ; None        ; -3.580 ns ; lddr[3] ; r3[5] ; clk      ;
; N/A           ; None        ; -3.580 ns ; lddr[3] ; r3[6] ; clk      ;
; N/A           ; None        ; -3.580 ns ; lddr[3] ; r3[7] ; clk      ;
; N/A           ; None        ; -3.581 ns ; r1_bus  ; r3[2] ; clk      ;
; N/A           ; None        ; -3.597 ns ; r3_bus  ; r1[0] ; clk      ;
; N/A           ; None        ; -3.598 ns ; r3_bus  ; r2[0] ; clk      ;
; N/A           ; None        ; -3.610 ns ; sw_bus  ; r2[7] ; clk      ;
; N/A           ; None        ; -3.641 ns ; r1_bus  ; r3[3] ; clk      ;
; N/A           ; None        ; -3.646 ns ; r1_bus  ; r1[3] ; clk      ;
; N/A           ; None        ; -3.646 ns ; r1_bus  ; r1[6] ; clk      ;
; N/A           ; None        ; -3.647 ns ; r1_bus  ; r3[6] ; clk      ;
; N/A           ; None        ; -3.683 ns ; lddr[3] ; r3[0] ; clk      ;
; N/A           ; None        ; -3.683 ns ; lddr[3] ; r3[2] ; clk      ;
; N/A           ; None        ; -3.683 ns ; lddr[3] ; r3[3] ; clk      ;
; N/A           ; None        ; -3.683 ns ; lddr[3] ; r3[4] ; clk      ;
; N/A           ; None        ; -3.689 ns ; sw_bus  ; r1[6] ; clk      ;
; N/A           ; None        ; -3.690 ns ; sw_bus  ; r3[6] ; clk      ;
; N/A           ; None        ; -3.692 ns ; sw_bus  ; r1[2] ; clk      ;
; N/A           ; None        ; -3.717 ns ; r3_bus  ; r3[3] ; clk      ;
; N/A           ; None        ; -3.722 ns ; r3_bus  ; r1[3] ; clk      ;
; N/A           ; None        ; -3.733 ns ; r1_bus  ; r1[4] ; clk      ;
; N/A           ; None        ; -3.790 ns ; sw_bus  ; r3[2] ; clk      ;
; N/A           ; None        ; -3.802 ns ; k[0]    ; r1[0] ; clk      ;
; N/A           ; None        ; -3.803 ns ; k[0]    ; r2[0] ; clk      ;
; N/A           ; None        ; -3.809 ns ; r3_bus  ; r1[4] ; clk      ;
; N/A           ; None        ; -3.817 ns ; sw_bus  ; r2[1] ; clk      ;
; N/A           ; None        ; -3.823 ns ; sw_bus  ; r1[1] ; clk      ;
; N/A           ; None        ; -3.828 ns ; r3_bus  ; r1[6] ; clk      ;
; N/A           ; None        ; -3.829 ns ; r3_bus  ; r3[6] ; clk      ;
; N/A           ; None        ; -3.834 ns ; r1_bus  ; r3[4] ; clk      ;
; N/A           ; None        ; -3.838 ns ; sw_bus  ; r3[3] ; clk      ;
; N/A           ; None        ; -3.843 ns ; sw_bus  ; r1[3] ; clk      ;
; N/A           ; None        ; -3.846 ns ; r3_bus  ; r1[2] ; clk      ;
; N/A           ; None        ; -3.858 ns ; sw_bus  ; r1[0] ; clk      ;
; N/A           ; None        ; -3.859 ns ; sw_bus  ; r2[0] ; clk      ;
; N/A           ; None        ; -3.869 ns ; r3_bus  ; r3[7] ; clk      ;
; N/A           ; None        ; -3.871 ns ; r3_bus  ; r1[7] ; clk      ;
; N/A           ; None        ; -3.889 ns ; r3_bus  ; r1[5] ; clk      ;
; N/A           ; None        ; -3.893 ns ; r3_bus  ; r3[5] ; clk      ;
; N/A           ; None        ; -3.910 ns ; r3_bus  ; r3[4] ; clk      ;
; N/A           ; None        ; -3.919 ns ; r1_bus  ; r3[7] ; clk      ;
; N/A           ; None        ; -3.921 ns ; r1_bus  ; r1[7] ; clk      ;
; N/A           ; None        ; -3.930 ns ; sw_bus  ; r1[4] ; clk      ;
; N/A           ; None        ; -3.944 ns ; r1_bus  ; r1[5] ; clk      ;
; N/A           ; None        ; -3.944 ns ; r3_bus  ; r3[2] ; clk      ;
; N/A           ; None        ; -3.948 ns ; r1_bus  ; r3[5] ; clk      ;
; N/A           ; None        ; -3.990 ns ; sw_bus  ; r3[7] ; clk      ;
; N/A           ; None        ; -3.992 ns ; sw_bus  ; r1[7] ; clk      ;
; N/A           ; None        ; -4.013 ns ; sw_bus  ; r1[5] ; clk      ;
; N/A           ; None        ; -4.017 ns ; sw_bus  ; r3[5] ; clk      ;
; N/A           ; None        ; -4.031 ns ; sw_bus  ; r3[4] ; clk      ;
+---------------+-------------+-----------+---------+-------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II Classic Timing Analyzer
    Info: Version 9.0 Build 184 04/29/2009 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Mar 05 08:49:55 2021
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off exp_bus -c exp_bus --timing_analysis_only
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Info: Clock "clk" Internal fmax is restricted to 500.0 MHz between source register "r1[4]" and destination register "r3[4]"
    Info: fmax restricted to clock pin edge rate 2.0 ns. Expand message to see actual delay path.
        Info: + Longest register to register delay is 1.238 ns
            Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X38_Y4_N21; Fanout = 1; REG Node = 'r1[4]'
            Info: 2: + IC(0.207 ns) + CELL(0.053 ns) = 0.260 ns; Loc. = LCCOMB_X38_Y4_N24; Fanout = 1; COMB Node = 'bus_Reg[4]~42'
            Info: 3: + IC(0.300 ns) + CELL(0.053 ns) = 0.613 ns; Loc. = LCCOMB_X38_Y4_N14; Fanout = 4; COMB Node = 'bus_Reg[4]~43'
            Info: 4: + IC(0.316 ns) + CELL(0.309 ns) = 1.238 ns; Loc. = LCFF_X38_Y4_N25; Fanout = 1; REG Node = 'r3[4]'
            Info: Total cell delay = 0.415 ns ( 33.52 % )
            Info: Total interconnect delay = 0.823 ns ( 66.48 % )
        Info: - Smallest clock skew is 0.000 ns
            Info: + Shortest clock path from clock "clk" to destination register is 2.495 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.680 ns) + CELL(0.618 ns) = 2.495 ns; Loc. = LCFF_X38_Y4_N25; Fanout = 1; REG Node = 'r3[4]'
                Info: Total cell delay = 1.472 ns ( 59.00 % )
                Info: Total interconnect delay = 1.023 ns ( 41.00 % )
            Info: - Longest clock path from clock "clk" to source register is 2.495 ns
                Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
                Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
                Info: 3: + IC(0.680 ns) + CELL(0.618 ns) = 2.495 ns; Loc. = LCFF_X38_Y4_N21; Fanout = 1; REG Node = 'r1[4]'
                Info: Total cell delay = 1.472 ns ( 59.00 % )
                Info: Total interconnect delay = 1.023 ns ( 41.00 % )
        Info: + Micro clock to output delay of source is 0.094 ns
        Info: + Micro setup delay of destination is 0.090 ns
Info: tsu for register "r3[5]" (data pin = "sw_bus", clock pin = "clk") is 4.523 ns
    Info: + Longest pin to register delay is 6.927 ns
        Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_U17; Fanout = 11; PIN Node = 'sw_bus'
        Info: 2: + IC(4.506 ns) + CELL(0.366 ns) = 5.682 ns; Loc. = LCCOMB_X38_Y4_N22; Fanout = 6; COMB Node = 'bus_Reg~34'
        Info: 3: + IC(0.274 ns) + CELL(0.346 ns) = 6.302 ns; Loc. = LCCOMB_X38_Y4_N12; Fanout = 4; COMB Node = 'bus_Reg[5]~45'
        Info: 4: + IC(0.316 ns) + CELL(0.309 ns) = 6.927 ns; Loc. = LCFF_X37_Y4_N15; Fanout = 1; REG Node = 'r3[5]'
        Info: Total cell delay = 1.831 ns ( 26.43 % )
        Info: Total interconnect delay = 5.096 ns ( 73.57 % )
    Info: + Micro setup delay of destination is 0.090 ns
    Info: - Shortest clock path from clock "clk" to destination register is 2.494 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.679 ns) + CELL(0.618 ns) = 2.494 ns; Loc. = LCFF_X37_Y4_N15; Fanout = 1; REG Node = 'r3[5]'
        Info: Total cell delay = 1.472 ns ( 59.02 % )
        Info: Total interconnect delay = 1.022 ns ( 40.98 % )
Info: tco from clock "clk" to destination pin "l[4]" through register "r1[4]" is 6.175 ns
    Info: + Longest clock path from clock "clk" to source register is 2.495 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.680 ns) + CELL(0.618 ns) = 2.495 ns; Loc. = LCFF_X38_Y4_N21; Fanout = 1; REG Node = 'r1[4]'
        Info: Total cell delay = 1.472 ns ( 59.00 % )
        Info: Total interconnect delay = 1.023 ns ( 41.00 % )
    Info: + Micro clock to output delay of source is 0.094 ns
    Info: + Longest register to pin delay is 3.586 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X38_Y4_N21; Fanout = 1; REG Node = 'r1[4]'
        Info: 2: + IC(0.207 ns) + CELL(0.053 ns) = 0.260 ns; Loc. = LCCOMB_X38_Y4_N24; Fanout = 1; COMB Node = 'bus_Reg[4]~42'
        Info: 3: + IC(0.300 ns) + CELL(0.053 ns) = 0.613 ns; Loc. = LCCOMB_X38_Y4_N14; Fanout = 4; COMB Node = 'bus_Reg[4]~43'
        Info: 4: + IC(0.819 ns) + CELL(2.154 ns) = 3.586 ns; Loc. = PIN_R2; Fanout = 0; PIN Node = 'l[4]'
        Info: Total cell delay = 2.260 ns ( 63.02 % )
        Info: Total interconnect delay = 1.326 ns ( 36.98 % )
Info: Longest tpd from source pin "sw_bus" to destination pin "l[3]" is 9.323 ns
    Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_U17; Fanout = 11; PIN Node = 'sw_bus'
    Info: 2: + IC(4.506 ns) + CELL(0.366 ns) = 5.682 ns; Loc. = LCCOMB_X38_Y4_N22; Fanout = 6; COMB Node = 'bus_Reg~34'
    Info: 3: + IC(0.268 ns) + CELL(0.346 ns) = 6.296 ns; Loc. = LCCOMB_X38_Y4_N18; Fanout = 4; COMB Node = 'bus_Reg[3]~41'
    Info: 4: + IC(0.923 ns) + CELL(2.104 ns) = 9.323 ns; Loc. = PIN_P7; Fanout = 0; PIN Node = 'l[3]'
    Info: Total cell delay = 3.626 ns ( 38.89 % )
    Info: Total interconnect delay = 5.697 ns ( 61.11 % )
Info: th for register "r2[4]" (data pin = "k[4]", clock pin = "clk") is -2.193 ns
    Info: + Longest clock path from clock "clk" to destination register is 2.495 ns
        Info: 1: + IC(0.000 ns) + CELL(0.854 ns) = 0.854 ns; Loc. = PIN_N20; Fanout = 1; CLK Node = 'clk'
        Info: 2: + IC(0.343 ns) + CELL(0.000 ns) = 1.197 ns; Loc. = CLKCTRL_G3; Fanout = 24; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(0.680 ns) + CELL(0.618 ns) = 2.495 ns; Loc. = LCFF_X38_Y4_N15; Fanout = 1; REG Node = 'r2[4]'
        Info: Total cell delay = 1.472 ns ( 59.00 % )
        Info: Total interconnect delay = 1.023 ns ( 41.00 % )
    Info: + Micro hold delay of destination is 0.149 ns
    Info: - Shortest pin to register delay is 4.837 ns
        Info: 1: + IC(0.000 ns) + CELL(0.810 ns) = 0.810 ns; Loc. = PIN_U4; Fanout = 1; PIN Node = 'k[4]'
        Info: 2: + IC(3.644 ns) + CELL(0.228 ns) = 4.682 ns; Loc. = LCCOMB_X38_Y4_N14; Fanout = 4; COMB Node = 'bus_Reg[4]~43'
        Info: 3: + IC(0.000 ns) + CELL(0.155 ns) = 4.837 ns; Loc. = LCFF_X38_Y4_N15; Fanout = 1; REG Node = 'r2[4]'
        Info: Total cell delay = 1.193 ns ( 24.66 % )
        Info: Total interconnect delay = 3.644 ns ( 75.34 % )
Info: Quartus II Classic Timing Analyzer was successful. 0 errors, 1 warning
    Info: Peak virtual memory: 192 megabytes
    Info: Processing ended: Fri Mar 05 08:49:56 2021
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:00


