---
tags:
    - Razaviメモ
---

# 第二章
## 2.1 概論
* 一般にNMOSトランジスタの基板には回路の中で最も低い電位が与えられる

* 基板との接続には$p^+$領域を使って抵抗を下げている

<details>
PMOSデバイスはnウェルの中に作られる。通常、nウェルは最も高い電源電位に接続される。
<summary>
nウェル
</summary>
</details>

## 2.2　MOSの電流電圧特性
バイポーラトランジスタと違って、MOSデバイスは電流が流れなくてもオンする？

MOSデバイスがオン　<=> 反転層ができてソースとドレインがつながる

27p上部：PMOSデバイスにおける飽和領域と三極間領域の区別がつき辛い理由

## 2.3　二次効果
33p　サブスレッショル領域で動作させるためにはトランジスタのチャネル幅を十分に大きくするか、ドレイン電流を非常に小さくしなければならない

# 第三章

一般的に$g_mr_oは10から30の間なので普通1/g_m << r_oを仮定$

1. 61p
$例題3.1でR_{on1} << R_{D}が成り立てば最終的にV_{DD}/R_{D}に漸近する$

* ソース接地では常に$R_{on1} < R_{D}$なのか(ダイオード接続だと$R_{on1} \approx R_{D}$な気がするがそれとは違うのか)

2. 64p　
* $"I_{D1}はV_{in}の増加に伴って増加する"というが、この文は単に式の2次の部分のことをいっているだけなのである$

* だから何？

3. 65p
* $M_1のソースを見込んだインピーダンスは基板効果を含めた場合の方が低い理由は、小信号等価回路を見るとわかりやすい$

* $基板効果を考えた方がV_xを変化させたときに流れる電流が増えるからである$


4. 67p
* 図3.10(b)$V_{out}の最大値は何故V_{DD}なのか最大値はV_{DD}-V_{TH2}を超えなそう$

5. 69p
* $\frac{|V_{GS2}-V_{TH2}|}{V_{GS1}-V_{TH1}} \approx A_v$
* $A_v = \frac{g_{m1}}{g_{m2}}$
       $= \frac{μ_nC_{ox}(W/L)(V_{GS1}-V_{TH1})}{μ_pC_{ox}(W/L)|V_{GS2}-V{TH2}|}$

* 上下の式は矛盾していないのか

5. 73p 
* 3極領域の負荷を有するソース接地増幅段のほうがダイオード接続デバイスを使うよりも電圧ヘッドルームの浪費が少ないと書いてあるが、67pでは$V_{out,max}がV_{DD}になっていた$

* ソースディジェネレーション飛ばす

