<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(390,350)" to="(420,350)"/>
    <wire from="(180,290)" to="(180,370)"/>
    <wire from="(350,270)" to="(390,270)"/>
    <wire from="(160,250)" to="(160,410)"/>
    <wire from="(160,250)" to="(300,250)"/>
    <wire from="(140,370)" to="(180,370)"/>
    <wire from="(260,290)" to="(300,290)"/>
    <wire from="(160,410)" to="(230,410)"/>
    <wire from="(140,250)" to="(160,250)"/>
    <wire from="(260,410)" to="(300,410)"/>
    <wire from="(180,370)" to="(300,370)"/>
    <wire from="(390,270)" to="(390,310)"/>
    <wire from="(180,290)" to="(230,290)"/>
    <wire from="(470,330)" to="(580,330)"/>
    <wire from="(350,390)" to="(390,390)"/>
    <wire from="(390,350)" to="(390,390)"/>
    <wire from="(390,310)" to="(420,310)"/>
    <comp lib="1" loc="(470,330)" name="AND Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="AND"/>
    </comp>
    <comp lib="6" loc="(105,239)" name="Text">
      <a name="text" val="a"/>
    </comp>
    <comp lib="1" loc="(260,290)" name="NOT Gate"/>
    <comp lib="0" loc="(140,370)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(580,330)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(233,268)" name="Text">
      <a name="text" val="NOT"/>
    </comp>
    <comp lib="6" loc="(101,350)" name="Text">
      <a name="text" val="b"/>
    </comp>
    <comp lib="1" loc="(350,270)" name="OR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="OR"/>
    </comp>
    <comp lib="1" loc="(350,390)" name="OR Gate">
      <a name="inputs" val="2"/>
      <a name="label" val="OR"/>
    </comp>
    <comp lib="6" loc="(612,296)" name="Text">
      <a name="text" val="s"/>
    </comp>
    <comp lib="6" loc="(182,93)" name="Text">
      <a name="text" val="Lucas Cardoso - 441694"/>
    </comp>
    <comp lib="6" loc="(239,390)" name="Text">
      <a name="text" val="NOT"/>
    </comp>
    <comp lib="0" loc="(140,250)" name="Pin">
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="1" loc="(260,410)" name="NOT Gate"/>
    <comp lib="6" loc="(189,51)" name="Text">
      <a name="text" val="Guia01 - ExercÃ­cio0006"/>
    </comp>
  </circuit>
</project>
