Fitter report for Vhdl1
Tue Nov 28 18:18:45 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. Fitter Resource Utilization by Entity
 19. Delay Chain Summary
 20. Pad To Core Delay Chain Fanout
 21. Control Signals
 22. Global & Other Fast Signals
 23. Non-Global High Fan-Out Signals
 24. Routing Usage Summary
 25. LAB Logic Elements
 26. LAB-wide Signals
 27. LAB Signals Sourced
 28. LAB Signals Sourced Out
 29. LAB Distinct Inputs
 30. I/O Rules Summary
 31. I/O Rules Details
 32. I/O Rules Matrix
 33. Fitter Device Options
 34. Operating Settings and Conditions
 35. Estimated Delay Added for Hold Timing Summary
 36. Estimated Delay Added for Hold Timing Details
 37. Fitter Messages
 38. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Tue Nov 28 18:18:45 2023      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; Vhdl1                                      ;
; Top-level Entity Name              ; Vhdl1                                      ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 961 / 15,408 ( 6 % )                       ;
;     Total combinational functions  ; 938 / 15,408 ( 6 % )                       ;
;     Dedicated logic registers      ; 356 / 15,408 ( 2 % )                       ;
; Total registers                    ; 356                                        ;
; Total pins                         ; 57 / 347 ( 16 % )                          ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 0 / 516,096 ( 0 % )                        ;
; Embedded Multiplier 9-bit elements ; 0 / 112 ( 0 % )                            ;
; Total PLLs                         ; 0 / 4 ( 0 % )                              ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------+
; I/O Assignment Warnings                                   ;
+--------------------+--------------------------------------+
; Pin Name           ; Reason                               ;
+--------------------+--------------------------------------+
; Buzzer             ; Missing drive strength and slew rate ;
; ledOutput[9]       ; Missing drive strength and slew rate ;
; ledOutput[8]       ; Missing drive strength and slew rate ;
; ledOutput[7]       ; Missing drive strength and slew rate ;
; ledOutput[6]       ; Missing drive strength and slew rate ;
; ledOutput[5]       ; Missing drive strength and slew rate ;
; ledOutput[4]       ; Missing drive strength and slew rate ;
; ledOutput[3]       ; Missing drive strength and slew rate ;
; ledOutput[2]       ; Missing drive strength and slew rate ;
; ledOutput[1]       ; Missing drive strength and slew rate ;
; ledOutput[0]       ; Missing drive strength and slew rate ;
; salidaAlarma[3]    ; Missing drive strength and slew rate ;
; salidaAlarma[2]    ; Missing drive strength and slew rate ;
; salidaAlarma[1]    ; Missing drive strength and slew rate ;
; salidaAlarma[0]    ; Missing drive strength and slew rate ;
; segment_a[6]       ; Missing drive strength and slew rate ;
; segment_a[5]       ; Missing drive strength and slew rate ;
; segment_a[4]       ; Missing drive strength and slew rate ;
; segment_a[3]       ; Missing drive strength and slew rate ;
; segment_a[2]       ; Missing drive strength and slew rate ;
; segment_a[1]       ; Missing drive strength and slew rate ;
; segment_a[0]       ; Missing drive strength and slew rate ;
; segment_b[6]       ; Missing drive strength and slew rate ;
; segment_b[5]       ; Missing drive strength and slew rate ;
; segment_b[4]       ; Missing drive strength and slew rate ;
; segment_b[3]       ; Missing drive strength and slew rate ;
; segment_b[2]       ; Missing drive strength and slew rate ;
; segment_b[1]       ; Missing drive strength and slew rate ;
; segment_b[0]       ; Missing drive strength and slew rate ;
; segment_output[13] ; Missing drive strength and slew rate ;
; segment_output[12] ; Missing drive strength and slew rate ;
; segment_output[11] ; Missing drive strength and slew rate ;
; segment_output[10] ; Missing drive strength and slew rate ;
; segment_output[9]  ; Missing drive strength and slew rate ;
; segment_output[8]  ; Missing drive strength and slew rate ;
; segment_output[7]  ; Missing drive strength and slew rate ;
; segment_output[6]  ; Missing drive strength and slew rate ;
; segment_output[5]  ; Missing drive strength and slew rate ;
; segment_output[4]  ; Missing drive strength and slew rate ;
; segment_output[3]  ; Missing drive strength and slew rate ;
; segment_output[2]  ; Missing drive strength and slew rate ;
; segment_output[1]  ; Missing drive strength and slew rate ;
; segment_output[0]  ; Missing drive strength and slew rate ;
+--------------------+--------------------------------------+


+----------------------------------------------------------------------------------------+
; Ignored Assignments                                                                    ;
+----------+----------------+--------------+------------+---------------+----------------+
; Name     ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+----------+----------------+--------------+------------+---------------+----------------+
; Location ;                ;              ; test       ; PIN_B2        ; QSF Assignment ;
+----------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 1423 ) ; 0.00 % ( 0 / 1423 )        ; 0.00 % ( 0 / 1423 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 1423 ) ; 0.00 % ( 0 / 1423 )        ; 0.00 % ( 0 / 1423 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 1413 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 10 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in J:/ssc2/ssc/ProyectoNegado/switches/output_files/Vhdl1.pin.


+--------------------------------------------------------------------+
; Fitter Resource Usage Summary                                      ;
+---------------------------------------------+----------------------+
; Resource                                    ; Usage                ;
+---------------------------------------------+----------------------+
; Total logic elements                        ; 961 / 15,408 ( 6 % ) ;
;     -- Combinational with no register       ; 605                  ;
;     -- Register only                        ; 23                   ;
;     -- Combinational with a register        ; 333                  ;
;                                             ;                      ;
; Logic element usage by number of LUT inputs ;                      ;
;     -- 4 input functions                    ; 291                  ;
;     -- 3 input functions                    ; 220                  ;
;     -- <=2 input functions                  ; 427                  ;
;     -- Register only                        ; 23                   ;
;                                             ;                      ;
; Logic elements by mode                      ;                      ;
;     -- normal mode                          ; 474                  ;
;     -- arithmetic mode                      ; 464                  ;
;                                             ;                      ;
; Total registers*                            ; 356 / 17,068 ( 2 % ) ;
;     -- Dedicated logic registers            ; 356 / 15,408 ( 2 % ) ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )    ;
;                                             ;                      ;
; Total LABs:  partially or completely used   ; 86 / 963 ( 9 % )     ;
; Virtual pins                                ; 0                    ;
; I/O pins                                    ; 57 / 347 ( 16 % )    ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )       ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )        ;
;                                             ;                      ;
; Global signals                              ; 5                    ;
; M9Ks                                        ; 0 / 56 ( 0 % )       ;
; Total block memory bits                     ; 0 / 516,096 ( 0 % )  ;
; Total block memory implementation bits      ; 0 / 516,096 ( 0 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )      ;
; PLLs                                        ; 0 / 4 ( 0 % )        ;
; Global clocks                               ; 5 / 20 ( 25 % )      ;
; JTAGs                                       ; 0 / 1 ( 0 % )        ;
; CRC blocks                                  ; 0 / 1 ( 0 % )        ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )        ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )        ;
; Average interconnect usage (total/H/V)      ; 2% / 2% / 1%         ;
; Peak interconnect usage (total/H/V)         ; 10% / 12% / 7%       ;
; Maximum fan-out                             ; 180                  ;
; Highest non-global fan-out                  ; 45                   ;
; Total fan-out                               ; 4117                 ;
; Average fan-out                             ; 2.88                 ;
+---------------------------------------------+----------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+----------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                        ;
+---------------------------------------------+---------------------+--------------------------------+
; Statistic                                   ; Top                 ; hard_block:auto_generated_inst ;
+---------------------------------------------+---------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                 ; Low                            ;
;                                             ;                     ;                                ;
; Total logic elements                        ; 961 / 15408 ( 6 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 605                 ; 0                              ;
;     -- Register only                        ; 23                  ; 0                              ;
;     -- Combinational with a register        ; 333                 ; 0                              ;
;                                             ;                     ;                                ;
; Logic element usage by number of LUT inputs ;                     ;                                ;
;     -- 4 input functions                    ; 291                 ; 0                              ;
;     -- 3 input functions                    ; 220                 ; 0                              ;
;     -- <=2 input functions                  ; 427                 ; 0                              ;
;     -- Register only                        ; 23                  ; 0                              ;
;                                             ;                     ;                                ;
; Logic elements by mode                      ;                     ;                                ;
;     -- normal mode                          ; 474                 ; 0                              ;
;     -- arithmetic mode                      ; 464                 ; 0                              ;
;                                             ;                     ;                                ;
; Total registers                             ; 356                 ; 0                              ;
;     -- Dedicated logic registers            ; 356 / 15408 ( 2 % ) ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Total LABs:  partially or completely used   ; 86 / 963 ( 9 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                     ;                                ;
; Virtual pins                                ; 0                   ; 0                              ;
; I/O pins                                    ; 57                  ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 112 ( 0 % )     ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 0                   ; 0                              ;
; Total RAM block bits                        ; 0                   ; 0                              ;
; Clock control block                         ; 5 / 24 ( 20 % )     ; 0 / 24 ( 0 % )                 ;
;                                             ;                     ;                                ;
; Connections                                 ;                     ;                                ;
;     -- Input Connections                    ; 0                   ; 0                              ;
;     -- Registered Input Connections         ; 0                   ; 0                              ;
;     -- Output Connections                   ; 0                   ; 0                              ;
;     -- Registered Output Connections        ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Internal Connections                        ;                     ;                                ;
;     -- Total Connections                    ; 4112                ; 5                              ;
;     -- Registered Connections               ; 1536                ; 0                              ;
;                                             ;                     ;                                ;
; External Connections                        ;                     ;                                ;
;     -- Top                                  ; 0                   ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Partition Interface                         ;                     ;                                ;
;     -- Input Ports                          ; 14                  ; 0                              ;
;     -- Output Ports                         ; 43                  ; 0                              ;
;     -- Bidir Ports                          ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Registered Ports                            ;                     ;                                ;
;     -- Registered Input Ports               ; 0                   ; 0                              ;
;     -- Registered Output Ports              ; 0                   ; 0                              ;
;                                             ;                     ;                                ;
; Port Connectivity                           ;                     ;                                ;
;     -- Input Ports driven by GND            ; 0                   ; 0                              ;
;     -- Output Ports driven by GND           ; 0                   ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                   ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                   ; 0                              ;
;     -- Input Ports with no Source           ; 0                   ; 0                              ;
;     -- Output Ports with no Source          ; 0                   ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                   ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                   ; 0                              ;
+---------------------------------------------+---------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                       ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Switches[0] ; J6    ; 1        ; 0            ; 24           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Switches[1] ; H5    ; 1        ; 0            ; 27           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Switches[2] ; H6    ; 1        ; 0            ; 25           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Switches[3] ; G4    ; 1        ; 0            ; 23           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Switches[4] ; G5    ; 1        ; 0            ; 27           ; 21           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Switches[5] ; J7    ; 1        ; 0            ; 22           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Switches[6] ; H7    ; 1        ; 0            ; 25           ; 14           ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Switches[7] ; E3    ; 1        ; 0            ; 26           ; 7            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Switches[8] ; E4    ; 1        ; 0            ; 26           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; Switches[9] ; D2    ; 1        ; 0            ; 25           ; 0            ; 6                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; btn         ; G3    ; 1        ; 0            ; 23           ; 14           ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; btn_1       ; F1    ; 1        ; 0            ; 23           ; 0            ; 28                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; btn_2       ; H2    ; 1        ; 0            ; 21           ; 7            ; 11                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
; clk         ; G21   ; 6        ; 41           ; 15           ; 0            ; 104                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 2.5 V        ; --                        ; User                 ;
+-------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Buzzer             ; AA13  ; 4        ; 23           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOutput[0]       ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOutput[1]       ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOutput[2]       ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOutput[3]       ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOutput[4]       ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOutput[5]       ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOutput[6]       ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOutput[7]       ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOutput[8]       ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; ledOutput[9]       ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; salidaAlarma[0]    ; D13   ; 7        ; 23           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; salidaAlarma[1]    ; B15   ; 7        ; 26           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; salidaAlarma[2]    ; A18   ; 7        ; 32           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; salidaAlarma[3]    ; G16   ; 7        ; 39           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_a[0]       ; D15   ; 7        ; 32           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_a[1]       ; A16   ; 7        ; 30           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_a[2]       ; B16   ; 7        ; 28           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_a[3]       ; E15   ; 7        ; 30           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_a[4]       ; A17   ; 7        ; 30           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_a[5]       ; B17   ; 7        ; 30           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_a[6]       ; F14   ; 7        ; 37           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_b[0]       ; B18   ; 7        ; 32           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_b[1]       ; F15   ; 7        ; 39           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_b[2]       ; A19   ; 7        ; 32           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_b[3]       ; B19   ; 7        ; 32           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_b[4]       ; C19   ; 7        ; 37           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_b[5]       ; D19   ; 7        ; 37           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_b[6]       ; G15   ; 7        ; 39           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[0]  ; A13   ; 7        ; 21           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[10] ; H13   ; 7        ; 28           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[11] ; G12   ; 7        ; 26           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[12] ; F12   ; 7        ; 28           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[13] ; F13   ; 7        ; 26           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[1]  ; B13   ; 7        ; 21           ; 29           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[2]  ; C13   ; 7        ; 23           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[3]  ; A14   ; 7        ; 23           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[4]  ; B14   ; 7        ; 23           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[5]  ; E14   ; 7        ; 28           ; 29           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[6]  ; A15   ; 7        ; 26           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[7]  ; E11   ; 7        ; 21           ; 29           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[8]  ; F11   ; 7        ; 21           ; 29           ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; segment_output[9]  ; H12   ; 7        ; 26           ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                                    ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                               ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+
; E4       ; DIFFIO_L2p, nRESET                     ; Use as regular IO        ; Switches[8]             ; Dual Purpose Pin          ;
; D1       ; DIFFIO_L4n, DATA1, ASDO                ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO            ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                                ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                                   ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                                  ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                                ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                                    ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                              ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                                  ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO                      ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
; B18      ; DIFFIO_T27p, PADD0                     ; Use as regular IO        ; segment_b[0]            ; Dual Purpose Pin          ;
; A17      ; DIFFIO_T25n, PADD1                     ; Use as regular IO        ; segment_a[4]            ; Dual Purpose Pin          ;
; B17      ; DIFFIO_T25p, PADD2                     ; Use as regular IO        ; segment_a[5]            ; Dual Purpose Pin          ;
; E14      ; DIFFIO_T23n, PADD3                     ; Use as regular IO        ; segment_output[5]       ; Dual Purpose Pin          ;
; F13      ; DIFFIO_T21p, PADD4, DQS2T/CQ3T,DPCLK8  ; Use as regular IO        ; segment_output[13]      ; Dual Purpose Pin          ;
; A15      ; DIFFIO_T20n, PADD5                     ; Use as regular IO        ; segment_output[6]       ; Dual Purpose Pin          ;
; B15      ; DIFFIO_T20p, PADD6                     ; Use as regular IO        ; salidaAlarma[1]         ; Dual Purpose Pin          ;
; C13      ; DIFFIO_T19n, PADD7                     ; Use as regular IO        ; segment_output[2]       ; Dual Purpose Pin          ;
; D13      ; DIFFIO_T19p, PADD8                     ; Use as regular IO        ; salidaAlarma[0]         ; Dual Purpose Pin          ;
; A14      ; DIFFIO_T18n, PADD9                     ; Use as regular IO        ; segment_output[3]       ; Dual Purpose Pin          ;
; B14      ; DIFFIO_T18p, PADD10                    ; Use as regular IO        ; segment_output[4]       ; Dual Purpose Pin          ;
; A13      ; DIFFIO_T17n, PADD11                    ; Use as regular IO        ; segment_output[0]       ; Dual Purpose Pin          ;
; B13      ; DIFFIO_T17p, PADD12, DQS4T/CQ5T,DPCLK9 ; Use as regular IO        ; segment_output[1]       ; Dual Purpose Pin          ;
; E11      ; DIFFIO_T16n, PADD13                    ; Use as regular IO        ; segment_output[7]       ; Dual Purpose Pin          ;
; F11      ; DIFFIO_T16p, PADD14                    ; Use as regular IO        ; segment_output[8]       ; Dual Purpose Pin          ;
+----------+----------------------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 27 / 33 ( 82 % ) ; 2.5V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 4        ; 1 / 41 ( 2 % )   ; 2.5V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 2.5V          ; --           ;
; 7        ; 32 / 47 ( 68 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; segment_output[0]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A14      ; 312        ; 7        ; segment_output[3]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A15      ; 307        ; 7        ; segment_output[6]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A16      ; 298        ; 7        ; segment_a[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A17      ; 296        ; 7        ; segment_a[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A18      ; 291        ; 7        ; salidaAlarma[2]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A19      ; 290        ; 7        ; segment_b[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; Buzzer                                                    ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA20     ; 169        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB20     ; 170        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; ledOutput[9]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; ledOutput[8]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; segment_output[1]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B14      ; 313        ; 7        ; segment_output[4]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B15      ; 308        ; 7        ; salidaAlarma[1]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B16      ; 299        ; 7        ; segment_a[2]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B17      ; 297        ; 7        ; segment_a[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B18      ; 292        ; 7        ; segment_b[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B19      ; 289        ; 7        ; segment_b[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; ledOutput[6]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; ledOutput[7]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; segment_output[2]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; segment_b[4]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; Switches[9]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; salidaAlarma[0]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; segment_a[0]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; segment_b[5]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; ledOutput[5]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; Switches[7]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 4          ; 1        ; Switches[8]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; segment_output[7]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; segment_output[5]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E15      ; 294        ; 7        ; segment_a[3]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; btn_1                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 15         ; 1        ; ledOutput[4]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; segment_output[8]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F12      ; 302        ; 7        ; segment_output[12]                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F13      ; 306        ; 7        ; segment_output[13]                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F14      ; 279        ; 7        ; segment_a[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F15      ; 276        ; 7        ; segment_b[1]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; btn                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ; 17         ; 1        ; Switches[3]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G5       ; 3          ; 1        ; Switches[4]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; segment_output[11]                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; segment_b[6]                                              ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 277        ; 7        ; salidaAlarma[3]                                           ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; clk                                                       ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; ledOutput[3]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; btn_2                                                     ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; Switches[1]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; Switches[2]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 10         ; 1        ; Switches[6]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; segment_output[9]                                         ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H13      ; 303        ; 7        ; segment_output[10]                                        ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; ledOutput[0]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; ledOutput[1]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; ledOutput[2]                                              ; output ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; Switches[0]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; Switches[5]                                               ; input  ; 2.5 V        ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 2.5 V        ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R12      ; 98         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T10      ; 121        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U10      ; 122        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                             ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                 ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                   ; Library Name ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |Vhdl1                                     ; 961 (3)     ; 356 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 57   ; 0            ; 605 (3)      ; 23 (0)            ; 333 (2)          ; |Vhdl1                                                                                                                                ; work         ;
;    |Buzzer_Controller:inst24|              ; 31 (31)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 16 (16)          ; |Vhdl1|Buzzer_Controller:inst24                                                                                                       ; work         ;
;    |ClockDivider:inst29|                   ; 39 (39)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 17 (17)      ; 1 (1)             ; 21 (21)          ; |Vhdl1|ClockDivider:inst29                                                                                                            ; work         ;
;    |SevenSegmentDisplay:inst1|             ; 8 (8)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 1 (1)            ; |Vhdl1|SevenSegmentDisplay:inst1                                                                                                      ; work         ;
;    |SwitchCounter:inst1242154215215215215| ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 2 (2)             ; 17 (17)          ; |Vhdl1|SwitchCounter:inst1242154215215215215                                                                                          ; work         ;
;    |Timer:inst10|                          ; 46 (46)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 17 (17)          ; |Vhdl1|Timer:inst10                                                                                                                   ; work         ;
;    |Timer:inst11|                          ; 45 (45)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 27 (27)      ; 0 (0)             ; 18 (18)          ; |Vhdl1|Timer:inst11                                                                                                                   ; work         ;
;    |Timer:inst12|                          ; 46 (46)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 17 (17)          ; |Vhdl1|Timer:inst12                                                                                                                   ; work         ;
;    |Timer:inst13|                          ; 46 (46)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 17 (17)          ; |Vhdl1|Timer:inst13                                                                                                                   ; work         ;
;    |Timer:inst14|                          ; 46 (46)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 17 (17)          ; |Vhdl1|Timer:inst14                                                                                                                   ; work         ;
;    |Timer:inst15|                          ; 46 (46)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 17 (17)          ; |Vhdl1|Timer:inst15                                                                                                                   ; work         ;
;    |Timer:inst4|                           ; 46 (46)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 17 (17)          ; |Vhdl1|Timer:inst4                                                                                                                    ; work         ;
;    |Timer:inst5|                           ; 46 (46)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 17 (17)          ; |Vhdl1|Timer:inst5                                                                                                                    ; work         ;
;    |Timer:inst7|                           ; 46 (46)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 17 (17)          ; |Vhdl1|Timer:inst7                                                                                                                    ; work         ;
;    |Timer:inst9|                           ; 46 (46)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 28 (28)      ; 1 (1)             ; 17 (17)          ; |Vhdl1|Timer:inst9                                                                                                                    ; work         ;
;    |alarma:inst26|                         ; 72 (72)     ; 16 (16)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 56 (56)      ; 0 (0)             ; 16 (16)          ; |Vhdl1|alarma:inst26                                                                                                                  ; work         ;
;    |clk1Mhz:inst22|                        ; 13 (13)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 1 (1)             ; 6 (6)            ; |Vhdl1|clk1Mhz:inst22                                                                                                                 ; work         ;
;    |clk_1hz:inst6|                         ; 46 (46)     ; 26 (26)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 20 (20)      ; 0 (0)             ; 26 (26)          ; |Vhdl1|clk_1hz:inst6                                                                                                                  ; work         ;
;    |contadorSel:inst3|                     ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |Vhdl1|contadorSel:inst3                                                                                                              ; work         ;
;    |contadorVel:inst|                      ; 20 (20)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 5 (5)             ; 13 (13)          ; |Vhdl1|contadorVel:inst                                                                                                               ; work         ;
;    |fewLeftAlarm:inst1234124|              ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |Vhdl1|fewLeftAlarm:inst1234124                                                                                                       ; work         ;
;    |ledDisplay:inst19|                     ; 10 (10)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 0 (0)            ; |Vhdl1|ledDisplay:inst19                                                                                                              ; work         ;
;    |resetBox:inst21|                       ; 47 (47)     ; 34 (34)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 3 (3)             ; 31 (31)          ; |Vhdl1|resetBox:inst21                                                                                                                ; work         ;
;    |signalSelector:inst16|                 ; 42 (42)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (42)      ; 0 (0)             ; 0 (0)            ; |Vhdl1|signalSelector:inst16                                                                                                          ; work         ;
;    |sixteenBinaryToSegments:inst17|        ; 144 (46)    ; 14 (14)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 130 (32)     ; 2 (2)             ; 12 (12)          ; |Vhdl1|sixteenBinaryToSegments:inst17                                                                                                 ; work         ;
;       |lpm_divide:Div0|                    ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Vhdl1|sixteenBinaryToSegments:inst17|lpm_divide:Div0                                                                                 ; work         ;
;          |lpm_divide_9gm:auto_generated|   ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Vhdl1|sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated                                                   ; work         ;
;             |sign_div_unsign_akh:divider|  ; 43 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 0 (0)             ; 0 (0)            ; |Vhdl1|sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider                       ; work         ;
;                |alt_u_div_v2f:divider|     ; 43 (43)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (43)      ; 0 (0)             ; 0 (0)            ; |Vhdl1|sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider ; work         ;
;       |lpm_divide:Mod0|                    ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Vhdl1|sixteenBinaryToSegments:inst17|lpm_divide:Mod0                                                                                 ; work         ;
;          |lpm_divide_f8m:auto_generated|   ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Vhdl1|sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated                                                   ; work         ;
;             |sign_div_unsign_dkh:divider|  ; 55 (0)      ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (0)       ; 0 (0)             ; 0 (0)            ; |Vhdl1|sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider                       ; work         ;
;                |alt_u_div_53f:divider|     ; 55 (55)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 55 (55)      ; 0 (0)             ; 0 (0)            ; |Vhdl1|sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider ; work         ;
+--------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+---------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Buzzer             ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOutput[9]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOutput[8]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOutput[7]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOutput[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOutput[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOutput[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOutput[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOutput[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOutput[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; ledOutput[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; salidaAlarma[3]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; salidaAlarma[2]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; salidaAlarma[1]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; salidaAlarma[0]    ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_a[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_a[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_a[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_a[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_a[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_a[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_a[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_b[6]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_b[5]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_b[4]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_b[3]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_b[2]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_b[1]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_b[0]       ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; segment_output[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; clk                ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
; btn                ; Input    ; (0) 0 ps      ; (0) 0 ps      ; --                    ; --  ; --   ;
; btn_1              ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; btn_2              ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Switches[7]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Switches[0]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Switches[5]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Switches[8]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Switches[9]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Switches[2]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Switches[1]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Switches[3]        ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; Switches[4]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; Switches[6]        ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+----------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                               ;
+----------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                            ; Pad To Core Index ; Setting ;
+----------------------------------------------------------------+-------------------+---------+
; clk                                                            ;                   ;         ;
; btn                                                            ;                   ;         ;
;      - contadorSel:inst3|counter_internal[0]                   ; 1                 ; 0       ;
;      - contadorSel:inst3|counter_internal[1]                   ; 1                 ; 0       ;
;      - contadorSel:inst3|counter_internal[2]                   ; 1                 ; 0       ;
;      - contadorSel:inst3|counter_internal[3]                   ; 1                 ; 0       ;
;      - resetBox:inst21|reset~0                                 ; 0                 ; 0       ;
;      - resetBox:inst21|reset~1                                 ; 1                 ; 0       ;
;      - resetBox:inst21|counter[0]~96                           ; 0                 ; 0       ;
;      - resetBox:inst21|state~0                                 ; 1                 ; 0       ;
; btn_1                                                          ;                   ;         ;
;      - alarma:inst26|counter_internal[6]~14                    ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~15                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal[6]~16                    ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~17                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~18                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~20                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~21                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~22                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~23                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~24                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~26                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~28                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~30                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~31                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~32                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~33                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~35                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~36                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~37                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~38                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~39                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~40                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~41                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~42                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~43                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~44                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~45                       ; 0                 ; 6       ;
;      - alarma:inst26|counter_internal~46                       ; 0                 ; 6       ;
; btn_2                                                          ;                   ;         ;
;      - alarma:inst26|counter_internal[6]~14                    ; 1                 ; 6       ;
;      - alarma:inst26|counter_internal[6]~16                    ; 1                 ; 6       ;
;      - alarma:inst26|counter_internal~31                       ; 1                 ; 6       ;
;      - alarma:inst26|counter_internal~35                       ; 1                 ; 6       ;
;      - alarma:inst26|counter_internal~36                       ; 1                 ; 6       ;
;      - alarma:inst26|counter_internal~38                       ; 1                 ; 6       ;
;      - alarma:inst26|counter_internal~40                       ; 1                 ; 6       ;
;      - alarma:inst26|counter_internal~41                       ; 1                 ; 6       ;
;      - alarma:inst26|counter_internal~42                       ; 1                 ; 6       ;
;      - alarma:inst26|counter_internal~43                       ; 1                 ; 6       ;
;      - alarma:inst26|counter_internal~44                       ; 1                 ; 6       ;
; Switches[7]                                                    ;                   ;         ;
;      - Timer:inst7|state                                       ; 0                 ; 6       ;
;      - Timer:inst7|count[9]~48                                 ; 0                 ; 6       ;
;      - Timer:inst7|count[9]~49                                 ; 0                 ; 6       ;
;      - SwitchCounter:inst1242154215215215215|switch_count[3]~6 ; 0                 ; 6       ;
;      - contadorVel:inst|prevStates[7]                          ; 0                 ; 6       ;
;      - contadorVel:inst|counter_internal[1]~11                 ; 0                 ; 6       ;
; Switches[0]                                                    ;                   ;         ;
;      - Timer:inst15|state                                      ; 1                 ; 6       ;
;      - Timer:inst15|count[14]~48                               ; 1                 ; 6       ;
;      - Timer:inst15|count[14]~49                               ; 1                 ; 6       ;
;      - SwitchCounter:inst1242154215215215215|switch_count[3]~2 ; 1                 ; 6       ;
;      - contadorVel:inst|prevStates[0]                          ; 1                 ; 6       ;
;      - contadorVel:inst|counter_internal[1]~9                  ; 1                 ; 6       ;
; Switches[5]                                                    ;                   ;         ;
;      - Timer:inst10|state                                      ; 0                 ; 6       ;
;      - Timer:inst10|count[5]~48                                ; 0                 ; 6       ;
;      - Timer:inst10|count[5]~49                                ; 0                 ; 6       ;
;      - SwitchCounter:inst1242154215215215215|switch_count[3]~0 ; 0                 ; 6       ;
;      - contadorVel:inst|prevStates[5]                          ; 0                 ; 6       ;
;      - contadorVel:inst|counter_internal[1]~12                 ; 0                 ; 6       ;
; Switches[8]                                                    ;                   ;         ;
;      - Timer:inst5|count[15]~48                                ; 0                 ; 6       ;
;      - Timer:inst5|count[15]~49                                ; 0                 ; 6       ;
;      - contadorVel:inst|prevStates[8]                          ; 0                 ; 6       ;
;      - contadorVel:inst|counter_internal[1]~10                 ; 0                 ; 6       ;
;      - SwitchCounter:inst1242154215215215215|switch_count[3]~7 ; 0                 ; 6       ;
;      - Timer:inst5|state~feeder                                ; 0                 ; 6       ;
; Switches[9]                                                    ;                   ;         ;
;      - Timer:inst4|state                                       ; 0                 ; 6       ;
;      - Timer:inst4|count[11]~48                                ; 0                 ; 6       ;
;      - Timer:inst4|count[11]~49                                ; 0                 ; 6       ;
;      - contadorVel:inst|prevStates[9]                          ; 0                 ; 6       ;
;      - contadorVel:inst|counter_internal[1]~10                 ; 0                 ; 6       ;
;      - SwitchCounter:inst1242154215215215215|switch_count[3]~8 ; 0                 ; 6       ;
; Switches[2]                                                    ;                   ;         ;
;      - SwitchCounter:inst1242154215215215215|switch_count[3]~1 ; 0                 ; 6       ;
;      - Timer:inst13|state                                      ; 0                 ; 6       ;
;      - Timer:inst13|count[4]~48                                ; 0                 ; 6       ;
;      - Timer:inst13|count[4]~49                                ; 0                 ; 6       ;
;      - contadorVel:inst|prevStates[2]                          ; 0                 ; 6       ;
;      - contadorVel:inst|counter_internal[1]~13                 ; 0                 ; 6       ;
; Switches[1]                                                    ;                   ;         ;
;      - SwitchCounter:inst1242154215215215215|switch_count[3]~2 ; 0                 ; 6       ;
;      - Timer:inst14|count[10]~48                               ; 0                 ; 6       ;
;      - Timer:inst14|count[10]~49                               ; 0                 ; 6       ;
;      - contadorVel:inst|prevStates[1]                          ; 0                 ; 6       ;
;      - contadorVel:inst|counter_internal[1]~9                  ; 0                 ; 6       ;
;      - Timer:inst14|state~feeder                               ; 0                 ; 6       ;
; Switches[3]                                                    ;                   ;         ;
;      - SwitchCounter:inst1242154215215215215|switch_count[3]~3 ; 1                 ; 6       ;
;      - Timer:inst12|state                                      ; 1                 ; 6       ;
;      - Timer:inst12|count[14]~48                               ; 1                 ; 6       ;
;      - Timer:inst12|count[14]~49                               ; 1                 ; 6       ;
;      - contadorVel:inst|prevStates[3]                          ; 1                 ; 6       ;
;      - contadorVel:inst|counter_internal[1]~13                 ; 1                 ; 6       ;
; Switches[4]                                                    ;                   ;         ;
;      - SwitchCounter:inst1242154215215215215|switch_count[3]~4 ; 0                 ; 6       ;
;      - Timer:inst11|state                                      ; 0                 ; 6       ;
;      - Timer:inst11|count[8]~48                                ; 0                 ; 6       ;
;      - Timer:inst11|count[8]~49                                ; 0                 ; 6       ;
;      - contadorVel:inst|counter_internal[1]~12                 ; 0                 ; 6       ;
;      - contadorVel:inst|prevStates[4]~feeder                   ; 0                 ; 6       ;
; Switches[6]                                                    ;                   ;         ;
;      - SwitchCounter:inst1242154215215215215|switch_count[3]~5 ; 0                 ; 6       ;
;      - Timer:inst9|state                                       ; 0                 ; 6       ;
;      - Timer:inst9|count[8]~48                                 ; 0                 ; 6       ;
;      - Timer:inst9|count[8]~49                                 ; 0                 ; 6       ;
;      - contadorVel:inst|prevStates[6]                          ; 0                 ; 6       ;
;      - contadorVel:inst|counter_internal[1]~11                 ; 0                 ; 6       ;
+----------------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                      ;
+---------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                    ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; ClockDivider:inst29|clk_5Hz_int                         ; FF_X19_Y11_N7      ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK19           ; --                        ;
; SwitchCounter:inst1242154215215215215|next_state.S10    ; FF_X27_Y21_N19     ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; SwitchCounter:inst1242154215215215215|switch_count[3]~8 ; LCCOMB_X27_Y21_N18 ; 4       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:inst10|count[5]~48                                ; LCCOMB_X24_Y18_N30 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Timer:inst10|count[5]~49                                ; LCCOMB_X24_Y18_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:inst11|count[8]~48                                ; LCCOMB_X30_Y18_N14 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Timer:inst11|count[8]~49                                ; LCCOMB_X30_Y18_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:inst12|count[14]~48                               ; LCCOMB_X36_Y18_N10 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Timer:inst12|count[14]~49                               ; LCCOMB_X36_Y18_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:inst13|count[4]~48                                ; LCCOMB_X28_Y17_N6  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Timer:inst13|count[4]~49                                ; LCCOMB_X28_Y17_N20 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:inst14|count[10]~48                               ; LCCOMB_X29_Y19_N4  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Timer:inst14|count[10]~49                               ; LCCOMB_X29_Y19_N22 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:inst15|count[14]~48                               ; LCCOMB_X30_Y17_N22 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Timer:inst15|count[14]~49                               ; LCCOMB_X30_Y17_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:inst4|count[11]~48                                ; LCCOMB_X35_Y16_N14 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Timer:inst4|count[11]~49                                ; LCCOMB_X35_Y16_N16 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:inst5|count[15]~48                                ; LCCOMB_X24_Y19_N6  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Timer:inst5|count[15]~49                                ; LCCOMB_X24_Y19_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:inst7|count[9]~48                                 ; LCCOMB_X29_Y15_N22 ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Timer:inst7|count[9]~49                                 ; LCCOMB_X29_Y15_N0  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; Timer:inst9|count[8]~48                                 ; LCCOMB_X35_Y18_N0  ; 16      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; Timer:inst9|count[8]~49                                 ; LCCOMB_X35_Y18_N2  ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; alarma:inst26|counter_internal[6]~16                    ; LCCOMB_X40_Y15_N10 ; 16      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; btn                                                     ; PIN_G3             ; 8       ; Clock        ; no     ; --                   ; --               ; --                        ;
; clk                                                     ; PIN_G21            ; 104     ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; clk1Mhz:inst22|out_internal                             ; FF_X22_Y1_N31      ; 52      ; Clock        ; yes    ; Global Clock         ; GCLK16           ; --                        ;
; clk_1hz:inst6|tick_internal                             ; FF_X16_Y11_N21     ; 180     ; Clock        ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; contadorSel:inst3|counter_internal[3]                   ; FF_X33_Y15_N27     ; 20      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; contadorVel:inst|counter_internal[6]~15                 ; LCCOMB_X33_Y15_N30 ; 7       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; inst25                                                  ; LCCOMB_X29_Y21_N16 ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; resetBox:inst21|counter[0]~96                           ; LCCOMB_X5_Y23_N22  ; 32      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; resetBox:inst21|reset                                   ; FF_X40_Y15_N29     ; 28      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; resetBox:inst21|reset                                   ; FF_X40_Y15_N29     ; 177     ; Async. clear ; yes    ; Global Clock         ; GCLK7            ; --                        ;
; resetBox:inst21|reset~1                                 ; LCCOMB_X5_Y23_N0   ; 32      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; sixteenBinaryToSegments:inst17|decimal_value[1]~7       ; LCCOMB_X33_Y15_N28 ; 7       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
+---------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                             ;
+---------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                            ; Location       ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ClockDivider:inst29|clk_5Hz_int ; FF_X19_Y11_N7  ; 16      ; 0                                    ; Global Clock         ; GCLK19           ; --                        ;
; clk                             ; PIN_G21        ; 104     ; 25                                   ; Global Clock         ; GCLK9            ; --                        ;
; clk1Mhz:inst22|out_internal     ; FF_X22_Y1_N31  ; 52      ; 0                                    ; Global Clock         ; GCLK16           ; --                        ;
; clk_1hz:inst6|tick_internal     ; FF_X16_Y11_N21 ; 180     ; 156                                  ; Global Clock         ; GCLK15           ; --                        ;
; resetBox:inst21|reset           ; FF_X40_Y15_N29 ; 177     ; 0                                    ; Global Clock         ; GCLK7            ; --                        ;
+---------------------------------+----------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                     ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                      ; Fan-Out ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; contadorSel:inst3|counter_internal[1]                                                                                                                     ; 45      ;
; contadorSel:inst3|counter_internal[0]                                                                                                                     ; 44      ;
; resetBox:inst21|counter[0]~96                                                                                                                             ; 32      ;
; resetBox:inst21|reset~1                                                                                                                                   ; 32      ;
; btn_1~input                                                                                                                                               ; 28      ;
; resetBox:inst21|reset                                                                                                                                     ; 27      ;
; alarma:inst26|counter_internal[0]                                                                                                                         ; 25      ;
; alarma:inst26|counter_internal[1]                                                                                                                         ; 25      ;
; alarma:inst26|counter_internal[5]                                                                                                                         ; 25      ;
; alarma:inst26|counter_internal[6]                                                                                                                         ; 25      ;
; alarma:inst26|counter_internal[2]                                                                                                                         ; 24      ;
; alarma:inst26|counter_internal[3]                                                                                                                         ; 24      ;
; alarma:inst26|counter_internal[4]                                                                                                                         ; 24      ;
; alarma:inst26|counter_internal[7]                                                                                                                         ; 23      ;
; alarma:inst26|counter_internal[8]                                                                                                                         ; 23      ;
; alarma:inst26|counter_internal[9]                                                                                                                         ; 23      ;
; alarma:inst26|counter_internal[10]                                                                                                                        ; 23      ;
; alarma:inst26|counter_internal[11]                                                                                                                        ; 23      ;
; alarma:inst26|counter_internal[12]                                                                                                                        ; 23      ;
; alarma:inst26|counter_internal[13]                                                                                                                        ; 23      ;
; alarma:inst26|counter_internal[14]                                                                                                                        ; 23      ;
; alarma:inst26|counter_internal[15]                                                                                                                        ; 23      ;
; contadorSel:inst3|counter_internal[2]                                                                                                                     ; 21      ;
; contadorSel:inst3|counter_internal[3]                                                                                                                     ; 20      ;
; inst25                                                                                                                                                    ; 18      ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[5]~8  ; 17      ;
; Timer:inst14|count[10]~49                                                                                                                                 ; 16      ;
; Timer:inst14|count[10]~48                                                                                                                                 ; 16      ;
; Timer:inst11|count[8]~49                                                                                                                                  ; 16      ;
; Timer:inst11|count[8]~48                                                                                                                                  ; 16      ;
; Timer:inst4|count[11]~49                                                                                                                                  ; 16      ;
; Timer:inst4|count[11]~48                                                                                                                                  ; 16      ;
; Timer:inst13|count[4]~49                                                                                                                                  ; 16      ;
; Timer:inst13|count[4]~48                                                                                                                                  ; 16      ;
; Timer:inst9|count[8]~49                                                                                                                                   ; 16      ;
; Timer:inst9|count[8]~48                                                                                                                                   ; 16      ;
; Timer:inst12|count[14]~49                                                                                                                                 ; 16      ;
; Timer:inst12|count[14]~48                                                                                                                                 ; 16      ;
; Timer:inst5|count[15]~49                                                                                                                                  ; 16      ;
; Timer:inst5|count[15]~48                                                                                                                                  ; 16      ;
; Timer:inst10|count[5]~49                                                                                                                                  ; 16      ;
; Timer:inst10|count[5]~48                                                                                                                                  ; 16      ;
; Timer:inst15|count[14]~49                                                                                                                                 ; 16      ;
; Timer:inst15|count[14]~48                                                                                                                                 ; 16      ;
; Timer:inst7|count[9]~49                                                                                                                                   ; 16      ;
; Timer:inst7|count[9]~48                                                                                                                                   ; 16      ;
; alarma:inst26|counter_internal[6]~16                                                                                                                      ; 16      ;
; sixteenBinaryToSegments:inst17|LessThan1~1                                                                                                                ; 15      ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_5_result_int[5]~8  ; 15      ;
; sixteenBinaryToSegments:inst17|display_value[2]                                                                                                           ; 14      ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[5]~8  ; 14      ;
; clk_1hz:inst6|Equal0~7                                                                                                                                    ; 13      ;
; sixteenBinaryToSegments:inst17|display_value[1]                                                                                                           ; 13      ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[4]~6  ; 13      ;
; sixteenBinaryToSegments:inst17|display_value[3]                                                                                                           ; 12      ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_5_result_int[6]~10 ; 12      ;
; btn_2~input                                                                                                                                               ; 11      ;
; Buzzer_Controller:inst24|Equal0~4                                                                                                                         ; 11      ;
; sixteenBinaryToSegments:inst17|display_value[0]                                                                                                           ; 11      ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[4]~6  ; 11      ;
; alarma:inst26|Equal1~1                                                                                                                                    ; 10      ;
; SwitchCounter:inst1242154215215215215|next_state.S10                                                                                                      ; 10      ;
; sixteenBinaryToSegments:inst17|display_value[4]                                                                                                           ; 10      ;
; sixteenBinaryToSegments:inst17|display_value[5]                                                                                                           ; 10      ;
; SwitchCounter:inst1242154215215215215|count[2]                                                                                                            ; 10      ;
; SwitchCounter:inst1242154215215215215|count[3]                                                                                                            ; 10      ;
; SwitchCounter:inst1242154215215215215|count[1]                                                                                                            ; 10      ;
; ClockDivider:inst29|Equal0~6                                                                                                                              ; 9       ;
; ClockDivider:inst29|Equal0~5                                                                                                                              ; 9       ;
; ClockDivider:inst29|Equal0~4                                                                                                                              ; 9       ;
; SwitchCounter:inst1242154215215215215|count[0]                                                                                                            ; 9       ;
; btn~input                                                                                                                                                 ; 8       ;
; alarma:inst26|Equal0~4                                                                                                                                    ; 8       ;
; contadorVel:inst|counter_internal[6]~15                                                                                                                   ; 7       ;
; sixteenBinaryToSegments:inst17|decimal_value[1]~7                                                                                                         ; 7       ;
; alarma:inst26|counter_internal[6]~14                                                                                                                      ; 7       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[44]~62            ; 7       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_6_result_int[5]~8  ; 7       ;
; Switches[6]~input                                                                                                                                         ; 6       ;
; Switches[4]~input                                                                                                                                         ; 6       ;
; Switches[3]~input                                                                                                                                         ; 6       ;
; Switches[1]~input                                                                                                                                         ; 6       ;
; Switches[2]~input                                                                                                                                         ; 6       ;
; Switches[9]~input                                                                                                                                         ; 6       ;
; Switches[8]~input                                                                                                                                         ; 6       ;
; Switches[5]~input                                                                                                                                         ; 6       ;
; Switches[0]~input                                                                                                                                         ; 6       ;
; Switches[7]~input                                                                                                                                         ; 6       ;
; clk1Mhz:inst22|counter[1]                                                                                                                                 ; 6       ;
; clk1Mhz:inst22|counter[0]                                                                                                                                 ; 6       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[43]~61            ; 6       ;
; sixteenBinaryToSegments:inst17|display_value[6]                                                                                                           ; 6       ;
; sixteenBinaryToSegments:inst17|decimal_value[5]                                                                                                           ; 6       ;
; clk1Mhz:inst22|Equal0~0                                                                                                                                   ; 5       ;
; alarma:inst26|counter_internal~18                                                                                                                         ; 5       ;
; SwitchCounter:inst1242154215215215215|switch_count[0]                                                                                                     ; 5       ;
; SevenSegmentDisplay:inst1|Mux7~0                                                                                                                          ; 5       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[7]~12 ; 5       ;
; SwitchCounter:inst1242154215215215215|switch_count[3]~8                                                                                                   ; 4       ;
; clk_1hz:inst6|counter[0]                                                                                                                                  ; 4       ;
; clk_1hz:inst6|counter[1]                                                                                                                                  ; 4       ;
; resetBox:inst21|state                                                                                                                                     ; 4       ;
; SwitchCounter:inst1242154215215215215|switch_count[1]                                                                                                     ; 4       ;
; sixteenBinaryToSegments:inst17|LessThan1~0                                                                                                                ; 4       ;
; sixteenBinaryToSegments:inst17|decimal_value[6]                                                                                                           ; 4       ;
; Timer:inst14|count[0]                                                                                                                                     ; 4       ;
; Timer:inst14|count[1]                                                                                                                                     ; 4       ;
; Timer:inst14|count[2]                                                                                                                                     ; 4       ;
; Timer:inst14|count[3]                                                                                                                                     ; 4       ;
; Timer:inst14|count[4]                                                                                                                                     ; 4       ;
; Timer:inst14|count[5]                                                                                                                                     ; 4       ;
; Timer:inst14|count[6]                                                                                                                                     ; 4       ;
; Timer:inst11|count[0]                                                                                                                                     ; 4       ;
; Timer:inst11|count[1]                                                                                                                                     ; 4       ;
; Timer:inst11|count[2]                                                                                                                                     ; 4       ;
; Timer:inst11|count[3]                                                                                                                                     ; 4       ;
; Timer:inst11|count[4]                                                                                                                                     ; 4       ;
; Timer:inst11|count[5]                                                                                                                                     ; 4       ;
; Timer:inst11|count[6]                                                                                                                                     ; 4       ;
; Timer:inst4|count[0]                                                                                                                                      ; 4       ;
; Timer:inst4|count[1]                                                                                                                                      ; 4       ;
; Timer:inst4|count[2]                                                                                                                                      ; 4       ;
; Timer:inst4|count[3]                                                                                                                                      ; 4       ;
; Timer:inst4|count[4]                                                                                                                                      ; 4       ;
; Timer:inst4|count[5]                                                                                                                                      ; 4       ;
; Timer:inst4|count[6]                                                                                                                                      ; 4       ;
; Timer:inst13|count[0]                                                                                                                                     ; 4       ;
; Timer:inst13|count[1]                                                                                                                                     ; 4       ;
; Timer:inst13|count[2]                                                                                                                                     ; 4       ;
; Timer:inst13|count[3]                                                                                                                                     ; 4       ;
; Timer:inst13|count[4]                                                                                                                                     ; 4       ;
; Timer:inst13|count[5]                                                                                                                                     ; 4       ;
; Timer:inst13|count[6]                                                                                                                                     ; 4       ;
; Timer:inst9|count[0]                                                                                                                                      ; 4       ;
; Timer:inst9|count[1]                                                                                                                                      ; 4       ;
; Timer:inst9|count[2]                                                                                                                                      ; 4       ;
; Timer:inst9|count[3]                                                                                                                                      ; 4       ;
; Timer:inst9|count[4]                                                                                                                                      ; 4       ;
; Timer:inst9|count[5]                                                                                                                                      ; 4       ;
; Timer:inst9|count[6]                                                                                                                                      ; 4       ;
; Timer:inst12|count[0]                                                                                                                                     ; 4       ;
; Timer:inst12|count[1]                                                                                                                                     ; 4       ;
; Timer:inst12|count[2]                                                                                                                                     ; 4       ;
; Timer:inst12|count[3]                                                                                                                                     ; 4       ;
; Timer:inst12|count[4]                                                                                                                                     ; 4       ;
; Timer:inst12|count[5]                                                                                                                                     ; 4       ;
; Timer:inst12|count[6]                                                                                                                                     ; 4       ;
; Timer:inst5|count[0]                                                                                                                                      ; 4       ;
; Timer:inst5|count[1]                                                                                                                                      ; 4       ;
; Timer:inst5|count[2]                                                                                                                                      ; 4       ;
; Timer:inst5|count[3]                                                                                                                                      ; 4       ;
; Timer:inst5|count[4]                                                                                                                                      ; 4       ;
; Timer:inst5|count[5]                                                                                                                                      ; 4       ;
; Timer:inst5|count[6]                                                                                                                                      ; 4       ;
; Timer:inst10|count[0]                                                                                                                                     ; 4       ;
; Timer:inst10|count[1]                                                                                                                                     ; 4       ;
; Timer:inst10|count[2]                                                                                                                                     ; 4       ;
; Timer:inst10|count[3]                                                                                                                                     ; 4       ;
; Timer:inst10|count[4]                                                                                                                                     ; 4       ;
; Timer:inst10|count[5]                                                                                                                                     ; 4       ;
; Timer:inst10|count[6]                                                                                                                                     ; 4       ;
; Timer:inst15|count[0]                                                                                                                                     ; 4       ;
; Timer:inst15|count[1]                                                                                                                                     ; 4       ;
; Timer:inst15|count[2]                                                                                                                                     ; 4       ;
; Timer:inst15|count[3]                                                                                                                                     ; 4       ;
; Timer:inst15|count[4]                                                                                                                                     ; 4       ;
; Timer:inst15|count[5]                                                                                                                                     ; 4       ;
; Timer:inst15|count[6]                                                                                                                                     ; 4       ;
; Timer:inst7|count[0]                                                                                                                                      ; 4       ;
; Timer:inst7|count[1]                                                                                                                                      ; 4       ;
; Timer:inst7|count[2]                                                                                                                                      ; 4       ;
; Timer:inst7|count[3]                                                                                                                                      ; 4       ;
; Timer:inst7|count[4]                                                                                                                                      ; 4       ;
; Timer:inst7|count[5]                                                                                                                                      ; 4       ;
; Timer:inst7|count[6]                                                                                                                                      ; 4       ;
; SwitchCounter:inst1242154215215215215|next_state.S7                                                                                                       ; 3       ;
; SwitchCounter:inst1242154215215215215|next_state.S4                                                                                                       ; 3       ;
; SwitchCounter:inst1242154215215215215|next_state.S1                                                                                                       ; 3       ;
; sixteenBinaryToSegments:inst17|LessThan0~0                                                                                                                ; 3       ;
; SwitchCounter:inst1242154215215215215|switch_count[2]                                                                                                     ; 3       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[45]~63            ; 3       ;
; Timer:inst14|count[7]                                                                                                                                     ; 3       ;
; Timer:inst14|count[8]                                                                                                                                     ; 3       ;
; Timer:inst14|count[9]                                                                                                                                     ; 3       ;
; Timer:inst14|count[10]                                                                                                                                    ; 3       ;
; Timer:inst14|count[11]                                                                                                                                    ; 3       ;
; Timer:inst14|count[12]                                                                                                                                    ; 3       ;
; Timer:inst14|count[13]                                                                                                                                    ; 3       ;
; Timer:inst14|count[14]                                                                                                                                    ; 3       ;
; Timer:inst14|count[15]                                                                                                                                    ; 3       ;
; Timer:inst11|count[7]                                                                                                                                     ; 3       ;
; Timer:inst11|count[8]                                                                                                                                     ; 3       ;
; Timer:inst11|count[9]                                                                                                                                     ; 3       ;
; Timer:inst11|count[10]                                                                                                                                    ; 3       ;
; Timer:inst11|count[11]                                                                                                                                    ; 3       ;
; Timer:inst11|count[12]                                                                                                                                    ; 3       ;
; Timer:inst11|count[13]                                                                                                                                    ; 3       ;
; Timer:inst11|count[14]                                                                                                                                    ; 3       ;
; Timer:inst11|count[15]                                                                                                                                    ; 3       ;
; Timer:inst4|count[7]                                                                                                                                      ; 3       ;
; Timer:inst4|count[8]                                                                                                                                      ; 3       ;
; Timer:inst4|count[9]                                                                                                                                      ; 3       ;
; Timer:inst4|count[10]                                                                                                                                     ; 3       ;
; Timer:inst4|count[11]                                                                                                                                     ; 3       ;
; Timer:inst4|count[12]                                                                                                                                     ; 3       ;
; Timer:inst4|count[13]                                                                                                                                     ; 3       ;
; Timer:inst4|count[14]                                                                                                                                     ; 3       ;
; Timer:inst4|count[15]                                                                                                                                     ; 3       ;
; Timer:inst13|count[7]                                                                                                                                     ; 3       ;
; Timer:inst13|count[8]                                                                                                                                     ; 3       ;
; Timer:inst13|count[9]                                                                                                                                     ; 3       ;
; Timer:inst13|count[10]                                                                                                                                    ; 3       ;
; Timer:inst13|count[11]                                                                                                                                    ; 3       ;
; Timer:inst13|count[12]                                                                                                                                    ; 3       ;
; Timer:inst13|count[13]                                                                                                                                    ; 3       ;
; Timer:inst13|count[14]                                                                                                                                    ; 3       ;
; Timer:inst13|count[15]                                                                                                                                    ; 3       ;
; Timer:inst9|count[7]                                                                                                                                      ; 3       ;
; Timer:inst9|count[8]                                                                                                                                      ; 3       ;
; Timer:inst9|count[9]                                                                                                                                      ; 3       ;
; Timer:inst9|count[10]                                                                                                                                     ; 3       ;
; Timer:inst9|count[11]                                                                                                                                     ; 3       ;
; Timer:inst9|count[12]                                                                                                                                     ; 3       ;
; Timer:inst9|count[13]                                                                                                                                     ; 3       ;
; Timer:inst9|count[14]                                                                                                                                     ; 3       ;
; Timer:inst9|count[15]                                                                                                                                     ; 3       ;
; Timer:inst12|count[7]                                                                                                                                     ; 3       ;
; Timer:inst12|count[8]                                                                                                                                     ; 3       ;
; Timer:inst12|count[9]                                                                                                                                     ; 3       ;
; Timer:inst12|count[10]                                                                                                                                    ; 3       ;
; Timer:inst12|count[11]                                                                                                                                    ; 3       ;
; Timer:inst12|count[12]                                                                                                                                    ; 3       ;
; Timer:inst12|count[13]                                                                                                                                    ; 3       ;
; Timer:inst12|count[14]                                                                                                                                    ; 3       ;
; Timer:inst12|count[15]                                                                                                                                    ; 3       ;
; Timer:inst5|count[7]                                                                                                                                      ; 3       ;
; Timer:inst5|count[8]                                                                                                                                      ; 3       ;
; Timer:inst5|count[9]                                                                                                                                      ; 3       ;
; Timer:inst5|count[10]                                                                                                                                     ; 3       ;
; Timer:inst5|count[11]                                                                                                                                     ; 3       ;
; Timer:inst5|count[12]                                                                                                                                     ; 3       ;
; Timer:inst5|count[13]                                                                                                                                     ; 3       ;
; Timer:inst5|count[14]                                                                                                                                     ; 3       ;
; Timer:inst5|count[15]                                                                                                                                     ; 3       ;
; Timer:inst10|count[7]                                                                                                                                     ; 3       ;
; Timer:inst10|count[8]                                                                                                                                     ; 3       ;
; Timer:inst10|count[9]                                                                                                                                     ; 3       ;
; Timer:inst10|count[10]                                                                                                                                    ; 3       ;
; Timer:inst10|count[11]                                                                                                                                    ; 3       ;
; Timer:inst10|count[12]                                                                                                                                    ; 3       ;
; Timer:inst10|count[13]                                                                                                                                    ; 3       ;
; Timer:inst10|count[14]                                                                                                                                    ; 3       ;
; Timer:inst10|count[15]                                                                                                                                    ; 3       ;
; Timer:inst15|count[7]                                                                                                                                     ; 3       ;
; Timer:inst15|count[8]                                                                                                                                     ; 3       ;
; Timer:inst15|count[9]                                                                                                                                     ; 3       ;
; Timer:inst15|count[10]                                                                                                                                    ; 3       ;
; Timer:inst15|count[11]                                                                                                                                    ; 3       ;
; Timer:inst15|count[12]                                                                                                                                    ; 3       ;
; Timer:inst15|count[13]                                                                                                                                    ; 3       ;
; Timer:inst15|count[14]                                                                                                                                    ; 3       ;
; Timer:inst15|count[15]                                                                                                                                    ; 3       ;
; Timer:inst7|count[7]                                                                                                                                      ; 3       ;
; Timer:inst7|count[8]                                                                                                                                      ; 3       ;
; Timer:inst7|count[9]                                                                                                                                      ; 3       ;
; Timer:inst7|count[10]                                                                                                                                     ; 3       ;
; Timer:inst7|count[11]                                                                                                                                     ; 3       ;
; Timer:inst7|count[12]                                                                                                                                     ; 3       ;
; Timer:inst7|count[13]                                                                                                                                     ; 3       ;
; Timer:inst7|count[14]                                                                                                                                     ; 3       ;
; Timer:inst7|count[15]                                                                                                                                     ; 3       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~48            ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~70            ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~69            ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~68            ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~67            ; 2       ;
; ClockDivider:inst29|counter[2]                                                                                                                            ; 2       ;
; ClockDivider:inst29|counter[3]                                                                                                                            ; 2       ;
; ClockDivider:inst29|counter[4]                                                                                                                            ; 2       ;
; ClockDivider:inst29|counter[6]                                                                                                                            ; 2       ;
; ClockDivider:inst29|counter[7]                                                                                                                            ; 2       ;
; ClockDivider:inst29|counter[5]                                                                                                                            ; 2       ;
; ClockDivider:inst29|counter[8]                                                                                                                            ; 2       ;
; ClockDivider:inst29|counter[10]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[12]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[9]                                                                                                                            ; 2       ;
; ClockDivider:inst29|counter[11]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[13]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[15]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[16]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[14]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[17]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[20]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[18]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[19]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[21]                                                                                                                           ; 2       ;
; ClockDivider:inst29|counter[22]                                                                                                                           ; 2       ;
; clk1Mhz:inst22|counter[2]                                                                                                                                 ; 2       ;
; clk1Mhz:inst22|counter[3]                                                                                                                                 ; 2       ;
; clk1Mhz:inst22|counter[4]                                                                                                                                 ; 2       ;
; clk1Mhz:inst22|counter[5]                                                                                                                                 ; 2       ;
; Timer:inst14|state                                                                                                                                        ; 2       ;
; Timer:inst11|state                                                                                                                                        ; 2       ;
; Timer:inst4|state                                                                                                                                         ; 2       ;
; Timer:inst13|state                                                                                                                                        ; 2       ;
; Timer:inst9|state                                                                                                                                         ; 2       ;
; Timer:inst12|state                                                                                                                                        ; 2       ;
; SwitchCounter:inst1242154215215215215|next_state.S2                                                                                                       ; 2       ;
; SwitchCounter:inst1242154215215215215|next_state.S3                                                                                                       ; 2       ;
; SwitchCounter:inst1242154215215215215|next_state.S5                                                                                                       ; 2       ;
; SwitchCounter:inst1242154215215215215|next_state.S6                                                                                                       ; 2       ;
; SwitchCounter:inst1242154215215215215|next_state.S9                                                                                                       ; 2       ;
; SwitchCounter:inst1242154215215215215|next_state.S0                                                                                                       ; 2       ;
; Timer:inst5|state                                                                                                                                         ; 2       ;
; Timer:inst10|state                                                                                                                                        ; 2       ;
; Timer:inst15|state                                                                                                                                        ; 2       ;
; clk_1hz:inst6|counter[6]                                                                                                                                  ; 2       ;
; clk_1hz:inst6|counter[3]                                                                                                                                  ; 2       ;
; clk_1hz:inst6|counter[4]                                                                                                                                  ; 2       ;
; clk_1hz:inst6|counter[5]                                                                                                                                  ; 2       ;
; clk_1hz:inst6|counter[2]                                                                                                                                  ; 2       ;
; clk_1hz:inst6|counter[7]                                                                                                                                  ; 2       ;
; clk_1hz:inst6|counter[8]                                                                                                                                  ; 2       ;
; clk_1hz:inst6|counter[9]                                                                                                                                  ; 2       ;
; clk_1hz:inst6|counter[10]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[11]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[12]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[13]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[14]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[15]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[17]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[16]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[18]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[19]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[20]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[21]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[22]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[23]                                                                                                                                 ; 2       ;
; clk_1hz:inst6|counter[24]                                                                                                                                 ; 2       ;
; Timer:inst7|state                                                                                                                                         ; 2       ;
; alarma:inst26|Equal0~2                                                                                                                                    ; 2       ;
; alarma:inst26|Equal0~1                                                                                                                                    ; 2       ;
; alarma:inst26|Equal0~0                                                                                                                                    ; 2       ;
; resetBox:inst21|LessThan0~7                                                                                                                               ; 2       ;
; SwitchCounter:inst1242154215215215215|switch_count[3]                                                                                                     ; 2       ;
; Buzzer_Controller:inst24|counter[14]                                                                                                                      ; 2       ;
; Buzzer_Controller:inst24|counter[13]                                                                                                                      ; 2       ;
; Buzzer_Controller:inst24|counter[12]                                                                                                                      ; 2       ;
; Buzzer_Controller:inst24|counter[11]                                                                                                                      ; 2       ;
; Buzzer_Controller:inst24|counter[10]                                                                                                                      ; 2       ;
; Buzzer_Controller:inst24|counter[9]                                                                                                                       ; 2       ;
; Buzzer_Controller:inst24|counter[8]                                                                                                                       ; 2       ;
; Buzzer_Controller:inst24|counter[7]                                                                                                                       ; 2       ;
; Buzzer_Controller:inst24|counter[6]                                                                                                                       ; 2       ;
; Buzzer_Controller:inst24|counter[5]                                                                                                                       ; 2       ;
; Buzzer_Controller:inst24|counter[4]                                                                                                                       ; 2       ;
; Buzzer_Controller:inst24|counter[3]                                                                                                                       ; 2       ;
; Buzzer_Controller:inst24|counter[2]                                                                                                                       ; 2       ;
; Buzzer_Controller:inst24|counter[1]                                                                                                                       ; 2       ;
; Buzzer_Controller:inst24|counter[0]                                                                                                                       ; 2       ;
; SevenSegmentDisplay:inst1|Mux11~0                                                                                                                         ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[36]~60            ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[36]~59            ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[37]~58            ; 2       ;
; Buzzer_Controller:inst24|buzzerSignal                                                                                                                     ; 2       ;
; contadorVel:inst|counter_internal[1]                                                                                                                      ; 2       ;
; contadorVel:inst|counter_internal[6]                                                                                                                      ; 2       ;
; contadorVel:inst|counter_internal[2]                                                                                                                      ; 2       ;
; contadorVel:inst|counter_internal[3]                                                                                                                      ; 2       ;
; contadorVel:inst|counter_internal[4]                                                                                                                      ; 2       ;
; contadorVel:inst|counter_internal[5]                                                                                                                      ; 2       ;
; contadorVel:inst|counter_internal[0]                                                                                                                      ; 2       ;
; resetBox:inst21|counter[20]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[19]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[18]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[17]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[16]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[15]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[14]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[13]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[12]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[11]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[10]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[9]                                                                                                                                ; 2       ;
; resetBox:inst21|counter[8]                                                                                                                                ; 2       ;
; resetBox:inst21|counter[7]                                                                                                                                ; 2       ;
; resetBox:inst21|counter[30]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[29]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[28]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[27]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[26]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[25]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[24]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[23]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[22]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[21]                                                                                                                               ; 2       ;
; resetBox:inst21|counter[31]                                                                                                                               ; 2       ;
; sixteenBinaryToSegments:inst17|decimal_value[2]                                                                                                           ; 2       ;
; sixteenBinaryToSegments:inst17|decimal_value[3]                                                                                                           ; 2       ;
; sixteenBinaryToSegments:inst17|decimal_value[4]                                                                                                           ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_6_result_int[1]~0  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[4]~6  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[3]~4  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[2]~2  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_4_result_int[1]~0  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[3]~4  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[2]~2  ; 2       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|add_sub_3_result_int[1]~0  ; 2       ;
; contadorVel:inst|initialized~feeder                                                                                                                       ; 1       ;
; SwitchCounter:inst1242154215215215215|next_state.S1~0                                                                                                     ; 1       ;
; SwitchCounter:inst1242154215215215215|next_state.S0~0                                                                                                     ; 1       ;
; SwitchCounter:inst1242154215215215215|switch_count[3]~7                                                                                                   ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~49            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~47            ; 1       ;
; alarma:inst26|counter_internal~46                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~45                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~44                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~43                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~42                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~41                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~40                                                                                                                         ; 1       ;
; sixteenBinaryToSegments:inst17|Mux20~3                                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|Mux15~3                                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|Mux14~3                                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~46            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[38]~66            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[39]~65            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[40]~64            ; 1       ;
; inst25~5                                                                                                                                                  ; 1       ;
; ClockDivider:inst29|counter~7                                                                                                                             ; 1       ;
; ClockDivider:inst29|counter~6                                                                                                                             ; 1       ;
; ClockDivider:inst29|counter~5                                                                                                                             ; 1       ;
; ClockDivider:inst29|counter~4                                                                                                                             ; 1       ;
; ClockDivider:inst29|counter~3                                                                                                                             ; 1       ;
; ClockDivider:inst29|counter~2                                                                                                                             ; 1       ;
; ClockDivider:inst29|counter~1                                                                                                                             ; 1       ;
; ClockDivider:inst29|counter~0                                                                                                                             ; 1       ;
; clk1Mhz:inst22|counter~3                                                                                                                                  ; 1       ;
; clk1Mhz:inst22|counter~2                                                                                                                                  ; 1       ;
; clk1Mhz:inst22|counter~1                                                                                                                                  ; 1       ;
; clk1Mhz:inst22|counter~0                                                                                                                                  ; 1       ;
; contadorVel:inst|counter_internal[1]~14                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[1]~13                                                                                                                   ; 1       ;
; contadorVel:inst|prevStates[3]                                                                                                                            ; 1       ;
; contadorVel:inst|prevStates[2]                                                                                                                            ; 1       ;
; contadorVel:inst|counter_internal[1]~12                                                                                                                   ; 1       ;
; contadorVel:inst|prevStates[5]                                                                                                                            ; 1       ;
; contadorVel:inst|prevStates[4]                                                                                                                            ; 1       ;
; contadorVel:inst|counter_internal[1]~11                                                                                                                   ; 1       ;
; contadorVel:inst|prevStates[7]                                                                                                                            ; 1       ;
; contadorVel:inst|prevStates[6]                                                                                                                            ; 1       ;
; contadorVel:inst|counter_internal[1]~10                                                                                                                   ; 1       ;
; contadorVel:inst|prevStates[8]                                                                                                                            ; 1       ;
; contadorVel:inst|prevStates[9]                                                                                                                            ; 1       ;
; contadorVel:inst|counter_internal[1]~9                                                                                                                    ; 1       ;
; contadorVel:inst|prevStates[0]                                                                                                                            ; 1       ;
; contadorVel:inst|prevStates[1]                                                                                                                            ; 1       ;
; contadorVel:inst|initialized                                                                                                                              ; 1       ;
; SwitchCounter:inst1242154215215215215|next_state.S8                                                                                                       ; 1       ;
; clk_1hz:inst6|counter~11                                                                                                                                  ; 1       ;
; clk_1hz:inst6|counter~10                                                                                                                                  ; 1       ;
; clk_1hz:inst6|counter~9                                                                                                                                   ; 1       ;
; clk_1hz:inst6|counter~8                                                                                                                                   ; 1       ;
; clk_1hz:inst6|counter~7                                                                                                                                   ; 1       ;
; clk_1hz:inst6|counter~6                                                                                                                                   ; 1       ;
; clk_1hz:inst6|counter~5                                                                                                                                   ; 1       ;
; clk_1hz:inst6|counter~4                                                                                                                                   ; 1       ;
; clk_1hz:inst6|counter~3                                                                                                                                   ; 1       ;
; clk_1hz:inst6|counter~2                                                                                                                                   ; 1       ;
; clk_1hz:inst6|counter~1                                                                                                                                   ; 1       ;
; clk_1hz:inst6|counter~0                                                                                                                                   ; 1       ;
; ClockDivider:inst29|clk_5Hz_int~0                                                                                                                         ; 1       ;
; ClockDivider:inst29|Equal0~3                                                                                                                              ; 1       ;
; ClockDivider:inst29|Equal0~2                                                                                                                              ; 1       ;
; ClockDivider:inst29|Equal0~1                                                                                                                              ; 1       ;
; ClockDivider:inst29|Equal0~0                                                                                                                              ; 1       ;
; clk1Mhz:inst22|out_internal~0                                                                                                                             ; 1       ;
; resetBox:inst21|state~0                                                                                                                                   ; 1       ;
; signalSelector:inst16|Mux14~5                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux14~4                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux14~3                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux14~2                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux14~1                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux14~0                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux9~5                                                                                                                              ; 1       ;
; signalSelector:inst16|Mux9~4                                                                                                                              ; 1       ;
; signalSelector:inst16|Mux9~3                                                                                                                              ; 1       ;
; signalSelector:inst16|Mux9~2                                                                                                                              ; 1       ;
; signalSelector:inst16|Mux9~1                                                                                                                              ; 1       ;
; signalSelector:inst16|Mux9~0                                                                                                                              ; 1       ;
; signalSelector:inst16|Mux13~5                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux13~4                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux13~3                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux13~2                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux13~1                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux13~0                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux12~5                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux12~4                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux12~3                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux12~2                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux12~1                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux12~0                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux11~5                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux11~4                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux11~3                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux11~2                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux11~1                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux11~0                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux10~5                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux10~4                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux10~3                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux10~2                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux10~1                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux10~0                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux15~5                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux15~4                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux15~3                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux15~2                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux15~1                                                                                                                             ; 1       ;
; signalSelector:inst16|Mux15~0                                                                                                                             ; 1       ;
; SwitchCounter:inst1242154215215215215|Selector3~0                                                                                                         ; 1       ;
; SwitchCounter:inst1242154215215215215|Selector1~0                                                                                                         ; 1       ;
; SwitchCounter:inst1242154215215215215|Selector0~0                                                                                                         ; 1       ;
; SwitchCounter:inst1242154215215215215|Add0~0                                                                                                              ; 1       ;
; SwitchCounter:inst1242154215215215215|switch_count[3]~6                                                                                                   ; 1       ;
; SwitchCounter:inst1242154215215215215|switch_count[3]~5                                                                                                   ; 1       ;
; SwitchCounter:inst1242154215215215215|switch_count[3]~4                                                                                                   ; 1       ;
; SwitchCounter:inst1242154215215215215|switch_count[3]~3                                                                                                   ; 1       ;
; SwitchCounter:inst1242154215215215215|switch_count[3]~2                                                                                                   ; 1       ;
; SwitchCounter:inst1242154215215215215|switch_count[3]~1                                                                                                   ; 1       ;
; SwitchCounter:inst1242154215215215215|switch_count[3]~0                                                                                                   ; 1       ;
; SwitchCounter:inst1242154215215215215|Selector2~0                                                                                                         ; 1       ;
; clk_1hz:inst6|tick_internal~0                                                                                                                             ; 1       ;
; clk_1hz:inst6|Equal0~6                                                                                                                                    ; 1       ;
; clk_1hz:inst6|Equal0~5                                                                                                                                    ; 1       ;
; clk_1hz:inst6|Equal0~4                                                                                                                                    ; 1       ;
; clk_1hz:inst6|Equal0~3                                                                                                                                    ; 1       ;
; clk_1hz:inst6|Equal0~2                                                                                                                                    ; 1       ;
; clk_1hz:inst6|Equal0~1                                                                                                                                    ; 1       ;
; clk_1hz:inst6|Equal0~0                                                                                                                                    ; 1       ;
; alarma:inst26|counter_internal~39                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~38                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~37                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~36                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~35                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~34                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~33                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~32                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~31                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~30                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~29                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~28                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~27                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~26                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~25                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~24                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~23                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~22                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~21                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~20                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~19                                                                                                                         ; 1       ;
; alarma:inst26|counter_internal~17                                                                                                                         ; 1       ;
; ClockDivider:inst29|clk_5Hz_int                                                                                                                           ; 1       ;
; alarma:inst26|counter_internal~15                                                                                                                         ; 1       ;
; alarma:inst26|Equal0~3                                                                                                                                    ; 1       ;
; alarma:inst26|Equal1~0                                                                                                                                    ; 1       ;
; clk1Mhz:inst22|out_internal                                                                                                                               ; 1       ;
; resetBox:inst21|reset~0                                                                                                                                   ; 1       ;
; resetBox:inst21|LessThan0~6                                                                                                                               ; 1       ;
; resetBox:inst21|LessThan0~5                                                                                                                               ; 1       ;
; resetBox:inst21|LessThan0~4                                                                                                                               ; 1       ;
; resetBox:inst21|LessThan0~3                                                                                                                               ; 1       ;
; resetBox:inst21|LessThan0~2                                                                                                                               ; 1       ;
; resetBox:inst21|LessThan0~1                                                                                                                               ; 1       ;
; resetBox:inst21|LessThan0~0                                                                                                                               ; 1       ;
; Buzzer_Controller:inst24|counter~9                                                                                                                        ; 1       ;
; Buzzer_Controller:inst24|counter~8                                                                                                                        ; 1       ;
; Buzzer_Controller:inst24|counter~7                                                                                                                        ; 1       ;
; Buzzer_Controller:inst24|counter~6                                                                                                                        ; 1       ;
; Buzzer_Controller:inst24|counter~5                                                                                                                        ; 1       ;
; Buzzer_Controller:inst24|counter~4                                                                                                                        ; 1       ;
; Buzzer_Controller:inst24|counter~3                                                                                                                        ; 1       ;
; Buzzer_Controller:inst24|counter~2                                                                                                                        ; 1       ;
; Buzzer_Controller:inst24|counter~1                                                                                                                        ; 1       ;
; Buzzer_Controller:inst24|counter~0                                                                                                                        ; 1       ;
; sixteenBinaryToSegments:inst17|display_value~4                                                                                                            ; 1       ;
; sixteenBinaryToSegments:inst17|display_value~3                                                                                                            ; 1       ;
; sixteenBinaryToSegments:inst17|display_value~2                                                                                                            ; 1       ;
; sixteenBinaryToSegments:inst17|display_value~1                                                                                                            ; 1       ;
; sixteenBinaryToSegments:inst17|display_value~0                                                                                                            ; 1       ;
; Timer:inst14|process_0~0                                                                                                                                  ; 1       ;
; Timer:inst14|Equal0~9                                                                                                                                     ; 1       ;
; Timer:inst14|Equal0~8                                                                                                                                     ; 1       ;
; Timer:inst14|Equal0~7                                                                                                                                     ; 1       ;
; Timer:inst14|Equal0~6                                                                                                                                     ; 1       ;
; Timer:inst14|Equal0~5                                                                                                                                     ; 1       ;
; Timer:inst14|Equal0~4                                                                                                                                     ; 1       ;
; Timer:inst14|Equal0~3                                                                                                                                     ; 1       ;
; Timer:inst14|Equal0~2                                                                                                                                     ; 1       ;
; Timer:inst14|Equal0~1                                                                                                                                     ; 1       ;
; Timer:inst14|Equal0~0                                                                                                                                     ; 1       ;
; Timer:inst11|process_0~0                                                                                                                                  ; 1       ;
; Timer:inst11|Equal0~9                                                                                                                                     ; 1       ;
; Timer:inst11|Equal0~8                                                                                                                                     ; 1       ;
; Timer:inst11|Equal0~7                                                                                                                                     ; 1       ;
; Timer:inst11|Equal0~6                                                                                                                                     ; 1       ;
; Timer:inst11|Equal0~5                                                                                                                                     ; 1       ;
; Timer:inst11|Equal0~4                                                                                                                                     ; 1       ;
; Timer:inst11|Equal0~3                                                                                                                                     ; 1       ;
; Timer:inst11|Equal0~2                                                                                                                                     ; 1       ;
; Timer:inst11|Equal0~1                                                                                                                                     ; 1       ;
; Timer:inst11|Equal0~0                                                                                                                                     ; 1       ;
; Timer:inst4|process_0~0                                                                                                                                   ; 1       ;
; Timer:inst4|Equal0~9                                                                                                                                      ; 1       ;
; Timer:inst4|Equal0~8                                                                                                                                      ; 1       ;
; Timer:inst4|Equal0~7                                                                                                                                      ; 1       ;
; Timer:inst4|Equal0~6                                                                                                                                      ; 1       ;
; Timer:inst4|Equal0~5                                                                                                                                      ; 1       ;
; Timer:inst4|Equal0~4                                                                                                                                      ; 1       ;
; Timer:inst4|Equal0~3                                                                                                                                      ; 1       ;
; Timer:inst4|Equal0~2                                                                                                                                      ; 1       ;
; Timer:inst4|Equal0~1                                                                                                                                      ; 1       ;
; Timer:inst4|Equal0~0                                                                                                                                      ; 1       ;
; Timer:inst13|process_0~0                                                                                                                                  ; 1       ;
; Timer:inst13|Equal0~9                                                                                                                                     ; 1       ;
; Timer:inst13|Equal0~8                                                                                                                                     ; 1       ;
; Timer:inst13|Equal0~7                                                                                                                                     ; 1       ;
; Timer:inst13|Equal0~6                                                                                                                                     ; 1       ;
; Timer:inst13|Equal0~5                                                                                                                                     ; 1       ;
; Timer:inst13|Equal0~4                                                                                                                                     ; 1       ;
; Timer:inst13|Equal0~3                                                                                                                                     ; 1       ;
; Timer:inst13|Equal0~2                                                                                                                                     ; 1       ;
; Timer:inst13|Equal0~1                                                                                                                                     ; 1       ;
; Timer:inst13|Equal0~0                                                                                                                                     ; 1       ;
; Timer:inst9|process_0~0                                                                                                                                   ; 1       ;
; Timer:inst9|Equal0~9                                                                                                                                      ; 1       ;
; Timer:inst9|Equal0~8                                                                                                                                      ; 1       ;
; Timer:inst9|Equal0~7                                                                                                                                      ; 1       ;
; Timer:inst9|Equal0~6                                                                                                                                      ; 1       ;
; Timer:inst9|Equal0~5                                                                                                                                      ; 1       ;
; Timer:inst9|Equal0~4                                                                                                                                      ; 1       ;
; Timer:inst9|Equal0~3                                                                                                                                      ; 1       ;
; Timer:inst9|Equal0~2                                                                                                                                      ; 1       ;
; Timer:inst9|Equal0~1                                                                                                                                      ; 1       ;
; Timer:inst9|Equal0~0                                                                                                                                      ; 1       ;
; Timer:inst12|process_0~0                                                                                                                                  ; 1       ;
; Timer:inst12|Equal0~9                                                                                                                                     ; 1       ;
; Timer:inst12|Equal0~8                                                                                                                                     ; 1       ;
; Timer:inst12|Equal0~7                                                                                                                                     ; 1       ;
; Timer:inst12|Equal0~6                                                                                                                                     ; 1       ;
; Timer:inst12|Equal0~5                                                                                                                                     ; 1       ;
; Timer:inst12|Equal0~4                                                                                                                                     ; 1       ;
; Timer:inst12|Equal0~3                                                                                                                                     ; 1       ;
; Timer:inst12|Equal0~2                                                                                                                                     ; 1       ;
; Timer:inst12|Equal0~1                                                                                                                                     ; 1       ;
; Timer:inst12|Equal0~0                                                                                                                                     ; 1       ;
; Timer:inst5|process_0~0                                                                                                                                   ; 1       ;
; Timer:inst5|Equal0~9                                                                                                                                      ; 1       ;
; Timer:inst5|Equal0~8                                                                                                                                      ; 1       ;
; Timer:inst5|Equal0~7                                                                                                                                      ; 1       ;
; Timer:inst5|Equal0~6                                                                                                                                      ; 1       ;
; Timer:inst5|Equal0~5                                                                                                                                      ; 1       ;
; Timer:inst5|Equal0~4                                                                                                                                      ; 1       ;
; Timer:inst5|Equal0~3                                                                                                                                      ; 1       ;
; Timer:inst5|Equal0~2                                                                                                                                      ; 1       ;
; Timer:inst5|Equal0~1                                                                                                                                      ; 1       ;
; Timer:inst5|Equal0~0                                                                                                                                      ; 1       ;
; Timer:inst10|process_0~0                                                                                                                                  ; 1       ;
; Timer:inst10|Equal0~9                                                                                                                                     ; 1       ;
; Timer:inst10|Equal0~8                                                                                                                                     ; 1       ;
; Timer:inst10|Equal0~7                                                                                                                                     ; 1       ;
; Timer:inst10|Equal0~6                                                                                                                                     ; 1       ;
; Timer:inst10|Equal0~5                                                                                                                                     ; 1       ;
; Timer:inst10|Equal0~4                                                                                                                                     ; 1       ;
; Timer:inst10|Equal0~3                                                                                                                                     ; 1       ;
; Timer:inst10|Equal0~2                                                                                                                                     ; 1       ;
; Timer:inst10|Equal0~1                                                                                                                                     ; 1       ;
; Timer:inst10|Equal0~0                                                                                                                                     ; 1       ;
; Timer:inst15|process_0~0                                                                                                                                  ; 1       ;
; Timer:inst15|Equal0~9                                                                                                                                     ; 1       ;
; Timer:inst15|Equal0~8                                                                                                                                     ; 1       ;
; Timer:inst15|Equal0~7                                                                                                                                     ; 1       ;
; Timer:inst15|Equal0~6                                                                                                                                     ; 1       ;
; Timer:inst15|Equal0~5                                                                                                                                     ; 1       ;
; Timer:inst15|Equal0~4                                                                                                                                     ; 1       ;
; Timer:inst15|Equal0~3                                                                                                                                     ; 1       ;
; Timer:inst15|Equal0~2                                                                                                                                     ; 1       ;
; Timer:inst15|Equal0~1                                                                                                                                     ; 1       ;
; Timer:inst15|Equal0~0                                                                                                                                     ; 1       ;
; clk_1hz:inst6|tick_internal                                                                                                                               ; 1       ;
; Timer:inst7|process_0~0                                                                                                                                   ; 1       ;
; Timer:inst7|Equal0~9                                                                                                                                      ; 1       ;
; Timer:inst7|Equal0~8                                                                                                                                      ; 1       ;
; Timer:inst7|Equal0~7                                                                                                                                      ; 1       ;
; Timer:inst7|Equal0~6                                                                                                                                      ; 1       ;
; Timer:inst7|Equal0~5                                                                                                                                      ; 1       ;
; Timer:inst7|Equal0~4                                                                                                                                      ; 1       ;
; Timer:inst7|Equal0~3                                                                                                                                      ; 1       ;
; Timer:inst7|Equal0~2                                                                                                                                      ; 1       ;
; Timer:inst7|Equal0~1                                                                                                                                      ; 1       ;
; Timer:inst7|Equal0~0                                                                                                                                      ; 1       ;
; contadorSel:inst3|counter_internal~4                                                                                                                      ; 1       ;
; contadorSel:inst3|Equal0~0                                                                                                                                ; 1       ;
; contadorSel:inst3|counter_internal~3                                                                                                                      ; 1       ;
; contadorSel:inst3|counter_internal~2                                                                                                                      ; 1       ;
; contadorSel:inst3|counter_internal~1                                                                                                                      ; 1       ;
; contadorSel:inst3|counter_internal~0                                                                                                                      ; 1       ;
; Buzzer_Controller:inst24|buzzerSignal~0                                                                                                                   ; 1       ;
; Buzzer_Controller:inst24|Equal0~3                                                                                                                         ; 1       ;
; Buzzer_Controller:inst24|Equal0~2                                                                                                                         ; 1       ;
; Buzzer_Controller:inst24|Equal0~1                                                                                                                         ; 1       ;
; Buzzer_Controller:inst24|Equal0~0                                                                                                                         ; 1       ;
; SevenSegmentDisplay:inst1|Mux6~0                                                                                                                          ; 1       ;
; SevenSegmentDisplay:inst1|Mux5~0                                                                                                                          ; 1       ;
; SevenSegmentDisplay:inst1|Mux3~0                                                                                                                          ; 1       ;
; SevenSegmentDisplay:inst1|Mux2~0                                                                                                                          ; 1       ;
; SevenSegmentDisplay:inst1|Mux1~0                                                                                                                          ; 1       ;
; SevenSegmentDisplay:inst1|Mux0~0                                                                                                                          ; 1       ;
; sixteenBinaryToSegments:inst17|Mux20~2                                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|Mux19~0                                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_b[2]~0                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|Mux17~0                                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|Mux16~0                                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|Mux15~2                                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|Mux14~2                                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~45            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[25]~44            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~43            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[26]~42            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[27]~41            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[28]~40            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~39            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[20]~38            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~37            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[21]~36            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[22]~35            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[23]~34            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~33            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[15]~32            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~31            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[16]~30            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~29            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[17]~28            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~27            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Div0|lpm_divide_9gm:auto_generated|sign_div_unsign_akh:divider|alt_u_div_v2f:divider|StageOut[18]~26            ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[0]~11                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|Mux13~0                                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|Mux6~0                                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[1]~10                                                                                                    ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[1]~9                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[1]~8                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[2]~7                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[2]~6                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[3]~5                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[3]~4                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[4]~3                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[4]~2                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[5]~1                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|Mux8~0                                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|Mux1~0                                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|segment_pattern_a[6]~0                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|Mux7~0                                                                                                                     ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[38]~57            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[39]~56            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[40]~55            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[35]~54            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[35]~53            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[28]~52            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[28]~51            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[29]~50            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[29]~49            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[30]~48            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[31]~47            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[32]~46            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[21]~45            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[21]~44            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[22]~43            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[22]~42            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[23]~41            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[23]~40            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[24]~39            ; 1       ;
; sixteenBinaryToSegments:inst17|lpm_divide:Mod0|lpm_divide_f8m:auto_generated|sign_div_unsign_dkh:divider|alt_u_div_53f:divider|StageOut[24]~38            ; 1       ;
; sixteenBinaryToSegments:inst17|Mux0~0                                                                                                                     ; 1       ;
; inst25~4                                                                                                                                                  ; 1       ;
; Timer:inst14|alarma_internal                                                                                                                              ; 1       ;
; Timer:inst11|alarma_internal                                                                                                                              ; 1       ;
; inst25~3                                                                                                                                                  ; 1       ;
; Timer:inst4|alarma_internal                                                                                                                               ; 1       ;
; Timer:inst13|alarma_internal                                                                                                                              ; 1       ;
; Timer:inst9|alarma_internal                                                                                                                               ; 1       ;
; Timer:inst12|alarma_internal                                                                                                                              ; 1       ;
; inst25~2                                                                                                                                                  ; 1       ;
; fewLeftAlarm:inst1234124|Equal0~0                                                                                                                         ; 1       ;
; Timer:inst5|alarma_internal                                                                                                                               ; 1       ;
; Timer:inst10|alarma_internal                                                                                                                              ; 1       ;
; Timer:inst15|alarma_internal                                                                                                                              ; 1       ;
; Timer:inst7|alarma_internal                                                                                                                               ; 1       ;
; ledDisplay:inst19|Mux9~0                                                                                                                                  ; 1       ;
; ledDisplay:inst19|Mux8~0                                                                                                                                  ; 1       ;
; ledDisplay:inst19|Mux7~0                                                                                                                                  ; 1       ;
; ledDisplay:inst19|Mux6~0                                                                                                                                  ; 1       ;
; ledDisplay:inst19|Mux5~0                                                                                                                                  ; 1       ;
; ledDisplay:inst19|Mux4~0                                                                                                                                  ; 1       ;
; ledDisplay:inst19|Mux3~0                                                                                                                                  ; 1       ;
; ledDisplay:inst19|Mux2~0                                                                                                                                  ; 1       ;
; ledDisplay:inst19|Mux1~0                                                                                                                                  ; 1       ;
; ledDisplay:inst19|Mux0~0                                                                                                                                  ; 1       ;
; ClockDivider:inst29|Add0~42                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~41                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~40                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~39                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~38                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~37                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~36                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~35                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~34                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~33                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~32                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~31                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~30                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~29                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~28                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~27                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~26                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~25                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~24                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~23                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~22                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~21                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~20                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~19                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~18                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~17                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~16                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~15                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~14                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~13                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~12                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~11                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~10                                                                                                                               ; 1       ;
; ClockDivider:inst29|Add0~9                                                                                                                                ; 1       ;
; ClockDivider:inst29|Add0~8                                                                                                                                ; 1       ;
; ClockDivider:inst29|Add0~7                                                                                                                                ; 1       ;
; ClockDivider:inst29|Add0~6                                                                                                                                ; 1       ;
; ClockDivider:inst29|Add0~5                                                                                                                                ; 1       ;
; ClockDivider:inst29|Add0~4                                                                                                                                ; 1       ;
; ClockDivider:inst29|Add0~3                                                                                                                                ; 1       ;
; ClockDivider:inst29|Add0~2                                                                                                                                ; 1       ;
; ClockDivider:inst29|Add0~1                                                                                                                                ; 1       ;
; clk1Mhz:inst22|Add0~10                                                                                                                                    ; 1       ;
; clk1Mhz:inst22|Add0~9                                                                                                                                     ; 1       ;
; clk1Mhz:inst22|Add0~8                                                                                                                                     ; 1       ;
; clk1Mhz:inst22|Add0~7                                                                                                                                     ; 1       ;
; clk1Mhz:inst22|Add0~6                                                                                                                                     ; 1       ;
; clk1Mhz:inst22|Add0~5                                                                                                                                     ; 1       ;
; clk1Mhz:inst22|Add0~4                                                                                                                                     ; 1       ;
; clk1Mhz:inst22|Add0~3                                                                                                                                     ; 1       ;
; clk1Mhz:inst22|Add0~2                                                                                                                                     ; 1       ;
; clk1Mhz:inst22|Add0~1                                                                                                                                     ; 1       ;
; clk1Mhz:inst22|Add0~0                                                                                                                                     ; 1       ;
; contadorVel:inst|counter_internal[6]~26                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[5]~25                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[5]~24                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[4]~23                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[4]~22                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[3]~21                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[3]~20                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[2]~19                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[2]~18                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[1]~17                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[1]~16                                                                                                                   ; 1       ;
; contadorVel:inst|counter_internal[0]~8                                                                                                                    ; 1       ;
; contadorVel:inst|counter_internal[0]~7                                                                                                                    ; 1       ;
; clk_1hz:inst6|Add0~48                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~47                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~46                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~45                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~44                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~43                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~42                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~41                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~40                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~39                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~38                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~37                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~36                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~35                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~34                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~33                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~32                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~31                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~30                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~29                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~28                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~27                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~26                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~25                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~24                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~23                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~22                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~21                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~20                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~19                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~18                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~17                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~16                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~15                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~14                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~13                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~12                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~11                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~10                                                                                                                                     ; 1       ;
; clk_1hz:inst6|Add0~9                                                                                                                                      ; 1       ;
; clk_1hz:inst6|Add0~8                                                                                                                                      ; 1       ;
; clk_1hz:inst6|Add0~7                                                                                                                                      ; 1       ;
; clk_1hz:inst6|Add0~6                                                                                                                                      ; 1       ;
; clk_1hz:inst6|Add0~5                                                                                                                                      ; 1       ;
; clk_1hz:inst6|Add0~4                                                                                                                                      ; 1       ;
; clk_1hz:inst6|Add0~3                                                                                                                                      ; 1       ;
; clk_1hz:inst6|Add0~2                                                                                                                                      ; 1       ;
; clk_1hz:inst6|Add0~1                                                                                                                                      ; 1       ;
; clk_1hz:inst6|Add0~0                                                                                                                                      ; 1       ;
; resetBox:inst21|counter[31]~94                                                                                                                            ; 1       ;
; resetBox:inst21|counter[30]~93                                                                                                                            ; 1       ;
; resetBox:inst21|counter[30]~92                                                                                                                            ; 1       ;
; resetBox:inst21|counter[29]~91                                                                                                                            ; 1       ;
; resetBox:inst21|counter[29]~90                                                                                                                            ; 1       ;
; resetBox:inst21|counter[28]~89                                                                                                                            ; 1       ;
; resetBox:inst21|counter[28]~88                                                                                                                            ; 1       ;
; resetBox:inst21|counter[27]~87                                                                                                                            ; 1       ;
; resetBox:inst21|counter[27]~86                                                                                                                            ; 1       ;
; resetBox:inst21|counter[26]~85                                                                                                                            ; 1       ;
; resetBox:inst21|counter[26]~84                                                                                                                            ; 1       ;
; resetBox:inst21|counter[25]~83                                                                                                                            ; 1       ;
; resetBox:inst21|counter[25]~82                                                                                                                            ; 1       ;
; resetBox:inst21|counter[24]~81                                                                                                                            ; 1       ;
; resetBox:inst21|counter[24]~80                                                                                                                            ; 1       ;
; resetBox:inst21|counter[23]~79                                                                                                                            ; 1       ;
; resetBox:inst21|counter[23]~78                                                                                                                            ; 1       ;
; resetBox:inst21|counter[22]~77                                                                                                                            ; 1       ;
; resetBox:inst21|counter[22]~76                                                                                                                            ; 1       ;
; resetBox:inst21|counter[21]~75                                                                                                                            ; 1       ;
; resetBox:inst21|counter[21]~74                                                                                                                            ; 1       ;
; resetBox:inst21|counter[20]~73                                                                                                                            ; 1       ;
; resetBox:inst21|counter[20]~72                                                                                                                            ; 1       ;
; resetBox:inst21|counter[19]~71                                                                                                                            ; 1       ;
; resetBox:inst21|counter[19]~70                                                                                                                            ; 1       ;
; resetBox:inst21|counter[18]~69                                                                                                                            ; 1       ;
; resetBox:inst21|counter[18]~68                                                                                                                            ; 1       ;
; resetBox:inst21|counter[17]~67                                                                                                                            ; 1       ;
; resetBox:inst21|counter[17]~66                                                                                                                            ; 1       ;
; resetBox:inst21|counter[16]~65                                                                                                                            ; 1       ;
; resetBox:inst21|counter[16]~64                                                                                                                            ; 1       ;
; resetBox:inst21|counter[15]~63                                                                                                                            ; 1       ;
; resetBox:inst21|counter[15]~62                                                                                                                            ; 1       ;
; resetBox:inst21|counter[14]~61                                                                                                                            ; 1       ;
; resetBox:inst21|counter[14]~60                                                                                                                            ; 1       ;
; resetBox:inst21|counter[13]~59                                                                                                                            ; 1       ;
; resetBox:inst21|counter[13]~58                                                                                                                            ; 1       ;
; resetBox:inst21|counter[12]~57                                                                                                                            ; 1       ;
; resetBox:inst21|counter[12]~56                                                                                                                            ; 1       ;
; resetBox:inst21|counter[11]~55                                                                                                                            ; 1       ;
; resetBox:inst21|counter[11]~54                                                                                                                            ; 1       ;
; resetBox:inst21|counter[10]~53                                                                                                                            ; 1       ;
; resetBox:inst21|counter[10]~52                                                                                                                            ; 1       ;
; resetBox:inst21|counter[9]~51                                                                                                                             ; 1       ;
; resetBox:inst21|counter[9]~50                                                                                                                             ; 1       ;
; resetBox:inst21|counter[8]~49                                                                                                                             ; 1       ;
; resetBox:inst21|counter[8]~48                                                                                                                             ; 1       ;
; resetBox:inst21|counter[7]~47                                                                                                                             ; 1       ;
; resetBox:inst21|counter[7]~46                                                                                                                             ; 1       ;
; resetBox:inst21|counter[6]~45                                                                                                                             ; 1       ;
; resetBox:inst21|counter[6]~44                                                                                                                             ; 1       ;
; resetBox:inst21|counter[5]~43                                                                                                                             ; 1       ;
; resetBox:inst21|counter[5]~42                                                                                                                             ; 1       ;
; resetBox:inst21|counter[4]~41                                                                                                                             ; 1       ;
; resetBox:inst21|counter[4]~40                                                                                                                             ; 1       ;
; resetBox:inst21|counter[3]~39                                                                                                                             ; 1       ;
; resetBox:inst21|counter[3]~38                                                                                                                             ; 1       ;
; resetBox:inst21|counter[2]~37                                                                                                                             ; 1       ;
; resetBox:inst21|counter[2]~36                                                                                                                             ; 1       ;
; resetBox:inst21|counter[1]~35                                                                                                                             ; 1       ;
; resetBox:inst21|counter[1]~34                                                                                                                             ; 1       ;
; resetBox:inst21|counter[0]~33                                                                                                                             ; 1       ;
; resetBox:inst21|counter[0]~32                                                                                                                             ; 1       ;
; resetBox:inst21|counter[0]                                                                                                                                ; 1       ;
; resetBox:inst21|counter[1]                                                                                                                                ; 1       ;
; resetBox:inst21|counter[2]                                                                                                                                ; 1       ;
; resetBox:inst21|counter[3]                                                                                                                                ; 1       ;
; resetBox:inst21|counter[4]                                                                                                                                ; 1       ;
; resetBox:inst21|counter[5]                                                                                                                                ; 1       ;
; resetBox:inst21|counter[6]                                                                                                                                ; 1       ;
; sixteenBinaryToSegments:inst17|decimal_value[1]~5                                                                                                         ; 1       ;
; sixteenBinaryToSegments:inst17|decimal_value[6]~0                                                                                                         ; 1       ;
; sixteenBinaryToSegments:inst17|decimal_value[2]~4                                                                                                         ; 1       ;
; sixteenBinaryToSegments:inst17|decimal_value[3]~3                                                                                                         ; 1       ;
+-----------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+------------------------------------------------+
; Routing Usage Summary                          ;
+-----------------------+------------------------+
; Routing Resource Type ; Usage                  ;
+-----------------------+------------------------+
; Block interconnects   ; 1,346 / 47,787 ( 3 % ) ;
; C16 interconnects     ; 29 / 1,804 ( 2 % )     ;
; C4 interconnects      ; 515 / 31,272 ( 2 % )   ;
; Direct links          ; 322 / 47,787 ( < 1 % ) ;
; Global clocks         ; 5 / 20 ( 25 % )        ;
; Local interconnects   ; 537 / 15,408 ( 3 % )   ;
; R24 interconnects     ; 48 / 1,775 ( 3 % )     ;
; R4 interconnects      ; 903 / 41,310 ( 2 % )   ;
+-----------------------+------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.17) ; Number of LABs  (Total = 86) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 7                            ;
; 2                                           ; 2                            ;
; 3                                           ; 8                            ;
; 4                                           ; 3                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 0                            ;
; 10                                          ; 10                           ;
; 11                                          ; 2                            ;
; 12                                          ; 3                            ;
; 13                                          ; 4                            ;
; 14                                          ; 3                            ;
; 15                                          ; 3                            ;
; 16                                          ; 37                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 1.51) ; Number of LABs  (Total = 86) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 23                           ;
; 1 Clock                            ; 51                           ;
; 1 Clock enable                     ; 31                           ;
; 1 Sync. clear                      ; 19                           ;
; 1 Sync. load                       ; 3                            ;
; 2 Clocks                           ; 3                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 13.28) ; Number of LABs  (Total = 86) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 15                           ;
; 2                                            ; 2                            ;
; 3                                            ; 8                            ;
; 4                                            ; 3                            ;
; 5                                            ; 3                            ;
; 6                                            ; 1                            ;
; 7                                            ; 1                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 1                            ;
; 11                                           ; 9                            ;
; 12                                           ; 1                            ;
; 13                                           ; 3                            ;
; 14                                           ; 2                            ;
; 15                                           ; 1                            ;
; 16                                           ; 6                            ;
; 17                                           ; 2                            ;
; 18                                           ; 0                            ;
; 19                                           ; 2                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 0                            ;
; 25                                           ; 2                            ;
; 26                                           ; 1                            ;
; 27                                           ; 2                            ;
; 28                                           ; 2                            ;
; 29                                           ; 2                            ;
; 30                                           ; 0                            ;
; 31                                           ; 1                            ;
; 32                                           ; 9                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 6.13) ; Number of LABs  (Total = 86) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 24                           ;
; 2                                               ; 11                           ;
; 3                                               ; 7                            ;
; 4                                               ; 3                            ;
; 5                                               ; 5                            ;
; 6                                               ; 6                            ;
; 7                                               ; 2                            ;
; 8                                               ; 2                            ;
; 9                                               ; 6                            ;
; 10                                              ; 0                            ;
; 11                                              ; 0                            ;
; 12                                              ; 2                            ;
; 13                                              ; 1                            ;
; 14                                              ; 3                            ;
; 15                                              ; 0                            ;
; 16                                              ; 14                           ;
+-------------------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                         ;
+----------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 14.93) ; Number of LABs  (Total = 86) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 1                            ;
; 2                                            ; 3                            ;
; 3                                            ; 8                            ;
; 4                                            ; 16                           ;
; 5                                            ; 4                            ;
; 6                                            ; 3                            ;
; 7                                            ; 2                            ;
; 8                                            ; 3                            ;
; 9                                            ; 0                            ;
; 10                                           ; 1                            ;
; 11                                           ; 5                            ;
; 12                                           ; 5                            ;
; 13                                           ; 0                            ;
; 14                                           ; 0                            ;
; 15                                           ; 0                            ;
; 16                                           ; 4                            ;
; 17                                           ; 1                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 1                            ;
; 23                                           ; 1                            ;
; 24                                           ; 0                            ;
; 25                                           ; 0                            ;
; 26                                           ; 0                            ;
; 27                                           ; 0                            ;
; 28                                           ; 1                            ;
; 29                                           ; 1                            ;
; 30                                           ; 2                            ;
; 31                                           ; 0                            ;
; 32                                           ; 16                           ;
; 33                                           ; 3                            ;
; 34                                           ; 0                            ;
; 35                                           ; 0                            ;
; 36                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 12    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 57        ; 0            ; 57        ; 0            ; 0            ; 57        ; 57        ; 0            ; 57        ; 57        ; 0            ; 43           ; 0            ; 0            ; 14           ; 0            ; 43           ; 14           ; 0            ; 0            ; 0            ; 43           ; 0            ; 0            ; 0            ; 0            ; 0            ; 57        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 57           ; 0         ; 57           ; 57           ; 0         ; 0         ; 57           ; 0         ; 0         ; 57           ; 14           ; 57           ; 57           ; 43           ; 57           ; 14           ; 43           ; 57           ; 57           ; 57           ; 14           ; 57           ; 57           ; 57           ; 57           ; 57           ; 0         ; 57           ; 57           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Buzzer             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOutput[9]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOutput[8]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOutput[7]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOutput[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOutput[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOutput[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOutput[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOutput[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOutput[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; ledOutput[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; salidaAlarma[3]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; salidaAlarma[2]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; salidaAlarma[1]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; salidaAlarma[0]    ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_a[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_a[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_a[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_a[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_a[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_a[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_a[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_b[6]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_b[5]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_b[4]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_b[3]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_b[2]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_b[1]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_b[0]       ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[13] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[12] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[11] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[10] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[9]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[8]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[7]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[6]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[5]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[4]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[3]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[2]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[1]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; segment_output[0]  ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; clk                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn                ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_1              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; btn_2              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switches[7]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switches[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switches[5]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switches[8]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switches[9]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switches[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switches[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switches[3]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switches[4]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; Switches[6]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; On                       ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                     ;
+---------------------------------+-----------------------------+-------------------+
; Source Clock(s)                 ; Destination Clock(s)        ; Delay Added in ns ;
+---------------------------------+-----------------------------+-------------------+
; clk                             ; clk                         ; 5.7               ;
; clk1Mhz:inst22|out_internal,I/O ; clk1Mhz:inst22|out_internal ; 1.3               ;
; clk1Mhz:inst22|out_internal     ; btn                         ; 1.3               ;
+---------------------------------+-----------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+---------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                               ;
+---------------------------------+---------------------------------------+-------------------+
; Source Register                 ; Destination Register                  ; Delay Added in ns ;
+---------------------------------+---------------------------------------+-------------------+
; clk1Mhz:inst22|out_internal     ; clk1Mhz:inst22|out_internal           ; 2.085             ;
; ClockDivider:inst29|clk_5Hz_int ; ClockDivider:inst29|clk_5Hz_int       ; 2.080             ;
; clk_1hz:inst6|tick_internal     ; clk_1hz:inst6|tick_internal           ; 1.498             ;
; clk1Mhz:inst22|counter[5]       ; clk1Mhz:inst22|out_internal           ; 1.042             ;
; clk1Mhz:inst22|counter[4]       ; clk1Mhz:inst22|out_internal           ; 1.042             ;
; clk1Mhz:inst22|counter[3]       ; clk1Mhz:inst22|out_internal           ; 1.042             ;
; clk1Mhz:inst22|counter[0]       ; clk1Mhz:inst22|out_internal           ; 1.042             ;
; clk1Mhz:inst22|counter[2]       ; clk1Mhz:inst22|out_internal           ; 1.042             ;
; clk1Mhz:inst22|counter[1]       ; clk1Mhz:inst22|out_internal           ; 1.042             ;
; btn                             ; resetBox:inst21|state                 ; 0.930             ;
; ClockDivider:inst29|counter[22] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[21] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[19] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[18] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[20] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[17] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[16] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[14] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[15] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[13] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[11] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[12] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[9]  ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[8]  ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[7]  ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[5]  ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[10] ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[6]  ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[4]  ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[3]  ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; clk_1hz:inst6|counter[0]        ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; clk_1hz:inst6|counter[1]        ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; ClockDivider:inst29|counter[2]  ; ClockDivider:inst29|clk_5Hz_int       ; 0.872             ;
; clk_1hz:inst6|counter[24]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[23]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[22]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[21]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[20]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[19]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[18]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[16]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[17]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[15]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[14]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[13]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[12]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[11]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[10]       ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[9]        ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[8]        ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[7]        ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[5]        ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[4]        ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[3]        ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[2]        ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; clk_1hz:inst6|counter[6]        ; clk_1hz:inst6|tick_internal           ; 0.555             ;
; resetBox:inst21|state           ; resetBox:inst21|counter[31]           ; 0.371             ;
; resetBox:inst21|reset           ; contadorSel:inst3|counter_internal[2] ; 0.355             ;
+---------------------------------+---------------------------------------+-------------------+
Note: This table only shows the top 58 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "Vhdl1"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Vhdl1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained base clocks found in the design
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node clk~input (placed in PIN G21 (CLK4, DIFFCLK_2p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node clk_1hz:inst6|tick_internal 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk_1hz:inst6|tick_internal~0
Info (176353): Automatically promoted node clk1Mhz:inst22|out_internal 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node clk1Mhz:inst22|out_internal~0
Info (176353): Automatically promoted node ClockDivider:inst29|clk_5Hz_int 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ClockDivider:inst29|clk_5Hz_int~0
Info (176353): Automatically promoted node resetBox:inst21|reset 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node Timer:inst4|alarma_internal
        Info (176357): Destination node Timer:inst9|alarma_internal
        Info (176357): Destination node Timer:inst7|alarma_internal
        Info (176357): Destination node Timer:inst5|alarma_internal
        Info (176357): Destination node Timer:inst11|alarma_internal
        Info (176357): Destination node Timer:inst10|alarma_internal
        Info (176357): Destination node Timer:inst12|alarma_internal
        Info (176357): Destination node Timer:inst14|alarma_internal
        Info (176357): Destination node Timer:inst13|alarma_internal
        Info (176357): Destination node Timer:inst15|alarma_internal
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "test" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 1% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 6% of the available device resources in the region that extends from location X31_Y10 to location X41_Y19
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.84 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:01
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file J:/ssc2/ssc/ProyectoNegado/switches/output_files/Vhdl1.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 7 warnings
    Info: Peak virtual memory: 5047 megabytes
    Info: Processing ended: Tue Nov 28 18:18:47 2023
    Info: Elapsed time: 00:00:16
    Info: Total CPU time (on all processors): 00:00:11


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in J:/ssc2/ssc/ProyectoNegado/switches/output_files/Vhdl1.fit.smsg.


