TimeQuest Timing Analyzer report for Lab04_CE118
Fri Nov 15 23:45:37 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLK'
 12. Slow Model Hold: 'CLK'
 13. Slow Model Minimum Pulse Width: 'CLK'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Propagation Delay
 19. Minimum Propagation Delay
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'CLK'
 26. Fast Model Hold: 'CLK'
 27. Fast Model Minimum Pulse Width: 'CLK'
 28. Setup Times
 29. Hold Times
 30. Clock to Output Times
 31. Minimum Clock to Output Times
 32. Propagation Delay
 33. Minimum Propagation Delay
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Progagation Delay
 40. Minimum Progagation Delay
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; Lab04_CE118                                                       ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 134.88 MHz ; 134.88 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -6.414 ; -63.179       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -17.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLK'                                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -6.414 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 7.452      ;
; -6.279 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 7.317      ;
; -5.996 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 7.034      ;
; -5.922 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.960      ;
; -5.787 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.825      ;
; -5.728 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.766      ;
; -5.504 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.542      ;
; -5.467 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.505      ;
; -5.332 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.370      ;
; -5.236 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.274      ;
; -5.189 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.227      ;
; -5.118 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.158      ;
; -5.106 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.146      ;
; -5.049 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 6.087      ;
; -4.983 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.023      ;
; -4.971 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 6.011      ;
; -4.781 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 5.819      ;
; -4.733 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.773      ;
; -4.700 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.740      ;
; -4.697 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 5.735      ;
; -4.688 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.728      ;
; -4.488 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 5.526      ;
; -4.432 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.472      ;
; -4.420 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.460      ;
; -4.318 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.358      ;
; -4.304 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.344      ;
; -4.242 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 5.280      ;
; -4.241 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.281      ;
; -4.183 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.223      ;
; -4.178 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 5.212      ;
; -4.169 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.209      ;
; -4.047 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 5.087      ;
; -3.996 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 5.034      ;
; -3.912 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.952      ;
; -3.900 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.940      ;
; -3.893 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.933      ;
; -3.886 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.926      ;
; -3.881 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.921      ;
; -3.861 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.901      ;
; -3.786 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.826      ;
; -3.753 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.789      ;
; -3.726 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.766      ;
; -3.689 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.723      ;
; -3.686 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.720      ;
; -3.632 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.672      ;
; -3.629 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.669      ;
; -3.618 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.658      ;
; -3.618 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.654      ;
; -3.541 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 4.579      ;
; -3.443 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.483      ;
; -3.437 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.006      ; 4.479      ;
; -3.425 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.006      ; 4.467      ;
; -3.361 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.401      ;
; -3.349 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.383      ;
; -3.335 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.371      ;
; -3.231 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.265      ;
; -3.214 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.248      ;
; -3.197 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.231      ;
; -3.192 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.232      ;
; -3.191 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.225      ;
; -3.180 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.220      ;
; -3.175 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.215      ;
; -3.093 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.133      ;
; -3.079 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 4.119      ;
; -3.067 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.103      ;
; -3.064 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 4.100      ;
; -2.968 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 4.002      ;
; -2.931 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.965      ;
; -2.929 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.965      ;
; -2.882 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.918      ;
; -2.870 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.906      ;
; -2.822 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.862      ;
; -2.742 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.776      ;
; -2.699 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.733      ;
; -2.663 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.697      ;
; -2.646 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.682      ;
; -2.637 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.679      ;
; -2.636 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.676      ;
; -2.623 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.665      ;
; -2.565 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.599      ;
; -2.528 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.564      ;
; -2.493 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.529      ;
; -2.476 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.510      ;
; -2.393 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.429      ;
; -2.392 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.432      ;
; -2.381 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.417      ;
; -2.378 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.418      ;
; -2.378 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.414      ;
; -2.366 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.408      ;
; -2.358 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.394      ;
; -2.244 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.278      ;
; -2.180 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.006      ; 3.222      ;
; -2.170 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.204      ;
; -2.134 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.170      ;
; -2.124 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.158      ;
; -2.121 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 3.161      ;
; -2.082 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.118      ;
; -2.079 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.115      ;
; -2.073 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 3.107      ;
; -2.068 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 3.104      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLK'                                                                                                                ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; shifter16bit:inst27|inst23 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.657      ;
; 0.541 ; shifter16bit:inst27|inst22 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.807      ;
; 0.682 ; shifter16bit:inst27|inst21 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.948      ;
; 0.683 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.949      ;
; 0.685 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.951      ;
; 0.749 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.015      ;
; 0.752 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst9  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.018      ;
; 0.814 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.080      ;
; 0.821 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.087      ;
; 0.828 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.094      ;
; 0.829 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.095      ;
; 0.837 ; shifter16bit:inst27|inst23 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.103      ;
; 0.857 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.123      ;
; 0.862 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst9  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.128      ;
; 0.965 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.231      ;
; 0.979 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.006     ; 1.239      ;
; 1.029 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.295      ;
; 1.039 ; shifter16bit:inst27|inst22 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.305      ;
; 1.053 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.317      ;
; 1.073 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.006      ; 1.345      ;
; 1.096 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.362      ;
; 1.225 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst9  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.491      ;
; 1.233 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.499      ;
; 1.236 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.502      ;
; 1.237 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.503      ;
; 1.256 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.522      ;
; 1.340 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.606      ;
; 1.415 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.681      ;
; 1.426 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.692      ;
; 1.432 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.698      ;
; 1.502 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.768      ;
; 1.511 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.777      ;
; 1.597 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.863      ;
; 1.601 ; shifter16bit:inst27|inst21 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.002      ; 1.869      ;
; 1.683 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.947      ;
; 1.694 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.960      ;
; 1.732 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.998      ;
; 1.771 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 0.000        ; 0.002      ; 2.039      ;
; 2.066 ; shifter16bit:inst27|inst21 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.332      ;
; 2.120 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.386      ;
; 2.131 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.397      ;
; 2.136 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.402      ;
; 2.244 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.510      ;
; 2.258 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.524      ;
; 2.300 ; shifter16bit:inst27|inst21 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.566      ;
; 2.363 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.629      ;
; 2.388 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.652      ;
; 2.442 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.708      ;
; 2.448 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 2.712      ;
; 2.653 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.919      ;
; 2.665 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.931      ;
; 2.705 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 2.975      ;
; 2.714 ; shifter16bit:inst27|inst22 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 2.980      ;
; 2.769 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.035      ;
; 2.791 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.055      ;
; 2.838 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.104      ;
; 2.843 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.107      ;
; 2.852 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.118      ;
; 2.891 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 3.161      ;
; 2.894 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.158      ;
; 2.904 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.170      ;
; 2.940 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.204      ;
; 3.014 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.278      ;
; 3.136 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.006      ; 3.408      ;
; 3.148 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 3.418      ;
; 3.151 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.417      ;
; 3.162 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 3.432      ;
; 3.163 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.429      ;
; 3.246 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.510      ;
; 3.263 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.529      ;
; 3.335 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.599      ;
; 3.393 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.006      ; 3.665      ;
; 3.406 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 3.676      ;
; 3.407 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.006      ; 3.679      ;
; 3.416 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.682      ;
; 3.433 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.697      ;
; 3.469 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.733      ;
; 3.512 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.776      ;
; 3.592 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 3.862      ;
; 3.640 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.906      ;
; 3.652 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.918      ;
; 3.699 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 3.965      ;
; 3.701 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 3.965      ;
; 3.738 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 4.002      ;
; 3.834 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.100      ;
; 3.837 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.103      ;
; 3.849 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 4.119      ;
; 3.863 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 4.133      ;
; 3.945 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 4.215      ;
; 3.950 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 4.220      ;
; 3.961 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 4.225      ;
; 3.962 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 4.232      ;
; 3.967 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 4.231      ;
; 3.984 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 4.248      ;
; 4.001 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 4.265      ;
; 4.105 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 4.371      ;
; 4.119 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 4.383      ;
; 4.131 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.004      ; 4.401      ;
; 4.195 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.006      ; 4.467      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst16 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst16 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst17 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst17 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst19 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst19 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst20 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst20 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst21 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst21 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst22 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst22 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst23 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst23 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst10|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst10|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst11|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst11|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst12|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst12|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst13|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst13|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst14|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst14|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst15|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst15|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst16|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst16|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst17|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst17|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst18|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst18|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst19|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst19|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst20|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst20|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst21|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst21|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst22|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst22|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst23|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst23|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst9|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst9|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst|clk            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; D0[*]      ; CLK        ; 11.774 ; 11.774 ; Rise       ; CLK             ;
;  D0[0]     ; CLK        ; 11.774 ; 11.774 ; Rise       ; CLK             ;
;  D0[1]     ; CLK        ; 10.995 ; 10.995 ; Rise       ; CLK             ;
;  D0[2]     ; CLK        ; 10.958 ; 10.958 ; Rise       ; CLK             ;
;  D0[3]     ; CLK        ; 10.342 ; 10.342 ; Rise       ; CLK             ;
;  D0[4]     ; CLK        ; 9.723  ; 9.723  ; Rise       ; CLK             ;
;  D0[5]     ; CLK        ; 9.040  ; 9.040  ; Rise       ; CLK             ;
;  D0[6]     ; CLK        ; 8.666  ; 8.666  ; Rise       ; CLK             ;
;  D0[7]     ; CLK        ; 8.642  ; 8.642  ; Rise       ; CLK             ;
;  D0[8]     ; CLK        ; 8.495  ; 8.495  ; Rise       ; CLK             ;
;  D0[9]     ; CLK        ; 8.233  ; 8.233  ; Rise       ; CLK             ;
;  D0[10]    ; CLK        ; 7.616  ; 7.616  ; Rise       ; CLK             ;
;  D0[11]    ; CLK        ; 6.966  ; 6.966  ; Rise       ; CLK             ;
;  D0[12]    ; CLK        ; 6.837  ; 6.837  ; Rise       ; CLK             ;
;  D0[13]    ; CLK        ; 5.918  ; 5.918  ; Rise       ; CLK             ;
;  D0[14]    ; CLK        ; 6.475  ; 6.475  ; Rise       ; CLK             ;
;  D0[15]    ; CLK        ; 5.605  ; 5.605  ; Rise       ; CLK             ;
; D1[*]      ; CLK        ; 11.631 ; 11.631 ; Rise       ; CLK             ;
;  D1[0]     ; CLK        ; 11.631 ; 11.631 ; Rise       ; CLK             ;
;  D1[1]     ; CLK        ; 11.168 ; 11.168 ; Rise       ; CLK             ;
;  D1[2]     ; CLK        ; 10.804 ; 10.804 ; Rise       ; CLK             ;
;  D1[3]     ; CLK        ; 10.430 ; 10.430 ; Rise       ; CLK             ;
;  D1[4]     ; CLK        ; 10.140 ; 10.140 ; Rise       ; CLK             ;
;  D1[5]     ; CLK        ; 9.301  ; 9.301  ; Rise       ; CLK             ;
;  D1[6]     ; CLK        ; 8.743  ; 8.743  ; Rise       ; CLK             ;
;  D1[7]     ; CLK        ; 8.835  ; 8.835  ; Rise       ; CLK             ;
;  D1[8]     ; CLK        ; 7.725  ; 7.725  ; Rise       ; CLK             ;
;  D1[9]     ; CLK        ; 7.987  ; 7.987  ; Rise       ; CLK             ;
;  D1[10]    ; CLK        ; 7.083  ; 7.083  ; Rise       ; CLK             ;
;  D1[11]    ; CLK        ; 6.971  ; 6.971  ; Rise       ; CLK             ;
;  D1[12]    ; CLK        ; 6.320  ; 6.320  ; Rise       ; CLK             ;
;  D1[13]    ; CLK        ; 6.248  ; 6.248  ; Rise       ; CLK             ;
;  D1[14]    ; CLK        ; 6.181  ; 6.181  ; Rise       ; CLK             ;
;  D1[15]    ; CLK        ; 5.287  ; 5.287  ; Rise       ; CLK             ;
; S[*]       ; CLK        ; 5.231  ; 5.231  ; Rise       ; CLK             ;
;  S[0]      ; CLK        ; 5.231  ; 5.231  ; Rise       ; CLK             ;
;  S[1]      ; CLK        ; 1.909  ; 1.909  ; Rise       ; CLK             ;
; Select_mux ; CLK        ; 11.549 ; 11.549 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; D0[*]      ; CLK        ; -4.207 ; -4.207 ; Rise       ; CLK             ;
;  D0[0]     ; CLK        ; -6.168 ; -6.168 ; Rise       ; CLK             ;
;  D0[1]     ; CLK        ; -6.046 ; -6.046 ; Rise       ; CLK             ;
;  D0[2]     ; CLK        ; -6.448 ; -6.448 ; Rise       ; CLK             ;
;  D0[3]     ; CLK        ; -4.870 ; -4.870 ; Rise       ; CLK             ;
;  D0[4]     ; CLK        ; -5.956 ; -5.956 ; Rise       ; CLK             ;
;  D0[5]     ; CLK        ; -5.417 ; -5.417 ; Rise       ; CLK             ;
;  D0[6]     ; CLK        ; -4.207 ; -4.207 ; Rise       ; CLK             ;
;  D0[7]     ; CLK        ; -5.190 ; -5.190 ; Rise       ; CLK             ;
;  D0[8]     ; CLK        ; -4.883 ; -4.883 ; Rise       ; CLK             ;
;  D0[9]     ; CLK        ; -5.525 ; -5.525 ; Rise       ; CLK             ;
;  D0[10]    ; CLK        ; -5.114 ; -5.114 ; Rise       ; CLK             ;
;  D0[11]    ; CLK        ; -5.425 ; -5.425 ; Rise       ; CLK             ;
;  D0[12]    ; CLK        ; -5.184 ; -5.184 ; Rise       ; CLK             ;
;  D0[13]    ; CLK        ; -5.144 ; -5.144 ; Rise       ; CLK             ;
;  D0[14]    ; CLK        ; -5.917 ; -5.917 ; Rise       ; CLK             ;
;  D0[15]    ; CLK        ; -5.375 ; -5.375 ; Rise       ; CLK             ;
; D1[*]      ; CLK        ; -4.576 ; -4.576 ; Rise       ; CLK             ;
;  D1[0]     ; CLK        ; -6.025 ; -6.025 ; Rise       ; CLK             ;
;  D1[1]     ; CLK        ; -6.219 ; -6.219 ; Rise       ; CLK             ;
;  D1[2]     ; CLK        ; -6.294 ; -6.294 ; Rise       ; CLK             ;
;  D1[3]     ; CLK        ; -5.038 ; -5.038 ; Rise       ; CLK             ;
;  D1[4]     ; CLK        ; -6.371 ; -6.371 ; Rise       ; CLK             ;
;  D1[5]     ; CLK        ; -5.389 ; -5.389 ; Rise       ; CLK             ;
;  D1[6]     ; CLK        ; -4.949 ; -4.949 ; Rise       ; CLK             ;
;  D1[7]     ; CLK        ; -5.201 ; -5.201 ; Rise       ; CLK             ;
;  D1[8]     ; CLK        ; -4.673 ; -4.673 ; Rise       ; CLK             ;
;  D1[9]     ; CLK        ; -5.414 ; -5.414 ; Rise       ; CLK             ;
;  D1[10]    ; CLK        ; -4.576 ; -4.576 ; Rise       ; CLK             ;
;  D1[11]    ; CLK        ; -5.437 ; -5.437 ; Rise       ; CLK             ;
;  D1[12]    ; CLK        ; -4.596 ; -4.596 ; Rise       ; CLK             ;
;  D1[13]    ; CLK        ; -5.526 ; -5.526 ; Rise       ; CLK             ;
;  D1[14]    ; CLK        ; -5.269 ; -5.269 ; Rise       ; CLK             ;
;  D1[15]    ; CLK        ; -5.057 ; -5.057 ; Rise       ; CLK             ;
; S[*]       ; CLK        ; 0.049  ; 0.049  ; Rise       ; CLK             ;
;  S[0]      ; CLK        ; -3.238 ; -3.238 ; Rise       ; CLK             ;
;  S[1]      ; CLK        ; 0.049  ; 0.049  ; Rise       ; CLK             ;
; Select_mux ; CLK        ; -4.936 ; -4.936 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; O[*]      ; CLK        ; 6.900 ; 6.900 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 6.821 ; 6.821 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 6.812 ; 6.812 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 6.804 ; 6.804 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 6.845 ; 6.845 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.840 ; 6.840 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 6.840 ; 6.840 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 6.809 ; 6.809 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 6.365 ; 6.365 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 6.387 ; 6.387 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 6.583 ; 6.583 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 6.811 ; 6.811 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 6.900 ; 6.900 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 6.872 ; 6.872 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 6.900 ; 6.900 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 6.780 ; 6.780 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 6.815 ; 6.815 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; O[*]      ; CLK        ; 6.365 ; 6.365 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 6.821 ; 6.821 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 6.812 ; 6.812 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 6.804 ; 6.804 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 6.845 ; 6.845 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.840 ; 6.840 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 6.840 ; 6.840 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 6.809 ; 6.809 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 6.365 ; 6.365 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 6.387 ; 6.387 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 6.583 ; 6.583 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 6.811 ; 6.811 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 6.900 ; 6.900 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 6.872 ; 6.872 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 6.900 ; 6.900 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 6.780 ; 6.780 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 6.815 ; 6.815 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Tri        ; O[0]        ; 5.255 ; 5.255 ; 5.255 ; 5.255 ;
; Tri        ; O[1]        ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
; Tri        ; O[2]        ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
; Tri        ; O[3]        ; 5.265 ; 5.265 ; 5.265 ; 5.265 ;
; Tri        ; O[4]        ; 5.255 ; 5.255 ; 5.255 ; 5.255 ;
; Tri        ; O[5]        ; 5.265 ; 5.265 ; 5.265 ; 5.265 ;
; Tri        ; O[6]        ; 5.261 ; 5.261 ; 5.261 ; 5.261 ;
; Tri        ; O[7]        ; 5.261 ; 5.261 ; 5.261 ; 5.261 ;
; Tri        ; O[8]        ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; Tri        ; O[9]        ; 5.255 ; 5.255 ; 5.255 ; 5.255 ;
; Tri        ; O[10]       ; 5.241 ; 5.241 ; 5.241 ; 5.241 ;
; Tri        ; O[11]       ; 5.555 ; 5.555 ; 5.555 ; 5.555 ;
; Tri        ; O[12]       ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; Tri        ; O[13]       ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; Tri        ; O[14]       ; 5.235 ; 5.235 ; 5.235 ; 5.235 ;
; Tri        ; O[15]       ; 5.251 ; 5.251 ; 5.251 ; 5.251 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Tri        ; O[0]        ; 5.255 ; 5.255 ; 5.255 ; 5.255 ;
; Tri        ; O[1]        ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
; Tri        ; O[2]        ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
; Tri        ; O[3]        ; 5.265 ; 5.265 ; 5.265 ; 5.265 ;
; Tri        ; O[4]        ; 5.255 ; 5.255 ; 5.255 ; 5.255 ;
; Tri        ; O[5]        ; 5.265 ; 5.265 ; 5.265 ; 5.265 ;
; Tri        ; O[6]        ; 5.261 ; 5.261 ; 5.261 ; 5.261 ;
; Tri        ; O[7]        ; 5.261 ; 5.261 ; 5.261 ; 5.261 ;
; Tri        ; O[8]        ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; Tri        ; O[9]        ; 5.255 ; 5.255 ; 5.255 ; 5.255 ;
; Tri        ; O[10]       ; 5.241 ; 5.241 ; 5.241 ; 5.241 ;
; Tri        ; O[11]       ; 5.555 ; 5.555 ; 5.555 ; 5.555 ;
; Tri        ; O[12]       ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; Tri        ; O[13]       ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; Tri        ; O[14]       ; 5.235 ; 5.235 ; 5.235 ; 5.235 ;
; Tri        ; O[15]       ; 5.251 ; 5.251 ; 5.251 ; 5.251 ;
+------------+-------------+-------+-------+-------+-------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; CLK   ; -2.154 ; -18.220       ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; CLK   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; CLK   ; -1.380 ; -17.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLK'                                                                                                                ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -2.154 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.188      ;
; -2.101 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.135      ;
; -1.979 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 3.013      ;
; -1.953 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.987      ;
; -1.900 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.934      ;
; -1.872 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.906      ;
; -1.778 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.812      ;
; -1.757 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.791      ;
; -1.704 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.738      ;
; -1.671 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.705      ;
; -1.643 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.677      ;
; -1.620 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.655      ;
; -1.614 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.649      ;
; -1.582 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.616      ;
; -1.567 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.602      ;
; -1.561 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.596      ;
; -1.475 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.509      ;
; -1.458 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.494      ;
; -1.445 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.480      ;
; -1.442 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.476      ;
; -1.439 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.474      ;
; -1.377 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.411      ;
; -1.338 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.373      ;
; -1.332 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.367      ;
; -1.285 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.320      ;
; -1.280 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.315      ;
; -1.257 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.293      ;
; -1.246 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.280      ;
; -1.232 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.267      ;
; -1.227 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.262      ;
; -1.222 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.253      ;
; -1.179 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.214      ;
; -1.176 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.210      ;
; -1.126 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.161      ;
; -1.110 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.145      ;
; -1.109 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.144      ;
; -1.105 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.140      ;
; -1.103 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.138      ;
; -1.098 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.133      ;
; -1.067 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.099      ;
; -1.061 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.004      ; 2.097      ;
; -1.045 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.080      ;
; -1.021 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.052      ;
; -1.017 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 2.048      ;
; -1.014 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 2.046      ;
; -1.004 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.039      ;
; -1.003 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.038      ;
; -0.998 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 2.033      ;
; -0.980 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; 0.002      ; 2.014      ;
; -0.924 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.961      ;
; -0.923 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.958      ;
; -0.918 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.955      ;
; -0.897 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.932      ;
; -0.892 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.924      ;
; -0.880 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.910      ;
; -0.843 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.878      ;
; -0.837 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.872      ;
; -0.827 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.857      ;
; -0.825 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.856      ;
; -0.816 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.847      ;
; -0.816 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.851      ;
; -0.804 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.836      ;
; -0.800 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.831      ;
; -0.785 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.817      ;
; -0.774 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.809      ;
; -0.769 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.804      ;
; -0.751 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.783      ;
; -0.709 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.740      ;
; -0.705 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.735      ;
; -0.688 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.720      ;
; -0.682 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.714      ;
; -0.668 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.703      ;
; -0.629 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.661      ;
; -0.620 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.651      ;
; -0.599 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.630      ;
; -0.598 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.628      ;
; -0.589 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.626      ;
; -0.587 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.622      ;
; -0.584 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.621      ;
; -0.556 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.588      ;
; -0.545 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.577      ;
; -0.542 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.573      ;
; -0.522 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.554      ;
; -0.508 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.539      ;
; -0.508 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.543      ;
; -0.503 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.538      ;
; -0.492 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.524      ;
; -0.483 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.515      ;
; -0.483 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.520      ;
; -0.477 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.509      ;
; -0.403 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.434      ;
; -0.402 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 1.000        ; 0.003      ; 1.437      ;
; -0.402 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 1.000        ; 0.005      ; 1.439      ;
; -0.379 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.410      ;
; -0.376 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.408      ;
; -0.370 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.402      ;
; -0.369 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 1.000        ; -0.002     ; 1.399      ;
; -0.353 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.385      ;
; -0.348 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 1.000        ; 0.000      ; 1.380      ;
; -0.341 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 1.000        ; -0.001     ; 1.372      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLK'                                                                                                                ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; shifter16bit:inst27|inst23 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.367      ;
; 0.251 ; shifter16bit:inst27|inst22 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.403      ;
; 0.303 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.455      ;
; 0.306 ; shifter16bit:inst27|inst21 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.458      ;
; 0.310 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.462      ;
; 0.344 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.496      ;
; 0.347 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst9  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.499      ;
; 0.368 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.368 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.520      ;
; 0.371 ; shifter16bit:inst27|inst23 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.523      ;
; 0.375 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.528      ;
; 0.381 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.533      ;
; 0.386 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst9  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.538      ;
; 0.436 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.588      ;
; 0.450 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.005     ; 0.597      ;
; 0.464 ; shifter16bit:inst27|inst22 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.616      ;
; 0.468 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.620      ;
; 0.469 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 0.620      ;
; 0.474 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.005      ; 0.631      ;
; 0.499 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.651      ;
; 0.544 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.544 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst9  ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.696      ;
; 0.548 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.700      ;
; 0.549 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.701      ;
; 0.552 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.704      ;
; 0.585 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.737      ;
; 0.626 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.778      ;
; 0.635 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.787      ;
; 0.638 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.790      ;
; 0.663 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.815      ;
; 0.670 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.822      ;
; 0.709 ; shifter16bit:inst27|inst21 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.001      ; 0.862      ;
; 0.711 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.863      ;
; 0.751 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 0.901      ;
; 0.782 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.934      ;
; 0.787 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 0.939      ;
; 0.800 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 0.000        ; 0.002      ; 0.954      ;
; 0.897 ; shifter16bit:inst27|inst21 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.049      ;
; 0.933 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst   ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.085      ;
; 0.958 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.110      ;
; 0.986 ; shifter16bit:inst27|inst21 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.138      ;
; 0.992 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.144      ;
; 1.003 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.155      ;
; 1.008 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.160      ;
; 1.025 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.176      ;
; 1.028 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.180      ;
; 1.055 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.207      ;
; 1.058 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.209      ;
; 1.140 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.292      ;
; 1.146 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.298      ;
; 1.186 ; shifter16bit:inst27|inst22 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.338      ;
; 1.192 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.343      ;
; 1.201 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.356      ;
; 1.203 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.355      ;
; 1.221 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.372      ;
; 1.228 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.380      ;
; 1.233 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.385      ;
; 1.249 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.399      ;
; 1.256 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst11 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.408      ;
; 1.259 ; shifter16bit:inst27|inst20 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.410      ;
; 1.282 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.437      ;
; 1.283 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.434      ;
; 1.357 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.509      ;
; 1.363 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.515      ;
; 1.363 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.520      ;
; 1.383 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.538      ;
; 1.388 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.539      ;
; 1.388 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.543      ;
; 1.422 ; shifter16bit:inst27|inst19 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.573      ;
; 1.425 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst10 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.577      ;
; 1.464 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.621      ;
; 1.467 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.622      ;
; 1.469 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.626      ;
; 1.478 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.628      ;
; 1.479 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.630      ;
; 1.500 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.651      ;
; 1.509 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.661      ;
; 1.548 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.703      ;
; 1.562 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.714      ;
; 1.568 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.720      ;
; 1.585 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.735      ;
; 1.589 ; shifter16bit:inst27|inst18 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.740      ;
; 1.631 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.783      ;
; 1.649 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst17 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.804      ;
; 1.654 ; shifter16bit:inst27|inst12 ; shifter16bit:inst27|inst18 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.809      ;
; 1.665 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.817      ;
; 1.680 ; shifter16bit:inst27|inst17 ; shifter16bit:inst27|inst23 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.831      ;
; 1.684 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst12 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.836      ;
; 1.696 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst15 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.851      ;
; 1.696 ; shifter16bit:inst27|inst16 ; shifter16bit:inst27|inst22 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.847      ;
; 1.705 ; shifter16bit:inst27|inst15 ; shifter16bit:inst27|inst21 ; CLK          ; CLK         ; 0.000        ; -0.001     ; 1.856      ;
; 1.707 ; shifter16bit:inst27|inst9  ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.857      ;
; 1.717 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.872      ;
; 1.723 ; shifter16bit:inst27|inst13 ; shifter16bit:inst27|inst20 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.878      ;
; 1.760 ; shifter16bit:inst27|inst   ; shifter16bit:inst27|inst14 ; CLK          ; CLK         ; 0.000        ; -0.002     ; 1.910      ;
; 1.772 ; shifter16bit:inst27|inst10 ; shifter16bit:inst27|inst13 ; CLK          ; CLK         ; 0.000        ; 0.000      ; 1.924      ;
; 1.777 ; shifter16bit:inst27|inst11 ; shifter16bit:inst27|inst16 ; CLK          ; CLK         ; 0.000        ; 0.003      ; 1.932      ;
; 1.798 ; shifter16bit:inst27|inst14 ; shifter16bit:inst27|inst19 ; CLK          ; CLK         ; 0.000        ; 0.005      ; 1.955      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLK'                                                                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLK   ; Rise       ; CLK                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst10 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst11 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst12 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst13 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst14 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst15 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst16 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst16 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst17 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst17 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst18 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst19 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst19 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst20 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst20 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst21 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst21 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst22 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst22 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst23 ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst23 ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLK   ; Rise       ; shifter16bit:inst27|inst9  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLK   ; Rise       ; shifter16bit:inst27|inst9  ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK|combout                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK|combout                ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|inclk[0]       ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; CLK~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; CLK~clkctrl|outclk         ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst10|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst10|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst11|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst11|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst12|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst12|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst13|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst13|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst14|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst14|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst15|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst15|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst16|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst16|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst17|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst17|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst18|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst18|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst19|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst19|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst20|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst20|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst21|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst21|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst22|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst22|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst23|clk          ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst23|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst9|clk           ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst9|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; CLK   ; Rise       ; inst27|inst|clk            ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; CLK   ; Rise       ; inst27|inst|clk            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; D0[*]      ; CLK        ; 5.382 ; 5.382 ; Rise       ; CLK             ;
;  D0[0]     ; CLK        ; 5.382 ; 5.382 ; Rise       ; CLK             ;
;  D0[1]     ; CLK        ; 4.999 ; 4.999 ; Rise       ; CLK             ;
;  D0[2]     ; CLK        ; 5.025 ; 5.025 ; Rise       ; CLK             ;
;  D0[3]     ; CLK        ; 4.757 ; 4.757 ; Rise       ; CLK             ;
;  D0[4]     ; CLK        ; 4.493 ; 4.493 ; Rise       ; CLK             ;
;  D0[5]     ; CLK        ; 4.191 ; 4.191 ; Rise       ; CLK             ;
;  D0[6]     ; CLK        ; 4.055 ; 4.055 ; Rise       ; CLK             ;
;  D0[7]     ; CLK        ; 4.065 ; 4.065 ; Rise       ; CLK             ;
;  D0[8]     ; CLK        ; 3.987 ; 3.987 ; Rise       ; CLK             ;
;  D0[9]     ; CLK        ; 3.900 ; 3.900 ; Rise       ; CLK             ;
;  D0[10]    ; CLK        ; 3.624 ; 3.624 ; Rise       ; CLK             ;
;  D0[11]    ; CLK        ; 3.361 ; 3.361 ; Rise       ; CLK             ;
;  D0[12]    ; CLK        ; 3.323 ; 3.323 ; Rise       ; CLK             ;
;  D0[13]    ; CLK        ; 2.891 ; 2.891 ; Rise       ; CLK             ;
;  D0[14]    ; CLK        ; 3.202 ; 3.202 ; Rise       ; CLK             ;
;  D0[15]    ; CLK        ; 2.802 ; 2.802 ; Rise       ; CLK             ;
; D1[*]      ; CLK        ; 5.296 ; 5.296 ; Rise       ; CLK             ;
;  D1[0]     ; CLK        ; 5.296 ; 5.296 ; Rise       ; CLK             ;
;  D1[1]     ; CLK        ; 5.107 ; 5.107 ; Rise       ; CLK             ;
;  D1[2]     ; CLK        ; 4.986 ; 4.986 ; Rise       ; CLK             ;
;  D1[3]     ; CLK        ; 4.811 ; 4.811 ; Rise       ; CLK             ;
;  D1[4]     ; CLK        ; 4.684 ; 4.684 ; Rise       ; CLK             ;
;  D1[5]     ; CLK        ; 4.339 ; 4.339 ; Rise       ; CLK             ;
;  D1[6]     ; CLK        ; 4.096 ; 4.096 ; Rise       ; CLK             ;
;  D1[7]     ; CLK        ; 4.139 ; 4.139 ; Rise       ; CLK             ;
;  D1[8]     ; CLK        ; 3.659 ; 3.659 ; Rise       ; CLK             ;
;  D1[9]     ; CLK        ; 3.789 ; 3.789 ; Rise       ; CLK             ;
;  D1[10]    ; CLK        ; 3.388 ; 3.388 ; Rise       ; CLK             ;
;  D1[11]    ; CLK        ; 3.352 ; 3.352 ; Rise       ; CLK             ;
;  D1[12]    ; CLK        ; 3.079 ; 3.079 ; Rise       ; CLK             ;
;  D1[13]    ; CLK        ; 3.065 ; 3.065 ; Rise       ; CLK             ;
;  D1[14]    ; CLK        ; 3.044 ; 3.044 ; Rise       ; CLK             ;
;  D1[15]    ; CLK        ; 2.676 ; 2.676 ; Rise       ; CLK             ;
; S[*]       ; CLK        ; 2.630 ; 2.630 ; Rise       ; CLK             ;
;  S[0]      ; CLK        ; 2.630 ; 2.630 ; Rise       ; CLK             ;
;  S[1]      ; CLK        ; 0.554 ; 0.554 ; Rise       ; CLK             ;
; Select_mux ; CLK        ; 5.302 ; 5.302 ; Rise       ; CLK             ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; D0[*]      ; CLK        ; -2.152 ; -2.152 ; Rise       ; CLK             ;
;  D0[0]     ; CLK        ; -3.017 ; -3.017 ; Rise       ; CLK             ;
;  D0[1]     ; CLK        ; -2.914 ; -2.914 ; Rise       ; CLK             ;
;  D0[2]     ; CLK        ; -3.127 ; -3.127 ; Rise       ; CLK             ;
;  D0[3]     ; CLK        ; -2.444 ; -2.444 ; Rise       ; CLK             ;
;  D0[4]     ; CLK        ; -2.942 ; -2.942 ; Rise       ; CLK             ;
;  D0[5]     ; CLK        ; -2.667 ; -2.667 ; Rise       ; CLK             ;
;  D0[6]     ; CLK        ; -2.152 ; -2.152 ; Rise       ; CLK             ;
;  D0[7]     ; CLK        ; -2.587 ; -2.587 ; Rise       ; CLK             ;
;  D0[8]     ; CLK        ; -2.446 ; -2.446 ; Rise       ; CLK             ;
;  D0[9]     ; CLK        ; -2.743 ; -2.743 ; Rise       ; CLK             ;
;  D0[10]    ; CLK        ; -2.560 ; -2.560 ; Rise       ; CLK             ;
;  D0[11]    ; CLK        ; -2.701 ; -2.701 ; Rise       ; CLK             ;
;  D0[12]    ; CLK        ; -2.620 ; -2.620 ; Rise       ; CLK             ;
;  D0[13]    ; CLK        ; -2.546 ; -2.546 ; Rise       ; CLK             ;
;  D0[14]    ; CLK        ; -2.928 ; -2.928 ; Rise       ; CLK             ;
;  D0[15]    ; CLK        ; -2.682 ; -2.682 ; Rise       ; CLK             ;
; D1[*]      ; CLK        ; -2.328 ; -2.328 ; Rise       ; CLK             ;
;  D1[0]     ; CLK        ; -2.931 ; -2.931 ; Rise       ; CLK             ;
;  D1[1]     ; CLK        ; -3.022 ; -3.022 ; Rise       ; CLK             ;
;  D1[2]     ; CLK        ; -3.088 ; -3.088 ; Rise       ; CLK             ;
;  D1[3]     ; CLK        ; -2.525 ; -2.525 ; Rise       ; CLK             ;
;  D1[4]     ; CLK        ; -3.129 ; -3.129 ; Rise       ; CLK             ;
;  D1[5]     ; CLK        ; -2.689 ; -2.689 ; Rise       ; CLK             ;
;  D1[6]     ; CLK        ; -2.484 ; -2.484 ; Rise       ; CLK             ;
;  D1[7]     ; CLK        ; -2.603 ; -2.603 ; Rise       ; CLK             ;
;  D1[8]     ; CLK        ; -2.363 ; -2.363 ; Rise       ; CLK             ;
;  D1[9]     ; CLK        ; -2.689 ; -2.689 ; Rise       ; CLK             ;
;  D1[10]    ; CLK        ; -2.328 ; -2.328 ; Rise       ; CLK             ;
;  D1[11]    ; CLK        ; -2.692 ; -2.692 ; Rise       ; CLK             ;
;  D1[12]    ; CLK        ; -2.337 ; -2.337 ; Rise       ; CLK             ;
;  D1[13]    ; CLK        ; -2.744 ; -2.744 ; Rise       ; CLK             ;
;  D1[14]    ; CLK        ; -2.624 ; -2.624 ; Rise       ; CLK             ;
;  D1[15]    ; CLK        ; -2.556 ; -2.556 ; Rise       ; CLK             ;
; S[*]       ; CLK        ; 0.336  ; 0.336  ; Rise       ; CLK             ;
;  S[0]      ; CLK        ; -1.744 ; -1.744 ; Rise       ; CLK             ;
;  S[1]      ; CLK        ; 0.336  ; 0.336  ; Rise       ; CLK             ;
; Select_mux ; CLK        ; -2.544 ; -2.544 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; O[*]      ; CLK        ; 3.912 ; 3.912 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 3.842 ; 3.842 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 3.842 ; 3.842 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 3.836 ; 3.836 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 3.860 ; 3.860 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 3.853 ; 3.853 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 3.860 ; 3.860 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 3.834 ; 3.834 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 3.641 ; 3.641 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 3.658 ; 3.658 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 3.733 ; 3.733 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 3.829 ; 3.829 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 3.912 ; 3.912 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 3.889 ; 3.889 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 3.807 ; 3.807 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 3.838 ; 3.838 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; O[*]      ; CLK        ; 3.641 ; 3.641 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 3.842 ; 3.842 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 3.842 ; 3.842 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 3.836 ; 3.836 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 3.860 ; 3.860 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 3.853 ; 3.853 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 3.860 ; 3.860 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 3.834 ; 3.834 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 3.641 ; 3.641 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 3.658 ; 3.658 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 3.733 ; 3.733 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 3.829 ; 3.829 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 3.912 ; 3.912 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 3.889 ; 3.889 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 3.807 ; 3.807 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 3.838 ; 3.838 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Propagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Tri        ; O[0]        ; 2.783 ; 2.783 ; 2.783 ; 2.783 ;
; Tri        ; O[1]        ; 2.807 ; 2.807 ; 2.807 ; 2.807 ;
; Tri        ; O[2]        ; 2.807 ; 2.807 ; 2.807 ; 2.807 ;
; Tri        ; O[3]        ; 2.793 ; 2.793 ; 2.793 ; 2.793 ;
; Tri        ; O[4]        ; 2.783 ; 2.783 ; 2.783 ; 2.783 ;
; Tri        ; O[5]        ; 2.793 ; 2.793 ; 2.793 ; 2.793 ;
; Tri        ; O[6]        ; 2.794 ; 2.794 ; 2.794 ; 2.794 ;
; Tri        ; O[7]        ; 2.794 ; 2.794 ; 2.794 ; 2.794 ;
; Tri        ; O[8]        ; 2.804 ; 2.804 ; 2.804 ; 2.804 ;
; Tri        ; O[9]        ; 2.787 ; 2.787 ; 2.787 ; 2.787 ;
; Tri        ; O[10]       ; 2.768 ; 2.768 ; 2.768 ; 2.768 ;
; Tri        ; O[11]       ; 2.952 ; 2.952 ; 2.952 ; 2.952 ;
; Tri        ; O[12]       ; 2.942 ; 2.942 ; 2.942 ; 2.942 ;
; Tri        ; O[13]       ; 2.804 ; 2.804 ; 2.804 ; 2.804 ;
; Tri        ; O[14]       ; 2.767 ; 2.767 ; 2.767 ; 2.767 ;
; Tri        ; O[15]       ; 2.778 ; 2.778 ; 2.778 ; 2.778 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Propagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Tri        ; O[0]        ; 2.783 ; 2.783 ; 2.783 ; 2.783 ;
; Tri        ; O[1]        ; 2.807 ; 2.807 ; 2.807 ; 2.807 ;
; Tri        ; O[2]        ; 2.807 ; 2.807 ; 2.807 ; 2.807 ;
; Tri        ; O[3]        ; 2.793 ; 2.793 ; 2.793 ; 2.793 ;
; Tri        ; O[4]        ; 2.783 ; 2.783 ; 2.783 ; 2.783 ;
; Tri        ; O[5]        ; 2.793 ; 2.793 ; 2.793 ; 2.793 ;
; Tri        ; O[6]        ; 2.794 ; 2.794 ; 2.794 ; 2.794 ;
; Tri        ; O[7]        ; 2.794 ; 2.794 ; 2.794 ; 2.794 ;
; Tri        ; O[8]        ; 2.804 ; 2.804 ; 2.804 ; 2.804 ;
; Tri        ; O[9]        ; 2.787 ; 2.787 ; 2.787 ; 2.787 ;
; Tri        ; O[10]       ; 2.768 ; 2.768 ; 2.768 ; 2.768 ;
; Tri        ; O[11]       ; 2.952 ; 2.952 ; 2.952 ; 2.952 ;
; Tri        ; O[12]       ; 2.942 ; 2.942 ; 2.942 ; 2.942 ;
; Tri        ; O[13]       ; 2.804 ; 2.804 ; 2.804 ; 2.804 ;
; Tri        ; O[14]       ; 2.767 ; 2.767 ; 2.767 ; 2.767 ;
; Tri        ; O[15]       ; 2.778 ; 2.778 ; 2.778 ; 2.778 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -6.414  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  CLK             ; -6.414  ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -63.179 ; 0.0   ; 0.0      ; 0.0     ; -17.38              ;
;  CLK             ; -63.179 ; 0.000 ; N/A      ; N/A     ; -17.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+--------------------------------------------------------------------------+
; Setup Times                                                              ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; D0[*]      ; CLK        ; 11.774 ; 11.774 ; Rise       ; CLK             ;
;  D0[0]     ; CLK        ; 11.774 ; 11.774 ; Rise       ; CLK             ;
;  D0[1]     ; CLK        ; 10.995 ; 10.995 ; Rise       ; CLK             ;
;  D0[2]     ; CLK        ; 10.958 ; 10.958 ; Rise       ; CLK             ;
;  D0[3]     ; CLK        ; 10.342 ; 10.342 ; Rise       ; CLK             ;
;  D0[4]     ; CLK        ; 9.723  ; 9.723  ; Rise       ; CLK             ;
;  D0[5]     ; CLK        ; 9.040  ; 9.040  ; Rise       ; CLK             ;
;  D0[6]     ; CLK        ; 8.666  ; 8.666  ; Rise       ; CLK             ;
;  D0[7]     ; CLK        ; 8.642  ; 8.642  ; Rise       ; CLK             ;
;  D0[8]     ; CLK        ; 8.495  ; 8.495  ; Rise       ; CLK             ;
;  D0[9]     ; CLK        ; 8.233  ; 8.233  ; Rise       ; CLK             ;
;  D0[10]    ; CLK        ; 7.616  ; 7.616  ; Rise       ; CLK             ;
;  D0[11]    ; CLK        ; 6.966  ; 6.966  ; Rise       ; CLK             ;
;  D0[12]    ; CLK        ; 6.837  ; 6.837  ; Rise       ; CLK             ;
;  D0[13]    ; CLK        ; 5.918  ; 5.918  ; Rise       ; CLK             ;
;  D0[14]    ; CLK        ; 6.475  ; 6.475  ; Rise       ; CLK             ;
;  D0[15]    ; CLK        ; 5.605  ; 5.605  ; Rise       ; CLK             ;
; D1[*]      ; CLK        ; 11.631 ; 11.631 ; Rise       ; CLK             ;
;  D1[0]     ; CLK        ; 11.631 ; 11.631 ; Rise       ; CLK             ;
;  D1[1]     ; CLK        ; 11.168 ; 11.168 ; Rise       ; CLK             ;
;  D1[2]     ; CLK        ; 10.804 ; 10.804 ; Rise       ; CLK             ;
;  D1[3]     ; CLK        ; 10.430 ; 10.430 ; Rise       ; CLK             ;
;  D1[4]     ; CLK        ; 10.140 ; 10.140 ; Rise       ; CLK             ;
;  D1[5]     ; CLK        ; 9.301  ; 9.301  ; Rise       ; CLK             ;
;  D1[6]     ; CLK        ; 8.743  ; 8.743  ; Rise       ; CLK             ;
;  D1[7]     ; CLK        ; 8.835  ; 8.835  ; Rise       ; CLK             ;
;  D1[8]     ; CLK        ; 7.725  ; 7.725  ; Rise       ; CLK             ;
;  D1[9]     ; CLK        ; 7.987  ; 7.987  ; Rise       ; CLK             ;
;  D1[10]    ; CLK        ; 7.083  ; 7.083  ; Rise       ; CLK             ;
;  D1[11]    ; CLK        ; 6.971  ; 6.971  ; Rise       ; CLK             ;
;  D1[12]    ; CLK        ; 6.320  ; 6.320  ; Rise       ; CLK             ;
;  D1[13]    ; CLK        ; 6.248  ; 6.248  ; Rise       ; CLK             ;
;  D1[14]    ; CLK        ; 6.181  ; 6.181  ; Rise       ; CLK             ;
;  D1[15]    ; CLK        ; 5.287  ; 5.287  ; Rise       ; CLK             ;
; S[*]       ; CLK        ; 5.231  ; 5.231  ; Rise       ; CLK             ;
;  S[0]      ; CLK        ; 5.231  ; 5.231  ; Rise       ; CLK             ;
;  S[1]      ; CLK        ; 1.909  ; 1.909  ; Rise       ; CLK             ;
; Select_mux ; CLK        ; 11.549 ; 11.549 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; D0[*]      ; CLK        ; -2.152 ; -2.152 ; Rise       ; CLK             ;
;  D0[0]     ; CLK        ; -3.017 ; -3.017 ; Rise       ; CLK             ;
;  D0[1]     ; CLK        ; -2.914 ; -2.914 ; Rise       ; CLK             ;
;  D0[2]     ; CLK        ; -3.127 ; -3.127 ; Rise       ; CLK             ;
;  D0[3]     ; CLK        ; -2.444 ; -2.444 ; Rise       ; CLK             ;
;  D0[4]     ; CLK        ; -2.942 ; -2.942 ; Rise       ; CLK             ;
;  D0[5]     ; CLK        ; -2.667 ; -2.667 ; Rise       ; CLK             ;
;  D0[6]     ; CLK        ; -2.152 ; -2.152 ; Rise       ; CLK             ;
;  D0[7]     ; CLK        ; -2.587 ; -2.587 ; Rise       ; CLK             ;
;  D0[8]     ; CLK        ; -2.446 ; -2.446 ; Rise       ; CLK             ;
;  D0[9]     ; CLK        ; -2.743 ; -2.743 ; Rise       ; CLK             ;
;  D0[10]    ; CLK        ; -2.560 ; -2.560 ; Rise       ; CLK             ;
;  D0[11]    ; CLK        ; -2.701 ; -2.701 ; Rise       ; CLK             ;
;  D0[12]    ; CLK        ; -2.620 ; -2.620 ; Rise       ; CLK             ;
;  D0[13]    ; CLK        ; -2.546 ; -2.546 ; Rise       ; CLK             ;
;  D0[14]    ; CLK        ; -2.928 ; -2.928 ; Rise       ; CLK             ;
;  D0[15]    ; CLK        ; -2.682 ; -2.682 ; Rise       ; CLK             ;
; D1[*]      ; CLK        ; -2.328 ; -2.328 ; Rise       ; CLK             ;
;  D1[0]     ; CLK        ; -2.931 ; -2.931 ; Rise       ; CLK             ;
;  D1[1]     ; CLK        ; -3.022 ; -3.022 ; Rise       ; CLK             ;
;  D1[2]     ; CLK        ; -3.088 ; -3.088 ; Rise       ; CLK             ;
;  D1[3]     ; CLK        ; -2.525 ; -2.525 ; Rise       ; CLK             ;
;  D1[4]     ; CLK        ; -3.129 ; -3.129 ; Rise       ; CLK             ;
;  D1[5]     ; CLK        ; -2.689 ; -2.689 ; Rise       ; CLK             ;
;  D1[6]     ; CLK        ; -2.484 ; -2.484 ; Rise       ; CLK             ;
;  D1[7]     ; CLK        ; -2.603 ; -2.603 ; Rise       ; CLK             ;
;  D1[8]     ; CLK        ; -2.363 ; -2.363 ; Rise       ; CLK             ;
;  D1[9]     ; CLK        ; -2.689 ; -2.689 ; Rise       ; CLK             ;
;  D1[10]    ; CLK        ; -2.328 ; -2.328 ; Rise       ; CLK             ;
;  D1[11]    ; CLK        ; -2.692 ; -2.692 ; Rise       ; CLK             ;
;  D1[12]    ; CLK        ; -2.337 ; -2.337 ; Rise       ; CLK             ;
;  D1[13]    ; CLK        ; -2.744 ; -2.744 ; Rise       ; CLK             ;
;  D1[14]    ; CLK        ; -2.624 ; -2.624 ; Rise       ; CLK             ;
;  D1[15]    ; CLK        ; -2.556 ; -2.556 ; Rise       ; CLK             ;
; S[*]       ; CLK        ; 0.336  ; 0.336  ; Rise       ; CLK             ;
;  S[0]      ; CLK        ; -1.744 ; -1.744 ; Rise       ; CLK             ;
;  S[1]      ; CLK        ; 0.336  ; 0.336  ; Rise       ; CLK             ;
; Select_mux ; CLK        ; -2.544 ; -2.544 ; Rise       ; CLK             ;
+------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; O[*]      ; CLK        ; 6.900 ; 6.900 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 6.821 ; 6.821 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 6.812 ; 6.812 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 6.804 ; 6.804 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 6.845 ; 6.845 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 6.840 ; 6.840 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 6.840 ; 6.840 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 6.809 ; 6.809 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 6.365 ; 6.365 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 6.387 ; 6.387 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 6.583 ; 6.583 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 6.811 ; 6.811 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 6.900 ; 6.900 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 6.872 ; 6.872 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 6.900 ; 6.900 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 6.780 ; 6.780 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 6.815 ; 6.815 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; O[*]      ; CLK        ; 3.641 ; 3.641 ; Rise       ; CLK             ;
;  O[0]     ; CLK        ; 3.842 ; 3.842 ; Rise       ; CLK             ;
;  O[1]     ; CLK        ; 3.842 ; 3.842 ; Rise       ; CLK             ;
;  O[2]     ; CLK        ; 3.836 ; 3.836 ; Rise       ; CLK             ;
;  O[3]     ; CLK        ; 3.860 ; 3.860 ; Rise       ; CLK             ;
;  O[4]     ; CLK        ; 3.853 ; 3.853 ; Rise       ; CLK             ;
;  O[5]     ; CLK        ; 3.860 ; 3.860 ; Rise       ; CLK             ;
;  O[6]     ; CLK        ; 3.834 ; 3.834 ; Rise       ; CLK             ;
;  O[7]     ; CLK        ; 3.641 ; 3.641 ; Rise       ; CLK             ;
;  O[8]     ; CLK        ; 3.658 ; 3.658 ; Rise       ; CLK             ;
;  O[9]     ; CLK        ; 3.733 ; 3.733 ; Rise       ; CLK             ;
;  O[10]    ; CLK        ; 3.829 ; 3.829 ; Rise       ; CLK             ;
;  O[11]    ; CLK        ; 3.912 ; 3.912 ; Rise       ; CLK             ;
;  O[12]    ; CLK        ; 3.889 ; 3.889 ; Rise       ; CLK             ;
;  O[13]    ; CLK        ; 3.890 ; 3.890 ; Rise       ; CLK             ;
;  O[14]    ; CLK        ; 3.807 ; 3.807 ; Rise       ; CLK             ;
;  O[15]    ; CLK        ; 3.838 ; 3.838 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------+
; Progagation Delay                                        ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Tri        ; O[0]        ; 5.255 ; 5.255 ; 5.255 ; 5.255 ;
; Tri        ; O[1]        ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
; Tri        ; O[2]        ; 5.275 ; 5.275 ; 5.275 ; 5.275 ;
; Tri        ; O[3]        ; 5.265 ; 5.265 ; 5.265 ; 5.265 ;
; Tri        ; O[4]        ; 5.255 ; 5.255 ; 5.255 ; 5.255 ;
; Tri        ; O[5]        ; 5.265 ; 5.265 ; 5.265 ; 5.265 ;
; Tri        ; O[6]        ; 5.261 ; 5.261 ; 5.261 ; 5.261 ;
; Tri        ; O[7]        ; 5.261 ; 5.261 ; 5.261 ; 5.261 ;
; Tri        ; O[8]        ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; Tri        ; O[9]        ; 5.255 ; 5.255 ; 5.255 ; 5.255 ;
; Tri        ; O[10]       ; 5.241 ; 5.241 ; 5.241 ; 5.241 ;
; Tri        ; O[11]       ; 5.555 ; 5.555 ; 5.555 ; 5.555 ;
; Tri        ; O[12]       ; 5.545 ; 5.545 ; 5.545 ; 5.545 ;
; Tri        ; O[13]       ; 5.271 ; 5.271 ; 5.271 ; 5.271 ;
; Tri        ; O[14]       ; 5.235 ; 5.235 ; 5.235 ; 5.235 ;
; Tri        ; O[15]       ; 5.251 ; 5.251 ; 5.251 ; 5.251 ;
+------------+-------------+-------+-------+-------+-------+


+----------------------------------------------------------+
; Minimum Progagation Delay                                ;
+------------+-------------+-------+-------+-------+-------+
; Input Port ; Output Port ; RR    ; RF    ; FR    ; FF    ;
+------------+-------------+-------+-------+-------+-------+
; Tri        ; O[0]        ; 2.783 ; 2.783 ; 2.783 ; 2.783 ;
; Tri        ; O[1]        ; 2.807 ; 2.807 ; 2.807 ; 2.807 ;
; Tri        ; O[2]        ; 2.807 ; 2.807 ; 2.807 ; 2.807 ;
; Tri        ; O[3]        ; 2.793 ; 2.793 ; 2.793 ; 2.793 ;
; Tri        ; O[4]        ; 2.783 ; 2.783 ; 2.783 ; 2.783 ;
; Tri        ; O[5]        ; 2.793 ; 2.793 ; 2.793 ; 2.793 ;
; Tri        ; O[6]        ; 2.794 ; 2.794 ; 2.794 ; 2.794 ;
; Tri        ; O[7]        ; 2.794 ; 2.794 ; 2.794 ; 2.794 ;
; Tri        ; O[8]        ; 2.804 ; 2.804 ; 2.804 ; 2.804 ;
; Tri        ; O[9]        ; 2.787 ; 2.787 ; 2.787 ; 2.787 ;
; Tri        ; O[10]       ; 2.768 ; 2.768 ; 2.768 ; 2.768 ;
; Tri        ; O[11]       ; 2.952 ; 2.952 ; 2.952 ; 2.952 ;
; Tri        ; O[12]       ; 2.942 ; 2.942 ; 2.942 ; 2.942 ;
; Tri        ; O[13]       ; 2.804 ; 2.804 ; 2.804 ; 2.804 ;
; Tri        ; O[14]       ; 2.767 ; 2.767 ; 2.767 ; 2.767 ;
; Tri        ; O[15]       ; 2.778 ; 2.778 ; 2.778 ; 2.778 ;
+------------+-------------+-------+-------+-------+-------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 179      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 179      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 36    ; 36   ;
; Unconstrained Input Port Paths  ; 336   ; 336  ;
; Unconstrained Output Ports      ; 16    ; 16   ;
; Unconstrained Output Port Paths ; 32    ; 32   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Fri Nov 15 23:45:37 2024
Info: Command: quartus_sta Lab04_CE118 -c Lab04_CE118
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'Lab04_CE118.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.414
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.414       -63.179 CLK 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.154
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.154       -18.220 CLK 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -17.380 CLK 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4543 megabytes
    Info: Processing ended: Fri Nov 15 23:45:37 2024
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:00


