# core
なんか頭の中がごちゃごちゃになってきたので整理のために1st完動までのtodoを整理します。

## 1st完動までのtodo

+ 目標としてはシングルサイクルで正常に動くコアを作る。(core 20Mhz, uart 100Mhzでその間はasync fifoでつなぐ。)
+ 命令はすべて実装した。
+ uartの入出力はいまはin,out命令で行っているがなんか気に入らないのでMMIOにしたい
+ bootloaderをそれに合わせて書き直す。
+ シュミレーションでテストする。このテストはフィボナッチのプログラムでやる。
+ pyserialでPCからのシリアル通信を実装して、実機でもテストする。これもフィボナッチ
+ DRAMのメモリと合流
+ FPUと合流
+ 完動?

## 2ndの予定
+ パイプラインにする。
+ ??