# 7-Verilog基础实例

这部分内容主要以实例形式，总结用Verilog实现常用的组合器件和时序器件。

常用的基础组合逻辑器件： 基本逻辑门，编码器，译码器，数据选择器，数据比较器，三态门，加法器，乘法器，奇偶校验器等。

常用的基础时序器件：锁存器与触发器，寄存器，移位寄存器计数器，分频器等。

常用存储器： ROM和RAM以及其他外置存储器（为外置存储器编写使用接口和时序）