DISPLAY_FLAGS_HSYNC_HIGH,VAR_0
DISPLAY_FLAGS_INTERLACED,VAR_1
DISPLAY_FLAGS_VSYNC_HIGH,VAR_2
DI_BS_CLKGEN0,VAR_3
DI_BS_CLKGEN1,VAR_4
DI_GENERAL,VAR_5
DI_GEN_DI_CLK_EXT,VAR_6
DI_GEN_DI_VSYNC_EXT,VAR_7
DI_GEN_POLARITY_DISP_CLK,VAR_8
DI_PIN15,VAR_9
DI_POL,VAR_10
DI_POL_DRDY_DATA_POLARITY,VAR_11
DI_POL_DRDY_POLARITY_15,VAR_12
DI_SYNC_AS_GEN,VAR_13
DI_VSYNC_SEL_OFFSET,VAR_14
SYNC_WAVE,VAR_15
clk_get_rate,FUNC_0
dev_dbg,FUNC_1
di_mutex,VAR_16
ipu_di_config_clock,FUNC_2
ipu_di_data_pin_config,FUNC_3
ipu_di_data_wave_config,FUNC_4
ipu_di_gen_polarity,FUNC_5
ipu_di_read,FUNC_6
ipu_di_sync_config_interlaced,FUNC_7
ipu_di_sync_config_noninterlaced,FUNC_8
ipu_di_write,FUNC_9
mutex_lock,FUNC_10
mutex_unlock,FUNC_11
ipu_di_init_sync_panel,FUNC_12
di,VAR_17
sig,VAR_18
reg,VAR_19
di_gen,VAR_20
vsync_cnt,VAR_21
div,VAR_22
