
### Microarchitecture and system-level design

The initial chip design process begins with [[electronic system-level design|system-level design]] and [[Microarchitecture]] planning. Within IC design companies, management and often analytics will draft a proposal for a design team to start the design of a new chip to fit into an industry segment. Upper-level designers will meet at this stage to decide how the chip will operate functionally. This step is where an IC's functionality and design are decided. IC designers will map out the functional requirements, verification testbenches, and testing methodologies for the whole project, and will then turn the preliminary design into a [[electronic system-level design|system-level specification]] that can be simulated with simple models using languages like C++ and MATLAB and emulation tools. For pure and new designs, the system design stage is where an [[Instruction Set]] and operation is planned out, and in most chips existing instruction sets are modified for newer functionality.  At later stages in the design process, each of these innocent looking statements expands to hundreds of pages of textual documentation.

-  [[../21-市场需求/规格制定|System Specification]]
	- Requirements
	- Feasibility study and die size estimate
	- Function analysis
	-  [[Instruction Set]]
- [[electronic system-level design]]: This step creates the user functional specification. The user may use a variety of languages and tools to create this description. Examples include a C/C++ model, VHDL, SystemC, SystemVerilog Transaction Level Models, Simulink, and MATLAB.
	-  
- [[Microarchitecture]]

---

这个步骤就像初步有了建筑的规划，将整体轮廓描绘了出来，方便后续制图。根据规则需求编写详细设计文档，明确具体架构，划分功能模块。对不确定的功能进行建模测试确保方案可顺利实现，这个阶段就是确定芯片设计的细节。

做好设计方案非常重要，这里说的方案绝不是只摆几个框图，设计的时候需要做总体设计方案、逻辑详细设计方案，这两种方案包括了很多东西，总体方案主要是一级功能模块的划分及接口时序的定义，而逻辑详细方案就是代码的文字及图形描述（模块内部所有关键信号的时序最好都设计好）。

**系统设计**主要涉及到功能定义及架构设计、总线架构的配置、模块设计、数据流的分配、时钟的设计等问题。总线包括模块之间，模块与 MCU 核之间，外部主机和芯片之间通信，或者测试需要等等一系列因素。时钟涉及到数据流的规划、通信接口或内部 MCU 的时钟约定、工艺条件、功耗等因素。模块需要明确接口和定义。

在系统级设计上， 特别是很多数模混合电路中或对功耗有特别要求的电路中，还要有电压域的设计，不同模块之间，功能模块和接口之间可能都需要根据工艺条件、功耗要求设置不同的电压。

无论是时钟，还是电压，都可以通过控制开关来实现功耗的要求，时钟实现比较简单，在大部分电路中都可以实现这种时钟控制。电压控制一般是实现在集成有电源管理芯片的较大规模芯片上，但未来趋势是即使没有电源管理芯片，电压的gating也需要纳入考虑范围。

在**SoC 系统设计**上，一个重要的环节是 MCU 内核的选型，现在常用的内核一般是 ARM、较老的 ARM7、ARM9等系列，较新的是三大系列 Cortex -A 、R、M，具体的用途不做详细描述，选定好后，根据需要进行设置，一般做硬件的人不需要对它的指令集了解太多，但是需要了解它的总线接口、数据总线、指令总线，以及存储系统的设计，一般需要安排 ROM、 RAM 分别作为指令和数据存储器，由于 ROM 是不可更改的，一般也需要加入 flash 作为补丁程序写入地，也可能需要外部存储器或者 DMA 控制器来增加外部存储空间。地址的分配是按照功能需要来进行的，现在有很多工具如 synopsys 的 DesignKits 可以产生外部总线代码及进行地址分配。


系统级设计的特点是：更多更复杂的功能集成和综合、功能模块或 IP 核，包含存储器、处理器、模拟模块、接口模块和高速、高频输入输出及软件模块，因此要考虑软件和硬件的划分、优化等协同设计和协同验证问题。

IC 设计中需要考虑的因素
1、满足功能和性能的要求（性能：速度、功耗）
2、降低芯片成本（包括：设计、制造、测试）
设计：良好的设计流程，就能降低芯片的设计成本。
制造：需要优化设计来减少芯片面积，增加每个晶圆上的管芯数，在设计中采用 DFM 方法来提高芯片制造成品率。
测试：在设计中采用可测试性设计（DFT）方法，降低每个芯片的测试时间等。
单芯片成本计算方式：CT = CD/N + CP/(y\*n) + 封装测试成本
第一项表示分摊到每个芯片上的设计费用：CD 是设计及掩模制版费（也叫 NRE 费用）， N 是总产量；
第二项表示每个芯片的制造费用：CP 是每个晶圆的制造费用，n 是每个晶圆上的管芯数，y 是晶圆成品率；
（3）延长芯片的使用寿命
（4）缩短芯片面市时间（Time-to-Market）
————————————————
版权声明：本文为 CSDN 博主「Cheeky_man」的原创文章，遵循 CC 4.0 BY-SA 版权协议，转载请附上原文出处链接及本声明。
原文链接： https://blog.csdn.net/qq_36045093/article/details/124659801


----


