---
layout : single
title: "[Verilog] 1sec Counter Design"
categories: 
  - Verilog HDL (Vivado)
toc: true
toc_sticky: true
use_math: true
---

1Sec Counter 설계     

## 0. Design Spec   

&nbsp;

- `RST = 1` : LED Off   
- `RST = 0` : 1초마다 LED on/off   
- 내부 카운터를 설계하여 1초마다 enable되는 신호를 생성   
  - 이를 바탕으로 출력을 반전하는 회로 설계    


&nbsp;

## 1. Design Source   

```verilog
module _1sec(

    input RST,
    input CLK,
    output reg LED
    );

    parameter clk_freq = 125_000_000; // 125 MHz

    reg enable;
    reg [31:0] cnt;

    always @(posedge CLK)   // Clock domain
    begin
        if(RST) begin       // Reset condition
            cnt <= 32'd0;   // Reset counter
            enable <= 1'b0; // Disable output
        end else begin      // Normal operation
            if(cnt == clk_freq -1 ) begin   // Check if counter reached 1 second
                cnt <= 32'd0;   // Reset counter
                enable <= 1'b1; // Enable output
            end else begin      
                cnt <= cnt + 1; // Increment counter
                enable <= 1'b0; // Keep output disabled
            end
        end
    end

    always @(posedge CLK)       // Output domain
    begin       
        if(RST)             // Reset condition
            LED <= 1'b0;    // Reset LED
        else if (enable)    // If enabled
            LED <= ~LED;    // Toggle LED
    end

endmodule
```

<div align="left">
    <strong>RTL Schematic</strong>
  <img src="/assets/images/verilog/14.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

&nbsp;

## 2. Testbench   

```verilog
module tb_1sec();

    parameter CLK_PED = 10.0; // 100 MHz clock period

    reg reset, clk;
    wire dout;

    _1sec #( .clk_freq(10)) // Instantiate the _1sec module
        uut (
            .RST(reset),
            .CLK(clk),
            .LED(dout)
        );
    
    initial begin
        reset = 1'b1;       // Asset reset (0 to 1)
        #(CLK_PED + 10);    // Wait for a few clock cycles
        reset = 1'b0;       // Deassert reset (1 to 0)
    end

    initial clk = 1'b0;
    always #(CLK_PED / 2) clk = ~clk; 

endmodule
```

<div align="left">
    <strong>Simulation : Counter 증가</strong>
  <img src="/assets/images/verilog/15.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

<div align="left">
    <strong>Simulation : Output signal toggle</strong>
  <img src="/assets/images/verilog/16.png" width="100%" height="100%" alt=""/>
  <p><em></em></p>
</div>
{: .notice} 

- **결과 분석**   
  - 32bit counter를 이용하여 `cnt = 125000000` 라는 조건일 때, `enable` signal을 전환   
    - `enable` 신호가 High일 때, `LED (dout)` signal가 되는 것을 확인 가능    
  - Digital simulation 환경에서 1초를 정확히 구현하기 위해서는 125MHz를 주파수로 구성하는 것이 가장 정확한 condition임에 주의   

&nbsp;

