Timing Analyzer report for rx
Tue Dec 22 18:23:42 2020
Quartus Prime Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Metastability Summary
 15. Slow 1200mV 0C Model Fmax Summary
 16. Slow 1200mV 0C Model Setup Summary
 17. Slow 1200mV 0C Model Hold Summary
 18. Slow 1200mV 0C Model Recovery Summary
 19. Slow 1200mV 0C Model Removal Summary
 20. Slow 1200mV 0C Model Minimum Pulse Width Summary
 21. Slow 1200mV 0C Model Setup: 'clk'
 22. Slow 1200mV 0C Model Hold: 'clk'
 23. Slow 1200mV 0C Model Metastability Summary
 24. Fast 1200mV 0C Model Setup Summary
 25. Fast 1200mV 0C Model Hold Summary
 26. Fast 1200mV 0C Model Recovery Summary
 27. Fast 1200mV 0C Model Removal Summary
 28. Fast 1200mV 0C Model Minimum Pulse Width Summary
 29. Fast 1200mV 0C Model Setup: 'clk'
 30. Fast 1200mV 0C Model Hold: 'clk'
 31. Fast 1200mV 0C Model Metastability Summary
 32. Multicorner Timing Analysis Summary
 33. Board Trace Model Assignments
 34. Input Transition Times
 35. Signal Integrity Metrics (Slow 1200mv 0c Model)
 36. Signal Integrity Metrics (Slow 1200mv 85c Model)
 37. Signal Integrity Metrics (Fast 1200mv 0c Model)
 38. Setup Transfers
 39. Hold Transfers
 40. Report TCCS
 41. Report RSKM
 42. Unconstrained Paths Summary
 43. Clock Status Summary
 44. Unconstrained Input Ports
 45. Unconstrained Output Ports
 46. Unconstrained Input Ports
 47. Unconstrained Output Ports
 48. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; rx                                                  ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 307.88 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -2.248 ; -70.820            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clk   ; 0.433 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -68.428                          ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                       ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.248 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.248 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.248 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.248 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.248 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.248 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.248 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.248 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.168      ;
; -2.200 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.120      ;
; -2.200 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.120      ;
; -2.200 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.120      ;
; -2.200 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.120      ;
; -2.200 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.120      ;
; -2.200 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.120      ;
; -2.200 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.120      ;
; -2.200 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.120      ;
; -2.196 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.116      ;
; -2.196 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.116      ;
; -2.196 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.116      ;
; -2.196 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.116      ;
; -2.196 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.116      ;
; -2.196 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.116      ;
; -2.196 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.116      ;
; -2.196 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.116      ;
; -2.141 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.061      ;
; -2.141 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.061      ;
; -2.141 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.061      ;
; -2.141 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.061      ;
; -2.141 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.061      ;
; -2.141 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.061      ;
; -2.141 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.061      ;
; -2.141 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.061      ;
; -2.124 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.044      ;
; -2.124 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.044      ;
; -2.124 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.044      ;
; -2.124 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.044      ;
; -2.124 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.044      ;
; -2.124 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.044      ;
; -2.124 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.044      ;
; -2.124 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.044      ;
; -2.097 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.082     ; 3.016      ;
; -2.087 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.082     ; 3.006      ;
; -2.080 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.000      ;
; -2.080 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.000      ;
; -2.080 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.000      ;
; -2.080 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.000      ;
; -2.080 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.000      ;
; -2.080 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.000      ;
; -2.080 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.000      ;
; -2.080 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 3.000      ;
; -2.028 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.947      ;
; -2.021 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.940      ;
; -2.018 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.937      ;
; -2.011 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.930      ;
; -2.007 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.926      ;
; -2.006 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.925      ;
; -1.986 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.905      ;
; -1.983 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.902      ;
; -1.959 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.879      ;
; -1.959 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.879      ;
; -1.959 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.879      ;
; -1.959 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.879      ;
; -1.959 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.879      ;
; -1.959 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.879      ;
; -1.959 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.879      ;
; -1.959 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.879      ;
; -1.950 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.871      ;
; -1.950 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.871      ;
; -1.950 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.871      ;
; -1.950 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.871      ;
; -1.950 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.871      ;
; -1.950 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.871      ;
; -1.950 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.871      ;
; -1.950 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.871      ;
; -1.931 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.850      ;
; -1.930 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.082     ; 2.849      ;
; -1.879 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.082     ; 2.798      ;
; -1.826 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.746      ;
; -1.826 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.746      ;
; -1.826 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.746      ;
; -1.826 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.746      ;
; -1.826 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.746      ;
; -1.826 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.746      ;
; -1.826 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.746      ;
; -1.826 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.081     ; 2.746      ;
; -1.809 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.082     ; 2.728      ;
; -1.797 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.082     ; 2.716      ;
; -1.738 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 1.000        ; -0.068     ; 2.671      ;
; -1.737 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.082     ; 2.656      ;
; -1.735 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.082     ; 2.654      ;
; -1.727 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.082     ; 2.646      ;
; -1.725 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.082     ; 2.644      ;
; -1.721 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.081     ; 2.641      ;
; -1.720 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.641      ;
; -1.720 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.641      ;
; -1.720 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.641      ;
; -1.720 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.641      ;
; -1.720 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.641      ;
; -1.720 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.641      ;
; -1.720 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.080     ; 2.641      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                       ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.433 ; UART_RX:uart|rx[3]          ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:uart|rx[2]          ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:uart|rx[6]          ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:uart|rx[1]          ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:uart|rx[5]          ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:uart|rx[0]          ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.433 ; UART_RX:uart|rx[4]          ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.101      ; 0.746      ;
; 0.453 ; UART_RX:uart|rx[7]          ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|bit_cont[2]    ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|state.data_bit ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|state.idle     ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; UART_RX:uart|state.start    ; UART_RX:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.081      ; 0.746      ;
; 0.465 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[0]      ; clk          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.520 ; mod_7seg:seg|clkdiv[19]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.102      ; 0.834      ;
; 0.603 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.393      ;
; 0.612 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.402      ;
; 0.716 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.030      ;
; 0.717 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.031      ;
; 0.718 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.032      ;
; 0.720 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.034      ;
; 0.726 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.516      ;
; 0.733 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.026      ;
; 0.735 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.525      ;
; 0.736 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.030      ;
; 0.737 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.031      ;
; 0.737 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.738 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.032      ;
; 0.738 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.738 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.031      ;
; 0.740 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.743 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.533      ;
; 0.743 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.533      ;
; 0.747 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.752 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.542      ;
; 0.752 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.542      ;
; 0.757 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.050      ;
; 0.757 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.050      ;
; 0.758 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.081      ; 1.051      ;
; 0.764 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.057      ;
; 0.772 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.065      ;
; 0.773 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.066      ;
; 0.777 ; mod_7seg:seg|clkdiv[18]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.091      ;
; 0.799 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.092      ;
; 0.831 ; UART_RX:uart|state.data_bit ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.081      ; 1.124      ;
; 0.850 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.636      ;
; 0.851 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.637      ;
; 0.851 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.637      ;
; 0.851 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.637      ;
; 0.865 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.655      ;
; 0.866 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.652      ;
; 0.866 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.656      ;
; 0.867 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.653      ;
; 0.868 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.654      ;
; 0.868 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.591      ; 1.671      ;
; 0.874 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.664      ;
; 0.875 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.665      ;
; 0.877 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.591      ; 1.680      ;
; 0.883 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.673      ;
; 0.883 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.673      ;
; 0.892 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.682      ;
; 0.892 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.682      ;
; 0.922 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.081      ; 1.215      ;
; 0.941 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.081      ; 1.234      ;
; 0.957 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 0.000        ; 0.081      ; 1.250      ;
; 0.978 ; UART_RX:uart|state.espera   ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.272      ;
; 0.986 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.772      ;
; 0.992 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.591      ; 1.795      ;
; 1.000 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.786      ;
; 1.001 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.591      ; 1.804      ;
; 1.005 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.795      ;
; 1.006 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.796      ;
; 1.008 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.591      ; 1.811      ;
; 1.009 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.795      ;
; 1.009 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.591      ; 1.812      ;
; 1.011 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.797      ;
; 1.014 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.804      ;
; 1.015 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.801      ;
; 1.015 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.805      ;
; 1.017 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.591      ; 1.820      ;
; 1.018 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.591      ; 1.821      ;
; 1.020 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.806      ;
; 1.023 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.813      ;
; 1.031 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.574      ; 1.817      ;
; 1.032 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.578      ; 1.822      ;
; 1.071 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.385      ;
; 1.071 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.385      ;
; 1.079 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.393      ;
; 1.081 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.395      ;
; 1.084 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.095      ; 1.391      ;
; 1.088 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.102      ; 1.402      ;
; 1.090 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.082      ; 1.384      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                        ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note                                                          ;
+-----------+-----------------+------------+---------------------------------------------------------------+
; 333.0 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+-----------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.003 ; -60.666           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.382 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -68.428                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -2.003 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.932      ;
; -2.003 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.932      ;
; -2.003 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.932      ;
; -2.003 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.932      ;
; -2.003 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.932      ;
; -2.003 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.932      ;
; -2.003 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.932      ;
; -2.003 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.932      ;
; -1.933 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.862      ;
; -1.933 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.862      ;
; -1.933 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.862      ;
; -1.933 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.862      ;
; -1.933 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.862      ;
; -1.933 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.862      ;
; -1.933 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.862      ;
; -1.933 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.862      ;
; -1.932 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.932 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.932 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.932 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.932 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.932 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.932 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.932 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.861      ;
; -1.925 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.854      ;
; -1.925 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.854      ;
; -1.925 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.854      ;
; -1.925 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.854      ;
; -1.925 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.854      ;
; -1.925 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.854      ;
; -1.925 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.854      ;
; -1.925 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.854      ;
; -1.866 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.866 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.866 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.866 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.866 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.866 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.866 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.866 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.795      ;
; -1.837 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.074     ; 2.765      ;
; -1.821 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.074     ; 2.749      ;
; -1.821 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.750      ;
; -1.821 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.750      ;
; -1.821 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.750      ;
; -1.821 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.750      ;
; -1.821 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.750      ;
; -1.821 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.750      ;
; -1.821 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.750      ;
; -1.821 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.750      ;
; -1.781 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.074     ; 2.709      ;
; -1.779 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.074     ; 2.707      ;
; -1.779 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.074     ; 2.707      ;
; -1.779 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.074     ; 2.707      ;
; -1.777 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.074     ; 2.705      ;
; -1.767 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.074     ; 2.695      ;
; -1.763 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.074     ; 2.691      ;
; -1.756 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.685      ;
; -1.756 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.685      ;
; -1.756 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.685      ;
; -1.756 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.685      ;
; -1.756 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.685      ;
; -1.756 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.685      ;
; -1.756 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.685      ;
; -1.756 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.685      ;
; -1.751 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.074     ; 2.679      ;
; -1.716 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.646      ;
; -1.716 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.646      ;
; -1.716 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.646      ;
; -1.716 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.646      ;
; -1.716 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.646      ;
; -1.716 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.646      ;
; -1.716 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.646      ;
; -1.716 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.646      ;
; -1.714 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.074     ; 2.642      ;
; -1.712 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.074     ; 2.640      ;
; -1.685 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.074     ; 2.613      ;
; -1.632 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.561      ;
; -1.632 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.561      ;
; -1.632 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.561      ;
; -1.632 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.561      ;
; -1.632 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.561      ;
; -1.632 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.561      ;
; -1.632 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.561      ;
; -1.632 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.073     ; 2.561      ;
; -1.625 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.074     ; 2.553      ;
; -1.623 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.074     ; 2.551      ;
; -1.582 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.074     ; 2.510      ;
; -1.566 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.496      ;
; -1.566 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.496      ;
; -1.566 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.496      ;
; -1.566 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.496      ;
; -1.566 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.496      ;
; -1.566 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.496      ;
; -1.566 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.496      ;
; -1.566 ; UART_RX:uart|state.start    ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.496      ;
; -1.558 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.074     ; 2.486      ;
; -1.519 ; UART_RX:uart|state.stop     ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.449      ;
; -1.519 ; UART_RX:uart|state.stop     ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.449      ;
; -1.519 ; UART_RX:uart|state.stop     ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.072     ; 2.449      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.382 ; UART_RX:uart|rx[3]          ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; UART_RX:uart|rx[2]          ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; UART_RX:uart|rx[6]          ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; UART_RX:uart|rx[1]          ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; UART_RX:uart|rx[5]          ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; UART_RX:uart|rx[0]          ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.382 ; UART_RX:uart|rx[4]          ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.092      ; 0.669      ;
; 0.401 ; UART_RX:uart|rx[7]          ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|bit_cont[2]    ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|state.data_bit ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|state.idle     ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.401 ; UART_RX:uart|state.start    ; UART_RX:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.073      ; 0.669      ;
; 0.415 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[0]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.684      ;
; 0.483 ; mod_7seg:seg|clkdiv[19]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.770      ;
; 0.538 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.273      ;
; 0.553 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.288      ;
; 0.637 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.372      ;
; 0.655 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.923      ;
; 0.660 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.395      ;
; 0.661 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.396      ;
; 0.665 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.400      ;
; 0.666 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.953      ;
; 0.668 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.955      ;
; 0.668 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.955      ;
; 0.672 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.092      ; 0.959      ;
; 0.675 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.410      ;
; 0.678 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.413      ;
; 0.684 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.684 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.684 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.953      ;
; 0.685 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.954      ;
; 0.685 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.954      ;
; 0.685 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.954      ;
; 0.685 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.954      ;
; 0.685 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.954      ;
; 0.686 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.686 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.955      ;
; 0.688 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.074      ; 0.957      ;
; 0.688 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.957      ;
; 0.695 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.699 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.967      ;
; 0.705 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.973      ;
; 0.708 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.708 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.074      ; 0.977      ;
; 0.714 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.982      ;
; 0.717 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.717 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 0.000        ; 0.073      ; 0.985      ;
; 0.719 ; mod_7seg:seg|clkdiv[18]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.006      ;
; 0.742 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.010      ;
; 0.758 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.493      ;
; 0.759 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.494      ;
; 0.772 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.516      ;
; 0.777 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.514      ;
; 0.778 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.515      ;
; 0.779 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.516      ;
; 0.779 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.516      ;
; 0.780 ; UART_RX:uart|state.data_bit ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.073      ; 1.048      ;
; 0.782 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.517      ;
; 0.783 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.518      ;
; 0.785 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.522      ;
; 0.786 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.521      ;
; 0.787 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.524      ;
; 0.787 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.522      ;
; 0.787 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.531      ;
; 0.788 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.525      ;
; 0.797 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.532      ;
; 0.800 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.535      ;
; 0.860 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.863 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.073      ; 1.131      ;
; 0.869 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.606      ;
; 0.871 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 0.000        ; 0.073      ; 1.139      ;
; 0.871 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.615      ;
; 0.875 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.612      ;
; 0.878 ; UART_RX:uart|state.espera   ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.074      ; 1.147      ;
; 0.880 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.615      ;
; 0.881 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.616      ;
; 0.894 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.638      ;
; 0.894 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.638      ;
; 0.897 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.634      ;
; 0.900 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.644      ;
; 0.905 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.640      ;
; 0.908 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.643      ;
; 0.909 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.644      ;
; 0.909 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.653      ;
; 0.909 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.653      ;
; 0.913 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.650      ;
; 0.915 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.652      ;
; 0.922 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.540      ; 1.657      ;
; 0.940 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.677      ;
; 0.944 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.542      ; 1.681      ;
; 0.987 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.274      ;
; 0.988 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.275      ;
; 0.989 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.276      ;
; 0.992 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.092      ; 1.279      ;
; 0.993 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.737      ;
; 0.994 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.083      ; 1.272      ;
; 0.994 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.549      ; 1.738      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.370 ; -7.296            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clk   ; 0.179 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -50.143                         ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                        ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; -0.370 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.321      ;
; -0.370 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.321      ;
; -0.370 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.321      ;
; -0.370 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.321      ;
; -0.370 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.321      ;
; -0.370 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.321      ;
; -0.370 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.321      ;
; -0.370 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.321      ;
; -0.347 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.347 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.346 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.297      ;
; -0.346 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.297      ;
; -0.346 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.297      ;
; -0.346 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.297      ;
; -0.346 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.297      ;
; -0.346 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.297      ;
; -0.346 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.297      ;
; -0.346 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.297      ;
; -0.343 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.294      ;
; -0.343 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.294      ;
; -0.343 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.294      ;
; -0.343 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.294      ;
; -0.343 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.294      ;
; -0.343 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.294      ;
; -0.343 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.294      ;
; -0.343 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.294      ;
; -0.322 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.322 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.322 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.322 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.322 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.322 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.322 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.322 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.273      ;
; -0.321 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.271      ;
; -0.318 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.268      ;
; -0.304 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.255      ;
; -0.304 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.255      ;
; -0.304 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.255      ;
; -0.304 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.255      ;
; -0.304 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.255      ;
; -0.304 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.255      ;
; -0.304 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.255      ;
; -0.304 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.255      ;
; -0.284 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.234      ;
; -0.283 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.233      ;
; -0.282 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.232      ;
; -0.282 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|state.stop     ; clk          ; clk         ; 1.000        ; -0.037     ; 1.232      ;
; -0.279 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.229      ;
; -0.279 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 1.000        ; -0.037     ; 1.229      ;
; -0.257 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.209      ;
; -0.257 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.209      ;
; -0.257 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.209      ;
; -0.257 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.209      ;
; -0.257 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.209      ;
; -0.257 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.209      ;
; -0.257 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.209      ;
; -0.257 ; UART_RX:uart|state.data_bit ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.035     ; 1.209      ;
; -0.245 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.195      ;
; -0.245 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.195      ;
; -0.244 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.244 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 1.000        ; -0.037     ; 1.194      ;
; -0.224 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.175      ;
; -0.224 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.175      ;
; -0.219 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 1.000        ; 0.162      ; 1.368      ;
; -0.215 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.037     ; 1.165      ;
; -0.208 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 1.000        ; -0.031     ; 1.164      ;
; -0.200 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.037     ; 1.150      ;
; -0.192 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.037     ; 1.142      ;
; -0.176 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.037     ; 1.126      ;
; -0.176 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 1.000        ; -0.037     ; 1.126      ;
; -0.174 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 1.000        ; 0.153      ; 1.314      ;
; -0.173 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 1.000        ; 0.153      ; 1.313      ;
; -0.173 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.124      ;
; -0.173 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 1.000        ; -0.036     ; 1.124      ;
; -0.171 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 1.000        ; 0.162      ; 1.320      ;
; -0.170 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 1.000        ; 0.153      ; 1.310      ;
; -0.170 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 1.000        ; 0.153      ; 1.310      ;
; -0.170 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 1.000        ; 0.153      ; 1.310      ;
; -0.170 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 1.000        ; 0.162      ; 1.319      ;
; -0.167 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 1.000        ; 0.153      ; 1.307      ;
; -0.165 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 1.000        ; 0.153      ; 1.305      ;
+--------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                        ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                   ; To Node                     ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+
; 0.179 ; UART_RX:uart|rx[3]          ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:uart|rx[2]          ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:uart|rx[6]          ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:uart|rx[1]          ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:uart|rx[5]          ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:uart|rx[0]          ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.179 ; UART_RX:uart|rx[4]          ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.044      ; 0.307      ;
; 0.187 ; UART_RX:uart|rx[7]          ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|bit_cont[2]    ; UART_RX:uart|bit_cont[2]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|bit_cont[1]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|state.data_bit ; UART_RX:uart|state.data_bit ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|state.idle     ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; UART_RX:uart|state.start    ; UART_RX:uart|state.start    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.307      ;
; 0.193 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[0]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.214 ; mod_7seg:seg|clkdiv[19]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.343      ;
; 0.251 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.573      ;
; 0.254 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.576      ;
; 0.282 ; UART_RX:uart|baud_cont[7]   ; UART_RX:uart|baud_cont[7]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.402      ;
; 0.285 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.414      ;
; 0.286 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.286 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.415      ;
; 0.287 ; mod_7seg:seg|clkdiv[17]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.416      ;
; 0.292 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.413      ;
; 0.293 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[8]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[2]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[12]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[6]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[5]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[4]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; mod_7seg:seg|clkdiv[3]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.299 ; UART_RX:uart|baud_cont[1]   ; UART_RX:uart|baud_cont[1]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299 ; mod_7seg:seg|clkdiv[0]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.299 ; mod_7seg:seg|clkdiv[1]      ; mod_7seg:seg|clkdiv[1]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.420      ;
; 0.300 ; UART_RX:uart|baud_cont[2]   ; UART_RX:uart|baud_cont[2]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.305 ; UART_RX:uart|baud_cont[4]   ; UART_RX:uart|baud_cont[4]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.425      ;
; 0.305 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.627      ;
; 0.308 ; UART_RX:uart|baud_cont[0]   ; UART_RX:uart|baud_cont[0]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.428      ;
; 0.308 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.630      ;
; 0.311 ; UART_RX:uart|baud_cont[6]   ; UART_RX:uart|baud_cont[6]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.311 ; UART_RX:uart|baud_cont[3]   ; UART_RX:uart|baud_cont[3]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.431      ;
; 0.314 ; mod_7seg:seg|clkdiv[18]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.443      ;
; 0.317 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.639      ;
; 0.317 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.639      ;
; 0.320 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.642      ;
; 0.320 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.642      ;
; 0.321 ; UART_RX:uart|state.stop     ; UART_RX:uart|state.espera   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.441      ;
; 0.340 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.658      ;
; 0.342 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.660      ;
; 0.342 ; UART_RX:uart|state.data_bit ; UART_RX:uart|bit_cont[0]    ; clk          ; clk         ; 0.000        ; 0.036      ; 0.462      ;
; 0.343 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.661      ;
; 0.354 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.672      ;
; 0.355 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.673      ;
; 0.356 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.674      ;
; 0.357 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.675      ;
; 0.364 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|rx[7]          ; clk          ; clk         ; 0.000        ; 0.036      ; 0.484      ;
; 0.367 ; UART_RX:uart|bit_cont[1]    ; UART_RX:uart|state.stop     ; clk          ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.370 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.692      ;
; 0.371 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.693      ;
; 0.373 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.695      ;
; 0.374 ; UART_RX:uart|baud_cont[5]   ; UART_RX:uart|baud_cont[5]   ; clk          ; clk         ; 0.000        ; 0.036      ; 0.494      ;
; 0.374 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.696      ;
; 0.375 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.703      ;
; 0.378 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.706      ;
; 0.381 ; UART_RX:uart|state.espera   ; UART_RX:uart|state.idle     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.502      ;
; 0.383 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.705      ;
; 0.383 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.705      ;
; 0.386 ; mod_7seg:seg|clkdiv[13]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.708      ;
; 0.386 ; mod_7seg:seg|clkdiv[11]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.708      ;
; 0.393 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[1]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.711      ;
; 0.393 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[5]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.711      ;
; 0.404 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[3]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.722      ;
; 0.419 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[2]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.737      ;
; 0.424 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[4]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.742      ;
; 0.424 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[0]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.742      ;
; 0.430 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.758      ;
; 0.431 ; UART_RX:uart|bit_cont[0]    ; UART_RX:uart|rx[6]          ; clk          ; clk         ; 0.000        ; 0.234      ; 0.749      ;
; 0.433 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.761      ;
; 0.434 ; mod_7seg:seg|clkdiv[16]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.563      ;
; 0.435 ; mod_7seg:seg|clkdiv[14]     ; mod_7seg:seg|clkdiv[15]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.564      ;
; 0.436 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.758      ;
; 0.437 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[18]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.759      ;
; 0.439 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.761      ;
; 0.440 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[19]     ; clk          ; clk         ; 0.000        ; 0.238      ; 0.762      ;
; 0.441 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.769      ;
; 0.442 ; mod_7seg:seg|clkdiv[8]      ; mod_7seg:seg|clkdiv[9]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; mod_7seg:seg|clkdiv[10]     ; mod_7seg:seg|clkdiv[11]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; mod_7seg:seg|clkdiv[2]      ; mod_7seg:seg|clkdiv[3]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; mod_7seg:seg|clkdiv[7]      ; mod_7seg:seg|clkdiv[14]     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.770      ;
; 0.443 ; mod_7seg:seg|clkdiv[6]      ; mod_7seg:seg|clkdiv[7]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; mod_7seg:seg|clkdiv[12]     ; mod_7seg:seg|clkdiv[13]     ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.443 ; mod_7seg:seg|clkdiv[4]      ; mod_7seg:seg|clkdiv[5]      ; clk          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.444 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[10]     ; clk          ; clk         ; 0.000        ; 0.043      ; 0.571      ;
; 0.444 ; mod_7seg:seg|clkdiv[15]     ; mod_7seg:seg|clkdiv[16]     ; clk          ; clk         ; 0.000        ; 0.045      ; 0.573      ;
; 0.444 ; mod_7seg:seg|clkdiv[9]      ; mod_7seg:seg|clkdiv[17]     ; clk          ; clk         ; 0.000        ; 0.244      ; 0.772      ;
+-------+-----------------------------+-----------------------------+--------------+-------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.248  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
;  clk             ; -2.248  ; 0.179 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -70.82  ; 0.0   ; 0.0      ; 0.0     ; -68.428             ;
;  clk             ; -70.820 ; 0.000 ; N/A      ; N/A     ; -68.428             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; salida[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; salida[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; dig[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset_low               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; salida[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; salida[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; salida[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; salida[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; dig[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; dig[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 646      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 646      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 39    ; 39   ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 78    ; 78   ;
+---------------------------------+-------+------+


+-------------------------------------+
; Clock Status Summary                ;
+--------+-------+------+-------------+
; Target ; Clock ; Type ; Status      ;
+--------+-------+------+-------------+
; clk    ; clk   ; Base ; Constrained ;
+--------+-------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_low  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; reset_low  ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; rx         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; dig[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; dig[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[4]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[5]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; salida[6]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 18.0.0 Build 614 04/24/2018 SJ Lite Edition
    Info: Processing started: Tue Dec 22 18:23:40 2020
Info: Command: quartus_sta rx -c rx
Info: qsta_default_script.tcl version: #2
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'rx.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.248
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.248             -70.820 clk 
Info (332146): Worst-case hold slack is 0.433
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.433               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.428 clk 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.003
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.003             -60.666 clk 
Info (332146): Worst-case hold slack is 0.382
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.382               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -68.428 clk 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.370
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.370              -7.296 clk 
Info (332146): Worst-case hold slack is 0.179
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.179               0.000 clk 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -50.143 clk 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 766 megabytes
    Info: Processing ended: Tue Dec 22 18:23:42 2020
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


