Fitter report for DigitalLock
Wed Jan 21 01:53:49 2026
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Incremental Compilation Preservation Summary
  6. Incremental Compilation Partition Settings
  7. Incremental Compilation Placement Preservation
  8. Pin-Out File
  9. Fitter Resource Usage Summary
 10. Fitter Partition Statistics
 11. Input Pins
 12. Output Pins
 13. I/O Bank Usage
 14. All Package Pins
 15. Output Pin Default Load For Reported TCO
 16. Fitter Resource Utilization by Entity
 17. Delay Chain Summary
 18. Pad To Core Delay Chain Fanout
 19. Control Signals
 20. Global & Other Fast Signals
 21. Non-Global High Fan-Out Signals
 22. Fitter RAM Summary
 23. Other Routing Usage Summary
 24. LAB Logic Elements
 25. LAB-wide Signals
 26. LAB Signals Sourced
 27. LAB Signals Sourced Out
 28. LAB Distinct Inputs
 29. Fitter Device Options
 30. Operating Settings and Conditions
 31. Fitter Messages
 32. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+--------------------------------------------------------------------------------------+
; Fitter Summary                                                                       ;
+------------------------------------+-------------------------------------------------+
; Fitter Status                      ; Successful - Wed Jan 21 01:53:48 2026           ;
; Quartus II 32-bit Version          ; 13.0.1 Build 232 06/12/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; DigitalLock                                     ;
; Top-level Entity Name              ; DigitalLock                                     ;
; Family                             ; Cyclone II                                      ;
; Device                             ; EP2C20F484C7                                    ;
; Timing Models                      ; Final                                           ;
; Total logic elements               ; 2,011 / 18,752 ( 11 % )                         ;
;     Total combinational functions  ; 1,845 / 18,752 ( 10 % )                         ;
;     Dedicated logic registers      ; 1,187 / 18,752 ( 6 % )                          ;
; Total registers                    ; 1187                                            ;
; Total pins                         ; 61 / 315 ( 19 % )                               ;
; Total virtual pins                 ; 0                                               ;
; Total memory bits                  ; 76,800 / 239,616 ( 32 % )                       ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                  ;
; Total PLLs                         ; 0 / 4 ( 0 % )                                   ;
+------------------------------------+-------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 3248 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 3248 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; sld_hub:auto_hub               ; Auto-generated ; Post-Synthesis    ; N/A                     ; Post-Synthesis         ; N/A                          ; sld_hub:auto_hub               ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 2983    ; 0                 ; N/A                     ; Source File       ;
; sld_hub:auto_hub               ; 262     ; 0                 ; N/A                     ; Post-Synthesis    ;
; hard_block:auto_generated_inst ; 3       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Digital Lock-Password System (Mini Security System) using Nios II + FPGA (SoC)/output_files/DigitalLock.pin.


+--------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                            ;
+---------------------------------------------+----------------------------+
; Resource                                    ; Usage                      ;
+---------------------------------------------+----------------------------+
; Total logic elements                        ; 2,011 / 18,752 ( 11 % )    ;
;     -- Combinational with no register       ; 824                        ;
;     -- Register only                        ; 166                        ;
;     -- Combinational with a register        ; 1021                       ;
;                                             ;                            ;
; Logic element usage by number of LUT inputs ;                            ;
;     -- 4 input functions                    ; 896                        ;
;     -- 3 input functions                    ; 612                        ;
;     -- <=2 input functions                  ; 337                        ;
;     -- Register only                        ; 166                        ;
;                                             ;                            ;
; Logic elements by mode                      ;                            ;
;     -- normal mode                          ; 1676                       ;
;     -- arithmetic mode                      ; 169                        ;
;                                             ;                            ;
; Total registers*                            ; 1,187 / 19,649 ( 6 % )     ;
;     -- Dedicated logic registers            ; 1,187 / 18,752 ( 6 % )     ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )            ;
;                                             ;                            ;
; Total LABs:  partially or completely used   ; 151 / 1,172 ( 13 % )       ;
; Virtual pins                                ; 0                          ;
; I/O pins                                    ; 61 / 315 ( 19 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )             ;
;                                             ;                            ;
; Global signals                              ; 6                          ;
; M4Ks                                        ; 22 / 52 ( 42 % )           ;
; Total block memory bits                     ; 76,800 / 239,616 ( 32 % )  ;
; Total block memory implementation bits      ; 101,376 / 239,616 ( 42 % ) ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )             ;
; PLLs                                        ; 0 / 4 ( 0 % )              ;
; Global clocks                               ; 6 / 16 ( 38 % )            ;
; JTAGs                                       ; 1 / 1 ( 100 % )            ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )              ;
; CRC blocks                                  ; 0 / 1 ( 0 % )              ;
; Average interconnect usage (total/H/V)      ; 5% / 5% / 4%               ;
; Peak interconnect usage (total/H/V)         ; 19% / 18% / 19%            ;
; Maximum fan-out                             ; 1028                       ;
; Highest non-global fan-out                  ; 96                         ;
; Total fan-out                               ; 10830                      ;
; Average fan-out                             ; 3.35                       ;
+---------------------------------------------+----------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                                  ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; sld_hub:auto_hub      ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                   ; Low                            ;
;                                             ;                       ;                       ;                                ;
; Total logic elements                        ; 1836 / 18752 ( 10 % ) ; 175 / 18752 ( < 1 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 746                   ; 78                    ; 0                              ;
;     -- Register only                        ; 154                   ; 12                    ; 0                              ;
;     -- Combinational with a register        ; 936                   ; 85                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                       ;                                ;
;     -- 4 input functions                    ; 825                   ; 71                    ; 0                              ;
;     -- 3 input functions                    ; 562                   ; 50                    ; 0                              ;
;     -- <=2 input functions                  ; 295                   ; 42                    ; 0                              ;
;     -- Register only                        ; 154                   ; 12                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Logic elements by mode                      ;                       ;                       ;                                ;
;     -- normal mode                          ; 1521                  ; 155                   ; 0                              ;
;     -- arithmetic mode                      ; 161                   ; 8                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Total registers                             ; 1090                  ; 97                    ; 0                              ;
;     -- Dedicated logic registers            ; 1090 / 18752 ( 6 % )  ; 97 / 18752 ( < 1 % )  ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                       ;                                ;
; Total LABs:  partially or completely used   ; 138 / 1172 ( 12 % )   ; 15 / 1172 ( 1 % )     ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                     ; 0                              ;
; I/O pins                                    ; 61                    ; 0                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 76800                 ; 0                     ; 0                              ;
; Total RAM block bits                        ; 101376                ; 0                     ; 0                              ;
; JTAG                                        ; 1 / 1 ( 100 % )       ; 0 / 1 ( 0 % )         ; 0 / 1 ( 0 % )                  ;
; M4K                                         ; 22 / 52 ( 42 % )      ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Clock control block                         ; 4 / 20 ( 20 % )       ; 2 / 20 ( 10 % )       ; 0 / 20 ( 0 % )                 ;
;                                             ;                       ;                       ;                                ;
; Connections                                 ;                       ;                       ;                                ;
;     -- Input Connections                    ; 268                   ; 142                   ; 0                              ;
;     -- Registered Input Connections         ; 131                   ; 107                   ; 0                              ;
;     -- Output Connections                   ; 237                   ; 173                   ; 0                              ;
;     -- Registered Output Connections        ; 4                     ; 133                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Internal Connections                        ;                       ;                       ;                                ;
;     -- Total Connections                    ; 10135                 ; 1032                  ; 0                              ;
;     -- Registered Connections               ; 4102                  ; 646                   ; 0                              ;
;                                             ;                       ;                       ;                                ;
; External Connections                        ;                       ;                       ;                                ;
;     -- Top                                  ; 192                   ; 313                   ; 0                              ;
;     -- sld_hub:auto_hub                     ; 313                   ; 2                     ; 0                              ;
;     -- hard_block:auto_generated_inst       ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Partition Interface                         ;                       ;                       ;                                ;
;     -- Input Ports                          ; 55                    ; 23                    ; 0                              ;
;     -- Output Ports                         ; 53                    ; 40                    ; 0                              ;
;     -- Bidir Ports                          ; 0                     ; 0                     ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Registered Ports                            ;                       ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 3                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 29                    ; 0                              ;
;                                             ;                       ;                       ;                                ;
; Port Connectivity                           ;                       ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 9                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 1                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 1                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 2                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 26                    ; 0                              ;
+---------------------------------------------+-----------------------+-----------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                   ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name                   ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; clk_clk                ; M1    ; 1        ; 0            ; 13           ; 2           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key_external_export[0] ; H2    ; 2        ; 0            ; 19           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key_external_export[1] ; C7    ; 3        ; 7            ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key_external_export[2] ; B16   ; 4        ; 33           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; key_external_export[3] ; H9    ; 3        ; 15           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw_external_export[0]  ; H11   ; 3        ; 20           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw_external_export[1]  ; AB9   ; 8        ; 18           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw_external_export[2]  ; B14   ; 4        ; 29           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw_external_export[3]  ; E2    ; 2        ; 0            ; 20           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw_external_export[4]  ; A14   ; 4        ; 29           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw_external_export[5]  ; C13   ; 4        ; 31           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw_external_export[6]  ; E14   ; 4        ; 35           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw_external_export[7]  ; F12   ; 4        ; 31           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw_external_export[8]  ; A13   ; 4        ; 26           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; sw_external_export[9]  ; D11   ; 3        ; 22           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
+------------------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                           ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name                    ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; hex_external_export[0]  ; F8    ; 3        ; 9            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[10] ; A7    ; 3        ; 11           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[11] ; H3    ; 2        ; 0            ; 19           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[12] ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[13] ; AB11  ; 8        ; 24           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[14] ; B9    ; 3        ; 15           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[15] ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[16] ; G8    ; 3        ; 7            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[17] ; A16   ; 4        ; 33           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[18] ; A11   ; 3        ; 22           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[19] ; M6    ; 1        ; 0            ; 12           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[1]  ; E8    ; 3        ; 11           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[20] ; B15   ; 4        ; 33           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[21] ; E11   ; 3        ; 22           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[22] ; AA9   ; 8        ; 18           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[23] ; B8    ; 3        ; 13           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[24] ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[25] ; L8    ; 2        ; 0            ; 19           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[26] ; F14   ; 4        ; 35           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[27] ; AA11  ; 8        ; 24           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[2]  ; J4    ; 2        ; 0            ; 18           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[3]  ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[4]  ; G12   ; 4        ; 31           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[5]  ; F9    ; 3        ; 11           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[6]  ; E9    ; 3        ; 13           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[7]  ; D9    ; 3        ; 13           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[8]  ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; hex_external_export[9]  ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg_external_export[0] ; D7    ; 3        ; 9            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg_external_export[1] ; F10   ; 3        ; 18           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg_external_export[2] ; H10   ; 3        ; 15           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg_external_export[3] ; C10   ; 3        ; 18           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg_external_export[4] ; B11   ; 3        ; 22           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg_external_export[5] ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg_external_export[6] ; B13   ; 4        ; 26           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledg_external_export[7] ; C9    ; 3        ; 9            ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr_external_export[0] ; A10   ; 3        ; 20           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr_external_export[1] ; A9    ; 3        ; 15           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr_external_export[2] ; B7    ; 3        ; 11           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr_external_export[3] ; F11   ; 3        ; 18           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr_external_export[4] ; H12   ; 4        ; 31           ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr_external_export[5] ; A8    ; 3        ; 13           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr_external_export[6] ; A15   ; 4        ; 33           ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr_external_export[7] ; D8    ; 3        ; 9            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr_external_export[8] ; B10   ; 3        ; 20           ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; ledr_external_export[9] ; G11   ; 3        ; 20           ; 27           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 2 / 41 ( 5 % )   ; 3.3V          ; --           ;
; 2        ; 13 / 33 ( 39 % ) ; 3.3V          ; --           ;
; 3        ; 29 / 43 ( 67 % ) ; 3.3V          ; --           ;
; 4        ; 14 / 40 ( 35 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 39 ( 0 % )   ; 3.3V          ; --           ;
; 6        ; 1 / 36 ( 3 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 40 ( 0 % )   ; 3.3V          ; --           ;
; 8        ; 5 / 43 ( 12 % )  ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A4       ; 324        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A5       ; 322        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; hex_external_export[10]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A8       ; 304        ; 3        ; ledr_external_export[5]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A9       ; 298        ; 3        ; ledr_external_export[1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; ledr_external_export[0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; hex_external_export[18]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 281        ; 4        ; sw_external_export[8]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A14      ; 279        ; 4        ; sw_external_export[4]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A15      ; 273        ; 4        ; ledr_external_export[6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A16      ; 271        ; 4        ; hex_external_export[17]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA8      ; 111        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA9      ; 114        ; 8        ; hex_external_export[22]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA11     ; 122        ; 8        ; hex_external_export[27]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA13     ; 130        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB7      ; 102        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB8      ; 110        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB9      ; 113        ; 8        ; sw_external_export[1]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB11     ; 121        ; 8        ; hex_external_export[13]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB13     ; 129        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B4       ; 323        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B5       ; 321        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; ledr_external_export[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B8       ; 303        ; 3        ; hex_external_export[23]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B9       ; 297        ; 3        ; hex_external_export[14]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B10      ; 292        ; 3        ; ledr_external_export[8]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B11      ; 286        ; 3        ; ledg_external_export[4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 280        ; 4        ; ledg_external_export[6]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B14      ; 278        ; 4        ; sw_external_export[2]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B15      ; 272        ; 4        ; hex_external_export[20]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B16      ; 270        ; 4        ; key_external_export[2]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C2       ; 9          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; key_external_export[1]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; ledg_external_export[7]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C10      ; 296        ; 3        ; ledg_external_export[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; sw_external_export[5]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D2       ; 15         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D3       ; 2          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D4       ; 3          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D5       ; 4          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D6       ; 5          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D7       ; 311        ; 3        ; ledg_external_export[0]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D8       ; 309        ; 3        ; ledr_external_export[7]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D9       ; 302        ; 3        ; hex_external_export[7]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; sw_external_export[9]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; D12      ; 284        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E2       ; 21         ; 2        ; sw_external_export[3]                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; E3       ; 6          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E4       ; 7          ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; hex_external_export[1]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E9       ; 301        ; 3        ; hex_external_export[6]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; hex_external_export[21]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E12      ; 285        ; 3        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; sw_external_export[6]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F2       ; 23         ; 2        ; hex_external_export[3]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; F3       ; 13         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F4       ; 10         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; hex_external_export[0]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F9       ; 307        ; 3        ; hex_external_export[5]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F10      ; 295        ; 3        ; ledg_external_export[1]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; ledr_external_export[3]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; sw_external_export[7]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F13      ; 269        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F14      ; 268        ; 4        ; hex_external_export[26]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; hex_external_export[9]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G6       ; 11         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G7       ; 317        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G8       ; 313        ; 3        ; hex_external_export[16]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; ledr_external_export[9]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; hex_external_export[4]                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; hex_external_export[8]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H2       ; 25         ; 2        ; key_external_export[0]                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H3       ; 27         ; 2        ; hex_external_export[11]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H4       ; 17         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H5       ; 18         ; 2        ; ledg_external_export[5]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; H6       ; 19         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H7       ; 318        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; key_external_export[3]                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H10      ; 299        ; 3        ; ledg_external_export[2]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H11      ; 290        ; 3        ; sw_external_export[0]                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H12      ; 274        ; 4        ; ledr_external_export[4]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; hex_external_export[24]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J2       ; 30         ; 2        ; hex_external_export[12]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; hex_external_export[2]                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; altera_reserved_tck                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; altera_reserved_tdi                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K6       ; 33         ; 2        ; altera_reserved_tms                      ; input  ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L1       ; 38         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L2       ; 39         ; 2        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; altera_reserved_tdo                      ; output ; 3.3-V LVTTL  ;         ; --         ; N               ; no       ; Off          ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; hex_external_export[25]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; L22      ; 206        ; 5        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M1       ; 41         ; 1        ; clk_clk                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; hex_external_export[19]                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R10      ; 108        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R11      ; 116        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; hex_external_export[15]                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U10      ; 107        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U11      ; 123        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U12      ; 124        ; 8        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U21      ; 182        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V12      ; 126        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W12      ; 125        ; 7        ; GND+                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y10      ; 112        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+-----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                         ; Library Name ;
+-----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |DigitalLock                                                                                              ; 2011 (1)    ; 1187 (0)                  ; 0 (0)         ; 76800       ; 22   ; 0            ; 0       ; 0         ; 61   ; 0            ; 824 (1)      ; 166 (0)           ; 1021 (0)         ; |DigitalLock                                                                                                                                                                                                                                                                                                                ; digitallock  ;
;    |DigitalLock_CPU:cpu|                                                                                  ; 1048 (659)  ; 575 (304)                 ; 0 (0)         ; 10240       ; 4    ; 0            ; 0       ; 0         ; 0    ; 0            ; 452 (334)    ; 48 (1)            ; 548 (325)        ; |DigitalLock|DigitalLock_CPU:cpu                                                                                                                                                                                                                                                                                            ; DigitalLock  ;
;       |DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|                                           ; 388 (87)    ; 270 (80)                  ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 118 (7)      ; 47 (4)            ; 223 (76)         ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci                                                                                                                                                                                                                                    ; DigitalLock  ;
;          |DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|        ; 139 (0)     ; 96 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 43 (0)       ; 41 (0)            ; 55 (0)           ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper                                                                                                                                            ; DigitalLock  ;
;             |DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|       ; 50 (46)     ; 49 (45)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 37 (35)           ; 12 (10)          ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk                                                      ; DigitalLock  ;
;                |altera_std_synchronizer:the_altera_std_synchronizer3|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3 ; work         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer4|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4 ; work         ;
;             |DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|             ; 87 (83)     ; 47 (43)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (40)      ; 4 (2)             ; 43 (43)          ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck                                                            ; DigitalLock  ;
;                |altera_std_synchronizer:the_altera_std_synchronizer1|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer1       ; work         ;
;                |altera_std_synchronizer:the_altera_std_synchronizer2|                                     ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|altera_std_synchronizer:the_altera_std_synchronizer2       ; work         ;
;             |sld_virtual_jtag_basic:DigitalLock_CPU_jtag_debug_module_phy|                                ; 4 (4)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 2 (2)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DigitalLock_CPU_jtag_debug_module_phy                                                                               ; work         ;
;          |DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|                          ; 9 (9)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg                                                                                                                                                              ; DigitalLock  ;
;          |DigitalLock_CPU_nios2_oci_break:the_DigitalLock_CPU_nios2_oci_break|                            ; 32 (32)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 32 (32)          ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_break:the_DigitalLock_CPU_nios2_oci_break                                                                                                                                                                ; DigitalLock  ;
;          |DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|                            ; 12 (10)     ; 9 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (1)             ; 9 (8)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug                                                                                                                                                                ; DigitalLock  ;
;             |altera_std_synchronizer:the_altera_std_synchronizer|                                         ; 2 (2)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 1 (1)             ; 1 (1)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer                                                                                                            ; work         ;
;          |DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|                                  ; 113 (113)   ; 49 (49)                   ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 51 (51)          ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem                                                                                                                                                                      ; DigitalLock  ;
;             |DigitalLock_CPU_ociram_sp_ram_module:DigitalLock_CPU_ociram_sp_ram|                          ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|DigitalLock_CPU_ociram_sp_ram_module:DigitalLock_CPU_ociram_sp_ram                                                                                                   ; DigitalLock  ;
;                |altsyncram:the_altsyncram|                                                                ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|DigitalLock_CPU_ociram_sp_ram_module:DigitalLock_CPU_ociram_sp_ram|altsyncram:the_altsyncram                                                                         ; work         ;
;                   |altsyncram_qq71:auto_generated|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 8192        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|DigitalLock_CPU_ociram_sp_ram_module:DigitalLock_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qq71:auto_generated                                          ; work         ;
;       |DigitalLock_CPU_register_bank_a_module:DigitalLock_CPU_register_bank_a|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_a_module:DigitalLock_CPU_register_bank_a                                                                                                                                                                                                                     ; DigitalLock  ;
;          |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_a_module:DigitalLock_CPU_register_bank_a|altsyncram:the_altsyncram                                                                                                                                                                                           ; work         ;
;             |altsyncram_mdg1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_a_module:DigitalLock_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_mdg1:auto_generated                                                                                                                                                            ; work         ;
;       |DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|                            ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b                                                                                                                                                                                                                     ; DigitalLock  ;
;          |altsyncram:the_altsyncram|                                                                      ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram                                                                                                                                                                                           ; work         ;
;             |altsyncram_ndg1:auto_generated|                                                              ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 1024        ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_ndg1:auto_generated                                                                                                                                                            ; work         ;
;       |DigitalLock_CPU_test_bench:the_DigitalLock_CPU_test_bench|                                         ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalLock|DigitalLock_CPU:cpu|DigitalLock_CPU_test_bench:the_DigitalLock_CPU_test_bench                                                                                                                                                                                                                                  ; DigitalLock  ;
;    |DigitalLock_HEX:hex|                                                                                  ; 59 (59)     ; 28 (28)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 28 (28)           ; 28 (28)          ; |DigitalLock|DigitalLock_HEX:hex                                                                                                                                                                                                                                                                                            ; DigitalLock  ;
;    |DigitalLock_IN_RAM:in_ram|                                                                            ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_IN_RAM:in_ram                                                                                                                                                                                                                                                                                      ; DigitalLock  ;
;       |altsyncram:the_altsyncram|                                                                         ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_IN_RAM:in_ram|altsyncram:the_altsyncram                                                                                                                                                                                                                                                            ; work         ;
;          |altsyncram_0dc1:auto_generated|                                                                 ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 65536       ; 16   ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_IN_RAM:in_ram|altsyncram:the_altsyncram|altsyncram_0dc1:auto_generated                                                                                                                                                                                                                             ; work         ;
;    |DigitalLock_JTAG_UART:jtag_uart|                                                                      ; 164 (41)    ; 112 (13)                  ; 0 (0)         ; 1024        ; 2    ; 0            ; 0       ; 0         ; 0    ; 0            ; 42 (18)      ; 22 (3)            ; 100 (20)         ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart                                                                                                                                                                                                                                                                                ; DigitalLock  ;
;       |DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|                                 ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r                                                                                                                                                                                                              ; DigitalLock  ;
;          |scfifo:rfifo|                                                                                   ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo                                                                                                                                                                                                 ; work         ;
;             |scfifo_1n21:auto_generated|                                                                  ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated                                                                                                                                                                      ; work         ;
;                |a_dpfifo_8t21:dpfifo|                                                                     ; 26 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                 ; work         ;
;                   |a_fefifo_7cf:fifo_state|                                                               ; 14 (8)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (6)        ; 0 (0)             ; 8 (2)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                         ; work         ;
;                      |cntr_rj7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                    ; work         ;
;                   |cntr_fjb:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                           ; work         ;
;                   |cntr_fjb:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                 ; work         ;
;                   |dpram_5h21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                              ; work         ;
;                      |altsyncram_9tl1:altsyncram2|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                  ; work         ;
;       |DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|                                 ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w                                                                                                                                                                                                              ; DigitalLock  ;
;          |scfifo:wfifo|                                                                                   ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo                                                                                                                                                                                                 ; work         ;
;             |scfifo_1n21:auto_generated|                                                                  ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated                                                                                                                                                                      ; work         ;
;                |a_dpfifo_8t21:dpfifo|                                                                     ; 25 (0)      ; 20 (0)                    ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 20 (0)           ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo                                                                                                                                                 ; work         ;
;                   |a_fefifo_7cf:fifo_state|                                                               ; 13 (7)      ; 8 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (2)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state                                                                                                                         ; work         ;
;                      |cntr_rj7:count_usedw|                                                               ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw                                                                                                    ; work         ;
;                   |cntr_fjb:rd_ptr_count|                                                                 ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:rd_ptr_count                                                                                                                           ; work         ;
;                   |cntr_fjb:wr_ptr|                                                                       ; 6 (6)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 6 (6)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|cntr_fjb:wr_ptr                                                                                                                                 ; work         ;
;                   |dpram_5h21:FIFOram|                                                                    ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram                                                                                                                              ; work         ;
;                      |altsyncram_9tl1:altsyncram2|                                                        ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 512         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2                                                                                                  ; work         ;
;       |alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|                                         ; 72 (72)     ; 59 (59)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 19 (19)           ; 40 (40)          ; |DigitalLock|DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic                                                                                                                                                                                                                      ; work         ;
;    |DigitalLock_KEY:key|                                                                                  ; 4 (4)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|DigitalLock_KEY:key                                                                                                                                                                                                                                                                                            ; DigitalLock  ;
;    |DigitalLock_LEDG:ledg|                                                                                ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 8 (8)             ; 8 (8)            ; |DigitalLock|DigitalLock_LEDG:ledg                                                                                                                                                                                                                                                                                          ; DigitalLock  ;
;    |DigitalLock_LEDR:ledr|                                                                                ; 22 (22)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 10 (10)           ; 10 (10)          ; |DigitalLock|DigitalLock_LEDR:ledr                                                                                                                                                                                                                                                                                          ; DigitalLock  ;
;    |DigitalLock_SW:sw|                                                                                    ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |DigitalLock|DigitalLock_SW:sw                                                                                                                                                                                                                                                                                              ; DigitalLock  ;
;    |DigitalLock_TIMER:timer|                                                                              ; 150 (150)   ; 120 (120)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 30 (30)      ; 21 (21)           ; 99 (99)          ; |DigitalLock|DigitalLock_TIMER:timer                                                                                                                                                                                                                                                                                        ; DigitalLock  ;
;    |DigitalLock_addr_router:addr_router|                                                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_addr_router:addr_router                                                                                                                                                                                                                                                                            ; DigitalLock  ;
;    |DigitalLock_addr_router_001:addr_router_001|                                                          ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_addr_router_001:addr_router_001                                                                                                                                                                                                                                                                    ; DigitalLock  ;
;    |DigitalLock_cmd_xbar_demux:cmd_xbar_demux|                                                            ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_cmd_xbar_demux:cmd_xbar_demux                                                                                                                                                                                                                                                                      ; DigitalLock  ;
;    |DigitalLock_cmd_xbar_demux:rsp_xbar_demux_001|                                                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DigitalLock|DigitalLock_cmd_xbar_demux:rsp_xbar_demux_001                                                                                                                                                                                                                                                                  ; DigitalLock  ;
;    |DigitalLock_cmd_xbar_demux:rsp_xbar_demux|                                                            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 1 (1)            ; |DigitalLock|DigitalLock_cmd_xbar_demux:rsp_xbar_demux                                                                                                                                                                                                                                                                      ; DigitalLock  ;
;    |DigitalLock_cmd_xbar_demux_001:cmd_xbar_demux_001|                                                    ; 14 (14)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_cmd_xbar_demux_001:cmd_xbar_demux_001                                                                                                                                                                                                                                                              ; DigitalLock  ;
;    |DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|                                                            ; 58 (54)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (36)      ; 1 (0)             ; 19 (16)          ; |DigitalLock|DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001                                                                                                                                                                                                                                                                      ; DigitalLock  ;
;       |altera_merlin_arbitrator:arb|                                                                      ; 6 (6)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 1 (1)             ; 3 (3)            ; |DigitalLock|DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                         ; DigitalLock  ;
;    |DigitalLock_cmd_xbar_mux:cmd_xbar_mux|                                                                ; 55 (52)     ; 5 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (3)        ; 1 (0)             ; 50 (47)          ; |DigitalLock|DigitalLock_cmd_xbar_mux:cmd_xbar_mux                                                                                                                                                                                                                                                                          ; DigitalLock  ;
;       |altera_merlin_arbitrator:arb|                                                                      ; 5 (5)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 1 (1)             ; 3 (3)            ; |DigitalLock|DigitalLock_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb                                                                                                                                                                                                                                             ; DigitalLock  ;
;    |DigitalLock_rsp_xbar_mux:rsp_xbar_mux|                                                                ; 11 (11)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 11 (11)      ; 0 (0)             ; 0 (0)            ; |DigitalLock|DigitalLock_rsp_xbar_mux:rsp_xbar_mux                                                                                                                                                                                                                                                                          ; DigitalLock  ;
;    |DigitalLock_rsp_xbar_mux_001:rsp_xbar_mux_001|                                                        ; 101 (101)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 62 (62)      ; 0 (0)             ; 39 (39)          ; |DigitalLock|DigitalLock_rsp_xbar_mux_001:rsp_xbar_mux_001                                                                                                                                                                                                                                                                  ; DigitalLock  ;
;    |altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|       ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |DigitalLock|altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                 ; DigitalLock  ;
;    |altera_avalon_sc_fifo:hex_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 8 (8)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|altera_avalon_sc_fifo:hex_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                ; DigitalLock  ;
;    |altera_avalon_sc_fifo:in_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                   ; 10 (10)     ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 0 (0)             ; 6 (6)            ; |DigitalLock|altera_avalon_sc_fifo:in_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                             ; DigitalLock  ;
;    |altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo| ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                           ; DigitalLock  ;
;    |altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                      ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                ; DigitalLock  ;
;    |altera_avalon_sc_fifo:ledg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|altera_avalon_sc_fifo:ledg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                               ; DigitalLock  ;
;    |altera_avalon_sc_fifo:ledr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                     ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|altera_avalon_sc_fifo:ledr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                               ; DigitalLock  ;
;    |altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                       ; 5 (5)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                                 ; DigitalLock  ;
;    |altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|         ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                   ; DigitalLock  ;
;    |altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|                    ; 7 (7)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                                                                                                                                                                                                                              ; DigitalLock  ;
;    |altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|                ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalLock|altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                          ; DigitalLock  ;
;    |altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent|         ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalLock|altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent                                                                                                                                                                                                                   ; DigitalLock  ;
;    |altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|            ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                      ; DigitalLock  ;
;    |altera_merlin_slave_agent:in_ram_s1_translator_avalon_universal_slave_0_agent|                        ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|altera_merlin_slave_agent:in_ram_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                  ; DigitalLock  ;
;    |altera_merlin_slave_agent:key_s1_translator_avalon_universal_slave_0_agent|                           ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|altera_merlin_slave_agent:key_s1_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                                     ; DigitalLock  ;
;    |altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|              ; 2 (2)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 0 (0)            ; |DigitalLock|altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent                                                                                                                                                                                                                        ; DigitalLock  ;
;    |altera_reset_controller:rst_controller|                                                               ; 9 (6)       ; 9 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 7 (5)             ; 2 (1)            ; |DigitalLock|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                         ; DigitalLock  ;
;       |altera_reset_synchronizer:alt_rst_sync_uq1|                                                        ; 3 (3)       ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 2 (2)             ; 1 (1)            ; |DigitalLock|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                              ; DigitalLock  ;
;    |digitallock_cpu_data_master_translator:cpu_data_master_translator|                                    ; 11 (0)      ; 3 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (0)        ; 0 (0)             ; 3 (0)            ; |DigitalLock|digitallock_cpu_data_master_translator:cpu_data_master_translator                                                                                                                                                                                                                                              ; digitallock  ;
;       |altera_merlin_master_translator:cpu_data_master_translator|                                        ; 11 (11)     ; 3 (3)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 8 (8)        ; 0 (0)             ; 3 (3)            ; |DigitalLock|digitallock_cpu_data_master_translator:cpu_data_master_translator|altera_merlin_master_translator:cpu_data_master_translator                                                                                                                                                                                   ; DigitalLock  ;
;    |digitallock_cpu_instruction_master_translator:cpu_instruction_master_translator|                      ; 4 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 0 (0)             ; 1 (0)            ; |DigitalLock|digitallock_cpu_instruction_master_translator:cpu_instruction_master_translator                                                                                                                                                                                                                                ; digitallock  ;
;       |altera_merlin_master_translator:cpu_instruction_master_translator|                                 ; 4 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 0 (0)             ; 1 (1)            ; |DigitalLock|digitallock_cpu_instruction_master_translator:cpu_instruction_master_translator|altera_merlin_master_translator:cpu_instruction_master_translator                                                                                                                                                              ; DigitalLock  ;
;    |digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|                        ; 33 (0)      ; 33 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (0)           ; |DigitalLock|digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator                                                                                                                                                                                                                                  ; digitallock  ;
;       |altera_merlin_slave_translator:cpu_jtag_debug_module_translator|                                   ; 33 (33)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 33 (33)          ; |DigitalLock|digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator                                                                                                                                                                  ; DigitalLock  ;
;    |digitallock_hex_s1_translator:hex_s1_translator|                                                      ; 33 (0)      ; 31 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 31 (0)           ; |DigitalLock|digitallock_hex_s1_translator:hex_s1_translator                                                                                                                                                                                                                                                                ; digitallock  ;
;       |altera_merlin_slave_translator:hex_s1_translator|                                                  ; 33 (33)     ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 31 (31)          ; |DigitalLock|digitallock_hex_s1_translator:hex_s1_translator|altera_merlin_slave_translator:hex_s1_translator                                                                                                                                                                                                               ; DigitalLock  ;
;    |digitallock_hex_s1_translator:ledg_s1_translator|                                                     ; 12 (0)      ; 11 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 11 (0)           ; |DigitalLock|digitallock_hex_s1_translator:ledg_s1_translator                                                                                                                                                                                                                                                               ; digitallock  ;
;       |altera_merlin_slave_translator:hex_s1_translator|                                                  ; 12 (12)     ; 11 (11)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 11 (11)          ; |DigitalLock|digitallock_hex_s1_translator:ledg_s1_translator|altera_merlin_slave_translator:hex_s1_translator                                                                                                                                                                                                              ; DigitalLock  ;
;    |digitallock_hex_s1_translator:ledr_s1_translator|                                                     ; 15 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 13 (0)           ; |DigitalLock|digitallock_hex_s1_translator:ledr_s1_translator                                                                                                                                                                                                                                                               ; digitallock  ;
;       |altera_merlin_slave_translator:hex_s1_translator|                                                  ; 15 (15)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 13 (13)          ; |DigitalLock|digitallock_hex_s1_translator:ledr_s1_translator|altera_merlin_slave_translator:hex_s1_translator                                                                                                                                                                                                              ; DigitalLock  ;
;    |digitallock_in_ram_s1_translator:in_ram_s1_translator|                                                ; 1 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (0)            ; |DigitalLock|digitallock_in_ram_s1_translator:in_ram_s1_translator                                                                                                                                                                                                                                                          ; digitallock  ;
;       |altera_merlin_slave_translator:in_ram_s1_translator|                                               ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |DigitalLock|digitallock_in_ram_s1_translator:in_ram_s1_translator|altera_merlin_slave_translator:in_ram_s1_translator                                                                                                                                                                                                      ; DigitalLock  ;
;    |digitallock_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|            ; 23 (0)      ; 23 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (0)           ; |DigitalLock|digitallock_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                                                                                      ; digitallock  ;
;       |altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|                             ; 23 (23)     ; 23 (23)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 23 (23)          ; |DigitalLock|digitallock_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator                                                                                                                                                ; DigitalLock  ;
;    |digitallock_key_s1_translator:key_s1_translator|                                                      ; 10 (0)      ; 7 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (0)        ; 3 (0)             ; 4 (0)            ; |DigitalLock|digitallock_key_s1_translator:key_s1_translator                                                                                                                                                                                                                                                                ; digitallock  ;
;       |altera_merlin_slave_translator:key_s1_translator|                                                  ; 10 (10)     ; 7 (7)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3 (3)        ; 3 (3)             ; 4 (4)            ; |DigitalLock|digitallock_key_s1_translator:key_s1_translator|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                               ; DigitalLock  ;
;    |digitallock_key_s1_translator:sw_s1_translator|                                                       ; 17 (0)      ; 13 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (0)        ; 5 (0)             ; 8 (0)            ; |DigitalLock|digitallock_key_s1_translator:sw_s1_translator                                                                                                                                                                                                                                                                 ; digitallock  ;
;       |altera_merlin_slave_translator:key_s1_translator|                                                  ; 17 (17)     ; 13 (13)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 5 (5)             ; 8 (8)            ; |DigitalLock|digitallock_key_s1_translator:sw_s1_translator|altera_merlin_slave_translator:key_s1_translator                                                                                                                                                                                                                ; DigitalLock  ;
;    |digitallock_sysid_control_slave_translator:sysid_control_slave_translator|                            ; 6 (0)       ; 4 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 4 (0)            ; |DigitalLock|digitallock_sysid_control_slave_translator:sysid_control_slave_translator                                                                                                                                                                                                                                      ; digitallock  ;
;       |altera_merlin_slave_translator:sysid_control_slave_translator|                                     ; 6 (6)       ; 4 (4)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 4 (4)            ; |DigitalLock|digitallock_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator                                                                                                                                                                        ; DigitalLock  ;
;    |digitallock_timer_s1_translator:timer_s1_translator|                                                  ; 21 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 19 (0)           ; |DigitalLock|digitallock_timer_s1_translator:timer_s1_translator                                                                                                                                                                                                                                                            ; digitallock  ;
;       |altera_merlin_slave_translator:timer_s1_translator|                                                ; 21 (21)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 19 (19)          ; |DigitalLock|digitallock_timer_s1_translator:timer_s1_translator|altera_merlin_slave_translator:timer_s1_translator                                                                                                                                                                                                         ; DigitalLock  ;
;    |sld_hub:auto_hub|                                                                                     ; 175 (1)     ; 97 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (1)       ; 12 (0)            ; 85 (0)           ; |DigitalLock|sld_hub:auto_hub                                                                                                                                                                                                                                                                                               ; work         ;
;       |sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|                                                      ; 174 (130)   ; 97 (69)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 77 (61)      ; 12 (12)           ; 85 (60)          ; |DigitalLock|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst                                                                                                                                                                                                                                                  ; work         ;
;          |sld_rom_sr:hub_info_reg|                                                                        ; 24 (24)     ; 9 (9)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 15 (15)      ; 0 (0)             ; 9 (9)            ; |DigitalLock|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg                                                                                                                                                                                                                          ; work         ;
;          |sld_shadow_jsm:shadow_jsm|                                                                      ; 20 (20)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 19 (19)          ; |DigitalLock|sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm                                                                                                                                                                                                                        ; work         ;
+-----------------------------------------------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                              ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+
; Name                    ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+
; hex_external_export[0]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[1]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[2]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[3]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[4]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[5]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[6]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[7]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[8]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[9]  ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[10] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[11] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[12] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[13] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[14] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[15] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[16] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[17] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[18] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[19] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[20] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[21] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[22] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[23] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[24] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[25] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[26] ; Output   ; --            ; --            ; --                    ; --  ;
; hex_external_export[27] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg_external_export[0] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg_external_export[1] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg_external_export[2] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg_external_export[3] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg_external_export[4] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg_external_export[5] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg_external_export[6] ; Output   ; --            ; --            ; --                    ; --  ;
; ledg_external_export[7] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr_external_export[0] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr_external_export[1] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr_external_export[2] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr_external_export[3] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr_external_export[4] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr_external_export[5] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr_external_export[6] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr_external_export[7] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr_external_export[8] ; Output   ; --            ; --            ; --                    ; --  ;
; ledr_external_export[9] ; Output   ; --            ; --            ; --                    ; --  ;
; clk_clk                 ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; sw_external_export[0]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_external_export[0]  ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; sw_external_export[1]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_external_export[1]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sw_external_export[2]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; key_external_export[2]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sw_external_export[3]   ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; key_external_export[3]  ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sw_external_export[4]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sw_external_export[5]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sw_external_export[6]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sw_external_export[7]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sw_external_export[8]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; sw_external_export[9]   ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+-------------------------+----------+---------------+---------------+-----------------------+-----+


+--------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                           ;
+--------------------------------------------+-------------------+---------+
; Source Pin / Fanout                        ; Pad To Core Index ; Setting ;
+--------------------------------------------+-------------------+---------+
; clk_clk                                    ;                   ;         ;
; sw_external_export[0]                      ;                   ;         ;
;      - DigitalLock_SW:sw|read_mux_out[0]   ; 0                 ; 6       ;
; key_external_export[0]                     ;                   ;         ;
;      - DigitalLock_KEY:key|read_mux_out[0] ; 1                 ; 6       ;
; sw_external_export[1]                      ;                   ;         ;
;      - DigitalLock_SW:sw|read_mux_out[1]   ; 1                 ; 6       ;
; key_external_export[1]                     ;                   ;         ;
;      - DigitalLock_KEY:key|read_mux_out[1] ; 0                 ; 6       ;
; sw_external_export[2]                      ;                   ;         ;
;      - DigitalLock_SW:sw|read_mux_out[2]   ; 0                 ; 6       ;
; key_external_export[2]                     ;                   ;         ;
;      - DigitalLock_KEY:key|read_mux_out[2] ; 1                 ; 6       ;
; sw_external_export[3]                      ;                   ;         ;
;      - DigitalLock_SW:sw|read_mux_out[3]   ; 1                 ; 6       ;
; key_external_export[3]                     ;                   ;         ;
;      - DigitalLock_KEY:key|read_mux_out[3] ; 0                 ; 6       ;
; sw_external_export[4]                      ;                   ;         ;
;      - DigitalLock_SW:sw|read_mux_out[4]   ; 0                 ; 6       ;
; sw_external_export[5]                      ;                   ;         ;
;      - DigitalLock_SW:sw|read_mux_out[5]   ; 0                 ; 6       ;
; sw_external_export[6]                      ;                   ;         ;
;      - DigitalLock_SW:sw|read_mux_out[6]   ; 1                 ; 6       ;
; sw_external_export[7]                      ;                   ;         ;
;      - DigitalLock_SW:sw|read_mux_out[7]   ; 0                 ; 6       ;
; sw_external_export[8]                      ;                   ;         ;
;      - DigitalLock_SW:sw|read_mux_out[8]   ; 1                 ; 6       ;
; sw_external_export[9]                      ;                   ;         ;
;      - DigitalLock_SW:sw|read_mux_out[9]   ; 1                 ; 6       ;
+--------------------------------------------+-------------------+---------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                               ; Location           ; Fan-Out ; Usage                      ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+
; DigitalLock_CPU:cpu|D_iw[4]                                                                                                                                                                                                                                                        ; LCFF_X22_Y18_N1    ; 41      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jxuir                    ; LCFF_X31_Y17_N19   ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|take_action_ocimem_a     ; LCCOMB_X26_Y16_N24 ; 4       ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|take_action_ocimem_a~0   ; LCCOMB_X31_Y16_N4  ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|take_action_ocimem_a~1   ; LCCOMB_X31_Y16_N22 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|take_action_ocimem_b     ; LCCOMB_X31_Y16_N10 ; 36      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|take_no_action_break_a~0 ; LCCOMB_X31_Y16_N8  ; 64      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|update_jdo_strobe        ; LCFF_X31_Y17_N17   ; 39      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[34]~29                      ; LCCOMB_X29_Y17_N6  ; 18      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[37]~21                      ; LCCOMB_X29_Y17_N12 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[5]~13                       ; LCCOMB_X32_Y17_N20 ; 13      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DigitalLock_CPU_jtag_debug_module_phy|virtual_state_sdr~0                               ; LCCOMB_X32_Y17_N18 ; 39      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DigitalLock_CPU_jtag_debug_module_phy|virtual_state_uir~0                               ; LCCOMB_X31_Y17_N28 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                  ; LCCOMB_X26_Y14_N12 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|resetrequest                                                                                                                       ; LCFF_X26_Y12_N19   ; 3       ; Async. clear               ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[0]~12                                                                                                                            ; LCCOMB_X27_Y13_N12 ; 31      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|ociram_wr_en                                                                                                                             ; LCCOMB_X29_Y18_N28 ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|address[8]                                                                                                                                                                                             ; LCFF_X25_Y13_N17   ; 37      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|E_alu_result~32                                                                                                                                                                                                                                                ; LCCOMB_X20_Y16_N16 ; 46      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|E_new_inst                                                                                                                                                                                                                                                     ; LCFF_X23_Y11_N19   ; 44      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|E_valid                                                                                                                                                                                                                                                        ; LCFF_X24_Y14_N17   ; 29      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                              ; LCCOMB_X24_Y12_N6  ; 12      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|F_valid~0                                                                                                                                                                                                                                                      ; LCCOMB_X25_Y18_N12 ; 34      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                ; LCFF_X22_Y10_N23   ; 17      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                               ; LCFF_X24_Y11_N25   ; 18      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|R_src1~39                                                                                                                                                                                                                                                      ; LCCOMB_X24_Y12_N20 ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|R_src2_hi~2                                                                                                                                                                                                                                                    ; LCCOMB_X23_Y11_N8  ; 15      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|W_ienable_reg_nxt~1                                                                                                                                                                                                                                            ; LCCOMB_X20_Y13_N4  ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|W_rf_wren                                                                                                                                                                                                                                                      ; LCCOMB_X26_Y12_N8  ; 2       ; Write enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                                                    ; LCCOMB_X24_Y12_N8  ; 11      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|W_valid                                                                                                                                                                                                                                                        ; LCFF_X24_Y14_N23   ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                          ; LCCOMB_X20_Y14_N18 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                          ; LCCOMB_X20_Y14_N30 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_CPU:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                ; LCCOMB_X20_Y14_N8  ; 28      ; Clock enable, Sync. load   ; no     ; --                   ; --               ; --                        ;
; DigitalLock_HEX:hex|always0~1                                                                                                                                                                                                                                                      ; LCCOMB_X27_Y20_N24 ; 28      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_IN_RAM:in_ram|wren~0                                                                                                                                                                                                                                                   ; LCCOMB_X29_Y13_N26 ; 16      ; Write enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                         ; LCCOMB_X24_Y19_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                         ; LCCOMB_X18_Y19_N30 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                  ; LCCOMB_X16_Y17_N18 ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                            ; LCCOMB_X16_Y16_N8  ; 21      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                               ; LCCOMB_X16_Y18_N22 ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                          ; LCCOMB_X16_Y18_N30 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                          ; LCCOMB_X24_Y19_N0  ; 9       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|fifo_wr                                                                                                                                                                                                                                            ; LCFF_X24_Y19_N3    ; 15      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|ien_AE~2                                                                                                                                                                                                                                           ; LCCOMB_X24_Y19_N16 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|r_val~0                                                                                                                                                                                                                                            ; LCCOMB_X18_Y19_N22 ; 11      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|read_0                                                                                                                                                                                                                                             ; LCFF_X24_Y19_N11   ; 16      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_JTAG_UART:jtag_uart|wr_rfifo                                                                                                                                                                                                                                           ; LCCOMB_X20_Y19_N2  ; 14      ; Clock enable, Write enable ; no     ; --                   ; --               ; --                        ;
; DigitalLock_LEDG:ledg|always0~1                                                                                                                                                                                                                                                    ; LCCOMB_X26_Y21_N2  ; 8       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_LEDR:ledr|always0~1                                                                                                                                                                                                                                                    ; LCCOMB_X26_Y21_N4  ; 10      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_TIMER:timer|always0~0                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y20_N8  ; 32      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; DigitalLock_TIMER:timer|always0~1                                                                                                                                                                                                                                                  ; LCCOMB_X21_Y20_N10 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_TIMER:timer|control_wr_strobe                                                                                                                                                                                                                                          ; LCCOMB_X24_Y20_N26 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_TIMER:timer|period_h_wr_strobe                                                                                                                                                                                                                                         ; LCCOMB_X24_Y20_N12 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_TIMER:timer|period_l_wr_strobe                                                                                                                                                                                                                                         ; LCCOMB_X24_Y20_N22 ; 16      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_TIMER:timer|snap_strobe~0                                                                                                                                                                                                                                              ; LCCOMB_X24_Y20_N30 ; 32      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                       ; LCCOMB_X29_Y13_N16 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                           ; LCCOMB_X29_Y13_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                           ; LCCOMB_X29_Y14_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                               ; LCCOMB_X29_Y14_N12 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                       ; LCCOMB_X29_Y18_N24 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_avalon_sc_fifo:in_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                   ; LCCOMB_X25_Y18_N10 ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                                                                                                                                       ; JTAG_X1_Y14_N0     ; 183     ; Clock                      ; yes    ; Global Clock         ; GCLK0            ; --                        ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                       ; JTAG_X1_Y14_N0     ; 22      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                  ; LCFF_X26_Y12_N11   ; 776     ; Async. clear               ; yes    ; Global Clock         ; GCLK12           ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                                              ; LCFF_X26_Y12_N23   ; 17      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; clk_clk                                                                                                                                                                                                                                                                            ; PIN_M1             ; 1026    ; Clock                      ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                                                                                                                                              ; LCFF_X32_Y16_N13   ; 70      ; Async. clear               ; yes    ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                   ; LCCOMB_X31_Y15_N2  ; 4       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                     ; LCCOMB_X31_Y15_N28 ; 6       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                   ; LCCOMB_X32_Y17_N28 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                                      ; LCCOMB_X32_Y15_N18 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                     ; LCCOMB_X32_Y15_N26 ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                      ; LCCOMB_X34_Y16_N20 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                     ; LCCOMB_X34_Y16_N16 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~17                                                                                                                                                                                                       ; LCCOMB_X33_Y15_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                                                                 ; LCCOMB_X32_Y14_N0  ; 5       ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~17                                                                                                                                                                                                 ; LCCOMB_X32_Y14_N2  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                           ; LCCOMB_X32_Y16_N20 ; 2       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                               ; LCCOMB_X32_Y16_N10 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                               ; LCCOMB_X34_Y16_N4  ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~7                                                                                                                                                                                 ; LCCOMB_X31_Y15_N4  ; 4       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~8                                                                                                                                                                            ; LCCOMB_X30_Y15_N10 ; 5       ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~9                                                                                                                                                                            ; LCCOMB_X31_Y15_N12 ; 5       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                   ; LCFF_X15_Y16_N13   ; 12      ; Async. clear               ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                  ; LCFF_X16_Y16_N29   ; 12      ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                   ; LCFF_X32_Y16_N1    ; 40      ; Sync. load                 ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                   ; LCFF_X32_Y16_N25   ; 45      ; Sync. clear                ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                   ; LCFF_X32_Y16_N23   ; 16      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                            ; LCCOMB_X16_Y16_N6  ; 3       ; Clock enable               ; no     ; --                   ; --               ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                  ; LCFF_X16_Y15_N1    ; 35      ; Async. clear               ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+----------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                     ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                         ; Location         ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|resetrequest ; LCFF_X26_Y12_N19 ; 3       ; Global Clock         ; GCLK15           ; --                        ;
; altera_internal_jtag~TCKUTAP                                                                                                                                 ; JTAG_X1_Y14_N0   ; 183     ; Global Clock         ; GCLK0            ; --                        ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                            ; LCFF_X26_Y12_N11 ; 776     ; Global Clock         ; GCLK12           ; --                        ;
; clk_clk                                                                                                                                                      ; PIN_M1           ; 1026    ; Global Clock         ; GCLK3            ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg                                                                                        ; LCFF_X32_Y16_N13 ; 70      ; Global Clock         ; GCLK10           ; --                        ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                             ; LCFF_X15_Y16_N13 ; 12      ; Global Clock         ; GCLK2            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                                                                                                                                                                   ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; DigitalLock_CPU:cpu|W_alu_result[3]                                                                                                                                                                                                                                                                                    ; 96      ;
; DigitalLock_CPU:cpu|W_alu_result[2]                                                                                                                                                                                                                                                                                    ; 94      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|take_no_action_break_a~0                                     ; 64      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[1]                                                                                                                                                                                                                                                               ; 54      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|saved_grant[1]                                                                                                                                                                                                                                                                   ; 51      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|jtag_ram_access                                                                                                                                                              ; 46      ;
; DigitalLock_CPU:cpu|E_alu_result~32                                                                                                                                                                                                                                                                                    ; 46      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[4]                                                                                                                                                                                                                       ; 45      ;
; DigitalLock_CPU:cpu|E_new_inst                                                                                                                                                                                                                                                                                         ; 44      ;
; DigitalLock_CPU:cpu|W_alu_result[4]                                                                                                                                                                                                                                                                                    ; 44      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][1]                                                                                                                                                                                                                                            ; 42      ;
; DigitalLock_CPU:cpu|D_iw[4]                                                                                                                                                                                                                                                                                            ; 41      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[3]                                                                                                                                                                                                                       ; 40      ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|read_latency_shift_reg[0]                                                                                                                                                ; 40      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|update_jdo_strobe                                            ; 39      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DigitalLock_CPU_jtag_debug_module_phy|virtual_state_sdr~0                                                                   ; 39      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|address[8]                                                                                                                                                                                                                                 ; 37      ;
; altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][72]                                                                                                                                                                                                              ; 37      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|take_action_ocimem_b                                         ; 36      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_scan_reg                                                                                                                                                                                                                                      ; 35      ;
; DigitalLock_CPU:cpu|R_ctrl_ld                                                                                                                                                                                                                                                                                          ; 35      ;
; DigitalLock_CPU:cpu|F_valid~0                                                                                                                                                                                                                                                                                          ; 34      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|jtag_ram_rd_d1                                                                                                                                                               ; 33      ;
; digitallock_hex_s1_translator:hex_s1_translator|altera_merlin_slave_translator:hex_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                             ; 33      ;
; DigitalLock_CPU:cpu|R_logic_op[0]                                                                                                                                                                                                                                                                                      ; 33      ;
; DigitalLock_TIMER:timer|snap_strobe~0                                                                                                                                                                                                                                                                                  ; 32      ;
; DigitalLock_TIMER:timer|always0~1                                                                                                                                                                                                                                                                                      ; 32      ;
; DigitalLock_TIMER:timer|always0~0                                                                                                                                                                                                                                                                                      ; 32      ;
; DigitalLock_CPU:cpu|W_alu_result[23]~15                                                                                                                                                                                                                                                                                ; 32      ;
; DigitalLock_CPU:cpu|av_ld_aligning_data                                                                                                                                                                                                                                                                                ; 32      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[36]                                                      ; 32      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[37]                                                      ; 32      ;
; DigitalLock_CPU:cpu|R_ctrl_shift_rot_right                                                                                                                                                                                                                                                                             ; 32      ;
; DigitalLock_CPU:cpu|R_src1~39                                                                                                                                                                                                                                                                                          ; 32      ;
; DigitalLock_CPU:cpu|R_src2_use_imm                                                                                                                                                                                                                                                                                     ; 32      ;
; DigitalLock_CPU:cpu|R_logic_op[1]                                                                                                                                                                                                                                                                                      ; 32      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[0]~12                                                                                                                                                                ; 31      ;
; altera_merlin_master_agent:cpu_data_master_translator_avalon_universal_master_0_agent|hold_waitrequest                                                                                                                                                                                                                 ; 31      ;
; DigitalLock_cmd_xbar_demux:rsp_xbar_demux_001|src1_valid                                                                                                                                                                                                                                                               ; 31      ;
; DigitalLock_CPU:cpu|D_iw[31]~1                                                                                                                                                                                                                                                                                         ; 29      ;
; DigitalLock_CPU:cpu|E_valid                                                                                                                                                                                                                                                                                            ; 29      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|readdata~1                                                                                                                                                                                                                                 ; 28      ;
; DigitalLock_CPU:cpu|av_ld_rshift8~1                                                                                                                                                                                                                                                                                    ; 28      ;
; digitallock_jtag_uart_avalon_jtag_slave_translator:jtag_uart_avalon_jtag_slave_translator|altera_merlin_slave_translator:jtag_uart_avalon_jtag_slave_translator|read_latency_shift_reg[0]                                                                                                                              ; 28      ;
; DigitalLock_HEX:hex|always0~1                                                                                                                                                                                                                                                                                          ; 28      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]                                                                                                                                                                                                                                            ; 26      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_test_bench:the_DigitalLock_CPU_test_bench|d_write                                                                                                                                                                                                                                  ; 25      ;
; DigitalLock_CPU:cpu|D_iw[14]                                                                                                                                                                                                                                                                                           ; 24      ;
; DigitalLock_CPU:cpu|D_iw[2]                                                                                                                                                                                                                                                                                            ; 24      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[1]                                                                                                                                                                                                                                          ; 23      ;
; altera_internal_jtag~TMSUTAP                                                                                                                                                                                                                                                                                           ; 22      ;
; DigitalLock_cmd_xbar_demux:rsp_xbar_demux_001|src0_valid                                                                                                                                                                                                                                                               ; 22      ;
; digitallock_cpu_data_master_translator:cpu_data_master_translator|altera_merlin_master_translator:cpu_data_master_translator|write_accepted                                                                                                                                                                            ; 22      ;
; DigitalLock_CPU:cpu|W_alu_result[23]~16                                                                                                                                                                                                                                                                                ; 21      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|saved_grant[0]                                                                                                                                                                                                                                                               ; 21      ;
; DigitalLock_CPU:cpu|D_iw[15]                                                                                                                                                                                                                                                                                           ; 21      ;
; DigitalLock_CPU:cpu|D_iw[12]                                                                                                                                                                                                                                                                                           ; 21      ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|td_shift[0]~4                                                                                                                                                                                                                ; 21      ;
; DigitalLock_CPU:cpu|D_iw[3]                                                                                                                                                                                                                                                                                            ; 21      ;
; digitallock_timer_s1_translator:timer_s1_translator|altera_merlin_slave_translator:timer_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                       ; 21      ;
; DigitalLock_CPU:cpu|av_fill_bit~1                                                                                                                                                                                                                                                                                      ; 20      ;
; DigitalLock_CPU:cpu|R_ctrl_jmp_direct                                                                                                                                                                                                                                                                                  ; 20      ;
; DigitalLock_CPU:cpu|D_iw[1]                                                                                                                                                                                                                                                                                            ; 20      ;
; DigitalLock_CPU:cpu|R_ctrl_br_cmp                                                                                                                                                                                                                                                                                      ; 20      ;
; altera_internal_jtag~TDIUTAP                                                                                                                                                                                                                                                                                           ; 19      ;
; DigitalLock_CPU:cpu|D_iw[16]                                                                                                                                                                                                                                                                                           ; 19      ;
; DigitalLock_CPU:cpu|D_iw[0]                                                                                                                                                                                                                                                                                            ; 19      ;
; digitallock_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator|read_latency_shift_reg[0]                                                                                                                                                      ; 19      ;
; digitallock_in_ram_s1_translator:in_ram_s1_translator|altera_merlin_slave_translator:in_ram_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                    ; 19      ;
; DigitalLock_CPU:cpu|R_ctrl_rdctl_inst                                                                                                                                                                                                                                                                                  ; 19      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[34]~29                                                          ; 18      ;
; DigitalLock_CPU:cpu|D_iw[21]                                                                                                                                                                                                                                                                                           ; 18      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|saved_grant[0]                                                                                                                                                                                                                                                                   ; 18      ;
; DigitalLock_CPU:cpu|R_ctrl_shift_rot                                                                                                                                                                                                                                                                                   ; 18      ;
; DigitalLock_CPU:cpu|R_ctrl_hi_imm16                                                                                                                                                                                                                                                                                    ; 17      ;
; DigitalLock_CPU:cpu|D_iw[5]                                                                                                                                                                                                                                                                                            ; 17      ;
; DigitalLock_cmd_xbar_demux:rsp_xbar_demux|src1_valid                                                                                                                                                                                                                                                                   ; 17      ;
; DigitalLock_CPU:cpu|d_read                                                                                                                                                                                                                                                                                             ; 17      ;
; DigitalLock_CPU:cpu|R_ctrl_logic                                                                                                                                                                                                                                                                                       ; 17      ;
; DigitalLock_CPU:cpu|E_alu_sub                                                                                                                                                                                                                                                                                          ; 17      ;
; altera_reset_controller:rst_controller|r_sync_rst_dly                                                                                                                                                                                                                                                                  ; 17      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[8]                                                                                                                                                                                                                       ; 16      ;
; DigitalLock_TIMER:timer|period_l_wr_strobe                                                                                                                                                                                                                                                                             ; 16      ;
; DigitalLock_TIMER:timer|period_h_wr_strobe                                                                                                                                                                                                                                                                             ; 16      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr~27                                                              ; 16      ;
; DigitalLock_TIMER:timer|Equal6~3                                                                                                                                                                                                                                                                                       ; 16      ;
; DigitalLock_TIMER:timer|Equal6~2                                                                                                                                                                                                                                                                                       ; 16      ;
; DigitalLock_TIMER:timer|Equal6~1                                                                                                                                                                                                                                                                                       ; 16      ;
; DigitalLock_JTAG_UART:jtag_uart|fifo_wr                                                                                                                                                                                                                                                                                ; 16      ;
; DigitalLock_JTAG_UART:jtag_uart|read_0                                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[48]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[47]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[46]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[45]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[44]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[43]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[42]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[41]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[40]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[39]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[38]                                                                                                                                                                                                                                                                 ; 16      ;
; DigitalLock_IN_RAM:in_ram|wren~0                                                                                                                                                                                                                                                                                       ; 16      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|take_action_ocimem_a~0                                       ; 16      ;
; DigitalLock_CPU:cpu|R_src2_lo~0                                                                                                                                                                                                                                                                                        ; 16      ;
; DigitalLock_CPU:cpu|W_valid                                                                                                                                                                                                                                                                                            ; 16      ;
; altera_avalon_sc_fifo:in_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem[0][72]                                                                                                                                                                                                                          ; 16      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[6]                                                                                                                                                                                                                                              ; 15      ;
; DigitalLock_JTAG_UART:jtag_uart|wr_rfifo                                                                                                                                                                                                                                                                               ; 15      ;
; DigitalLock_CPU:cpu|R_src2_hi~2                                                                                                                                                                                                                                                                                        ; 15      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[34]                                                      ; 15      ;
; DigitalLock_cmd_xbar_demux:rsp_xbar_demux|src0_valid                                                                                                                                                                                                                                                                   ; 15      ;
; DigitalLock_CPU:cpu|D_iw[13]                                                                                                                                                                                                                                                                                           ; 15      ;
; DigitalLock_CPU:cpu|D_iw[11]                                                                                                                                                                                                                                                                                           ; 15      ;
; digitallock_key_s1_translator:sw_s1_translator|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                              ; 15      ;
; digitallock_hex_s1_translator:ledr_s1_translator|altera_merlin_slave_translator:hex_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                            ; 15      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[1]                                                                                                                                                                                                                                              ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[0]                                                                                                                                                                                                                                              ; 14      ;
; digitallock_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator|av_readdata_pre[30]                                                                                                                                                            ; 14      ;
; digitallock_cpu_data_master_translator:cpu_data_master_translator|altera_merlin_master_translator:cpu_data_master_translator|uav_read~0                                                                                                                                                                                ; 14      ;
; digitallock_cpu_data_master_translator:cpu_data_master_translator|altera_merlin_master_translator:cpu_data_master_translator|read_accepted                                                                                                                                                                             ; 14      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]                                                                                                                                                                                                                                              ; 13      ;
; DigitalLock_CPU:cpu|R_src1~38                                                                                                                                                                                                                                                                                          ; 13      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[5]~13                                                           ; 13      ;
; digitallock_hex_s1_translator:ledg_s1_translator|altera_merlin_slave_translator:hex_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                            ; 13      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[5]                                                                                                                                                                                                                                              ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[11]                                                                                                                                                                                                                      ; 12      ;
; DigitalLock_CPU:cpu|F_pc_sel_nxt.10~0                                                                                                                                                                                                                                                                                  ; 12      ;
; DigitalLock_CPU:cpu|Equal2~5                                                                                                                                                                                                                                                                                           ; 12      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[3]                                                                                                                                                                                                                                        ; 11      ;
; DigitalLock_JTAG_UART:jtag_uart|r_val~0                                                                                                                                                                                                                                                                                ; 11      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|take_action_ocimem_a~1                                       ; 11      ;
; DigitalLock_CPU:cpu|W_status_reg_pie_inst_nxt~0                                                                                                                                                                                                                                                                        ; 11      ;
; DigitalLock_CPU:cpu|D_iw[7]                                                                                                                                                                                                                                                                                            ; 11      ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|count[9]                                                                                                                                                                                                                     ; 11      ;
; altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                             ; 11      ;
; DigitalLock_CPU:cpu|W_alu_result[5]                                                                                                                                                                                                                                                                                    ; 11      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]                                                                                                                                                                                                                                            ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]                                                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[1]                                                                                                                                                                                                                                        ; 10      ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[4]                                                                                                                                                                                                                                        ; 10      ;
; DigitalLock_CPU:cpu|D_iw[6]                                                                                                                                                                                                                                                                                            ; 10      ;
; DigitalLock_CPU:cpu|D_iw[8]                                                                                                                                                                                                                                                                                            ; 10      ;
; DigitalLock_CPU:cpu|Equal133~0                                                                                                                                                                                                                                                                                         ; 10      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|waitrequest                                                                                                                                                                  ; 10      ;
; altera_avalon_sc_fifo:in_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                         ; 10      ;
; DigitalLock_LEDR:ledr|always0~1                                                                                                                                                                                                                                                                                        ; 10      ;
; DigitalLock_CPU:cpu|d_writedata[3]                                                                                                                                                                                                                                                                                     ; 10      ;
; DigitalLock_CPU:cpu|d_writedata[2]                                                                                                                                                                                                                                                                                     ; 10      ;
; DigitalLock_CPU:cpu|d_writedata[1]                                                                                                                                                                                                                                                                                     ; 10      ;
; DigitalLock_CPU:cpu|d_writedata[0]                                                                                                                                                                                                                                                                                     ; 10      ;
; DigitalLock_CPU:cpu|W_alu_result[6]                                                                                                                                                                                                                                                                                    ; 10      ;
; ~GND                                                                                                                                                                                                                                                                                                                   ; 9       ;
; digitallock_hex_s1_translator:hex_s1_translator|altera_merlin_slave_translator:hex_s1_translator|wait_latency_counter[0]~7                                                                                                                                                                                             ; 9       ;
; DigitalLock_JTAG_UART:jtag_uart|fifo_rd~0                                                                                                                                                                                                                                                                              ; 9       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|r_ena~0                                                                                                                                                                                                                      ; 9       ;
; DigitalLock_CPU:cpu|hbreak_enabled                                                                                                                                                                                                                                                                                     ; 9       ;
; DigitalLock_CPU:cpu|i_read                                                                                                                                                                                                                                                                                             ; 9       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|state                                                                                                                                                                                                                        ; 9       ;
; digitallock_key_s1_translator:key_s1_translator|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg[0]                                                                                                                                                                                             ; 9       ;
; DigitalLock_addr_router_001:addr_router_001|Equal2~1                                                                                                                                                                                                                                                                   ; 9       ;
; DigitalLock_addr_router_001:addr_router_001|Equal2~0                                                                                                                                                                                                                                                                   ; 9       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[4]                                                                                                                                                                                                                                              ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[1]~reg0                                                                                                                                                                                                                                         ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[2]                                                                                                                                                                                                                  ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[2]                                                                                                                                                                                                                                        ; 8       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|wdata[1]~0                                                                                                                                                                                                                   ; 8       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                     ; 8       ;
; DigitalLock_CPU:cpu|av_ld_byte1_data_en~0                                                                                                                                                                                                                                                                              ; 8       ;
; DigitalLock_CPU:cpu|R_ctrl_break                                                                                                                                                                                                                                                                                       ; 8       ;
; DigitalLock_CPU:cpu|R_ctrl_exception                                                                                                                                                                                                                                                                                   ; 8       ;
; DigitalLock_CPU:cpu|av_ld_byte0_data[0]~0                                                                                                                                                                                                                                                                              ; 8       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|Equal0~0                                                                                                                                                                     ; 8       ;
; altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                          ; 8       ;
; DigitalLock_CPU:cpu|E_src1[0]                                                                                                                                                                                                                                                                                          ; 8       ;
; DigitalLock_LEDG:ledg|always0~1                                                                                                                                                                                                                                                                                        ; 8       ;
; DigitalLock_CPU:cpu|d_writedata[7]                                                                                                                                                                                                                                                                                     ; 8       ;
; DigitalLock_CPU:cpu|d_writedata[6]                                                                                                                                                                                                                                                                                     ; 8       ;
; DigitalLock_CPU:cpu|d_writedata[5]                                                                                                                                                                                                                                                                                     ; 8       ;
; DigitalLock_CPU:cpu|d_writedata[4]                                                                                                                                                                                                                                                                                     ; 8       ;
; altera_avalon_sc_fifo:hex_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                            ; 8       ;
; DigitalLock_addr_router_001:addr_router_001|Equal7~0                                                                                                                                                                                                                                                                   ; 8       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[3]                                                                                                                                                                                                                  ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[0]                                                                                                                                                                                                                  ; 7       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                          ; 7       ;
; DigitalLock_CPU:cpu|av_ld_rshift8~0                                                                                                                                                                                                                                                                                    ; 7       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonAReg[3]                                                                                                                                                                   ; 7       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonAReg[4]                                                                                                                                                                   ; 7       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonAReg[2]                                                                                                                                                                   ; 7       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|write                                                                                                                                                                                                                                      ; 7       ;
; DigitalLock_JTAG_UART:jtag_uart|av_waitrequest~5                                                                                                                                                                                                                                                                       ; 7       ;
; digitallock_cpu_instruction_master_translator:cpu_instruction_master_translator|altera_merlin_master_translator:cpu_instruction_master_translator|read_accepted                                                                                                                                                        ; 7       ;
; DigitalLock_CPU:cpu|D_ctrl_retaddr~0                                                                                                                                                                                                                                                                                   ; 7       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DigitalLock_CPU_jtag_debug_module_phy|virtual_state_cdr                                                                     ; 7       ;
; altera_avalon_sc_fifo:ledr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                           ; 7       ;
; altera_avalon_sc_fifo:ledg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                           ; 7       ;
; digitallock_cpu_data_master_translator:cpu_data_master_translator|altera_merlin_master_translator:cpu_data_master_translator|uav_write~0                                                                                                                                                                               ; 7       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena                                                                                                                                                                                                                                         ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]                                                                                                                                                                                                                                              ; 6       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~2                                                                                                                             ; 6       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|_~0                                                                                                                             ; 6       ;
; DigitalLock_TIMER:timer|period_l_wr_strobe~2                                                                                                                                                                                                                                                                           ; 6       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_full                                                                                                                          ; 6       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|address[0]                                                                                                                                                                                                                                 ; 6       ;
; DigitalLock_CPU:cpu|D_ctrl_b_is_dst~1                                                                                                                                                                                                                                                                                  ; 6       ;
; DigitalLock_cmd_xbar_demux_001:cmd_xbar_demux_001|src1_valid~0                                                                                                                                                                                                                                                         ; 6       ;
; DigitalLock_CPU:cpu|R_valid                                                                                                                                                                                                                                                                                            ; 6       ;
; DigitalLock_CPU:cpu|Equal2~0                                                                                                                                                                                                                                                                                           ; 6       ;
; altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                               ; 6       ;
; altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                             ; 6       ;
; altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                            ; 6       ;
; DigitalLock_CPU:cpu|d_writedata[10]                                                                                                                                                                                                                                                                                    ; 6       ;
; DigitalLock_CPU:cpu|d_writedata[9]                                                                                                                                                                                                                                                                                     ; 6       ;
; DigitalLock_CPU:cpu|d_writedata[8]                                                                                                                                                                                                                                                                                     ; 6       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                                                  ; 6       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~17                                                                                                                                                                                                                                           ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~9                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]~8                                                                                                                                                                                                                ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~17                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|mixer_addr_reg[0]~16                                                                                                                                                                                                                                     ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[2][0]~9                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|shadow_irf_reg[1][0]~2                                                                                                                                                                                                                                   ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[3]~2                                                                                                                                                                                                                                            ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_dr_scan_reg                                                                                                                                                                                                                                      ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~12                                                                                                                                                                                                                                         ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~5                                                                                                                                                                                                                                          ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_proc~0                                                                                                                                                                                                                                               ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_info_reg_ena~0                                                                                                                                                                                                                                       ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[1]                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|word_counter[4]                                                                                                                                                                                                                  ; 5       ;
; DigitalLock_TIMER:timer|control_wr_strobe                                                                                                                                                                                                                                                                              ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|t_ena~reg0                                                                                                                                                                                                                   ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|write_stalled~1                                                                                                                                                                                                              ; 5       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|Equal0~1                                                                                                                                                             ; 5       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|Equal0~0                                                                                                                                                             ; 5       ;
; DigitalLock_CPU:cpu|av_fill_bit~0                                                                                                                                                                                                                                                                                      ; 5       ;
; DigitalLock_CPU:cpu|R_ctrl_ld_signed                                                                                                                                                                                                                                                                                   ; 5       ;
; DigitalLock_CPU:cpu|E_arith_result[1]~6                                                                                                                                                                                                                                                                                ; 5       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[17]                                                      ; 5       ;
; DigitalLock_CPU:cpu|Equal101~5                                                                                                                                                                                                                                                                                         ; 5       ;
; DigitalLock_CPU:cpu|E_arith_result[0]~5                                                                                                                                                                                                                                                                                ; 5       ;
; DigitalLock_CPU:cpu|D_dst_regnum[0]~0                                                                                                                                                                                                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|jupdate~0                                                                                                                                                                                                                    ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|td_shift~6                                                                                                                                                                                                                   ; 5       ;
; DigitalLock_CPU:cpu|hbreak_req~0                                                                                                                                                                                                                                                                                       ; 5       ;
; DigitalLock_CPU:cpu|W_status_reg_pie                                                                                                                                                                                                                                                                                   ; 5       ;
; DigitalLock_addr_router:addr_router|Equal1~0                                                                                                                                                                                                                                                                           ; 5       ;
; digitallock_timer_s1_translator:timer_s1_translator|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[0]                                                                                                                                                                                         ; 5       ;
; altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                       ; 5       ;
; DigitalLock_CPU:cpu|E_src1[1]                                                                                                                                                                                                                                                                                          ; 5       ;
; digitallock_hex_s1_translator:ledr_s1_translator|altera_merlin_slave_translator:hex_s1_translator|wait_latency_counter[0]                                                                                                                                                                                              ; 5       ;
; DigitalLock_CPU:cpu|d_writedata[15]                                                                                                                                                                                                                                                                                    ; 5       ;
; DigitalLock_CPU:cpu|d_writedata[14]                                                                                                                                                                                                                                                                                    ; 5       ;
; DigitalLock_CPU:cpu|d_writedata[13]                                                                                                                                                                                                                                                                                    ; 5       ;
; DigitalLock_CPU:cpu|d_writedata[12]                                                                                                                                                                                                                                                                                    ; 5       ;
; DigitalLock_CPU:cpu|d_writedata[11]                                                                                                                                                                                                                                                                                    ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[4]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[5]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[1]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[2]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[0]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|cntr_rj7:count_usedw|safe_q[3]                                                                                                  ; 5       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|td_shift[9]                                                                                                                                                                                                                  ; 5       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~4                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_update_reg[0]~0                                                                                                                                                                                                                         ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR[0]~7                                                                                                                                                                                                                     ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_proc~0                                                                                                                                                                                                                                       ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~1                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena_proc~0                                                                                                                                                                                                                                          ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[15]                                                                                                                                                                                                                      ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[1]                                                                                                                                                                                                                       ; 4       ;
; DigitalLock_TIMER:timer|Equal6~4                                                                                                                                                                                                                                                                                       ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|Equal0~2                                                                                                                                                             ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|readdata~3                                                                                                                                                                                                                                 ; 4       ;
; DigitalLock_TIMER:timer|Equal0~10                                                                                                                                                                                                                                                                                      ; 4       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[33]                                                                                                                                                                                                                                                                 ; 4       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[35]                                                                                                                                                                                                                                                                 ; 4       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[34]                                                                                                                                                                                                                                                                 ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|take_action_ocimem_a                                         ; 4       ;
; DigitalLock_CPU:cpu|R_ctrl_wrctl_inst                                                                                                                                                                                                                                                                                  ; 4       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_data[32]                                                                                                                                                                                                                                                                 ; 4       ;
; DigitalLock_CPU:cpu|F_pc_sel_nxt~0                                                                                                                                                                                                                                                                                     ; 4       ;
; DigitalLock_CPU:cpu|E_src1[20]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[15]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[16]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[17]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[18]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[19]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[21]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[22]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[23]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[24]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[25]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[26]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[27]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[28]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[29]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[30]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|av_ld_align_cycle[0]                                                                                                                                                                                                                                                                               ; 4       ;
; DigitalLock_CPU:cpu|av_ld_getting_data~7                                                                                                                                                                                                                                                                               ; 4       ;
; DigitalLock_CPU:cpu|D_ctrl_implicit_dst_retaddr~0                                                                                                                                                                                                                                                                      ; 4       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|td_shift[10]                                                                                                                                                                                                                 ; 4       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|rvalid0                                                                                                                                                                                                                      ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|ir[0]                                                        ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|enable_action_strobe                                         ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|ir[1]                                                        ; 4       ;
; DigitalLock_CPU:cpu|D_iw[31]~0                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|update_grant~1                                                                                                                                                                                                                                                                   ; 4       ;
; altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                       ; 4       ;
; altera_merlin_slave_agent:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent|local_read~1                                                                                                                                                                                                                 ; 4       ;
; DigitalLock_cmd_xbar_demux_001:cmd_xbar_demux_001|src0_valid~0                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_cmd_xbar_demux:cmd_xbar_demux|src0_valid~0                                                                                                                                                                                                                                                                 ; 4       ;
; DigitalLock_CPU:cpu|D_iw[17]                                                                                                                                                                                                                                                                                           ; 4       ;
; DigitalLock_CPU:cpu|D_iw[18]                                                                                                                                                                                                                                                                                           ; 4       ;
; DigitalLock_CPU:cpu|D_ctrl_shift_logical~0                                                                                                                                                                                                                                                                             ; 4       ;
; DigitalLock_CPU:cpu|Equal2~4                                                                                                                                                                                                                                                                                           ; 4       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|count[1]                                                                                                                                                                                                                     ; 4       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|user_saw_rvalid                                                                                                                                                                                                              ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|sld_virtual_jtag_basic:DigitalLock_CPU_jtag_debug_module_phy|virtual_state_uir~0                                                                   ; 4       ;
; digitallock_cpu_data_master_translator:cpu_data_master_translator|altera_merlin_master_translator:cpu_data_master_translator|av_waitrequest~2                                                                                                                                                                          ; 4       ;
; DigitalLock_cmd_xbar_demux_001:cmd_xbar_demux_001|WideOr0~9                                                                                                                                                                                                                                                            ; 4       ;
; digitallock_timer_s1_translator:timer_s1_translator|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[1]                                                                                                                                                                                         ; 4       ;
; digitallock_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[1]~0                                                                                                                                                      ; 4       ;
; digitallock_key_s1_translator:sw_s1_translator|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]~2                                                                                                                                                                                              ; 4       ;
; DigitalLock_addr_router_001:addr_router_001|Equal3~1                                                                                                                                                                                                                                                                   ; 4       ;
; DigitalLock_addr_router_001:addr_router_001|Equal3~0                                                                                                                                                                                                                                                                   ; 4       ;
; DigitalLock_CPU:cpu|E_src2[0]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src2[1]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src2[2]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src2[3]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src2[4]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|Mux37~0                                                            ; 4       ;
; digitallock_hex_s1_translator:ledr_s1_translator|altera_merlin_slave_translator:hex_s1_translator|wait_latency_counter[1]                                                                                                                                                                                              ; 4       ;
; digitallock_hex_s1_translator:ledg_s1_translator|altera_merlin_slave_translator:hex_s1_translator|wait_latency_counter[0]                                                                                                                                                                                              ; 4       ;
; digitallock_hex_s1_translator:ledg_s1_translator|altera_merlin_slave_translator:hex_s1_translator|wait_latency_counter[1]                                                                                                                                                                                              ; 4       ;
; digitallock_hex_s1_translator:hex_s1_translator|altera_merlin_slave_translator:hex_s1_translator|wait_latency_counter[0]                                                                                                                                                                                               ; 4       ;
; digitallock_hex_s1_translator:hex_s1_translator|altera_merlin_slave_translator:hex_s1_translator|wait_latency_counter[1]                                                                                                                                                                                               ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[31]                                                             ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonARegAddrInc[8]~16                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[7]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src1[8]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src1[9]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src1[10]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[11]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[12]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[13]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[14]                                                                                                                                                                                                                                                                                         ; 4       ;
; DigitalLock_CPU:cpu|E_src1[6]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src1[2]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src1[3]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src1[4]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|E_src1[5]                                                                                                                                                                                                                                                                                          ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_ndg1:auto_generated|q_b[1]                                                                                                                                                             ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_ndg1:auto_generated|q_b[2]                                                                                                                                                             ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_ndg1:auto_generated|q_b[3]                                                                                                                                                             ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_ndg1:auto_generated|q_b[4]                                                                                                                                                             ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_ndg1:auto_generated|q_b[5]                                                                                                                                                             ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_ndg1:auto_generated|q_b[6]                                                                                                                                                             ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_ndg1:auto_generated|q_b[7]                                                                                                                                                             ; 4       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_ndg1:auto_generated|q_b[0]                                                                                                                                                             ; 4       ;
; DigitalLock_CPU:cpu|W_alu_result[7]                                                                                                                                                                                                                                                                                    ; 4       ;
; DigitalLock_CPU:cpu|W_alu_result[8]                                                                                                                                                                                                                                                                                    ; 4       ;
; DigitalLock_CPU:cpu|W_alu_result[9]                                                                                                                                                                                                                                                                                    ; 4       ;
; DigitalLock_CPU:cpu|W_alu_result[10]                                                                                                                                                                                                                                                                                   ; 4       ;
; DigitalLock_CPU:cpu|W_alu_result[11]                                                                                                                                                                                                                                                                                   ; 4       ;
; DigitalLock_CPU:cpu|W_alu_result[12]                                                                                                                                                                                                                                                                                   ; 4       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[0]                                                                                                                                                                                                                     ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~5                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~3                                                                                                                                                                                                                        ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[0]                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|virtual_ir_dr_scan_proc~0                                                                                                                                                                                                                                ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[1]                                                                                                                                                                                                                                           ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[2][0]~11                                                                                                                                                                                                                                         ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~4                                                                                                                                                                                                                                          ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[7]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[5]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]                                                                                                                                                                                                                       ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena[2]~reg0                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|D_ctrl_logic~9                                                                                                                                                                                                                                                                                     ; 3       ;
; DigitalLock_JTAG_UART:jtag_uart|ien_AE~2                                                                                                                                                                                                                                                                               ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[24]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[22]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[23]                                                      ; 3       ;
; DigitalLock_TIMER:timer|force_reload                                                                                                                                                                                                                                                                                   ; 3       ;
; DigitalLock_TIMER:timer|counter_is_running                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|monitor_error                                                                                                                                                          ; 3       ;
; DigitalLock_JTAG_UART:jtag_uart|fifo_rd~1                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|a_fefifo_7cf:fifo_state|b_non_empty                                                                                                                     ; 3       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|td_shift~11                                                                                                                                                                                                                  ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[18]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[19]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|take_action_oci_intr_mask_reg~0                                                                                                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|writedata[1]                                                                                                                                                                                                                               ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|oci_ienable[13]                                                                                                                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[29]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[30]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[31]                                                      ; 3       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|rst2                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|r_ena1                                                                                                                                                                                                                       ; 3       ;
; DigitalLock_JTAG_UART:jtag_uart|r_val                                                                                                                                                                                                                                                                                  ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[25]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|take_action_ocireg~0                                                                                                                                                 ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|writedata[0]                                                                                                                                                                                                                               ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[27]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[28]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[26]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|oci_single_step_mode                                                                                                                                                 ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[20]                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[21]                                                      ; 3       ;
; DigitalLock_TIMER:timer|timeout_occurred                                                                                                                                                                                                                                                                               ; 3       ;
; DigitalLock_CPU:cpu|W_estatus_reg                                                                                                                                                                                                                                                                                      ; 3       ;
; DigitalLock_CPU:cpu|W_bstatus_reg                                                                                                                                                                                                                                                                                      ; 3       ;
; DigitalLock_CPU:cpu|E_src2[15]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src1[31]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|av_ld_align_cycle[1]                                                                                                                                                                                                                                                                               ; 3       ;
; DigitalLock_CPU:cpu|D_ctrl_exception~2                                                                                                                                                                                                                                                                                 ; 3       ;
; DigitalLock_CPU:cpu|Equal2~10                                                                                                                                                                                                                                                                                          ; 3       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|write_stalled                                                                                                                                                                                                                ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|monitor_ready                                                                                                                                                          ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[35]                                                      ; 3       ;
; altera_merlin_master_agent:cpu_instruction_master_translator_avalon_universal_master_0_agent|av_readdatavalid~0                                                                                                                                                                                                        ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|read                                                                                                                                                                                                                                       ; 3       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~1                                                                                                                                                                                                                                                               ; 3       ;
; DigitalLock_addr_router_001:addr_router_001|Equal8~0                                                                                                                                                                                                                                                                   ; 3       ;
; altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                             ; 3       ;
; altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                            ; 3       ;
; altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                               ; 3       ;
; altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                          ; 3       ;
; altera_avalon_sc_fifo:in_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                                       ; 3       ;
; altera_avalon_sc_fifo:in_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|WideOr1                                                                                                                                                                                                                                                                      ; 3       ;
; DigitalLock_cmd_xbar_demux:cmd_xbar_demux|src1_valid~0                                                                                                                                                                                                                                                                 ; 3       ;
; altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[1]~0                                                                                                                                                                                                           ; 3       ;
; altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                             ; 3       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|WideOr1                                                                                                                                                                                                                                                                          ; 3       ;
; DigitalLock_CPU:cpu|D_iw[19]                                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_CPU:cpu|F_pc[9]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|D_iw[20]                                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_CPU:cpu|R_ctrl_br_nxt~0                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|D_iw[10]                                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_CPU:cpu|F_pc[3]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|D_iw[9]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|R_ctrl_force_src2_zero                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|Equal2~3                                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_CPU:cpu|Equal2~2                                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_CPU:cpu|Equal101~0                                                                                                                                                                                                                                                                                         ; 3       ;
; altera_avalon_sc_fifo:ledr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                           ; 3       ;
; altera_avalon_sc_fifo:ledg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                           ; 3       ;
; altera_avalon_sc_fifo:hex_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                            ; 3       ;
; altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~2                                                                                                                                                                                                                              ; 3       ;
; altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                ; 3       ;
; DigitalLock_addr_router_001:addr_router_001|Equal2~2                                                                                                                                                                                                                                                                   ; 3       ;
; DigitalLock_addr_router_001:addr_router_001|Equal1~0                                                                                                                                                                                                                                                                   ; 3       ;
; DigitalLock_cmd_xbar_demux_001:cmd_xbar_demux_001|sink_ready~1                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_JTAG_UART:jtag_uart|av_waitrequest                                                                                                                                                                                                                                                                         ; 3       ;
; altera_avalon_sc_fifo:ledg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~2                                                                                                                                                                                                                               ; 3       ;
; altera_avalon_sc_fifo:ledr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~2                                                                                                                                                                                                                               ; 3       ;
; DigitalLock_addr_router_001:addr_router_001|Equal5~2                                                                                                                                                                                                                                                                   ; 3       ;
; altera_avalon_sc_fifo:hex_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~4                                                                                                                                                                                                                                ; 3       ;
; altera_merlin_slave_agent:sysid_control_slave_translator_avalon_universal_slave_0_agent|m0_write~1                                                                                                                                                                                                                     ; 3       ;
; digitallock_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[0]                                                                                                                                                        ; 3       ;
; digitallock_key_s1_translator:sw_s1_translator|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]                                                                                                                                                                                                ; 3       ;
; digitallock_key_s1_translator:key_s1_translator|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                                             ; 3       ;
; digitallock_key_s1_translator:key_s1_translator|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]                                                                                                                                                                                               ; 3       ;
; DigitalLock_addr_router_001:addr_router_001|Equal4~0                                                                                                                                                                                                                                                                   ; 3       ;
; DigitalLock_CPU:cpu|av_ld_getting_data~0                                                                                                                                                                                                                                                                               ; 3       ;
; DigitalLock_rsp_xbar_mux_001:rsp_xbar_mux_001|WideOr1~2                                                                                                                                                                                                                                                                ; 3       ;
; DigitalLock_CPU:cpu|R_ctrl_st                                                                                                                                                                                                                                                                                          ; 3       ;
; DigitalLock_CPU:cpu|E_src2[7]                                                                                                                                                                                                                                                                                          ; 3       ;
; DigitalLock_CPU:cpu|E_src2[8]                                                                                                                                                                                                                                                                                          ; 3       ;
; DigitalLock_CPU:cpu|E_src2[9]                                                                                                                                                                                                                                                                                          ; 3       ;
; DigitalLock_CPU:cpu|E_src2[10]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[11]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[12]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[13]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[14]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[6]                                                                                                                                                                                                                                                                                          ; 3       ;
; DigitalLock_CPU:cpu|E_src2[5]                                                                                                                                                                                                                                                                                          ; 3       ;
; altera_avalon_sc_fifo:ledr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                 ; 3       ;
; DigitalLock_LEDG:ledg|always0~0                                                                                                                                                                                                                                                                                        ; 3       ;
; DigitalLock_addr_router_001:addr_router_001|Equal5~0                                                                                                                                                                                                                                                                   ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[23]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[22]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[21]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[20]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[19]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[18]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[17]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[16]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_HEX:hex|always0~0                                                                                                                                                                                                                                                                                          ; 3       ;
; altera_reset_controller:rst_controller|r_sync_rst                                                                                                                                                                                                                                                                      ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[15]                                                             ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[7]                                                              ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[13]                                                                                                                                                                  ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[29]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[30]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[28]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[31]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[30]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[29]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[28]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[27]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[26]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[25]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[24]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[23]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[22]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[21]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[20]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[19]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[18]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[17]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[16]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[13]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[12]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[15]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[14]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[11]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[10]                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[9]                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[8]                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[7]                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[5]                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[4]                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[6]                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[3]                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[2]                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[1]                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_TIMER:timer|internal_counter[0]                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[31]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[35]                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[27]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[26]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[25]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[24]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[23]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[22]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[21]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[20]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[19]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[18]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[17]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[16]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[0]                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_CPU:cpu|E_src2[20]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[16]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[17]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[18]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[19]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[21]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[22]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[23]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[24]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[25]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[26]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[27]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[28]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[29]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|E_src2[30]                                                                                                                                                                                                                                                                                         ; 3       ;
; DigitalLock_CPU:cpu|av_ld_byte1_data[7]                                                                                                                                                                                                                                                                                ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|jtag_break                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[1]                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[15]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|F_pc[5]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|F_pc[6]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|F_pc[7]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|F_pc[8]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|F_pc[10]                                                                                                                                                                                                                                                                                           ; 3       ;
; DigitalLock_CPU:cpu|F_pc[4]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|F_pc[0]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|F_pc[1]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|F_pc[2]                                                                                                                                                                                                                                                                                            ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[2]                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[3]                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[4]                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[7]                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[8]                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[9]                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[10]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[11]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[13]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[12]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[14]                                                                                                                                                                                                                                                                             ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[6]                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_CPU:cpu|E_shift_rot_result[5]                                                                                                                                                                                                                                                                              ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[27]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[26]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[25]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|d_writedata[24]                                                                                                                                                                                                                                                                                    ; 3       ;
; DigitalLock_CPU:cpu|W_alu_result[13]                                                                                                                                                                                                                                                                                   ; 3       ;
; DigitalLock_CPU:cpu|W_alu_result[14]                                                                                                                                                                                                                                                                                   ; 3       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[0]                                                              ; 3       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[3]                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[2]                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[1]                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|reset_ena_reg_proc~0                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|identity_contrib_shift_reg[0]~2                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]~2                                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_rom_sr:hub_info_reg|WORD_SR~1                                                                                                                                                                                                                        ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irsr_reg[2]~4                                                                                                                                                                                                                                            ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~5                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|design_hash_reg[1]~4                                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[0]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~1                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[2]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[4]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[5]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[3]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal0~0                                                                                                                                                                                                                                                 ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[6]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[7]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[8]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|jtag_ir_reg[9]                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|hub_mode_reg[2]                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|node_ena~3                                                                                                                                                                                                                                               ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~3                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|irf_reg[1][0]~2                                                                                                                                                                                                                                          ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|Equal11~0                                                                                                                                                                                                                                                ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|tdo_bypass_reg                                                                                                                                                                                                                                           ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[14]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[12]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[10]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[9]                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[2]                                                                                                                                                                                                                       ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[1]                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|tms_cnt[2]                                                                                                                                                                                                                     ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[13]                                                                                                                                                                                                                      ; 2       ;
; sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[6]                                                                                                                                                                                                                       ; 2       ;
; DigitalLock_CPU:cpu|D_wr_dst_reg~7                                                                                                                                                                                                                                                                                     ; 2       ;
; altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~3                                                                                                                                                                                                                              ; 2       ;
; altera_avalon_sc_fifo:ledr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~3                                                                                                                                                                                                                               ; 2       ;
; altera_avalon_sc_fifo:ledg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~3                                                                                                                                                                                                                               ; 2       ;
; altera_avalon_sc_fifo:hex_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~7                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[9]                                                              ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[10]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[11]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[13]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[12]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[14]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[8]                                                              ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[24]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[16]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[9]                                                       ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[10]                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[11]                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[13]                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[12]                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[8]                                                       ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[15]                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[14]                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[21]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[23]                                                             ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|write                                                                                                                                                                                                                        ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|jupdate                                                                                                                                                                                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[7]                                                       ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|td_shift[7]                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|td_shift[6]                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[28]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[30]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[31]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|resetlatch                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[16]                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[17]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[6]                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[7]                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[15]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[14]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[12]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[23]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[22]                                                                                                                                                                  ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|td_shift[5]                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[24]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[26]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[27]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[25]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[6]                                                       ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[6]                                                              ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[19]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[20]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[22]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[19]                                                             ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|t_pause~0                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|always2~1                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|write1                                                                                                                                                                                                                       ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|jupdate1                                                                                                                                                                                                                     ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[15]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[14]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[13]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[12]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[11]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[10]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[9]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[13]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[12]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[15]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[14]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[11]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[10]                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[9]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[4]                                                                                                                                                                   ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[8]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[8]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[7]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[7]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[6]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[6]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[5]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[5]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[4]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[4]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[3]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[3]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|Equal6~5                                                                                                                                                                                                                                                                                       ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[2]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[2]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|control_register[1]                                                                                                                                                                                                                                                                            ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[1]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[1]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[29]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[30]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[32]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[33]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonDReg[16]                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[18]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|monitor_go                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[28]~34                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[29]~33                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[30]~32                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[31]~31                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_TIMER:timer|period_l_register[0]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_TIMER:timer|period_h_register[0]                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|read                                                                                                                                                                                                                         ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[25]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[27]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[28]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[26]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer4|dreg[0] ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[37]~21                                                          ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|altera_std_synchronizer:the_altera_std_synchronizer3|dreg[0] ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[5]                                                       ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[5]                                                              ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|rvalid                                                                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|woverflow                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|ac                                                                                                                                                                                                                                                                                     ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|writedata[3]                                                                                                                                                                                                                               ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[20]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[21]                                                             ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|t_pause~reg0                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_TIMER:timer|Equal6~0                                                                                                                                                                                                                                                                                       ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[34]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[32]                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[33]                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[17]                                                             ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[31]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[30]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[29]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[28]                                                                                                                                                      ; 2       ;
; DigitalLock_CPU:cpu|d_byteenable[1]                                                                                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|d_byteenable[3]                                                                                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|d_byteenable[2]                                                                                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|E_shift_rot_fill_bit~0                                                                                                                                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|W_ienable_reg_nxt~1                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|R_ctrl_unsigned_lo_imm16                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|read1                                                                                                                                                                                                                        ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|always1~0                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|avalon_ram_wr~0                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|jtag_rd                                                                                                                                                                      ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|jtag_ram_rd                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|ociram_addr[7]~7                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|address[7]                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|ociram_addr[6]~6                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|address[6]                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|ociram_addr[5]~5                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|address[5]                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|ociram_addr[4]~4                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|address[4]                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|ociram_addr[3]~3                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|address[3]                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|ociram_addr[2]~2                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|address[2]                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|ociram_addr[1]~1                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|address[1]                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|ociram_addr[0]~0                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|ociram_wr_en                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|debugaccess                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jxuir                                                        ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[36]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[37]                                                             ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[4]                                                       ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[4]                                                              ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[27]                                                                                                                                                      ; 2       ;
; DigitalLock_CPU:cpu|av_ld_byte3_data[7]                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|av_ld_byte3_data[6]                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|av_ld_byte3_data[5]                                                                                                                                                                                                                                                                                ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[21]                                                                                                                                                      ; 2       ;
; DigitalLock_CPU:cpu|av_ld_byte3_data[4]                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|dreg[0]                                                                                                            ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|break_on_reset                                                                                                                                                         ; 2       ;
; DigitalLock_CPU:cpu|R_ctrl_crst                                                                                                                                                                                                                                                                                        ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|oci_ienable[0]                                                                                                                                                       ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|av_readdata[8]~0                                                                                                                                                                                                                                                                       ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|pause_irq                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|ien_AF                                                                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|av_readdata[9]                                                                                                                                                                                                                                                                         ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|ien_AE                                                                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_avalon_reg:the_DigitalLock_CPU_nios2_avalon_reg|oci_ienable[1]                                                                                                                                                       ; 2       ;
; DigitalLock_TIMER:timer|control_register[0]                                                                                                                                                                                                                                                                            ; 2       ;
; DigitalLock_CPU:cpu|d_byteenable[0]                                                                                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|W_ienable_reg[1]                                                                                                                                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonAReg[5]                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonAReg[6]                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonAReg[7]                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonAReg[8]                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|MonAReg[9]                                                                                                                                                                   ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]~0                                                                                                                                                                                                                               ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]~2                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                                                                                      ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|grant[0]~1                                                                                                                                                                                                                                          ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[17]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[19]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[18]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[20]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[6]                                                                                                                                                       ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[7]                                                                                                                                                       ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[8]                                                                                                                                                       ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[10]                                                                                                                                                      ; 2       ;
; DigitalLock_CPU:cpu|D_ctrl_jmp_direct~0                                                                                                                                                                                                                                                                                ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[9]                                                                                                                                                       ; 2       ;
; DigitalLock_CPU:cpu|D_ctrl_force_src2_zero~3                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|D_ctrl_exception~3                                                                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|D_ctrl_break~0                                                                                                                                                                                                                                                                                     ; 2       ;
; DigitalLock_CPU:cpu|Equal101~4                                                                                                                                                                                                                                                                                         ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[15]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[16]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[14]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[5]                                                                                                                                                       ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[12]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[13]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[11]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[2]                                                                                                                                                       ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[1]                                                                                                                                                       ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[26]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[25]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[24]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[23]                                                                                                                                                      ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[22]                                                                                                                                                      ; 2       ;
; DigitalLock_CPU:cpu|W_ienable_reg[0]                                                                                                                                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|E_control_rd_data[0]~0                                                                                                                                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|E_arith_src1[31]                                                                                                                                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|E_arith_src2[31]                                                                                                                                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|E_invert_arith_src_msb                                                                                                                                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[20]~32                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[1]~31                                                                                                                                                                                                                                                                               ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[15]~30                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[16]~29                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[17]~28                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[18]~27                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[19]~26                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[21]~25                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[22]~24                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[23]~23                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[24]~22                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[25]~21                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[26]~20                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[27]~19                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[28]~18                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[29]~17                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[30]~16                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[31]~15                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|E_src2[31]                                                                                                                                                                                                                                                                                         ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[0]~14                                                                                                                                                                                                                                                                               ; 2       ;
; DigitalLock_CPU:cpu|R_compare_op[1]                                                                                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|R_compare_op[0]                                                                                                                                                                                                                                                                                    ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[0]                                                                                                                                                       ; 2       ;
; DigitalLock_CPU:cpu|E_stall~4                                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_CPU:cpu|av_ld_aligning_data_nxt~1                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_CPU:cpu|av_ld_waiting_for_data_nxt~0                                                                                                                                                                                                                                                                       ; 2       ;
; DigitalLock_CPU:cpu|D_dst_regnum[4]~5                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|D_dst_regnum[3]~4                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|D_dst_regnum[2]~3                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|D_dst_regnum[0]~2                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|D_dst_regnum[1]~1                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|count[0]                                                                                                                                                                                                                     ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|state~1                                                                                                                                                                                                                      ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|count[8]                                                                                                                                                                                                                     ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|t_dav                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|jtag_rd_d1                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_sysclk:the_DigitalLock_CPU_jtag_debug_module_sysclk|jdo[3]                                                       ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[3]                                                              ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[27]~30                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|av_ld_byte3_data[3]                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[26]~29                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|av_ld_byte3_data[2]                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[25]~28                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|av_ld_byte3_data[1]                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[24]~27                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|av_ld_byte3_data[0]                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[23]~26                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[22]~25                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[21]~24                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[20]~23                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[19]~22                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[18]~21                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[17]~20                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[16]~19                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[15]~18                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[14]~17                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[13]~16                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[12]~15                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[11]~14                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[10]~13                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[9]~12                                                                                                                                                                                                                                                                                 ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[3]                                                                                                                                                       ; 2       ;
; DigitalLock_CPU:cpu|wait_for_one_post_bret_inst                                                                                                                                                                                                                                                                        ; 2       ;
; DigitalLock_CPU:cpu|hbreak_pending                                                                                                                                                                                                                                                                                     ; 2       ;
; DigitalLock_CPU:cpu|W_ipending_reg[0]                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|W_ipending_reg[1]                                                                                                                                                                                                                                                                                  ; 2       ;
; digitallock_cpu_jtag_debug_module_translator:cpu_jtag_debug_module_translator|altera_merlin_slave_translator:cpu_jtag_debug_module_translator|av_readdata_pre[4]                                                                                                                                                       ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[8]~11                                                                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[7]~10                                                                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_CPU:cpu|av_ld_byte0_data[7]                                                                                                                                                                                                                                                                                ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[6]~9                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[5]~8                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[4]~7                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[3]~6                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[2]~5                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[1]~4                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|avalon_ociram_readdata_ready                                                                                                                                                 ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                                 ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                                 ; 2       ;
; digitallock_timer_s1_translator:timer_s1_translator|altera_merlin_slave_translator:timer_s1_translator|wait_latency_counter[1]~0                                                                                                                                                                                       ; 2       ;
; altera_merlin_slave_agent:in_ram_s1_translator_avalon_universal_slave_0_agent|local_read~1                                                                                                                                                                                                                             ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|src_valid~0                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|packet_in_progress                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|update_grant~0                                                                                                                                                                                                                                                               ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|grant[1]~0                                                                                                                                                                                                                                      ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[0]                                                                                                                                                                                                                             ; 2       ;
; DigitalLock_cmd_xbar_mux:cmd_xbar_mux_001|altera_merlin_arbitrator:arb|top_priority_reg[1]                                                                                                                                                                                                                             ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|av_waitrequest~4                                                                                                                                                                                                                                                                       ; 2       ;
; altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|write~1                                                                                                                                                                                                                   ; 2       ;
; altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                 ; 2       ;
; digitallock_key_s1_translator:sw_s1_translator|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[0]~3                                                                                                                                                                                              ; 2       ;
; altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                ; 2       ;
; digitallock_key_s1_translator:key_s1_translator|altera_merlin_slave_translator:key_s1_translator|wait_latency_counter[1]~1                                                                                                                                                                                             ; 2       ;
; altera_avalon_sc_fifo:in_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                                               ; 2       ;
; altera_avalon_sc_fifo:in_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                               ; 2       ;
; altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~2                                                                                                                                                                                                                   ; 2       ;
; altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                   ; 2       ;
; altera_avalon_sc_fifo:sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                   ; 2       ;
; altera_avalon_sc_fifo:key_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                  ; 2       ;
; altera_avalon_sc_fifo:ledr_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                 ; 2       ;
; altera_avalon_sc_fifo:ledg_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                 ; 2       ;
; altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                     ; 2       ;
; altera_avalon_sc_fifo:timer_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~1                                                                                                                                                                                                                                ; 2       ;
; altera_avalon_sc_fifo:jtag_uart_avalon_jtag_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                             ; 2       ;
; altera_avalon_sc_fifo:hex_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                                  ; 2       ;
; altera_avalon_sc_fifo:in_ram_s1_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                               ; 2       ;
; altera_merlin_slave_agent:in_ram_s1_translator_avalon_universal_slave_0_agent|local_read~0                                                                                                                                                                                                                             ; 2       ;
; altera_avalon_sc_fifo:cpu_jtag_debug_module_translator_avalon_universal_slave_0_agent_rsp_fifo|mem~0                                                                                                                                                                                                                   ; 2       ;
; DigitalLock_CPU:cpu|F_pc[11]                                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|F_pc[12]                                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|Equal101~2                                                                                                                                                                                                                                                                                         ; 2       ;
; DigitalLock_CPU:cpu|D_ctrl_alu_subtract~5                                                                                                                                                                                                                                                                              ; 2       ;
; DigitalLock_CPU:cpu|Equal2~7                                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|Equal2~6                                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|R_ctrl_br                                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_CPU:cpu|D_ctrl_alu_force_xor~8                                                                                                                                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|Equal2~1                                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|D_iw[26]                                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|D_iw[25]                                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|D_iw[24]                                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|D_iw[23]                                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|D_iw[22]                                                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_CPU:cpu|R_dst_regnum[4]                                                                                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|R_dst_regnum[3]                                                                                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|R_dst_regnum[2]                                                                                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|R_dst_regnum[1]                                                                                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|R_dst_regnum[0]                                                                                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wr_data[0]~2                                                                                                                                                                                                                                                                                  ; 2       ;
; DigitalLock_CPU:cpu|W_cmp_result                                                                                                                                                                                                                                                                                       ; 2       ;
; DigitalLock_CPU:cpu|W_rf_wren                                                                                                                                                                                                                                                                                          ; 2       ;
; DigitalLock_JTAG_UART:jtag_uart|alt_jtag_atlantic:DigitalLock_JTAG_UART_alt_jtag_atlantic|tck_t_dav                                                                                                                                                                                                                    ; 2       ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_jtag_debug_module_wrapper:the_DigitalLock_CPU_jtag_debug_module_wrapper|DigitalLock_CPU_jtag_debug_module_tck:the_DigitalLock_CPU_jtag_debug_module_tck|sr[2]                                                              ; 2       ;
; digitallock_hex_s1_translator:ledr_s1_translator|altera_merlin_slave_translator:hex_s1_translator|wait_latency_counter[1]~1                                                                                                                                                                                            ; 2       ;
; digitallock_hex_s1_translator:ledg_s1_translator|altera_merlin_slave_translator:hex_s1_translator|wait_latency_counter[0]~0                                                                                                                                                                                            ; 2       ;
; digitallock_hex_s1_translator:hex_s1_translator|altera_merlin_slave_translator:hex_s1_translator|wait_latency_counter[0]~4                                                                                                                                                                                             ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[2]~12                                                                                                                                                                                                                                                                               ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[3]~11                                                                                                                                                                                                                                                                               ; 2       ;
; DigitalLock_CPU:cpu|E_logic_result[4]~10                                                                                                                                                                                                                                                                               ; 2       ;
; DigitalLock_addr_router_001:addr_router_001|src_channel[1]~1                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_addr_router_001:addr_router_001|src_channel[1]~0                                                                                                                                                                                                                                                           ; 2       ;
; DigitalLock_addr_router_001:addr_router_001|Equal5~1                                                                                                                                                                                                                                                                   ; 2       ;
; altera_avalon_sc_fifo:sysid_control_slave_translator_avalon_universal_slave_0_agent_rsp_fifo|write~0                                                                                                                                                                                                                   ; 2       ;
; digitallock_sysid_control_slave_translator:sysid_control_slave_translator|altera_merlin_slave_translator:sysid_control_slave_translator|wait_latency_counter[1]                                                                                                                                                        ; 2       ;
; digitallock_key_s1_translator:sw_s1_translator|altera_merlin_slave_translator:key_s1_translator|read_latency_shift_reg~0                                                                                                                                                                                               ; 2       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; Name                                                                                                                                                                                                                                                                             ; Type ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M4Ks ; MIF                                         ; Location                                                                                                                                                                                                      ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
; DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_ocimem:the_DigitalLock_CPU_nios2_ocimem|DigitalLock_CPU_ociram_sp_ram_module:DigitalLock_CPU_ociram_sp_ram|altsyncram:the_altsyncram|altsyncram_qq71:auto_generated|ALTSYNCRAM ; AUTO ; Single Port      ; Single Clock ; 256          ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 8192  ; 256                         ; 32                          ; --                          ; --                          ; 8192                ; 2    ; DigitalLock_CPU_ociram_default_contents.mif ; M4K_X17_Y16, M4K_X17_Y17                                                                                                                                                                                      ; Don't care           ; Don't care      ; Don't care      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_a_module:DigitalLock_CPU_register_bank_a|altsyncram:the_altsyncram|altsyncram_mdg1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DigitalLock_CPU_rf_ram_a.mif                ; M4K_X17_Y13                                                                                                                                                                                                   ; Don't care           ; Don't care      ; Don't care      ;
; DigitalLock_CPU:cpu|DigitalLock_CPU_register_bank_b_module:DigitalLock_CPU_register_bank_b|altsyncram:the_altsyncram|altsyncram_ndg1:auto_generated|ALTSYNCRAM                                                                                                                   ; AUTO ; Simple Dual Port ; Single Clock ; 32           ; 32           ; 32           ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 1024  ; 32                          ; 32                          ; 32                          ; 32                          ; 1024                ; 1    ; DigitalLock_CPU_rf_ram_b.mif                ; M4K_X17_Y15                                                                                                                                                                                                   ; Don't care           ; Don't care      ; Don't care      ;
; DigitalLock_IN_RAM:in_ram|altsyncram:the_altsyncram|altsyncram_0dc1:auto_generated|ALTSYNCRAM                                                                                                                                                                                    ; AUTO ; Single Port      ; Single Clock ; 2048         ; 32           ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 65536 ; 2048                        ; 32                          ; --                          ; --                          ; 65536               ; 16   ; DigitalLock_IN_RAM.hex                      ; M4K_X17_Y18, M4K_X41_Y18, M4K_X41_Y16, M4K_X17_Y14, M4K_X41_Y15, M4K_X41_Y14, M4K_X41_Y11, M4K_X41_Y17, M4K_X41_Y12, M4K_X17_Y9, M4K_X17_Y12, M4K_X17_Y19, M4K_X17_Y11, M4K_X41_Y19, M4K_X17_Y10, M4K_X41_Y13 ; Don't care           ; Don't care      ; Don't care      ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_r:the_DigitalLock_JTAG_UART_scfifo_r|scfifo:rfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                        ; M4K_X17_Y20                                                                                                                                                                                                   ; Don't care           ; Don't care      ; Don't care      ;
; DigitalLock_JTAG_UART:jtag_uart|DigitalLock_JTAG_UART_scfifo_w:the_DigitalLock_JTAG_UART_scfifo_w|scfifo:wfifo|scfifo_1n21:auto_generated|a_dpfifo_8t21:dpfifo|dpram_5h21:FIFOram|altsyncram_9tl1:altsyncram2|ALTSYNCRAM                                                         ; AUTO ; Simple Dual Port ; Dual Clocks  ; 64           ; 8            ; 64           ; 8            ; yes                    ; no                      ; yes                    ; no                      ; 512   ; 64                          ; 8                           ; 64                          ; 8                           ; 512                 ; 1    ; None                                        ; M4K_X17_Y21                                                                                                                                                                                                   ; Don't care           ; Don't care      ; Don't care      ;
+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+-----------------+-----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+------------------------------------------------------+
; Other Routing Usage Summary                          ;
+-----------------------------+------------------------+
; Other Routing Resource Type ; Usage                  ;
+-----------------------------+------------------------+
; Block interconnects         ; 3,177 / 54,004 ( 6 % ) ;
; C16 interconnects           ; 26 / 2,100 ( 1 % )     ;
; C4 interconnects            ; 1,827 / 36,000 ( 5 % ) ;
; Direct links                ; 331 / 54,004 ( < 1 % ) ;
; Global clocks               ; 6 / 16 ( 38 % )        ;
; Local interconnects         ; 999 / 18,752 ( 5 % )   ;
; R24 interconnects           ; 60 / 1,900 ( 3 % )     ;
; R4 interconnects            ; 2,295 / 46,920 ( 5 % ) ;
+-----------------------------+------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.32) ; Number of LABs  (Total = 151) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 4                             ;
; 2                                           ; 4                             ;
; 3                                           ; 0                             ;
; 4                                           ; 2                             ;
; 5                                           ; 3                             ;
; 6                                           ; 6                             ;
; 7                                           ; 1                             ;
; 8                                           ; 4                             ;
; 9                                           ; 1                             ;
; 10                                          ; 4                             ;
; 11                                          ; 3                             ;
; 12                                          ; 4                             ;
; 13                                          ; 6                             ;
; 14                                          ; 8                             ;
; 15                                          ; 35                            ;
; 16                                          ; 66                            ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 2.36) ; Number of LABs  (Total = 151) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 107                           ;
; 1 Clock                            ; 132                           ;
; 1 Clock enable                     ; 67                            ;
; 1 Sync. clear                      ; 8                             ;
; 1 Sync. load                       ; 21                            ;
; 2 Async. clears                    ; 3                             ;
; 2 Clock enables                    ; 10                            ;
; 2 Clocks                           ; 8                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 20.75) ; Number of LABs  (Total = 151) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 1                             ;
; 1                                            ; 1                             ;
; 2                                            ; 3                             ;
; 3                                            ; 1                             ;
; 4                                            ; 2                             ;
; 5                                            ; 1                             ;
; 6                                            ; 1                             ;
; 7                                            ; 1                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 2                             ;
; 11                                           ; 1                             ;
; 12                                           ; 6                             ;
; 13                                           ; 1                             ;
; 14                                           ; 0                             ;
; 15                                           ; 1                             ;
; 16                                           ; 7                             ;
; 17                                           ; 7                             ;
; 18                                           ; 4                             ;
; 19                                           ; 5                             ;
; 20                                           ; 15                            ;
; 21                                           ; 11                            ;
; 22                                           ; 5                             ;
; 23                                           ; 11                            ;
; 24                                           ; 8                             ;
; 25                                           ; 13                            ;
; 26                                           ; 16                            ;
; 27                                           ; 8                             ;
; 28                                           ; 5                             ;
; 29                                           ; 3                             ;
; 30                                           ; 1                             ;
; 31                                           ; 3                             ;
; 32                                           ; 5                             ;
+----------------------------------------------+-------------------------------+


+---------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                         ;
+-------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 9.07) ; Number of LABs  (Total = 151) ;
+-------------------------------------------------+-------------------------------+
; 0                                               ; 1                             ;
; 1                                               ; 3                             ;
; 2                                               ; 6                             ;
; 3                                               ; 3                             ;
; 4                                               ; 6                             ;
; 5                                               ; 12                            ;
; 6                                               ; 16                            ;
; 7                                               ; 13                            ;
; 8                                               ; 13                            ;
; 9                                               ; 10                            ;
; 10                                              ; 16                            ;
; 11                                              ; 11                            ;
; 12                                              ; 9                             ;
; 13                                              ; 9                             ;
; 14                                              ; 4                             ;
; 15                                              ; 5                             ;
; 16                                              ; 7                             ;
; 17                                              ; 3                             ;
; 18                                              ; 1                             ;
; 19                                              ; 1                             ;
; 20                                              ; 1                             ;
; 21                                              ; 0                             ;
; 22                                              ; 0                             ;
; 23                                              ; 0                             ;
; 24                                              ; 1                             ;
+-------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 17.93) ; Number of LABs  (Total = 151) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 0                             ;
; 3                                            ; 5                             ;
; 4                                            ; 2                             ;
; 5                                            ; 6                             ;
; 6                                            ; 3                             ;
; 7                                            ; 4                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 3                             ;
; 11                                           ; 7                             ;
; 12                                           ; 6                             ;
; 13                                           ; 11                            ;
; 14                                           ; 5                             ;
; 15                                           ; 4                             ;
; 16                                           ; 4                             ;
; 17                                           ; 4                             ;
; 18                                           ; 6                             ;
; 19                                           ; 7                             ;
; 20                                           ; 8                             ;
; 21                                           ; 6                             ;
; 22                                           ; 8                             ;
; 23                                           ; 3                             ;
; 24                                           ; 7                             ;
; 25                                           ; 6                             ;
; 26                                           ; 7                             ;
; 27                                           ; 5                             ;
; 28                                           ; 4                             ;
; 29                                           ; 5                             ;
; 30                                           ; 4                             ;
; 31                                           ; 2                             ;
; 32                                           ; 3                             ;
; 33                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "DigitalLock"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Critical Warning (169085): No exact pin location assignment(s) for 61 pins of 61 total pins
    Info (169086): Pin hex_external_export[0] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[1] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[2] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[3] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[4] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[5] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[6] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[7] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[8] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[9] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[10] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[11] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[12] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[13] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[14] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[15] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[16] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[17] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[18] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[19] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[20] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[21] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[22] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[23] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[24] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[25] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[26] not assigned to an exact location on the device
    Info (169086): Pin hex_external_export[27] not assigned to an exact location on the device
    Info (169086): Pin ledg_external_export[0] not assigned to an exact location on the device
    Info (169086): Pin ledg_external_export[1] not assigned to an exact location on the device
    Info (169086): Pin ledg_external_export[2] not assigned to an exact location on the device
    Info (169086): Pin ledg_external_export[3] not assigned to an exact location on the device
    Info (169086): Pin ledg_external_export[4] not assigned to an exact location on the device
    Info (169086): Pin ledg_external_export[5] not assigned to an exact location on the device
    Info (169086): Pin ledg_external_export[6] not assigned to an exact location on the device
    Info (169086): Pin ledg_external_export[7] not assigned to an exact location on the device
    Info (169086): Pin ledr_external_export[0] not assigned to an exact location on the device
    Info (169086): Pin ledr_external_export[1] not assigned to an exact location on the device
    Info (169086): Pin ledr_external_export[2] not assigned to an exact location on the device
    Info (169086): Pin ledr_external_export[3] not assigned to an exact location on the device
    Info (169086): Pin ledr_external_export[4] not assigned to an exact location on the device
    Info (169086): Pin ledr_external_export[5] not assigned to an exact location on the device
    Info (169086): Pin ledr_external_export[6] not assigned to an exact location on the device
    Info (169086): Pin ledr_external_export[7] not assigned to an exact location on the device
    Info (169086): Pin ledr_external_export[8] not assigned to an exact location on the device
    Info (169086): Pin ledr_external_export[9] not assigned to an exact location on the device
    Info (169086): Pin clk_clk not assigned to an exact location on the device
    Info (169086): Pin sw_external_export[0] not assigned to an exact location on the device
    Info (169086): Pin key_external_export[0] not assigned to an exact location on the device
    Info (169086): Pin sw_external_export[1] not assigned to an exact location on the device
    Info (169086): Pin key_external_export[1] not assigned to an exact location on the device
    Info (169086): Pin sw_external_export[2] not assigned to an exact location on the device
    Info (169086): Pin key_external_export[2] not assigned to an exact location on the device
    Info (169086): Pin sw_external_export[3] not assigned to an exact location on the device
    Info (169086): Pin key_external_export[3] not assigned to an exact location on the device
    Info (169086): Pin sw_external_export[4] not assigned to an exact location on the device
    Info (169086): Pin sw_external_export[5] not assigned to an exact location on the device
    Info (169086): Pin sw_external_export[6] not assigned to an exact location on the device
    Info (169086): Pin sw_external_export[7] not assigned to an exact location on the device
    Info (169086): Pin sw_external_export[8] not assigned to an exact location on the device
    Info (169086): Pin sw_external_export[9] not assigned to an exact location on the device
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_jtag_atlantic
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|jupdate}] -to [get_registers {*|alt_jtag_atlantic:*|jupdate1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rdata[*]}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read}] -to [get_registers {*|alt_jtag_atlantic:*|read1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|read_req}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|rvalid}] -to [get_registers {*|alt_jtag_atlantic*|td_shift[*]}]
        Info (332166): set_false_path -from [get_registers {*|t_dav}] -to [get_registers {*|alt_jtag_atlantic:*|tck_t_dav}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|user_saw_rvalid}] -to [get_registers {*|alt_jtag_atlantic:*|rvalid0*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|wdata[*]}] -to [get_registers {*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write}] -to [get_registers {*|alt_jtag_atlantic:*|write1*}] 
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_ena*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_stalled}] -to [get_registers {*|alt_jtag_atlantic:*|t_pause*}]
        Info (332166): set_false_path -from [get_registers {*|alt_jtag_atlantic:*|write_valid}]
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
    Info (332165): Entity sld_jtag_hub
        Info (332166): create_clock -name altera_reserved_tck [get_ports {altera_reserved_tck}] -period 10MHz   
        Info (332166): set_clock_groups -asynchronous -group {altera_reserved_tck}
Info (332104): Reading SDC File: 'DigitalLock/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: 'DigitalLock/synthesis/submodules/DigitalLock_CPU.sdc'
Warning (332060): Node: clk_clk was determined to be a clock but was found without an associated clock assignment.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):  100.000 altera_reserved_tck
Info (176353): Automatically promoted node clk_clk (placed in PIN M1 (CLK2, LVDSCLK1p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node altera_internal_jtag~TCKUTAP 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176353): Automatically promoted node altera_reset_controller:rst_controller|r_sync_rst 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node altera_reset_controller:rst_controller|WideOr0~0
        Info (176357): Destination node DigitalLock_CPU:cpu|W_rf_wren
        Info (176357): Destination node DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|altera_std_synchronizer:the_altera_std_synchronizer|din_s1~0
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|clr_reg~_wirecell
Info (176353): Automatically promoted node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0] 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~0
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state~1
        Info (176357): Destination node sld_hub:auto_hub|sld_jtag_hub:\jtag_hub_gen:sld_jtag_hub_inst|sld_shadow_jsm:shadow_jsm|state[0]~_wirecell
Info (176353): Automatically promoted node DigitalLock_CPU:cpu|DigitalLock_CPU_nios2_oci:the_DigitalLock_CPU_nios2_oci|DigitalLock_CPU_nios2_oci_debug:the_DigitalLock_CPU_nios2_oci_debug|resetrequest 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 60 (unused VREF, 3.3V VCCIO, 14 input, 46 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has undetermined VCCIO pins. 6 total pin(s) used --  31 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  39 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 0 total pin(s) used --  43 pins available
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:03
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:02
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:01
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 4% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 17% of the available device resources in the region that extends from location X12_Y14 to location X24_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:02
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (11888): Total time spent on timing analysis during the Fitter is 0.70 seconds.
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 46 output pins without output pin load capacitance assignment
    Info (306007): Pin "hex_external_export[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[10]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[11]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[12]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[13]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[14]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[15]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[16]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[17]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[18]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[19]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[20]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[21]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[22]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[23]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[24]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[25]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[26]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "hex_external_export[27]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg_external_export[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg_external_export[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg_external_export[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg_external_export[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg_external_export[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg_external_export[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg_external_export[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledg_external_export[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr_external_export[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr_external_export[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr_external_export[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr_external_export[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr_external_export[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr_external_export[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr_external_export[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr_external_export[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr_external_export[8]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "ledr_external_export[9]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:03
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file C:/Digital Lock-Password System (Mini Security System) using Nios II + FPGA (SoC)/output_files/DigitalLock.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 495 megabytes
    Info: Processing ended: Wed Jan 21 01:53:50 2026
    Info: Elapsed time: 00:00:20
    Info: Total CPU time (on all processors): 00:00:18


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Digital Lock-Password System (Mini Security System) using Nios II + FPGA (SoC)/output_files/DigitalLock.fit.smsg.


