# PCB Layout及电路基础

## 一、 设计思路

### 前言

#### **1. 高速PCB设计需要考虑的因素**

- 成本控制

- 叠层排布原则

- 布局原则

- 布线原则

- 阻抗设计

- 信号完整性

- 电源完整性

- EMC设计

- 热设计

- DFM设计

  ------

  

  - **所有器件进行电源滤波，均匀分配电源，降低系统的噪声**

  - **匹配信号线，减少信号反射（例如CAN总线添加120R）**

  - **降低并行走线之间的串扰**：

    - 理论基础：

      当两个电路彼此靠近时，由于电路之间的电容性（电场）和电感性（磁场）**耦合**，在一个电路中传播的信号会在另一电路中感应出信号。这种现象称为串扰。基础模型如图1-1所示。

      [^耦合]:两个或两个以上的电路构成一个网络时，若其中某一电路中电流或电压发生变化，能影响到其他电路也发生类似的变化，这种网络叫做耦合电路。耦合的作用就是把某一电路的能量输送（或转换）到其他的电路中去。

      ![img](%E5%9B%BE1-1.png)
      
      <div align="center">图1-1微带线PCB示意图</div>
      
      [如何有效减少PCB走线之间的串扰]: https://www.sohu.com/a/452855106_656620

  - **减小地反弹效应**

  - **阻抗匹配**

    

  ****

  

#### 2.高速PCB的定义

- 数字逻辑电路的频率 ≥ 45MHZ~50MHZ，而且工作在这个频率之上的电路已经占到了整个电子系统的1/3

- 实际上，**信号边沿的谐波频率比信号本身的频率高**，是信号快速变化的上升沿与下降沿，引发了信号传输的**非预期结果**。因此，通常约定，**==如果线传播延时大于1/2数字信号驱动端的上升时间，则认为此类信号是高速信号并产生传输线效应==**。

- **==信号的传播时间在PCB设计中由实际布线长度决定，PCB板上的每单位英寸的延时为0.167ns==。**过孔多、器件管脚多、网络线上设置的约束多，延时将增大。

- 通常高速逻辑器件的信号上升时间大约为0.2ns

  设Tr为信号上升时间，Tpd为信号线传播延时
  $$
  Tr≥4Tpd，则信号落在安全区域。
  $$

  $$
  2Tpd≤Tr≥4Tpd，则信号落在不确定区域。
  $$

  $$
  Tr≤2Tpd，则信号落在问题区域。
  $$

- 

------

