+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Legal Partition Candidates                                                                                                                                                                                                                                                          ;
+--------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; Hierarchy                                                                      ; Input ; Constant Input ; Unused Input ; Floating Input ; Output ; Constant Output ; Unused Output ; Floating Output ; Bidir ; Constant Bidir ; Unused Bidir ; Input only Bidir ; Output only Bidir ;
+--------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
; U1|AVALON_WRITE_REG                                                            ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|AVALON_READ_REG                                                             ; 4     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|AVALON_OUT_REG                                                              ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|AVALON_IN_REG                                                               ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|AVALON_ADDR_REG                                                             ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|ADDR_REG                                                                    ; 19    ; 2              ; 0            ; 2              ; 16     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|PROGRAM_MEMORY|altsyncram_component|auto_generated                          ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|PROGRAM_MEMORY                                                              ; 13    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|MAIN_MEMORY|altsyncram_component|auto_generated|mux2                        ; 66    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|MAIN_MEMORY|altsyncram_component|auto_generated|deep_decode                 ; 3     ; 1              ; 0            ; 1              ; 4      ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|MAIN_MEMORY|altsyncram_component|auto_generated|decode3                     ; 3     ; 0              ; 0            ; 0              ; 4      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|MAIN_MEMORY|altsyncram_component|auto_generated                             ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|MAIN_MEMORY                                                                 ; 32    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|MUX_ADDR                                                ; 131   ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|MUX_INST                                                ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|CIR_REG                                                 ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|MUX_PC_D                                                ; 131   ; 32             ; 0            ; 32             ; 16     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|PC_REG                                                  ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|MUX_RS_IN                                               ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|RETURN_STACK|MUX_ADDR                                   ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|RETURN_STACK|MUX_TOSP                                   ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|RETURN_STACK|TOS_POINTER_REG                            ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|RETURN_STACK|MEMORY|altsyncram_component|auto_generated ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|RETURN_STACK|MEMORY                                     ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|RETURN_STACK                                            ; 27    ; 8              ; 0            ; 8              ; 18     ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|MUX_DS_IN                                               ; 33    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|MUX_DS_OFFSET                                           ; 17    ; 8              ; 0            ; 8              ; 8      ; 8               ; 8             ; 8               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|DATA_STACK|MUX_ADDR                                     ; 34    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|DATA_STACK|MUX_TOSP                                     ; 17    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|DATA_STACK|TOS_POINTER_REG                              ; 11    ; 0              ; 0            ; 0              ; 8      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|DATA_STACK|MEMORY|altsyncram_component|auto_generated   ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|DATA_STACK|MEMORY                                       ; 26    ; 0              ; 0            ; 0              ; 16     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|DATA_STACK                                              ; 27    ; 0              ; 0            ; 0              ; 18     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|TOS_REG                                                 ; 19    ; 1              ; 0            ; 1              ; 16     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|MUX_ALU_A                                               ; 131   ; 48             ; 0            ; 48             ; 16     ; 48              ; 48            ; 48              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK|ALU                                                     ; 36    ; 1              ; 0            ; 1              ; 18     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|OPERATIVE_BLOCK                                                         ; 41    ; 0              ; 0            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU|CONTROL_BLOCK                                                           ; 24    ; 1              ; 0            ; 1              ; 30     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1|CPU                                                                         ; 19    ; 0              ; 0            ; 0              ; 38     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; U1                                                                             ; 20    ; 0              ; 0            ; 0              ; 34     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter_003|width_adapter_001                                         ; 94    ; 3              ; 2            ; 3              ; 71     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter_003                                                           ; 94    ; 3              ; 0            ; 3              ; 71     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter_002|width_adapter|uncompressor                                ; 30    ; 4              ; 0            ; 4              ; 23     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter_002|width_adapter                                             ; 76    ; 10             ; 0            ; 10             ; 89     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter_002                                                           ; 76    ; 3              ; 0            ; 3              ; 89     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter_001|width_adapter_001                                         ; 94    ; 3              ; 2            ; 3              ; 71     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter_001                                                           ; 94    ; 3              ; 0            ; 3              ; 71     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter|width_adapter|uncompressor                                    ; 30    ; 4              ; 0            ; 4              ; 23     ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter|width_adapter                                                 ; 76    ; 10             ; 0            ; 10             ; 89     ; 10              ; 10            ; 10              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|width_adapter                                                               ; 76    ; 3              ; 0            ; 3              ; 89     ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux|arb|adder                                                      ; 8     ; 4              ; 0            ; 4              ; 4      ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux|arb                                                            ; 6     ; 0              ; 4            ; 0              ; 2      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_mux                                                                ; 143   ; 0              ; 0            ; 0              ; 72     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux_001                                                          ; 73    ; 1              ; 2            ; 1              ; 71     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rsp_xbar_demux                                                              ; 73    ; 1              ; 2            ; 1              ; 71     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|cmd_xbar_demux                                                              ; 74    ; 4              ; 2            ; 4              ; 141    ; 4               ; 4             ; 4               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller|alt_rst_sync_uq1                                             ; 2     ; 0              ; 0            ; 0              ; 1      ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|rst_controller                                                              ; 17    ; 16             ; 0            ; 16             ; 2      ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_001|the_default_decode                                            ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router_001                                                               ; 89    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router|the_default_decode                                                ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|id_router                                                                   ; 89    ; 0              ; 2            ; 0              ; 89     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router|the_default_decode                                              ; 0     ; 3              ; 0            ; 3              ; 3      ; 3               ; 3             ; 3               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|addr_router                                                                 ; 71    ; 0              ; 3            ; 0              ; 71     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_sw_s1_translator_avalon_universal_slave_0_agent_rsp_fifo                ; 129   ; 76             ; 0            ; 76             ; 125    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_sw_s1_translator_avalon_universal_slave_0_agent|uncompressor            ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_sw_s1_translator_avalon_universal_slave_0_agent                         ; 252   ; 40             ; 39           ; 40             ; 271    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_led_s1_translator_avalon_universal_slave_0_agent_rsp_fifo               ; 129   ; 76             ; 0            ; 76             ; 125    ; 76              ; 76            ; 76              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_led_s1_translator_avalon_universal_slave_0_agent|uncompressor           ; 30    ; 1              ; 0            ; 1              ; 28     ; 1               ; 1             ; 1               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_led_s1_translator_avalon_universal_slave_0_agent                        ; 252   ; 40             ; 39           ; 40             ; 271    ; 40              ; 40            ; 40              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s4pu_ebab_avalon_master_translator_avalon_universal_master_0_agent          ; 114   ; 32             ; 51           ; 32             ; 90     ; 32              ; 32            ; 32              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_sw_s1_translator|pio_sw_s1_translator                                   ; 100   ; 55             ; 17           ; 55             ; 84     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_sw_s1_translator                                                        ; 100   ; 55             ; 0            ; 55             ; 84     ; 55              ; 55            ; 55              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_led_s1_translator|pio_led_s1_translator                                 ; 100   ; 21             ; 17           ; 21             ; 84     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_led_s1_translator                                                       ; 100   ; 21             ; 0            ; 21             ; 84     ; 21              ; 21            ; 21              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s4pu_ebab_avalon_master_translator                                          ; 67    ; 19             ; 0            ; 19             ; 63     ; 19              ; 19            ; 19              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_sw                                                                      ; 20    ; 0              ; 0            ; 0              ; 32     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|pio_led                                                                     ; 38    ; 16             ; 16           ; 16             ; 48     ; 16              ; 16            ; 16              ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0|s4pu_ebab                                                                   ; 55    ; 0              ; 2            ; 0              ; 53     ; 0               ; 0             ; 0               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
; u0                                                                             ; 54    ; 2              ; 0            ; 2              ; 33     ; 2               ; 2             ; 2               ; 0     ; 0              ; 0            ; 0                ; 0                 ;
+--------------------------------------------------------------------------------+-------+----------------+--------------+----------------+--------+-----------------+---------------+-----------------+-------+----------------+--------------+------------------+-------------------+
