Classic Timing Analyzer report for mipsHardware
Fri Oct 18 17:25:46 2019
Quartus II 64-Bit Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Timing Analyzer Settings
  4. Clock Settings Summary
  5. Parallel Compilation
  6. Clock Setup: 'clk'
  7. Clock Hold: 'clk'
  8. tsu
  9. tco
 10. tpd
 11. th
 12. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Summary                                                                                                                                                                                                             ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+------------------------------------+------------+----------+--------------+
; Type                         ; Slack                                    ; Required Time ; Actual Time                      ; From                       ; To                                 ; From Clock ; To Clock ; Failed Paths ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+------------------------------------+------------+----------+--------------+
; Worst-case tsu               ; N/A                                      ; None          ; 4.698 ns                         ; reset                      ; unidadeControle:inst25|functOut[4] ; --         ; clk      ; 0            ;
; Worst-case tco               ; N/A                                      ; None          ; 21.943 ns                        ; aluSrcA:inst|aluSrcAOut[3] ; pcWriteS                           ; clk        ; --       ; 0            ;
; Worst-case tpd               ; N/A                                      ; None          ; 7.180 ns                         ; clk                        ; debug                              ; --         ; --       ; 0            ;
; Worst-case th                ; N/A                                      ; None          ; -2.882 ns                        ; reset                      ; unidadeControle:inst25|pcwrite     ; --         ; clk      ; 0            ;
; Clock Setup: 'clk'           ; N/A                                      ; None          ; 35.85 MHz ( period = 27.894 ns ) ; aluSrcA:inst|aluSrcAOut[3] ; Registrador:PC|Saida[13]           ; clk        ; clk      ; 0            ;
; Clock Hold: 'clk'            ; Not operational: Clock Skew > Data Delay ; None          ; N/A                              ; Registrador:B|Saida[7]     ; setSize:inst30|saidaSetSize[7]     ; clk        ; clk      ; 711          ;
; Total number of failed paths ;                                          ;               ;                                  ;                            ;                                    ;            ;          ; 711          ;
+------------------------------+------------------------------------------+---------------+----------------------------------+----------------------------+------------------------------------+------------+----------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Timing Analyzer Settings                                                                                                                            ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Option                                                                                               ; Setting            ; From ; To ; Entity Name ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+
; Device Name                                                                                          ; EP2S130F1508C3     ;      ;    ;             ;
; Timing Models                                                                                        ; Final              ;      ;    ;             ;
; Default hold multicycle                                                                              ; Same as Multicycle ;      ;    ;             ;
; Cut paths between unrelated clock domains                                                            ; On                 ;      ;    ;             ;
; Cut off read during write signal paths                                                               ; On                 ;      ;    ;             ;
; Cut off feedback from I/O pins                                                                       ; On                 ;      ;    ;             ;
; Report Combined Fast/Slow Timing                                                                     ; Off                ;      ;    ;             ;
; Ignore Clock Settings                                                                                ; Off                ;      ;    ;             ;
; Analyze latches as synchronous elements                                                              ; On                 ;      ;    ;             ;
; Enable Recovery/Removal analysis                                                                     ; Off                ;      ;    ;             ;
; Enable Clock Latency                                                                                 ; Off                ;      ;    ;             ;
; Use TimeQuest Timing Analyzer                                                                        ; Off                ;      ;    ;             ;
; Number of source nodes to report per destination node                                                ; 10                 ;      ;    ;             ;
; Number of destination nodes to report                                                                ; 10                 ;      ;    ;             ;
; Number of paths to report                                                                            ; 200                ;      ;    ;             ;
; Report Minimum Timing Checks                                                                         ; Off                ;      ;    ;             ;
; Use Fast Timing Models                                                                               ; Off                ;      ;    ;             ;
; Report IO Paths Separately                                                                           ; Off                ;      ;    ;             ;
; Perform Multicorner Analysis                                                                         ; On                 ;      ;    ;             ;
; Reports the worst-case path for each clock domain and analysis                                       ; Off                ;      ;    ;             ;
; Reports worst-case timing paths for each clock domain and analysis                                   ; Off                ;      ;    ;             ;
; Specifies the maximum number of worst-case timing paths to report for each clock domain and analysis ; 100                ;      ;    ;             ;
; Removes common clock path pessimism (CCPP) during slack computation                                  ; Off                ;      ;    ;             ;
; Output I/O Timing Endpoint                                                                           ; Near End           ;      ;    ;             ;
+------------------------------------------------------------------------------------------------------+--------------------+------+----+-------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Settings Summary                                                                                                                                                             ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; Clock Node Name ; Clock Setting Name ; Type     ; Fmax Requirement ; Early Latency ; Late Latency ; Based on ; Multiply Base Fmax by ; Divide Base Fmax by ; Offset ; Phase offset ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+
; clk             ;                    ; User Pin ; None             ; 0.000 ns      ; 0.000 ns     ; --       ; N/A                   ; N/A                 ; N/A    ;              ;
+-----------------+--------------------+----------+------------------+---------------+--------------+----------+-----------------------+---------------------+--------+--------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 1           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;   0.0%      ;
+----------------------------+-------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Setup: 'clk'                                                                                                                                                                                                                                                 ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; Slack                                   ; Actual fmax (period)                                ; From                        ; To                       ; From Clock ; To Clock ; Required Setup Relationship ; Required Longest P2P Time ; Actual Longest P2P Time ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+
; N/A                                     ; 35.85 MHz ( period = 27.894 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.935 ns                ;
; N/A                                     ; 35.91 MHz ( period = 27.848 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.905 ns                ;
; N/A                                     ; 35.91 MHz ( period = 27.844 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.920 ns                ;
; N/A                                     ; 35.92 MHz ( period = 27.836 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.909 ns                ;
; N/A                                     ; 35.95 MHz ( period = 27.818 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.889 ns                ;
; N/A                                     ; 35.96 MHz ( period = 27.808 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.890 ns                ;
; N/A                                     ; 35.97 MHz ( period = 27.798 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.890 ns                ;
; N/A                                     ; 35.98 MHz ( period = 27.790 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.879 ns                ;
; N/A                                     ; 35.99 MHz ( period = 27.782 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.884 ns                ;
; N/A                                     ; 36.00 MHz ( period = 27.780 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.876 ns                ;
; N/A                                     ; 36.01 MHz ( period = 27.768 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.874 ns                ;
; N/A                                     ; 36.01 MHz ( period = 27.768 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.861 ns                ;
; N/A                                     ; 36.02 MHz ( period = 27.762 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.860 ns                ;
; N/A                                     ; 36.02 MHz ( period = 27.760 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.863 ns                ;
; N/A                                     ; 36.04 MHz ( period = 27.746 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.851 ns                ;
; N/A                                     ; 36.05 MHz ( period = 27.736 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.854 ns                ;
; N/A                                     ; 36.06 MHz ( period = 27.734 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.846 ns                ;
; N/A                                     ; 36.06 MHz ( period = 27.732 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.844 ns                ;
; N/A                                     ; 36.07 MHz ( period = 27.722 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.831 ns                ;
; N/A                                     ; 36.09 MHz ( period = 27.706 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.838 ns                ;
; N/A                                     ; 36.10 MHz ( period = 27.704 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.830 ns                ;
; N/A                                     ; 36.11 MHz ( period = 27.696 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.836 ns                ;
; N/A                                     ; 36.11 MHz ( period = 27.692 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.815 ns                ;
; N/A                                     ; 36.12 MHz ( period = 27.688 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.825 ns                ;
; N/A                                     ; 36.12 MHz ( period = 27.686 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.848 ns                ;
; N/A                                     ; 36.15 MHz ( period = 27.660 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.806 ns                ;
; N/A                                     ; 36.17 MHz ( period = 27.650 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.806 ns                ;
; N/A                                     ; 36.18 MHz ( period = 27.640 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.818 ns                ;
; N/A                                     ; 36.19 MHz ( period = 27.634 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.801 ns                ;
; N/A                                     ; 36.19 MHz ( period = 27.634 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.801 ns                ;
; N/A                                     ; 36.19 MHz ( period = 27.634 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.800 ns                ;
; N/A                                     ; 36.19 MHz ( period = 27.632 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.792 ns                ;
; N/A                                     ; 36.21 MHz ( period = 27.620 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.777 ns                ;
; N/A                                     ; 36.22 MHz ( period = 27.612 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.815 ns                ;
; N/A                                     ; 36.22 MHz ( period = 27.610 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.802 ns                ;
; N/A                                     ; 36.23 MHz ( period = 27.604 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.776 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.588 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.771 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.588 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.771 ns                ;
; N/A                                     ; 36.25 MHz ( period = 27.588 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.819 ns                ;
; N/A                                     ; 36.27 MHz ( period = 27.574 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.760 ns                ;
; N/A                                     ; 36.28 MHz ( period = 27.566 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.785 ns                ;
; N/A                                     ; 36.29 MHz ( period = 27.558 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.755 ns                ;
; N/A                                     ; 36.29 MHz ( period = 27.558 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.755 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.542 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.789 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.542 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.798 ns                ;
; N/A                                     ; 36.31 MHz ( period = 27.538 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.764 ns                ;
; N/A                                     ; 36.32 MHz ( period = 27.536 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.769 ns                ;
; N/A                                     ; 36.32 MHz ( period = 27.534 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.754 ns                ;
; N/A                                     ; 36.32 MHz ( period = 27.534 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.754 ns                ;
; N/A                                     ; 36.34 MHz ( period = 27.516 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.743 ns                ;
; N/A                                     ; 36.35 MHz ( period = 27.512 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.773 ns                ;
; N/A                                     ; 36.36 MHz ( period = 27.502 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.722 ns                ;
; N/A                                     ; 36.36 MHz ( period = 27.502 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.732 ns                ;
; N/A                                     ; 36.37 MHz ( period = 27.496 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.768 ns                ;
; N/A                                     ; 36.37 MHz ( period = 27.494 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.767 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.488 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.724 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.488 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.724 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.486 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.717 ns                ;
; N/A                                     ; 36.38 MHz ( period = 27.486 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.717 ns                ;
; N/A                                     ; 36.39 MHz ( period = 27.482 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.700 ns                ;
; N/A                                     ; 36.39 MHz ( period = 27.480 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.728 ns                ;
; N/A                                     ; 36.40 MHz ( period = 27.474 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.735 ns                ;
; N/A                                     ; 36.40 MHz ( period = 27.470 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.713 ns                ;
; N/A                                     ; 36.41 MHz ( period = 27.466 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.752 ns                ;
; N/A                                     ; 36.41 MHz ( period = 27.464 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.731 ns                ;
; N/A                                     ; 36.42 MHz ( period = 27.458 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.708 ns                ;
; N/A                                     ; 36.42 MHz ( period = 27.458 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.708 ns                ;
; N/A                                     ; 36.42 MHz ( period = 27.456 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.687 ns                ;
; N/A                                     ; 36.42 MHz ( period = 27.456 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.702 ns                ;
; N/A                                     ; 36.43 MHz ( period = 27.448 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.737 ns                ;
; N/A                                     ; 36.44 MHz ( period = 27.446 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.699 ns                ;
; N/A                                     ; 36.44 MHz ( period = 27.440 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.697 ns                ;
; N/A                                     ; 36.44 MHz ( period = 27.440 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.735 ns                ;
; N/A                                     ; 36.45 MHz ( period = 27.438 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.735 ns                ;
; N/A                                     ; 36.45 MHz ( period = 27.436 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.670 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.430 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.713 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.426 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.686 ns                ;
; N/A                                     ; 36.46 MHz ( period = 27.424 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.720 ns                ;
; N/A                                     ; 36.47 MHz ( period = 27.422 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.702 ns                ;
; N/A                                     ; 36.47 MHz ( period = 27.418 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.721 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.416 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.709 ns                ;
; N/A                                     ; 36.48 MHz ( period = 27.410 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.657 ns                ;
; N/A                                     ; 36.49 MHz ( period = 27.406 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.654 ns                ;
; N/A                                     ; 36.49 MHz ( period = 27.404 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.667 ns                ;
; N/A                                     ; 36.50 MHz ( period = 27.400 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.669 ns                ;
; N/A                                     ; 36.50 MHz ( period = 27.394 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.683 ns                ;
; N/A                                     ; 36.50 MHz ( period = 27.394 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.663 ns                ;
; N/A                                     ; 36.50 MHz ( period = 27.394 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.714 ns                ;
; N/A                                     ; 36.51 MHz ( period = 27.392 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.705 ns                ;
; N/A                                     ; 36.51 MHz ( period = 27.388 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.690 ns                ;
; N/A                                     ; 36.52 MHz ( period = 27.386 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.670 ns                ;
; N/A                                     ; 36.52 MHz ( period = 27.386 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.670 ns                ;
; N/A                                     ; 36.52 MHz ( period = 27.380 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.641 ns                ;
; N/A                                     ; 36.54 MHz ( period = 27.370 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.653 ns                ;
; N/A                                     ; 36.54 MHz ( period = 27.368 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.677 ns                ;
; N/A                                     ; 36.54 MHz ( period = 27.368 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.659 ns                ;
; N/A                                     ; 36.54 MHz ( period = 27.366 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.669 ns                ;
; N/A                                     ; 36.55 MHz ( period = 27.362 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.684 ns                ;
; N/A                                     ; 36.55 MHz ( period = 27.362 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.689 ns                ;
; N/A                                     ; 36.55 MHz ( period = 27.360 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.676 ns                ;
; N/A                                     ; 36.55 MHz ( period = 27.358 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.637 ns                ;
; N/A                                     ; 36.56 MHz ( period = 27.354 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.654 ns                ;
; N/A                                     ; 36.56 MHz ( period = 27.354 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.648 ns                ;
; N/A                                     ; 36.57 MHz ( period = 27.348 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.661 ns                ;
; N/A                                     ; 36.57 MHz ( period = 27.348 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.633 ns                ;
; N/A                                     ; 36.57 MHz ( period = 27.346 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.683 ns                ;
; N/A                                     ; 36.58 MHz ( period = 27.334 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.616 ns                ;
; N/A                                     ; 36.59 MHz ( period = 27.328 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.621 ns                ;
; N/A                                     ; 36.61 MHz ( period = 27.318 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.617 ns                ;
; N/A                                     ; 36.62 MHz ( period = 27.308 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.603 ns                ;
; N/A                                     ; 36.63 MHz ( period = 27.298 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.615 ns                ;
; N/A                                     ; 36.64 MHz ( period = 27.290 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.651 ns                ;
; N/A                                     ; 36.65 MHz ( period = 27.284 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.652 ns                ;
; N/A                                     ; 36.67 MHz ( period = 27.272 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.641 ns                ;
; N/A                                     ; 36.68 MHz ( period = 27.266 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.648 ns                ;
; N/A                                     ; 36.69 MHz ( period = 27.256 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.639 ns                ;
; N/A                                     ; 36.69 MHz ( period = 27.256 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.583 ns                ;
; N/A                                     ; 36.70 MHz ( period = 27.246 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.579 ns                ;
; N/A                                     ; 36.71 MHz ( period = 27.238 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.622 ns                ;
; N/A                                     ; 36.72 MHz ( period = 27.236 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.599 ns                ;
; N/A                                     ; 36.72 MHz ( period = 27.230 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[6]  ; clk        ; clk      ; None                        ; None                      ; 8.606 ns                ;
; N/A                                     ; 36.73 MHz ( period = 27.222 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.593 ns                ;
; N/A                                     ; 36.74 MHz ( period = 27.220 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.594 ns                ;
; N/A                                     ; 36.74 MHz ( period = 27.220 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.594 ns                ;
; N/A                                     ; 36.74 MHz ( period = 27.220 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.621 ns                ;
; N/A                                     ; 36.75 MHz ( period = 27.214 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[2]  ; clk        ; clk      ; None                        ; None                      ; 8.601 ns                ;
; N/A                                     ; 36.75 MHz ( period = 27.214 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[3]  ; clk        ; clk      ; None                        ; None                      ; 8.601 ns                ;
; N/A                                     ; 36.75 MHz ( period = 27.210 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.609 ns                ;
; N/A                                     ; 36.75 MHz ( period = 27.208 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.606 ns                ;
; N/A                                     ; 36.77 MHz ( period = 27.198 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.608 ns                ;
; N/A                                     ; 36.78 MHz ( period = 27.192 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[25] ; clk        ; clk      ; None                        ; None                      ; 8.615 ns                ;
; N/A                                     ; 36.79 MHz ( period = 27.180 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.593 ns                ;
; N/A                                     ; 36.80 MHz ( period = 27.176 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.563 ns                ;
; N/A                                     ; 36.80 MHz ( period = 27.174 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.612 ns                ;
; N/A                                     ; 36.80 MHz ( period = 27.174 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.591 ns                ;
; N/A                                     ; 36.81 MHz ( period = 27.168 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[23] ; clk        ; clk      ; None                        ; None                      ; 8.619 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.146 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.547 ns                ;
; N/A                                     ; 36.84 MHz ( period = 27.144 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.575 ns                ;
; N/A                                     ; 36.85 MHz ( period = 27.136 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.568 ns                ;
; N/A                                     ; 36.86 MHz ( period = 27.128 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.591 ns                ;
; N/A                                     ; 36.87 MHz ( period = 27.122 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[12] ; clk        ; clk      ; None                        ; None                      ; 8.598 ns                ;
; N/A                                     ; 36.87 MHz ( period = 27.120 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.547 ns                ;
; N/A                                     ; 36.87 MHz ( period = 27.120 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.547 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.114 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[0]  ; clk        ; clk      ; None                        ; None                      ; 8.554 ns                ;
; N/A                                     ; 36.88 MHz ( period = 27.114 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[1]  ; clk        ; clk      ; None                        ; None                      ; 8.554 ns                ;
; N/A                                     ; 36.89 MHz ( period = 27.108 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.555 ns                ;
; N/A                                     ; 36.90 MHz ( period = 27.102 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.536 ns                ;
; N/A                                     ; 36.91 MHz ( period = 27.096 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[7]  ; clk        ; clk      ; None                        ; None                      ; 8.543 ns                ;
; N/A                                     ; 36.92 MHz ( period = 27.088 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.525 ns                ;
; N/A                                     ; 36.92 MHz ( period = 27.082 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[17] ; clk        ; clk      ; None                        ; None                      ; 8.532 ns                ;
; N/A                                     ; 36.93 MHz ( period = 27.080 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.560 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.074 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.509 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.074 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[14] ; clk        ; clk      ; None                        ; None                      ; 8.567 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.072 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.537 ns                ;
; N/A                                     ; 36.94 MHz ( period = 27.068 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.493 ns                ;
; N/A                                     ; 36.95 MHz ( period = 27.062 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[27] ; clk        ; clk      ; None                        ; None                      ; 8.500 ns                ;
; N/A                                     ; 36.98 MHz ( period = 27.042 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.480 ns                ;
; N/A                                     ; 36.99 MHz ( period = 27.036 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[26] ; clk        ; clk      ; None                        ; None                      ; 8.487 ns                ;
; N/A                                     ; 36.99 MHz ( period = 27.032 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.492 ns                ;
; N/A                                     ; 37.00 MHz ( period = 27.026 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[21] ; clk        ; clk      ; None                        ; None                      ; 8.499 ns                ;
; N/A                                     ; 37.00 MHz ( period = 27.024 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.528 ns                ;
; N/A                                     ; 37.01 MHz ( period = 27.018 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[22] ; clk        ; clk      ; None                        ; None                      ; 8.535 ns                ;
; N/A                                     ; 37.05 MHz ( period = 26.990 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.460 ns                ;
; N/A                                     ; 37.06 MHz ( period = 26.984 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[20] ; clk        ; clk      ; None                        ; None                      ; 8.467 ns                ;
; N/A                                     ; 37.06 MHz ( period = 26.980 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.456 ns                ;
; N/A                                     ; 37.07 MHz ( period = 26.974 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[8]  ; clk        ; clk      ; None                        ; None                      ; 8.463 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.870 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.445 ns                ;
; N/A                                     ; 37.22 MHz ( period = 26.864 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[18] ; clk        ; clk      ; None                        ; None                      ; 8.452 ns                ;
; N/A                                     ; 37.24 MHz ( period = 26.850 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.397 ns                ;
; N/A                                     ; 37.24 MHz ( period = 26.850 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.397 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.842 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.432 ns                ;
; N/A                                     ; 37.26 MHz ( period = 26.836 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[30] ; clk        ; clk      ; None                        ; None                      ; 8.439 ns                ;
; N/A                                     ; 37.30 MHz ( period = 26.808 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.386 ns                ;
; N/A                                     ; 37.31 MHz ( period = 26.806 ns )                    ; aluSrcA:inst|aluSrcAOut[4]  ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.414 ns                ;
; N/A                                     ; 37.31 MHz ( period = 26.804 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.367 ns                ;
; N/A                                     ; 37.31 MHz ( period = 26.804 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.367 ns                ;
; N/A                                     ; 37.31 MHz ( period = 26.802 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[19] ; clk        ; clk      ; None                        ; None                      ; 8.393 ns                ;
; N/A                                     ; 37.31 MHz ( period = 26.800 ns )                    ; aluSrcA:inst|aluSrcAOut[5]  ; Registrador:PC|Saida[15] ; clk        ; clk      ; None                        ; None                      ; 8.421 ns                ;
; N/A                                     ; 37.34 MHz ( period = 26.784 ns )                    ; aluSrcA:inst|aluSrcAOut[3]  ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.404 ns                ;
; N/A                                     ; 37.35 MHz ( period = 26.774 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.351 ns                ;
; N/A                                     ; 37.35 MHz ( period = 26.774 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.351 ns                ;
; N/A                                     ; 37.40 MHz ( period = 26.738 ns )                    ; aluSrcA:inst|aluSrcAOut[0]  ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.374 ns                ;
; N/A                                     ; 37.44 MHz ( period = 26.708 ns )                    ; aluSrcA:inst|aluSrcAOut[2]  ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.358 ns                ;
; N/A                                     ; 37.45 MHz ( period = 26.702 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[29] ; clk        ; clk      ; None                        ; None                      ; 8.313 ns                ;
; N/A                                     ; 37.45 MHz ( period = 26.702 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[28] ; clk        ; clk      ; None                        ; None                      ; 8.313 ns                ;
; N/A                                     ; 37.49 MHz ( period = 26.676 ns )                    ; aluSrcA:inst|aluSrcAOut[7]  ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.334 ns                ;
; N/A                                     ; 37.54 MHz ( period = 26.636 ns )                    ; aluSrcA:inst|aluSrcAOut[1]  ; Registrador:PC|Saida[31] ; clk        ; clk      ; None                        ; None                      ; 8.320 ns                ;
; N/A                                     ; 37.56 MHz ( period = 26.626 ns )                    ; aluSrcA:inst|aluSrcAOut[7]  ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.319 ns                ;
; N/A                                     ; 37.57 MHz ( period = 26.618 ns )                    ; aluSrcA:inst|aluSrcAOut[7]  ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.308 ns                ;
; N/A                                     ; 37.61 MHz ( period = 26.590 ns )                    ; aluSrcA:inst|aluSrcAOut[7]  ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.289 ns                ;
; N/A                                     ; 37.64 MHz ( period = 26.564 ns )                    ; aluSrcA:inst|aluSrcAOut[7]  ; Registrador:PC|Saida[5]  ; clk        ; clk      ; None                        ; None                      ; 8.283 ns                ;
; N/A                                     ; 37.65 MHz ( period = 26.562 ns )                    ; aluSrcA:inst|aluSrcAOut[7]  ; Registrador:PC|Saida[11] ; clk        ; clk      ; None                        ; None                      ; 8.275 ns                ;
; N/A                                     ; 37.65 MHz ( period = 26.558 ns )                    ; aluSrcA:inst|aluSrcAOut[6]  ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.275 ns                ;
; N/A                                     ; 37.66 MHz ( period = 26.550 ns )                    ; aluSrcA:inst|aluSrcAOut[7]  ; Registrador:PC|Saida[16] ; clk        ; clk      ; None                        ; None                      ; 8.260 ns                ;
; N/A                                     ; 37.72 MHz ( period = 26.508 ns )                    ; aluSrcA:inst|aluSrcAOut[6]  ; Registrador:PC|Saida[4]  ; clk        ; clk      ; None                        ; None                      ; 8.260 ns                ;
; N/A                                     ; 37.74 MHz ( period = 26.500 ns )                    ; aluSrcA:inst|aluSrcAOut[6]  ; Registrador:PC|Saida[10] ; clk        ; clk      ; None                        ; None                      ; 8.249 ns                ;
; N/A                                     ; 37.77 MHz ( period = 26.476 ns )                    ; aluSrcA:inst|aluSrcAOut[11] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.020 ns                ;
; N/A                                     ; 37.78 MHz ( period = 26.472 ns )                    ; aluSrcA:inst|aluSrcAOut[6]  ; Registrador:PC|Saida[9]  ; clk        ; clk      ; None                        ; None                      ; 8.230 ns                ;
; N/A                                     ; 37.78 MHz ( period = 26.468 ns )                    ; aluSrcA:inst|aluSrcAOut[7]  ; Registrador:PC|Saida[24] ; clk        ; clk      ; None                        ; None                      ; 8.247 ns                ;
; N/A                                     ; 37.79 MHz ( period = 26.462 ns )                    ; aluSrcA:inst|aluSrcAOut[10] ; Registrador:PC|Saida[13] ; clk        ; clk      ; None                        ; None                      ; 8.225 ns                ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;                             ;                          ;            ;          ;                             ;                           ;                         ;
+-----------------------------------------+-----------------------------------------------------+-----------------------------+--------------------------+------------+----------+-----------------------------+---------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clock Hold: 'clk'                                                                                                                                                                                                                             ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Minimum Slack                            ; From                                                ; To                              ; From Clock ; To Clock ; Required Hold Relationship ; Required Shortest P2P Time ; Actual Shortest P2P Time ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[7]                              ; setSize:inst30|saidaSetSize[7]  ; clk        ; clk      ; None                       ; None                       ; 0.459 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[5]                              ; setSize:inst30|saidaSetSize[5]  ; clk        ; clk      ; None                       ; None                       ; 0.648 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[2]                              ; setSize:inst30|saidaSetSize[2]  ; clk        ; clk      ; None                       ; None                       ; 0.643 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; loadSize:inst29|lsOut[19]       ; clk        ; clk      ; None                       ; None                       ; 0.621 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; loadSize:inst29|lsOut[7]        ; clk        ; clk      ; None                       ; None                       ; 0.471 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; loadSize:inst29|lsOut[1]        ; clk        ; clk      ; None                       ; None                       ; 0.463 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[0]                            ; loadSize:inst29|lsOut[0]        ; clk        ; clk      ; None                       ; None                       ; 0.466 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; loadSize:inst29|lsOut[3]        ; clk        ; clk      ; None                       ; None                       ; 0.480 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[29]                           ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 0.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[26]                        ; memToReg:inst7|memToRegOut[26]  ; clk        ; clk      ; None                       ; None                       ; 0.972 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[11]                            ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 0.558 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[9]                              ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 0.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[0]                       ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 0.917 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[31]                           ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 0.915 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 0.613 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[8]                              ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 0.966 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[21]                             ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 0.992 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.004 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 0.768 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; loadSize:inst29|lsOut[6]        ; clk        ; clk      ; None                       ; None                       ; 0.787 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; loadSize:inst29|lsOut[5]        ; clk        ; clk      ; None                       ; None                       ; 0.812 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[10]                           ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 1.086 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 1.125 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[10]                             ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 1.136 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; loadSize:inst29|lsOut[17]       ; clk        ; clk      ; None                       ; None                       ; 1.079 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[0]                 ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.115 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[0]                 ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.119 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; loadSize:inst29|lsOut[13]       ; clk        ; clk      ; None                       ; None                       ; 1.137 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; setSize:inst30|saidaSetSize[27] ; clk        ; clk      ; None                       ; None                       ; 1.238 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[0]                 ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 1.300 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[8]                            ; loadSize:inst29|lsOut[8]        ; clk        ; clk      ; None                       ; None                       ; 0.958 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 1.222 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; loadSize:inst29|lsOut[20]       ; clk        ; clk      ; None                       ; None                       ; 0.959 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 1.227 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 0.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; loadSize:inst29|lsOut[27]       ; clk        ; clk      ; None                       ; None                       ; 1.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 1.273 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[11]                             ; aluSrcA:inst|aluSrcAOut[11]     ; clk        ; clk      ; None                       ; None                       ; 0.923 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[12]                             ; setSize:inst30|saidaSetSize[12] ; clk        ; clk      ; None                       ; None                       ; 1.291 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 1.045 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[25]                            ; aluSrcA:inst|aluSrcAOut[25]     ; clk        ; clk      ; None                       ; None                       ; 0.738 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 1.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; setSize:inst30|saidaSetSize[17] ; clk        ; clk      ; None                       ; None                       ; 1.327 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[23]                             ; aluSrcA:inst|aluSrcAOut[23]     ; clk        ; clk      ; None                       ; None                       ; 0.764 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; loadSize:inst29|lsOut[21]       ; clk        ; clk      ; None                       ; None                       ; 1.078 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[16]                             ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 1.335 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[15]                             ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 1.334 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[15]                            ; aluSrcA:inst|aluSrcAOut[15]     ; clk        ; clk      ; None                       ; None                       ; 0.781 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[0]                 ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.293 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; aluSrcA:inst|aluSrcAOut[4]      ; clk        ; clk      ; None                       ; None                       ; 0.794 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; aluSrcA:inst|aluSrcAOut[25]     ; clk        ; clk      ; None                       ; None                       ; 0.802 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; aluSrcA:inst|aluSrcAOut[12]     ; clk        ; clk      ; None                       ; None                       ; 0.798 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[5]                            ; aluSrcA:inst|aluSrcAOut[5]      ; clk        ; clk      ; None                       ; None                       ; 0.803 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; aluSrcA:inst|aluSrcAOut[26]     ; clk        ; clk      ; None                       ; None                       ; 0.810 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[4]                            ; loadSize:inst29|lsOut[4]        ; clk        ; clk      ; None                       ; None                       ; 1.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 1.514 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[6]                            ; aluSrcA:inst|aluSrcAOut[6]      ; clk        ; clk      ; None                       ; None                       ; 0.836 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; aluSrcA:inst|aluSrcAOut[23]     ; clk        ; clk      ; None                       ; None                       ; 0.838 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; aluSrcA:inst|aluSrcAOut[28]     ; clk        ; clk      ; None                       ; None                       ; 0.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[17]                           ; aluSrcA:inst|aluSrcAOut[17]     ; clk        ; clk      ; None                       ; None                       ; 0.834 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[27]                           ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 0.835 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; aluSrcA:inst|aluSrcAOut[21]     ; clk        ; clk      ; None                       ; None                       ; 0.839 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; aluSrcA:inst|aluSrcAOut[15]     ; clk        ; clk      ; None                       ; None                       ; 0.831 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; loadSize:inst29|lsOut[26]       ; clk        ; clk      ; None                       ; None                       ; 1.158 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; aluSrcA:inst|aluSrcAOut[30]     ; clk        ; clk      ; None                       ; None                       ; 0.837 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[9]                        ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 1.600 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[1]                              ; setSize:inst30|saidaSetSize[1]  ; clk        ; clk      ; None                       ; None                       ; 1.402 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 1.290 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.451 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; loadSize:inst29|lsOut[16]       ; clk        ; clk      ; None                       ; None                       ; 1.186 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[19]                             ; aluSrcA:inst|aluSrcAOut[19]     ; clk        ; clk      ; None                       ; None                       ; 0.888 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[19]                             ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 1.881 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 1.689 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 1.506 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[19]                           ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 1.944 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[13]                             ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 1.501 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[30]                           ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 1.532 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.663 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[5]                             ; aluSrcA:inst|aluSrcAOut[5]      ; clk        ; clk      ; None                       ; None                       ; 0.967 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; loadSize:inst29|lsOut[23]       ; clk        ; clk      ; None                       ; None                       ; 1.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[17]                            ; aluSrcA:inst|aluSrcAOut[17]     ; clk        ; clk      ; None                       ; None                       ; 0.997 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[15]                             ; aluSrcA:inst|aluSrcAOut[15]     ; clk        ; clk      ; None                       ; None                       ; 1.017 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[2]                       ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.443 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[21]                           ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 1.640 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[0]                 ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.526 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 1.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 1.481 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[10] ; clk        ; clk      ; None                       ; None                       ; 1.759 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[23]                           ; setSize:inst30|saidaSetSize[23] ; clk        ; clk      ; None                       ; None                       ; 1.597 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[1]                       ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.477 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[28]  ; clk        ; clk      ; None                       ; None                       ; 1.841 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[12]                            ; aluSrcA:inst|aluSrcAOut[12]     ; clk        ; clk      ; None                       ; None                       ; 1.077 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[26]                            ; aluSrcA:inst|aluSrcAOut[26]     ; clk        ; clk      ; None                       ; None                       ; 1.089 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[13]                             ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.100 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[11]                           ; loadSize:inst29|lsOut[11]       ; clk        ; clk      ; None                       ; None                       ; 1.408 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 1.797 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 1.761 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[14]                             ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 1.710 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[23]                            ; aluSrcA:inst|aluSrcAOut[23]     ; clk        ; clk      ; None                       ; None                       ; 1.134 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[28]                           ; loadSize:inst29|lsOut[28]       ; clk        ; clk      ; None                       ; None                       ; 1.490 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[21]                            ; aluSrcA:inst|aluSrcAOut[21]     ; clk        ; clk      ; None                       ; None                       ; 1.135 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[30]                            ; aluSrcA:inst|aluSrcAOut[30]     ; clk        ; clk      ; None                       ; None                       ; 1.138 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[14]                       ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.546 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.150 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[28]                            ; aluSrcA:inst|aluSrcAOut[28]     ; clk        ; clk      ; None                       ; None                       ; 1.156 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[26]                           ; memToReg:inst7|memToRegOut[26]  ; clk        ; clk      ; None                       ; None                       ; 1.856 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[25]                        ; memToReg:inst7|memToRegOut[25]  ; clk        ; clk      ; None                       ; None                       ; 1.919 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[27]                            ; aluSrcA:inst|aluSrcAOut[27]     ; clk        ; clk      ; None                       ; None                       ; 1.165 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxxxchgctrl                 ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 1.855 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxxxchgctrl                 ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.693 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[7]                        ; memToReg:inst7|memToRegOut[7]   ; clk        ; clk      ; None                       ; None                       ; 1.929 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[15]                       ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 1.903 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[7]                            ; aluSrcA:inst|aluSrcAOut[7]      ; clk        ; clk      ; None                       ; None                       ; 1.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[15]                           ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 1.690 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[24]       ; clk        ; clk      ; None                       ; None                       ; 1.584 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[4]                       ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.638 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[2]                            ; loadSize:inst29|lsOut[2]        ; clk        ; clk      ; None                       ; None                       ; 1.511 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[13]                       ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.619 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[1]                 ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.530 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; aluSrcA:inst|aluSrcAOut[22]     ; clk        ; clk      ; None                       ; None                       ; 1.255 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[1]                 ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.543 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[18]       ; clk        ; clk      ; None                       ; None                       ; 1.626 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[29]                             ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 1.817 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[30]     ; clk        ; clk      ; None                       ; None                       ; 1.369 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 1.950 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[3]                       ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.658 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[1]                 ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.554 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; setSize:inst30|saidaSetSize[20] ; clk        ; clk      ; None                       ; None                       ; 1.842 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 2.008 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[12]                           ; loadSize:inst29|lsOut[12]       ; clk        ; clk      ; None                       ; None                       ; 1.575 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[18] ; clk        ; clk      ; None                       ; None                       ; 1.970 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr25_21[3]                       ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.701 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[7]                             ; aluSrcA:inst|aluSrcAOut[7]      ; clk        ; clk      ; None                       ; None                       ; 1.297 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 1.991 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 1.986 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 2.005 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxxxchgctrl                 ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.819 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; aluSrcA:inst|aluSrcAOut[9]      ; clk        ; clk      ; None                       ; None                       ; 1.267 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 1.922 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[12]                             ; aluSrcA:inst|aluSrcAOut[12]     ; clk        ; clk      ; None                       ; None                       ; 1.296 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[9]                       ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 2.063 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 2.431 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[19] ; clk        ; clk      ; None                       ; None                       ; 2.433 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 2.039 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[14]                           ; loadSize:inst29|lsOut[14]       ; clk        ; clk      ; None                       ; None                       ; 1.661 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[11]                       ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 1.894 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[16]                           ; setSize:inst30|saidaSetSize[16] ; clk        ; clk      ; None                       ; None                       ; 1.957 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[22]                           ; setSize:inst30|saidaSetSize[22] ; clk        ; clk      ; None                       ; None                       ; 1.888 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[19]                           ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 2.091 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[3]                              ; setSize:inst30|saidaSetSize[3]  ; clk        ; clk      ; None                       ; None                       ; 1.930 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[30]                             ; setSize:inst30|saidaSetSize[30] ; clk        ; clk      ; None                       ; None                       ; 1.924 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[23]                        ; memToReg:inst7|memToRegOut[23]  ; clk        ; clk      ; None                       ; None                       ; 2.110 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 1.935 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:xchgUnit|Saida[31]                      ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 2.087 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[1]                 ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.681 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxalusrca[1]                ; aluSrcA:inst|aluSrcAOut[25]     ; clk        ; clk      ; None                       ; None                       ; 1.512 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[0]               ; memToReg:inst7|memToRegOut[31]  ; clk        ; clk      ; None                       ; None                       ; 2.124 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[15]       ; clk        ; clk      ; None                       ; None                       ; 2.009 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[1]                       ; regDST:inst15|regDSTOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.792 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxregdst[1]                 ; regDST:inst15|regDSTOut[0]      ; clk        ; clk      ; None                       ; None                       ; 1.853 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxmemtoreg[3]               ; memToReg:inst7|memToRegOut[19]  ; clk        ; clk      ; None                       ; None                       ; 2.023 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[9]                            ; memToReg:inst7|memToRegOut[9]   ; clk        ; clk      ; None                       ; None                       ; 2.215 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[25]                           ; setSize:inst30|saidaSetSize[25] ; clk        ; clk      ; None                       ; None                       ; 1.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[4]                              ; setSize:inst30|saidaSetSize[4]  ; clk        ; clk      ; None                       ; None                       ; 1.975 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr15_0[12]                       ; memToReg:inst7|memToRegOut[12]  ; clk        ; clk      ; None                       ; None                       ; 2.146 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[24]                        ; memToReg:inst7|memToRegOut[24]  ; clk        ; clk      ; None                       ; None                       ; 2.196 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[24]                            ; aluSrcA:inst|aluSrcAOut[24]     ; clk        ; clk      ; None                       ; None                       ; 1.436 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[9]                            ; loadSize:inst29|lsOut[9]        ; clk        ; clk      ; None                       ; None                       ; 1.684 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[2]                       ; regDST:inst15|regDSTOut[2]      ; clk        ; clk      ; None                       ; None                       ; 1.841 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[30]       ; clk        ; clk      ; None                       ; None                       ; 1.828 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxxxchgctrl                 ; regDST:inst15|regDSTOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.964 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[1]                            ; aluSrcA:inst|aluSrcAOut[1]      ; clk        ; clk      ; None                       ; None                       ; 1.468 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[14] ; clk        ; clk      ; None                       ; None                       ; 2.163 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 2.126 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[6]                              ; aluSrcA:inst|aluSrcAOut[6]      ; clk        ; clk      ; None                       ; None                       ; 1.420 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|muxxxchgctrl                 ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.985 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[3]                            ; aluSrcA:inst|aluSrcAOut[3]      ; clk        ; clk      ; None                       ; None                       ; 1.498 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[24]                           ; aluSrcA:inst|aluSrcAOut[24]     ; clk        ; clk      ; None                       ; None                       ; 1.496 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[8]  ; clk        ; clk      ; None                       ; None                       ; 2.137 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[15] ; clk        ; clk      ; None                       ; None                       ; 2.187 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[29] ; clk        ; clk      ; None                       ; None                       ; 2.188 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[13]                            ; aluSrcA:inst|aluSrcAOut[13]     ; clk        ; clk      ; None                       ; None                       ; 1.491 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[31]                             ; setSize:inst30|saidaSetSize[31] ; clk        ; clk      ; None                       ; None                       ; 2.029 ns                 ;
; Not operational: Clock Skew > Data Delay ; RegDesloc:inst13|temp[5]                            ; memToReg:inst7|memToRegOut[5]   ; clk        ; clk      ; None                       ; None                       ; 2.437 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[26]                           ; setSize:inst30|saidaSetSize[26] ; clk        ; clk      ; None                       ; None                       ; 2.137 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[1]                 ; loadSize:inst29|lsOut[31]       ; clk        ; clk      ; None                       ; None                       ; 1.914 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[16]                        ; memToReg:inst7|memToRegOut[16]  ; clk        ; clk      ; None                       ; None                       ; 2.515 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[1]                 ; setSize:inst30|saidaSetSize[9]  ; clk        ; clk      ; None                       ; None                       ; 2.246 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[22]                            ; aluSrcA:inst|aluSrcAOut[22]     ; clk        ; clk      ; None                       ; None                       ; 1.563 ns                 ;
; Not operational: Clock Skew > Data Delay ; Instr_Reg:inst4|Instr20_16[4]                       ; regDST:inst15|regDSTOut[4]      ; clk        ; clk      ; None                       ; None                       ; 1.963 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[13]                           ; setSize:inst30|saidaSetSize[13] ; clk        ; clk      ; None                       ; None                       ; 2.130 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[28] ; clk        ; clk      ; None                       ; None                       ; 2.213 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:B|Saida[11]                             ; setSize:inst30|saidaSetSize[11] ; clk        ; clk      ; None                       ; None                       ; 2.106 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|sscontrol[0]                 ; setSize:inst30|saidaSetSize[21] ; clk        ; clk      ; None                       ; None                       ; 2.271 ns                 ;
; Not operational: Clock Skew > Data Delay ; unidadeControle:inst25|lscontrol[0]                 ; loadSize:inst29|lsOut[25]       ; clk        ; clk      ; None                       ; None                       ; 1.965 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:PC|Saida[6]                             ; aluSrcA:inst|aluSrcAOut[6]      ; clk        ; clk      ; None                       ; None                       ; 1.594 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[20]                           ; aluSrcA:inst|aluSrcAOut[20]     ; clk        ; clk      ; None                       ; None                       ; 1.601 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:A|Saida[9]                              ; aluSrcA:inst|aluSrcAOut[9]      ; clk        ; clk      ; None                       ; None                       ; 1.565 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:AluOut|Saida[5]                         ; memToReg:inst7|memToRegOut[5]   ; clk        ; clk      ; None                       ; None                       ; 2.553 ns                 ;
; Not operational: Clock Skew > Data Delay ; Registrador:MDR|Saida[18]                           ; aluSrcA:inst|aluSrcAOut[18]     ; clk        ; clk      ; None                       ; None                       ; 1.580 ns                 ;
; Timing analysis restricted to 200 rows.  ; To change the limit use Settings (Assignments menu) ;                                 ;            ;          ;                            ;                            ;                          ;
+------------------------------------------+-----------------------------------------------------+---------------------------------+------------+----------+----------------------------+----------------------------+--------------------------+


+-----------------------------------------------------------------------------------------------------------+
; tsu                                                                                                       ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; Slack ; Required tsu ; Actual tsu ; From  ; To                                                 ; To Clock ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+
; N/A   ; None         ; 4.698 ns   ; reset ; unidadeControle:inst25|functOut[4]                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[26]                                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[25]                                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[24]                                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[23]                                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[22]                                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[21]                                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[20]                                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[19]                                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[18]                                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[17]                                 ; clk      ;
; N/A   ; None         ; 4.688 ns   ; reset ; mult:inst28|lo[12]                                 ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[16]                                 ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[15]                                 ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[14]                                 ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[11]                                 ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[10]                                 ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[9]                                  ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[8]                                  ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[7]                                  ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[6]                                  ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[5]                                  ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[4]                                  ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[3]                                  ; clk      ;
; N/A   ; None         ; 4.558 ns   ; reset ; mult:inst28|lo[2]                                  ; clk      ;
; N/A   ; None         ; 4.546 ns   ; reset ; mult:inst28|lo[1]                                  ; clk      ;
; N/A   ; None         ; 4.546 ns   ; reset ; mult:inst28|lo[0]                                  ; clk      ;
; N/A   ; None         ; 4.478 ns   ; reset ; unidadeControle:inst25|functOut[1]                 ; clk      ;
; N/A   ; None         ; 4.471 ns   ; reset ; unidadeControle:inst25|functOut[5]                 ; clk      ;
; N/A   ; None         ; 4.471 ns   ; reset ; unidadeControle:inst25|functOut[3]                 ; clk      ;
; N/A   ; None         ; 4.471 ns   ; reset ; unidadeControle:inst25|functOut[2]                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[26]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[24]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[22]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[21]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[20]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[19]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[18]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[17]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[16]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[15]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[14]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[13]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[12]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[11]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[10]                                 ; clk      ;
; N/A   ; None         ; 4.440 ns   ; reset ; mult:inst28|hi[9]                                  ; clk      ;
; N/A   ; None         ; 4.282 ns   ; reset ; unidadeControle:inst25|functOut[0]                 ; clk      ;
; N/A   ; None         ; 4.263 ns   ; reset ; unidadeControle:inst25|aluoutwrite                 ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|hi[8]                                  ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|hi[7]                                  ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|hi[6]                                  ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|hi[5]                                  ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|hi[4]                                  ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|hi[3]                                  ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|hi[2]                                  ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|hi[1]                                  ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|hi[0]                                  ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|lo[30]                                 ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|lo[29]                                 ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|lo[28]                                 ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|lo[27]                                 ; clk      ;
; N/A   ; None         ; 4.168 ns   ; reset ; mult:inst28|lo[13]                                 ; clk      ;
; N/A   ; None         ; 4.142 ns   ; reset ; unidadeControle:inst25|multBegin                   ; clk      ;
; N/A   ; None         ; 4.118 ns   ; reset ; mult:inst28|multStop                               ; clk      ;
; N/A   ; None         ; 4.092 ns   ; reset ; unidadeControle:inst25|stateOut[2]                 ; clk      ;
; N/A   ; None         ; 4.063 ns   ; reset ; unidadeControle:inst25|state.div2                  ; clk      ;
; N/A   ; None         ; 4.063 ns   ; reset ; unidadeControle:inst25|state.fetch2                ; clk      ;
; N/A   ; None         ; 4.063 ns   ; reset ; unidadeControle:inst25|state.fetch1                ; clk      ;
; N/A   ; None         ; 4.063 ns   ; reset ; unidadeControle:inst25|state.mult2                 ; clk      ;
; N/A   ; None         ; 4.063 ns   ; reset ; unidadeControle:inst25|state.closeWR               ; clk      ;
; N/A   ; None         ; 4.034 ns   ; reset ; unidadeControle:inst25|stateOut[0]                 ; clk      ;
; N/A   ; None         ; 3.977 ns   ; reset ; unidadeControle:inst25|alucontrol[2]               ; clk      ;
; N/A   ; None         ; 3.977 ns   ; reset ; unidadeControle:inst25|alucontrol[1]               ; clk      ;
; N/A   ; None         ; 3.977 ns   ; reset ; unidadeControle:inst25|alucontrol[0]               ; clk      ;
; N/A   ; None         ; 3.977 ns   ; reset ; unidadeControle:inst25|muxpcsource[1]              ; clk      ;
; N/A   ; None         ; 3.977 ns   ; reset ; unidadeControle:inst25|muxshiftsrcb                ; clk      ;
; N/A   ; None         ; 3.964 ns   ; reset ; mult:inst28|hi[30]                                 ; clk      ;
; N/A   ; None         ; 3.964 ns   ; reset ; mult:inst28|hi[27]                                 ; clk      ;
; N/A   ; None         ; 3.964 ns   ; reset ; mult:inst28|hi[25]                                 ; clk      ;
; N/A   ; None         ; 3.964 ns   ; reset ; mult:inst28|hi[23]                                 ; clk      ;
; N/A   ; None         ; 3.950 ns   ; reset ; unidadeControle:inst25|stateOut[5]                 ; clk      ;
; N/A   ; None         ; 3.950 ns   ; reset ; unidadeControle:inst25|stateOut[4]                 ; clk      ;
; N/A   ; None         ; 3.950 ns   ; reset ; unidadeControle:inst25|stateOut[3]                 ; clk      ;
; N/A   ; None         ; 3.950 ns   ; reset ; unidadeControle:inst25|stateOut[1]                 ; clk      ;
; N/A   ; None         ; 3.916 ns   ; reset ; unidadeControle:inst25|state.lw4                   ; clk      ;
; N/A   ; None         ; 3.898 ns   ; reset ; unidadeControle:inst25|stateOut[6]                 ; clk      ;
; N/A   ; None         ; 3.817 ns   ; reset ; unidadeControle:inst25|muxalusrca[1]               ; clk      ;
; N/A   ; None         ; 3.817 ns   ; reset ; unidadeControle:inst25|muxxxchgctrl                ; clk      ;
; N/A   ; None         ; 3.817 ns   ; reset ; unidadeControle:inst25|lscontrol[1]                ; clk      ;
; N/A   ; None         ; 3.807 ns   ; reset ; mult:inst28|hi[29]                                 ; clk      ;
; N/A   ; None         ; 3.807 ns   ; reset ; mult:inst28|hi[28]                                 ; clk      ;
; N/A   ; None         ; 3.807 ns   ; reset ; mult:inst28|lo[31]                                 ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst25|state.jal2                  ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst25|state.addi_addiu            ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst25|state.lw2_wait              ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst25|muxpcsource[0]              ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst25|state.sw2                   ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst25|state.blm2_wait             ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst25|state.beq2                  ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst25|state.bgt2                  ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst25|state.ble2                  ; clk      ;
; N/A   ; None         ; 3.794 ns   ; reset ; unidadeControle:inst25|state.bne2                  ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|state.xchg2                 ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|state.add_sub_and           ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|state.sll2                  ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|state.srl2                  ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|state.srav2                 ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|state.sllv2                 ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|state.lb2_wait              ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|state.sh2                   ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|state.sb2                   ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|state.break2                ; clk      ;
; N/A   ; None         ; 3.789 ns   ; reset ; unidadeControle:inst25|shiftcontrol[0]             ; clk      ;
; N/A   ; None         ; 3.783 ns   ; reset ; unidadeControle:inst25|sscontrol[0]                ; clk      ;
; N/A   ; None         ; 3.783 ns   ; reset ; unidadeControle:inst25|sscontrol[1]                ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.lb4                   ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.xchg3                 ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.lh4                   ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.decode2               ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.lb3                   ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.lh3                   ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.lw3                   ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.decode                ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.fetch3                ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.sh3                   ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.blm4                  ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.blm3_wait             ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.jal3                  ; clk      ;
; N/A   ; None         ; 3.779 ns   ; reset ; unidadeControle:inst25|state.wait_Final            ; clk      ;
; N/A   ; None         ; 3.726 ns   ; reset ; unidadeControle:inst25|irwrite                     ; clk      ;
; N/A   ; None         ; 3.726 ns   ; reset ; unidadeControle:inst25|state.mult3                 ; clk      ;
; N/A   ; None         ; 3.702 ns   ; reset ; unidadeControle:inst25|memwrite                    ; clk      ;
; N/A   ; None         ; 3.702 ns   ; reset ; unidadeControle:inst25|shiftcontrol[1]             ; clk      ;
; N/A   ; None         ; 3.691 ns   ; reset ; unidadeControle:inst25|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A   ; None         ; 3.691 ns   ; reset ; unidadeControle:inst25|state.sra2                  ; clk      ;
; N/A   ; None         ; 3.691 ns   ; reset ; unidadeControle:inst25|shiftcontrol[2]             ; clk      ;
; N/A   ; None         ; 3.668 ns   ; reset ; unidadeControle:inst25|state.sw3                   ; clk      ;
; N/A   ; None         ; 3.668 ns   ; reset ; unidadeControle:inst25|state.sb3                   ; clk      ;
; N/A   ; None         ; 3.644 ns   ; reset ; unidadeControle:inst25|regwrite                    ; clk      ;
; N/A   ; None         ; 3.644 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[0]              ; clk      ;
; N/A   ; None         ; 3.609 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[2]              ; clk      ;
; N/A   ; None         ; 3.590 ns   ; reset ; unidadeControle:inst25|lscontrol[0]                ; clk      ;
; N/A   ; None         ; 3.584 ns   ; reset ; unidadeControle:inst25|state.lh2_wait              ; clk      ;
; N/A   ; None         ; 3.584 ns   ; reset ; unidadeControle:inst25|xchgctrl                    ; clk      ;
; N/A   ; None         ; 3.573 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[1]              ; clk      ;
; N/A   ; None         ; 3.557 ns   ; reset ; unidadeControle:inst25|state.execute               ; clk      ;
; N/A   ; None         ; 3.557 ns   ; reset ; unidadeControle:inst25|pcwritecond                 ; clk      ;
; N/A   ; None         ; 3.532 ns   ; reset ; unidadeControle:inst25|muxalusrcb[1]               ; clk      ;
; N/A   ; None         ; 3.429 ns   ; reset ; unidadeControle:inst25|muxalusrca[0]               ; clk      ;
; N/A   ; None         ; 3.343 ns   ; reset ; unidadeControle:inst25|muxmemtoreg[3]              ; clk      ;
; N/A   ; None         ; 3.343 ns   ; reset ; unidadeControle:inst25|muxregdst[1]                ; clk      ;
; N/A   ; None         ; 3.329 ns   ; reset ; unidadeControle:inst25|iordmux[0]                  ; clk      ;
; N/A   ; None         ; 3.329 ns   ; reset ; unidadeControle:inst25|muxalusrcb[0]               ; clk      ;
; N/A   ; None         ; 3.233 ns   ; reset ; unidadeControle:inst25|muxregdst[0]                ; clk      ;
; N/A   ; None         ; 3.134 ns   ; reset ; unidadeControle:inst25|pcwrite                     ; clk      ;
+-------+--------------+------------+-------+----------------------------------------------------+----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; tco                                                                                                                                                                                ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+
; Slack                                   ; Required tco                                        ; Actual tco ; From                                 ; To                ; From Clock ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+
; N/A                                     ; None                                                ; 21.943 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 21.920 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 21.905 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 21.869 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 21.736 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 21.733 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 21.501 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.478 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.463 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.427 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.334 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 21.294 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.291 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 21.275 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 21.234 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 21.227 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 21.195 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 21.172 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 21.157 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 21.121 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.993 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.988 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.985 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.975 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.892 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.833 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.833 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.810 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.795 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.792 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.785 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.781 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.775 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.759 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.758 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.752 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.743 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.737 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.725 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.707 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.701 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.689 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 20.679 ns  ; unidadeControle:inst25|muxalusrcb[1] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.666 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 20.651 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 20.630 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 20.626 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.623 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.615 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 20.609 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.607 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 20.592 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 20.586 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.585 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.574 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.571 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.571 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 20.568 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.565 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.562 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.562 ns  ; unidadeControle:inst25|muxalusrcb[0] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.556 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 20.551 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.548 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 20.547 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.541 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 20.540 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 20.533 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 20.533 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.527 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.518 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 20.517 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 20.511 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.503 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 20.502 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 20.497 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 20.486 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.482 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 20.479 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 20.479 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.467 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 20.466 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 20.441 ns  ; Registrador:B|Saida[2]               ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.423 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 20.420 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 20.378 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.375 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 20.364 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 20.361 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 20.349 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; IORDout[20]       ; clk        ;
; N/A                                     ; None                                                ; 20.334 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 20.333 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 20.331 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 20.330 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 20.326 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; IORDout[20]       ; clk        ;
; N/A                                     ; None                                                ; 20.311 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; IORDout[20]       ; clk        ;
; N/A                                     ; None                                                ; 20.283 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.275 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; IORDout[20]       ; clk        ;
; N/A                                     ; None                                                ; 20.245 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.237 ns  ; unidadeControle:inst25|muxalusrcb[1] ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.227 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 20.224 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.203 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 20.203 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 20.195 ns  ; unidadeControle:inst25|alucontrol[2] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.180 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 20.180 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 20.172 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.167 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.166 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.165 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 20.165 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.165 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 20.163 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 20.142 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; IORDout[20]       ; clk        ;
; N/A                                     ; None                                                ; 20.140 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 20.139 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; IORDout[20]       ; clk        ;
; N/A                                     ; None                                                ; 20.129 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 20.129 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 20.125 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 20.124 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.120 ns  ; unidadeControle:inst25|muxalusrcb[0] ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 20.117 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 20.113 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.109 ns  ; aluSrcA:inst|aluSrcAOut[13]          ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.107 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.089 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 20.080 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 20.072 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.069 ns  ; Registrador:B|Saida[4]               ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.066 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.065 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[26] ; clk        ;
; N/A                                     ; None                                                ; 20.065 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 20.059 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; IORDout[28]       ; clk        ;
; N/A                                     ; None                                                ; 20.051 ns  ; Registrador:B|Saida[0]               ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.044 ns  ; unidadeControle:inst25|alucontrol[0] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.042 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[26] ; clk        ;
; N/A                                     ; None                                                ; 20.038 ns  ; aluSrcA:inst|aluSrcAOut[15]          ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.027 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[26] ; clk        ;
; N/A                                     ; None                                                ; 20.021 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 20.021 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 20.019 ns  ; unidadeControle:inst25|alucontrol[1] ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 20.008 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 19.999 ns  ; Registrador:B|Saida[2]               ; sltOut            ; clk        ;
; N/A                                     ; None                                                ; 19.996 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 19.996 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 19.993 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteSource[25] ; clk        ;
; N/A                                     ; None                                                ; 19.993 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; aluresult[25]     ; clk        ;
; N/A                                     ; None                                                ; 19.991 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteSource[26] ; clk        ;
; N/A                                     ; None                                                ; 19.985 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 19.980 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 19.977 ns  ; Instr_Reg:inst4|Instr15_0[5]         ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 19.976 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 19.973 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; IORDout[29]       ; clk        ;
; N/A                                     ; None                                                ; 19.970 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 19.962 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 19.962 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 19.956 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 19.954 ns  ; aluSrcA:inst|aluSrcAOut[16]          ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 19.953 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteSource[27] ; clk        ;
; N/A                                     ; None                                                ; 19.950 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 19.934 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteSource[31] ; clk        ;
; N/A                                     ; None                                                ; 19.932 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 19.931 ns  ; unidadeControle:inst25|muxalusrcb[1] ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 19.931 ns  ; aluSrcA:inst|aluSrcAOut[7]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.927 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 19.921 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 19.917 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 19.914 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; aluresult[31]     ; clk        ;
; N/A                                     ; None                                                ; 19.912 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 19.910 ns  ; Instr_Reg:inst4|Instr15_0[1]         ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 19.903 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 19.899 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 19.895 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 19.892 ns  ; Instr_Reg:inst4|Instr15_0[4]         ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 19.883 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 19.876 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 19.876 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 19.876 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; aluresult[28]     ; clk        ;
; N/A                                     ; None                                                ; 19.873 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 19.872 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 19.872 ns  ; aluSrcA:inst|aluSrcAOut[6]           ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.871 ns  ; aluSrcA:inst|aluSrcAOut[3]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 19.869 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; IORDout[24]       ; clk        ;
; N/A                                     ; None                                                ; 19.865 ns  ; aluSrcA:inst|aluSrcAOut[8]           ; IORDout[30]       ; clk        ;
; N/A                                     ; None                                                ; 19.862 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 19.861 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 19.861 ns  ; aluSrcA:inst|aluSrcAOut[12]          ; IORDout[31]       ; clk        ;
; N/A                                     ; None                                                ; 19.858 ns  ; aluSrcA:inst|aluSrcAOut[4]           ; pcWriteSource[26] ; clk        ;
; N/A                                     ; None                                                ; 19.857 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[20] ; clk        ;
; N/A                                     ; None                                                ; 19.855 ns  ; aluSrcA:inst|aluSrcAOut[5]           ; pcWriteSource[26] ; clk        ;
; N/A                                     ; None                                                ; 19.855 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; IORDout[23]       ; clk        ;
; N/A                                     ; None                                                ; 19.848 ns  ; aluSrcA:inst|aluSrcAOut[0]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 19.846 ns  ; Registrador:B|Saida[5]               ; pcWriteS          ; clk        ;
; N/A                                     ; None                                                ; 19.833 ns  ; aluSrcA:inst|aluSrcAOut[2]           ; pcWriteSource[30] ; clk        ;
; N/A                                     ; None                                                ; 19.832 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; IORDout[27]       ; clk        ;
; N/A                                     ; None                                                ; 19.831 ns  ; aluSrcA:inst|aluSrcAOut[9]           ; pcWriteSource[28] ; clk        ;
; N/A                                     ; None                                                ; 19.831 ns  ; aluSrcA:inst|aluSrcAOut[11]          ; aluresult[30]     ; clk        ;
; N/A                                     ; None                                                ; 19.825 ns  ; aluSrcA:inst|aluSrcAOut[1]           ; pcWriteSource[21] ; clk        ;
; N/A                                     ; None                                                ; 19.825 ns  ; aluSrcA:inst|aluSrcAOut[10]          ; IORDout[27]       ; clk        ;
; Timing analysis restricted to 200 rows. ; To change the limit use Settings (Assignments menu) ;            ;                                      ;                   ;            ;
+-----------------------------------------+-----------------------------------------------------+------------+--------------------------------------+-------------------+------------+


+---------------------------------------------------------------+
; tpd                                                           ;
+-------+-------------------+-----------------+-------+---------+
; Slack ; Required P2P Time ; Actual P2P Time ; From  ; To      ;
+-------+-------------------+-----------------+-------+---------+
; N/A   ; None              ; 7.180 ns        ; clk   ; debug   ;
; N/A   ; None              ; 7.135 ns        ; reset ; resetD2 ;
+-------+-------------------+-----------------+-------+---------+


+-----------------------------------------------------------------------------------------------------------------+
; th                                                                                                              ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; Minimum Slack ; Required th ; Actual th ; From  ; To                                                 ; To Clock ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+
; N/A           ; None        ; -2.882 ns ; reset ; unidadeControle:inst25|pcwrite                     ; clk      ;
; N/A           ; None        ; -2.981 ns ; reset ; unidadeControle:inst25|muxregdst[0]                ; clk      ;
; N/A           ; None        ; -3.077 ns ; reset ; unidadeControle:inst25|iordmux[0]                  ; clk      ;
; N/A           ; None        ; -3.077 ns ; reset ; unidadeControle:inst25|muxalusrcb[0]               ; clk      ;
; N/A           ; None        ; -3.091 ns ; reset ; unidadeControle:inst25|muxmemtoreg[3]              ; clk      ;
; N/A           ; None        ; -3.091 ns ; reset ; unidadeControle:inst25|muxregdst[1]                ; clk      ;
; N/A           ; None        ; -3.177 ns ; reset ; unidadeControle:inst25|muxalusrca[0]               ; clk      ;
; N/A           ; None        ; -3.280 ns ; reset ; unidadeControle:inst25|muxalusrcb[1]               ; clk      ;
; N/A           ; None        ; -3.305 ns ; reset ; unidadeControle:inst25|state.execute               ; clk      ;
; N/A           ; None        ; -3.305 ns ; reset ; unidadeControle:inst25|pcwritecond                 ; clk      ;
; N/A           ; None        ; -3.321 ns ; reset ; unidadeControle:inst25|muxmemtoreg[1]              ; clk      ;
; N/A           ; None        ; -3.332 ns ; reset ; unidadeControle:inst25|state.lh2_wait              ; clk      ;
; N/A           ; None        ; -3.332 ns ; reset ; unidadeControle:inst25|xchgctrl                    ; clk      ;
; N/A           ; None        ; -3.338 ns ; reset ; unidadeControle:inst25|lscontrol[0]                ; clk      ;
; N/A           ; None        ; -3.357 ns ; reset ; unidadeControle:inst25|muxmemtoreg[2]              ; clk      ;
; N/A           ; None        ; -3.392 ns ; reset ; unidadeControle:inst25|regwrite                    ; clk      ;
; N/A           ; None        ; -3.392 ns ; reset ; unidadeControle:inst25|muxmemtoreg[0]              ; clk      ;
; N/A           ; None        ; -3.416 ns ; reset ; unidadeControle:inst25|state.sw3                   ; clk      ;
; N/A           ; None        ; -3.416 ns ; reset ; unidadeControle:inst25|state.sb3                   ; clk      ;
; N/A           ; None        ; -3.439 ns ; reset ; unidadeControle:inst25|state.sll_sra_srl_sllv_srav ; clk      ;
; N/A           ; None        ; -3.439 ns ; reset ; unidadeControle:inst25|state.sra2                  ; clk      ;
; N/A           ; None        ; -3.439 ns ; reset ; unidadeControle:inst25|shiftcontrol[2]             ; clk      ;
; N/A           ; None        ; -3.450 ns ; reset ; unidadeControle:inst25|memwrite                    ; clk      ;
; N/A           ; None        ; -3.450 ns ; reset ; unidadeControle:inst25|shiftcontrol[1]             ; clk      ;
; N/A           ; None        ; -3.474 ns ; reset ; unidadeControle:inst25|irwrite                     ; clk      ;
; N/A           ; None        ; -3.474 ns ; reset ; unidadeControle:inst25|state.mult3                 ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.lb4                   ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.xchg3                 ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.lh4                   ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.decode2               ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.lb3                   ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.lh3                   ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.lw3                   ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.decode                ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.fetch3                ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.sh3                   ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.blm4                  ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.blm3_wait             ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.jal3                  ; clk      ;
; N/A           ; None        ; -3.527 ns ; reset ; unidadeControle:inst25|state.wait_Final            ; clk      ;
; N/A           ; None        ; -3.531 ns ; reset ; unidadeControle:inst25|sscontrol[0]                ; clk      ;
; N/A           ; None        ; -3.531 ns ; reset ; unidadeControle:inst25|sscontrol[1]                ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|state.xchg2                 ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|state.add_sub_and           ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|state.sll2                  ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|state.srl2                  ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|state.srav2                 ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|state.sllv2                 ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|state.lb2_wait              ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|state.sh2                   ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|state.sb2                   ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|state.break2                ; clk      ;
; N/A           ; None        ; -3.537 ns ; reset ; unidadeControle:inst25|shiftcontrol[0]             ; clk      ;
; N/A           ; None        ; -3.542 ns ; reset ; unidadeControle:inst25|state.jal2                  ; clk      ;
; N/A           ; None        ; -3.542 ns ; reset ; unidadeControle:inst25|state.addi_addiu            ; clk      ;
; N/A           ; None        ; -3.542 ns ; reset ; unidadeControle:inst25|state.lw2_wait              ; clk      ;
; N/A           ; None        ; -3.542 ns ; reset ; unidadeControle:inst25|muxpcsource[0]              ; clk      ;
; N/A           ; None        ; -3.542 ns ; reset ; unidadeControle:inst25|state.sw2                   ; clk      ;
; N/A           ; None        ; -3.542 ns ; reset ; unidadeControle:inst25|state.blm2_wait             ; clk      ;
; N/A           ; None        ; -3.542 ns ; reset ; unidadeControle:inst25|state.beq2                  ; clk      ;
; N/A           ; None        ; -3.542 ns ; reset ; unidadeControle:inst25|state.bgt2                  ; clk      ;
; N/A           ; None        ; -3.542 ns ; reset ; unidadeControle:inst25|state.ble2                  ; clk      ;
; N/A           ; None        ; -3.542 ns ; reset ; unidadeControle:inst25|state.bne2                  ; clk      ;
; N/A           ; None        ; -3.555 ns ; reset ; mult:inst28|hi[29]                                 ; clk      ;
; N/A           ; None        ; -3.555 ns ; reset ; mult:inst28|hi[28]                                 ; clk      ;
; N/A           ; None        ; -3.555 ns ; reset ; mult:inst28|lo[31]                                 ; clk      ;
; N/A           ; None        ; -3.565 ns ; reset ; unidadeControle:inst25|muxalusrca[1]               ; clk      ;
; N/A           ; None        ; -3.565 ns ; reset ; unidadeControle:inst25|muxxxchgctrl                ; clk      ;
; N/A           ; None        ; -3.565 ns ; reset ; unidadeControle:inst25|lscontrol[1]                ; clk      ;
; N/A           ; None        ; -3.646 ns ; reset ; unidadeControle:inst25|stateOut[6]                 ; clk      ;
; N/A           ; None        ; -3.664 ns ; reset ; unidadeControle:inst25|state.lw4                   ; clk      ;
; N/A           ; None        ; -3.698 ns ; reset ; unidadeControle:inst25|stateOut[5]                 ; clk      ;
; N/A           ; None        ; -3.698 ns ; reset ; unidadeControle:inst25|stateOut[4]                 ; clk      ;
; N/A           ; None        ; -3.698 ns ; reset ; unidadeControle:inst25|stateOut[3]                 ; clk      ;
; N/A           ; None        ; -3.698 ns ; reset ; unidadeControle:inst25|stateOut[1]                 ; clk      ;
; N/A           ; None        ; -3.712 ns ; reset ; mult:inst28|hi[30]                                 ; clk      ;
; N/A           ; None        ; -3.712 ns ; reset ; mult:inst28|hi[27]                                 ; clk      ;
; N/A           ; None        ; -3.712 ns ; reset ; mult:inst28|hi[25]                                 ; clk      ;
; N/A           ; None        ; -3.712 ns ; reset ; mult:inst28|hi[23]                                 ; clk      ;
; N/A           ; None        ; -3.725 ns ; reset ; unidadeControle:inst25|alucontrol[2]               ; clk      ;
; N/A           ; None        ; -3.725 ns ; reset ; unidadeControle:inst25|alucontrol[1]               ; clk      ;
; N/A           ; None        ; -3.725 ns ; reset ; unidadeControle:inst25|alucontrol[0]               ; clk      ;
; N/A           ; None        ; -3.725 ns ; reset ; unidadeControle:inst25|muxpcsource[1]              ; clk      ;
; N/A           ; None        ; -3.725 ns ; reset ; unidadeControle:inst25|muxshiftsrcb                ; clk      ;
; N/A           ; None        ; -3.782 ns ; reset ; unidadeControle:inst25|stateOut[0]                 ; clk      ;
; N/A           ; None        ; -3.811 ns ; reset ; unidadeControle:inst25|state.div2                  ; clk      ;
; N/A           ; None        ; -3.811 ns ; reset ; unidadeControle:inst25|state.fetch2                ; clk      ;
; N/A           ; None        ; -3.811 ns ; reset ; unidadeControle:inst25|state.fetch1                ; clk      ;
; N/A           ; None        ; -3.811 ns ; reset ; unidadeControle:inst25|state.mult2                 ; clk      ;
; N/A           ; None        ; -3.811 ns ; reset ; unidadeControle:inst25|state.closeWR               ; clk      ;
; N/A           ; None        ; -3.840 ns ; reset ; unidadeControle:inst25|stateOut[2]                 ; clk      ;
; N/A           ; None        ; -3.866 ns ; reset ; mult:inst28|multStop                               ; clk      ;
; N/A           ; None        ; -3.890 ns ; reset ; unidadeControle:inst25|multBegin                   ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|hi[8]                                  ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|hi[7]                                  ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|hi[6]                                  ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|hi[5]                                  ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|hi[4]                                  ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|hi[3]                                  ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|hi[2]                                  ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|hi[1]                                  ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|hi[0]                                  ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|lo[30]                                 ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|lo[29]                                 ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|lo[28]                                 ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|lo[27]                                 ; clk      ;
; N/A           ; None        ; -3.916 ns ; reset ; mult:inst28|lo[13]                                 ; clk      ;
; N/A           ; None        ; -4.011 ns ; reset ; unidadeControle:inst25|aluoutwrite                 ; clk      ;
; N/A           ; None        ; -4.030 ns ; reset ; unidadeControle:inst25|functOut[0]                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[26]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[24]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[22]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[21]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[20]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[19]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[18]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[17]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[16]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[15]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[14]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[13]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[12]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[11]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[10]                                 ; clk      ;
; N/A           ; None        ; -4.188 ns ; reset ; mult:inst28|hi[9]                                  ; clk      ;
; N/A           ; None        ; -4.219 ns ; reset ; unidadeControle:inst25|functOut[5]                 ; clk      ;
; N/A           ; None        ; -4.219 ns ; reset ; unidadeControle:inst25|functOut[3]                 ; clk      ;
; N/A           ; None        ; -4.219 ns ; reset ; unidadeControle:inst25|functOut[2]                 ; clk      ;
; N/A           ; None        ; -4.226 ns ; reset ; unidadeControle:inst25|functOut[1]                 ; clk      ;
; N/A           ; None        ; -4.294 ns ; reset ; mult:inst28|lo[1]                                  ; clk      ;
; N/A           ; None        ; -4.294 ns ; reset ; mult:inst28|lo[0]                                  ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[16]                                 ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[15]                                 ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[14]                                 ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[11]                                 ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[10]                                 ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[9]                                  ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[8]                                  ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[7]                                  ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[6]                                  ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[5]                                  ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[4]                                  ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[3]                                  ; clk      ;
; N/A           ; None        ; -4.306 ns ; reset ; mult:inst28|lo[2]                                  ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[26]                                 ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[25]                                 ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[24]                                 ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[23]                                 ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[22]                                 ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[21]                                 ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[20]                                 ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[19]                                 ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[18]                                 ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[17]                                 ; clk      ;
; N/A           ; None        ; -4.436 ns ; reset ; mult:inst28|lo[12]                                 ; clk      ;
; N/A           ; None        ; -4.446 ns ; reset ; unidadeControle:inst25|functOut[4]                 ; clk      ;
+---------------+-------------+-----------+-------+----------------------------------------------------+----------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit Classic Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Oct 18 17:25:45 2019
Info: Command: quartus_tan --read_settings_files=off --write_settings_files=off mipsHardware -c mipsHardware --timing_analysis_only
Info: Parallel compilation is enabled and will use 4 of the 4 processors detected
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "setSize:inst30|saidaSetSize[24]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[25]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[26]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[27]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[28]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[29]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[31]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[0]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[1]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[2]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[3]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[4]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[5]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[6]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[0]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[1]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[2]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[3]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[4]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[5]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[6]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[31]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[30]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[16]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[17]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[18]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[19]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[20]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[21]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[22]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[23]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[29]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[28]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[27]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[25]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[26]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[27]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[28]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[29]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[30]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[31]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[0]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[3]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[4]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[1]" is a latch
    Warning: Node "regDST:inst15|regDSTOut[2]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[22]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[1]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[2]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[3]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[4]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[5]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[6]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[7]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[8]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[9]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[10]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[11]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[12]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[13]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[14]" is a latch
    Warning: Node "setSize:inst30|saidaSetSize[15]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[20]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[21]" is a latch
    Warning: Node "loadSize:inst29|lsOut[24]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[19]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[18]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[10]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[16]" is a latch
    Warning: Node "loadSize:inst29|lsOut[25]" is a latch
    Warning: Node "loadSize:inst29|lsOut[26]" is a latch
    Warning: Node "loadSize:inst29|lsOut[27]" is a latch
    Warning: Node "loadSize:inst29|lsOut[28]" is a latch
    Warning: Node "loadSize:inst29|lsOut[29]" is a latch
    Warning: Node "loadSize:inst29|lsOut[30]" is a latch
    Warning: Node "loadSize:inst29|lsOut[31]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[17]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[9]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[8]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[11]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[14]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[15]" is a latch
    Warning: Node "loadSize:inst29|lsOut[1]" is a latch
    Warning: Node "loadSize:inst29|lsOut[2]" is a latch
    Warning: Node "loadSize:inst29|lsOut[3]" is a latch
    Warning: Node "loadSize:inst29|lsOut[4]" is a latch
    Warning: Node "loadSize:inst29|lsOut[5]" is a latch
    Warning: Node "loadSize:inst29|lsOut[6]" is a latch
    Warning: Node "loadSize:inst29|lsOut[7]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[13]" is a latch
    Warning: Node "aluSrcA:inst|aluSrcAOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[0]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[16]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[17]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[18]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[19]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[20]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[21]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[22]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[23]" is a latch
    Warning: Node "loadSize:inst29|lsOut[16]" is a latch
    Warning: Node "loadSize:inst29|lsOut[17]" is a latch
    Warning: Node "loadSize:inst29|lsOut[18]" is a latch
    Warning: Node "loadSize:inst29|lsOut[19]" is a latch
    Warning: Node "loadSize:inst29|lsOut[20]" is a latch
    Warning: Node "loadSize:inst29|lsOut[21]" is a latch
    Warning: Node "loadSize:inst29|lsOut[22]" is a latch
    Warning: Node "loadSize:inst29|lsOut[23]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[8]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[9]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[10]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[11]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[12]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[13]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[14]" is a latch
    Warning: Node "memToReg:inst7|memToRegOut[15]" is a latch
    Warning: Node "loadSize:inst29|lsOut[8]" is a latch
    Warning: Node "loadSize:inst29|lsOut[9]" is a latch
    Warning: Node "loadSize:inst29|lsOut[10]" is a latch
    Warning: Node "loadSize:inst29|lsOut[11]" is a latch
    Warning: Node "loadSize:inst29|lsOut[12]" is a latch
    Warning: Node "loadSize:inst29|lsOut[13]" is a latch
    Warning: Node "loadSize:inst29|lsOut[14]" is a latch
    Warning: Node "loadSize:inst29|lsOut[15]" is a latch
Warning: Found pins functioning as undefined clocks and/or memory enables
    Info: Assuming node "clk" is an undefined clock
Warning: Found 17 node(s) in clock paths which may be acting as ripple and/or gated clocks -- node(s) analyzed as buffer(s) resulting in clock skew
    Info: Detected gated clock "loadSize:inst29|lsOut[31]~1" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|lscontrol[0]" as buffer
    Info: Detected gated clock "regDST:inst15|Mux5~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[0]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxxxchgctrl" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxregdst[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[3]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxmemtoreg[2]" as buffer
    Info: Detected gated clock "memToReg:inst7|Mux32~0" as buffer
    Info: Detected gated clock "aluSrcA:inst|Mux32~0" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|muxalusrca[0]" as buffer
    Info: Detected gated clock "setSize:inst30|saidaSetSize[31]~1" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[1]" as buffer
    Info: Detected ripple clock "unidadeControle:inst25|sscontrol[0]" as buffer
Info: Clock "clk" has Internal fmax of 35.85 MHz between source register "aluSrcA:inst|aluSrcAOut[3]" and destination register "Registrador:PC|Saida[13]" (period= 27.894 ns)
    Info: + Longest register to register delay is 8.935 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X57_Y43_N16; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[3]'
        Info: 2: + IC(0.342 ns) + CELL(0.161 ns) = 0.503 ns; Loc. = LCCOMB_X57_Y43_N28; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~28'
        Info: 3: + IC(0.358 ns) + CELL(0.285 ns) = 1.146 ns; Loc. = LCCOMB_X56_Y43_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[5]~6'
        Info: 4: + IC(0.235 ns) + CELL(0.055 ns) = 1.436 ns; Loc. = LCCOMB_X56_Y43_N4; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 5: + IC(0.241 ns) + CELL(0.055 ns) = 1.732 ns; Loc. = LCCOMB_X56_Y43_N20; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[9]~8'
        Info: 6: + IC(0.225 ns) + CELL(0.055 ns) = 2.012 ns; Loc. = LCCOMB_X56_Y43_N24; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[11]~9'
        Info: 7: + IC(0.657 ns) + CELL(0.055 ns) = 2.724 ns; Loc. = LCCOMB_X55_Y40_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[13]~10'
        Info: 8: + IC(0.243 ns) + CELL(0.055 ns) = 3.022 ns; Loc. = LCCOMB_X55_Y40_N20; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[15]~11'
        Info: 9: + IC(0.221 ns) + CELL(0.055 ns) = 3.298 ns; Loc. = LCCOMB_X55_Y40_N26; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[17]~12'
        Info: 10: + IC(0.223 ns) + CELL(0.055 ns) = 3.576 ns; Loc. = LCCOMB_X55_Y40_N14; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[19]~13'
        Info: 11: + IC(0.227 ns) + CELL(0.055 ns) = 3.858 ns; Loc. = LCCOMB_X55_Y40_N18; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[21]~14'
        Info: 12: + IC(0.523 ns) + CELL(0.055 ns) = 4.436 ns; Loc. = LCCOMB_X52_Y40_N16; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[23]~15'
        Info: 13: + IC(0.238 ns) + CELL(0.055 ns) = 4.729 ns; Loc. = LCCOMB_X52_Y40_N4; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[25]~16'
        Info: 14: + IC(0.277 ns) + CELL(0.364 ns) = 5.370 ns; Loc. = LCCOMB_X52_Y40_N26; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[27]~17'
        Info: 15: + IC(0.232 ns) + CELL(0.055 ns) = 5.657 ns; Loc. = LCCOMB_X52_Y40_N30; Fanout = 8; COMB Node = 'Ula32:inst3|carry_temp[29]~18'
        Info: 16: + IC(0.241 ns) + CELL(0.055 ns) = 5.953 ns; Loc. = LCCOMB_X52_Y40_N28; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[30]~19'
        Info: 17: + IC(0.226 ns) + CELL(0.236 ns) = 6.415 ns; Loc. = LCCOMB_X52_Y40_N20; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[31]~21'
        Info: 18: + IC(0.237 ns) + CELL(0.055 ns) = 6.707 ns; Loc. = LCCOMB_X52_Y40_N14; Fanout = 1; COMB Node = 'branchMux:inst20|Selector0~3'
        Info: 19: + IC(0.211 ns) + CELL(0.055 ns) = 6.973 ns; Loc. = LCCOMB_X52_Y40_N10; Fanout = 1; COMB Node = 'branchMux:inst20|Selector0~1'
        Info: 20: + IC(0.211 ns) + CELL(0.055 ns) = 7.239 ns; Loc. = LCCOMB_X52_Y40_N2; Fanout = 33; COMB Node = 'inst24'
        Info: 21: + IC(0.913 ns) + CELL(0.783 ns) = 8.935 ns; Loc. = LCFF_X55_Y42_N3; Fanout = 3; REG Node = 'Registrador:PC|Saida[13]'
        Info: Total cell delay = 2.654 ns ( 29.70 % )
        Info: Total interconnect delay = 6.281 ns ( 70.30 % )
    Info: - Smallest clock skew is -4.917 ns
        Info: + Shortest clock path from clock "clk" to destination register is 3.462 ns
            Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(0.360 ns) + CELL(0.000 ns) = 1.284 ns; Loc. = CLKCTRL_G3; Fanout = 1943; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.529 ns) + CELL(0.649 ns) = 3.462 ns; Loc. = LCFF_X55_Y42_N3; Fanout = 3; REG Node = 'Registrador:PC|Saida[13]'
            Info: Total cell delay = 1.573 ns ( 45.44 % )
            Info: Total interconnect delay = 1.889 ns ( 54.56 % )
        Info: - Longest clock path from clock "clk" to source register is 8.379 ns
            Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(1.810 ns) + CELL(0.748 ns) = 3.482 ns; Loc. = LCFF_X44_Y41_N19; Fanout = 38; REG Node = 'unidadeControle:inst25|muxalusrca[0]'
            Info: 3: + IC(0.638 ns) + CELL(0.236 ns) = 4.356 ns; Loc. = LCCOMB_X44_Y40_N6; Fanout = 1; COMB Node = 'aluSrcA:inst|Mux32~0'
            Info: 4: + IC(2.178 ns) + CELL(0.000 ns) = 6.534 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'aluSrcA:inst|Mux32~0clkctrl'
            Info: 5: + IC(1.790 ns) + CELL(0.055 ns) = 8.379 ns; Loc. = LCCOMB_X57_Y43_N16; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[3]'
            Info: Total cell delay = 1.963 ns ( 23.43 % )
            Info: Total interconnect delay = 6.416 ns ( 76.57 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Micro setup delay of destination is 0.095 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Warning: Circuit may not operate. Detected 201 non-operational path(s) clocked by clock "clk" with clock skew larger than data delay. See Compilation Report for details.
Info: Found hold time violation between source  pin or register "Registrador:B|Saida[7]" and destination pin or register "setSize:inst30|saidaSetSize[7]" for clock "clk" (Hold time is 4.923 ns)
    Info: + Largest clock skew is 5.481 ns
        Info: + Longest clock path from clock "clk" to destination register is 8.974 ns
            Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(1.787 ns) + CELL(0.748 ns) = 3.459 ns; Loc. = LCFF_X42_Y40_N1; Fanout = 27; REG Node = 'unidadeControle:inst25|sscontrol[0]'
            Info: 3: + IC(0.540 ns) + CELL(0.236 ns) = 4.235 ns; Loc. = LCCOMB_X44_Y40_N30; Fanout = 1; COMB Node = 'setSize:inst30|saidaSetSize[31]~1'
            Info: 4: + IC(2.858 ns) + CELL(0.000 ns) = 7.093 ns; Loc. = CLKCTRL_G8; Fanout = 32; COMB Node = 'setSize:inst30|saidaSetSize[31]~1clkctrl'
            Info: 5: + IC(1.826 ns) + CELL(0.055 ns) = 8.974 ns; Loc. = LCCOMB_X37_Y43_N20; Fanout = 2; REG Node = 'setSize:inst30|saidaSetSize[7]'
            Info: Total cell delay = 1.963 ns ( 21.87 % )
            Info: Total interconnect delay = 7.011 ns ( 78.13 % )
        Info: - Shortest clock path from clock "clk" to source register is 3.493 ns
            Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
            Info: 2: + IC(0.360 ns) + CELL(0.000 ns) = 1.284 ns; Loc. = CLKCTRL_G3; Fanout = 1943; COMB Node = 'clk~clkctrl'
            Info: 3: + IC(1.560 ns) + CELL(0.649 ns) = 3.493 ns; Loc. = LCFF_X37_Y43_N23; Fanout = 6; REG Node = 'Registrador:B|Saida[7]'
            Info: Total cell delay = 1.573 ns ( 45.03 % )
            Info: Total interconnect delay = 1.920 ns ( 54.97 % )
    Info: - Micro clock to output delay of source is 0.099 ns
    Info: - Shortest register to register delay is 0.459 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCFF_X37_Y43_N23; Fanout = 6; REG Node = 'Registrador:B|Saida[7]'
        Info: 2: + IC(0.223 ns) + CELL(0.236 ns) = 0.459 ns; Loc. = LCCOMB_X37_Y43_N20; Fanout = 2; REG Node = 'setSize:inst30|saidaSetSize[7]'
        Info: Total cell delay = 0.236 ns ( 51.42 % )
        Info: Total interconnect delay = 0.223 ns ( 48.58 % )
    Info: + Micro hold delay of destination is 0.000 ns
    Info: Delay path is controlled by inverted clocks -- if clock duty cycle is 50%, fmax is divided by two
Info: tsu for register "unidadeControle:inst25|functOut[4]" (data pin = "reset", clock pin = "clk") is 4.698 ns
    Info: + Longest pin to register delay is 8.065 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_W37; Fanout = 96; PIN Node = 'reset'
        Info: 2: + IC(6.358 ns) + CELL(0.783 ns) = 8.065 ns; Loc. = LCFF_X46_Y37_N5; Fanout = 8; REG Node = 'unidadeControle:inst25|functOut[4]'
        Info: Total cell delay = 1.707 ns ( 21.17 % )
        Info: Total interconnect delay = 6.358 ns ( 78.83 % )
    Info: + Micro setup delay of destination is 0.095 ns
    Info: - Shortest clock path from clock "clk" to destination register is 3.462 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(0.360 ns) + CELL(0.000 ns) = 1.284 ns; Loc. = CLKCTRL_G3; Fanout = 1943; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.529 ns) + CELL(0.649 ns) = 3.462 ns; Loc. = LCFF_X46_Y37_N5; Fanout = 8; REG Node = 'unidadeControle:inst25|functOut[4]'
        Info: Total cell delay = 1.573 ns ( 45.44 % )
        Info: Total interconnect delay = 1.889 ns ( 54.56 % )
Info: tco from clock "clk" to destination pin "pcWriteS" through register "aluSrcA:inst|aluSrcAOut[3]" is 21.943 ns
    Info: + Longest clock path from clock "clk" to source register is 8.379 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(1.810 ns) + CELL(0.748 ns) = 3.482 ns; Loc. = LCFF_X44_Y41_N19; Fanout = 38; REG Node = 'unidadeControle:inst25|muxalusrca[0]'
        Info: 3: + IC(0.638 ns) + CELL(0.236 ns) = 4.356 ns; Loc. = LCCOMB_X44_Y40_N6; Fanout = 1; COMB Node = 'aluSrcA:inst|Mux32~0'
        Info: 4: + IC(2.178 ns) + CELL(0.000 ns) = 6.534 ns; Loc. = CLKCTRL_G2; Fanout = 32; COMB Node = 'aluSrcA:inst|Mux32~0clkctrl'
        Info: 5: + IC(1.790 ns) + CELL(0.055 ns) = 8.379 ns; Loc. = LCCOMB_X57_Y43_N16; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[3]'
        Info: Total cell delay = 1.963 ns ( 23.43 % )
        Info: Total interconnect delay = 6.416 ns ( 76.57 % )
    Info: + Micro clock to output delay of source is 0.000 ns
    Info: + Longest register to pin delay is 13.564 ns
        Info: 1: + IC(0.000 ns) + CELL(0.000 ns) = 0.000 ns; Loc. = LCCOMB_X57_Y43_N16; Fanout = 6; REG Node = 'aluSrcA:inst|aluSrcAOut[3]'
        Info: 2: + IC(0.342 ns) + CELL(0.161 ns) = 0.503 ns; Loc. = LCCOMB_X57_Y43_N28; Fanout = 1; COMB Node = 'Ula32:inst3|carry_temp[5]~28'
        Info: 3: + IC(0.358 ns) + CELL(0.285 ns) = 1.146 ns; Loc. = LCCOMB_X56_Y43_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[5]~6'
        Info: 4: + IC(0.235 ns) + CELL(0.055 ns) = 1.436 ns; Loc. = LCCOMB_X56_Y43_N4; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[7]~7'
        Info: 5: + IC(0.241 ns) + CELL(0.055 ns) = 1.732 ns; Loc. = LCCOMB_X56_Y43_N20; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[9]~8'
        Info: 6: + IC(0.225 ns) + CELL(0.055 ns) = 2.012 ns; Loc. = LCCOMB_X56_Y43_N24; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[11]~9'
        Info: 7: + IC(0.657 ns) + CELL(0.055 ns) = 2.724 ns; Loc. = LCCOMB_X55_Y40_N0; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[13]~10'
        Info: 8: + IC(0.243 ns) + CELL(0.055 ns) = 3.022 ns; Loc. = LCCOMB_X55_Y40_N20; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[15]~11'
        Info: 9: + IC(0.221 ns) + CELL(0.055 ns) = 3.298 ns; Loc. = LCCOMB_X55_Y40_N26; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[17]~12'
        Info: 10: + IC(0.223 ns) + CELL(0.055 ns) = 3.576 ns; Loc. = LCCOMB_X55_Y40_N14; Fanout = 4; COMB Node = 'Ula32:inst3|carry_temp[19]~13'
        Info: 11: + IC(0.227 ns) + CELL(0.055 ns) = 3.858 ns; Loc. = LCCOMB_X55_Y40_N18; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[21]~14'
        Info: 12: + IC(0.523 ns) + CELL(0.055 ns) = 4.436 ns; Loc. = LCCOMB_X52_Y40_N16; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[23]~15'
        Info: 13: + IC(0.238 ns) + CELL(0.055 ns) = 4.729 ns; Loc. = LCCOMB_X52_Y40_N4; Fanout = 6; COMB Node = 'Ula32:inst3|carry_temp[25]~16'
        Info: 14: + IC(0.277 ns) + CELL(0.364 ns) = 5.370 ns; Loc. = LCCOMB_X52_Y40_N26; Fanout = 5; COMB Node = 'Ula32:inst3|carry_temp[27]~17'
        Info: 15: + IC(0.232 ns) + CELL(0.055 ns) = 5.657 ns; Loc. = LCCOMB_X52_Y40_N30; Fanout = 8; COMB Node = 'Ula32:inst3|carry_temp[29]~18'
        Info: 16: + IC(0.241 ns) + CELL(0.055 ns) = 5.953 ns; Loc. = LCCOMB_X52_Y40_N28; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[30]~19'
        Info: 17: + IC(0.226 ns) + CELL(0.236 ns) = 6.415 ns; Loc. = LCCOMB_X52_Y40_N20; Fanout = 2; COMB Node = 'Ula32:inst3|carry_temp[31]~21'
        Info: 18: + IC(0.237 ns) + CELL(0.055 ns) = 6.707 ns; Loc. = LCCOMB_X52_Y40_N14; Fanout = 1; COMB Node = 'branchMux:inst20|Selector0~3'
        Info: 19: + IC(0.211 ns) + CELL(0.055 ns) = 6.973 ns; Loc. = LCCOMB_X52_Y40_N10; Fanout = 1; COMB Node = 'branchMux:inst20|Selector0~1'
        Info: 20: + IC(0.211 ns) + CELL(0.055 ns) = 7.239 ns; Loc. = LCCOMB_X52_Y40_N2; Fanout = 33; COMB Node = 'inst24'
        Info: 21: + IC(4.048 ns) + CELL(2.277 ns) = 13.564 ns; Loc. = PIN_U39; Fanout = 0; PIN Node = 'pcWriteS'
        Info: Total cell delay = 4.148 ns ( 30.58 % )
        Info: Total interconnect delay = 9.416 ns ( 69.42 % )
Info: Longest tpd from source pin "clk" to destination pin "debug" is 7.180 ns
    Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
    Info: 2: + IC(3.979 ns) + CELL(2.277 ns) = 7.180 ns; Loc. = PIN_AC39; Fanout = 0; PIN Node = 'debug'
    Info: Total cell delay = 3.201 ns ( 44.58 % )
    Info: Total interconnect delay = 3.979 ns ( 55.42 % )
Info: th for register "unidadeControle:inst25|pcwrite" (data pin = "reset", clock pin = "clk") is -2.882 ns
    Info: + Longest clock path from clock "clk" to destination register is 3.481 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_Y37; Fanout = 14; CLK Node = 'clk'
        Info: 2: + IC(0.360 ns) + CELL(0.000 ns) = 1.284 ns; Loc. = CLKCTRL_G3; Fanout = 1943; COMB Node = 'clk~clkctrl'
        Info: 3: + IC(1.548 ns) + CELL(0.649 ns) = 3.481 ns; Loc. = LCFF_X43_Y41_N13; Fanout = 7; REG Node = 'unidadeControle:inst25|pcwrite'
        Info: Total cell delay = 1.573 ns ( 45.19 % )
        Info: Total interconnect delay = 1.908 ns ( 54.81 % )
    Info: + Micro hold delay of destination is 0.157 ns
    Info: - Shortest pin to register delay is 6.520 ns
        Info: 1: + IC(0.000 ns) + CELL(0.924 ns) = 0.924 ns; Loc. = PIN_W37; Fanout = 96; PIN Node = 'reset'
        Info: 2: + IC(5.179 ns) + CELL(0.417 ns) = 6.520 ns; Loc. = LCFF_X43_Y41_N13; Fanout = 7; REG Node = 'unidadeControle:inst25|pcwrite'
        Info: Total cell delay = 1.341 ns ( 20.57 % )
        Info: Total interconnect delay = 5.179 ns ( 79.43 % )
Info: Quartus II 64-Bit Classic Timing Analyzer was successful. 0 errors, 137 warnings
    Info: Peak virtual memory: 4422 megabytes
    Info: Processing ended: Fri Oct 18 17:25:46 2019
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


