#  Trabalho Pr√°tico 1: Hierarquia de Mem√≥ria com Cache (VHDL) üíª

Este reposit√≥rio cont√©m a especifica√ß√£o e os entreg√°veis para o primeiro trabalho pr√°tico da disciplina de Arquitetura de Computadores, focado na implementa√ß√£o de uma hierarquia de mem√≥ria com um n√≠vel de cache.

---

## üéØ Objetivo

O objetivo deste trabalho pr√°tico √© projetar e implementar, em **VHDL**, uma hierarquia de mem√≥ria com um n√≠vel de cache em duas configura√ß√µes distintas:

1.  **Mapeamento Direto** (Direct-Mapped)
2.  **Mapeamento Conjunto-Associativo de 4 Vias** (4-Way Set-Associative)

Al√©m disso, os alunos devem implementar e testar pelo menos **duas pol√≠ticas de substitui√ß√£o** para o cache associativo, analisando seu comportamento e desempenho.

---

## üìù Descri√ß√£o Geral

O trabalho ser√° dividido em duas partes principais:

1.  **Parte 1:** Implementa√ß√£o de uma cache com **mapeamento direto**.
2.  **Parte 2:** Implementa√ß√£o de uma cache com **mapeamento conjunto-associativo de 4 vias**, incluindo a implementa√ß√£o e teste de pol√≠ticas de substitui√ß√£o.

Ambas as partes devem simular o comportamento de uma mem√≥ria cache integrada a uma unidade de processamento (abstra√≠da), lidando com opera√ß√µes de leitura e escrita, detec√ß√£o de acertos (*hits*) e falhas (*misses*), e o gerenciamento dos dados armazenados. As implementa√ß√µes ser√£o s√≠ncronas, utilizando um sinal de `clk` para controlar as opera√ß√µes.

---

## Parte 1: Cache com Mapeamento Direto

### Requisitos Espec√≠ficos

1.  **Par√¢metros Gen√©ricos:**
    *   Largura do endere√ßo (`ADDR_WIDTH`): 32 bits.
    *   Tamanho da cache (`CACHE_SIZE`): 256 linhas.
    *   Largura da palavra (`WORD_WIDTH`): 32 bits.

2.  **Estrutura da Cache:**
    *   **Tipo:** Mapeamento Direto (Direct-Mapped).
    *   **Divis√£o do Endere√ßo (32 bits):**
        *   **Tag:** Bits superiores (Identificam o bloco de mem√≥ria).
        *   **√çndice:** 8 bits (Para endere√ßar as 256 linhas, 2‚Å∏ = 256).
        *   **Offset:** 2 bits (Para selecionar o byte dentro da palavra de 4 bytes, 2¬≤ = 4).
    *   **Arrays Internos:**
        *   Mem√≥ria de Dados (armazena as palavras).
        *   Mem√≥ria de Tags (armazena as tags correspondentes).
        *   Bits de Validade (um por linha).

3.  **Entradas e Sa√≠das:**
    *   **Entradas:** `clk`, `reset`, `addr` (endere√ßo de 32 bits), `data_in` (dado para escrita), `rd_en` (habilita leitura), `wr_en` (habilita escrita).
    *   **Sa√≠das:** `data_out` (dado lido da cache), `hit` (sinaliza acerto), `miss` (sinaliza falha).

4.  **Funcionalidades:**
    *   Opera√ß√£o de **leitura** com detec√ß√£o de acerto (*hit*) ou falha (*miss*).
    *   Opera√ß√£o de **escrita** utilizando a pol√≠tica **Write-Through** (escreve na cache e diretamente na mem√≥ria principal - abstra√≠da neste TP).
    *   Funcionalidade de **reset** para invalidar todas as linhas da cache (colocar bits de validade em '0').

---

## Parte 2: Cache Conjunto-Associativa de 4 Vias

### Requisitos Espec√≠ficos

1.  **Par√¢metros Gen√©ricos:**
    *   Largura do endere√ßo (`ADDR_WIDTH`): 32 bits.
    *   Tamanho da cache (`CACHE_SIZE`): 256 linhas (organizadas em 64 conjuntos de 4 vias cada).
    *   Largura da palavra (`WORD_WIDTH`): 32 bits.

2.  **Estrutura da Cache:**
    *   **Tipo:** Mapeamento Conjunto-Associativo de 4 Vias (4-Way Set-Associative).
    *   **Divis√£o do Endere√ßo (32 bits):**
        *   **Tag:** Bits superiores (Identificam o bloco de mem√≥ria).
        *   **√çndice:** 6 bits (Para endere√ßar os 64 conjuntos, 2‚Å∂ = 64, pois 256 linhas / 4 vias = 64 conjuntos).
        *   **Offset:** 2 bits (Para selecionar o byte dentro da palavra de 4 bytes).
    *   **Arrays Internos (por conjunto):**
        *   Mem√≥ria de Dados (4 palavras por conjunto).
        *   Mem√≥ria de Tags (4 tags por conjunto).
        *   Bits de Validade (4 bits por conjunto, um para cada via).
        *   Bits/L√≥gica de Controle para Pol√≠ticas de Substitui√ß√£o (conforme necess√°rio para LRU/Random).

3.  **Entradas e Sa√≠das:**
    *   **Entradas:** `clk`, `reset`, `addr`, `data_in`, `rd_en`, `wr_en`.
    *   **Sa√≠das:** `data_out`, `hit`, `miss`.

4.  **Funcionalidades:**
    *   **Leitura:** Verificar as tags das 4 vias dentro do conjunto indexado. Sinalizar `hit` se uma tag v√°lida corresponder; caso contr√°rio, `miss`.
    *   **Escrita:** Se ocorrer `hit`, atualizar a via correspondente (pol√≠tica **Write-Through**). Se ocorrer `miss`, selecionar uma via para substitui√ß√£o (usando a pol√≠tica ativa), carregar o novo bloco (abstra√≠do) e ent√£o escrever.
    *   **Substitui√ß√£o:** Implementar e permitir a sele√ß√£o (via gen√©rico/constante ou porta de entrada) de **duas** pol√≠ticas de substitui√ß√£o quando um *miss* requer a substitui√ß√£o de um bloco em um conjunto cheio:
        *   **LRU (Least Recently Used):** Substituir a via que foi acessada menos recentemente.
        *   **Random:** Substituir uma via aleatoriamente (pode ser implementado com um contador simples ou um LFSR - Linear Feedback Shift Register).
    *   **Reset:** Invalidar todas as linhas em todas as vias da cache.

### Pol√≠ticas de Substitui√ß√£o (Detalhes)

*   **LRU:** Requer l√≥gica adicional para rastrear o uso das vias dentro de cada conjunto. Pode ser feito com contadores de idade ou bits de estado que s√£o atualizados a cada acesso ao conjunto.
*   **Random:** Implementar um mecanismo pseudoaleat√≥rio simples para selecionar uma das 4 vias (√≠ndice 0 a 3) para substitui√ß√£o.

---

##  deliverables Entreg√°veis

1.  **C√≥digo VHDL (üìÅ):**
    *   Dois arquivos `.vhd` bem comentados e organizados:
        *   `cache_direct_mapped.vhd`
        *   `cache_4way_associative.vhd` (incluindo ambas as pol√≠ticas de substitui√ß√£o, selecion√°veis).
2.  **Testbench (üß™):**
    *   Um arquivo testbench (`.vhd`) para cada m√≥dulo de cache.
    *   Os testbenches devem incluir cen√°rios como:
        *   Inicializa√ß√£o com `reset`.
        *   Sequ√™ncia de ~10 opera√ß√µes de escrita em endere√ßos distintos.
        *   Sequ√™ncia de ~10 opera√ß√µes de leitura que resultem em *hits* e *misses*.
        *   **Para Cache Associativa:** Cen√°rios que forcem colis√µes em um mesmo conjunto para testar explicitamente as pol√≠ticas de substitui√ß√£o (LRU e Random).
3.  **Relat√≥rio (üìÑ):**
    *   Um documento conciso (m√°ximo 3 p√°ginas) contendo:
        *   Breve descri√ß√£o das arquiteturas implementadas (Mapeamento Direto e Conjunto-Associativo 4-Vias).
        *   Compara√ß√£o conceitual entre as duas abordagens (vantagens e desvantagens).
        *   Explica√ß√£o detalhada da implementa√ß√£o das pol√≠ticas de substitui√ß√£o (LRU e Random).
        *   Resultados das simula√ß√µes: Incluir *waveforms* (formas de onda) capturadas que demonstrem claramente o funcionamento, incluindo *hits*, *misses*, e o processo de substitui√ß√£o.
        *   An√°lise comparativa b√°sica do desempenho observado nos testes (por exemplo, taxa de acertos para sequ√™ncias espec√≠ficas).

---

## ‚úÖ Crit√©rios de Avalia√ß√£o

*   **Funcionalidade Correta (50%):** Ambos os m√≥dulos de cache operam conforme especificado para leituras, escritas, hits e misses.
*   **Implementa√ß√£o das Pol√≠ticas de Substitui√ß√£o (20%):** Corretude l√≥gica e implementa√ß√£o eficaz do LRU e Random na cache associativa.
*   **Qualidade do C√≥digo VHDL (15%):** C√≥digo limpo, bem comentado, organizado e leg√≠vel. Uso adequado de sinais, processos e componentes.
*   **Qualidade do Testbench (10%):** Cobertura adequada dos casos de teste, clareza na simula√ß√£o dos cen√°rios.
*   **Relat√≥rio (5%):** Clareza, completude da an√°lise e apresenta√ß√£o dos resultados.

---

## ‚ÑπÔ∏è Observa√ß√µes

*   O trabalho pode ser realizado **individualmente** ou em **grupos de at√© 4 pessoas**.
*   Utilize ferramentas de simula√ß√£o VHDL como **ModelSim, GHDL, Xilinx Vivado Simulator**, etc.
*   **N√£o √© necess√°rio** modelar a Mem√≥ria Principal completa ou uma CPU. O foco √© exclusivamente nos m√≥dulos de cache e sua l√≥gica interna. As intera√ß√µes com a mem√≥ria principal (leituras/escritas em caso de miss/write-through) podem ser abstra√≠das ou sinalizadas nas sa√≠das/entradas.

---