```verilog
// ==================================================================
// parameter
// ==================================================================
```
```verilog
// ==================================================================
// wire & reg
// ==================================================================
```
```verilog
// ==================================================================
// assign & fixed value
// ==================================================================
```
```verilog
// ==================================================================
// pll
// ==================================================================
```
```verilog
// ==================================================================
// Clock gen
// ==================================================================
```
```verilog
// ==================================================================
// Debounce
// ==================================================================
```
```verilog
// ==================================================================
// Debug sim
// ==================================================================
```
```verilog
// ==================================================================
// Change list
// ==================================================================
```







