<stg><name>txPath</name>


<trans_list>

<trans id="221" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="222" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="223" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="224" from="4" to="5">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="225" from="5" to="6">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="7" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="12" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:0 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i64 %order_from_book, void @empty, i32 1, i32 1, void @empty_0, i32 0, i32 0, void @empty_1, void @empty_1, void @empty_1, i32 0, i32 0, i32 0, i32 0, void @empty_1, void @empty_1, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:1 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i64 %time_from_book, void @empty, i32 1, i32 1, void @empty_0, i32 0, i32 0, void @empty_1, void @empty_1, void @empty_1, i32 0, i32 0, i32 0, i32 0, void @empty_1, void @empty_1, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:2 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i128 %metadata_from_book, void @empty, i32 1, i32 1, void @empty_0, i32 0, i32 0, void @empty_1, void @empty_1, void @empty_1, i32 0, i32 0, i32 0, i32 0, void @empty_1, void @empty_1, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:3 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i64 %tagsOut, void @empty, i32 1, i32 1, void @empty_0, i32 0, i32 0, void @empty_1, void @empty_1, void @empty_1, i32 0, i32 0, i32 0, i32 0, void @empty_1, void @empty_1, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:4 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i16 %lbTxLengthOut, void @empty, i32 1, i32 1, void @empty_0, i32 0, i32 0, void @empty_1, void @empty_1, void @empty_1, i32 0, i32 0, i32 0, i32 0, void @empty_1, void @empty_1, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="0" op_1_bw="96" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:5 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i96 %lbTxMetadataOut, void @empty, i32 1, i32 1, void @empty_0, i32 0, i32 0, void @empty_1, void @empty_1, void @empty_1, i32 0, i32 0, i32 0, i32 0, void @empty_1, void @empty_1, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0" op_17_bw="32" op_18_bw="32" op_19_bw="32">
<![CDATA[
entry:6 %specinterface_ln0 = specinterface void @_ssdm_op_SpecInterface, i128 %lbTxDataOut, void @empty, i32 1, i32 1, void @empty_0, i32 0, i32 0, void @empty_1, void @empty_1, void @empty_1, i32 0, i32 0, i32 0, i32 0, void @empty_1, void @empty_1, i32 4294967295, i32 0, i32 0

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
entry:7 %specpipeline_ln355 = specpipeline void @_ssdm_op_SpecPipeline, i32 1, i32 0, i32 0, i32 0, void @empty_1

]]></Node>
<StgValue><ssdm name="specpipeline_ln355"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="2" op_0_bw="2">
<![CDATA[
entry:8 %next_state_load = load i2 %next_state

]]></Node>
<StgValue><ssdm name="next_state_load"/></StgValue>
</operation>

<operation id="16" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="0" op_0_bw="2" op_1_bw="0" op_2_bw="2" op_3_bw="0" op_4_bw="2" op_5_bw="0">
<![CDATA[
entry:9 %switch_ln367 = switch i2 %next_state_load, void %sw.bb, i2 2, void %sw.bb104, i2 1, void %sw.bb82

]]></Node>
<StgValue><ssdm name="switch_ln367"/></StgValue>
</operation>

<operation id="17" st_id="1" stage="1" lat="1">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
sw.bb:0 %tmp = nbreadreq i1 @_ssdm_op_NbReadReq.axis.i128P128A, i128 %metadata_from_book, i32 1

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="18" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb:1 %br_ln371 = br i1 %tmp, void %if.end81, void %land.lhs.true

]]></Node>
<StgValue><ssdm name="br_ln371"/></StgValue>
</operation>

<operation id="19" st_id="1" stage="1" lat="1">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
land.lhs.true:0 %tmp_3 = nbreadreq i1 @_ssdm_op_NbReadReq.axis.i64P128A, i64 %time_from_book, i32 1

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="20" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true:1 %br_ln372 = br i1 %tmp_3, void %if.end81, void %land.lhs.true5

]]></Node>
<StgValue><ssdm name="br_ln372"/></StgValue>
</operation>

<operation id="21" st_id="1" stage="1" lat="1">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
land.lhs.true5:0 %tmp_5 = nbreadreq i1 @_ssdm_op_NbReadReq.axis.i64P128A, i64 %order_from_book, i32 1

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="22" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true5:1 %br_ln372 = br i1 %tmp_5, void %if.end81, void %land.lhs.true7

]]></Node>
<StgValue><ssdm name="br_ln372"/></StgValue>
</operation>

<operation id="23" st_id="1" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="1" op_1_bw="96" op_2_bw="32">
<![CDATA[
land.lhs.true7:0 %tmp_6 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i96P128A, i96 %lbTxMetadataOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="24" st_id="2" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
sw.bb82:0 %tmp_1 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i128P128A, i128 %lbTxDataOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="25" st_id="2" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
sw.bb104:0 %tmp_2 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i128P128A, i128 %lbTxDataOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="26" st_id="2" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="1" op_0_bw="1" op_1_bw="96" op_2_bw="32">
<![CDATA[
land.lhs.true7:0 %tmp_6 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i96P128A, i96 %lbTxMetadataOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="27" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="68" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true7:1 %br_ln373 = br i1 %tmp_6, void %if.end81, void %land.lhs.true9

]]></Node>
<StgValue><ssdm name="br_ln373"/></StgValue>
</operation>

<operation id="28" st_id="2" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
land.lhs.true9:0 %tmp_7 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i16P128A, i16 %lbTxLengthOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="29" st_id="3" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="23" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
sw.bb82:0 %tmp_1 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i128P128A, i128 %lbTxDataOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="30" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb82:1 %br_ln454 = br i1 %tmp_1, void %if.end103, void %if.then84

]]></Node>
<StgValue><ssdm name="br_ln454"/></StgValue>
</operation>

<operation id="31" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="0" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then84:5 %store_ln469 = store i16 8, i16 %lbPacketLength

]]></Node>
<StgValue><ssdm name="store_ln469"/></StgValue>
</operation>

<operation id="32" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="0" op_0_bw="2" op_1_bw="2" op_2_bw="0">
<![CDATA[
if.then84:6 %store_ln471 = store i2 2, i2 %next_state

]]></Node>
<StgValue><ssdm name="store_ln471"/></StgValue>
</operation>

<operation id="33" st_id="3" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="1" op_0_bw="1" op_1_bw="128" op_2_bw="32">
<![CDATA[
sw.bb104:0 %tmp_2 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i128P128A, i128 %lbTxDataOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="34" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="38" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
sw.bb104:1 %br_ln476 = br i1 %tmp_2, void %if.end131, void %land.lhs.true106

]]></Node>
<StgValue><ssdm name="br_ln476"/></StgValue>
</operation>

<operation id="35" st_id="3" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
land.lhs.true106:0 %tmp_4 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i16P128A, i16 %lbTxLengthOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="36" st_id="3" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="70" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
land.lhs.true9:0 %tmp_7 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i16P128A, i16 %lbTxLengthOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_7"/></StgValue>
</operation>

<operation id="37" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true9:1 %br_ln373 = br i1 %tmp_7, void %if.end81, void %land.lhs.true11

]]></Node>
<StgValue><ssdm name="br_ln373"/></StgValue>
</operation>

<operation id="38" st_id="3" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
land.lhs.true11:0 %tmp_8 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i64P128A, i64 %tagsOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="39" st_id="4" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="1" op_0_bw="1" op_1_bw="16" op_2_bw="32">
<![CDATA[
land.lhs.true106:0 %tmp_4 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i16P128A, i16 %lbTxLengthOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="40" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true106:1 %br_ln476 = br i1 %tmp_4, void %if.end131, void %if.then108

]]></Node>
<StgValue><ssdm name="br_ln476"/></StgValue>
</operation>

<operation id="41" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="53" bw="0" op_0_bw="2" op_1_bw="2" op_2_bw="0">
<![CDATA[
if.then108:10 %store_ln495 = store i2 0, i2 %next_state

]]></Node>
<StgValue><ssdm name="store_ln495"/></StgValue>
</operation>

<operation id="42" st_id="4" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
land.lhs.true11:0 %tmp_8 = nbwritereq i1 @_ssdm_op_NbWriteReq.axis.i64P128A, i64 %tagsOut, i32 1

]]></Node>
<StgValue><ssdm name="tmp_8"/></StgValue>
</operation>

<operation id="43" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
land.lhs.true11:1 %br_ln371 = br i1 %tmp_8, void %if.end81, void %if.then_ifconv

]]></Node>
<StgValue><ssdm name="br_ln371"/></StgValue>
</operation>

<operation id="44" st_id="4" stage="1" lat="1">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
if.then_ifconv:0 %time_from_book_read = read i64 @_ssdm_op_Read.axis.volatile.i64P128A, i64 %time_from_book

]]></Node>
<StgValue><ssdm name="time_from_book_read"/></StgValue>
</operation>

<operation id="45" st_id="4" stage="1" lat="1">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="128" op_0_bw="128" op_1_bw="128" op_2_bw="0">
<![CDATA[
if.then_ifconv:2 %metadata_from_book_read = read i128 @_ssdm_op_Read.axis.volatile.i128P128A, i128 %metadata_from_book

]]></Node>
<StgValue><ssdm name="metadata_from_book_read"/></StgValue>
</operation>

<operation id="46" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="16" op_0_bw="128">
<![CDATA[
if.then_ifconv:3 %trunc_ln377 = trunc i128 %metadata_from_book_read

]]></Node>
<StgValue><ssdm name="trunc_ln377"/></StgValue>
</operation>

<operation id="47" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="32" op_0_bw="32" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then_ifconv:4 %tmp_s = partselect i32 @_ssdm_op_PartSelect.i32.i128.i32.i32, i128 %metadata_from_book_read, i32 96, i32 127

]]></Node>
<StgValue><ssdm name="tmp_s"/></StgValue>
</operation>

<operation id="48" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="48" op_0_bw="48" op_1_bw="128" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then_ifconv:5 %tmp_9 = partselect i48 @_ssdm_op_PartSelect.i48.i128.i32.i32, i128 %metadata_from_book_read, i32 32, i32 79

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="49" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="96" op_0_bw="96" op_1_bw="32" op_2_bw="48" op_3_bw="16">
<![CDATA[
if.then_ifconv:6 %p_0 = bitconcatenate i96 @_ssdm_op_BitConcatenate.i96.i32.i48.i16, i32 %tmp_s, i48 %tmp_9, i16 %trunc_ln377

]]></Node>
<StgValue><ssdm name="p_0"/></StgValue>
</operation>

<operation id="50" st_id="4" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="0" op_0_bw="0" op_1_bw="96" op_2_bw="96" op_3_bw="0">
<![CDATA[
if.then_ifconv:7 %write_ln377 = write void @_ssdm_op_Write.axis.volatile.i96P128A, i96 %lbTxMetadataOut, i96 %p_0

]]></Node>
<StgValue><ssdm name="write_ln377"/></StgValue>
</operation>

<operation id="51" st_id="4" stage="1" lat="1">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="64" op_0_bw="64" op_1_bw="64" op_2_bw="0">
<![CDATA[
if.then_ifconv:8 %order_from_book_read = read i64 @_ssdm_op_Read.axis.volatile.i64P128A, i64 %order_from_book

]]></Node>
<StgValue><ssdm name="order_from_book_read"/></StgValue>
</operation>

<operation id="52" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="1" op_0_bw="1" op_1_bw="64" op_2_bw="32">
<![CDATA[
if.then_ifconv:9 %tmp_10 = bitselect i1 @_ssdm_op_BitSelect.i1.i64.i32, i64 %order_from_book_read, i32 23

]]></Node>
<StgValue><ssdm name="tmp_10"/></StgValue>
</operation>

<operation id="53" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="7" op_0_bw="7" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then_ifconv:10 %tmp_16 = partselect i7 @_ssdm_op_PartSelect.i7.i64.i32.i32, i64 %order_from_book_read, i32 16, i32 22

]]></Node>
<StgValue><ssdm name="tmp_16"/></StgValue>
</operation>

<operation id="54" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
if.then_ifconv:14 %message_offset = select i1 %tmp_10, i3 6, i3 5

]]></Node>
<StgValue><ssdm name="message_offset"/></StgValue>
</operation>

<operation id="55" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="4" op_0_bw="4" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then_ifconv:15 %curr_byte_1 = partselect i4 @_ssdm_op_PartSelect.i4.i64.i32.i32, i64 %order_from_book_read, i32 52, i32 55

]]></Node>
<StgValue><ssdm name="curr_byte_1"/></StgValue>
</operation>

<operation id="56" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="93" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:17 %icmp_ln415 = icmp_eq  i4 %curr_byte_1, i4 0

]]></Node>
<StgValue><ssdm name="icmp_ln415"/></StgValue>
</operation>

<operation id="57" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
if.then_ifconv:18 %select_ln417_2 = select i1 %tmp_10, i3 7, i3 6

]]></Node>
<StgValue><ssdm name="select_ln417_2"/></StgValue>
</operation>

<operation id="58" st_id="4" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="99" bw="3" op_0_bw="1" op_1_bw="3" op_2_bw="3">
<![CDATA[
if.then_ifconv:23 %message_offset_1 = select i1 %icmp_ln415, i3 %message_offset, i3 %select_ln417_2

]]></Node>
<StgValue><ssdm name="message_offset_1"/></StgValue>
</operation>

<operation id="59" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="7" op_0_bw="7" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then_ifconv:27 %curr_byte_2 = partselect i7 @_ssdm_op_PartSelect.i7.i64.i32.i32, i64 %order_from_book_read, i32 45, i32 51

]]></Node>
<StgValue><ssdm name="curr_byte_2"/></StgValue>
</operation>

<operation id="60" st_id="4" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.then_ifconv:29 %icmp_ln415_1 = icmp_ne  i7 %curr_byte_2, i7 0

]]></Node>
<StgValue><ssdm name="icmp_ln415_1"/></StgValue>
</operation>

<operation id="61" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="7" op_0_bw="7" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then_ifconv:44 %curr_byte_3 = partselect i7 @_ssdm_op_PartSelect.i7.i64.i32.i32, i64 %order_from_book_read, i32 38, i32 44

]]></Node>
<StgValue><ssdm name="curr_byte_3"/></StgValue>
</operation>

<operation id="62" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="7" op_0_bw="7" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then_ifconv:64 %encoded_message_6 = partselect i7 @_ssdm_op_PartSelect.i7.i64.i32.i32, i64 %order_from_book_read, i32 31, i32 37

]]></Node>
<StgValue><ssdm name="encoded_message_6"/></StgValue>
</operation>

<operation id="63" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="169" bw="7" op_0_bw="7" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then_ifconv:93 %tmp_17 = partselect i7 @_ssdm_op_PartSelect.i7.i64.i32.i32, i64 %order_from_book_read, i32 24, i32 30

]]></Node>
<StgValue><ssdm name="tmp_17"/></StgValue>
</operation>

<operation id="64" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="171" bw="3" op_0_bw="3" op_1_bw="64" op_2_bw="32" op_3_bw="32">
<![CDATA[
if.then_ifconv:95 %tmp_18 = partselect i3 @_ssdm_op_PartSelect.i3.i64.i32.i32, i64 %order_from_book_read, i32 56, i32 58

]]></Node>
<StgValue><ssdm name="tmp_18"/></StgValue>
</operation>

<operation id="65" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="194" bw="0" op_0_bw="2" op_1_bw="2" op_2_bw="0">
<![CDATA[
if.then_ifconv:118 %store_ln448 = store i2 1, i2 %next_state

]]></Node>
<StgValue><ssdm name="store_ln448"/></StgValue>
</operation>
</state>

<state id="5" st_id="5">

<operation id="66" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="26" bw="64" op_0_bw="64">
<![CDATA[
if.then84:0 %first_packet_data_load = load i64 %first_packet_data

]]></Node>
<StgValue><ssdm name="first_packet_data_load"/></StgValue>
</operation>

<operation id="67" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="65" op_0_bw="65" op_1_bw="1" op_2_bw="64">
<![CDATA[
if.then84:1 %or_ln = bitconcatenate i65 @_ssdm_op_BitConcatenate.i65.i1.i64, i1 1, i64 %first_packet_data_load

]]></Node>
<StgValue><ssdm name="or_ln"/></StgValue>
</operation>

<operation id="68" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="72" op_0_bw="65">
<![CDATA[
if.then84:2 %sext_ln458 = sext i65 %or_ln

]]></Node>
<StgValue><ssdm name="sext_ln458"/></StgValue>
</operation>

<operation id="69" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="29" bw="128" op_0_bw="72">
<![CDATA[
if.then84:3 %zext_ln458 = zext i72 %sext_ln458

]]></Node>
<StgValue><ssdm name="zext_ln458"/></StgValue>
</operation>

<operation id="70" st_id="5" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="0">
<![CDATA[
if.then84:4 %write_ln458 = write void @_ssdm_op_Write.axis.volatile.i128P128A, i128 %lbTxDataOut, i128 %zext_ln458

]]></Node>
<StgValue><ssdm name="write_ln458"/></StgValue>
</operation>

<operation id="71" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="32" op_0_bw="32">
<![CDATA[
if.then108:0 %second_packet_data_load = load i32 %second_packet_data

]]></Node>
<StgValue><ssdm name="second_packet_data_load"/></StgValue>
</operation>

<operation id="72" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="64" op_0_bw="32">
<![CDATA[
if.then108:1 %zext_ln479 = zext i32 %second_packet_data_load

]]></Node>
<StgValue><ssdm name="zext_ln479"/></StgValue>
</operation>

<operation id="73" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="65" op_0_bw="65" op_1_bw="1" op_2_bw="64">
<![CDATA[
if.then108:2 %or_ln1 = bitconcatenate i65 @_ssdm_op_BitConcatenate.i65.i1.i64, i1 1, i64 %zext_ln479

]]></Node>
<StgValue><ssdm name="or_ln1"/></StgValue>
</operation>

<operation id="74" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="73" op_0_bw="65">
<![CDATA[
if.then108:3 %sext_ln479 = sext i65 %or_ln1

]]></Node>
<StgValue><ssdm name="sext_ln479"/></StgValue>
</operation>

<operation id="75" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="128" op_0_bw="73">
<![CDATA[
if.then108:4 %zext_ln479_1 = zext i73 %sext_ln479

]]></Node>
<StgValue><ssdm name="zext_ln479_1"/></StgValue>
</operation>

<operation id="76" st_id="5" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="0">
<![CDATA[
if.then108:5 %write_ln479 = write void @_ssdm_op_Write.axis.volatile.i128P128A, i128 %lbTxDataOut, i128 %zext_ln479_1

]]></Node>
<StgValue><ssdm name="write_ln479"/></StgValue>
</operation>

<operation id="77" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="16" op_0_bw="16">
<![CDATA[
if.then108:6 %lbPacketLength_load = load i16 %lbPacketLength

]]></Node>
<StgValue><ssdm name="lbPacketLength_load"/></StgValue>
</operation>

<operation id="78" st_id="5" stage="1" lat="1">
<core>Adder</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="16" op_0_bw="16" op_1_bw="16">
<![CDATA[
if.then108:7 %add_ln490 = add i16 %lbPacketLength_load, i16 8

]]></Node>
<StgValue><ssdm name="add_ln490"/></StgValue>
</operation>

<operation id="79" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="16" op_1_bw="16" op_2_bw="0">
<![CDATA[
if.then108:8 %store_ln490 = store i16 %add_ln490, i16 %lbPacketLength

]]></Node>
<StgValue><ssdm name="store_ln490"/></StgValue>
</operation>

<operation id="80" st_id="5" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16" op_3_bw="0">
<![CDATA[
if.then108:9 %write_ln493 = write void @_ssdm_op_Write.axis.volatile.i16P128A, i16 %lbTxLengthOut, i16 %add_ln490

]]></Node>
<StgValue><ssdm name="write_ln493"/></StgValue>
</operation>

<operation id="81" st_id="5" stage="2" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="0">
<![CDATA[
if.then_ifconv:1 %write_ln376 = write void @_ssdm_op_Write.axis.volatile.i64P128A, i64 %tagsOut, i64 %time_from_book_read

]]></Node>
<StgValue><ssdm name="write_ln376"/></StgValue>
</operation>

<operation id="82" st_id="5" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="0" op_0_bw="0" op_1_bw="96" op_2_bw="96" op_3_bw="0">
<![CDATA[
if.then_ifconv:7 %write_ln377 = write void @_ssdm_op_Write.axis.volatile.i96P128A, i96 %lbTxMetadataOut, i96 %p_0

]]></Node>
<StgValue><ssdm name="write_ln377"/></StgValue>
</operation>

<operation id="83" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="8" op_0_bw="8" op_1_bw="1" op_2_bw="7">
<![CDATA[
if.then_ifconv:11 %or_ln2 = bitconcatenate i8 @_ssdm_op_BitConcatenate.i8.i1.i7, i1 1, i7 %tmp_16

]]></Node>
<StgValue><ssdm name="or_ln2"/></StgValue>
</operation>

<operation id="84" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then_ifconv:12 %select_ln400 = select i1 %tmp_10, i8 1, i8 %or_ln2

]]></Node>
<StgValue><ssdm name="select_ln400"/></StgValue>
</operation>

<operation id="85" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="icmp_ln415" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then_ifconv:13 %select_ln400_1 = select i1 %tmp_10, i8 %or_ln2, i8 0

]]></Node>
<StgValue><ssdm name="select_ln400_1"/></StgValue>
</operation>

<operation id="86" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="icmp_ln415" val="0"/>
<literal name="tmp_10" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="8" op_0_bw="4">
<![CDATA[
if.then_ifconv:16 %zext_ln411 = zext i4 %curr_byte_1

]]></Node>
<StgValue><ssdm name="zext_ln411"/></StgValue>
</operation>

<operation id="87" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="icmp_ln415" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then_ifconv:19 %select_ln417 = select i1 %tmp_10, i8 %or_ln2, i8 %zext_ln411

]]></Node>
<StgValue><ssdm name="select_ln417"/></StgValue>
</operation>

<operation id="88" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
<literal name="icmp_ln415" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
if.then_ifconv:20 %select_ln417_1 = select i1 %tmp_10, i4 %curr_byte_1, i4 0

]]></Node>
<StgValue><ssdm name="select_ln417_1"/></StgValue>
</operation>

<operation id="89" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="97" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then_ifconv:21 %empty = select i1 %icmp_ln415, i8 %select_ln400_1, i8 %select_ln417

]]></Node>
<StgValue><ssdm name="empty"/></StgValue>
</operation>

<operation id="90" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="4" op_0_bw="1" op_1_bw="4" op_2_bw="4">
<![CDATA[
if.then_ifconv:22 %empty_16 = select i1 %icmp_ln415, i4 0, i4 %select_ln417_1

]]></Node>
<StgValue><ssdm name="empty_16"/></StgValue>
</operation>

<operation id="91" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:24 %triggered = xor i1 %icmp_ln415, i1 1

]]></Node>
<StgValue><ssdm name="triggered"/></StgValue>
</operation>

<operation id="92" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="101" bw="4" op_0_bw="3">
<![CDATA[
if.then_ifconv:25 %zext_ln406 = zext i3 %message_offset_1

]]></Node>
<StgValue><ssdm name="zext_ln406"/></StgValue>
</operation>

<operation id="93" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="7" op_0_bw="4">
<![CDATA[
if.then_ifconv:26 %zext_ln406_1 = zext i4 %empty_16

]]></Node>
<StgValue><ssdm name="zext_ln406_1"/></StgValue>
</operation>

<operation id="94" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="8" op_0_bw="7">
<![CDATA[
if.then_ifconv:28 %zext_ln411_1 = zext i7 %curr_byte_2

]]></Node>
<StgValue><ssdm name="zext_ln411_1"/></StgValue>
</operation>

<operation id="95" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:30 %triggered_1 = or i1 %icmp_ln415_1, i1 %triggered

]]></Node>
<StgValue><ssdm name="triggered_1"/></StgValue>
</operation>

<operation id="96" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
if.then_ifconv:31 %icmp_ln417 = icmp_eq  i3 %message_offset_1, i3 7

]]></Node>
<StgValue><ssdm name="icmp_ln417"/></StgValue>
</operation>

<operation id="97" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="1" op_0_bw="3" op_1_bw="3">
<![CDATA[
if.then_ifconv:32 %icmp_ln417_1 = icmp_eq  i3 %message_offset_1, i3 6

]]></Node>
<StgValue><ssdm name="icmp_ln417_1"/></StgValue>
</operation>

<operation id="98" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:33 %xor_ln415 = xor i1 %icmp_ln415_1, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln415"/></StgValue>
</operation>

<operation id="99" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="110" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:34 %and_ln415 = and i1 %icmp_ln415, i1 %xor_ln415

]]></Node>
<StgValue><ssdm name="and_ln415"/></StgValue>
</operation>

<operation id="100" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:35 %or_ln417 = or i1 %icmp_ln417_1, i1 %and_ln415

]]></Node>
<StgValue><ssdm name="or_ln417"/></StgValue>
</operation>

<operation id="101" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:36 %or_ln417_1 = or i1 %or_ln417, i1 %icmp_ln417

]]></Node>
<StgValue><ssdm name="or_ln417_1"/></StgValue>
</operation>

<operation id="102" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then_ifconv:37 %empty_17 = select i1 %or_ln417_1, i8 %empty, i8 %zext_ln411_1

]]></Node>
<StgValue><ssdm name="empty_17"/></StgValue>
</operation>

<operation id="103" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:38 %and_ln417 = and i1 %triggered_1, i1 %icmp_ln417_1

]]></Node>
<StgValue><ssdm name="and_ln417"/></StgValue>
</operation>

<operation id="104" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
if.then_ifconv:39 %empty_18 = select i1 %and_ln417, i7 %curr_byte_2, i7 %zext_ln406_1

]]></Node>
<StgValue><ssdm name="empty_18"/></StgValue>
</operation>

<operation id="105" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:40 %and_ln417_1 = and i1 %triggered_1, i1 %icmp_ln417

]]></Node>
<StgValue><ssdm name="and_ln417_1"/></StgValue>
</operation>

<operation id="106" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
if.then_ifconv:41 %empty_19 = select i1 %and_ln417_1, i7 %curr_byte_2, i7 0

]]></Node>
<StgValue><ssdm name="empty_19"/></StgValue>
</operation>

<operation id="107" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="3" op_0_bw="3" op_1_bw="1" op_2_bw="1" op_3_bw="1">
<![CDATA[
if.then_ifconv:42 %sel_tmp = bitconcatenate i3 @_ssdm_op_BitConcatenate.i3.i1.i1.i1, i1 %and_ln415, i1 %and_ln417_1, i1 %and_ln417

]]></Node>
<StgValue><ssdm name="sel_tmp"/></StgValue>
</operation>

<operation id="108" st_id="5" stage="1" lat="1">
<core>OneHotSparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="4" op_0_bw="4" op_1_bw="3" op_2_bw="4" op_3_bw="3" op_4_bw="4" op_5_bw="3" op_6_bw="4" op_7_bw="3" op_8_bw="4" op_9_bw="4" op_10_bw="3">
<![CDATA[
if.then_ifconv:43 %message_offset_2 = sparsemux i4 @_ssdm_op_SparseMux.ap_auto.4i4.i4.i3, i3 4, i4 %zext_ln406, i3 2, i4 8, i3 1, i4 7, i3 0, i4 6, i4 0, i3 %sel_tmp

]]></Node>
<StgValue><ssdm name="message_offset_2"/></StgValue>
</operation>

<operation id="109" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="8" op_0_bw="7">
<![CDATA[
if.then_ifconv:45 %zext_ln411_2 = zext i7 %curr_byte_3

]]></Node>
<StgValue><ssdm name="zext_ln411_2"/></StgValue>
</operation>

<operation id="110" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.then_ifconv:46 %icmp_ln415_2 = icmp_ne  i7 %curr_byte_3, i7 0

]]></Node>
<StgValue><ssdm name="icmp_ln415_2"/></StgValue>
</operation>

<operation id="111" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:47 %triggered_2 = or i1 %icmp_ln415_2, i1 %triggered_1

]]></Node>
<StgValue><ssdm name="triggered_2"/></StgValue>
</operation>

<operation id="112" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="124" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:48 %icmp_ln417_2 = icmp_eq  i4 %message_offset_2, i4 8

]]></Node>
<StgValue><ssdm name="icmp_ln417_2"/></StgValue>
</operation>

<operation id="113" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:49 %and_ln417_2 = and i1 %triggered_2, i1 %icmp_ln417_2

]]></Node>
<StgValue><ssdm name="and_ln417_2"/></StgValue>
</operation>

<operation id="114" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
if.then_ifconv:50 %empty_20 = select i1 %and_ln417_2, i7 %curr_byte_3, i7 0

]]></Node>
<StgValue><ssdm name="empty_20"/></StgValue>
</operation>

<operation id="115" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:51 %icmp_ln417_3 = icmp_eq  i4 %message_offset_2, i4 7

]]></Node>
<StgValue><ssdm name="icmp_ln417_3"/></StgValue>
</operation>

<operation id="116" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="128" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:52 %icmp_ln417_4 = icmp_eq  i4 %message_offset_2, i4 6

]]></Node>
<StgValue><ssdm name="icmp_ln417_4"/></StgValue>
</operation>

<operation id="117" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:53 %xor_ln415_1 = xor i1 %triggered_2, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln415_1"/></StgValue>
</operation>

<operation id="118" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:54 %or_ln417_2 = or i1 %icmp_ln417_2, i1 %xor_ln415_1

]]></Node>
<StgValue><ssdm name="or_ln417_2"/></StgValue>
</operation>

<operation id="119" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:55 %or_ln417_3 = or i1 %icmp_ln417_3, i1 %icmp_ln417_4

]]></Node>
<StgValue><ssdm name="or_ln417_3"/></StgValue>
</operation>

<operation id="120" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:56 %or_ln417_4 = or i1 %or_ln417_3, i1 %or_ln417_2

]]></Node>
<StgValue><ssdm name="or_ln417_4"/></StgValue>
</operation>

<operation id="121" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="133" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then_ifconv:57 %empty_21 = select i1 %or_ln417_4, i8 %empty_17, i8 %zext_ln411_2

]]></Node>
<StgValue><ssdm name="empty_21"/></StgValue>
</operation>

<operation id="122" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:58 %and_ln417_3 = and i1 %triggered_2, i1 %icmp_ln417_4

]]></Node>
<StgValue><ssdm name="and_ln417_3"/></StgValue>
</operation>

<operation id="123" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="135" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
if.then_ifconv:59 %empty_22 = select i1 %and_ln417_3, i7 %curr_byte_3, i7 %empty_18

]]></Node>
<StgValue><ssdm name="empty_22"/></StgValue>
</operation>

<operation id="124" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:60 %and_ln417_4 = and i1 %triggered_2, i1 %icmp_ln417_3

]]></Node>
<StgValue><ssdm name="and_ln417_4"/></StgValue>
</operation>

<operation id="125" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="137" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
if.then_ifconv:61 %empty_23 = select i1 %and_ln417_4, i7 %curr_byte_3, i7 %empty_19

]]></Node>
<StgValue><ssdm name="empty_23"/></StgValue>
</operation>

<operation id="126" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="4" op_0_bw="4" op_1_bw="1" op_2_bw="1" op_3_bw="1" op_4_bw="1">
<![CDATA[
if.then_ifconv:62 %sel_tmp1 = bitconcatenate i4 @_ssdm_op_BitConcatenate.i4.i1.i1.i1.i1, i1 %xor_ln415_1, i1 %and_ln417_2, i1 %and_ln417_4, i1 %and_ln417_3

]]></Node>
<StgValue><ssdm name="sel_tmp1"/></StgValue>
</operation>

<operation id="127" st_id="5" stage="1" lat="1">
<core>OneHotSparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="4" op_0_bw="4" op_1_bw="4" op_2_bw="4" op_3_bw="4" op_4_bw="4" op_5_bw="4" op_6_bw="4" op_7_bw="4" op_8_bw="4" op_9_bw="4" op_10_bw="4" op_11_bw="4" op_12_bw="4">
<![CDATA[
if.then_ifconv:63 %message_offset_3 = sparsemux i4 @_ssdm_op_SparseMux.ap_auto.5i4.i4.i4, i4 8, i4 %message_offset_2, i4 4, i4 9, i4 2, i4 8, i4 1, i4 7, i4 0, i4 6, i4 0, i4 %sel_tmp1

]]></Node>
<StgValue><ssdm name="message_offset_3"/></StgValue>
</operation>

<operation id="128" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="8" op_0_bw="7">
<![CDATA[
if.then_ifconv:65 %zext_ln391 = zext i7 %encoded_message_6

]]></Node>
<StgValue><ssdm name="zext_ln391"/></StgValue>
</operation>

<operation id="129" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="1" op_0_bw="7" op_1_bw="7">
<![CDATA[
if.then_ifconv:66 %icmp_ln415_3 = icmp_ne  i7 %encoded_message_6, i7 0

]]></Node>
<StgValue><ssdm name="icmp_ln415_3"/></StgValue>
</operation>

<operation id="130" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="143" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:67 %or_ln415 = or i1 %icmp_ln415_3, i1 %triggered_2

]]></Node>
<StgValue><ssdm name="or_ln415"/></StgValue>
</operation>

<operation id="131" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:68 %icmp_ln417_5 = icmp_eq  i4 %message_offset_3, i4 8

]]></Node>
<StgValue><ssdm name="icmp_ln417_5"/></StgValue>
</operation>

<operation id="132" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:69 %and_ln417_5 = and i1 %or_ln415, i1 %icmp_ln417_5

]]></Node>
<StgValue><ssdm name="and_ln417_5"/></StgValue>
</operation>

<operation id="133" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
if.then_ifconv:70 %empty_24 = select i1 %and_ln417_5, i7 %encoded_message_6, i7 %empty_20

]]></Node>
<StgValue><ssdm name="empty_24"/></StgValue>
</operation>

<operation id="134" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="147" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:71 %icmp_ln417_6 = icmp_eq  i4 %message_offset_3, i4 9

]]></Node>
<StgValue><ssdm name="icmp_ln417_6"/></StgValue>
</operation>

<operation id="135" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:72 %and_ln417_6 = and i1 %or_ln415, i1 %icmp_ln417_6

]]></Node>
<StgValue><ssdm name="and_ln417_6"/></StgValue>
</operation>

<operation id="136" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="149" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
if.then_ifconv:73 %empty_25 = select i1 %and_ln417_6, i7 %encoded_message_6, i7 0

]]></Node>
<StgValue><ssdm name="empty_25"/></StgValue>
</operation>

<operation id="137" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:74 %icmp_ln417_7 = icmp_eq  i4 %message_offset_3, i4 7

]]></Node>
<StgValue><ssdm name="icmp_ln417_7"/></StgValue>
</operation>

<operation id="138" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="151" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:75 %icmp_ln417_8 = icmp_eq  i4 %message_offset_3, i4 6

]]></Node>
<StgValue><ssdm name="icmp_ln417_8"/></StgValue>
</operation>

<operation id="139" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="152" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:76 %xor_ln415_2 = xor i1 %or_ln415, i1 1

]]></Node>
<StgValue><ssdm name="xor_ln415_2"/></StgValue>
</operation>

<operation id="140" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="153" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:77 %or_ln417_5 = or i1 %icmp_ln417_6, i1 %xor_ln415_2

]]></Node>
<StgValue><ssdm name="or_ln417_5"/></StgValue>
</operation>

<operation id="141" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="154" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:78 %or_ln417_6 = or i1 %icmp_ln417_7, i1 %icmp_ln417_8

]]></Node>
<StgValue><ssdm name="or_ln417_6"/></StgValue>
</operation>

<operation id="142" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="155" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:79 %or_ln417_7 = or i1 %or_ln417_6, i1 %icmp_ln417_5

]]></Node>
<StgValue><ssdm name="or_ln417_7"/></StgValue>
</operation>

<operation id="143" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="156" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:80 %or_ln417_8 = or i1 %or_ln417_7, i1 %or_ln417_5

]]></Node>
<StgValue><ssdm name="or_ln417_8"/></StgValue>
</operation>

<operation id="144" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="157" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then_ifconv:81 %empty_26 = select i1 %or_ln417_8, i8 %empty_21, i8 %zext_ln391

]]></Node>
<StgValue><ssdm name="empty_26"/></StgValue>
</operation>

<operation id="145" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="158" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:82 %and_ln417_7 = and i1 %or_ln415, i1 %icmp_ln417_8

]]></Node>
<StgValue><ssdm name="and_ln417_7"/></StgValue>
</operation>

<operation id="146" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="159" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
if.then_ifconv:83 %empty_27 = select i1 %and_ln417_7, i7 %encoded_message_6, i7 %empty_22

]]></Node>
<StgValue><ssdm name="empty_27"/></StgValue>
</operation>

<operation id="147" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="160" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:84 %and_ln417_8 = and i1 %or_ln415, i1 %icmp_ln417_7

]]></Node>
<StgValue><ssdm name="and_ln417_8"/></StgValue>
</operation>

<operation id="148" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="161" bw="7" op_0_bw="1" op_1_bw="7" op_2_bw="7">
<![CDATA[
if.then_ifconv:85 %empty_28 = select i1 %and_ln417_8, i7 %encoded_message_6, i7 %empty_23

]]></Node>
<StgValue><ssdm name="empty_28"/></StgValue>
</operation>

<operation id="149" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="162" bw="5" op_0_bw="5" op_1_bw="1" op_2_bw="1" op_3_bw="1" op_4_bw="1" op_5_bw="1">
<![CDATA[
if.then_ifconv:86 %sel_tmp2 = bitconcatenate i5 @_ssdm_op_BitConcatenate.i5.i1.i1.i1.i1.i1, i1 %xor_ln415_2, i1 %and_ln417_6, i1 %and_ln417_5, i1 %and_ln417_8, i1 %and_ln417_7

]]></Node>
<StgValue><ssdm name="sel_tmp2"/></StgValue>
</operation>

<operation id="150" st_id="5" stage="1" lat="1">
<core>OneHotSparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="163" bw="4" op_0_bw="4" op_1_bw="5" op_2_bw="4" op_3_bw="5" op_4_bw="4" op_5_bw="5" op_6_bw="4" op_7_bw="5" op_8_bw="4" op_9_bw="5" op_10_bw="4" op_11_bw="5" op_12_bw="4" op_13_bw="4" op_14_bw="5">
<![CDATA[
if.then_ifconv:87 %message_offset_4 = sparsemux i4 @_ssdm_op_SparseMux.ap_auto.6i4.i4.i5, i5 16, i4 %message_offset_3, i5 8, i4 10, i5 4, i4 9, i5 2, i4 8, i5 1, i4 7, i5 0, i4 6, i4 0, i5 %sel_tmp2

]]></Node>
<StgValue><ssdm name="message_offset_4"/></StgValue>
</operation>

<operation id="151" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="164" bw="32" op_0_bw="4">
<![CDATA[
if.then_ifconv:88 %zext_ln399 = zext i4 %message_offset_4

]]></Node>
<StgValue><ssdm name="zext_ln399"/></StgValue>
</operation>

<operation id="152" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="165" bw="8" op_0_bw="7">
<![CDATA[
if.then_ifconv:89 %zext_ln399_1 = zext i7 %empty_28

]]></Node>
<StgValue><ssdm name="zext_ln399_1"/></StgValue>
</operation>

<operation id="153" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="166" bw="8" op_0_bw="7">
<![CDATA[
if.then_ifconv:90 %zext_ln399_2 = zext i7 %empty_27

]]></Node>
<StgValue><ssdm name="zext_ln399_2"/></StgValue>
</operation>

<operation id="154" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="167" bw="8" op_0_bw="7">
<![CDATA[
if.then_ifconv:91 %zext_ln399_3 = zext i7 %empty_25

]]></Node>
<StgValue><ssdm name="zext_ln399_3"/></StgValue>
</operation>

<operation id="155" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="168" bw="8" op_0_bw="7">
<![CDATA[
if.then_ifconv:92 %zext_ln399_4 = zext i7 %empty_24

]]></Node>
<StgValue><ssdm name="zext_ln399_4"/></StgValue>
</operation>

<operation id="156" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="170" bw="8" op_0_bw="8" op_1_bw="1" op_2_bw="7">
<![CDATA[
if.then_ifconv:94 %encoded_message = bitconcatenate i8 @_ssdm_op_BitConcatenate.i8.i1.i7, i1 1, i7 %tmp_17

]]></Node>
<StgValue><ssdm name="encoded_message"/></StgValue>
</operation>

<operation id="157" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="172" bw="7" op_0_bw="3">
<![CDATA[
if.then_ifconv:96 %zext_ln427 = zext i3 %tmp_18

]]></Node>
<StgValue><ssdm name="zext_ln427"/></StgValue>
</operation>

<operation id="158" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="173" bw="8" op_0_bw="8" op_1_bw="1" op_2_bw="7">
<![CDATA[
if.then_ifconv:97 %encoded_message_4 = bitconcatenate i8 @_ssdm_op_BitConcatenate.i8.i1.i7, i1 1, i7 %zext_ln427

]]></Node>
<StgValue><ssdm name="encoded_message_4"/></StgValue>
</operation>

<operation id="159" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="174" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="8" op_3_bw="32" op_4_bw="8" op_5_bw="32" op_6_bw="8" op_7_bw="32" op_8_bw="8" op_9_bw="32" op_10_bw="8" op_11_bw="8" op_12_bw="32">
<![CDATA[
if.then_ifconv:98 %tmp_11 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.5i8.i8.i32, i32 7, i8 %encoded_message, i32 8, i8 %zext_ln399_1, i32 9, i8 %zext_ln399_1, i32 10, i8 %zext_ln399_1, i32 6, i8 %encoded_message_4, i8 %zext_ln399_1, i32 %zext_ln399

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="160" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="175" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="8" op_3_bw="32" op_4_bw="8" op_5_bw="32" op_6_bw="8" op_7_bw="32" op_8_bw="8" op_9_bw="32" op_10_bw="8" op_11_bw="8" op_12_bw="32">
<![CDATA[
if.then_ifconv:99 %tmp_12 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.5i8.i8.i32, i32 7, i8 %zext_ln399_2, i32 8, i8 %zext_ln399_2, i32 9, i8 %zext_ln399_2, i32 10, i8 %zext_ln399_2, i32 6, i8 %encoded_message, i8 %encoded_message_4, i32 %zext_ln399

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="161" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="176" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="8" op_3_bw="32" op_4_bw="8" op_5_bw="32" op_6_bw="8" op_7_bw="32" op_8_bw="8" op_9_bw="32" op_10_bw="8" op_11_bw="8" op_12_bw="32">
<![CDATA[
if.then_ifconv:100 %tmp_13 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.5i8.i8.i32, i32 7, i8 0, i32 8, i8 0, i32 9, i8 %encoded_message_4, i32 10, i8 %encoded_message, i32 6, i8 0, i8 0, i32 %zext_ln399

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="162" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="177" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="8" op_3_bw="32" op_4_bw="8" op_5_bw="32" op_6_bw="8" op_7_bw="32" op_8_bw="8" op_9_bw="32" op_10_bw="8" op_11_bw="8" op_12_bw="32">
<![CDATA[
if.then_ifconv:101 %tmp_14 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.5i8.i8.i32, i32 7, i8 %zext_ln399_3, i32 8, i8 %encoded_message_4, i32 9, i8 %encoded_message, i32 10, i8 %zext_ln399_3, i32 6, i8 %zext_ln399_3, i8 %zext_ln399_3, i32 %zext_ln399

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="163" st_id="5" stage="1" lat="1">
<core>BinarySparseMux_HasDef</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="178" bw="8" op_0_bw="8" op_1_bw="32" op_2_bw="8" op_3_bw="32" op_4_bw="8" op_5_bw="32" op_6_bw="8" op_7_bw="32" op_8_bw="8" op_9_bw="32" op_10_bw="8" op_11_bw="8" op_12_bw="32">
<![CDATA[
if.then_ifconv:102 %tmp_15 = sparsemux i8 @_ssdm_op_SparseMux.ap_auto.5i8.i8.i32, i32 7, i8 %encoded_message_4, i32 8, i8 %encoded_message, i32 9, i8 %zext_ln399_4, i32 10, i8 %zext_ln399_4, i32 6, i8 %zext_ln399_4, i8 %zext_ln399_4, i32 %zext_ln399

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="164" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="179" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:103 %icmp_ln425 = icmp_eq  i4 %message_offset_4, i4 10

]]></Node>
<StgValue><ssdm name="icmp_ln425"/></StgValue>
</operation>

<operation id="165" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="180" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then_ifconv:104 %empty_29 = select i1 %icmp_ln425, i8 %encoded_message_4, i8 0

]]></Node>
<StgValue><ssdm name="empty_29"/></StgValue>
</operation>

<operation id="166" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="181" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:105 %icmp_ln425_1 = icmp_eq  i4 %message_offset_4, i4 7

]]></Node>
<StgValue><ssdm name="icmp_ln425_1"/></StgValue>
</operation>

<operation id="167" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="182" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:106 %icmp_ln425_2 = icmp_eq  i4 %message_offset_4, i4 8

]]></Node>
<StgValue><ssdm name="icmp_ln425_2"/></StgValue>
</operation>

<operation id="168" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="183" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:107 %icmp_ln425_3 = icmp_eq  i4 %message_offset_4, i4 9

]]></Node>
<StgValue><ssdm name="icmp_ln425_3"/></StgValue>
</operation>

<operation id="169" st_id="5" stage="1" lat="1">
<core>Cmp</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="184" bw="1" op_0_bw="4" op_1_bw="4">
<![CDATA[
if.then_ifconv:108 %icmp_ln425_4 = icmp_eq  i4 %message_offset_4, i4 6

]]></Node>
<StgValue><ssdm name="icmp_ln425_4"/></StgValue>
</operation>

<operation id="170" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="185" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:109 %or_ln425 = or i1 %icmp_ln425_1, i1 %icmp_ln425_2

]]></Node>
<StgValue><ssdm name="or_ln425"/></StgValue>
</operation>

<operation id="171" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="186" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:110 %or_ln425_1 = or i1 %icmp_ln425, i1 %icmp_ln425_4

]]></Node>
<StgValue><ssdm name="or_ln425_1"/></StgValue>
</operation>

<operation id="172" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="187" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:111 %or_ln425_2 = or i1 %or_ln425_1, i1 %icmp_ln425_3

]]></Node>
<StgValue><ssdm name="or_ln425_2"/></StgValue>
</operation>

<operation id="173" st_id="5" stage="1" lat="1">
<core>LogicGate</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="188" bw="1" op_0_bw="1" op_1_bw="1">
<![CDATA[
if.then_ifconv:112 %or_ln425_3 = or i1 %or_ln425_2, i1 %or_ln425

]]></Node>
<StgValue><ssdm name="or_ln425_3"/></StgValue>
</operation>

<operation id="174" st_id="5" stage="1" lat="1">
<core>Sel</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="189" bw="8" op_0_bw="1" op_1_bw="8" op_2_bw="8">
<![CDATA[
if.then_ifconv:113 %empty_30 = select i1 %or_ln425_3, i8 %empty_26, i8 %encoded_message

]]></Node>
<StgValue><ssdm name="empty_30"/></StgValue>
</operation>

<operation id="175" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="190" bw="64" op_0_bw="64" op_1_bw="8" op_2_bw="8" op_3_bw="8" op_4_bw="8" op_5_bw="32">
<![CDATA[
if.then_ifconv:114 %first_packet_data = bitconcatenate i64 @_ssdm_op_BitConcatenate.i64.i8.i8.i8.i8.i32, i8 %tmp_11, i8 %tmp_12, i8 %empty_30, i8 %select_ln400, i32 2172682748

]]></Node>
<StgValue><ssdm name="first_packet_data"/></StgValue>
</operation>

<operation id="176" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="191" bw="32" op_0_bw="32" op_1_bw="8" op_2_bw="8" op_3_bw="8" op_4_bw="8">
<![CDATA[
if.then_ifconv:115 %second_packet_data = bitconcatenate i32 @_ssdm_op_BitConcatenate.i32.i8.i8.i8.i8, i8 %empty_29, i8 %tmp_13, i8 %tmp_14, i8 %tmp_15

]]></Node>
<StgValue><ssdm name="second_packet_data"/></StgValue>
</operation>

<operation id="177" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="192" bw="0" op_0_bw="64" op_1_bw="64">
<![CDATA[
if.then_ifconv:116 %store_ln445 = store i64 %first_packet_data, i64 %first_packet_data

]]></Node>
<StgValue><ssdm name="store_ln445"/></StgValue>
</operation>

<operation id="178" st_id="5" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="193" bw="0" op_0_bw="32" op_1_bw="32">
<![CDATA[
if.then_ifconv:117 %store_ln446 = store i32 %second_packet_data, i32 %second_packet_data

]]></Node>
<StgValue><ssdm name="store_ln446"/></StgValue>
</operation>
</state>

<state id="6" st_id="6">

<operation id="179" st_id="6" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="0">
<![CDATA[
if.then84:4 %write_ln458 = write void @_ssdm_op_Write.axis.volatile.i128P128A, i128 %lbTxDataOut, i128 %zext_ln458

]]></Node>
<StgValue><ssdm name="write_ln458"/></StgValue>
</operation>

<operation id="180" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
<literal name="tmp_1" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="0" op_0_bw="0">
<![CDATA[
if.then84:7 %br_ln472 = br void %if.end103

]]></Node>
<StgValue><ssdm name="br_ln472"/></StgValue>
</operation>

<operation id="181" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="0" op_0_bw="0">
<![CDATA[
if.end103:0 %br_ln473 = br void %sw.epilog

]]></Node>
<StgValue><ssdm name="br_ln473"/></StgValue>
</operation>

<operation id="182" st_id="6" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="0" op_0_bw="0" op_1_bw="128" op_2_bw="128" op_3_bw="0">
<![CDATA[
if.then108:5 %write_ln479 = write void @_ssdm_op_Write.axis.volatile.i128P128A, i128 %lbTxDataOut, i128 %zext_ln479_1

]]></Node>
<StgValue><ssdm name="write_ln479"/></StgValue>
</operation>

<operation id="183" st_id="6" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="0" op_0_bw="0" op_1_bw="16" op_2_bw="16" op_3_bw="0">
<![CDATA[
if.then108:9 %write_ln493 = write void @_ssdm_op_Write.axis.volatile.i16P128A, i16 %lbTxLengthOut, i16 %add_ln490

]]></Node>
<StgValue><ssdm name="write_ln493"/></StgValue>
</operation>

<operation id="184" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
<literal name="tmp_2" val="1"/>
<literal name="tmp_4" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="0" op_0_bw="0">
<![CDATA[
if.then108:11 %br_ln496 = br void %if.end131

]]></Node>
<StgValue><ssdm name="br_ln496"/></StgValue>
</operation>

<operation id="185" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="-2"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="0" op_0_bw="0">
<![CDATA[
if.end131:0 %br_ln497 = br void %sw.epilog

]]></Node>
<StgValue><ssdm name="br_ln497"/></StgValue>
</operation>

<operation id="186" st_id="6" stage="1" lat="2">
<core>regslice</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="77" bw="0" op_0_bw="0" op_1_bw="64" op_2_bw="64" op_3_bw="0">
<![CDATA[
if.then_ifconv:1 %write_ln376 = write void @_ssdm_op_Write.axis.volatile.i64P128A, i64 %tagsOut, i64 %time_from_book_read

]]></Node>
<StgValue><ssdm name="write_ln376"/></StgValue>
</operation>

<operation id="187" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
<literal name="tmp" val="1"/>
<literal name="tmp_3" val="1"/>
<literal name="tmp_5" val="1"/>
<literal name="tmp_6" val="1"/>
<literal name="tmp_7" val="1"/>
<literal name="tmp_8" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="195" bw="0" op_0_bw="0">
<![CDATA[
if.then_ifconv:119 %br_ln450 = br void %if.end81

]]></Node>
<StgValue><ssdm name="br_ln450"/></StgValue>
</operation>

<operation id="188" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="next_state_load" val="!2"/>
<literal name="next_state_load" val="!1"/>
</and_exp></or_exp>
</condition>

<Node id="197" bw="0" op_0_bw="0">
<![CDATA[
if.end81:0 %br_ln451 = br void %sw.epilog

]]></Node>
<StgValue><ssdm name="br_ln451"/></StgValue>
</operation>

<operation id="189" st_id="6" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="199" bw="0">
<![CDATA[
sw.epilog:0 %ret_ln499 = ret

]]></Node>
<StgValue><ssdm name="ret_ln499"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
