 II
一、中文摘要  
 
  （關鍵詞：透明薄膜電晶體、溶膠凝膠、氧化鋅、再氧化、保護層） 
 
本年度計畫內容延續前一年研究的成果，利用最佳化的製程條件來完成透明薄膜電晶
體元件的製作。此外，我們也針對電晶體元件的傳導機制與操作可靠度問題進行研究，以
期能在 TFT-LCD 顯示技術中有更進一步的應用。 
在上年度計畫中，我們採用濺鍍方式沉積氧化鋅元件作為對照組，並同時開發新式的
溶膠-凝膠法沉積技術沉積氧化鋅薄膜，尋找出最佳之沉積條件。由研究成果中發現，對於
透明氧化物半導體材料而言，其本質的載子濃度過高，導致在操作上常無法有效地關閉元
件。因此，於本年度計劃中，我們研究兩種方式來有效地降低氧化鋅薄膜本身之本質載子
濃度。首先，利用再氧化技術，藉由調整氧化鋅薄膜退火製程以及搭配強氧化劑溶液的浸
泡，將半導體薄膜有效地進行再氧化。其次，我們也採用化學摻雜方式，將金屬鋯(zirconium
摻入氧化鋅薄膜進行改質，降低薄膜晶粒大小，減少本身材料之載子濃度，達到理想的薄
膜電晶體電特性表現。在研究中，我們也發展一種保護層(passivation layer)的技術，對氧化
鋅薄膜電晶體的後通道進行覆蓋，以期減輕外在環境對元件之影響，並延長元件之壽命。
在整個研究的過程中，我們利用完備的電性量測儀，對元件進行深入的電特性分析，並搭
配材料分析技術，如紅外線光譜分析、n&k薄膜測厚儀、X光繞射儀等進行薄膜結晶性、晶
粒尺寸及厚度變化等特性研究，提出一合理的物理模型解釋元件電性及可靠度的表現行為。 
 
 
 
 
 
 
 
 
 
 
 
 
 
 4
 
三、目錄 
 一、中文摘要 
 二、英文摘要 
三、目錄 
四、報告內容 
  1、前言 
2、研究目的 
3、文獻探討 
4、研究方法 
5、結果與討論 
五、參考文獻 
六、計畫成果自評 
七、可供推廣之研發成果資料表 
八、附錄 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
 
度模型。待元件完成後，我們亦嘗試使用介面改質方式與製程後處理方式嘗試提升元件之
電性表現與元件壽命。由於文獻中指示，氧化鋅為主動層之透明薄膜電晶體，是以頂閘極
結構能擁有較佳之電性表現，是故於本年度計畫中，我們亦嘗試不同結構之元件，以期待
能得到更佳表現之透明元件。本計畫主要以分析Hybrid薄膜電晶體的製程及電性為主，並
對製程及電性上提出建議加以改善元件特性。 
 
3、文獻探討 
在2003年惠普(Hewlett-Packard) 的工程師R. L. Hoffman 與奧瑞崗州立大學的科學家
們合作，使用ZnO作為透明通道層(conducting channel)所製成的薄膜電晶體。R. L. Hoffman
等人首先在玻璃基板上，以濺鍍的方式鍍上一層厚200nm 的ITO作為電極。然後以ALD鍍
上一層厚220nm的ATO(為AlO3與TiO2所組成的超晶格結構，為絕緣體)作為分隔導電通路與
電極之間的絕緣體。在ATO之上，再以離子束濺鍍的方式鍍上作為導電通路的ZnO，以及
作為源極與閘極電極的ITO如圖一所示。為了提昇ZnO的電阻係數，在濺鍍之後還須在純氧
中經過攝氏600-800度的快速退火。而源極與閘極的ITO，也須在純氧中經過攝氏300度的
RTA，以增加其透明度。而在光穿透度的實驗上。在所得到的頻譜上，他們發現可見光波
長範圍內的電磁波，對於元件整體的穿透率達75%。與在單一玻璃基板上所測得的92%穿透
率來比較，他們得出元件對這些波長的電磁波，其吸收率約為17%。[4] 
 
 
圖一為在ATO之上，再以離子束濺鍍的方式鍍上作為導電通路的ZnO，以及作為源極
與閘極電極的ITO之結構圖與透光特性[4] 
 
測量其特性曲線，發現製成的 TFT 在電極上加正電壓才能增加導電度並達到飽和，通
路中的電流亦十分穩定。除此之外，電流的開/關比(on-off ratio)高達 10 的七次方高開關比
值。2006 年於世界顯示權威指標性研討會 society institute display (SID)，由日本 Casio 公司
發表之學術文章指出，以氧化鋅為主動層之元件，其電子移動率可達到 50 cm2/V.sec。東京
工業大學的 Hideo Hosono 等人主張以透明的非晶型半導體氧化物 (amorphous oxide 
semiconductor)作為 TTFTs 中的主動通道(active channel)[3]。該團隊使用 InGaZnO( IGZO)
的材料，製造出來的可撓式 TTFTs 底層是由 200 微米厚的聚乙烯對苯二甲酸酯(PET)膜所組
成，其上是 30nm 厚的 IGZO 主動層，更上面是 140 奈米厚的氧化釔(Y2O3)閘極與 40nm 厚
的氧化銦錫(ITO)電極，如圖二所示。主要製程的方式為利用在室溫氧氣的環境下以 KrF 的
pulsed laser 打到 InGaZnO4 的靶材上沉積 IGZO 主動層。 
 6
 圖三為元件之旋塗步驟旋塗過程 
 
透過其他的氧化方式探討其氧化鋅之氧化問題[13-16] 
由於許多文獻中，皆指出透明氧化物材料，其特性與其金屬、氧比例有很大關係。
其中氧氣包括來自元件完成後再處理之環境，與本身與環境之接觸，皆可能成為薄膜中
提供氧分量之來源。由於溶膠凝膠氧化鋅合成後，即使本身薄膜具有完美 1：1 的金屬
與氧之黃金比例，但至完成沉積過程中的每一驟，皆可能因為外在環境而改變本身之金
屬與氧之比例。故除了上一年度計劃中提出之以不同環境下退火氣氛處理外，本年度計
劃採用再劇烈之化學溶液氧化技術來處理元件，以期達成更理想之薄膜特性。於本年度
計畫中，我們所採用的方式為使用雙氧水(H2O2)對元件進行再氧化製程。所使用之條件
與製程流程表列如圖七所示： 
 
化學合成方式摻雜其他物質[17-19] 
由上一年度之實驗結果可得知，採用氧化鋅之 sol-gel 方式製程元件，最大的問題
仍為元件本身載子濃度過高，無法有效關閉元件操作。而待元件沉膜完畢後再處理之方
式，仍有其極限存在。故於本年度計畫中，期待以最直接方式，改量薄膜本身材料特性，
以期能達到直接降低本身過多無法控制之載子之問題。 
 
改變熱板烘烤溫度[20-21] 
文獻中指出，烘烤步驟主要目的為去除有機溶劑，改變烘烤的溫度會影響到晶種特性，
進一步改變薄膜之後續製程的晶格排列方式，過高的烘烤溫度亦會對薄膜造成熱效應上的
影響，造就元件後續晶格過大，無法關閉之狀態。是以本實驗透過烘烤溫度的改變與退火
溫度的改變，討論利用 Sol-Gel 溶液旋塗完畢後，有機鍵結去除對於溫度處理之依存性。製
程步驟延續上一年度計劃中製程氧化鋅 sol-gel 薄膜的方式，將氧化鋅摻鋯溶液滴在事先準
備好，沉積有氮化矽之矽基板上，旋轉後經熱板烘烤，再以傅氏轉換紅外線光譜儀(FTIR)
量測其特性改變。 
 
改變真空退火爐管之退火溫度[22] 
文獻中指出，此退火步驟主要目的為強化欲沉積薄膜之鍵結強度，改變退火的溫度會
影響到薄膜之後續製程的特性，較高的溫度可以造成薄膜晶粒變大，但過高的退火溫度亦
會對薄膜造成熱效應上的裂化影響。故於本計劃中將氧化鋅溶液旋轉塗佈於電性分析試片
 8
[圖四](a)ID-VD(b)ID-VG部份為初始經真空退火爐管，氧氣環境下，經過1小時退火之基本元
件電特性結果。 
 
圖五為實驗結果之統整，其中0代表經過300℃於常壓環境，於加熱板上烘烤10分
鐘，再經過500℃採用真空退火爐管，通入固定氧氣壓力於0.3mtorr環境下，經過1小時退火
後，未經過雙氧水浸泡30分鐘，雙層旋塗之元件；1代表經過300℃於常壓環境，於加熱板
上烘烤10分鐘，再經過500℃採用真空退火爐管，通入固定0.3sccm流量之氧氣，經過1小時
退火後，再經過雙氧水浸泡30分鐘，僅單層旋塗之元件；2代表經過300℃於常壓環境，於
加熱板上烘烤10分鐘，再經過500℃採用真空退火爐管，通入固定0.3sccm流量之氧氣，經
過1小時退火後，再經過雙氧水浸泡30分鐘，雙層旋塗之元件；3代表經過300℃於常壓環境，
於加熱板上烘烤10分鐘，再經過500℃採用真空退火爐管，通入固定0.3sccm流量之氧氣，
經過1小時退火後，再經過雙氧水浸泡30分鐘，三層旋塗之元件特性，取VD=21伏。整體流
程如下圖，由電性圖中可發現，除了經過300℃於常壓環境，於加熱板上烘烤10分鐘，再經
過500℃採用真空退火爐管，通入固定0.3sccm流量之氧氣，經過1小時退火後，再經過雙氧
水浸泡30分鐘，僅單層旋塗之元件能有電特性表現外，其他元件皆表現無法關閉狀態，即
載子過多，無法有效排除整塊通道材料。証明雙氧水處理之薄膜元件，可增加元件之特性，
但無法達成使之後之成長薄膜能有更佳之晶種層之目的。圖十四為以上步驟之製程流程。 
 
[圖五] 各種實驗結果之統整。 
 
採用保護層結構 
圖六為薄膜熱脫附(TDS)對透明氧化鋅，單純旋塗完畢之薄膜之量測結果，圖七為覆蓋
氮化矽之薄膜之透明氧化鋅薄膜，成長於單純矽晶片之結果，比較兩張圖可發現，覆蓋氮
化矽之薄膜之透明氧化鋅薄膜，其氧氣脫附離開薄膜本身之現象相較於未覆蓋氮化矽之薄
膜之透明氧化鋅薄膜之試片，有明顯表示附之表現，這表示覆蓋保護層(氮化矽膜)能有效抑
制薄膜中氧之脫出，即有效鎖定住處理完之薄膜之金屬與氧氣比例。 
 
 10
膜電晶體之元件特性,反觀當第二階段退火溫度達到溫度500℃後，其電特性開始趨向無法
有效關閉之特性。然而再送入電漿輔助沉積系統(PECVD)長成氮化矽薄膜之元件，其特性
非旦不似非晶矽薄膜材料般，會有起始電壓左偏與次臨界擺伏變小的優點，反而使元件整
體特特偏向無法有效關閉之之特性，但仍依舊隨著退火溫度越高而越高。初步推斷,由於第
一階段的退火溫度為200℃、1小時，並無法有效形成結晶。後續經過電漿輔助沉積系統
(PECVD)長成氮化矽薄膜之元件與標準製程之元件經相同條件退火，長成氮化矽薄膜之元
件因為氮化矽薄膜包覆而阻絕環境氧氣的進入，因而爐管只提供一溫度環境而無氧氣環
境。溫度對於氧化鋅的貢獻只有晶粒變大,是故電流隨著溫度變大，但是鋅氧比例仍然不匹
配。 
 
化學合成方式摻雜其他物質 
在這個實驗當中，我們使用常壓退火爐管對Sol-gel做不同溫度退火，測試不同烘烤溫
度與時間，及不同退火溫度與時間。仿照上年度製程透明氧化鋅元件，進行二次旋塗製程，
最後再搭配電性量測與分析，最後再進行材料特性分析。以期能完成含金屬鋯(Zr, zirconium)
摻雜之透明氧化鋅，底閘極底接觸(BGBC)電晶體製作與驗證，如圖一所示。圖九為薄膜單
純經由300℃烘烤處理後，以傅氏轉換紅外線光譜儀(FTIR)量測之結果。圖中圈圈標示處，
表示碳-碳鍵與碳-氧鍵之鍵結位置。由圖九中可以發現，單純經由300℃烘烤處理之試片，
很明顯可以看到依然有碳-碳鍵與碳-氧鍵之鍵結存在，表示薄膜當中富含有數量不少之有機
鍵存在。 
 
圖九為薄膜單純經由300℃烘烤處理後，以傅氏轉換紅外線光譜儀(FTIR)量測之結果。 
 
圖十為薄膜經由300℃烘烤處理後，再經過350℃、450℃與550℃退火，再以傅氏轉換
紅外線光譜儀(FTIR)量測之結果。圖中圈圈標示處，表示碳-碳鍵與碳-氧鍵之鍵結位置。由
圖中之結果，我們可以發現，當，碳-碳鍵與碳-氧鍵之鍵結皆能有效消除。是故可以得到一
個小結論：由傅氏轉換紅外線光譜儀(FTIR)量測之結果，可知只要元件經過350℃以上溫度
熱處理持溫大於1小時以上，即可有效將有機鍵去除。 
 
 12
 
圖十二 以原子力顯微鏡(AFM, Atom Force Microscope)之結果 
 
我們亦有嘗試使用其他材料摻雜於薄膜當中，圖十三為不同材料之薄膜電晶體，電特
性比較，其中(a)為無摻雜之氧化鋅為主動層之元件(b)與(c)其他摻雜材料之結果。(b)部份，
其開關比達到7個數量級，導通電流亦接近10-5次方，線性區之電子移動率高達2.5 
cm2/V.sec，此電特性表現。(c)為使用另種摻雜之薄膜電體電特性表現，其元件特性之開關
比高達到7個數量級，導通電流只接近10-5次方，線性區之電子移動率高達0.904 cm2/V.sec，
此電特性表現雖然比 (b)條件中得到之電子移動率低，但其電性可逼近產線上使用的非晶矽
薄膜電晶體。 
(a) (b) 
(c) 
圖十三 其他摻雜材料之IDVG圖 
 
 14
 
圖十五 (a)元件經由常壓退火爐管，以300℃、10分鐘烘烤下處理，再經過350℃、450℃、
550℃、1個小時退火條件下之電性表現。圖十五 (b)為元件經由常壓退火爐管，以300℃、
10分鐘烘烤下處理，再經過350℃、1及2個小時退火條件下之電性表現。 
 
 
改變薄膜製程厚度 
圖十六為真空退火爐管，以300℃、10分鐘烘烤下處理，再經過350℃、1個小時退火條
件下，依序為1層、2層、3層旋塗sol-gel薄膜之電性比較。圖十七為不同厚度之X光繞射儀
分析儀(XRD, X-ray diffraction)之結果。其厚度分佈大約在400~1500 A之間，即旋塗一層，
大約增加40~50nm之間。由圖十六不同厚度下之比較圖中可發現，隨著旋塗次數上升，其
導通圖形會有左邊漂移之現象，此即表示當厚度變厚時，薄膜裡面之載子量會隨之提升，
故元件預進入關閉區操作時，需加以較大之電壓，才能完全將通道內之載子排出主動層區
域。由起始電壓往負電壓漂移之結果，也能明顯看此種漂移趨勢。反之，亦由於本身通道
層之載子量隨通道厚度上升，而大量提升，故其導通電流亦隨著厚度改變，而產生明顯提
升效果，故提升旋塗次數，即增加主動層之厚度，亦能相對提升元件之導通電流。 
 
 
圖十六為1層、2層、3層旋塗sol-gel薄膜，汲極端電壓為21V時之電特性整理。 
 
 
 16
性之目的。 
 
  
(a)         (b) 
圖十九(a)(b) 單純氮化矽之薄膜以及以10)奈米厚度之氧化鉿薄膜長成於氮化矽薄膜之上，
再以原子力顯微鏡觀察、量測之結果， 
 
 
 
圖二十為將元件旋塗長成於些兩介面之電特性(a)ID-VG(b)ID-VD，取VD=21伏之表現結果。
其製程條件為300℃、10分鐘烘烤下處理，再經過350℃、1個小時退火條件下製程之元件。 
 
 
真空量測 
 我們採用真空量測平台，進行薄膜元件之量測，其結果如圖二十一所示。由圖中結果
可以發現，隨環境中氣份含量，尤其是外在環境中氧含量之改變，可有效改變透明氧化物
半導體之電性，由於金屬氧化物半導本身可以吸收空氣中的氧氣，產生物理與化學吸附進
而減少本身材料之阻值，造成需要較大之起始電壓，ID-VG特性曲線向右邊移動。 
 
 18
 
圖二十二為真空條件量測下之結果所提出來解釋金屬氧化物半導體導通機制圖 
 
 
 20
 22
pp. L 347–L 349 
[25] P. Barquinha, A. Pimentel, and A. Marques, Journal of Non-Crystalline Solids 352 (2006) 
1749–1752 
[26] C.J. Brinker, K.D. Keefer, R.A. Assink, B.D. Kay, C.S. Ashley，J.Non-Cryst. Solids, 63 1984 
 
六、計畫成果自評 
 
在這兩年的研究中，我們已成功地完成以Sol-gel方式沉積透明薄膜電晶體之主動層，
搭配各種分析技術，量測觀察薄膜組成等各種薄膜特性，並且提出一物理的機制解釋元件
電性的表現。在研究中發現載子於氧化物半導體薄膜中的傳導機制是依循薄膜中之氧空缺
來進行傳導。我們以能帶圖的理論推演了氧化物半導體中載子的傳導機制，即氧空缺於透
明氧化物能隙中將形成淺缺陷能階(shallow donor lever)，藉此缺陷能態的形成將傳導大量的
載子。因此隨著氧空缺變多，導電度因此提升。而氧空缺的形成可取決於sol-gel 薄膜本身
的組成以及薄膜製備的過程，例如溫度及環境等的因素造成氧元素的物理性吸/脫附問題。
因此本計畫研究中，利用最佳化的製程環境、後續處理技術、摻雜技術，以及保護層的形
成，有效地增強sol-gel ZnO薄膜的穩定性與電性可靠度。 
在研究中我們也建立濺鍍之製程條件，以佐証Sol-gel方式所得到之結果。其使用真空
濺鍍系統(Sputtering System)，採用金屬鋅靶材。以矽晶圓為基板，濺鍍氧化鋅為主動層，
調整通入氧氣流量與濺鍍功率，建立完整薄膜特性資料庫。並將上述薄膜進行各種材性分
析，作為Sol-gel沉積方之對照組，並完成元件製程。採用真空濺鍍系統製程之元件，其導
通電流大約為10-5安培、載子移動率為2.029848 (cm2 V-1 s-1)，開關比為2.6×106，已達到相關
文獻中之電特性表現，亦優於線上非晶矽薄膜電體之載子移動率與開關比之特性，成果已
附於上年度計畫當中。 
針對元件可靠度的分析研究部分，由於氧空缺主導了此化合物材料的特性，導致化合
物材料元件於充足氧環境下時(大氣環境)，在照光與電壓Stress後，元件特性無法立即回復。
但在真空環境下，經過照光與電壓Stress量測，卻不會產生此種非理想情況。我們利用照光、
電壓變化以及環境等變化等條件搭配量測分析，成功地建立了一套關於此種ZnO氧化物半
導材料之傳導機制模型。 
本研究計畫的成果，以及衍生出的研究論文如下:  
 
1. 1. Yi-Teh Chou, Po-Tsun Liu*, Wei-Ting Lin, Yu Jane Mei, Yi-Chang Lin and Kun-Ming 
Chen, “Novel ZnO- based Thin Film Transistor with Zr Dopant by Ambient Sol-Gel process”, 
Symposium on Nano Device Technology, Taipei, thu-p1-09 (2007) 
2. Yi-Teh Chou, Chen-Shuo Huang, S.J Shiau, Po-Tsun Liu*, Li-wei Chu, “Investigation on 
Thin-Film-Transistors with a Transparent Material Zinc-Oxide Layer with DC sputter 
deposition system”, International Display Manufacturing Conference and Exhibition, 
Taipei, thu-p1-23 (2007) 
3. Chen-Shuo Huang, Yi-Teh Chou, Po-Tsun Liu*, Wan-Fang Chung and Chien-Jui Huang, 
“Spin-On ZnO Thin Film Transistors with Oxidation Treatment, ” International Display 
Manufacturing Conference and Exhibition, Taipei, T5-40, pp.76 (2007) 
出席國際學術會議心得報告 
                                                             
計畫編號 NSC 95-2221-E-009-254-MY2 
計畫名稱 透明半導體之薄膜電晶體關鍵技術開發研究 
出國人員姓名 
服務機關及職稱 
鄒一德 交通大學/光電工程學系 博士生 
會議時間地點 2008.04.27~2008.05.08 San Diego (U.S.A) 
會議名稱 ICMCTF 2008 
發表論文題目 
Study on electrical properties of ZrZnO thin film transistor with dual  
stacks of gate dielectrics 
 
一、參加會議經過 
今年很榮幸能夠參與一年一度，大會地點在美國西岸的聖地牙哥的 International 
Conference On Metallurgical Coatings And Thin Films (ICMCTF 2008)大會，大會舉行日期
是在今年的 4 月 27 號至 5 月 02 號，一共 6 天整。會議內容主要分為 33 個 session，包括
有高溫長成薄膜(Coatings for Use at High Temperature)、硬旋與氣相沉積技術(Hard 
Coatings and Vapor Deposition Technology)、光學薄膜(Optical Thin Films)及先進旋塗與薄
膜特性(Advanced Characterization of Coatings & Thin Films)等多個研討會。International 
Conference On Metallurgical Coatings And Thin Films (ICMCTF 2008)大會的會場主要分為
兩大部分，口頭報告會場與展示會場(exhibition)。展示會場主要是薄膜分析與沉積相關
廠商的產品展覽與參與文章投稿。參與展示的廠商，包括"CVD Diamond Systems for 
Research and Production"、"South Bay Technology, INC."和"Micro Materials"等國際知名儀
器廠商。今年展示會場的主題和往年沒有很大差別，亦為符合大會主軸，即薄膜沉積與
分析相關。 
由眾薄膜沉積廠業界展示的儀器來看，薄膜沉積與分析技術亦一年一年明顯進步當
中，半導體產業與光電相關產業仍有很大的發展前景。而由分析儀器廠商部份，也代表
產業界對固障與排除分析的重視，因為仍是有效達成降低成本，提高生產效率的最佳方
法之一。 
 
   
圖五 研討主題台上報告處外觀            圖六 同為來台灣上研究人員報告其研究主 
題情景 
 
口頭報告會場的另一端是各研討會的口頭演講部份，此部份為邀請各領域研究成果
傑出的學者來給予大會研究報告。我參加的演講部份，印象最深的為來一位國際知名學
者，來自美國加州史單佛大學，材料工程學系的 William D.NIX 博士，其演講主題為薄
膜沉積後之應力釋放機制與方法分享。內容主要是以多晶矽材料為主軸，說明當材料沉
積時，勢必會遇到應力影響最後成形薄膜相關問題，若能於沉積過程中有效控制相關因
素，即可解決許多非理想結果。會議期間亦參加多場其他研究主題的口頭演講，聽了許
多國外研究學者的報告並且針對內容提出一些問題，皆得到台上演講者的回答與完整解
釋。 
 
二、與會心得 
參與今年這次 International Conference On Metallurgical Coatings And Thin Films 
(ICMCTF 2008)大會，讓我吸收到許多寶貴知識，未來博士班生涯中，打開另一片全新不
同的視野；原來單單薄膜沉積一個步驟中，一個元件中必經過的小小卻又非常重要的步
驟，竟包含了如此豐富又多樣化的演變與學問在其中。更不用提整個元件製程了，決不
是簡簡單單如我發表文章中，只有元件電特性分析一個方向而已。在我的學問追求道路
上，經歷過這一系列的大會活動後，與各國人士討論，爭論過程中，得確引起了我許多
另一方向的反向思考與研究想法。在未來博士班生涯中，著實打開了另一片全新不同的
視野。 
我的海報標題是「Study on electrical properties of ZrZnO thin film transistor with dual  
stacks of gate dielectrics」，主要方向為採用新穎式透明半導體取代傳統通道材料、即非晶
矽。並以新穎、省能的綠色方式完成薄膜沉積，再搭配特殊結構，以有效增進提昇元件
電特性。而在海報張貼講解期間，也認真得進行海報展示與說明部份。在參與海報張貼
並於會場講解研究數據與內容期間，許多來自其他各國，包含對岸大陸的學術研究人員，
亦對我的研究相當有興趣，也給予了我豐富的建意與經驗分享，我也很熱心的提供了他
們我的研究經驗，相信在他們回國中後，也能和我一樣，不會忘記這個來自遠方島國、
台灣一段美好的學術交流與腦力激盪時光。 
本次參予 International Conference On Metallurgical Coatings And Thin Films (ICMCTF 
2008)大會，攜帶回紙本論文一本，將提供台灣沒有參予大會的實驗室夥伴有機會閱讀國
Study on electrical properties of ZrZnO thin film transistor with dual 
stacks of gate dielectrics 
Yi-Teh Chou1, H.W. Li1, Y.C. Kuo2, P. T. Liu2, T.C Chang3, L.F Teng1, F.J Luo4, B.C. Huang5, 
J.S. Chiuan5, C.C. Yu5, and Shiou-Jiuan Shiau2
 
1. Institute of Electro-Optical Engineering, National Chiao-Tung University, Taiwan, R.O.C. 
2. Department of Photonics & Display Institute, National Chiao-Tung University, Taiwan, 
R.O.C. 
3. Department of Physics and Institute of Electro-optical Engineering, Center for Nanoscience 
and Nanotechnology, National Sun Yat-sen University, Kaohsiung, R.O.C. 
4. AU Optronics, Taiwan, R.O. C. 
5. Industrial Technology Research Institute, Taiwan, Republic of China 
 
Abstract 
ZrZnO-based thin film transistors (TFTs) have 
attracted attentions in recent years because of their 
transparency and insensitivity to visible light, gaining 
large aperture ratio of display pixels. Among several kinds 
of ZrZnO-layer deposition technologies, the sol-gel 
process is paid much attention due to its simplicity, cost 
effectiveness and potential for large area deposition. 
Previous documents have reported the excess carriers in 
ZrZnO film dominate the conduction operation of the 
ZrZnO TFT device, and make the electrical output 
characteristic “Hard saturation”. It thereby requires a high 
negative voltage to deplete the channel layer for achieving 
the off-state of TFT device. In this work, the ZrZnO TFT 
with dual stacks of gate dielectric layers consisting of 
SiNx and a buffer layer of Al2O3 or HfOx film was 
developed to improve the interface between ZrZnO and 
gate SiNx insulator layer. The improvement can 
effectively suppress the hard saturation leakage. 
Furthermore, with the buffer layer, the voltage to deplete 
channel and subthreshold swing of ZrZnO TFT could be 
reduced obviously, compared to the counterpart without 
the buffer layer. Therefore, these experimental results 
clearly indicate the proposed sol-gel ZrZnO TFT has great 
potential for the application to the advanced AMLCD 
technology. 
Key word: ZrZnO, TFT, and channel layer 
 
Introduction 
ZnO-based thin-film transistors 〈 TFTs 〉 have 
attracted much attention over the last several years 
because of the following several potentials toward future 
electronic and optoelectronic applications：  replacing 
conventional amorphous-Si TFT , realizing transparent 
electronics, and functioning as an efficient 
photodetector.1-4
Sol–gel derived mixed oxide films also attracted 
attention of many researchers working in this field due to 
its simplicity, cost effectiveness and advantage for large 
area deposition. The mixed oxide of Zn and Zr are very 
rarely studied and might be interesting from the point of 
view of application. With this understanding, we have 
fabricated mixed oxide of Zn and Zr films using sol–gel 
method. It is an attractive technique for obtaining thin 
films and has the advantages of easy control of the film 
composition and fabrication of a large area thin film with 
low cost. Zn1-xZrxO films with oxygen deficiency are 
n-type semiconductors. We have synthesized transparent 
conducting ZnO films doped with Zr atoms,5-8 the content 
of Zr atoms is 3 at %. However, Zn1-xZrxO-based TFTs 
appear large off-state current, because the channel is 
conductive without applying gate bias . This phenomenon 
may be attributed to the as-deposited Zn1-xZrxO thin 
films containing high carrier densities, thus increasing the 
conductivity in the channel. Therefore, the most important 
work in Zn1-xZrxO-based TFTs research9-14 efforts at the 
moment is to reduce the carrier concentration in 
Zn1-xZrxO thin films. In this study, we investigated the 
properties of sol-gel derived Zr-doped ZnO films at a low 
annealing temperature of 350°C. In the present study, the 
electrical and structural properties of Sol-gel derived 
Zn1-xZrxO films and thin-film transistors TFTs have been 
studied and discussed. 
 
Experimental Procedure  
In order to making sure our Zn1−xZrxO TFTs have 
lower off current, we demonstrated the Zn1−xZrxO-based 
TFT with a conventional structure, to fabricating easily 
and efficiently. The device structure of Zn1−xZrxO based 
-TFTs as shown in Figure1 is the bottom-gate type and 
was fabricated by the following sequence of processes. 
The metal MoW was deposited on the glass substrate as a 
bottom gate electrode. Silicon Nitride served as the gate 
insulator with a thickness of 3000 Å. The source and drain 
electrodes were made up of indium-tin oxide (ITO) and 
channel width and length were 50 and 3 μm, respectively. 
Finally, the Zn1−xZrxO thin films were deposited by spin 
coating with the processing parameters. Of 100 nm 
thickness were then deposited by dc sputtering with the 
following operating conditions ：  power_150 (W) , 
sputtering rate_0.3(A/sec), and Ar/O2=24/3 sccm 
atmosphere at room 12 temperature. The microstructure 
and roughness of the SiNx and HfOx / SiNx films were 
investigated by AFM （Atomic Force Microscopy） . 
Among a number of interface conditions which can 
Conclusion 
Since the improved mobility is suspected to be 
related to the decreased roughness of the interface 
between the semiconducting layer and the gate insulator. 
This phenomenon may be attributed to rough 
channel/dielectric interface with SiNx dielectric layer; 
thus, we describe the introduction of an HfOx capping 
layer onto the SiNx films. In other words, in order to get a 
good device, we replace SiNx with HfOx / SiNx as 
dielectric layer. For large area flat-panel display 
fabrication, the chemical solution deposition process 
provides a more efficient way for depositing device 
components than vacuum techniques. In conclusion, we 
also successfully demonstrated Zr0.03Zn0.97O based 
-TFT on glass substrate with low annealing temperature. 
 
Reference: 
[1] S. Masuda et al. “Transparent thin film transistors 
using ZnO as an active channel layer and their electrical 
properties.” J. Appl. Phys. Vol.93, No.3, p.1624 (2003) 
[2] J. Nishii et al. “High mobility thin film transistor with 
transparent ZnO channels,” Jpn. J. Appl. Phys. Vol. 42, p. 
L347 (2003) 
[3] Hsing-Hung Hsieh and Chung-Chih Wu, APPLIED 
PHYSICS LETTERS 89, 041109 (2006) 
[4] P. Barquinha *, A. Pimentel, A. Marques, L. Pereira, R. 
Martins, E. Fortunato, Journal of Non-Crystalline Solids 
352 (2006) 1749–1752 
[5] S. Walsh ,Wetch Etching fo Semiconductor Fabrication, 
Janus Ventures Inc.] 
[6] Jen Hao Lee, Pang Lin, Jia Chong Ho, and Cheng 
Chung Lee, Electrochemical and Solid-State Letters, 9 (4) 
G117-G120 (2006) 
[7] R E Presley, C L Munsee, C-H Park, D Hong, J F 
Wager and D A Keszler J. Phys. D: Appl. Phys. 37 (2004) 
2810–2813 
[8] Mi-Hwa Lim, KyongTae Kang, and Ho-Gi Kim, 
APPLIED PHYSICS LETTERS 89, 202908 (2006) 
[9] Masanobu Izakia, and Junichi Katayama Journal of 
The Electrochemical Society, 147 (1) 210-213 (2000) 
[10] R E Presley, C L Munsee, C-H Park, D Hong, J F 
Wager and D A Keszler J. Phys. D: Appl. Phys. 37 (2004) 
2810–2813 
[11] B J Norris, J Anderson, J F Wager and D A Keszler, J. 
Phys. D: Appl. Phys. 36 (2003) L105–L107 
[12] Kimoon Lee, Jae Hoon Kim, and Seongil Im, 
APPLIED PHYSICS LETTERS 89, 133507 (2006) 
[13] Ü. Özgür,_ Ya. I. Alivov, C. Liu, A. Teke,_ M. A. 
Reshchikov, S. Doðan,_ V. Avrutin, S.-J. Cho, and H. 
Morkoç_ JOURNAL OF APPLIED PHYSICS 98, 041301 
(2005) 
[14] B J Norris, J Anderson, J F Wager and D A Keszler, J. 
Phys. D: Appl. Phys. 36 (2003) L105–L107 
  
題也恰巧有準備到。也給我增廣不少見聞!!由於住宿的關係認識了中央大學光電研究所
博士班的學長也在此Oral!交換不少意見跟第一次上台應該怎麼應答,也在民宿體會到真
正法國人的生活：十分挾意且浪漫的生活方式深深吸引著我，雖然一天到晚麵包為主餐
跟台灣飲食方式差異相當大之外其他交談上文化上國際禮儀上都所學良多!!其中很特別
的是當地網路跟 3G 手機並不如台灣發達，然而科技產業卻更貼近＂人性化＂的設計比如
家庭中電視盒裝上晶片以便看許多衛星頻道但是可以看你喜歡哪種頻道只選看某些頻道
作收費!!汽車上也發明可以＂自動＂路邊停車的車子讓你方向盤不用手動就可以停進停
車格!!火車車票可以網路上訂購後直接在家列印即可搭乘等等人性化設計都比上台灣更
便利且貼近生活。此趟法國之旅除了學術上，各方面我都學習到很多。相信這些對我未
來學術上以及人生的生涯規劃處事觀點和世界觀都會有很大的影響!!非常值得的一趟旅
程!!! 
 
 
 
 
 
 
 
Recently, a portable communication system is spotlighted and thus there is of 
increasing interest on the display devices on foldable plastic substrate. For portable 
device applications, steel foil substrate is more attractive due to its lightweight, thin, 
flexible and rugged characteristics1-7. As compared with plastic substrates, the steel 
foil substrate is compatible with the traditional manufacture process of thin film 
transistor (TFT) due to its higher melting point and better blocking against water 
vapor and oxygen permeability. In order to obtain higher display quality and lower 
power consumption, the low-temperature polycrystalline silicon TFT (poly-Si TFT) 
technology is necessary 5-7. For the flexible displays, the electronic devices and 
substrate will be subjected to different levels of mechanical strain. Therefore, the 
study on performance of poly-Si TFT under mechanical stress is critical for proper 
circuit design in a flexible display technology. Previous researchers have reported the 
effect of tensile strain on the mobility of poly-Si TFT. ) However, no further 
investigation was reported for the influence of compressive stress on the electrical 
characteristics of poly-Si TFT devices. In this work, we study the variation in 
threshold voltage and mobility characteristics of p-channel poly-Si TFT under 
uniaxial compressive strain induced by substrate bending. The characteristics of 
poly-Si TFT under tensile stress is also reported for comparison.   
 The poly-Si TFT devices were fabricated on a type 304 stainless steel foil with 
Young’s modulus 200GPa (thickness=70μm, area=10cm×10cm) by conventional 
LTPS process. Because the roughness of bare steel foil was not suitable for TFT 
process, it was mechanically polished first.8 A 2μm–thick spin-on-glass (SOG) buffer 
layer was coated on the polished steel foil in order to obtain a smooth and 
pinhole-free surface with a surface roughness (Ra) of 0.499nm. The fabrication 
processes were described as followed. A 0.3μm–thick SiO2 buffer layer and a 
50nm-thick amorphous hydrogenated silicon (a-Si:H) layer were deposited 
 2
under compressive strains with different Rn values of -50, -40, -30 and -10 mm. 
Before the mechanical stress applied, the p-channel LTPS TFT exhibits superior 
characteristics such as field-effect mobility of 92 cm2/Vs, a threshold voltage of -5.7 V, 
and an on/off current ratio higher than 107 and substhreshold slope of 0.85 V/dec. 
However, a slight decrease of subthreshold slope (SS) was observed in the case of 
compressive stressing (the inset of Fig. 2(a)), while SS increased with the increase of 
tensile strain Rp from 50mm to 10 mm, as shown in the inset of Fig. 2(b). It also was 
observed that the threshold voltage of poly-Si TFT devices, applied at VD= -10 V, 
increased as a function of either compressive or tensile strain with radius R= ∞, ±50, 
±40, ±30 and ±10 mm. The strain on the surface is given by 
( )
( )( )ηη
ηηε
x
x
R
dd sf
surface ++
++
⎟⎟⎠
⎞
⎜⎜⎝
⎛ +=
11
21
2
2
         (1) 
where η=df/ds and x=Yf/Ys. df and ds are film and substrate thickness, respectively, 
and Yf and Ys are respective Young’s modulus.11-12 There is an intrinsic stress between 
metal foil and inorganic layers because drain and gate could be seen to the direction 
parallel to bending direction. The creation of the dangling bonds in the polycrystalline 
Si is mainly due to the breakage of weak Si-Si bonds during mechanical strain. The 
bond strength can be affected by the strain and thus the creation of dangling bonds 
will depend on the curvature.14-15 Therefore, this could cause the enlargement of 
threshold voltage with increasing mechanical strains. 
 The mobility of the proposed p-channel poly-Si TFT as a function of curvature 
radii was investigated. As shown in Fig. 4(a), the field effect mobility of hole is 
enhanced under uniaxial compressive strain parallel to the channel, while the mobility 
is degraded with the increase of tensile strain. These characteristics are similar to 
those in the single crystalline metal oxide semiconductor devices, due to the 
 4
strain with bending radius of 10 mm.  
Acknowledgement 
This work was performed at Industrial Technology Research Institute-Energy & 
Resources Laboratories and National Nano Device Laboratories, Taiwan, R.O.C. The 
authors would like to acknowledge the financial support of the National Science 
Council (NSC) under Contract Nos, NSC 95-2221-E-009-0254-MY2, NSC 
96-2221-E-009-130-MY3, NSC 96-2218-E-009-009, and partially supported by 
MOEA Technology Development for Academia Project # 95-EC-17-A-07-S1-046 and 
MOE ATU Program #95W803. 
 6
