VERILOG = {
	.v
}

LEF = { 
	.lef, 
	.lef_*
}

LIB = { 
	.lib,
	.lib_*
}