# 并行编程平台

从传统的逻辑角度来看，顺序计算机包括一个通过数据路径连接到处理器的存储器。处理器、内存和数据路径这三个组成部分都是计算机系统整体处理速度的瓶颈。多年来，一些架构创新解决了这些瓶颈问题。其中最重要的创新之一就是处理单元、数据路径和内存单元的多重性。这种多重性要么对程序员完全隐藏（如隐式并行），要么以不同形式暴露给程序员。在本章中，我们将概述与并行处理相关的重要架构概念。目的是为程序员提供足够详细的信息，使他们能够在各种平台上编写高效的代码。我们开发了成本模型和抽象概念，用于量化各种并行算法的性能，并找出各种编程结构导致的瓶颈。

在讨论并行平台时，我们首先要概述串行和隐式并行架构。这是因为通常可以通过简单的程序转换来重新设计代码，从而实现显著的速度提升（2 到 5 倍的未优化速度）。对次优串行代码进行并行化往往会带来不可靠的速度提升和误导运行时间的不良后果。因此，我们主张在尝试并行化之前先优化代码的串行性能。正如我们将在本章中展示的，串行优化和并行优化的任务往往具有非常相似的特点。在讨论了串行和隐式并行架构之后，我们将在本章的其余部分讨论并行平台的组织、算法的底层成本模型以及可移植算法设计的平台抽象。希望直接了解并行架构的读者可以跳过第 2.1 和 2.2 节。

## [2.1 隐式并行 - 微处理器架构的趋势](./2.1%20Implicit%20Parallelism%20Trends%20in%20Microprocessor%20Architectures/)

### 2.1.1 流水线和超标量

### 2.1.2 超长指令字处理器

## [2.2 内存系统性能的限制](./2.2%20Limitations%20of%20Memory%20System%20Performance/)

### 2.2.1 利用缓存改善有效内存延迟

### 2.2.2 内存带宽的影响

### 2.2.3 隐藏内存延迟的其他方法

### 2.2.4 多线程与预取的权衡

## [2.3 并行计算平台的两部分](./2.3%20Dichotomy%20of%20Parallel%20Computing%20Platforms/)

### 2.3.1 并行平台的控制结构

### 2.3.2 并行平台的通信模式

## [2.4 并行平台的物理结构](./2.4%20Physical%20Organization%20of%20Parallel%20Platforms)

### 2.4.1 理想并行计算机的结构

### 2.4.2 并行计算机互连网络

### 2.4.3 网络拓扑

### 2.4.4 评估静态互连网络

### 2.4.5 评估动态互连网络
