关于FPGA的调试问题：

Verilog代码不像C语言一样好调试，毕竟这东西的代码可不是自上而下执行的，而是并行的，且对应的生成目标是硬件电路，所以想要调试基本上是很困难的。

不过好在可以仿真。根据我的经验，第一次仿真往往不是很顺利的，因为咱是个粗心大意的人，可能稍不留神就把!reset_n写成了reset，导致电路模块一直处于复位状态；或者在写加法器的时候将+1'b1写成+1'b0，导致分配的数据单元原地不动。。。。。。

这种情况，一定要先看波形图，看看哪个信号是正常的，哪个信号不正常。正常的信号用来确定没有出错的代码，这里就千万不要动了。如果信号不动，要先看使能信号模块，看看是不是相关模块复位写错了，是不是加法器写成+0了，看看条件条件判断对不对。



还有一点就是写的模块一定要考虑兼容性，要在其他设备上具备良好的重用性，这样才能有利于模块化设计。还有代码必须易读，这样才可修改（我写的那俩显然不咋地，所以我把梅哥的tx、rx串口模块的文件放到project文件夹下了）

