<?xml version="1.0" encoding="UTF-8"?>
<precedent xmlns="http://law.2nx.info/xml_precedent">
  <基本情報>
    <知的財産裁判例>
      <事件番号>平成11(行ケ)316</事件番号>
      <裁判年月日>平成13年03月21日</裁判年月日>
      <裁判所名>東京高等裁判所</裁判所名>
      <権利種別>特許権</権利種別>
      <訴訟類型>行政訴訟</訴訟類型>
      <PDFs>
        <PDF type="全文">http://www.courts.go.jp/hanrei/pdf/C0BA3DD940A48DFC49256ACA001C2406.pdf</PDF>
        <PDF type="別紙１">http://www.courts.go.jp/tenpu/pdf7/C0BA3DD940A48DFC49256ACA001C2406-1.pdf</PDF>
      </PDFs>
      <URL>http://www.courts.go.jp/search/jhsp0030?hanreiid=12607&amp;hanreiKbn=07</URL>
    </知的財産裁判例>
  </基本情報>
  <判決文>
    <主文前>
    平成１１年（行ケ）第３１６号審決取消請求事件（平成１３年３月７日口頭弁論終結）判決原告インターナショナル・ビジネス・マシーンズ・コーポレーション代表者【Ａ】訴訟代理人弁理士坂口博同市位嘉宏同渡部弘道被告特許庁長官【Ｂ】指定代理人【Ｃ】同【Ｄ】同【Ｅ】同【Ｆ】</主文前>
    <主文>
      原告の請求を棄却する。
      訴訟費用は原告の負担とする。
      この判決に対する上告及び上告受理申立てのための付加期間を３０日と定める。
    </主文>
    <事実及び理由>
      第１　当事者の求めた裁判
      
      １　原告特許庁が平成４年審判第１２２５３号事件について平成１１年５月１４日にした審決を取り消す。訴訟費用は被告の負担とする。
      
      ２　被告主文第１、２項と同旨
      
      第２　当事者間に争いのない事実
      
      １　特許庁における手続の経緯原告は、１９８４年（昭和５９年）２月２７日にアメリカ合衆国においてした特許出願に基づく優先権を主張して、同年１１月２９日、名称を「メモリ・リフレッシュ・システム」とする発明（以下「本願発明」という。）につき特許出願をした（特願昭５９ー２５０６７０号）が、平成４年３月９日に拒絶査定を受けたので、同年７月２日、これに対する不服の審判の請求をした。特許庁は、同請求を平成４年審判第１２２５３号事件として審理した上、平成７年２月２０日に「本件審判の請求は、成り立たない。」との審決をしたが、当庁平成７年（行ケ）第１６８号審決取消請求事件について平成９年１１月５日に言い渡された判決が同審決を取り消し、同判決は確定したので、特許庁は、同審判請求につき更に審理し、平成１１年５月１４日、「本件審判の請求は、成り立たない。」との審決をし、その謄本は、同年６月９日、原告に送達された。
      
      ２　平成３年２月２８日付け手続補正書、平成４年１月２３日付け手続補正書及び平成１０年８月５日付け手続補正書による各補正を経た後の本件出願に係る明細書（以下「本願明細書」という。なお、原告作成の甲第２号証の５は、本願明細書の記載事項を同一文書に表示したものである。）記載の特許請求の範囲保留要求信号に応答してローカル・バスの制御権を放棄し保留肯定応答信号を発生する型のプロセッサを含むデータ処理システムにおいて、ダイナミック・ランダム・アクセス・メモリをリフレッシュするためにＤＭＡコントローラに接続されたメモリ・リフレッシュ・ユニットであって、前記ＤＭＡコントローラから保留要求信号が到達していないときに、リフレッシュタイマ回路からの周期信号に応答して前記プロセッサに対して保留要求信号を供給する第１の論理手段と、前記第１の論理手段が供給した保留要求信号に応答して前記プロセッサが発生した保留肯定応答信号に応答してリフレッシュ制御信号を発生する第２の論理手段と、前記リフレッシュ制御信号に応答してメモリ行アクセスを制御するリフレッシュ信号を供給する第３の論理手段と、前記リフレッシュ制御信号に応答して１ずつ増分されるカウンタ・レジスタ回路と、前記リフレッシュ制御信号に応答して前記カウンタ・レジスタ回路のカウント値をメモリ行アドレスとして出力させる第１のゲート信号を発生し、前記ダイナミック・ランダム・アクセス・メモリの読取りサイクルを制御するメモリ読取り信号を発生させる第２のゲート信号を発生するシーケンサ回路とを備えていることを特徴とするメモリ・リフレッシュ・ユニット。
      
      ３　審決の理由審決は、別添審決書写し記載のとおり、本願明細書は、当業者が容易にその実施をすることができる程度に本願発明の目的、構成及び効果を記載したものとは認められず、また、特許請求の範囲の欄に本願発明の構成に欠くことができない事項のみが記載されているとも認められないので、特許法３６条３項及び４項（注、「平成２年法律第３０号による改正前の特許法３６条３項及び４項」の趣旨と解される。）に規定する要件を満たしていないとした。
      
      第３　原告主張の審決取消事由
      
      １　審決は、本願明細書の記載を正解しないで、当業者が容易にその実施をすることができる程度に本願発明の目的、構成及び効果を記載したものとは認められないと判断し、ひいて、特許請求の範囲の欄に本願発明の構成に欠くことができない事項のみが記載されているとは認められないとしたものであるから、違法として取り消されるべきである。
      
      ２　取消事由（本願明細書の記載事項についての認定判断の誤り）(1)　リフレッシュのオーバーヘッドについてア　審決は、「本願発明の目的、効果が仮にリフレッシュのオーバーヘッドを下げることにあるとしても、・・・明細書（注、本願明細書）及び図面の記載では、リフレッシュのオーバーヘッドとは何か、その目的、効果を達成するために何が必須の構成要件か、どの様な工夫によりリフレッシュのオーバーヘッドを下げることが可能になったのか、が不明であるので、本願発明が何か不明である」（審決書３頁１６行目～４頁３行目）と判断した。しかしながら、本願明細書（甲第２号証の５）には、リフレッシュのオーバーヘッドにつき「ここで、オーバヘッドとは全処理時間（ＤＲＡＭのある特定の行に関するリフレッシュ間隔に相当する時間）に対するリフレッシュに用いられる時間（ＤＲＡＭのすべての行を１回ずつリフレッシュするのに要する時間の合計）の比率である」（４頁２１行目～２４行目）との定義があり、また、実施例に係る具体的なオーバーヘッドの計算式の記載（１６頁１９行目、以下「オーバーヘッドの計算式」という。）もあって、オーバーヘッドの意義に不明瞭なところはない。リフレッシュのオーバーヘッドはプロセッサ部分におけるオーバーヘッドを対象とするものであり、オーバーヘッドの計算式における分子（リフレッシュに用いられる時間）には、リフレッシュ信号が発生している期間が示されているところ、被告は、プロセッサ部分におけるオーバーヘッドを対象とするのであれば、オーバーヘッドの計算式における「リフレッシュに用いられる時間」は、保留肯定応答信号（ＨＬＤＡ）が発生している期間に対応するものでなければならないから、本願明細書に記載されたリフレッシュのオーバーヘッドの意義は不明瞭であると主張する。しかしながら、リフレッシュ信号が発生している期間は、ＤＲＡＭをリフレッシュする時間であるとともに、プロセッサがローカル・バス（以下単に「バス」という。）の制御権を放棄している時間（プロセッサにおいて本質的でない処理に要する時間）に当たるものである。もっとも、プロセッサがバスの制御権を放棄している時間（ＨＬＤＡが発生している期間）は、リフレッシュ信号が発生している期間と一致せず、これより長くなるが、リフレッシュ信号がインアクティブ（ハイレベル）になってから、すなわち、プロセッサがインアクティブ（ローレベル）の保留要求信号（ＨＲＱ）を受け取ってから、ＨＬＤＡをインアクティブ（ローレベル）とするまでの時間は、プロセッサのクロック速度や内部処理状態により変化し、一定ではないため、ＨＬＤＡが発生している（アクティブである）期間全体をオーバーヘッドの計算式における「リフレッシュに用いられる時間」とすることはできないのである。本願明細書（甲第２号証の５）に「従来技術ではリフレッシュ・サイクルにＤＭＡユニットを使用し、ローカル・バスの制御権獲得のために保留要求／肯定応答初期接続手順シーケンスを含むことになるためオーバヘッドが大きいという問題があった。したがって本発明の目的は、保留要求信号に応答してローカル・バスの制御権を放棄し、保留肯定応答信号を発生する型のプロセッサを含むデータ処理システムにおいて、リフレッシュ・サイクルにＤＭＡコントローラの処理を介在させないでダイナミック・ランダム・アクセス・メモリのリフレッシュを小さいオーバヘッドで実行できるメモリ・リフレッシュ・ユニットを提供することにある」（６頁１行目～９行目）と記載されているように、リフレッシュにＤＭＡコントローラを介在させた従来技術においては、ＤＭＡコントローラの接続シーケンスに費やす時間によりオーバーヘッドが増大するという問題があり、本願発明は、これを解決するため、リフレッシュにＤＭＡコントローラを介在させないでバス制御権を獲得する点に特徴がある。そうすると、オーバーヘッドを定義するに当たっては、それがプロセッサ部分におけるオーバーヘッドを対象とするものであっても、プロセッサ以外のリフレッシュ動作に関わる装置（リフレッシュ・ユニット、ＤＭＡコントローラ）の性能上、バスの制御権を何サイクル獲得する必要があるかを正確に把握できれば、それがプロセッサがバスの制御権を放棄している全期間（ＨＬＤＡが発生している全期間）でないとしても何ら不都合は生じない。しかも、リフレッシュ信号が発生している期間は、システムクロック信号のサイクル数として計算できるのであるから、クロックサイクルが定まれば、従来の方法とも比較できる客観的な指標ともなるのである。したがって、オーバーヘッドの計算式における「リフレッシュに用いられる時間」に、ＨＬＤＡが発生している期間ではなく、リフレッシュ信号が発生している期間が示されているからといって、本願明細書に記載されたリフレッシュのオーバーヘッドの意義が不明瞭であるということはできない。イ　また、本願明細書（甲第２号証の５）の従来例に関する「リフレッシュのオーバヘッドは１２％にも達する」（５頁２３行目～２４行目）との記載に関し、審決は、「リフレッシュのオーバーヘッドが１２％になる理由が不明である」（審決書７頁１行目～２行目）ので、「本願発明の目的、効果が不明である」（同６頁４行目～５行目）と判断した。しかしながら、ＤＭＡコントローラを介在させた従来技術において、ＤＭＡコントローラの接続シーケンスに費やす時間によりオーバーヘッドが増大することは上記アのとおりである。本願明細書の従来例に関する「リフレッシュのオーバヘッドは１２％にも達する」との記載は、従来技術において、動作時間の遅いＤＭＡコントローラ（主プロセッサの２倍のサイクルタイムで動作する。）の接続手順を介すると、リフレッシュ・サイクルごとに、余計な時間を含めてバス制御権を獲得することになり、その結果リフレッシュのオーバーヘッドが１２％にまでなることを説明したものである。本願明細書の記載からは、ＤＭＡコントローラが介在して、その接続手順を介することにより、オーバーヘッドが１２％もの大きい値になることが理解できれば、更にそれ以上の詳細部分を説明するまでもなく、本願発明が理解できるのであって、審決が、リフレッシュのオーバーヘッドが１２％になる理由が不明であるので、本願発明の目的及び効果が不明であるとしたことは誤りである。(2)　バス制御権獲得の調整について審決は、本願発明につき、「『ＤＭＡコントローラ』が『保留要求（ＨＲＱ）信号』を出力した場合、『ラッチされた保留要求（ＬＨＲＱ）信号』として『メモリリフレッシュユニット５』を介在し、『メモリリフレッシュユニット５』から『保留要求（ＨＲＱ）信号』を出力することになるが、この場合、(1)『プロセッサ１』は受け取った『保留要求（ＨＲＱ）信号』が『ＤＭＡコントローラ』から出力されたことをどの様にして知るのか、或いは知る必要が無いのか、(2)『プロセッサ１』は『保留肯定応答（ＨＬＤＡ）信号』を何に出力するのか（『ＤＭＡコントローラ』に直接出力するのか、『メモリリフレッシュユニット５』を介して出力するのか）、(3)『ラッチされた保留要求（ＬＨＲＱ）信号』を用い『メモリリフレッシュユニット５』を介在させている技術上の理由が何か、不明である。（本願発明における『ＡＮＤゲート１０』の役目が不明である）」（審決書１０頁１２行目～１１頁９行目）から、「本願発明の構成、効果が不明である」（同９頁末行～１０頁１行目）と判断したが、以下のとおり、この判断は誤りである。すなわち、ＤＭＡコントローラを含むデータ処理システムにおいては、一方でＤＭＡコントローラがバスの制御権を獲得する必要があり、他方、本願発明のメモリ・リフレッシュ・ユニットもリフレッシュのため独自にバスの制御権を獲得する必要があるが、両者が同時に制御権を獲得することはできないので、本願明細書の特許請求の範囲の記載のとおり、リフレッシュ・ユニットは「ＤＭＡコントローラから保留要求信号が到達していないときに、リフレッシュタイマ回路からの周期信号に応答して前記プロセッサに対して保留要求信号を供給する第１の論理手段」の構成を含んで、リフレッシュ動作を実行する。つまり、本願発明は、リフレッシュのため、リフレッシュ・ユニットがＤＭＡコントローラを介在させないでバス制御権を獲得する点に特徴があるのであるから、ＤＭＡコントローラとリフレッシュ・ユニットとの間で、バス制御権獲得の調整をすることが必要になるものである。審決の指摘する図面第２図（本願発明のメモリ・リフレッシュ・ユニットの詳細を示すブロック図、甲第２号証の１添付）に示された「ＡＮＤゲート１０」の役割は、ＤＭＡコントローラからのＬＨＲＱをＯＲゲート１３に送ってＨＲＱをプロセッサに送るか、ＬＨＲＱが到達していないときにリフレッシュ・タイマ回路からのタイミング信号をＯＲゲート１３に送ってＨＲＱをプロセッサへ送ることであって、ＡＮＤゲート１０自体が、ＤＭＡコントローラ及びリフレッシュ・ユニットによるバス制御権の獲得を調整する（ＤＭＡコントローラからのＬＨＲＱとリフレッシュ・タイマ回路からのタイミング信号とのいずれかを選択する）機能を有するものではない。本願明細書には、本願発明のリフレッシュ・ユニットがＤＭＡコントローラを介在させないでバス制御権を獲得することのできる構成が十分に記載されているわけではないが、その構成が本願明細書に開示されている必要はないものである。なぜなら、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整は、本願発明に係るリフレッシュ・ユニット以外の部分で行われるものであり、本願発明は、ＤＭＡコントローラとリフレッシュ・ユニットとのバス制御権獲得の調整方法に特徴があるわけではない。また、本願明細書及び上記図面第２図には、本願発明において、ＤＭＡコントローラを介在させないでリフレッシュ・ユニットにバス制御権を獲得させることを、リフレッシュ・ユニットをＤＭＡコントローラにバス制御権を要求する位置ではなく、ＤＭＡコントローラからＬＨＲＱを受け取る位置に接続させる構成によって実現していることが開示されており、このような構成のリフレッシュ・ユニットは、独自にバス制御権を獲得すること及びＤＲＡＭの各行のリフレッシュ信号を適切なタイミングで生成することのできる新規な構成である。さらに、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整の方法は、当業者にとって周知の技術事項であり、当業者であれば、本願明細書にその方法が十分に開示されていなくとも本願発明の実施をすることが可能である。なお、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整（調停）回路の一態様は別紙参考図１、２に示されるとおりである（以下、参考図１、２に示された調停回路を「参考調停回路」という。）が、参考調停回路は、当業者が本件出願時に容易に実現することができたものである。(3)　上記(1)、(2)のほか、本願明細書の記載につき、平成２年法律第３０号による改正前の特許法３６条３項及び４項の要件を満たさないとする事由は存在しない。
      
      第４　被告の反論
      
      １　審決の認定及び判断は正当であり、原告主張の取消事由は理由がない。
      
      ２　取消事由（本願明細書の記載事項についての認定判断の誤り）について(1)　リフレッシュのオーバーヘッドについてア　原告は、本願明細書が、リフレッシュのオーバーヘッドにつき「ここで、オーバヘッドとは全処理時間（ＤＲＡＭのある特定の行に関するリフレッシュ間隔に相当する時間）に対するリフレッシュに用いられる時間（ＤＲＡＭのすべての行を１回ずつリフレッシュするのに要する時間の合計）の比率である」と定義してあるから、不明瞭なことはないと主張するところ、本願明細書に上記の記載があることは認めるが、この記載によっても、リフレッシュのオーバーヘッドの意義は明確にはならない。すなわち、「オーバーヘッド」とは、「全処理時間」に対する「本質的でない処理に要する時間」の比率のことであるから、オーバーヘッドの改善を図ることを目的とする場合には、データ処理システムのどの部分における「全処理時間」及び「本質的でない処理に要する時間」を対象にするのかが明確にされなければならないところ、原告は、本願明細書におけるリフレッシュのオーバーヘッドにつき、プロセッサ部分を対象とするものである旨主張する。しかしながら、本願発明のプロセッサは、リフレッシュ・ユニットからのものであれ、ＤＭＡコントローラからのものであれ、保留要求信号（ＨＲＱ）に応答してバスの制御権を放棄し、保留肯定応答信号（ＨＬＤＡ）を発生する型のものであって、ＨＬＤＡを発生している間、プロセッサは、バスを用いた処理をすることができないのであるから、原告主張のようにプロセッサ部分におけるオーバーヘッドを対象とするのであれば、オーバーヘッドの計算式における「リフレッシュに用いられる時間」（本質的でない処理に要する時間）は、ＨＬＤＡが発生している期間に対応するものでなければならないはずである。ところが、本願明細書のオーバーヘッドの計算式における「リフレッシュに用いられる時間」はＨＬＤＡが発生している期間に対応するものではなく、原告の主張によれば、リフレッシュ・ユニット固有の信号（ＡＮＤ１６の出力信号）であるにすぎないリフレッシュ信号が発生している期間に対応するものであり、かつ、ＨＬＤＡが発生している期間とリフレッシュ信号が発生している期間とは一致しないというのであるから、本願明細書に記載されたリフレッシュのオーバーヘッドはプロセッサ部分を対象とするものであるということはできず、結局、本願明細書のリフレッシュのオーバーヘッドの意義は不明瞭であるというほかはない。原告は、リフレッシュ信号がインアクティブ（ハイレベル）になってから、プロセッサがＨＬＤＡをインアクティブ（ローレベル）とするまでの時間が、プロセッサのクロック速度や内部処理状態により変化するため、ＨＬＤＡが発生している期間全体をオーバーヘッドの計算式における「リフレッシュに用いられる時間」とすることはできない旨主張するが、仮にそうであるとすれば、ＨＬＤＡが発生している期間とリフレッシュ信号が発生している期間とは、ますますかけ離れたものとなるから、リフレッシュ信号が発生している期間を「リフレッシュに用いられる時間」としてオーバーヘッドを定義することにより、プロセッサのオーバーヘッドを把握することができるかどうか極めて疑わしい。イ　また、原告は、審決が、「リフレッシュのオーバーヘッドが１２％になる理由が不明である」ので、「本願発明の目的、効果が不明である」としたことが誤りであると主張するが、原告の主張によっても、オーバーヘッドが１２％になる従来技術が具体的にどのようなものであるかは依然として不明である。(2)　バス制御権獲得の調整について原告は、本願発明が、ＤＭＡコントローラとリフレッシュ・ユニットとのバス制御権獲得の調整方法に特徴があるわけではなく、また、その調整方法は、当業者にとって周知の技術事項であって、当業者は、本願明細書にその方法が十分に開示されていなくとも本願発明の実施をすることが可能であるから、リフレッシュ・ユニットがＤＭＡコントローラを介在させないでバス制御権を獲得することのできる構成が本願明細書に開示されている必要はない旨主張し（なお、ＤＭＡコントローラを介在させないでリフレッシュ・ユニットにバス制御権を獲得させることを、リフレッシュ・ユニットをＤＭＡコントローラからＬＨＲＱを受け取る位置に接続させる構成によって実現しているとも主張するが、そうであるからといって、何ゆえに、本願明細書にその方法が開示されなくてよいのかは明らかではない。）、さらに、参考調停回路は、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調停回路の一態様として、当業者が本件出願時に容易に実現することができたものである旨主張する。しかしながら、原告は、ＤＭＡコントローラを介在させないでリフレッシュ・ユニットにバス制御権を獲得させるための、本願発明のリフレッシュ・ユニットの構成が新規である旨を主張しており、仮に、そうであるとすれば、ＤＭＡコントローラとリフレッシュ・ユニットとの間におけるバス制御権獲得の調整は、従来にない新規な構成で実現されるはずであるから、その構成が当業者にとって周知の技術事項であるということはできない。また、参考調停回路は、参考図１に示されたものだけでは、例えば、ＦＦ１１Ｑ出力が調停回路への入力信号とされる必然性又はそれが当業者に自明であるとする理由がなく、また、調停回路から出力されるＬＨＲＱは、ＤＭＡコントローラから出力され調停回路においてラッチされたＨＲＱ（Ｄ）であることが必然又は自明であるとする理由がないなど、調停作業の論理の存在をうかがうことができない。そこで、具体的な回路構成である参考図２に示されたものを検討すると、その内容は、本願明細書及び図面並びに周知事項に基づくものではなく、むしろ新規の発明ともいうべき極めて巧妙なものであるから、結局、参考調停回路が、本件出願時に、本願明細書及び図面の記載並びに周知事項に基づいて当業者において容易に実現することができたものということはできない。したがって、本願発明におけるＤＭＡコントローラとリフレッシュ・ユニットとのバス制御権獲得の調整に係る構成が本願明細書に開示される必要がないとする理由はなく、本願明細書又は図面には、リフレッシュ・ユニットがＤＭＡコントローラを介することなくバスの制御権を獲得するための構成について記載されていない不備があるというべきである。(3)　上記(1)、(2)の事由を除き、本願明細書の記載につき、平成２年法律第３０号による改正前の特許法３６条３項及び４項の要件を満たさないとする事由が存在しないことについては、特に争わない。
      
      第５　当裁判所の判断
      
      １　取消事由（本願明細書の記載事項についての認定判断の誤り）について(1)　原告主張の取消事由のうち、まず、ＤＭＡコントローラとリフレッシュ・ユニットとのバス制御権獲得の調整に関する主張（上記第３の２の(2)）について検討する。(2)　本願明細書（甲第２号証の５）には、本願発明の実施例につき、「ＤＲＡＭ３とＩ／Ｏ装置との間で直接的なデータ転送を行うような場合には、ＤＭＡコントローラがプロセッサ１に保留要求（ＨＲＱ）信号を発生して初期接続手順シーケンスを開始させ、プロセッサ１からの保留肯定応答（ＨＬＤＡ）信号によりローカル・バスの制御権を獲得する。本実施例では、ＤＭＡコントローラからの保留要求信号は、ラッチされたあとラッチされた保留要求（ＬＨＲＱ）信号として第２図に示すメモリ・リフレッシュ・ユニット５に入り、要求したＩ／Ｏ装置のためにＤＭＡコントローラがローカル・バスの制御権を獲得する。・・・ＬＨＲＱ信号（ハイレベルが活動状態）はＡＮＤゲートの反転入力に印加される。この結果、ＡＮＤゲート１０のもう一方の入力であるフリップフロップ１１からの反転Ｑ出力がいかなる状態であっても・・・ＡＮＤゲート１０の出力はハイレベルからローレベルになる。このローレベルの出力は、ＡＮＤゲート１２からのハイレベル出力がないときは・・・ＯＲゲート１３を介してハイレベルのＨＲＱ信号をプロセッサ１に供給する。以上のようにして、ＤＭＡコントローラからのＬＨＲＱ信号はＡＮＤゲート１０およびＯＲゲート１３を介してプロセッサ１に直接送られる。ＤＭＡコントローラからの保留要求（ＬＨＲＱ）信号は対応するＨＬＤＡ信号により・・・ＡＮＤゲート１２を介してラッチされる」（１１頁１０行目～１２頁５行目）との記載がある。そして、審決は、本願明細書の上記記載及び図面第２図（甲第２号証の１添付）に基づいて、「『ＤＭＡコントローラ』が『保留要求（ＨＲＱ）信号』を出力した場合、『ラッチされた保留要求（ＬＨＲＱ）信号』として『メモリリフレッシュユニット５』を介在し、『メモリリフレッシュユニット５』から『保留要求（ＨＲＱ）信号』を出力することになるが、この場合、(1)『プロセッサ１』は受け取った『保留要求（ＨＲＱ）信号』が『ＤＭＡコントローラ』から出力されたことをどの様にして知るのか、或いは知る必要が無いのか、(2)『プロセッサ１』は『保留肯定応答（ＨＬＤＡ）信号』を何に出力するのか（『ＤＭＡコントローラ』に直接出力するのか、『メモリリフレッシュユニット５』を介して出力するのか）、(3)『ラッチされた保留要求（ＬＨＲＱ）信号』を用い『メモリリフレッシュユニット５』を介在させている技術上の理由が何か、不明である。（本願発明における『ＡＮＤゲート１０』の役目が不明である）」（審決書１０頁１２行目～１１頁９行目）との認定判断をしたものと認められるが、その内容は、要するに、上記図面第２図の実施例は、リフレッシュ・ユニットが、ＤＭＡコントローラからＬＨＲＱを受け取り、プロセッサにＨＲＱを出力する位置に接続されている構成であることに照らし、プロセッサから見て、ＨＲＱ及びこれに応じたＨＬＤＡが、ＤＭＡコントローラ及びリフレッシュ・ユニットのいずれに起因するものであるか、あるいは、いずれのためのものであるかという点の識別に係る構成を問題とするものであると解される。他方、本願発明において、リフレッシュ・ユニットがＤＭＡコントローラから独立してバス制御権を獲得する必要があること、ＤＭＡコントローラも、従前と同様バス制御権を獲得する必要があること、したがって、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整をする必要があることは、いずれも原告の自認するところであり、このことを考慮すると、審決の上記認定判断は、結局、本願明細書の記載上、上記図面第２図の実施例において、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得のための調整方法に係る構成が明らかではなく、本願発明のリフレッシュ・ユニットがＤＭＡコントローラを介在させないでバス制御権を獲得することのできる構成が不明であるとの趣旨をいうものと理解することができる。(3)　これに対し、原告は、本願発明のリフレッシュ・ユニットがＤＭＡコントローラを介在させないでバス制御権を獲得することのできる構成につき、本願明細書には十分な記載がないことを自認した上、当該構成が本願明細書に開示されている必要はない旨主張する。(4)　そして、原告は、上記(3)の主張の理由として、まず、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整は、本願発明に係るリフレッシュ・ユニット以外の部分で行われ、本願発明は当該調整方法に特徴があるわけではないことを挙げるが、仮に、その点について原告の主張のとおりであるとしても、当業者において、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整の方法を認識できなければ、本願発明のリフレッシュ・ユニットを実施することができないことは明らかであり、したがって、上記事由は、上記構成が本願明細書に開示されている必要はないとする理由にはなり得ない。(5)　また、原告は、上記(3)の主張の理由として、本願発明において、ＤＭＡコントローラを介在させないでリフレッシュ・ユニットにバス制御権を獲得させることを、リフレッシュ・ユニットをＤＭＡコントローラにバス制御権を要求する位置ではなく、ＤＭＡコントローラからＬＨＲＱを受け取る位置に接続させる構成によって実現している旨が、本願明細書及び図面第２図に開示されていることを挙げる。しかしながら、本願発明のリフレッシュ・ユニットがＤＭＡコントローラを介在させないでバス制御権を獲得することのできる構成が不明であるとした審決の判断は、前示のとおり、図面第２図の実施例において、リフレッシュ・ユニットが、ＤＭＡコントローラからＬＨＲＱを受け取り、プロセッサにＨＲＱを出力する位置に接続された構成であることを踏まえたものと解されるから、そのこと自体が、上記構成が本願明細書に開示されている必要がないとする理由にはなり得ない。なお、原告は、そのような構成のリフレッシュ・ユニットにつき、独自にバス制御権を獲得すること及びＤＲＡＭの各行のリフレッシュ信号を適切なタイミングで生成することのできる新規な構成である旨主張するところ、仮に、そうであるとすれば、当該新規な構成に起因するＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整に関する構成も新規であるはずであって、次に検討するところと同様、それが当業者にとって周知であるとすることもできない。(6)　原告は、上記(3)の主張の理由として、さらに、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整の方法が、当業者にとって周知の技術事項であることを挙げるので、この点につき検討する。ア　本願明細書の図面第２図の実施例における、上記の調整の具体的な方法に関し、原告作成の技術説明書（甲第５号証）には、「添付図１は、１行分のリフレッシュ動作を行う際の状態を示す。Ｐ０でタイミング信号が供給されてリフレッシュ・ユニットの動作が開始し、Ｐ１でリフレッシュ信号がインアクティブになって所定のＣＰＵクロック・サイクル経過後、リフレッシュ・ユニットが獲得していたバスの制御権がＣＰＵに渡り、Ｐ２でリフレッシュ・ユニットが初期状態に戻る。１５マイクロ秒毎にリフレッシュ・ユニットは動作し、メモリ行のアドレスを１ずつ増分しながら全行を４ミリ秒以内でリフレッシュする。添付図２において、ｔ０の期間中ＤＭＡコントローラはリフレッシュ動作を妨げないように、ＦＦ１４のＱ出力を反転させた信号を条件にしたＡＮＤ回路でＨＲＱがマスクされている。またこの間にリフレッシュ・ユニットからのＨＲＱに対するＨＬＤＡがＣＰＵから送られてきても、ＦＦ１４のＱ出力を条件にしてマスクされているのでＤＭＡコントローラには到達せず、バスの制御権の確保に衝突は起きない。したがって、ｔ０の期間は、バスの制御権がリフレッシュ・ユニットに優先して与えれられる。・・・添付図１のｔ１期間は、リフレッシュ・ユニットがバスの制御権を獲得することがない期間であり、また、ＤＭＡコントローラがバスの制御権を獲得することができる期間である。ＤＭＡコントローラのＨＲＱに応答してＣＰＵがＨＬＤＡを送ったときは、明細書図２（注、本願明細書の図面第２図）のＦＦ１５がＦＦ１１からロー信号を受けている期間であるため、ＡＮＤ１６の条件は成立せず、リフレッシュ信号は生成されない」（２頁２４行目～４３行目）との記載があり、この記載と同技術説明書（甲第５号証）の添付図１及び同２並びに本願明細書の図面第２図（甲第２号証の１添付）とを併せ見れば、同添付図１のP０時点（t０の開始時）において、ＤＭＡコントローラがバス制御権の獲得中でなければ、同添付図２の回路によって、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整がされるものと認められる。しかしながら、同添付図１のt１期間中に開始されたＤＭＡコントローラによるバス制御権の獲得（Ｉ／Ｏ装置とＤＲＡＭユニットとの間の直接転送）が継続中に、次のP０時点（t０の開始時）に至ったときは、本願明細書の図面第２図のＦＦ１１からハイレベル信号を受けてＦＦ１５がセットされ、他方、ＤＭＡコントローラにバス制御権を譲渡したＣＰＵからはＨＬＤＡが送られているから、ＡＮＤゲート１６の条件が成立し、リフレッシュ信号が生成されるはずである。すなわち、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整が果たされない事態となるが、同技術説明書（甲第５号証）には、同添付図２の回路が上記事態の発生を避けることができるとする技術事項については何らの記載もない。したがって、技術説明書（甲第５号証）記載の方法は、それが周知技術に基づくものであるか否かを検討するまでもなく、バス制御権獲得の調整方法の例となり得ないものといわざるを得ない。イ　本願明細書の図面第２図の実施例における、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整の具体的な方法に関し、原告は、参考調停回路が当該調整（調停）回路の一態様であり、かつ、それが、当業者において本件出願時に容易に実現することができたものである旨主張する。そして、別紙参考図１、２及び本願明細書の図面第２図（甲第２号証の１添付）並びに弁論の全趣旨を併せ考えれば、参考調停回路を設けることによって、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整が図られること、すなわち、参考調停回路が当該調整のための調停回路の一態様であること自体は、これを認めることができる。しかしながら、以下のとおり、参考調停回路が、当業者において本件出願時に、図面を含む本願明細書の記載及び周知技術に基づいて容易に実現することができたものであることを認めることはできない。すなわち、上記バス制御権獲得の調整（調停）のための具体的な方法は、その調停を可能とするための論理構成に基づいて考案されるものであるところ、当該論理構成は、どのような入力信号（ＣＰＵ、リフレッシュ・ユニット、ＤＭＡコントローラ等から見れば、どのような出力信号）を用いるかによって異なるものであるから、上記バス制御権獲得の調整（調停）のための具体的な方法が、当業者において出願時に容易に実現することができるというためには、図面を含む明細書に、当該論理構成自体が記載若しくは示唆され、あるいは少なくともＣＰＵ、リフレッシュ・ユニット、ＤＭＡコントローラ等から、当該論理構成のために出力する信号が何であるかが記載若しくは示唆され、又はそれらの点が出願時における周知技術に基づいておのずから明らかであることを必要とするものというべきである。そこで、参考調停回路につき、この点を検討するに、まず、図面第１～３図（甲第２号証の１添付）を含め本願明細書（甲第２号証の５）には、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整のための論理構成（少なくとも参考調停回路に示されているような具体的な論理構成）につき記載又は示唆があるとはいえず、また、ＣＰＵ、リフレッシュ・ユニット、ＤＭＡコントローラ等から、当該論理構成のために出力する信号が何であるかについても記載又は示唆はない。さらに、参考調停回路は、ＣＰＵのＨＬＤＡ出力、ＤＭＡコントローラのＨＲＱ出力等のほか、リフレッシュ・ユニットからＦＦ１１のＱ出力が入力されて、別紙参考図１、２記載のように構成されるものであるが、これに示されている具体的な論理構成、又はこれらの出力信号、とりわけＦＦ１１のＱ出力を用いて調停回路を構成することが、本件出願時における周知技術に基づき、当業者に自明であったことを認めるに足りる証拠はない。特開昭５８－３９３２８号公報（甲第７号証）、昭和６２年１月発行の【Ｇ】著「電子回路ノウハウ　マイコンの割り込み処理とＤＭＡ」（甲第８号証）及び平成１２年８月２２日に原告がダウンロードした電子情報である「THE ISA AND PC/104 BUS」（甲第９号証）には、この点に関連する記載としては、ＤＲＡＭのリフレッシュを必要とする環境において、ＤＭＡコントローラは、リフレッシュを妨げるような長期間、バス制御権の獲得を継続しないようにすることが周知の課題であること、この課題が、例えば、ＤＭＡ転送におけるサイクルスチールモードの選択や、バースト・モードの連続バイト数を制約するなどの方法で解決されることが記載されているにとどまり、仮に、これらの事項が本件出願当時、当業者に周知であったとしても、上記参考調停回路における調停のための論理構成や、あるいはＦＦ１１のＱ出力等、参考調停回路への入力信号が当業者に自明であったとはいえない。また、他に上記の点に関する周知技術が存在することを認めるに足りる証拠もない。ウ　そうすると、ＤＭＡコントローラとリフレッシュ・ユニットとの間のバス制御権獲得の調整の方法が、当業者にとって周知の技術事項であるということはできず、したがって、それが周知事項であることをもって、リフレッシュ・ユニットがＤＭＡコントローラを介在させないでバス制御権を獲得することのできる構成が本願明細書に開示される必要がないとすることの理由とすることはできない。(7)　以上のとおりであるから、本願発明におけるＤＭＡコントローラとリフレッシュ・ユニットとのバス制御権獲得の調整に係る構成が本願明細書に開示される必要がないとする原告の主張は理由がない。そうすると、本願明細書又は図面に、リフレッシュ・ユニットがＤＭＡコントローラを介することなくバスの制御権を獲得するための構成について記載されていないため、当業者において容易に本願発明の実施をすることができないというべきであり、本願明細書には、この点において平成２年法律第３０号による改正前の特許法３６条３項に反する記載不備の違法があるものといわざるを得ない。
      
      ２　以上によれば、その余の点につき判断するまでもなく、原告主張の審決取消事由は理由がない。また、他に審決を取り消すべき瑕疵は見当たらない。よって、原告の請求を棄却することとし、訴訟費用の負担並びに上告及び上告受理申立てのための付加期間の指定につき行政事件訴訟法７条、民事訴訟法６１条、９６条２項を適用して、主文のとおり判決する。
    </事実及び理由>
    <裁判官>
      <裁判官>宮坂昌利</裁判官>
    </裁判官>
  </判決文>
</precedent>
