//****************************************Copyright (c)***********************************//
//æŠ?æœ¯æ”¯æŒï¼šwww.openedv.com
//æ·˜å®åº—é“ºï¼šhttp://openedv.taobao.com 
//å…³æ³¨å¾®ä¿¡å…¬ä¼—å¹³å°å¾®ä¿¡å·ï¼š"æ­£ç‚¹åŸå­"ï¼Œå…è´¹è·å–FPGA & STM32èµ„æ–™ã€?
//ç‰ˆæƒæ‰?æœ‰ï¼Œç›—ç‰ˆå¿…ç©¶ã€?
//Copyright(C) æ­£ç‚¹åŸå­ 2018-2028
//All rights reserved                                  
//----------------------------------------------------------------------------------------
// File name:           udp
// Last modified Date:  2018/3/12 15:38:02
// Last Version:        V1.0
// Descriptions:        udpæ¨¡å—
//----------------------------------------------------------------------------------------
// Created by:          æ­£ç‚¹åŸå­
// Created date:        2018/3/12 15:38:04
// Version:             V1.0
// Descriptions:        The original version
//
//----------------------------------------------------------------------------------------
//****************************************************************************************//

module udp
  #(
    //å¼?å‘æ¿MACåœ°å€ 00-11-22-33-44-55
    parameter BOARD_MAC = 48'h00_11_22_33_44_55,      
    //å¼?å‘æ¿IPåœ°å€ 192.168.1.123     
    parameter BOARD_IP  = {8'd192,8'd168,8'd1,8'd123},   
    //ç›®çš„MACåœ°å€ ff_ff_ff_ff_ff_ff
    parameter  DES_MAC   = 48'hff_ff_ff_ff_ff_ff, 
    //ç›®çš„IPåœ°å€ 192.168.1.102     
    parameter  DES_IP    = {8'd192,8'd168,8'd1,8'd102}
    )
   (
    input                  eth_rx_clk  ,  //MIIæ¥æ”¶æ•°æ®æ—¶é’Ÿ
    input                  rst_n       ,  //å¤ä½ä¿¡å·ï¼Œä½ç”µå¹³æœ‰æ•ˆ
    input                  eth_rxdv    ,  //MIIè¾“å…¥æ•°æ®æœ‰æ•ˆä¿¡å·
    input        [3:0]     eth_rx_data ,  //MIIè¾“å…¥æ•°æ®
    input                  eth_tx_clk  ,  //MIIå‘é?æ•°æ®æ—¶é’?
    input                  tx_start_en ,  //ä»¥å¤ªç½‘å¼€å§‹å‘é€ä¿¡å?
    input        [31:0]    tx_data     ,  //ä»¥å¤ªç½‘å¾…å‘é?æ•°æ?  
    input        [15:0]    tx_byte_num ,  //ä»¥å¤ªç½‘å‘é€çš„æœ‰æ•ˆå­—èŠ‚æ•? å•ä½:byte                  
    output                 tx_done     ,  //ä»¥å¤ªç½‘å‘é€å®Œæˆä¿¡å?
    output                 tx_req      ,  //è¯»æ•°æ®è¯·æ±‚ä¿¡å?   
    output                 rec_pkt_done,  //ä»¥å¤ªç½‘å•åŒ…æ•°æ®æ¥æ”¶å®Œæˆä¿¡å?
    output                 rec_en      ,  //ä»¥å¤ªç½‘æ¥æ”¶çš„æ•°æ®ä½¿èƒ½ä¿¡å·
    output       [31:0]    rec_data    ,  //ä»¥å¤ªç½‘æ¥æ”¶çš„æ•°æ®
    output       [15:0]    rec_byte_num,  //ä»¥å¤ªç½‘æ¥æ”¶çš„æœ‰æ•ˆå­—èŠ‚æ•? å•ä½:byte  
    output                 eth_tx_en   ,  //MIIè¾“å‡ºæ•°æ®æœ‰æ•ˆä¿¡å·
    output       [3:0]     eth_tx_data ,  //MIIè¾“å‡ºæ•°æ®
    output                 eth_rst_n,      //ä»¥å¤ªç½‘èŠ¯ç‰‡å¤ä½ä¿¡å·ï¼Œä½ç”µå¹³æœ‰æ•?   
    input       [47:0]     macaddr    
    );

//wire define
wire           crc_en    ;                //CRCå¼?å§‹æ ¡éªŒä½¿èƒ?
wire           crc_clr   ;                //CRCæ•°æ®å¤ä½ä¿¡å· 
wire    [3:0]  crc_d4    ;                //è¾“å…¥å¾…æ ¡éª?4ä½æ•°æ?

wire   [31:0]  crc_data  ;                //CRCæ ¡éªŒæ•°æ®
wire   [31:0]  crc_next  ;                //CRCä¸‹æ¬¡æ ¡éªŒå®Œæˆæ•°æ®

//*****************************************************
//**                    main code
//*****************************************************

assign  crc_d4 = eth_tx_data;
assign  eth_rst_n = 1'b1;                 //å¤ä½ä¿¡å·ä¸?ç›´æ‹‰é«?

//ä»¥å¤ªç½‘æ¥æ”¶æ¨¡å?    
ip_receive 
   #(
    .BOARD_MAC       (BOARD_MAC),         //å‚æ•°ä¾‹åŒ–
    .BOARD_IP        (BOARD_IP)
    )
   u_ip_receive(
    .clk             (eth_rx_clk),        
    .rst_n           (rst_n),             
    .eth_rxdv        (eth_rxdv),                                 
    .eth_rx_data     (eth_rx_data),       
    .rec_pkt_done    (rec_pkt_done),      
    .rec_en          (rec_en),            
    .rec_data        (rec_data),          
    .rec_byte_num    (rec_byte_num)     
    );                                    

//ä»¥å¤ªç½‘å‘é€æ¨¡å?
ip_send
   #(
    .BOARD_MAC       (BOARD_MAC),         //å‚æ•°ä¾‹åŒ–
    .BOARD_IP        (BOARD_IP),
    .DES_MAC         (DES_MAC),
    .DES_IP          (DES_IP)
    )
   u_ip_send(
    .clk             (eth_tx_clk),        
    .rst_n           (rst_n),             
    .tx_start_en     (tx_start_en),                   
    .tx_data         (tx_data),           
    .tx_byte_num     (tx_byte_num),       
    .crc_data        (crc_data),          
    .crc_next        (crc_next[31:28]),   
    .tx_done         (tx_done),           
    .tx_req          (tx_req),            
    .eth_tx_en       (eth_tx_en),         
    .eth_tx_data     (eth_tx_data),       
    .crc_en          (crc_en),            
    .crc_clr         (crc_clr),
    .macaddr         (macaddr)            
    );                                      

//ä»¥å¤ªç½‘å‘é€CRCæ ¡éªŒæ¨¡å—
crc32_d4   u_crc32_d4(
    .clk             (eth_tx_clk),                      
    .rst_n           (rst_n ),                          
    .data            (crc_d4),            
    .crc_en          (crc_en),                          
    .crc_clr         (crc_clr),                         
    .crc_data        (crc_data),                        
    .crc_next        (crc_next)                         
    );

endmodule