module strange(
  input  wire       clk,
  input  wire       res,
  input  wire [1:0] s,
  output reg  [1:0] state
);

/* ‚±‚Ì•”•ª‚ÉA•K—v‚È‰ñ˜H‚ğ‘‚«‚İ‚Ü‚µ‚å‚¤ */

endmodule
