客户强调该产品使用Low-k材料，这玩意对Wire Bonding有什么影响？为什么要关注它？其实这个问题我也是近几年才略微明白了那么一点点，也不知道曾经接近10年的WB调试工作是怎么干的，管他什么High-K、Low-k的，就是一个干，还特么年年绩效考核拿最优!，现在想起来也是稍微有点对不住信任我的老板们！！！

废话不多说了，我们先看看什么是Low-k？因介电常数通常使用希腊字母k表示，因此使用Low-k代表低介电常数材料。那么为什么要使用这种材料作为集成电路器件的介质层呢？

![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250306222827.png)

我们前面文章有介绍过，在芯片的电路层，信号线之间会产生寄生电容(如上图所示)；而该寄生电容的大小，通过平板电容公式可得到近似值：
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250306222845.png)
从公式我们可以看出，相对介电常数与金属间的电容大小成正比，因此当使用Low-k材料作为中间介质时，信号在传输过程中，与临近导线之间的寄生电容将变小。这个电容的减小，对集成电路设计来讲有以下几方面意义：

## 提升信号传输速度；
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250306222916.png)
假设上述信号线1自左向右传输一个跳变信号，该信号由0v拉高到5v；信号线1与信号线2相当于在传输路径上接了无数个等效电容；当信号到达第一个电容时会对电容进行充电，使电容上极板带正电，下极板带负电，当第一个等效电容充满电后，信号流入第二个等效电容；而电容的充电时间常数τ是电阻R和电容C的乘积，因此当电容C减小时，可有效缩短信号传输过程中的延迟，提高信号传输速度。

## 减小信号间干扰；
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250306222948.png)


当交变信号流过信号线1时，会对信号线1与信号线2之间的电容进行充放电，充放电则会产生电流，该电流会对信号线2上本身的信号进行干扰；而电容两端的施加交变电压时，其所产生的电流I=C*(dV/dt)，电容减小了，产生的电流就减小了，继而减小信号间的干扰；

## 减小热功耗；

如第2条所讲，寄生电容所产生的耦合电流，在信号线内传播，因信号线是存在一定内阻的，因此该电流会产生额外的焦耳热，因此减小电容有利于减小芯片的热功耗；


## 提升电路集成度；

从平板电容公式可以看出，信号间的间距和电容大小成反比，相对介电常数和电容大小成正比，因此在同等寄生电容设计需求下，将介质材料从High-k换为Low-k的同时，可将信号线间的间距减小，以获得集成度更高的电路；

讲完Low-k材料的优势，我们再来聊聊它对封装的影响。百度百科中介绍了Low-k物质的常用制备方法：
![](https://raw.githubusercontent.com/LeroyK111/pictureBed/master/20250306223031.png)

由于空气的相对介电常数极低(k=1)，因此半导体中大多数Low-k材料使用多孔结构来降低平均介电常数。多孔结构会导致材料机械强度降低、热性能变差、电性能变差、化学稳定性降低等问题。

对封装制程来讲，机械强度降低对其影响巨大，各种封装过程中所产生的应力会对其造成损伤。例如Wafer Saw切割应力导致芯片崩裂，Die Bonding 吸嘴下压会导致介质层受损，Wire Bonding键合参数会导致介质层产生裂纹等；

对于封装设计来讲，其导致的热导率降低会引起芯片局部温度过高，机械强度降低以及多孔结构吸湿性变大会导致长期可靠性变差等问题！不过这些都是Wafer 制造层面的东西，作为封装设计我们只能去评估，也改变不了什么！




