#CS61C 
每个 [[Registers]] 寄存器包含 n 个“**Flip-flop**” （触发器）。

一个触发器会根据数据输入改变自身的状态（0/1）。
![[../../附件/Pasted image 20251011170357.png]]
数据输入端称为“D”端(data)，输出端称为"Q"端(output)。

这样的触发器也称为“D-type Flip-flop”。

对于"上升沿 D 触发器"，只有在时钟的上升沿时，输入才会被采样并传递到输出。其他时候输入都会被忽略。
![[../../附件/Pasted image 20251011170748.png]]
![[../../附件/Pasted image 20251011170900.png]]

在实际电路中会涉及到这样几种延迟：
- Setup Time：等待 D 端信号稳定所需时间，即从信号改变到时钟上升沿的时间。
- Hold Time：为了保证采样稳定性，时钟上升沿后 D 端信号需要维持的时间。
- Clk-to-q：由于触发器内部延迟，时钟上升沿后到 Q 端信号改变所需时间。
- CL Delay：组合逻辑电路的内部延迟。
![[../../附件/Pasted image 20251011171931.png]]

在多个逻辑组件之间插入寄存器，可以实现信号的“流水线”处理流程，进而提高时钟频率。