Timing Analyzer report for HumidityTemperature
Thu Oct 29 18:05:36 2020
Quartus Prime Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clkDiv:clkThread|clk_out[10]'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clkDiv:clkThread|clk_out[10]'
 16. Slow 1200mV 85C Model Metastability Summary
 17. Slow 1200mV 0C Model Fmax Summary
 18. Slow 1200mV 0C Model Setup Summary
 19. Slow 1200mV 0C Model Hold Summary
 20. Slow 1200mV 0C Model Recovery Summary
 21. Slow 1200mV 0C Model Removal Summary
 22. Slow 1200mV 0C Model Minimum Pulse Width Summary
 23. Slow 1200mV 0C Model Setup: 'clk'
 24. Slow 1200mV 0C Model Setup: 'clkDiv:clkThread|clk_out[10]'
 25. Slow 1200mV 0C Model Hold: 'clk'
 26. Slow 1200mV 0C Model Hold: 'clkDiv:clkThread|clk_out[10]'
 27. Slow 1200mV 0C Model Metastability Summary
 28. Fast 1200mV 0C Model Setup Summary
 29. Fast 1200mV 0C Model Hold Summary
 30. Fast 1200mV 0C Model Recovery Summary
 31. Fast 1200mV 0C Model Removal Summary
 32. Fast 1200mV 0C Model Minimum Pulse Width Summary
 33. Fast 1200mV 0C Model Setup: 'clk'
 34. Fast 1200mV 0C Model Setup: 'clkDiv:clkThread|clk_out[10]'
 35. Fast 1200mV 0C Model Hold: 'clk'
 36. Fast 1200mV 0C Model Hold: 'clkDiv:clkThread|clk_out[10]'
 37. Fast 1200mV 0C Model Metastability Summary
 38. Multicorner Timing Analysis Summary
 39. Board Trace Model Assignments
 40. Input Transition Times
 41. Signal Integrity Metrics (Slow 1200mv 0c Model)
 42. Signal Integrity Metrics (Slow 1200mv 85c Model)
 43. Signal Integrity Metrics (Fast 1200mv 0c Model)
 44. Setup Transfers
 45. Hold Transfers
 46. Report TCCS
 47. Report RSKM
 48. Unconstrained Paths Summary
 49. Clock Status Summary
 50. Unconstrained Input Ports
 51. Unconstrained Output Ports
 52. Unconstrained Input Ports
 53. Unconstrained Output Ports
 54. Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2020  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and any partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details, at
https://fpgasoftware.intel.com/eula.



+-----------------------------------------------------------------------------+
; Timing Analyzer Summary                                                     ;
+-----------------------+-----------------------------------------------------+
; Quartus Prime Version ; Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition ;
; Timing Analyzer       ; Legacy Timing Analyzer                              ;
; Revision Name         ; HumidityTemperature                                 ;
; Device Family         ; Cyclone IV E                                        ;
; Device Name           ; EP4CE6E22C8                                         ;
; Timing Models         ; Final                                               ;
; Delay Model           ; Combined                                            ;
; Rise/Fall Delays      ; Enabled                                             ;
+-----------------------+-----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 2           ;
;                            ;             ;
; Average used               ; 1.01        ;
; Maximum used               ; 2           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   0.5%      ;
+----------------------------+-------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                     ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; Clock Name                   ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                          ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+
; clk                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                          ;
; clkDiv:clkThread|clk_out[10] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clkDiv:clkThread|clk_out[10] } ;
+------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
; 308.93 MHz ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 997.01 MHz ; 402.09 MHz      ; clkDiv:clkThread|clk_out[10] ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                   ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.237 ; -42.858       ;
; clkDiv:clkThread|clk_out[10] ; -0.003 ; -0.003        ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                   ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.452 ; 0.000         ;
; clkDiv:clkThread|clk_out[10] ; 0.452 ; 0.000         ;
+------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary     ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -53.558       ;
; clkDiv:clkThread|clk_out[10] ; -1.487 ; -2.974        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                          ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.237 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.156      ;
; -2.237 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.156      ;
; -2.237 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.156      ;
; -2.123 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.042      ;
; -2.123 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 3.042      ;
; -2.123 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 3.042      ;
; -2.051 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.971      ;
; -2.051 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.971      ;
; -1.937 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.857      ;
; -1.937 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.857      ;
; -1.865 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.784      ;
; -1.865 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.784      ;
; -1.865 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.784      ;
; -1.761 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.680      ;
; -1.761 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.680      ;
; -1.761 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.680      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.759 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.678      ;
; -1.679 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.599      ;
; -1.679 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.599      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.677 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.596      ;
; -1.637 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[11] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.556      ;
; -1.637 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[10] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.556      ;
; -1.637 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.556      ;
; -1.575 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.495      ;
; -1.575 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.495      ;
; -1.516 ; clkDiv:clkThread|clk_out[8]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.574     ; 1.943      ;
; -1.491 ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.411      ;
; -1.490 ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.410      ;
; -1.486 ; clkDiv:clkThread|clk_out[8]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.574     ; 1.913      ;
; -1.456 ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.376      ;
; -1.454 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.374      ;
; -1.454 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.374      ;
; -1.426 ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.346      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.387 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.306      ;
; -1.372 ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.292      ;
; -1.360 ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.280      ;
; -1.346 ; clkDiv:clkThread|clk_out[3]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.266      ;
; -1.311 ; clkDiv:clkThread|clk_out[4]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.231      ;
; -1.310 ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.230      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.283 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.202      ;
; -1.281 ; clkDiv:clkThread|clk_out[4]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.201      ;
; -1.226 ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.146      ;
; -1.216 ; clkDiv:clkThread|clk_out[3]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.136      ;
; -1.214 ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.134      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[15] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[14] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[13] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[12] ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.203 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk          ; clk         ; 1.000        ; -0.082     ; 2.122      ;
; -1.199 ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[6]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.119      ;
; -1.198 ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[6]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.118      ;
; -1.197 ; clkDiv:clkThread|clk_out[5]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.081     ; 2.117      ;
; -1.169 ; clkDiv:clkThread|clk_out[6]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.089      ;
; -1.165 ; clkDiv:clkThread|clk_out[4]        ; clkDiv:clkThread|clk_out[7]             ; clk          ; clk         ; 1.000        ; -0.081     ; 2.085      ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clkDiv:clkThread|clk_out[10]'                                                                                                                           ;
+--------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; -0.003 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 1.000        ; -0.082     ; 0.922      ;
; 0.061  ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[0] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 1.000        ; -0.082     ; 0.858      ;
; 0.061  ; rotateDisplay:rotateThread|cnt[1] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 1.000        ; -0.082     ; 0.858      ;
+--------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                               ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.452 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|current_state      ; clk                          ; clk         ; 0.000        ; 0.082      ; 0.746      ;
; 0.465 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[0]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 0.758      ;
; 0.501 ; SPI_Module:SPIThread|input_shiftreg[8]  ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.501 ; SPI_Module:SPIThread|input_shiftreg[0]  ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 0.795      ;
; 0.516 ; SPI_Module:SPIThread|cs_record[1]       ; SPI_Module:SPIThread|cs_record[2]       ; clk                          ; clk         ; 0.000        ; 0.082      ; 0.810      ;
; 0.527 ; SPI_Module:SPIThread|input_shiftreg[14] ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 0.000        ; 0.082      ; 0.821      ;
; 0.528 ; SPI_Module:SPIThread|input_shiftreg[13] ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 0.000        ; 0.082      ; 0.822      ;
; 0.536 ; SPI_Module:SPIThread|input_shiftreg[5]  ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 0.830      ;
; 0.609 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.574      ; 1.395      ;
; 0.674 ; SPI_Module:SPIThread|input_shiftreg[10] ; SPI_Module:SPIThread|input_shiftreg[11] ; clk                          ; clk         ; 0.000        ; 0.081      ; 0.967      ;
; 0.706 ; SPI_Module:SPIThread|sck_record[1]      ; SPI_Module:SPIThread|sck_record[2]      ; clk                          ; clk         ; 0.000        ; 0.082      ; 1.000      ;
; 0.714 ; SPI_Module:SPIThread|input_shiftreg[1]  ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.007      ;
; 0.717 ; SPI_Module:SPIThread|input_shiftreg[9]  ; SPI_Module:SPIThread|input_shiftreg[10] ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.010      ;
; 0.717 ; SPI_Module:SPIThread|input_shiftreg[6]  ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 1.011      ;
; 0.720 ; clkDiv:clkThread|clk_out[8]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.100      ; 1.032      ;
; 0.731 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.574      ; 1.517      ;
; 0.737 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.737 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[2]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.030      ;
; 0.739 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.739 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.032      ;
; 0.740 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.033      ;
; 0.741 ; clkDiv:clkThread|clk_out[9]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.741 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.034      ;
; 0.747 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.574      ; 1.533      ;
; 0.757 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[1]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.050      ;
; 0.760 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[1]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.053      ;
; 0.785 ; SPI_Module:SPIThread|cs_record[1]       ; SPI_Module:SPIThread|current_state      ; clk                          ; clk         ; 0.000        ; 0.082      ; 1.079      ;
; 0.870 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.574      ; 1.656      ;
; 0.887 ; SPI_Module:SPIThread|cs_record[0]       ; SPI_Module:SPIThread|cs_record[1]       ; clk                          ; clk         ; 0.000        ; 0.080      ; 1.179      ;
; 0.888 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.574      ; 1.674      ;
; 0.917 ; SPI_Module:SPIThread|input_shiftreg[11] ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 0.000        ; 0.082      ; 1.211      ;
; 0.926 ; SPI_Module:SPIThread|input_shiftreg[12] ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 0.000        ; 0.082      ; 1.220      ;
; 0.932 ; SPI_Module:SPIThread|input_shiftreg[4]  ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.225      ;
; 0.940 ; SPI_Module:SPIThread|cs_record[2]       ; SPI_Module:SPIThread|current_state      ; clk                          ; clk         ; 0.000        ; 0.082      ; 1.234      ;
; 0.944 ; SPI_Module:SPIThread|input_shiftreg[3]  ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 1.238      ;
; 0.947 ; SPI_Module:SPIThread|input_shiftreg[7]  ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.240      ;
; 0.954 ; SPI_Module:SPIThread|input_shiftreg[2]  ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 1.248      ;
; 1.009 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.574      ; 1.795      ;
; 1.027 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.574      ; 1.813      ;
; 1.029 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.574      ; 1.815      ;
; 1.092 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.092 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.385      ;
; 1.093 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.386      ;
; 1.100 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[2]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.101 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.394      ;
; 1.102 ; clkDiv:clkThread|clk_out[9]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.102 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[2]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.395      ;
; 1.109 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.110 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.403      ;
; 1.111 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.404      ;
; 1.111 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.404      ;
; 1.171 ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10] ; clk         ; 0.000        ; 2.603      ; 4.277      ;
; 1.222 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.515      ;
; 1.223 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.516      ;
; 1.232 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.525      ;
; 1.232 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.525      ;
; 1.233 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.526      ;
; 1.240 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.241 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.534      ;
; 1.242 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.535      ;
; 1.242 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.535      ;
; 1.249 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.250 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.543      ;
; 1.251 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.544      ;
; 1.362 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.655      ;
; 1.364 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.657      ;
; 1.367 ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10] ; clk         ; -0.500       ; 2.603      ; 3.973      ;
; 1.372 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.665      ;
; 1.372 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.665      ;
; 1.379 ; SPI_Module:SPIThread|sck_record[0]      ; SPI_Module:SPIThread|sck_record[1]      ; clk                          ; clk         ; 0.000        ; -0.353     ; 1.238      ;
; 1.380 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.382 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.675      ;
; 1.389 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.390 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.683      ;
; 1.391 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.684      ;
; 1.503 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.796      ;
; 1.512 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.805      ;
; 1.521 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.814      ;
; 1.529 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.822      ;
; 1.531 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.824      ;
; 1.567 ; clkDiv:clkThread|clk_out[8]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; -0.393     ; 1.386      ;
; 1.642 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.935      ;
; 1.660 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.953      ;
; 1.662 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.081      ; 1.955      ;
; 1.698 ; clkDiv:clkThread|clk_out[8]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; -0.393     ; 1.517      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
; 1.831 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk                          ; clk         ; 0.000        ; 0.082      ; 2.125      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clkDiv:clkThread|clk_out[10]'                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.452 ; rotateDisplay:rotateThread|cnt[1] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 0.000        ; 0.082      ; 0.746      ;
; 0.464 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[0] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 0.000        ; 0.082      ; 0.758      ;
; 0.509 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 0.000        ; 0.082      ; 0.803      ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


-----------------------------------------------
; Slow 1200mV 85C Model Metastability Summary ;
-----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                            ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
; Fmax        ; Restricted Fmax ; Clock Name                   ; Note                                                          ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
; 332.45 MHz  ; 250.0 MHz       ; clk                          ; limit due to minimum period restriction (max I/O toggle rate) ;
; 1101.32 MHz ; 402.09 MHz      ; clkDiv:clkThread|clk_out[10] ; limit due to minimum period restriction (tmin)                ;
+-------------+-----------------+------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -2.008 ; -36.877       ;
; clkDiv:clkThread|clk_out[10] ; 0.092  ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.400 ; 0.000         ;
; clkDiv:clkThread|clk_out[10] ; 0.402 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -53.558       ;
; clkDiv:clkThread|clk_out[10] ; -1.487 ; -2.974        ;
+------------------------------+--------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                           ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.008 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[11] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.936      ;
; -2.008 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[10] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.936      ;
; -2.008 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.936      ;
; -1.940 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[11] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.868      ;
; -1.940 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[10] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.868      ;
; -1.940 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.868      ;
; -1.831 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.760      ;
; -1.831 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.760      ;
; -1.763 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.692      ;
; -1.763 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.692      ;
; -1.681 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[11] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.609      ;
; -1.681 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[10] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.609      ;
; -1.681 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.609      ;
; -1.582 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[11] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.510      ;
; -1.582 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[10] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.510      ;
; -1.582 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.510      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.536 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.464      ;
; -1.504 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.433      ;
; -1.504 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.433      ;
; -1.481 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[11] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.409      ;
; -1.481 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[10] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.409      ;
; -1.481 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.409      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.468 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.396      ;
; -1.405 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.334      ;
; -1.405 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.334      ;
; -1.304 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.233      ;
; -1.304 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.233      ;
; -1.286 ; clkDiv:clkThread|clk_out[8]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.539     ; 1.749      ;
; -1.247 ; clkDiv:clkThread|clk_out[8]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.539     ; 1.710      ;
; -1.243 ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.072     ; 2.173      ;
; -1.241 ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.072     ; 2.171      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.209 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.137      ;
; -1.192 ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.122      ;
; -1.153 ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.072     ; 2.083      ;
; -1.118 ; clkDiv:clkThread|clk_out[3]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.072     ; 2.048      ;
; -1.115 ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.045      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.110 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 2.038      ;
; -1.105 ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.072     ; 2.035      ;
; -1.066 ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[7]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.996      ;
; -1.066 ; clkDiv:clkThread|clk_out[4]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.996      ;
; -1.027 ; clkDiv:clkThread|clk_out[4]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.072     ; 1.957      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[15] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[14] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[13] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[12] ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -1.009 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk          ; clk         ; 1.000        ; -0.074     ; 1.937      ;
; -0.991 ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[6]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.921      ;
; -0.989 ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[7]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.919      ;
; -0.989 ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[6]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.919      ;
; -0.987 ; clkDiv:clkThread|clk_out[5]        ; clkDiv:clkThread|clk_out[10]            ; clk          ; clk         ; 1.000        ; -0.072     ; 1.917      ;
; -0.980 ; clkDiv:clkThread|clk_out[3]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.910      ;
; -0.979 ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[7]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.909      ;
; -0.945 ; clkDiv:clkThread|clk_out[6]        ; clkDiv:clkThread|clk_out[9]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.875      ;
; -0.940 ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[5]             ; clk          ; clk         ; 1.000        ; -0.072     ; 1.870      ;
+--------+------------------------------------+-----------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clkDiv:clkThread|clk_out[10]'                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.092 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 1.000        ; -0.072     ; 0.838      ;
; 0.160 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[0] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 1.000        ; -0.072     ; 0.770      ;
; 0.160 ; rotateDisplay:rotateThread|cnt[1] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 1.000        ; -0.072     ; 0.770      ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.400 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|current_state      ; clk                          ; clk         ; 0.000        ; 0.074      ; 0.669      ;
; 0.417 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[0]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 0.684      ;
; 0.469 ; SPI_Module:SPIThread|input_shiftreg[8]  ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 0.738      ;
; 0.470 ; SPI_Module:SPIThread|input_shiftreg[0]  ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 0.739      ;
; 0.485 ; SPI_Module:SPIThread|cs_record[1]       ; SPI_Module:SPIThread|cs_record[2]       ; clk                          ; clk         ; 0.000        ; 0.074      ; 0.754      ;
; 0.492 ; SPI_Module:SPIThread|input_shiftreg[14] ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 0.000        ; 0.074      ; 0.761      ;
; 0.492 ; SPI_Module:SPIThread|input_shiftreg[13] ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 0.000        ; 0.074      ; 0.761      ;
; 0.499 ; SPI_Module:SPIThread|input_shiftreg[5]  ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 0.768      ;
; 0.542 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.539      ; 1.276      ;
; 0.627 ; SPI_Module:SPIThread|input_shiftreg[10] ; SPI_Module:SPIThread|input_shiftreg[11] ; clk                          ; clk         ; 0.000        ; 0.073      ; 0.895      ;
; 0.631 ; SPI_Module:SPIThread|input_shiftreg[1]  ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk                          ; clk         ; 0.000        ; 0.073      ; 0.899      ;
; 0.634 ; SPI_Module:SPIThread|input_shiftreg[9]  ; SPI_Module:SPIThread|input_shiftreg[10] ; clk                          ; clk         ; 0.000        ; 0.073      ; 0.902      ;
; 0.639 ; SPI_Module:SPIThread|input_shiftreg[6]  ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 0.908      ;
; 0.640 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.539      ; 1.374      ;
; 0.653 ; SPI_Module:SPIThread|sck_record[1]      ; SPI_Module:SPIThread|sck_record[2]      ; clk                          ; clk         ; 0.000        ; 0.074      ; 0.922      ;
; 0.662 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.539      ; 1.396      ;
; 0.670 ; clkDiv:clkThread|clk_out[8]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.091      ; 0.956      ;
; 0.685 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.685 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[2]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 0.952      ;
; 0.688 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 0.955      ;
; 0.689 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 0.956      ;
; 0.691 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 0.958      ;
; 0.692 ; clkDiv:clkThread|clk_out[9]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.692 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 0.959      ;
; 0.709 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[1]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 0.976      ;
; 0.712 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[1]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 0.979      ;
; 0.731 ; SPI_Module:SPIThread|cs_record[1]       ; SPI_Module:SPIThread|current_state      ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.000      ;
; 0.755 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.539      ; 1.489      ;
; 0.785 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.539      ; 1.519      ;
; 0.787 ; SPI_Module:SPIThread|cs_record[0]       ; SPI_Module:SPIThread|cs_record[1]       ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.054      ;
; 0.816 ; SPI_Module:SPIThread|input_shiftreg[12] ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.085      ;
; 0.829 ; SPI_Module:SPIThread|cs_record[2]       ; SPI_Module:SPIThread|current_state      ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.098      ;
; 0.830 ; SPI_Module:SPIThread|input_shiftreg[11] ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.099      ;
; 0.833 ; SPI_Module:SPIThread|input_shiftreg[3]  ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.102      ;
; 0.860 ; SPI_Module:SPIThread|input_shiftreg[4]  ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 0.000        ; 0.073      ; 1.128      ;
; 0.876 ; SPI_Module:SPIThread|input_shiftreg[7]  ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 0.000        ; 0.073      ; 1.144      ;
; 0.876 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.539      ; 1.610      ;
; 0.877 ; SPI_Module:SPIThread|input_shiftreg[2]  ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.146      ;
; 0.906 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.539      ; 1.640      ;
; 0.907 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.539      ; 1.641      ;
; 1.007 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[2]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.007 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.274      ;
; 1.008 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.008 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[2]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.275      ;
; 1.009 ; clkDiv:clkThread|clk_out[9]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.276      ;
; 1.013 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.280      ;
; 1.022 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.289      ;
; 1.023 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.290      ;
; 1.024 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.291      ;
; 1.025 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.292      ;
; 1.026 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.293      ;
; 1.099 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.366      ;
; 1.100 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.367      ;
; 1.129 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.129 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.396      ;
; 1.130 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.397      ;
; 1.130 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.397      ;
; 1.131 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.398      ;
; 1.135 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.402      ;
; 1.144 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.411      ;
; 1.145 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.412      ;
; 1.146 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.413      ;
; 1.147 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.414      ;
; 1.208 ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10] ; clk         ; -0.500       ; 2.391      ; 3.564      ;
; 1.221 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.488      ;
; 1.229 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.496      ;
; 1.251 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.518      ;
; 1.251 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.518      ;
; 1.252 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.519      ;
; 1.266 ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10] ; clk         ; 0.000        ; 2.391      ; 4.122      ;
; 1.267 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.534      ;
; 1.268 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.535      ;
; 1.269 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.536      ;
; 1.275 ; SPI_Module:SPIThread|sck_record[0]      ; SPI_Module:SPIThread|sck_record[1]      ; clk                          ; clk         ; 0.000        ; -0.331     ; 1.139      ;
; 1.344 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.611      ;
; 1.373 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.640      ;
; 1.374 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.641      ;
; 1.389 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.656      ;
; 1.390 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.657      ;
; 1.461 ; clkDiv:clkThread|clk_out[8]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; -0.376     ; 1.280      ;
; 1.465 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.732      ;
; 1.495 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.762      ;
; 1.496 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.072      ; 1.763      ;
; 1.555 ; clkDiv:clkThread|clk_out[8]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; -0.376     ; 1.374      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
; 1.703 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk                          ; clk         ; 0.000        ; 0.074      ; 1.972      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clkDiv:clkThread|clk_out[10]'                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.402 ; rotateDisplay:rotateThread|cnt[1] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 0.000        ; 0.072      ; 0.669      ;
; 0.417 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[0] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 0.000        ; 0.072      ; 0.684      ;
; 0.471 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 0.000        ; 0.072      ; 0.738      ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


----------------------------------------------
; Slow 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+-------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                    ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -0.345 ; -3.867        ;
; clkDiv:clkThread|clk_out[10] ; 0.564  ; 0.000         ;
+------------------------------+--------+---------------+


+------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                    ;
+------------------------------+-------+---------------+
; Clock                        ; Slack ; End Point TNS ;
+------------------------------+-------+---------------+
; clk                          ; 0.186 ; 0.000         ;
; clkDiv:clkThread|clk_out[10] ; 0.186 ; 0.000         ;
+------------------------------+-------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+-------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary      ;
+------------------------------+--------+---------------+
; Clock                        ; Slack  ; End Point TNS ;
+------------------------------+--------+---------------+
; clk                          ; -3.000 ; -39.201       ;
; clkDiv:clkThread|clk_out[10] ; -1.000 ; -2.000        ;
+------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                                           ;
+--------+------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                                 ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+
; -0.345 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[11] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.295      ;
; -0.345 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[10] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.295      ;
; -0.345 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.295      ;
; -0.342 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[11] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.292      ;
; -0.342 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[10] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.292      ;
; -0.342 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.292      ;
; -0.338 ; clkDiv:clkThread|clk_out[10]       ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10] ; clk         ; 0.500        ; 1.136      ; 2.056      ;
; -0.282 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.282 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.269 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.220      ;
; -0.269 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.220      ;
; -0.190 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[11] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.140      ;
; -0.190 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[10] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.140      ;
; -0.190 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.140      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.168 ; SPI_Module:SPIThread|cs_record[1]  ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.118      ;
; -0.165 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[11] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.115      ;
; -0.165 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[10] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.115      ;
; -0.165 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.115      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.159 ; SPI_Module:SPIThread|sck_record[1] ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.109      ;
; -0.145 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[11] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.095      ;
; -0.145 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[10] ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.095      ;
; -0.145 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.095      ;
; -0.127 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.078      ;
; -0.127 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.078      ;
; -0.102 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.053      ;
; -0.102 ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.053      ;
; -0.082 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.033      ;
; -0.082 ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk                          ; clk         ; 1.000        ; -0.036     ; 1.033      ;
; -0.079 ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.029      ;
; -0.077 ; clkDiv:clkThread|clk_out[8]        ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 1.000        ; -0.236     ; 0.828      ;
; -0.075 ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.025      ;
; -0.073 ; clkDiv:clkThread|clk_out[8]        ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 1.000        ; -0.236     ; 0.824      ;
; -0.070 ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.020      ;
; -0.068 ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 1.000        ; -0.037     ; 1.018      ;
; -0.033 ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.983      ;
; -0.030 ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.980      ;
; -0.010 ; clkDiv:clkThread|clk_out[4]        ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.960      ;
; -0.007 ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.957      ;
; -0.006 ; clkDiv:clkThread|clk_out[4]        ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.956      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; -0.004 ; SPI_Module:SPIThread|cs_record[2]  ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.954      ;
; 0.000  ; clkDiv:clkThread|clk_out[3]        ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.950      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.021  ; SPI_Module:SPIThread|sck_record[2] ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.929      ;
; 0.035  ; clkDiv:clkThread|clk_out[0]        ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.915      ;
; 0.038  ; clkDiv:clkThread|clk_out[3]        ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.038  ; clkDiv:clkThread|clk_out[1]        ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.912      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.041  ; SPI_Module:SPIThread|current_state ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.909      ;
; 0.053  ; clkDiv:clkThread|clk_out[6]        ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.897      ;
; 0.057  ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.893      ;
; 0.057  ; clkDiv:clkThread|clk_out[6]        ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.893      ;
; 0.061  ; clkDiv:clkThread|clk_out[2]        ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 1.000        ; -0.037     ; 0.889      ;
+--------+------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clkDiv:clkThread|clk_out[10]'                                                                                                                           ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.564 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 1.000        ; -0.037     ; 0.386      ;
; 0.591 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[0] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 1.000        ; -0.037     ; 0.359      ;
; 0.591 ; rotateDisplay:rotateThread|cnt[1] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 1.000        ; -0.037     ; 0.359      ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                                ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                               ; To Node                                 ; Launch Clock                 ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+
; 0.186 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|current_state      ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; SPI_Module:SPIThread|input_shiftreg[8]  ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.193 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[0]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.314      ;
; 0.194 ; SPI_Module:SPIThread|input_shiftreg[0]  ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.315      ;
; 0.202 ; SPI_Module:SPIThread|cs_record[1]       ; SPI_Module:SPIThread|cs_record[2]       ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.323      ;
; 0.206 ; SPI_Module:SPIThread|input_shiftreg[14] ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.327      ;
; 0.207 ; SPI_Module:SPIThread|input_shiftreg[13] ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.328      ;
; 0.211 ; SPI_Module:SPIThread|input_shiftreg[5]  ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.332      ;
; 0.254 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.574      ;
; 0.268 ; SPI_Module:SPIThread|input_shiftreg[10] ; SPI_Module:SPIThread|input_shiftreg[11] ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.388      ;
; 0.269 ; SPI_Module:SPIThread|input_shiftreg[1]  ; SPI_Module:SPIThread|input_shiftreg[2]  ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.389      ;
; 0.270 ; SPI_Module:SPIThread|input_shiftreg[6]  ; SPI_Module:SPIThread|input_shiftreg[7]  ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.392      ;
; 0.272 ; SPI_Module:SPIThread|sck_record[1]      ; SPI_Module:SPIThread|sck_record[2]      ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.393      ;
; 0.273 ; SPI_Module:SPIThread|input_shiftreg[9]  ; SPI_Module:SPIThread|input_shiftreg[10] ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.393      ;
; 0.287 ; clkDiv:clkThread|clk_out[8]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.044      ; 0.415      ;
; 0.293 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.293 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[2]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.414      ;
; 0.294 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.294 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.415      ;
; 0.295 ; clkDiv:clkThread|clk_out[9]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.295 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.416      ;
; 0.300 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[1]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.421      ;
; 0.302 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[1]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.423      ;
; 0.307 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.627      ;
; 0.316 ; SPI_Module:SPIThread|cs_record[1]       ; SPI_Module:SPIThread|current_state      ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.437      ;
; 0.319 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.639      ;
; 0.338 ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10]            ; clkDiv:clkThread|clk_out[10] ; clk         ; 0.000        ; 1.181      ; 1.738      ;
; 0.346 ; SPI_Module:SPIThread|input_shiftreg[11] ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.467      ;
; 0.348 ; SPI_Module:SPIThread|input_shiftreg[4]  ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.468      ;
; 0.352 ; SPI_Module:SPIThread|input_shiftreg[2]  ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.473      ;
; 0.356 ; SPI_Module:SPIThread|input_shiftreg[7]  ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 0.000        ; 0.036      ; 0.476      ;
; 0.356 ; SPI_Module:SPIThread|cs_record[0]       ; SPI_Module:SPIThread|cs_record[1]       ; clk                          ; clk         ; 0.000        ; 0.035      ; 0.475      ;
; 0.365 ; SPI_Module:SPIThread|input_shiftreg[12] ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.486      ;
; 0.371 ; SPI_Module:SPIThread|cs_record[2]       ; SPI_Module:SPIThread|current_state      ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.492      ;
; 0.372 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.692      ;
; 0.374 ; SPI_Module:SPIThread|input_shiftreg[3]  ; SPI_Module:SPIThread|input_shiftreg[4]  ; clk                          ; clk         ; 0.000        ; 0.038      ; 0.496      ;
; 0.386 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.706      ;
; 0.438 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.758      ;
; 0.442 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.442 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.563      ;
; 0.443 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.564      ;
; 0.452 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.573      ;
; 0.452 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.772      ;
; 0.453 ; clkDiv:clkThread|clk_out[9]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[2]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.574      ;
; 0.453 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[8]             ; clk                          ; clk         ; 0.000        ; 0.236      ; 0.773      ;
; 0.454 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[2]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.575      ;
; 0.455 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.576      ;
; 0.456 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.456 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.577      ;
; 0.457 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[3]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.505 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.505 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.626      ;
; 0.508 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.508 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.629      ;
; 0.509 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.630      ;
; 0.519 ; clkDiv:clkThread|clk_out[7]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.519 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.640      ;
; 0.520 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[4]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.521 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.642      ;
; 0.522 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.522 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.643      ;
; 0.523 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[5]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.524 ; SPI_Module:SPIThread|sck_record[0]      ; SPI_Module:SPIThread|sck_record[1]      ; clk                          ; clk         ; 0.000        ; -0.140     ; 0.468      ;
; 0.571 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.692      ;
; 0.572 ; clkDiv:clkThread|clk_out[6]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.693      ;
; 0.574 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.695      ;
; 0.574 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.695      ;
; 0.584 ; clkDiv:clkThread|clk_out[5]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.705      ;
; 0.585 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.706      ;
; 0.586 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[6]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.588 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.588 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.709      ;
; 0.589 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[7]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.635 ; clkDiv:clkThread|clk_out[8]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; -0.155     ; 0.564      ;
; 0.637 ; clkDiv:clkThread|clk_out[4]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.758      ;
; 0.640 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.761      ;
; 0.651 ; clkDiv:clkThread|clk_out[3]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.772      ;
; 0.654 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.775      ;
; 0.655 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[9]             ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.776      ;
; 0.698 ; clkDiv:clkThread|clk_out[8]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; -0.155     ; 0.627      ;
; 0.703 ; clkDiv:clkThread|clk_out[2]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.824      ;
; 0.717 ; clkDiv:clkThread|clk_out[1]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.838      ;
; 0.718 ; clkDiv:clkThread|clk_out[0]             ; clkDiv:clkThread|clk_out[10]            ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.839      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[14] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[13] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[12] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[9]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[8]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[6]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[5]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[3]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[1]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.749 ; SPI_Module:SPIThread|current_state      ; SPI_Module:SPIThread|input_shiftreg[0]  ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.870      ;
; 0.799 ; SPI_Module:SPIThread|sck_record[2]      ; SPI_Module:SPIThread|input_shiftreg[15] ; clk                          ; clk         ; 0.000        ; 0.037      ; 0.920      ;
+-------+-----------------------------------------+-----------------------------------------+------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clkDiv:clkThread|clk_out[10]'                                                                                                                            ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock                 ; Latch Clock                  ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+
; 0.186 ; rotateDisplay:rotateThread|cnt[1] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 0.000        ; 0.037      ; 0.307      ;
; 0.193 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[0] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 0.000        ; 0.037      ; 0.314      ;
; 0.205 ; rotateDisplay:rotateThread|cnt[0] ; rotateDisplay:rotateThread|cnt[1] ; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 0.000        ; 0.037      ; 0.326      ;
+-------+-----------------------------------+-----------------------------------+------------------------------+------------------------------+--------------+------------+------------+


----------------------------------------------
; Fast 1200mV 0C Model Metastability Summary ;
----------------------------------------------
Design MTBF is not calculated because the design doesn't meet its timing requirements.



+--------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                        ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Clock                         ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack              ; -2.237  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clk                          ; -2.237  ; 0.186 ; N/A      ; N/A     ; -3.000              ;
;  clkDiv:clkThread|clk_out[10] ; -0.003  ; 0.186 ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS               ; -42.861 ; 0.0   ; 0.0      ; 0.0     ; -56.532             ;
;  clk                          ; -42.858 ; 0.000 ; N/A      ; N/A     ; -53.558             ;
;  clkDiv:clkThread|clk_out[10] ; -0.003  ; 0.000 ; N/A      ; N/A     ; -2.974              ;
+-------------------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; selOut[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; selOut[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; selOut[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; selOut[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; seg[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; mosi                    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; sck                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; cs                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; selOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; selOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; selOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; selOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; selOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; selOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; selOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; selOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; selOut[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; selOut[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; selOut[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; selOut[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; seg[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                         ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 167      ; 0        ; 0        ; 0        ;
; clkDiv:clkThread|clk_out[10] ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 3        ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                          ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; From Clock                   ; To Clock                     ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------------------+------------------------------+----------+----------+----------+----------+
; clk                          ; clk                          ; 167      ; 0        ; 0        ; 0        ;
; clkDiv:clkThread|clk_out[10] ; clk                          ; 1        ; 1        ; 0        ; 0        ;
; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; 3        ; 0        ; 0        ; 0        ;
+------------------------------+------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths Summary                    ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 3     ; 3    ;
; Unconstrained Output Ports      ; 11    ; 11   ;
; Unconstrained Output Port Paths ; 134   ; 134  ;
+---------------------------------+-------+------+


+----------------------------------------------------------------------------------+
; Clock Status Summary                                                             ;
+------------------------------+------------------------------+------+-------------+
; Target                       ; Clock                        ; Type ; Status      ;
+------------------------------+------------------------------+------+-------------+
; clk                          ; clk                          ; Base ; Constrained ;
; clkDiv:clkThread|clk_out[10] ; clkDiv:clkThread|clk_out[10] ; Base ; Constrained ;
+------------------------------+------------------------------+------+-------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cs         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sck        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selOut[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selOut[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selOut[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selOut[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+---------------------------------------------------------------------------------------------------+
; Unconstrained Input Ports                                                                         ;
+------------+--------------------------------------------------------------------------------------+
; Input Port ; Comment                                                                              ;
+------------+--------------------------------------------------------------------------------------+
; cs         ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; mosi       ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
; sck        ; No input delay, min/max delays, false-path exceptions, or max skew assignments found ;
+------------+--------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------+
; Unconstrained Output Ports                                                                          ;
+-------------+---------------------------------------------------------------------------------------+
; Output Port ; Comment                                                                               ;
+-------------+---------------------------------------------------------------------------------------+
; seg[0]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[1]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[2]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[3]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[4]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[5]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; seg[6]      ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selOut[0]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selOut[1]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selOut[2]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
; selOut[3]   ; No output delay, min/max delays, false-path exceptions, or max skew assignments found ;
+-------------+---------------------------------------------------------------------------------------+


+--------------------------+
; Timing Analyzer Messages ;
+--------------------------+
Info: *******************************************************************
Info: Running Quartus Prime Timing Analyzer
    Info: Version 20.1.0 Build 711 06/05/2020 SJ Lite Edition
    Info: Processing started: Thu Oct 29 18:05:31 2020
Info: Command: quartus_sta HumidityTemperature -c HumidityTemperature
Info: qsta_default_script.tcl version: #1
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 2 of the 2 processors detected
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'HumidityTemperature.sdc'. A Synopsys Design Constraints File is required by the Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name clkDiv:clkThread|clk_out[10] clkDiv:clkThread|clk_out[10]
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info: Found TIMING_ANALYZER_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.237
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.237             -42.858 clk 
    Info (332119):    -0.003              -0.003 clkDiv:clkThread|clk_out[10] 
Info (332146): Worst-case hold slack is 0.452
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.452               0.000 clk 
    Info (332119):     0.452               0.000 clkDiv:clkThread|clk_out[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.558 clk 
    Info (332119):    -1.487              -2.974 clkDiv:clkThread|clk_out[10] 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -2.008
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.008             -36.877 clk 
    Info (332119):     0.092               0.000 clkDiv:clkThread|clk_out[10] 
Info (332146): Worst-case hold slack is 0.400
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.400               0.000 clk 
    Info (332119):     0.402               0.000 clkDiv:clkThread|clk_out[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -53.558 clk 
    Info (332119):    -1.487              -2.974 clkDiv:clkThread|clk_out[10] 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the Timing Analyzer.
Info (332146): Worst-case setup slack is -0.345
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.345              -3.867 clk 
    Info (332119):     0.564               0.000 clkDiv:clkThread|clk_out[10] 
Info (332146): Worst-case hold slack is 0.186
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.186               0.000 clk 
    Info (332119):     0.186               0.000 clkDiv:clkThread|clk_out[10] 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -39.201 clk 
    Info (332119):    -1.000              -2.000 clkDiv:clkThread|clk_out[10] 
Info (332114): Report Metastability: Found 2 synchronizer chains.
    Info (332114): Design MTBF is not calculated because the design doesn't meet its timing requirements.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus Prime Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 4733 megabytes
    Info: Processing ended: Thu Oct 29 18:05:36 2020
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:03


