# Implementa√ß√£o das intru√ß√µes da ISA RV32I

Ap√≥s o teste dos componentes necess√°rios para executar instru√ß√µes como o Banco de Registradores, mem√≥ria RAM e mem√≥ria RAM, √© hora de come√ßar a implementar as intru√ß·∫Ωs.

Observando a [o green card do RISC-V](instructions/greencardRISCV.pdf) nota-se que a ISA RV32I define **6 formatos b√°sicos (*R, I, S, B, U, J*)** (mais as instru√ß√µes de sistema). Cada formato especifica como os 32 bits da instru√ß√£o s√£o divididos em **campos** (opcode, registradores, imediato etc.). Esse conjunto forma o n√∫cleo m√≠nimo da arquitetura, sendo 10 dela instru√ß√µes para DEBUG.

## Descri√ß√£o dos tipos

* **R-type** ‚Üí Utilizado para opera√ß√µes entre dois registradores, gerando um resultado armazenado em outro registrador.
* **I-type** ‚Üí Formato que trabalha com valores imediatos (constantes embutidas na instru√ß√£o) ou acessos diretos √† mem√≥ria.
* **S-type** ‚Üí Usado para armazenar valores de registradores em posi√ß√µes de mem√≥ria.
* **B-type** ‚Üí Respons√°vel por instru√ß√µes de desvio condicional, alterando o fluxo de execu√ß√£o de acordo com compara√ß√µes entre registradores.
* **U-type** ‚Üí Manipula valores constantes de 20 bits, normalmente posicionados em campos superiores de registradores.
* **J-type** ‚Üí Formato voltado para desvios incondicionais, permitindo mudan√ßas no fluxo de execu√ß√£o para endere√ßos relativos ao PC.
* **System/CSR** ‚Üí Instru√ß√µes especiais para controle do sistema, sincroniza√ß√£o e acesso a registradores de status e configura√ß√£o.

### Formato geral dos tipos
![Formato geral dos tipos](instructions/types.webp)

### Formato individual das instru√ß√µes
![Formato individual das instru√ß√µes](instructions/individual.png)

# Transferindo para o hardware

A implementa√ß√£o das instru√ß√µes em hardware foi conduzida de forma incremental, adicionando cada instru√ß√£o gradualmente. Dessa maneira, novas funcionalidades, m√≥dulos e comportamentos foram incorporados apenas quando necess√°rios.

## Plano incremental RV32I (Sem intru√ß√µes de debug)

### Etapa 1 ‚Äî U-type sem mudar o PC

1. **LUI**
2. **AUIPC**

### Etapa 2 ‚Äî I-type aritm√©tico/l√≥gico (sem desvio)

3. **ADDI** (padr√£o ouro para testar sign-extend I)
4. **XORI / ORI / ANDI**
5. **SLTI / SLTIU** (comparadores na ULA)
6. **SLLI / SRLI / SRAI** (shift com `shamt` de 5 bits)

### Etapa 3 ‚Äî R-type completo

7. **ADD / SUB**
8. **XOR / OR / AND**
9. **SLL / SRL / SRA**
10. **SLT / SLTU**

### Etapa 4 ‚Äî Saltos (mexe no PC, mas simples)

11. **JAL**
12. **JALR**

### Etapa 5 ‚Äî Branches (controle condicional no PC)

13. **BEQ / BNE**
14. **BLT / BGE**
15. **BLTU / BGEU**

### Etapa 6 ‚Äî Loads/Stores (dados da mem√≥ria)

16. **LW** 
17. **SW** 
18. **LH/LHU, LB/LBU** 
19. **SH/SB** ‚Üí **byte-enable**

## Por que essa ordem?

1. **Etapas 1‚Äì3 (LUI/AUIPC, I-type, R-type)**

   * Essas instru√ß√µes **n√£o alteram o fluxo do PC** (o PC continua `pc+4` sempre).
   * Isso permite implementar os blocos b√°sicos: **decodificador, unidade de imediatos, ULA, banco de registradores e writeback**.
   * A complexidade do controle fica baixa, pois n√£o h√° depend√™ncia de desvios nem saltos.

2. **Etapas 4‚Äì5 (JAL/JALR e Branches)**

   * Depois de estabilizar opera√ß√µes aritm√©ticas/l√≥gicas, adiciona-se a l√≥gica de **controle de fluxo**.
   * Primeiro os saltos **incondicionais** (JAL, JALR), que exigem apenas mudar o PC com base no imediato.
   * S√≥ depois os **branches condicionais**, que al√©m do c√°lculo do offset dependem de **compara√ß√£o de registradores**.
   * Essa ordem garante que os muxes e controles de PC sejam introduzidos **aos poucos**, evitando bugs dif√≠ceis de rastrear.

3. **Etapa 6 (Loads/Stores)**

   * Acesso √† mem√≥ria √© mais delicado: exige novos blocos como **sign/zero-extend de dados**, **byte-enable** e **gera√ß√£o de endere√ßos**.
   * Colocar essa etapa depois dos saltos garante que j√° exista um datapath s√≥lido, minimizando problemas quando conecta a RAM.


### Resumo

* **Valida o b√°sico primeiro** (decodifica√ß√£o, ULA, imediatos, registradores).
* **Adiciona controle de fluxo gradualmente**, come√ßando pelo mais simples (JAL) at√© o mais complexo (branches).
* **S√≥ depois trata mem√≥ria**, que envolve detalhes adicionais (tamanho, alinhamento, m√°scaras).

# Implementando o fluxo de dados (Incrementando a cada etapa)

## 1. U-type sem mudar o PC

| Instru√ß√£o | 31-12 (imm) | 11-7 (rd) | 6-0 (opcode) | Formato (assembly) | Implementa√ß√£o | Descri√ß√£o |
|-----------|-------------------------------------------------------------------------|-----------|--------------|--------------------|---------------|-----------|
| **LUI**   | imm[31:12]            | rd        | 0110111      | `lui rd, imm`      | `x[rd] = sext(imm << 12)`        | Carrega imediato superior (U-type) |
| **AUIPC** | imm[31:12]            | rd        | 0010111      | `auipc rd, imm`    | `x[rd] = pc + sext(imm << 12)`   | Soma imediato ao PC (U-type) |

### Fluxo de dados
![alt text](instructions/1.png)

### Caracter√≠sticas
üê£: Nova implementa√ß√£o / 
üõ†Ô∏è: Alterado

#### Extender ‚Äî Opera√ß√µes
- üê£**U**: `out[31:0] = sext(instr[31:12] << 12)`

#### ALU ‚Äî Opera√ß√µes
- üê£**PASS_B** : `out[31:0] = B[31:0]`
- üê£**ADD**  : `out[31:0] = A[31:0] + B[31:0]`

#### Decoder
- **Entradas**
   - üê£`opcode = instr[6:0]`

- **Sa√≠das**
   - üê£`weReg` : habilita escrita no RegFile
   - üê£`opALU` : Seleciona qual opera√ß√£o deve ser feita na ALU


## 2. I-type aritm√©tico/l√≥gico (sem desvio)

| Instru√ß√£o | 31-25 (imm / funct7) | 24-20 (imm / shamt) | 19-15 (rs1) | 14-12 (funct3) | 11-7 (rd) | 6-0 (opcode) | Formato (assembly)      | Implementa√ß√£o                  | Descri√ß√£o                        |
|-----------|-----------------------|---------------------|-------------|----------------|-----------|--------------|-------------------------|---------------------------------|----------------------------------|
| **ADDI**  | imm[11:5]             | imm[4:0]             | rs1         | 000            | rd        | 0010011      | `addi rd, rs1, imm`     | `x[rd] = x[rs1] + sext(imm)`    | Soma imediato (I-type)           |
| **XORI**  | imm[11:5]             | imm[4:0]             | rs1         | 100            | rd        | 0010011      | `xori rd, rs1, imm`     | `x[rd] = x[rs1] ^ sext(imm)`    | XOR imediato (I-type)            |
| **ORI**   | imm[11:5]             | imm[4:0]             | rs1         | 110            | rd        | 0010011      | `ori rd, rs1, imm`      | `x[rd] = x[rs1] \| sext(imm)`   | OR imediato (I-type)             |
| **ANDI**  | imm[11:5]             | imm[4:0]             | rs1         | 111            | rd        | 0010011      | `andi rd, rs1, imm`     | `x[rd] = x[rs1] & sext(imm)`    | AND imediato (I-type)            |
| **SLLI**  | 0000000               | shamt[4:0]          | rs1         | 001            | rd        | 0010011      | `slli rd, rs1, shamt`   | `x[rd] = x[rs1] << shamt`       | Shift l√≥gico √† esquerda (I-type) |
| **SRLI**  | 0000000               | shamt[4:0]          | rs1         | 101            | rd        | 0010011      | `srli rd, rs1, shamt`   | `x[rd] = x[rs1] >>u shamt`      | Shift l√≥gico √† direita (I-type)  |
| **SRAI**  | 0100000               | shamt[4:0]          | rs1         | 101            | rd        | 0010011      | `srai rd, rs1, shamt`   | `x[rd] = x[rs1] >>s shamt`      | Shift aritm√©tico √† direita       |

### Fluxo de dados
![alt text](instructions/2.png)

### Caracter√≠sticas 
üê£: Nova implementa√ß√£o / 
üõ†Ô∏è: Alterado

#### Extender ‚Äî Opera√ß√µes
- **U**: `out[31:0] = sext(instr[31:12] << 12)`
- üê£**I**: `out[31:0] = sext(instr[31:20])`
- üê£**I_shamt**: `out[31:0] =  zext(instr[24:20])` (Preenhce com zeros a esquerda) (Neste momento, para as opera√µes de shamt)

#### ALU ‚Äî Opera√ß√µes
- **PASS_B** : `out[31:0] = B[31:0]`
- **ADD**    : `out[31:0] = A[31:0] + B[31:0]`
- üê£**XOR**    : `out[31:0] = A[31:0] ^ B[31:0]`
- üê£**OR**     : `out[31:0] = A[31:0] | B[31:0]`
- üê£**AND**    : `out[31:0] = A[31:0] & B[31:0]`
- üê£**SLL**    : `out[31:0] = A[31:0] << B[4:0]` (Desloca os bits de A √° esquerda, preenchendo com zero a direita)
- üê£**SRL**    : `out[31:0] = A[31:0] >> u B[4:0]` (Desloca os bits de A para a direita, preenchendo com zeros √† esquerda).
- üê£**SRA**    : `out[31:0] = A[31:0] << s B[4:0]` (Desloca os bits de A para a direita, replicando o bit do sinal de A √° esquerda)


#### Decoder
- **Entradas**
   - `opcode = instr[6:0]`
   - üê£`funct3 = instr[14:12]`
   - üê£`funct7 = instr[31:25]` (Neste momento, para diferenciar SRL e SRA)

- **Sa√≠das**
   - `weReg` : habilita escrita no RegFile
   - üõ†Ô∏è`opALU[3:0]` : Seleciona qual opera√ß√£o deve ser feita na ALU.
   - üê£`selImm[1:0]` : Seleciona qual tipo de opera√ß√£o a Unidade Extensora deve realizar.
   - üê£`selMuxPcRs1` : Seleciona entre PC e Rs1 para ser o operando A na ALU.


## 3. R-type completo

| Instru√ß√£o | 31-25 (funct7) | 24-20 (rs2) | 19-15 (rs1) | 14-12 (funct3) | 11-7 (rd) | 6-0 (opcode) | Formato (assembly)      | Implementa√ß√£o                     | Descri√ß√£o                           |
|-----------|----------------|-------------|-------------|----------------|-----------|--------------|-------------------------|------------------------------------|-------------------------------------|
| **ADD**   | 0000000        | rs2         | rs1         | 000            | rd        | 0110011      | `add rd, rs1, rs2`      | `x[rd] = x[rs1] + x[rs2]`          | Soma entre registradores            |
| **SUB**   | 0100000        | rs2         | rs1         | 000            | rd        | 0110011      | `sub rd, rs1, rs2`      | `x[rd] = x[rs1] - x[rs2]`          | Subtra√ß√£o entre registradores       |
| **XOR**   | 0000000        | rs2         | rs1         | 100            | rd        | 0110011      | `xor rd, rs1, rs2`      | `x[rd] = x[rs1] ^ x[rs2]`          | OU-exclusivo bit a bit              |
| **OR**    | 0000000        | rs2         | rs1         | 110            | rd        | 0110011      | `or rd, rs1, rs2`       | `x[rd] = x[rs1] \| x[rs2]`         | OU bit a bit                        |
| **AND**   | 0000000        | rs2         | rs1         | 111            | rd        | 0110011      | `and rd, rs1, rs2`      | `x[rd] = x[rs1] & x[rs2]`          | E bit a bit                         |
| **SLL**   | 0000000        | rs2         | rs1         | 001            | rd        | 0110011      | `sll rd, rs1, rs2`      | `x[rd] = x[rs1] << x[rs2][4:0]`    | Deslocamento l√≥gico √† esquerda      |
| **SRL**   | 0000000        | rs2         | rs1         | 101            | rd        | 0110011      | `srl rd, rs1, rs2`      | `x[rd] = x[rs1] >>u x[rs2][4:0]`   | Deslocamento l√≥gico √† direita       |
| **SRA**   | 0100000        | rs2         | rs1         | 101            | rd        | 0110011      | `sra rd, rs1, rs2`      | `x[rd] = x[rs1] >>s x[rs2][4:0]`   | Deslocamento aritm√©tico √† direita   |
| **SLT**   | 0000000        | rs2         | rs1         | 010            | rd        | 0110011      | `slt rd, rs1, rs2`      | `x[rd] = (x[rs1] <s x[rs2]) ? 1:0` | Menor que (compara√ß√£o com sinal)    |
| **SLTU**  | 0000000        | rs2         | rs1         | 011            | rd        | 0110011      | `sltu rd, rs1, rs2`     | `x[rd] = (x[rs1] <u x[rs2]) ? 1:0` | Menor que (compara√ß√£o sem sinal)    |


### Fluxo de dados
![alt text](instructions/3.png)

### Caracter√≠sticas 
üê£: Nova implementa√ß√£o / 
üõ†Ô∏è: Alterado

#### Extender ‚Äî Opera√ß√µes
- **U**: `out[31:0] = sext(instr[31:12] << 12)`
- **I**: `out[31:0] = sext(instr[31:20])`
- **I_shamt**: `out[31:0] =  zext(instr[24:20])` (Preenhce com zeros a esquerda)

#### ALU ‚Äî Opera√ß√µes
- **PASS_B** : `out[31:0] = B[31:0]`
- **ADD**    : `out[31:0] = A[31:0] + B[31:0]`
- **XOR**    : `out[31:0] = A[31:0] ^ B[31:0]`
- **OR**     : `out[31:0] = A[31:0] | B[31:0]`
- **AND**    : `out[31:0] = A[31:0] & B[31:0]`
- **SLL**    : `out[31:0] = A[31:0] << B[4:0]` (Desloca os bits de A √° esquerda, preenchendo com zero a direita)
- **SRL**    : `out[31:0] = A[31:0] >> u B[4:0]` (Desloca os bits de A para a direita, preenchendo com zeros √† esquerda).
- **SRA**    : `out[31:0] = A[31:0] << s B[4:0]` (Desloca os bits de A para a direita, replicando o bit do sinal de A √° esquerda)
- üê£**SUB**    : `out[31:0] = A[31:0] - B[31:0]`
- üê£**SLT**    : `out[31:0] = A[31:0] < s B[31:0] ? 1 : 0`
- üê£**SLTU**    : `out[31:0] = A[31:0] < u B[31:0] ? 1 : 0`


#### Decoder
- **Entradas**
   - `opcode = instr[6:0]`
   - `funct3 = instr[14:12]`
   - `funct7 = instr[31:25]`

- **Sa√≠das**
   - `weReg` : habilita escrita no RegFile
   - `opALU[2:0]` : Seleciona qual opera√ß√£o deve ser feita na ALU.
   - `selImm[1:0]` : Seleciona qual tipo de opera√ß√£o a Unidade Extensora deve realizar.
   - `selMuxPcRs1` : Seleciona entre PC e Rs1 para ser o operando A na ALU.
   - üê£`selMuxRs2Imm` : Seleciona entre rs2 e Imediato para ser o operando B na ALU.




## 4. Saltos (mexe no PC, mas simples)

| Instru√ß√£o | 31-25 (funct7/imm) | 24-20 (rs2/shamt/imm) | 19-15 (rs1) | 14-12 (funct3) | 11-7 (rd) | 6-0 (opcode) | Formato (assembly)   | Implementa√ß√£o                                           | Descri√ß√£o                          |
|-----------|---------------------|-----------------------|-------------|----------------|-----------|--------------|----------------------|---------------------------------------------------------|------------------------------------|
| **JAL**   | imm[20\|10:5]       | imm[4:1\|11]          | imm[19:15]  | imm[14:12]     | rd        | 1101111      | `jal rd, off`        | `x[rd] = pc + 4; pc = pc + sext(off)`                   | Salto relativo ao PC (J-type)      |
| **JALR**  | imm[11:5]           | imm[4:0]              | rs1         | 000            | rd        | 1100111      | `jalr rd, rs1, off`  | `t = pc + 4; pc = (x[rs1] + sext(off)) & ~1; x[rd] = t` | Salto indireto via `rs1` (I-type)  |

### Fluxo de dados
![alt text](instructions/x.png)


## 5. Branches (controle condicional no PC)

| Instru√ß√£o | 31-25 (imm[12\|10:5]) | 24-20 (rs2) | 19-15 (rs1) | 14-12 (funct3) | 11-7 (imm[4:1\|11]) | 6-0 (opcode) | Formato (assembly)       | Implementa√ß√£o                                   | Descri√ß√£o                           |
|-----------|------------------------|-------------|-------------|----------------|----------------------|--------------|--------------------------|-----------------------------------------------|-------------------------------------|
| **BEQ**   | imm[12\|10:5]          | rs2         | rs1         | 000            | imm[4:1\|11]         | 1100011      | `beq rs1, rs2, off`      | `if (x[rs1] ==  x[rs2]) pc += sext(off)`       | Desvio se iguais (signed)           |
| **BNE**   | imm[12\|10:5]          | rs2         | rs1         | 001            | imm[4:1\|11]         | 1100011      | `bne rs1, rs2, off`      | `if (x[rs1] !=  x[rs2]) pc += sext(off)`       | Desvio se diferentes                 |
| **BLT**   | imm[12\|10:5]          | rs2         | rs1         | 100            | imm[4:1\|11]         | 1100011      | `blt rs1, rs2, off`      | `if (x[rs1] <s  x[rs2]) pc += sext(off)`       | Menor que (compara√ß√£o com sinal)    |
| **BGE**   | imm[12\|10:5]          | rs2         | rs1         | 101            | imm[4:1\|11]         | 1100011      | `bge rs1, rs2, off`      | `if (x[rs1] >=s x[rs2]) pc += sext(off)`       | Maior/igual (compara√ß√£o com sinal)  |
| **BLTU**  | imm[12\|10:5]          | rs2         | rs1         | 110            | imm[4:1\|11]         | 1100011      | `bltu rs1, rs2, off`     | `if (x[rs1] <u  x[rs2]) pc += sext(off)`       | Menor que (sem sinal)               |
| **BGEU**  | imm[12\|10:5]          | rs2         | rs1         | 111            | imm[4:1\|11]         | 1100011      | `bgeu rs1, rs2, off`     | `if (x[rs1] >=u x[rs2]) pc += sext(off)`       | Maior/igual (sem sinal)             |

### Fluxo de dados
![alt text](instructions/x.png)


## 6. Loads/Stores (dados da mem√≥ria)

| Instru√ß√£o | 31-25 (imm[11:5]) | 24-20 (rs2 / imm[4:0]) | 19-15 (rs1) | 14-12 (funct3) | 11-7 (rd / imm[4:0]) | 6-0 (opcode) | Formato (assembly)      | Implementa√ß√£o                                           | Descri√ß√£o                                 |
|-----------|--------------------|------------------------|-------------|----------------|----------------------|--------------|-------------------------|---------------------------------------------------------|-------------------------------------------|
| **LW**    | imm[11:5]          | imm[4:0]              | rs1         | 010            | rd                   | 0000011      | `lw rd, off(rs1)`       | `x[rd] = sext(M[x[rs1] + sext(off)][31:0])`            | Load word (32 bits), sign-extend          |
| **LH**    | imm[11:5]          | imm[4:0]              | rs1         | 001            | rd                   | 0000011      | `lh rd, off(rs1)`       | `x[rd] = sext(M[x[rs1] + sext(off)][15:0])`            | Load halfword (16b), sign-extend          |
| **LHU**   | imm[11:5]          | imm[4:0]              | rs1         | 101            | rd                   | 0000011      | `lhu rd, off(rs1)`      | `x[rd] =     (M[x[rs1] + sext(off)][15:0])`            | Load halfword (16b), zero-extend          |
| **LB**    | imm[11:5]          | imm[4:0]              | rs1         | 000            | rd                   | 0000011      | `lb rd, off(rs1)`       | `x[rd] = sext(M[x[rs1] + sext(off)][7:0])`             | Load byte (8b),  sign-extend              |
| **LBU**   | imm[11:5]          | imm[4:0]              | rs1         | 100            | rd                   | 0000011      | `lbu rd, off(rs1)`      | `x[rd] =     (M[x[rs1] + sext(off)][7:0])`             | Load byte (8b),  zero-extend              |
| **SW**    | imm[11:5]          | rs2                   | rs1         | 010            | imm[4:0]             | 0100011      | `sw rs2, off(rs1)`      | `M[x[rs1] + sext(off)] = x[rs2][31:0]`                 | Store word (32 bits)                      |
| **SH**    | imm[11:5]          | rs2                   | rs1         | 001            | imm[4:0]             | 0100011      | `sh rs2, off(rs1)`      | `M[x[rs1] + sext(off)] = x[rs2][15:0]`                 | Store halfword (16 bits)                  |
| **SB**    | imm[11:5]          | rs2                   | rs1         | 000            | imm[4:0]             | 0100011      | `sb rs2, off(rs1)`      | `M[x[rs1] + sext(off)] = x[rs2][7:0]`                  | Store byte (8 bits) ‚Äî *byte-enable*       |

### Fluxo de dados
![alt text](instructions/x.png)