一种以太网数据复分接方法 本发明涉及一种以太网数据复分接方法，从以太网接口收到有效以太网数据后，根据包长度和需要发送到的设备编号值，在对应设备编号的业务信道上依次分段封装以太网数据，同时也包括控制信息域封装处理。对于从业务信道接收来的以太网数据，进行控制信息域纠错处理、错误数据处理、分段计数器值处理，再根据设备编号信息分别接收各通信设备发送来的以太网数据，最后把接收完整的以太网数据送到以太网接口。本发明以太网数据复分接硬件电路主要采用FPGA为处理平台，发挥FPGA处理速度快、电路实现灵活和代码移植好等特点。
一种基于国产FPGA多功能开发板 本实用新型提供一种基于国产FPGA多功能开发板包括FPGA芯片、千兆网口芯片、以太网接口、DDR2SDRAM存储芯片、SRAM存储芯片、FLASH存储芯片、FLASH配置芯片、数模转换芯片、VGA接口、串口收发芯片、RS232接口、七段数码管显示模块、LCD显示模块和电源模块。本实用新型具有强大的芯片性能，丰富的IO及众多的外设和接口，既能作为应用开发平台，也可用于测试验证平台，具有易上手、周期短、成本低的特点。
提供多种主电压源电压的可编程逻辑器件 本实用新型公开一种提供多种主电压源电压的可编程逻辑器件，至少包括核心芯片和位于核心芯片上的稳压器；对核心芯片进行封装，封装至少包括IO管脚和电源管脚，其中电源管脚包括IO电源管脚和核心电源管脚；所述核心电源管脚接核心芯片或稳压器的输入端。本实用新型只采用一种芯片，节省了掩模费用，降低了生产成本；在封装阶段，根据用户需求，决定封装成哪种电源芯片，使得库存管理，生产管理更灵活，可有效降低库存，节省生产成本，能够节约至少一半的时间，管理更简单。
非易失性FPGA片上数据流文件的保密系统及解密方法 本发明提供一种非易失性FPGA片上数据流文件的保密系统及解密方法，系统配置非易失性的存储器模块只允许全擦写操作，全擦写操作完成后非易失性的存储器模块进入初始状态，初始状态下对非易失性的存储器模块的操作才有效，进而在非易失性的存储器模块中设置加密区域单元，只有在初始状态下写入加密区域单元的解密的数据才能使非易失性的存储器模块可读，从而完成对系统的解密，这样就大大提高的了保密精度。
一种低功耗FPGA器件 本实用新型公开一种低功耗FPGA器件，包括用户定义的可编程逻辑模块和SRAM存储器，可编程逻辑模块设核心电源管脚，SRAM存储器设SRAM电源管脚，电源管理器通过SRAM电源管脚向SRAM存储器供电，电源管理器通过核心电源管脚向可编程逻辑模块供电。SRAM存储器采用独立的电源供电，当器件进入待机状态时，电源管理器包括向SRAM存储器供电，不向可编程逻辑模块等其他模块供电，可实现在不影响器件高性能的同时，降低功耗及节省时间。由于SRAM存储器供电不间断，使得用户编程数据流被保存，用户逻辑不会丢失。在待机状态终止时，恢复供电后，器件可立刻进入工作状态，无需重新加载数据流文件，节省了时间及加载功耗。
带有片上用户非易失性存储器的可编程逻辑器件 本发明公开一种带有片上用户非易失性存储器的可编程逻辑器件，包括：可编程逻辑阵列，是用户定义的可编程逻辑阵列，包括SRAM阵列和逻辑接口；SRAM阵列用于存储外部的编程数据并对可编程逻辑阵列进行实时控制，以使其形成用户定义逻辑，实现用户的功能；非易失性存储器，包括一个或多个存储可编程逻辑数据和一个或多个存储用户数据；该非易失性存储器只有一个接口，非易失性存储器通过该与编程控制器连接；编程控制器，通过数据总线及地址总线和对应的控制信号对非易失性存储器进行读写；编程控制器还与用户定义的可编程逻辑阵列连接，实现用户定义逻辑对用户数据的随机读写。具有使用方便、成本低且布局灵活的特点。
