set tool_name "ModelSim-Altera (Verilog)"
set corner_file_list {
	{{"Slow Model"} {HienThiDemLui41.vo HienThiDemLui41_v.sdo}}
	{{"Fast Model"} {HienThiDemLui41_fast.vo HienThiDemLui41_v_fast.sdo}}
}
