Fitter report for hp
Fri Mar 10 15:41:07 2023
Quartus Prime Version 18.1.0 Build 625 09/12/2018 SJ Lite Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Netlist Optimizations
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. Receiver Channel
 18. Transmitter Channel
 19. Transmitter PLL
 20. Transceiver Reconfiguration Report
 21. Optimized GXB Elements
 22. I/O Assignment Warnings
 23. Fitter Resource Utilization by Entity
 24. Delay Chain Summary
 25. Pad To Core Delay Chain Fanout
 26. Control Signals
 27. Global & Other Fast Signals
 28. Non-Global High Fan-Out Signals
 29. Fitter RAM Summary
 30. Routing Usage Summary
 31. I/O Rules Summary
 32. I/O Rules Details
 33. I/O Rules Matrix
 34. Fitter Device Options
 35. Operating Settings and Conditions
 36. Estimated Delay Added for Hold Timing Summary
 37. Estimated Delay Added for Hold Timing Details
 38. Fitter Messages
 39. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 2018  Intel Corporation. All rights reserved.
Your use of Intel Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Intel Program License 
Subscription Agreement, the Intel Quartus Prime License Agreement,
the Intel FPGA IP License Agreement, or other applicable license
agreement, including, without limitation, that your use is for
the sole purpose of programming logic devices manufactured by
Intel and sold by Intel or its authorized distributors.  Please
refer to the applicable agreement for further details.



+-------------------------------------------------------------------------------+
; Fitter Summary                                                                ;
+---------------------------------+---------------------------------------------+
; Fitter Status                   ; Successful - Fri Mar 10 15:41:07 2023       ;
; Quartus Prime Version           ; 18.1.0 Build 625 09/12/2018 SJ Lite Edition ;
; Revision Name                   ; hp                                          ;
; Top-level Entity Name           ; hp                                          ;
; Family                          ; Cyclone V                                   ;
; Device                          ; 5CSTFD6D5F31I7                              ;
; Timing Models                   ; Final                                       ;
; Logic utilization (in ALMs)     ; 2,361 / 41,910 ( 6 % )                      ;
; Total registers                 ; 3865                                        ;
; Total pins                      ; 13 / 499 ( 3 % )                            ;
; Total virtual pins              ; 0                                           ;
; Total block memory bits         ; 31,204 / 5,662,720 ( < 1 % )                ;
; Total RAM Blocks                ; 38 / 553 ( 7 % )                            ;
; Total DSP Blocks                ; 0 / 112 ( 0 % )                             ;
; Total HSSI RX PCSs              ; 1 / 9 ( 11 % )                              ;
; Total HSSI PMA RX Deserializers ; 1 / 9 ( 11 % )                              ;
; Total HSSI TX PCSs              ; 1 / 9 ( 11 % )                              ;
; Total HSSI PMA TX Serializers   ; 1 / 9 ( 11 % )                              ;
; Total PLLs                      ; 2 / 15 ( 13 % )                             ;
; Total DLLs                      ; 0 / 4 ( 0 % )                               ;
+---------------------------------+---------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                             ; Setting                               ; Default Value                         ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                             ; 5CSTFD6D5F31I7                        ;                                       ;
; Minimum Core Junction Temperature                                  ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                  ; 85                                    ;                                       ;
; Regenerate Full Fit Report During ECO Compiles                     ; On                                    ; Off                                   ;
; Use smart compilation                                              ; Off                                   ; Off                                   ;
; Enable parallel Assembler and Timing Analyzer during compilation   ; On                                    ; On                                    ;
; Enable compact report table                                        ; Off                                   ; Off                                   ;
; Router Timing Optimization Level                                   ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                  ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                        ; 1.0                                   ; 1.0                                   ;
; Device initialization clock source                                 ; INIT_INTOSC                           ; INIT_INTOSC                           ;
; Optimize Hold Timing                                               ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                       ; On                                    ; On                                    ;
; Auto RAM to MLAB Conversion                                        ; On                                    ; On                                    ;
; Equivalent RAM and MLAB Power Up                                   ; Auto                                  ; Auto                                  ;
; Equivalent RAM and MLAB Paused Read Capabilities                   ; Care                                  ; Care                                  ;
; Power Optimization During Fitting                                  ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                   ; Off                                   ; Off                                   ;
; Optimize Timing                                                    ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                           ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                         ; Normal                                ; Normal                                ;
; Final Placement Optimizations                                      ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                        ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                      ; 1                                     ; 1                                     ;
; Periphery to Core Placement and Routing Optimization               ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                              ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                          ; Off                                   ; Off                                   ;
; Auto Packed Registers                                              ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                  ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                       ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                              ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting     ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                       ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                          ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                             ; Off                                   ; Off                                   ;
; Fitter Effort                                                      ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                    ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                           ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                          ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                  ; On                                    ; On                                    ;
; Auto Global Register Control Signals                               ; On                                    ; On                                    ;
; Reserve all unused pins                                            ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                        ; Auto                                  ; Auto                                  ;
; Enable Beneficial Skew Optimization                                ; On                                    ; On                                    ;
; Optimize Design for Metastability                                  ; On                                    ; On                                    ;
; Active Serial clock source                                         ; FREQ_100MHz                           ; FREQ_100MHz                           ;
; Force Fitter to Avoid Periphery Placement Warnings                 ; Off                                   ; Off                                   ;
; Clamping Diode                                                     ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode   ; Off                                   ; Off                                   ;
; Advanced Physical Optimization                                     ; On                                    ; On                                    ;
+--------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 8           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 1.28        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processor 2            ;   9.9%      ;
;     Processor 3            ;   9.0%      ;
;     Processor 4            ;   8.7%      ;
+----------------------------+-------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Netlist Optimizations                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; Node                                                                                                                                                                                                                                                                                                                                                                                                                                                    ; Action          ; Operation                                         ; Reason                     ; Node Port ; Node Port Name ; Destination Node                                                                                                                                                                                                                                                                                                                                                                                           ; Destination Port ; Destination Port Name ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+
; pci_refclk~input~FITTER_INSERTED                                                                                                                                                                                                                                                                                                                                                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; pci_refclk~input~FITTER_INSERTEDCLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                 ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|coreclkout~CLKENA0                                                                                                                                                                                                        ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; sysclk~inputCLKENA0                                                                                                                                                                                                                                                                                                                                                                                                                                     ; Created         ; Placement                                         ; Fitter Periphery Placement ;           ;                ;                                                                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.atb0outtopllaux ; Merged          ; Placement                                         ; Fitter Periphery Placement ; ATB0OUT   ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux~O_ATB0OUT ; ATB0OUT          ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a0                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[2]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a1                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[3]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a2                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[4]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a3                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[5]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a4                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[6]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a5                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[7]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a6                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[8]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a7                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[9]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a8                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[10]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a9                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[11]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a10                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[12]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a11                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[13]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a12                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[14]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a13                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[15]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a14                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[16]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a15                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[17]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a16                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[18]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a17                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[19]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a18                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[20]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a19                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[21]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a20                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[22]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a21                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[23]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a22                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[24]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a23                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[25]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a24                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[26]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a25                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[27]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a26                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[28]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a27                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[29]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a28                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[30]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a29                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[31]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a30                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[32]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a31                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[33]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a32                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[34]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a33                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[35]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a34                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[36]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a35                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[37]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a36                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[38]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a37                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[39]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a38                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[40]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a39                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[41]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a40                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[42]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a41                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[43]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a42                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[44]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a43                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[45]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a44                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[46]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a45                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[47]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a46                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[48]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a47                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[49]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a48                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[50]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a49                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[51]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a50                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[52]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a51                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[53]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a52                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[54]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a53                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[55]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a54                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[56]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a55                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[57]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a56                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[58]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a57                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[59]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a58                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[60]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a59                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[61]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a60                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[62]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a61                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[63]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a62                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[64]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a63                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[65]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a64                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[66]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a65                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[67]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a66                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[68]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a67                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[69]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a68                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[70]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a69                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[71]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a70                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[72]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a71                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[73]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a72                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[74]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a73                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[75]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a74                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[79]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a75                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[80]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a76                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[81]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a77                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[82]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a78                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[83]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a79                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[84]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a80                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[85]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a81                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[86]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a82                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[87]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a83                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[88]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a84                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[89]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a85                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[90]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a86                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_payload[91]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ram_block1a87                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[0]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a0                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[1]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a1                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[2]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a2                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[3]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a3                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[4]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a4                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[5]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a5                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[6]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a6                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[7]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a7                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[8]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a8                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[9]                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a9                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[10]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a10                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[11]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a11                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[12]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a12                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[13]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a13                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[14]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a14                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[15]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a15                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[16]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a16                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[17]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a17                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[18]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a18                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[19]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a19                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[20]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a20                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[21]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a21                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[22]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a22                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[23]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a23                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[24]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a24                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[25]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a25                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[26]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a26                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[27]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a27                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[28]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a28                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[29]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a29                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[30]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a30                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[31]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a31                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[32]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a32                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[33]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a33                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[34]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a34                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[35]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a35                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[36]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a36                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[37]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a37                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[38]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a38                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[39]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a39                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[40]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a40                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[41]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a41                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[42]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a42                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[43]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a43                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[44]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a44                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[45]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a45                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[46]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a46                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[47]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a47                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[48]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a48                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[49]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a49                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[50]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a50                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[51]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a51                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[52]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a52                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[53]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a53                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[54]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a54                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[55]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a55                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[56]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a56                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[57]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a57                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[58]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a58                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[59]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a59                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[60]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a60                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[61]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a61                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[62]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a62                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_payload[63]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ram_block1a63                                                                                                                                                                                                    ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|out_payload[74]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ram_block1a0                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|out_payload[75]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ram_block1a1                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|out_payload[76]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ram_block1a2                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|out_payload[77]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ram_block1a3                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|out_payload[78]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ram_block1a4                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|out_payload[74]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ram_block1a0                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|out_payload[75]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ram_block1a1                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|out_payload[76]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ram_block1a2                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|out_payload[77]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ram_block1a3                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|out_payload[78]                                                                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ram_block1a4                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[12]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[12]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[13]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[13]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[14]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[14]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[15]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[15]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[16]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[16]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[17]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[17]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[18]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[18]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[19]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[19]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[20]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[20]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[21]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[21]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[22]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[22]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[23]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[23]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[24]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[24]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[25]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[25]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[26]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[26]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[27]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[27]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[28]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[28]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[29]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[29]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[30]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[30]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[31]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[31]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[32]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[32]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[33]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[33]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[34]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[34]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[35]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[35]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[36]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[36]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[37]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[37]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[38]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[38]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[39]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[39]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[40]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[40]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[41]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[41]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[42]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[42]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[43]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[43]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[44]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[44]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[45]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[45]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[46]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[46]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[47]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[47]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[48]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[48]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[49]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[49]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[50]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[50]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[51]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[51]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[52]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[52]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[53]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[53]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[54]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[54]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[55]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[55]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[56]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[56]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[57]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[57]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[58]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[58]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[59]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[59]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[60]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[60]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[61]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[61]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[62]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[62]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|RawAddr[63]                                                                                                                                                                                                                                                   ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[63]                                                                                                    ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|pci_address_space[0]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[0]                                                                                                     ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|pci_address_space[1]                                                                                                                                                                                                                                          ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|q_a[1]                                                                                                     ; PORTADATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[1]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a0                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[2]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a1                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[3]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a2                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[4]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a3                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[5]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a4                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[6]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a5                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[7]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a6                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[8]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a7                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[9]                                                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a8                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[10]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a9                                                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[11]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a10                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[12]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a11                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[13]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a12                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[14]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a13                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[15]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a14                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[16]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a15                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[17]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a16                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[18]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a17                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[19]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a18                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[20]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a19                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[21]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a20                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[22]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a21                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[23]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a22                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[24]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a23                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[25]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a24                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[26]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a25                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[27]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a26                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[28]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a27                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[29]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a28                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[30]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a29                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[31]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a30                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[32]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a31                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[33]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a32                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[34]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a33                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[35]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a34                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[36]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a35                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[37]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a36                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[38]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a37                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[39]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a38                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[40]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a39                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[41]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a40                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[42]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a41                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[43]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a42                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[44]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a43                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[45]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a44                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[46]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a45                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[47]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a46                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[48]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a47                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[49]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a48                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[50]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a49                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[51]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a50                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[52]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a51                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[53]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a52                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[54]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a53                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[55]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a54                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[56]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a55                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[57]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a56                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[58]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a57                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[59]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a58                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[60]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a59                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[61]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a60                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[62]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a61                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[63]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a62                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|out_payload[64]                                                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ram_block1a63                                                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[1]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a0                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[2]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a1                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[3]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a2                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[4]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a3                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[5]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a4                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[6]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a5                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[7]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a6                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[8]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a7                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[9]                                                                                                                                                                                                                                                                                                                      ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a8                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[10]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a9                                                                                                                                                                                                                       ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[11]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a10                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[12]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a11                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[13]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a12                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[14]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a13                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[15]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a14                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[16]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a15                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[17]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a16                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[18]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a17                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[19]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a18                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[20]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a19                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[21]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a20                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[22]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a21                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[23]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a22                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[24]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a23                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[25]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a24                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[26]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a25                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[27]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a26                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[28]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a27                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[29]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a28                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[30]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a29                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[31]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a30                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[32]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a31                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[33]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a32                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[34]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a33                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[35]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a34                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[36]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a35                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[37]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a36                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[38]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a37                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[39]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a38                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[40]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a39                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[41]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a40                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[42]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a41                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[43]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a42                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[44]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a43                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[45]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a44                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[46]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a45                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[47]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a46                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[48]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a47                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[49]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a48                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[50]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a49                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[51]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a50                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[52]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a51                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[53]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a52                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[54]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a53                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[55]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a54                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[56]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a55                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[57]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a56                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[58]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a57                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[59]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a58                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[60]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a59                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[61]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a60                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[62]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a61                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[63]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a62                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[64]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a63                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[65]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a64                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[66]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a65                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[67]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a66                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[68]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a67                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[69]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a68                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[70]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a69                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[71]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a70                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[72]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a71                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[76]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a72                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[77]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a73                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[78]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a74                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[79]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a75                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[80]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a76                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[81]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a77                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[82]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a78                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[83]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a79                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[84]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a80                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[85]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a81                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[86]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a82                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[87]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a83                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[88]                                                                                                                                                                                                                                                                                                                     ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a84                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[105]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a101                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[106]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a102                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[107]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a103                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[108]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a104                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[111]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a105                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[112]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a106                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[113]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a107                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[114]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a108                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[115]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a109                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[116]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a110                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[117]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a111                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[118]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a112                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[119]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a113                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[120]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a114                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_payload[146]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a115                                                                                                                                                                                                                     ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[0]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a0                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[1]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a1                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[2]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a2                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[3]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a3                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[4]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a4                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[5]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a5                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[6]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a6                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[7]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a7                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[8]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a8                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[9]                                                                                                                                                                                                                                                                                  ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a9                                                                                                                                                                                   ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[10]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a10                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[11]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a11                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[12]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a12                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[13]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a13                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[14]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a14                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[15]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a15                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[16]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a16                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[17]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a17                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[18]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a18                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[19]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a19                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[20]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a20                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[21]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a21                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[22]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a22                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[23]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a23                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[24]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a24                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[25]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a25                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[26]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a26                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[27]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a27                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[28]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a28                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[29]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a29                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[30]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a30                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[31]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a31                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[32]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a32                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[33]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a33                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[34]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a34                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[35]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a35                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[36]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a36                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[37]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a37                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[38]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a38                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[39]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a39                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[40]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a40                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[41]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a41                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[42]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a42                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[43]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a43                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[44]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a44                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[45]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a45                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[46]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a46                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[47]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a47                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[48]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a48                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[49]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a49                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[50]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a50                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[51]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a51                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[52]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a52                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[53]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a53                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[54]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a54                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[55]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a55                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[56]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a56                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[57]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a57                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[58]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a58                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[59]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a59                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[60]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a60                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[61]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a61                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[62]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a62                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|out_payload[63]                                                                                                                                                                                                                                                                                 ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ram_block1a63                                                                                                                                                                                  ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[105]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a29                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[106]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a30                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[107]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a31                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[108]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a32                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[111]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a33                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[112]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a34                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[113]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a35                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[114]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a36                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[115]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a37                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[116]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a38                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[117]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a39                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[118]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a40                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[119]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a41                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[120]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a42                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_payload[146]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a43                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[105]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a29                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[106]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a30                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[107]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a31                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[108]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a32                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[111]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a33                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[112]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a34                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[113]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a35                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[114]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a36                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[115]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a37                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[116]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a38                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[117]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a39                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[118]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a40                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[119]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a41                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[120]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a42                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|out_payload[146]                                                                                                                                                                                                                                                                                                                    ; Packed Register ; Register Packing                                  ; Timing optimization        ; Q         ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ram_block1a43                                                                                                                                                                                                                      ; PORTBDATAOUT     ;                       ;
; avalon_slave:mem_slave|state[0]                                                                                                                                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; avalon_slave:mem_slave|state[0]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                  ;                  ;                       ;
; avmm_crossbar_m:mmr_crossbar|state[1]                                                                                                                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; avmm_crossbar_m:mmr_crossbar|state[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_arbiter:arbiter|grant[0]                                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_arbiter:arbiter|grant[0]~DUPLICATE                                                                                                                                                                                                                                                                                     ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|lif_inwait                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|lif_inwait~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_write                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_write~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[1]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[1]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[2]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[2]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[10]                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[10]~DUPLICATE                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|upper_16_sel                                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|upper_16_sel~DUPLICATE                                                                                                                                                                                                                 ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|reg_init[2]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|reg_init[2]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|reg_init[8]                                                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|reg_init[8]~DUPLICATE                                                                                                                                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|reg_init[10]                                                                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|reg_init[10]~DUPLICATE                                                                                                                                                                                                                                                  ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_channel[2]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_channel[2]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_done[0]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_done[0]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_done[1]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_done[1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_done[3]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_done[3]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_en                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_en~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_inc[0]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_inc[0]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_inc[1]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_inc[1]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0[1]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0[1]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0[3]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0[3]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[0]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[0]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[1]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[1]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[2]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[2]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[3]                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[3]~DUPLICATE                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90_l[3]                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90_l[3]~DUPLICATE                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[0]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[1]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[1]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[3]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[3]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270[0]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270[0]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270[3]                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270[3]~DUPLICATE                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|counter[6]                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|counter[6]~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|did_dprio                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|did_dprio~DUPLICATE                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|p0addr                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|p0addr~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|pd_0[3]                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|pd_0[3]~DUPLICATE                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|read                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|read~DUPLICATE                                                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.CHECK_PLL_RD                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.CHECK_PLL_RD~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.DPRIO_READ                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.DPRIO_READ~DUPLICATE                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.PDOF_TEST_WR                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.PDOF_TEST_WR~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_address[1]                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_address[1]~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_read                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_read~DUPLICATE                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[0]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[0]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[1]                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[1]~DUPLICATE                                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[11]                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[11]~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|req_and_use_mutex                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|req_and_use_mutex~DUPLICATE                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.BUSY_STATE                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.BUSY_STATE~DUPLICATE                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.CHECK_PMUTEX_STATE                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.CHECK_PMUTEX_STATE~DUPLICATE                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.CHECK_REQ_DATA_STATE                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.CHECK_REQ_DATA_STATE~DUPLICATE                                                                                                                                                                     ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.READ_DATA_STATE                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.READ_DATA_STATE~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.READ_PHY_ADDR_STATE                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.READ_PHY_ADDR_STATE~DUPLICATE                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.RELEASE_OC_CALEN_START_STATE                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.RELEASE_OC_CALEN_START_STATE~DUPLICATE                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.WRITE_DONE_STATE                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.WRITE_DONE_STATE~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|write_read_control                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|write_read_control~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|full                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|full~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[1]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[1]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|empty                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|empty~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[0]                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|in_wr_ptr[0]~DUPLICATE                                                                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_rd_ptr[0]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_rd_ptr[0]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_rd_ptr[1]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|out_rd_ptr[1]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|empty~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|full                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|full~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|full                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|full~DUPLICATE                                                                                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[0]                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[0]~DUPLICATE                                                                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|empty                                                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|empty~DUPLICATE                                                                                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|stop_cmd_r                                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|stop_cmd_r~DUPLICATE                                                                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[0]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[0]~DUPLICATE                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[2]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[2]~DUPLICATE                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[5]                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[5]~DUPLICATE                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|rsnt_cntn[0]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|rsnt_cntn[0]~DUPLICATE                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|rsnt_cntn[2]                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|rsnt_cntn[2]~DUPLICATE                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[9]                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[9]~DUPLICATE                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[11]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[11]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[12]                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[12]~DUPLICATE                                                                                                                                                     ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcierd_hip_rs:rs_hip|recovery_cnt[14]                                                                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcierd_hip_rs:rs_hip|recovery_cnt[14]~DUPLICATE                                                                                                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|CplDesc_o[0]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|CplDesc_o[0]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|bar_dec_reg[1]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|bar_dec_reg[1]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr[1]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr[1]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr[5]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr[5]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_tag_reg[0]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_tag_reg[0]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_tag_reg[4]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_tag_reg[4]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[5]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[5]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[33]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[33]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[34]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[34]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[39]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[39]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[42]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[42]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[72]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[72]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[76]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[76]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[5]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[5]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[16]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[16]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|cntr_tg7:usedw_counter|counter_reg_bit[1]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|cntr_tg7:usedw_counter|counter_reg_bit[1]~DUPLICATE                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|cntr_tg7:usedw_counter|counter_reg_bit[3]                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|cntr_tg7:usedw_counter|counter_reg_bit[3]~DUPLICATE                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[0]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[0]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[1]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[1]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[2]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[2]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[3]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[3]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[6]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[6]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[8]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[8]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[9]                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[9]~DUPLICATE                                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[10]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[10]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|cpl_req_reg                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|cpl_req_reg~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|hol_cntr[1]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|hol_cntr[1]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|hol_cntr[2]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|hol_cntr[2]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rd_addr_cntr[1]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rd_addr_cntr[1]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rd_addr_cntr[4]                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rd_addr_cntr[4]~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rxcpl_state[2]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rxcpl_state[2]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|cntr_tg7:usedw_counter|counter_reg_bit[0]                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|cntr_tg7:usedw_counter|counter_reg_bit[0]~DUPLICATE                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|full_dff                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|full_dff~DUPLICATE                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[47]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[47]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[48]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[48]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[49]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[49]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[58]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[58]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[60]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[60]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[63]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[63]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[1]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[1]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[3]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[3]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[4]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[4]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[9]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[9]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[10]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[10]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[14]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[14]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[16]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[16]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[20]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[20]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[21]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cmdfifo_addr_reg[21]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_addr_reg[1]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_addr_reg[1]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_remain_bytes_reg[6]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_remain_bytes_reg[6]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_remain_bytes_reg[10]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_remain_bytes_reg[10]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|fifo_valid_reg                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|fifo_valid_reg~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|msi_req_reg                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|msi_req_reg~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|nph_cred_cons_reg[1]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|nph_cred_cons_reg[1]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|nph_cred_cons_reg[2]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|nph_cred_cons_reg[2]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|nph_cred_cons_reg[5]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|nph_cred_cons_reg[5]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|nph_cred_cons_reg[7]                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|nph_cred_cons_reg[7]~DUPLICATE                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_ok_reg                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_ok_reg~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_valid_reg                                                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_valid_reg~DUPLICATE                                                                                                                                                                                                  ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|pulse_width_cntr[2]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|pulse_width_cntr[2]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|pulse_width_cntr[3]                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|pulse_width_cntr[3]~DUPLICATE                                                                                                                                                                                               ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|rxcplbuff_free_reg                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|rxcplbuff_free_reg~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[0]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[0]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[3]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[3]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[8]                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[8]~DUPLICATE                                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[10]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[10]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[11]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[11]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[16]                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[16]~DUPLICATE                                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[1]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[1]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[2]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[2]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[4]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[4]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[6]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[6]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[8]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[8]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|rd_addr_reg[5]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|rd_addr_reg[5]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|rd_addr_reg[8]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|rd_addr_reg[8]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|rd_addr_reg[12]                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|rd_addr_reg[12]~DUPLICATE                                                                                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[1]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[1]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[5]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[5]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[6]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[6]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[7]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[7]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[12]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[12]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[4]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[4]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[5]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[5]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[6]                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[6]~DUPLICATE                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|bytes_to_RCB_reg[3]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|bytes_to_RCB_reg[3]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|bytes_to_RCB_reg[5]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|bytes_to_RCB_reg[5]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[7]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[7]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|last_bytes_sent_reg[9]                                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|last_bytes_sent_reg[9]~DUPLICATE                                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[2]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[2]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[3]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[3]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[5]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[5]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[6]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[6]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[7]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[7]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[8]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[8]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[9]                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[9]~DUPLICATE                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[10]                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[10]~DUPLICATE                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_limit_cntr[0]                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_limit_cntr[0]~DUPLICATE                                                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|remain_bytes_reg[1]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|remain_bytes_reg[1]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|remain_bytes_reg[9]                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|remain_bytes_reg[9]~DUPLICATE                                                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[0]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[0]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[3]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[3]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[7]                                                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[7]~DUPLICATE                                                                                                                                                                                                 ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[11]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[11]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[12]                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[12]~DUPLICATE                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|cntr_vg7:usedw_counter|counter_reg_bit[0]                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|cntr_vg7:usedw_counter|counter_reg_bit[0]~DUPLICATE                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|cntr_tg7:usedw_counter|counter_reg_bit[0]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|cntr_tg7:usedw_counter|counter_reg_bit[0]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|cntr_tg7:usedw_counter|counter_reg_bit[3]                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|cntr_tg7:usedw_counter|counter_reg_bit[3]~DUPLICATE                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|empty_dff                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|empty_dff~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|empty_dff                                                                                                                                                                                                                                 ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|empty_dff~DUPLICATE                                                                                                                                                                          ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|rd_ptr_lsb                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|rd_ptr_lsb~DUPLICATE                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|captured_cfg_addr_reg[1]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|captured_cfg_addr_reg[1]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|captured_cfg_addr_reg[2]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|captured_cfg_addr_reg[2]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|captured_cfg_addr_reg[3]                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|captured_cfg_addr_reg[3]~DUPLICATE                                                                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|cfgctl_add_reg[1]                                                                                                                                                                                                                                                                                                                  ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|cfgctl_add_reg[1]~DUPLICATE                                                                                                                                                                                                                                                           ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|dev_csr_reg[14]                                                                                                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|dev_csr_reg[14]~DUPLICATE                                                                                                                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_addr_reg[35]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_addr_reg[35]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_addr_reg[41]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_addr_reg[41]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_addr_reg[43]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_addr_reg[43]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_addr_reg[50]                                                                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_addr_reg[50]~DUPLICATE                                                                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_ena_reg[0]                                                                                                                                                                                                                                                                                                                     ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_ena_reg[0]~DUPLICATE                                                                                                                                                                                                                                                              ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|full                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|full~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|empty                                                                                                                                                                                                                                                                                                                               ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|empty~DUPLICATE                                                                                                                                                                                                                                                                        ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|full                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|full~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_rd_ptr[1]                                                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|out_rd_ptr[1]~DUPLICATE                                                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|internal_out_valid                                                                                                                                                                                                                                                                              ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|internal_out_valid~DUPLICATE                                                                                                                                                                                                                       ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem[0][115]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem[0][115]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem[0][119]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem[0][119]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[0]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_burstwrap_reg[0]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[3]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[3]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[4]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[4]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[5]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[5]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[7]                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[7]~DUPLICATE                                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[11]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[11]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[14]                                                                                                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[14]~DUPLICATE                                                                                                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|burstcount_register_lint[3]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|burstcount_register_lint[3]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|burstcount_register_lint[8]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|burstcount_register_lint[8]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|empty                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|empty~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|full                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|full~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rdata_fifo|out_valid                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rdata_fifo|out_valid~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem[0][110]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem[0][110]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem[0][115]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem[0][115]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem[0][116]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem[0][116]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem[0][119]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem[0][119]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[0]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[0]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|in_eop_reg~DUPLICATE                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[3]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[3]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[6]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[6]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar1_translator|burstcount_register_lint[3]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar1_translator|burstcount_register_lint[3]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar1_translator|burstcount_register_lint[4]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar1_translator|burstcount_register_lint[4]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar1_translator|burstcount_register_lint[6]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar1_translator|burstcount_register_lint[6]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy                                                                                                                                                                                                                                    ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_busy~DUPLICATE                                                                                                                                                                             ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[10]                                                                                                                                                                                                                        ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[10]~DUPLICATE                                                                                                                                                                 ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|empty                                                                                                                                                                                                                                                                                                                           ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|empty~DUPLICATE                                                                                                                                                                                                                                                                    ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|full                                                                                                                                                                                                                                                                                                                            ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|full~DUPLICATE                                                                                                                                                                                                                                                                     ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|full                                                                                                                                                                                                                                                                                                                                ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|full~DUPLICATE                                                                                                                                                                                                                                                                         ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem[0][104]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem[0][104]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem[0][112]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem[0][112]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem[0][116]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem[0][116]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem[0][119]                                                                                                                                                                                                                                                                                       ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem[0][119]~DUPLICATE                                                                                                                                                                                                                                ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[1]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[1]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[2]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[3]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[3]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[6]                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|out_byte_cnt_reg[6]~DUPLICATE                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS                                                                                                                                                                                          ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_COMP_TRANS~DUPLICATE                                                                                                                                   ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar2_translator|burstcount_register_lint[4]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar2_translator|burstcount_register_lint[4]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar2_translator|burstcount_register_lint[5]                                                                                                                                                                                                                                                                   ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar2_translator|burstcount_register_lint[5]~DUPLICATE                                                                                                                                                                                                            ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar2_translator|end_begintransfer                                                                                                                                                                                                                                                                             ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar2_translator|end_begintransfer~DUPLICATE                                                                                                                                                                                                                      ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[3]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]                                                                                                                                                                                                                         ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[7]~DUPLICATE                                                                                                                                                                  ;                  ;                       ;
; pf_m:rst_pf|cnt[1]                                                                                                                                                                                                                                                                                                                                                                                                                                      ; Duplicated      ; Router Logic Cell Insertion and Logic Duplication ; Routability optimization   ;           ;                ; pf_m:rst_pf|cnt[1]~DUPLICATE                                                                                                                                                                                                                                                                                                                                                                               ;                  ;                       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-----------------+---------------------------------------------------+----------------------------+-----------+----------------+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------+-----------------------+


+---------------------------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                                           ;
+---------------------------------+----------------+--------------+------------+---------------+----------------+
; Name                            ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+---------------------------------+----------------+--------------+------------+---------------+----------------+
; Transceiver I/O Pin Termination ; hp             ;              ; pci_rx(n)  ; 85_OHMS       ; QSF Assignment ;
; Transceiver I/O Pin Termination ; hp             ;              ; pci_tx(n)  ; 85_OHMS       ; QSF Assignment ;
+---------------------------------+----------------+--------------+------------+---------------+----------------+


+---------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                      ;
+---------------------+---------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]       ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+---------------------+----------------------------+--------------------------+
; Placement (by node) ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 8586 ) ; 0.00 % ( 0 / 8586 )        ; 0.00 % ( 0 / 8586 )      ;
;     -- Achieved     ; 0.00 % ( 0 / 8586 ) ; 0.00 % ( 0 / 8586 )        ; 0.00 % ( 0 / 8586 )      ;
;                     ;                     ;                            ;                          ;
; Routing (by net)    ;                     ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )    ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+---------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 8547 )   ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 39 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/sescer/quartus_projects/fpga/syn/hp/output_files/hp.pin.


+---------------------------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                                               ;
+-------------------------------------------------------------+-----------------------+-------+
; Resource                                                    ; Usage                 ; %     ;
+-------------------------------------------------------------+-----------------------+-------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2,361 / 41,910        ; 6 %   ;
; ALMs needed [=A-B+C]                                        ; 2,361                 ;       ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2,853 / 41,910        ; 7 %   ;
;         [a] ALMs used for LUT logic and registers           ; 897                   ;       ;
;         [b] ALMs used for LUT logic                         ; 1,063                 ;       ;
;         [c] ALMs used for registers                         ; 893                   ;       ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ;       ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 513 / 41,910          ; 1 %   ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 21 / 41,910           ; < 1 % ;
;         [a] Due to location constrained logic               ; 0                     ;       ;
;         [b] Due to LAB-wide signal conflicts                ; 11                    ;       ;
;         [c] Due to LAB input limits                         ; 10                    ;       ;
;         [d] Due to virtual I/Os                             ; 0                     ;       ;
;                                                             ;                       ;       ;
; Difficulty packing design                                   ; Low                   ;       ;
;                                                             ;                       ;       ;
; Total LABs:  partially or completely used                   ; 393 / 4,191           ; 9 %   ;
;     -- Logic LABs                                           ; 393                   ;       ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ;       ;
;                                                             ;                       ;       ;
; Combinational ALUT usage for logic                          ; 3,447                 ;       ;
;     -- 7 input functions                                    ; 33                    ;       ;
;     -- 6 input functions                                    ; 621                   ;       ;
;     -- 5 input functions                                    ; 556                   ;       ;
;     -- 4 input functions                                    ; 636                   ;       ;
;     -- <=3 input functions                                  ; 1,601                 ;       ;
; Combinational ALUT usage for route-throughs                 ; 1,097                 ;       ;
;                                                             ;                       ;       ;
; Dedicated logic registers                                   ; 3,865                 ;       ;
;     -- By type:                                             ;                       ;       ;
;         -- Primary logic registers                          ; 3,578 / 83,820        ; 4 %   ;
;         -- Secondary logic registers                        ; 287 / 83,820          ; < 1 % ;
;     -- By function:                                         ;                       ;       ;
;         -- Design implementation registers                  ; 3,616                 ;       ;
;         -- Routing optimization registers                   ; 249                   ;       ;
;                                                             ;                       ;       ;
; Virtual pins                                                ; 0                     ;       ;
; I/O pins                                                    ; 13 / 499              ; 3 %   ;
;     -- Clock pins                                           ; 2 / 11                ; 18 %  ;
;     -- Dedicated input pins                                 ; 2 / 39                ; 5 %   ;
;                                                             ;                       ;       ;
; Hard processor system peripheral utilization                ;                       ;       ;
;     -- Boot from FPGA                                       ; 0 / 1 ( 0 % )         ;       ;
;     -- Clock resets                                         ; 0 / 1 ( 0 % )         ;       ;
;     -- Cross trigger                                        ; 0 / 1 ( 0 % )         ;       ;
;     -- S2F AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- F2S AXI                                              ; 0 / 1 ( 0 % )         ;       ;
;     -- AXI Lightweight                                      ; 0 / 1 ( 0 % )         ;       ;
;     -- SDRAM                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- Interrupts                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- JTAG                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- Loan I/O                                             ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU event standby                                    ; 0 / 1 ( 0 % )         ;       ;
;     -- MPU general purpose                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- STM event                                            ; 0 / 1 ( 0 % )         ;       ;
;     -- TPIU trace                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- DMA                                                  ; 0 / 1 ( 0 % )         ;       ;
;     -- CAN                                                  ; 0 / 2 ( 0 % )         ;       ;
;     -- EMAC                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- I2C                                                  ; 0 / 4 ( 0 % )         ;       ;
;     -- NAND Flash                                           ; 0 / 1 ( 0 % )         ;       ;
;     -- QSPI                                                 ; 0 / 1 ( 0 % )         ;       ;
;     -- SDMMC                                                ; 0 / 1 ( 0 % )         ;       ;
;     -- SPI Master                                           ; 0 / 2 ( 0 % )         ;       ;
;     -- SPI Slave                                            ; 0 / 2 ( 0 % )         ;       ;
;     -- UART                                                 ; 0 / 2 ( 0 % )         ;       ;
;     -- USB                                                  ; 0 / 2 ( 0 % )         ;       ;
;                                                             ;                       ;       ;
; M10K blocks                                                 ; 38 / 553              ; 7 %   ;
; Total MLAB memory bits                                      ; 0                     ;       ;
; Total block memory bits                                     ; 31,204 / 5,662,720    ; < 1 % ;
; Total block memory implementation bits                      ; 389,120 / 5,662,720   ; 7 %   ;
;                                                             ;                       ;       ;
; Total DSP Blocks                                            ; 0 / 112               ; 0 %   ;
;                                                             ;                       ;       ;
; Fractional PLLs                                             ; 0 / 6                 ; 0 %   ;
; Global signals                                              ; 3                     ;       ;
;     -- Global clocks                                        ; 3 / 16                ; 19 %  ;
;     -- Quadrant clocks                                      ; 0 / 66                ; 0 %   ;
;     -- Horizontal periphery clocks                          ; 0 / 18                ; 0 %   ;
; SERDES Transmitters                                         ; 0 / 100               ; 0 %   ;
; SERDES Receivers                                            ; 0 / 100               ; 0 %   ;
; JTAGs                                                       ; 0 / 1                 ; 0 %   ;
; ASMI blocks                                                 ; 0 / 1                 ; 0 %   ;
; CRC blocks                                                  ; 0 / 1                 ; 0 %   ;
; Remote update blocks                                        ; 0 / 1                 ; 0 %   ;
; Oscillator blocks                                           ; 0 / 1                 ; 0 %   ;
; Hard IPs                                                    ; 1 / 2                 ; 50 %  ;
; Standard RX PCSs                                            ; 1 / 9                 ; 11 %  ;
; HSSI PMA RX Deserializers                                   ; 1 / 9                 ; 11 %  ;
; Standard TX PCSs                                            ; 1 / 9                 ; 11 %  ;
; HSSI PMA TX Serializers                                     ; 1 / 9                 ; 11 %  ;
; Channel PLLs                                                ; 2 / 9                 ; 22 %  ;
; Impedance control blocks                                    ; 0 / 4                 ; 0 %   ;
; Hard Memory Controllers                                     ; 0 / 2                 ; 0 %   ;
; Average interconnect usage (total/H/V)                      ; 2.4% / 2.5% / 2.1%    ;       ;
; Peak interconnect usage (total/H/V)                         ; 17.7% / 18.3% / 16.0% ;       ;
; Maximum fan-out                                             ; 3187                  ;       ;
; Highest non-global fan-out                                  ; 1376                  ;       ;
; Total fan-out                                               ; 30787                 ;       ;
; Average fan-out                                             ; 3.63                  ;       ;
+-------------------------------------------------------------+-----------------------+-------+


+----------------------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                                          ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Statistic                                                   ; Top                   ; hard_block:auto_generated_inst ;
+-------------------------------------------------------------+-----------------------+--------------------------------+
; Logic utilization (ALMs needed / total ALMs on device)      ; 2361 / 41910 ( 6 % )  ; 0 / 41910 ( 0 % )              ;
; ALMs needed [=A-B+C]                                        ; 2361                  ; 0                              ;
;     [A] ALMs used in final placement [=a+b+c+d]             ; 2853 / 41910 ( 7 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] ALMs used for LUT logic and registers           ; 897                   ; 0                              ;
;         [b] ALMs used for LUT logic                         ; 1063                  ; 0                              ;
;         [c] ALMs used for registers                         ; 893                   ; 0                              ;
;         [d] ALMs used for memory (up to half of total ALMs) ; 0                     ; 0                              ;
;     [B] Estimate of ALMs recoverable by dense packing       ; 513 / 41910 ( 1 % )   ; 0 / 41910 ( 0 % )              ;
;     [C] Estimate of ALMs unavailable [=a+b+c+d]             ; 21 / 41910 ( < 1 % )  ; 0 / 41910 ( 0 % )              ;
;         [a] Due to location constrained logic               ; 0                     ; 0                              ;
;         [b] Due to LAB-wide signal conflicts                ; 11                    ; 0                              ;
;         [c] Due to LAB input limits                         ; 10                    ; 0                              ;
;         [d] Due to virtual I/Os                             ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Difficulty packing design                                   ; Low                   ; Low                            ;
;                                                             ;                       ;                                ;
; Total LABs:  partially or completely used                   ; 393 / 4191 ( 9 % )    ; 0 / 4191 ( 0 % )               ;
;     -- Logic LABs                                           ; 393                   ; 0                              ;
;     -- Memory LABs (up to half of total LABs)               ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Combinational ALUT usage for logic                          ; 3447                  ; 0                              ;
;     -- 7 input functions                                    ; 33                    ; 0                              ;
;     -- 6 input functions                                    ; 621                   ; 0                              ;
;     -- 5 input functions                                    ; 556                   ; 0                              ;
;     -- 4 input functions                                    ; 636                   ; 0                              ;
;     -- <=3 input functions                                  ; 1601                  ; 0                              ;
; Combinational ALUT usage for route-throughs                 ; 1097                  ; 0                              ;
; Memory ALUT usage                                           ; 0                     ; 0                              ;
;     -- 64-address deep                                      ; 0                     ; 0                              ;
;     -- 32-address deep                                      ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Dedicated logic registers                                   ; 0                     ; 0                              ;
;     -- By type:                                             ;                       ;                                ;
;         -- Primary logic registers                          ; 3578 / 83820 ( 4 % )  ; 0 / 83820 ( 0 % )              ;
;         -- Secondary logic registers                        ; 287 / 83820 ( < 1 % ) ; 0 / 83820 ( 0 % )              ;
;     -- By function:                                         ;                       ;                                ;
;         -- Design implementation registers                  ; 3616                  ; 0                              ;
;         -- Routing optimization registers                   ; 249                   ; 0                              ;
;                                                             ;                       ;                                ;
;                                                             ;                       ;                                ;
; Virtual pins                                                ; 0                     ; 0                              ;
; I/O pins                                                    ; 4                     ; 9                              ;
; I/O registers                                               ; 0                     ; 0                              ;
; Total block memory bits                                     ; 31204                 ; 0                              ;
; Total block memory implementation bits                      ; 389120                ; 0                              ;
; M10K block                                                  ; 38 / 553 ( 6 % )      ; 0 / 553 ( 0 % )                ;
; Clock enable block                                          ; 0 / 116 ( 0 % )       ; 3 / 116 ( 2 % )                ;
; HSSI AVMM Interface                                         ; 0 / 3 ( 0 % )         ; 1 / 3 ( 33 % )                 ;
; Channel PLL                                                 ; 0 / 9 ( 0 % )         ; 2 / 9 ( 22 % )                 ;
; Hard IP                                                     ; 0 / 2 ( 0 % )         ; 1 / 2 ( 50 % )                 ;
; Standard RX PCS                                             ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; Standard TX PCS                                             ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI Common PCS PMA Interface                               ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI Common PLD PCS Interface                               ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI Pipe Gen1-2                                            ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI PMA Aux. block                                         ; 0 / 1 ( 0 % )         ; 1 / 1 ( 100 % )                ;
; HSSI PMA CDR REFCLK Select Mux                              ; 0 / 9 ( 0 % )         ; 2 / 9 ( 22 % )                 ;
; HSSI PMA RX Buffer                                          ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI PMA RX Deserializer                                    ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI PMA TX Buffer                                          ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; Clock Divider                                               ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI PMA TX Serializer                                      ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI refclk divider                                         ; 0 / 12 ( 0 % )        ; 1 / 12 ( 8 % )                 ;
; HSSI RX PCS PMA Interface                                   ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI RX PLD PCS Interface                                   ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI TX PCS PMA Interface                                   ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
; HSSI TX PLD PCS Interface                                   ; 0 / 9 ( 0 % )         ; 1 / 9 ( 11 % )                 ;
;                                                             ;                       ;                                ;
; Connections                                                 ;                       ;                                ;
;     -- Input Connections                                    ; 4164                  ; 498                            ;
;     -- Registered Input Connections                         ; 4018                  ; 0                              ;
;     -- Output Connections                                   ; 498                   ; 4164                           ;
;     -- Registered Output Connections                        ; 72                    ; 0                              ;
;                                                             ;                       ;                                ;
; Internal Connections                                        ;                       ;                                ;
;     -- Total Connections                                    ; 31864                 ; 6295                           ;
;     -- Registered Connections                               ; 18842                 ; 0                              ;
;                                                             ;                       ;                                ;
; External Connections                                        ;                       ;                                ;
;     -- Top                                                  ; 0                     ; 4662                           ;
;     -- hard_block:auto_generated_inst                       ; 4662                  ; 0                              ;
;                                                             ;                       ;                                ;
; Partition Interface                                         ;                       ;                                ;
;     -- Input Ports                                          ; 4                     ; 502                            ;
;     -- Output Ports                                         ; 5                     ; 176                            ;
;     -- Bidir Ports                                          ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Registered Ports                                            ;                       ;                                ;
;     -- Registered Input Ports                               ; 0                     ; 0                              ;
;     -- Registered Output Ports                              ; 0                     ; 0                              ;
;                                                             ;                       ;                                ;
; Port Connectivity                                           ;                       ;                                ;
;     -- Input Ports driven by GND                            ; 0                     ; 370                            ;
;     -- Output Ports driven by GND                           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC                            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC                           ; 0                     ; 0                              ;
;     -- Input Ports with no Source                           ; 0                     ; 0                              ;
;     -- Output Ports with no Source                          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout                           ; 0                     ; 383                            ;
;     -- Output Ports with no Fanout                          ; 0                     ; 0                              ;
+-------------------------------------------------------------+-----------------------+--------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                                               ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------------------+---------------------------+----------------------+-----------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination             ; Termination Control Block ; Location assigned by ; Slew Rate ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------------------+---------------------------+----------------------+-----------+
; pci_perst_n   ; W22   ; 5A       ; 89           ; 8            ; 20           ; 42                    ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 2.5 V        ; Off                     ; --                        ; User                 ; no        ;
; pci_refclk    ; W8    ; B0L      ; 0            ; 19           ; 53           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; AC Coupling 100 Ohm OCT ; --                        ; User                 ; no        ;
; pci_refclk(n) ; W7    ; B0L      ; 0            ; 19           ; 51           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; AC Coupling 100 Ohm OCT ; --                        ; User                 ; no        ;
; pci_rx        ; AE2   ; B0L      ; 0            ; 14           ; 37           ; 1                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 85 Ohms             ; --                        ; User                 ; no        ;
; pci_rx(n)     ; AE1   ; B0L      ; 0            ; 14           ; 35           ; 0                     ; 0                  ; no     ; no             ; no              ; no       ; Off          ; 1.5-V PCML   ; OCT 85 Ohms             ; --                        ; User                 ; no        ;
; sysclk        ; AA26  ; 5B       ; 89           ; 23           ; 3            ; 736                   ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; LVDS         ; Differential            ; --                        ; User                 ; no        ;
; sysclk(n)     ; AB27  ; 5B       ; 89           ; 23           ; 20           ; 0                     ; 0                  ; yes    ; no             ; no              ; no       ; Off          ; LVDS         ; Differential            ; --                        ; User                 ; no        ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+-----------------+----------+--------------+--------------+-------------------------+---------------------------+----------------------+-----------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name      ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Output Buffer Delay ; Output Buffer Delay Control ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+
; led[0]    ; AG28  ; 5A       ; 89           ; 13           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[1]    ; AH30  ; 5A       ; 89           ; 16           ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[2]    ; AJ29  ; 5A       ; 89           ; 6            ; 37           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; led[3]    ; AH28  ; 5A       ; 89           ; 4            ; 94           ; no              ; no                     ; 1         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pci_tx    ; AD4   ; B0L      ; 0            ; 11           ; 37           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 85 Ohms                       ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
; pci_tx(n) ; AD3   ; B0L      ; 0            ; 11           ; 35           ; no              ; no                     ; no        ; no              ; no         ; no            ; no       ; Off          ; 1.5-V PCML   ; Default          ; OCT 85 Ohms                       ; --                        ; no                         ; no                          ; 0                   ; Off                         ; User                 ; -                    ; -                   ;
+-----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+---------------------+-----------------------------+----------------------+----------------------+---------------------+


+---------------------------------------------------------------------------+
; I/O Bank Usage                                                            ;
+----------+-----------------+---------------+--------------+---------------+
; I/O Bank ; Usage           ; VCCIO Voltage ; VREF Voltage ; VCCPD Voltage ;
+----------+-----------------+---------------+--------------+---------------+
; B2L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B1L      ; 0 / 14 ( 0 % )  ; --            ; --           ; --            ;
; B0L      ; 6 / 14 ( 43 % ) ; --            ; --           ; --            ;
; 3A       ; 0 / 32 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 3B       ; 0 / 48 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 4A       ; 0 / 80 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 5A       ; 5 / 32 ( 16 % ) ; 2.5V          ; --           ; 2.5V          ;
; 5B       ; 2 / 16 ( 13 % ) ; 2.5V          ; --           ; 2.5V          ;
; 6B       ; 0 / 44 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 6A       ; 0 / 56 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7A       ; 0 / 19 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7B       ; 0 / 22 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7C       ; 0 / 12 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 7D       ; 0 / 14 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
; 8A       ; 0 / 80 ( 0 % )  ; 2.5V          ; --           ; 2.5V          ;
+----------+-----------------+---------------+--------------+---------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                        ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank       ; Pin Name/Usage                  ; Dir.   ; I/O Standard ; Voltage   ; I/O Type     ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
; A2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A3       ; 493        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A4       ; 491        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A5       ; 489        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A6       ; 487        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A7       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; A8       ; 473        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A9       ; 471        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A10      ; 465        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A11      ; 463        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A13      ; 461        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A14      ; 455        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A15      ; 447        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A16      ; 439        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A18      ; 425        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A19      ; 423        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A20      ; 415        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A21      ; 411        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A23      ; 395        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A24      ; 391        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A25      ; 389        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; A26      ; 382        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; A28      ; 380        ; 7A             ; ^HPS_TRST                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; A29      ; 378        ; 7A             ; ^HPS_TMS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA1      ; 31         ; B0L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA2      ; 30         ; B0L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA5      ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; AA6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA7      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AA8      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA9      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA11     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA12     ; 74         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA13     ; 90         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA14     ; 122        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA15     ; 120        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA16     ; 146        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA17     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA18     ; 168        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA19     ; 176        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA20     ; 200        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA21     ; 210        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AA22     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AA23     ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AA24     ; 228        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA25     ; 224        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA26     ; 252        ; 5B             ; sysclk                          ; input  ; LVDS         ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AA27     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AA28     ; 251        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AA29     ;            ; 5B             ; VREFB5BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AA30     ; 250        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB3      ; 32         ; B0L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB4      ; 33         ; B0L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AB5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB6      ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB7      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB8      ; 43         ; 3A             ; ^nCSO, DATA4                    ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AB9      ; 42         ; 3A             ; #TDO                            ; output ;              ;           ; --           ;                 ; --       ; --           ;
; AB10     ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; AB11     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB12     ; 72         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB13     ; 88         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB14     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB15     ; 106        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB16     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB17     ; 144        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB18     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB19     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB20     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB21     ; 208        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AB22     ; 225        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB23     ; 227        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB24     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AB25     ; 230        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB26     ; 226        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB27     ; 254        ; 5B             ; sysclk(n)                       ; input  ; LVDS         ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AB28     ; 249        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AB29     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AB30     ; 248        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC1      ; 35         ; B0L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AC2      ; 34         ; B0L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AC3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC5      ; 46         ; 3A             ; #TCK                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; AC6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC7      ; 45         ; 3A             ; ^AS_DATA3, DATA3                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AC8      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC9      ; 58         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC10     ;            ; 3A             ; VCCPD3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC11     ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC12     ; 82         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC13     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC14     ; 104        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC15     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC16     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC17     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC18     ; 162        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC19     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC20     ; 186        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC21     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AC22     ; 207        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC23     ; 205        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AC24     ;            ; 5A             ; VREFB5AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AC25     ; 215        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC26     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AC27     ; 242        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC28     ; 245        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC29     ; 247        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AC30     ; 259        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD3      ; 36         ; B0L            ; pci_tx(n)                       ; output ; 1.5-V PCML   ;           ; --           ; Y               ; no       ; Off          ;
; AD4      ; 37         ; B0L            ; pci_tx                          ; output ; 1.5-V PCML   ;           ; --           ; Y               ; no       ; Off          ;
; AD5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD6      ;            ; 3A             ; VREFB3AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AD7      ; 62         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD8      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD9      ; 55         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD10     ; 56         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD11     ; 54         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD12     ; 80         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD14     ; 98         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD15     ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; AD16     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD17     ; 160        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD18     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD19     ; 184        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD20     ; 199        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD21     ; 197        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD22     ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD23     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AD24     ; 211        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AD25     ; 213        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD26     ; 240        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD27     ; 222        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD28     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AD29     ; 255        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AD30     ; 257        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE1      ; 39         ; B0L            ; pci_rx(n)                       ; input  ; 1.5-V PCML   ;           ; --           ; Y               ; no       ; Off          ;
; AE2      ; 38         ; B0L            ; pci_rx                          ; input  ; 1.5-V PCML   ;           ; --           ; Y               ; no       ; Off          ;
; AE3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE4      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE5      ; 49         ; 3A             ; ^AS_DATA1, DATA1                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE6      ; 51         ; 3A             ; ^AS_DATA0, ASDO, DATA0          ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE7      ; 60         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE8      ; 47         ; 3A             ; ^AS_DATA2, DATA2                ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; AE9      ; 53         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE10     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE11     ; 59         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE12     ; 52         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE13     ; 95         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE14     ; 96         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE15     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AE16     ; 139        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE17     ; 135        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE18     ; 167        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE19     ; 165        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE20     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AE21     ;            ; 3B, 4A         ; VCCPD3B4A                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AE22     ; 191        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE23     ; 189        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE24     ; 209        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AE25     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AE26     ; 220        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE27     ; 229        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE28     ; 231        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE29     ; 253        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AE30     ;            ; 5B             ; VCCIO5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AF1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF2      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF4      ; 66         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF5      ; 64         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF6      ; 75         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF7      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AF8      ; 70         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF9      ; 67         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF10     ; 57         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF11     ; 87         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF12     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF13     ; 93         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF14     ; 114        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF15     ; 112        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF16     ; 137        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF17     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF18     ; 133        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF19     ; 159        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF20     ; 175        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF21     ; 173        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF22     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AF23     ; 183        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF24     ; 181        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF25     ; 206        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF26     ; 204        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AF27     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AF28     ; 235        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AF29     ; 237        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AF30     ; 239        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AG1      ; 71         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG2      ; 83         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG3      ; 63         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG4      ;            ; 3A             ; VCCIO3A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AG5      ; 78         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG6      ; 73         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG7      ; 68         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG8      ; 65         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG9      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG10     ; 86         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG11     ; 85         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG12     ; 103        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG13     ; 101        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG14     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG15     ; 127        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG16     ; 134        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG17     ; 132        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG18     ; 150        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG19     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AG20     ; 157        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG21     ; 143        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG22     ; 166        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG23     ; 163        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG24     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AG25     ; 190        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG26     ; 203        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AG27     ; 212        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AG28     ; 233        ; 5A             ; led[0]                          ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AG29     ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AG30     ; 243        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AH1      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH2      ; 69         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH3      ; 81         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH4      ; 61         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH5      ; 76         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH6      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH7      ; 115        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH8      ; 113        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH9      ; 84         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH10     ; 118        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH11     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH12     ; 126        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH13     ; 111        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH14     ; 109        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH15     ; 125        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH16     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AH17     ; 147        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH18     ; 145        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH19     ; 148        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH20     ; 141        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH21     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AH22     ; 164        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH23     ; 174        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH24     ; 161        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH25     ; 188        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH26     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AH27     ; 201        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AH28     ; 214        ; 5A             ; led[3]                          ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AH29     ; 218        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; AH30     ; 241        ; 5A             ; led[1]                          ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AJ1      ; 79         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ2      ; 77         ; 3A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ3      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ4      ; 94         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ5      ; 99         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ6      ; 102        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ7      ; 100        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ8      ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AJ9      ; 110        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ10     ; 116        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ11     ; 119        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ12     ; 124        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ13     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AJ14     ; 131        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ15     ;            ; 3B             ; VREFB3BN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AJ16     ; 142        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ17     ; 151        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ18     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ19     ; 155        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ20     ; 158        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ21     ; 156        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ22     ; 172        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ23     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AJ24     ; 182        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ25     ; 180        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ26     ; 187        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ27     ; 195        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AJ28     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AJ29     ; 216        ; 5A             ; led[2]                          ; output ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; AJ30     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK2      ; 91         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK3      ; 89         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK4      ; 92         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK5      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK6      ; 97         ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK7      ; 107        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK8      ; 105        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK9      ; 108        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK10     ;            ; 3B             ; VCCIO3B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AK11     ; 117        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK12     ; 123        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK13     ; 121        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK14     ; 129        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK15     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK16     ; 140        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK17     ;            ; 4A             ; VREFB4AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; AK18     ; 149        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK19     ; 153        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK20     ;            ; 4A             ; VCCIO4A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; AK21     ; 171        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK22     ; 169        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK23     ; 179        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK24     ; 177        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK25     ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; AK26     ; 185        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK27     ; 193        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK28     ; 198        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; AK29     ; 196        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B1       ; 509        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B2       ; 507        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B3       ; 513        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B4       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; B5       ; 512        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B6       ; 510        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B7       ; 477        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B8       ; 481        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B10      ;            ; 8A             ; VREFB8AN0                       ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; B11      ; 469        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B12      ; 464        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B13      ; 459        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B15      ; 451        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B16      ; 441        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B17      ; 431        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B18      ; 418        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B20      ; 417        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B21      ; 413        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B22      ; 399        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B23      ; 397        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B25      ; 387        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B26      ; 386        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; B27      ; 381        ; 7A             ; ^HPS_TDI                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B28      ; 376        ; 7A             ; ^HPS_TDO                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; B29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; B30      ; 365        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C2       ; 517        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C3       ; 511        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C4       ; 501        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C5       ; 497        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C7       ; 475        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C8       ; 479        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C9       ; 485        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C10      ; 483        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C11      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; C12      ; 467        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C13      ; 462        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C14      ; 448        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C15      ; 453        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C17      ; 433        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C18      ; 435        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C19      ; 427        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C20      ; 421        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C21      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C22      ; 396        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C23      ; 401        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C24      ; 393        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C25      ; 388        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; C26      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; C27      ; 374        ; 7A             ; ^HPS_nRST                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; C28      ; 369        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C29      ; 367        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; C30      ; 363        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D1       ; 529        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D2       ; 515        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D4       ; 521        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D5       ; 499        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D6       ; 495        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D7       ; 505        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D8       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D9       ; 480        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D10      ; 472        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D11      ; 470        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D12      ; 496        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D14      ; 446        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D15      ; 449        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D16      ; 445        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D17      ; 440        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D18      ;            ; 7C             ; VCCIO7C_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D19      ; 426        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D20      ; 420        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D21      ; 419        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D22      ; 402        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D23      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; D24      ; 404        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; D25      ; 384        ; 7A             ; ^HPS_CLK1                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D26      ; 373        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; D27      ; 371        ; 6A             ; HPS_RZQ_0                       ;        ;              ;           ; --           ;                 ; no       ; On           ;
; D28      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; D29      ; 361        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; D30      ; 359        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E1       ; 527        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E2       ; 525        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E3       ; 523        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E4       ; 519        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E5       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E6       ; 533        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E7       ; 531        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E8       ; 503        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E9       ; 478        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E11      ; 504        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E12      ; 494        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E13      ; 488        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E14      ; 454        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E15      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E16      ; 443        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E17      ; 438        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E18      ; 437        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E19      ; 424        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E20      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; E21      ; 412        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E22      ;            ; 7A, 7B, 7C, 7D ; VREFB7A7B7C7DN0_HPS             ; power  ;              ;           ; --           ;                 ; --       ; --           ;
; E23      ; 394        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E24      ; 403        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; E25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; E26      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; E27      ; 357        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E28      ; 351        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E29      ; 353        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; E30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F1       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F3       ; 539        ; 9A             ; ^CONF_DONE                      ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F4       ; 541        ; 9A             ; ^nSTATUS                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F6       ; 537        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F8       ; 536        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F9       ; 534        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F10      ; 528        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F11      ; 502        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F12      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F13      ; 486        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F14      ; 468        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F15      ; 466        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F16      ; 442        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F18      ; 430        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F19      ; 410        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F20      ; 407        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F21      ; 409        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; F22      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; F23      ; 375        ; 7A             ; ^HPS_nPOR                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F24      ; 383        ; 7A             ; ^HPS_PORSEL                     ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F25      ; 385        ; 7A             ; ^HPS_CLK2                       ;        ;              ;           ; --           ;                 ; --       ; --           ;
; F26      ; 341        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; F28      ; 345        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F29      ; 349        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; F30      ; 347        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G1       ;            ;                ; RREF                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G2       ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G5       ; 542        ; 9A             ; ^nCE                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G6       ; 543        ; 9A             ; ^MSEL2                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G7       ; 535        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G8       ; 492        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G9       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G10      ; 526        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G11      ; 520        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G12      ; 518        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G13      ; 484        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G14      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G15      ; 460        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G16      ; 444        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G17      ; 436        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G18      ; 432        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G19      ;            ; 7B             ; VCCIO7B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G20      ; 416        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G21      ; 392        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G22      ; 400        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; G23      ; 377        ; 7A             ; ^VCCRSTCLK_HPS                  ;        ;              ;           ; --           ;                 ; --       ; --           ;
; G24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; G25      ; 370        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G26      ; 362        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G27      ; 339        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; G28      ; 335        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; G29      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; G30      ; 343        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H3       ; 0          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H4       ; 1          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H6       ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H7       ; 508        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H8       ; 490        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H9       ;            ; --             ; VCCBAT                          ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; H10      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; H12      ; 500        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H13      ; 498        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H14      ; 482        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H15      ; 458        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H16      ;            ; 7D             ; VCCIO7D_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H17      ; 434        ; 7C             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H18      ; 422        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H19      ; 406        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H20      ; 398        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H21      ;            ; 7A             ; VCCIO7A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H22      ; 379        ; 7A             ; ^HPS_TCK                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; H23      ; 390        ; 7A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; H24      ; 364        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H25      ; 368        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H26      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; H27      ; 360        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H28      ; 333        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H29      ; 331        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; H30      ; 337        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J1       ; 3          ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J2       ; 2          ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J5       ; 545        ; 9A             ; ^nCONFIG                        ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J6       ; 547        ; 9A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J7       ; 506        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J9       ; 532        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J10      ; 530        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J11      ;            ; --             ; VCCPGM                          ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J12      ; 516        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J13      ;            ; 8A             ; VCCIO8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J14      ; 476        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J15      ;            ;                ; DNU                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J16      ;            ; --             ; VCC_AUX                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J17      ;            ; 7C             ; VCCPD7C_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J19      ; 408        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; J20      ;            ; --             ; VCCRSTCLK_HPS                   ; power  ;              ; 3.0V/3.3V ; --           ;                 ; --       ; --           ;
; J21      ;            ; --             ; VCC_AUX_SHARED                  ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; J22      ; 372        ; 7A             ; ^GND                            ;        ;              ;           ; --           ;                 ; --       ; --           ;
; J23      ; 354        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J24      ; 352        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J25      ; 344        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J26      ; 323        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J27      ; 346        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J28      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; J29      ; 327        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; J30      ; 329        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K3       ; 4          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K4       ; 5          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K6       ; 540        ; 9A             ; ^MSEL1                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; K7       ; 522        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K8       ; 524        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K9       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K11      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K12      ; 514        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K13      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K14      ; 474        ; 8A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K16      ;            ; 7D             ; VCCPD7D_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K17      ; 414        ; 7B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; K18      ;            ; 7B             ; VCCPD7B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K19      ;            ; 7A             ; VCCPD7A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K21      ; 366        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K22      ; 336        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K23      ; 338        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; K25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; K26      ; 322        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K27      ; 319        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K28      ; 325        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K29      ; 321        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; K30      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L1       ; 7          ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L2       ; 6          ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; L6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L7       ; 544        ; 9A             ; ^MSEL3                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L8       ; 538        ; 9A             ; ^MSEL0                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L9       ; 546        ; 9A             ; ^MSEL4                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; L10      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L12      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L14      ;            ; 8A             ; VCCPD8A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; L21      ;            ; --             ; VCCPLL_HPS                      ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; L23      ; 350        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L24      ; 328        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L25      ; 330        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L26      ; 320        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L27      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; L28      ; 313        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L29      ; 315        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; L30      ; 317        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M3       ; 8          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M4       ; 9          ; B2L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; M5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; M7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; M16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M17      ; 450        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; M18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M19      ; 334        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M22      ; 308        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M23      ; 348        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M24      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; M25      ; 324        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M26      ; 314        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M27      ; 312        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M28      ; 309        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; M29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; M30      ; 311        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N1       ; 11         ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; N2       ; 10         ; B2L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; N3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; N6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N16      ; 452        ; 7D             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; N17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N18      ; 332        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N20      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; N21      ;            ; 6A             ; VCCIO6A_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N22      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; N23      ; 310        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N24      ; 318        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N25      ; 316        ; 6A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N26      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; N27      ; 297        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N28      ; 303        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N29      ; 305        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; N30      ; 307        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P3       ; 16         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P4       ; 17         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; P5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P8       ; 13         ; B2L            ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; P9       ; 12         ; B2L            ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; P10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P15      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; P20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; P21      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P22      ; 294        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P23      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P24      ; 290        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P25      ; 288        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P26      ; 298        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P27      ; 296        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P28      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; P29      ; 299        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; P30      ; 301        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R1       ; 19         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; R2       ; 18         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; R3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; R6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R7       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; R17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; R18      ; 302        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R19      ; 300        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R20      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R21      ; 286        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R22      ; 284        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R23      ;            ; 6A, 6B         ; VCCPD6A6B_HPS                   ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R24      ; 272        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R25      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; R26      ; 280        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R27      ; 282        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R28      ; 293        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R29      ; 295        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; R30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T3       ; 20         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T4       ; 21         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; T5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; T7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T8       ; 14         ; B1L            ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; T9       ; 15         ; B1L            ; GND                             ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; T10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T16      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T17      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T19      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; T20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T21      ; 278        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T22      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; T23      ; 270        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T24      ; 268        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T25      ; 266        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T26      ; 304        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T27      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; T28      ; 287        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T29      ; 289        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; T30      ; 291        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U1       ; 23         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; U2       ; 22         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; U3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U5       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; U6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U7       ; 50         ; 3A             ; ^DCLK                           ;        ;              ;           ; Weak Pull Up ;                 ; --       ; On           ;
; U8       ; 48         ; 3A             ; #TDI                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; U9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U16      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U17      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U18      ;            ; --             ; VCC_HPS                         ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U19      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U20      ; 276        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U21      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; U22      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U23      ;            ; 5B             ; VCCPD5B                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; U24      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U25      ; 264        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U26      ; 306        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U27      ; 273        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U28      ; 285        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; U29      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; U30      ; 283        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; --       ; --           ;
; V1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V3       ; 24         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V4       ; 25         ; B1L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; V5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V6       ;            ; --             ; VCCH_GXBL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V8       ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V9       ; 44         ; 3A             ; #TMS                            ; input  ;              ;           ; --           ;                 ; --       ; --           ;
; V10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V15      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; V16      ; 138        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V17      ; 154        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V18      ; 194        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; V19      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V20      ; 292        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V21      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; V22      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V23      ; 236        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V24      ;            ; 5A             ; VCCPD5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V25      ; 246        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V26      ;            ; 6B             ; VCCIO6B_HPS                     ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; V27      ; 265        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V28      ; 271        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V29      ; 275        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; V30      ; 281        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W1       ; 27         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W2       ; 26         ; B1L            ; GND                             ;        ;              ;           ; --           ;                 ; --       ; --           ;
; W3       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W4       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W5       ;            ; --             ; VCCL_GXBL                       ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; W6       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W7       ; 41         ; B0L            ; pci_refclk(n)                   ; input  ; 1.5-V PCML   ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W8       ; 40         ; B0L            ; pci_refclk                      ; input  ; 1.5-V PCML   ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W9       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W10      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W11      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W12      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W13      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W14      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; W15      ; 130        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W16      ; 136        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W17      ; 152        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W18      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W19      ; 192        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; W20      ; 217        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W21      ; 221        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W22      ; 223        ; 5A             ; pci_perst_n                     ; input  ; 2.5 V        ;           ; Row I/O      ; Y               ; no       ; Off          ;
; W23      ;            ; 5A             ; VCCIO5A                         ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; W24      ; 238        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W25      ; 244        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W26      ; 274        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W27      ; 261        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W28      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; W29      ; 279        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; W30      ; 277        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y1       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y2       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y3       ; 28         ; B0L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y4       ; 29         ; B0L            ; GXB_NC                          ;        ;              ;           ; --           ;                 ; --       ; --           ;
; Y5       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y6       ;            ; --             ; VCCE_GXBL                       ; power  ;              ; 1.2V      ; --           ;                 ; --       ; --           ;
; Y7       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y8       ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y9       ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y10      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y11      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y12      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y13      ;            ; --             ; VCC                             ; power  ;              ; 1.1V      ; --           ;                 ; --       ; --           ;
; Y14      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y15      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y16      ; 128        ; 3B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y17      ; 170        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y18      ; 178        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y19      ; 202        ; 4A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Column I/O   ;                 ; no       ; On           ;
; Y20      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y21      ; 219        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y22      ;            ; --             ; VCCA_FPLL                       ; power  ;              ; 2.5V      ; --           ;                 ; --       ; --           ;
; Y23      ; 232        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y24      ; 234        ; 5A             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y25      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
; Y26      ; 256        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y27      ; 258        ; 5B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y28      ; 269        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y29      ; 263        ; 6B             ; RESERVED_INPUT_WITH_WEAK_PULLUP ;        ;              ;           ; Row I/O      ;                 ; no       ; On           ;
; Y30      ;            ;                ; GND                             ; gnd    ;              ;           ; --           ;                 ; --       ; --           ;
+----------+------------+----------------+---------------------------------+--------+--------------+-----------+--------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Receiver Channel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                      ;                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; pci_rx~input                                                                                              ;                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;     -- Receiver Channel Location                                                                          ; IOIBUF_X0_Y14_N38                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;     -- Receiver Deserializer                                                                              ;                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Name                                                                                           ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser                                                            ;
;         -- Receiver Deserializer Location                                                                 ; HSSIPMARXDESER_X0_Y14_N33                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;         -- Mode                                                                                           ; 10                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- Data Rate                                                                                      ; 5000.0 Mbps                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
;         -- Auto Negotiation                                                                               ; On                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- Enable Bit Slip                                                                                ; False                                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;         -- Signal Detect Clock Enable                                                                     ; On                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;     -- Receiver Buffer                                                                                    ;                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Name                                                                                           ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_buf                                                              ;
;         -- Receiver Buffer Location                                                                       ; HSSIPMARXBUF_X0_Y14_N34                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- DC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- AC Gain                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- Termination                                                                                    ; 85 Ohms                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- Equalization Bandwidth Selection                                                               ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;         -- Serial Loopback                                                                                ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;         -- VCCELA Supply Voltage                                                                          ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;     -- Receiver Interface                                                                                 ;                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Receiver Data Source                                                                           ; PCS                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;     -- HSSI Common PCS PMA Interface PPM Detector                                                         ;                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Name                                                                                           ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface|wys ;
;         -- HSSI Common PCS PMA Interface Location                                                         ; HSSICOMMONPCSPMAINTERFACE_X0_Y13_N60                                                                                                                                                                                                                                                                                                                                                                                                                          ;
;         -- PPM Threshold (+/-) for freqlock (hd_smrt_com_pcs_pma_if_ppmsel)                               ; ppmsel_300                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Enable early detection of PPM violation after lock (hd_smrt_com_pcs_pma_if_ppm_deassert_early) ; deassert_early_dis                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- Automatic Speed Negotiation (hd_smrt_com_pcs_pma_if_auto_speed_ena)                            ; en_auto_speed_ena                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- PPM Counter Limit (hd_smrt_com_pcs_pma_if_ppm_gen1_2_cnt)                                      ; cnt_32k                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- PPM Detector Start cycle after eidle exit (hd_smrt_com_pcs_pma_if_ppm_post_eidle_delay)        ; cnt_200_cycles                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;     -- Receiver Standard PCS                                                                              ;                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Name                                                                                           ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys                               ;
;         -- Receiver Standard PCS Location                                                                 ; HSSI8GRXPCS_X0_Y14_N58                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;         -- Protocol                                                                                       ; pipe_g2                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- Hip Mode                                                                                       ; en_hip                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;         -- PCS Low Latency Configuration                                                                  ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Word Aligner Mode                                                                              ; sync_sm                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- Run Length Check                                                                               ; en_runlength_sw                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Rate Match Mode                                                                                ; pipe_rm                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- 8b10b Decoder                                                                                  ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Byte Deserializer                                                                              ; dis_bds                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- Byte Order Block Mode                                                                          ; dis_bo                                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;         -- Phase Compensation FIFO Mode                                                                   ; register_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Receiver PLL                                                                                       ;                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
;         -- Name                                                                                           ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_cdr                                                                  ;
;         -- PLL Location                                                                                   ; CHANNELPLL_X0_Y13_N32                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;         -- PLL Type                                                                                       ; CDR PLL                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- PLL Bandwidth Type                                                                             ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- PLL Bandwidth Range                                                                            ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Reference Clock Frequency                                                                      ; 100.0 MHz                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;         -- Output Clock Frequency                                                                         ; 2500.0 MHz                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- L Counter PD Clock Disable                                                                     ; Off                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;         -- M Counter                                                                                      ; 25                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- PCIE Frequency Control                                                                         ; pcie_100mhz                                                                                                                                                                                                                                                                                                                                                                                                                                                   ;
;         -- PD L Counter                                                                                   ; 1                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- PFD L Counter                                                                                  ; 2                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- Powerdown                                                                                      ; Off                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;         -- Reference Clock Divider                                                                        ; 2                                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- Reverse Serial Loopback                                                                        ; Off                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
;         -- Reference Clock Selection                                                                      ; ref_iqclk0                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+-----------------------------------------------------------------------------------------------------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Transmitter Channel                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; pci_tx~output                                                                                                                                                                                                                                                                                                                                                                                                                                  ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;     -- Transmitter Channel Location                                                                                                                                                                                                                                                                                                                                                                                                            ; IOOBUF_X0_Y11_N38                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;     -- Transmitter Serializer                                                                                                                                                                                                                                                                                                                                                                                                                  ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Name                                                                                                                                                                                                                                                                                                                                                                                                                                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser            ;
;         -- Transmitter Serializer Location                                                                                                                                                                                                                                                                                                                                                                                                     ; HSSIPMATXSER_X0_Y11_N33                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- Serializer Loopback                                                                                                                                                                                                                                                                                                                                                                                                                 ; Off                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Pre Tap Enable                                                                                                                                                                                                                                                                                                                                                                                                                      ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Post Tap 1 Enable                                                                                                                                                                                                                                                                                                                                                                                                                   ; On                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Post Tap 2 Enable                                                                                                                                                                                                                                                                                                                                                                                                                   ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Auto Negotiation                                                                                                                                                                                                                                                                                                                                                                                                                    ; On                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Mode                                                                                                                                                                                                                                                                                                                                                                                                                                ; 10                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                                                                                                                                                           ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;             -- Location                                                                                                                                                                                                                                                                                                                                                                                                                        ; HSSIPMATXCGB_X0_Y11_N32                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                                                                                                                                              ; Local                                                                                                                                                                                                                                                                                                                                                                                                                                              ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                                                                                                                                                ; On                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;             -- Mode                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                                                                                                                                                 ; ch1_txpll_b                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                                                                                                                                              ; 1                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                                                                                                                                                 ; cgb_x1_m_div                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                                                                                                                                       ; 5000.0 Mbps                                                                                                                                                                                                                                                                                                                                                                                                                                        ;
;     -- Transmitter Buffer                                                                                                                                                                                                                                                                                                                                                                                                                      ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Name                                                                                                                                                                                                                                                                                                                                                                                                                                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_buf ;
;         -- Transmitter Buffer Location                                                                                                                                                                                                                                                                                                                                                                                                         ; HSSIPMATXBUF_X0_Y11_N34                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- Pre-emphasis Switching Control Pre Tap                                                                                                                                                                                                                                                                                                                                                                                              ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- VOD Switching Control Main Tap                                                                                                                                                                                                                                                                                                                                                                                                      ; 10                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;         -- Pre-emphasis Switching Control First Posttap                                                                                                                                                                                                                                                                                                                                                                                        ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Pre-emphasis Switching Control Second Posttap                                                                                                                                                                                                                                                                                                                                                                                       ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Termination                                                                                                                                                                                                                                                                                                                                                                                                                         ; 85 Ohms                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- Slew Rate Control                                                                                                                                                                                                                                                                                                                                                                                                                   ; 4                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- Sig Inv Pre Tap                                                                                                                                                                                                                                                                                                                                                                                                                     ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- Sig Inv Second Tap                                                                                                                                                                                                                                                                                                                                                                                                                  ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;         -- RX Det                                                                                                                                                                                                                                                                                                                                                                                                                              ; 0                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
;         -- RX Det Output                                                                                                                                                                                                                                                                                                                                                                                                                       ; N/A                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;     -- Transmitter PMA Interface                                                                                                                                                                                                                                                                                                                                                                                                               ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Transmitter Data Source                                                                                                                                                                                                                                                                                                                                                                                                             ; PCS                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
;     -- Transmitter Standard PCS                                                                                                                                                                                                                                                                                                                                                                                                                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Name                                                                                                                                                                                                                                                                                                                                                                                                                                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys                    ;
;         -- Transmitter Standard PCS Location                                                                                                                                                                                                                                                                                                                                                                                                   ; HSSI8GTXPCS_X0_Y11_N58                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- Protocol                                                                                                                                                                                                                                                                                                                                                                                                                            ; pipe_g2                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- PCS Low Latency Configuration                                                                                                                                                                                                                                                                                                                                                                                                       ; dis_pcs_bypass                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;         -- Phase Compensation FIFO                                                                                                                                                                                                                                                                                                                                                                                                             ; register_fifo                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;         -- Byte Serializer                                                                                                                                                                                                                                                                                                                                                                                                                     ; dis_bs                                                                                                                                                                                                                                                                                                                                                                                                                                             ;
;         -- 8b10b Encoder                                                                                                                                                                                                                                                                                                                                                                                                                       ; en_8b10b_ibm                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
;         -- Transmitter Bitslip                                                                                                                                                                                                                                                                                                                                                                                                                 ; dis_tx_bitslip                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
;         -- Control Plane Bonding Consumption                                                                                                                                                                                                                                                                                                                                                                                                   ; individual                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;     -- Transmitter PLL                                                                                                                                                                                                                                                                                                                                                                                                                         ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;         -- Name                                                                                                                                                                                                                                                                                                                                                                                                                                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_plls:av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll                                                                                               ;
;         -- PLL Location                                                                                                                                                                                                                                                                                                                                                                                                                        ; CHANNELPLL_X0_Y17_N32                                                                                                                                                                                                                                                                                                                                                                                                                              ;
;         -- PLL Type                                                                                                                                                                                                                                                                                                                                                                                                                            ; CMU PLL                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
;         -- PLL Bandwidth Type                                                                                                                                                                                                                                                                                                                                                                                                                  ; Auto (Medium)                                                                                                                                                                                                                                                                                                                                                                                                                                      ;
;         -- PLL Bandwidth Range                                                                                                                                                                                                                                                                                                                                                                                                                 ; 2 to 4 MHz                                                                                                                                                                                                                                                                                                                                                                                                                                         ;
;                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Transmitter PLL                                                                                                                                                                                                                                                                                                                                                                                                                                                          ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                           ;                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_plls:av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll                                                                                           ;                         ;
;     -- PLL Type                                                                                                                                                                                                                                                                                                                                                                                                                                ; CMU PLL                 ;
;     -- PLL Location                                                                                                                                                                                                                                                                                                                                                                                                                            ; CHANNELPLL_X0_Y17_N32   ;
;     -- PLL Bandwidth                                                                                                                                                                                                                                                                                                                                                                                                                           ; Auto (Medium)           ;
;     -- Reference Clock Frequency                                                                                                                                                                                                                                                                                                                                                                                                               ; 100.0 MHz               ;
;     -- Reference Clock Sourced by                                                                                                                                                                                                                                                                                                                                                                                                              ; Dedicated Pin           ;
;     -- Output Clock Frequency                                                                                                                                                                                                                                                                                                                                                                                                                  ; 2500.0 MHz              ;
;     -- L counter PD Clock Disable                                                                                                                                                                                                                                                                                                                                                                                                              ; On                      ;
;     -- M Counter                                                                                                                                                                                                                                                                                                                                                                                                                               ; 25                      ;
;     -- PCIE Frequency Control                                                                                                                                                                                                                                                                                                                                                                                                                  ; pcie_100mhz             ;
;     -- PD L Counter                                                                                                                                                                                                                                                                                                                                                                                                                            ; 1                       ;
;     -- PFD L Counter                                                                                                                                                                                                                                                                                                                                                                                                                           ; 2                       ;
;     -- PFD Feedback Source                                                                                                                                                                                                                                                                                                                                                                                                                     ; vcoclk                  ;
;     -- Powerdown                                                                                                                                                                                                                                                                                                                                                                                                                               ; Off                     ;
;     -- Reference Clock Divider                                                                                                                                                                                                                                                                                                                                                                                                                 ; 1                       ;
;     -- Reverse Serial Loopback                                                                                                                                                                                                                                                                                                                                                                                                                 ; Off                     ;
;     -- Reference Clock Select Source                                                                                                                                                                                                                                                                                                                                                                                                           ; ref_iqclk0              ;
;     -- Clock Divider                                                                                                                                                                                                                                                                                                                                                                                                                           ;                         ;
;         -- pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb ;                         ;
;             -- Location                                                                                                                                                                                                                                                                                                                                                                                                                        ; HSSIPMATXCGB_X0_Y11_N32 ;
;             -- Clock Divider Type                                                                                                                                                                                                                                                                                                                                                                                                              ; Local                   ;
;             -- Auto Negotiation                                                                                                                                                                                                                                                                                                                                                                                                                ; On                      ;
;             -- Mode                                                                                                                                                                                                                                                                                                                                                                                                                            ; 10                      ;
;             -- x1 Clock Source                                                                                                                                                                                                                                                                                                                                                                                                                 ; ch1_txpll_b             ;
;             -- x1 Div M Selection                                                                                                                                                                                                                                                                                                                                                                                                              ; 1                       ;
;             -- xN Clock Source                                                                                                                                                                                                                                                                                                                                                                                                                 ; cgb_x1_m_div            ;
;             -- Data Rate                                                                                                                                                                                                                                                                                                                                                                                                                       ; 5000.0 Mbps             ;
;                                                                                                                                                                                                                                                                                                                                                                                                                                                ;                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Transceiver Reconfiguration Report                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
+-----------------------------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Component                   ; Type                  ; Instance Name                                                                                                                                                                                                                                                                                                                                                                                                   ;
+-----------------------------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; alt_xcvr_reconfig_0         ;                       ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;     -- Logical Interface 0  ; REGULAR RX/TX Channel ;                                                                                                                                                                                                                                                                                                                                                                                                                 ;
;          -- Component Block ; Channel               ; pci_rx                                                                                                                                                                                                                                                                                                                                                                                                          ;
;          -- Component Block ; Channel               ; pci_tx                                                                                                                                                                                                                                                                                                                                                                                                          ;
;          -- Component Block ; AVMM                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst ;
+-----------------------------+-----------------------+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Optimized GXB Elements                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Preserved Component                                                                                                                                                                                                                                                                                                                                                                               ; Removed Component                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; HSSI PMA Aux. blocks                                                                                                                                                                                                                                                                                                                                                                              ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;  pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_aux ;                                                                                                                                                                                                                                                                                                                                                                                                                                                    ;
;   --                                                                                                                                                                                                                                                                                                                                                                                              ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_buf.tx_pma_aux ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; led[0]   ; Missing drive strength and slew rate ;
; led[1]   ; Missing drive strength and slew rate ;
; led[2]   ; Missing drive strength and slew rate ;
; led[3]   ; Missing drive strength and slew rate ;
+----------+--------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+
; Compilation Hierarchy Node                                                                                    ; ALMs needed [=A-B+C] ; [A] ALMs used in final placement ; [B] Estimate of ALMs recoverable by dense packing ; [C] Estimate of ALMs unavailable ; ALMs used for memory ; Combinational ALUTs ; Dedicated Logic Registers ; I/O Registers ; Block Memory Bits ; M10Ks ; DSP Blocks ; Pins ; Virtual Pins ; Full Hierarchy Name                                                                                                                                                                                                                                                                                                                                                                                                                                           ; Entity Name                              ; Library Name ;
+---------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+
; |hp                                                                                                           ; 2361.0 (0.0)         ; 2851.5 (0.0)                     ; 510.5 (0.0)                                       ; 20.0 (0.0)                       ; 0.0 (0.0)            ; 3447 (2)            ; 3865 (0)                  ; 0 (0)         ; 31204             ; 38    ; 0          ; 13   ; 0            ; |hp                                                                                                                                                                                                                                                                                                                                                                                                                                                           ; hp                                       ; work         ;
;    |avalon_slave:mem_slave|                                                                                   ; 54.3 (54.3)          ; 65.8 (65.8)                      ; 11.5 (11.5)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 65 (65)             ; 142 (142)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|avalon_slave:mem_slave                                                                                                                                                                                                                                                                                                                                                                                                                                    ; avalon_slave                             ; work         ;
;    |avmm_crossbar_m:mmr_crossbar|                                                                             ; 46.2 (46.2)          ; 47.5 (47.5)                      ; 1.7 (1.7)                                         ; 0.4 (0.4)                        ; 0.0 (0.0)            ; 80 (80)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|avmm_crossbar_m:mmr_crossbar                                                                                                                                                                                                                                                                                                                                                                                                                              ; avmm_crossbar_m                          ; work         ;
;    |avmm_dw_translator_m:avmm_dw_translator|                                                                  ; 20.9 (20.9)          ; 25.3 (25.3)                      ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 57 (57)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|avmm_dw_translator_m:avmm_dw_translator                                                                                                                                                                                                                                                                                                                                                                                                                   ; avmm_dw_translator_m                     ; work         ;
;    |pcie_m:pcie|                                                                                              ; 2237.7 (0.0)         ; 2711.4 (0.0)                     ; 493.3 (0.0)                                       ; 19.6 (0.0)                       ; 0.0 (0.0)            ; 3240 (0)            ; 3689 (0)                  ; 0 (0)         ; 31204             ; 38    ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie                                                                                                                                                                                                                                                                                                                                                                                                                                               ; pcie_m                                   ; work         ;
;       |pcie_avmm:pcie_avmm_inst|                                                                              ; 2237.7 (0.0)         ; 2711.4 (0.0)                     ; 493.3 (0.0)                                       ; 19.6 (0.0)                       ; 0.0 (0.0)            ; 3240 (0)            ; 3689 (0)                  ; 0 (0)         ; 31204             ; 38    ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst                                                                                                                                                                                                                                                                                                                                                                                                                      ; pcie_avmm                                ; pcie_avmm    ;
;          |alt_xcvr_reconfig:alt_xcvr_reconfig_0|                                                              ; 408.3 (0.8)          ; 424.7 (0.9)                      ; 16.5 (0.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 643 (1)             ; 432 (2)                   ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0                                                                                                                                                                                                                                                                                                                                                                                ; alt_xcvr_reconfig                        ; pcie_avmm    ;
;             |alt_xcvr_arbiter:arbiter|                                                                        ; 0.5 (0.5)            ; 0.6 (0.6)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_arbiter:arbiter                                                                                                                                                                                                                                                                                                                                                       ; alt_xcvr_arbiter                         ; pcie_avmm    ;
;             |alt_xcvr_reconfig_basic:basic|                                                                   ; 123.7 (0.0)          ; 126.9 (0.0)                      ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 200 (0)             ; 140 (0)                   ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic                                                                                                                                                                                                                                                                                                                                                  ; alt_xcvr_reconfig_basic                  ; pcie_avmm    ;
;                |av_xcvr_reconfig_basic:a5|                                                                    ; 123.7 (10.1)         ; 126.9 (10.1)                     ; 3.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 200 (21)            ; 140 (18)                  ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5                                                                                                                                                                                                                                                                                                                        ; av_xcvr_reconfig_basic                   ; pcie_avmm    ;
;                   |alt_xcvr_arbiter:pif[0].pif_arb|                                                           ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|alt_xcvr_arbiter:pif[0].pif_arb                                                                                                                                                                                                                                                                                        ; alt_xcvr_arbiter                         ; pcie_avmm    ;
;                   |alt_xcvr_arbiter:pif[1].pif_arb|                                                           ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|alt_xcvr_arbiter:pif[1].pif_arb                                                                                                                                                                                                                                                                                        ; alt_xcvr_arbiter                         ; pcie_avmm    ;
;                   |av_xrbasic_lif:lif[0].logical_if|                                                          ; 112.4 (15.9)         ; 115.6 (16.8)                     ; 3.2 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 177 (36)            ; 120 (5)                   ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if                                                                                                                                                                                                                                                                                       ; av_xrbasic_lif                           ; pcie_avmm    ;
;                      |av_xrbasic_lif_csr:lif_csr|                                                             ; 93.5 (87.3)          ; 95.3 (89.2)                      ; 1.9 (1.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 132 (122)           ; 115 (103)                 ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr                                                                                                                                                                                                                                                            ; av_xrbasic_lif_csr                       ; pcie_avmm    ;
;                         |av_xrbasic_l2p_addr:l2paddr|                                                         ; 6.1 (6.1)            ; 6.1 (6.1)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (10)             ; 12 (12)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_addr:l2paddr                                                                                                                                                                                                                                ; av_xrbasic_l2p_addr                      ; pcie_avmm    ;
;                         |av_xrbasic_l2p_rom:l2pch|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch                                                                                                                                                                                                                                   ; av_xrbasic_l2p_rom                       ; pcie_avmm    ;
;                            |altsyncram:rom_l2p_ch_rtl_0|                                                      ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch|altsyncram:rom_l2p_ch_rtl_0                                                                                                                                                                                                       ; altsyncram                               ; work         ;
;                               |altsyncram_7d12:auto_generated|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch|altsyncram:rom_l2p_ch_rtl_0|altsyncram_7d12:auto_generated                                                                                                                                                                        ; altsyncram_7d12                          ; work         ;
;                      |csr_mux:pif_tbus_mux|                                                                   ; 3.0 (3.0)            ; 3.5 (3.5)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 9 (9)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|csr_mux:pif_tbus_mux                                                                                                                                                                                                                                                                  ; csr_mux                                  ; pcie_avmm    ;
;             |alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|                                          ; 283.1 (0.0)          ; 295.3 (0.0)                      ; 12.1 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 440 (0)             ; 286 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset                                                                                                                                                                                                                                                                                                                         ; alt_xcvr_reconfig_offset_cancellation    ; pcie_avmm    ;
;                |alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|                              ; 283.1 (110.5)        ; 295.3 (114.1)                    ; 12.1 (3.6)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 440 (157)           ; 286 (109)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av                                                                                                                                                                                                                                                         ; alt_xcvr_reconfig_offset_cancellation_av ; pcie_avmm    ;
;                   |alt_arbiter_acq:mutex_inst|                                                                ; 5.2 (5.2)            ; 5.2 (5.2)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_arbiter_acq:mutex_inst                                                                                                                                                                                                                              ; alt_arbiter_acq                          ; pcie_avmm    ;
;                   |alt_cal_av:alt_cal_inst|                                                                   ; 167.3 (165.5)        ; 175.9 (169.9)                    ; 8.6 (4.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 269 (257)           ; 177 (169)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst                                                                                                                                                                                                                                 ; alt_cal_av                               ; work         ;
;                      |alt_cal_edge_detect:pd0_det|                                                            ; 0.5 (0.5)            ; 1.5 (1.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd0_det                                                                                                                                                                                                     ; alt_cal_edge_detect                      ; work         ;
;                      |alt_cal_edge_detect:pd180_det|                                                          ; 0.5 (0.5)            ; 1.3 (1.3)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd180_det                                                                                                                                                                                                   ; alt_cal_edge_detect                      ; work         ;
;                      |alt_cal_edge_detect:pd270_det|                                                          ; 0.3 (0.3)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd270_det                                                                                                                                                                                                   ; alt_cal_edge_detect                      ; work         ;
;                      |alt_cal_edge_detect:pd90_det|                                                           ; 0.5 (0.5)            ; 1.7 (1.7)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd90_det                                                                                                                                                                                                    ; alt_cal_edge_detect                      ; work         ;
;             |alt_xcvr_resync:inst_reconfig_reset_sync|                                                        ; 0.1 (0.1)            ; 1.0 (1.0)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_resync:inst_reconfig_reset_sync                                                                                                                                                                                                                                                                                                                                       ; alt_xcvr_resync                          ; pcie_avmm    ;
;          |altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|                                  ; 25.5 (5.2)           ; 37.6 (5.7)                       ; 12.1 (0.5)                                        ; 0.1 (0.0)                        ; 0.0 (0.0)            ; 40 (9)              ; 68 (5)                    ; 0 (0)         ; 608               ; 5     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_mm_clock_crossing_bridge   ; pcie_avmm    ;
;             |altera_avalon_dc_fifo:cmd_fifo|                                                                  ; 9.2 (8.9)            ; 14.5 (10.6)                      ; 5.3 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 15 (15)             ; 29 (17)                   ; 0 (0)         ; 352               ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; 0.2 (0.0)            ; 1.7 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                      ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; -0.5 (-0.5)          ; 0.5 (0.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.7 (0.7)            ; 0.7 (0.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 0.0 (0.0)            ; 2.2 (0.0)                        ; 2.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                     ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 0.6 (0.6)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altsyncram:mem_rtl_0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 352               ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                ; altsyncram                               ; work         ;
;                   |altsyncram_i3j1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 352               ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated                                                                                                                                                                                                                                                                 ; altsyncram_i3j1                          ; work         ;
;             |altera_avalon_dc_fifo:rsp_fifo|                                                                  ; 11.2 (10.0)          ; 17.4 (13.1)                      ; 6.3 (3.2)                                         ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 16 (16)             ; 34 (22)                   ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; 0.5 (0.0)            ; 2.2 (0.0)                        ; 1.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                      ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 0.7 (0.0)            ; 2.0 (0.0)                        ; 1.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                     ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.6 (0.6)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.1 (0.1)            ; 0.5 (0.5)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altsyncram:mem_rtl_0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                ; altsyncram                               ; work         ;
;                   |altsyncram_63j1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 256               ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated                                                                                                                                                                                                                                                                 ; altsyncram_63j1                          ; work         ;
;          |altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|                                  ; 26.5 (4.3)           ; 35.3 (4.3)                       ; 8.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (9)              ; 72 (6)                    ; 0 (0)         ; 20                ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_mm_clock_crossing_bridge   ; pcie_avmm    ;
;             |altera_avalon_dc_fifo:cmd_fifo|                                                                  ; 10.4 (8.6)           ; 13.7 (9.9)                       ; 3.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 29 (17)                   ; 0 (0)         ; 20                ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; 0.3 (0.0)            ; 1.9 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                      ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; -0.5 (-0.5)          ; 0.6 (0.6)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.2 (0.2)            ; 0.4 (0.4)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 1.5 (0.0)            ; 2.0 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                     ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.5 (0.5)            ; 0.7 (0.7)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altsyncram:mem_rtl_0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20                ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                ; altsyncram                               ; work         ;
;                   |altsyncram_svi1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20                ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated                                                                                                                                                                                                                                                                 ; altsyncram_svi1                          ; work         ;
;             |altera_avalon_dc_fifo:rsp_fifo|                                                                  ; 11.8 (9.3)           ; 17.3 (9.8)                       ; 5.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (16)             ; 37 (17)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; -1.4 (0.0)           ; 3.5 (0.0)                        ; 4.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                      ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; -0.5 (-0.5)          ; 0.4 (0.4)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; -0.5 (-0.5)          ; 0.8 (0.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; -0.5 (-0.5)          ; 0.8 (0.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[4].u|                                                   ; 0.0 (0.0)            ; 0.7 (0.7)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 3.8 (0.0)            ; 4.0 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                     ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[4].u|                                                   ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;          |altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|                                  ; 26.3 (4.3)           ; 35.6 (4.8)                       ; 9.2 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 44 (9)              ; 74 (7)                    ; 0 (0)         ; 20                ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2                                                                                                                                                                                                                                                                                                                                                    ; altera_avalon_mm_clock_crossing_bridge   ; pcie_avmm    ;
;             |altera_avalon_dc_fifo:cmd_fifo|                                                                  ; 10.3 (8.5)           ; 13.5 (9.7)                       ; 3.3 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 14 (14)             ; 29 (17)                   ; 0 (0)         ; 20                ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; 0.2 (0.0)            ; 2.2 (0.0)                        ; 2.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                      ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; -0.3 (-0.3)          ; 0.7 (0.7)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.1 (0.1)            ; 0.7 (0.7)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 1.5 (0.0)            ; 1.6 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 6 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                     ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.5 (0.5)            ; 0.8 (0.8)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.4 (0.4)            ; 0.4 (0.4)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altsyncram:mem_rtl_0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20                ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                ; altsyncram                               ; work         ;
;                   |altsyncram_svi1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 20                ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated                                                                                                                                                                                                                                                                 ; altsyncram_svi1                          ; work         ;
;             |altera_avalon_dc_fifo:rsp_fifo|                                                                  ; 11.8 (9.4)           ; 17.3 (9.5)                       ; 5.5 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 21 (16)             ; 38 (18)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo                                                                                                                                                                                                                                                                                                                     ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; -1.4 (0.0)           ; 3.9 (0.0)                        ; 5.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                      ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; -0.5 (-0.5)          ; 0.8 (0.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; -0.5 (-0.5)          ; 0.8 (0.8)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.1 (0.1)            ; 0.8 (0.8)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; -0.5 (-0.5)          ; 0.8 (0.8)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[4].u|                                                   ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                                                                                              ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 3.8 (0.0)            ; 3.9 (0.0)                        ; 0.1 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (0)               ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                     ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.5 (0.5)            ; 0.5 (0.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.8 (0.8)            ; 1.0 (1.0)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; 0.8 (0.8)            ; 0.9 (0.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[4].u|                                                   ; 0.6 (0.6)            ; 0.6 (0.6)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 2 (2)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:rsp_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[4].u                                                                                                                                                                                                                             ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;          |altera_irq_clock_crosser:irq_clock_crosser_0|                                                       ; 8.6 (0.0)            ; 16.4 (0.0)                       ; 7.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0                                                                                                                                                                                                                                                                                                                                                                         ; altera_irq_clock_crosser                 ; pcie_avmm    ;
;             |altera_std_synchronizer_bundle:sync|                                                             ; 8.6 (0.0)            ; 16.4 (0.0)                       ; 7.8 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 16 (0)              ; 48 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync                                                                                                                                                                                                                                                                                                                                     ; altera_std_synchronizer_bundle           ; work         ;
;                |altera_std_synchronizer:sync[0].u|                                                            ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[0].u                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[10].u|                                                           ; 1.0 (1.0)            ; 1.0 (1.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[10].u                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[11].u|                                                           ; 0.4 (0.4)            ; 1.0 (1.0)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[11].u                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[12].u|                                                           ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[12].u                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[13].u|                                                           ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[13].u                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[14].u|                                                           ; 0.3 (0.3)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[14].u                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[15].u|                                                           ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[15].u                                                                                                                                                                                                                                                                                                  ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[1].u|                                                            ; 0.5 (0.5)            ; 1.1 (1.1)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[1].u                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[2].u|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[2].u                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[3].u|                                                            ; 0.5 (0.5)            ; 1.2 (1.2)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[3].u                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[4].u|                                                            ; 0.9 (0.9)            ; 0.9 (0.9)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[4].u                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[5].u|                                                            ; 0.4 (0.4)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[5].u                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[6].u|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[6].u                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[7].u|                                                            ; 0.5 (0.5)            ; 1.0 (1.0)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[7].u                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[8].u|                                                            ; 0.4 (0.4)            ; 0.8 (0.8)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[8].u                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                  ; work         ;
;                |altera_std_synchronizer:sync[9].u|                                                            ; 0.5 (0.5)            ; 0.9 (0.9)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_irq_clock_crosser:irq_clock_crosser_0|altera_std_synchronizer_bundle:sync|altera_std_synchronizer:sync[9].u                                                                                                                                                                                                                                                                                                   ; altera_std_synchronizer                  ; work         ;
;          |altera_reset_controller:rst_controller|                                                             ; 0.0 (0.0)            ; 1.5 (0.0)                        ; 1.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (0)               ; 3 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_reset_controller:rst_controller                                                                                                                                                                                                                                                                                                                                                                               ; altera_reset_controller                  ; pcie_avmm    ;
;             |altera_reset_synchronizer:alt_rst_sync_uq1|                                                      ; 0.0 (0.0)            ; 1.5 (1.5)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1                                                                                                                                                                                                                                                                                                                                    ; altera_reset_synchronizer                ; pcie_avmm    ;
;          |altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|                                                       ; 988.3 (0.5)          ; 1291.3 (1.5)                     ; 312.4 (1.0)                                       ; 9.3 (0.0)                        ; 0.0 (0.0)            ; 1579 (2)            ; 1706 (3)                  ; 0 (0)         ; 23884             ; 20    ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0                                                                                                                                                                                                                                                                                                                                                                         ; altpcie_cv_hip_avmm_hwtcl                ; pcie_avmm    ;
;             |altpcie_cv_hip_ast_hwtcl:c5_hip_ast|                                                             ; 53.6 (0.0)           ; 84.5 (0.0)                       ; 30.9 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (0)              ; 136 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast                                                                                                                                                                                                                                                                                                                                     ; altpcie_cv_hip_ast_hwtcl                 ; pcie_avmm    ;
;                |altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|                                            ; 53.6 (0.8)           ; 84.5 (1.5)                       ; 30.9 (0.7)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 97 (1)              ; 136 (1)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl                                                                                                                                                                                                                                                                                   ; altpcie_av_hip_ast_hwtcl                 ; pcie_avmm    ;
;                   |altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|                                     ; 52.8 (16.8)          ; 83.0 (21.2)                      ; 30.2 (4.3)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (30)             ; 135 (33)                  ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom                                                                                                                                                                                                                             ; altpcie_av_hip_128bit_atom               ; pcie_avmm    ;
;                      |altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|                                            ; 0.0 (0.0)            ; 4.3 (0.0)                        ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (0)               ; 9 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd                                                                                                                                                                                 ; altpcie_av_hd_dpcmn_bitsync2             ; pcie_avmm    ;
;                         |altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|                            ; 0.0 (0.0)            ; 4.3 (4.3)                        ; 4.3 (4.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 7 (7)               ; 9 (9)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2                                                                                                                        ; altpcie_av_hd_dpcmn_bitsync              ; pcie_avmm    ;
;                      |altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|                                             ; 19.8 (19.8)          ; 23.5 (23.5)                      ; 3.7 (3.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 35 (35)             ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip                                                                                                                                                                                  ; altpcie_rs_hip                           ; pcie_avmm    ;
;                      |altpcie_tl_cfg_pipe:g_tl_cfg_sync.altpcie_tl_cfg_pipe_inst|                             ; 1.5 (1.5)            ; 19.2 (19.2)                      ; 17.7 (17.7)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 1 (1)               ; 39 (39)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_tl_cfg_pipe:g_tl_cfg_sync.altpcie_tl_cfg_pipe_inst                                                                                                                                                                  ; altpcie_tl_cfg_pipe                      ; pcie_avmm    ;
;                      |av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|                            ; 14.6 (0.0)           ; 14.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip                                                                                                                                                                 ; av_xcvr_pipe_native_hip                  ; pcie_avmm    ;
;                         |av_xcvr_native:inst_av_xcvr_native|                                                  ; 14.6 (0.0)           ; 14.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 15 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native                                                                                                                              ; av_xcvr_native                           ; pcie_avmm    ;
;                            |av_pcs:inst_av_pcs|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs                                                                                                           ; av_pcs                                   ; pcie_avmm    ;
;                               |av_pcs_ch:ch[0].inst_av_pcs_ch|                                                ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch                                                                            ; av_pcs_ch                                ; pcie_avmm    ;
;                                  |av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs                               ; av_hssi_8g_rx_pcs_rbc                    ; pcie_avmm    ;
;                                  |av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs                               ; av_hssi_8g_tx_pcs_rbc                    ; pcie_avmm    ;
;                                  |av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pcs_pma_interface_rbc:inst_av_hssi_common_pcs_pma_interface ; av_hssi_common_pcs_pma_interface_rbc     ; pcie_avmm    ;
;                                  |av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface| ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface ; av_hssi_common_pld_pcs_interface_rbc     ; pcie_avmm    ;
;                                  |av_hssi_pipe_gen1_2_rbc:inst_av_hssi_pipe_gen1_2|                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_pipe_gen1_2_rbc:inst_av_hssi_pipe_gen1_2                           ; av_hssi_pipe_gen1_2_rbc                  ; pcie_avmm    ;
;                                  |av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pcs_pma_interface_rbc:inst_av_hssi_rx_pcs_pma_interface         ; av_hssi_rx_pcs_pma_interface_rbc         ; pcie_avmm    ;
;                                  |av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_rx_pld_pcs_interface_rbc:inst_av_hssi_rx_pld_pcs_interface         ; av_hssi_rx_pld_pcs_interface_rbc         ; pcie_avmm    ;
;                                  |av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pcs_pma_interface_rbc:inst_av_hssi_tx_pcs_pma_interface         ; av_hssi_tx_pcs_pma_interface_rbc         ; pcie_avmm    ;
;                                  |av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface|         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_tx_pld_pcs_interface_rbc:inst_av_hssi_tx_pld_pcs_interface         ; av_hssi_tx_pld_pcs_interface_rbc         ; pcie_avmm    ;
;                            |av_pma:inst_av_pma|                                                               ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma                                                                                                           ; av_pma                                   ; pcie_avmm    ;
;                               |av_rx_pma:av_rx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma                                                                                       ; av_rx_pma                                ; pcie_avmm    ;
;                               |av_tx_pma:av_tx_pma|                                                           ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma                                                                                       ; av_tx_pma                                ; pcie_avmm    ;
;                                  |av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|                             ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst                                        ; av_tx_pma_ch                             ; pcie_avmm    ;
;                            |av_xcvr_avmm:inst_av_xcvr_avmm|                                                   ; 14.6 (3.2)           ; 14.8 (3.4)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (6)              ; 15 (1)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm                                                                                               ; av_xcvr_avmm                             ; pcie_avmm    ;
;                               |av_xcvr_avmm_csr:avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|                ; 11.3 (11.3)          ; 11.3 (11.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 17 (17)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[0].sv_xcvr_avmm_csr_inst                                ; av_xcvr_avmm_csr                         ; pcie_avmm    ;
;                         |av_xcvr_plls:av_xcvr_tx_pll_inst|                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_plls:av_xcvr_tx_pll_inst                                                                                                                                ; av_xcvr_plls                             ; pcie_avmm    ;
;             |altpcierd_hip_rs:rs_hip|                                                                         ; 27.2 (27.2)          ; 31.0 (31.0)                      ; 3.8 (3.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 52 (52)             ; 52 (52)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcierd_hip_rs:rs_hip                                                                                                                                                                                                                                                                                                                                                 ; altpcierd_hip_rs                         ; pcie_avmm    ;
;             |altpciexpav_stif_app:avalon_bridge|                                                              ; 907.0 (53.2)         ; 1174.3 (151.4)                   ; 276.6 (98.6)                                      ; 9.3 (0.4)                        ; 0.0 (0.0)            ; 1428 (76)           ; 1515 (274)                ; 0 (0)         ; 23884             ; 20    ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge                                                                                                                                                                                                                                                                                                                                      ; altpciexpav_stif_app                     ; pcie_avmm    ;
;                |altpciexpav_stif_control_register:cntrl_reg|                                                  ; 1.8 (0.0)            ; 2.2 (0.0)                        ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (0)               ; 1 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_control_register:cntrl_reg                                                                                                                                                                                                                                                                                          ; altpciexpav_stif_control_register        ; pcie_avmm    ;
;                   |altpciexpav_stif_cr_interrupt:i_interrupt|                                                 ; 1.8 (1.8)            ; 2.2 (2.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_control_register:cntrl_reg|altpciexpav_stif_cr_interrupt:i_interrupt                                                                                                                                                                                                                                                ; altpciexpav_stif_cr_interrupt            ; pcie_avmm    ;
;                |altpciexpav_stif_rx:rx|                                                                       ; 205.2 (0.0)          ; 289.7 (0.0)                      ; 84.8 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 335 (0)             ; 416 (0)                   ; 0 (0)         ; 2656              ; 5     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx                                                                                                                                                                                                                                                                                                               ; altpciexpav_stif_rx                      ; pcie_avmm    ;
;                   |altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|                                                   ; 164.1 (148.1)        ; 248.0 (231.7)                    ; 84.2 (83.9)                                       ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 255 (224)           ; 358 (336)                 ; 0 (0)         ; 1264              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl                                                                                                                                                                                                                                                                       ; altpciexpav_stif_rx_cntrl                ; pcie_avmm    ;
;                      |scfifo:rx_input_fifo|                                                                   ; 16.0 (0.0)           ; 16.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 22 (0)                    ; 0 (0)         ; 1264              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo                                                                                                                                                                                                                                                  ; scfifo                                   ; work         ;
;                         |scfifo_vl91:auto_generated|                                                          ; 16.0 (0.0)           ; 16.3 (0.0)                       ; 0.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (0)              ; 22 (0)                    ; 0 (0)         ; 1264              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated                                                                                                                                                                                                                       ; scfifo_vl91                              ; work         ;
;                            |a_dpfifo_6s91:dpfifo|                                                             ; 16.0 (10.5)          ; 16.3 (10.8)                      ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 31 (20)             ; 22 (9)                    ; 0 (0)         ; 1264              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo                                                                                                                                                                                                  ; a_dpfifo_6s91                            ; work         ;
;                               |altsyncram_7hn1:FIFOram|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1264              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|altsyncram_7hn1:FIFOram                                                                                                                                                                          ; altsyncram_7hn1                          ; work         ;
;                               |cntr_ggb:rd_ptr_msb|                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|cntr_ggb:rd_ptr_msb                                                                                                                                                                              ; cntr_ggb                                 ; work         ;
;                               |cntr_hgb:wr_ptr|                                                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|cntr_hgb:wr_ptr                                                                                                                                                                                  ; cntr_hgb                                 ; work         ;
;                               |cntr_tg7:usedw_counter|                                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|cntr_tg7:usedw_counter                                                                                                                                                                           ; cntr_tg7                                 ; work         ;
;                   |altpciexpav_stif_rx_resp:rxavl_resp|                                                       ; 28.5 (28.5)          ; 28.9 (28.9)                      ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 54 (54)             ; 36 (36)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp                                                                                                                                                                                                                                                                           ; altpciexpav_stif_rx_resp                 ; pcie_avmm    ;
;                   |altsyncram:cpl_ram|                                                                        ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram                                                                                                                                                                                                                                                                                            ; altsyncram                               ; work         ;
;                      |altsyncram_rvr1:auto_generated|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_rvr1:auto_generated                                                                                                                                                                                                                                                             ; altsyncram_rvr1                          ; work         ;
;                   |scfifo:pndgtxrd_fifo|                                                                      ; 12.7 (0.0)           ; 12.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 22 (0)                    ; 0 (0)         ; 880               ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo                                                                                                                                                                                                                                                                                          ; scfifo                                   ; work         ;
;                      |scfifo_5m91:auto_generated|                                                             ; 12.7 (0.0)           ; 12.8 (0.0)                       ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 22 (0)                    ; 0 (0)         ; 880               ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated                                                                                                                                                                                                                                                               ; scfifo_5m91                              ; work         ;
;                         |a_dpfifo_cs91:dpfifo|                                                                ; 12.7 (7.2)           ; 12.8 (7.3)                       ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (15)             ; 22 (10)                   ; 0 (0)         ; 880               ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo                                                                                                                                                                                                                                          ; a_dpfifo_cs91                            ; work         ;
;                            |altsyncram_bhn1:FIFOram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 880               ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|altsyncram_bhn1:FIFOram                                                                                                                                                                                                                  ; altsyncram_bhn1                          ; work         ;
;                            |cntr_ggb:rd_ptr_msb|                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|cntr_ggb:rd_ptr_msb                                                                                                                                                                                                                      ; cntr_ggb                                 ; work         ;
;                            |cntr_hgb:wr_ptr|                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|cntr_hgb:wr_ptr                                                                                                                                                                                                                          ; cntr_hgb                                 ; work         ;
;                            |cntr_tg7:usedw_counter|                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|cntr_tg7:usedw_counter                                                                                                                                                                                                                   ; cntr_tg7                                 ; work         ;
;                |altpciexpav_stif_tx:tx|                                                                       ; 646.7 (50.1)         ; 731.0 (53.4)                     ; 92.8 (6.3)                                        ; 8.6 (3.0)                        ; 0.0 (0.0)            ; 1013 (41)           ; 824 (98)                  ; 0 (0)         ; 21228             ; 15    ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx                                                                                                                                                                                                                                                                                                               ; altpciexpav_stif_tx                      ; pcie_avmm    ;
;                   |altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|                                             ; 30.2 (27.4)          ; 41.0 (37.8)                      ; 10.8 (10.4)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 42 (42)             ; 89 (79)                   ; 0 (0)         ; 108               ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans                                                                                                                                                                                                                                                                 ; altpciexpav_stif_a2p_addrtrans           ; pcie_avmm    ;
;                      |altpciexpav_stif_a2p_vartrans:vartrans|                                                 ; 2.8 (2.8)            ; 3.2 (3.2)                        ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 10 (10)                   ; 0 (0)         ; 108               ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans                                                                                                                                                                                                                          ; altpciexpav_stif_a2p_vartrans            ; pcie_avmm    ;
;                         |altsyncram:altsyncram_component|                                                     ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 108               ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component                                                                                                                                                                                          ; altsyncram                               ; work         ;
;                            |altsyncram_6492:auto_generated|                                                   ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 108               ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated                                                                                                                                                           ; altsyncram_6492                          ; work         ;
;                   |altpciexpav_stif_tx_cntrl:tx_cntrl|                                                        ; 330.3 (317.3)        ; 387.6 (374.2)                    ; 62.6 (62.2)                                       ; 5.3 (5.3)                        ; 0.0 (0.0)            ; 479 (453)           ; 379 (359)                 ; 0 (0)         ; 1056              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl                                                                                                                                                                                                                                                                            ; altpciexpav_stif_tx_cntrl                ; pcie_avmm    ;
;                      |scfifo:tx_output_fifo|                                                                  ; 13.0 (0.0)           ; 13.4 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 20 (0)                    ; 0 (0)         ; 1056              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo                                                                                                                                                                                                                                                      ; scfifo                                   ; work         ;
;                         |scfifo_6m91:auto_generated|                                                          ; 13.0 (0.0)           ; 13.4 (0.0)                       ; 0.4 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (0)              ; 20 (0)                    ; 0 (0)         ; 1056              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated                                                                                                                                                                                                                           ; scfifo_6m91                              ; work         ;
;                            |a_dpfifo_ds91:dpfifo|                                                             ; 13.0 (7.5)           ; 13.4 (7.9)                       ; 0.4 (0.4)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 26 (15)             ; 20 (9)                    ; 0 (0)         ; 1056              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo                                                                                                                                                                                                      ; a_dpfifo_ds91                            ; work         ;
;                               |altsyncram_chn1:FIFOram|                                                       ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1056              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|altsyncram_chn1:FIFOram                                                                                                                                                                              ; altsyncram_chn1                          ; work         ;
;                               |cntr_ggb:rd_ptr_msb|                                                           ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|cntr_ggb:rd_ptr_msb                                                                                                                                                                                  ; cntr_ggb                                 ; work         ;
;                               |cntr_hgb:wr_ptr|                                                               ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|cntr_hgb:wr_ptr                                                                                                                                                                                      ; cntr_hgb                                 ; work         ;
;                               |cntr_tg7:usedw_counter|                                                        ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|cntr_tg7:usedw_counter                                                                                                                                                                               ; cntr_tg7                                 ; work         ;
;                   |altpciexpav_stif_txavl_cntrl:txavl|                                                        ; 76.2 (76.2)          ; 81.3 (81.3)                      ; 5.1 (5.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 147 (147)           ; 66 (66)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl                                                                                                                                                                                                                                                                            ; altpciexpav_stif_txavl_cntrl             ; pcie_avmm    ;
;                   |altpciexpav_stif_txresp_cntrl:txresp|                                                      ; 116.0 (116.0)        ; 120.1 (120.1)                    ; 4.4 (4.4)                                         ; 0.2 (0.2)                        ; 0.0 (0.0)            ; 219 (219)           ; 118 (118)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp                                                                                                                                                                                                                                                                          ; altpciexpav_stif_txresp_cntrl            ; pcie_avmm    ;
;                   |altsyncram:tx_cpl_buff|                                                                    ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff                                                                                                                                                                                                                                                                                        ; altsyncram                               ; work         ;
;                      |altsyncram_8vn1:auto_generated|                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 8192              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_8vn1:auto_generated                                                                                                                                                                                                                                                         ; altsyncram_8vn1                          ; work         ;
;                   |scfifo:rd_bypass_fifo|                                                                     ; 17.6 (0.0)           ; 18.3 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 29 (0)                    ; 0 (0)         ; 6208              ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo                                                                                                                                                                                                                                                                                         ; scfifo                                   ; work         ;
;                      |scfifo_35a1:auto_generated|                                                             ; 17.6 (0.0)           ; 18.3 (0.0)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (0)              ; 29 (0)                    ; 0 (0)         ; 6208              ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated                                                                                                                                                                                                                                                              ; scfifo_35a1                              ; work         ;
;                         |a_dpfifo_aba1:dpfifo|                                                                ; 17.6 (9.1)           ; 18.3 (9.8)                       ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (17)             ; 29 (11)                   ; 0 (0)         ; 6208              ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo                                                                                                                                                                                                                                         ; a_dpfifo_aba1                            ; work         ;
;                            |altsyncram_1in1:FIFOram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 6208              ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|altsyncram_1in1:FIFOram                                                                                                                                                                                                                 ; altsyncram_1in1                          ; work         ;
;                            |cntr_igb:rd_ptr_msb|                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|cntr_igb:rd_ptr_msb                                                                                                                                                                                                                     ; cntr_igb                                 ; work         ;
;                            |cntr_jgb:wr_ptr|                                                                  ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|cntr_jgb:wr_ptr                                                                                                                                                                                                                         ; cntr_jgb                                 ; work         ;
;                            |cntr_vg7:usedw_counter|                                                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 7 (7)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|cntr_vg7:usedw_counter                                                                                                                                                                                                                  ; cntr_vg7                                 ; work         ;
;                   |scfifo:txcmd_fifo|                                                                         ; 14.7 (0.0)           ; 16.3 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 23 (0)                    ; 0 (0)         ; 1568              ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo                                                                                                                                                                                                                                                                                             ; scfifo                                   ; work         ;
;                      |scfifo_u4a1:auto_generated|                                                             ; 14.7 (0.0)           ; 16.3 (0.0)                       ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (0)              ; 23 (0)                    ; 0 (0)         ; 1568              ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated                                                                                                                                                                                                                                                                  ; scfifo_u4a1                              ; work         ;
;                         |a_dpfifo_5ba1:dpfifo|                                                                ; 14.7 (9.2)           ; 16.3 (10.8)                      ; 1.7 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 28 (17)             ; 23 (10)                   ; 0 (0)         ; 1568              ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo                                                                                                                                                                                                                                             ; a_dpfifo_5ba1                            ; work         ;
;                            |altsyncram_nhn1:FIFOram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1568              ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|altsyncram_nhn1:FIFOram                                                                                                                                                                                                                     ; altsyncram_nhn1                          ; work         ;
;                            |cntr_ggb:rd_ptr_msb|                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|cntr_ggb:rd_ptr_msb                                                                                                                                                                                                                         ; cntr_ggb                                 ; work         ;
;                            |cntr_hgb:wr_ptr|                                                                  ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 4 (4)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|cntr_hgb:wr_ptr                                                                                                                                                                                                                             ; cntr_hgb                                 ; work         ;
;                            |cntr_tg7:usedw_counter|                                                           ; 2.0 (2.0)            ; 2.0 (2.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|cntr_tg7:usedw_counter                                                                                                                                                                                                                      ; cntr_tg7                                 ; work         ;
;                   |scfifo:wrdat_fifo|                                                                         ; 11.7 (0.0)           ; 12.9 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 22 (0)                    ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo                                                                                                                                                                                                                                                                                             ; scfifo                                   ; work         ;
;                      |scfifo_p391:auto_generated|                                                             ; 11.7 (0.0)           ; 12.9 (0.0)                       ; 1.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (0)              ; 22 (0)                    ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated                                                                                                                                                                                                                                                                  ; scfifo_p391                              ; work         ;
;                         |a_dpfifo_0a91:dpfifo|                                                                ; 11.7 (5.6)           ; 12.9 (6.8)                       ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 23 (10)             ; 22 (11)                   ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo                                                                                                                                                                                                                                             ; a_dpfifo_0a91                            ; work         ;
;                            |altsyncram_hhn1:FIFOram|                                                          ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 4096              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|altsyncram_hhn1:FIFOram                                                                                                                                                                                                                     ; altsyncram_hhn1                          ; work         ;
;                            |cmpr_5l8:two_comparison|                                                          ; 0.6 (0.6)            ; 0.7 (0.7)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 2 (2)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|cmpr_5l8:two_comparison                                                                                                                                                                                                                     ; cmpr_5l8                                 ; work         ;
;                            |cntr_igb:rd_ptr_msb|                                                              ; 2.5 (2.5)            ; 2.5 (2.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 5 (5)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|cntr_igb:rd_ptr_msb                                                                                                                                                                                                                         ; cntr_igb                                 ; work         ;
;                            |cntr_vg7:usedw_counter|                                                           ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 6 (6)               ; 6 (6)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|cntr_vg7:usedw_counter                                                                                                                                                                                                                      ; cntr_vg7                                 ; work         ;
;          |pcie_avmm_mm_interconnect_0:mm_interconnect_0|                                                      ; 180.6 (0.0)          ; 248.1 (0.0)                      ; 67.8 (0.0)                                        ; 0.3 (0.0)                        ; 0.0 (0.0)            ; 284 (0)             ; 363 (0)                   ; 0 (0)         ; 2336              ; 7     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0                                                                                                                                                                                                                                                                                                                                                                        ; pcie_avmm_mm_interconnect_0              ; pcie_avmm    ;
;             |altera_avalon_dc_fifo:async_fifo|                                                                ; 12.4 (11.7)          ; 22.9 (14.6)                      ; 10.5 (2.8)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 46 (22)                   ; 0 (0)         ; 800               ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo                                                                                                                                                                                                                                                                                                                                       ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; 0.2 (0.0)            ; 4.1 (0.0)                        ; 3.9 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                        ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.0 (0.0)            ; 1.0 (1.0)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.0 (0.0)            ; 0.8 (0.8)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; -0.1 (-0.1)          ; 1.0 (1.0)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 0.5 (0.0)            ; 4.2 (0.0)                        ; 3.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                       ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altsyncram:mem_rtl_0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 800               ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                  ; altsyncram                               ; work         ;
;                   |altsyncram_eji1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 800               ; 3     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated                                                                                                                                                                                                                                                                                   ; altsyncram_eji1                          ; work         ;
;             |altera_avalon_dc_fifo:async_fifo_001|                                                            ; 11.8 (11.2)          ; 22.7 (13.4)                      ; 11.0 (2.1)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 19 (19)             ; 44 (20)                   ; 0 (0)         ; 512               ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; 0.5 (0.0)            ; 5.0 (0.0)                        ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                    ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.2 (0.2)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 1.5 (1.5)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 0.0 (0.0)            ; 4.3 (0.0)                        ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                   ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; -0.2 (-0.2)          ; 1.1 (1.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 0.9 (0.9)                        ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; -0.2 (-0.2)          ; 1.1 (1.1)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altsyncram:mem_rtl_0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                              ; altsyncram                               ; work         ;
;                   |altsyncram_igi1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 512               ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated                                                                                                                                                                                                                                                                               ; altsyncram_igi1                          ; work         ;
;             |altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|                            ; 9.8 (9.8)            ; 9.9 (9.9)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 18 (18)             ; 13 (13)                   ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                    ; pcie_avmm    ;
;                |altsyncram:mem_rtl_0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                              ; altsyncram                               ; work         ;
;                   |altsyncram_a3n1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 1024              ; 2     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated                                                                                                                                                                                                                                               ; altsyncram_a3n1                          ; work         ;
;             |altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|                              ; 45.4 (45.4)          ; 50.8 (50.8)                      ; 5.7 (5.7)                                         ; 0.3 (0.3)                        ; 0.0 (0.0)            ; 30 (30)             ; 93 (93)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                    ; pcie_avmm    ;
;             |altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter|                         ; 50.7 (0.0)           ; 88.5 (0.0)                       ; 37.8 (0.0)                                        ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (0)              ; 125 (0)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter                                                                                                                                                                                                                                                                                                ; altera_merlin_burst_adapter              ; pcie_avmm    ;
;                |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|              ; 50.7 (50.7)          ; 88.5 (88.5)                      ; 37.8 (37.8)                                       ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 96 (96)             ; 125 (125)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                ; altera_merlin_burst_adapter_13_1         ; pcie_avmm    ;
;             |altera_merlin_master_agent:pcie_cv_hip_avmm_0_rxm_bar0_agent|                                    ; 2.4 (2.4)            ; 3.2 (3.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 5 (5)               ; 1 (1)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_agent:pcie_cv_hip_avmm_0_rxm_bar0_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent               ; pcie_avmm    ;
;             |altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|                          ; 29.4 (29.4)          ; 29.3 (29.3)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 60 (60)             ; 31 (31)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_translator          ; pcie_avmm    ;
;             |altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_agent|                                   ; 18.5 (2.3)           ; 20.7 (3.0)                       ; 2.2 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 36 (6)              ; 10 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_agent                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                ; pcie_avmm    ;
;                |altera_merlin_burst_uncompressor:uncompressor|                                                ; 16.2 (16.2)          ; 17.7 (17.7)                      ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 10 (10)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor         ; pcie_avmm    ;
;          |pcie_avmm_mm_interconnect_1:mm_interconnect_1|                                                      ; 281.8 (0.0)          ; 308.0 (0.0)                      ; 29.3 (0.0)                                        ; 3.1 (0.0)                        ; 0.0 (0.0)            ; 289 (0)             ; 460 (0)                   ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1                                                                                                                                                                                                                                                                                                                                                                        ; pcie_avmm_mm_interconnect_1              ; pcie_avmm    ;
;             |altera_avalon_dc_fifo:async_fifo|                                                                ; 13.7 (11.8)          ; 22.0 (13.5)                      ; 8.3 (1.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 44 (20)                   ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo                                                                                                                                                                                                                                                                                                                                       ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; 0.1 (0.0)            ; 5.0 (0.0)                        ; 5.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                        ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; -0.2 (-0.2)          ; 1.3 (1.3)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 1.8 (0.0)            ; 3.5 (0.0)                        ; 1.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                       ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.2 (0.2)            ; 0.8 (0.8)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 1.0 (1.0)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.3 (0.3)            ; 0.8 (0.8)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; 0.8 (0.8)            ; 0.8 (0.8)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altsyncram:mem_rtl_0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                  ; altsyncram                               ; work         ;
;                   |altsyncram_egi1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated                                                                                                                                                                                                                                                                                   ; altsyncram_egi1                          ; work         ;
;             |altera_avalon_dc_fifo:async_fifo_001|                                                            ; 11.6 (11.0)          ; 23.2 (13.5)                      ; 11.7 (2.6)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (19)             ; 44 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; 0.5 (0.0)            ; 4.8 (0.0)                        ; 4.3 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                    ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 0.1 (0.0)            ; 4.8 (0.0)                        ; 4.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                   ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; -0.2 (-0.2)          ; 1.1 (1.1)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;             |altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rdata_fifo|                            ; 15.4 (15.4)          ; 15.5 (15.5)                      ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 21 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                    ; pcie_avmm    ;
;             |altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|                              ; 144.8 (144.8)        ; 146.7 (146.7)                    ; 4.8 (4.8)                                         ; 3.0 (3.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 278 (278)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                    ; pcie_avmm    ;
;             |altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|                         ; 52.6 (0.0)           ; 55.3 (0.0)                       ; 2.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (0)              ; 45 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter                                                                                                                                                                                                                                                                                                ; altera_merlin_burst_adapter              ; pcie_avmm    ;
;                |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|              ; 52.6 (48.1)          ; 55.3 (50.7)                      ; 2.7 (2.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 98 (88)             ; 45 (45)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                ; altera_merlin_burst_adapter_13_1         ; pcie_avmm    ;
;                   |altera_merlin_burst_adapter_min:the_min|                                                   ; 4.5 (2.0)            ; 4.7 (2.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (7)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min                                                                                                                                                                        ; altera_merlin_burst_adapter_min          ; pcie_avmm    ;
;                      |altera_merlin_burst_adapter_subtractor:da_sub|                                          ; 2.2 (0.0)            ; 2.7 (0.0)                        ; 0.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:da_sub                                                                                                                          ; altera_merlin_burst_adapter_subtractor   ; pcie_avmm    ;
;                         |altera_merlin_burst_adapter_adder:subtract|                                          ; 2.2 (2.2)            ; 2.7 (2.7)                        ; 0.5 (0.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:da_sub|altera_merlin_burst_adapter_adder:subtract                                                                               ; altera_merlin_burst_adapter_adder        ; pcie_avmm    ;
;             |altera_merlin_master_agent:pcie_cv_hip_avmm_0_rxm_bar1_agent|                                    ; 3.0 (3.0)            ; 3.0 (3.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_agent:pcie_cv_hip_avmm_0_rxm_bar1_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent               ; pcie_avmm    ;
;             |altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar1_translator|                          ; 16.0 (16.0)          ; 17.2 (17.2)                      ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 34 (34)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar1_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_translator          ; pcie_avmm    ;
;             |altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|                                   ; 24.5 (3.8)           ; 25.2 (3.8)                       ; 0.7 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (10)             ; 14 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                ; pcie_avmm    ;
;                |altera_merlin_burst_uncompressor:uncompressor|                                                ; 20.7 (20.7)          ; 21.3 (21.3)                      ; 0.7 (0.7)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor         ; pcie_avmm    ;
;          |pcie_avmm_mm_interconnect_2:mm_interconnect_2|                                                      ; 291.9 (0.0)          ; 312.8 (0.0)                      ; 27.8 (0.0)                                        ; 6.8 (0.0)                        ; 0.0 (0.0)            ; 300 (0)             ; 463 (0)                   ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2                                                                                                                                                                                                                                                                                                                                                                        ; pcie_avmm_mm_interconnect_2              ; pcie_avmm    ;
;             |altera_avalon_dc_fifo:async_fifo|                                                                ; 14.0 (11.7)          ; 22.4 (13.9)                      ; 8.4 (2.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 20 (20)             ; 44 (20)                   ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo                                                                                                                                                                                                                                                                                                                                       ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; 1.1 (0.0)            ; 4.7 (0.0)                        ; 3.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                        ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; -0.2 (-0.2)          ; 0.8 (0.8)                        ; 0.9 (0.9)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.0 (0.0)            ; 1.3 (1.3)                        ; 1.3 (1.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; 1.0 (1.0)            ; 1.3 (1.3)                        ; 0.3 (0.3)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                                ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 1.2 (0.0)            ; 3.8 (0.0)                        ; 2.6 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                       ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.4 (0.4)            ; 1.2 (1.2)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; -0.2 (-0.2)          ; 1.0 (1.0)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.7 (0.7)            ; 0.8 (0.8)                        ; 0.1 (0.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; 0.3 (0.3)            ; 0.9 (0.9)                        ; 0.6 (0.6)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                               ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altsyncram:mem_rtl_0|                                                                         ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0                                                                                                                                                                                                                                                                                                                  ; altsyncram                               ; work         ;
;                   |altsyncram_egi1:auto_generated|                                                            ; 0.0 (0.0)            ; 0.0 (0.0)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 0 (0)                     ; 0 (0)         ; 120               ; 1     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated                                                                                                                                                                                                                                                                                   ; altsyncram_egi1                          ; work         ;
;             |altera_avalon_dc_fifo:async_fifo_001|                                                            ; 11.6 (11.0)          ; 22.1 (12.8)                      ; 10.6 (1.9)                                        ; 0.1 (0.1)                        ; 0.0 (0.0)            ; 19 (19)             ; 45 (21)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001                                                                                                                                                                                                                                                                                                                                   ; altera_avalon_dc_fifo                    ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:read_crosser|                                               ; 0.5 (0.0)            ; 4.7 (0.0)                        ; 4.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser                                                                                                                                                                                                                                                                                    ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; 0.2 (0.2)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; 0.2 (0.2)            ; 1.3 (1.3)                        ; 1.1 (1.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:read_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                            ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                |altera_dcfifo_synchronizer_bundle:write_crosser|                                              ; 0.1 (0.0)            ; 4.6 (0.0)                        ; 4.5 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 12 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser                                                                                                                                                                                                                                                                                   ; altera_dcfifo_synchronizer_bundle        ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[0].u|                                                   ; -0.2 (-0.2)          ; 1.1 (1.1)                        ; 1.2 (1.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[0].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[1].u|                                                   ; 0.2 (0.2)            ; 1.1 (1.1)                        ; 0.8 (0.8)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[1].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[2].u|                                                   ; 0.2 (0.2)            ; 1.2 (1.2)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[2].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;                   |altera_std_synchronizer_nocut:sync[3].u|                                                   ; -0.2 (-0.2)          ; 1.2 (1.2)                        ; 1.5 (1.5)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 0 (0)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|altera_dcfifo_synchronizer_bundle:write_crosser|altera_std_synchronizer_nocut:sync[3].u                                                                                                                                                                                                                                           ; altera_std_synchronizer_nocut            ; pcie_avmm    ;
;             |altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rdata_fifo|                            ; 15.8 (15.8)          ; 15.9 (15.9)                      ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 30 (30)             ; 20 (20)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rdata_fifo                                                                                                                                                                                                                                                                                                   ; altera_avalon_sc_fifo                    ; pcie_avmm    ;
;             |altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|                              ; 148.2 (148.2)        ; 146.3 (146.3)                    ; 4.9 (4.9)                                         ; 6.8 (6.8)                        ; 0.0 (0.0)            ; 37 (37)             ; 277 (277)                 ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo                                                                                                                                                                                                                                                                                                     ; altera_avalon_sc_fifo                    ; pcie_avmm    ;
;             |altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|                         ; 53.1 (0.0)           ; 56.1 (0.0)                       ; 3.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (0)             ; 47 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter                                                                                                                                                                                                                                                                                                ; altera_merlin_burst_adapter              ; pcie_avmm    ;
;                |altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|              ; 53.1 (48.8)          ; 56.1 (51.9)                      ; 3.0 (3.1)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 100 (90)            ; 47 (47)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter                                                                                                                                                                                                                ; altera_merlin_burst_adapter_13_1         ; pcie_avmm    ;
;                   |altera_merlin_burst_adapter_min:the_min|                                                   ; 4.2 (1.7)            ; 4.2 (1.7)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 10 (7)              ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min                                                                                                                                                                        ; altera_merlin_burst_adapter_min          ; pcie_avmm    ;
;                      |altera_merlin_burst_adapter_subtractor:da_sub|                                          ; 2.3 (0.0)            ; 2.5 (0.0)                        ; 0.2 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (0)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:da_sub                                                                                                                          ; altera_merlin_burst_adapter_subtractor   ; pcie_avmm    ;
;                         |altera_merlin_burst_adapter_adder:subtract|                                          ; 2.3 (2.3)            ; 2.5 (2.5)                        ; 0.2 (0.2)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|altera_merlin_burst_adapter_min:the_min|altera_merlin_burst_adapter_subtractor:da_sub|altera_merlin_burst_adapter_adder:subtract                                                                               ; altera_merlin_burst_adapter_adder        ; pcie_avmm    ;
;             |altera_merlin_master_agent:pcie_cv_hip_avmm_0_rxm_bar2_agent|                                    ; 2.5 (2.5)            ; 3.5 (3.5)                        ; 1.0 (1.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 4 (4)               ; 0 (0)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_agent:pcie_cv_hip_avmm_0_rxm_bar2_agent                                                                                                                                                                                                                                                                                                           ; altera_merlin_master_agent               ; pcie_avmm    ;
;             |altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar2_translator|                          ; 21.8 (21.8)          ; 21.8 (21.8)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 43 (43)             ; 14 (14)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar2_translator                                                                                                                                                                                                                                                                                                 ; altera_merlin_master_translator          ; pcie_avmm    ;
;             |altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|                                   ; 24.7 (4.0)           ; 24.7 (4.0)                       ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 47 (10)             ; 16 (0)                    ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent                                                                                                                                                                                                                                                                                                          ; altera_merlin_slave_agent                ; pcie_avmm    ;
;                |altera_merlin_burst_uncompressor:uncompressor|                                                ; 20.7 (20.7)          ; 20.7 (20.7)                      ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 37 (37)             ; 16 (16)                   ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|altera_merlin_burst_uncompressor:uncompressor                                                                                                                                                                                                                                                            ; altera_merlin_burst_uncompressor         ; pcie_avmm    ;
;    |pf_m:rst_pf|                                                                                              ; 1.5 (1.5)            ; 1.5 (1.5)                        ; 0.0 (0.0)                                         ; 0.0 (0.0)                        ; 0.0 (0.0)            ; 3 (3)               ; 3 (3)                     ; 0 (0)         ; 0                 ; 0     ; 0          ; 0    ; 0            ; |hp|pf_m:rst_pf                                                                                                                                                                                                                                                                                                                                                                                                                                               ; pf_m                                     ; work         ;
+---------------------------------------------------------------------------------------------------------------+----------------------+----------------------------------+---------------------------------------------------+----------------------------------+----------------------+---------------------+---------------------------+---------------+-------------------+-------+------------+------+--------------+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                          ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; Name          ; Pin Type ; D1 ; D3_0 ; D3_1 ; D4 ; D5   ; D5 OE ; D5 OCT ; T11 (Postamble Gating) ; T11 (Postamble Ungating) ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+
; pci_tx        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[0]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[1]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[2]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; led[3]        ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (31)  ; --     ; --                     ; --                       ;
; pci_refclk    ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sysclk        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pci_perst_n   ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pci_rx        ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pci_tx(n)     ; Output   ; -- ; --   ; --   ; -- ; (0)  ; (0)   ; --     ; --                     ; --                       ;
; pci_refclk(n) ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; sysclk(n)     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
; pci_rx(n)     ; Input    ; -- ; (0)  ; --   ; -- ; --   ; --    ; --     ; --                     ; --                       ;
+---------------+----------+----+------+------+----+------+-------+--------+------------------------+--------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                                                                                                                                                                                                        ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                                                                                                                                                                                                     ; Pad To Core Index ; Setting ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; pci_refclk                                                                                                                                                                                                                                                                                                                                              ;                   ;         ;
; sysclk                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; pci_perst_n                                                                                                                                                                                                                                                                                                                                             ;                   ;         ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|state                                                                                                              ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[9]                                                                                                      ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[4]                                                                                                      ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[12]                                                                                                     ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[10]                                                                                                     ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[3]                                                                                                      ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[2]                                                                                                      ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[11]                                                                                                     ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[1]                                                                                                      ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[0]                                                                                                      ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[13]                                                                                                     ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[5]                                                                                                      ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[6]                                                                                                      ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[7]                                                                                                      ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[8]                                                                                                      ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[16]                                                                                                     ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[14]                                                                                                     ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[15]                                                                                                     ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|in_pld_sync_sm_en                                                                                                  ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|dl_ltssm_reg[4]                                                                                                    ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|dl_ltssm_reg[3]                                                                                                    ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|dl_ltssm_reg[2]                                                                                                    ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|dl_ltssm_reg[1]                                                                                                    ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|dl_ltssm_reg[0]                                                                                                    ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|sync_regs[8]  ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|sync_regs[15] ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|sync_regs[14] ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|sync_regs[13] ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|sync_regs[12] ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|sync_regs[11] ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|sync_regs[10] ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_av_hd_dpcmn_bitsync2:bitsync_rx_ltd|altpcie_av_hd_dpcmn_bitsync:altpcie_av_hd_dpcmn_bitsync2|sync_regs[9]  ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|comb~0                                                                                                             ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arst_r[2]                                                                                                          ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arst_r[1]                                                                                                          ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arst_r[0]                                                                                                          ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|reset_status                                                                                                                                                             ; 0                 ; 0       ;
;      - pci_perst_n~_wirecell                                                                                                                                                                                                                                                                                                                            ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[9]~DUPLICATE                                                                                            ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[12]~DUPLICATE                                                                                           ; 0                 ; 0       ;
;      - pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[11]~DUPLICATE                                                                                           ; 0                 ; 0       ;
; pci_rx                                                                                                                                                                                                                                                                                                                                                  ;                   ;         ;
; pci_refclk(n)                                                                                                                                                                                                                                                                                                                                           ;                   ;         ;
; sysclk(n)                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
; pci_rx(n)                                                                                                                                                                                                                                                                                                                                               ;                   ;         ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                                                                                                                                                                                                                 ; Location             ; Fan-Out ; Usage                                   ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+
; avalon_slave:mem_slave|Decoder0~0                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y15_N54  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_slave:mem_slave|Decoder0~1                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y15_N33  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_slave:mem_slave|Decoder0~3                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y15_N30  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_slave:mem_slave|Decoder0~4                                                                                                                                                                                                                                                                                                                                                                                                    ; LABCELL_X45_Y15_N57  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avalon_slave:mem_slave|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                                      ; LABCELL_X42_Y15_N57  ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; avalon_slave:mem_slave|reg_addr[2]~1                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X40_Y15_N30  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avmm_crossbar_m:mmr_crossbar|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                                ; LABCELL_X42_Y15_N39  ; 49      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; avmm_crossbar_m:mmr_crossbar|id[3]~0                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X43_Y16_N30  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pci_perst_n                                                                                                                                                                                                                                                                                                                                                                                                                          ; PIN_W22              ; 42      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|always0~0                                                                                                                                                                                                                                                                                         ; MLABCELL_X15_Y19_N21 ; 15      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|always6~1                                                                                                                                                                                                                             ; LABCELL_X16_Y18_N21  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|lif_waitrequest~1                                                                                                                                                                                                                     ; MLABCELL_X15_Y16_N48 ; 18      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|lif_wrwait~0                                                                                                                                                                                                                          ; LABCELL_X17_Y18_N45  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[2]~1                                                                                                                                                                                                                        ; LABCELL_X12_Y18_N3   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_addr[2]~0                                                                                                                                                                                                                         ; LABCELL_X16_Y18_N12  ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[11]~0                                                                                                                                                                                                                      ; LABCELL_X11_Y18_N30  ; 16      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[11]~2                                                                                                                                                                                                                      ; LABCELL_X11_Y18_N33  ; 32      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_write_incr~3                                                                                                                                                                                                                      ; LABCELL_X16_Y18_N54  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|w_write_incr~0                                                                                                                                                                                                                        ; MLABCELL_X15_Y16_N21 ; 40      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|csr_mux:pif_tbus_mux|out_narrow[0]                                                                                                                                                                                                                               ; LABCELL_X13_Y18_N24  ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|csr_mux:pif_tbus_mux|out_narrow[1]                                                                                                                                                                                                                               ; LABCELL_X13_Y18_N39  ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|csr_mux:pif_tbus_mux|out_narrow[2]                                                                                                                                                                                                                               ; LABCELL_X13_Y18_N54  ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|csr_mux:pif_tbus_mux|out_narrow[3]                                                                                                                                                                                                                               ; LABCELL_X13_Y18_N57  ; 2       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|reg_init[5]~0                                                                                                                                                                                                                                                                                     ; MLABCELL_X15_Y19_N9  ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|Selector0~5                                                                                                                                                                                                                        ; LABCELL_X16_Y16_N27  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|Selector21~0                                                                                                                                                                                                                       ; LABCELL_X18_Y15_N51  ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_arbiter_acq:mutex_inst|waitrequest                                                                                                                                                                                             ; LABCELL_X16_Y15_N36  ; 40      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd0_det|pd_xor~0                                                                                                                                                                       ; LABCELL_X13_Y17_N39  ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd180_det|pd_xor~0                                                                                                                                                                     ; LABCELL_X12_Y15_N39  ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd270_det|pd_xor~0                                                                                                                                                                     ; LABCELL_X13_Y16_N39  ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|alt_cal_edge_detect:pd90_det|pd_xor~0                                                                                                                                                                      ; MLABCELL_X15_Y16_N57 ; 1       ; Clock                                   ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd0_l[2]~3                                                                                                                                                                                             ; LABCELL_X18_Y13_N21  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180_l[2]~2                                                                                                                                                                                           ; LABCELL_X17_Y14_N27  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270_l[1]~2                                                                                                                                                                                           ; LABCELL_X18_Y17_N42  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90_l[0]~2                                                                                                                                                                                            ; LABCELL_X19_Y15_N57  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|counter[1]~1                                                                                                                                                                                               ; MLABCELL_X21_Y14_N6  ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|counter[1]~2                                                                                                                                                                                               ; MLABCELL_X21_Y14_N24 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|dataout[2]~3                                                                                                                                                                                               ; MLABCELL_X21_Y15_N39 ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|pd_0[0]~1                                                                                                                                                                                                  ; MLABCELL_X21_Y14_N54 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|pd_0_p[0]~0                                                                                                                                                                                                ; MLABCELL_X21_Y14_N57 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|recal_counter[1]~1                                                                                                                                                                                         ; MLABCELL_X21_Y14_N15 ; 1       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.DPRIO_WRITE                                                                                                                                                                                          ; FF_X18_Y16_N47       ; 15      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|state.SAMPLE_TB                                                                                                                                                                                            ; FF_X18_Y14_N44       ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_remap_addr[7]~0                                                                                                                                                                                                            ; LABCELL_X18_Y15_N21  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[10]~13                                                                                                                                                                                                           ; LABCELL_X16_Y15_N48  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[10]~17                                                                                                                                                                                                           ; LABCELL_X16_Y15_N15  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[13]~16                                                                                                                                                                                                           ; LABCELL_X16_Y15_N42  ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[6]~7                                                                                                                                                                                                             ; LABCELL_X17_Y15_N0   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_resync:inst_reconfig_reset_sync|resync_chains[0].sync_r[1]                                                                                                                                                                                                                                                                                       ; FF_X15_Y19_N20       ; 119     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|ifsel_notdone_resync                                                                                                                                                                                                                                                                                                                                      ; FF_X12_Y17_N56       ; 258     ; Async. clear, Clock enable, Sync. clear ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready~1                                                                                                                                                                                                                                                                           ; LABCELL_X42_Y16_N21  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y18_N39  ; 6       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                               ; LABCELL_X42_Y15_N12  ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|pending_read_count[2]~0                                                                                                                                                                                                                                                                                                       ; LABCELL_X42_Y15_N48  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready                                                                                                                                                                                                                                                                             ; LABCELL_X50_Y20_N39  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y24_N39 ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|m0_read                                                                                                                                                                                                                                                                                                                       ; LABCELL_X51_Y20_N36  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|internal_out_ready                                                                                                                                                                                                                                                                             ; LABCELL_X46_Y19_N6   ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                               ; MLABCELL_X47_Y21_N30 ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|m0_read                                                                                                                                                                                                                                                                                                                       ; LABCELL_X46_Y19_N9   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_reset_controller:rst_controller|altera_reset_synchronizer:alt_rst_sync_uq1|altera_reset_synchronizer_int_chain_out                                                                                                                                                                                                                                                                       ; FF_X34_Y21_N50       ; 196     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|g_exit_detectquiet.cnt_dect_quiet_low[2]~0                                                                                                                  ; LABCELL_X10_Y14_N42  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_rs_hip:g_soft_reset.altpcie_rs_hip|npor_sync                                                                                                                                                   ; FF_X10_Y17_N20       ; 36      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|altpcie_tl_cfg_pipe:g_tl_cfg_sync.altpcie_tl_cfg_pipe_inst|always0~0                                                                                                                                   ; LABCELL_X22_Y25_N39  ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|arst_r[2]                                                                                                                                                                                              ; FF_X11_Y17_N2        ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|always5~0 ; LABCELL_X11_Y19_N0   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|comb~0                                                                                                                                                                                                 ; LABCELL_X11_Y17_N18  ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|coreclkout                                                                                                                                                                                             ; HIP_X1_Y15_N0        ; 3169    ; Clock                                   ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|hold_count[9]~0                                                                                                                                                                                        ; LABCELL_X11_Y22_N54  ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|reset_status                                                                                                                                                                                                                                                 ; FF_X11_Y17_N49       ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcierd_hip_rs:rs_hip|Equal3~0                                                                                                                                                                                                                                                                                                                   ; LABCELL_X16_Y22_N42  ; 27      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcierd_hip_rs:rs_hip|app_rstn                                                                                                                                                                                                                                                                                                                   ; FF_X17_Y22_N56       ; 1356    ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcierd_hip_rs:rs_hip|exits_r                                                                                                                                                                                                                                                                                                                    ; FF_X12_Y22_N44       ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcierd_hip_rs:rs_hip|npor_sync_pld_clk                                                                                                                                                                                                                                                                                                          ; FF_X12_Y20_N14       ; 49      ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcierd_hip_rs:rs_hip|recovery_cnt[6]~0                                                                                                                                                                                                                                                                                                          ; LABCELL_X16_Y23_N0   ; 25      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|Equal0~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y25_N54  ; 29      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|Equal1~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y25_N0   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|Equal4~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y26_N3   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|Equal5~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y25_N12  ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|Equal6~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y26_N54  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|Equal7~0                                                                                                                                                                                                                                                                                                        ; LABCELL_X22_Y26_N39  ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|PndgRdHeader_o[56]                                                                                                                                                                                                                               ; LABCELL_X37_Y24_N30  ; 22      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always24~0                                                                                                                                                                                                                                       ; LABCELL_X36_Y23_N21  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always25~0                                                                                                                                                                                                                                       ; LABCELL_X35_Y24_N45  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always26~0                                                                                                                                                                                                                                       ; LABCELL_X35_Y24_N42  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always27~0                                                                                                                                                                                                                                       ; LABCELL_X35_Y24_N33  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always28~0                                                                                                                                                                                                                                       ; LABCELL_X35_Y24_N6   ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always29~0                                                                                                                                                                                                                                       ; LABCELL_X35_Y24_N12  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always30~0                                                                                                                                                                                                                                       ; LABCELL_X33_Y23_N21  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|always31~0                                                                                                                                                                                                                                       ; LABCELL_X35_Y24_N57  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|chk_hdr_rise                                                                                                                                                                                                                                     ; LABCELL_X35_Y23_N33  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|cpl_add_cntr[3]~3                                                                                                                                                                                                                                ; LABCELL_X40_Y23_N36  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[29]                                                                                                                                                                                                                                   ; FF_X37_Y22_N20       ; 20      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|header_reg[93]~0                                                                                                                                                                                                                                 ; LABCELL_X40_Y23_N18  ; 30      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[11]                                                                                                                                                                                                                                     ; FF_X37_Y23_N28       ; 16      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[14]                                                                                                                                                                                                                                     ; FF_X40_Y23_N29       ; 22      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[1]                                                                                                                                                                                                                                      ; FF_X37_Y23_N38       ; 66      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[2]                                                                                                                                                                                                                                      ; FF_X37_Y23_N56       ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[6]                                                                                                                                                                                                                                      ; FF_X37_Y23_N5        ; 30      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|rx_state[7]                                                                                                                                                                                                                                      ; FF_X36_Y23_N14       ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|_~0                                                                                                                                                                         ; LABCELL_X36_Y22_N48  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|_~6                                                                                                                                                                         ; LABCELL_X37_Y22_N15  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|valid_rreq~5                                                                                                                                                                ; LABCELL_X37_Y22_N12  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|valid_wreq                                                                                                                                                                  ; LABCELL_X36_Y25_N24  ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|txcpl_buffer_size[2]~1                                                                                                                                                                                                                           ; MLABCELL_X28_Y21_N51 ; 17      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_resp:rxavl_resp|rd_addr_cntr[0]~1                                                                                                                                                                                                                                    ; LABCELL_X33_Y22_N6   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|_~3                                                                                                                                                                                                                 ; LABCELL_X37_Y23_N0   ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|_~6                                                                                                                                                                                                                 ; MLABCELL_X34_Y25_N39 ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|altsyncram_bhn1:FIFOram|q_b[15]                                                                                                                                                                                     ; M10K_X38_Y26_N0      ; 33      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|valid_rreq                                                                                                                                                                                                          ; MLABCELL_X34_Y26_N21 ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|valid_wreq                                                                                                                                                                                                          ; LABCELL_X36_Y22_N42  ; 13      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|Equal1~0                                                                                                                                                                                                                                   ; LABCELL_X27_Y27_N18  ; 49      ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[24]~1                                                                                                                                                                                                                            ; MLABCELL_X28_Y28_N36 ; 19      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|PciAddr_o[3]~2                                                                                                                                                                                                                             ; MLABCELL_X28_Y28_N54 ; 21      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|pci_address[23]~0                                                                                                                                                                                                                          ; LABCELL_X27_Y28_N42  ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|CplBuffRdAddr_o~8                                                                                                                                                                                                                                     ; LABCELL_X23_Y22_N9   ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always17~0                                                                                                                                                                                                                                            ; LABCELL_X22_Y23_N36  ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|always1~0                                                                                                                                                                                                                                             ; LABCELL_X18_Y23_N30  ; 105     ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|cpl_dat_cntr[2]~3                                                                                                                                                                                                                                     ; LABCELL_X23_Y20_N30  ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|fifo_transmit                                                                                                                                                                                                                                         ; LABCELL_X13_Y22_N24  ; 66      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|nph_cred_cons_reg[6]~1                                                                                                                                                                                                                                ; LABCELL_X18_Y24_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[23]~6                                                                                                                                                                                                                         ; MLABCELL_X21_Y21_N6  ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[41]~22                                                                                                                                                                                                                        ; LABCELL_X22_Y20_N6   ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[60]~31                                                                                                                                                                                                                        ; LABCELL_X24_Y19_N48  ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|outstanding_tag_cntr~0                                                                                                                                                                                                                                ; LABCELL_X27_Y24_N54  ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|rdbp_fifo_sel                                                                                                                                                                                                                                         ; MLABCELL_X25_Y22_N15 ; 130     ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|_~5                                                                                                                                                                             ; LABCELL_X13_Y22_N48  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|_~6                                                                                                                                                                             ; LABCELL_X13_Y22_N54  ; 4       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|valid_rreq~0                                                                                                                                                                    ; LABCELL_X13_Y22_N9   ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|valid_wreq                                                                                                                                                                      ; LABCELL_X13_Y22_N3   ; 13      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_eop_out_reg~1                                                                                                                                                                                                                                      ; LABCELL_X13_Y22_N6   ; 2       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|wr_dat_cntr[7]~3                                                                                                                                                                                                                                      ; MLABCELL_X25_Y23_N0  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|Equal10~0                                                                                                                                                                                                                                             ; LABCELL_X30_Y23_N39  ; 13      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|remain_rdbytecnt_reg[0]~0                                                                                                                                                                                                                             ; LABCELL_X29_Y23_N30  ; 34      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[0]                                                                                                                                                                                                                                        ; FF_X28_Y24_N38       ; 38      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txavl_cntrl:txavl|txavl_state[9]                                                                                                                                                                                                                                        ; FF_X28_Y23_N23       ; 75      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|Equal12~0                                                                                                                                                                                                                                           ; LABCELL_X30_Y26_N3   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|Equal3~0                                                                                                                                                                                                                                            ; LABCELL_X31_Y26_N6   ; 102     ; Sync. clear, Sync. load                 ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|Equal6~1                                                                                                                                                                                                                                            ; MLABCELL_X34_Y26_N39 ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|always7~2                                                                                                                                                                                                                                           ; LABCELL_X31_Y26_N36  ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[4]~4                                                                                                                                                                                                                                  ; LABCELL_X31_Y26_N45  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|curr_bcnt_reg[7]~0                                                                                                                                                                                                                                  ; LABCELL_X31_Y26_N42  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|payload_consumed_cntr[9]~2                                                                                                                                                                                                                          ; LABCELL_X30_Y27_N42  ; 15      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[2]                                                                                                                                                                                                                                     ; FF_X34_Y26_N47       ; 23      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[4]                                                                                                                                                                                                                                     ; FF_X35_Y26_N47       ; 34      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[8]                                                                                                                                                                                                                                     ; FF_X34_Y26_N26       ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[93]~0                                                                                                                                                                                                                                                                 ; LABCELL_X33_Y25_N15  ; 8       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|_~5                                                                                                                                                                                                                ; LABCELL_X27_Y22_N54  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|_~6                                                                                                                                                                                                                ; MLABCELL_X28_Y21_N57 ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|valid_rreq                                                                                                                                                                                                         ; LABCELL_X27_Y22_N42  ; 13      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|valid_wreq                                                                                                                                                                                                         ; MLABCELL_X28_Y21_N0  ; 18      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|_~5                                                                                                                                                                                                                    ; LABCELL_X27_Y22_N12  ; 3       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|_~6                                                                                                                                                                                                                    ; MLABCELL_X28_Y23_N48 ; 6       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|valid_rreq~2                                                                                                                                                                                                           ; LABCELL_X27_Y22_N9   ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|valid_wreq                                                                                                                                                                                                             ; MLABCELL_X28_Y23_N15 ; 14      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|_~1                                                                                                                                                                                                                    ; LABCELL_X24_Y22_N54  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|valid_rreq                                                                                                                                                                                                             ; LABCELL_X24_Y22_N0   ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|cfgctl_addr_strobe                                                                                                                                                                                                                                                                                              ; FF_X22_Y25_N59       ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|rstn_rr                                                                                                                                                                                                                                                                                                         ; FF_X28_Y25_N8        ; 1376    ; Async. clear, Clock enable              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|rxm_read_data_valid                                                                                                                                                                                                                                                                                             ; LABCELL_X29_Y17_N15  ; 17      ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|comb~0                                                                                                                                                                                                                                                                                                                                             ; LABCELL_X12_Y20_N6   ; 3       ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|next_in_wr_ptr~0                                                                                                                                                                                                                                                                                             ; LABCELL_X30_Y19_N48  ; 4       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|internal_out_ready                                                                                                                                                                                                                                                                                               ; LABCELL_X40_Y18_N48  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X36_Y21_N21  ; 7       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|internal_out_ready~0                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y15_N18 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                        ; MLABCELL_X34_Y15_N54 ; 7       ; Clock enable, Write enable              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                      ; MLABCELL_X34_Y18_N3  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y18_N54  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y18_N33  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                      ; LABCELL_X31_Y17_N0   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                      ; LABCELL_X33_Y17_N54  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y17_N21  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                      ; LABCELL_X35_Y18_N9   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|always7~0                                                                                                                                                                                                                                                                      ; MLABCELL_X34_Y17_N18 ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                    ; FF_X35_Y18_N26       ; 14      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                    ; FF_X35_Y18_N41       ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                    ; FF_X35_Y18_N38       ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                    ; FF_X35_Y18_N20       ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                    ; FF_X35_Y18_N23       ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                                    ; FF_X35_Y18_N59       ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                                    ; FF_X35_Y18_N8        ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|mem_used[7]~3                                                                                                                                                                                                                                                                  ; LABCELL_X35_Y18_N27  ; 7       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                         ; MLABCELL_X34_Y15_N33 ; 20      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                        ; LABCELL_X42_Y18_N57  ; 81      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                         ; LABCELL_X40_Y18_N33  ; 44      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                             ; FF_X43_Y17_N53       ; 49      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_burst_adapter:mm_clock_crossing_bridge_0_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                     ; FF_X43_Y18_N2        ; 14      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[4]~0                                                                                                                                                                                                                                                      ; LABCELL_X37_Y20_N48  ; 27      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|address_register[4]~1                                                                                                                                                                                                                                                      ; LABCELL_X37_Y20_N39  ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar0_translator|always4~0                                                                                                                                                                                                                                                                  ; LABCELL_X37_Y20_N30  ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_merlin_slave_agent:mm_clock_crossing_bridge_0_s0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~4                                                                                                                                                                                                                    ; MLABCELL_X34_Y18_N54 ; 20      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|internal_out_ready                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y24_N42  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                                                 ; MLABCELL_X39_Y23_N9  ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rdata_fifo|read~0                                                                                                                                                                                                                                                                       ; LABCELL_X50_Y22_N18  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                        ; LABCELL_X50_Y19_N39  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y24_N21  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always10~0                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y25_N6   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always11~0                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y24_N27  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always12~0                                                                                                                                                                                                                                                                     ; LABCELL_X50_Y25_N3   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always13~0                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y25_N15 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always14~0                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y22_N21 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always15~0                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y23_N48  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always16~0                                                                                                                                                                                                                                                                     ; LABCELL_X48_Y23_N6   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always17~0                                                                                                                                                                                                                                                                     ; LABCELL_X51_Y24_N21  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always18~0                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y23_N39 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always19~0                                                                                                                                                                                                                                                                     ; MLABCELL_X47_Y23_N54 ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y24_N0   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y24_N30  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y24_N54  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                      ; LABCELL_X50_Y24_N18  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y22_N6   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y22_N51  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always7~0                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y24_N45  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always8~0                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y24_N54  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|always9~0                                                                                                                                                                                                                                                                      ; LABCELL_X51_Y25_N27  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[10]                                                                                                                                                                                                                                                                   ; FF_X47_Y22_N47       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[11]                                                                                                                                                                                                                                                                   ; FF_X47_Y22_N44       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[12]                                                                                                                                                                                                                                                                   ; FF_X47_Y22_N50       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[13]                                                                                                                                                                                                                                                                   ; FF_X47_Y22_N17       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[14]                                                                                                                                                                                                                                                                   ; FF_X47_Y22_N41       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[15]                                                                                                                                                                                                                                                                   ; FF_X47_Y22_N38       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[16]                                                                                                                                                                                                                                                                   ; FF_X47_Y22_N14       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[17]                                                                                                                                                                                                                                                                   ; FF_X47_Y22_N2        ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[18]                                                                                                                                                                                                                                                                   ; FF_X47_Y22_N5        ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[19]                                                                                                                                                                                                                                                                   ; FF_X47_Y22_N53       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[19]~2                                                                                                                                                                                                                                                                 ; LABCELL_X46_Y23_N9   ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                    ; FF_X47_Y22_N20       ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                    ; FF_X47_Y22_N59       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                    ; FF_X47_Y22_N56       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                    ; FF_X47_Y22_N35       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                    ; FF_X47_Y22_N32       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                                    ; FF_X47_Y22_N11       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                                    ; FF_X47_Y22_N8        ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[8]                                                                                                                                                                                                                                                                    ; FF_X47_Y22_N29       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|mem_used[9]                                                                                                                                                                                                                                                                    ; FF_X47_Y22_N26       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                         ; LABCELL_X50_Y23_N33  ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_sc_fifo:mm_clock_crossing_bridge_1_s0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                                        ; LABCELL_X46_Y23_N36  ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                        ; LABCELL_X46_Y23_N33  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                         ; LABCELL_X46_Y23_N21  ; 36      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                             ; FF_X43_Y23_N32       ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_burst_adapter:mm_clock_crossing_bridge_1_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                     ; FF_X46_Y24_N26       ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar1_translator|address_register[12]~0                                                                                                                                                                                                                                                     ; LABCELL_X40_Y22_N54  ; 10      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar1_translator|always4~0                                                                                                                                                                                                                                                                  ; LABCELL_X40_Y24_N12  ; 13      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                                                                    ; MLABCELL_X47_Y23_N33 ; 9       ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|internal_out_ready                                                                                                                                                                                                                                                                                               ; LABCELL_X45_Y21_N24  ; 5       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|next_in_wr_ptr~0                                                                                                                                                                                                                                                                                                 ; LABCELL_X42_Y21_N6   ; 5       ; Write enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rdata_fifo|read~0                                                                                                                                                                                                                                                                       ; LABCELL_X53_Y20_N57  ; 11      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rdata_fifo|write                                                                                                                                                                                                                                                                        ; MLABCELL_X47_Y19_N6  ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always0~0                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y20_N12  ; 16      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always10~0                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y20_N21  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always11~0                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y20_N39  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always12~0                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y20_N15  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always13~0                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y22_N54  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always14~0                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y21_N15  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always15~0                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y20_N0   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always16~0                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y21_N21  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always17~0                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y22_N30  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always18~0                                                                                                                                                                                                                                                                     ; LABCELL_X55_Y21_N18  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always19~0                                                                                                                                                                                                                                                                     ; LABCELL_X56_Y23_N48  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always1~0                                                                                                                                                                                                                                                                      ; LABCELL_X56_Y21_N0   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always2~0                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y20_N24  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always3~0                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y20_N54  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always4~0                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y20_N57  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always5~0                                                                                                                                                                                                                                                                      ; LABCELL_X56_Y21_N42  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always6~0                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y19_N51  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always7~0                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y20_N6   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always8~0                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y20_N3   ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|always9~0                                                                                                                                                                                                                                                                      ; LABCELL_X55_Y20_N18  ; 12      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[10]                                                                                                                                                                                                                                                                   ; FF_X50_Y21_N44       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[11]                                                                                                                                                                                                                                                                   ; FF_X50_Y21_N5        ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[12]                                                                                                                                                                                                                                                                   ; FF_X50_Y21_N2        ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[13]                                                                                                                                                                                                                                                                   ; FF_X50_Y21_N41       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[14]                                                                                                                                                                                                                                                                   ; FF_X50_Y21_N38       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[15]                                                                                                                                                                                                                                                                   ; FF_X50_Y21_N29       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[16]                                                                                                                                                                                                                                                                   ; FF_X50_Y21_N26       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[17]                                                                                                                                                                                                                                                                   ; FF_X50_Y21_N59       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[18]                                                                                                                                                                                                                                                                   ; FF_X50_Y21_N56       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[19]                                                                                                                                                                                                                                                                   ; FF_X50_Y21_N14       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[19]~2                                                                                                                                                                                                                                                                 ; LABCELL_X50_Y21_N15  ; 19      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[1]                                                                                                                                                                                                                                                                    ; FF_X55_Y20_N38       ; 19      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[2]                                                                                                                                                                                                                                                                    ; FF_X55_Y20_N41       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[3]                                                                                                                                                                                                                                                                    ; FF_X55_Y20_N44       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[4]                                                                                                                                                                                                                                                                    ; FF_X55_Y20_N47       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[5]                                                                                                                                                                                                                                                                    ; FF_X50_Y21_N35       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[6]                                                                                                                                                                                                                                                                    ; FF_X50_Y21_N11       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[7]                                                                                                                                                                                                                                                                    ; FF_X50_Y21_N32       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[8]                                                                                                                                                                                                                                                                    ; FF_X50_Y21_N8        ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|mem_used[9]                                                                                                                                                                                                                                                                    ; FF_X50_Y21_N47       ; 15      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|read~0                                                                                                                                                                                                                                                                         ; LABCELL_X55_Y20_N27  ; 39      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_sc_fifo:mm_clock_crossing_bridge_2_s0_agent_rsp_fifo|write~0                                                                                                                                                                                                                                                                        ; LABCELL_X50_Y21_N18  ; 22      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|NON_PIPELINED_INPUTS.load_next_cmd                                                                                                                                                        ; MLABCELL_X47_Y21_N54 ; 8       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|load_next_out_cmd                                                                                                                                                                         ; LABCELL_X51_Y21_N0   ; 38      ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|new_burst_reg                                                                                                                                                                             ; FF_X46_Y20_N50       ; 24      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_burst_adapter:mm_clock_crossing_bridge_2_s0_burst_adapter|altera_merlin_burst_adapter_13_1:altera_merlin_burst_adapter_13_1.burst_adapter|state.ST_UNCOMP_TRANS                                                                                                                                                                     ; FF_X48_Y21_N2        ; 17      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar2_translator|address_register[10]~0                                                                                                                                                                                                                                                     ; LABCELL_X40_Y19_N0   ; 9       ; Clock enable                            ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_master_translator:pcie_cv_hip_avmm_0_rxm_bar2_translator|always4~0                                                                                                                                                                                                                                                                  ; LABCELL_X43_Y21_N42  ; 12      ; Sync. load                              ; no     ; --                   ; --               ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_merlin_slave_agent:mm_clock_crossing_bridge_2_s0_agent|altera_merlin_burst_uncompressor:uncompressor|last_packet_beat~6                                                                                                                                                                                                                    ; LABCELL_X53_Y22_N54  ; 12      ; Sync. clear                             ; no     ; --                   ; --               ; --                        ;
; pf_m:rst_pf|Equal0~0                                                                                                                                                                                                                                                                                                                                                                                                                 ; LABCELL_X45_Y18_N48  ; 257     ; Async. clear                            ; no     ; --                   ; --               ; --                        ;
; sysclk                                                                                                                                                                                                                                                                                                                                                                                                                               ; PIN_AA26             ; 736     ; Clock                                   ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+----------------------+---------+-----------------------------------------+--------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                                                                                                                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                                                                                                     ; Location                 ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------+------------------+---------------------------+
; pci_refclk~input~FITTER_INSERTED                                                                                                                                                                                                         ; REFCLKDIVIDER_X0_Y15_N31 ; 1       ; Global Clock         ; GCLK0            ; --                        ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|coreclkout ; HIP_X1_Y15_N0            ; 3169    ; Global Clock         ; GCLK2            ; --                        ;
; sysclk                                                                                                                                                                                                                                   ; PIN_AA26                 ; 736     ; Global Clock         ; GCLK9            ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------------+---------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                        ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                         ; Fan-Out ;
+------------------------------------------------------------------------------------------------------------------------------+---------+
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|rstn_rr ; 1376    ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcierd_hip_rs:rs_hip|app_rstn           ; 1356    ;
; ~GND                                                                                                                         ; 605     ;
+------------------------------------------------------------------------------------------------------------------------------+---------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; Name                                                                                                                                                                                                                                                                                                       ; Type       ; Mode             ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M10K blocks ; MLABs ; MIF                   ; Location                                          ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; ECC Mode ; ECC Pipeline Registers ; Fits in MLABs                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch|altsyncram:rom_l2p_ch_rtl_0|altsyncram_7d12:auto_generated|ALTSYNCRAM              ; M10K block ; True Dual Port   ; Single Clock ; 128          ; 32           ; 128          ; 32           ; yes                    ; no                      ; yes                    ; no                      ; 4096  ; 128                         ; 32                          ; 128                         ; 32                          ; 4096                ; 2           ; 0     ; db/reconfig_map_0.mif ; M10K_X14_Y18_N0, M10K_X14_Y19_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_i3j1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 4            ; 88           ; 4            ; 88           ; yes                    ; no                      ; yes                    ; yes                     ; 352   ; 4                           ; 88                          ; 4                           ; 88                          ; 352                 ; 3           ; 0     ; None                  ; M10K_X41_Y16_N0, M10K_X38_Y16_N0, M10K_X41_Y17_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:rsp_fifo|altsyncram:mem_rtl_0|altsyncram_63j1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 4            ; 64           ; 4            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 256   ; 4                           ; 64                          ; 4                           ; 64                          ; 256                 ; 2           ; 0     ; None                  ; M10K_X41_Y14_N0, M10K_X41_Y15_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 4            ; 5            ; 4            ; 5            ; yes                    ; no                      ; yes                    ; yes                     ; 20    ; 4                           ; 5                           ; 4                           ; 5                           ; 20                  ; 1           ; 0     ; None                  ; M10K_X49_Y20_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|altsyncram:mem_rtl_0|altsyncram_svi1:auto_generated|ALTSYNCRAM                                                                                                       ; AUTO       ; Simple Dual Port ; Dual Clocks  ; 4            ; 5            ; 4            ; 5            ; yes                    ; no                      ; yes                    ; yes                     ; 20    ; 4                           ; 5                           ; 4                           ; 5                           ; 20                  ; 1           ; 0     ; None                  ; M10K_X49_Y19_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Read Address Using Clock 1 on Port B   ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|scfifo:rx_input_fifo|scfifo_vl91:auto_generated|a_dpfifo_6s91:dpfifo|altsyncram_7hn1:FIFOram|ALTSYNCRAM                ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 82           ; 16           ; 82           ; yes                    ; no                      ; yes                    ; yes                     ; 1312  ; 16                          ; 79                          ; 16                          ; 79                          ; 1264                ; 2           ; 0     ; None                  ; M10K_X38_Y21_N0, M10K_X38_Y23_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altsyncram:cpl_ram|altsyncram_rvr1:auto_generated|ALTSYNCRAM                                                                                                   ; AUTO       ; Simple Dual Port ; Single Clock ; 512          ; 66           ; 512          ; 66           ; yes                    ; no                      ; yes                    ; no                      ; 33792 ; 512                         ; 1                           ; 512                         ; 1                           ; 512                 ; 1           ; 0     ; None                  ; M10K_X38_Y22_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Address Too Wide                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|altsyncram_bhn1:FIFOram|ALTSYNCRAM                                                        ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 57           ; 16           ; 57           ; yes                    ; no                      ; yes                    ; yes                     ; 912   ; 16                          ; 55                          ; 16                          ; 55                          ; 880                 ; 2           ; 0     ; None                  ; M10K_X38_Y26_N0, M10K_X38_Y25_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_a2p_addrtrans:a2p_addr_trans|altpciexpav_stif_a2p_vartrans:vartrans|altsyncram:altsyncram_component|altsyncram_6492:auto_generated|ALTSYNCRAM ; AUTO       ; True Dual Port   ; Single Clock ; 2            ; 64           ; 2            ; 64           ; yes                    ; yes                     ; yes                    ; no                      ; 128   ; 2                           ; 54                          ; 2                           ; 54                          ; 108                 ; 3           ; 0     ; None                  ; M10K_X26_Y28_N0, M10K_X26_Y29_N0, M10K_X26_Y27_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mode                       ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|altsyncram_chn1:FIFOram|ALTSYNCRAM                    ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 66           ; 16           ; 66           ; yes                    ; no                      ; yes                    ; yes                     ; 1056  ; 16                          ; 66                          ; 16                          ; 66                          ; 1056                ; 2           ; 0     ; None                  ; M10K_X14_Y24_N0, M10K_X14_Y23_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altsyncram:tx_cpl_buff|altsyncram_8vn1:auto_generated|ALTSYNCRAM                                                                                               ; AUTO       ; Simple Dual Port ; Single Clock ; 128          ; 64           ; 128          ; 64           ; yes                    ; no                      ; yes                    ; no                      ; 8192  ; 128                         ; 64                          ; 128                         ; 64                          ; 8192                ; 2           ; 0     ; None                  ; M10K_X26_Y21_N0, M10K_X26_Y19_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|altsyncram_1in1:FIFOram|ALTSYNCRAM                                                       ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 99           ; 64           ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 6336  ; 64                          ; 97                          ; 64                          ; 97                          ; 6208                ; 3           ; 0     ; None                  ; M10K_X26_Y20_N0, M10K_X14_Y21_N0, M10K_X14_Y22_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|altsyncram_nhn1:FIFOram|ALTSYNCRAM                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 99           ; 16           ; 99           ; yes                    ; no                      ; yes                    ; yes                     ; 1584  ; 16                          ; 98                          ; 16                          ; 98                          ; 1568                ; 3           ; 0     ; None                  ; M10K_X26_Y22_N0, M10K_X26_Y25_N0, M10K_X26_Y26_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|altsyncram_hhn1:FIFOram|ALTSYNCRAM                                                           ; AUTO       ; Simple Dual Port ; Single Clock ; 64           ; 64           ; 64           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 4096  ; 64                          ; 64                          ; 64                          ; 64                          ; 4096                ; 2           ; 0     ; None                  ; M10K_X26_Y24_N0, M10K_X26_Y23_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; No - Grounded Input Enables                 ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|altsyncram:mem_rtl_0|altsyncram_igi1:auto_generated|ALTSYNCRAM                                                                                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 64           ; 8            ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 512   ; 8                           ; 64                          ; 8                           ; 64                          ; 512                 ; 2           ; 0     ; None                  ; M10K_X26_Y14_N0, M10K_X26_Y15_N0                  ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 116          ; 8            ; 116          ; yes                    ; no                      ; yes                    ; yes                     ; 928   ; 8                           ; 100                         ; 8                           ; 100                         ; 800                 ; 3           ; 0     ; None                  ; M10K_X41_Y20_N0, M10K_X38_Y20_N0, M10K_X38_Y19_N0 ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|altsyncram:mem_rtl_0|altsyncram_a3n1:auto_generated|ALTSYNCRAM                                                                                     ; AUTO       ; Simple Dual Port ; Single Clock ; 16           ; 64           ; 16           ; 64           ; yes                    ; no                      ; yes                    ; yes                     ; 1024  ; 16                          ; 64                          ; 16                          ; 64                          ; 1024                ; 2           ; 0     ; None                  ; M10K_X38_Y14_N0, M10K_X38_Y15_N0                  ; Old data             ; New data        ; New data        ; Off      ; No                     ; No - Unsupported Mixed Feed Through Setting ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 44           ; 8            ; 44           ; yes                    ; no                      ; yes                    ; yes                     ; 352   ; 8                           ; 15                          ; 8                           ; 15                          ; 120                 ; 1           ; 0     ; None                  ; M10K_X41_Y24_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_egi1:auto_generated|ALTSYNCRAM                                                                                                                         ; AUTO       ; Simple Dual Port ; Single Clock ; 8            ; 44           ; 8            ; 44           ; yes                    ; no                      ; yes                    ; yes                     ; 352   ; 8                           ; 15                          ; 8                           ; 15                          ; 120                 ; 1           ; 0     ; None                  ; M10K_X41_Y21_N0                                   ; Don't care           ; New data        ; New data        ; Off      ; No                     ; Yes                                         ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+------------+------------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+-------------+-------+-----------------------+---------------------------------------------------+----------------------+-----------------+-----------------+----------+------------------------+---------------------------------------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-------------------------------------------------------------------------+
; Routing Usage Summary                                                   ;
+---------------------------------------------+---------------------------+
; Routing Resource Type                       ; Usage                     ;
+---------------------------------------------+---------------------------+
; Block interconnects                         ; 9,780 / 289,320 ( 3 % )   ;
; C12 interconnects                           ; 27 / 13,420 ( < 1 % )     ;
; C2 interconnects                            ; 3,031 / 119,108 ( 3 % )   ;
; C4 interconnects                            ; 1,426 / 56,300 ( 3 % )    ;
; DQS bus muxes                               ; 0 / 25 ( 0 % )            ;
; DQS-18 I/O buses                            ; 0 / 25 ( 0 % )            ;
; DQS-9 I/O buses                             ; 0 / 25 ( 0 % )            ;
; Direct links                                ; 1,108 / 289,320 ( < 1 % ) ;
; Global clocks                               ; 3 / 16 ( 19 % )           ;
; HPS SDRAM PLL inputs                        ; 0 / 1 ( 0 % )             ;
; HPS SDRAM PLL outputs                       ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_BOOT_FROM_FPGA_INPUTs         ; 0 / 9 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_INPUTs          ; 0 / 7 ( 0 % )             ;
; HPS_INTERFACE_CLOCKS_RESETS_OUTPUTs         ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_CROSS_TRIGGER_INPUTs          ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_CROSS_TRIGGER_OUTPUTs         ; 0 / 24 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_INPUTs                ; 0 / 37 ( 0 % )            ;
; HPS_INTERFACE_DBG_APB_OUTPUTs               ; 0 / 55 ( 0 % )            ;
; HPS_INTERFACE_DMA_INPUTs                    ; 0 / 16 ( 0 % )            ;
; HPS_INTERFACE_DMA_OUTPUTs                   ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_FPGA2HPS_INPUTs               ; 0 / 287 ( 0 % )           ;
; HPS_INTERFACE_FPGA2HPS_OUTPUTs              ; 0 / 154 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_INPUTs             ; 0 / 852 ( 0 % )           ;
; HPS_INTERFACE_FPGA2SDRAM_OUTPUTs            ; 0 / 408 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_INPUTs               ; 0 / 165 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_INPUTs  ; 0 / 67 ( 0 % )            ;
; HPS_INTERFACE_HPS2FPGA_LIGHT_WEIGHT_OUTPUTs ; 0 / 156 ( 0 % )           ;
; HPS_INTERFACE_HPS2FPGA_OUTPUTs              ; 0 / 282 ( 0 % )           ;
; HPS_INTERFACE_INTERRUPTS_INPUTs             ; 0 / 64 ( 0 % )            ;
; HPS_INTERFACE_INTERRUPTS_OUTPUTs            ; 0 / 42 ( 0 % )            ;
; HPS_INTERFACE_JTAG_OUTPUTs                  ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_LOAN_IO_INPUTs                ; 0 / 142 ( 0 % )           ;
; HPS_INTERFACE_LOAN_IO_OUTPUTs               ; 0 / 85 ( 0 % )            ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_INPUTs      ; 0 / 1 ( 0 % )             ;
; HPS_INTERFACE_MPU_EVENT_STANDBY_OUTPUTs     ; 0 / 5 ( 0 % )             ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_INPUTs    ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_MPU_GENERAL_PURPOSE_OUTPUTs   ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_CAN_INPUTs         ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_CAN_OUTPUTs        ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_EMAC_INPUTs        ; 0 / 32 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_EMAC_OUTPUTs       ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_I2C_INPUTs         ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_I2C_OUTPUTs        ; 0 / 8 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_NAND_INPUTs        ; 0 / 12 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_NAND_OUTPUTs       ; 0 / 18 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_QSPI_INPUTs        ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_QSPI_OUTPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_INPUTs       ; 0 / 13 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SDMMC_OUTPUTs      ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_INPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_MASTER_OUTPUTs ; 0 / 14 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_INPUTs   ; 0 / 6 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_SPI_SLAVE_OUTPUTs  ; 0 / 4 ( 0 % )             ;
; HPS_INTERFACE_PERIPHERAL_UART_INPUTs        ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_UART_OUTPUTs       ; 0 / 10 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_INPUTs         ; 0 / 22 ( 0 % )            ;
; HPS_INTERFACE_PERIPHERAL_USB_OUTPUTs        ; 0 / 34 ( 0 % )            ;
; HPS_INTERFACE_STM_EVENT_INPUTs              ; 0 / 28 ( 0 % )            ;
; HPS_INTERFACE_TEST_INPUTs                   ; 0 / 610 ( 0 % )           ;
; HPS_INTERFACE_TEST_OUTPUTs                  ; 0 / 513 ( 0 % )           ;
; HPS_INTERFACE_TPIU_TRACE_INPUTs             ; 0 / 2 ( 0 % )             ;
; HPS_INTERFACE_TPIU_TRACE_OUTPUTs            ; 0 / 33 ( 0 % )            ;
; Horizontal periphery clocks                 ; 0 / 72 ( 0 % )            ;
; Local interconnects                         ; 2,064 / 84,580 ( 2 % )    ;
; Quadrant clocks                             ; 0 / 66 ( 0 % )            ;
; R14 interconnects                           ; 120 / 12,676 ( < 1 % )    ;
; R14/C12 interconnect drivers                ; 115 / 20,720 ( < 1 % )    ;
; R3 interconnects                            ; 3,981 / 130,992 ( 3 % )   ;
; R6 interconnects                            ; 5,813 / 266,960 ( 2 % )   ;
; Spine clocks                                ; 13 / 360 ( 4 % )          ;
; Wire stub REs                               ; 0 / 15,858 ( 0 % )        ;
+---------------------------------------------+---------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 28    ;
; Number of I/O Rules Passed       ; 10    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 18    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                   ; Severity ; Information                                                              ; Area                   ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.  ; Critical ; No Global Signal assignments found.                                      ; I/O                    ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available. ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                   ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                    ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                    ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                  ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                     ; Critical ; No reserved LogicLock region found.                                      ; I/O                    ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                      ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                  ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                         ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                              ; Critical ; No open drain assignments found.                                         ; I/O                    ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                    ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.      ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                     ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                    ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                     ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.             ; Critical ; No Slew Rate assignments found.                                          ; I/O                    ;                   ;
; Inapplicable ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                     ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                    ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                         ; Critical ; No Clamping Diode assignments found.                                     ; I/O                    ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                      ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                    ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                          ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                    ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.               ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                    ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                           ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                            ; Critical ; 0 such failures found.                                                   ; I/O                    ;                   ;
; Pass         ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 0 LAB row(s) away from a differential I/O.          ; High     ; 0 such failures found.                                                   ; I/O                    ;                   ;
; ----         ; ----      ; Disclaimer                        ; LVDS rules are checked but not reported.                                           ; None     ; ----                                                                     ; Differential Signaling ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                            ; None     ; ----                                                                     ; On Chip Termination    ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------------------------+-------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Pin/Rules          ; IO_000002    ; IO_000003 ; IO_000001 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000022    ; IO_000021    ; IO_000046    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000047    ; IO_000020    ; IO_000019    ; IO_000018    ; IO_000015    ; IO_000014    ; IO_000013    ; IO_000012    ; IO_000011    ; IO_000010 ; IO_000009 ; IO_000034    ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+
; Total Pass         ; 0            ; 13        ; 13        ; 0            ; 0            ; 13        ; 13        ; 0            ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 0            ; 0            ; 0            ; 10           ; 0            ; 13        ; 13        ; 12           ;
; Total Unchecked    ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; Total Inapplicable ; 13           ; 0         ; 0         ; 13           ; 13           ; 0         ; 0         ; 13           ; 13           ; 13           ; 13           ; 13           ; 3            ; 13           ; 13           ; 13           ; 13           ; 13           ; 3            ; 13           ; 13           ; 13           ; 13           ; 3            ; 13           ; 0         ; 0         ; 1            ;
; Total Fail         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0         ; 0            ;
; pci_tx             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; led[0]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; led[1]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; led[2]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; led[3]             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pci_refclk         ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; sysclk             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pci_perst_n        ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ;
; pci_rx             ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pci_tx(n)          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pci_refclk(n)      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; sysclk(n)          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
; pci_rx(n)          ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Pass      ; Pass      ; Pass         ;
+--------------------+--------------+-----------+-----------+--------------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+-----------+--------------+


+------------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                          ;
+------------------------------------------------------------------+-----------------------------+
; Option                                                           ; Setting                     ;
+------------------------------------------------------------------+-----------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                         ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                         ;
; Enable device-wide output enable (DEV_OE)                        ; Off                         ;
; Enable INIT_DONE output                                          ; Off                         ;
; Configuration scheme                                             ; Active Serial x4            ;
; Enable Error Detection CRC_ERROR pin                             ; Off                         ;
; Enable CvP_CONFDONE pin                                          ; Off                         ;
; Enable open drain on CRC_ERROR pin                               ; On                          ;
; Enable open drain on CvP_CONFDONE pin                            ; On                          ;
; Enable open drain on INIT_DONE pin                               ; On                          ;
; Enable open drain on Partial Reconfiguration pins                ; Off                         ;
; Enable open drain on nCEO pin                                    ; On                          ;
; Enable Partial Reconfiguration pins                              ; Off                         ;
; Enable input tri-state on active configuration pins in user mode ; Off                         ;
; Enable internal scrubbing                                        ; Off                         ;
; Active Serial clock source                                       ; 100 MHz Internal Oscillator ;
; Device initialization clock source                               ; Internal Oscillator         ;
; Configuration via Protocol                                       ; Off                         ;
; Configuration Voltage Level                                      ; Auto                        ;
; Force Configuration Voltage Level                                ; Off                         ;
; Enable nCEO output                                               ; Off                         ;
; Data[15..8]                                                      ; Unreserved                  ;
; Data[7..5]                                                       ; Unreserved                  ;
; Base pin-out file on sameframe device                            ; Off                         ;
+------------------------------------------------------------------+-----------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.10 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                                                                                                                                               ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                                                                                                                    ; Destination Clock(s)                                                                                                                               ; Delay Added in ns ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|coreclkout ; pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|coreclkout ; 378.6             ;
; sysclk                                                                                                                                             ; sysclk                                                                                                                                             ; 147.7             ;
+----------------------------------------------------------------------------------------------------------------------------------------------------+----------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the Timing Analyzer.


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Register                                                                                                                                                                                                                                               ; Destination Register                                                                                                                                                                                                                                                                                                                                                                                                                      ; Delay Added in ns ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|lif_ena[0]                                                                                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA27        ; 1.246             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[11]                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA27        ; 1.239             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|upper_16_sel                                                                              ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA26        ; 1.232             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[28]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA27        ; 1.131             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[12]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA27        ; 1.131             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|pif_ena[0]                                                                                ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA27        ; 1.131             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|alt_xcvr_arbiter:pif[0].pif_arb|grant[0]                                                                                   ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA27        ; 1.131             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[27]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA26        ; 1.125             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[11]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA26        ; 1.125             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[26]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA25        ; 1.112             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[10]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA25        ; 1.112             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[25]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA24        ; 1.046             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[9]                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA24        ; 1.046             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[11]                                                                   ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[0]                                                                                                                                                                                                                                                ; 0.884             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.CHECK_REQ_DATA_STATE                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[2]                                                                                                                                                                                                                    ; 0.881             ;
; avmm_crossbar_m:mmr_crossbar|state[1]                                                                                                                                                                                                                         ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.865             ;
; avmm_crossbar_m:mmr_crossbar|state[0]                                                                                                                                                                                                                         ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.838             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[5]                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA20        ; 0.814             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[22]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA21        ; 0.813             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[17]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA16        ; 0.799             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|full_dff                                        ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|full_dff                                                                                                                                                                                                                    ; 0.796             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[6]                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA21        ; 0.793             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[0]                         ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[3]                                                                                                                                                                                                     ; 0.788             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[21]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA20        ; 0.786             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[1]                         ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[3]                                                                                                                                                                                                     ; 0.781             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_wrreq_reg                                                                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:txcmd_fifo|scfifo_u4a1:auto_generated|a_dpfifo_5ba1:dpfifo|full_dff                                                                                                                                                                                                                    ; 0.781             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|full_dff ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|scfifo:tx_output_fifo|scfifo_6m91:auto_generated|a_dpfifo_ds91:dpfifo|full_dff                                                                                                                                                                             ; 0.778             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[3]                        ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[3]                                                                                                                                                                                                    ; 0.772             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|state.CHECK_PHY_ADDR_STATE                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[2]                                                                                                                                                                                                                    ; 0.771             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[19]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA18        ; 0.761             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[20]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA19        ; 0.760             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[30]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA29        ; 0.755             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[14]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA29        ; 0.755             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|lif_inwait                                                     ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|master_write_data[2]                                                                                                                                                                                                                    ; 0.754             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[29]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA28        ; 0.751             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[16]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA15        ; 0.749             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[13]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA28        ; 0.745             ;
; avmm_crossbar_m:mmr_crossbar|avalid                                                                                                                                                                                                                           ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.743             ;
; avalon_slave:mem_slave|state[1]                                                                                                                                                                                                                               ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.743             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[9]                                                              ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[4]                                                                                                                                                                                                                                          ; 0.742             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|empty_dff                                       ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a63~portb_address_reg0                                                                                                                                                                    ; 0.739             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[0]                        ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[3]                                                                                                                                                                                                    ; 0.727             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[0]                                                                                                           ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.727             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                   ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.727             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[2]                        ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[3]                                                                                                                                                                                                    ; 0.722             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[1]                        ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd180[3]                                                                                                                                                                                                    ; 0.717             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[3]                         ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[3]                                                                                                                                                                                                     ; 0.713             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[2]                                                                    ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[11]                                                                                                                                                                                                                                               ; 0.709             ;
; avmm_crossbar_m:mmr_crossbar|id[3]                                                                                                                                                                                                                            ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.706             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|full_dff                                    ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:rd_bypass_fifo|scfifo_35a1:auto_generated|a_dpfifo_aba1:dpfifo|full_dff                                                                                                                                                                                                                ; 0.705             ;
; avmm_crossbar_m:mmr_crossbar|id[2]                                                                                                                                                                                                                            ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.702             ;
; avmm_crossbar_m:mmr_crossbar|id[1]                                                                                                                                                                                                                            ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.701             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[0]                                                                    ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[11]                                                                                                                                                                                                                                               ; 0.700             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_read_length_cntr[2]                                       ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA1         ; 0.696             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_read_length_cntr[1]                                       ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA1         ; 0.696             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_read_length_cntr[0]                                       ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA1         ; 0.696             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_done[3]                         ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd270[3]                                                                                                                                                                                                    ; 0.695             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|msi_addr_reg[15]                                                                                                                         ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|cmdfifo_datain_reg[15]                                                                                                                                                                                                                                                                        ; 0.692             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|out_rd_ptr[1]                                                                                                           ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_1|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.689             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|out_valid                                                                                                               ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_0|altera_avalon_dc_fifo:cmd_fifo|empty                                                                                                                                                                                                                                                                                               ; 0.687             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[31]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA30        ; 0.684             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[15]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA30        ; 0.684             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[24]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA23        ; 0.681             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[8]                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA23        ; 0.681             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[2]                         ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_offset_cancellation:offset.sc_offset|alt_xcvr_reconfig_offset_cancellation_av:offset_cancellation_av|alt_cal_av:alt_cal_inst|cal_pd90[3]                                                                                                                                                                                                     ; 0.677             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[8]                                                                    ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[10]                                                                                                                                                                                                                                               ; 0.675             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|cntr_igb:rd_ptr_msb|counter_reg_bit[0]          ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a63~portb_address_reg0                                                                                                                                                                    ; 0.666             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|cntr_igb:rd_ptr_msb|counter_reg_bit[2]          ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a63~portb_address_reg0                                                                                                                                                                    ; 0.662             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|cntr_igb:rd_ptr_msb|counter_reg_bit[3]          ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a63~portb_address_reg0                                                                                                                                                                    ; 0.653             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[6]                               ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                           ; 0.653             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|full_dff                                     ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|scfifo:pndgtxrd_fifo|scfifo_5m91:auto_generated|a_dpfifo_cs91:dpfifo|full_dff                                                                                                                                                                                                                 ; 0.652             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[9]                                                                    ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[36]                                                                                                                                                                                                                                ; 0.645             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[4]                                                                    ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[36]                                                                                                                                                                                                                                ; 0.641             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[6]                                                                    ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_data_in_reg[36]                                                                                                                                                                                                                                ; 0.638             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|in_wr_ptr[0]                                                                                                            ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|full                                                                                                                                                                                                                                                                                                ; 0.634             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[17]                                                                   ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[10]                                                                                                                                                                                                                                               ; 0.630             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|wr_ptr[1]                                                                                             ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_sc_fifo:mm_clock_crossing_bridge_0_s0_agent_rdata_fifo|full                                                                                                                                                                                                                                                                              ; 0.619             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[4]                               ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                           ; 0.615             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[23]                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA22        ; 0.614             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[7]                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA22        ; 0.614             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[5]                               ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_merlin_slave_agent:mm_clock_crossing_bridge_1_s0_agent|altera_merlin_burst_uncompressor:uncompressor|burst_uncompress_byte_counter[0]                                                                                                                                                                                                           ; 0.610             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|empty                                                                                                                                     ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|empty                                                                                                                                                                                                                                                                                                                 ; 0.608             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|in_wr_ptr[0]                                                                                                                          ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|full                                                                                                                                                                                                                                                                                                              ; 0.608             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reco_addr[3]                                                   ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|av_xcvr_avmm_csr:avmm_interface_insts[0].sv_xcvr_avmm_csr_inst|av_readdata[0] ; 0.604             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|out_valid                                                                                                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_1:mm_interconnect_1|altera_avalon_dc_fifo:async_fifo|empty                                                                                                                                                                                                                                                                                                                 ; 0.603             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[2]                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA17        ; 0.601             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_arbiter:arbiter|grant[0]                                                                                                                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[0]                                                                                                                                                                                                                              ; 0.600             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[0]                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA15        ; 0.594             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|in_wr_ptr[1]                                                                                                            ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altera_avalon_mm_clock_crossing_bridge:mm_clock_crossing_bridge_2|altera_avalon_dc_fifo:cmd_fifo|full                                                                                                                                                                                                                                                                                                ; 0.589             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|in_wr_ptr[1]                                                                                                                              ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|full                                                                                                                                                                                                                                                                                                                  ; 0.588             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|full                                                                                                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|full                                                                                                                                                                                                                                                                                                              ; 0.580             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[0]                                                              ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_txresp_cntrl:txresp|txresp_state[4]                                                                                                                                                                                                                                          ; 0.579             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|in_wr_ptr[0]                                                                                                                          ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|full                                                                                                                                                                                                                                                                                                              ; 0.579             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|reg_rwdata[1]                                                  ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA16        ; 0.577             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[13]                                                                   ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a63~portb_address_reg0                                                                                                                                                                    ; 0.575             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[14]                                                                   ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|scfifo:wrdat_fifo|scfifo_p391:auto_generated|a_dpfifo_0a91:dpfifo|altsyncram_hhn1:FIFOram|ram_block1a63~portb_address_reg0                                                                                                                                                                    ; 0.575             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|output_fifo_ok_reg                                                             ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_tx:tx|altpciexpav_stif_tx_cntrl:tx_cntrl|tx_state[7]                                                                                                                                                                                                                                                ; 0.574             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpciexpav_stif_app:avalon_bridge|altpciexpav_stif_rx:rx|altpciexpav_stif_rx_cntrl:rx_pcie_cntrl|barhit_reg[0]                                                             ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo|altsyncram:mem_rtl_0|altsyncram_eji1:auto_generated|ram_block1a80~porta_datain_reg0                                                                                                                                                                                                                                   ; 0.574             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|in_wr_ptr[1]                                                                                                                          ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_2:mm_interconnect_2|altera_avalon_dc_fifo:async_fifo_001|full                                                                                                                                                                                                                                                                                                              ; 0.571             ;
; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|empty                                                                                                                                 ; pcie_m:pcie|pcie_avmm:pcie_avmm_inst|pcie_avmm_mm_interconnect_0:mm_interconnect_0|altera_avalon_dc_fifo:async_fifo_001|empty                                                                                                                                                                                                                                                                                                             ; 0.563             ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 100 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (18236): Number of processors has not been specified which may cause overloading on shared machines.  Set the global assignment NUM_PARALLEL_PROCESSORS in your QSF to an appropriate value for best performance.
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device 5CSTFD6D5F31I7 for design "hp"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (18550): Found RAM instances implemented as ROM because the write logic is disabled. One instance is listed below as an example.
    Info (119043): Atom "pcie_m:pcie|pcie_avmm:pcie_avmm_inst|alt_xcvr_reconfig:alt_xcvr_reconfig_0|alt_xcvr_reconfig_basic:basic|av_xcvr_reconfig_basic:a5|av_xrbasic_lif:lif[0].logical_if|av_xrbasic_lif_csr:lif_csr|av_xrbasic_l2p_rom:l2pch|altsyncram:rom_l2p_ch_rtl_0|altsyncram_7d12:auto_generated|ram_block1a3" is instantiated as RAM, but it is actually implemented as ROM function because the write logic is always disabled
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (184042): Found 1 Transceiver Reconfiguration Controllers
Info (184025): 4 differential I/O pins do not have complementary pins. As a result, the Fitter automatically creates the complementary pins.
    Info (184026): differential I/O pin "pci_tx" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "pci_tx(n)". File: /home/sescer/quartus_projects/fpga/src/hp.sv Line: 26
    Info (184026): differential I/O pin "pci_refclk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "pci_refclk(n)". File: /home/sescer/quartus_projects/fpga/src/hp.sv Line: 23
    Info (184026): differential I/O pin "sysclk" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "sysclk(n)". File: /home/sescer/quartus_projects/fpga/src/hp.sv Line: 21
    Info (184026): differential I/O pin "pci_rx" does not have a complementary pin. As a result, the Fitter automatically creates the complementary pin "pci_rx(n)". File: /home/sescer/quartus_projects/fpga/src/hp.sv Line: 25
Info (184020): Starting Fitter periphery placement operations
Info (184042): Found 1 Transceiver Reconfiguration Controllers
Info (11178): Promoted 3 clocks (3 global)
    Info (11162): pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|coreclkout~CLKENA0 with 4842 fanout uses global clock CLKCTRL_G2
        Info (12525): This signal is driven by core routing -- it may be moved during placement to reduce routing delays
    Info (11162): pci_refclk~input~FITTER_INSERTEDCLKENA0 with 1 fanout uses global clock CLKCTRL_G0
    Info (11162): sysclk~inputCLKENA0 with 960 fanout uses global clock CLKCTRL_G9
Info (184021): Fitter periphery placement operations ending: elapsed time is 00:00:00
Info (176233): Starting register packing
Info (332164): Evaluating HDL-embedded SDC commands
    Info (332165): Entity alt_cal_av
        Info (332166): set_disable_timing [get_cells -compatibility_mode *|alt_cal_channel[*]] -to q 
        Info (332166): set_disable_timing [get_cells -compatibility_mode *|alt_cal_busy] -to q 
    Info (332165): Entity alt_cal_edge_detect
        Info (332166): create_clock -name alt_cal_av_edge_detect_clk -period 10 [get_registers *alt_cal_av*|*pd*_det|alt_edge_det_ff?]
        Info (332166): set_clock_groups -exclusive -group [get_clocks {alt_cal_av_edge_detect_clk}]
    Info (332165): Entity alt_xcvr_resync
        Info (332166): set regs [get_registers -nowarn *alt_xcvr_resync*sync_r[0]]; if {[llength [query_collection -report -all $regs]] > 0} {set_false_path -to $regs}
    Info (332165): Entity altera_std_synchronizer
        Info (332166): set_false_path -to [get_keepers {*altera_std_synchronizer:*|din_s1}]
Info (332104): Reading SDC File: 'hp.sdc'
Info (332110): Deriving PLL clocks
    Info (332110): create_clock -period 0.400 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b} -divide_by 5 -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b} -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b} -divide_by 5 -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b} -divide_by 10 -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b} -divide_by 20 -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|clkcdr1b} -divide_by 40 -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll|refclk} -multiply_by 25 -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|refiqclk0} -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout}
    Info (332110): create_clock -period 8.000 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|coreclkout} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|coreclkout}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs} -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes} -divide_by 10 -multiply_by 2 -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b}
    Info (332110): create_generated_clock -source {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_tx_pcs_pma_interface|wys|clockoutto8gpcs} -duty_cycle 50.00 -name {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk} {pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk}
    Info (332110): set_min_delay -from [get_ports { pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] -10.000
    Info (332110): set_max_delay -from [get_ports { pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_common_pld_pcs_interface_rbc:inst_av_hssi_common_pld_pcs_interface|pldnfrzdrv }] 20.000
    Info (332110): set_min_delay -from [get_ports { pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_OUT }] -10.000
    Info (332110): set_max_delay -from [get_ports { pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_OUT }] 20.000
    Info (332110): set_min_delay -to [get_ports { pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_IN }] -10.000
    Info (332110): set_max_delay -to [get_ports { pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_ASYNC_DATA_IN }] 20.000
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: '../../src/gen/pcie_avmm/synthesis/submodules/altera_reset_controller.sdc'
Info (332104): Reading SDC File: '../../src/gen/pcie_avmm/synthesis/submodules/altera_avalon_dc_fifo.sdc'
Info (332104): Reading SDC File: '../../src/gen/pcie_avmm/synthesis/submodules/altera_pci_express.sdc'
Warning (332189): derive_pll_clocks was called multiple times with different options. Repeated calls to derive_pll_clocks do not modify existing clocks.
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Info (332104): Reading SDC File: '../../src/gen/pcie_avmm/synthesis/submodules/av_xcvr_reconfig.sdc'
Info (332097): The following timing edges are non-unate.  The Timing Analyzer will assume pos-unate behavior for these edges in the clock network.
    Info (332098): From: pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|pldclk  to: pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top~BURIED_SYNC_DATA127
    Info (332098): From: pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk  to: pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_rx_pcs_rbc:inst_av_hssi_8g_rx_pcs|wys~BURIED_SYNC_DATA357
    Info (332098): From: pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk  to: pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pcs:inst_av_pcs|av_pcs_ch:ch[0].inst_av_pcs_ch|av_hssi_8g_tx_pcs_rbc:inst_av_hssi_8g_tx_pcs|wys~BURIED_SYNC_DATA93
    Info (332098): From: pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b  to: pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_rx_pma:av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser~BURIED_SYNC_DATA74
    Info (332098): From: pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser|lfclk  to: pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_pma:inst_av_pma|av_tx_pma:av_tx_pma|av_tx_pma_ch:tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_pma_ser~BURIED_SYNC_DATA159
    Info (332098): From: pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst|avmmclk  to: pcie_m:pcie|pcie_avmm:pcie_avmm_inst|altpcie_cv_hip_avmm_hwtcl:pcie_cv_hip_avmm_0|altpcie_cv_hip_ast_hwtcl:c5_hip_ast|altpcie_av_hip_ast_hwtcl:altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom:altpcie_av_hip_128bit_atom|av_xcvr_pipe_native_hip:g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_native:inst_av_xcvr_native|av_xcvr_avmm:inst_av_xcvr_avmm|avmm_interface_insts[0].av_hssi_avmm_interface_inst~BURIED_SYNC_DATA44
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in the Timing Analyzer to see clock uncertainties.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 17 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   10.000 alt_cal_av_edge_detect_clk
    Info (332111):   10.000   pci_refclk
    Info (332111):    8.000 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_cavhip.arriav_hd_altpe2_hip_top|coreclkout
    Info (332111):    0.400 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|av_xcvr_tx_pll_inst|pll[0].pll.cmu_pll.tx_pll|clkcdr
    Info (332111):    2.000 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_rx_pcs|wys|txpmaclk
    Info (332111):    2.000 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pcs|ch[0].inst_av_pcs_ch|inst_av_hssi_8g_tx_pcs|wys|txpmalocalclk
    Info (332111):   10.000 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.cdr_refclk_mux0|clkout
    Info (332111):    0.400 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_cdr|clk90bdes
    Info (332111):    2.000 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_rx_pma|rx_pmas[0].rx_pma.rx_pma_deser|clk90b
    Info (332111):    2.000 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|cpulse
    Info (332111):    0.400 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|hfclkp
    Info (332111):    2.000 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|lfclkp
    Info (332111):    4.000 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[0]
    Info (332111):    8.000 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[1]
    Info (332111):   16.000 pcie|pcie_avmm_inst|pcie_cv_hip_avmm_0|c5_hip_ast|altpcie_av_hip_ast_hwtcl|altpcie_av_hip_128bit_atom|g_pcie_xcvr.av_xcvr_pipe_native_hip|inst_av_xcvr_native|inst_av_pma|av_tx_pma|tx_pma_insts[0].av_tx_pma_ch_inst|tx_pma_ch.tx_cgb|pclk[2]
    Info (332111):   10.000 sv_reconfig_pma_testbus_clk_0
    Info (332111):   10.000       sysclk
Info (176235): Finished register packing
    Extra Info (176218): Packed 474 registers into blocks of type Block RAM
Info (184042): Found 1 Transceiver Reconfiguration Controllers
Info (11798): Fitter preparation operations ending: elapsed time is 00:00:15
Info (170189): Fitter placement preparation operations beginning
Info (14951): The Fitter is using Advanced Physical Optimization.
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:11
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:09
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 2% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 15% of the available device resources in the region that extends from location X11_Y11 to location X21_Y22
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
    Info (170200): Optimizations that may affect the design's timing were skipped
Info (170194): Fitter routing operations ending: elapsed time is 00:00:11
Info (11888): Total time spent on timing analysis during the Fitter is 14.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11801): Fitter post-fit operations ending: elapsed time is 00:00:13
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Info (144001): Generated suppressed messages file /home/sescer/quartus_projects/fpga/syn/hp/output_files/hp.fit.smsg
Info: Quartus Prime Fitter was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 2723 megabytes
    Info: Processing ended: Fri Mar 10 15:41:09 2023
    Info: Elapsed time: 00:01:30
    Info: Total CPU time (on all processors): 00:03:23


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/sescer/quartus_projects/fpga/syn/hp/output_files/hp.fit.smsg.


