`timescale 1ns / 1ps
//////////////////////////////////////////////////////////////////////////////////
// Company: 
// Engineer: 
// 
// Create Date: 10.03.2022 10:09:10
// Design Name: 
// Module Name: seg_audio_level
// Project Name: 
// Target Devices: 
// Tool Versions: 
// Description: 
// 
// Dependencies: 
// 
// Revision:
// Revision 0.01 - File Created
// Additional Comments:
// 
//////////////////////////////////////////////////////////////////////////////////


module seg_audio_level(
    input CLK200hz,
    input btnL,
    input btnR,
    output reg [3:0] anode_reg

    );
endmodule
