---
layout : single
title: "[SProcess] HKMG Process"
categories: 
  - FinFET Process Simulation
toc: true
toc_sticky: true
use_math: true
---

Dummy를 제거하고 HKMG 구현  

[Process Flow Video](https://www.youtube.com/watch?v=_9pXQpkrb7E)  

## 0. ILD Deposition  

&nbsp;

<p align="center"><img src="/assets/images/finfet/52.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl
mater add name= ILD new.like= Oxide alt.matername= Oxide

deposit material= {ILD} type= fill coord= -0.1
```

- **ILD**
  - Inter-Layer Dielectric
  - Metal Layer와 Silicon을 절연하는 두꺼운 막  
  - 유전율이 높은 소재를 사용하면 Capacitance Coupling이 심화될 수 있기에 Low-k 물질을 사용해야 함  

&nbsp;

## 1. CMP  

&nbsp;

<p align="center"><img src="/assets/images/finfet/53.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

etch type= cmp coord= -0.007 material= all

```

- 어차피 Dummy는 제거해야 하기 때문에, 그냥 바로 CMP 진행  

&nbsp;

## 2. Dummy materials Strip  

&nbsp;

<p align="center"><img src="/assets/images/finfet/54.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl
strip Dummygate

strip Dummydielectric
```

&nbsp;

## 3. Gate Mask PhotoLithography   

&nbsp;

<p align="center"><img src="/assets/images/finfet/55.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl
icwb.create.mask layer.name= l2 name= MetalGate polarity= positive

photo mask= MetalGate thickness= 0.1<um>
```

&nbsp;

## 4. HfO2 Deposition  

&nbsp;

<p align="center"><img src="/assets/images/finfet/56.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

deposit material= HfO2 type= anisotropic rate= $THK time= 1.0

```

- **실수한 점**  
  - High-k 물질을 Silicon 위에 바로 증착하면 Interface Trap이 많이 형성됨 (김현우 교수님 가르침)  
  - 따라서 얇은 두께의 Interfacial Oxide를 중간에 추가로 증착해야 했음...  

&nbsp;

## 5. TiN Deposition    

&nbsp;

<p align="center"><img src="/assets/images/finfet/57.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

deposit material= TiNitride type= anisotropic rate= 0.1 time= 1.0

```

- **Metal Gate**  
  - Poly-Si Gate는 Poly-Depletion effect로 인해 Oxide Capacitance를 감소시킴  
  - Poly-Si Gate는 문턱전압 조절을 위해서는 도핑을 해야 하는데, 일정 수준의 농도를 넘어서면 도펀트끼리 공유결합을 형성하며 결정화(Crystallization)이 발생, 오히려 저항이 감소  
  - 따라서 소재만 바꾼다면 비교적 손쉽게 문턱전압을 조절할 수 있는 Metal gate가 선호됨  


&nbsp;

## 6. PR Strip    

&nbsp;

<p align="center"><img src="/assets/images/finfet/58.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

strip Photoresist

```

&nbsp;

## 7. CMP   

&nbsp;

<p align="center"><img src="/assets/images/finfet/59.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

etch type= cmp material= all coord= -0.007

```

&nbsp;

## 8. Copper Deposition for S/D Contact     

&nbsp;

<p align="center"><img src="/assets/images/finfet/60.png" width="80%" height="80%"  title="" alt=""/></p>

```tcl

deposit material= Copper type= isotropic rate= 0.12*$HFin time= 1.0 \
    selective.materials= {Silicon SiliconGermanium}

```

- **한계점**  
  - FinFET은 S/D Epitaxy의 구조 상 안정적으로 Silicide를 형성시키기 어려움  
  - 그렇기 때문에 Silicon에 바로 Contact을 set하려고 했지만, Reflect시켜도 Fin으로 연결되어 있기에 Source와 Drain을 분리시키가 어려움  
  - 그래서 대안으로 Copper를 증착시킨 다음, Contact을 set할 예정  

&nbsp;
