---
title: "設計一個16bit的通用計數器"
date: 2016-08-04T11:59:00.000+08:00
tags: 
- "verilog"
categories:
- 舊部落格移植文章
---

# 設計一個16bit的通用計數器

原文連結: undefined
移植時的最後更新日期: 2016-08-04T13:28:09.059+08:00

<h2><span style="font-size: large;">使用兩個符合下列規範的universal 8-bit counter/timer，用verilog並驗證一個16bit 功能的counter。</span></h2><ol><li>數字格式：無符號十進位</li><li>輸入介面</li><ul><li>clk (1 bit)</li><li>_areset (1 bit)</li><li>_aset (1 bit)</li><li>_load (1 bit)</li><li>preld-val (8 bit)</li><li>_updown (1 bit),</li><li>_wrapstop (1 bit)</li></ul><li>輸出介面</li><ul><li>dcout(8 bit)</li><li>overflow(1 bit)</li></ul><br /><li>counter由clk訊號觸發</li><li>_areset =1 counter非同步輸出全0, _aset =1&nbsp;counter非同步輸出全1, 若這兩個都是0, count照常運作</li><li>_load = 1時,&nbsp;preld-val的值設定進counte</li><li>訊號優先權_areset &gt; _aset &gt; _load</li><li>_updown = 1, counter向上計數 counter = 0, counter向下計數</li><li>_wrapstop = 1, counter循環計數, _wrapstop = 1, counter計數到最大或最小就停止，並且有overflow</li><li>承上，若計數超出範圍（超過最大值或低於最小值）則overflow = 1</li><li>除此之外，可以增加其它腳位</li></ol><br /><br />首先，要先設計一個universal 8-bit counter/timer
