<?xml version="1.0" encoding="UTF-8"?>
<!-- Product Version: Vivado v2015.1.0 (64-bit)              -->
<!--                                                         -->
<!-- Copyright 1986-2015 Xilinx, Inc. All Rights Reserved.   -->

<Project Version="7" Minor="5" Path="">
  <DefaultLaunch Dir="$PRUNDIR"/>
  <Configuration>
    <Option Name="Id" Val="f9af6ba72ea048c9add7bc9d20a1836b"/>
    <Option Name="Part" Val="xc7v585tffg1157-2"/>
    <Option Name="CompiledLibDir" Val="$PCACHEDIR/compxlib"/>
    <Option Name="BoardPart" Val=""/>
    <Option Name="ActiveSimSet" Val="sim_1"/>
    <Option Name="DefaultLib" Val="xil_defaultlib"/>
    <Option Name="EnableCoreContainer" Val="FALSE"/>
  </Configuration>
  <FileSets Version="1" Minor="31">
    <FileSet Name="sources_1" Type="DesignSrcs" RelSrcDir="$PSRCDIR/sources_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sources_1/imports/hdl/bftLib/core_transform.vhdl">
        <FileInfo>
          <Attr Name="Library" Val="bftLib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/sources_1/imports/hdl/bftLib/core_transform.vhdl"/>
          <Attr Name="ImportTime" Val="1387407112"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/bftLib/bft_package.vhdl">
        <FileInfo>
          <Attr Name="Library" Val="bftLib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/sources_1/imports/hdl/bftLib/bft_package.vhdl"/>
          <Attr Name="ImportTime" Val="1387407112"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/async_fifo.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/sources_1/imports/hdl/async_fifo.v"/>
          <Attr Name="ImportTime" Val="1387407112"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/FifoBuffer.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/sources_1/imports/hdl/FifoBuffer.v"/>
          <Attr Name="ImportTime" Val="1391107132"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/bftLib/round_4.vhdl">
        <FileInfo>
          <Attr Name="Library" Val="bftLib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/sources_1/imports/hdl/bftLib/round_4.vhdl"/>
          <Attr Name="ImportTime" Val="1387407112"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/bftLib/round_3.vhdl">
        <FileInfo>
          <Attr Name="Library" Val="bftLib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/sources_1/imports/hdl/bftLib/round_3.vhdl"/>
          <Attr Name="ImportTime" Val="1387407112"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/bftLib/round_2.vhdl">
        <FileInfo>
          <Attr Name="Library" Val="bftLib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/sources_1/imports/hdl/bftLib/round_2.vhdl"/>
          <Attr Name="ImportTime" Val="1387407112"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/bftLib/round_1.vhdl">
        <FileInfo>
          <Attr Name="Library" Val="bftLib"/>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/sources_1/imports/hdl/bftLib/round_1.vhdl"/>
          <Attr Name="ImportTime" Val="1387407112"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <File Path="$PSRCDIR/sources_1/imports/hdl/bft.vhdl">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/sources_1/imports/hdl/bft.vhdl"/>
          <Attr Name="ImportTime" Val="1387407112"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="bft"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_1" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_1">
      <Filter Type=""/>
      <File Path="$PSRCDIR/constrs_1/imports/Sources/bft.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/constrs_1/imports/Sources/bft.xdc"/>
          <Attr Name="ImportTime" Val="1387407112"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_1/imports/Sources/bft.xdc"/>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="constrs_2" Type="Constrs" RelSrcDir="$PSRCDIR/constrs_2">
      <File Path="$PSRCDIR/constrs_2/imports/Sources/bft_full_virtex7.xdc">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../../Sources/bft_full_virtex7.xdc"/>
          <Attr Name="ImportTime" Val="1393724936"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="TargetConstrsFile" Val="$PSRCDIR/constrs_2/imports/Sources/bft_full_virtex7.xdc"/>
        <Option Name="ConstrsType" Val="XDC"/>
      </Config>
    </FileSet>
    <FileSet Name="sim_1" Type="SimulationSrcs" RelSrcDir="$PSRCDIR/sim_1">
      <Filter Type="Srcs"/>
      <File Path="$PSRCDIR/sim_1/imports/sources/bft_tb.v">
        <FileInfo>
          <Attr Name="ImportPath" Val="$PPRDIR/../project_bft_core_hdl/project_bft_core_hdl.srcs/sim_1/imports/sources/bft_tb.v"/>
          <Attr Name="ImportTime" Val="1387407112"/>
          <Attr Name="UsedIn" Val="synthesis"/>
          <Attr Name="UsedIn" Val="implementation"/>
          <Attr Name="UsedIn" Val="simulation"/>
        </FileInfo>
      </File>
      <Config>
        <Option Name="DesignMode" Val="RTL"/>
        <Option Name="TopModule" Val="bft_tb"/>
        <Option Name="TopLib" Val="xil_defaultlib"/>
        <Option Name="TopAutoSet" Val="TRUE"/>
        <Option Name="SrcSet" Val="sources_1"/>
      </Config>
    </FileSet>
  </FileSets>
  <Simulators>
    <Simulator Name="XSim">
      <Option Name="Description" Val="Vivado Simulator"/>
      <Option Name="CompiledLib" Val="0"/>
    </Simulator>
    <Simulator Name="ModelSim">
      <Option Name="Description" Val="ModelSim Simulator"/>
    </Simulator>
    <Simulator Name="Questa">
      <Option Name="Description" Val="Questa Advanced Simulator"/>
    </Simulator>
    <Simulator Name="IES">
      <Option Name="Description" Val="Incisive Enterprise Simulator (IES)"/>
    </Simulator>
    <Simulator Name="VCS">
      <Option Name="Description" Val="Verilog Compiler Simulator (VCS)"/>
    </Simulator>
    <Simulator Name="Riviera">
      <Option Name="Description" Val="Riviera-PRO Simulator"/>
    </Simulator>
  </Simulators>
  <Runs Version="1" Minor="9">
    <Run Id="synth_1" Type="Ft3:Synth" SrcSet="sources_1" Part="xc7v585tffg1157-2" ConstrsSet="constrs_2" Description="Vivado Synthesis Defaults" State="current">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Synthesis Defaults" Flow="Vivado Synthesis 2014"/>
        <Step Id="synth_design"/>
      </Strategy>
    </Run>
    <Run Id="impl_1" Type="Ft2:EntireDesign" Part="xc7v585tffg1157-2" ConstrsSet="constrs_2" Description="Vivado Implementation Defaults" State="current" SynthRun="synth_1">
      <Strategy Version="1" Minor="2">
        <StratHandle Name="Vivado Implementation Defaults" Flow="Vivado Implementation 2014"/>
        <Step Id="init_design"/>
        <Step Id="opt_design"/>
        <Step Id="power_opt_design"/>
        <Step Id="place_design"/>
        <Step Id="post_place_power_opt_design"/>
        <Step Id="phys_opt_design"/>
        <Step Id="route_design"/>
        <Step Id="post_route_phys_opt_design"/>
        <Step Id="write_bitstream"/>
      </Strategy>
    </Run>
  </Runs>
</Project>
