#ifdef SIMULATION
#ifndef _KF32A13K_REG_SIMULATION_DMA_H_
#define _KF32A13K_REG_SIMULATION_DMA_H_
#ifdef __cplusplus
extern "C" {
#endif

//--------

#define HWIO_DMA_CLKC_ADDR               0xF00A0000
#define HWIO_DMA_CLKC_DMA_CLKC_DISR_SHFT 0
#define HWIO_DMA_CLKC_DMA_CLKC_DISR_MASK 0x00000001
#define HWIO_DMA_CLKC_DMA_CLKC_DISS_SHFT 1
#define HWIO_DMA_CLKC_DMA_CLKC_DISS_MASK 0x00000002
#define HWIO_DMA_CLKC_DMA_CLKC_EDIS_SHFT 3
#define HWIO_DMA_CLKC_DMA_CLKC_EDIS_MASK 0x00000008

//--------

#define HWIO_DMA_INFO_ADDR                     0xF00A0004
#define HWIO_DMA_INFO_DMA_INFO_MODREV_SHFT     0
#define HWIO_DMA_INFO_DMA_INFO_MODREV_MASK     0x000000ff
#define HWIO_DMA_INFO_DMA_INFO_MODTYPE_SHFT    8
#define HWIO_DMA_INFO_DMA_INFO_MODTYPE_MASK    0x0000ff00
#define HWIO_DMA_INFO_DMA_INFO_HSEMODESEL_SHFT 16
#define HWIO_DMA_INFO_DMA_INFO_HSEMODESEL_MASK 0xffff0000

//--------

#define HWIO_DMA_DBG_ADDR             0xF00A0008
#define HWIO_DMA_DBG_DMA_DBG_TGS_SHFT 0
#define HWIO_DMA_DBG_DMA_DBG_TGS_MASK 0x0000000f
#define HWIO_DMA_DBG_DMA_DBG_BS_SHFT  7
#define HWIO_DMA_DBG_DMA_DBG_BS_MASK  0x00000080

//--------

#define HWIO_DMA_PRR0_ADDR                0xF00A0010
#define HWIO_DMA_PRR0_DMA_PRR0_PRT00_SHFT 0
#define HWIO_DMA_PRR0_DMA_PRR0_PRT00_MASK 0x000000ff
#define HWIO_DMA_PRR0_DMA_PRR0_PRT01_SHFT 8
#define HWIO_DMA_PRR0_DMA_PRR0_PRT01_MASK 0x0000ff00
#define HWIO_DMA_PRR0_DMA_PRR0_PRT02_SHFT 16
#define HWIO_DMA_PRR0_DMA_PRR0_PRT02_MASK 0x00ff0000
#define HWIO_DMA_PRR0_DMA_PRR0_PRT03_SHFT 24
#define HWIO_DMA_PRR0_DMA_PRR0_PRT03_MASK 0xff000000

//--------

#define HWIO_DMA_PRR1_ADDR                0xF00A0014
#define HWIO_DMA_PRR1_DMA_PRR1_PRT10_SHFT 0
#define HWIO_DMA_PRR1_DMA_PRR1_PRT10_MASK 0x000000ff
#define HWIO_DMA_PRR1_DMA_PRR1_PRT11_SHFT 8
#define HWIO_DMA_PRR1_DMA_PRR1_PRT11_MASK 0x0000ff00
#define HWIO_DMA_PRR1_DMA_PRR1_PRT12_SHFT 16
#define HWIO_DMA_PRR1_DMA_PRR1_PRT12_MASK 0x00ff0000
#define HWIO_DMA_PRR1_DMA_PRR1_PRT13_SHFT 24
#define HWIO_DMA_PRR1_DMA_PRR1_PRT13_MASK 0xff000000

//--------

#define HWIO_DMA_TIME_ADDR              0xF00A0018
#define HWIO_DMA_TIME_DMA_TIME_CNT_SHFT 0
#define HWIO_DMA_TIME_DMA_TIME_CNT_MASK 0xffffffff

//--------

#define HWIO_DMA_ACES0_ADDR                0xF00A0040
#define HWIO_DMA_ACES0_DMA_ACES0_EN0_SHFT  0
#define HWIO_DMA_ACES0_DMA_ACES0_EN0_MASK  0x00000001
#define HWIO_DMA_ACES0_DMA_ACES0_EN1_SHFT  1
#define HWIO_DMA_ACES0_DMA_ACES0_EN1_MASK  0x00000002
#define HWIO_DMA_ACES0_DMA_ACES0_EN2_SHFT  2
#define HWIO_DMA_ACES0_DMA_ACES0_EN2_MASK  0x00000004
#define HWIO_DMA_ACES0_DMA_ACES0_EN3_SHFT  3
#define HWIO_DMA_ACES0_DMA_ACES0_EN3_MASK  0x00000008
#define HWIO_DMA_ACES0_DMA_ACES0_EN4_SHFT  4
#define HWIO_DMA_ACES0_DMA_ACES0_EN4_MASK  0x00000010
#define HWIO_DMA_ACES0_DMA_ACES0_EN5_SHFT  5
#define HWIO_DMA_ACES0_DMA_ACES0_EN5_MASK  0x00000020
#define HWIO_DMA_ACES0_DMA_ACES0_EN6_SHFT  6
#define HWIO_DMA_ACES0_DMA_ACES0_EN6_MASK  0x00000040
#define HWIO_DMA_ACES0_DMA_ACES0_EN7_SHFT  7
#define HWIO_DMA_ACES0_DMA_ACES0_EN7_MASK  0x00000080
#define HWIO_DMA_ACES0_DMA_ACES0_EN8_SHFT  8
#define HWIO_DMA_ACES0_DMA_ACES0_EN8_MASK  0x00000100
#define HWIO_DMA_ACES0_DMA_ACES0_EN9_SHFT  9
#define HWIO_DMA_ACES0_DMA_ACES0_EN9_MASK  0x00000200
#define HWIO_DMA_ACES0_DMA_ACES0_EN10_SHFT 10
#define HWIO_DMA_ACES0_DMA_ACES0_EN10_MASK 0x00000400
#define HWIO_DMA_ACES0_DMA_ACES0_EN11_SHFT 11
#define HWIO_DMA_ACES0_DMA_ACES0_EN11_MASK 0x00000800
#define HWIO_DMA_ACES0_DMA_ACES0_EN12_SHFT 12
#define HWIO_DMA_ACES0_DMA_ACES0_EN12_MASK 0x00001000
#define HWIO_DMA_ACES0_DMA_ACES0_EN13_SHFT 13
#define HWIO_DMA_ACES0_DMA_ACES0_EN13_MASK 0x00002000
#define HWIO_DMA_ACES0_DMA_ACES0_EN14_SHFT 14
#define HWIO_DMA_ACES0_DMA_ACES0_EN14_MASK 0x00004000
#define HWIO_DMA_ACES0_DMA_ACES0_EN15_SHFT 15
#define HWIO_DMA_ACES0_DMA_ACES0_EN15_MASK 0x00008000
#define HWIO_DMA_ACES0_DMA_ACES0_EN16_SHFT 16
#define HWIO_DMA_ACES0_DMA_ACES0_EN16_MASK 0x00010000
#define HWIO_DMA_ACES0_DMA_ACES0_EN17_SHFT 17
#define HWIO_DMA_ACES0_DMA_ACES0_EN17_MASK 0x00020000
#define HWIO_DMA_ACES0_DMA_ACES0_EN18_SHFT 18
#define HWIO_DMA_ACES0_DMA_ACES0_EN18_MASK 0x00040000
#define HWIO_DMA_ACES0_DMA_ACES0_EN19_SHFT 19
#define HWIO_DMA_ACES0_DMA_ACES0_EN19_MASK 0x00080000
#define HWIO_DMA_ACES0_DMA_ACES0_EN20_SHFT 20
#define HWIO_DMA_ACES0_DMA_ACES0_EN20_MASK 0x00100000
#define HWIO_DMA_ACES0_DMA_ACES0_EN21_SHFT 21
#define HWIO_DMA_ACES0_DMA_ACES0_EN21_MASK 0x00200000
#define HWIO_DMA_ACES0_DMA_ACES0_EN22_SHFT 22
#define HWIO_DMA_ACES0_DMA_ACES0_EN22_MASK 0x00400000
#define HWIO_DMA_ACES0_DMA_ACES0_EN23_SHFT 23
#define HWIO_DMA_ACES0_DMA_ACES0_EN23_MASK 0x00800000
#define HWIO_DMA_ACES0_DMA_ACES0_EN24_SHFT 24
#define HWIO_DMA_ACES0_DMA_ACES0_EN24_MASK 0x01000000
#define HWIO_DMA_ACES0_DMA_ACES0_EN25_SHFT 25
#define HWIO_DMA_ACES0_DMA_ACES0_EN25_MASK 0x02000000
#define HWIO_DMA_ACES0_DMA_ACES0_EN26_SHFT 26
#define HWIO_DMA_ACES0_DMA_ACES0_EN26_MASK 0x04000000
#define HWIO_DMA_ACES0_DMA_ACES0_EN27_SHFT 27
#define HWIO_DMA_ACES0_DMA_ACES0_EN27_MASK 0x08000000
#define HWIO_DMA_ACES0_DMA_ACES0_EN28_SHFT 28
#define HWIO_DMA_ACES0_DMA_ACES0_EN28_MASK 0x10000000
#define HWIO_DMA_ACES0_DMA_ACES0_EN29_SHFT 29
#define HWIO_DMA_ACES0_DMA_ACES0_EN29_MASK 0x20000000
#define HWIO_DMA_ACES0_DMA_ACES0_EN30_SHFT 30
#define HWIO_DMA_ACES0_DMA_ACES0_EN30_MASK 0x40000000
#define HWIO_DMA_ACES0_DMA_ACES0_EN31_SHFT 31
#define HWIO_DMA_ACES0_DMA_ACES0_EN31_MASK 0x80000000

//--------

#define HWIO_DMA_ACES1_ADDR                0xF00A0048
#define HWIO_DMA_ACES1_DMA_ACES1_EN0_SHFT  0
#define HWIO_DMA_ACES1_DMA_ACES1_EN0_MASK  0x00000001
#define HWIO_DMA_ACES1_DMA_ACES1_EN1_SHFT  1
#define HWIO_DMA_ACES1_DMA_ACES1_EN1_MASK  0x00000002
#define HWIO_DMA_ACES1_DMA_ACES1_EN2_SHFT  2
#define HWIO_DMA_ACES1_DMA_ACES1_EN2_MASK  0x00000004
#define HWIO_DMA_ACES1_DMA_ACES1_EN3_SHFT  3
#define HWIO_DMA_ACES1_DMA_ACES1_EN3_MASK  0x00000008
#define HWIO_DMA_ACES1_DMA_ACES1_EN4_SHFT  4
#define HWIO_DMA_ACES1_DMA_ACES1_EN4_MASK  0x00000010
#define HWIO_DMA_ACES1_DMA_ACES1_EN5_SHFT  5
#define HWIO_DMA_ACES1_DMA_ACES1_EN5_MASK  0x00000020
#define HWIO_DMA_ACES1_DMA_ACES1_EN6_SHFT  6
#define HWIO_DMA_ACES1_DMA_ACES1_EN6_MASK  0x00000040
#define HWIO_DMA_ACES1_DMA_ACES1_EN7_SHFT  7
#define HWIO_DMA_ACES1_DMA_ACES1_EN7_MASK  0x00000080
#define HWIO_DMA_ACES1_DMA_ACES1_EN8_SHFT  8
#define HWIO_DMA_ACES1_DMA_ACES1_EN8_MASK  0x00000100
#define HWIO_DMA_ACES1_DMA_ACES1_EN9_SHFT  9
#define HWIO_DMA_ACES1_DMA_ACES1_EN9_MASK  0x00000200
#define HWIO_DMA_ACES1_DMA_ACES1_EN10_SHFT 10
#define HWIO_DMA_ACES1_DMA_ACES1_EN10_MASK 0x00000400
#define HWIO_DMA_ACES1_DMA_ACES1_EN11_SHFT 11
#define HWIO_DMA_ACES1_DMA_ACES1_EN11_MASK 0x00000800
#define HWIO_DMA_ACES1_DMA_ACES1_EN12_SHFT 12
#define HWIO_DMA_ACES1_DMA_ACES1_EN12_MASK 0x00001000
#define HWIO_DMA_ACES1_DMA_ACES1_EN13_SHFT 13
#define HWIO_DMA_ACES1_DMA_ACES1_EN13_MASK 0x00002000
#define HWIO_DMA_ACES1_DMA_ACES1_EN14_SHFT 14
#define HWIO_DMA_ACES1_DMA_ACES1_EN14_MASK 0x00004000
#define HWIO_DMA_ACES1_DMA_ACES1_EN15_SHFT 15
#define HWIO_DMA_ACES1_DMA_ACES1_EN15_MASK 0x00008000
#define HWIO_DMA_ACES1_DMA_ACES1_EN16_SHFT 16
#define HWIO_DMA_ACES1_DMA_ACES1_EN16_MASK 0x00010000
#define HWIO_DMA_ACES1_DMA_ACES1_EN17_SHFT 17
#define HWIO_DMA_ACES1_DMA_ACES1_EN17_MASK 0x00020000
#define HWIO_DMA_ACES1_DMA_ACES1_EN18_SHFT 18
#define HWIO_DMA_ACES1_DMA_ACES1_EN18_MASK 0x00040000
#define HWIO_DMA_ACES1_DMA_ACES1_EN19_SHFT 19
#define HWIO_DMA_ACES1_DMA_ACES1_EN19_MASK 0x00080000
#define HWIO_DMA_ACES1_DMA_ACES1_EN20_SHFT 20
#define HWIO_DMA_ACES1_DMA_ACES1_EN20_MASK 0x00100000
#define HWIO_DMA_ACES1_DMA_ACES1_EN21_SHFT 21
#define HWIO_DMA_ACES1_DMA_ACES1_EN21_MASK 0x00200000
#define HWIO_DMA_ACES1_DMA_ACES1_EN22_SHFT 22
#define HWIO_DMA_ACES1_DMA_ACES1_EN22_MASK 0x00400000
#define HWIO_DMA_ACES1_DMA_ACES1_EN23_SHFT 23
#define HWIO_DMA_ACES1_DMA_ACES1_EN23_MASK 0x00800000
#define HWIO_DMA_ACES1_DMA_ACES1_EN24_SHFT 24
#define HWIO_DMA_ACES1_DMA_ACES1_EN24_MASK 0x01000000
#define HWIO_DMA_ACES1_DMA_ACES1_EN25_SHFT 25
#define HWIO_DMA_ACES1_DMA_ACES1_EN25_MASK 0x02000000
#define HWIO_DMA_ACES1_DMA_ACES1_EN26_SHFT 26
#define HWIO_DMA_ACES1_DMA_ACES1_EN26_MASK 0x04000000
#define HWIO_DMA_ACES1_DMA_ACES1_EN27_SHFT 27
#define HWIO_DMA_ACES1_DMA_ACES1_EN27_MASK 0x08000000
#define HWIO_DMA_ACES1_DMA_ACES1_EN28_SHFT 28
#define HWIO_DMA_ACES1_DMA_ACES1_EN28_MASK 0x10000000
#define HWIO_DMA_ACES1_DMA_ACES1_EN29_SHFT 29
#define HWIO_DMA_ACES1_DMA_ACES1_EN29_MASK 0x20000000
#define HWIO_DMA_ACES1_DMA_ACES1_EN30_SHFT 30
#define HWIO_DMA_ACES1_DMA_ACES1_EN30_MASK 0x40000000
#define HWIO_DMA_ACES1_DMA_ACES1_EN31_SHFT 31
#define HWIO_DMA_ACES1_DMA_ACES1_EN31_MASK 0x80000000

//--------

#define HWIO_DMA_ACES2_ADDR                0xF00A0050
#define HWIO_DMA_ACES2_DMA_ACES2_EN0_SHFT  0
#define HWIO_DMA_ACES2_DMA_ACES2_EN0_MASK  0x00000001
#define HWIO_DMA_ACES2_DMA_ACES2_EN1_SHFT  1
#define HWIO_DMA_ACES2_DMA_ACES2_EN1_MASK  0x00000002
#define HWIO_DMA_ACES2_DMA_ACES2_EN2_SHFT  2
#define HWIO_DMA_ACES2_DMA_ACES2_EN2_MASK  0x00000004
#define HWIO_DMA_ACES2_DMA_ACES2_EN3_SHFT  3
#define HWIO_DMA_ACES2_DMA_ACES2_EN3_MASK  0x00000008
#define HWIO_DMA_ACES2_DMA_ACES2_EN4_SHFT  4
#define HWIO_DMA_ACES2_DMA_ACES2_EN4_MASK  0x00000010
#define HWIO_DMA_ACES2_DMA_ACES2_EN5_SHFT  5
#define HWIO_DMA_ACES2_DMA_ACES2_EN5_MASK  0x00000020
#define HWIO_DMA_ACES2_DMA_ACES2_EN6_SHFT  6
#define HWIO_DMA_ACES2_DMA_ACES2_EN6_MASK  0x00000040
#define HWIO_DMA_ACES2_DMA_ACES2_EN7_SHFT  7
#define HWIO_DMA_ACES2_DMA_ACES2_EN7_MASK  0x00000080
#define HWIO_DMA_ACES2_DMA_ACES2_EN8_SHFT  8
#define HWIO_DMA_ACES2_DMA_ACES2_EN8_MASK  0x00000100
#define HWIO_DMA_ACES2_DMA_ACES2_EN9_SHFT  9
#define HWIO_DMA_ACES2_DMA_ACES2_EN9_MASK  0x00000200
#define HWIO_DMA_ACES2_DMA_ACES2_EN10_SHFT 10
#define HWIO_DMA_ACES2_DMA_ACES2_EN10_MASK 0x00000400
#define HWIO_DMA_ACES2_DMA_ACES2_EN11_SHFT 11
#define HWIO_DMA_ACES2_DMA_ACES2_EN11_MASK 0x00000800
#define HWIO_DMA_ACES2_DMA_ACES2_EN12_SHFT 12
#define HWIO_DMA_ACES2_DMA_ACES2_EN12_MASK 0x00001000
#define HWIO_DMA_ACES2_DMA_ACES2_EN13_SHFT 13
#define HWIO_DMA_ACES2_DMA_ACES2_EN13_MASK 0x00002000
#define HWIO_DMA_ACES2_DMA_ACES2_EN14_SHFT 14
#define HWIO_DMA_ACES2_DMA_ACES2_EN14_MASK 0x00004000
#define HWIO_DMA_ACES2_DMA_ACES2_EN15_SHFT 15
#define HWIO_DMA_ACES2_DMA_ACES2_EN15_MASK 0x00008000
#define HWIO_DMA_ACES2_DMA_ACES2_EN16_SHFT 16
#define HWIO_DMA_ACES2_DMA_ACES2_EN16_MASK 0x00010000
#define HWIO_DMA_ACES2_DMA_ACES2_EN17_SHFT 17
#define HWIO_DMA_ACES2_DMA_ACES2_EN17_MASK 0x00020000
#define HWIO_DMA_ACES2_DMA_ACES2_EN18_SHFT 18
#define HWIO_DMA_ACES2_DMA_ACES2_EN18_MASK 0x00040000
#define HWIO_DMA_ACES2_DMA_ACES2_EN19_SHFT 19
#define HWIO_DMA_ACES2_DMA_ACES2_EN19_MASK 0x00080000
#define HWIO_DMA_ACES2_DMA_ACES2_EN20_SHFT 20
#define HWIO_DMA_ACES2_DMA_ACES2_EN20_MASK 0x00100000
#define HWIO_DMA_ACES2_DMA_ACES2_EN21_SHFT 21
#define HWIO_DMA_ACES2_DMA_ACES2_EN21_MASK 0x00200000
#define HWIO_DMA_ACES2_DMA_ACES2_EN22_SHFT 22
#define HWIO_DMA_ACES2_DMA_ACES2_EN22_MASK 0x00400000
#define HWIO_DMA_ACES2_DMA_ACES2_EN23_SHFT 23
#define HWIO_DMA_ACES2_DMA_ACES2_EN23_MASK 0x00800000
#define HWIO_DMA_ACES2_DMA_ACES2_EN24_SHFT 24
#define HWIO_DMA_ACES2_DMA_ACES2_EN24_MASK 0x01000000
#define HWIO_DMA_ACES2_DMA_ACES2_EN25_SHFT 25
#define HWIO_DMA_ACES2_DMA_ACES2_EN25_MASK 0x02000000
#define HWIO_DMA_ACES2_DMA_ACES2_EN26_SHFT 26
#define HWIO_DMA_ACES2_DMA_ACES2_EN26_MASK 0x04000000
#define HWIO_DMA_ACES2_DMA_ACES2_EN27_SHFT 27
#define HWIO_DMA_ACES2_DMA_ACES2_EN27_MASK 0x08000000
#define HWIO_DMA_ACES2_DMA_ACES2_EN28_SHFT 28
#define HWIO_DMA_ACES2_DMA_ACES2_EN28_MASK 0x10000000
#define HWIO_DMA_ACES2_DMA_ACES2_EN29_SHFT 29
#define HWIO_DMA_ACES2_DMA_ACES2_EN29_MASK 0x20000000
#define HWIO_DMA_ACES2_DMA_ACES2_EN30_SHFT 30
#define HWIO_DMA_ACES2_DMA_ACES2_EN30_MASK 0x40000000
#define HWIO_DMA_ACES2_DMA_ACES2_EN31_SHFT 31
#define HWIO_DMA_ACES2_DMA_ACES2_EN31_MASK 0x80000000

//--------

#define HWIO_DMA_ACES3_ADDR                0xF00A0058
#define HWIO_DMA_ACES3_DMA_ACES3_EN0_SHFT  0
#define HWIO_DMA_ACES3_DMA_ACES3_EN0_MASK  0x00000001
#define HWIO_DMA_ACES3_DMA_ACES3_EN1_SHFT  1
#define HWIO_DMA_ACES3_DMA_ACES3_EN1_MASK  0x00000002
#define HWIO_DMA_ACES3_DMA_ACES3_EN2_SHFT  2
#define HWIO_DMA_ACES3_DMA_ACES3_EN2_MASK  0x00000004
#define HWIO_DMA_ACES3_DMA_ACES3_EN3_SHFT  3
#define HWIO_DMA_ACES3_DMA_ACES3_EN3_MASK  0x00000008
#define HWIO_DMA_ACES3_DMA_ACES3_EN4_SHFT  4
#define HWIO_DMA_ACES3_DMA_ACES3_EN4_MASK  0x00000010
#define HWIO_DMA_ACES3_DMA_ACES3_EN5_SHFT  5
#define HWIO_DMA_ACES3_DMA_ACES3_EN5_MASK  0x00000020
#define HWIO_DMA_ACES3_DMA_ACES3_EN6_SHFT  6
#define HWIO_DMA_ACES3_DMA_ACES3_EN6_MASK  0x00000040
#define HWIO_DMA_ACES3_DMA_ACES3_EN7_SHFT  7
#define HWIO_DMA_ACES3_DMA_ACES3_EN7_MASK  0x00000080
#define HWIO_DMA_ACES3_DMA_ACES3_EN8_SHFT  8
#define HWIO_DMA_ACES3_DMA_ACES3_EN8_MASK  0x00000100
#define HWIO_DMA_ACES3_DMA_ACES3_EN9_SHFT  9
#define HWIO_DMA_ACES3_DMA_ACES3_EN9_MASK  0x00000200
#define HWIO_DMA_ACES3_DMA_ACES3_EN10_SHFT 10
#define HWIO_DMA_ACES3_DMA_ACES3_EN10_MASK 0x00000400
#define HWIO_DMA_ACES3_DMA_ACES3_EN11_SHFT 11
#define HWIO_DMA_ACES3_DMA_ACES3_EN11_MASK 0x00000800
#define HWIO_DMA_ACES3_DMA_ACES3_EN12_SHFT 12
#define HWIO_DMA_ACES3_DMA_ACES3_EN12_MASK 0x00001000
#define HWIO_DMA_ACES3_DMA_ACES3_EN13_SHFT 13
#define HWIO_DMA_ACES3_DMA_ACES3_EN13_MASK 0x00002000
#define HWIO_DMA_ACES3_DMA_ACES3_EN14_SHFT 14
#define HWIO_DMA_ACES3_DMA_ACES3_EN14_MASK 0x00004000
#define HWIO_DMA_ACES3_DMA_ACES3_EN15_SHFT 15
#define HWIO_DMA_ACES3_DMA_ACES3_EN15_MASK 0x00008000
#define HWIO_DMA_ACES3_DMA_ACES3_EN16_SHFT 16
#define HWIO_DMA_ACES3_DMA_ACES3_EN16_MASK 0x00010000
#define HWIO_DMA_ACES3_DMA_ACES3_EN17_SHFT 17
#define HWIO_DMA_ACES3_DMA_ACES3_EN17_MASK 0x00020000
#define HWIO_DMA_ACES3_DMA_ACES3_EN18_SHFT 18
#define HWIO_DMA_ACES3_DMA_ACES3_EN18_MASK 0x00040000
#define HWIO_DMA_ACES3_DMA_ACES3_EN19_SHFT 19
#define HWIO_DMA_ACES3_DMA_ACES3_EN19_MASK 0x00080000
#define HWIO_DMA_ACES3_DMA_ACES3_EN20_SHFT 20
#define HWIO_DMA_ACES3_DMA_ACES3_EN20_MASK 0x00100000
#define HWIO_DMA_ACES3_DMA_ACES3_EN21_SHFT 21
#define HWIO_DMA_ACES3_DMA_ACES3_EN21_MASK 0x00200000
#define HWIO_DMA_ACES3_DMA_ACES3_EN22_SHFT 22
#define HWIO_DMA_ACES3_DMA_ACES3_EN22_MASK 0x00400000
#define HWIO_DMA_ACES3_DMA_ACES3_EN23_SHFT 23
#define HWIO_DMA_ACES3_DMA_ACES3_EN23_MASK 0x00800000
#define HWIO_DMA_ACES3_DMA_ACES3_EN24_SHFT 24
#define HWIO_DMA_ACES3_DMA_ACES3_EN24_MASK 0x01000000
#define HWIO_DMA_ACES3_DMA_ACES3_EN25_SHFT 25
#define HWIO_DMA_ACES3_DMA_ACES3_EN25_MASK 0x02000000
#define HWIO_DMA_ACES3_DMA_ACES3_EN26_SHFT 26
#define HWIO_DMA_ACES3_DMA_ACES3_EN26_MASK 0x04000000
#define HWIO_DMA_ACES3_DMA_ACES3_EN27_SHFT 27
#define HWIO_DMA_ACES3_DMA_ACES3_EN27_MASK 0x08000000
#define HWIO_DMA_ACES3_DMA_ACES3_EN28_SHFT 28
#define HWIO_DMA_ACES3_DMA_ACES3_EN28_MASK 0x10000000
#define HWIO_DMA_ACES3_DMA_ACES3_EN29_SHFT 29
#define HWIO_DMA_ACES3_DMA_ACES3_EN29_MASK 0x20000000
#define HWIO_DMA_ACES3_DMA_ACES3_EN30_SHFT 30
#define HWIO_DMA_ACES3_DMA_ACES3_EN30_MASK 0x40000000
#define HWIO_DMA_ACES3_DMA_ACES3_EN31_SHFT 31
#define HWIO_DMA_ACES3_DMA_ACES3_EN31_MASK 0x80000000

//--------

#define HWIO_DMA_EIE0_ADDR                 0xF00A0120
#define HWIO_DMA_EIE0_DMA_EIE0_SEIE_SHFT   16
#define HWIO_DMA_EIE0_DMA_EIE0_SEIE_MASK   0x00010000
#define HWIO_DMA_EIE0_DMA_EIE0_DEIE_SHFT   17
#define HWIO_DMA_EIE0_DMA_EIE0_DEIE_MASK   0x00020000
#define HWIO_DMA_EIE0_DMA_EIE0_DLLEIE_SHFT 26
#define HWIO_DMA_EIE0_DMA_EIE0_DLLEIE_MASK 0x04000000

//--------

#define HWIO_DMA_EIF0_ADDR                  0xF00A0124
#define HWIO_DMA_EIF0_DMA_EIF0_LEC_SHFT     0
#define HWIO_DMA_EIF0_DMA_EIF0_LEC_MASK     0x0000003f
#define HWIO_DMA_EIF0_DMA_EIF0_SEIF_SHFT    16
#define HWIO_DMA_EIF0_DMA_EIF0_SEIF_MASK    0x00010000
#define HWIO_DMA_EIF0_DMA_EIF0_DEIF_SHFT    17
#define HWIO_DMA_EIF0_DMA_EIF0_DEIF_MASK    0x00020000
#define HWIO_DMA_EIF0_DMA_EIF0_PERIEIF_SHFT 20
#define HWIO_DMA_EIF0_DMA_EIF0_PERIEIF_MASK 0x00100000
#define HWIO_DMA_EIF0_DMA_EIF0_SYSEIF_SHFT  21
#define HWIO_DMA_EIF0_DMA_EIF0_SYSEIF_MASK  0x00200000
#define HWIO_DMA_EIF0_DMA_EIF0_RAMEIF_SHFT  24
#define HWIO_DMA_EIF0_DMA_EIF0_RAMEIF_MASK  0x01000000
#define HWIO_DMA_EIF0_DMA_EIF0_SLLEIF_SHFT  25
#define HWIO_DMA_EIF0_DMA_EIF0_SLLEIF_MASK  0x02000000
#define HWIO_DMA_EIF0_DMA_EIF0_DLLEIF_SHFT  26
#define HWIO_DMA_EIF0_DMA_EIF0_DLLEIF_MASK  0x04000000

//--------

#define HWIO_DMA_EIC0_ADDR                  0xF00A0128
#define HWIO_DMA_EIC0_DMA_EIC0_SEIC_SHFT    16
#define HWIO_DMA_EIC0_DMA_EIC0_SEIC_MASK    0x00010000
#define HWIO_DMA_EIC0_DMA_EIC0_DEIC_SHFT    17
#define HWIO_DMA_EIC0_DMA_EIC0_DEIC_MASK    0x00020000
#define HWIO_DMA_EIC0_DMA_EIC0_PERIEIC_SHFT 20
#define HWIO_DMA_EIC0_DMA_EIC0_PERIEIC_MASK 0x00100000
#define HWIO_DMA_EIC0_DMA_EIC0_SYSEIC_SHFT  21
#define HWIO_DMA_EIC0_DMA_EIC0_SYSEIC_MASK  0x00200000
#define HWIO_DMA_EIC0_DMA_EIC0_RAMEIC_SHFT  24
#define HWIO_DMA_EIC0_DMA_EIC0_RAMEIC_MASK  0x01000000
#define HWIO_DMA_EIC0_DMA_EIC0_SLLEIC_SHFT  25
#define HWIO_DMA_EIC0_DMA_EIC0_SLLEIC_MASK  0x02000000
#define HWIO_DMA_EIC0_DMA_EIC0_DLLEIC_SHFT  26
#define HWIO_DMA_EIC0_DMA_EIC0_DLLEIC_MASK  0x04000000

//--------

#define HWIO_DMA_ME0STA_ADDR                 0xF00A0130
#define HWIO_DMA_ME0STA_DMA_ME0STA_RSTA_SHFT 0
#define HWIO_DMA_ME0STA_DMA_ME0STA_RSTA_MASK 0x00000001
#define HWIO_DMA_ME0STA_DMA_ME0STA_WSTA_SHFT 4
#define HWIO_DMA_ME0STA_DMA_ME0STA_WSTA_MASK 0x00000010
#define HWIO_DMA_ME0STA_DMA_ME0STA_CH_SHFT   16
#define HWIO_DMA_ME0STA_DMA_ME0STA_CH_MASK   0x003f0000

//--------

#define HWIO_DMA_ME00R_ADDR                0xF00A0140
#define HWIO_DMA_ME00R_DMA_ME00R_RD00_SHFT 0
#define HWIO_DMA_ME00R_DMA_ME00R_RD00_MASK 0x000000ff
#define HWIO_DMA_ME00R_DMA_ME00R_RD01_SHFT 8
#define HWIO_DMA_ME00R_DMA_ME00R_RD01_MASK 0x0000ff00
#define HWIO_DMA_ME00R_DMA_ME00R_RD02_SHFT 16
#define HWIO_DMA_ME00R_DMA_ME00R_RD02_MASK 0x00ff0000
#define HWIO_DMA_ME00R_DMA_ME00R_RD03_SHFT 24
#define HWIO_DMA_ME00R_DMA_ME00R_RD03_MASK 0xff000000

//--------

#define HWIO_DMA_ME01R_ADDR                0xF00A0144
#define HWIO_DMA_ME01R_DMA_ME01R_RD10_SHFT 0
#define HWIO_DMA_ME01R_DMA_ME01R_RD10_MASK 0x000000ff
#define HWIO_DMA_ME01R_DMA_ME01R_RD11_SHFT 8
#define HWIO_DMA_ME01R_DMA_ME01R_RD11_MASK 0x0000ff00
#define HWIO_DMA_ME01R_DMA_ME01R_RD12_SHFT 16
#define HWIO_DMA_ME01R_DMA_ME01R_RD12_MASK 0x00ff0000
#define HWIO_DMA_ME01R_DMA_ME01R_RD13_SHFT 24
#define HWIO_DMA_ME01R_DMA_ME01R_RD13_MASK 0xff000000

//--------

#define HWIO_DMA_ME02R_ADDR                0xF00A0148
#define HWIO_DMA_ME02R_DMA_ME02R_RD20_SHFT 0
#define HWIO_DMA_ME02R_DMA_ME02R_RD20_MASK 0x000000ff
#define HWIO_DMA_ME02R_DMA_ME02R_RD21_SHFT 8
#define HWIO_DMA_ME02R_DMA_ME02R_RD21_MASK 0x0000ff00
#define HWIO_DMA_ME02R_DMA_ME02R_RD22_SHFT 16
#define HWIO_DMA_ME02R_DMA_ME02R_RD22_MASK 0x00ff0000
#define HWIO_DMA_ME02R_DMA_ME02R_RD23_SHFT 24
#define HWIO_DMA_ME02R_DMA_ME02R_RD23_MASK 0xff000000

//--------

#define HWIO_DMA_ME03R_ADDR                0xF00A014C
#define HWIO_DMA_ME03R_DMA_ME03R_RD30_SHFT 0
#define HWIO_DMA_ME03R_DMA_ME03R_RD30_MASK 0x000000ff
#define HWIO_DMA_ME03R_DMA_ME03R_RD31_SHFT 8
#define HWIO_DMA_ME03R_DMA_ME03R_RD31_MASK 0x0000ff00
#define HWIO_DMA_ME03R_DMA_ME03R_RD32_SHFT 16
#define HWIO_DMA_ME03R_DMA_ME03R_RD32_MASK 0x00ff0000
#define HWIO_DMA_ME03R_DMA_ME03R_RD33_SHFT 24
#define HWIO_DMA_ME03R_DMA_ME03R_RD33_MASK 0xff000000

//--------

#define HWIO_DMA_ME04R_ADDR                0xF00A0150
#define HWIO_DMA_ME04R_DMA_ME04R_RD40_SHFT 0
#define HWIO_DMA_ME04R_DMA_ME04R_RD40_MASK 0x000000ff
#define HWIO_DMA_ME04R_DMA_ME04R_RD41_SHFT 8
#define HWIO_DMA_ME04R_DMA_ME04R_RD41_MASK 0x0000ff00
#define HWIO_DMA_ME04R_DMA_ME04R_RD42_SHFT 16
#define HWIO_DMA_ME04R_DMA_ME04R_RD42_MASK 0x00ff0000
#define HWIO_DMA_ME04R_DMA_ME04R_RD43_SHFT 24
#define HWIO_DMA_ME04R_DMA_ME04R_RD43_MASK 0xff000000

//--------

#define HWIO_DMA_ME05R_ADDR                0xF00A0154
#define HWIO_DMA_ME05R_DMA_ME05R_RD50_SHFT 0
#define HWIO_DMA_ME05R_DMA_ME05R_RD50_MASK 0x000000ff
#define HWIO_DMA_ME05R_DMA_ME05R_RD51_SHFT 8
#define HWIO_DMA_ME05R_DMA_ME05R_RD51_MASK 0x0000ff00
#define HWIO_DMA_ME05R_DMA_ME05R_RD52_SHFT 16
#define HWIO_DMA_ME05R_DMA_ME05R_RD52_MASK 0x00ff0000
#define HWIO_DMA_ME05R_DMA_ME05R_RD53_SHFT 24
#define HWIO_DMA_ME05R_DMA_ME05R_RD53_MASK 0xff000000

//--------

#define HWIO_DMA_ME06R_ADDR                0xF00A0158
#define HWIO_DMA_ME06R_DMA_ME06R_RD60_SHFT 0
#define HWIO_DMA_ME06R_DMA_ME06R_RD60_MASK 0x000000ff
#define HWIO_DMA_ME06R_DMA_ME06R_RD61_SHFT 8
#define HWIO_DMA_ME06R_DMA_ME06R_RD61_MASK 0x0000ff00
#define HWIO_DMA_ME06R_DMA_ME06R_RD62_SHFT 16
#define HWIO_DMA_ME06R_DMA_ME06R_RD62_MASK 0x00ff0000
#define HWIO_DMA_ME06R_DMA_ME06R_RD63_SHFT 24
#define HWIO_DMA_ME06R_DMA_ME06R_RD63_MASK 0xff000000

//--------

#define HWIO_DMA_ME07R_ADDR                0xF00A015C
#define HWIO_DMA_ME07R_DMA_ME07R_RD70_SHFT 0
#define HWIO_DMA_ME07R_DMA_ME07R_RD70_MASK 0x000000ff
#define HWIO_DMA_ME07R_DMA_ME07R_RD71_SHFT 8
#define HWIO_DMA_ME07R_DMA_ME07R_RD71_MASK 0x0000ff00
#define HWIO_DMA_ME07R_DMA_ME07R_RD72_SHFT 16
#define HWIO_DMA_ME07R_DMA_ME07R_RD72_MASK 0x00ff0000
#define HWIO_DMA_ME07R_DMA_ME07R_RD73_SHFT 24
#define HWIO_DMA_ME07R_DMA_ME07R_RD73_MASK 0xff000000

//--------

#define HWIO_DMA_ME08R_ADDR                0xF00A0160
#define HWIO_DMA_ME08R_DMA_ME08R_RD80_SHFT 0
#define HWIO_DMA_ME08R_DMA_ME08R_RD80_MASK 0x000000ff
#define HWIO_DMA_ME08R_DMA_ME08R_RD81_SHFT 8
#define HWIO_DMA_ME08R_DMA_ME08R_RD81_MASK 0x0000ff00
#define HWIO_DMA_ME08R_DMA_ME08R_RD82_SHFT 16
#define HWIO_DMA_ME08R_DMA_ME08R_RD82_MASK 0x00ff0000
#define HWIO_DMA_ME08R_DMA_ME08R_RD83_SHFT 24
#define HWIO_DMA_ME08R_DMA_ME08R_RD83_MASK 0xff000000

//--------

#define HWIO_DMA_MR09R_ADDR                0xF00A0164
#define HWIO_DMA_MR09R_DMA_MR09R_RD90_SHFT 0
#define HWIO_DMA_MR09R_DMA_MR09R_RD90_MASK 0x000000ff
#define HWIO_DMA_MR09R_DMA_MR09R_RD91_SHFT 8
#define HWIO_DMA_MR09R_DMA_MR09R_RD91_MASK 0x0000ff00
#define HWIO_DMA_MR09R_DMA_MR09R_RD92_SHFT 16
#define HWIO_DMA_MR09R_DMA_MR09R_RD92_MASK 0x00ff0000
#define HWIO_DMA_MR09R_DMA_MR09R_RD93_SHFT 24
#define HWIO_DMA_MR09R_DMA_MR09R_RD93_MASK 0xff000000

//--------

#define HWIO_DMA_ME010R_ADDR                  0xF00A0168
#define HWIO_DMA_ME010R_DMA_ME010R_RD100_SHFT 0
#define HWIO_DMA_ME010R_DMA_ME010R_RD100_MASK 0x000000ff
#define HWIO_DMA_ME010R_DMA_ME010R_RD101_SHFT 8
#define HWIO_DMA_ME010R_DMA_ME010R_RD101_MASK 0x0000ff00
#define HWIO_DMA_ME010R_DMA_ME010R_RD102_SHFT 16
#define HWIO_DMA_ME010R_DMA_ME010R_RD102_MASK 0x00ff0000
#define HWIO_DMA_ME010R_DMA_ME010R_RD103_SHFT 24
#define HWIO_DMA_ME010R_DMA_ME010R_RD103_MASK 0xff000000

//--------

#define HWIO_DMA_ME011R_ADDR                  0xF00A016C
#define HWIO_DMA_ME011R_DMA_ME011R_RD110_SHFT 0
#define HWIO_DMA_ME011R_DMA_ME011R_RD110_MASK 0x000000ff
#define HWIO_DMA_ME011R_DMA_ME011R_RD111_SHFT 8
#define HWIO_DMA_ME011R_DMA_ME011R_RD111_MASK 0x0000ff00
#define HWIO_DMA_ME011R_DMA_ME011R_RD112_SHFT 16
#define HWIO_DMA_ME011R_DMA_ME011R_RD112_MASK 0x00ff0000
#define HWIO_DMA_ME011R_DMA_ME011R_RD113_SHFT 24
#define HWIO_DMA_ME011R_DMA_ME011R_RD113_MASK 0xff000000

//--------

#define HWIO_DMA_ME012R_ADDR                  0xF00A0170
#define HWIO_DMA_ME012R_DMA_ME012R_RD120_SHFT 0
#define HWIO_DMA_ME012R_DMA_ME012R_RD120_MASK 0x000000ff
#define HWIO_DMA_ME012R_DMA_ME012R_RD121_SHFT 8
#define HWIO_DMA_ME012R_DMA_ME012R_RD121_MASK 0x0000ff00
#define HWIO_DMA_ME012R_DMA_ME012R_RD122_SHFT 16
#define HWIO_DMA_ME012R_DMA_ME012R_RD122_MASK 0x00ff0000
#define HWIO_DMA_ME012R_DMA_ME012R_RD123_SHFT 24
#define HWIO_DMA_ME012R_DMA_ME012R_RD123_MASK 0xff000000

//--------

#define HWIO_DMA_ME013R_ADDR                  0xF00A0174
#define HWIO_DMA_ME013R_DMA_ME013R_RD130_SHFT 0
#define HWIO_DMA_ME013R_DMA_ME013R_RD130_MASK 0x000000ff
#define HWIO_DMA_ME013R_DMA_ME013R_RD131_SHFT 8
#define HWIO_DMA_ME013R_DMA_ME013R_RD131_MASK 0x0000ff00
#define HWIO_DMA_ME013R_DMA_ME013R_RD132_SHFT 16
#define HWIO_DMA_ME013R_DMA_ME013R_RD132_MASK 0x00ff0000
#define HWIO_DMA_ME013R_DMA_ME013R_RD133_SHFT 24
#define HWIO_DMA_ME013R_DMA_ME013R_RD133_MASK 0xff000000

//--------

#define HWIO_DMA_ME014R_ADDR                  0xF00A0178
#define HWIO_DMA_ME014R_DMA_ME014R_RD140_SHFT 0
#define HWIO_DMA_ME014R_DMA_ME014R_RD140_MASK 0x000000ff
#define HWIO_DMA_ME014R_DMA_ME014R_RD141_SHFT 8
#define HWIO_DMA_ME014R_DMA_ME014R_RD141_MASK 0x0000ff00
#define HWIO_DMA_ME014R_DMA_ME014R_RD142_SHFT 16
#define HWIO_DMA_ME014R_DMA_ME014R_RD142_MASK 0x00ff0000
#define HWIO_DMA_ME014R_DMA_ME014R_RD143_SHFT 24
#define HWIO_DMA_ME014R_DMA_ME014R_RD143_MASK 0xff000000

//--------

#define HWIO_DMA_ME015R_ADDR                  0xF00A017C
#define HWIO_DMA_ME015R_DMA_ME015R_RD150_SHFT 0
#define HWIO_DMA_ME015R_DMA_ME015R_RD150_MASK 0x000000ff
#define HWIO_DMA_ME015R_DMA_ME015R_RD151_SHFT 8
#define HWIO_DMA_ME015R_DMA_ME015R_RD151_MASK 0x0000ff00
#define HWIO_DMA_ME015R_DMA_ME015R_RD152_SHFT 16
#define HWIO_DMA_ME015R_DMA_ME015R_RD152_MASK 0x00ff0000
#define HWIO_DMA_ME015R_DMA_ME015R_RD153_SHFT 24
#define HWIO_DMA_ME015R_DMA_ME015R_RD153_MASK 0xff000000

//--------

#define HWIO_DMA_ME0RDCRC_ADDR                    0xF00A0180
#define HWIO_DMA_ME0RDCRC_DMA_ME0RDCRC_RDCRC_SHFT 0
#define HWIO_DMA_ME0RDCRC_DMA_ME0RDCRC_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_ME0SDCRC_ADDR                    0xF00A0184
#define HWIO_DMA_ME0SDCRC_DMA_ME0SDCRC_SDCRC_SHFT 0
#define HWIO_DMA_ME0SDCRC_DMA_ME0SDCRC_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_ME0SADR_ADDR                  0xF00A0188
#define HWIO_DMA_ME0SADR_DMA_ME0SADR_SADR_SHFT 0
#define HWIO_DMA_ME0SADR_DMA_ME0SADR_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ME0DADR_ADDR                  0xF00A018C
#define HWIO_DMA_ME0DADR_DMA_ME0DADR_DADR_SHFT 0
#define HWIO_DMA_ME0DADR_DMA_ME0DADR_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ME0ADICR_ADDR                    0xF00A0190
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_SMF_SHFT   0
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_SMF_MASK   0x00000007
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_INCS_SHFT  3
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_INCS_MASK  0x00000008
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_DMF_SHFT   4
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_DMF_MASK   0x00000070
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_INCD_SHFT  7
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_INCD_MASK  0x00000080
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_CBLS_SHFT  8
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_CBLS_MASK  0x00000f00
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_CBLD_SHFT  12
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_CBLD_MASK  0x0000f000
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_SHCT_SHFT  16
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_SHCT_MASK  0x000f0000
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_SCBE_SHFT  20
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_SCBE_MASK  0x00100000
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_DCBE_SHFT  21
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_DCBE_MASK  0x00200000
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_STAMP_SHFT 22
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_STAMP_MASK 0x00400000
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_WRPSE_SHFT 24
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_WRPSE_MASK 0x01000000
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_WRPDE_SHFT 25
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_WRPDE_MASK 0x02000000
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_INTCT_SHFT 26
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_INTCT_MASK 0x0c000000
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_IRDV_SHFT  28
#define HWIO_DMA_ME0ADICR_DMA_ME0ADICR_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_ME0CHCTL_ADDR                     0xF00A0194
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_TREL_SHFT   0
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_TREL_MASK   0x00003fff
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_BLKM_SHFT   16
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_BLKM_MASK   0x00070000
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_RROAT_SHFT  19
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_RROAT_MASK  0x00080000
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_CHMODE_SHFT 20
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_CHMODE_MASK 0x00100000
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_CHDW_SHFT   21
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_CHDW_MASK   0x00e00000
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_PRTSEL_SHFT 24
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_PRTSEL_MASK 0x07000000
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_SWAP_SHFT   27
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_SWAP_MASK   0x08000000
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_PRSEL_SHFT  28
#define HWIO_DMA_ME0CHCTL_DMA_ME0CHCTL_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_ME0SHADR_ADDR                    0xF00A0198
#define HWIO_DMA_ME0SHADR_DMA_ME0SHADR_SHADR_SHFT 0
#define HWIO_DMA_ME0SHADR_DMA_ME0SHADR_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ME0CHSTA_ADDR                     0xF00A019C
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_TCNT_SHFT   0
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_TCNT_MASK   0x00003fff
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_LXO_SHFT    15
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_LXO_MASK    0x00008000
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_WRPS_SHFT   16
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_WRPS_MASK   0x00010000
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_WRPD_SHFT   17
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_WRPD_MASK   0x00020000
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_ICH_SHFT    18
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_ICH_MASK    0x00040000
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_IPM_SHFT    19
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_IPM_MASK    0x00080000
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_BUFFER_SHFT 22
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_BUFFER_MASK 0x00400000
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_FROZEN_SHFT 23
#define HWIO_DMA_ME0CHSTA_DMA_ME0CHSTA_FROZEN_MASK 0x00800000

//--------

#define HWIO_DMA_EIE1_ADDR                 0xF00A1120
#define HWIO_DMA_EIE1_DMA_EIE1_SEIE_SHFT   16
#define HWIO_DMA_EIE1_DMA_EIE1_SEIE_MASK   0x00010000
#define HWIO_DMA_EIE1_DMA_EIE1_DEIE_SHFT   17
#define HWIO_DMA_EIE1_DMA_EIE1_DEIE_MASK   0x00020000
#define HWIO_DMA_EIE1_DMA_EIE1_DLLEIE_SHFT 26
#define HWIO_DMA_EIE1_DMA_EIE1_DLLEIE_MASK 0x04000000

//--------

#define HWIO_DMA_EIF1_ADDR                  0xF00A1124
#define HWIO_DMA_EIF1_DMA_EIF1_LEC_SHFT     0
#define HWIO_DMA_EIF1_DMA_EIF1_LEC_MASK     0x0000003f
#define HWIO_DMA_EIF1_DMA_EIF1_SEIF_SHFT    16
#define HWIO_DMA_EIF1_DMA_EIF1_SEIF_MASK    0x00010000
#define HWIO_DMA_EIF1_DMA_EIF1_DEIF_SHFT    17
#define HWIO_DMA_EIF1_DMA_EIF1_DEIF_MASK    0x00020000
#define HWIO_DMA_EIF1_DMA_EIF1_PERIEIF_SHFT 20
#define HWIO_DMA_EIF1_DMA_EIF1_PERIEIF_MASK 0x00100000
#define HWIO_DMA_EIF1_DMA_EIF1_SYSEIF_SHFT  21
#define HWIO_DMA_EIF1_DMA_EIF1_SYSEIF_MASK  0x00200000
#define HWIO_DMA_EIF1_DMA_EIF1_RAMEIF_SHFT  24
#define HWIO_DMA_EIF1_DMA_EIF1_RAMEIF_MASK  0x01000000
#define HWIO_DMA_EIF1_DMA_EIF1_SLLEIF_SHFT  25
#define HWIO_DMA_EIF1_DMA_EIF1_SLLEIF_MASK  0x02000000
#define HWIO_DMA_EIF1_DMA_EIF1_DLLEIF_SHFT  26
#define HWIO_DMA_EIF1_DMA_EIF1_DLLEIF_MASK  0x04000000

//--------

#define HWIO_DMA_EIC1_ADDR                  0xF00A1128
#define HWIO_DMA_EIC1_DMA_EIC1_SEIC_SHFT    16
#define HWIO_DMA_EIC1_DMA_EIC1_SEIC_MASK    0x00010000
#define HWIO_DMA_EIC1_DMA_EIC1_DEIC_SHFT    17
#define HWIO_DMA_EIC1_DMA_EIC1_DEIC_MASK    0x00020000
#define HWIO_DMA_EIC1_DMA_EIC1_PERIEIC_SHFT 20
#define HWIO_DMA_EIC1_DMA_EIC1_PERIEIC_MASK 0x00100000
#define HWIO_DMA_EIC1_DMA_EIC1_SYSEIC_SHFT  21
#define HWIO_DMA_EIC1_DMA_EIC1_SYSEIC_MASK  0x00200000
#define HWIO_DMA_EIC1_DMA_EIC1_RAMEIC_SHFT  24
#define HWIO_DMA_EIC1_DMA_EIC1_RAMEIC_MASK  0x01000000
#define HWIO_DMA_EIC1_DMA_EIC1_SLLEIC_SHFT  25
#define HWIO_DMA_EIC1_DMA_EIC1_SLLEIC_MASK  0x02000000
#define HWIO_DMA_EIC1_DMA_EIC1_DLLEIC_SHFT  26
#define HWIO_DMA_EIC1_DMA_EIC1_DLLEIC_MASK  0x04000000

//--------

#define HWIO_DMA_ME1STA_ADDR                 0xF00A1130
#define HWIO_DMA_ME1STA_DMA_ME1STA_RSTA_SHFT 0
#define HWIO_DMA_ME1STA_DMA_ME1STA_RSTA_MASK 0x00000001
#define HWIO_DMA_ME1STA_DMA_ME1STA_WSTA_SHFT 4
#define HWIO_DMA_ME1STA_DMA_ME1STA_WSTA_MASK 0x00000010
#define HWIO_DMA_ME1STA_DMA_ME1STA_CH_SHFT   16
#define HWIO_DMA_ME1STA_DMA_ME1STA_CH_MASK   0x003f0000

//--------

#define HWIO_DMA_ME10R_ADDR                0xF00A1140
#define HWIO_DMA_ME10R_DMA_ME10R_RD00_SHFT 0
#define HWIO_DMA_ME10R_DMA_ME10R_RD00_MASK 0x000000ff
#define HWIO_DMA_ME10R_DMA_ME10R_RD01_SHFT 8
#define HWIO_DMA_ME10R_DMA_ME10R_RD01_MASK 0x0000ff00
#define HWIO_DMA_ME10R_DMA_ME10R_RD02_SHFT 16
#define HWIO_DMA_ME10R_DMA_ME10R_RD02_MASK 0x00ff0000
#define HWIO_DMA_ME10R_DMA_ME10R_RD03_SHFT 24
#define HWIO_DMA_ME10R_DMA_ME10R_RD03_MASK 0xff000000

//--------

#define HWIO_DMA_ME11R_ADDR                0xF00A1144
#define HWIO_DMA_ME11R_DMA_ME11R_RD10_SHFT 0
#define HWIO_DMA_ME11R_DMA_ME11R_RD10_MASK 0x000000ff
#define HWIO_DMA_ME11R_DMA_ME11R_RD11_SHFT 8
#define HWIO_DMA_ME11R_DMA_ME11R_RD11_MASK 0x0000ff00
#define HWIO_DMA_ME11R_DMA_ME11R_RD12_SHFT 16
#define HWIO_DMA_ME11R_DMA_ME11R_RD12_MASK 0x00ff0000
#define HWIO_DMA_ME11R_DMA_ME11R_RD13_SHFT 24
#define HWIO_DMA_ME11R_DMA_ME11R_RD13_MASK 0xff000000

//--------

#define HWIO_DMA_ME12R_ADDR                0xF00A1148
#define HWIO_DMA_ME12R_DMA_ME12R_RD20_SHFT 0
#define HWIO_DMA_ME12R_DMA_ME12R_RD20_MASK 0x000000ff
#define HWIO_DMA_ME12R_DMA_ME12R_RD21_SHFT 8
#define HWIO_DMA_ME12R_DMA_ME12R_RD21_MASK 0x0000ff00
#define HWIO_DMA_ME12R_DMA_ME12R_RD22_SHFT 16
#define HWIO_DMA_ME12R_DMA_ME12R_RD22_MASK 0x00ff0000
#define HWIO_DMA_ME12R_DMA_ME12R_RD23_SHFT 24
#define HWIO_DMA_ME12R_DMA_ME12R_RD23_MASK 0xff000000

//--------

#define HWIO_DMA_ME13R_ADDR                0xF00A114C
#define HWIO_DMA_ME13R_DMA_ME13R_RD30_SHFT 0
#define HWIO_DMA_ME13R_DMA_ME13R_RD30_MASK 0x000000ff
#define HWIO_DMA_ME13R_DMA_ME13R_RD31_SHFT 8
#define HWIO_DMA_ME13R_DMA_ME13R_RD31_MASK 0x0000ff00
#define HWIO_DMA_ME13R_DMA_ME13R_RD32_SHFT 16
#define HWIO_DMA_ME13R_DMA_ME13R_RD32_MASK 0x00ff0000
#define HWIO_DMA_ME13R_DMA_ME13R_RD33_SHFT 24
#define HWIO_DMA_ME13R_DMA_ME13R_RD33_MASK 0xff000000

//--------

#define HWIO_DMA_ME14R_ADDR                0xF00A1150
#define HWIO_DMA_ME14R_DMA_ME14R_RD40_SHFT 0
#define HWIO_DMA_ME14R_DMA_ME14R_RD40_MASK 0x000000ff
#define HWIO_DMA_ME14R_DMA_ME14R_RD41_SHFT 8
#define HWIO_DMA_ME14R_DMA_ME14R_RD41_MASK 0x0000ff00
#define HWIO_DMA_ME14R_DMA_ME14R_RD42_SHFT 16
#define HWIO_DMA_ME14R_DMA_ME14R_RD42_MASK 0x00ff0000
#define HWIO_DMA_ME14R_DMA_ME14R_RD43_SHFT 24
#define HWIO_DMA_ME14R_DMA_ME14R_RD43_MASK 0xff000000

//--------

#define HWIO_DMA_ME15R_ADDR                0xF00A1154
#define HWIO_DMA_ME15R_DMA_ME15R_RD50_SHFT 0
#define HWIO_DMA_ME15R_DMA_ME15R_RD50_MASK 0x000000ff
#define HWIO_DMA_ME15R_DMA_ME15R_RD51_SHFT 8
#define HWIO_DMA_ME15R_DMA_ME15R_RD51_MASK 0x0000ff00
#define HWIO_DMA_ME15R_DMA_ME15R_RD52_SHFT 16
#define HWIO_DMA_ME15R_DMA_ME15R_RD52_MASK 0x00ff0000
#define HWIO_DMA_ME15R_DMA_ME15R_RD53_SHFT 24
#define HWIO_DMA_ME15R_DMA_ME15R_RD53_MASK 0xff000000

//--------

#define HWIO_DMA_ME16R_ADDR                0xF00A1158
#define HWIO_DMA_ME16R_DMA_ME16R_RD60_SHFT 0
#define HWIO_DMA_ME16R_DMA_ME16R_RD60_MASK 0x000000ff
#define HWIO_DMA_ME16R_DMA_ME16R_RD61_SHFT 8
#define HWIO_DMA_ME16R_DMA_ME16R_RD61_MASK 0x0000ff00
#define HWIO_DMA_ME16R_DMA_ME16R_RD62_SHFT 16
#define HWIO_DMA_ME16R_DMA_ME16R_RD62_MASK 0x00ff0000
#define HWIO_DMA_ME16R_DMA_ME16R_RD63_SHFT 24
#define HWIO_DMA_ME16R_DMA_ME16R_RD63_MASK 0xff000000

//--------

#define HWIO_DMA_ME17R_ADDR                0xF00A115C
#define HWIO_DMA_ME17R_DMA_ME17R_RD70_SHFT 0
#define HWIO_DMA_ME17R_DMA_ME17R_RD70_MASK 0x000000ff
#define HWIO_DMA_ME17R_DMA_ME17R_RD71_SHFT 8
#define HWIO_DMA_ME17R_DMA_ME17R_RD71_MASK 0x0000ff00
#define HWIO_DMA_ME17R_DMA_ME17R_RD72_SHFT 16
#define HWIO_DMA_ME17R_DMA_ME17R_RD72_MASK 0x00ff0000
#define HWIO_DMA_ME17R_DMA_ME17R_RD73_SHFT 24
#define HWIO_DMA_ME17R_DMA_ME17R_RD73_MASK 0xff000000

//--------

#define HWIO_DMA_ME18R_ADDR                0xF00A1160
#define HWIO_DMA_ME18R_DMA_ME18R_RD80_SHFT 0
#define HWIO_DMA_ME18R_DMA_ME18R_RD80_MASK 0x000000ff
#define HWIO_DMA_ME18R_DMA_ME18R_RD81_SHFT 8
#define HWIO_DMA_ME18R_DMA_ME18R_RD81_MASK 0x0000ff00
#define HWIO_DMA_ME18R_DMA_ME18R_RD82_SHFT 16
#define HWIO_DMA_ME18R_DMA_ME18R_RD82_MASK 0x00ff0000
#define HWIO_DMA_ME18R_DMA_ME18R_RD83_SHFT 24
#define HWIO_DMA_ME18R_DMA_ME18R_RD83_MASK 0xff000000

//--------

#define HWIO_DMA_MR19R_ADDR                0xF00A1164
#define HWIO_DMA_MR19R_DMA_MR19R_RD90_SHFT 0
#define HWIO_DMA_MR19R_DMA_MR19R_RD90_MASK 0x000000ff
#define HWIO_DMA_MR19R_DMA_MR19R_RD91_SHFT 8
#define HWIO_DMA_MR19R_DMA_MR19R_RD91_MASK 0x0000ff00
#define HWIO_DMA_MR19R_DMA_MR19R_RD92_SHFT 16
#define HWIO_DMA_MR19R_DMA_MR19R_RD92_MASK 0x00ff0000
#define HWIO_DMA_MR19R_DMA_MR19R_RD93_SHFT 24
#define HWIO_DMA_MR19R_DMA_MR19R_RD93_MASK 0xff000000

//--------

#define HWIO_DMA_ME110R_ADDR                  0xF00A1168
#define HWIO_DMA_ME110R_DMA_ME110R_RD100_SHFT 0
#define HWIO_DMA_ME110R_DMA_ME110R_RD100_MASK 0x000000ff
#define HWIO_DMA_ME110R_DMA_ME110R_RD101_SHFT 8
#define HWIO_DMA_ME110R_DMA_ME110R_RD101_MASK 0x0000ff00
#define HWIO_DMA_ME110R_DMA_ME110R_RD102_SHFT 16
#define HWIO_DMA_ME110R_DMA_ME110R_RD102_MASK 0x00ff0000
#define HWIO_DMA_ME110R_DMA_ME110R_RD103_SHFT 24
#define HWIO_DMA_ME110R_DMA_ME110R_RD103_MASK 0xff000000

//--------

#define HWIO_DMA_ME111R_ADDR                  0xF00A116C
#define HWIO_DMA_ME111R_DMA_ME111R_RD110_SHFT 0
#define HWIO_DMA_ME111R_DMA_ME111R_RD110_MASK 0x000000ff
#define HWIO_DMA_ME111R_DMA_ME111R_RD111_SHFT 8
#define HWIO_DMA_ME111R_DMA_ME111R_RD111_MASK 0x0000ff00
#define HWIO_DMA_ME111R_DMA_ME111R_RD112_SHFT 16
#define HWIO_DMA_ME111R_DMA_ME111R_RD112_MASK 0x00ff0000
#define HWIO_DMA_ME111R_DMA_ME111R_RD113_SHFT 24
#define HWIO_DMA_ME111R_DMA_ME111R_RD113_MASK 0xff000000

//--------

#define HWIO_DMA_ME112R_ADDR                  0xF00A1170
#define HWIO_DMA_ME112R_DMA_ME112R_RD120_SHFT 0
#define HWIO_DMA_ME112R_DMA_ME112R_RD120_MASK 0x000000ff
#define HWIO_DMA_ME112R_DMA_ME112R_RD121_SHFT 8
#define HWIO_DMA_ME112R_DMA_ME112R_RD121_MASK 0x0000ff00
#define HWIO_DMA_ME112R_DMA_ME112R_RD122_SHFT 16
#define HWIO_DMA_ME112R_DMA_ME112R_RD122_MASK 0x00ff0000
#define HWIO_DMA_ME112R_DMA_ME112R_RD123_SHFT 24
#define HWIO_DMA_ME112R_DMA_ME112R_RD123_MASK 0xff000000

//--------

#define HWIO_DMA_ME113R_ADDR                  0xF00A1174
#define HWIO_DMA_ME113R_DMA_ME113R_RD130_SHFT 0
#define HWIO_DMA_ME113R_DMA_ME113R_RD130_MASK 0x000000ff
#define HWIO_DMA_ME113R_DMA_ME113R_RD131_SHFT 8
#define HWIO_DMA_ME113R_DMA_ME113R_RD131_MASK 0x0000ff00
#define HWIO_DMA_ME113R_DMA_ME113R_RD132_SHFT 16
#define HWIO_DMA_ME113R_DMA_ME113R_RD132_MASK 0x00ff0000
#define HWIO_DMA_ME113R_DMA_ME113R_RD133_SHFT 24
#define HWIO_DMA_ME113R_DMA_ME113R_RD133_MASK 0xff000000

//--------

#define HWIO_DMA_ME114R_ADDR                  0xF00A1178
#define HWIO_DMA_ME114R_DMA_ME114R_RD140_SHFT 0
#define HWIO_DMA_ME114R_DMA_ME114R_RD140_MASK 0x000000ff
#define HWIO_DMA_ME114R_DMA_ME114R_RD141_SHFT 8
#define HWIO_DMA_ME114R_DMA_ME114R_RD141_MASK 0x0000ff00
#define HWIO_DMA_ME114R_DMA_ME114R_RD142_SHFT 16
#define HWIO_DMA_ME114R_DMA_ME114R_RD142_MASK 0x00ff0000
#define HWIO_DMA_ME114R_DMA_ME114R_RD143_SHFT 24
#define HWIO_DMA_ME114R_DMA_ME114R_RD143_MASK 0xff000000

//--------

#define HWIO_DMA_ME115R_ADDR                  0xF00A117C
#define HWIO_DMA_ME115R_DMA_ME115R_RD150_SHFT 0
#define HWIO_DMA_ME115R_DMA_ME115R_RD150_MASK 0x000000ff
#define HWIO_DMA_ME115R_DMA_ME115R_RD151_SHFT 8
#define HWIO_DMA_ME115R_DMA_ME115R_RD151_MASK 0x0000ff00
#define HWIO_DMA_ME115R_DMA_ME115R_RD152_SHFT 16
#define HWIO_DMA_ME115R_DMA_ME115R_RD152_MASK 0x00ff0000
#define HWIO_DMA_ME115R_DMA_ME115R_RD153_SHFT 24
#define HWIO_DMA_ME115R_DMA_ME115R_RD153_MASK 0xff000000

//--------

#define HWIO_DMA_ME1RDCRC_ADDR                    0xF00A1180
#define HWIO_DMA_ME1RDCRC_DMA_ME1RDCRC_RDCRC_SHFT 0
#define HWIO_DMA_ME1RDCRC_DMA_ME1RDCRC_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_ME1SDCRC_ADDR                    0xF00A1184
#define HWIO_DMA_ME1SDCRC_DMA_ME1SDCRC_SDCRC_SHFT 0
#define HWIO_DMA_ME1SDCRC_DMA_ME1SDCRC_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_ME1SADR_ADDR                  0xF00A1188
#define HWIO_DMA_ME1SADR_DMA_ME1SADR_SADR_SHFT 0
#define HWIO_DMA_ME1SADR_DMA_ME1SADR_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ME1DADR_ADDR                  0xF00A118C
#define HWIO_DMA_ME1DADR_DMA_ME1DADR_DADR_SHFT 0
#define HWIO_DMA_ME1DADR_DMA_ME1DADR_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ME1ADICR_ADDR                    0xF00A1190
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_SMF_SHFT   0
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_SMF_MASK   0x00000007
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_INCS_SHFT  3
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_INCS_MASK  0x00000008
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_DMF_SHFT   4
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_DMF_MASK   0x00000070
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_INCD_SHFT  7
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_INCD_MASK  0x00000080
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_CBLS_SHFT  8
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_CBLS_MASK  0x00000f00
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_CBLD_SHFT  12
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_CBLD_MASK  0x0000f000
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_SHCT_SHFT  16
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_SHCT_MASK  0x000f0000
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_SCBE_SHFT  20
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_SCBE_MASK  0x00100000
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_DCBE_SHFT  21
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_DCBE_MASK  0x00200000
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_STAMP_SHFT 22
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_STAMP_MASK 0x00400000
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_WRPSE_SHFT 24
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_WRPSE_MASK 0x01000000
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_WRPDE_SHFT 25
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_WRPDE_MASK 0x02000000
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_INTCT_SHFT 26
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_INTCT_MASK 0x0c000000
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_IRDV_SHFT  28
#define HWIO_DMA_ME1ADICR_DMA_ME1ADICR_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_ME1CHCTL_ADDR                     0xF00A1194
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_TREL_SHFT   0
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_TREL_MASK   0x00003fff
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_BLKM_SHFT   16
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_BLKM_MASK   0x00070000
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_RROAT_SHFT  19
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_RROAT_MASK  0x00080000
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_CHMODE_SHFT 20
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_CHMODE_MASK 0x00100000
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_CHDW_SHFT   21
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_CHDW_MASK   0x00e00000
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_PRTSEL_SHFT 24
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_PRTSEL_MASK 0x07000000
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_SWAP_SHFT   27
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_SWAP_MASK   0x08000000
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_PRSEL_SHFT  28
#define HWIO_DMA_ME1CHCTL_DMA_ME1CHCTL_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_ME1SHADR_ADDR                    0xF00A1198
#define HWIO_DMA_ME1SHADR_DMA_ME1SHADR_SHADR_SHFT 0
#define HWIO_DMA_ME1SHADR_DMA_ME1SHADR_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ME1CHSTA_ADDR                     0xF00A119C
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_TCNT_SHFT   0
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_TCNT_MASK   0x00003fff
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_LXO_SHFT    15
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_LXO_MASK    0x00008000
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_WRPS_SHFT   16
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_WRPS_MASK   0x00010000
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_WRPD_SHFT   17
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_WRPD_MASK   0x00020000
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_ICH_SHFT    18
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_ICH_MASK    0x00040000
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_IPM_SHFT    19
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_IPM_MASK    0x00080000
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_BUFFER_SHFT 22
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_BUFFER_MASK 0x00400000
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_FROZEN_SHFT 23
#define HWIO_DMA_ME1CHSTA_DMA_ME1CHSTA_FROZEN_MASK 0x00800000

//--------

#define HWIO_DMA_MOD0_ADDR              0xF00A1300
#define HWIO_DMA_MOD0_DMA_MOD0_MOD_SHFT 0
#define HWIO_DMA_MOD0_DMA_MOD0_MOD_MASK 0x00000001

//--------

#define HWIO_DMA_MOD1_ADDR              0xF00A1304
#define HWIO_DMA_MOD1_DMA_MOD1_MOD_SHFT 0
#define HWIO_DMA_MOD1_DMA_MOD1_MOD_MASK 0x00000001

//--------

#define HWIO_DMA_MOD2_ADDR              0xF00A1308
#define HWIO_DMA_MOD2_DMA_MOD2_MOD_SHFT 0
#define HWIO_DMA_MOD2_DMA_MOD2_MOD_MASK 0x00000001

//--------

#define HWIO_DMA_MOD3_ADDR              0xF00A130C
#define HWIO_DMA_MOD3_DMA_MOD3_MOD_SHFT 0
#define HWIO_DMA_MOD3_DMA_MOD3_MOD_MASK 0x00000001

//--------

#define HWIO_DMA_EIS0_ADDR              0xF00A1320
#define HWIO_DMA_EIS0_DMA_EIS0_SIT_SHFT 0
#define HWIO_DMA_EIS0_DMA_EIS0_SIT_MASK 0x00000001

//--------

#define HWIO_DMA_EIS1_ADDR              0xF00A1324
#define HWIO_DMA_EIS1_DMA_EIS1_SIT_SHFT 0
#define HWIO_DMA_EIS1_DMA_EIS1_SIT_MASK 0x00000001

//--------

#define HWIO_DMA_EIS2_ADDR              0xF00A1328
#define HWIO_DMA_EIS2_DMA_EIS2_SIT_SHFT 0
#define HWIO_DMA_EIS2_DMA_EIS2_SIT_MASK 0x00000001

//--------

#define HWIO_DMA_EIS3_ADDR              0xF00A132C
#define HWIO_DMA_EIS3_DMA_EIS3_SIT_SHFT 0
#define HWIO_DMA_EIS3_DMA_EIS3_SIT_MASK 0x00000001

//--------

#define HWIO_DMA_HRR0_ADDR              0xF00A1800
#define HWIO_DMA_HRR0_DMA_HRR0_HRP_SHFT 0
#define HWIO_DMA_HRR0_DMA_HRR0_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR1_ADDR              0xF00A1804
#define HWIO_DMA_HRR1_DMA_HRR1_HRP_SHFT 0
#define HWIO_DMA_HRR1_DMA_HRR1_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR2_ADDR              0xF00A1808
#define HWIO_DMA_HRR2_DMA_HRR2_HRP_SHFT 0
#define HWIO_DMA_HRR2_DMA_HRR2_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR3_ADDR              0xF00A180C
#define HWIO_DMA_HRR3_DMA_HRR3_HRP_SHFT 0
#define HWIO_DMA_HRR3_DMA_HRR3_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR4_ADDR              0xF00A1810
#define HWIO_DMA_HRR4_DMA_HRR4_HRP_SHFT 0
#define HWIO_DMA_HRR4_DMA_HRR4_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR5_ADDR              0xF00A1814
#define HWIO_DMA_HRR5_DMA_HRR5_HRP_SHFT 0
#define HWIO_DMA_HRR5_DMA_HRR5_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR6_ADDR              0xF00A1818
#define HWIO_DMA_HRR6_DMA_HRR6_HRP_SHFT 0
#define HWIO_DMA_HRR6_DMA_HRR6_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR7_ADDR              0xF00A181C
#define HWIO_DMA_HRR7_DMA_HRR7_HRP_SHFT 0
#define HWIO_DMA_HRR7_DMA_HRR7_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR8_ADDR              0xF00A1820
#define HWIO_DMA_HRR8_DMA_HRR8_HRP_SHFT 0
#define HWIO_DMA_HRR8_DMA_HRR8_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR9_ADDR              0xF00A1824
#define HWIO_DMA_HRR9_DMA_HRR9_HRP_SHFT 0
#define HWIO_DMA_HRR9_DMA_HRR9_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR10_ADDR               0xF00A1828
#define HWIO_DMA_HRR10_DMA_HRR10_HRP_SHFT 0
#define HWIO_DMA_HRR10_DMA_HRR10_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR11_ADDR               0xF00A182C
#define HWIO_DMA_HRR11_DMA_HRR11_HRP_SHFT 0
#define HWIO_DMA_HRR11_DMA_HRR11_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR12_ADDR               0xF00A1830
#define HWIO_DMA_HRR12_DMA_HRR12_HRP_SHFT 0
#define HWIO_DMA_HRR12_DMA_HRR12_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR13_ADDR               0xF00A1834
#define HWIO_DMA_HRR13_DMA_HRR13_HRP_SHFT 0
#define HWIO_DMA_HRR13_DMA_HRR13_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR14_ADDR               0xF00A1838
#define HWIO_DMA_HRR14_DMA_HRR14_HRP_SHFT 0
#define HWIO_DMA_HRR14_DMA_HRR14_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR15_ADDR               0xF00A183C
#define HWIO_DMA_HRR15_DMA_HRR15_HRP_SHFT 0
#define HWIO_DMA_HRR15_DMA_HRR15_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR16_ADDR               0xF00A1840
#define HWIO_DMA_HRR16_DMA_HRR16_HRP_SHFT 0
#define HWIO_DMA_HRR16_DMA_HRR16_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR17_ADDR               0xF00A1844
#define HWIO_DMA_HRR17_DMA_HRR17_HRP_SHFT 0
#define HWIO_DMA_HRR17_DMA_HRR17_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR18_ADDR               0xF00A1848
#define HWIO_DMA_HRR18_DMA_HRR18_HRP_SHFT 0
#define HWIO_DMA_HRR18_DMA_HRR18_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR19_ADDR               0xF00A184C
#define HWIO_DMA_HRR19_DMA_HRR19_HRP_SHFT 0
#define HWIO_DMA_HRR19_DMA_HRR19_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR20_ADDR               0xF00A1850
#define HWIO_DMA_HRR20_DMA_HRR20_HRP_SHFT 0
#define HWIO_DMA_HRR20_DMA_HRR20_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR21_ADDR               0xF00A1854
#define HWIO_DMA_HRR21_DMA_HRR21_HRP_SHFT 0
#define HWIO_DMA_HRR21_DMA_HRR21_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR22_ADDR               0xF00A1858
#define HWIO_DMA_HRR22_DMA_HRR22_HRP_SHFT 0
#define HWIO_DMA_HRR22_DMA_HRR22_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR23_ADDR               0xF00A185C
#define HWIO_DMA_HRR23_DMA_HRR23_HRP_SHFT 0
#define HWIO_DMA_HRR23_DMA_HRR23_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR24_ADDR               0xF00A1860
#define HWIO_DMA_HRR24_DMA_HRR24_HRP_SHFT 0
#define HWIO_DMA_HRR24_DMA_HRR24_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR25_ADDR               0xF00A1864
#define HWIO_DMA_HRR25_DMA_HRR25_HRP_SHFT 0
#define HWIO_DMA_HRR25_DMA_HRR25_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR26_ADDR               0xF00A1868
#define HWIO_DMA_HRR26_DMA_HRR26_HRP_SHFT 0
#define HWIO_DMA_HRR26_DMA_HRR26_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR27_ADDR               0xF00A186C
#define HWIO_DMA_HRR27_DMA_HRR27_HRP_SHFT 0
#define HWIO_DMA_HRR27_DMA_HRR27_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR28_ADDR               0xF00A1870
#define HWIO_DMA_HRR28_DMA_HRR28_HRP_SHFT 0
#define HWIO_DMA_HRR28_DMA_HRR28_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR29_ADDR               0xF00A1874
#define HWIO_DMA_HRR29_DMA_HRR29_HRP_SHFT 0
#define HWIO_DMA_HRR29_DMA_HRR29_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR30_ADDR               0xF00A1878
#define HWIO_DMA_HRR30_DMA_HRR30_HRP_SHFT 0
#define HWIO_DMA_HRR30_DMA_HRR30_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR31_ADDR               0xF00A187C
#define HWIO_DMA_HRR31_DMA_HRR31_HRP_SHFT 0
#define HWIO_DMA_HRR31_DMA_HRR31_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR32_ADDR               0xF00A1880
#define HWIO_DMA_HRR32_DMA_HRR32_HRP_SHFT 0
#define HWIO_DMA_HRR32_DMA_HRR32_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR33_ADDR               0xF00A1884
#define HWIO_DMA_HRR33_DMA_HRR33_HRP_SHFT 0
#define HWIO_DMA_HRR33_DMA_HRR33_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR34_ADDR               0xF00A1888
#define HWIO_DMA_HRR34_DMA_HRR34_HRP_SHFT 0
#define HWIO_DMA_HRR34_DMA_HRR34_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR35_ADDR               0xF00A188C
#define HWIO_DMA_HRR35_DMA_HRR35_HRP_SHFT 0
#define HWIO_DMA_HRR35_DMA_HRR35_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR36_ADDR               0xF00A1890
#define HWIO_DMA_HRR36_DMA_HRR36_HRP_SHFT 0
#define HWIO_DMA_HRR36_DMA_HRR36_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR37_ADDR               0xF00A1894
#define HWIO_DMA_HRR37_DMA_HRR37_HRP_SHFT 0
#define HWIO_DMA_HRR37_DMA_HRR37_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR38_ADDR               0xF00A1898
#define HWIO_DMA_HRR38_DMA_HRR38_HRP_SHFT 0
#define HWIO_DMA_HRR38_DMA_HRR38_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR39_ADDR               0xF00A189C
#define HWIO_DMA_HRR39_DMA_HRR39_HRP_SHFT 0
#define HWIO_DMA_HRR39_DMA_HRR39_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR40_ADDR               0xF00A18A0
#define HWIO_DMA_HRR40_DMA_HRR40_HRP_SHFT 0
#define HWIO_DMA_HRR40_DMA_HRR40_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR41_ADDR               0xF00A18A4
#define HWIO_DMA_HRR41_DMA_HRR41_HRP_SHFT 0
#define HWIO_DMA_HRR41_DMA_HRR41_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR42_ADDR               0xF00A18A8
#define HWIO_DMA_HRR42_DMA_HRR42_HRP_SHFT 0
#define HWIO_DMA_HRR42_DMA_HRR42_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR43_ADDR               0xF00A18AC
#define HWIO_DMA_HRR43_DMA_HRR43_HRP_SHFT 0
#define HWIO_DMA_HRR43_DMA_HRR43_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR44_ADDR               0xF00A18B0
#define HWIO_DMA_HRR44_DMA_HRR44_HRP_SHFT 0
#define HWIO_DMA_HRR44_DMA_HRR44_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR45_ADDR               0xF00A18B4
#define HWIO_DMA_HRR45_DMA_HRR45_HRP_SHFT 0
#define HWIO_DMA_HRR45_DMA_HRR45_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR46_ADDR               0xF00A18B8
#define HWIO_DMA_HRR46_DMA_HRR46_HRP_SHFT 0
#define HWIO_DMA_HRR46_DMA_HRR46_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR47_ADDR               0xF00A18BC
#define HWIO_DMA_HRR47_DMA_HRR47_HRP_SHFT 0
#define HWIO_DMA_HRR47_DMA_HRR47_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR48_ADDR               0xF00A18C0
#define HWIO_DMA_HRR48_DMA_HRR48_HRP_SHFT 0
#define HWIO_DMA_HRR48_DMA_HRR48_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR49_ADDR               0xF00A18C4
#define HWIO_DMA_HRR49_DMA_HRR49_HRP_SHFT 0
#define HWIO_DMA_HRR49_DMA_HRR49_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR50_ADDR               0xF00A18C8
#define HWIO_DMA_HRR50_DMA_HRR50_HRP_SHFT 0
#define HWIO_DMA_HRR50_DMA_HRR50_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR51_ADDR               0xF00A18CC
#define HWIO_DMA_HRR51_DMA_HRR51_HRP_SHFT 0
#define HWIO_DMA_HRR51_DMA_HRR51_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR52_ADDR               0xF00A18D0
#define HWIO_DMA_HRR52_DMA_HRR52_HRP_SHFT 0
#define HWIO_DMA_HRR52_DMA_HRR52_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR53_ADDR               0xF00A18D4
#define HWIO_DMA_HRR53_DMA_HRR53_HRP_SHFT 0
#define HWIO_DMA_HRR53_DMA_HRR53_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR54_ADDR               0xF00A18D8
#define HWIO_DMA_HRR54_DMA_HRR54_HRP_SHFT 0
#define HWIO_DMA_HRR54_DMA_HRR54_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR55_ADDR               0xF00A18DC
#define HWIO_DMA_HRR55_DMA_HRR55_HRP_SHFT 0
#define HWIO_DMA_HRR55_DMA_HRR55_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR56_ADDR               0xF00A18E0
#define HWIO_DMA_HRR56_DMA_HRR56_HRP_SHFT 0
#define HWIO_DMA_HRR56_DMA_HRR56_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR57_ADDR               0xF00A18E4
#define HWIO_DMA_HRR57_DMA_HRR57_HRP_SHFT 0
#define HWIO_DMA_HRR57_DMA_HRR57_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR58_ADDR               0xF00A18E8
#define HWIO_DMA_HRR58_DMA_HRR58_HRP_SHFT 0
#define HWIO_DMA_HRR58_DMA_HRR58_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR59_ADDR               0xF00A18EC
#define HWIO_DMA_HRR59_DMA_HRR59_HRP_SHFT 0
#define HWIO_DMA_HRR59_DMA_HRR59_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR60_ADDR               0xF00A18F0
#define HWIO_DMA_HRR60_DMA_HRR60_HRP_SHFT 0
#define HWIO_DMA_HRR60_DMA_HRR60_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR61_ADDR               0xF00A18F4
#define HWIO_DMA_HRR61_DMA_HRR61_HRP_SHFT 0
#define HWIO_DMA_HRR61_DMA_HRR61_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR62_ADDR               0xF00A18F8
#define HWIO_DMA_HRR62_DMA_HRR62_HRP_SHFT 0
#define HWIO_DMA_HRR62_DMA_HRR62_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_HRR63_ADDR               0xF00A18FC
#define HWIO_DMA_HRR63_DMA_HRR63_HRP_SHFT 0
#define HWIO_DMA_HRR63_DMA_HRR63_HRP_MASK 0x00000003

//--------

#define HWIO_DMA_SUSENR0_ADDR                   0xF00A1A00
#define HWIO_DMA_SUSENR0_DMA_SUSENR0_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR0_DMA_SUSENR0_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR1_ADDR                   0xF00A1A04
#define HWIO_DMA_SUSENR1_DMA_SUSENR1_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR1_DMA_SUSENR1_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR2_ADDR                   0xF00A1A08
#define HWIO_DMA_SUSENR2_DMA_SUSENR2_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR2_DMA_SUSENR2_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR3_ADDR                   0xF00A1A0C
#define HWIO_DMA_SUSENR3_DMA_SUSENR3_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR3_DMA_SUSENR3_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR4_ADDR                   0xF00A1A10
#define HWIO_DMA_SUSENR4_DMA_SUSENR4_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR4_DMA_SUSENR4_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR5_ADDR                   0xF00A1A14
#define HWIO_DMA_SUSENR5_DMA_SUSENR5_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR5_DMA_SUSENR5_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR6_ADDR                   0xF00A1A18
#define HWIO_DMA_SUSENR6_DMA_SUSENR6_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR6_DMA_SUSENR6_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR7_ADDR                   0xF00A1A1C
#define HWIO_DMA_SUSENR7_DMA_SUSENR7_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR7_DMA_SUSENR7_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR8_ADDR                   0xF00A1A20
#define HWIO_DMA_SUSENR8_DMA_SUSENR8_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR8_DMA_SUSENR8_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR9_ADDR                   0xF00A1A24
#define HWIO_DMA_SUSENR9_DMA_SUSENR9_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR9_DMA_SUSENR9_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR10_ADDR                    0xF00A1A28
#define HWIO_DMA_SUSENR10_DMA_SUSENR10_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR10_DMA_SUSENR10_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR11_ADDR                    0xF00A1A2C
#define HWIO_DMA_SUSENR11_DMA_SUSENR11_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR11_DMA_SUSENR11_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR12_ADDR                    0xF00A1A30
#define HWIO_DMA_SUSENR12_DMA_SUSENR12_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR12_DMA_SUSENR12_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR13_ADDR                    0xF00A1A34
#define HWIO_DMA_SUSENR13_DMA_SUSENR13_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR13_DMA_SUSENR13_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR14_ADDR                    0xF00A1A38
#define HWIO_DMA_SUSENR14_DMA_SUSENR14_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR14_DMA_SUSENR14_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR15_ADDR                    0xF00A1A3C
#define HWIO_DMA_SUSENR15_DMA_SUSENR15_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR15_DMA_SUSENR15_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR16_ADDR                    0xF00A1A40
#define HWIO_DMA_SUSENR16_DMA_SUSENR16_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR16_DMA_SUSENR16_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR17_ADDR                    0xF00A1A44
#define HWIO_DMA_SUSENR17_DMA_SUSENR17_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR17_DMA_SUSENR17_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR18_ADDR                    0xF00A1A48
#define HWIO_DMA_SUSENR18_DMA_SUSENR18_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR18_DMA_SUSENR18_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR19_ADDR                    0xF00A1A4C
#define HWIO_DMA_SUSENR19_DMA_SUSENR19_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR19_DMA_SUSENR19_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR20_ADDR                    0xF00A1A50
#define HWIO_DMA_SUSENR20_DMA_SUSENR20_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR20_DMA_SUSENR20_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR21_ADDR                    0xF00A1A54
#define HWIO_DMA_SUSENR21_DMA_SUSENR21_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR21_DMA_SUSENR21_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR22_ADDR                    0xF00A1A58
#define HWIO_DMA_SUSENR22_DMA_SUSENR22_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR22_DMA_SUSENR22_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR23_ADDR                    0xF00A1A5C
#define HWIO_DMA_SUSENR23_DMA_SUSENR23_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR23_DMA_SUSENR23_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR24_ADDR                    0xF00A1A60
#define HWIO_DMA_SUSENR24_DMA_SUSENR24_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR24_DMA_SUSENR24_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR25_ADDR                    0xF00A1A64
#define HWIO_DMA_SUSENR25_DMA_SUSENR25_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR25_DMA_SUSENR25_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR26_ADDR                    0xF00A1A68
#define HWIO_DMA_SUSENR26_DMA_SUSENR26_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR26_DMA_SUSENR26_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR27_ADDR                    0xF00A1A6C
#define HWIO_DMA_SUSENR27_DMA_SUSENR27_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR27_DMA_SUSENR27_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR28_ADDR                    0xF00A1A70
#define HWIO_DMA_SUSENR28_DMA_SUSENR28_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR28_DMA_SUSENR28_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR29_ADDR                    0xF00A1A74
#define HWIO_DMA_SUSENR29_DMA_SUSENR29_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR29_DMA_SUSENR29_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR30_ADDR                    0xF00A1A78
#define HWIO_DMA_SUSENR30_DMA_SUSENR30_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR30_DMA_SUSENR30_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR31_ADDR                    0xF00A1A7C
#define HWIO_DMA_SUSENR31_DMA_SUSENR31_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR31_DMA_SUSENR31_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR32_ADDR                    0xF00A1A80
#define HWIO_DMA_SUSENR32_DMA_SUSENR32_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR32_DMA_SUSENR32_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR33_ADDR                    0xF00A1A84
#define HWIO_DMA_SUSENR33_DMA_SUSENR33_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR33_DMA_SUSENR33_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR34_ADDR                    0xF00A1A88
#define HWIO_DMA_SUSENR34_DMA_SUSENR34_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR34_DMA_SUSENR34_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR35_ADDR                    0xF00A1A8C
#define HWIO_DMA_SUSENR35_DMA_SUSENR35_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR35_DMA_SUSENR35_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR36_ADDR                    0xF00A1A90
#define HWIO_DMA_SUSENR36_DMA_SUSENR36_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR36_DMA_SUSENR36_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR37_ADDR                    0xF00A1A94
#define HWIO_DMA_SUSENR37_DMA_SUSENR37_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR37_DMA_SUSENR37_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR38_ADDR                    0xF00A1A98
#define HWIO_DMA_SUSENR38_DMA_SUSENR38_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR38_DMA_SUSENR38_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR39_ADDR                    0xF00A1A9C
#define HWIO_DMA_SUSENR39_DMA_SUSENR39_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR39_DMA_SUSENR39_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR40_ADDR                    0xF00A1AA0
#define HWIO_DMA_SUSENR40_DMA_SUSENR40_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR40_DMA_SUSENR40_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR41_ADDR                    0xF00A1AA4
#define HWIO_DMA_SUSENR41_DMA_SUSENR41_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR41_DMA_SUSENR41_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR42_ADDR                    0xF00A1AA8
#define HWIO_DMA_SUSENR42_DMA_SUSENR42_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR42_DMA_SUSENR42_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR43_ADDR                    0xF00A1AAC
#define HWIO_DMA_SUSENR43_DMA_SUSENR43_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR43_DMA_SUSENR43_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR44_ADDR                    0xF00A1AB0
#define HWIO_DMA_SUSENR44_DMA_SUSENR44_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR44_DMA_SUSENR44_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR45_ADDR                    0xF00A1AB4
#define HWIO_DMA_SUSENR45_DMA_SUSENR45_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR45_DMA_SUSENR45_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR46_ADDR                    0xF00A1AB8
#define HWIO_DMA_SUSENR46_DMA_SUSENR46_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR46_DMA_SUSENR46_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR47_ADDR                    0xF00A1ABC
#define HWIO_DMA_SUSENR47_DMA_SUSENR47_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR47_DMA_SUSENR47_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR48_ADDR                    0xF00A1AC0
#define HWIO_DMA_SUSENR48_DMA_SUSENR48_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR48_DMA_SUSENR48_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR49_ADDR                    0xF00A1AC4
#define HWIO_DMA_SUSENR49_DMA_SUSENR49_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR49_DMA_SUSENR49_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR50_ADDR                    0xF00A1AC8
#define HWIO_DMA_SUSENR50_DMA_SUSENR50_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR50_DMA_SUSENR50_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR51_ADDR                    0xF00A1ACC
#define HWIO_DMA_SUSENR51_DMA_SUSENR51_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR51_DMA_SUSENR51_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR52_ADDR                    0xF00A1AD0
#define HWIO_DMA_SUSENR52_DMA_SUSENR52_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR52_DMA_SUSENR52_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR53_ADDR                    0xF00A1AD4
#define HWIO_DMA_SUSENR53_DMA_SUSENR53_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR53_DMA_SUSENR53_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR54_ADDR                    0xF00A1AD8
#define HWIO_DMA_SUSENR54_DMA_SUSENR54_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR54_DMA_SUSENR54_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR55_ADDR                    0xF00A1ADC
#define HWIO_DMA_SUSENR55_DMA_SUSENR55_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR55_DMA_SUSENR55_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR56_ADDR                    0xF00A1AE0
#define HWIO_DMA_SUSENR56_DMA_SUSENR56_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR56_DMA_SUSENR56_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR57_ADDR                    0xF00A1AE4
#define HWIO_DMA_SUSENR57_DMA_SUSENR57_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR57_DMA_SUSENR57_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR58_ADDR                    0xF00A1AE8
#define HWIO_DMA_SUSENR58_DMA_SUSENR58_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR58_DMA_SUSENR58_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR59_ADDR                    0xF00A1AEC
#define HWIO_DMA_SUSENR59_DMA_SUSENR59_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR59_DMA_SUSENR59_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR60_ADDR                    0xF00A1AF0
#define HWIO_DMA_SUSENR60_DMA_SUSENR60_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR60_DMA_SUSENR60_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR61_ADDR                    0xF00A1AF4
#define HWIO_DMA_SUSENR61_DMA_SUSENR61_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR61_DMA_SUSENR61_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR62_ADDR                    0xF00A1AF8
#define HWIO_DMA_SUSENR62_DMA_SUSENR62_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR62_DMA_SUSENR62_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSENR63_ADDR                    0xF00A1AFC
#define HWIO_DMA_SUSENR63_DMA_SUSENR63_SUSEN_SHFT 0
#define HWIO_DMA_SUSENR63_DMA_SUSENR63_SUSEN_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR0_ADDR                   0xF00A1C00
#define HWIO_DMA_SUSACR0_DMA_SUSACR0_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR0_DMA_SUSACR0_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR1_ADDR                   0xF00A1C04
#define HWIO_DMA_SUSACR1_DMA_SUSACR1_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR1_DMA_SUSACR1_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR2_ADDR                   0xF00A1C08
#define HWIO_DMA_SUSACR2_DMA_SUSACR2_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR2_DMA_SUSACR2_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR3_ADDR                   0xF00A1C0C
#define HWIO_DMA_SUSACR3_DMA_SUSACR3_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR3_DMA_SUSACR3_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR4_ADDR                   0xF00A1C10
#define HWIO_DMA_SUSACR4_DMA_SUSACR4_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR4_DMA_SUSACR4_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR5_ADDR                   0xF00A1C14
#define HWIO_DMA_SUSACR5_DMA_SUSACR5_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR5_DMA_SUSACR5_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR6_ADDR                   0xF00A1C18
#define HWIO_DMA_SUSACR6_DMA_SUSACR6_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR6_DMA_SUSACR6_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR7_ADDR                   0xF00A1C1C
#define HWIO_DMA_SUSACR7_DMA_SUSACR7_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR7_DMA_SUSACR7_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR8_ADDR                   0xF00A1C20
#define HWIO_DMA_SUSACR8_DMA_SUSACR8_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR8_DMA_SUSACR8_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR9_ADDR                   0xF00A1C24
#define HWIO_DMA_SUSACR9_DMA_SUSACR9_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR9_DMA_SUSACR9_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR10_ADDR                    0xF00A1C28
#define HWIO_DMA_SUSACR10_DMA_SUSACR10_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR10_DMA_SUSACR10_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR11_ADDR                    0xF00A1C2C
#define HWIO_DMA_SUSACR11_DMA_SUSACR11_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR11_DMA_SUSACR11_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR12_ADDR                    0xF00A1C30
#define HWIO_DMA_SUSACR12_DMA_SUSACR12_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR12_DMA_SUSACR12_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR13_ADDR                    0xF00A1C34
#define HWIO_DMA_SUSACR13_DMA_SUSACR13_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR13_DMA_SUSACR13_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR14_ADDR                    0xF00A1C38
#define HWIO_DMA_SUSACR14_DMA_SUSACR14_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR14_DMA_SUSACR14_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR15_ADDR                    0xF00A1C3C
#define HWIO_DMA_SUSACR15_DMA_SUSACR15_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR15_DMA_SUSACR15_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR16_ADDR                    0xF00A1C40
#define HWIO_DMA_SUSACR16_DMA_SUSACR16_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR16_DMA_SUSACR16_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR17_ADDR                    0xF00A1C44
#define HWIO_DMA_SUSACR17_DMA_SUSACR17_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR17_DMA_SUSACR17_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR18_ADDR                    0xF00A1C48
#define HWIO_DMA_SUSACR18_DMA_SUSACR18_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR18_DMA_SUSACR18_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR19_ADDR                    0xF00A1C4C
#define HWIO_DMA_SUSACR19_DMA_SUSACR19_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR19_DMA_SUSACR19_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR20_ADDR                    0xF00A1C50
#define HWIO_DMA_SUSACR20_DMA_SUSACR20_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR20_DMA_SUSACR20_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR21_ADDR                    0xF00A1C54
#define HWIO_DMA_SUSACR21_DMA_SUSACR21_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR21_DMA_SUSACR21_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR22_ADDR                    0xF00A1C58
#define HWIO_DMA_SUSACR22_DMA_SUSACR22_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR22_DMA_SUSACR22_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR23_ADDR                    0xF00A1C5C
#define HWIO_DMA_SUSACR23_DMA_SUSACR23_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR23_DMA_SUSACR23_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR24_ADDR                    0xF00A1C60
#define HWIO_DMA_SUSACR24_DMA_SUSACR24_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR24_DMA_SUSACR24_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR25_ADDR                    0xF00A1C64
#define HWIO_DMA_SUSACR25_DMA_SUSACR25_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR25_DMA_SUSACR25_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR26_ADDR                    0xF00A1C68
#define HWIO_DMA_SUSACR26_DMA_SUSACR26_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR26_DMA_SUSACR26_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR27_ADDR                    0xF00A1C6C
#define HWIO_DMA_SUSACR27_DMA_SUSACR27_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR27_DMA_SUSACR27_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR28_ADDR                    0xF00A1C70
#define HWIO_DMA_SUSACR28_DMA_SUSACR28_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR28_DMA_SUSACR28_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR29_ADDR                    0xF00A1C74
#define HWIO_DMA_SUSACR29_DMA_SUSACR29_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR29_DMA_SUSACR29_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR30_ADDR                    0xF00A1C78
#define HWIO_DMA_SUSACR30_DMA_SUSACR30_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR30_DMA_SUSACR30_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR31_ADDR                    0xF00A1C7C
#define HWIO_DMA_SUSACR31_DMA_SUSACR31_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR31_DMA_SUSACR31_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR32_ADDR                    0xF00A1C80
#define HWIO_DMA_SUSACR32_DMA_SUSACR32_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR32_DMA_SUSACR32_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR33_ADDR                    0xF00A1C84
#define HWIO_DMA_SUSACR33_DMA_SUSACR33_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR33_DMA_SUSACR33_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR34_ADDR                    0xF00A1C88
#define HWIO_DMA_SUSACR34_DMA_SUSACR34_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR34_DMA_SUSACR34_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR35_ADDR                    0xF00A1C8C
#define HWIO_DMA_SUSACR35_DMA_SUSACR35_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR35_DMA_SUSACR35_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR36_ADDR                    0xF00A1C90
#define HWIO_DMA_SUSACR36_DMA_SUSACR36_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR36_DMA_SUSACR36_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR37_ADDR                    0xF00A1C94
#define HWIO_DMA_SUSACR37_DMA_SUSACR37_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR37_DMA_SUSACR37_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR38_ADDR                    0xF00A1C98
#define HWIO_DMA_SUSACR38_DMA_SUSACR38_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR38_DMA_SUSACR38_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR39_ADDR                    0xF00A1C9C
#define HWIO_DMA_SUSACR39_DMA_SUSACR39_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR39_DMA_SUSACR39_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR40_ADDR                    0xF00A1CA0
#define HWIO_DMA_SUSACR40_DMA_SUSACR40_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR40_DMA_SUSACR40_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR41_ADDR                    0xF00A1CA4
#define HWIO_DMA_SUSACR41_DMA_SUSACR41_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR41_DMA_SUSACR41_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR42_ADDR                    0xF00A1CA8
#define HWIO_DMA_SUSACR42_DMA_SUSACR42_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR42_DMA_SUSACR42_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR43_ADDR                    0xF00A1CAC
#define HWIO_DMA_SUSACR43_DMA_SUSACR43_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR43_DMA_SUSACR43_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR44_ADDR                    0xF00A1CB0
#define HWIO_DMA_SUSACR44_DMA_SUSACR44_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR44_DMA_SUSACR44_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR45_ADDR                    0xF00A1CB4
#define HWIO_DMA_SUSACR45_DMA_SUSACR45_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR45_DMA_SUSACR45_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR46_ADDR                    0xF00A1CB8
#define HWIO_DMA_SUSACR46_DMA_SUSACR46_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR46_DMA_SUSACR46_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR47_ADDR                    0xF00A1CBC
#define HWIO_DMA_SUSACR47_DMA_SUSACR47_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR47_DMA_SUSACR47_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR48_ADDR                    0xF00A1CC0
#define HWIO_DMA_SUSACR48_DMA_SUSACR48_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR48_DMA_SUSACR48_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR49_ADDR                    0xF00A1CC4
#define HWIO_DMA_SUSACR49_DMA_SUSACR49_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR49_DMA_SUSACR49_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR50_ADDR                    0xF00A1CC8
#define HWIO_DMA_SUSACR50_DMA_SUSACR50_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR50_DMA_SUSACR50_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR51_ADDR                    0xF00A1CCC
#define HWIO_DMA_SUSACR51_DMA_SUSACR51_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR51_DMA_SUSACR51_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR52_ADDR                    0xF00A1CD0
#define HWIO_DMA_SUSACR52_DMA_SUSACR52_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR52_DMA_SUSACR52_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR53_ADDR                    0xF00A1CD4
#define HWIO_DMA_SUSACR53_DMA_SUSACR53_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR53_DMA_SUSACR53_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR54_ADDR                    0xF00A1CD8
#define HWIO_DMA_SUSACR54_DMA_SUSACR54_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR54_DMA_SUSACR54_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR55_ADDR                    0xF00A1CDC
#define HWIO_DMA_SUSACR55_DMA_SUSACR55_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR55_DMA_SUSACR55_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR56_ADDR                    0xF00A1CE0
#define HWIO_DMA_SUSACR56_DMA_SUSACR56_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR56_DMA_SUSACR56_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR57_ADDR                    0xF00A1CE4
#define HWIO_DMA_SUSACR57_DMA_SUSACR57_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR57_DMA_SUSACR57_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR58_ADDR                    0xF00A1CE8
#define HWIO_DMA_SUSACR58_DMA_SUSACR58_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR58_DMA_SUSACR58_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR59_ADDR                    0xF00A1CEC
#define HWIO_DMA_SUSACR59_DMA_SUSACR59_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR59_DMA_SUSACR59_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR60_ADDR                    0xF00A1CF0
#define HWIO_DMA_SUSACR60_DMA_SUSACR60_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR60_DMA_SUSACR60_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR61_ADDR                    0xF00A1CF4
#define HWIO_DMA_SUSACR61_DMA_SUSACR61_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR61_DMA_SUSACR61_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR62_ADDR                    0xF00A1CF8
#define HWIO_DMA_SUSACR62_DMA_SUSACR62_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR62_DMA_SUSACR62_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_SUSACR63_ADDR                    0xF00A1CFC
#define HWIO_DMA_SUSACR63_DMA_SUSACR63_SUSAC_SHFT 0
#define HWIO_DMA_SUSACR63_DMA_SUSACR63_SUSAC_MASK 0x00000001

//--------

#define HWIO_DMA_TSR0_ADDR                 0xF00A1E00
#define HWIO_DMA_TSR0_DMA_TSR0_RST_SHFT    0
#define HWIO_DMA_TSR0_DMA_TSR0_RST_MASK    0x00000001
#define HWIO_DMA_TSR0_DMA_TSR0_HTRE_SHFT   1
#define HWIO_DMA_TSR0_DMA_TSR0_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR0_DMA_TSR0_TRL_SHFT    2
#define HWIO_DMA_TSR0_DMA_TSR0_TRL_MASK    0x00000004
#define HWIO_DMA_TSR0_DMA_TSR0_CH_SHFT     3
#define HWIO_DMA_TSR0_DMA_TSR0_CH_MASK     0x00000008
#define HWIO_DMA_TSR0_DMA_TSR0_ETRL_SHFT   4
#define HWIO_DMA_TSR0_DMA_TSR0_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR0_DMA_TSR0_HLTREQ_SHFT 8
#define HWIO_DMA_TSR0_DMA_TSR0_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR0_DMA_TSR0_HLTACK_SHFT 9
#define HWIO_DMA_TSR0_DMA_TSR0_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR0_DMA_TSR0_ECH_SHFT    16
#define HWIO_DMA_TSR0_DMA_TSR0_ECH_MASK    0x00010000
#define HWIO_DMA_TSR0_DMA_TSR0_DCH_SHFT    17
#define HWIO_DMA_TSR0_DMA_TSR0_DCH_MASK    0x00020000
#define HWIO_DMA_TSR0_DMA_TSR0_CTL_SHFT    18
#define HWIO_DMA_TSR0_DMA_TSR0_CTL_MASK    0x00040000
#define HWIO_DMA_TSR0_DMA_TSR0_HLTIC_SHFT  24
#define HWIO_DMA_TSR0_DMA_TSR0_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR1_ADDR                 0xF00A1E04
#define HWIO_DMA_TSR1_DMA_TSR1_RST_SHFT    0
#define HWIO_DMA_TSR1_DMA_TSR1_RST_MASK    0x00000001
#define HWIO_DMA_TSR1_DMA_TSR1_HTRE_SHFT   1
#define HWIO_DMA_TSR1_DMA_TSR1_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR1_DMA_TSR1_TRL_SHFT    2
#define HWIO_DMA_TSR1_DMA_TSR1_TRL_MASK    0x00000004
#define HWIO_DMA_TSR1_DMA_TSR1_CH_SHFT     3
#define HWIO_DMA_TSR1_DMA_TSR1_CH_MASK     0x00000008
#define HWIO_DMA_TSR1_DMA_TSR1_ETRL_SHFT   4
#define HWIO_DMA_TSR1_DMA_TSR1_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR1_DMA_TSR1_HLTREQ_SHFT 8
#define HWIO_DMA_TSR1_DMA_TSR1_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR1_DMA_TSR1_HLTACK_SHFT 9
#define HWIO_DMA_TSR1_DMA_TSR1_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR1_DMA_TSR1_ECH_SHFT    16
#define HWIO_DMA_TSR1_DMA_TSR1_ECH_MASK    0x00010000
#define HWIO_DMA_TSR1_DMA_TSR1_DCH_SHFT    17
#define HWIO_DMA_TSR1_DMA_TSR1_DCH_MASK    0x00020000
#define HWIO_DMA_TSR1_DMA_TSR1_CTL_SHFT    18
#define HWIO_DMA_TSR1_DMA_TSR1_CTL_MASK    0x00040000
#define HWIO_DMA_TSR1_DMA_TSR1_HLTIC_SHFT  24
#define HWIO_DMA_TSR1_DMA_TSR1_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR2_ADDR                 0xF00A1E08
#define HWIO_DMA_TSR2_DMA_TSR2_RST_SHFT    0
#define HWIO_DMA_TSR2_DMA_TSR2_RST_MASK    0x00000001
#define HWIO_DMA_TSR2_DMA_TSR2_HTRE_SHFT   1
#define HWIO_DMA_TSR2_DMA_TSR2_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR2_DMA_TSR2_TRL_SHFT    2
#define HWIO_DMA_TSR2_DMA_TSR2_TRL_MASK    0x00000004
#define HWIO_DMA_TSR2_DMA_TSR2_CH_SHFT     3
#define HWIO_DMA_TSR2_DMA_TSR2_CH_MASK     0x00000008
#define HWIO_DMA_TSR2_DMA_TSR2_ETRL_SHFT   4
#define HWIO_DMA_TSR2_DMA_TSR2_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR2_DMA_TSR2_HLTREQ_SHFT 8
#define HWIO_DMA_TSR2_DMA_TSR2_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR2_DMA_TSR2_HLTACK_SHFT 9
#define HWIO_DMA_TSR2_DMA_TSR2_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR2_DMA_TSR2_ECH_SHFT    16
#define HWIO_DMA_TSR2_DMA_TSR2_ECH_MASK    0x00010000
#define HWIO_DMA_TSR2_DMA_TSR2_DCH_SHFT    17
#define HWIO_DMA_TSR2_DMA_TSR2_DCH_MASK    0x00020000
#define HWIO_DMA_TSR2_DMA_TSR2_CTL_SHFT    18
#define HWIO_DMA_TSR2_DMA_TSR2_CTL_MASK    0x00040000
#define HWIO_DMA_TSR2_DMA_TSR2_HLTIC_SHFT  24
#define HWIO_DMA_TSR2_DMA_TSR2_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR3_ADDR                 0xF00A1E0C
#define HWIO_DMA_TSR3_DMA_TSR3_RST_SHFT    0
#define HWIO_DMA_TSR3_DMA_TSR3_RST_MASK    0x00000001
#define HWIO_DMA_TSR3_DMA_TSR3_HTRE_SHFT   1
#define HWIO_DMA_TSR3_DMA_TSR3_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR3_DMA_TSR3_TRL_SHFT    2
#define HWIO_DMA_TSR3_DMA_TSR3_TRL_MASK    0x00000004
#define HWIO_DMA_TSR3_DMA_TSR3_CH_SHFT     3
#define HWIO_DMA_TSR3_DMA_TSR3_CH_MASK     0x00000008
#define HWIO_DMA_TSR3_DMA_TSR3_ETRL_SHFT   4
#define HWIO_DMA_TSR3_DMA_TSR3_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR3_DMA_TSR3_HLTREQ_SHFT 8
#define HWIO_DMA_TSR3_DMA_TSR3_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR3_DMA_TSR3_HLTACK_SHFT 9
#define HWIO_DMA_TSR3_DMA_TSR3_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR3_DMA_TSR3_ECH_SHFT    16
#define HWIO_DMA_TSR3_DMA_TSR3_ECH_MASK    0x00010000
#define HWIO_DMA_TSR3_DMA_TSR3_DCH_SHFT    17
#define HWIO_DMA_TSR3_DMA_TSR3_DCH_MASK    0x00020000
#define HWIO_DMA_TSR3_DMA_TSR3_CTL_SHFT    18
#define HWIO_DMA_TSR3_DMA_TSR3_CTL_MASK    0x00040000
#define HWIO_DMA_TSR3_DMA_TSR3_HLTIC_SHFT  24
#define HWIO_DMA_TSR3_DMA_TSR3_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR4_ADDR                 0xF00A1E10
#define HWIO_DMA_TSR4_DMA_TSR4_RST_SHFT    0
#define HWIO_DMA_TSR4_DMA_TSR4_RST_MASK    0x00000001
#define HWIO_DMA_TSR4_DMA_TSR4_HTRE_SHFT   1
#define HWIO_DMA_TSR4_DMA_TSR4_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR4_DMA_TSR4_TRL_SHFT    2
#define HWIO_DMA_TSR4_DMA_TSR4_TRL_MASK    0x00000004
#define HWIO_DMA_TSR4_DMA_TSR4_CH_SHFT     3
#define HWIO_DMA_TSR4_DMA_TSR4_CH_MASK     0x00000008
#define HWIO_DMA_TSR4_DMA_TSR4_ETRL_SHFT   4
#define HWIO_DMA_TSR4_DMA_TSR4_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR4_DMA_TSR4_HLTREQ_SHFT 8
#define HWIO_DMA_TSR4_DMA_TSR4_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR4_DMA_TSR4_HLTACK_SHFT 9
#define HWIO_DMA_TSR4_DMA_TSR4_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR4_DMA_TSR4_ECH_SHFT    16
#define HWIO_DMA_TSR4_DMA_TSR4_ECH_MASK    0x00010000
#define HWIO_DMA_TSR4_DMA_TSR4_DCH_SHFT    17
#define HWIO_DMA_TSR4_DMA_TSR4_DCH_MASK    0x00020000
#define HWIO_DMA_TSR4_DMA_TSR4_CTL_SHFT    18
#define HWIO_DMA_TSR4_DMA_TSR4_CTL_MASK    0x00040000
#define HWIO_DMA_TSR4_DMA_TSR4_HLTIC_SHFT  24
#define HWIO_DMA_TSR4_DMA_TSR4_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR5_ADDR                 0xF00A1E14
#define HWIO_DMA_TSR5_DMA_TSR5_RST_SHFT    0
#define HWIO_DMA_TSR5_DMA_TSR5_RST_MASK    0x00000001
#define HWIO_DMA_TSR5_DMA_TSR5_HTRE_SHFT   1
#define HWIO_DMA_TSR5_DMA_TSR5_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR5_DMA_TSR5_TRL_SHFT    2
#define HWIO_DMA_TSR5_DMA_TSR5_TRL_MASK    0x00000004
#define HWIO_DMA_TSR5_DMA_TSR5_CH_SHFT     3
#define HWIO_DMA_TSR5_DMA_TSR5_CH_MASK     0x00000008
#define HWIO_DMA_TSR5_DMA_TSR5_ETRL_SHFT   4
#define HWIO_DMA_TSR5_DMA_TSR5_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR5_DMA_TSR5_HLTREQ_SHFT 8
#define HWIO_DMA_TSR5_DMA_TSR5_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR5_DMA_TSR5_HLTACK_SHFT 9
#define HWIO_DMA_TSR5_DMA_TSR5_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR5_DMA_TSR5_ECH_SHFT    16
#define HWIO_DMA_TSR5_DMA_TSR5_ECH_MASK    0x00010000
#define HWIO_DMA_TSR5_DMA_TSR5_DCH_SHFT    17
#define HWIO_DMA_TSR5_DMA_TSR5_DCH_MASK    0x00020000
#define HWIO_DMA_TSR5_DMA_TSR5_CTL_SHFT    18
#define HWIO_DMA_TSR5_DMA_TSR5_CTL_MASK    0x00040000
#define HWIO_DMA_TSR5_DMA_TSR5_HLTIC_SHFT  24
#define HWIO_DMA_TSR5_DMA_TSR5_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR6_ADDR                 0xF00A1E18
#define HWIO_DMA_TSR6_DMA_TSR6_RST_SHFT    0
#define HWIO_DMA_TSR6_DMA_TSR6_RST_MASK    0x00000001
#define HWIO_DMA_TSR6_DMA_TSR6_HTRE_SHFT   1
#define HWIO_DMA_TSR6_DMA_TSR6_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR6_DMA_TSR6_TRL_SHFT    2
#define HWIO_DMA_TSR6_DMA_TSR6_TRL_MASK    0x00000004
#define HWIO_DMA_TSR6_DMA_TSR6_CH_SHFT     3
#define HWIO_DMA_TSR6_DMA_TSR6_CH_MASK     0x00000008
#define HWIO_DMA_TSR6_DMA_TSR6_ETRL_SHFT   4
#define HWIO_DMA_TSR6_DMA_TSR6_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR6_DMA_TSR6_HLTREQ_SHFT 8
#define HWIO_DMA_TSR6_DMA_TSR6_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR6_DMA_TSR6_HLTACK_SHFT 9
#define HWIO_DMA_TSR6_DMA_TSR6_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR6_DMA_TSR6_ECH_SHFT    16
#define HWIO_DMA_TSR6_DMA_TSR6_ECH_MASK    0x00010000
#define HWIO_DMA_TSR6_DMA_TSR6_DCH_SHFT    17
#define HWIO_DMA_TSR6_DMA_TSR6_DCH_MASK    0x00020000
#define HWIO_DMA_TSR6_DMA_TSR6_CTL_SHFT    18
#define HWIO_DMA_TSR6_DMA_TSR6_CTL_MASK    0x00040000
#define HWIO_DMA_TSR6_DMA_TSR6_HLTIC_SHFT  24
#define HWIO_DMA_TSR6_DMA_TSR6_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR7_ADDR                 0xF00A1E1C
#define HWIO_DMA_TSR7_DMA_TSR7_RST_SHFT    0
#define HWIO_DMA_TSR7_DMA_TSR7_RST_MASK    0x00000001
#define HWIO_DMA_TSR7_DMA_TSR7_HTRE_SHFT   1
#define HWIO_DMA_TSR7_DMA_TSR7_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR7_DMA_TSR7_TRL_SHFT    2
#define HWIO_DMA_TSR7_DMA_TSR7_TRL_MASK    0x00000004
#define HWIO_DMA_TSR7_DMA_TSR7_CH_SHFT     3
#define HWIO_DMA_TSR7_DMA_TSR7_CH_MASK     0x00000008
#define HWIO_DMA_TSR7_DMA_TSR7_ETRL_SHFT   4
#define HWIO_DMA_TSR7_DMA_TSR7_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR7_DMA_TSR7_HLTREQ_SHFT 8
#define HWIO_DMA_TSR7_DMA_TSR7_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR7_DMA_TSR7_HLTACK_SHFT 9
#define HWIO_DMA_TSR7_DMA_TSR7_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR7_DMA_TSR7_ECH_SHFT    16
#define HWIO_DMA_TSR7_DMA_TSR7_ECH_MASK    0x00010000
#define HWIO_DMA_TSR7_DMA_TSR7_DCH_SHFT    17
#define HWIO_DMA_TSR7_DMA_TSR7_DCH_MASK    0x00020000
#define HWIO_DMA_TSR7_DMA_TSR7_CTL_SHFT    18
#define HWIO_DMA_TSR7_DMA_TSR7_CTL_MASK    0x00040000
#define HWIO_DMA_TSR7_DMA_TSR7_HLTIC_SHFT  24
#define HWIO_DMA_TSR7_DMA_TSR7_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR8_ADDR                 0xF00A1E20
#define HWIO_DMA_TSR8_DMA_TSR8_RST_SHFT    0
#define HWIO_DMA_TSR8_DMA_TSR8_RST_MASK    0x00000001
#define HWIO_DMA_TSR8_DMA_TSR8_HTRE_SHFT   1
#define HWIO_DMA_TSR8_DMA_TSR8_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR8_DMA_TSR8_TRL_SHFT    2
#define HWIO_DMA_TSR8_DMA_TSR8_TRL_MASK    0x00000004
#define HWIO_DMA_TSR8_DMA_TSR8_CH_SHFT     3
#define HWIO_DMA_TSR8_DMA_TSR8_CH_MASK     0x00000008
#define HWIO_DMA_TSR8_DMA_TSR8_ETRL_SHFT   4
#define HWIO_DMA_TSR8_DMA_TSR8_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR8_DMA_TSR8_HLTREQ_SHFT 8
#define HWIO_DMA_TSR8_DMA_TSR8_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR8_DMA_TSR8_HLTACK_SHFT 9
#define HWIO_DMA_TSR8_DMA_TSR8_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR8_DMA_TSR8_ECH_SHFT    16
#define HWIO_DMA_TSR8_DMA_TSR8_ECH_MASK    0x00010000
#define HWIO_DMA_TSR8_DMA_TSR8_DCH_SHFT    17
#define HWIO_DMA_TSR8_DMA_TSR8_DCH_MASK    0x00020000
#define HWIO_DMA_TSR8_DMA_TSR8_CTL_SHFT    18
#define HWIO_DMA_TSR8_DMA_TSR8_CTL_MASK    0x00040000
#define HWIO_DMA_TSR8_DMA_TSR8_HLTIC_SHFT  24
#define HWIO_DMA_TSR8_DMA_TSR8_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR9_ADDR                 0xF00A1E24
#define HWIO_DMA_TSR9_DMA_TSR9_RST_SHFT    0
#define HWIO_DMA_TSR9_DMA_TSR9_RST_MASK    0x00000001
#define HWIO_DMA_TSR9_DMA_TSR9_HTRE_SHFT   1
#define HWIO_DMA_TSR9_DMA_TSR9_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR9_DMA_TSR9_TRL_SHFT    2
#define HWIO_DMA_TSR9_DMA_TSR9_TRL_MASK    0x00000004
#define HWIO_DMA_TSR9_DMA_TSR9_CH_SHFT     3
#define HWIO_DMA_TSR9_DMA_TSR9_CH_MASK     0x00000008
#define HWIO_DMA_TSR9_DMA_TSR9_ETRL_SHFT   4
#define HWIO_DMA_TSR9_DMA_TSR9_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR9_DMA_TSR9_HLTREQ_SHFT 8
#define HWIO_DMA_TSR9_DMA_TSR9_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR9_DMA_TSR9_HLTACK_SHFT 9
#define HWIO_DMA_TSR9_DMA_TSR9_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR9_DMA_TSR9_ECH_SHFT    16
#define HWIO_DMA_TSR9_DMA_TSR9_ECH_MASK    0x00010000
#define HWIO_DMA_TSR9_DMA_TSR9_DCH_SHFT    17
#define HWIO_DMA_TSR9_DMA_TSR9_DCH_MASK    0x00020000
#define HWIO_DMA_TSR9_DMA_TSR9_CTL_SHFT    18
#define HWIO_DMA_TSR9_DMA_TSR9_CTL_MASK    0x00040000
#define HWIO_DMA_TSR9_DMA_TSR9_HLTIC_SHFT  24
#define HWIO_DMA_TSR9_DMA_TSR9_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR10_ADDR                  0xF00A1E28
#define HWIO_DMA_TSR10_DMA_TSR10_RST_SHFT    0
#define HWIO_DMA_TSR10_DMA_TSR10_RST_MASK    0x00000001
#define HWIO_DMA_TSR10_DMA_TSR10_HTRE_SHFT   1
#define HWIO_DMA_TSR10_DMA_TSR10_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR10_DMA_TSR10_TRL_SHFT    2
#define HWIO_DMA_TSR10_DMA_TSR10_TRL_MASK    0x00000004
#define HWIO_DMA_TSR10_DMA_TSR10_CH_SHFT     3
#define HWIO_DMA_TSR10_DMA_TSR10_CH_MASK     0x00000008
#define HWIO_DMA_TSR10_DMA_TSR10_ETRL_SHFT   4
#define HWIO_DMA_TSR10_DMA_TSR10_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR10_DMA_TSR10_HLTREQ_SHFT 8
#define HWIO_DMA_TSR10_DMA_TSR10_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR10_DMA_TSR10_HLTACK_SHFT 9
#define HWIO_DMA_TSR10_DMA_TSR10_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR10_DMA_TSR10_ECH_SHFT    16
#define HWIO_DMA_TSR10_DMA_TSR10_ECH_MASK    0x00010000
#define HWIO_DMA_TSR10_DMA_TSR10_DCH_SHFT    17
#define HWIO_DMA_TSR10_DMA_TSR10_DCH_MASK    0x00020000
#define HWIO_DMA_TSR10_DMA_TSR10_CTL_SHFT    18
#define HWIO_DMA_TSR10_DMA_TSR10_CTL_MASK    0x00040000
#define HWIO_DMA_TSR10_DMA_TSR10_HLTIC_SHFT  24
#define HWIO_DMA_TSR10_DMA_TSR10_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR11_ADDR                  0xF00A1E2C
#define HWIO_DMA_TSR11_DMA_TSR11_RST_SHFT    0
#define HWIO_DMA_TSR11_DMA_TSR11_RST_MASK    0x00000001
#define HWIO_DMA_TSR11_DMA_TSR11_HTRE_SHFT   1
#define HWIO_DMA_TSR11_DMA_TSR11_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR11_DMA_TSR11_TRL_SHFT    2
#define HWIO_DMA_TSR11_DMA_TSR11_TRL_MASK    0x00000004
#define HWIO_DMA_TSR11_DMA_TSR11_CH_SHFT     3
#define HWIO_DMA_TSR11_DMA_TSR11_CH_MASK     0x00000008
#define HWIO_DMA_TSR11_DMA_TSR11_ETRL_SHFT   4
#define HWIO_DMA_TSR11_DMA_TSR11_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR11_DMA_TSR11_HLTREQ_SHFT 8
#define HWIO_DMA_TSR11_DMA_TSR11_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR11_DMA_TSR11_HLTACK_SHFT 9
#define HWIO_DMA_TSR11_DMA_TSR11_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR11_DMA_TSR11_ECH_SHFT    16
#define HWIO_DMA_TSR11_DMA_TSR11_ECH_MASK    0x00010000
#define HWIO_DMA_TSR11_DMA_TSR11_DCH_SHFT    17
#define HWIO_DMA_TSR11_DMA_TSR11_DCH_MASK    0x00020000
#define HWIO_DMA_TSR11_DMA_TSR11_CTL_SHFT    18
#define HWIO_DMA_TSR11_DMA_TSR11_CTL_MASK    0x00040000
#define HWIO_DMA_TSR11_DMA_TSR11_HLTIC_SHFT  24
#define HWIO_DMA_TSR11_DMA_TSR11_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR12_ADDR                  0xF00A1E30
#define HWIO_DMA_TSR12_DMA_TSR12_RST_SHFT    0
#define HWIO_DMA_TSR12_DMA_TSR12_RST_MASK    0x00000001
#define HWIO_DMA_TSR12_DMA_TSR12_HTRE_SHFT   1
#define HWIO_DMA_TSR12_DMA_TSR12_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR12_DMA_TSR12_TRL_SHFT    2
#define HWIO_DMA_TSR12_DMA_TSR12_TRL_MASK    0x00000004
#define HWIO_DMA_TSR12_DMA_TSR12_CH_SHFT     3
#define HWIO_DMA_TSR12_DMA_TSR12_CH_MASK     0x00000008
#define HWIO_DMA_TSR12_DMA_TSR12_ETRL_SHFT   4
#define HWIO_DMA_TSR12_DMA_TSR12_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR12_DMA_TSR12_HLTREQ_SHFT 8
#define HWIO_DMA_TSR12_DMA_TSR12_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR12_DMA_TSR12_HLTACK_SHFT 9
#define HWIO_DMA_TSR12_DMA_TSR12_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR12_DMA_TSR12_ECH_SHFT    16
#define HWIO_DMA_TSR12_DMA_TSR12_ECH_MASK    0x00010000
#define HWIO_DMA_TSR12_DMA_TSR12_DCH_SHFT    17
#define HWIO_DMA_TSR12_DMA_TSR12_DCH_MASK    0x00020000
#define HWIO_DMA_TSR12_DMA_TSR12_CTL_SHFT    18
#define HWIO_DMA_TSR12_DMA_TSR12_CTL_MASK    0x00040000
#define HWIO_DMA_TSR12_DMA_TSR12_HLTIC_SHFT  24
#define HWIO_DMA_TSR12_DMA_TSR12_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR13_ADDR                  0xF00A1E34
#define HWIO_DMA_TSR13_DMA_TSR13_RST_SHFT    0
#define HWIO_DMA_TSR13_DMA_TSR13_RST_MASK    0x00000001
#define HWIO_DMA_TSR13_DMA_TSR13_HTRE_SHFT   1
#define HWIO_DMA_TSR13_DMA_TSR13_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR13_DMA_TSR13_TRL_SHFT    2
#define HWIO_DMA_TSR13_DMA_TSR13_TRL_MASK    0x00000004
#define HWIO_DMA_TSR13_DMA_TSR13_CH_SHFT     3
#define HWIO_DMA_TSR13_DMA_TSR13_CH_MASK     0x00000008
#define HWIO_DMA_TSR13_DMA_TSR13_ETRL_SHFT   4
#define HWIO_DMA_TSR13_DMA_TSR13_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR13_DMA_TSR13_HLTREQ_SHFT 8
#define HWIO_DMA_TSR13_DMA_TSR13_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR13_DMA_TSR13_HLTACK_SHFT 9
#define HWIO_DMA_TSR13_DMA_TSR13_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR13_DMA_TSR13_ECH_SHFT    16
#define HWIO_DMA_TSR13_DMA_TSR13_ECH_MASK    0x00010000
#define HWIO_DMA_TSR13_DMA_TSR13_DCH_SHFT    17
#define HWIO_DMA_TSR13_DMA_TSR13_DCH_MASK    0x00020000
#define HWIO_DMA_TSR13_DMA_TSR13_CTL_SHFT    18
#define HWIO_DMA_TSR13_DMA_TSR13_CTL_MASK    0x00040000
#define HWIO_DMA_TSR13_DMA_TSR13_HLTIC_SHFT  24
#define HWIO_DMA_TSR13_DMA_TSR13_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR14_ADDR                  0xF00A1E38
#define HWIO_DMA_TSR14_DMA_TSR14_RST_SHFT    0
#define HWIO_DMA_TSR14_DMA_TSR14_RST_MASK    0x00000001
#define HWIO_DMA_TSR14_DMA_TSR14_HTRE_SHFT   1
#define HWIO_DMA_TSR14_DMA_TSR14_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR14_DMA_TSR14_TRL_SHFT    2
#define HWIO_DMA_TSR14_DMA_TSR14_TRL_MASK    0x00000004
#define HWIO_DMA_TSR14_DMA_TSR14_CH_SHFT     3
#define HWIO_DMA_TSR14_DMA_TSR14_CH_MASK     0x00000008
#define HWIO_DMA_TSR14_DMA_TSR14_ETRL_SHFT   4
#define HWIO_DMA_TSR14_DMA_TSR14_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR14_DMA_TSR14_HLTREQ_SHFT 8
#define HWIO_DMA_TSR14_DMA_TSR14_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR14_DMA_TSR14_HLTACK_SHFT 9
#define HWIO_DMA_TSR14_DMA_TSR14_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR14_DMA_TSR14_ECH_SHFT    16
#define HWIO_DMA_TSR14_DMA_TSR14_ECH_MASK    0x00010000
#define HWIO_DMA_TSR14_DMA_TSR14_DCH_SHFT    17
#define HWIO_DMA_TSR14_DMA_TSR14_DCH_MASK    0x00020000
#define HWIO_DMA_TSR14_DMA_TSR14_CTL_SHFT    18
#define HWIO_DMA_TSR14_DMA_TSR14_CTL_MASK    0x00040000
#define HWIO_DMA_TSR14_DMA_TSR14_HLTIC_SHFT  24
#define HWIO_DMA_TSR14_DMA_TSR14_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR15_ADDR                  0xF00A1E3C
#define HWIO_DMA_TSR15_DMA_TSR15_RST_SHFT    0
#define HWIO_DMA_TSR15_DMA_TSR15_RST_MASK    0x00000001
#define HWIO_DMA_TSR15_DMA_TSR15_HTRE_SHFT   1
#define HWIO_DMA_TSR15_DMA_TSR15_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR15_DMA_TSR15_TRL_SHFT    2
#define HWIO_DMA_TSR15_DMA_TSR15_TRL_MASK    0x00000004
#define HWIO_DMA_TSR15_DMA_TSR15_CH_SHFT     3
#define HWIO_DMA_TSR15_DMA_TSR15_CH_MASK     0x00000008
#define HWIO_DMA_TSR15_DMA_TSR15_ETRL_SHFT   4
#define HWIO_DMA_TSR15_DMA_TSR15_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR15_DMA_TSR15_HLTREQ_SHFT 8
#define HWIO_DMA_TSR15_DMA_TSR15_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR15_DMA_TSR15_HLTACK_SHFT 9
#define HWIO_DMA_TSR15_DMA_TSR15_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR15_DMA_TSR15_ECH_SHFT    16
#define HWIO_DMA_TSR15_DMA_TSR15_ECH_MASK    0x00010000
#define HWIO_DMA_TSR15_DMA_TSR15_DCH_SHFT    17
#define HWIO_DMA_TSR15_DMA_TSR15_DCH_MASK    0x00020000
#define HWIO_DMA_TSR15_DMA_TSR15_CTL_SHFT    18
#define HWIO_DMA_TSR15_DMA_TSR15_CTL_MASK    0x00040000
#define HWIO_DMA_TSR15_DMA_TSR15_HLTIC_SHFT  24
#define HWIO_DMA_TSR15_DMA_TSR15_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR16_ADDR                  0xF00A1E40
#define HWIO_DMA_TSR16_DMA_TSR16_RST_SHFT    0
#define HWIO_DMA_TSR16_DMA_TSR16_RST_MASK    0x00000001
#define HWIO_DMA_TSR16_DMA_TSR16_HTRE_SHFT   1
#define HWIO_DMA_TSR16_DMA_TSR16_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR16_DMA_TSR16_TRL_SHFT    2
#define HWIO_DMA_TSR16_DMA_TSR16_TRL_MASK    0x00000004
#define HWIO_DMA_TSR16_DMA_TSR16_CH_SHFT     3
#define HWIO_DMA_TSR16_DMA_TSR16_CH_MASK     0x00000008
#define HWIO_DMA_TSR16_DMA_TSR16_ETRL_SHFT   4
#define HWIO_DMA_TSR16_DMA_TSR16_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR16_DMA_TSR16_HLTREQ_SHFT 8
#define HWIO_DMA_TSR16_DMA_TSR16_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR16_DMA_TSR16_HLTACK_SHFT 9
#define HWIO_DMA_TSR16_DMA_TSR16_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR16_DMA_TSR16_ECH_SHFT    16
#define HWIO_DMA_TSR16_DMA_TSR16_ECH_MASK    0x00010000
#define HWIO_DMA_TSR16_DMA_TSR16_DCH_SHFT    17
#define HWIO_DMA_TSR16_DMA_TSR16_DCH_MASK    0x00020000
#define HWIO_DMA_TSR16_DMA_TSR16_CTL_SHFT    18
#define HWIO_DMA_TSR16_DMA_TSR16_CTL_MASK    0x00040000
#define HWIO_DMA_TSR16_DMA_TSR16_HLTIC_SHFT  24
#define HWIO_DMA_TSR16_DMA_TSR16_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR17_ADDR                  0xF00A1E44
#define HWIO_DMA_TSR17_DMA_TSR17_RST_SHFT    0
#define HWIO_DMA_TSR17_DMA_TSR17_RST_MASK    0x00000001
#define HWIO_DMA_TSR17_DMA_TSR17_HTRE_SHFT   1
#define HWIO_DMA_TSR17_DMA_TSR17_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR17_DMA_TSR17_TRL_SHFT    2
#define HWIO_DMA_TSR17_DMA_TSR17_TRL_MASK    0x00000004
#define HWIO_DMA_TSR17_DMA_TSR17_CH_SHFT     3
#define HWIO_DMA_TSR17_DMA_TSR17_CH_MASK     0x00000008
#define HWIO_DMA_TSR17_DMA_TSR17_ETRL_SHFT   4
#define HWIO_DMA_TSR17_DMA_TSR17_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR17_DMA_TSR17_HLTREQ_SHFT 8
#define HWIO_DMA_TSR17_DMA_TSR17_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR17_DMA_TSR17_HLTACK_SHFT 9
#define HWIO_DMA_TSR17_DMA_TSR17_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR17_DMA_TSR17_ECH_SHFT    16
#define HWIO_DMA_TSR17_DMA_TSR17_ECH_MASK    0x00010000
#define HWIO_DMA_TSR17_DMA_TSR17_DCH_SHFT    17
#define HWIO_DMA_TSR17_DMA_TSR17_DCH_MASK    0x00020000
#define HWIO_DMA_TSR17_DMA_TSR17_CTL_SHFT    18
#define HWIO_DMA_TSR17_DMA_TSR17_CTL_MASK    0x00040000
#define HWIO_DMA_TSR17_DMA_TSR17_HLTIC_SHFT  24
#define HWIO_DMA_TSR17_DMA_TSR17_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR18_ADDR                  0xF00A1E48
#define HWIO_DMA_TSR18_DMA_TSR18_RST_SHFT    0
#define HWIO_DMA_TSR18_DMA_TSR18_RST_MASK    0x00000001
#define HWIO_DMA_TSR18_DMA_TSR18_HTRE_SHFT   1
#define HWIO_DMA_TSR18_DMA_TSR18_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR18_DMA_TSR18_TRL_SHFT    2
#define HWIO_DMA_TSR18_DMA_TSR18_TRL_MASK    0x00000004
#define HWIO_DMA_TSR18_DMA_TSR18_CH_SHFT     3
#define HWIO_DMA_TSR18_DMA_TSR18_CH_MASK     0x00000008
#define HWIO_DMA_TSR18_DMA_TSR18_ETRL_SHFT   4
#define HWIO_DMA_TSR18_DMA_TSR18_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR18_DMA_TSR18_HLTREQ_SHFT 8
#define HWIO_DMA_TSR18_DMA_TSR18_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR18_DMA_TSR18_HLTACK_SHFT 9
#define HWIO_DMA_TSR18_DMA_TSR18_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR18_DMA_TSR18_ECH_SHFT    16
#define HWIO_DMA_TSR18_DMA_TSR18_ECH_MASK    0x00010000
#define HWIO_DMA_TSR18_DMA_TSR18_DCH_SHFT    17
#define HWIO_DMA_TSR18_DMA_TSR18_DCH_MASK    0x00020000
#define HWIO_DMA_TSR18_DMA_TSR18_CTL_SHFT    18
#define HWIO_DMA_TSR18_DMA_TSR18_CTL_MASK    0x00040000
#define HWIO_DMA_TSR18_DMA_TSR18_HLTIC_SHFT  24
#define HWIO_DMA_TSR18_DMA_TSR18_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR19_ADDR                  0xF00A1E4C
#define HWIO_DMA_TSR19_DMA_TSR19_RST_SHFT    0
#define HWIO_DMA_TSR19_DMA_TSR19_RST_MASK    0x00000001
#define HWIO_DMA_TSR19_DMA_TSR19_HTRE_SHFT   1
#define HWIO_DMA_TSR19_DMA_TSR19_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR19_DMA_TSR19_TRL_SHFT    2
#define HWIO_DMA_TSR19_DMA_TSR19_TRL_MASK    0x00000004
#define HWIO_DMA_TSR19_DMA_TSR19_CH_SHFT     3
#define HWIO_DMA_TSR19_DMA_TSR19_CH_MASK     0x00000008
#define HWIO_DMA_TSR19_DMA_TSR19_ETRL_SHFT   4
#define HWIO_DMA_TSR19_DMA_TSR19_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR19_DMA_TSR19_HLTREQ_SHFT 8
#define HWIO_DMA_TSR19_DMA_TSR19_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR19_DMA_TSR19_HLTACK_SHFT 9
#define HWIO_DMA_TSR19_DMA_TSR19_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR19_DMA_TSR19_ECH_SHFT    16
#define HWIO_DMA_TSR19_DMA_TSR19_ECH_MASK    0x00010000
#define HWIO_DMA_TSR19_DMA_TSR19_DCH_SHFT    17
#define HWIO_DMA_TSR19_DMA_TSR19_DCH_MASK    0x00020000
#define HWIO_DMA_TSR19_DMA_TSR19_CTL_SHFT    18
#define HWIO_DMA_TSR19_DMA_TSR19_CTL_MASK    0x00040000
#define HWIO_DMA_TSR19_DMA_TSR19_HLTIC_SHFT  24
#define HWIO_DMA_TSR19_DMA_TSR19_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR20_ADDR                  0xF00A1E50
#define HWIO_DMA_TSR20_DMA_TSR20_RST_SHFT    0
#define HWIO_DMA_TSR20_DMA_TSR20_RST_MASK    0x00000001
#define HWIO_DMA_TSR20_DMA_TSR20_HTRE_SHFT   1
#define HWIO_DMA_TSR20_DMA_TSR20_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR20_DMA_TSR20_TRL_SHFT    2
#define HWIO_DMA_TSR20_DMA_TSR20_TRL_MASK    0x00000004
#define HWIO_DMA_TSR20_DMA_TSR20_CH_SHFT     3
#define HWIO_DMA_TSR20_DMA_TSR20_CH_MASK     0x00000008
#define HWIO_DMA_TSR20_DMA_TSR20_ETRL_SHFT   4
#define HWIO_DMA_TSR20_DMA_TSR20_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR20_DMA_TSR20_HLTREQ_SHFT 8
#define HWIO_DMA_TSR20_DMA_TSR20_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR20_DMA_TSR20_HLTACK_SHFT 9
#define HWIO_DMA_TSR20_DMA_TSR20_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR20_DMA_TSR20_ECH_SHFT    16
#define HWIO_DMA_TSR20_DMA_TSR20_ECH_MASK    0x00010000
#define HWIO_DMA_TSR20_DMA_TSR20_DCH_SHFT    17
#define HWIO_DMA_TSR20_DMA_TSR20_DCH_MASK    0x00020000
#define HWIO_DMA_TSR20_DMA_TSR20_CTL_SHFT    18
#define HWIO_DMA_TSR20_DMA_TSR20_CTL_MASK    0x00040000
#define HWIO_DMA_TSR20_DMA_TSR20_HLTIC_SHFT  24
#define HWIO_DMA_TSR20_DMA_TSR20_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR21_ADDR                  0xF00A1E54
#define HWIO_DMA_TSR21_DMA_TSR21_RST_SHFT    0
#define HWIO_DMA_TSR21_DMA_TSR21_RST_MASK    0x00000001
#define HWIO_DMA_TSR21_DMA_TSR21_HTRE_SHFT   1
#define HWIO_DMA_TSR21_DMA_TSR21_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR21_DMA_TSR21_TRL_SHFT    2
#define HWIO_DMA_TSR21_DMA_TSR21_TRL_MASK    0x00000004
#define HWIO_DMA_TSR21_DMA_TSR21_CH_SHFT     3
#define HWIO_DMA_TSR21_DMA_TSR21_CH_MASK     0x00000008
#define HWIO_DMA_TSR21_DMA_TSR21_ETRL_SHFT   4
#define HWIO_DMA_TSR21_DMA_TSR21_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR21_DMA_TSR21_HLTREQ_SHFT 8
#define HWIO_DMA_TSR21_DMA_TSR21_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR21_DMA_TSR21_HLTACK_SHFT 9
#define HWIO_DMA_TSR21_DMA_TSR21_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR21_DMA_TSR21_ECH_SHFT    16
#define HWIO_DMA_TSR21_DMA_TSR21_ECH_MASK    0x00010000
#define HWIO_DMA_TSR21_DMA_TSR21_DCH_SHFT    17
#define HWIO_DMA_TSR21_DMA_TSR21_DCH_MASK    0x00020000
#define HWIO_DMA_TSR21_DMA_TSR21_CTL_SHFT    18
#define HWIO_DMA_TSR21_DMA_TSR21_CTL_MASK    0x00040000
#define HWIO_DMA_TSR21_DMA_TSR21_HLTIC_SHFT  24
#define HWIO_DMA_TSR21_DMA_TSR21_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR22_ADDR                  0xF00A1E58
#define HWIO_DMA_TSR22_DMA_TSR22_RST_SHFT    0
#define HWIO_DMA_TSR22_DMA_TSR22_RST_MASK    0x00000001
#define HWIO_DMA_TSR22_DMA_TSR22_HTRE_SHFT   1
#define HWIO_DMA_TSR22_DMA_TSR22_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR22_DMA_TSR22_TRL_SHFT    2
#define HWIO_DMA_TSR22_DMA_TSR22_TRL_MASK    0x00000004
#define HWIO_DMA_TSR22_DMA_TSR22_CH_SHFT     3
#define HWIO_DMA_TSR22_DMA_TSR22_CH_MASK     0x00000008
#define HWIO_DMA_TSR22_DMA_TSR22_ETRL_SHFT   4
#define HWIO_DMA_TSR22_DMA_TSR22_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR22_DMA_TSR22_HLTREQ_SHFT 8
#define HWIO_DMA_TSR22_DMA_TSR22_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR22_DMA_TSR22_HLTACK_SHFT 9
#define HWIO_DMA_TSR22_DMA_TSR22_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR22_DMA_TSR22_ECH_SHFT    16
#define HWIO_DMA_TSR22_DMA_TSR22_ECH_MASK    0x00010000
#define HWIO_DMA_TSR22_DMA_TSR22_DCH_SHFT    17
#define HWIO_DMA_TSR22_DMA_TSR22_DCH_MASK    0x00020000
#define HWIO_DMA_TSR22_DMA_TSR22_CTL_SHFT    18
#define HWIO_DMA_TSR22_DMA_TSR22_CTL_MASK    0x00040000
#define HWIO_DMA_TSR22_DMA_TSR22_HLTIC_SHFT  24
#define HWIO_DMA_TSR22_DMA_TSR22_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR23_ADDR                  0xF00A1E5C
#define HWIO_DMA_TSR23_DMA_TSR23_RST_SHFT    0
#define HWIO_DMA_TSR23_DMA_TSR23_RST_MASK    0x00000001
#define HWIO_DMA_TSR23_DMA_TSR23_HTRE_SHFT   1
#define HWIO_DMA_TSR23_DMA_TSR23_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR23_DMA_TSR23_TRL_SHFT    2
#define HWIO_DMA_TSR23_DMA_TSR23_TRL_MASK    0x00000004
#define HWIO_DMA_TSR23_DMA_TSR23_CH_SHFT     3
#define HWIO_DMA_TSR23_DMA_TSR23_CH_MASK     0x00000008
#define HWIO_DMA_TSR23_DMA_TSR23_ETRL_SHFT   4
#define HWIO_DMA_TSR23_DMA_TSR23_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR23_DMA_TSR23_HLTREQ_SHFT 8
#define HWIO_DMA_TSR23_DMA_TSR23_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR23_DMA_TSR23_HLTACK_SHFT 9
#define HWIO_DMA_TSR23_DMA_TSR23_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR23_DMA_TSR23_ECH_SHFT    16
#define HWIO_DMA_TSR23_DMA_TSR23_ECH_MASK    0x00010000
#define HWIO_DMA_TSR23_DMA_TSR23_DCH_SHFT    17
#define HWIO_DMA_TSR23_DMA_TSR23_DCH_MASK    0x00020000
#define HWIO_DMA_TSR23_DMA_TSR23_CTL_SHFT    18
#define HWIO_DMA_TSR23_DMA_TSR23_CTL_MASK    0x00040000
#define HWIO_DMA_TSR23_DMA_TSR23_HLTIC_SHFT  24
#define HWIO_DMA_TSR23_DMA_TSR23_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR24_ADDR                  0xF00A1E60
#define HWIO_DMA_TSR24_DMA_TSR24_RST_SHFT    0
#define HWIO_DMA_TSR24_DMA_TSR24_RST_MASK    0x00000001
#define HWIO_DMA_TSR24_DMA_TSR24_HTRE_SHFT   1
#define HWIO_DMA_TSR24_DMA_TSR24_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR24_DMA_TSR24_TRL_SHFT    2
#define HWIO_DMA_TSR24_DMA_TSR24_TRL_MASK    0x00000004
#define HWIO_DMA_TSR24_DMA_TSR24_CH_SHFT     3
#define HWIO_DMA_TSR24_DMA_TSR24_CH_MASK     0x00000008
#define HWIO_DMA_TSR24_DMA_TSR24_ETRL_SHFT   4
#define HWIO_DMA_TSR24_DMA_TSR24_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR24_DMA_TSR24_HLTREQ_SHFT 8
#define HWIO_DMA_TSR24_DMA_TSR24_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR24_DMA_TSR24_HLTACK_SHFT 9
#define HWIO_DMA_TSR24_DMA_TSR24_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR24_DMA_TSR24_ECH_SHFT    16
#define HWIO_DMA_TSR24_DMA_TSR24_ECH_MASK    0x00010000
#define HWIO_DMA_TSR24_DMA_TSR24_DCH_SHFT    17
#define HWIO_DMA_TSR24_DMA_TSR24_DCH_MASK    0x00020000
#define HWIO_DMA_TSR24_DMA_TSR24_CTL_SHFT    18
#define HWIO_DMA_TSR24_DMA_TSR24_CTL_MASK    0x00040000
#define HWIO_DMA_TSR24_DMA_TSR24_HLTIC_SHFT  24
#define HWIO_DMA_TSR24_DMA_TSR24_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR25_ADDR                  0xF00A1E64
#define HWIO_DMA_TSR25_DMA_TSR25_RST_SHFT    0
#define HWIO_DMA_TSR25_DMA_TSR25_RST_MASK    0x00000001
#define HWIO_DMA_TSR25_DMA_TSR25_HTRE_SHFT   1
#define HWIO_DMA_TSR25_DMA_TSR25_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR25_DMA_TSR25_TRL_SHFT    2
#define HWIO_DMA_TSR25_DMA_TSR25_TRL_MASK    0x00000004
#define HWIO_DMA_TSR25_DMA_TSR25_CH_SHFT     3
#define HWIO_DMA_TSR25_DMA_TSR25_CH_MASK     0x00000008
#define HWIO_DMA_TSR25_DMA_TSR25_ETRL_SHFT   4
#define HWIO_DMA_TSR25_DMA_TSR25_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR25_DMA_TSR25_HLTREQ_SHFT 8
#define HWIO_DMA_TSR25_DMA_TSR25_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR25_DMA_TSR25_HLTACK_SHFT 9
#define HWIO_DMA_TSR25_DMA_TSR25_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR25_DMA_TSR25_ECH_SHFT    16
#define HWIO_DMA_TSR25_DMA_TSR25_ECH_MASK    0x00010000
#define HWIO_DMA_TSR25_DMA_TSR25_DCH_SHFT    17
#define HWIO_DMA_TSR25_DMA_TSR25_DCH_MASK    0x00020000
#define HWIO_DMA_TSR25_DMA_TSR25_CTL_SHFT    18
#define HWIO_DMA_TSR25_DMA_TSR25_CTL_MASK    0x00040000
#define HWIO_DMA_TSR25_DMA_TSR25_HLTIC_SHFT  24
#define HWIO_DMA_TSR25_DMA_TSR25_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR26_ADDR                  0xF00A1E68
#define HWIO_DMA_TSR26_DMA_TSR26_RST_SHFT    0
#define HWIO_DMA_TSR26_DMA_TSR26_RST_MASK    0x00000001
#define HWIO_DMA_TSR26_DMA_TSR26_HTRE_SHFT   1
#define HWIO_DMA_TSR26_DMA_TSR26_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR26_DMA_TSR26_TRL_SHFT    2
#define HWIO_DMA_TSR26_DMA_TSR26_TRL_MASK    0x00000004
#define HWIO_DMA_TSR26_DMA_TSR26_CH_SHFT     3
#define HWIO_DMA_TSR26_DMA_TSR26_CH_MASK     0x00000008
#define HWIO_DMA_TSR26_DMA_TSR26_ETRL_SHFT   4
#define HWIO_DMA_TSR26_DMA_TSR26_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR26_DMA_TSR26_HLTREQ_SHFT 8
#define HWIO_DMA_TSR26_DMA_TSR26_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR26_DMA_TSR26_HLTACK_SHFT 9
#define HWIO_DMA_TSR26_DMA_TSR26_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR26_DMA_TSR26_ECH_SHFT    16
#define HWIO_DMA_TSR26_DMA_TSR26_ECH_MASK    0x00010000
#define HWIO_DMA_TSR26_DMA_TSR26_DCH_SHFT    17
#define HWIO_DMA_TSR26_DMA_TSR26_DCH_MASK    0x00020000
#define HWIO_DMA_TSR26_DMA_TSR26_CTL_SHFT    18
#define HWIO_DMA_TSR26_DMA_TSR26_CTL_MASK    0x00040000
#define HWIO_DMA_TSR26_DMA_TSR26_HLTIC_SHFT  24
#define HWIO_DMA_TSR26_DMA_TSR26_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR27_ADDR                  0xF00A1E6C
#define HWIO_DMA_TSR27_DMA_TSR27_RST_SHFT    0
#define HWIO_DMA_TSR27_DMA_TSR27_RST_MASK    0x00000001
#define HWIO_DMA_TSR27_DMA_TSR27_HTRE_SHFT   1
#define HWIO_DMA_TSR27_DMA_TSR27_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR27_DMA_TSR27_TRL_SHFT    2
#define HWIO_DMA_TSR27_DMA_TSR27_TRL_MASK    0x00000004
#define HWIO_DMA_TSR27_DMA_TSR27_CH_SHFT     3
#define HWIO_DMA_TSR27_DMA_TSR27_CH_MASK     0x00000008
#define HWIO_DMA_TSR27_DMA_TSR27_ETRL_SHFT   4
#define HWIO_DMA_TSR27_DMA_TSR27_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR27_DMA_TSR27_HLTREQ_SHFT 8
#define HWIO_DMA_TSR27_DMA_TSR27_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR27_DMA_TSR27_HLTACK_SHFT 9
#define HWIO_DMA_TSR27_DMA_TSR27_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR27_DMA_TSR27_ECH_SHFT    16
#define HWIO_DMA_TSR27_DMA_TSR27_ECH_MASK    0x00010000
#define HWIO_DMA_TSR27_DMA_TSR27_DCH_SHFT    17
#define HWIO_DMA_TSR27_DMA_TSR27_DCH_MASK    0x00020000
#define HWIO_DMA_TSR27_DMA_TSR27_CTL_SHFT    18
#define HWIO_DMA_TSR27_DMA_TSR27_CTL_MASK    0x00040000
#define HWIO_DMA_TSR27_DMA_TSR27_HLTIC_SHFT  24
#define HWIO_DMA_TSR27_DMA_TSR27_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR28_ADDR                  0xF00A1E70
#define HWIO_DMA_TSR28_DMA_TSR28_RST_SHFT    0
#define HWIO_DMA_TSR28_DMA_TSR28_RST_MASK    0x00000001
#define HWIO_DMA_TSR28_DMA_TSR28_HTRE_SHFT   1
#define HWIO_DMA_TSR28_DMA_TSR28_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR28_DMA_TSR28_TRL_SHFT    2
#define HWIO_DMA_TSR28_DMA_TSR28_TRL_MASK    0x00000004
#define HWIO_DMA_TSR28_DMA_TSR28_CH_SHFT     3
#define HWIO_DMA_TSR28_DMA_TSR28_CH_MASK     0x00000008
#define HWIO_DMA_TSR28_DMA_TSR28_ETRL_SHFT   4
#define HWIO_DMA_TSR28_DMA_TSR28_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR28_DMA_TSR28_HLTREQ_SHFT 8
#define HWIO_DMA_TSR28_DMA_TSR28_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR28_DMA_TSR28_HLTACK_SHFT 9
#define HWIO_DMA_TSR28_DMA_TSR28_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR28_DMA_TSR28_ECH_SHFT    16
#define HWIO_DMA_TSR28_DMA_TSR28_ECH_MASK    0x00010000
#define HWIO_DMA_TSR28_DMA_TSR28_DCH_SHFT    17
#define HWIO_DMA_TSR28_DMA_TSR28_DCH_MASK    0x00020000
#define HWIO_DMA_TSR28_DMA_TSR28_CTL_SHFT    18
#define HWIO_DMA_TSR28_DMA_TSR28_CTL_MASK    0x00040000
#define HWIO_DMA_TSR28_DMA_TSR28_HLTIC_SHFT  24
#define HWIO_DMA_TSR28_DMA_TSR28_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR29_ADDR                  0xF00A1E74
#define HWIO_DMA_TSR29_DMA_TSR29_RST_SHFT    0
#define HWIO_DMA_TSR29_DMA_TSR29_RST_MASK    0x00000001
#define HWIO_DMA_TSR29_DMA_TSR29_HTRE_SHFT   1
#define HWIO_DMA_TSR29_DMA_TSR29_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR29_DMA_TSR29_TRL_SHFT    2
#define HWIO_DMA_TSR29_DMA_TSR29_TRL_MASK    0x00000004
#define HWIO_DMA_TSR29_DMA_TSR29_CH_SHFT     3
#define HWIO_DMA_TSR29_DMA_TSR29_CH_MASK     0x00000008
#define HWIO_DMA_TSR29_DMA_TSR29_ETRL_SHFT   4
#define HWIO_DMA_TSR29_DMA_TSR29_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR29_DMA_TSR29_HLTREQ_SHFT 8
#define HWIO_DMA_TSR29_DMA_TSR29_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR29_DMA_TSR29_HLTACK_SHFT 9
#define HWIO_DMA_TSR29_DMA_TSR29_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR29_DMA_TSR29_ECH_SHFT    16
#define HWIO_DMA_TSR29_DMA_TSR29_ECH_MASK    0x00010000
#define HWIO_DMA_TSR29_DMA_TSR29_DCH_SHFT    17
#define HWIO_DMA_TSR29_DMA_TSR29_DCH_MASK    0x00020000
#define HWIO_DMA_TSR29_DMA_TSR29_CTL_SHFT    18
#define HWIO_DMA_TSR29_DMA_TSR29_CTL_MASK    0x00040000
#define HWIO_DMA_TSR29_DMA_TSR29_HLTIC_SHFT  24
#define HWIO_DMA_TSR29_DMA_TSR29_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR30_ADDR                  0xF00A1E78
#define HWIO_DMA_TSR30_DMA_TSR30_RST_SHFT    0
#define HWIO_DMA_TSR30_DMA_TSR30_RST_MASK    0x00000001
#define HWIO_DMA_TSR30_DMA_TSR30_HTRE_SHFT   1
#define HWIO_DMA_TSR30_DMA_TSR30_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR30_DMA_TSR30_TRL_SHFT    2
#define HWIO_DMA_TSR30_DMA_TSR30_TRL_MASK    0x00000004
#define HWIO_DMA_TSR30_DMA_TSR30_CH_SHFT     3
#define HWIO_DMA_TSR30_DMA_TSR30_CH_MASK     0x00000008
#define HWIO_DMA_TSR30_DMA_TSR30_ETRL_SHFT   4
#define HWIO_DMA_TSR30_DMA_TSR30_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR30_DMA_TSR30_HLTREQ_SHFT 8
#define HWIO_DMA_TSR30_DMA_TSR30_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR30_DMA_TSR30_HLTACK_SHFT 9
#define HWIO_DMA_TSR30_DMA_TSR30_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR30_DMA_TSR30_ECH_SHFT    16
#define HWIO_DMA_TSR30_DMA_TSR30_ECH_MASK    0x00010000
#define HWIO_DMA_TSR30_DMA_TSR30_DCH_SHFT    17
#define HWIO_DMA_TSR30_DMA_TSR30_DCH_MASK    0x00020000
#define HWIO_DMA_TSR30_DMA_TSR30_CTL_SHFT    18
#define HWIO_DMA_TSR30_DMA_TSR30_CTL_MASK    0x00040000
#define HWIO_DMA_TSR30_DMA_TSR30_HLTIC_SHFT  24
#define HWIO_DMA_TSR30_DMA_TSR30_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR31_ADDR                  0xF00A1E7C
#define HWIO_DMA_TSR31_DMA_TSR31_RST_SHFT    0
#define HWIO_DMA_TSR31_DMA_TSR31_RST_MASK    0x00000001
#define HWIO_DMA_TSR31_DMA_TSR31_HTRE_SHFT   1
#define HWIO_DMA_TSR31_DMA_TSR31_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR31_DMA_TSR31_TRL_SHFT    2
#define HWIO_DMA_TSR31_DMA_TSR31_TRL_MASK    0x00000004
#define HWIO_DMA_TSR31_DMA_TSR31_CH_SHFT     3
#define HWIO_DMA_TSR31_DMA_TSR31_CH_MASK     0x00000008
#define HWIO_DMA_TSR31_DMA_TSR31_ETRL_SHFT   4
#define HWIO_DMA_TSR31_DMA_TSR31_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR31_DMA_TSR31_HLTREQ_SHFT 8
#define HWIO_DMA_TSR31_DMA_TSR31_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR31_DMA_TSR31_HLTACK_SHFT 9
#define HWIO_DMA_TSR31_DMA_TSR31_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR31_DMA_TSR31_ECH_SHFT    16
#define HWIO_DMA_TSR31_DMA_TSR31_ECH_MASK    0x00010000
#define HWIO_DMA_TSR31_DMA_TSR31_DCH_SHFT    17
#define HWIO_DMA_TSR31_DMA_TSR31_DCH_MASK    0x00020000
#define HWIO_DMA_TSR31_DMA_TSR31_CTL_SHFT    18
#define HWIO_DMA_TSR31_DMA_TSR31_CTL_MASK    0x00040000
#define HWIO_DMA_TSR31_DMA_TSR31_HLTIC_SHFT  24
#define HWIO_DMA_TSR31_DMA_TSR31_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR32_ADDR                  0xF00A1E80
#define HWIO_DMA_TSR32_DMA_TSR32_RST_SHFT    0
#define HWIO_DMA_TSR32_DMA_TSR32_RST_MASK    0x00000001
#define HWIO_DMA_TSR32_DMA_TSR32_HTRE_SHFT   1
#define HWIO_DMA_TSR32_DMA_TSR32_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR32_DMA_TSR32_TRL_SHFT    2
#define HWIO_DMA_TSR32_DMA_TSR32_TRL_MASK    0x00000004
#define HWIO_DMA_TSR32_DMA_TSR32_CH_SHFT     3
#define HWIO_DMA_TSR32_DMA_TSR32_CH_MASK     0x00000008
#define HWIO_DMA_TSR32_DMA_TSR32_ETRL_SHFT   4
#define HWIO_DMA_TSR32_DMA_TSR32_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR32_DMA_TSR32_HLTREQ_SHFT 8
#define HWIO_DMA_TSR32_DMA_TSR32_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR32_DMA_TSR32_HLTACK_SHFT 9
#define HWIO_DMA_TSR32_DMA_TSR32_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR32_DMA_TSR32_ECH_SHFT    16
#define HWIO_DMA_TSR32_DMA_TSR32_ECH_MASK    0x00010000
#define HWIO_DMA_TSR32_DMA_TSR32_DCH_SHFT    17
#define HWIO_DMA_TSR32_DMA_TSR32_DCH_MASK    0x00020000
#define HWIO_DMA_TSR32_DMA_TSR32_CTL_SHFT    18
#define HWIO_DMA_TSR32_DMA_TSR32_CTL_MASK    0x00040000
#define HWIO_DMA_TSR32_DMA_TSR32_HLTIC_SHFT  24
#define HWIO_DMA_TSR32_DMA_TSR32_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR33_ADDR                  0xF00A1E84
#define HWIO_DMA_TSR33_DMA_TSR33_RST_SHFT    0
#define HWIO_DMA_TSR33_DMA_TSR33_RST_MASK    0x00000001
#define HWIO_DMA_TSR33_DMA_TSR33_HTRE_SHFT   1
#define HWIO_DMA_TSR33_DMA_TSR33_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR33_DMA_TSR33_TRL_SHFT    2
#define HWIO_DMA_TSR33_DMA_TSR33_TRL_MASK    0x00000004
#define HWIO_DMA_TSR33_DMA_TSR33_CH_SHFT     3
#define HWIO_DMA_TSR33_DMA_TSR33_CH_MASK     0x00000008
#define HWIO_DMA_TSR33_DMA_TSR33_ETRL_SHFT   4
#define HWIO_DMA_TSR33_DMA_TSR33_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR33_DMA_TSR33_HLTREQ_SHFT 8
#define HWIO_DMA_TSR33_DMA_TSR33_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR33_DMA_TSR33_HLTACK_SHFT 9
#define HWIO_DMA_TSR33_DMA_TSR33_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR33_DMA_TSR33_ECH_SHFT    16
#define HWIO_DMA_TSR33_DMA_TSR33_ECH_MASK    0x00010000
#define HWIO_DMA_TSR33_DMA_TSR33_DCH_SHFT    17
#define HWIO_DMA_TSR33_DMA_TSR33_DCH_MASK    0x00020000
#define HWIO_DMA_TSR33_DMA_TSR33_CTL_SHFT    18
#define HWIO_DMA_TSR33_DMA_TSR33_CTL_MASK    0x00040000
#define HWIO_DMA_TSR33_DMA_TSR33_HLTIC_SHFT  24
#define HWIO_DMA_TSR33_DMA_TSR33_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR34_ADDR                  0xF00A1E88
#define HWIO_DMA_TSR34_DMA_TSR34_RST_SHFT    0
#define HWIO_DMA_TSR34_DMA_TSR34_RST_MASK    0x00000001
#define HWIO_DMA_TSR34_DMA_TSR34_HTRE_SHFT   1
#define HWIO_DMA_TSR34_DMA_TSR34_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR34_DMA_TSR34_TRL_SHFT    2
#define HWIO_DMA_TSR34_DMA_TSR34_TRL_MASK    0x00000004
#define HWIO_DMA_TSR34_DMA_TSR34_CH_SHFT     3
#define HWIO_DMA_TSR34_DMA_TSR34_CH_MASK     0x00000008
#define HWIO_DMA_TSR34_DMA_TSR34_ETRL_SHFT   4
#define HWIO_DMA_TSR34_DMA_TSR34_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR34_DMA_TSR34_HLTREQ_SHFT 8
#define HWIO_DMA_TSR34_DMA_TSR34_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR34_DMA_TSR34_HLTACK_SHFT 9
#define HWIO_DMA_TSR34_DMA_TSR34_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR34_DMA_TSR34_ECH_SHFT    16
#define HWIO_DMA_TSR34_DMA_TSR34_ECH_MASK    0x00010000
#define HWIO_DMA_TSR34_DMA_TSR34_DCH_SHFT    17
#define HWIO_DMA_TSR34_DMA_TSR34_DCH_MASK    0x00020000
#define HWIO_DMA_TSR34_DMA_TSR34_CTL_SHFT    18
#define HWIO_DMA_TSR34_DMA_TSR34_CTL_MASK    0x00040000
#define HWIO_DMA_TSR34_DMA_TSR34_HLTIC_SHFT  24
#define HWIO_DMA_TSR34_DMA_TSR34_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR35_ADDR                  0xF00A1E8C
#define HWIO_DMA_TSR35_DMA_TSR35_RST_SHFT    0
#define HWIO_DMA_TSR35_DMA_TSR35_RST_MASK    0x00000001
#define HWIO_DMA_TSR35_DMA_TSR35_HTRE_SHFT   1
#define HWIO_DMA_TSR35_DMA_TSR35_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR35_DMA_TSR35_TRL_SHFT    2
#define HWIO_DMA_TSR35_DMA_TSR35_TRL_MASK    0x00000004
#define HWIO_DMA_TSR35_DMA_TSR35_CH_SHFT     3
#define HWIO_DMA_TSR35_DMA_TSR35_CH_MASK     0x00000008
#define HWIO_DMA_TSR35_DMA_TSR35_ETRL_SHFT   4
#define HWIO_DMA_TSR35_DMA_TSR35_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR35_DMA_TSR35_HLTREQ_SHFT 8
#define HWIO_DMA_TSR35_DMA_TSR35_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR35_DMA_TSR35_HLTACK_SHFT 9
#define HWIO_DMA_TSR35_DMA_TSR35_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR35_DMA_TSR35_ECH_SHFT    16
#define HWIO_DMA_TSR35_DMA_TSR35_ECH_MASK    0x00010000
#define HWIO_DMA_TSR35_DMA_TSR35_DCH_SHFT    17
#define HWIO_DMA_TSR35_DMA_TSR35_DCH_MASK    0x00020000
#define HWIO_DMA_TSR35_DMA_TSR35_CTL_SHFT    18
#define HWIO_DMA_TSR35_DMA_TSR35_CTL_MASK    0x00040000
#define HWIO_DMA_TSR35_DMA_TSR35_HLTIC_SHFT  24
#define HWIO_DMA_TSR35_DMA_TSR35_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR36_ADDR                  0xF00A1E90
#define HWIO_DMA_TSR36_DMA_TSR36_RST_SHFT    0
#define HWIO_DMA_TSR36_DMA_TSR36_RST_MASK    0x00000001
#define HWIO_DMA_TSR36_DMA_TSR36_HTRE_SHFT   1
#define HWIO_DMA_TSR36_DMA_TSR36_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR36_DMA_TSR36_TRL_SHFT    2
#define HWIO_DMA_TSR36_DMA_TSR36_TRL_MASK    0x00000004
#define HWIO_DMA_TSR36_DMA_TSR36_CH_SHFT     3
#define HWIO_DMA_TSR36_DMA_TSR36_CH_MASK     0x00000008
#define HWIO_DMA_TSR36_DMA_TSR36_ETRL_SHFT   4
#define HWIO_DMA_TSR36_DMA_TSR36_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR36_DMA_TSR36_HLTREQ_SHFT 8
#define HWIO_DMA_TSR36_DMA_TSR36_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR36_DMA_TSR36_HLTACK_SHFT 9
#define HWIO_DMA_TSR36_DMA_TSR36_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR36_DMA_TSR36_ECH_SHFT    16
#define HWIO_DMA_TSR36_DMA_TSR36_ECH_MASK    0x00010000
#define HWIO_DMA_TSR36_DMA_TSR36_DCH_SHFT    17
#define HWIO_DMA_TSR36_DMA_TSR36_DCH_MASK    0x00020000
#define HWIO_DMA_TSR36_DMA_TSR36_CTL_SHFT    18
#define HWIO_DMA_TSR36_DMA_TSR36_CTL_MASK    0x00040000
#define HWIO_DMA_TSR36_DMA_TSR36_HLTIC_SHFT  24
#define HWIO_DMA_TSR36_DMA_TSR36_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR37_ADDR                  0xF00A1E94
#define HWIO_DMA_TSR37_DMA_TSR37_RST_SHFT    0
#define HWIO_DMA_TSR37_DMA_TSR37_RST_MASK    0x00000001
#define HWIO_DMA_TSR37_DMA_TSR37_HTRE_SHFT   1
#define HWIO_DMA_TSR37_DMA_TSR37_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR37_DMA_TSR37_TRL_SHFT    2
#define HWIO_DMA_TSR37_DMA_TSR37_TRL_MASK    0x00000004
#define HWIO_DMA_TSR37_DMA_TSR37_CH_SHFT     3
#define HWIO_DMA_TSR37_DMA_TSR37_CH_MASK     0x00000008
#define HWIO_DMA_TSR37_DMA_TSR37_ETRL_SHFT   4
#define HWIO_DMA_TSR37_DMA_TSR37_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR37_DMA_TSR37_HLTREQ_SHFT 8
#define HWIO_DMA_TSR37_DMA_TSR37_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR37_DMA_TSR37_HLTACK_SHFT 9
#define HWIO_DMA_TSR37_DMA_TSR37_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR37_DMA_TSR37_ECH_SHFT    16
#define HWIO_DMA_TSR37_DMA_TSR37_ECH_MASK    0x00010000
#define HWIO_DMA_TSR37_DMA_TSR37_DCH_SHFT    17
#define HWIO_DMA_TSR37_DMA_TSR37_DCH_MASK    0x00020000
#define HWIO_DMA_TSR37_DMA_TSR37_CTL_SHFT    18
#define HWIO_DMA_TSR37_DMA_TSR37_CTL_MASK    0x00040000
#define HWIO_DMA_TSR37_DMA_TSR37_HLTIC_SHFT  24
#define HWIO_DMA_TSR37_DMA_TSR37_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR38_ADDR                  0xF00A1E98
#define HWIO_DMA_TSR38_DMA_TSR38_RST_SHFT    0
#define HWIO_DMA_TSR38_DMA_TSR38_RST_MASK    0x00000001
#define HWIO_DMA_TSR38_DMA_TSR38_HTRE_SHFT   1
#define HWIO_DMA_TSR38_DMA_TSR38_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR38_DMA_TSR38_TRL_SHFT    2
#define HWIO_DMA_TSR38_DMA_TSR38_TRL_MASK    0x00000004
#define HWIO_DMA_TSR38_DMA_TSR38_CH_SHFT     3
#define HWIO_DMA_TSR38_DMA_TSR38_CH_MASK     0x00000008
#define HWIO_DMA_TSR38_DMA_TSR38_ETRL_SHFT   4
#define HWIO_DMA_TSR38_DMA_TSR38_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR38_DMA_TSR38_HLTREQ_SHFT 8
#define HWIO_DMA_TSR38_DMA_TSR38_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR38_DMA_TSR38_HLTACK_SHFT 9
#define HWIO_DMA_TSR38_DMA_TSR38_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR38_DMA_TSR38_ECH_SHFT    16
#define HWIO_DMA_TSR38_DMA_TSR38_ECH_MASK    0x00010000
#define HWIO_DMA_TSR38_DMA_TSR38_DCH_SHFT    17
#define HWIO_DMA_TSR38_DMA_TSR38_DCH_MASK    0x00020000
#define HWIO_DMA_TSR38_DMA_TSR38_CTL_SHFT    18
#define HWIO_DMA_TSR38_DMA_TSR38_CTL_MASK    0x00040000
#define HWIO_DMA_TSR38_DMA_TSR38_HLTIC_SHFT  24
#define HWIO_DMA_TSR38_DMA_TSR38_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR39_ADDR                  0xF00A1E9C
#define HWIO_DMA_TSR39_DMA_TSR39_RST_SHFT    0
#define HWIO_DMA_TSR39_DMA_TSR39_RST_MASK    0x00000001
#define HWIO_DMA_TSR39_DMA_TSR39_HTRE_SHFT   1
#define HWIO_DMA_TSR39_DMA_TSR39_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR39_DMA_TSR39_TRL_SHFT    2
#define HWIO_DMA_TSR39_DMA_TSR39_TRL_MASK    0x00000004
#define HWIO_DMA_TSR39_DMA_TSR39_CH_SHFT     3
#define HWIO_DMA_TSR39_DMA_TSR39_CH_MASK     0x00000008
#define HWIO_DMA_TSR39_DMA_TSR39_ETRL_SHFT   4
#define HWIO_DMA_TSR39_DMA_TSR39_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR39_DMA_TSR39_HLTREQ_SHFT 8
#define HWIO_DMA_TSR39_DMA_TSR39_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR39_DMA_TSR39_HLTACK_SHFT 9
#define HWIO_DMA_TSR39_DMA_TSR39_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR39_DMA_TSR39_ECH_SHFT    16
#define HWIO_DMA_TSR39_DMA_TSR39_ECH_MASK    0x00010000
#define HWIO_DMA_TSR39_DMA_TSR39_DCH_SHFT    17
#define HWIO_DMA_TSR39_DMA_TSR39_DCH_MASK    0x00020000
#define HWIO_DMA_TSR39_DMA_TSR39_CTL_SHFT    18
#define HWIO_DMA_TSR39_DMA_TSR39_CTL_MASK    0x00040000
#define HWIO_DMA_TSR39_DMA_TSR39_HLTIC_SHFT  24
#define HWIO_DMA_TSR39_DMA_TSR39_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR40_ADDR                  0xF00A1EA0
#define HWIO_DMA_TSR40_DMA_TSR40_RST_SHFT    0
#define HWIO_DMA_TSR40_DMA_TSR40_RST_MASK    0x00000001
#define HWIO_DMA_TSR40_DMA_TSR40_HTRE_SHFT   1
#define HWIO_DMA_TSR40_DMA_TSR40_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR40_DMA_TSR40_TRL_SHFT    2
#define HWIO_DMA_TSR40_DMA_TSR40_TRL_MASK    0x00000004
#define HWIO_DMA_TSR40_DMA_TSR40_CH_SHFT     3
#define HWIO_DMA_TSR40_DMA_TSR40_CH_MASK     0x00000008
#define HWIO_DMA_TSR40_DMA_TSR40_ETRL_SHFT   4
#define HWIO_DMA_TSR40_DMA_TSR40_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR40_DMA_TSR40_HLTREQ_SHFT 8
#define HWIO_DMA_TSR40_DMA_TSR40_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR40_DMA_TSR40_HLTACK_SHFT 9
#define HWIO_DMA_TSR40_DMA_TSR40_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR40_DMA_TSR40_ECH_SHFT    16
#define HWIO_DMA_TSR40_DMA_TSR40_ECH_MASK    0x00010000
#define HWIO_DMA_TSR40_DMA_TSR40_DCH_SHFT    17
#define HWIO_DMA_TSR40_DMA_TSR40_DCH_MASK    0x00020000
#define HWIO_DMA_TSR40_DMA_TSR40_CTL_SHFT    18
#define HWIO_DMA_TSR40_DMA_TSR40_CTL_MASK    0x00040000
#define HWIO_DMA_TSR40_DMA_TSR40_HLTIC_SHFT  24
#define HWIO_DMA_TSR40_DMA_TSR40_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR41_ADDR                  0xF00A1EA4
#define HWIO_DMA_TSR41_DMA_TSR41_RST_SHFT    0
#define HWIO_DMA_TSR41_DMA_TSR41_RST_MASK    0x00000001
#define HWIO_DMA_TSR41_DMA_TSR41_HTRE_SHFT   1
#define HWIO_DMA_TSR41_DMA_TSR41_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR41_DMA_TSR41_TRL_SHFT    2
#define HWIO_DMA_TSR41_DMA_TSR41_TRL_MASK    0x00000004
#define HWIO_DMA_TSR41_DMA_TSR41_CH_SHFT     3
#define HWIO_DMA_TSR41_DMA_TSR41_CH_MASK     0x00000008
#define HWIO_DMA_TSR41_DMA_TSR41_ETRL_SHFT   4
#define HWIO_DMA_TSR41_DMA_TSR41_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR41_DMA_TSR41_HLTREQ_SHFT 8
#define HWIO_DMA_TSR41_DMA_TSR41_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR41_DMA_TSR41_HLTACK_SHFT 9
#define HWIO_DMA_TSR41_DMA_TSR41_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR41_DMA_TSR41_ECH_SHFT    16
#define HWIO_DMA_TSR41_DMA_TSR41_ECH_MASK    0x00010000
#define HWIO_DMA_TSR41_DMA_TSR41_DCH_SHFT    17
#define HWIO_DMA_TSR41_DMA_TSR41_DCH_MASK    0x00020000
#define HWIO_DMA_TSR41_DMA_TSR41_CTL_SHFT    18
#define HWIO_DMA_TSR41_DMA_TSR41_CTL_MASK    0x00040000
#define HWIO_DMA_TSR41_DMA_TSR41_HLTIC_SHFT  24
#define HWIO_DMA_TSR41_DMA_TSR41_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR42_ADDR                  0xF00A1EA8
#define HWIO_DMA_TSR42_DMA_TSR42_RST_SHFT    0
#define HWIO_DMA_TSR42_DMA_TSR42_RST_MASK    0x00000001
#define HWIO_DMA_TSR42_DMA_TSR42_HTRE_SHFT   1
#define HWIO_DMA_TSR42_DMA_TSR42_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR42_DMA_TSR42_TRL_SHFT    2
#define HWIO_DMA_TSR42_DMA_TSR42_TRL_MASK    0x00000004
#define HWIO_DMA_TSR42_DMA_TSR42_CH_SHFT     3
#define HWIO_DMA_TSR42_DMA_TSR42_CH_MASK     0x00000008
#define HWIO_DMA_TSR42_DMA_TSR42_ETRL_SHFT   4
#define HWIO_DMA_TSR42_DMA_TSR42_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR42_DMA_TSR42_HLTREQ_SHFT 8
#define HWIO_DMA_TSR42_DMA_TSR42_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR42_DMA_TSR42_HLTACK_SHFT 9
#define HWIO_DMA_TSR42_DMA_TSR42_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR42_DMA_TSR42_ECH_SHFT    16
#define HWIO_DMA_TSR42_DMA_TSR42_ECH_MASK    0x00010000
#define HWIO_DMA_TSR42_DMA_TSR42_DCH_SHFT    17
#define HWIO_DMA_TSR42_DMA_TSR42_DCH_MASK    0x00020000
#define HWIO_DMA_TSR42_DMA_TSR42_CTL_SHFT    18
#define HWIO_DMA_TSR42_DMA_TSR42_CTL_MASK    0x00040000
#define HWIO_DMA_TSR42_DMA_TSR42_HLTIC_SHFT  24
#define HWIO_DMA_TSR42_DMA_TSR42_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR43_ADDR                  0xF00A1EAC
#define HWIO_DMA_TSR43_DMA_TSR43_RST_SHFT    0
#define HWIO_DMA_TSR43_DMA_TSR43_RST_MASK    0x00000001
#define HWIO_DMA_TSR43_DMA_TSR43_HTRE_SHFT   1
#define HWIO_DMA_TSR43_DMA_TSR43_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR43_DMA_TSR43_TRL_SHFT    2
#define HWIO_DMA_TSR43_DMA_TSR43_TRL_MASK    0x00000004
#define HWIO_DMA_TSR43_DMA_TSR43_CH_SHFT     3
#define HWIO_DMA_TSR43_DMA_TSR43_CH_MASK     0x00000008
#define HWIO_DMA_TSR43_DMA_TSR43_ETRL_SHFT   4
#define HWIO_DMA_TSR43_DMA_TSR43_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR43_DMA_TSR43_HLTREQ_SHFT 8
#define HWIO_DMA_TSR43_DMA_TSR43_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR43_DMA_TSR43_HLTACK_SHFT 9
#define HWIO_DMA_TSR43_DMA_TSR43_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR43_DMA_TSR43_ECH_SHFT    16
#define HWIO_DMA_TSR43_DMA_TSR43_ECH_MASK    0x00010000
#define HWIO_DMA_TSR43_DMA_TSR43_DCH_SHFT    17
#define HWIO_DMA_TSR43_DMA_TSR43_DCH_MASK    0x00020000
#define HWIO_DMA_TSR43_DMA_TSR43_CTL_SHFT    18
#define HWIO_DMA_TSR43_DMA_TSR43_CTL_MASK    0x00040000
#define HWIO_DMA_TSR43_DMA_TSR43_HLTIC_SHFT  24
#define HWIO_DMA_TSR43_DMA_TSR43_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR44_ADDR                  0xF00A1EB0
#define HWIO_DMA_TSR44_DMA_TSR44_RST_SHFT    0
#define HWIO_DMA_TSR44_DMA_TSR44_RST_MASK    0x00000001
#define HWIO_DMA_TSR44_DMA_TSR44_HTRE_SHFT   1
#define HWIO_DMA_TSR44_DMA_TSR44_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR44_DMA_TSR44_TRL_SHFT    2
#define HWIO_DMA_TSR44_DMA_TSR44_TRL_MASK    0x00000004
#define HWIO_DMA_TSR44_DMA_TSR44_CH_SHFT     3
#define HWIO_DMA_TSR44_DMA_TSR44_CH_MASK     0x00000008
#define HWIO_DMA_TSR44_DMA_TSR44_ETRL_SHFT   4
#define HWIO_DMA_TSR44_DMA_TSR44_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR44_DMA_TSR44_HLTREQ_SHFT 8
#define HWIO_DMA_TSR44_DMA_TSR44_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR44_DMA_TSR44_HLTACK_SHFT 9
#define HWIO_DMA_TSR44_DMA_TSR44_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR44_DMA_TSR44_ECH_SHFT    16
#define HWIO_DMA_TSR44_DMA_TSR44_ECH_MASK    0x00010000
#define HWIO_DMA_TSR44_DMA_TSR44_DCH_SHFT    17
#define HWIO_DMA_TSR44_DMA_TSR44_DCH_MASK    0x00020000
#define HWIO_DMA_TSR44_DMA_TSR44_CTL_SHFT    18
#define HWIO_DMA_TSR44_DMA_TSR44_CTL_MASK    0x00040000
#define HWIO_DMA_TSR44_DMA_TSR44_HLTIC_SHFT  24
#define HWIO_DMA_TSR44_DMA_TSR44_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR45_ADDR                  0xF00A1EB4
#define HWIO_DMA_TSR45_DMA_TSR45_RST_SHFT    0
#define HWIO_DMA_TSR45_DMA_TSR45_RST_MASK    0x00000001
#define HWIO_DMA_TSR45_DMA_TSR45_HTRE_SHFT   1
#define HWIO_DMA_TSR45_DMA_TSR45_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR45_DMA_TSR45_TRL_SHFT    2
#define HWIO_DMA_TSR45_DMA_TSR45_TRL_MASK    0x00000004
#define HWIO_DMA_TSR45_DMA_TSR45_CH_SHFT     3
#define HWIO_DMA_TSR45_DMA_TSR45_CH_MASK     0x00000008
#define HWIO_DMA_TSR45_DMA_TSR45_ETRL_SHFT   4
#define HWIO_DMA_TSR45_DMA_TSR45_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR45_DMA_TSR45_HLTREQ_SHFT 8
#define HWIO_DMA_TSR45_DMA_TSR45_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR45_DMA_TSR45_HLTACK_SHFT 9
#define HWIO_DMA_TSR45_DMA_TSR45_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR45_DMA_TSR45_ECH_SHFT    16
#define HWIO_DMA_TSR45_DMA_TSR45_ECH_MASK    0x00010000
#define HWIO_DMA_TSR45_DMA_TSR45_DCH_SHFT    17
#define HWIO_DMA_TSR45_DMA_TSR45_DCH_MASK    0x00020000
#define HWIO_DMA_TSR45_DMA_TSR45_CTL_SHFT    18
#define HWIO_DMA_TSR45_DMA_TSR45_CTL_MASK    0x00040000
#define HWIO_DMA_TSR45_DMA_TSR45_HLTIC_SHFT  24
#define HWIO_DMA_TSR45_DMA_TSR45_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR46_ADDR                  0xF00A1EB8
#define HWIO_DMA_TSR46_DMA_TSR46_RST_SHFT    0
#define HWIO_DMA_TSR46_DMA_TSR46_RST_MASK    0x00000001
#define HWIO_DMA_TSR46_DMA_TSR46_HTRE_SHFT   1
#define HWIO_DMA_TSR46_DMA_TSR46_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR46_DMA_TSR46_TRL_SHFT    2
#define HWIO_DMA_TSR46_DMA_TSR46_TRL_MASK    0x00000004
#define HWIO_DMA_TSR46_DMA_TSR46_CH_SHFT     3
#define HWIO_DMA_TSR46_DMA_TSR46_CH_MASK     0x00000008
#define HWIO_DMA_TSR46_DMA_TSR46_ETRL_SHFT   4
#define HWIO_DMA_TSR46_DMA_TSR46_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR46_DMA_TSR46_HLTREQ_SHFT 8
#define HWIO_DMA_TSR46_DMA_TSR46_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR46_DMA_TSR46_HLTACK_SHFT 9
#define HWIO_DMA_TSR46_DMA_TSR46_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR46_DMA_TSR46_ECH_SHFT    16
#define HWIO_DMA_TSR46_DMA_TSR46_ECH_MASK    0x00010000
#define HWIO_DMA_TSR46_DMA_TSR46_DCH_SHFT    17
#define HWIO_DMA_TSR46_DMA_TSR46_DCH_MASK    0x00020000
#define HWIO_DMA_TSR46_DMA_TSR46_CTL_SHFT    18
#define HWIO_DMA_TSR46_DMA_TSR46_CTL_MASK    0x00040000
#define HWIO_DMA_TSR46_DMA_TSR46_HLTIC_SHFT  24
#define HWIO_DMA_TSR46_DMA_TSR46_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR47_ADDR                  0xF00A1EBC
#define HWIO_DMA_TSR47_DMA_TSR47_RST_SHFT    0
#define HWIO_DMA_TSR47_DMA_TSR47_RST_MASK    0x00000001
#define HWIO_DMA_TSR47_DMA_TSR47_HTRE_SHFT   1
#define HWIO_DMA_TSR47_DMA_TSR47_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR47_DMA_TSR47_TRL_SHFT    2
#define HWIO_DMA_TSR47_DMA_TSR47_TRL_MASK    0x00000004
#define HWIO_DMA_TSR47_DMA_TSR47_CH_SHFT     3
#define HWIO_DMA_TSR47_DMA_TSR47_CH_MASK     0x00000008
#define HWIO_DMA_TSR47_DMA_TSR47_ETRL_SHFT   4
#define HWIO_DMA_TSR47_DMA_TSR47_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR47_DMA_TSR47_HLTREQ_SHFT 8
#define HWIO_DMA_TSR47_DMA_TSR47_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR47_DMA_TSR47_HLTACK_SHFT 9
#define HWIO_DMA_TSR47_DMA_TSR47_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR47_DMA_TSR47_ECH_SHFT    16
#define HWIO_DMA_TSR47_DMA_TSR47_ECH_MASK    0x00010000
#define HWIO_DMA_TSR47_DMA_TSR47_DCH_SHFT    17
#define HWIO_DMA_TSR47_DMA_TSR47_DCH_MASK    0x00020000
#define HWIO_DMA_TSR47_DMA_TSR47_CTL_SHFT    18
#define HWIO_DMA_TSR47_DMA_TSR47_CTL_MASK    0x00040000
#define HWIO_DMA_TSR47_DMA_TSR47_HLTIC_SHFT  24
#define HWIO_DMA_TSR47_DMA_TSR47_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR48_ADDR                  0xF00A1EC0
#define HWIO_DMA_TSR48_DMA_TSR48_RST_SHFT    0
#define HWIO_DMA_TSR48_DMA_TSR48_RST_MASK    0x00000001
#define HWIO_DMA_TSR48_DMA_TSR48_HTRE_SHFT   1
#define HWIO_DMA_TSR48_DMA_TSR48_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR48_DMA_TSR48_TRL_SHFT    2
#define HWIO_DMA_TSR48_DMA_TSR48_TRL_MASK    0x00000004
#define HWIO_DMA_TSR48_DMA_TSR48_CH_SHFT     3
#define HWIO_DMA_TSR48_DMA_TSR48_CH_MASK     0x00000008
#define HWIO_DMA_TSR48_DMA_TSR48_ETRL_SHFT   4
#define HWIO_DMA_TSR48_DMA_TSR48_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR48_DMA_TSR48_HLTREQ_SHFT 8
#define HWIO_DMA_TSR48_DMA_TSR48_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR48_DMA_TSR48_HLTACK_SHFT 9
#define HWIO_DMA_TSR48_DMA_TSR48_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR48_DMA_TSR48_ECH_SHFT    16
#define HWIO_DMA_TSR48_DMA_TSR48_ECH_MASK    0x00010000
#define HWIO_DMA_TSR48_DMA_TSR48_DCH_SHFT    17
#define HWIO_DMA_TSR48_DMA_TSR48_DCH_MASK    0x00020000
#define HWIO_DMA_TSR48_DMA_TSR48_CTL_SHFT    18
#define HWIO_DMA_TSR48_DMA_TSR48_CTL_MASK    0x00040000
#define HWIO_DMA_TSR48_DMA_TSR48_HLTIC_SHFT  24
#define HWIO_DMA_TSR48_DMA_TSR48_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR49_ADDR                  0xF00A1EC4
#define HWIO_DMA_TSR49_DMA_TSR49_RST_SHFT    0
#define HWIO_DMA_TSR49_DMA_TSR49_RST_MASK    0x00000001
#define HWIO_DMA_TSR49_DMA_TSR49_HTRE_SHFT   1
#define HWIO_DMA_TSR49_DMA_TSR49_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR49_DMA_TSR49_TRL_SHFT    2
#define HWIO_DMA_TSR49_DMA_TSR49_TRL_MASK    0x00000004
#define HWIO_DMA_TSR49_DMA_TSR49_CH_SHFT     3
#define HWIO_DMA_TSR49_DMA_TSR49_CH_MASK     0x00000008
#define HWIO_DMA_TSR49_DMA_TSR49_ETRL_SHFT   4
#define HWIO_DMA_TSR49_DMA_TSR49_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR49_DMA_TSR49_HLTREQ_SHFT 8
#define HWIO_DMA_TSR49_DMA_TSR49_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR49_DMA_TSR49_HLTACK_SHFT 9
#define HWIO_DMA_TSR49_DMA_TSR49_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR49_DMA_TSR49_ECH_SHFT    16
#define HWIO_DMA_TSR49_DMA_TSR49_ECH_MASK    0x00010000
#define HWIO_DMA_TSR49_DMA_TSR49_DCH_SHFT    17
#define HWIO_DMA_TSR49_DMA_TSR49_DCH_MASK    0x00020000
#define HWIO_DMA_TSR49_DMA_TSR49_CTL_SHFT    18
#define HWIO_DMA_TSR49_DMA_TSR49_CTL_MASK    0x00040000
#define HWIO_DMA_TSR49_DMA_TSR49_HLTIC_SHFT  24
#define HWIO_DMA_TSR49_DMA_TSR49_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR50_ADDR                  0xF00A1EC8
#define HWIO_DMA_TSR50_DMA_TSR50_RST_SHFT    0
#define HWIO_DMA_TSR50_DMA_TSR50_RST_MASK    0x00000001
#define HWIO_DMA_TSR50_DMA_TSR50_HTRE_SHFT   1
#define HWIO_DMA_TSR50_DMA_TSR50_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR50_DMA_TSR50_TRL_SHFT    2
#define HWIO_DMA_TSR50_DMA_TSR50_TRL_MASK    0x00000004
#define HWIO_DMA_TSR50_DMA_TSR50_CH_SHFT     3
#define HWIO_DMA_TSR50_DMA_TSR50_CH_MASK     0x00000008
#define HWIO_DMA_TSR50_DMA_TSR50_ETRL_SHFT   4
#define HWIO_DMA_TSR50_DMA_TSR50_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR50_DMA_TSR50_HLTREQ_SHFT 8
#define HWIO_DMA_TSR50_DMA_TSR50_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR50_DMA_TSR50_HLTACK_SHFT 9
#define HWIO_DMA_TSR50_DMA_TSR50_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR50_DMA_TSR50_ECH_SHFT    16
#define HWIO_DMA_TSR50_DMA_TSR50_ECH_MASK    0x00010000
#define HWIO_DMA_TSR50_DMA_TSR50_DCH_SHFT    17
#define HWIO_DMA_TSR50_DMA_TSR50_DCH_MASK    0x00020000
#define HWIO_DMA_TSR50_DMA_TSR50_CTL_SHFT    18
#define HWIO_DMA_TSR50_DMA_TSR50_CTL_MASK    0x00040000
#define HWIO_DMA_TSR50_DMA_TSR50_HLTIC_SHFT  24
#define HWIO_DMA_TSR50_DMA_TSR50_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR51_ADDR                  0xF00A1ECC
#define HWIO_DMA_TSR51_DMA_TSR51_RST_SHFT    0
#define HWIO_DMA_TSR51_DMA_TSR51_RST_MASK    0x00000001
#define HWIO_DMA_TSR51_DMA_TSR51_HTRE_SHFT   1
#define HWIO_DMA_TSR51_DMA_TSR51_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR51_DMA_TSR51_TRL_SHFT    2
#define HWIO_DMA_TSR51_DMA_TSR51_TRL_MASK    0x00000004
#define HWIO_DMA_TSR51_DMA_TSR51_CH_SHFT     3
#define HWIO_DMA_TSR51_DMA_TSR51_CH_MASK     0x00000008
#define HWIO_DMA_TSR51_DMA_TSR51_ETRL_SHFT   4
#define HWIO_DMA_TSR51_DMA_TSR51_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR51_DMA_TSR51_HLTREQ_SHFT 8
#define HWIO_DMA_TSR51_DMA_TSR51_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR51_DMA_TSR51_HLTACK_SHFT 9
#define HWIO_DMA_TSR51_DMA_TSR51_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR51_DMA_TSR51_ECH_SHFT    16
#define HWIO_DMA_TSR51_DMA_TSR51_ECH_MASK    0x00010000
#define HWIO_DMA_TSR51_DMA_TSR51_DCH_SHFT    17
#define HWIO_DMA_TSR51_DMA_TSR51_DCH_MASK    0x00020000
#define HWIO_DMA_TSR51_DMA_TSR51_CTL_SHFT    18
#define HWIO_DMA_TSR51_DMA_TSR51_CTL_MASK    0x00040000
#define HWIO_DMA_TSR51_DMA_TSR51_HLTIC_SHFT  24
#define HWIO_DMA_TSR51_DMA_TSR51_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR52_ADDR                  0xF00A1ED0
#define HWIO_DMA_TSR52_DMA_TSR52_RST_SHFT    0
#define HWIO_DMA_TSR52_DMA_TSR52_RST_MASK    0x00000001
#define HWIO_DMA_TSR52_DMA_TSR52_HTRE_SHFT   1
#define HWIO_DMA_TSR52_DMA_TSR52_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR52_DMA_TSR52_TRL_SHFT    2
#define HWIO_DMA_TSR52_DMA_TSR52_TRL_MASK    0x00000004
#define HWIO_DMA_TSR52_DMA_TSR52_CH_SHFT     3
#define HWIO_DMA_TSR52_DMA_TSR52_CH_MASK     0x00000008
#define HWIO_DMA_TSR52_DMA_TSR52_ETRL_SHFT   4
#define HWIO_DMA_TSR52_DMA_TSR52_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR52_DMA_TSR52_HLTREQ_SHFT 8
#define HWIO_DMA_TSR52_DMA_TSR52_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR52_DMA_TSR52_HLTACK_SHFT 9
#define HWIO_DMA_TSR52_DMA_TSR52_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR52_DMA_TSR52_ECH_SHFT    16
#define HWIO_DMA_TSR52_DMA_TSR52_ECH_MASK    0x00010000
#define HWIO_DMA_TSR52_DMA_TSR52_DCH_SHFT    17
#define HWIO_DMA_TSR52_DMA_TSR52_DCH_MASK    0x00020000
#define HWIO_DMA_TSR52_DMA_TSR52_CTL_SHFT    18
#define HWIO_DMA_TSR52_DMA_TSR52_CTL_MASK    0x00040000
#define HWIO_DMA_TSR52_DMA_TSR52_HLTIC_SHFT  24
#define HWIO_DMA_TSR52_DMA_TSR52_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR53_ADDR                  0xF00A1ED4
#define HWIO_DMA_TSR53_DMA_TSR53_RST_SHFT    0
#define HWIO_DMA_TSR53_DMA_TSR53_RST_MASK    0x00000001
#define HWIO_DMA_TSR53_DMA_TSR53_HTRE_SHFT   1
#define HWIO_DMA_TSR53_DMA_TSR53_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR53_DMA_TSR53_TRL_SHFT    2
#define HWIO_DMA_TSR53_DMA_TSR53_TRL_MASK    0x00000004
#define HWIO_DMA_TSR53_DMA_TSR53_CH_SHFT     3
#define HWIO_DMA_TSR53_DMA_TSR53_CH_MASK     0x00000008
#define HWIO_DMA_TSR53_DMA_TSR53_ETRL_SHFT   4
#define HWIO_DMA_TSR53_DMA_TSR53_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR53_DMA_TSR53_HLTREQ_SHFT 8
#define HWIO_DMA_TSR53_DMA_TSR53_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR53_DMA_TSR53_HLTACK_SHFT 9
#define HWIO_DMA_TSR53_DMA_TSR53_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR53_DMA_TSR53_ECH_SHFT    16
#define HWIO_DMA_TSR53_DMA_TSR53_ECH_MASK    0x00010000
#define HWIO_DMA_TSR53_DMA_TSR53_DCH_SHFT    17
#define HWIO_DMA_TSR53_DMA_TSR53_DCH_MASK    0x00020000
#define HWIO_DMA_TSR53_DMA_TSR53_CTL_SHFT    18
#define HWIO_DMA_TSR53_DMA_TSR53_CTL_MASK    0x00040000
#define HWIO_DMA_TSR53_DMA_TSR53_HLTIC_SHFT  24
#define HWIO_DMA_TSR53_DMA_TSR53_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR54_ADDR                  0xF00A1ED8
#define HWIO_DMA_TSR54_DMA_TSR54_RST_SHFT    0
#define HWIO_DMA_TSR54_DMA_TSR54_RST_MASK    0x00000001
#define HWIO_DMA_TSR54_DMA_TSR54_HTRE_SHFT   1
#define HWIO_DMA_TSR54_DMA_TSR54_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR54_DMA_TSR54_TRL_SHFT    2
#define HWIO_DMA_TSR54_DMA_TSR54_TRL_MASK    0x00000004
#define HWIO_DMA_TSR54_DMA_TSR54_CH_SHFT     3
#define HWIO_DMA_TSR54_DMA_TSR54_CH_MASK     0x00000008
#define HWIO_DMA_TSR54_DMA_TSR54_ETRL_SHFT   4
#define HWIO_DMA_TSR54_DMA_TSR54_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR54_DMA_TSR54_HLTREQ_SHFT 8
#define HWIO_DMA_TSR54_DMA_TSR54_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR54_DMA_TSR54_HLTACK_SHFT 9
#define HWIO_DMA_TSR54_DMA_TSR54_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR54_DMA_TSR54_ECH_SHFT    16
#define HWIO_DMA_TSR54_DMA_TSR54_ECH_MASK    0x00010000
#define HWIO_DMA_TSR54_DMA_TSR54_DCH_SHFT    17
#define HWIO_DMA_TSR54_DMA_TSR54_DCH_MASK    0x00020000
#define HWIO_DMA_TSR54_DMA_TSR54_CTL_SHFT    18
#define HWIO_DMA_TSR54_DMA_TSR54_CTL_MASK    0x00040000
#define HWIO_DMA_TSR54_DMA_TSR54_HLTIC_SHFT  24
#define HWIO_DMA_TSR54_DMA_TSR54_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR55_ADDR                  0xF00A1EDC
#define HWIO_DMA_TSR55_DMA_TSR55_RST_SHFT    0
#define HWIO_DMA_TSR55_DMA_TSR55_RST_MASK    0x00000001
#define HWIO_DMA_TSR55_DMA_TSR55_HTRE_SHFT   1
#define HWIO_DMA_TSR55_DMA_TSR55_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR55_DMA_TSR55_TRL_SHFT    2
#define HWIO_DMA_TSR55_DMA_TSR55_TRL_MASK    0x00000004
#define HWIO_DMA_TSR55_DMA_TSR55_CH_SHFT     3
#define HWIO_DMA_TSR55_DMA_TSR55_CH_MASK     0x00000008
#define HWIO_DMA_TSR55_DMA_TSR55_ETRL_SHFT   4
#define HWIO_DMA_TSR55_DMA_TSR55_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR55_DMA_TSR55_HLTREQ_SHFT 8
#define HWIO_DMA_TSR55_DMA_TSR55_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR55_DMA_TSR55_HLTACK_SHFT 9
#define HWIO_DMA_TSR55_DMA_TSR55_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR55_DMA_TSR55_ECH_SHFT    16
#define HWIO_DMA_TSR55_DMA_TSR55_ECH_MASK    0x00010000
#define HWIO_DMA_TSR55_DMA_TSR55_DCH_SHFT    17
#define HWIO_DMA_TSR55_DMA_TSR55_DCH_MASK    0x00020000
#define HWIO_DMA_TSR55_DMA_TSR55_CTL_SHFT    18
#define HWIO_DMA_TSR55_DMA_TSR55_CTL_MASK    0x00040000
#define HWIO_DMA_TSR55_DMA_TSR55_HLTIC_SHFT  24
#define HWIO_DMA_TSR55_DMA_TSR55_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR56_ADDR                  0xF00A1EE0
#define HWIO_DMA_TSR56_DMA_TSR56_RST_SHFT    0
#define HWIO_DMA_TSR56_DMA_TSR56_RST_MASK    0x00000001
#define HWIO_DMA_TSR56_DMA_TSR56_HTRE_SHFT   1
#define HWIO_DMA_TSR56_DMA_TSR56_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR56_DMA_TSR56_TRL_SHFT    2
#define HWIO_DMA_TSR56_DMA_TSR56_TRL_MASK    0x00000004
#define HWIO_DMA_TSR56_DMA_TSR56_CH_SHFT     3
#define HWIO_DMA_TSR56_DMA_TSR56_CH_MASK     0x00000008
#define HWIO_DMA_TSR56_DMA_TSR56_ETRL_SHFT   4
#define HWIO_DMA_TSR56_DMA_TSR56_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR56_DMA_TSR56_HLTREQ_SHFT 8
#define HWIO_DMA_TSR56_DMA_TSR56_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR56_DMA_TSR56_HLTACK_SHFT 9
#define HWIO_DMA_TSR56_DMA_TSR56_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR56_DMA_TSR56_ECH_SHFT    16
#define HWIO_DMA_TSR56_DMA_TSR56_ECH_MASK    0x00010000
#define HWIO_DMA_TSR56_DMA_TSR56_DCH_SHFT    17
#define HWIO_DMA_TSR56_DMA_TSR56_DCH_MASK    0x00020000
#define HWIO_DMA_TSR56_DMA_TSR56_CTL_SHFT    18
#define HWIO_DMA_TSR56_DMA_TSR56_CTL_MASK    0x00040000
#define HWIO_DMA_TSR56_DMA_TSR56_HLTIC_SHFT  24
#define HWIO_DMA_TSR56_DMA_TSR56_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR57_ADDR                  0xF00A1EE4
#define HWIO_DMA_TSR57_DMA_TSR57_RST_SHFT    0
#define HWIO_DMA_TSR57_DMA_TSR57_RST_MASK    0x00000001
#define HWIO_DMA_TSR57_DMA_TSR57_HTRE_SHFT   1
#define HWIO_DMA_TSR57_DMA_TSR57_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR57_DMA_TSR57_TRL_SHFT    2
#define HWIO_DMA_TSR57_DMA_TSR57_TRL_MASK    0x00000004
#define HWIO_DMA_TSR57_DMA_TSR57_CH_SHFT     3
#define HWIO_DMA_TSR57_DMA_TSR57_CH_MASK     0x00000008
#define HWIO_DMA_TSR57_DMA_TSR57_ETRL_SHFT   4
#define HWIO_DMA_TSR57_DMA_TSR57_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR57_DMA_TSR57_HLTREQ_SHFT 8
#define HWIO_DMA_TSR57_DMA_TSR57_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR57_DMA_TSR57_HLTACK_SHFT 9
#define HWIO_DMA_TSR57_DMA_TSR57_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR57_DMA_TSR57_ECH_SHFT    16
#define HWIO_DMA_TSR57_DMA_TSR57_ECH_MASK    0x00010000
#define HWIO_DMA_TSR57_DMA_TSR57_DCH_SHFT    17
#define HWIO_DMA_TSR57_DMA_TSR57_DCH_MASK    0x00020000
#define HWIO_DMA_TSR57_DMA_TSR57_CTL_SHFT    18
#define HWIO_DMA_TSR57_DMA_TSR57_CTL_MASK    0x00040000
#define HWIO_DMA_TSR57_DMA_TSR57_HLTIC_SHFT  24
#define HWIO_DMA_TSR57_DMA_TSR57_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR58_ADDR                  0xF00A1EE8
#define HWIO_DMA_TSR58_DMA_TSR58_RST_SHFT    0
#define HWIO_DMA_TSR58_DMA_TSR58_RST_MASK    0x00000001
#define HWIO_DMA_TSR58_DMA_TSR58_HTRE_SHFT   1
#define HWIO_DMA_TSR58_DMA_TSR58_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR58_DMA_TSR58_TRL_SHFT    2
#define HWIO_DMA_TSR58_DMA_TSR58_TRL_MASK    0x00000004
#define HWIO_DMA_TSR58_DMA_TSR58_CH_SHFT     3
#define HWIO_DMA_TSR58_DMA_TSR58_CH_MASK     0x00000008
#define HWIO_DMA_TSR58_DMA_TSR58_ETRL_SHFT   4
#define HWIO_DMA_TSR58_DMA_TSR58_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR58_DMA_TSR58_HLTREQ_SHFT 8
#define HWIO_DMA_TSR58_DMA_TSR58_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR58_DMA_TSR58_HLTACK_SHFT 9
#define HWIO_DMA_TSR58_DMA_TSR58_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR58_DMA_TSR58_ECH_SHFT    16
#define HWIO_DMA_TSR58_DMA_TSR58_ECH_MASK    0x00010000
#define HWIO_DMA_TSR58_DMA_TSR58_DCH_SHFT    17
#define HWIO_DMA_TSR58_DMA_TSR58_DCH_MASK    0x00020000
#define HWIO_DMA_TSR58_DMA_TSR58_CTL_SHFT    18
#define HWIO_DMA_TSR58_DMA_TSR58_CTL_MASK    0x00040000
#define HWIO_DMA_TSR58_DMA_TSR58_HLTIC_SHFT  24
#define HWIO_DMA_TSR58_DMA_TSR58_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR59_ADDR                  0xF00A1EEC
#define HWIO_DMA_TSR59_DMA_TSR59_RST_SHFT    0
#define HWIO_DMA_TSR59_DMA_TSR59_RST_MASK    0x00000001
#define HWIO_DMA_TSR59_DMA_TSR59_HTRE_SHFT   1
#define HWIO_DMA_TSR59_DMA_TSR59_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR59_DMA_TSR59_TRL_SHFT    2
#define HWIO_DMA_TSR59_DMA_TSR59_TRL_MASK    0x00000004
#define HWIO_DMA_TSR59_DMA_TSR59_CH_SHFT     3
#define HWIO_DMA_TSR59_DMA_TSR59_CH_MASK     0x00000008
#define HWIO_DMA_TSR59_DMA_TSR59_ETRL_SHFT   4
#define HWIO_DMA_TSR59_DMA_TSR59_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR59_DMA_TSR59_HLTREQ_SHFT 8
#define HWIO_DMA_TSR59_DMA_TSR59_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR59_DMA_TSR59_HLTACK_SHFT 9
#define HWIO_DMA_TSR59_DMA_TSR59_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR59_DMA_TSR59_ECH_SHFT    16
#define HWIO_DMA_TSR59_DMA_TSR59_ECH_MASK    0x00010000
#define HWIO_DMA_TSR59_DMA_TSR59_DCH_SHFT    17
#define HWIO_DMA_TSR59_DMA_TSR59_DCH_MASK    0x00020000
#define HWIO_DMA_TSR59_DMA_TSR59_CTL_SHFT    18
#define HWIO_DMA_TSR59_DMA_TSR59_CTL_MASK    0x00040000
#define HWIO_DMA_TSR59_DMA_TSR59_HLTIC_SHFT  24
#define HWIO_DMA_TSR59_DMA_TSR59_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR60_ADDR                  0xF00A1EF0
#define HWIO_DMA_TSR60_DMA_TSR60_RST_SHFT    0
#define HWIO_DMA_TSR60_DMA_TSR60_RST_MASK    0x00000001
#define HWIO_DMA_TSR60_DMA_TSR60_HTRE_SHFT   1
#define HWIO_DMA_TSR60_DMA_TSR60_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR60_DMA_TSR60_TRL_SHFT    2
#define HWIO_DMA_TSR60_DMA_TSR60_TRL_MASK    0x00000004
#define HWIO_DMA_TSR60_DMA_TSR60_CH_SHFT     3
#define HWIO_DMA_TSR60_DMA_TSR60_CH_MASK     0x00000008
#define HWIO_DMA_TSR60_DMA_TSR60_ETRL_SHFT   4
#define HWIO_DMA_TSR60_DMA_TSR60_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR60_DMA_TSR60_HLTREQ_SHFT 8
#define HWIO_DMA_TSR60_DMA_TSR60_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR60_DMA_TSR60_HLTACK_SHFT 9
#define HWIO_DMA_TSR60_DMA_TSR60_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR60_DMA_TSR60_ECH_SHFT    16
#define HWIO_DMA_TSR60_DMA_TSR60_ECH_MASK    0x00010000
#define HWIO_DMA_TSR60_DMA_TSR60_DCH_SHFT    17
#define HWIO_DMA_TSR60_DMA_TSR60_DCH_MASK    0x00020000
#define HWIO_DMA_TSR60_DMA_TSR60_CTL_SHFT    18
#define HWIO_DMA_TSR60_DMA_TSR60_CTL_MASK    0x00040000
#define HWIO_DMA_TSR60_DMA_TSR60_HLTIC_SHFT  24
#define HWIO_DMA_TSR60_DMA_TSR60_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR61_ADDR                  0xF00A1EF4
#define HWIO_DMA_TSR61_DMA_TSR61_RST_SHFT    0
#define HWIO_DMA_TSR61_DMA_TSR61_RST_MASK    0x00000001
#define HWIO_DMA_TSR61_DMA_TSR61_HTRE_SHFT   1
#define HWIO_DMA_TSR61_DMA_TSR61_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR61_DMA_TSR61_TRL_SHFT    2
#define HWIO_DMA_TSR61_DMA_TSR61_TRL_MASK    0x00000004
#define HWIO_DMA_TSR61_DMA_TSR61_CH_SHFT     3
#define HWIO_DMA_TSR61_DMA_TSR61_CH_MASK     0x00000008
#define HWIO_DMA_TSR61_DMA_TSR61_ETRL_SHFT   4
#define HWIO_DMA_TSR61_DMA_TSR61_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR61_DMA_TSR61_HLTREQ_SHFT 8
#define HWIO_DMA_TSR61_DMA_TSR61_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR61_DMA_TSR61_HLTACK_SHFT 9
#define HWIO_DMA_TSR61_DMA_TSR61_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR61_DMA_TSR61_ECH_SHFT    16
#define HWIO_DMA_TSR61_DMA_TSR61_ECH_MASK    0x00010000
#define HWIO_DMA_TSR61_DMA_TSR61_DCH_SHFT    17
#define HWIO_DMA_TSR61_DMA_TSR61_DCH_MASK    0x00020000
#define HWIO_DMA_TSR61_DMA_TSR61_CTL_SHFT    18
#define HWIO_DMA_TSR61_DMA_TSR61_CTL_MASK    0x00040000
#define HWIO_DMA_TSR61_DMA_TSR61_HLTIC_SHFT  24
#define HWIO_DMA_TSR61_DMA_TSR61_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR62_ADDR                  0xF00A1EF8
#define HWIO_DMA_TSR62_DMA_TSR62_RST_SHFT    0
#define HWIO_DMA_TSR62_DMA_TSR62_RST_MASK    0x00000001
#define HWIO_DMA_TSR62_DMA_TSR62_HTRE_SHFT   1
#define HWIO_DMA_TSR62_DMA_TSR62_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR62_DMA_TSR62_TRL_SHFT    2
#define HWIO_DMA_TSR62_DMA_TSR62_TRL_MASK    0x00000004
#define HWIO_DMA_TSR62_DMA_TSR62_CH_SHFT     3
#define HWIO_DMA_TSR62_DMA_TSR62_CH_MASK     0x00000008
#define HWIO_DMA_TSR62_DMA_TSR62_ETRL_SHFT   4
#define HWIO_DMA_TSR62_DMA_TSR62_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR62_DMA_TSR62_HLTREQ_SHFT 8
#define HWIO_DMA_TSR62_DMA_TSR62_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR62_DMA_TSR62_HLTACK_SHFT 9
#define HWIO_DMA_TSR62_DMA_TSR62_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR62_DMA_TSR62_ECH_SHFT    16
#define HWIO_DMA_TSR62_DMA_TSR62_ECH_MASK    0x00010000
#define HWIO_DMA_TSR62_DMA_TSR62_DCH_SHFT    17
#define HWIO_DMA_TSR62_DMA_TSR62_DCH_MASK    0x00020000
#define HWIO_DMA_TSR62_DMA_TSR62_CTL_SHFT    18
#define HWIO_DMA_TSR62_DMA_TSR62_CTL_MASK    0x00040000
#define HWIO_DMA_TSR62_DMA_TSR62_HLTIC_SHFT  24
#define HWIO_DMA_TSR62_DMA_TSR62_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_TSR63_ADDR                  0xF00A1EFC
#define HWIO_DMA_TSR63_DMA_TSR63_RST_SHFT    0
#define HWIO_DMA_TSR63_DMA_TSR63_RST_MASK    0x00000001
#define HWIO_DMA_TSR63_DMA_TSR63_HTRE_SHFT   1
#define HWIO_DMA_TSR63_DMA_TSR63_HTRE_MASK   0x00000002
#define HWIO_DMA_TSR63_DMA_TSR63_TRL_SHFT    2
#define HWIO_DMA_TSR63_DMA_TSR63_TRL_MASK    0x00000004
#define HWIO_DMA_TSR63_DMA_TSR63_CH_SHFT     3
#define HWIO_DMA_TSR63_DMA_TSR63_CH_MASK     0x00000008
#define HWIO_DMA_TSR63_DMA_TSR63_ETRL_SHFT   4
#define HWIO_DMA_TSR63_DMA_TSR63_ETRL_MASK   0x00000010
#define HWIO_DMA_TSR63_DMA_TSR63_HLTREQ_SHFT 8
#define HWIO_DMA_TSR63_DMA_TSR63_HLTREQ_MASK 0x00000100
#define HWIO_DMA_TSR63_DMA_TSR63_HLTACK_SHFT 9
#define HWIO_DMA_TSR63_DMA_TSR63_HLTACK_MASK 0x00000200
#define HWIO_DMA_TSR63_DMA_TSR63_ECH_SHFT    16
#define HWIO_DMA_TSR63_DMA_TSR63_ECH_MASK    0x00010000
#define HWIO_DMA_TSR63_DMA_TSR63_DCH_SHFT    17
#define HWIO_DMA_TSR63_DMA_TSR63_DCH_MASK    0x00020000
#define HWIO_DMA_TSR63_DMA_TSR63_CTL_SHFT    18
#define HWIO_DMA_TSR63_DMA_TSR63_CTL_MASK    0x00040000
#define HWIO_DMA_TSR63_DMA_TSR63_HLTIC_SHFT  24
#define HWIO_DMA_TSR63_DMA_TSR63_HLTIC_MASK  0x01000000

//--------

#define HWIO_DMA_RDCRC0_ADDR                  0xF00A2000
#define HWIO_DMA_RDCRC0_DMA_RDCRC0_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC0_DMA_RDCRC0_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC0_ADDR                  0xF00A2004
#define HWIO_DMA_SDCRC0_DMA_SDCRC0_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC0_DMA_SDCRC0_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR0_ADDR                0xF00A2008
#define HWIO_DMA_SADR0_DMA_SADR0_SADR_SHFT 0
#define HWIO_DMA_SADR0_DMA_SADR0_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR0_ADDR                0xF00A200C
#define HWIO_DMA_DADR0_DMA_DADR0_DADR_SHFT 0
#define HWIO_DMA_DADR0_DMA_DADR0_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR0_ADDR                  0xF00A2010
#define HWIO_DMA_ADICR0_DMA_ADICR0_SMF_SHFT   0
#define HWIO_DMA_ADICR0_DMA_ADICR0_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR0_DMA_ADICR0_INCS_SHFT  3
#define HWIO_DMA_ADICR0_DMA_ADICR0_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR0_DMA_ADICR0_DMF_SHFT   4
#define HWIO_DMA_ADICR0_DMA_ADICR0_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR0_DMA_ADICR0_INCD_SHFT  7
#define HWIO_DMA_ADICR0_DMA_ADICR0_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR0_DMA_ADICR0_CBLS_SHFT  8
#define HWIO_DMA_ADICR0_DMA_ADICR0_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR0_DMA_ADICR0_CBLD_SHFT  12
#define HWIO_DMA_ADICR0_DMA_ADICR0_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR0_DMA_ADICR0_SHCT_SHFT  16
#define HWIO_DMA_ADICR0_DMA_ADICR0_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR0_DMA_ADICR0_SCBE_SHFT  20
#define HWIO_DMA_ADICR0_DMA_ADICR0_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR0_DMA_ADICR0_DCBE_SHFT  21
#define HWIO_DMA_ADICR0_DMA_ADICR0_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR0_DMA_ADICR0_STAMP_SHFT 22
#define HWIO_DMA_ADICR0_DMA_ADICR0_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR0_DMA_ADICR0_WRPSE_SHFT 24
#define HWIO_DMA_ADICR0_DMA_ADICR0_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR0_DMA_ADICR0_WRPDE_SHFT 25
#define HWIO_DMA_ADICR0_DMA_ADICR0_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR0_DMA_ADICR0_INTCT_SHFT 26
#define HWIO_DMA_ADICR0_DMA_ADICR0_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR0_DMA_ADICR0_IRDV_SHFT  28
#define HWIO_DMA_ADICR0_DMA_ADICR0_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR0_ADDR                    0xF00A2014
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_TREL_SHFT   0
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR0_DMA_CHCFGR0_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR0_ADDR                  0xF00A2018
#define HWIO_DMA_SHADR0_DMA_SHADR0_SHADR_SHFT 0
#define HWIO_DMA_SHADR0_DMA_SHADR0_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA0_ADDR                    0xF00A201C
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_LXO_SHFT    15
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_ICH_SHFT    18
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_IPM_SHFT    19
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_SWB_SHFT    24
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_CICH_SHFT   26
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_SIT_SHFT    27
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_SCH_SHFT    31
#define HWIO_DMA_CTLSTA0_DMA_CTLSTA0_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC1_ADDR                  0xF00A2020
#define HWIO_DMA_RDCRC1_DMA_RDCRC1_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC1_DMA_RDCRC1_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC1_ADDR                  0xF00A2024
#define HWIO_DMA_SDCRC1_DMA_SDCRC1_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC1_DMA_SDCRC1_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR1_ADDR                0xF00A2028
#define HWIO_DMA_SADR1_DMA_SADR1_SADR_SHFT 0
#define HWIO_DMA_SADR1_DMA_SADR1_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR1_ADDR                0xF00A202C
#define HWIO_DMA_DADR1_DMA_DADR1_DADR_SHFT 0
#define HWIO_DMA_DADR1_DMA_DADR1_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR1_ADDR                  0xF00A2030
#define HWIO_DMA_ADICR1_DMA_ADICR1_SMF_SHFT   0
#define HWIO_DMA_ADICR1_DMA_ADICR1_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR1_DMA_ADICR1_INCS_SHFT  3
#define HWIO_DMA_ADICR1_DMA_ADICR1_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR1_DMA_ADICR1_DMF_SHFT   4
#define HWIO_DMA_ADICR1_DMA_ADICR1_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR1_DMA_ADICR1_INCD_SHFT  7
#define HWIO_DMA_ADICR1_DMA_ADICR1_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR1_DMA_ADICR1_CBLS_SHFT  8
#define HWIO_DMA_ADICR1_DMA_ADICR1_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR1_DMA_ADICR1_CBLD_SHFT  12
#define HWIO_DMA_ADICR1_DMA_ADICR1_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR1_DMA_ADICR1_SHCT_SHFT  16
#define HWIO_DMA_ADICR1_DMA_ADICR1_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR1_DMA_ADICR1_SCBE_SHFT  20
#define HWIO_DMA_ADICR1_DMA_ADICR1_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR1_DMA_ADICR1_DCBE_SHFT  21
#define HWIO_DMA_ADICR1_DMA_ADICR1_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR1_DMA_ADICR1_STAMP_SHFT 22
#define HWIO_DMA_ADICR1_DMA_ADICR1_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR1_DMA_ADICR1_WRPSE_SHFT 24
#define HWIO_DMA_ADICR1_DMA_ADICR1_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR1_DMA_ADICR1_WRPDE_SHFT 25
#define HWIO_DMA_ADICR1_DMA_ADICR1_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR1_DMA_ADICR1_INTCT_SHFT 26
#define HWIO_DMA_ADICR1_DMA_ADICR1_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR1_DMA_ADICR1_IRDV_SHFT  28
#define HWIO_DMA_ADICR1_DMA_ADICR1_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR1_ADDR                    0xF00A2034
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_TREL_SHFT   0
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR1_DMA_CHCFGR1_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR1_ADDR                  0xF00A2038
#define HWIO_DMA_SHADR1_DMA_SHADR1_SHADR_SHFT 0
#define HWIO_DMA_SHADR1_DMA_SHADR1_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA1_ADDR                    0xF00A203C
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_LXO_SHFT    15
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_ICH_SHFT    18
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_IPM_SHFT    19
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_SWB_SHFT    24
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_CICH_SHFT   26
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_SIT_SHFT    27
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_SCH_SHFT    31
#define HWIO_DMA_CTLSTA1_DMA_CTLSTA1_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC2_ADDR                  0xF00A2040
#define HWIO_DMA_RDCRC2_DMA_RDCRC2_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC2_DMA_RDCRC2_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC2_ADDR                  0xF00A2044
#define HWIO_DMA_SDCRC2_DMA_SDCRC2_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC2_DMA_SDCRC2_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR2_ADDR                0xF00A2048
#define HWIO_DMA_SADR2_DMA_SADR2_SADR_SHFT 0
#define HWIO_DMA_SADR2_DMA_SADR2_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR2_ADDR                0xF00A204C
#define HWIO_DMA_DADR2_DMA_DADR2_DADR_SHFT 0
#define HWIO_DMA_DADR2_DMA_DADR2_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR2_ADDR                  0xF00A2050
#define HWIO_DMA_ADICR2_DMA_ADICR2_SMF_SHFT   0
#define HWIO_DMA_ADICR2_DMA_ADICR2_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR2_DMA_ADICR2_INCS_SHFT  3
#define HWIO_DMA_ADICR2_DMA_ADICR2_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR2_DMA_ADICR2_DMF_SHFT   4
#define HWIO_DMA_ADICR2_DMA_ADICR2_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR2_DMA_ADICR2_INCD_SHFT  7
#define HWIO_DMA_ADICR2_DMA_ADICR2_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR2_DMA_ADICR2_CBLS_SHFT  8
#define HWIO_DMA_ADICR2_DMA_ADICR2_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR2_DMA_ADICR2_CBLD_SHFT  12
#define HWIO_DMA_ADICR2_DMA_ADICR2_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR2_DMA_ADICR2_SHCT_SHFT  16
#define HWIO_DMA_ADICR2_DMA_ADICR2_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR2_DMA_ADICR2_SCBE_SHFT  20
#define HWIO_DMA_ADICR2_DMA_ADICR2_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR2_DMA_ADICR2_DCBE_SHFT  21
#define HWIO_DMA_ADICR2_DMA_ADICR2_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR2_DMA_ADICR2_STAMP_SHFT 22
#define HWIO_DMA_ADICR2_DMA_ADICR2_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR2_DMA_ADICR2_WRPSE_SHFT 24
#define HWIO_DMA_ADICR2_DMA_ADICR2_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR2_DMA_ADICR2_WRPDE_SHFT 25
#define HWIO_DMA_ADICR2_DMA_ADICR2_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR2_DMA_ADICR2_INTCT_SHFT 26
#define HWIO_DMA_ADICR2_DMA_ADICR2_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR2_DMA_ADICR2_IRDV_SHFT  28
#define HWIO_DMA_ADICR2_DMA_ADICR2_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR2_ADDR                    0xF00A2054
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_TREL_SHFT   0
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR2_DMA_CHCFGR2_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR2_ADDR                  0xF00A2058
#define HWIO_DMA_SHADR2_DMA_SHADR2_SHADR_SHFT 0
#define HWIO_DMA_SHADR2_DMA_SHADR2_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA2_ADDR                    0xF00A205C
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_LXO_SHFT    15
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_ICH_SHFT    18
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_IPM_SHFT    19
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_SWB_SHFT    24
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_CICH_SHFT   26
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_SIT_SHFT    27
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_SCH_SHFT    31
#define HWIO_DMA_CTLSTA2_DMA_CTLSTA2_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC3_ADDR                  0xF00A2060
#define HWIO_DMA_RDCRC3_DMA_RDCRC3_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC3_DMA_RDCRC3_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC3_ADDR                  0xF00A2064
#define HWIO_DMA_SDCRC3_DMA_SDCRC3_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC3_DMA_SDCRC3_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR3_ADDR                0xF00A2068
#define HWIO_DMA_SADR3_DMA_SADR3_SADR_SHFT 0
#define HWIO_DMA_SADR3_DMA_SADR3_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR3_ADDR                0xF00A206C
#define HWIO_DMA_DADR3_DMA_DADR3_DADR_SHFT 0
#define HWIO_DMA_DADR3_DMA_DADR3_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR3_ADDR                  0xF00A2070
#define HWIO_DMA_ADICR3_DMA_ADICR3_SMF_SHFT   0
#define HWIO_DMA_ADICR3_DMA_ADICR3_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR3_DMA_ADICR3_INCS_SHFT  3
#define HWIO_DMA_ADICR3_DMA_ADICR3_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR3_DMA_ADICR3_DMF_SHFT   4
#define HWIO_DMA_ADICR3_DMA_ADICR3_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR3_DMA_ADICR3_INCD_SHFT  7
#define HWIO_DMA_ADICR3_DMA_ADICR3_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR3_DMA_ADICR3_CBLS_SHFT  8
#define HWIO_DMA_ADICR3_DMA_ADICR3_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR3_DMA_ADICR3_CBLD_SHFT  12
#define HWIO_DMA_ADICR3_DMA_ADICR3_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR3_DMA_ADICR3_SHCT_SHFT  16
#define HWIO_DMA_ADICR3_DMA_ADICR3_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR3_DMA_ADICR3_SCBE_SHFT  20
#define HWIO_DMA_ADICR3_DMA_ADICR3_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR3_DMA_ADICR3_DCBE_SHFT  21
#define HWIO_DMA_ADICR3_DMA_ADICR3_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR3_DMA_ADICR3_STAMP_SHFT 22
#define HWIO_DMA_ADICR3_DMA_ADICR3_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR3_DMA_ADICR3_WRPSE_SHFT 24
#define HWIO_DMA_ADICR3_DMA_ADICR3_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR3_DMA_ADICR3_WRPDE_SHFT 25
#define HWIO_DMA_ADICR3_DMA_ADICR3_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR3_DMA_ADICR3_INTCT_SHFT 26
#define HWIO_DMA_ADICR3_DMA_ADICR3_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR3_DMA_ADICR3_IRDV_SHFT  28
#define HWIO_DMA_ADICR3_DMA_ADICR3_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR3_ADDR                    0xF00A2074
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_TREL_SHFT   0
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR3_DMA_CHCFGR3_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR3_ADDR                  0xF00A2078
#define HWIO_DMA_SHADR3_DMA_SHADR3_SHADR_SHFT 0
#define HWIO_DMA_SHADR3_DMA_SHADR3_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA3_ADDR                    0xF00A207C
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_LXO_SHFT    15
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_ICH_SHFT    18
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_IPM_SHFT    19
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_SWB_SHFT    24
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_CICH_SHFT   26
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_SIT_SHFT    27
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_SCH_SHFT    31
#define HWIO_DMA_CTLSTA3_DMA_CTLSTA3_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC4_ADDR                  0xF00A2080
#define HWIO_DMA_RDCRC4_DMA_RDCRC4_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC4_DMA_RDCRC4_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC4_ADDR                  0xF00A2084
#define HWIO_DMA_SDCRC4_DMA_SDCRC4_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC4_DMA_SDCRC4_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR4_ADDR                0xF00A2088
#define HWIO_DMA_SADR4_DMA_SADR4_SADR_SHFT 0
#define HWIO_DMA_SADR4_DMA_SADR4_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR4_ADDR                0xF00A208C
#define HWIO_DMA_DADR4_DMA_DADR4_DADR_SHFT 0
#define HWIO_DMA_DADR4_DMA_DADR4_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR4_ADDR                  0xF00A2090
#define HWIO_DMA_ADICR4_DMA_ADICR4_SMF_SHFT   0
#define HWIO_DMA_ADICR4_DMA_ADICR4_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR4_DMA_ADICR4_INCS_SHFT  3
#define HWIO_DMA_ADICR4_DMA_ADICR4_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR4_DMA_ADICR4_DMF_SHFT   4
#define HWIO_DMA_ADICR4_DMA_ADICR4_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR4_DMA_ADICR4_INCD_SHFT  7
#define HWIO_DMA_ADICR4_DMA_ADICR4_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR4_DMA_ADICR4_CBLS_SHFT  8
#define HWIO_DMA_ADICR4_DMA_ADICR4_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR4_DMA_ADICR4_CBLD_SHFT  12
#define HWIO_DMA_ADICR4_DMA_ADICR4_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR4_DMA_ADICR4_SHCT_SHFT  16
#define HWIO_DMA_ADICR4_DMA_ADICR4_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR4_DMA_ADICR4_SCBE_SHFT  20
#define HWIO_DMA_ADICR4_DMA_ADICR4_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR4_DMA_ADICR4_DCBE_SHFT  21
#define HWIO_DMA_ADICR4_DMA_ADICR4_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR4_DMA_ADICR4_STAMP_SHFT 22
#define HWIO_DMA_ADICR4_DMA_ADICR4_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR4_DMA_ADICR4_WRPSE_SHFT 24
#define HWIO_DMA_ADICR4_DMA_ADICR4_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR4_DMA_ADICR4_WRPDE_SHFT 25
#define HWIO_DMA_ADICR4_DMA_ADICR4_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR4_DMA_ADICR4_INTCT_SHFT 26
#define HWIO_DMA_ADICR4_DMA_ADICR4_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR4_DMA_ADICR4_IRDV_SHFT  28
#define HWIO_DMA_ADICR4_DMA_ADICR4_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR4_ADDR                    0xF00A2094
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_TREL_SHFT   0
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR4_DMA_CHCFGR4_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR4_ADDR                  0xF00A2098
#define HWIO_DMA_SHADR4_DMA_SHADR4_SHADR_SHFT 0
#define HWIO_DMA_SHADR4_DMA_SHADR4_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA4_ADDR                    0xF00A209C
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_LXO_SHFT    15
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_ICH_SHFT    18
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_IPM_SHFT    19
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_SWB_SHFT    24
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_CICH_SHFT   26
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_SIT_SHFT    27
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_SCH_SHFT    31
#define HWIO_DMA_CTLSTA4_DMA_CTLSTA4_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC5_ADDR                  0xF00A20A0
#define HWIO_DMA_RDCRC5_DMA_RDCRC5_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC5_DMA_RDCRC5_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC5_ADDR                  0xF00A20A4
#define HWIO_DMA_SDCRC5_DMA_SDCRC5_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC5_DMA_SDCRC5_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR5_ADDR                0xF00A20A8
#define HWIO_DMA_SADR5_DMA_SADR5_SADR_SHFT 0
#define HWIO_DMA_SADR5_DMA_SADR5_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR5_ADDR                0xF00A20AC
#define HWIO_DMA_DADR5_DMA_DADR5_DADR_SHFT 0
#define HWIO_DMA_DADR5_DMA_DADR5_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR5_ADDR                  0xF00A20B0
#define HWIO_DMA_ADICR5_DMA_ADICR5_SMF_SHFT   0
#define HWIO_DMA_ADICR5_DMA_ADICR5_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR5_DMA_ADICR5_INCS_SHFT  3
#define HWIO_DMA_ADICR5_DMA_ADICR5_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR5_DMA_ADICR5_DMF_SHFT   4
#define HWIO_DMA_ADICR5_DMA_ADICR5_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR5_DMA_ADICR5_INCD_SHFT  7
#define HWIO_DMA_ADICR5_DMA_ADICR5_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR5_DMA_ADICR5_CBLS_SHFT  8
#define HWIO_DMA_ADICR5_DMA_ADICR5_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR5_DMA_ADICR5_CBLD_SHFT  12
#define HWIO_DMA_ADICR5_DMA_ADICR5_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR5_DMA_ADICR5_SHCT_SHFT  16
#define HWIO_DMA_ADICR5_DMA_ADICR5_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR5_DMA_ADICR5_SCBE_SHFT  20
#define HWIO_DMA_ADICR5_DMA_ADICR5_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR5_DMA_ADICR5_DCBE_SHFT  21
#define HWIO_DMA_ADICR5_DMA_ADICR5_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR5_DMA_ADICR5_STAMP_SHFT 22
#define HWIO_DMA_ADICR5_DMA_ADICR5_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR5_DMA_ADICR5_WRPSE_SHFT 24
#define HWIO_DMA_ADICR5_DMA_ADICR5_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR5_DMA_ADICR5_WRPDE_SHFT 25
#define HWIO_DMA_ADICR5_DMA_ADICR5_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR5_DMA_ADICR5_INTCT_SHFT 26
#define HWIO_DMA_ADICR5_DMA_ADICR5_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR5_DMA_ADICR5_IRDV_SHFT  28
#define HWIO_DMA_ADICR5_DMA_ADICR5_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR5_ADDR                    0xF00A20B4
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_TREL_SHFT   0
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR5_DMA_CHCFGR5_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR5_ADDR                  0xF00A20B8
#define HWIO_DMA_SHADR5_DMA_SHADR5_SHADR_SHFT 0
#define HWIO_DMA_SHADR5_DMA_SHADR5_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA5_ADDR                    0xF00A20BC
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_LXO_SHFT    15
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_ICH_SHFT    18
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_IPM_SHFT    19
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_SWB_SHFT    24
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_CICH_SHFT   26
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_SIT_SHFT    27
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_SCH_SHFT    31
#define HWIO_DMA_CTLSTA5_DMA_CTLSTA5_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC6_ADDR                  0xF00A20C0
#define HWIO_DMA_RDCRC6_DMA_RDCRC6_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC6_DMA_RDCRC6_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC6_ADDR                  0xF00A20C4
#define HWIO_DMA_SDCRC6_DMA_SDCRC6_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC6_DMA_SDCRC6_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR6_ADDR                0xF00A20C8
#define HWIO_DMA_SADR6_DMA_SADR6_SADR_SHFT 0
#define HWIO_DMA_SADR6_DMA_SADR6_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR6_ADDR                0xF00A20CC
#define HWIO_DMA_DADR6_DMA_DADR6_DADR_SHFT 0
#define HWIO_DMA_DADR6_DMA_DADR6_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR6_ADDR                  0xF00A20D0
#define HWIO_DMA_ADICR6_DMA_ADICR6_SMF_SHFT   0
#define HWIO_DMA_ADICR6_DMA_ADICR6_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR6_DMA_ADICR6_INCS_SHFT  3
#define HWIO_DMA_ADICR6_DMA_ADICR6_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR6_DMA_ADICR6_DMF_SHFT   4
#define HWIO_DMA_ADICR6_DMA_ADICR6_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR6_DMA_ADICR6_INCD_SHFT  7
#define HWIO_DMA_ADICR6_DMA_ADICR6_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR6_DMA_ADICR6_CBLS_SHFT  8
#define HWIO_DMA_ADICR6_DMA_ADICR6_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR6_DMA_ADICR6_CBLD_SHFT  12
#define HWIO_DMA_ADICR6_DMA_ADICR6_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR6_DMA_ADICR6_SHCT_SHFT  16
#define HWIO_DMA_ADICR6_DMA_ADICR6_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR6_DMA_ADICR6_SCBE_SHFT  20
#define HWIO_DMA_ADICR6_DMA_ADICR6_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR6_DMA_ADICR6_DCBE_SHFT  21
#define HWIO_DMA_ADICR6_DMA_ADICR6_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR6_DMA_ADICR6_STAMP_SHFT 22
#define HWIO_DMA_ADICR6_DMA_ADICR6_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR6_DMA_ADICR6_WRPSE_SHFT 24
#define HWIO_DMA_ADICR6_DMA_ADICR6_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR6_DMA_ADICR6_WRPDE_SHFT 25
#define HWIO_DMA_ADICR6_DMA_ADICR6_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR6_DMA_ADICR6_INTCT_SHFT 26
#define HWIO_DMA_ADICR6_DMA_ADICR6_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR6_DMA_ADICR6_IRDV_SHFT  28
#define HWIO_DMA_ADICR6_DMA_ADICR6_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR6_ADDR                    0xF00A20D4
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_TREL_SHFT   0
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR6_DMA_CHCFGR6_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR6_ADDR                  0xF00A20D8
#define HWIO_DMA_SHADR6_DMA_SHADR6_SHADR_SHFT 0
#define HWIO_DMA_SHADR6_DMA_SHADR6_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA6_ADDR                    0xF00A20DC
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_LXO_SHFT    15
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_ICH_SHFT    18
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_IPM_SHFT    19
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_SWB_SHFT    24
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_CICH_SHFT   26
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_SIT_SHFT    27
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_SCH_SHFT    31
#define HWIO_DMA_CTLSTA6_DMA_CTLSTA6_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC7_ADDR                  0xF00A20E0
#define HWIO_DMA_RDCRC7_DMA_RDCRC7_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC7_DMA_RDCRC7_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC7_ADDR                  0xF00A20E4
#define HWIO_DMA_SDCRC7_DMA_SDCRC7_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC7_DMA_SDCRC7_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR7_ADDR                0xF00A20E8
#define HWIO_DMA_SADR7_DMA_SADR7_SADR_SHFT 0
#define HWIO_DMA_SADR7_DMA_SADR7_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR7_ADDR                0xF00A20EC
#define HWIO_DMA_DADR7_DMA_DADR7_DADR_SHFT 0
#define HWIO_DMA_DADR7_DMA_DADR7_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR7_ADDR                  0xF00A20F0
#define HWIO_DMA_ADICR7_DMA_ADICR7_SMF_SHFT   0
#define HWIO_DMA_ADICR7_DMA_ADICR7_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR7_DMA_ADICR7_INCS_SHFT  3
#define HWIO_DMA_ADICR7_DMA_ADICR7_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR7_DMA_ADICR7_DMF_SHFT   4
#define HWIO_DMA_ADICR7_DMA_ADICR7_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR7_DMA_ADICR7_INCD_SHFT  7
#define HWIO_DMA_ADICR7_DMA_ADICR7_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR7_DMA_ADICR7_CBLS_SHFT  8
#define HWIO_DMA_ADICR7_DMA_ADICR7_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR7_DMA_ADICR7_CBLD_SHFT  12
#define HWIO_DMA_ADICR7_DMA_ADICR7_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR7_DMA_ADICR7_SHCT_SHFT  16
#define HWIO_DMA_ADICR7_DMA_ADICR7_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR7_DMA_ADICR7_SCBE_SHFT  20
#define HWIO_DMA_ADICR7_DMA_ADICR7_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR7_DMA_ADICR7_DCBE_SHFT  21
#define HWIO_DMA_ADICR7_DMA_ADICR7_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR7_DMA_ADICR7_STAMP_SHFT 22
#define HWIO_DMA_ADICR7_DMA_ADICR7_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR7_DMA_ADICR7_WRPSE_SHFT 24
#define HWIO_DMA_ADICR7_DMA_ADICR7_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR7_DMA_ADICR7_WRPDE_SHFT 25
#define HWIO_DMA_ADICR7_DMA_ADICR7_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR7_DMA_ADICR7_INTCT_SHFT 26
#define HWIO_DMA_ADICR7_DMA_ADICR7_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR7_DMA_ADICR7_IRDV_SHFT  28
#define HWIO_DMA_ADICR7_DMA_ADICR7_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR7_ADDR                    0xF00A20F4
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_TREL_SHFT   0
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR7_DMA_CHCFGR7_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR7_ADDR                  0xF00A20F8
#define HWIO_DMA_SHADR7_DMA_SHADR7_SHADR_SHFT 0
#define HWIO_DMA_SHADR7_DMA_SHADR7_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA7_ADDR                    0xF00A20FC
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_LXO_SHFT    15
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_ICH_SHFT    18
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_IPM_SHFT    19
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_SWB_SHFT    24
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_CICH_SHFT   26
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_SIT_SHFT    27
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_SCH_SHFT    31
#define HWIO_DMA_CTLSTA7_DMA_CTLSTA7_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC8_ADDR                  0xF00A2100
#define HWIO_DMA_RDCRC8_DMA_RDCRC8_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC8_DMA_RDCRC8_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC8_ADDR                  0xF00A2104
#define HWIO_DMA_SDCRC8_DMA_SDCRC8_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC8_DMA_SDCRC8_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR8_ADDR                0xF00A2108
#define HWIO_DMA_SADR8_DMA_SADR8_SADR_SHFT 0
#define HWIO_DMA_SADR8_DMA_SADR8_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR8_ADDR                0xF00A210C
#define HWIO_DMA_DADR8_DMA_DADR8_DADR_SHFT 0
#define HWIO_DMA_DADR8_DMA_DADR8_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR8_ADDR                  0xF00A2110
#define HWIO_DMA_ADICR8_DMA_ADICR8_SMF_SHFT   0
#define HWIO_DMA_ADICR8_DMA_ADICR8_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR8_DMA_ADICR8_INCS_SHFT  3
#define HWIO_DMA_ADICR8_DMA_ADICR8_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR8_DMA_ADICR8_DMF_SHFT   4
#define HWIO_DMA_ADICR8_DMA_ADICR8_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR8_DMA_ADICR8_INCD_SHFT  7
#define HWIO_DMA_ADICR8_DMA_ADICR8_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR8_DMA_ADICR8_CBLS_SHFT  8
#define HWIO_DMA_ADICR8_DMA_ADICR8_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR8_DMA_ADICR8_CBLD_SHFT  12
#define HWIO_DMA_ADICR8_DMA_ADICR8_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR8_DMA_ADICR8_SHCT_SHFT  16
#define HWIO_DMA_ADICR8_DMA_ADICR8_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR8_DMA_ADICR8_SCBE_SHFT  20
#define HWIO_DMA_ADICR8_DMA_ADICR8_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR8_DMA_ADICR8_DCBE_SHFT  21
#define HWIO_DMA_ADICR8_DMA_ADICR8_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR8_DMA_ADICR8_STAMP_SHFT 22
#define HWIO_DMA_ADICR8_DMA_ADICR8_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR8_DMA_ADICR8_WRPSE_SHFT 24
#define HWIO_DMA_ADICR8_DMA_ADICR8_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR8_DMA_ADICR8_WRPDE_SHFT 25
#define HWIO_DMA_ADICR8_DMA_ADICR8_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR8_DMA_ADICR8_INTCT_SHFT 26
#define HWIO_DMA_ADICR8_DMA_ADICR8_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR8_DMA_ADICR8_IRDV_SHFT  28
#define HWIO_DMA_ADICR8_DMA_ADICR8_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR8_ADDR                    0xF00A2114
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_TREL_SHFT   0
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR8_DMA_CHCFGR8_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR8_ADDR                  0xF00A2118
#define HWIO_DMA_SHADR8_DMA_SHADR8_SHADR_SHFT 0
#define HWIO_DMA_SHADR8_DMA_SHADR8_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA8_ADDR                    0xF00A211C
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_LXO_SHFT    15
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_ICH_SHFT    18
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_IPM_SHFT    19
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_SWB_SHFT    24
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_CICH_SHFT   26
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_SIT_SHFT    27
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_SCH_SHFT    31
#define HWIO_DMA_CTLSTA8_DMA_CTLSTA8_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC9_ADDR                  0xF00A2120
#define HWIO_DMA_RDCRC9_DMA_RDCRC9_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC9_DMA_RDCRC9_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC9_ADDR                  0xF00A2124
#define HWIO_DMA_SDCRC9_DMA_SDCRC9_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC9_DMA_SDCRC9_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR9_ADDR                0xF00A2128
#define HWIO_DMA_SADR9_DMA_SADR9_SADR_SHFT 0
#define HWIO_DMA_SADR9_DMA_SADR9_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR9_ADDR                0xF00A212C
#define HWIO_DMA_DADR9_DMA_DADR9_DADR_SHFT 0
#define HWIO_DMA_DADR9_DMA_DADR9_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR9_ADDR                  0xF00A2130
#define HWIO_DMA_ADICR9_DMA_ADICR9_SMF_SHFT   0
#define HWIO_DMA_ADICR9_DMA_ADICR9_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR9_DMA_ADICR9_INCS_SHFT  3
#define HWIO_DMA_ADICR9_DMA_ADICR9_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR9_DMA_ADICR9_DMF_SHFT   4
#define HWIO_DMA_ADICR9_DMA_ADICR9_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR9_DMA_ADICR9_INCD_SHFT  7
#define HWIO_DMA_ADICR9_DMA_ADICR9_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR9_DMA_ADICR9_CBLS_SHFT  8
#define HWIO_DMA_ADICR9_DMA_ADICR9_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR9_DMA_ADICR9_CBLD_SHFT  12
#define HWIO_DMA_ADICR9_DMA_ADICR9_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR9_DMA_ADICR9_SHCT_SHFT  16
#define HWIO_DMA_ADICR9_DMA_ADICR9_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR9_DMA_ADICR9_SCBE_SHFT  20
#define HWIO_DMA_ADICR9_DMA_ADICR9_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR9_DMA_ADICR9_DCBE_SHFT  21
#define HWIO_DMA_ADICR9_DMA_ADICR9_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR9_DMA_ADICR9_STAMP_SHFT 22
#define HWIO_DMA_ADICR9_DMA_ADICR9_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR9_DMA_ADICR9_WRPSE_SHFT 24
#define HWIO_DMA_ADICR9_DMA_ADICR9_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR9_DMA_ADICR9_WRPDE_SHFT 25
#define HWIO_DMA_ADICR9_DMA_ADICR9_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR9_DMA_ADICR9_INTCT_SHFT 26
#define HWIO_DMA_ADICR9_DMA_ADICR9_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR9_DMA_ADICR9_IRDV_SHFT  28
#define HWIO_DMA_ADICR9_DMA_ADICR9_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR9_ADDR                    0xF00A2134
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_TREL_SHFT   0
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR9_DMA_CHCFGR9_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR9_ADDR                  0xF00A2138
#define HWIO_DMA_SHADR9_DMA_SHADR9_SHADR_SHFT 0
#define HWIO_DMA_SHADR9_DMA_SHADR9_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA9_ADDR                    0xF00A213C
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_LXO_SHFT    15
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_ICH_SHFT    18
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_IPM_SHFT    19
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_SWB_SHFT    24
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_CICH_SHFT   26
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_SIT_SHFT    27
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_SCH_SHFT    31
#define HWIO_DMA_CTLSTA9_DMA_CTLSTA9_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC10_ADDR                   0xF00A2140
#define HWIO_DMA_RDCRC10_DMA_RDCRC10_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC10_DMA_RDCRC10_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC10_ADDR                   0xF00A2144
#define HWIO_DMA_SDCRC10_DMA_SDCRC10_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC10_DMA_SDCRC10_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR10_ADDR                 0xF00A2148
#define HWIO_DMA_SADR10_DMA_SADR10_SADR_SHFT 0
#define HWIO_DMA_SADR10_DMA_SADR10_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR10_ADDR                 0xF00A214C
#define HWIO_DMA_DADR10_DMA_DADR10_DADR_SHFT 0
#define HWIO_DMA_DADR10_DMA_DADR10_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR10_ADDR                   0xF00A2150
#define HWIO_DMA_ADICR10_DMA_ADICR10_SMF_SHFT   0
#define HWIO_DMA_ADICR10_DMA_ADICR10_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR10_DMA_ADICR10_INCS_SHFT  3
#define HWIO_DMA_ADICR10_DMA_ADICR10_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR10_DMA_ADICR10_DMF_SHFT   4
#define HWIO_DMA_ADICR10_DMA_ADICR10_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR10_DMA_ADICR10_INCD_SHFT  7
#define HWIO_DMA_ADICR10_DMA_ADICR10_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR10_DMA_ADICR10_CBLS_SHFT  8
#define HWIO_DMA_ADICR10_DMA_ADICR10_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR10_DMA_ADICR10_CBLD_SHFT  12
#define HWIO_DMA_ADICR10_DMA_ADICR10_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR10_DMA_ADICR10_SHCT_SHFT  16
#define HWIO_DMA_ADICR10_DMA_ADICR10_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR10_DMA_ADICR10_SCBE_SHFT  20
#define HWIO_DMA_ADICR10_DMA_ADICR10_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR10_DMA_ADICR10_DCBE_SHFT  21
#define HWIO_DMA_ADICR10_DMA_ADICR10_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR10_DMA_ADICR10_STAMP_SHFT 22
#define HWIO_DMA_ADICR10_DMA_ADICR10_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR10_DMA_ADICR10_WRPSE_SHFT 24
#define HWIO_DMA_ADICR10_DMA_ADICR10_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR10_DMA_ADICR10_WRPDE_SHFT 25
#define HWIO_DMA_ADICR10_DMA_ADICR10_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR10_DMA_ADICR10_INTCT_SHFT 26
#define HWIO_DMA_ADICR10_DMA_ADICR10_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR10_DMA_ADICR10_IRDV_SHFT  28
#define HWIO_DMA_ADICR10_DMA_ADICR10_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR10_ADDR                     0xF00A2154
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_TREL_SHFT   0
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR10_DMA_CHCFGR10_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR10_ADDR                   0xF00A2158
#define HWIO_DMA_SHADR10_DMA_SHADR10_SHADR_SHFT 0
#define HWIO_DMA_SHADR10_DMA_SHADR10_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA10_ADDR                     0xF00A215C
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_LXO_SHFT    15
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_ICH_SHFT    18
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_IPM_SHFT    19
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_SWB_SHFT    24
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_CICH_SHFT   26
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_SIT_SHFT    27
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_SCH_SHFT    31
#define HWIO_DMA_CTLSTA10_DMA_CTLSTA10_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC11_ADDR                   0xF00A2160
#define HWIO_DMA_RDCRC11_DMA_RDCRC11_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC11_DMA_RDCRC11_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC11_ADDR                   0xF00A2164
#define HWIO_DMA_SDCRC11_DMA_SDCRC11_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC11_DMA_SDCRC11_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR11_ADDR                 0xF00A2168
#define HWIO_DMA_SADR11_DMA_SADR11_SADR_SHFT 0
#define HWIO_DMA_SADR11_DMA_SADR11_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR11_ADDR                 0xF00A216C
#define HWIO_DMA_DADR11_DMA_DADR11_DADR_SHFT 0
#define HWIO_DMA_DADR11_DMA_DADR11_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR11_ADDR                   0xF00A2170
#define HWIO_DMA_ADICR11_DMA_ADICR11_SMF_SHFT   0
#define HWIO_DMA_ADICR11_DMA_ADICR11_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR11_DMA_ADICR11_INCS_SHFT  3
#define HWIO_DMA_ADICR11_DMA_ADICR11_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR11_DMA_ADICR11_DMF_SHFT   4
#define HWIO_DMA_ADICR11_DMA_ADICR11_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR11_DMA_ADICR11_INCD_SHFT  7
#define HWIO_DMA_ADICR11_DMA_ADICR11_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR11_DMA_ADICR11_CBLS_SHFT  8
#define HWIO_DMA_ADICR11_DMA_ADICR11_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR11_DMA_ADICR11_CBLD_SHFT  12
#define HWIO_DMA_ADICR11_DMA_ADICR11_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR11_DMA_ADICR11_SHCT_SHFT  16
#define HWIO_DMA_ADICR11_DMA_ADICR11_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR11_DMA_ADICR11_SCBE_SHFT  20
#define HWIO_DMA_ADICR11_DMA_ADICR11_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR11_DMA_ADICR11_DCBE_SHFT  21
#define HWIO_DMA_ADICR11_DMA_ADICR11_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR11_DMA_ADICR11_STAMP_SHFT 22
#define HWIO_DMA_ADICR11_DMA_ADICR11_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR11_DMA_ADICR11_WRPSE_SHFT 24
#define HWIO_DMA_ADICR11_DMA_ADICR11_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR11_DMA_ADICR11_WRPDE_SHFT 25
#define HWIO_DMA_ADICR11_DMA_ADICR11_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR11_DMA_ADICR11_INTCT_SHFT 26
#define HWIO_DMA_ADICR11_DMA_ADICR11_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR11_DMA_ADICR11_IRDV_SHFT  28
#define HWIO_DMA_ADICR11_DMA_ADICR11_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR11_ADDR                     0xF00A2174
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_TREL_SHFT   0
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR11_DMA_CHCFGR11_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR11_ADDR                   0xF00A2178
#define HWIO_DMA_SHADR11_DMA_SHADR11_SHADR_SHFT 0
#define HWIO_DMA_SHADR11_DMA_SHADR11_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA11_ADDR                     0xF00A217C
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_LXO_SHFT    15
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_ICH_SHFT    18
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_IPM_SHFT    19
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_SWB_SHFT    24
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_CICH_SHFT   26
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_SIT_SHFT    27
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_SCH_SHFT    31
#define HWIO_DMA_CTLSTA11_DMA_CTLSTA11_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC12_ADDR                   0xF00A2180
#define HWIO_DMA_RDCRC12_DMA_RDCRC12_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC12_DMA_RDCRC12_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC12_ADDR                   0xF00A2184
#define HWIO_DMA_SDCRC12_DMA_SDCRC12_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC12_DMA_SDCRC12_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR12_ADDR                 0xF00A2188
#define HWIO_DMA_SADR12_DMA_SADR12_SADR_SHFT 0
#define HWIO_DMA_SADR12_DMA_SADR12_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR12_ADDR                 0xF00A218C
#define HWIO_DMA_DADR12_DMA_DADR12_DADR_SHFT 0
#define HWIO_DMA_DADR12_DMA_DADR12_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR12_ADDR                   0xF00A2190
#define HWIO_DMA_ADICR12_DMA_ADICR12_SMF_SHFT   0
#define HWIO_DMA_ADICR12_DMA_ADICR12_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR12_DMA_ADICR12_INCS_SHFT  3
#define HWIO_DMA_ADICR12_DMA_ADICR12_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR12_DMA_ADICR12_DMF_SHFT   4
#define HWIO_DMA_ADICR12_DMA_ADICR12_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR12_DMA_ADICR12_INCD_SHFT  7
#define HWIO_DMA_ADICR12_DMA_ADICR12_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR12_DMA_ADICR12_CBLS_SHFT  8
#define HWIO_DMA_ADICR12_DMA_ADICR12_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR12_DMA_ADICR12_CBLD_SHFT  12
#define HWIO_DMA_ADICR12_DMA_ADICR12_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR12_DMA_ADICR12_SHCT_SHFT  16
#define HWIO_DMA_ADICR12_DMA_ADICR12_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR12_DMA_ADICR12_SCBE_SHFT  20
#define HWIO_DMA_ADICR12_DMA_ADICR12_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR12_DMA_ADICR12_DCBE_SHFT  21
#define HWIO_DMA_ADICR12_DMA_ADICR12_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR12_DMA_ADICR12_STAMP_SHFT 22
#define HWIO_DMA_ADICR12_DMA_ADICR12_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR12_DMA_ADICR12_WRPSE_SHFT 24
#define HWIO_DMA_ADICR12_DMA_ADICR12_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR12_DMA_ADICR12_WRPDE_SHFT 25
#define HWIO_DMA_ADICR12_DMA_ADICR12_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR12_DMA_ADICR12_INTCT_SHFT 26
#define HWIO_DMA_ADICR12_DMA_ADICR12_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR12_DMA_ADICR12_IRDV_SHFT  28
#define HWIO_DMA_ADICR12_DMA_ADICR12_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR12_ADDR                     0xF00A2194
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_TREL_SHFT   0
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR12_DMA_CHCFGR12_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR12_ADDR                   0xF00A2198
#define HWIO_DMA_SHADR12_DMA_SHADR12_SHADR_SHFT 0
#define HWIO_DMA_SHADR12_DMA_SHADR12_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA12_ADDR                     0xF00A219C
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_LXO_SHFT    15
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_ICH_SHFT    18
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_IPM_SHFT    19
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_SWB_SHFT    24
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_CICH_SHFT   26
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_SIT_SHFT    27
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_SCH_SHFT    31
#define HWIO_DMA_CTLSTA12_DMA_CTLSTA12_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC13_ADDR                   0xF00A21A0
#define HWIO_DMA_RDCRC13_DMA_RDCRC13_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC13_DMA_RDCRC13_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC13_ADDR                   0xF00A21A4
#define HWIO_DMA_SDCRC13_DMA_SDCRC13_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC13_DMA_SDCRC13_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR13_ADDR                 0xF00A21A8
#define HWIO_DMA_SADR13_DMA_SADR13_SADR_SHFT 0
#define HWIO_DMA_SADR13_DMA_SADR13_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR13_ADDR                 0xF00A21AC
#define HWIO_DMA_DADR13_DMA_DADR13_DADR_SHFT 0
#define HWIO_DMA_DADR13_DMA_DADR13_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR13_ADDR                   0xF00A21B0
#define HWIO_DMA_ADICR13_DMA_ADICR13_SMF_SHFT   0
#define HWIO_DMA_ADICR13_DMA_ADICR13_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR13_DMA_ADICR13_INCS_SHFT  3
#define HWIO_DMA_ADICR13_DMA_ADICR13_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR13_DMA_ADICR13_DMF_SHFT   4
#define HWIO_DMA_ADICR13_DMA_ADICR13_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR13_DMA_ADICR13_INCD_SHFT  7
#define HWIO_DMA_ADICR13_DMA_ADICR13_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR13_DMA_ADICR13_CBLS_SHFT  8
#define HWIO_DMA_ADICR13_DMA_ADICR13_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR13_DMA_ADICR13_CBLD_SHFT  12
#define HWIO_DMA_ADICR13_DMA_ADICR13_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR13_DMA_ADICR13_SHCT_SHFT  16
#define HWIO_DMA_ADICR13_DMA_ADICR13_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR13_DMA_ADICR13_SCBE_SHFT  20
#define HWIO_DMA_ADICR13_DMA_ADICR13_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR13_DMA_ADICR13_DCBE_SHFT  21
#define HWIO_DMA_ADICR13_DMA_ADICR13_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR13_DMA_ADICR13_STAMP_SHFT 22
#define HWIO_DMA_ADICR13_DMA_ADICR13_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR13_DMA_ADICR13_WRPSE_SHFT 24
#define HWIO_DMA_ADICR13_DMA_ADICR13_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR13_DMA_ADICR13_WRPDE_SHFT 25
#define HWIO_DMA_ADICR13_DMA_ADICR13_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR13_DMA_ADICR13_INTCT_SHFT 26
#define HWIO_DMA_ADICR13_DMA_ADICR13_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR13_DMA_ADICR13_IRDV_SHFT  28
#define HWIO_DMA_ADICR13_DMA_ADICR13_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR13_ADDR                     0xF00A21B4
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_TREL_SHFT   0
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR13_DMA_CHCFGR13_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR13_ADDR                   0xF00A21B8
#define HWIO_DMA_SHADR13_DMA_SHADR13_SHADR_SHFT 0
#define HWIO_DMA_SHADR13_DMA_SHADR13_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA13_ADDR                     0xF00A21BC
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_LXO_SHFT    15
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_ICH_SHFT    18
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_IPM_SHFT    19
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_SWB_SHFT    24
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_CICH_SHFT   26
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_SIT_SHFT    27
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_SCH_SHFT    31
#define HWIO_DMA_CTLSTA13_DMA_CTLSTA13_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC14_ADDR                   0xF00A21C0
#define HWIO_DMA_RDCRC14_DMA_RDCRC14_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC14_DMA_RDCRC14_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC14_ADDR                   0xF00A21C4
#define HWIO_DMA_SDCRC14_DMA_SDCRC14_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC14_DMA_SDCRC14_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR14_ADDR                 0xF00A21C8
#define HWIO_DMA_SADR14_DMA_SADR14_SADR_SHFT 0
#define HWIO_DMA_SADR14_DMA_SADR14_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR14_ADDR                 0xF00A21CC
#define HWIO_DMA_DADR14_DMA_DADR14_DADR_SHFT 0
#define HWIO_DMA_DADR14_DMA_DADR14_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR14_ADDR                   0xF00A21D0
#define HWIO_DMA_ADICR14_DMA_ADICR14_SMF_SHFT   0
#define HWIO_DMA_ADICR14_DMA_ADICR14_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR14_DMA_ADICR14_INCS_SHFT  3
#define HWIO_DMA_ADICR14_DMA_ADICR14_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR14_DMA_ADICR14_DMF_SHFT   4
#define HWIO_DMA_ADICR14_DMA_ADICR14_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR14_DMA_ADICR14_INCD_SHFT  7
#define HWIO_DMA_ADICR14_DMA_ADICR14_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR14_DMA_ADICR14_CBLS_SHFT  8
#define HWIO_DMA_ADICR14_DMA_ADICR14_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR14_DMA_ADICR14_CBLD_SHFT  12
#define HWIO_DMA_ADICR14_DMA_ADICR14_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR14_DMA_ADICR14_SHCT_SHFT  16
#define HWIO_DMA_ADICR14_DMA_ADICR14_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR14_DMA_ADICR14_SCBE_SHFT  20
#define HWIO_DMA_ADICR14_DMA_ADICR14_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR14_DMA_ADICR14_DCBE_SHFT  21
#define HWIO_DMA_ADICR14_DMA_ADICR14_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR14_DMA_ADICR14_STAMP_SHFT 22
#define HWIO_DMA_ADICR14_DMA_ADICR14_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR14_DMA_ADICR14_WRPSE_SHFT 24
#define HWIO_DMA_ADICR14_DMA_ADICR14_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR14_DMA_ADICR14_WRPDE_SHFT 25
#define HWIO_DMA_ADICR14_DMA_ADICR14_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR14_DMA_ADICR14_INTCT_SHFT 26
#define HWIO_DMA_ADICR14_DMA_ADICR14_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR14_DMA_ADICR14_IRDV_SHFT  28
#define HWIO_DMA_ADICR14_DMA_ADICR14_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR14_ADDR                     0xF00A21D4
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_TREL_SHFT   0
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR14_DMA_CHCFGR14_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR14_ADDR                   0xF00A21D8
#define HWIO_DMA_SHADR14_DMA_SHADR14_SHADR_SHFT 0
#define HWIO_DMA_SHADR14_DMA_SHADR14_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA14_ADDR                     0xF00A21DC
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_LXO_SHFT    15
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_ICH_SHFT    18
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_IPM_SHFT    19
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_SWB_SHFT    24
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_CICH_SHFT   26
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_SIT_SHFT    27
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_SCH_SHFT    31
#define HWIO_DMA_CTLSTA14_DMA_CTLSTA14_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC15_ADDR                   0xF00A21E0
#define HWIO_DMA_RDCRC15_DMA_RDCRC15_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC15_DMA_RDCRC15_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC15_ADDR                   0xF00A21E4
#define HWIO_DMA_SDCRC15_DMA_SDCRC15_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC15_DMA_SDCRC15_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR15_ADDR                 0xF00A21E8
#define HWIO_DMA_SADR15_DMA_SADR15_SADR_SHFT 0
#define HWIO_DMA_SADR15_DMA_SADR15_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR15_ADDR                 0xF00A21EC
#define HWIO_DMA_DADR15_DMA_DADR15_DADR_SHFT 0
#define HWIO_DMA_DADR15_DMA_DADR15_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR15_ADDR                   0xF00A21F0
#define HWIO_DMA_ADICR15_DMA_ADICR15_SMF_SHFT   0
#define HWIO_DMA_ADICR15_DMA_ADICR15_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR15_DMA_ADICR15_INCS_SHFT  3
#define HWIO_DMA_ADICR15_DMA_ADICR15_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR15_DMA_ADICR15_DMF_SHFT   4
#define HWIO_DMA_ADICR15_DMA_ADICR15_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR15_DMA_ADICR15_INCD_SHFT  7
#define HWIO_DMA_ADICR15_DMA_ADICR15_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR15_DMA_ADICR15_CBLS_SHFT  8
#define HWIO_DMA_ADICR15_DMA_ADICR15_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR15_DMA_ADICR15_CBLD_SHFT  12
#define HWIO_DMA_ADICR15_DMA_ADICR15_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR15_DMA_ADICR15_SHCT_SHFT  16
#define HWIO_DMA_ADICR15_DMA_ADICR15_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR15_DMA_ADICR15_SCBE_SHFT  20
#define HWIO_DMA_ADICR15_DMA_ADICR15_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR15_DMA_ADICR15_DCBE_SHFT  21
#define HWIO_DMA_ADICR15_DMA_ADICR15_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR15_DMA_ADICR15_STAMP_SHFT 22
#define HWIO_DMA_ADICR15_DMA_ADICR15_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR15_DMA_ADICR15_WRPSE_SHFT 24
#define HWIO_DMA_ADICR15_DMA_ADICR15_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR15_DMA_ADICR15_WRPDE_SHFT 25
#define HWIO_DMA_ADICR15_DMA_ADICR15_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR15_DMA_ADICR15_INTCT_SHFT 26
#define HWIO_DMA_ADICR15_DMA_ADICR15_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR15_DMA_ADICR15_IRDV_SHFT  28
#define HWIO_DMA_ADICR15_DMA_ADICR15_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR15_ADDR                     0xF00A21F4
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_TREL_SHFT   0
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR15_DMA_CHCFGR15_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR15_ADDR                   0xF00A21F8
#define HWIO_DMA_SHADR15_DMA_SHADR15_SHADR_SHFT 0
#define HWIO_DMA_SHADR15_DMA_SHADR15_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA15_ADDR                     0xF00A21FC
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_LXO_SHFT    15
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_ICH_SHFT    18
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_IPM_SHFT    19
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_SWB_SHFT    24
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_CICH_SHFT   26
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_SIT_SHFT    27
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_SCH_SHFT    31
#define HWIO_DMA_CTLSTA15_DMA_CTLSTA15_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC16_ADDR                   0xF00A2200
#define HWIO_DMA_RDCRC16_DMA_RDCRC16_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC16_DMA_RDCRC16_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC16_ADDR                   0xF00A2204
#define HWIO_DMA_SDCRC16_DMA_SDCRC16_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC16_DMA_SDCRC16_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR16_ADDR                 0xF00A2208
#define HWIO_DMA_SADR16_DMA_SADR16_SADR_SHFT 0
#define HWIO_DMA_SADR16_DMA_SADR16_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR16_ADDR                 0xF00A220C
#define HWIO_DMA_DADR16_DMA_DADR16_DADR_SHFT 0
#define HWIO_DMA_DADR16_DMA_DADR16_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR16_ADDR                   0xF00A2210
#define HWIO_DMA_ADICR16_DMA_ADICR16_SMF_SHFT   0
#define HWIO_DMA_ADICR16_DMA_ADICR16_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR16_DMA_ADICR16_INCS_SHFT  3
#define HWIO_DMA_ADICR16_DMA_ADICR16_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR16_DMA_ADICR16_DMF_SHFT   4
#define HWIO_DMA_ADICR16_DMA_ADICR16_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR16_DMA_ADICR16_INCD_SHFT  7
#define HWIO_DMA_ADICR16_DMA_ADICR16_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR16_DMA_ADICR16_CBLS_SHFT  8
#define HWIO_DMA_ADICR16_DMA_ADICR16_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR16_DMA_ADICR16_CBLD_SHFT  12
#define HWIO_DMA_ADICR16_DMA_ADICR16_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR16_DMA_ADICR16_SHCT_SHFT  16
#define HWIO_DMA_ADICR16_DMA_ADICR16_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR16_DMA_ADICR16_SCBE_SHFT  20
#define HWIO_DMA_ADICR16_DMA_ADICR16_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR16_DMA_ADICR16_DCBE_SHFT  21
#define HWIO_DMA_ADICR16_DMA_ADICR16_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR16_DMA_ADICR16_STAMP_SHFT 22
#define HWIO_DMA_ADICR16_DMA_ADICR16_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR16_DMA_ADICR16_WRPSE_SHFT 24
#define HWIO_DMA_ADICR16_DMA_ADICR16_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR16_DMA_ADICR16_WRPDE_SHFT 25
#define HWIO_DMA_ADICR16_DMA_ADICR16_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR16_DMA_ADICR16_INTCT_SHFT 26
#define HWIO_DMA_ADICR16_DMA_ADICR16_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR16_DMA_ADICR16_IRDV_SHFT  28
#define HWIO_DMA_ADICR16_DMA_ADICR16_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR16_ADDR                     0xF00A2214
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_TREL_SHFT   0
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR16_DMA_CHCFGR16_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR16_ADDR                   0xF00A2218
#define HWIO_DMA_SHADR16_DMA_SHADR16_SHADR_SHFT 0
#define HWIO_DMA_SHADR16_DMA_SHADR16_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA16_ADDR                     0xF00A221C
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_LXO_SHFT    15
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_ICH_SHFT    18
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_IPM_SHFT    19
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_SWB_SHFT    24
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_CICH_SHFT   26
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_SIT_SHFT    27
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_SCH_SHFT    31
#define HWIO_DMA_CTLSTA16_DMA_CTLSTA16_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC17_ADDR                   0xF00A2220
#define HWIO_DMA_RDCRC17_DMA_RDCRC17_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC17_DMA_RDCRC17_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC17_ADDR                   0xF00A2224
#define HWIO_DMA_SDCRC17_DMA_SDCRC17_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC17_DMA_SDCRC17_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR17_ADDR                 0xF00A2228
#define HWIO_DMA_SADR17_DMA_SADR17_SADR_SHFT 0
#define HWIO_DMA_SADR17_DMA_SADR17_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR17_ADDR                 0xF00A222C
#define HWIO_DMA_DADR17_DMA_DADR17_DADR_SHFT 0
#define HWIO_DMA_DADR17_DMA_DADR17_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR17_ADDR                   0xF00A2230
#define HWIO_DMA_ADICR17_DMA_ADICR17_SMF_SHFT   0
#define HWIO_DMA_ADICR17_DMA_ADICR17_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR17_DMA_ADICR17_INCS_SHFT  3
#define HWIO_DMA_ADICR17_DMA_ADICR17_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR17_DMA_ADICR17_DMF_SHFT   4
#define HWIO_DMA_ADICR17_DMA_ADICR17_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR17_DMA_ADICR17_INCD_SHFT  7
#define HWIO_DMA_ADICR17_DMA_ADICR17_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR17_DMA_ADICR17_CBLS_SHFT  8
#define HWIO_DMA_ADICR17_DMA_ADICR17_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR17_DMA_ADICR17_CBLD_SHFT  12
#define HWIO_DMA_ADICR17_DMA_ADICR17_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR17_DMA_ADICR17_SHCT_SHFT  16
#define HWIO_DMA_ADICR17_DMA_ADICR17_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR17_DMA_ADICR17_SCBE_SHFT  20
#define HWIO_DMA_ADICR17_DMA_ADICR17_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR17_DMA_ADICR17_DCBE_SHFT  21
#define HWIO_DMA_ADICR17_DMA_ADICR17_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR17_DMA_ADICR17_STAMP_SHFT 22
#define HWIO_DMA_ADICR17_DMA_ADICR17_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR17_DMA_ADICR17_WRPSE_SHFT 24
#define HWIO_DMA_ADICR17_DMA_ADICR17_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR17_DMA_ADICR17_WRPDE_SHFT 25
#define HWIO_DMA_ADICR17_DMA_ADICR17_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR17_DMA_ADICR17_INTCT_SHFT 26
#define HWIO_DMA_ADICR17_DMA_ADICR17_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR17_DMA_ADICR17_IRDV_SHFT  28
#define HWIO_DMA_ADICR17_DMA_ADICR17_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR17_ADDR                     0xF00A2234
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_TREL_SHFT   0
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR17_DMA_CHCFGR17_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR17_ADDR                   0xF00A2238
#define HWIO_DMA_SHADR17_DMA_SHADR17_SHADR_SHFT 0
#define HWIO_DMA_SHADR17_DMA_SHADR17_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA17_ADDR                     0xF00A223C
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_LXO_SHFT    15
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_ICH_SHFT    18
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_IPM_SHFT    19
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_SWB_SHFT    24
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_CICH_SHFT   26
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_SIT_SHFT    27
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_SCH_SHFT    31
#define HWIO_DMA_CTLSTA17_DMA_CTLSTA17_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC18_ADDR                   0xF00A2240
#define HWIO_DMA_RDCRC18_DMA_RDCRC18_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC18_DMA_RDCRC18_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC18_ADDR                   0xF00A2244
#define HWIO_DMA_SDCRC18_DMA_SDCRC18_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC18_DMA_SDCRC18_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR18_ADDR                 0xF00A2248
#define HWIO_DMA_SADR18_DMA_SADR18_SADR_SHFT 0
#define HWIO_DMA_SADR18_DMA_SADR18_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR18_ADDR                 0xF00A224C
#define HWIO_DMA_DADR18_DMA_DADR18_DADR_SHFT 0
#define HWIO_DMA_DADR18_DMA_DADR18_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR18_ADDR                   0xF00A2250
#define HWIO_DMA_ADICR18_DMA_ADICR18_SMF_SHFT   0
#define HWIO_DMA_ADICR18_DMA_ADICR18_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR18_DMA_ADICR18_INCS_SHFT  3
#define HWIO_DMA_ADICR18_DMA_ADICR18_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR18_DMA_ADICR18_DMF_SHFT   4
#define HWIO_DMA_ADICR18_DMA_ADICR18_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR18_DMA_ADICR18_INCD_SHFT  7
#define HWIO_DMA_ADICR18_DMA_ADICR18_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR18_DMA_ADICR18_CBLS_SHFT  8
#define HWIO_DMA_ADICR18_DMA_ADICR18_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR18_DMA_ADICR18_CBLD_SHFT  12
#define HWIO_DMA_ADICR18_DMA_ADICR18_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR18_DMA_ADICR18_SHCT_SHFT  16
#define HWIO_DMA_ADICR18_DMA_ADICR18_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR18_DMA_ADICR18_SCBE_SHFT  20
#define HWIO_DMA_ADICR18_DMA_ADICR18_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR18_DMA_ADICR18_DCBE_SHFT  21
#define HWIO_DMA_ADICR18_DMA_ADICR18_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR18_DMA_ADICR18_STAMP_SHFT 22
#define HWIO_DMA_ADICR18_DMA_ADICR18_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR18_DMA_ADICR18_WRPSE_SHFT 24
#define HWIO_DMA_ADICR18_DMA_ADICR18_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR18_DMA_ADICR18_WRPDE_SHFT 25
#define HWIO_DMA_ADICR18_DMA_ADICR18_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR18_DMA_ADICR18_INTCT_SHFT 26
#define HWIO_DMA_ADICR18_DMA_ADICR18_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR18_DMA_ADICR18_IRDV_SHFT  28
#define HWIO_DMA_ADICR18_DMA_ADICR18_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR18_ADDR                     0xF00A2254
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_TREL_SHFT   0
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR18_DMA_CHCFGR18_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR18_ADDR                   0xF00A2258
#define HWIO_DMA_SHADR18_DMA_SHADR18_SHADR_SHFT 0
#define HWIO_DMA_SHADR18_DMA_SHADR18_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA18_ADDR                     0xF00A225C
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_LXO_SHFT    15
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_ICH_SHFT    18
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_IPM_SHFT    19
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_SWB_SHFT    24
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_CICH_SHFT   26
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_SIT_SHFT    27
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_SCH_SHFT    31
#define HWIO_DMA_CTLSTA18_DMA_CTLSTA18_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC19_ADDR                   0xF00A2260
#define HWIO_DMA_RDCRC19_DMA_RDCRC19_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC19_DMA_RDCRC19_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC19_ADDR                   0xF00A2264
#define HWIO_DMA_SDCRC19_DMA_SDCRC19_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC19_DMA_SDCRC19_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR19_ADDR                 0xF00A2268
#define HWIO_DMA_SADR19_DMA_SADR19_SADR_SHFT 0
#define HWIO_DMA_SADR19_DMA_SADR19_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR19_ADDR                 0xF00A226C
#define HWIO_DMA_DADR19_DMA_DADR19_DADR_SHFT 0
#define HWIO_DMA_DADR19_DMA_DADR19_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR19_ADDR                   0xF00A2270
#define HWIO_DMA_ADICR19_DMA_ADICR19_SMF_SHFT   0
#define HWIO_DMA_ADICR19_DMA_ADICR19_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR19_DMA_ADICR19_INCS_SHFT  3
#define HWIO_DMA_ADICR19_DMA_ADICR19_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR19_DMA_ADICR19_DMF_SHFT   4
#define HWIO_DMA_ADICR19_DMA_ADICR19_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR19_DMA_ADICR19_INCD_SHFT  7
#define HWIO_DMA_ADICR19_DMA_ADICR19_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR19_DMA_ADICR19_CBLS_SHFT  8
#define HWIO_DMA_ADICR19_DMA_ADICR19_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR19_DMA_ADICR19_CBLD_SHFT  12
#define HWIO_DMA_ADICR19_DMA_ADICR19_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR19_DMA_ADICR19_SHCT_SHFT  16
#define HWIO_DMA_ADICR19_DMA_ADICR19_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR19_DMA_ADICR19_SCBE_SHFT  20
#define HWIO_DMA_ADICR19_DMA_ADICR19_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR19_DMA_ADICR19_DCBE_SHFT  21
#define HWIO_DMA_ADICR19_DMA_ADICR19_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR19_DMA_ADICR19_STAMP_SHFT 22
#define HWIO_DMA_ADICR19_DMA_ADICR19_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR19_DMA_ADICR19_WRPSE_SHFT 24
#define HWIO_DMA_ADICR19_DMA_ADICR19_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR19_DMA_ADICR19_WRPDE_SHFT 25
#define HWIO_DMA_ADICR19_DMA_ADICR19_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR19_DMA_ADICR19_INTCT_SHFT 26
#define HWIO_DMA_ADICR19_DMA_ADICR19_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR19_DMA_ADICR19_IRDV_SHFT  28
#define HWIO_DMA_ADICR19_DMA_ADICR19_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR19_ADDR                     0xF00A2274
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_TREL_SHFT   0
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR19_DMA_CHCFGR19_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR19_ADDR                   0xF00A2278
#define HWIO_DMA_SHADR19_DMA_SHADR19_SHADR_SHFT 0
#define HWIO_DMA_SHADR19_DMA_SHADR19_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA19_ADDR                     0xF00A227C
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_LXO_SHFT    15
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_ICH_SHFT    18
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_IPM_SHFT    19
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_SWB_SHFT    24
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_CICH_SHFT   26
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_SIT_SHFT    27
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_SCH_SHFT    31
#define HWIO_DMA_CTLSTA19_DMA_CTLSTA19_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC20_ADDR                   0xF00A2280
#define HWIO_DMA_RDCRC20_DMA_RDCRC20_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC20_DMA_RDCRC20_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC20_ADDR                   0xF00A2284
#define HWIO_DMA_SDCRC20_DMA_SDCRC20_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC20_DMA_SDCRC20_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR20_ADDR                 0xF00A2288
#define HWIO_DMA_SADR20_DMA_SADR20_SADR_SHFT 0
#define HWIO_DMA_SADR20_DMA_SADR20_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR20_ADDR                 0xF00A228C
#define HWIO_DMA_DADR20_DMA_DADR20_DADR_SHFT 0
#define HWIO_DMA_DADR20_DMA_DADR20_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR20_ADDR                   0xF00A2290
#define HWIO_DMA_ADICR20_DMA_ADICR20_SMF_SHFT   0
#define HWIO_DMA_ADICR20_DMA_ADICR20_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR20_DMA_ADICR20_INCS_SHFT  3
#define HWIO_DMA_ADICR20_DMA_ADICR20_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR20_DMA_ADICR20_DMF_SHFT   4
#define HWIO_DMA_ADICR20_DMA_ADICR20_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR20_DMA_ADICR20_INCD_SHFT  7
#define HWIO_DMA_ADICR20_DMA_ADICR20_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR20_DMA_ADICR20_CBLS_SHFT  8
#define HWIO_DMA_ADICR20_DMA_ADICR20_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR20_DMA_ADICR20_CBLD_SHFT  12
#define HWIO_DMA_ADICR20_DMA_ADICR20_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR20_DMA_ADICR20_SHCT_SHFT  16
#define HWIO_DMA_ADICR20_DMA_ADICR20_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR20_DMA_ADICR20_SCBE_SHFT  20
#define HWIO_DMA_ADICR20_DMA_ADICR20_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR20_DMA_ADICR20_DCBE_SHFT  21
#define HWIO_DMA_ADICR20_DMA_ADICR20_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR20_DMA_ADICR20_STAMP_SHFT 22
#define HWIO_DMA_ADICR20_DMA_ADICR20_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR20_DMA_ADICR20_WRPSE_SHFT 24
#define HWIO_DMA_ADICR20_DMA_ADICR20_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR20_DMA_ADICR20_WRPDE_SHFT 25
#define HWIO_DMA_ADICR20_DMA_ADICR20_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR20_DMA_ADICR20_INTCT_SHFT 26
#define HWIO_DMA_ADICR20_DMA_ADICR20_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR20_DMA_ADICR20_IRDV_SHFT  28
#define HWIO_DMA_ADICR20_DMA_ADICR20_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR20_ADDR                     0xF00A2294
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_TREL_SHFT   0
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR20_DMA_CHCFGR20_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR20_ADDR                   0xF00A2298
#define HWIO_DMA_SHADR20_DMA_SHADR20_SHADR_SHFT 0
#define HWIO_DMA_SHADR20_DMA_SHADR20_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA20_ADDR                     0xF00A229C
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_LXO_SHFT    15
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_ICH_SHFT    18
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_IPM_SHFT    19
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_SWB_SHFT    24
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_CICH_SHFT   26
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_SIT_SHFT    27
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_SCH_SHFT    31
#define HWIO_DMA_CTLSTA20_DMA_CTLSTA20_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC21_ADDR                   0xF00A22A0
#define HWIO_DMA_RDCRC21_DMA_RDCRC21_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC21_DMA_RDCRC21_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC21_ADDR                   0xF00A22A4
#define HWIO_DMA_SDCRC21_DMA_SDCRC21_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC21_DMA_SDCRC21_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR21_ADDR                 0xF00A22A8
#define HWIO_DMA_SADR21_DMA_SADR21_SADR_SHFT 0
#define HWIO_DMA_SADR21_DMA_SADR21_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR21_ADDR                 0xF00A22AC
#define HWIO_DMA_DADR21_DMA_DADR21_DADR_SHFT 0
#define HWIO_DMA_DADR21_DMA_DADR21_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR21_ADDR                   0xF00A22B0
#define HWIO_DMA_ADICR21_DMA_ADICR21_SMF_SHFT   0
#define HWIO_DMA_ADICR21_DMA_ADICR21_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR21_DMA_ADICR21_INCS_SHFT  3
#define HWIO_DMA_ADICR21_DMA_ADICR21_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR21_DMA_ADICR21_DMF_SHFT   4
#define HWIO_DMA_ADICR21_DMA_ADICR21_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR21_DMA_ADICR21_INCD_SHFT  7
#define HWIO_DMA_ADICR21_DMA_ADICR21_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR21_DMA_ADICR21_CBLS_SHFT  8
#define HWIO_DMA_ADICR21_DMA_ADICR21_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR21_DMA_ADICR21_CBLD_SHFT  12
#define HWIO_DMA_ADICR21_DMA_ADICR21_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR21_DMA_ADICR21_SHCT_SHFT  16
#define HWIO_DMA_ADICR21_DMA_ADICR21_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR21_DMA_ADICR21_SCBE_SHFT  20
#define HWIO_DMA_ADICR21_DMA_ADICR21_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR21_DMA_ADICR21_DCBE_SHFT  21
#define HWIO_DMA_ADICR21_DMA_ADICR21_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR21_DMA_ADICR21_STAMP_SHFT 22
#define HWIO_DMA_ADICR21_DMA_ADICR21_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR21_DMA_ADICR21_WRPSE_SHFT 24
#define HWIO_DMA_ADICR21_DMA_ADICR21_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR21_DMA_ADICR21_WRPDE_SHFT 25
#define HWIO_DMA_ADICR21_DMA_ADICR21_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR21_DMA_ADICR21_INTCT_SHFT 26
#define HWIO_DMA_ADICR21_DMA_ADICR21_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR21_DMA_ADICR21_IRDV_SHFT  28
#define HWIO_DMA_ADICR21_DMA_ADICR21_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR21_ADDR                     0xF00A22B4
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_TREL_SHFT   0
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR21_DMA_CHCFGR21_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR21_ADDR                   0xF00A22B8
#define HWIO_DMA_SHADR21_DMA_SHADR21_SHADR_SHFT 0
#define HWIO_DMA_SHADR21_DMA_SHADR21_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA21_ADDR                     0xF00A22BC
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_LXO_SHFT    15
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_ICH_SHFT    18
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_IPM_SHFT    19
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_SWB_SHFT    24
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_CICH_SHFT   26
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_SIT_SHFT    27
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_SCH_SHFT    31
#define HWIO_DMA_CTLSTA21_DMA_CTLSTA21_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC22_ADDR                   0xF00A22C0
#define HWIO_DMA_RDCRC22_DMA_RDCRC22_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC22_DMA_RDCRC22_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC22_ADDR                   0xF00A22C4
#define HWIO_DMA_SDCRC22_DMA_SDCRC22_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC22_DMA_SDCRC22_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR22_ADDR                 0xF00A22C8
#define HWIO_DMA_SADR22_DMA_SADR22_SADR_SHFT 0
#define HWIO_DMA_SADR22_DMA_SADR22_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR22_ADDR                 0xF00A22CC
#define HWIO_DMA_DADR22_DMA_DADR22_DADR_SHFT 0
#define HWIO_DMA_DADR22_DMA_DADR22_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR22_ADDR                   0xF00A22D0
#define HWIO_DMA_ADICR22_DMA_ADICR22_SMF_SHFT   0
#define HWIO_DMA_ADICR22_DMA_ADICR22_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR22_DMA_ADICR22_INCS_SHFT  3
#define HWIO_DMA_ADICR22_DMA_ADICR22_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR22_DMA_ADICR22_DMF_SHFT   4
#define HWIO_DMA_ADICR22_DMA_ADICR22_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR22_DMA_ADICR22_INCD_SHFT  7
#define HWIO_DMA_ADICR22_DMA_ADICR22_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR22_DMA_ADICR22_CBLS_SHFT  8
#define HWIO_DMA_ADICR22_DMA_ADICR22_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR22_DMA_ADICR22_CBLD_SHFT  12
#define HWIO_DMA_ADICR22_DMA_ADICR22_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR22_DMA_ADICR22_SHCT_SHFT  16
#define HWIO_DMA_ADICR22_DMA_ADICR22_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR22_DMA_ADICR22_SCBE_SHFT  20
#define HWIO_DMA_ADICR22_DMA_ADICR22_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR22_DMA_ADICR22_DCBE_SHFT  21
#define HWIO_DMA_ADICR22_DMA_ADICR22_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR22_DMA_ADICR22_STAMP_SHFT 22
#define HWIO_DMA_ADICR22_DMA_ADICR22_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR22_DMA_ADICR22_WRPSE_SHFT 24
#define HWIO_DMA_ADICR22_DMA_ADICR22_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR22_DMA_ADICR22_WRPDE_SHFT 25
#define HWIO_DMA_ADICR22_DMA_ADICR22_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR22_DMA_ADICR22_INTCT_SHFT 26
#define HWIO_DMA_ADICR22_DMA_ADICR22_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR22_DMA_ADICR22_IRDV_SHFT  28
#define HWIO_DMA_ADICR22_DMA_ADICR22_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR22_ADDR                     0xF00A22D4
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_TREL_SHFT   0
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR22_DMA_CHCFGR22_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR22_ADDR                   0xF00A22D8
#define HWIO_DMA_SHADR22_DMA_SHADR22_SHADR_SHFT 0
#define HWIO_DMA_SHADR22_DMA_SHADR22_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA22_ADDR                     0xF00A22DC
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_LXO_SHFT    15
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_ICH_SHFT    18
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_IPM_SHFT    19
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_SWB_SHFT    24
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_CICH_SHFT   26
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_SIT_SHFT    27
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_SCH_SHFT    31
#define HWIO_DMA_CTLSTA22_DMA_CTLSTA22_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC23_ADDR                   0xF00A22E0
#define HWIO_DMA_RDCRC23_DMA_RDCRC23_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC23_DMA_RDCRC23_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC23_ADDR                   0xF00A22E4
#define HWIO_DMA_SDCRC23_DMA_SDCRC23_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC23_DMA_SDCRC23_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR23_ADDR                 0xF00A22E8
#define HWIO_DMA_SADR23_DMA_SADR23_SADR_SHFT 0
#define HWIO_DMA_SADR23_DMA_SADR23_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR23_ADDR                 0xF00A22EC
#define HWIO_DMA_DADR23_DMA_DADR23_DADR_SHFT 0
#define HWIO_DMA_DADR23_DMA_DADR23_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR23_ADDR                   0xF00A22F0
#define HWIO_DMA_ADICR23_DMA_ADICR23_SMF_SHFT   0
#define HWIO_DMA_ADICR23_DMA_ADICR23_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR23_DMA_ADICR23_INCS_SHFT  3
#define HWIO_DMA_ADICR23_DMA_ADICR23_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR23_DMA_ADICR23_DMF_SHFT   4
#define HWIO_DMA_ADICR23_DMA_ADICR23_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR23_DMA_ADICR23_INCD_SHFT  7
#define HWIO_DMA_ADICR23_DMA_ADICR23_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR23_DMA_ADICR23_CBLS_SHFT  8
#define HWIO_DMA_ADICR23_DMA_ADICR23_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR23_DMA_ADICR23_CBLD_SHFT  12
#define HWIO_DMA_ADICR23_DMA_ADICR23_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR23_DMA_ADICR23_SHCT_SHFT  16
#define HWIO_DMA_ADICR23_DMA_ADICR23_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR23_DMA_ADICR23_SCBE_SHFT  20
#define HWIO_DMA_ADICR23_DMA_ADICR23_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR23_DMA_ADICR23_DCBE_SHFT  21
#define HWIO_DMA_ADICR23_DMA_ADICR23_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR23_DMA_ADICR23_STAMP_SHFT 22
#define HWIO_DMA_ADICR23_DMA_ADICR23_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR23_DMA_ADICR23_WRPSE_SHFT 24
#define HWIO_DMA_ADICR23_DMA_ADICR23_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR23_DMA_ADICR23_WRPDE_SHFT 25
#define HWIO_DMA_ADICR23_DMA_ADICR23_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR23_DMA_ADICR23_INTCT_SHFT 26
#define HWIO_DMA_ADICR23_DMA_ADICR23_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR23_DMA_ADICR23_IRDV_SHFT  28
#define HWIO_DMA_ADICR23_DMA_ADICR23_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR23_ADDR                     0xF00A22F4
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_TREL_SHFT   0
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR23_DMA_CHCFGR23_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR23_ADDR                   0xF00A22F8
#define HWIO_DMA_SHADR23_DMA_SHADR23_SHADR_SHFT 0
#define HWIO_DMA_SHADR23_DMA_SHADR23_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA23_ADDR                     0xF00A22FC
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_LXO_SHFT    15
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_ICH_SHFT    18
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_IPM_SHFT    19
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_SWB_SHFT    24
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_CICH_SHFT   26
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_SIT_SHFT    27
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_SCH_SHFT    31
#define HWIO_DMA_CTLSTA23_DMA_CTLSTA23_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC24_ADDR                   0xF00A2300
#define HWIO_DMA_RDCRC24_DMA_RDCRC24_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC24_DMA_RDCRC24_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC24_ADDR                   0xF00A2304
#define HWIO_DMA_SDCRC24_DMA_SDCRC24_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC24_DMA_SDCRC24_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR24_ADDR                 0xF00A2308
#define HWIO_DMA_SADR24_DMA_SADR24_SADR_SHFT 0
#define HWIO_DMA_SADR24_DMA_SADR24_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR24_ADDR                 0xF00A230C
#define HWIO_DMA_DADR24_DMA_DADR24_DADR_SHFT 0
#define HWIO_DMA_DADR24_DMA_DADR24_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR24_ADDR                   0xF00A2310
#define HWIO_DMA_ADICR24_DMA_ADICR24_SMF_SHFT   0
#define HWIO_DMA_ADICR24_DMA_ADICR24_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR24_DMA_ADICR24_INCS_SHFT  3
#define HWIO_DMA_ADICR24_DMA_ADICR24_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR24_DMA_ADICR24_DMF_SHFT   4
#define HWIO_DMA_ADICR24_DMA_ADICR24_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR24_DMA_ADICR24_INCD_SHFT  7
#define HWIO_DMA_ADICR24_DMA_ADICR24_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR24_DMA_ADICR24_CBLS_SHFT  8
#define HWIO_DMA_ADICR24_DMA_ADICR24_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR24_DMA_ADICR24_CBLD_SHFT  12
#define HWIO_DMA_ADICR24_DMA_ADICR24_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR24_DMA_ADICR24_SHCT_SHFT  16
#define HWIO_DMA_ADICR24_DMA_ADICR24_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR24_DMA_ADICR24_SCBE_SHFT  20
#define HWIO_DMA_ADICR24_DMA_ADICR24_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR24_DMA_ADICR24_DCBE_SHFT  21
#define HWIO_DMA_ADICR24_DMA_ADICR24_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR24_DMA_ADICR24_STAMP_SHFT 22
#define HWIO_DMA_ADICR24_DMA_ADICR24_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR24_DMA_ADICR24_WRPSE_SHFT 24
#define HWIO_DMA_ADICR24_DMA_ADICR24_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR24_DMA_ADICR24_WRPDE_SHFT 25
#define HWIO_DMA_ADICR24_DMA_ADICR24_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR24_DMA_ADICR24_INTCT_SHFT 26
#define HWIO_DMA_ADICR24_DMA_ADICR24_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR24_DMA_ADICR24_IRDV_SHFT  28
#define HWIO_DMA_ADICR24_DMA_ADICR24_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR24_ADDR                     0xF00A2314
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_TREL_SHFT   0
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR24_DMA_CHCFGR24_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR24_ADDR                   0xF00A2318
#define HWIO_DMA_SHADR24_DMA_SHADR24_SHADR_SHFT 0
#define HWIO_DMA_SHADR24_DMA_SHADR24_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA24_ADDR                     0xF00A231C
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_LXO_SHFT    15
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_ICH_SHFT    18
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_IPM_SHFT    19
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_SWB_SHFT    24
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_CICH_SHFT   26
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_SIT_SHFT    27
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_SCH_SHFT    31
#define HWIO_DMA_CTLSTA24_DMA_CTLSTA24_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC25_ADDR                   0xF00A2320
#define HWIO_DMA_RDCRC25_DMA_RDCRC25_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC25_DMA_RDCRC25_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC25_ADDR                   0xF00A2324
#define HWIO_DMA_SDCRC25_DMA_SDCRC25_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC25_DMA_SDCRC25_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR25_ADDR                 0xF00A2328
#define HWIO_DMA_SADR25_DMA_SADR25_SADR_SHFT 0
#define HWIO_DMA_SADR25_DMA_SADR25_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR25_ADDR                 0xF00A232C
#define HWIO_DMA_DADR25_DMA_DADR25_DADR_SHFT 0
#define HWIO_DMA_DADR25_DMA_DADR25_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR25_ADDR                   0xF00A2330
#define HWIO_DMA_ADICR25_DMA_ADICR25_SMF_SHFT   0
#define HWIO_DMA_ADICR25_DMA_ADICR25_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR25_DMA_ADICR25_INCS_SHFT  3
#define HWIO_DMA_ADICR25_DMA_ADICR25_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR25_DMA_ADICR25_DMF_SHFT   4
#define HWIO_DMA_ADICR25_DMA_ADICR25_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR25_DMA_ADICR25_INCD_SHFT  7
#define HWIO_DMA_ADICR25_DMA_ADICR25_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR25_DMA_ADICR25_CBLS_SHFT  8
#define HWIO_DMA_ADICR25_DMA_ADICR25_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR25_DMA_ADICR25_CBLD_SHFT  12
#define HWIO_DMA_ADICR25_DMA_ADICR25_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR25_DMA_ADICR25_SHCT_SHFT  16
#define HWIO_DMA_ADICR25_DMA_ADICR25_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR25_DMA_ADICR25_SCBE_SHFT  20
#define HWIO_DMA_ADICR25_DMA_ADICR25_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR25_DMA_ADICR25_DCBE_SHFT  21
#define HWIO_DMA_ADICR25_DMA_ADICR25_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR25_DMA_ADICR25_STAMP_SHFT 22
#define HWIO_DMA_ADICR25_DMA_ADICR25_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR25_DMA_ADICR25_WRPSE_SHFT 24
#define HWIO_DMA_ADICR25_DMA_ADICR25_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR25_DMA_ADICR25_WRPDE_SHFT 25
#define HWIO_DMA_ADICR25_DMA_ADICR25_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR25_DMA_ADICR25_INTCT_SHFT 26
#define HWIO_DMA_ADICR25_DMA_ADICR25_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR25_DMA_ADICR25_IRDV_SHFT  28
#define HWIO_DMA_ADICR25_DMA_ADICR25_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR25_ADDR                     0xF00A2334
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_TREL_SHFT   0
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR25_DMA_CHCFGR25_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR25_ADDR                   0xF00A2338
#define HWIO_DMA_SHADR25_DMA_SHADR25_SHADR_SHFT 0
#define HWIO_DMA_SHADR25_DMA_SHADR25_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA25_ADDR                     0xF00A233C
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_LXO_SHFT    15
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_ICH_SHFT    18
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_IPM_SHFT    19
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_SWB_SHFT    24
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_CICH_SHFT   26
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_SIT_SHFT    27
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_SCH_SHFT    31
#define HWIO_DMA_CTLSTA25_DMA_CTLSTA25_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC26_ADDR                   0xF00A2340
#define HWIO_DMA_RDCRC26_DMA_RDCRC26_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC26_DMA_RDCRC26_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC26_ADDR                   0xF00A2344
#define HWIO_DMA_SDCRC26_DMA_SDCRC26_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC26_DMA_SDCRC26_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR26_ADDR                 0xF00A2348
#define HWIO_DMA_SADR26_DMA_SADR26_SADR_SHFT 0
#define HWIO_DMA_SADR26_DMA_SADR26_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR26_ADDR                 0xF00A234C
#define HWIO_DMA_DADR26_DMA_DADR26_DADR_SHFT 0
#define HWIO_DMA_DADR26_DMA_DADR26_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR26_ADDR                   0xF00A2350
#define HWIO_DMA_ADICR26_DMA_ADICR26_SMF_SHFT   0
#define HWIO_DMA_ADICR26_DMA_ADICR26_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR26_DMA_ADICR26_INCS_SHFT  3
#define HWIO_DMA_ADICR26_DMA_ADICR26_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR26_DMA_ADICR26_DMF_SHFT   4
#define HWIO_DMA_ADICR26_DMA_ADICR26_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR26_DMA_ADICR26_INCD_SHFT  7
#define HWIO_DMA_ADICR26_DMA_ADICR26_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR26_DMA_ADICR26_CBLS_SHFT  8
#define HWIO_DMA_ADICR26_DMA_ADICR26_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR26_DMA_ADICR26_CBLD_SHFT  12
#define HWIO_DMA_ADICR26_DMA_ADICR26_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR26_DMA_ADICR26_SHCT_SHFT  16
#define HWIO_DMA_ADICR26_DMA_ADICR26_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR26_DMA_ADICR26_SCBE_SHFT  20
#define HWIO_DMA_ADICR26_DMA_ADICR26_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR26_DMA_ADICR26_DCBE_SHFT  21
#define HWIO_DMA_ADICR26_DMA_ADICR26_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR26_DMA_ADICR26_STAMP_SHFT 22
#define HWIO_DMA_ADICR26_DMA_ADICR26_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR26_DMA_ADICR26_WRPSE_SHFT 24
#define HWIO_DMA_ADICR26_DMA_ADICR26_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR26_DMA_ADICR26_WRPDE_SHFT 25
#define HWIO_DMA_ADICR26_DMA_ADICR26_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR26_DMA_ADICR26_INTCT_SHFT 26
#define HWIO_DMA_ADICR26_DMA_ADICR26_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR26_DMA_ADICR26_IRDV_SHFT  28
#define HWIO_DMA_ADICR26_DMA_ADICR26_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR26_ADDR                     0xF00A2354
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_TREL_SHFT   0
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR26_DMA_CHCFGR26_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR26_ADDR                   0xF00A2358
#define HWIO_DMA_SHADR26_DMA_SHADR26_SHADR_SHFT 0
#define HWIO_DMA_SHADR26_DMA_SHADR26_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA26_ADDR                     0xF00A235C
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_LXO_SHFT    15
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_ICH_SHFT    18
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_IPM_SHFT    19
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_SWB_SHFT    24
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_CICH_SHFT   26
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_SIT_SHFT    27
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_SCH_SHFT    31
#define HWIO_DMA_CTLSTA26_DMA_CTLSTA26_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC27_ADDR                   0xF00A2360
#define HWIO_DMA_RDCRC27_DMA_RDCRC27_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC27_DMA_RDCRC27_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC27_ADDR                   0xF00A2364
#define HWIO_DMA_SDCRC27_DMA_SDCRC27_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC27_DMA_SDCRC27_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR27_ADDR                 0xF00A2368
#define HWIO_DMA_SADR27_DMA_SADR27_SADR_SHFT 0
#define HWIO_DMA_SADR27_DMA_SADR27_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR27_ADDR                 0xF00A236C
#define HWIO_DMA_DADR27_DMA_DADR27_DADR_SHFT 0
#define HWIO_DMA_DADR27_DMA_DADR27_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR27_ADDR                   0xF00A2370
#define HWIO_DMA_ADICR27_DMA_ADICR27_SMF_SHFT   0
#define HWIO_DMA_ADICR27_DMA_ADICR27_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR27_DMA_ADICR27_INCS_SHFT  3
#define HWIO_DMA_ADICR27_DMA_ADICR27_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR27_DMA_ADICR27_DMF_SHFT   4
#define HWIO_DMA_ADICR27_DMA_ADICR27_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR27_DMA_ADICR27_INCD_SHFT  7
#define HWIO_DMA_ADICR27_DMA_ADICR27_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR27_DMA_ADICR27_CBLS_SHFT  8
#define HWIO_DMA_ADICR27_DMA_ADICR27_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR27_DMA_ADICR27_CBLD_SHFT  12
#define HWIO_DMA_ADICR27_DMA_ADICR27_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR27_DMA_ADICR27_SHCT_SHFT  16
#define HWIO_DMA_ADICR27_DMA_ADICR27_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR27_DMA_ADICR27_SCBE_SHFT  20
#define HWIO_DMA_ADICR27_DMA_ADICR27_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR27_DMA_ADICR27_DCBE_SHFT  21
#define HWIO_DMA_ADICR27_DMA_ADICR27_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR27_DMA_ADICR27_STAMP_SHFT 22
#define HWIO_DMA_ADICR27_DMA_ADICR27_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR27_DMA_ADICR27_WRPSE_SHFT 24
#define HWIO_DMA_ADICR27_DMA_ADICR27_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR27_DMA_ADICR27_WRPDE_SHFT 25
#define HWIO_DMA_ADICR27_DMA_ADICR27_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR27_DMA_ADICR27_INTCT_SHFT 26
#define HWIO_DMA_ADICR27_DMA_ADICR27_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR27_DMA_ADICR27_IRDV_SHFT  28
#define HWIO_DMA_ADICR27_DMA_ADICR27_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR27_ADDR                     0xF00A2374
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_TREL_SHFT   0
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR27_DMA_CHCFGR27_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR27_ADDR                   0xF00A2378
#define HWIO_DMA_SHADR27_DMA_SHADR27_SHADR_SHFT 0
#define HWIO_DMA_SHADR27_DMA_SHADR27_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA27_ADDR                     0xF00A237C
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_LXO_SHFT    15
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_ICH_SHFT    18
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_IPM_SHFT    19
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_SWB_SHFT    24
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_CICH_SHFT   26
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_SIT_SHFT    27
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_SCH_SHFT    31
#define HWIO_DMA_CTLSTA27_DMA_CTLSTA27_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC28_ADDR                   0xF00A2380
#define HWIO_DMA_RDCRC28_DMA_RDCRC28_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC28_DMA_RDCRC28_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC28_ADDR                   0xF00A2384
#define HWIO_DMA_SDCRC28_DMA_SDCRC28_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC28_DMA_SDCRC28_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR28_ADDR                 0xF00A2388
#define HWIO_DMA_SADR28_DMA_SADR28_SADR_SHFT 0
#define HWIO_DMA_SADR28_DMA_SADR28_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR28_ADDR                 0xF00A238C
#define HWIO_DMA_DADR28_DMA_DADR28_DADR_SHFT 0
#define HWIO_DMA_DADR28_DMA_DADR28_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR28_ADDR                   0xF00A2390
#define HWIO_DMA_ADICR28_DMA_ADICR28_SMF_SHFT   0
#define HWIO_DMA_ADICR28_DMA_ADICR28_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR28_DMA_ADICR28_INCS_SHFT  3
#define HWIO_DMA_ADICR28_DMA_ADICR28_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR28_DMA_ADICR28_DMF_SHFT   4
#define HWIO_DMA_ADICR28_DMA_ADICR28_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR28_DMA_ADICR28_INCD_SHFT  7
#define HWIO_DMA_ADICR28_DMA_ADICR28_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR28_DMA_ADICR28_CBLS_SHFT  8
#define HWIO_DMA_ADICR28_DMA_ADICR28_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR28_DMA_ADICR28_CBLD_SHFT  12
#define HWIO_DMA_ADICR28_DMA_ADICR28_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR28_DMA_ADICR28_SHCT_SHFT  16
#define HWIO_DMA_ADICR28_DMA_ADICR28_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR28_DMA_ADICR28_SCBE_SHFT  20
#define HWIO_DMA_ADICR28_DMA_ADICR28_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR28_DMA_ADICR28_DCBE_SHFT  21
#define HWIO_DMA_ADICR28_DMA_ADICR28_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR28_DMA_ADICR28_STAMP_SHFT 22
#define HWIO_DMA_ADICR28_DMA_ADICR28_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR28_DMA_ADICR28_WRPSE_SHFT 24
#define HWIO_DMA_ADICR28_DMA_ADICR28_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR28_DMA_ADICR28_WRPDE_SHFT 25
#define HWIO_DMA_ADICR28_DMA_ADICR28_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR28_DMA_ADICR28_INTCT_SHFT 26
#define HWIO_DMA_ADICR28_DMA_ADICR28_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR28_DMA_ADICR28_IRDV_SHFT  28
#define HWIO_DMA_ADICR28_DMA_ADICR28_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR28_ADDR                     0xF00A2394
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_TREL_SHFT   0
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR28_DMA_CHCFGR28_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR28_ADDR                   0xF00A2398
#define HWIO_DMA_SHADR28_DMA_SHADR28_SHADR_SHFT 0
#define HWIO_DMA_SHADR28_DMA_SHADR28_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA28_ADDR                     0xF00A239C
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_LXO_SHFT    15
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_ICH_SHFT    18
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_IPM_SHFT    19
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_SWB_SHFT    24
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_CICH_SHFT   26
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_SIT_SHFT    27
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_SCH_SHFT    31
#define HWIO_DMA_CTLSTA28_DMA_CTLSTA28_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC29_ADDR                   0xF00A23A0
#define HWIO_DMA_RDCRC29_DMA_RDCRC29_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC29_DMA_RDCRC29_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC29_ADDR                   0xF00A23A4
#define HWIO_DMA_SDCRC29_DMA_SDCRC29_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC29_DMA_SDCRC29_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR29_ADDR                 0xF00A23A8
#define HWIO_DMA_SADR29_DMA_SADR29_SADR_SHFT 0
#define HWIO_DMA_SADR29_DMA_SADR29_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR29_ADDR                 0xF00A23AC
#define HWIO_DMA_DADR29_DMA_DADR29_DADR_SHFT 0
#define HWIO_DMA_DADR29_DMA_DADR29_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR29_ADDR                   0xF00A23B0
#define HWIO_DMA_ADICR29_DMA_ADICR29_SMF_SHFT   0
#define HWIO_DMA_ADICR29_DMA_ADICR29_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR29_DMA_ADICR29_INCS_SHFT  3
#define HWIO_DMA_ADICR29_DMA_ADICR29_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR29_DMA_ADICR29_DMF_SHFT   4
#define HWIO_DMA_ADICR29_DMA_ADICR29_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR29_DMA_ADICR29_INCD_SHFT  7
#define HWIO_DMA_ADICR29_DMA_ADICR29_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR29_DMA_ADICR29_CBLS_SHFT  8
#define HWIO_DMA_ADICR29_DMA_ADICR29_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR29_DMA_ADICR29_CBLD_SHFT  12
#define HWIO_DMA_ADICR29_DMA_ADICR29_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR29_DMA_ADICR29_SHCT_SHFT  16
#define HWIO_DMA_ADICR29_DMA_ADICR29_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR29_DMA_ADICR29_SCBE_SHFT  20
#define HWIO_DMA_ADICR29_DMA_ADICR29_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR29_DMA_ADICR29_DCBE_SHFT  21
#define HWIO_DMA_ADICR29_DMA_ADICR29_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR29_DMA_ADICR29_STAMP_SHFT 22
#define HWIO_DMA_ADICR29_DMA_ADICR29_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR29_DMA_ADICR29_WRPSE_SHFT 24
#define HWIO_DMA_ADICR29_DMA_ADICR29_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR29_DMA_ADICR29_WRPDE_SHFT 25
#define HWIO_DMA_ADICR29_DMA_ADICR29_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR29_DMA_ADICR29_INTCT_SHFT 26
#define HWIO_DMA_ADICR29_DMA_ADICR29_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR29_DMA_ADICR29_IRDV_SHFT  28
#define HWIO_DMA_ADICR29_DMA_ADICR29_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR29_ADDR                     0xF00A23B4
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_TREL_SHFT   0
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR29_DMA_CHCFGR29_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR29_ADDR                   0xF00A23B8
#define HWIO_DMA_SHADR29_DMA_SHADR29_SHADR_SHFT 0
#define HWIO_DMA_SHADR29_DMA_SHADR29_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA29_ADDR                     0xF00A23BC
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_LXO_SHFT    15
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_ICH_SHFT    18
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_IPM_SHFT    19
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_SWB_SHFT    24
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_CICH_SHFT   26
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_SIT_SHFT    27
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_SCH_SHFT    31
#define HWIO_DMA_CTLSTA29_DMA_CTLSTA29_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC30_ADDR                   0xF00A23C0
#define HWIO_DMA_RDCRC30_DMA_RDCRC30_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC30_DMA_RDCRC30_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC30_ADDR                   0xF00A23C4
#define HWIO_DMA_SDCRC30_DMA_SDCRC30_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC30_DMA_SDCRC30_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR30_ADDR                 0xF00A23C8
#define HWIO_DMA_SADR30_DMA_SADR30_SADR_SHFT 0
#define HWIO_DMA_SADR30_DMA_SADR30_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR30_ADDR                 0xF00A23CC
#define HWIO_DMA_DADR30_DMA_DADR30_DADR_SHFT 0
#define HWIO_DMA_DADR30_DMA_DADR30_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR30_ADDR                   0xF00A23D0
#define HWIO_DMA_ADICR30_DMA_ADICR30_SMF_SHFT   0
#define HWIO_DMA_ADICR30_DMA_ADICR30_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR30_DMA_ADICR30_INCS_SHFT  3
#define HWIO_DMA_ADICR30_DMA_ADICR30_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR30_DMA_ADICR30_DMF_SHFT   4
#define HWIO_DMA_ADICR30_DMA_ADICR30_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR30_DMA_ADICR30_INCD_SHFT  7
#define HWIO_DMA_ADICR30_DMA_ADICR30_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR30_DMA_ADICR30_CBLS_SHFT  8
#define HWIO_DMA_ADICR30_DMA_ADICR30_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR30_DMA_ADICR30_CBLD_SHFT  12
#define HWIO_DMA_ADICR30_DMA_ADICR30_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR30_DMA_ADICR30_SHCT_SHFT  16
#define HWIO_DMA_ADICR30_DMA_ADICR30_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR30_DMA_ADICR30_SCBE_SHFT  20
#define HWIO_DMA_ADICR30_DMA_ADICR30_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR30_DMA_ADICR30_DCBE_SHFT  21
#define HWIO_DMA_ADICR30_DMA_ADICR30_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR30_DMA_ADICR30_STAMP_SHFT 22
#define HWIO_DMA_ADICR30_DMA_ADICR30_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR30_DMA_ADICR30_WRPSE_SHFT 24
#define HWIO_DMA_ADICR30_DMA_ADICR30_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR30_DMA_ADICR30_WRPDE_SHFT 25
#define HWIO_DMA_ADICR30_DMA_ADICR30_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR30_DMA_ADICR30_INTCT_SHFT 26
#define HWIO_DMA_ADICR30_DMA_ADICR30_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR30_DMA_ADICR30_IRDV_SHFT  28
#define HWIO_DMA_ADICR30_DMA_ADICR30_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR30_ADDR                     0xF00A23D4
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_TREL_SHFT   0
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR30_DMA_CHCFGR30_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR30_ADDR                   0xF00A23D8
#define HWIO_DMA_SHADR30_DMA_SHADR30_SHADR_SHFT 0
#define HWIO_DMA_SHADR30_DMA_SHADR30_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA30_ADDR                     0xF00A23DC
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_LXO_SHFT    15
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_ICH_SHFT    18
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_IPM_SHFT    19
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_SWB_SHFT    24
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_CICH_SHFT   26
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_SIT_SHFT    27
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_SCH_SHFT    31
#define HWIO_DMA_CTLSTA30_DMA_CTLSTA30_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC31_ADDR                   0xF00A23E0
#define HWIO_DMA_RDCRC31_DMA_RDCRC31_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC31_DMA_RDCRC31_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC31_ADDR                   0xF00A23E4
#define HWIO_DMA_SDCRC31_DMA_SDCRC31_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC31_DMA_SDCRC31_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR31_ADDR                 0xF00A23E8
#define HWIO_DMA_SADR31_DMA_SADR31_SADR_SHFT 0
#define HWIO_DMA_SADR31_DMA_SADR31_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR31_ADDR                 0xF00A23EC
#define HWIO_DMA_DADR31_DMA_DADR31_DADR_SHFT 0
#define HWIO_DMA_DADR31_DMA_DADR31_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR31_ADDR                   0xF00A23F0
#define HWIO_DMA_ADICR31_DMA_ADICR31_SMF_SHFT   0
#define HWIO_DMA_ADICR31_DMA_ADICR31_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR31_DMA_ADICR31_INCS_SHFT  3
#define HWIO_DMA_ADICR31_DMA_ADICR31_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR31_DMA_ADICR31_DMF_SHFT   4
#define HWIO_DMA_ADICR31_DMA_ADICR31_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR31_DMA_ADICR31_INCD_SHFT  7
#define HWIO_DMA_ADICR31_DMA_ADICR31_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR31_DMA_ADICR31_CBLS_SHFT  8
#define HWIO_DMA_ADICR31_DMA_ADICR31_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR31_DMA_ADICR31_CBLD_SHFT  12
#define HWIO_DMA_ADICR31_DMA_ADICR31_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR31_DMA_ADICR31_SHCT_SHFT  16
#define HWIO_DMA_ADICR31_DMA_ADICR31_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR31_DMA_ADICR31_SCBE_SHFT  20
#define HWIO_DMA_ADICR31_DMA_ADICR31_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR31_DMA_ADICR31_DCBE_SHFT  21
#define HWIO_DMA_ADICR31_DMA_ADICR31_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR31_DMA_ADICR31_STAMP_SHFT 22
#define HWIO_DMA_ADICR31_DMA_ADICR31_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR31_DMA_ADICR31_WRPSE_SHFT 24
#define HWIO_DMA_ADICR31_DMA_ADICR31_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR31_DMA_ADICR31_WRPDE_SHFT 25
#define HWIO_DMA_ADICR31_DMA_ADICR31_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR31_DMA_ADICR31_INTCT_SHFT 26
#define HWIO_DMA_ADICR31_DMA_ADICR31_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR31_DMA_ADICR31_IRDV_SHFT  28
#define HWIO_DMA_ADICR31_DMA_ADICR31_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR31_ADDR                     0xF00A23F4
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_TREL_SHFT   0
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR31_DMA_CHCFGR31_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR31_ADDR                   0xF00A23F8
#define HWIO_DMA_SHADR31_DMA_SHADR31_SHADR_SHFT 0
#define HWIO_DMA_SHADR31_DMA_SHADR31_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA31_ADDR                     0xF00A23FC
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_LXO_SHFT    15
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_ICH_SHFT    18
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_IPM_SHFT    19
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_SWB_SHFT    24
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_CICH_SHFT   26
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_SIT_SHFT    27
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_SCH_SHFT    31
#define HWIO_DMA_CTLSTA31_DMA_CTLSTA31_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC32_ADDR                   0xF00A2400
#define HWIO_DMA_RDCRC32_DMA_RDCRC32_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC32_DMA_RDCRC32_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC32_ADDR                   0xF00A2404
#define HWIO_DMA_SDCRC32_DMA_SDCRC32_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC32_DMA_SDCRC32_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR32_ADDR                 0xF00A2408
#define HWIO_DMA_SADR32_DMA_SADR32_SADR_SHFT 0
#define HWIO_DMA_SADR32_DMA_SADR32_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR32_ADDR                 0xF00A240C
#define HWIO_DMA_DADR32_DMA_DADR32_DADR_SHFT 0
#define HWIO_DMA_DADR32_DMA_DADR32_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR32_ADDR                   0xF00A2410
#define HWIO_DMA_ADICR32_DMA_ADICR32_SMF_SHFT   0
#define HWIO_DMA_ADICR32_DMA_ADICR32_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR32_DMA_ADICR32_INCS_SHFT  3
#define HWIO_DMA_ADICR32_DMA_ADICR32_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR32_DMA_ADICR32_DMF_SHFT   4
#define HWIO_DMA_ADICR32_DMA_ADICR32_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR32_DMA_ADICR32_INCD_SHFT  7
#define HWIO_DMA_ADICR32_DMA_ADICR32_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR32_DMA_ADICR32_CBLS_SHFT  8
#define HWIO_DMA_ADICR32_DMA_ADICR32_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR32_DMA_ADICR32_CBLD_SHFT  12
#define HWIO_DMA_ADICR32_DMA_ADICR32_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR32_DMA_ADICR32_SHCT_SHFT  16
#define HWIO_DMA_ADICR32_DMA_ADICR32_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR32_DMA_ADICR32_SCBE_SHFT  20
#define HWIO_DMA_ADICR32_DMA_ADICR32_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR32_DMA_ADICR32_DCBE_SHFT  21
#define HWIO_DMA_ADICR32_DMA_ADICR32_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR32_DMA_ADICR32_STAMP_SHFT 22
#define HWIO_DMA_ADICR32_DMA_ADICR32_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR32_DMA_ADICR32_WRPSE_SHFT 24
#define HWIO_DMA_ADICR32_DMA_ADICR32_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR32_DMA_ADICR32_WRPDE_SHFT 25
#define HWIO_DMA_ADICR32_DMA_ADICR32_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR32_DMA_ADICR32_INTCT_SHFT 26
#define HWIO_DMA_ADICR32_DMA_ADICR32_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR32_DMA_ADICR32_IRDV_SHFT  28
#define HWIO_DMA_ADICR32_DMA_ADICR32_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR32_ADDR                     0xF00A2414
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_TREL_SHFT   0
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR32_DMA_CHCFGR32_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR32_ADDR                   0xF00A2418
#define HWIO_DMA_SHADR32_DMA_SHADR32_SHADR_SHFT 0
#define HWIO_DMA_SHADR32_DMA_SHADR32_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA32_ADDR                     0xF00A241C
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_LXO_SHFT    15
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_ICH_SHFT    18
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_IPM_SHFT    19
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_SWB_SHFT    24
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_CICH_SHFT   26
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_SIT_SHFT    27
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_SCH_SHFT    31
#define HWIO_DMA_CTLSTA32_DMA_CTLSTA32_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC33_ADDR                   0xF00A2420
#define HWIO_DMA_RDCRC33_DMA_RDCRC33_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC33_DMA_RDCRC33_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC33_ADDR                   0xF00A2424
#define HWIO_DMA_SDCRC33_DMA_SDCRC33_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC33_DMA_SDCRC33_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR33_ADDR                 0xF00A2428
#define HWIO_DMA_SADR33_DMA_SADR33_SADR_SHFT 0
#define HWIO_DMA_SADR33_DMA_SADR33_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR33_ADDR                 0xF00A242C
#define HWIO_DMA_DADR33_DMA_DADR33_DADR_SHFT 0
#define HWIO_DMA_DADR33_DMA_DADR33_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR33_ADDR                   0xF00A2430
#define HWIO_DMA_ADICR33_DMA_ADICR33_SMF_SHFT   0
#define HWIO_DMA_ADICR33_DMA_ADICR33_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR33_DMA_ADICR33_INCS_SHFT  3
#define HWIO_DMA_ADICR33_DMA_ADICR33_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR33_DMA_ADICR33_DMF_SHFT   4
#define HWIO_DMA_ADICR33_DMA_ADICR33_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR33_DMA_ADICR33_INCD_SHFT  7
#define HWIO_DMA_ADICR33_DMA_ADICR33_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR33_DMA_ADICR33_CBLS_SHFT  8
#define HWIO_DMA_ADICR33_DMA_ADICR33_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR33_DMA_ADICR33_CBLD_SHFT  12
#define HWIO_DMA_ADICR33_DMA_ADICR33_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR33_DMA_ADICR33_SHCT_SHFT  16
#define HWIO_DMA_ADICR33_DMA_ADICR33_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR33_DMA_ADICR33_SCBE_SHFT  20
#define HWIO_DMA_ADICR33_DMA_ADICR33_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR33_DMA_ADICR33_DCBE_SHFT  21
#define HWIO_DMA_ADICR33_DMA_ADICR33_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR33_DMA_ADICR33_STAMP_SHFT 22
#define HWIO_DMA_ADICR33_DMA_ADICR33_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR33_DMA_ADICR33_WRPSE_SHFT 24
#define HWIO_DMA_ADICR33_DMA_ADICR33_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR33_DMA_ADICR33_WRPDE_SHFT 25
#define HWIO_DMA_ADICR33_DMA_ADICR33_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR33_DMA_ADICR33_INTCT_SHFT 26
#define HWIO_DMA_ADICR33_DMA_ADICR33_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR33_DMA_ADICR33_IRDV_SHFT  28
#define HWIO_DMA_ADICR33_DMA_ADICR33_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR33_ADDR                     0xF00A2434
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_TREL_SHFT   0
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR33_DMA_CHCFGR33_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR33_ADDR                   0xF00A2438
#define HWIO_DMA_SHADR33_DMA_SHADR33_SHADR_SHFT 0
#define HWIO_DMA_SHADR33_DMA_SHADR33_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA33_ADDR                     0xF00A243C
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_LXO_SHFT    15
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_ICH_SHFT    18
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_IPM_SHFT    19
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_SWB_SHFT    24
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_CICH_SHFT   26
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_SIT_SHFT    27
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_SCH_SHFT    31
#define HWIO_DMA_CTLSTA33_DMA_CTLSTA33_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC34_ADDR                   0xF00A2440
#define HWIO_DMA_RDCRC34_DMA_RDCRC34_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC34_DMA_RDCRC34_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC34_ADDR                   0xF00A2444
#define HWIO_DMA_SDCRC34_DMA_SDCRC34_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC34_DMA_SDCRC34_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR34_ADDR                 0xF00A2448
#define HWIO_DMA_SADR34_DMA_SADR34_SADR_SHFT 0
#define HWIO_DMA_SADR34_DMA_SADR34_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR34_ADDR                 0xF00A244C
#define HWIO_DMA_DADR34_DMA_DADR34_DADR_SHFT 0
#define HWIO_DMA_DADR34_DMA_DADR34_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR34_ADDR                   0xF00A2450
#define HWIO_DMA_ADICR34_DMA_ADICR34_SMF_SHFT   0
#define HWIO_DMA_ADICR34_DMA_ADICR34_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR34_DMA_ADICR34_INCS_SHFT  3
#define HWIO_DMA_ADICR34_DMA_ADICR34_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR34_DMA_ADICR34_DMF_SHFT   4
#define HWIO_DMA_ADICR34_DMA_ADICR34_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR34_DMA_ADICR34_INCD_SHFT  7
#define HWIO_DMA_ADICR34_DMA_ADICR34_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR34_DMA_ADICR34_CBLS_SHFT  8
#define HWIO_DMA_ADICR34_DMA_ADICR34_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR34_DMA_ADICR34_CBLD_SHFT  12
#define HWIO_DMA_ADICR34_DMA_ADICR34_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR34_DMA_ADICR34_SHCT_SHFT  16
#define HWIO_DMA_ADICR34_DMA_ADICR34_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR34_DMA_ADICR34_SCBE_SHFT  20
#define HWIO_DMA_ADICR34_DMA_ADICR34_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR34_DMA_ADICR34_DCBE_SHFT  21
#define HWIO_DMA_ADICR34_DMA_ADICR34_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR34_DMA_ADICR34_STAMP_SHFT 22
#define HWIO_DMA_ADICR34_DMA_ADICR34_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR34_DMA_ADICR34_WRPSE_SHFT 24
#define HWIO_DMA_ADICR34_DMA_ADICR34_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR34_DMA_ADICR34_WRPDE_SHFT 25
#define HWIO_DMA_ADICR34_DMA_ADICR34_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR34_DMA_ADICR34_INTCT_SHFT 26
#define HWIO_DMA_ADICR34_DMA_ADICR34_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR34_DMA_ADICR34_IRDV_SHFT  28
#define HWIO_DMA_ADICR34_DMA_ADICR34_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR34_ADDR                     0xF00A2454
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_TREL_SHFT   0
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR34_DMA_CHCFGR34_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR34_ADDR                   0xF00A2458
#define HWIO_DMA_SHADR34_DMA_SHADR34_SHADR_SHFT 0
#define HWIO_DMA_SHADR34_DMA_SHADR34_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA34_ADDR                     0xF00A245C
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_LXO_SHFT    15
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_ICH_SHFT    18
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_IPM_SHFT    19
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_SWB_SHFT    24
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_CICH_SHFT   26
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_SIT_SHFT    27
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_SCH_SHFT    31
#define HWIO_DMA_CTLSTA34_DMA_CTLSTA34_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC35_ADDR                   0xF00A2460
#define HWIO_DMA_RDCRC35_DMA_RDCRC35_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC35_DMA_RDCRC35_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC35_ADDR                   0xF00A2464
#define HWIO_DMA_SDCRC35_DMA_SDCRC35_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC35_DMA_SDCRC35_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR35_ADDR                 0xF00A2468
#define HWIO_DMA_SADR35_DMA_SADR35_SADR_SHFT 0
#define HWIO_DMA_SADR35_DMA_SADR35_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR35_ADDR                 0xF00A246C
#define HWIO_DMA_DADR35_DMA_DADR35_DADR_SHFT 0
#define HWIO_DMA_DADR35_DMA_DADR35_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR35_ADDR                   0xF00A2470
#define HWIO_DMA_ADICR35_DMA_ADICR35_SMF_SHFT   0
#define HWIO_DMA_ADICR35_DMA_ADICR35_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR35_DMA_ADICR35_INCS_SHFT  3
#define HWIO_DMA_ADICR35_DMA_ADICR35_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR35_DMA_ADICR35_DMF_SHFT   4
#define HWIO_DMA_ADICR35_DMA_ADICR35_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR35_DMA_ADICR35_INCD_SHFT  7
#define HWIO_DMA_ADICR35_DMA_ADICR35_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR35_DMA_ADICR35_CBLS_SHFT  8
#define HWIO_DMA_ADICR35_DMA_ADICR35_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR35_DMA_ADICR35_CBLD_SHFT  12
#define HWIO_DMA_ADICR35_DMA_ADICR35_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR35_DMA_ADICR35_SHCT_SHFT  16
#define HWIO_DMA_ADICR35_DMA_ADICR35_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR35_DMA_ADICR35_SCBE_SHFT  20
#define HWIO_DMA_ADICR35_DMA_ADICR35_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR35_DMA_ADICR35_DCBE_SHFT  21
#define HWIO_DMA_ADICR35_DMA_ADICR35_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR35_DMA_ADICR35_STAMP_SHFT 22
#define HWIO_DMA_ADICR35_DMA_ADICR35_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR35_DMA_ADICR35_WRPSE_SHFT 24
#define HWIO_DMA_ADICR35_DMA_ADICR35_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR35_DMA_ADICR35_WRPDE_SHFT 25
#define HWIO_DMA_ADICR35_DMA_ADICR35_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR35_DMA_ADICR35_INTCT_SHFT 26
#define HWIO_DMA_ADICR35_DMA_ADICR35_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR35_DMA_ADICR35_IRDV_SHFT  28
#define HWIO_DMA_ADICR35_DMA_ADICR35_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR35_ADDR                     0xF00A2474
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_TREL_SHFT   0
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR35_DMA_CHCFGR35_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR35_ADDR                   0xF00A2478
#define HWIO_DMA_SHADR35_DMA_SHADR35_SHADR_SHFT 0
#define HWIO_DMA_SHADR35_DMA_SHADR35_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA35_ADDR                     0xF00A247C
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_LXO_SHFT    15
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_ICH_SHFT    18
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_IPM_SHFT    19
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_SWB_SHFT    24
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_CICH_SHFT   26
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_SIT_SHFT    27
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_SCH_SHFT    31
#define HWIO_DMA_CTLSTA35_DMA_CTLSTA35_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC36_ADDR                   0xF00A2480
#define HWIO_DMA_RDCRC36_DMA_RDCRC36_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC36_DMA_RDCRC36_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC36_ADDR                   0xF00A2484
#define HWIO_DMA_SDCRC36_DMA_SDCRC36_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC36_DMA_SDCRC36_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR36_ADDR                 0xF00A2488
#define HWIO_DMA_SADR36_DMA_SADR36_SADR_SHFT 0
#define HWIO_DMA_SADR36_DMA_SADR36_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR36_ADDR                 0xF00A248C
#define HWIO_DMA_DADR36_DMA_DADR36_DADR_SHFT 0
#define HWIO_DMA_DADR36_DMA_DADR36_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR36_ADDR                   0xF00A2490
#define HWIO_DMA_ADICR36_DMA_ADICR36_SMF_SHFT   0
#define HWIO_DMA_ADICR36_DMA_ADICR36_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR36_DMA_ADICR36_INCS_SHFT  3
#define HWIO_DMA_ADICR36_DMA_ADICR36_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR36_DMA_ADICR36_DMF_SHFT   4
#define HWIO_DMA_ADICR36_DMA_ADICR36_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR36_DMA_ADICR36_INCD_SHFT  7
#define HWIO_DMA_ADICR36_DMA_ADICR36_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR36_DMA_ADICR36_CBLS_SHFT  8
#define HWIO_DMA_ADICR36_DMA_ADICR36_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR36_DMA_ADICR36_CBLD_SHFT  12
#define HWIO_DMA_ADICR36_DMA_ADICR36_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR36_DMA_ADICR36_SHCT_SHFT  16
#define HWIO_DMA_ADICR36_DMA_ADICR36_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR36_DMA_ADICR36_SCBE_SHFT  20
#define HWIO_DMA_ADICR36_DMA_ADICR36_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR36_DMA_ADICR36_DCBE_SHFT  21
#define HWIO_DMA_ADICR36_DMA_ADICR36_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR36_DMA_ADICR36_STAMP_SHFT 22
#define HWIO_DMA_ADICR36_DMA_ADICR36_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR36_DMA_ADICR36_WRPSE_SHFT 24
#define HWIO_DMA_ADICR36_DMA_ADICR36_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR36_DMA_ADICR36_WRPDE_SHFT 25
#define HWIO_DMA_ADICR36_DMA_ADICR36_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR36_DMA_ADICR36_INTCT_SHFT 26
#define HWIO_DMA_ADICR36_DMA_ADICR36_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR36_DMA_ADICR36_IRDV_SHFT  28
#define HWIO_DMA_ADICR36_DMA_ADICR36_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR36_ADDR                     0xF00A2494
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_TREL_SHFT   0
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR36_DMA_CHCFGR36_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR36_ADDR                   0xF00A2498
#define HWIO_DMA_SHADR36_DMA_SHADR36_SHADR_SHFT 0
#define HWIO_DMA_SHADR36_DMA_SHADR36_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA36_ADDR                     0xF00A249C
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_LXO_SHFT    15
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_ICH_SHFT    18
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_IPM_SHFT    19
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_SWB_SHFT    24
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_CICH_SHFT   26
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_SIT_SHFT    27
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_SCH_SHFT    31
#define HWIO_DMA_CTLSTA36_DMA_CTLSTA36_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC37_ADDR                   0xF00A24A0
#define HWIO_DMA_RDCRC37_DMA_RDCRC37_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC37_DMA_RDCRC37_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC37_ADDR                   0xF00A24A4
#define HWIO_DMA_SDCRC37_DMA_SDCRC37_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC37_DMA_SDCRC37_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR37_ADDR                 0xF00A24A8
#define HWIO_DMA_SADR37_DMA_SADR37_SADR_SHFT 0
#define HWIO_DMA_SADR37_DMA_SADR37_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR37_ADDR                 0xF00A24AC
#define HWIO_DMA_DADR37_DMA_DADR37_DADR_SHFT 0
#define HWIO_DMA_DADR37_DMA_DADR37_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR37_ADDR                   0xF00A24B0
#define HWIO_DMA_ADICR37_DMA_ADICR37_SMF_SHFT   0
#define HWIO_DMA_ADICR37_DMA_ADICR37_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR37_DMA_ADICR37_INCS_SHFT  3
#define HWIO_DMA_ADICR37_DMA_ADICR37_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR37_DMA_ADICR37_DMF_SHFT   4
#define HWIO_DMA_ADICR37_DMA_ADICR37_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR37_DMA_ADICR37_INCD_SHFT  7
#define HWIO_DMA_ADICR37_DMA_ADICR37_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR37_DMA_ADICR37_CBLS_SHFT  8
#define HWIO_DMA_ADICR37_DMA_ADICR37_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR37_DMA_ADICR37_CBLD_SHFT  12
#define HWIO_DMA_ADICR37_DMA_ADICR37_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR37_DMA_ADICR37_SHCT_SHFT  16
#define HWIO_DMA_ADICR37_DMA_ADICR37_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR37_DMA_ADICR37_SCBE_SHFT  20
#define HWIO_DMA_ADICR37_DMA_ADICR37_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR37_DMA_ADICR37_DCBE_SHFT  21
#define HWIO_DMA_ADICR37_DMA_ADICR37_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR37_DMA_ADICR37_STAMP_SHFT 22
#define HWIO_DMA_ADICR37_DMA_ADICR37_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR37_DMA_ADICR37_WRPSE_SHFT 24
#define HWIO_DMA_ADICR37_DMA_ADICR37_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR37_DMA_ADICR37_WRPDE_SHFT 25
#define HWIO_DMA_ADICR37_DMA_ADICR37_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR37_DMA_ADICR37_INTCT_SHFT 26
#define HWIO_DMA_ADICR37_DMA_ADICR37_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR37_DMA_ADICR37_IRDV_SHFT  28
#define HWIO_DMA_ADICR37_DMA_ADICR37_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR37_ADDR                     0xF00A24B4
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_TREL_SHFT   0
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR37_DMA_CHCFGR37_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR37_ADDR                   0xF00A24B8
#define HWIO_DMA_SHADR37_DMA_SHADR37_SHADR_SHFT 0
#define HWIO_DMA_SHADR37_DMA_SHADR37_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA37_ADDR                     0xF00A24BC
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_LXO_SHFT    15
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_ICH_SHFT    18
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_IPM_SHFT    19
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_SWB_SHFT    24
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_CICH_SHFT   26
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_SIT_SHFT    27
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_SCH_SHFT    31
#define HWIO_DMA_CTLSTA37_DMA_CTLSTA37_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC38_ADDR                   0xF00A24C0
#define HWIO_DMA_RDCRC38_DMA_RDCRC38_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC38_DMA_RDCRC38_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC38_ADDR                   0xF00A24C4
#define HWIO_DMA_SDCRC38_DMA_SDCRC38_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC38_DMA_SDCRC38_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR38_ADDR                 0xF00A24C8
#define HWIO_DMA_SADR38_DMA_SADR38_SADR_SHFT 0
#define HWIO_DMA_SADR38_DMA_SADR38_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR38_ADDR                 0xF00A24CC
#define HWIO_DMA_DADR38_DMA_DADR38_DADR_SHFT 0
#define HWIO_DMA_DADR38_DMA_DADR38_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR38_ADDR                   0xF00A24D0
#define HWIO_DMA_ADICR38_DMA_ADICR38_SMF_SHFT   0
#define HWIO_DMA_ADICR38_DMA_ADICR38_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR38_DMA_ADICR38_INCS_SHFT  3
#define HWIO_DMA_ADICR38_DMA_ADICR38_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR38_DMA_ADICR38_DMF_SHFT   4
#define HWIO_DMA_ADICR38_DMA_ADICR38_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR38_DMA_ADICR38_INCD_SHFT  7
#define HWIO_DMA_ADICR38_DMA_ADICR38_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR38_DMA_ADICR38_CBLS_SHFT  8
#define HWIO_DMA_ADICR38_DMA_ADICR38_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR38_DMA_ADICR38_CBLD_SHFT  12
#define HWIO_DMA_ADICR38_DMA_ADICR38_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR38_DMA_ADICR38_SHCT_SHFT  16
#define HWIO_DMA_ADICR38_DMA_ADICR38_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR38_DMA_ADICR38_SCBE_SHFT  20
#define HWIO_DMA_ADICR38_DMA_ADICR38_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR38_DMA_ADICR38_DCBE_SHFT  21
#define HWIO_DMA_ADICR38_DMA_ADICR38_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR38_DMA_ADICR38_STAMP_SHFT 22
#define HWIO_DMA_ADICR38_DMA_ADICR38_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR38_DMA_ADICR38_WRPSE_SHFT 24
#define HWIO_DMA_ADICR38_DMA_ADICR38_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR38_DMA_ADICR38_WRPDE_SHFT 25
#define HWIO_DMA_ADICR38_DMA_ADICR38_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR38_DMA_ADICR38_INTCT_SHFT 26
#define HWIO_DMA_ADICR38_DMA_ADICR38_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR38_DMA_ADICR38_IRDV_SHFT  28
#define HWIO_DMA_ADICR38_DMA_ADICR38_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR38_ADDR                     0xF00A24D4
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_TREL_SHFT   0
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR38_DMA_CHCFGR38_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR38_ADDR                   0xF00A24D8
#define HWIO_DMA_SHADR38_DMA_SHADR38_SHADR_SHFT 0
#define HWIO_DMA_SHADR38_DMA_SHADR38_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA38_ADDR                     0xF00A24DC
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_LXO_SHFT    15
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_ICH_SHFT    18
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_IPM_SHFT    19
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_SWB_SHFT    24
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_CICH_SHFT   26
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_SIT_SHFT    27
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_SCH_SHFT    31
#define HWIO_DMA_CTLSTA38_DMA_CTLSTA38_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC39_ADDR                   0xF00A24E0
#define HWIO_DMA_RDCRC39_DMA_RDCRC39_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC39_DMA_RDCRC39_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC39_ADDR                   0xF00A24E4
#define HWIO_DMA_SDCRC39_DMA_SDCRC39_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC39_DMA_SDCRC39_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR39_ADDR                 0xF00A24E8
#define HWIO_DMA_SADR39_DMA_SADR39_SADR_SHFT 0
#define HWIO_DMA_SADR39_DMA_SADR39_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR39_ADDR                 0xF00A24EC
#define HWIO_DMA_DADR39_DMA_DADR39_DADR_SHFT 0
#define HWIO_DMA_DADR39_DMA_DADR39_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR39_ADDR                   0xF00A24F0
#define HWIO_DMA_ADICR39_DMA_ADICR39_SMF_SHFT   0
#define HWIO_DMA_ADICR39_DMA_ADICR39_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR39_DMA_ADICR39_INCS_SHFT  3
#define HWIO_DMA_ADICR39_DMA_ADICR39_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR39_DMA_ADICR39_DMF_SHFT   4
#define HWIO_DMA_ADICR39_DMA_ADICR39_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR39_DMA_ADICR39_INCD_SHFT  7
#define HWIO_DMA_ADICR39_DMA_ADICR39_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR39_DMA_ADICR39_CBLS_SHFT  8
#define HWIO_DMA_ADICR39_DMA_ADICR39_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR39_DMA_ADICR39_CBLD_SHFT  12
#define HWIO_DMA_ADICR39_DMA_ADICR39_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR39_DMA_ADICR39_SHCT_SHFT  16
#define HWIO_DMA_ADICR39_DMA_ADICR39_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR39_DMA_ADICR39_SCBE_SHFT  20
#define HWIO_DMA_ADICR39_DMA_ADICR39_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR39_DMA_ADICR39_DCBE_SHFT  21
#define HWIO_DMA_ADICR39_DMA_ADICR39_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR39_DMA_ADICR39_STAMP_SHFT 22
#define HWIO_DMA_ADICR39_DMA_ADICR39_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR39_DMA_ADICR39_WRPSE_SHFT 24
#define HWIO_DMA_ADICR39_DMA_ADICR39_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR39_DMA_ADICR39_WRPDE_SHFT 25
#define HWIO_DMA_ADICR39_DMA_ADICR39_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR39_DMA_ADICR39_INTCT_SHFT 26
#define HWIO_DMA_ADICR39_DMA_ADICR39_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR39_DMA_ADICR39_IRDV_SHFT  28
#define HWIO_DMA_ADICR39_DMA_ADICR39_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR39_ADDR                     0xF00A24F4
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_TREL_SHFT   0
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR39_DMA_CHCFGR39_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR39_ADDR                   0xF00A24F8
#define HWIO_DMA_SHADR39_DMA_SHADR39_SHADR_SHFT 0
#define HWIO_DMA_SHADR39_DMA_SHADR39_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA39_ADDR                     0xF00A24FC
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_LXO_SHFT    15
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_ICH_SHFT    18
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_IPM_SHFT    19
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_SWB_SHFT    24
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_CICH_SHFT   26
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_SIT_SHFT    27
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_SCH_SHFT    31
#define HWIO_DMA_CTLSTA39_DMA_CTLSTA39_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC40_ADDR                   0xF00A2500
#define HWIO_DMA_RDCRC40_DMA_RDCRC40_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC40_DMA_RDCRC40_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC40_ADDR                   0xF00A2504
#define HWIO_DMA_SDCRC40_DMA_SDCRC40_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC40_DMA_SDCRC40_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR40_ADDR                 0xF00A2508
#define HWIO_DMA_SADR40_DMA_SADR40_SADR_SHFT 0
#define HWIO_DMA_SADR40_DMA_SADR40_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR40_ADDR                 0xF00A250C
#define HWIO_DMA_DADR40_DMA_DADR40_DADR_SHFT 0
#define HWIO_DMA_DADR40_DMA_DADR40_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR40_ADDR                   0xF00A2510
#define HWIO_DMA_ADICR40_DMA_ADICR40_SMF_SHFT   0
#define HWIO_DMA_ADICR40_DMA_ADICR40_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR40_DMA_ADICR40_INCS_SHFT  3
#define HWIO_DMA_ADICR40_DMA_ADICR40_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR40_DMA_ADICR40_DMF_SHFT   4
#define HWIO_DMA_ADICR40_DMA_ADICR40_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR40_DMA_ADICR40_INCD_SHFT  7
#define HWIO_DMA_ADICR40_DMA_ADICR40_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR40_DMA_ADICR40_CBLS_SHFT  8
#define HWIO_DMA_ADICR40_DMA_ADICR40_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR40_DMA_ADICR40_CBLD_SHFT  12
#define HWIO_DMA_ADICR40_DMA_ADICR40_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR40_DMA_ADICR40_SHCT_SHFT  16
#define HWIO_DMA_ADICR40_DMA_ADICR40_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR40_DMA_ADICR40_SCBE_SHFT  20
#define HWIO_DMA_ADICR40_DMA_ADICR40_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR40_DMA_ADICR40_DCBE_SHFT  21
#define HWIO_DMA_ADICR40_DMA_ADICR40_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR40_DMA_ADICR40_STAMP_SHFT 22
#define HWIO_DMA_ADICR40_DMA_ADICR40_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR40_DMA_ADICR40_WRPSE_SHFT 24
#define HWIO_DMA_ADICR40_DMA_ADICR40_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR40_DMA_ADICR40_WRPDE_SHFT 25
#define HWIO_DMA_ADICR40_DMA_ADICR40_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR40_DMA_ADICR40_INTCT_SHFT 26
#define HWIO_DMA_ADICR40_DMA_ADICR40_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR40_DMA_ADICR40_IRDV_SHFT  28
#define HWIO_DMA_ADICR40_DMA_ADICR40_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR40_ADDR                     0xF00A2514
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_TREL_SHFT   0
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR40_DMA_CHCFGR40_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR40_ADDR                   0xF00A2518
#define HWIO_DMA_SHADR40_DMA_SHADR40_SHADR_SHFT 0
#define HWIO_DMA_SHADR40_DMA_SHADR40_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA40_ADDR                     0xF00A251C
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_LXO_SHFT    15
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_ICH_SHFT    18
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_IPM_SHFT    19
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_SWB_SHFT    24
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_CICH_SHFT   26
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_SIT_SHFT    27
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_SCH_SHFT    31
#define HWIO_DMA_CTLSTA40_DMA_CTLSTA40_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC41_ADDR                   0xF00A2520
#define HWIO_DMA_RDCRC41_DMA_RDCRC41_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC41_DMA_RDCRC41_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC41_ADDR                   0xF00A2524
#define HWIO_DMA_SDCRC41_DMA_SDCRC41_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC41_DMA_SDCRC41_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR41_ADDR                 0xF00A2528
#define HWIO_DMA_SADR41_DMA_SADR41_SADR_SHFT 0
#define HWIO_DMA_SADR41_DMA_SADR41_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR41_ADDR                 0xF00A252C
#define HWIO_DMA_DADR41_DMA_DADR41_DADR_SHFT 0
#define HWIO_DMA_DADR41_DMA_DADR41_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR41_ADDR                   0xF00A2530
#define HWIO_DMA_ADICR41_DMA_ADICR41_SMF_SHFT   0
#define HWIO_DMA_ADICR41_DMA_ADICR41_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR41_DMA_ADICR41_INCS_SHFT  3
#define HWIO_DMA_ADICR41_DMA_ADICR41_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR41_DMA_ADICR41_DMF_SHFT   4
#define HWIO_DMA_ADICR41_DMA_ADICR41_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR41_DMA_ADICR41_INCD_SHFT  7
#define HWIO_DMA_ADICR41_DMA_ADICR41_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR41_DMA_ADICR41_CBLS_SHFT  8
#define HWIO_DMA_ADICR41_DMA_ADICR41_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR41_DMA_ADICR41_CBLD_SHFT  12
#define HWIO_DMA_ADICR41_DMA_ADICR41_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR41_DMA_ADICR41_SHCT_SHFT  16
#define HWIO_DMA_ADICR41_DMA_ADICR41_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR41_DMA_ADICR41_SCBE_SHFT  20
#define HWIO_DMA_ADICR41_DMA_ADICR41_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR41_DMA_ADICR41_DCBE_SHFT  21
#define HWIO_DMA_ADICR41_DMA_ADICR41_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR41_DMA_ADICR41_STAMP_SHFT 22
#define HWIO_DMA_ADICR41_DMA_ADICR41_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR41_DMA_ADICR41_WRPSE_SHFT 24
#define HWIO_DMA_ADICR41_DMA_ADICR41_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR41_DMA_ADICR41_WRPDE_SHFT 25
#define HWIO_DMA_ADICR41_DMA_ADICR41_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR41_DMA_ADICR41_INTCT_SHFT 26
#define HWIO_DMA_ADICR41_DMA_ADICR41_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR41_DMA_ADICR41_IRDV_SHFT  28
#define HWIO_DMA_ADICR41_DMA_ADICR41_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR41_ADDR                     0xF00A2534
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_TREL_SHFT   0
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR41_DMA_CHCFGR41_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR41_ADDR                   0xF00A2538
#define HWIO_DMA_SHADR41_DMA_SHADR41_SHADR_SHFT 0
#define HWIO_DMA_SHADR41_DMA_SHADR41_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA41_ADDR                     0xF00A253C
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_LXO_SHFT    15
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_ICH_SHFT    18
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_IPM_SHFT    19
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_SWB_SHFT    24
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_CICH_SHFT   26
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_SIT_SHFT    27
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_SCH_SHFT    31
#define HWIO_DMA_CTLSTA41_DMA_CTLSTA41_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC42_ADDR                   0xF00A2540
#define HWIO_DMA_RDCRC42_DMA_RDCRC42_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC42_DMA_RDCRC42_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC42_ADDR                   0xF00A2544
#define HWIO_DMA_SDCRC42_DMA_SDCRC42_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC42_DMA_SDCRC42_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR42_ADDR                 0xF00A2548
#define HWIO_DMA_SADR42_DMA_SADR42_SADR_SHFT 0
#define HWIO_DMA_SADR42_DMA_SADR42_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR42_ADDR                 0xF00A254C
#define HWIO_DMA_DADR42_DMA_DADR42_DADR_SHFT 0
#define HWIO_DMA_DADR42_DMA_DADR42_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR42_ADDR                   0xF00A2550
#define HWIO_DMA_ADICR42_DMA_ADICR42_SMF_SHFT   0
#define HWIO_DMA_ADICR42_DMA_ADICR42_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR42_DMA_ADICR42_INCS_SHFT  3
#define HWIO_DMA_ADICR42_DMA_ADICR42_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR42_DMA_ADICR42_DMF_SHFT   4
#define HWIO_DMA_ADICR42_DMA_ADICR42_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR42_DMA_ADICR42_INCD_SHFT  7
#define HWIO_DMA_ADICR42_DMA_ADICR42_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR42_DMA_ADICR42_CBLS_SHFT  8
#define HWIO_DMA_ADICR42_DMA_ADICR42_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR42_DMA_ADICR42_CBLD_SHFT  12
#define HWIO_DMA_ADICR42_DMA_ADICR42_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR42_DMA_ADICR42_SHCT_SHFT  16
#define HWIO_DMA_ADICR42_DMA_ADICR42_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR42_DMA_ADICR42_SCBE_SHFT  20
#define HWIO_DMA_ADICR42_DMA_ADICR42_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR42_DMA_ADICR42_DCBE_SHFT  21
#define HWIO_DMA_ADICR42_DMA_ADICR42_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR42_DMA_ADICR42_STAMP_SHFT 22
#define HWIO_DMA_ADICR42_DMA_ADICR42_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR42_DMA_ADICR42_WRPSE_SHFT 24
#define HWIO_DMA_ADICR42_DMA_ADICR42_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR42_DMA_ADICR42_WRPDE_SHFT 25
#define HWIO_DMA_ADICR42_DMA_ADICR42_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR42_DMA_ADICR42_INTCT_SHFT 26
#define HWIO_DMA_ADICR42_DMA_ADICR42_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR42_DMA_ADICR42_IRDV_SHFT  28
#define HWIO_DMA_ADICR42_DMA_ADICR42_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR42_ADDR                     0xF00A2554
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_TREL_SHFT   0
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR42_DMA_CHCFGR42_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR42_ADDR                   0xF00A2558
#define HWIO_DMA_SHADR42_DMA_SHADR42_SHADR_SHFT 0
#define HWIO_DMA_SHADR42_DMA_SHADR42_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA42_ADDR                     0xF00A255C
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_LXO_SHFT    15
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_ICH_SHFT    18
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_IPM_SHFT    19
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_SWB_SHFT    24
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_CICH_SHFT   26
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_SIT_SHFT    27
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_SCH_SHFT    31
#define HWIO_DMA_CTLSTA42_DMA_CTLSTA42_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC43_ADDR                   0xF00A2560
#define HWIO_DMA_RDCRC43_DMA_RDCRC43_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC43_DMA_RDCRC43_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC43_ADDR                   0xF00A2564
#define HWIO_DMA_SDCRC43_DMA_SDCRC43_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC43_DMA_SDCRC43_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR43_ADDR                 0xF00A2568
#define HWIO_DMA_SADR43_DMA_SADR43_SADR_SHFT 0
#define HWIO_DMA_SADR43_DMA_SADR43_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR43_ADDR                 0xF00A256C
#define HWIO_DMA_DADR43_DMA_DADR43_DADR_SHFT 0
#define HWIO_DMA_DADR43_DMA_DADR43_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR43_ADDR                   0xF00A2570
#define HWIO_DMA_ADICR43_DMA_ADICR43_SMF_SHFT   0
#define HWIO_DMA_ADICR43_DMA_ADICR43_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR43_DMA_ADICR43_INCS_SHFT  3
#define HWIO_DMA_ADICR43_DMA_ADICR43_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR43_DMA_ADICR43_DMF_SHFT   4
#define HWIO_DMA_ADICR43_DMA_ADICR43_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR43_DMA_ADICR43_INCD_SHFT  7
#define HWIO_DMA_ADICR43_DMA_ADICR43_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR43_DMA_ADICR43_CBLS_SHFT  8
#define HWIO_DMA_ADICR43_DMA_ADICR43_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR43_DMA_ADICR43_CBLD_SHFT  12
#define HWIO_DMA_ADICR43_DMA_ADICR43_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR43_DMA_ADICR43_SHCT_SHFT  16
#define HWIO_DMA_ADICR43_DMA_ADICR43_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR43_DMA_ADICR43_SCBE_SHFT  20
#define HWIO_DMA_ADICR43_DMA_ADICR43_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR43_DMA_ADICR43_DCBE_SHFT  21
#define HWIO_DMA_ADICR43_DMA_ADICR43_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR43_DMA_ADICR43_STAMP_SHFT 22
#define HWIO_DMA_ADICR43_DMA_ADICR43_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR43_DMA_ADICR43_WRPSE_SHFT 24
#define HWIO_DMA_ADICR43_DMA_ADICR43_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR43_DMA_ADICR43_WRPDE_SHFT 25
#define HWIO_DMA_ADICR43_DMA_ADICR43_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR43_DMA_ADICR43_INTCT_SHFT 26
#define HWIO_DMA_ADICR43_DMA_ADICR43_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR43_DMA_ADICR43_IRDV_SHFT  28
#define HWIO_DMA_ADICR43_DMA_ADICR43_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR43_ADDR                     0xF00A2574
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_TREL_SHFT   0
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR43_DMA_CHCFGR43_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR43_ADDR                   0xF00A2578
#define HWIO_DMA_SHADR43_DMA_SHADR43_SHADR_SHFT 0
#define HWIO_DMA_SHADR43_DMA_SHADR43_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA43_ADDR                     0xF00A257C
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_LXO_SHFT    15
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_ICH_SHFT    18
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_IPM_SHFT    19
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_SWB_SHFT    24
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_CICH_SHFT   26
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_SIT_SHFT    27
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_SCH_SHFT    31
#define HWIO_DMA_CTLSTA43_DMA_CTLSTA43_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC44_ADDR                   0xF00A2580
#define HWIO_DMA_RDCRC44_DMA_RDCRC44_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC44_DMA_RDCRC44_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC44_ADDR                   0xF00A2584
#define HWIO_DMA_SDCRC44_DMA_SDCRC44_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC44_DMA_SDCRC44_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR44_ADDR                 0xF00A2588
#define HWIO_DMA_SADR44_DMA_SADR44_SADR_SHFT 0
#define HWIO_DMA_SADR44_DMA_SADR44_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR44_ADDR                 0xF00A258C
#define HWIO_DMA_DADR44_DMA_DADR44_DADR_SHFT 0
#define HWIO_DMA_DADR44_DMA_DADR44_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR44_ADDR                   0xF00A2590
#define HWIO_DMA_ADICR44_DMA_ADICR44_SMF_SHFT   0
#define HWIO_DMA_ADICR44_DMA_ADICR44_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR44_DMA_ADICR44_INCS_SHFT  3
#define HWIO_DMA_ADICR44_DMA_ADICR44_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR44_DMA_ADICR44_DMF_SHFT   4
#define HWIO_DMA_ADICR44_DMA_ADICR44_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR44_DMA_ADICR44_INCD_SHFT  7
#define HWIO_DMA_ADICR44_DMA_ADICR44_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR44_DMA_ADICR44_CBLS_SHFT  8
#define HWIO_DMA_ADICR44_DMA_ADICR44_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR44_DMA_ADICR44_CBLD_SHFT  12
#define HWIO_DMA_ADICR44_DMA_ADICR44_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR44_DMA_ADICR44_SHCT_SHFT  16
#define HWIO_DMA_ADICR44_DMA_ADICR44_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR44_DMA_ADICR44_SCBE_SHFT  20
#define HWIO_DMA_ADICR44_DMA_ADICR44_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR44_DMA_ADICR44_DCBE_SHFT  21
#define HWIO_DMA_ADICR44_DMA_ADICR44_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR44_DMA_ADICR44_STAMP_SHFT 22
#define HWIO_DMA_ADICR44_DMA_ADICR44_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR44_DMA_ADICR44_WRPSE_SHFT 24
#define HWIO_DMA_ADICR44_DMA_ADICR44_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR44_DMA_ADICR44_WRPDE_SHFT 25
#define HWIO_DMA_ADICR44_DMA_ADICR44_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR44_DMA_ADICR44_INTCT_SHFT 26
#define HWIO_DMA_ADICR44_DMA_ADICR44_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR44_DMA_ADICR44_IRDV_SHFT  28
#define HWIO_DMA_ADICR44_DMA_ADICR44_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR44_ADDR                     0xF00A2594
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_TREL_SHFT   0
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR44_DMA_CHCFGR44_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR44_ADDR                   0xF00A2598
#define HWIO_DMA_SHADR44_DMA_SHADR44_SHADR_SHFT 0
#define HWIO_DMA_SHADR44_DMA_SHADR44_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA44_ADDR                     0xF00A259C
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_LXO_SHFT    15
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_ICH_SHFT    18
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_IPM_SHFT    19
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_SWB_SHFT    24
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_CICH_SHFT   26
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_SIT_SHFT    27
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_SCH_SHFT    31
#define HWIO_DMA_CTLSTA44_DMA_CTLSTA44_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC45_ADDR                   0xF00A25A0
#define HWIO_DMA_RDCRC45_DMA_RDCRC45_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC45_DMA_RDCRC45_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC45_ADDR                   0xF00A25A4
#define HWIO_DMA_SDCRC45_DMA_SDCRC45_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC45_DMA_SDCRC45_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR45_ADDR                 0xF00A25A8
#define HWIO_DMA_SADR45_DMA_SADR45_SADR_SHFT 0
#define HWIO_DMA_SADR45_DMA_SADR45_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR45_ADDR                 0xF00A25AC
#define HWIO_DMA_DADR45_DMA_DADR45_DADR_SHFT 0
#define HWIO_DMA_DADR45_DMA_DADR45_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR45_ADDR                   0xF00A25B0
#define HWIO_DMA_ADICR45_DMA_ADICR45_SMF_SHFT   0
#define HWIO_DMA_ADICR45_DMA_ADICR45_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR45_DMA_ADICR45_INCS_SHFT  3
#define HWIO_DMA_ADICR45_DMA_ADICR45_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR45_DMA_ADICR45_DMF_SHFT   4
#define HWIO_DMA_ADICR45_DMA_ADICR45_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR45_DMA_ADICR45_INCD_SHFT  7
#define HWIO_DMA_ADICR45_DMA_ADICR45_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR45_DMA_ADICR45_CBLS_SHFT  8
#define HWIO_DMA_ADICR45_DMA_ADICR45_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR45_DMA_ADICR45_CBLD_SHFT  12
#define HWIO_DMA_ADICR45_DMA_ADICR45_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR45_DMA_ADICR45_SHCT_SHFT  16
#define HWIO_DMA_ADICR45_DMA_ADICR45_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR45_DMA_ADICR45_SCBE_SHFT  20
#define HWIO_DMA_ADICR45_DMA_ADICR45_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR45_DMA_ADICR45_DCBE_SHFT  21
#define HWIO_DMA_ADICR45_DMA_ADICR45_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR45_DMA_ADICR45_STAMP_SHFT 22
#define HWIO_DMA_ADICR45_DMA_ADICR45_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR45_DMA_ADICR45_WRPSE_SHFT 24
#define HWIO_DMA_ADICR45_DMA_ADICR45_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR45_DMA_ADICR45_WRPDE_SHFT 25
#define HWIO_DMA_ADICR45_DMA_ADICR45_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR45_DMA_ADICR45_INTCT_SHFT 26
#define HWIO_DMA_ADICR45_DMA_ADICR45_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR45_DMA_ADICR45_IRDV_SHFT  28
#define HWIO_DMA_ADICR45_DMA_ADICR45_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR45_ADDR                     0xF00A25B4
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_TREL_SHFT   0
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR45_DMA_CHCFGR45_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR45_ADDR                   0xF00A25B8
#define HWIO_DMA_SHADR45_DMA_SHADR45_SHADR_SHFT 0
#define HWIO_DMA_SHADR45_DMA_SHADR45_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA45_ADDR                     0xF00A25BC
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_LXO_SHFT    15
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_ICH_SHFT    18
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_IPM_SHFT    19
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_SWB_SHFT    24
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_CICH_SHFT   26
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_SIT_SHFT    27
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_SCH_SHFT    31
#define HWIO_DMA_CTLSTA45_DMA_CTLSTA45_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC46_ADDR                   0xF00A25C0
#define HWIO_DMA_RDCRC46_DMA_RDCRC46_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC46_DMA_RDCRC46_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC46_ADDR                   0xF00A25C4
#define HWIO_DMA_SDCRC46_DMA_SDCRC46_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC46_DMA_SDCRC46_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR46_ADDR                 0xF00A25C8
#define HWIO_DMA_SADR46_DMA_SADR46_SADR_SHFT 0
#define HWIO_DMA_SADR46_DMA_SADR46_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR46_ADDR                 0xF00A25CC
#define HWIO_DMA_DADR46_DMA_DADR46_DADR_SHFT 0
#define HWIO_DMA_DADR46_DMA_DADR46_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR46_ADDR                   0xF00A25D0
#define HWIO_DMA_ADICR46_DMA_ADICR46_SMF_SHFT   0
#define HWIO_DMA_ADICR46_DMA_ADICR46_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR46_DMA_ADICR46_INCS_SHFT  3
#define HWIO_DMA_ADICR46_DMA_ADICR46_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR46_DMA_ADICR46_DMF_SHFT   4
#define HWIO_DMA_ADICR46_DMA_ADICR46_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR46_DMA_ADICR46_INCD_SHFT  7
#define HWIO_DMA_ADICR46_DMA_ADICR46_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR46_DMA_ADICR46_CBLS_SHFT  8
#define HWIO_DMA_ADICR46_DMA_ADICR46_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR46_DMA_ADICR46_CBLD_SHFT  12
#define HWIO_DMA_ADICR46_DMA_ADICR46_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR46_DMA_ADICR46_SHCT_SHFT  16
#define HWIO_DMA_ADICR46_DMA_ADICR46_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR46_DMA_ADICR46_SCBE_SHFT  20
#define HWIO_DMA_ADICR46_DMA_ADICR46_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR46_DMA_ADICR46_DCBE_SHFT  21
#define HWIO_DMA_ADICR46_DMA_ADICR46_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR46_DMA_ADICR46_STAMP_SHFT 22
#define HWIO_DMA_ADICR46_DMA_ADICR46_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR46_DMA_ADICR46_WRPSE_SHFT 24
#define HWIO_DMA_ADICR46_DMA_ADICR46_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR46_DMA_ADICR46_WRPDE_SHFT 25
#define HWIO_DMA_ADICR46_DMA_ADICR46_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR46_DMA_ADICR46_INTCT_SHFT 26
#define HWIO_DMA_ADICR46_DMA_ADICR46_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR46_DMA_ADICR46_IRDV_SHFT  28
#define HWIO_DMA_ADICR46_DMA_ADICR46_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR46_ADDR                     0xF00A25D4
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_TREL_SHFT   0
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR46_DMA_CHCFGR46_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR46_ADDR                   0xF00A25D8
#define HWIO_DMA_SHADR46_DMA_SHADR46_SHADR_SHFT 0
#define HWIO_DMA_SHADR46_DMA_SHADR46_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA46_ADDR                     0xF00A25DC
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_LXO_SHFT    15
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_ICH_SHFT    18
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_IPM_SHFT    19
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_SWB_SHFT    24
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_CICH_SHFT   26
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_SIT_SHFT    27
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_SCH_SHFT    31
#define HWIO_DMA_CTLSTA46_DMA_CTLSTA46_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC47_ADDR                   0xF00A25E0
#define HWIO_DMA_RDCRC47_DMA_RDCRC47_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC47_DMA_RDCRC47_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC47_ADDR                   0xF00A25E4
#define HWIO_DMA_SDCRC47_DMA_SDCRC47_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC47_DMA_SDCRC47_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR47_ADDR                 0xF00A25E8
#define HWIO_DMA_SADR47_DMA_SADR47_SADR_SHFT 0
#define HWIO_DMA_SADR47_DMA_SADR47_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR47_ADDR                 0xF00A25EC
#define HWIO_DMA_DADR47_DMA_DADR47_DADR_SHFT 0
#define HWIO_DMA_DADR47_DMA_DADR47_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR47_ADDR                   0xF00A25F0
#define HWIO_DMA_ADICR47_DMA_ADICR47_SMF_SHFT   0
#define HWIO_DMA_ADICR47_DMA_ADICR47_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR47_DMA_ADICR47_INCS_SHFT  3
#define HWIO_DMA_ADICR47_DMA_ADICR47_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR47_DMA_ADICR47_DMF_SHFT   4
#define HWIO_DMA_ADICR47_DMA_ADICR47_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR47_DMA_ADICR47_INCD_SHFT  7
#define HWIO_DMA_ADICR47_DMA_ADICR47_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR47_DMA_ADICR47_CBLS_SHFT  8
#define HWIO_DMA_ADICR47_DMA_ADICR47_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR47_DMA_ADICR47_CBLD_SHFT  12
#define HWIO_DMA_ADICR47_DMA_ADICR47_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR47_DMA_ADICR47_SHCT_SHFT  16
#define HWIO_DMA_ADICR47_DMA_ADICR47_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR47_DMA_ADICR47_SCBE_SHFT  20
#define HWIO_DMA_ADICR47_DMA_ADICR47_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR47_DMA_ADICR47_DCBE_SHFT  21
#define HWIO_DMA_ADICR47_DMA_ADICR47_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR47_DMA_ADICR47_STAMP_SHFT 22
#define HWIO_DMA_ADICR47_DMA_ADICR47_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR47_DMA_ADICR47_WRPSE_SHFT 24
#define HWIO_DMA_ADICR47_DMA_ADICR47_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR47_DMA_ADICR47_WRPDE_SHFT 25
#define HWIO_DMA_ADICR47_DMA_ADICR47_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR47_DMA_ADICR47_INTCT_SHFT 26
#define HWIO_DMA_ADICR47_DMA_ADICR47_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR47_DMA_ADICR47_IRDV_SHFT  28
#define HWIO_DMA_ADICR47_DMA_ADICR47_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR47_ADDR                     0xF00A25F4
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_TREL_SHFT   0
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR47_DMA_CHCFGR47_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR47_ADDR                   0xF00A25F8
#define HWIO_DMA_SHADR47_DMA_SHADR47_SHADR_SHFT 0
#define HWIO_DMA_SHADR47_DMA_SHADR47_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA47_ADDR                     0xF00A25FC
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_LXO_SHFT    15
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_ICH_SHFT    18
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_IPM_SHFT    19
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_SWB_SHFT    24
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_CICH_SHFT   26
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_SIT_SHFT    27
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_SCH_SHFT    31
#define HWIO_DMA_CTLSTA47_DMA_CTLSTA47_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC48_ADDR                   0xF00A2600
#define HWIO_DMA_RDCRC48_DMA_RDCRC48_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC48_DMA_RDCRC48_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC48_ADDR                   0xF00A2604
#define HWIO_DMA_SDCRC48_DMA_SDCRC48_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC48_DMA_SDCRC48_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR48_ADDR                 0xF00A2608
#define HWIO_DMA_SADR48_DMA_SADR48_SADR_SHFT 0
#define HWIO_DMA_SADR48_DMA_SADR48_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR48_ADDR                 0xF00A260C
#define HWIO_DMA_DADR48_DMA_DADR48_DADR_SHFT 0
#define HWIO_DMA_DADR48_DMA_DADR48_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR48_ADDR                   0xF00A2610
#define HWIO_DMA_ADICR48_DMA_ADICR48_SMF_SHFT   0
#define HWIO_DMA_ADICR48_DMA_ADICR48_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR48_DMA_ADICR48_INCS_SHFT  3
#define HWIO_DMA_ADICR48_DMA_ADICR48_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR48_DMA_ADICR48_DMF_SHFT   4
#define HWIO_DMA_ADICR48_DMA_ADICR48_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR48_DMA_ADICR48_INCD_SHFT  7
#define HWIO_DMA_ADICR48_DMA_ADICR48_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR48_DMA_ADICR48_CBLS_SHFT  8
#define HWIO_DMA_ADICR48_DMA_ADICR48_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR48_DMA_ADICR48_CBLD_SHFT  12
#define HWIO_DMA_ADICR48_DMA_ADICR48_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR48_DMA_ADICR48_SHCT_SHFT  16
#define HWIO_DMA_ADICR48_DMA_ADICR48_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR48_DMA_ADICR48_SCBE_SHFT  20
#define HWIO_DMA_ADICR48_DMA_ADICR48_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR48_DMA_ADICR48_DCBE_SHFT  21
#define HWIO_DMA_ADICR48_DMA_ADICR48_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR48_DMA_ADICR48_STAMP_SHFT 22
#define HWIO_DMA_ADICR48_DMA_ADICR48_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR48_DMA_ADICR48_WRPSE_SHFT 24
#define HWIO_DMA_ADICR48_DMA_ADICR48_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR48_DMA_ADICR48_WRPDE_SHFT 25
#define HWIO_DMA_ADICR48_DMA_ADICR48_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR48_DMA_ADICR48_INTCT_SHFT 26
#define HWIO_DMA_ADICR48_DMA_ADICR48_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR48_DMA_ADICR48_IRDV_SHFT  28
#define HWIO_DMA_ADICR48_DMA_ADICR48_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR48_ADDR                     0xF00A2614
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_TREL_SHFT   0
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR48_DMA_CHCFGR48_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR48_ADDR                   0xF00A2618
#define HWIO_DMA_SHADR48_DMA_SHADR48_SHADR_SHFT 0
#define HWIO_DMA_SHADR48_DMA_SHADR48_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA48_ADDR                     0xF00A261C
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_LXO_SHFT    15
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_ICH_SHFT    18
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_IPM_SHFT    19
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_SWB_SHFT    24
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_CICH_SHFT   26
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_SIT_SHFT    27
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_SCH_SHFT    31
#define HWIO_DMA_CTLSTA48_DMA_CTLSTA48_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC49_ADDR                   0xF00A2620
#define HWIO_DMA_RDCRC49_DMA_RDCRC49_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC49_DMA_RDCRC49_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC49_ADDR                   0xF00A2624
#define HWIO_DMA_SDCRC49_DMA_SDCRC49_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC49_DMA_SDCRC49_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR49_ADDR                 0xF00A2628
#define HWIO_DMA_SADR49_DMA_SADR49_SADR_SHFT 0
#define HWIO_DMA_SADR49_DMA_SADR49_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR49_ADDR                 0xF00A262C
#define HWIO_DMA_DADR49_DMA_DADR49_DADR_SHFT 0
#define HWIO_DMA_DADR49_DMA_DADR49_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR49_ADDR                   0xF00A2630
#define HWIO_DMA_ADICR49_DMA_ADICR49_SMF_SHFT   0
#define HWIO_DMA_ADICR49_DMA_ADICR49_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR49_DMA_ADICR49_INCS_SHFT  3
#define HWIO_DMA_ADICR49_DMA_ADICR49_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR49_DMA_ADICR49_DMF_SHFT   4
#define HWIO_DMA_ADICR49_DMA_ADICR49_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR49_DMA_ADICR49_INCD_SHFT  7
#define HWIO_DMA_ADICR49_DMA_ADICR49_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR49_DMA_ADICR49_CBLS_SHFT  8
#define HWIO_DMA_ADICR49_DMA_ADICR49_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR49_DMA_ADICR49_CBLD_SHFT  12
#define HWIO_DMA_ADICR49_DMA_ADICR49_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR49_DMA_ADICR49_SHCT_SHFT  16
#define HWIO_DMA_ADICR49_DMA_ADICR49_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR49_DMA_ADICR49_SCBE_SHFT  20
#define HWIO_DMA_ADICR49_DMA_ADICR49_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR49_DMA_ADICR49_DCBE_SHFT  21
#define HWIO_DMA_ADICR49_DMA_ADICR49_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR49_DMA_ADICR49_STAMP_SHFT 22
#define HWIO_DMA_ADICR49_DMA_ADICR49_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR49_DMA_ADICR49_WRPSE_SHFT 24
#define HWIO_DMA_ADICR49_DMA_ADICR49_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR49_DMA_ADICR49_WRPDE_SHFT 25
#define HWIO_DMA_ADICR49_DMA_ADICR49_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR49_DMA_ADICR49_INTCT_SHFT 26
#define HWIO_DMA_ADICR49_DMA_ADICR49_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR49_DMA_ADICR49_IRDV_SHFT  28
#define HWIO_DMA_ADICR49_DMA_ADICR49_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR49_ADDR                     0xF00A2634
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_TREL_SHFT   0
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR49_DMA_CHCFGR49_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR49_ADDR                   0xF00A2638
#define HWIO_DMA_SHADR49_DMA_SHADR49_SHADR_SHFT 0
#define HWIO_DMA_SHADR49_DMA_SHADR49_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA49_ADDR                     0xF00A263C
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_LXO_SHFT    15
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_ICH_SHFT    18
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_IPM_SHFT    19
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_SWB_SHFT    24
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_CICH_SHFT   26
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_SIT_SHFT    27
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_SCH_SHFT    31
#define HWIO_DMA_CTLSTA49_DMA_CTLSTA49_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC50_ADDR                   0xF00A2640
#define HWIO_DMA_RDCRC50_DMA_RDCRC50_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC50_DMA_RDCRC50_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC50_ADDR                   0xF00A2644
#define HWIO_DMA_SDCRC50_DMA_SDCRC50_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC50_DMA_SDCRC50_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR50_ADDR                 0xF00A2648
#define HWIO_DMA_SADR50_DMA_SADR50_SADR_SHFT 0
#define HWIO_DMA_SADR50_DMA_SADR50_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR50_ADDR                 0xF00A264C
#define HWIO_DMA_DADR50_DMA_DADR50_DADR_SHFT 0
#define HWIO_DMA_DADR50_DMA_DADR50_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR50_ADDR                   0xF00A2650
#define HWIO_DMA_ADICR50_DMA_ADICR50_SMF_SHFT   0
#define HWIO_DMA_ADICR50_DMA_ADICR50_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR50_DMA_ADICR50_INCS_SHFT  3
#define HWIO_DMA_ADICR50_DMA_ADICR50_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR50_DMA_ADICR50_DMF_SHFT   4
#define HWIO_DMA_ADICR50_DMA_ADICR50_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR50_DMA_ADICR50_INCD_SHFT  7
#define HWIO_DMA_ADICR50_DMA_ADICR50_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR50_DMA_ADICR50_CBLS_SHFT  8
#define HWIO_DMA_ADICR50_DMA_ADICR50_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR50_DMA_ADICR50_CBLD_SHFT  12
#define HWIO_DMA_ADICR50_DMA_ADICR50_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR50_DMA_ADICR50_SHCT_SHFT  16
#define HWIO_DMA_ADICR50_DMA_ADICR50_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR50_DMA_ADICR50_SCBE_SHFT  20
#define HWIO_DMA_ADICR50_DMA_ADICR50_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR50_DMA_ADICR50_DCBE_SHFT  21
#define HWIO_DMA_ADICR50_DMA_ADICR50_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR50_DMA_ADICR50_STAMP_SHFT 22
#define HWIO_DMA_ADICR50_DMA_ADICR50_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR50_DMA_ADICR50_WRPSE_SHFT 24
#define HWIO_DMA_ADICR50_DMA_ADICR50_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR50_DMA_ADICR50_WRPDE_SHFT 25
#define HWIO_DMA_ADICR50_DMA_ADICR50_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR50_DMA_ADICR50_INTCT_SHFT 26
#define HWIO_DMA_ADICR50_DMA_ADICR50_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR50_DMA_ADICR50_IRDV_SHFT  28
#define HWIO_DMA_ADICR50_DMA_ADICR50_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR50_ADDR                     0xF00A2654
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_TREL_SHFT   0
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR50_DMA_CHCFGR50_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR50_ADDR                   0xF00A2658
#define HWIO_DMA_SHADR50_DMA_SHADR50_SHADR_SHFT 0
#define HWIO_DMA_SHADR50_DMA_SHADR50_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA50_ADDR                     0xF00A265C
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_LXO_SHFT    15
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_ICH_SHFT    18
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_IPM_SHFT    19
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_SWB_SHFT    24
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_CICH_SHFT   26
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_SIT_SHFT    27
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_SCH_SHFT    31
#define HWIO_DMA_CTLSTA50_DMA_CTLSTA50_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC51_ADDR                   0xF00A2660
#define HWIO_DMA_RDCRC51_DMA_RDCRC51_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC51_DMA_RDCRC51_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC51_ADDR                   0xF00A2664
#define HWIO_DMA_SDCRC51_DMA_SDCRC51_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC51_DMA_SDCRC51_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR51_ADDR                 0xF00A2668
#define HWIO_DMA_SADR51_DMA_SADR51_SADR_SHFT 0
#define HWIO_DMA_SADR51_DMA_SADR51_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR51_ADDR                 0xF00A266C
#define HWIO_DMA_DADR51_DMA_DADR51_DADR_SHFT 0
#define HWIO_DMA_DADR51_DMA_DADR51_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR51_ADDR                   0xF00A2670
#define HWIO_DMA_ADICR51_DMA_ADICR51_SMF_SHFT   0
#define HWIO_DMA_ADICR51_DMA_ADICR51_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR51_DMA_ADICR51_INCS_SHFT  3
#define HWIO_DMA_ADICR51_DMA_ADICR51_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR51_DMA_ADICR51_DMF_SHFT   4
#define HWIO_DMA_ADICR51_DMA_ADICR51_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR51_DMA_ADICR51_INCD_SHFT  7
#define HWIO_DMA_ADICR51_DMA_ADICR51_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR51_DMA_ADICR51_CBLS_SHFT  8
#define HWIO_DMA_ADICR51_DMA_ADICR51_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR51_DMA_ADICR51_CBLD_SHFT  12
#define HWIO_DMA_ADICR51_DMA_ADICR51_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR51_DMA_ADICR51_SHCT_SHFT  16
#define HWIO_DMA_ADICR51_DMA_ADICR51_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR51_DMA_ADICR51_SCBE_SHFT  20
#define HWIO_DMA_ADICR51_DMA_ADICR51_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR51_DMA_ADICR51_DCBE_SHFT  21
#define HWIO_DMA_ADICR51_DMA_ADICR51_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR51_DMA_ADICR51_STAMP_SHFT 22
#define HWIO_DMA_ADICR51_DMA_ADICR51_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR51_DMA_ADICR51_WRPSE_SHFT 24
#define HWIO_DMA_ADICR51_DMA_ADICR51_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR51_DMA_ADICR51_WRPDE_SHFT 25
#define HWIO_DMA_ADICR51_DMA_ADICR51_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR51_DMA_ADICR51_INTCT_SHFT 26
#define HWIO_DMA_ADICR51_DMA_ADICR51_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR51_DMA_ADICR51_IRDV_SHFT  28
#define HWIO_DMA_ADICR51_DMA_ADICR51_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR51_ADDR                     0xF00A2674
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_TREL_SHFT   0
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR51_DMA_CHCFGR51_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR51_ADDR                   0xF00A2678
#define HWIO_DMA_SHADR51_DMA_SHADR51_SHADR_SHFT 0
#define HWIO_DMA_SHADR51_DMA_SHADR51_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA51_ADDR                     0xF00A267C
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_LXO_SHFT    15
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_ICH_SHFT    18
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_IPM_SHFT    19
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_SWB_SHFT    24
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_CICH_SHFT   26
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_SIT_SHFT    27
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_SCH_SHFT    31
#define HWIO_DMA_CTLSTA51_DMA_CTLSTA51_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC52_ADDR                   0xF00A2680
#define HWIO_DMA_RDCRC52_DMA_RDCRC52_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC52_DMA_RDCRC52_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC52_ADDR                   0xF00A2684
#define HWIO_DMA_SDCRC52_DMA_SDCRC52_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC52_DMA_SDCRC52_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR52_ADDR                 0xF00A2688
#define HWIO_DMA_SADR52_DMA_SADR52_SADR_SHFT 0
#define HWIO_DMA_SADR52_DMA_SADR52_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR52_ADDR                 0xF00A268C
#define HWIO_DMA_DADR52_DMA_DADR52_DADR_SHFT 0
#define HWIO_DMA_DADR52_DMA_DADR52_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR52_ADDR                   0xF00A2690
#define HWIO_DMA_ADICR52_DMA_ADICR52_SMF_SHFT   0
#define HWIO_DMA_ADICR52_DMA_ADICR52_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR52_DMA_ADICR52_INCS_SHFT  3
#define HWIO_DMA_ADICR52_DMA_ADICR52_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR52_DMA_ADICR52_DMF_SHFT   4
#define HWIO_DMA_ADICR52_DMA_ADICR52_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR52_DMA_ADICR52_INCD_SHFT  7
#define HWIO_DMA_ADICR52_DMA_ADICR52_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR52_DMA_ADICR52_CBLS_SHFT  8
#define HWIO_DMA_ADICR52_DMA_ADICR52_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR52_DMA_ADICR52_CBLD_SHFT  12
#define HWIO_DMA_ADICR52_DMA_ADICR52_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR52_DMA_ADICR52_SHCT_SHFT  16
#define HWIO_DMA_ADICR52_DMA_ADICR52_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR52_DMA_ADICR52_SCBE_SHFT  20
#define HWIO_DMA_ADICR52_DMA_ADICR52_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR52_DMA_ADICR52_DCBE_SHFT  21
#define HWIO_DMA_ADICR52_DMA_ADICR52_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR52_DMA_ADICR52_STAMP_SHFT 22
#define HWIO_DMA_ADICR52_DMA_ADICR52_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR52_DMA_ADICR52_WRPSE_SHFT 24
#define HWIO_DMA_ADICR52_DMA_ADICR52_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR52_DMA_ADICR52_WRPDE_SHFT 25
#define HWIO_DMA_ADICR52_DMA_ADICR52_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR52_DMA_ADICR52_INTCT_SHFT 26
#define HWIO_DMA_ADICR52_DMA_ADICR52_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR52_DMA_ADICR52_IRDV_SHFT  28
#define HWIO_DMA_ADICR52_DMA_ADICR52_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR52_ADDR                     0xF00A2694
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_TREL_SHFT   0
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR52_DMA_CHCFGR52_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR52_ADDR                   0xF00A2698
#define HWIO_DMA_SHADR52_DMA_SHADR52_SHADR_SHFT 0
#define HWIO_DMA_SHADR52_DMA_SHADR52_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA52_ADDR                     0xF00A269C
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_LXO_SHFT    15
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_ICH_SHFT    18
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_IPM_SHFT    19
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_SWB_SHFT    24
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_CICH_SHFT   26
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_SIT_SHFT    27
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_SCH_SHFT    31
#define HWIO_DMA_CTLSTA52_DMA_CTLSTA52_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC53_ADDR                   0xF00A26A0
#define HWIO_DMA_RDCRC53_DMA_RDCRC53_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC53_DMA_RDCRC53_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC53_ADDR                   0xF00A26A4
#define HWIO_DMA_SDCRC53_DMA_SDCRC53_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC53_DMA_SDCRC53_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR53_ADDR                 0xF00A26A8
#define HWIO_DMA_SADR53_DMA_SADR53_SADR_SHFT 0
#define HWIO_DMA_SADR53_DMA_SADR53_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR53_ADDR                 0xF00A26AC
#define HWIO_DMA_DADR53_DMA_DADR53_DADR_SHFT 0
#define HWIO_DMA_DADR53_DMA_DADR53_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR53_ADDR                   0xF00A26B0
#define HWIO_DMA_ADICR53_DMA_ADICR53_SMF_SHFT   0
#define HWIO_DMA_ADICR53_DMA_ADICR53_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR53_DMA_ADICR53_INCS_SHFT  3
#define HWIO_DMA_ADICR53_DMA_ADICR53_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR53_DMA_ADICR53_DMF_SHFT   4
#define HWIO_DMA_ADICR53_DMA_ADICR53_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR53_DMA_ADICR53_INCD_SHFT  7
#define HWIO_DMA_ADICR53_DMA_ADICR53_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR53_DMA_ADICR53_CBLS_SHFT  8
#define HWIO_DMA_ADICR53_DMA_ADICR53_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR53_DMA_ADICR53_CBLD_SHFT  12
#define HWIO_DMA_ADICR53_DMA_ADICR53_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR53_DMA_ADICR53_SHCT_SHFT  16
#define HWIO_DMA_ADICR53_DMA_ADICR53_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR53_DMA_ADICR53_SCBE_SHFT  20
#define HWIO_DMA_ADICR53_DMA_ADICR53_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR53_DMA_ADICR53_DCBE_SHFT  21
#define HWIO_DMA_ADICR53_DMA_ADICR53_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR53_DMA_ADICR53_STAMP_SHFT 22
#define HWIO_DMA_ADICR53_DMA_ADICR53_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR53_DMA_ADICR53_WRPSE_SHFT 24
#define HWIO_DMA_ADICR53_DMA_ADICR53_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR53_DMA_ADICR53_WRPDE_SHFT 25
#define HWIO_DMA_ADICR53_DMA_ADICR53_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR53_DMA_ADICR53_INTCT_SHFT 26
#define HWIO_DMA_ADICR53_DMA_ADICR53_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR53_DMA_ADICR53_IRDV_SHFT  28
#define HWIO_DMA_ADICR53_DMA_ADICR53_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR53_ADDR                     0xF00A26B4
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_TREL_SHFT   0
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR53_DMA_CHCFGR53_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR53_ADDR                   0xF00A26B8
#define HWIO_DMA_SHADR53_DMA_SHADR53_SHADR_SHFT 0
#define HWIO_DMA_SHADR53_DMA_SHADR53_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA53_ADDR                     0xF00A26BC
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_LXO_SHFT    15
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_ICH_SHFT    18
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_IPM_SHFT    19
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_SWB_SHFT    24
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_CICH_SHFT   26
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_SIT_SHFT    27
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_SCH_SHFT    31
#define HWIO_DMA_CTLSTA53_DMA_CTLSTA53_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC54_ADDR                   0xF00A26C0
#define HWIO_DMA_RDCRC54_DMA_RDCRC54_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC54_DMA_RDCRC54_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC54_ADDR                   0xF00A26C4
#define HWIO_DMA_SDCRC54_DMA_SDCRC54_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC54_DMA_SDCRC54_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR54_ADDR                 0xF00A26C8
#define HWIO_DMA_SADR54_DMA_SADR54_SADR_SHFT 0
#define HWIO_DMA_SADR54_DMA_SADR54_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR54_ADDR                 0xF00A26CC
#define HWIO_DMA_DADR54_DMA_DADR54_DADR_SHFT 0
#define HWIO_DMA_DADR54_DMA_DADR54_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR54_ADDR                   0xF00A26D0
#define HWIO_DMA_ADICR54_DMA_ADICR54_SMF_SHFT   0
#define HWIO_DMA_ADICR54_DMA_ADICR54_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR54_DMA_ADICR54_INCS_SHFT  3
#define HWIO_DMA_ADICR54_DMA_ADICR54_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR54_DMA_ADICR54_DMF_SHFT   4
#define HWIO_DMA_ADICR54_DMA_ADICR54_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR54_DMA_ADICR54_INCD_SHFT  7
#define HWIO_DMA_ADICR54_DMA_ADICR54_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR54_DMA_ADICR54_CBLS_SHFT  8
#define HWIO_DMA_ADICR54_DMA_ADICR54_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR54_DMA_ADICR54_CBLD_SHFT  12
#define HWIO_DMA_ADICR54_DMA_ADICR54_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR54_DMA_ADICR54_SHCT_SHFT  16
#define HWIO_DMA_ADICR54_DMA_ADICR54_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR54_DMA_ADICR54_SCBE_SHFT  20
#define HWIO_DMA_ADICR54_DMA_ADICR54_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR54_DMA_ADICR54_DCBE_SHFT  21
#define HWIO_DMA_ADICR54_DMA_ADICR54_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR54_DMA_ADICR54_STAMP_SHFT 22
#define HWIO_DMA_ADICR54_DMA_ADICR54_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR54_DMA_ADICR54_WRPSE_SHFT 24
#define HWIO_DMA_ADICR54_DMA_ADICR54_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR54_DMA_ADICR54_WRPDE_SHFT 25
#define HWIO_DMA_ADICR54_DMA_ADICR54_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR54_DMA_ADICR54_INTCT_SHFT 26
#define HWIO_DMA_ADICR54_DMA_ADICR54_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR54_DMA_ADICR54_IRDV_SHFT  28
#define HWIO_DMA_ADICR54_DMA_ADICR54_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR54_ADDR                     0xF00A26D4
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_TREL_SHFT   0
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR54_DMA_CHCFGR54_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR54_ADDR                   0xF00A26D8
#define HWIO_DMA_SHADR54_DMA_SHADR54_SHADR_SHFT 0
#define HWIO_DMA_SHADR54_DMA_SHADR54_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA54_ADDR                     0xF00A26DC
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_LXO_SHFT    15
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_ICH_SHFT    18
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_IPM_SHFT    19
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_SWB_SHFT    24
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_CICH_SHFT   26
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_SIT_SHFT    27
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_SCH_SHFT    31
#define HWIO_DMA_CTLSTA54_DMA_CTLSTA54_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC55_ADDR                   0xF00A26E0
#define HWIO_DMA_RDCRC55_DMA_RDCRC55_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC55_DMA_RDCRC55_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC55_ADDR                   0xF00A26E4
#define HWIO_DMA_SDCRC55_DMA_SDCRC55_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC55_DMA_SDCRC55_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR55_ADDR                 0xF00A26E8
#define HWIO_DMA_SADR55_DMA_SADR55_SADR_SHFT 0
#define HWIO_DMA_SADR55_DMA_SADR55_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR55_ADDR                 0xF00A26EC
#define HWIO_DMA_DADR55_DMA_DADR55_DADR_SHFT 0
#define HWIO_DMA_DADR55_DMA_DADR55_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR55_ADDR                   0xF00A26F0
#define HWIO_DMA_ADICR55_DMA_ADICR55_SMF_SHFT   0
#define HWIO_DMA_ADICR55_DMA_ADICR55_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR55_DMA_ADICR55_INCS_SHFT  3
#define HWIO_DMA_ADICR55_DMA_ADICR55_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR55_DMA_ADICR55_DMF_SHFT   4
#define HWIO_DMA_ADICR55_DMA_ADICR55_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR55_DMA_ADICR55_INCD_SHFT  7
#define HWIO_DMA_ADICR55_DMA_ADICR55_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR55_DMA_ADICR55_CBLS_SHFT  8
#define HWIO_DMA_ADICR55_DMA_ADICR55_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR55_DMA_ADICR55_CBLD_SHFT  12
#define HWIO_DMA_ADICR55_DMA_ADICR55_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR55_DMA_ADICR55_SHCT_SHFT  16
#define HWIO_DMA_ADICR55_DMA_ADICR55_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR55_DMA_ADICR55_SCBE_SHFT  20
#define HWIO_DMA_ADICR55_DMA_ADICR55_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR55_DMA_ADICR55_DCBE_SHFT  21
#define HWIO_DMA_ADICR55_DMA_ADICR55_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR55_DMA_ADICR55_STAMP_SHFT 22
#define HWIO_DMA_ADICR55_DMA_ADICR55_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR55_DMA_ADICR55_WRPSE_SHFT 24
#define HWIO_DMA_ADICR55_DMA_ADICR55_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR55_DMA_ADICR55_WRPDE_SHFT 25
#define HWIO_DMA_ADICR55_DMA_ADICR55_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR55_DMA_ADICR55_INTCT_SHFT 26
#define HWIO_DMA_ADICR55_DMA_ADICR55_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR55_DMA_ADICR55_IRDV_SHFT  28
#define HWIO_DMA_ADICR55_DMA_ADICR55_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR55_ADDR                     0xF00A26F4
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_TREL_SHFT   0
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR55_DMA_CHCFGR55_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR55_ADDR                   0xF00A26F8
#define HWIO_DMA_SHADR55_DMA_SHADR55_SHADR_SHFT 0
#define HWIO_DMA_SHADR55_DMA_SHADR55_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA55_ADDR                     0xF00A26FC
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_LXO_SHFT    15
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_ICH_SHFT    18
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_IPM_SHFT    19
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_SWB_SHFT    24
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_CICH_SHFT   26
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_SIT_SHFT    27
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_SCH_SHFT    31
#define HWIO_DMA_CTLSTA55_DMA_CTLSTA55_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC56_ADDR                   0xF00A2700
#define HWIO_DMA_RDCRC56_DMA_RDCRC56_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC56_DMA_RDCRC56_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC56_ADDR                   0xF00A2704
#define HWIO_DMA_SDCRC56_DMA_SDCRC56_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC56_DMA_SDCRC56_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR56_ADDR                 0xF00A2708
#define HWIO_DMA_SADR56_DMA_SADR56_SADR_SHFT 0
#define HWIO_DMA_SADR56_DMA_SADR56_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR56_ADDR                 0xF00A270C
#define HWIO_DMA_DADR56_DMA_DADR56_DADR_SHFT 0
#define HWIO_DMA_DADR56_DMA_DADR56_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR56_ADDR                   0xF00A2710
#define HWIO_DMA_ADICR56_DMA_ADICR56_SMF_SHFT   0
#define HWIO_DMA_ADICR56_DMA_ADICR56_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR56_DMA_ADICR56_INCS_SHFT  3
#define HWIO_DMA_ADICR56_DMA_ADICR56_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR56_DMA_ADICR56_DMF_SHFT   4
#define HWIO_DMA_ADICR56_DMA_ADICR56_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR56_DMA_ADICR56_INCD_SHFT  7
#define HWIO_DMA_ADICR56_DMA_ADICR56_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR56_DMA_ADICR56_CBLS_SHFT  8
#define HWIO_DMA_ADICR56_DMA_ADICR56_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR56_DMA_ADICR56_CBLD_SHFT  12
#define HWIO_DMA_ADICR56_DMA_ADICR56_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR56_DMA_ADICR56_SHCT_SHFT  16
#define HWIO_DMA_ADICR56_DMA_ADICR56_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR56_DMA_ADICR56_SCBE_SHFT  20
#define HWIO_DMA_ADICR56_DMA_ADICR56_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR56_DMA_ADICR56_DCBE_SHFT  21
#define HWIO_DMA_ADICR56_DMA_ADICR56_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR56_DMA_ADICR56_STAMP_SHFT 22
#define HWIO_DMA_ADICR56_DMA_ADICR56_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR56_DMA_ADICR56_WRPSE_SHFT 24
#define HWIO_DMA_ADICR56_DMA_ADICR56_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR56_DMA_ADICR56_WRPDE_SHFT 25
#define HWIO_DMA_ADICR56_DMA_ADICR56_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR56_DMA_ADICR56_INTCT_SHFT 26
#define HWIO_DMA_ADICR56_DMA_ADICR56_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR56_DMA_ADICR56_IRDV_SHFT  28
#define HWIO_DMA_ADICR56_DMA_ADICR56_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR56_ADDR                     0xF00A2714
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_TREL_SHFT   0
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR56_DMA_CHCFGR56_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR56_ADDR                   0xF00A2718
#define HWIO_DMA_SHADR56_DMA_SHADR56_SHADR_SHFT 0
#define HWIO_DMA_SHADR56_DMA_SHADR56_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA56_ADDR                     0xF00A271C
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_LXO_SHFT    15
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_ICH_SHFT    18
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_IPM_SHFT    19
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_SWB_SHFT    24
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_CICH_SHFT   26
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_SIT_SHFT    27
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_SCH_SHFT    31
#define HWIO_DMA_CTLSTA56_DMA_CTLSTA56_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC57_ADDR                   0xF00A2720
#define HWIO_DMA_RDCRC57_DMA_RDCRC57_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC57_DMA_RDCRC57_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC57_ADDR                   0xF00A2724
#define HWIO_DMA_SDCRC57_DMA_SDCRC57_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC57_DMA_SDCRC57_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR57_ADDR                 0xF00A2728
#define HWIO_DMA_SADR57_DMA_SADR57_SADR_SHFT 0
#define HWIO_DMA_SADR57_DMA_SADR57_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR57_ADDR                 0xF00A272C
#define HWIO_DMA_DADR57_DMA_DADR57_DADR_SHFT 0
#define HWIO_DMA_DADR57_DMA_DADR57_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR57_ADDR                   0xF00A2730
#define HWIO_DMA_ADICR57_DMA_ADICR57_SMF_SHFT   0
#define HWIO_DMA_ADICR57_DMA_ADICR57_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR57_DMA_ADICR57_INCS_SHFT  3
#define HWIO_DMA_ADICR57_DMA_ADICR57_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR57_DMA_ADICR57_DMF_SHFT   4
#define HWIO_DMA_ADICR57_DMA_ADICR57_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR57_DMA_ADICR57_INCD_SHFT  7
#define HWIO_DMA_ADICR57_DMA_ADICR57_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR57_DMA_ADICR57_CBLS_SHFT  8
#define HWIO_DMA_ADICR57_DMA_ADICR57_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR57_DMA_ADICR57_CBLD_SHFT  12
#define HWIO_DMA_ADICR57_DMA_ADICR57_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR57_DMA_ADICR57_SHCT_SHFT  16
#define HWIO_DMA_ADICR57_DMA_ADICR57_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR57_DMA_ADICR57_SCBE_SHFT  20
#define HWIO_DMA_ADICR57_DMA_ADICR57_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR57_DMA_ADICR57_DCBE_SHFT  21
#define HWIO_DMA_ADICR57_DMA_ADICR57_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR57_DMA_ADICR57_STAMP_SHFT 22
#define HWIO_DMA_ADICR57_DMA_ADICR57_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR57_DMA_ADICR57_WRPSE_SHFT 24
#define HWIO_DMA_ADICR57_DMA_ADICR57_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR57_DMA_ADICR57_WRPDE_SHFT 25
#define HWIO_DMA_ADICR57_DMA_ADICR57_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR57_DMA_ADICR57_INTCT_SHFT 26
#define HWIO_DMA_ADICR57_DMA_ADICR57_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR57_DMA_ADICR57_IRDV_SHFT  28
#define HWIO_DMA_ADICR57_DMA_ADICR57_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR57_ADDR                     0xF00A2734
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_TREL_SHFT   0
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR57_DMA_CHCFGR57_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR57_ADDR                   0xF00A2738
#define HWIO_DMA_SHADR57_DMA_SHADR57_SHADR_SHFT 0
#define HWIO_DMA_SHADR57_DMA_SHADR57_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA57_ADDR                     0xF00A273C
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_LXO_SHFT    15
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_ICH_SHFT    18
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_IPM_SHFT    19
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_SWB_SHFT    24
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_CICH_SHFT   26
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_SIT_SHFT    27
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_SCH_SHFT    31
#define HWIO_DMA_CTLSTA57_DMA_CTLSTA57_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC58_ADDR                   0xF00A2740
#define HWIO_DMA_RDCRC58_DMA_RDCRC58_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC58_DMA_RDCRC58_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC58_ADDR                   0xF00A2744
#define HWIO_DMA_SDCRC58_DMA_SDCRC58_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC58_DMA_SDCRC58_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR58_ADDR                 0xF00A2748
#define HWIO_DMA_SADR58_DMA_SADR58_SADR_SHFT 0
#define HWIO_DMA_SADR58_DMA_SADR58_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR58_ADDR                 0xF00A274C
#define HWIO_DMA_DADR58_DMA_DADR58_DADR_SHFT 0
#define HWIO_DMA_DADR58_DMA_DADR58_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR58_ADDR                   0xF00A2750
#define HWIO_DMA_ADICR58_DMA_ADICR58_SMF_SHFT   0
#define HWIO_DMA_ADICR58_DMA_ADICR58_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR58_DMA_ADICR58_INCS_SHFT  3
#define HWIO_DMA_ADICR58_DMA_ADICR58_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR58_DMA_ADICR58_DMF_SHFT   4
#define HWIO_DMA_ADICR58_DMA_ADICR58_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR58_DMA_ADICR58_INCD_SHFT  7
#define HWIO_DMA_ADICR58_DMA_ADICR58_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR58_DMA_ADICR58_CBLS_SHFT  8
#define HWIO_DMA_ADICR58_DMA_ADICR58_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR58_DMA_ADICR58_CBLD_SHFT  12
#define HWIO_DMA_ADICR58_DMA_ADICR58_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR58_DMA_ADICR58_SHCT_SHFT  16
#define HWIO_DMA_ADICR58_DMA_ADICR58_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR58_DMA_ADICR58_SCBE_SHFT  20
#define HWIO_DMA_ADICR58_DMA_ADICR58_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR58_DMA_ADICR58_DCBE_SHFT  21
#define HWIO_DMA_ADICR58_DMA_ADICR58_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR58_DMA_ADICR58_STAMP_SHFT 22
#define HWIO_DMA_ADICR58_DMA_ADICR58_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR58_DMA_ADICR58_WRPSE_SHFT 24
#define HWIO_DMA_ADICR58_DMA_ADICR58_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR58_DMA_ADICR58_WRPDE_SHFT 25
#define HWIO_DMA_ADICR58_DMA_ADICR58_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR58_DMA_ADICR58_INTCT_SHFT 26
#define HWIO_DMA_ADICR58_DMA_ADICR58_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR58_DMA_ADICR58_IRDV_SHFT  28
#define HWIO_DMA_ADICR58_DMA_ADICR58_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR58_ADDR                     0xF00A2754
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_TREL_SHFT   0
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR58_DMA_CHCFGR58_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR58_ADDR                   0xF00A2758
#define HWIO_DMA_SHADR58_DMA_SHADR58_SHADR_SHFT 0
#define HWIO_DMA_SHADR58_DMA_SHADR58_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA58_ADDR                     0xF00A275C
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_LXO_SHFT    15
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_ICH_SHFT    18
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_IPM_SHFT    19
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_SWB_SHFT    24
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_CICH_SHFT   26
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_SIT_SHFT    27
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_SCH_SHFT    31
#define HWIO_DMA_CTLSTA58_DMA_CTLSTA58_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC59_ADDR                   0xF00A2760
#define HWIO_DMA_RDCRC59_DMA_RDCRC59_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC59_DMA_RDCRC59_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC59_ADDR                   0xF00A2764
#define HWIO_DMA_SDCRC59_DMA_SDCRC59_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC59_DMA_SDCRC59_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR59_ADDR                 0xF00A2768
#define HWIO_DMA_SADR59_DMA_SADR59_SADR_SHFT 0
#define HWIO_DMA_SADR59_DMA_SADR59_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR59_ADDR                 0xF00A276C
#define HWIO_DMA_DADR59_DMA_DADR59_DADR_SHFT 0
#define HWIO_DMA_DADR59_DMA_DADR59_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR59_ADDR                   0xF00A2770
#define HWIO_DMA_ADICR59_DMA_ADICR59_SMF_SHFT   0
#define HWIO_DMA_ADICR59_DMA_ADICR59_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR59_DMA_ADICR59_INCS_SHFT  3
#define HWIO_DMA_ADICR59_DMA_ADICR59_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR59_DMA_ADICR59_DMF_SHFT   4
#define HWIO_DMA_ADICR59_DMA_ADICR59_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR59_DMA_ADICR59_INCD_SHFT  7
#define HWIO_DMA_ADICR59_DMA_ADICR59_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR59_DMA_ADICR59_CBLS_SHFT  8
#define HWIO_DMA_ADICR59_DMA_ADICR59_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR59_DMA_ADICR59_CBLD_SHFT  12
#define HWIO_DMA_ADICR59_DMA_ADICR59_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR59_DMA_ADICR59_SHCT_SHFT  16
#define HWIO_DMA_ADICR59_DMA_ADICR59_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR59_DMA_ADICR59_SCBE_SHFT  20
#define HWIO_DMA_ADICR59_DMA_ADICR59_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR59_DMA_ADICR59_DCBE_SHFT  21
#define HWIO_DMA_ADICR59_DMA_ADICR59_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR59_DMA_ADICR59_STAMP_SHFT 22
#define HWIO_DMA_ADICR59_DMA_ADICR59_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR59_DMA_ADICR59_WRPSE_SHFT 24
#define HWIO_DMA_ADICR59_DMA_ADICR59_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR59_DMA_ADICR59_WRPDE_SHFT 25
#define HWIO_DMA_ADICR59_DMA_ADICR59_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR59_DMA_ADICR59_INTCT_SHFT 26
#define HWIO_DMA_ADICR59_DMA_ADICR59_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR59_DMA_ADICR59_IRDV_SHFT  28
#define HWIO_DMA_ADICR59_DMA_ADICR59_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR59_ADDR                     0xF00A2774
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_TREL_SHFT   0
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR59_DMA_CHCFGR59_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR59_ADDR                   0xF00A2778
#define HWIO_DMA_SHADR59_DMA_SHADR59_SHADR_SHFT 0
#define HWIO_DMA_SHADR59_DMA_SHADR59_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA59_ADDR                     0xF00A277C
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_LXO_SHFT    15
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_ICH_SHFT    18
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_IPM_SHFT    19
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_SWB_SHFT    24
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_CICH_SHFT   26
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_SIT_SHFT    27
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_SCH_SHFT    31
#define HWIO_DMA_CTLSTA59_DMA_CTLSTA59_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC60_ADDR                   0xF00A2780
#define HWIO_DMA_RDCRC60_DMA_RDCRC60_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC60_DMA_RDCRC60_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC60_ADDR                   0xF00A2784
#define HWIO_DMA_SDCRC60_DMA_SDCRC60_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC60_DMA_SDCRC60_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR60_ADDR                 0xF00A2788
#define HWIO_DMA_SADR60_DMA_SADR60_SADR_SHFT 0
#define HWIO_DMA_SADR60_DMA_SADR60_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR60_ADDR                 0xF00A278C
#define HWIO_DMA_DADR60_DMA_DADR60_DADR_SHFT 0
#define HWIO_DMA_DADR60_DMA_DADR60_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR60_ADDR                   0xF00A2790
#define HWIO_DMA_ADICR60_DMA_ADICR60_SMF_SHFT   0
#define HWIO_DMA_ADICR60_DMA_ADICR60_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR60_DMA_ADICR60_INCS_SHFT  3
#define HWIO_DMA_ADICR60_DMA_ADICR60_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR60_DMA_ADICR60_DMF_SHFT   4
#define HWIO_DMA_ADICR60_DMA_ADICR60_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR60_DMA_ADICR60_INCD_SHFT  7
#define HWIO_DMA_ADICR60_DMA_ADICR60_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR60_DMA_ADICR60_CBLS_SHFT  8
#define HWIO_DMA_ADICR60_DMA_ADICR60_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR60_DMA_ADICR60_CBLD_SHFT  12
#define HWIO_DMA_ADICR60_DMA_ADICR60_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR60_DMA_ADICR60_SHCT_SHFT  16
#define HWIO_DMA_ADICR60_DMA_ADICR60_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR60_DMA_ADICR60_SCBE_SHFT  20
#define HWIO_DMA_ADICR60_DMA_ADICR60_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR60_DMA_ADICR60_DCBE_SHFT  21
#define HWIO_DMA_ADICR60_DMA_ADICR60_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR60_DMA_ADICR60_STAMP_SHFT 22
#define HWIO_DMA_ADICR60_DMA_ADICR60_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR60_DMA_ADICR60_WRPSE_SHFT 24
#define HWIO_DMA_ADICR60_DMA_ADICR60_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR60_DMA_ADICR60_WRPDE_SHFT 25
#define HWIO_DMA_ADICR60_DMA_ADICR60_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR60_DMA_ADICR60_INTCT_SHFT 26
#define HWIO_DMA_ADICR60_DMA_ADICR60_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR60_DMA_ADICR60_IRDV_SHFT  28
#define HWIO_DMA_ADICR60_DMA_ADICR60_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR60_ADDR                     0xF00A2794
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_TREL_SHFT   0
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR60_DMA_CHCFGR60_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR60_ADDR                   0xF00A2798
#define HWIO_DMA_SHADR60_DMA_SHADR60_SHADR_SHFT 0
#define HWIO_DMA_SHADR60_DMA_SHADR60_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA60_ADDR                     0xF00A279C
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_LXO_SHFT    15
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_ICH_SHFT    18
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_IPM_SHFT    19
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_SWB_SHFT    24
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_CICH_SHFT   26
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_SIT_SHFT    27
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_SCH_SHFT    31
#define HWIO_DMA_CTLSTA60_DMA_CTLSTA60_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC61_ADDR                   0xF00A27A0
#define HWIO_DMA_RDCRC61_DMA_RDCRC61_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC61_DMA_RDCRC61_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC61_ADDR                   0xF00A27A4
#define HWIO_DMA_SDCRC61_DMA_SDCRC61_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC61_DMA_SDCRC61_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR61_ADDR                 0xF00A27A8
#define HWIO_DMA_SADR61_DMA_SADR61_SADR_SHFT 0
#define HWIO_DMA_SADR61_DMA_SADR61_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR61_ADDR                 0xF00A27AC
#define HWIO_DMA_DADR61_DMA_DADR61_DADR_SHFT 0
#define HWIO_DMA_DADR61_DMA_DADR61_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR61_ADDR                   0xF00A27B0
#define HWIO_DMA_ADICR61_DMA_ADICR61_SMF_SHFT   0
#define HWIO_DMA_ADICR61_DMA_ADICR61_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR61_DMA_ADICR61_INCS_SHFT  3
#define HWIO_DMA_ADICR61_DMA_ADICR61_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR61_DMA_ADICR61_DMF_SHFT   4
#define HWIO_DMA_ADICR61_DMA_ADICR61_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR61_DMA_ADICR61_INCD_SHFT  7
#define HWIO_DMA_ADICR61_DMA_ADICR61_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR61_DMA_ADICR61_CBLS_SHFT  8
#define HWIO_DMA_ADICR61_DMA_ADICR61_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR61_DMA_ADICR61_CBLD_SHFT  12
#define HWIO_DMA_ADICR61_DMA_ADICR61_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR61_DMA_ADICR61_SHCT_SHFT  16
#define HWIO_DMA_ADICR61_DMA_ADICR61_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR61_DMA_ADICR61_SCBE_SHFT  20
#define HWIO_DMA_ADICR61_DMA_ADICR61_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR61_DMA_ADICR61_DCBE_SHFT  21
#define HWIO_DMA_ADICR61_DMA_ADICR61_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR61_DMA_ADICR61_STAMP_SHFT 22
#define HWIO_DMA_ADICR61_DMA_ADICR61_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR61_DMA_ADICR61_WRPSE_SHFT 24
#define HWIO_DMA_ADICR61_DMA_ADICR61_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR61_DMA_ADICR61_WRPDE_SHFT 25
#define HWIO_DMA_ADICR61_DMA_ADICR61_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR61_DMA_ADICR61_INTCT_SHFT 26
#define HWIO_DMA_ADICR61_DMA_ADICR61_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR61_DMA_ADICR61_IRDV_SHFT  28
#define HWIO_DMA_ADICR61_DMA_ADICR61_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR61_ADDR                     0xF00A27B4
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_TREL_SHFT   0
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR61_DMA_CHCFGR61_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR61_ADDR                   0xF00A27B8
#define HWIO_DMA_SHADR61_DMA_SHADR61_SHADR_SHFT 0
#define HWIO_DMA_SHADR61_DMA_SHADR61_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA61_ADDR                     0xF00A27BC
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_LXO_SHFT    15
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_ICH_SHFT    18
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_IPM_SHFT    19
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_SWB_SHFT    24
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_CICH_SHFT   26
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_SIT_SHFT    27
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_SCH_SHFT    31
#define HWIO_DMA_CTLSTA61_DMA_CTLSTA61_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC62_ADDR                   0xF00A27C0
#define HWIO_DMA_RDCRC62_DMA_RDCRC62_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC62_DMA_RDCRC62_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC62_ADDR                   0xF00A27C4
#define HWIO_DMA_SDCRC62_DMA_SDCRC62_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC62_DMA_SDCRC62_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR62_ADDR                 0xF00A27C8
#define HWIO_DMA_SADR62_DMA_SADR62_SADR_SHFT 0
#define HWIO_DMA_SADR62_DMA_SADR62_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR62_ADDR                 0xF00A27CC
#define HWIO_DMA_DADR62_DMA_DADR62_DADR_SHFT 0
#define HWIO_DMA_DADR62_DMA_DADR62_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR62_ADDR                   0xF00A27D0
#define HWIO_DMA_ADICR62_DMA_ADICR62_SMF_SHFT   0
#define HWIO_DMA_ADICR62_DMA_ADICR62_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR62_DMA_ADICR62_INCS_SHFT  3
#define HWIO_DMA_ADICR62_DMA_ADICR62_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR62_DMA_ADICR62_DMF_SHFT   4
#define HWIO_DMA_ADICR62_DMA_ADICR62_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR62_DMA_ADICR62_INCD_SHFT  7
#define HWIO_DMA_ADICR62_DMA_ADICR62_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR62_DMA_ADICR62_CBLS_SHFT  8
#define HWIO_DMA_ADICR62_DMA_ADICR62_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR62_DMA_ADICR62_CBLD_SHFT  12
#define HWIO_DMA_ADICR62_DMA_ADICR62_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR62_DMA_ADICR62_SHCT_SHFT  16
#define HWIO_DMA_ADICR62_DMA_ADICR62_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR62_DMA_ADICR62_SCBE_SHFT  20
#define HWIO_DMA_ADICR62_DMA_ADICR62_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR62_DMA_ADICR62_DCBE_SHFT  21
#define HWIO_DMA_ADICR62_DMA_ADICR62_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR62_DMA_ADICR62_STAMP_SHFT 22
#define HWIO_DMA_ADICR62_DMA_ADICR62_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR62_DMA_ADICR62_WRPSE_SHFT 24
#define HWIO_DMA_ADICR62_DMA_ADICR62_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR62_DMA_ADICR62_WRPDE_SHFT 25
#define HWIO_DMA_ADICR62_DMA_ADICR62_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR62_DMA_ADICR62_INTCT_SHFT 26
#define HWIO_DMA_ADICR62_DMA_ADICR62_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR62_DMA_ADICR62_IRDV_SHFT  28
#define HWIO_DMA_ADICR62_DMA_ADICR62_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR62_ADDR                     0xF00A27D4
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_TREL_SHFT   0
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR62_DMA_CHCFGR62_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR62_ADDR                   0xF00A27D8
#define HWIO_DMA_SHADR62_DMA_SHADR62_SHADR_SHFT 0
#define HWIO_DMA_SHADR62_DMA_SHADR62_SHADR_MASK 0xffffffff

//--------

#define HWIO_DMA_CTLSTA62_ADDR                     0xF00A27DC
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_LXO_SHFT    15
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_ICH_SHFT    18
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_IPM_SHFT    19
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_SWB_SHFT    24
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_CICH_SHFT   26
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_SIT_SHFT    27
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_SCH_SHFT    31
#define HWIO_DMA_CTLSTA62_DMA_CTLSTA62_SCH_MASK    0x80000000

//--------

#define HWIO_DMA_RDCRC63_ADDR                   0xF00A27E0
#define HWIO_DMA_RDCRC63_DMA_RDCRC63_RDCRC_SHFT 0
#define HWIO_DMA_RDCRC63_DMA_RDCRC63_RDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SDCRC63_ADDR                   0xF00A27E4
#define HWIO_DMA_SDCRC63_DMA_SDCRC63_SDCRC_SHFT 0
#define HWIO_DMA_SDCRC63_DMA_SDCRC63_SDCRC_MASK 0xffffffff

//--------

#define HWIO_DMA_SADR63_ADDR                 0xF00A27E8
#define HWIO_DMA_SADR63_DMA_SADR63_SADR_SHFT 0
#define HWIO_DMA_SADR63_DMA_SADR63_SADR_MASK 0xffffffff

//--------

#define HWIO_DMA_DADR63_ADDR                 0xF00A27EC
#define HWIO_DMA_DADR63_DMA_DADR63_DADR_SHFT 0
#define HWIO_DMA_DADR63_DMA_DADR63_DADR_MASK 0xffffffff

//--------

#define HWIO_DMA_ADICR63_ADDR                   0xF00A27F0
#define HWIO_DMA_ADICR63_DMA_ADICR63_SMF_SHFT   0
#define HWIO_DMA_ADICR63_DMA_ADICR63_SMF_MASK   0x00000007
#define HWIO_DMA_ADICR63_DMA_ADICR63_INCS_SHFT  3
#define HWIO_DMA_ADICR63_DMA_ADICR63_INCS_MASK  0x00000008
#define HWIO_DMA_ADICR63_DMA_ADICR63_DMF_SHFT   4
#define HWIO_DMA_ADICR63_DMA_ADICR63_DMF_MASK   0x00000070
#define HWIO_DMA_ADICR63_DMA_ADICR63_INCD_SHFT  7
#define HWIO_DMA_ADICR63_DMA_ADICR63_INCD_MASK  0x00000080
#define HWIO_DMA_ADICR63_DMA_ADICR63_CBLS_SHFT  8
#define HWIO_DMA_ADICR63_DMA_ADICR63_CBLS_MASK  0x00000f00
#define HWIO_DMA_ADICR63_DMA_ADICR63_CBLD_SHFT  12
#define HWIO_DMA_ADICR63_DMA_ADICR63_CBLD_MASK  0x0000f000
#define HWIO_DMA_ADICR63_DMA_ADICR63_SHCT_SHFT  16
#define HWIO_DMA_ADICR63_DMA_ADICR63_SHCT_MASK  0x000f0000
#define HWIO_DMA_ADICR63_DMA_ADICR63_SCBE_SHFT  20
#define HWIO_DMA_ADICR63_DMA_ADICR63_SCBE_MASK  0x00100000
#define HWIO_DMA_ADICR63_DMA_ADICR63_DCBE_SHFT  21
#define HWIO_DMA_ADICR63_DMA_ADICR63_DCBE_MASK  0x00200000
#define HWIO_DMA_ADICR63_DMA_ADICR63_STAMP_SHFT 22
#define HWIO_DMA_ADICR63_DMA_ADICR63_STAMP_MASK 0x00400000
#define HWIO_DMA_ADICR63_DMA_ADICR63_WRPSE_SHFT 24
#define HWIO_DMA_ADICR63_DMA_ADICR63_WRPSE_MASK 0x01000000
#define HWIO_DMA_ADICR63_DMA_ADICR63_WRPDE_SHFT 25
#define HWIO_DMA_ADICR63_DMA_ADICR63_WRPDE_MASK 0x02000000
#define HWIO_DMA_ADICR63_DMA_ADICR63_INTCT_SHFT 26
#define HWIO_DMA_ADICR63_DMA_ADICR63_INTCT_MASK 0x0c000000
#define HWIO_DMA_ADICR63_DMA_ADICR63_IRDV_SHFT  28
#define HWIO_DMA_ADICR63_DMA_ADICR63_IRDV_MASK  0xf0000000

//--------

#define HWIO_DMA_CHCFGR63_ADDR                     0xF00A27F4
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_TREL_SHFT   0
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_TREL_MASK   0x00003fff
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_BLKM_SHFT   16
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_BLKM_MASK   0x00070000
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_RROAT_SHFT  19
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_RROAT_MASK  0x00080000
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_CHMODE_SHFT 20
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_CHMODE_MASK 0x00100000
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_CHDW_SHFT   21
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_CHDW_MASK   0x00e00000
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_PRTSEL_SHFT 24
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_PRTSEL_MASK 0x07000000
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_SWAP_SHFT   27
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_SWAP_MASK   0x08000000
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_PRSEL_SHFT  28
#define HWIO_DMA_CHCFGR63_DMA_CHCFGR63_PRSEL_MASK  0x10000000

//--------

#define HWIO_DMA_SHADR63_ADDR                      0xF00A27F8
#define HWIO_DMA_SHADR63_DMA_SHADR63_SHADR_SHFT    0
#define HWIO_DMA_SHADR63_DMA_SHADR63_SHADR_MASK    0xffffffff
#define HWIO_DMA_CTLSTA63_ADDR                     0xF00A27FC
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_TCNT_SHFT   0
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_TCNT_MASK   0x00003fff
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_LXO_SHFT    15
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_LXO_MASK    0x00008000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_WRPS_SHFT   16
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_WRPS_MASK   0x00010000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_WRPD_SHFT   17
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_WRPD_MASK   0x00020000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_ICH_SHFT    18
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_ICH_MASK    0x00040000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_IPM_SHFT    19
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_IPM_MASK    0x00080000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_BUFFER_SHFT 22
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_BUFFER_MASK 0x00400000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_FROZEN_SHFT 23
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_FROZEN_MASK 0x00800000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_SWB_SHFT    24
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_SWB_MASK    0x01000000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_CWRP_SHFT   25
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_CWRP_MASK   0x02000000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_CICH_SHFT   26
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_CICH_MASK   0x04000000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_SIT_SHFT    27
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_SIT_MASK    0x08000000
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_SCH_SHFT    31
#define HWIO_DMA_CTLSTA63_DMA_CTLSTA63_SCH_MASK    0x80000000

#ifdef __cplusplus
}
#endif
#endif
#endif
