TimeQuest Timing Analyzer report for multiplier1_1
Thu Nov 12 03:26:37 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk'
 12. Slow Model Hold: 'clk'
 13. Slow Model Recovery: 'clk'
 14. Slow Model Removal: 'clk'
 15. Slow Model Minimum Pulse Width: 'clk'
 16. Setup Times
 17. Hold Times
 18. Clock to Output Times
 19. Minimum Clock to Output Times
 20. Fast Model Setup Summary
 21. Fast Model Hold Summary
 22. Fast Model Recovery Summary
 23. Fast Model Removal Summary
 24. Fast Model Minimum Pulse Width Summary
 25. Fast Model Setup: 'clk'
 26. Fast Model Hold: 'clk'
 27. Fast Model Recovery: 'clk'
 28. Fast Model Removal: 'clk'
 29. Fast Model Minimum Pulse Width: 'clk'
 30. Setup Times
 31. Hold Times
 32. Clock to Output Times
 33. Minimum Clock to Output Times
 34. Multicorner Timing Analysis Summary
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Setup Transfers
 40. Hold Transfers
 41. Recovery Transfers
 42. Removal Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; multiplier1_1                                                     ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 6      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 337.5 MHz ; 337.5 MHz       ; clk        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------+
; Slow Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -1.963 ; -25.295       ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.391 ; 0.000         ;
+-------+-------+---------------+


+--------------------------------+
; Slow Model Recovery Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.265 ; -2.120        ;
+-------+--------+---------------+


+-------------------------------+
; Slow Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 1.035 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -23.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk'                                                                                                                                              ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.963 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.998      ;
; -1.946 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.982      ;
; -1.918 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.954      ;
; -1.901 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.937      ;
; -1.901 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.938      ;
; -1.890 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.926      ;
; -1.880 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.916      ;
; -1.873 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.909      ;
; -1.860 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.896      ;
; -1.856 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.893      ;
; -1.856 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.893      ;
; -1.849 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.884      ;
; -1.843 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.880      ;
; -1.838 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.873      ;
; -1.835 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.872      ;
; -1.811 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.848      ;
; -1.804 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.840      ;
; -1.798 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.835      ;
; -1.764 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.801      ;
; -1.759 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.795      ;
; -1.746 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.782      ;
; -1.716 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.751      ;
; -1.709 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.744      ;
; -1.699 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.735      ;
; -1.680 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.715      ;
; -1.679 ; bo:bloco_operacao|registrador_r:regP|q[5] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.715      ;
; -1.679 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.715      ;
; -1.669 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.704      ;
; -1.664 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.700      ;
; -1.654 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.690      ;
; -1.636 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.671      ;
; -1.635 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.671      ;
; -1.622 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.657      ;
; -1.619 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.655      ;
; -1.602 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.637      ;
; -1.593 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.629      ;
; -1.590 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.626      ;
; -1.528 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.564      ;
; -1.528 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.564      ;
; -1.521 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.556      ;
; -1.520 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.555      ;
; -1.520 ; bo:bloco_operacao|registrador_r:regP|q[5] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.556      ;
; -1.520 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.556      ;
; -1.510 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.545      ;
; -1.478 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.515      ;
; -1.476 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.511      ;
; -1.476 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.512      ;
; -1.475 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.511      ;
; -1.463 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.498      ;
; -1.450 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.485      ;
; -1.449 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.485      ;
; -1.439 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.474      ;
; -1.434 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.471      ;
; -1.433 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.468      ;
; -1.431 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.467      ;
; -1.413 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.449      ;
; -1.405 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.441      ;
; -1.403 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.439      ;
; -1.392 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.427      ;
; -1.382 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.418      ;
; -1.379 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.414      ;
; -1.378 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.414      ;
; -1.375 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.411      ;
; -1.369 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.405      ;
; -1.368 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.403      ;
; -1.360 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.396      ;
; -1.334 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.370      ;
; -1.330 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.367      ;
; -1.321 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 2.357      ;
; -1.321 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.356      ;
; -1.307 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.343      ;
; -1.298 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.334      ;
; -1.296 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.333      ;
; -1.289 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.325      ;
; -1.274 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.309      ;
; -1.258 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.295      ;
; -1.254 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.290      ;
; -1.245 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.282      ;
; -1.245 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.282      ;
; -1.245 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.282      ;
; -1.245 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.282      ;
; -1.244 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.280      ;
; -1.227 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.263      ;
; -1.203 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.238      ;
; -1.183 ; bo:bloco_operacao|registrador_r:regP|q[6] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.219      ;
; -1.183 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.219      ;
; -1.150 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.185      ;
; -1.137 ; bo:bloco_operacao|registrador_r:regP|q[5] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.173      ;
; -1.132 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 2.167      ;
; -1.075 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.111      ;
; -1.042 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 2.078      ;
; -1.025 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 2.062      ;
; -0.975 ; bo:bloco_operacao|registrador:regB|q[3]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 1.000        ; 0.002      ; 2.013      ;
; -0.973 ; bo:bloco_operacao|registrador:regB|q[3]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 1.000        ; 0.002      ; 2.011      ;
; -0.931 ; bo:bloco_operacao|registrador:regB|q[1]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.969      ;
; -0.929 ; bo:bloco_operacao|registrador:regB|q[1]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 1.000        ; 0.002      ; 1.967      ;
; -0.916 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.952      ;
; -0.845 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.881      ;
; -0.836 ; bc:bloco_controle|state.S1                ; bc:bloco_controle|state.S2                ; clk          ; clk         ; 1.000        ; 0.001      ; 1.873      ;
; -0.796 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.832      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; bc:bloco_controle|state.S0                ; bc:bloco_controle|state.S0                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.657      ;
; 0.763 ; bc:bloco_controle|state.S5                ; bc:bloco_controle|state.S0                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.029      ;
; 0.810 ; bc:bloco_controle|state.S2                ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.811 ; bc:bloco_controle|state.S2                ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.077      ;
; 0.937 ; bo:bloco_operacao|registrador:regA|q[3]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.203      ;
; 0.938 ; bo:bloco_operacao|registrador:regA|q[3]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.204      ;
; 1.070 ; bo:bloco_operacao|registrador:regA|q[2]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.336      ;
; 1.071 ; bo:bloco_operacao|registrador:regA|q[2]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.337      ;
; 1.078 ; bc:bloco_controle|state.S3                ; bc:bloco_controle|state.S4                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.343      ;
; 1.124 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regB|q[0]   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.389      ;
; 1.124 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regB|q[2]   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.389      ;
; 1.124 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regB|q[1]   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.389      ;
; 1.124 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regB|q[3]   ; clk          ; clk         ; 0.000        ; -0.001     ; 1.389      ;
; 1.129 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.394      ;
; 1.129 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.394      ;
; 1.129 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.394      ;
; 1.129 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.394      ;
; 1.129 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.394      ;
; 1.129 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.394      ;
; 1.129 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.394      ;
; 1.129 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.394      ;
; 1.153 ; bo:bloco_operacao|registrador:regA|q[1]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.419      ;
; 1.154 ; bo:bloco_operacao|registrador:regA|q[1]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.420      ;
; 1.205 ; bo:bloco_operacao|registrador:regA|q[0]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.471      ;
; 1.206 ; bo:bloco_operacao|registrador:regA|q[0]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.000      ; 1.472      ;
; 1.243 ; bc:bloco_controle|state.S4                ; bc:bloco_controle|state.S2                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.510      ;
; 1.291 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.557      ;
; 1.294 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.560      ;
; 1.295 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.295 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.561      ;
; 1.297 ; bo:bloco_operacao|registrador_r:regP|q[7] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.563      ;
; 1.348 ; bo:bloco_operacao|registrador:regB|q[2]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.616      ;
; 1.350 ; bo:bloco_operacao|registrador:regB|q[2]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.618      ;
; 1.384 ; bc:bloco_controle|state.S0                ; bc:bloco_controle|state.S1                ; clk          ; clk         ; 0.000        ; -0.001     ; 1.649      ;
; 1.445 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.712      ;
; 1.446 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.713      ;
; 1.470 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.737      ;
; 1.471 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.738      ;
; 1.474 ; bo:bloco_operacao|registrador_r:regP|q[6] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.740      ;
; 1.475 ; bo:bloco_operacao|registrador:regB|q[0]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.743      ;
; 1.477 ; bo:bloco_operacao|registrador:regB|q[0]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.745      ;
; 1.544 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.810      ;
; 1.566 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.832      ;
; 1.606 ; bc:bloco_controle|state.S1                ; bc:bloco_controle|state.S2                ; clk          ; clk         ; 0.000        ; 0.001      ; 1.873      ;
; 1.615 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.881      ;
; 1.652 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.919      ;
; 1.652 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.919      ;
; 1.652 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.919      ;
; 1.652 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.919      ;
; 1.686 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.952      ;
; 1.699 ; bo:bloco_operacao|registrador:regB|q[1]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.967      ;
; 1.701 ; bo:bloco_operacao|registrador:regB|q[1]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.002      ; 1.969      ;
; 1.743 ; bo:bloco_operacao|registrador:regB|q[3]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.002      ; 2.011      ;
; 1.745 ; bo:bloco_operacao|registrador:regB|q[3]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.002      ; 2.013      ;
; 1.795 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 0.000        ; 0.001      ; 2.062      ;
; 1.808 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.074      ;
; 1.812 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.078      ;
; 1.845 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.111      ;
; 1.902 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.167      ;
; 1.907 ; bo:bloco_operacao|registrador_r:regP|q[5] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.173      ;
; 1.920 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.185      ;
; 1.953 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.219      ;
; 1.953 ; bo:bloco_operacao|registrador_r:regP|q[6] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.219      ;
; 1.973 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.239      ;
; 1.973 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.238      ;
; 1.987 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.253      ;
; 1.996 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.262      ;
; 1.997 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.263      ;
; 2.014 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.280      ;
; 2.024 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.290      ;
; 2.044 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.309      ;
; 2.059 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.325      ;
; 2.066 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 2.333      ;
; 2.068 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.334      ;
; 2.077 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.343      ;
; 2.091 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.357      ;
; 2.091 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.356      ;
; 2.100 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 0.000        ; 0.001      ; 2.367      ;
; 2.104 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.370      ;
; 2.130 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.396      ;
; 2.138 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.403      ;
; 2.139 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.405      ;
; 2.145 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 2.411      ;
; 2.149 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.414      ;
; 2.152 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.418      ;
; 2.162 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.427      ;
; 2.175 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.441      ;
; 2.183 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.449      ;
; 2.201 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.467      ;
; 2.203 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.468      ;
; 2.204 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 2.471      ;
; 2.209 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.474      ;
; 2.220 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.485      ;
; 2.233 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.498      ;
; 2.245 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.511      ;
; 2.246 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 2.512      ;
; 2.246 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.511      ;
; 2.248 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 0.000        ; 0.001      ; 2.515      ;
; 2.280 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.545      ;
; 2.290 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 2.555      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Recovery: 'clk'                                                                                                                            ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.265 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.265 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.265 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.265 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.265 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.265 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.265 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.301      ;
; -0.265 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.301      ;
+--------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Removal: 'clk'                                                                                                                            ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 1.035 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.035 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.035 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.035 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.035 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.035 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.035 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
; 1.035 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.301      ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 3.513 ; 3.513 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.263 ; 3.263 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.172 ; 3.172 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.415 ; 3.415 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.513 ; 3.513 ; Rise       ; clk             ;
; b[*]      ; clk        ; 5.289 ; 5.289 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.181 ; 2.181 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 1.812 ; 1.812 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 5.289 ; 5.289 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 5.232 ; 5.232 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -2.942 ; -2.942 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -3.033 ; -3.033 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -2.942 ; -2.942 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -3.185 ; -3.185 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -3.283 ; -3.283 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.273  ; 0.273  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.273  ; 0.273  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.268  ; 0.268  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -3.052 ; -3.052 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -3.141 ; -3.141 ; Rise       ; clk             ;
; inicio    ; clk        ; -2.930 ; -2.930 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 6.341 ; 6.341 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 6.594 ; 6.594 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 6.589 ; 6.589 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 6.343 ; 6.343 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 6.586 ; 6.586 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 6.559 ; 6.559 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 6.341 ; 6.341 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 6.343 ; 6.343 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 6.594 ; 6.594 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 6.589 ; 6.589 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 6.343 ; 6.343 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 6.586 ; 6.586 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 6.559 ; 6.559 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------+
; Fast Model Setup Summary       ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; clk   ; -0.305 ; -2.177        ;
+-------+--------+---------------+


+-------------------------------+
; Fast Model Hold Summary       ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.215 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Recovery Summary   ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.296 ; 0.000         ;
+-------+-------+---------------+


+-------------------------------+
; Fast Model Removal Summary    ;
+-------+-------+---------------+
; Clock ; Slack ; End Point TNS ;
+-------+-------+---------------+
; clk   ; 0.584 ; 0.000         ;
+-------+-------+---------------+


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-------+--------+-----------------------+
; Clock ; Slack  ; End Point TNS         ;
+-------+--------+-----------------------+
; clk   ; -1.380 ; -23.380               ;
+-------+--------+-----------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk'                                                                                                                                              ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.305 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.336      ;
; -0.283 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.315      ;
; -0.282 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.314      ;
; -0.264 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.296      ;
; -0.263 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.295      ;
; -0.257 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.288      ;
; -0.256 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.288      ;
; -0.256 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.287      ;
; -0.255 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.287      ;
; -0.242 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.275      ;
; -0.241 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.274      ;
; -0.235 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.267      ;
; -0.234 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.266      ;
; -0.234 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.267      ;
; -0.233 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.265      ;
; -0.233 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.266      ;
; -0.222 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.255      ;
; -0.215 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.247      ;
; -0.214 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.247      ;
; -0.211 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.244      ;
; -0.209 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.240      ;
; -0.205 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.237      ;
; -0.204 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.235      ;
; -0.203 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.234      ;
; -0.201 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.232      ;
; -0.194 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.227      ;
; -0.189 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.220      ;
; -0.187 ; bo:bloco_operacao|registrador_r:regP|q[5] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.219      ;
; -0.182 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.214      ;
; -0.170 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.201      ;
; -0.168 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.200      ;
; -0.167 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.199      ;
; -0.162 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.194      ;
; -0.161 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.192      ;
; -0.160 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.192      ;
; -0.160 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.192      ;
; -0.150 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.182      ;
; -0.138 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.169      ;
; -0.130 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.162      ;
; -0.118 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.149      ;
; -0.117 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.149      ;
; -0.116 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.148      ;
; -0.111 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.143      ;
; -0.110 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.141      ;
; -0.109 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.140      ;
; -0.108 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.139      ;
; -0.102 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.135      ;
; -0.102 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.135      ;
; -0.102 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.135      ;
; -0.102 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.135      ;
; -0.101 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.133      ;
; -0.093 ; bo:bloco_operacao|registrador_r:regP|q[5] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.125      ;
; -0.088 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.120      ;
; -0.088 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.121      ;
; -0.080 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.112      ;
; -0.078 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.110      ;
; -0.077 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.110      ;
; -0.076 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.108      ;
; -0.076 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.107      ;
; -0.075 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.106      ;
; -0.074 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.105      ;
; -0.068 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.100      ;
; -0.053 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.085      ;
; -0.047 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.079      ;
; -0.044 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.076      ;
; -0.041 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.073      ;
; -0.041 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.072      ;
; -0.040 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.071      ;
; -0.039 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.070      ;
; -0.036 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.068      ;
; -0.034 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 1.000        ; 0.000      ; 1.066      ;
; -0.033 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.065      ;
; -0.025 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.057      ;
; -0.025 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.058      ;
; -0.024 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.057      ;
; -0.018 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.050      ;
; -0.014 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.045      ;
; -0.010 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 1.000        ; 0.001      ; 1.043      ;
; -0.006 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.037      ;
; -0.001 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.033      ;
; 0.002  ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.030      ;
; 0.010  ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.021      ;
; 0.014  ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.018      ;
; 0.021  ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; -0.001     ; 1.010      ;
; 0.025  ; bo:bloco_operacao|registrador_r:regP|q[6] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.007      ;
; 0.028  ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.004      ;
; 0.030  ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 1.002      ;
; 0.034  ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.998      ;
; 0.045  ; bo:bloco_operacao|registrador_r:regP|q[5] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.987      ;
; 0.049  ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.983      ;
; 0.056  ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; -0.001     ; 0.975      ;
; 0.071  ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 1.000        ; 0.001      ; 0.962      ;
; 0.093  ; bo:bloco_operacao|registrador:regB|q[3]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.941      ;
; 0.096  ; bo:bloco_operacao|registrador:regB|q[3]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.938      ;
; 0.107  ; bo:bloco_operacao|registrador:regB|q[1]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.927      ;
; 0.110  ; bo:bloco_operacao|registrador:regB|q[1]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 1.000        ; 0.002      ; 0.924      ;
; 0.122  ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.910      ;
; 0.157  ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.875      ;
; 0.164  ; bc:bloco_controle|state.S1                ; bc:bloco_controle|state.S2                ; clk          ; clk         ; 1.000        ; 0.001      ; 0.869      ;
; 0.187  ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.845      ;
+--------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk'                                                                                                                                              ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; bc:bloco_controle|state.S0                ; bc:bloco_controle|state.S0                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.367      ;
; 0.361 ; bc:bloco_controle|state.S5                ; bc:bloco_controle|state.S0                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.513      ;
; 0.372 ; bc:bloco_controle|state.S2                ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.524      ;
; 0.373 ; bc:bloco_controle|state.S2                ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.525      ;
; 0.417 ; bo:bloco_operacao|registrador:regA|q[3]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.569      ;
; 0.418 ; bo:bloco_operacao|registrador:regA|q[3]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.570      ;
; 0.468 ; bo:bloco_operacao|registrador:regA|q[2]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.620      ;
; 0.469 ; bo:bloco_operacao|registrador:regA|q[2]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.621      ;
; 0.513 ; bc:bloco_controle|state.S3                ; bc:bloco_controle|state.S4                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.664      ;
; 0.532 ; bo:bloco_operacao|registrador:regA|q[1]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.684      ;
; 0.533 ; bo:bloco_operacao|registrador:regA|q[1]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.685      ;
; 0.552 ; bo:bloco_operacao|registrador:regA|q[0]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.704      ;
; 0.553 ; bo:bloco_operacao|registrador:regA|q[0]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.000      ; 0.705      ;
; 0.563 ; bc:bloco_controle|state.S4                ; bc:bloco_controle|state.S2                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.716      ;
; 0.577 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.577 ; bo:bloco_operacao|registrador_r:regP|q[7] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.729      ;
; 0.581 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.581 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.733      ;
; 0.594 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regB|q[0]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regB|q[2]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regB|q[1]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.745      ;
; 0.594 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regB|q[3]   ; clk          ; clk         ; 0.000        ; -0.001     ; 0.745      ;
; 0.598 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.749      ;
; 0.598 ; bc:bloco_controle|state.S3                ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.749      ;
; 0.625 ; bo:bloco_operacao|registrador:regB|q[2]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.779      ;
; 0.626 ; bc:bloco_controle|state.S0                ; bc:bloco_controle|state.S1                ; clk          ; clk         ; 0.000        ; -0.001     ; 0.777      ;
; 0.628 ; bo:bloco_operacao|registrador:regB|q[2]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.782      ;
; 0.649 ; bo:bloco_operacao|registrador:regB|q[0]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.803      ;
; 0.652 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.805      ;
; 0.652 ; bo:bloco_operacao|registrador:regB|q[0]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.806      ;
; 0.654 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.807      ;
; 0.655 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.808      ;
; 0.657 ; bc:bloco_controle|state.S1                ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.810      ;
; 0.662 ; bo:bloco_operacao|registrador_r:regP|q[6] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.814      ;
; 0.688 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.840      ;
; 0.693 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.845      ;
; 0.716 ; bc:bloco_controle|state.S1                ; bc:bloco_controle|state.S2                ; clk          ; clk         ; 0.000        ; 0.001      ; 0.869      ;
; 0.723 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.875      ;
; 0.758 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.910      ;
; 0.770 ; bo:bloco_operacao|registrador:regB|q[1]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.924      ;
; 0.773 ; bo:bloco_operacao|registrador:regB|q[1]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.927      ;
; 0.777 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.930      ;
; 0.784 ; bo:bloco_operacao|registrador:regB|q[3]   ; bc:bloco_controle|state.S5                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.938      ;
; 0.787 ; bo:bloco_operacao|registrador:regB|q[3]   ; bc:bloco_controle|state.S3                ; clk          ; clk         ; 0.000        ; 0.002      ; 0.941      ;
; 0.809 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.962      ;
; 0.814 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.966      ;
; 0.824 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 0.975      ;
; 0.829 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.982      ;
; 0.829 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[2]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.982      ;
; 0.829 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 0.982      ;
; 0.831 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.983      ;
; 0.835 ; bo:bloco_operacao|registrador_r:regP|q[5] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.987      ;
; 0.846 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.998      ;
; 0.850 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.002      ;
; 0.852 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.004      ;
; 0.855 ; bo:bloco_operacao|registrador_r:regP|q[6] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.007      ;
; 0.859 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.010      ;
; 0.866 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.018      ;
; 0.868 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.020      ;
; 0.870 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.021      ;
; 0.878 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.030      ;
; 0.881 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.033      ;
; 0.882 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.034      ;
; 0.886 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.037      ;
; 0.894 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.045      ;
; 0.898 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.050      ;
; 0.904 ; bc:bloco_controle|state.S4                ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.056      ;
; 0.904 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.057      ;
; 0.905 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.058      ;
; 0.905 ; bo:bloco_operacao|registrador_r:regP|q[2] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.057      ;
; 0.913 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.065      ;
; 0.914 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.066      ;
; 0.916 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.068      ;
; 0.919 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.070      ;
; 0.920 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.071      ;
; 0.921 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.072      ;
; 0.924 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.076      ;
; 0.927 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador:regA|q[0]   ; clk          ; clk         ; 0.000        ; 0.000      ; 1.079      ;
; 0.933 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.085      ;
; 0.948 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.100      ;
; 0.954 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.105      ;
; 0.955 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.106      ;
; 0.956 ; bo:bloco_operacao|registrador:regA|q[3]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.107      ;
; 0.957 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador:regA|q[3]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.110      ;
; 0.958 ; bo:bloco_operacao|registrador_r:regP|q[3] ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.110      ;
; 0.960 ; bo:bloco_operacao|registrador_r:regP|q[4] ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.112      ;
; 0.968 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.120      ;
; 0.968 ; bo:bloco_operacao|registrador_r:regP|q[1] ; bo:bloco_operacao|registrador:regA|q[1]   ; clk          ; clk         ; 0.000        ; 0.001      ; 1.121      ;
; 0.973 ; bo:bloco_operacao|registrador_r:regP|q[5] ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.125      ;
; 0.988 ; bo:bloco_operacao|registrador:regA|q[1]   ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.139      ;
; 0.989 ; bo:bloco_operacao|registrador:regA|q[2]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.140      ;
; 0.990 ; bo:bloco_operacao|registrador:regA|q[0]   ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; -0.001     ; 1.141      ;
; 0.996 ; bo:bloco_operacao|registrador_r:regP|q[0] ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 1.148      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Recovery: 'clk'                                                                                                                           ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.296 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.736      ;
; 0.296 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 1.000        ; 0.000      ; 0.736      ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Removal: 'clk'                                                                                                                            ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.584 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[0] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[1] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[2] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[3] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[4] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[5] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[6] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
; 0.584 ; bc:bloco_controle|state.S1 ; bo:bloco_operacao|registrador_r:regP|q[7] ; clk          ; clk         ; 0.000        ; 0.000      ; 0.736      ;
+-------+----------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk'                                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                    ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk   ; Rise       ; clk                                       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S0                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S0                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S1                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S1                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S2                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S2                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S3                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S3                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S4                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S4                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bc:bloco_controle|state.S5                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bc:bloco_controle|state.S5                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regA|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[0]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[1]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[2]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador:regB|q[3]   ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[0] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[1] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[2] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[3] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[4] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[5] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[6] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[7] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk   ; Rise       ; bo:bloco_operacao|registrador_r:regP|q[7] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S0|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S1|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S1|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S2|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S2|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S3|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S3|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S4|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S4|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_controle|state.S5|clk               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_controle|state.S5|clk               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regA|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regA|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regA|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regA|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regB|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regB|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regB|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regB|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[0]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[2]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[3]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[4]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[5]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[6]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; bloco_operacao|regP|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; bloco_operacao|regP|q[7]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk|combout                               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|inclk[0]                      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~clkctrl|outclk                        ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 1.849 ; 1.849 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 1.760 ; 1.760 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 1.718 ; 1.718 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 1.832 ; 1.832 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 1.849 ; 1.849 ; Rise       ; clk             ;
; b[*]      ; clk        ; 2.594 ; 2.594 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.577 ; 0.577 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.418 ; 0.418 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 2.586 ; 2.586 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 2.594 ; 2.594 ; Rise       ; clk             ;
; inicio    ; clk        ; 2.037 ; 2.037 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.598 ; -1.598 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.640 ; -1.640 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.598 ; -1.598 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.712 ; -1.712 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.729 ; -1.729 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.477  ; 0.477  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.477  ; 0.477  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.473  ; 0.473  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.660 ; -1.660 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.669 ; -1.669 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.582 ; -1.582 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 3.722 ; 3.722 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 3.722 ; 3.722 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -1.963  ; 0.215 ; -0.265   ; 0.584   ; -1.380              ;
;  clk             ; -1.963  ; 0.215 ; -0.265   ; 0.584   ; -1.380              ;
; Design-wide TNS  ; -25.295 ; 0.0   ; -2.12    ; 0.0     ; -23.38              ;
;  clk             ; -25.295 ; 0.000 ; -2.120   ; 0.000   ; -23.380             ;
+------------------+---------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; a[*]      ; clk        ; 3.513 ; 3.513 ; Rise       ; clk             ;
;  a[0]     ; clk        ; 3.263 ; 3.263 ; Rise       ; clk             ;
;  a[1]     ; clk        ; 3.172 ; 3.172 ; Rise       ; clk             ;
;  a[2]     ; clk        ; 3.415 ; 3.415 ; Rise       ; clk             ;
;  a[3]     ; clk        ; 3.513 ; 3.513 ; Rise       ; clk             ;
; b[*]      ; clk        ; 5.289 ; 5.289 ; Rise       ; clk             ;
;  b[0]     ; clk        ; 2.181 ; 2.181 ; Rise       ; clk             ;
;  b[1]     ; clk        ; 1.812 ; 1.812 ; Rise       ; clk             ;
;  b[2]     ; clk        ; 5.289 ; 5.289 ; Rise       ; clk             ;
;  b[3]     ; clk        ; 5.232 ; 5.232 ; Rise       ; clk             ;
; inicio    ; clk        ; 3.887 ; 3.887 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; a[*]      ; clk        ; -1.598 ; -1.598 ; Rise       ; clk             ;
;  a[0]     ; clk        ; -1.640 ; -1.640 ; Rise       ; clk             ;
;  a[1]     ; clk        ; -1.598 ; -1.598 ; Rise       ; clk             ;
;  a[2]     ; clk        ; -1.712 ; -1.712 ; Rise       ; clk             ;
;  a[3]     ; clk        ; -1.729 ; -1.729 ; Rise       ; clk             ;
; b[*]      ; clk        ; 0.477  ; 0.477  ; Rise       ; clk             ;
;  b[0]     ; clk        ; 0.477  ; 0.477  ; Rise       ; clk             ;
;  b[1]     ; clk        ; 0.473  ; 0.473  ; Rise       ; clk             ;
;  b[2]     ; clk        ; -1.660 ; -1.660 ; Rise       ; clk             ;
;  b[3]     ; clk        ; -1.669 ; -1.669 ; Rise       ; clk             ;
; inicio    ; clk        ; -1.582 ; -1.582 ; Rise       ; clk             ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 6.341 ; 6.341 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 6.594 ; 6.594 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 6.600 ; 6.600 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 6.589 ; 6.589 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 6.355 ; 6.355 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 6.343 ; 6.343 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 6.586 ; 6.586 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 6.567 ; 6.567 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 6.559 ; 6.559 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; pronto    ; clk        ; 3.624 ; 3.624 ; Rise       ; clk             ;
; saida[*]  ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  saida[0] ; clk        ; 3.750 ; 3.750 ; Rise       ; clk             ;
;  saida[1] ; clk        ; 3.753 ; 3.753 ; Rise       ; clk             ;
;  saida[2] ; clk        ; 3.749 ; 3.749 ; Rise       ; clk             ;
;  saida[3] ; clk        ; 3.638 ; 3.638 ; Rise       ; clk             ;
;  saida[4] ; clk        ; 3.627 ; 3.627 ; Rise       ; clk             ;
;  saida[5] ; clk        ; 3.742 ; 3.742 ; Rise       ; clk             ;
;  saida[6] ; clk        ; 3.726 ; 3.726 ; Rise       ; clk             ;
;  saida[7] ; clk        ; 3.722 ; 3.722 ; Rise       ; clk             ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 234      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 234      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 8        ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 52    ; 52   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 9     ; 9    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Nov 12 03:26:37 2020
Info: Command: quartus_sta multiplier1_1 -c multiplier1_1
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'multiplier1_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -1.963
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.963       -25.295 clk 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk 
Info (332146): Worst-case recovery slack is -0.265
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.265        -2.120 clk 
Info (332146): Worst-case removal slack is 1.035
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     1.035         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -23.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -0.305
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -0.305        -2.177 clk 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk 
Info (332146): Worst-case recovery slack is 0.296
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.296         0.000 clk 
Info (332146): Worst-case removal slack is 0.584
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.584         0.000 clk 
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -23.380 clk 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 497 megabytes
    Info: Processing ended: Thu Nov 12 03:26:37 2020
    Info: Elapsed time: 00:00:00
    Info: Total CPU time (on all processors): 00:00:01


