<stg><name>state_table</name>


<trans_list>

<trans id="174" from="1" to="2">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="175" from="2" to="3">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>

<trans id="176" from="3" to="4">
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>
</trans>
</trans_list>



<state_list>

<state id="1" st_id="1">

<operation id="5" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="21" bw="1" op_0_bw="1" op_1_bw="45" op_2_bw="32">
<![CDATA[
entry:8  %tmp = call i1 @_ssdm_op_NbReadReq.ap_fifo.i45P(i45* @rxIbh2stateTable_upd_1, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp"/></StgValue>
</operation>

<operation id="6" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="22" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
entry:9  br i1 %tmp, label %0, label %10

]]></Node>
<StgValue><ssdm name="br_ln67"/></StgValue>
</operation>

<operation id="7" st_id="1" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="102" bw="45" op_0_bw="45" op_1_bw="45" op_2_bw="1">
<![CDATA[
:0  %tmp157 = call i45 @_ssdm_op_Read.ap_fifo.volatile.i45P(i45* @rxIbh2stateTable_upd_1) nounwind

]]></Node>
<StgValue><ssdm name="tmp157"/></StgValue>
</operation>

<operation id="8" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="103" bw="16" op_0_bw="45">
<![CDATA[
:1  %p_Val2_s = trunc i45 %tmp157 to i16

]]></Node>
<StgValue><ssdm name="p_Val2_s"/></StgValue>
</operation>

<operation id="9" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="104" bw="24" op_0_bw="24" op_1_bw="45" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %tmp_epsn_V_load_new_s = call i24 @_ssdm_op_PartSelect.i24.i45.i32.i32(i45 %tmp157, i32 16, i32 39) nounwind

]]></Node>
<StgValue><ssdm name="tmp_epsn_V_load_new_s"/></StgValue>
</operation>

<operation id="10" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="105" bw="3" op_0_bw="3" op_1_bw="45" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %tmp_retryCounter_V_l = call i3 @_ssdm_op_PartSelect.i3.i45.i32.i32(i45 %tmp157, i32 40, i32 42) nounwind

]]></Node>
<StgValue><ssdm name="tmp_retryCounter_V_l"/></StgValue>
</operation>

<operation id="11" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="106" bw="1" op_0_bw="1" op_1_bw="45" op_2_bw="32">
<![CDATA[
:4  %tmp_11 = call i1 @_ssdm_op_BitSelect.i1.i45.i32(i45 %tmp157, i32 43)

]]></Node>
<StgValue><ssdm name="tmp_11"/></StgValue>
</operation>

<operation id="12" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="107" bw="1" op_0_bw="1" op_1_bw="45" op_2_bw="32">
<![CDATA[
:5  %tmp_12 = call i1 @_ssdm_op_BitSelect.i1.i45.i32(i45 %tmp157, i32 44)

]]></Node>
<StgValue><ssdm name="tmp_12"/></StgValue>
</operation>

<operation id="13" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="109" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_12, label %1, label %5

]]></Node>
<StgValue><ssdm name="br_ln70"/></StgValue>
</operation>

<operation id="14" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="123" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:12  br i1 %tmp_11, label %6, label %7

]]></Node>
<StgValue><ssdm name="br_ln86"/></StgValue>
</operation>

<operation id="15" st_id="1" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="136" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:0  br i1 %tmp_11, label %2, label %3

]]></Node>
<StgValue><ssdm name="br_ln72"/></StgValue>
</operation>
</state>

<state id="2" st_id="2">

<operation id="16" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="24" bw="1" op_0_bw="1" op_1_bw="41" op_2_bw="32">
<![CDATA[
:0  %tmp_9 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i41P(i41* @txIbh2stateTable_upd_1, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_9"/></StgValue>
</operation>

<operation id="17" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="25" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_9, label %11, label %15

]]></Node>
<StgValue><ssdm name="br_ln98"/></StgValue>
</operation>

<operation id="18" st_id="2" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="71" bw="41" op_0_bw="41" op_1_bw="41" op_2_bw="1">
<![CDATA[
:0  %tmp_3 = call i41 @_ssdm_op_Read.ap_fifo.volatile.i41P(i41* @txIbh2stateTable_upd_1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_3"/></StgValue>
</operation>

<operation id="19" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="72" bw="16" op_0_bw="41">
<![CDATA[
:1  %trunc_ln321 = trunc i41 %tmp_3 to i16

]]></Node>
<StgValue><ssdm name="trunc_ln321"/></StgValue>
</operation>

<operation id="20" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="73" bw="24" op_0_bw="24" op_1_bw="41" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %tmp_psn_V_load_new_i = call i24 @_ssdm_op_PartSelect.i24.i41.i32.i32(i41 %tmp_3, i32 16, i32 39) nounwind

]]></Node>
<StgValue><ssdm name="tmp_psn_V_load_new_i"/></StgValue>
</operation>

<operation id="21" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="74" bw="1" op_0_bw="1" op_1_bw="41" op_2_bw="32">
<![CDATA[
:3  %tmp_13 = call i1 @_ssdm_op_BitSelect.i1.i41.i32(i41 %tmp_3, i32 40)

]]></Node>
<StgValue><ssdm name="tmp_13"/></StgValue>
</operation>

<operation id="22" st_id="2" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="76" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:5  br i1 %tmp_13, label %12, label %13

]]></Node>
<StgValue><ssdm name="br_ln101"/></StgValue>
</operation>
</state>

<state id="3" st_id="3">

<operation id="23" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="27" bw="1" op_0_bw="1" op_1_bw="68" op_2_bw="32">
<![CDATA[
:0  %tmp_14 = call i1 @_ssdm_op_NbReadReq.ap_fifo.i68P(i68* @qpi2stateTable_upd_r_1, i32 1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_14"/></StgValue>
</operation>

<operation id="24" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="28" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:1  br i1 %tmp_14, label %16, label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name="br_ln110"/></StgValue>
</operation>

<operation id="25" st_id="3" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="30" bw="68" op_0_bw="68" op_1_bw="68" op_2_bw="1">
<![CDATA[
:0  %tmp_5 = call i68 @_ssdm_op_Read.ap_fifo.volatile.i68P(i68* @qpi2stateTable_upd_r_1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_5"/></StgValue>
</operation>

<operation id="26" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="31" bw="16" op_0_bw="68">
<![CDATA[
:1  %p_Val2_7 = trunc i68 %tmp_5 to i16

]]></Node>
<StgValue><ssdm name="p_Val2_7"/></StgValue>
</operation>

<operation id="27" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="32" bw="24" op_0_bw="24" op_1_bw="68" op_2_bw="32" op_3_bw="32">
<![CDATA[
:2  %tmp_remote_psn_V_loa = call i24 @_ssdm_op_PartSelect.i24.i68.i32.i32(i68 %tmp_5, i32 19, i32 42) nounwind

]]></Node>
<StgValue><ssdm name="tmp_remote_psn_V_loa"/></StgValue>
</operation>

<operation id="28" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="33" bw="24" op_0_bw="24" op_1_bw="68" op_2_bw="32" op_3_bw="32">
<![CDATA[
:3  %tmp_local_psn_V_load = call i24 @_ssdm_op_PartSelect.i24.i68.i32.i32(i68 %tmp_5, i32 43, i32 66) nounwind

]]></Node>
<StgValue><ssdm name="tmp_local_psn_V_load"/></StgValue>
</operation>

<operation id="29" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="34" bw="1" op_0_bw="1" op_1_bw="68" op_2_bw="32">
<![CDATA[
:4  %tmp_15 = call i1 @_ssdm_op_BitSelect.i1.i68.i32(i68 %tmp_5, i32 67)

]]></Node>
<StgValue><ssdm name="tmp_15"/></StgValue>
</operation>

<operation id="30" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="35" bw="64" op_0_bw="16">
<![CDATA[
:5  %zext_ln544_2 = zext i16 %p_Val2_7 to i64

]]></Node>
<StgValue><ssdm name="zext_ln544_2"/></StgValue>
</operation>

<operation id="31" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="36" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %state_table_resp_eps_4 = getelementptr [500 x i24]* @state_table_resp_eps, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_resp_eps_4"/></StgValue>
</operation>

<operation id="32" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="37" bw="0" op_0_bw="1" op_1_bw="0" op_2_bw="0">
<![CDATA[
:7  br i1 %tmp_15, label %17, label %18

]]></Node>
<StgValue><ssdm name="br_ln114"/></StgValue>
</operation>

<operation id="33" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="24" op_0_bw="9">
<![CDATA[
:0  %tmp_resp_epsn_V_1 = load i24* %state_table_resp_eps_4, align 8

]]></Node>
<StgValue><ssdm name="tmp_resp_epsn_V_1"/></StgValue>
</operation>

<operation id="34" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="40" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %state_table_resp_old_4 = getelementptr [500 x i24]* @state_table_resp_old, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_resp_old_4"/></StgValue>
</operation>

<operation id="35" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="24" op_0_bw="9">
<![CDATA[
:2  %tmp_resp_old_outstan_1 = load i24* %state_table_resp_old_4, align 4

]]></Node>
<StgValue><ssdm name="tmp_resp_old_outstan_1"/></StgValue>
</operation>

<operation id="36" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="42" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %state_table_req_next_5 = getelementptr [500 x i24]* @state_table_req_next, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_req_next_5"/></StgValue>
</operation>

<operation id="37" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="24" op_0_bw="9">
<![CDATA[
:4  %tmp_req_next_psn_V_1 = load i24* %state_table_req_next_5, align 8

]]></Node>
<StgValue><ssdm name="tmp_req_next_psn_V_1"/></StgValue>
</operation>

<operation id="38" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="44" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %state_table_req_old_9 = getelementptr [500 x i24]* @state_table_req_old_1, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_req_old_9"/></StgValue>
</operation>

<operation id="39" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="24" op_0_bw="9">
<![CDATA[
:6  %tmp_req_old_unack_V_1 = load i24* %state_table_req_old_9, align 4

]]></Node>
<StgValue><ssdm name="tmp_req_old_unack_V_1"/></StgValue>
</operation>

<operation id="40" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="46" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %state_table_req_old_10 = getelementptr [500 x i24]* @state_table_req_old_s, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_req_old_10"/></StgValue>
</operation>

<operation id="41" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="24" op_0_bw="9">
<![CDATA[
:8  %tmp_req_old_valid_V_1 = load i24* %state_table_req_old_10, align 8

]]></Node>
<StgValue><ssdm name="tmp_req_old_valid_V_1"/></StgValue>
</operation>

<operation id="42" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="48" bw="9" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %state_table_retryCou_5 = getelementptr [500 x i3]* @state_table_retryCou, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_retryCou_5"/></StgValue>
</operation>

<operation id="43" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="3" op_0_bw="9">
<![CDATA[
:10  %tmp_retryCounter_V_2 = load i3* %state_table_retryCou_5, align 4

]]></Node>
<StgValue><ssdm name="tmp_retryCounter_V_2"/></StgValue>
</operation>

<operation id="44" st_id="3" stage="1" lat="1">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="54" bw="0" op_0_bw="24" op_1_bw="9">
<![CDATA[
:0  store i24 %tmp_local_psn_V_load, i24* %state_table_resp_eps_4, align 8

]]></Node>
<StgValue><ssdm name="store_ln121"/></StgValue>
</operation>

<operation id="45" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="55" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:1  %state_table_resp_old_3 = getelementptr [500 x i24]* @state_table_resp_old, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_resp_old_3"/></StgValue>
</operation>

<operation id="46" st_id="3" stage="1" lat="1">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="56" bw="0" op_0_bw="24" op_1_bw="9">
<![CDATA[
:2  store i24 %tmp_local_psn_V_load, i24* %state_table_resp_old_3, align 4

]]></Node>
<StgValue><ssdm name="store_ln122"/></StgValue>
</operation>

<operation id="47" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="57" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:3  %state_table_req_next_4 = getelementptr [500 x i24]* @state_table_req_next, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_req_next_4"/></StgValue>
</operation>

<operation id="48" st_id="3" stage="1" lat="1">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="58" bw="0" op_0_bw="24" op_1_bw="9">
<![CDATA[
:4  store i24 %tmp_remote_psn_V_loa, i24* %state_table_req_next_4, align 8

]]></Node>
<StgValue><ssdm name="store_ln125"/></StgValue>
</operation>

<operation id="49" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="59" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:5  %state_table_req_old_7 = getelementptr [500 x i24]* @state_table_req_old_1, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_req_old_7"/></StgValue>
</operation>

<operation id="50" st_id="3" stage="1" lat="1">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="60" bw="0" op_0_bw="24" op_1_bw="9">
<![CDATA[
:6  store i24 %tmp_remote_psn_V_loa, i24* %state_table_req_old_7, align 4

]]></Node>
<StgValue><ssdm name="store_ln126"/></StgValue>
</operation>

<operation id="51" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="61" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:7  %state_table_req_old_8 = getelementptr [500 x i24]* @state_table_req_old_s, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_req_old_8"/></StgValue>
</operation>

<operation id="52" st_id="3" stage="1" lat="1">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="62" bw="0" op_0_bw="24" op_1_bw="9">
<![CDATA[
:8  store i24 %tmp_remote_psn_V_loa, i24* %state_table_req_old_8, align 8

]]></Node>
<StgValue><ssdm name="store_ln127"/></StgValue>
</operation>

<operation id="53" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="63" bw="9" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
:9  %state_table_retryCou_4 = getelementptr [500 x i3]* @state_table_retryCou, i64 0, i64 %zext_ln544_2

]]></Node>
<StgValue><ssdm name="state_table_retryCou_4"/></StgValue>
</operation>

<operation id="54" st_id="3" stage="1" lat="1">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="64" bw="0" op_0_bw="3" op_1_bw="9">
<![CDATA[
:10  store i3 -1, i3* %state_table_retryCou_4, align 4

]]></Node>
<StgValue><ssdm name="store_ln128"/></StgValue>
</operation>

<operation id="55" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="75" bw="64" op_0_bw="16">
<![CDATA[
:4  %zext_ln544_1 = zext i16 %trunc_ln321 to i64

]]></Node>
<StgValue><ssdm name="zext_ln544_1"/></StgValue>
</operation>

<operation id="56" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="78" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %state_table_resp_eps_3 = getelementptr [500 x i24]* @state_table_resp_eps, i64 0, i64 %zext_ln544_1

]]></Node>
<StgValue><ssdm name="state_table_resp_eps_3"/></StgValue>
</operation>

<operation id="57" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="24" op_0_bw="9">
<![CDATA[
:1  %tmp_resp_epsn_V = load i24* %state_table_resp_eps_3, align 8

]]></Node>
<StgValue><ssdm name="tmp_resp_epsn_V"/></StgValue>
</operation>

<operation id="58" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="80" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %state_table_resp_old_2 = getelementptr [500 x i24]* @state_table_resp_old, i64 0, i64 %zext_ln544_1

]]></Node>
<StgValue><ssdm name="state_table_resp_old_2"/></StgValue>
</operation>

<operation id="59" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="24" op_0_bw="9">
<![CDATA[
:3  %tmp_resp_old_outstan = load i24* %state_table_resp_old_2, align 4

]]></Node>
<StgValue><ssdm name="tmp_resp_old_outstan"/></StgValue>
</operation>

<operation id="60" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="82" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %state_table_req_next_3 = getelementptr [500 x i24]* @state_table_req_next, i64 0, i64 %zext_ln544_1

]]></Node>
<StgValue><ssdm name="state_table_req_next_3"/></StgValue>
</operation>

<operation id="61" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="24" op_0_bw="9">
<![CDATA[
:5  %tmp_req_next_psn_V = load i24* %state_table_req_next_3, align 8

]]></Node>
<StgValue><ssdm name="tmp_req_next_psn_V"/></StgValue>
</operation>

<operation id="62" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="84" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %state_table_req_old_5 = getelementptr [500 x i24]* @state_table_req_old_1, i64 0, i64 %zext_ln544_1

]]></Node>
<StgValue><ssdm name="state_table_req_old_5"/></StgValue>
</operation>

<operation id="63" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="24" op_0_bw="9">
<![CDATA[
:7  %tmp_req_old_unack_V = load i24* %state_table_req_old_5, align 4

]]></Node>
<StgValue><ssdm name="tmp_req_old_unack_V"/></StgValue>
</operation>

<operation id="64" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="86" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %state_table_req_old_6 = getelementptr [500 x i24]* @state_table_req_old_s, i64 0, i64 %zext_ln544_1

]]></Node>
<StgValue><ssdm name="state_table_req_old_6"/></StgValue>
</operation>

<operation id="65" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="24" op_0_bw="9">
<![CDATA[
:9  %tmp_req_old_valid_V = load i24* %state_table_req_old_6, align 8

]]></Node>
<StgValue><ssdm name="tmp_req_old_valid_V"/></StgValue>
</operation>

<operation id="66" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="88" bw="9" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %state_table_retryCou_3 = getelementptr [500 x i3]* @state_table_retryCou, i64 0, i64 %zext_ln544_1

]]></Node>
<StgValue><ssdm name="state_table_retryCou_3"/></StgValue>
</operation>

<operation id="67" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="3" op_0_bw="9">
<![CDATA[
:11  %tmp_retryCounter_V_1 = load i3* %state_table_retryCou_3, align 4

]]></Node>
<StgValue><ssdm name="tmp_retryCounter_V_1"/></StgValue>
</operation>

<operation id="68" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="94" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %state_table_req_next_2 = getelementptr [500 x i24]* @state_table_req_next, i64 0, i64 %zext_ln544_1

]]></Node>
<StgValue><ssdm name="state_table_req_next_2"/></StgValue>
</operation>

<operation id="69" st_id="3" stage="1" lat="1">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="95" bw="0" op_0_bw="24" op_1_bw="9">
<![CDATA[
:1  store i24 %tmp_psn_V_load_new_i, i24* %state_table_req_next_2, align 8

]]></Node>
<StgValue><ssdm name="store_ln103"/></StgValue>
</operation>

<operation id="70" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="108" bw="64" op_0_bw="16">
<![CDATA[
:6  %zext_ln544 = zext i16 %p_Val2_s to i64

]]></Node>
<StgValue><ssdm name="zext_ln544"/></StgValue>
</operation>

<operation id="71" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="111" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %state_table_resp_eps_2 = getelementptr [500 x i24]* @state_table_resp_eps, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="state_table_resp_eps_2"/></StgValue>
</operation>

<operation id="72" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="24" op_0_bw="9">
<![CDATA[
:1  %entry_resp_epsn_V = load i24* %state_table_resp_eps_2, align 8

]]></Node>
<StgValue><ssdm name="entry_resp_epsn_V"/></StgValue>
</operation>

<operation id="73" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="113" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %state_table_resp_old_1 = getelementptr [500 x i24]* @state_table_resp_old, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="state_table_resp_old_1"/></StgValue>
</operation>

<operation id="74" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="24" op_0_bw="9">
<![CDATA[
:3  %entry_resp_old_outst = load i24* %state_table_resp_old_1, align 4

]]></Node>
<StgValue><ssdm name="entry_resp_old_outst"/></StgValue>
</operation>

<operation id="75" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="115" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:4  %state_table_req_next_1 = getelementptr [500 x i24]* @state_table_req_next, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="state_table_req_next_1"/></StgValue>
</operation>

<operation id="76" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="24" op_0_bw="9">
<![CDATA[
:5  %entry_req_next_psn_V = load i24* %state_table_req_next_1, align 8

]]></Node>
<StgValue><ssdm name="entry_req_next_psn_V"/></StgValue>
</operation>

<operation id="77" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="117" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:6  %state_table_req_old_3 = getelementptr [500 x i24]* @state_table_req_old_1, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="state_table_req_old_3"/></StgValue>
</operation>

<operation id="78" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="24" op_0_bw="9">
<![CDATA[
:7  %entry_req_old_unack_s = load i24* %state_table_req_old_3, align 4

]]></Node>
<StgValue><ssdm name="entry_req_old_unack_s"/></StgValue>
</operation>

<operation id="79" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="119" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:8  %state_table_req_old_4 = getelementptr [500 x i24]* @state_table_req_old_s, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="state_table_req_old_4"/></StgValue>
</operation>

<operation id="80" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="24" op_0_bw="9">
<![CDATA[
:9  %entry_req_old_valid_s = load i24* %state_table_req_old_4, align 8

]]></Node>
<StgValue><ssdm name="entry_req_old_valid_s"/></StgValue>
</operation>

<operation id="81" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="121" bw="9" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
:10  %state_table_retryCou_2 = getelementptr [500 x i3]* @state_table_retryCou, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="state_table_retryCou_2"/></StgValue>
</operation>

<operation id="82" st_id="3" stage="2" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="3" op_0_bw="9">
<![CDATA[
:11  %entry_retryCounter_V = load i3* %state_table_retryCou_2, align 4

]]></Node>
<StgValue><ssdm name="entry_retryCounter_V"/></StgValue>
</operation>

<operation id="83" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="138" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %state_table_resp_eps_1 = getelementptr [500 x i24]* @state_table_resp_eps, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="state_table_resp_eps_1"/></StgValue>
</operation>

<operation id="84" st_id="3" stage="1" lat="1">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="139" bw="0" op_0_bw="24" op_1_bw="9">
<![CDATA[
:1  store i24 %tmp_epsn_V_load_new_s, i24* %state_table_resp_eps_1, align 8

]]></Node>
<StgValue><ssdm name="store_ln78"/></StgValue>
</operation>

<operation id="85" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="140" bw="9" op_0_bw="3" op_1_bw="64" op_2_bw="64">
<![CDATA[
:2  %state_table_retryCou_1 = getelementptr [500 x i3]* @state_table_retryCou, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="state_table_retryCou_1"/></StgValue>
</operation>

<operation id="86" st_id="3" stage="1" lat="1">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="141" bw="0" op_0_bw="3" op_1_bw="9">
<![CDATA[
:3  store i3 %tmp_retryCounter_V_l, i3* %state_table_retryCou_1, align 4

]]></Node>
<StgValue><ssdm name="store_ln79"/></StgValue>
</operation>

<operation id="87" st_id="3" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="144" bw="9" op_0_bw="24" op_1_bw="64" op_2_bw="64">
<![CDATA[
:0  %state_table_req_old_2 = getelementptr [500 x i24]* @state_table_req_old_1, i64 0, i64 %zext_ln544

]]></Node>
<StgValue><ssdm name="state_table_req_old_2"/></StgValue>
</operation>

<operation id="88" st_id="3" stage="1" lat="1">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="145" bw="0" op_0_bw="24" op_1_bw="9">
<![CDATA[
:1  store i24 %tmp_epsn_V_load_new_s, i24* %state_table_req_old_2, align 4

]]></Node>
<StgValue><ssdm name="store_ln74"/></StgValue>
</operation>
</state>

<state id="4" st_id="4">

<operation id="89" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="13" bw="0" op_0_bw="0" op_1_bw="68" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:0  call void (...)* @_ssdm_op_SpecInterface(i68* @qpi2stateTable_upd_r_1, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="90" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="14" bw="0" op_0_bw="0" op_1_bw="45" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:1  call void (...)* @_ssdm_op_SpecInterface(i45* @rxIbh2stateTable_upd_1, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="91" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="15" bw="0" op_0_bw="0" op_1_bw="123" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:2  call void (...)* @_ssdm_op_SpecInterface(i123* @stateTable2qpi_rsp_V, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="92" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="16" bw="0" op_0_bw="0" op_1_bw="75" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:3  call void (...)* @_ssdm_op_SpecInterface(i75* @stateTable2rxIbh_rsp_1, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="93" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="17" bw="0" op_0_bw="0" op_1_bw="123" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:4  call void (...)* @_ssdm_op_SpecInterface(i123* @stateTable2txIbh_rsp_1, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="94" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="18" bw="0" op_0_bw="0" op_1_bw="41" op_2_bw="0" op_3_bw="32" op_4_bw="32" op_5_bw="0" op_6_bw="32" op_7_bw="32" op_8_bw="0" op_9_bw="0" op_10_bw="0" op_11_bw="32" op_12_bw="32" op_13_bw="32" op_14_bw="32" op_15_bw="0" op_16_bw="0">
<![CDATA[
entry:5  call void (...)* @_ssdm_op_SpecInterface(i41* @txIbh2stateTable_upd_1, [8 x i8]* @ap_fifo_str, i32 0, i32 0, [1 x i8]* @p_str, i32 0, i32 0, [1 x i8]* @p_str, [1 x i8]* @p_str, [1 x i8]* @p_str, i32 2, i32 2, i32 16, i32 16, [1 x i8]* @p_str, [1 x i8]* @p_str)

]]></Node>
<StgValue><ssdm name="specinterface_ln0"/></StgValue>
</operation>

<operation id="95" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="19" bw="0" op_0_bw="0" op_1_bw="32" op_2_bw="32" op_3_bw="32" op_4_bw="32" op_5_bw="0">
<![CDATA[
entry:6  call void (...)* @_ssdm_op_SpecPipeline(i32 1, i32 1, i32 1, i32 0, [1 x i8]* @p_str52) nounwind

]]></Node>
<StgValue><ssdm name="specpipeline_ln57"/></StgValue>
</operation>

<operation id="96" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="20" bw="0" op_0_bw="0" op_1_bw="24" op_2_bw="24" op_3_bw="24" op_4_bw="24" op_5_bw="24" op_6_bw="3" op_7_bw="0" op_8_bw="0" op_9_bw="0" op_10_bw="32" op_11_bw="0" op_12_bw="0" op_13_bw="0" op_14_bw="0" op_15_bw="0">
<![CDATA[
entry:7  call void (...)* @_ssdm_op_SpecMemCore([500 x i24]* @state_table_resp_eps, [500 x i24]* @state_table_resp_old, [500 x i24]* @state_table_req_next, [500 x i24]* @state_table_req_old_1, [500 x i24]* @state_table_req_old_s, [500 x i3]* @state_table_retryCou, [1 x i8]* @p_str52, [12 x i8]* @p_str253, [1 x i8]* @p_str52, i32 -1, [1 x i8]* @p_str52, [1 x i8]* @p_str52, [1 x i8]* @p_str52, [1 x i8]* @p_str52, [1 x i8]* @p_str52) nounwind

]]></Node>
<StgValue><ssdm name="specmemcore_ln61"/></StgValue>
</operation>

<operation id="97" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="39" bw="24" op_0_bw="9">
<![CDATA[
:0  %tmp_resp_epsn_V_1 = load i24* %state_table_resp_eps_4, align 8

]]></Node>
<StgValue><ssdm name="tmp_resp_epsn_V_1"/></StgValue>
</operation>

<operation id="98" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="41" bw="24" op_0_bw="9">
<![CDATA[
:2  %tmp_resp_old_outstan_1 = load i24* %state_table_resp_old_4, align 4

]]></Node>
<StgValue><ssdm name="tmp_resp_old_outstan_1"/></StgValue>
</operation>

<operation id="99" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="43" bw="24" op_0_bw="9">
<![CDATA[
:4  %tmp_req_next_psn_V_1 = load i24* %state_table_req_next_5, align 8

]]></Node>
<StgValue><ssdm name="tmp_req_next_psn_V_1"/></StgValue>
</operation>

<operation id="100" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="45" bw="24" op_0_bw="9">
<![CDATA[
:6  %tmp_req_old_unack_V_1 = load i24* %state_table_req_old_9, align 4

]]></Node>
<StgValue><ssdm name="tmp_req_old_unack_V_1"/></StgValue>
</operation>

<operation id="101" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="47" bw="24" op_0_bw="9">
<![CDATA[
:8  %tmp_req_old_valid_V_1 = load i24* %state_table_req_old_10, align 8

]]></Node>
<StgValue><ssdm name="tmp_req_old_valid_V_1"/></StgValue>
</operation>

<operation id="102" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="49" bw="3" op_0_bw="9">
<![CDATA[
:10  %tmp_retryCounter_V_2 = load i3* %state_table_retryCou_5, align 4

]]></Node>
<StgValue><ssdm name="tmp_retryCounter_V_2"/></StgValue>
</operation>

<operation id="103" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="50" bw="123" op_0_bw="123" op_1_bw="3" op_2_bw="24" op_3_bw="24" op_4_bw="24" op_5_bw="24" op_6_bw="24">
<![CDATA[
:11  %tmp_6 = call i123 @_ssdm_op_BitConcatenate.i123.i3.i24.i24.i24.i24.i24(i3 %tmp_retryCounter_V_2, i24 %tmp_req_old_valid_V_1, i24 %tmp_req_old_unack_V_1, i24 %tmp_req_next_psn_V_1, i24 %tmp_resp_old_outstan_1, i24 %tmp_resp_epsn_V_1) nounwind

]]></Node>
<StgValue><ssdm name="tmp_6"/></StgValue>
</operation>

<operation id="104" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="51" bw="0" op_0_bw="0" op_1_bw="123" op_2_bw="123">
<![CDATA[
:12  call void @_ssdm_op_Write.ap_fifo.volatile.i123P(i123* @stateTable2qpi_rsp_V, i123 %tmp_6) nounwind

]]></Node>
<StgValue><ssdm name="write_ln137"/></StgValue>
</operation>

<operation id="105" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="52" bw="0" op_0_bw="0">
<![CDATA[
:13  br label %19

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="106" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
<literal name="tmp_15" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="65" bw="0" op_0_bw="0">
<![CDATA[
:11  br label %19

]]></Node>
<StgValue><ssdm name="br_ln133"/></StgValue>
</operation>

<operation id="107" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
<literal name="tmp_14" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="67" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %._crit_edge1.i

]]></Node>
<StgValue><ssdm name="br_ln139"/></StgValue>
</operation>

<operation id="108" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="69" bw="0" op_0_bw="0">
<![CDATA[
._crit_edge1.i:0  br label %20

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="109" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="79" bw="24" op_0_bw="9">
<![CDATA[
:1  %tmp_resp_epsn_V = load i24* %state_table_resp_eps_3, align 8

]]></Node>
<StgValue><ssdm name="tmp_resp_epsn_V"/></StgValue>
</operation>

<operation id="110" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="81" bw="24" op_0_bw="9">
<![CDATA[
:3  %tmp_resp_old_outstan = load i24* %state_table_resp_old_2, align 4

]]></Node>
<StgValue><ssdm name="tmp_resp_old_outstan"/></StgValue>
</operation>

<operation id="111" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="83" bw="24" op_0_bw="9">
<![CDATA[
:5  %tmp_req_next_psn_V = load i24* %state_table_req_next_3, align 8

]]></Node>
<StgValue><ssdm name="tmp_req_next_psn_V"/></StgValue>
</operation>

<operation id="112" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="85" bw="24" op_0_bw="9">
<![CDATA[
:7  %tmp_req_old_unack_V = load i24* %state_table_req_old_5, align 4

]]></Node>
<StgValue><ssdm name="tmp_req_old_unack_V"/></StgValue>
</operation>

<operation id="113" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="87" bw="24" op_0_bw="9">
<![CDATA[
:9  %tmp_req_old_valid_V = load i24* %state_table_req_old_6, align 8

]]></Node>
<StgValue><ssdm name="tmp_req_old_valid_V"/></StgValue>
</operation>

<operation id="114" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="89" bw="3" op_0_bw="9">
<![CDATA[
:11  %tmp_retryCounter_V_1 = load i3* %state_table_retryCou_3, align 4

]]></Node>
<StgValue><ssdm name="tmp_retryCounter_V_1"/></StgValue>
</operation>

<operation id="115" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="90" bw="123" op_0_bw="123" op_1_bw="3" op_2_bw="24" op_3_bw="24" op_4_bw="24" op_5_bw="24" op_6_bw="24">
<![CDATA[
:12  %tmp_4 = call i123 @_ssdm_op_BitConcatenate.i123.i3.i24.i24.i24.i24.i24(i3 %tmp_retryCounter_V_1, i24 %tmp_req_old_valid_V, i24 %tmp_req_old_unack_V, i24 %tmp_req_next_psn_V, i24 %tmp_resp_old_outstan, i24 %tmp_resp_epsn_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_4"/></StgValue>
</operation>

<operation id="116" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="91" bw="0" op_0_bw="0" op_1_bw="123" op_2_bw="123">
<![CDATA[
:13  call void @_ssdm_op_Write.ap_fifo.volatile.i123P(i123* @stateTable2txIbh_rsp_1, i123 %tmp_4) nounwind

]]></Node>
<StgValue><ssdm name="write_ln107"/></StgValue>
</operation>

<operation id="117" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="92" bw="0" op_0_bw="0">
<![CDATA[
:14  br label %14

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="118" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
<literal name="tmp_13" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="96" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %14

]]></Node>
<StgValue><ssdm name="br_ln104"/></StgValue>
</operation>

<operation id="119" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
<literal name="tmp_9" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="98" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %20

]]></Node>
<StgValue><ssdm name="br_ln109"/></StgValue>
</operation>

<operation id="120" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="100" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %state_table.exit

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="121" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="112" bw="24" op_0_bw="9">
<![CDATA[
:1  %entry_resp_epsn_V = load i24* %state_table_resp_eps_2, align 8

]]></Node>
<StgValue><ssdm name="entry_resp_epsn_V"/></StgValue>
</operation>

<operation id="122" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="114" bw="24" op_0_bw="9">
<![CDATA[
:3  %entry_resp_old_outst = load i24* %state_table_resp_old_1, align 4

]]></Node>
<StgValue><ssdm name="entry_resp_old_outst"/></StgValue>
</operation>

<operation id="123" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="116" bw="24" op_0_bw="9">
<![CDATA[
:5  %entry_req_next_psn_V = load i24* %state_table_req_next_1, align 8

]]></Node>
<StgValue><ssdm name="entry_req_next_psn_V"/></StgValue>
</operation>

<operation id="124" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="118" bw="24" op_0_bw="9">
<![CDATA[
:7  %entry_req_old_unack_s = load i24* %state_table_req_old_3, align 4

]]></Node>
<StgValue><ssdm name="entry_req_old_unack_s"/></StgValue>
</operation>

<operation id="125" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="120" bw="24" op_0_bw="9">
<![CDATA[
:9  %entry_req_old_valid_s = load i24* %state_table_req_old_4, align 8

]]></Node>
<StgValue><ssdm name="entry_req_old_valid_s"/></StgValue>
</operation>

<operation id="126" st_id="4" stage="1" lat="2">
<core>RAM_2P_BRAM</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="122" bw="3" op_0_bw="9">
<![CDATA[
:11  %entry_retryCounter_V = load i3* %state_table_retryCou_2, align 4

]]></Node>
<StgValue><ssdm name="entry_retryCounter_V"/></StgValue>
</operation>

<operation id="127" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="125" bw="75" op_0_bw="75" op_1_bw="3" op_2_bw="24" op_3_bw="24" op_4_bw="24">
<![CDATA[
:0  %tmp_2 = call i75 @_ssdm_op_BitConcatenate.i75.i3.i24.i24.i24(i3 %entry_retryCounter_V, i24 %entry_resp_epsn_V, i24 %entry_resp_old_outst, i24 %entry_resp_epsn_V) nounwind

]]></Node>
<StgValue><ssdm name="tmp_2"/></StgValue>
</operation>

<operation id="128" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="126" bw="0" op_0_bw="0" op_1_bw="75" op_2_bw="75">
<![CDATA[
:1  call void @_ssdm_op_Write.ap_fifo.volatile.i75P(i75* @stateTable2rxIbh_rsp_1, i75 %tmp_2) nounwind

]]></Node>
<StgValue><ssdm name="write_ln94"/></StgValue>
</operation>

<operation id="129" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="127" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %8

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="130" st_id="4" stage="1" lat="1">
<core>AddSub</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="129" bw="24" op_0_bw="24" op_1_bw="24">
<![CDATA[
:0  %tmp_max_forward_V = add i24 %entry_req_next_psn_V, -1

]]></Node>
<StgValue><ssdm name="tmp_max_forward_V"/></StgValue>
</operation>

<operation id="131" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="130" bw="75" op_0_bw="75" op_1_bw="3" op_2_bw="24" op_3_bw="24" op_4_bw="24">
<![CDATA[
:1  %tmp_1 = call i75 @_ssdm_op_BitConcatenate.i75.i3.i24.i24.i24(i3 0, i24 %tmp_max_forward_V, i24 %entry_req_old_valid_s, i24 %entry_req_old_unack_s) nounwind

]]></Node>
<StgValue><ssdm name="tmp_1"/></StgValue>
</operation>

<operation id="132" st_id="4" stage="1" lat="1">
<core>FIFO</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="131" bw="0" op_0_bw="0" op_1_bw="75" op_2_bw="75">
<![CDATA[
:2  call void @_ssdm_op_Write.ap_fifo.volatile.i75P(i75* @stateTable2rxIbh_rsp_1, i75 %tmp_1) nounwind

]]></Node>
<StgValue><ssdm name="write_ln88"/></StgValue>
</operation>

<operation id="133" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="132" bw="0" op_0_bw="0">
<![CDATA[
:3  br label %8

]]></Node>
<StgValue><ssdm name="br_ln89"/></StgValue>
</operation>

<operation id="134" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="134" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %9

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="135" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_11" val="0"/>
</and_exp></or_exp>
</condition>

<Node id="142" bw="0" op_0_bw="0">
<![CDATA[
:4  br label %4

]]></Node>
<StgValue><ssdm name="br_ln0"/></StgValue>
</operation>

<operation id="136" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="1"/>
<literal name="tmp_11" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="146" bw="0" op_0_bw="0">
<![CDATA[
:2  br label %4

]]></Node>
<StgValue><ssdm name="br_ln75"/></StgValue>
</operation>

<operation id="137" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
<literal name="tmp_12" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="148" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %9

]]></Node>
<StgValue><ssdm name="br_ln82"/></StgValue>
</operation>

<operation id="138" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp><literal name="tmp" val="1"/>
</and_exp></or_exp>
</condition>

<Node id="150" bw="0" op_0_bw="0">
<![CDATA[
:0  br label %state_table.exit

]]></Node>
<StgValue><ssdm name="br_ln97"/></StgValue>
</operation>

<operation id="139" st_id="4" stage="1" lat="1">
<core>NULL</core>
<MemPortIdVec></MemPortIdVec>
<condition id="-1">
<or_exp><and_exp></and_exp></or_exp>
</condition>

<Node id="152" bw="0">
<![CDATA[
state_table.exit:0  ret void

]]></Node>
<StgValue><ssdm name="ret_ln0"/></StgValue>
</operation>
</state>
</state_list>


<ports>
</ports>


<dataflows>
</dataflows>


</stg>
