$comment
	File created using the following command:
		vcd file Clock.msim.vcd -direction
$end
$date
	Sun Oct 18 19:25:09 2020
$end
$version
	ModelSim Version 2020.1
$end
$timescale
	1ps
$end

$scope module processador_vhd_vec_tst $end
$var wire 1 ! adress [7] $end
$var wire 1 " adress [6] $end
$var wire 1 # adress [5] $end
$var wire 1 $ adress [4] $end
$var wire 1 % adress [3] $end
$var wire 1 & adress [2] $end
$var wire 1 ' adress [1] $end
$var wire 1 ( adress [0] $end
$var wire 1 ) clk $end
$var wire 1 * dataIn [7] $end
$var wire 1 + dataIn [6] $end
$var wire 1 , dataIn [5] $end
$var wire 1 - dataIn [4] $end
$var wire 1 . dataIn [3] $end
$var wire 1 / dataIn [2] $end
$var wire 1 0 dataIn [1] $end
$var wire 1 1 dataIn [0] $end
$var wire 1 2 dataOut [7] $end
$var wire 1 3 dataOut [6] $end
$var wire 1 4 dataOut [5] $end
$var wire 1 5 dataOut [4] $end
$var wire 1 6 dataOut [3] $end
$var wire 1 7 dataOut [2] $end
$var wire 1 8 dataOut [1] $end
$var wire 1 9 dataOut [0] $end
$var wire 1 : habEscritaMEM $end
$var wire 1 ; habEscritaReg $end
$var wire 1 < habLeituraMEM $end
$var wire 1 = pinTest [7] $end
$var wire 1 > pinTest [6] $end
$var wire 1 ? pinTest [5] $end
$var wire 1 @ pinTest [4] $end
$var wire 1 A pinTest [3] $end
$var wire 1 B pinTest [2] $end
$var wire 1 C pinTest [1] $end
$var wire 1 D pinTest [0] $end
$var wire 1 E pinTestA [7] $end
$var wire 1 F pinTestA [6] $end
$var wire 1 G pinTestA [5] $end
$var wire 1 H pinTestA [4] $end
$var wire 1 I pinTestA [3] $end
$var wire 1 J pinTestA [2] $end
$var wire 1 K pinTestA [1] $end
$var wire 1 L pinTestA [0] $end
$var wire 1 M pinTestB [7] $end
$var wire 1 N pinTestB [6] $end
$var wire 1 O pinTestB [5] $end
$var wire 1 P pinTestB [4] $end
$var wire 1 Q pinTestB [3] $end
$var wire 1 R pinTestB [2] $end
$var wire 1 S pinTestB [1] $end
$var wire 1 T pinTestB [0] $end
$var wire 1 U pinTestflagZero $end
$var wire 1 V pinTestSaidaULA [7] $end
$var wire 1 W pinTestSaidaULA [6] $end
$var wire 1 X pinTestSaidaULA [5] $end
$var wire 1 Y pinTestSaidaULA [4] $end
$var wire 1 Z pinTestSaidaULA [3] $end
$var wire 1 [ pinTestSaidaULA [2] $end
$var wire 1 \ pinTestSaidaULA [1] $end
$var wire 1 ] pinTestSaidaULA [0] $end

$scope module i1 $end
$var wire 1 ^ gnd $end
$var wire 1 _ vcc $end
$var wire 1 ` unknown $end
$var wire 1 a devoe $end
$var wire 1 b devclrn $end
$var wire 1 c devpor $end
$var wire 1 d ww_devoe $end
$var wire 1 e ww_devclrn $end
$var wire 1 f ww_devpor $end
$var wire 1 g ww_clk $end
$var wire 1 h ww_dataIn [7] $end
$var wire 1 i ww_dataIn [6] $end
$var wire 1 j ww_dataIn [5] $end
$var wire 1 k ww_dataIn [4] $end
$var wire 1 l ww_dataIn [3] $end
$var wire 1 m ww_dataIn [2] $end
$var wire 1 n ww_dataIn [1] $end
$var wire 1 o ww_dataIn [0] $end
$var wire 1 p ww_dataOut [7] $end
$var wire 1 q ww_dataOut [6] $end
$var wire 1 r ww_dataOut [5] $end
$var wire 1 s ww_dataOut [4] $end
$var wire 1 t ww_dataOut [3] $end
$var wire 1 u ww_dataOut [2] $end
$var wire 1 v ww_dataOut [1] $end
$var wire 1 w ww_dataOut [0] $end
$var wire 1 x ww_adress [7] $end
$var wire 1 y ww_adress [6] $end
$var wire 1 z ww_adress [5] $end
$var wire 1 { ww_adress [4] $end
$var wire 1 | ww_adress [3] $end
$var wire 1 } ww_adress [2] $end
$var wire 1 ~ ww_adress [1] $end
$var wire 1 !! ww_adress [0] $end
$var wire 1 "! ww_habEscritaReg $end
$var wire 1 #! ww_habEscritaMEM $end
$var wire 1 $! ww_habLeituraMEM $end
$var wire 1 %! ww_pinTest [7] $end
$var wire 1 &! ww_pinTest [6] $end
$var wire 1 '! ww_pinTest [5] $end
$var wire 1 (! ww_pinTest [4] $end
$var wire 1 )! ww_pinTest [3] $end
$var wire 1 *! ww_pinTest [2] $end
$var wire 1 +! ww_pinTest [1] $end
$var wire 1 ,! ww_pinTest [0] $end
$var wire 1 -! ww_pinTestA [7] $end
$var wire 1 .! ww_pinTestA [6] $end
$var wire 1 /! ww_pinTestA [5] $end
$var wire 1 0! ww_pinTestA [4] $end
$var wire 1 1! ww_pinTestA [3] $end
$var wire 1 2! ww_pinTestA [2] $end
$var wire 1 3! ww_pinTestA [1] $end
$var wire 1 4! ww_pinTestA [0] $end
$var wire 1 5! ww_pinTestB [7] $end
$var wire 1 6! ww_pinTestB [6] $end
$var wire 1 7! ww_pinTestB [5] $end
$var wire 1 8! ww_pinTestB [4] $end
$var wire 1 9! ww_pinTestB [3] $end
$var wire 1 :! ww_pinTestB [2] $end
$var wire 1 ;! ww_pinTestB [1] $end
$var wire 1 <! ww_pinTestB [0] $end
$var wire 1 =! ww_pinTestSaidaULA [7] $end
$var wire 1 >! ww_pinTestSaidaULA [6] $end
$var wire 1 ?! ww_pinTestSaidaULA [5] $end
$var wire 1 @! ww_pinTestSaidaULA [4] $end
$var wire 1 A! ww_pinTestSaidaULA [3] $end
$var wire 1 B! ww_pinTestSaidaULA [2] $end
$var wire 1 C! ww_pinTestSaidaULA [1] $end
$var wire 1 D! ww_pinTestSaidaULA [0] $end
$var wire 1 E! ww_pinTestflagZero $end
$var wire 1 F! \clk~input_o\ $end
$var wire 1 G! \clk~inputCLKENA0_outclk\ $end
$var wire 1 H! \inc|Add0~2\ $end
$var wire 1 I! \inc|Add0~29_sumout\ $end
$var wire 1 J! \ROM|memROM~2_combout\ $end
$var wire 1 K! \ROM|memROM~3_combout\ $end
$var wire 1 L! \ROM|memROM~4_combout\ $end
$var wire 1 M! \ROM|memROM~5_combout\ $end
$var wire 1 N! \PC|DOUT[2]~DUPLICATE_q\ $end
$var wire 1 O! \ROM|memROM~6_combout\ $end
$var wire 1 P! \ROM|memROM~7_combout\ $end
$var wire 1 Q! \PC|DOUT[3]~DUPLICATE_q\ $end
$var wire 1 R! \PC|DOUT[1]~DUPLICATE_q\ $end
$var wire 1 S! \ROM|memROM~11_combout\ $end
$var wire 1 T! \ROM|memROM~9_combout\ $end
$var wire 1 U! \ROM|memROM~12_combout\ $end
$var wire 1 V! \UC|Equal0~0_combout\ $end
$var wire 1 W! \UC|Equal3~0_combout\ $end
$var wire 1 X! \UC|Equal5~0_combout\ $end
$var wire 1 Y! \dataIn[2]~input_o\ $end
$var wire 1 Z! \Registradores|registrador~214_combout\ $end
$var wire 1 [! \Registradores|registrador~47_q\ $end
$var wire 1 \! \ROM|memROM~14_combout\ $end
$var wire 1 ]! \ROM|memROM~8_combout\ $end
$var wire 1 ^! \Registradores|registrador~213_combout\ $end
$var wire 1 _! \Registradores|registrador~23_q\ $end
$var wire 1 `! \Registradores|registrador~216_combout\ $end
$var wire 1 a! \Registradores|registrador~39_q\ $end
$var wire 1 b! \ROM|memROM~15_combout\ $end
$var wire 1 c! \Registradores|registrador~189_combout\ $end
$var wire 1 d! \Registradores|registrador~149_combout\ $end
$var wire 1 e! \ULA|saida[2]~2_combout\ $end
$var wire 1 f! \MUX_ULA|saida_MUX[2]~2_combout\ $end
$var wire 1 g! \Registradores|registrador~215_combout\ $end
$var wire 1 h! \Registradores|registrador~31_q\ $end
$var wire 1 i! \ROM|memROM~13_combout\ $end
$var wire 1 j! \Registradores|registrador~175_combout\ $end
$var wire 1 k! \dataIn[1]~input_o\ $end
$var wire 1 l! \Registradores|registrador~46_q\ $end
$var wire 1 m! \Registradores|registrador~30_q\ $end
$var wire 1 n! \Registradores|registrador~22_q\ $end
$var wire 1 o! \Registradores|registrador~185_combout\ $end
$var wire 1 p! \Registradores|registrador~145_combout\ $end
$var wire 1 q! \Registradores|registrador~37_q\ $end
$var wire 1 r! \Registradores|registrador~29_q\ $end
$var wire 1 s! \Registradores|registrador~173_combout\ $end
$var wire 1 t! \ULA|Add0~34_cout\ $end
$var wire 1 u! \ULA|Add0~2\ $end
$var wire 1 v! \ULA|Add0~5_sumout\ $end
$var wire 1 w! \ULA|saida[1]~1_combout\ $end
$var wire 1 x! \MUX_ULA|saida_MUX[1]~1_combout\ $end
$var wire 1 y! \Registradores|registrador~38_q\ $end
$var wire 1 z! \Registradores|registrador~174_combout\ $end
$var wire 1 {! \ULA|Add0~6\ $end
$var wire 1 |! \ULA|Add0~9_sumout\ $end
$var wire 1 }! \dataIn[3]~input_o\ $end
$var wire 1 ~! \Registradores|registrador~40_q\ $end
$var wire 1 !" \Registradores|registrador~32_q\ $end
$var wire 1 "" \Registradores|registrador~176_combout\ $end
$var wire 1 #" \ULA|Add0~10\ $end
$var wire 1 $" \ULA|Add0~13_sumout\ $end
$var wire 1 %" \ULA|saida[3]~3_combout\ $end
$var wire 1 &" \MUX_ULA|saida_MUX[3]~3_combout\ $end
$var wire 1 '" \Registradores|registrador~48_q\ $end
$var wire 1 (" \Registradores|registrador~24_q\ $end
$var wire 1 )" \Registradores|registrador~193_combout\ $end
$var wire 1 *" \Registradores|registrador~153_combout\ $end
$var wire 1 +" \ULA|Equal8~2_combout\ $end
$var wire 1 ," \dataIn[4]~input_o\ $end
$var wire 1 -" \Registradores|registrador~41_q\ $end
$var wire 1 ." \Registradores|registrador~33_q\ $end
$var wire 1 /" \Registradores|registrador~177_combout\ $end
$var wire 1 0" \ULA|Add0~14\ $end
$var wire 1 1" \ULA|Add0~17_sumout\ $end
$var wire 1 2" \ULA|saida[4]~4_combout\ $end
$var wire 1 3" \MUX_ULA|saida_MUX[4]~4_combout\ $end
$var wire 1 4" \Registradores|registrador~49_q\ $end
$var wire 1 5" \Registradores|registrador~25_q\ $end
$var wire 1 6" \Registradores|registrador~197_combout\ $end
$var wire 1 7" \Registradores|registrador~157_combout\ $end
$var wire 1 8" \dataIn[5]~input_o\ $end
$var wire 1 9" \Registradores|registrador~34_q\ $end
$var wire 1 :" \Registradores|registrador~42_q\ $end
$var wire 1 ;" \Registradores|registrador~178_combout\ $end
$var wire 1 <" \ULA|Add0~18\ $end
$var wire 1 =" \ULA|Add0~21_sumout\ $end
$var wire 1 >" \MUX_ULA|saida_MUX[5]~5_combout\ $end
$var wire 1 ?" \Registradores|registrador~50_q\ $end
$var wire 1 @" \Registradores|registrador~26_q\ $end
$var wire 1 A" \Registradores|registrador~201_combout\ $end
$var wire 1 B" \Registradores|registrador~161_combout\ $end
$var wire 1 C" \ULA|Equal8~1_combout\ $end
$var wire 1 D" \ULA|Add0~1_sumout\ $end
$var wire 1 E" \ULA|Equal8~0_combout\ $end
$var wire 1 F" \dataIn[7]~input_o\ $end
$var wire 1 G" \Registradores|registrador~44_q\ $end
$var wire 1 H" \Registradores|registrador~36feeder_combout\ $end
$var wire 1 I" \Registradores|registrador~36_q\ $end
$var wire 1 J" \Registradores|registrador~180_combout\ $end
$var wire 1 K" \dataIn[6]~input_o\ $end
$var wire 1 L" \Registradores|registrador~51_q\ $end
$var wire 1 M" \Registradores|registrador~35_q\ $end
$var wire 1 N" \Registradores|registrador~27_q\ $end
$var wire 1 O" \Registradores|registrador~205_combout\ $end
$var wire 1 P" \Registradores|registrador~165_combout\ $end
$var wire 1 Q" \ULA|Add0~22\ $end
$var wire 1 R" \ULA|Add0~25_sumout\ $end
$var wire 1 S" \MUX_ULA|saida_MUX[6]~6_combout\ $end
$var wire 1 T" \Registradores|registrador~43_q\ $end
$var wire 1 U" \Registradores|registrador~179_combout\ $end
$var wire 1 V" \ULA|Add0~26\ $end
$var wire 1 W" \ULA|Add0~29_sumout\ $end
$var wire 1 X" \MUX_ULA|saida_MUX[7]~7_combout\ $end
$var wire 1 Y" \Registradores|registrador~52_q\ $end
$var wire 1 Z" \Registradores|registrador~28_q\ $end
$var wire 1 [" \Registradores|registrador~209_combout\ $end
$var wire 1 \" \Registradores|registrador~169_combout\ $end
$var wire 1 ]" \ULA|Equal8~3_combout\ $end
$var wire 1 ^" \flipflop|data_out~0_combout\ $end
$var wire 1 _" \flipflop|data_out~q\ $end
$var wire 1 `" \comb~0_combout\ $end
$var wire 1 a" \inc|Add0~30\ $end
$var wire 1 b" \inc|Add0~25_sumout\ $end
$var wire 1 c" \inc|Add0~26\ $end
$var wire 1 d" \inc|Add0~21_sumout\ $end
$var wire 1 e" \inc|Add0~22\ $end
$var wire 1 f" \inc|Add0~5_sumout\ $end
$var wire 1 g" \inc|Add0~6\ $end
$var wire 1 h" \inc|Add0~9_sumout\ $end
$var wire 1 i" \~GND~combout\ $end
$var wire 1 j" \inc|Add0~10\ $end
$var wire 1 k" \inc|Add0~17_sumout\ $end
$var wire 1 l" \inc|Add0~18\ $end
$var wire 1 m" \inc|Add0~13_sumout\ $end
$var wire 1 n" \ROM|memROM~0_combout\ $end
$var wire 1 o" \ROM|memROM~1_combout\ $end
$var wire 1 p" \inc|Add0~1_sumout\ $end
$var wire 1 q" \PC|DOUT[0]~DUPLICATE_q\ $end
$var wire 1 r" \ROM|memROM~10_combout\ $end
$var wire 1 s" \UC|palavraControle[3]~0_combout\ $end
$var wire 1 t" \dataIn[0]~input_o\ $end
$var wire 1 u" \ULA|saida[0]~0_combout\ $end
$var wire 1 v" \MUX_ULA|saida_MUX[0]~0_combout\ $end
$var wire 1 w" \Registradores|registrador~45_q\ $end
$var wire 1 x" \Registradores|registrador~21_q\ $end
$var wire 1 y" \Registradores|registrador~181_combout\ $end
$var wire 1 z" \Registradores|registrador~141_combout\ $end
$var wire 1 {" \UC|Equal7~0_combout\ $end
$var wire 1 |" \ULA|saida[5]~5_combout\ $end
$var wire 1 }" \ULA|saida[6]~6_combout\ $end
$var wire 1 ~" \ULA|saida[7]~7_combout\ $end
$var wire 1 !# \ULA|Equal8~4_combout\ $end
$var wire 1 "# \PC|DOUT\ [7] $end
$var wire 1 ## \PC|DOUT\ [6] $end
$var wire 1 $# \PC|DOUT\ [5] $end
$var wire 1 %# \PC|DOUT\ [4] $end
$var wire 1 &# \PC|DOUT\ [3] $end
$var wire 1 '# \PC|DOUT\ [2] $end
$var wire 1 (# \PC|DOUT\ [1] $end
$var wire 1 )# \PC|DOUT\ [0] $end
$var wire 1 *# \UC|palavraControle\ [10] $end
$var wire 1 +# \UC|palavraControle\ [9] $end
$var wire 1 ,# \UC|palavraControle\ [8] $end
$var wire 1 -# \UC|palavraControle\ [7] $end
$var wire 1 .# \UC|palavraControle\ [6] $end
$var wire 1 /# \UC|palavraControle\ [5] $end
$var wire 1 0# \UC|palavraControle\ [4] $end
$var wire 1 1# \UC|palavraControle\ [3] $end
$var wire 1 2# \UC|palavraControle\ [2] $end
$var wire 1 3# \UC|palavraControle\ [1] $end
$var wire 1 4# \UC|palavraControle\ [0] $end
$var wire 1 5# \PC|ALT_INV_DOUT[1]~DUPLICATE_q\ $end
$var wire 1 6# \PC|ALT_INV_DOUT[2]~DUPLICATE_q\ $end
$var wire 1 7# \PC|ALT_INV_DOUT[3]~DUPLICATE_q\ $end
$var wire 1 8# \PC|ALT_INV_DOUT[0]~DUPLICATE_q\ $end
$var wire 1 9# \ALT_INV_dataIn[7]~input_o\ $end
$var wire 1 :# \ALT_INV_dataIn[6]~input_o\ $end
$var wire 1 ;# \ALT_INV_dataIn[5]~input_o\ $end
$var wire 1 <# \ALT_INV_dataIn[4]~input_o\ $end
$var wire 1 =# \ALT_INV_dataIn[3]~input_o\ $end
$var wire 1 ># \ALT_INV_dataIn[2]~input_o\ $end
$var wire 1 ?# \ALT_INV_dataIn[1]~input_o\ $end
$var wire 1 @# \ALT_INV_dataIn[0]~input_o\ $end
$var wire 1 A# \UC|ALT_INV_Equal0~0_combout\ $end
$var wire 1 B# \Registradores|ALT_INV_registrador~28_q\ $end
$var wire 1 C# \Registradores|ALT_INV_registrador~27_q\ $end
$var wire 1 D# \Registradores|ALT_INV_registrador~26_q\ $end
$var wire 1 E# \Registradores|ALT_INV_registrador~25_q\ $end
$var wire 1 F# \Registradores|ALT_INV_registrador~24_q\ $end
$var wire 1 G# \Registradores|ALT_INV_registrador~23_q\ $end
$var wire 1 H# \Registradores|ALT_INV_registrador~22_q\ $end
$var wire 1 I# \ROM|ALT_INV_memROM~15_combout\ $end
$var wire 1 J# \Registradores|ALT_INV_registrador~21_q\ $end
$var wire 1 K# \UC|ALT_INV_Equal3~0_combout\ $end
$var wire 1 L# \MUX_ULA|ALT_INV_saida_MUX[7]~7_combout\ $end
$var wire 1 M# \UC|ALT_INV_Equal5~0_combout\ $end
$var wire 1 N# \flipflop|ALT_INV_data_out~q\ $end
$var wire 1 O# \Registradores|ALT_INV_registrador~52_q\ $end
$var wire 1 P# \Registradores|ALT_INV_registrador~51_q\ $end
$var wire 1 Q# \Registradores|ALT_INV_registrador~50_q\ $end
$var wire 1 R# \Registradores|ALT_INV_registrador~49_q\ $end
$var wire 1 S# \Registradores|ALT_INV_registrador~48_q\ $end
$var wire 1 T# \Registradores|ALT_INV_registrador~47_q\ $end
$var wire 1 U# \Registradores|ALT_INV_registrador~46_q\ $end
$var wire 1 V# \ROM|ALT_INV_memROM~14_combout\ $end
$var wire 1 W# \Registradores|ALT_INV_registrador~45_q\ $end
$var wire 1 X# \ULA|ALT_INV_Equal8~3_combout\ $end
$var wire 1 Y# \ULA|ALT_INV_Equal8~2_combout\ $end
$var wire 1 Z# \ULA|ALT_INV_Equal8~1_combout\ $end
$var wire 1 [# \ULA|ALT_INV_Equal8~0_combout\ $end
$var wire 1 \# \ULA|ALT_INV_saida[4]~4_combout\ $end
$var wire 1 ]# \ULA|ALT_INV_saida[3]~3_combout\ $end
$var wire 1 ^# \ULA|ALT_INV_saida[2]~2_combout\ $end
$var wire 1 _# \ULA|ALT_INV_saida[1]~1_combout\ $end
$var wire 1 `# \ULA|ALT_INV_saida[0]~0_combout\ $end
$var wire 1 a# \UC|ALT_INV_palavraControle[3]~0_combout\ $end
$var wire 1 b# \Registradores|ALT_INV_registrador~180_combout\ $end
$var wire 1 c# \Registradores|ALT_INV_registrador~36_q\ $end
$var wire 1 d# \Registradores|ALT_INV_registrador~44_q\ $end
$var wire 1 e# \Registradores|ALT_INV_registrador~179_combout\ $end
$var wire 1 f# \Registradores|ALT_INV_registrador~35_q\ $end
$var wire 1 g# \Registradores|ALT_INV_registrador~43_q\ $end
$var wire 1 h# \Registradores|ALT_INV_registrador~178_combout\ $end
$var wire 1 i# \Registradores|ALT_INV_registrador~34_q\ $end
$var wire 1 j# \Registradores|ALT_INV_registrador~42_q\ $end
$var wire 1 k# \Registradores|ALT_INV_registrador~177_combout\ $end
$var wire 1 l# \Registradores|ALT_INV_registrador~33_q\ $end
$var wire 1 m# \Registradores|ALT_INV_registrador~41_q\ $end
$var wire 1 n# \Registradores|ALT_INV_registrador~176_combout\ $end
$var wire 1 o# \Registradores|ALT_INV_registrador~32_q\ $end
$var wire 1 p# \Registradores|ALT_INV_registrador~40_q\ $end
$var wire 1 q# \Registradores|ALT_INV_registrador~175_combout\ $end
$var wire 1 r# \Registradores|ALT_INV_registrador~31_q\ $end
$var wire 1 s# \Registradores|ALT_INV_registrador~39_q\ $end
$var wire 1 t# \Registradores|ALT_INV_registrador~174_combout\ $end
$var wire 1 u# \Registradores|ALT_INV_registrador~30_q\ $end
$var wire 1 v# \Registradores|ALT_INV_registrador~38_q\ $end
$var wire 1 w# \Registradores|ALT_INV_registrador~173_combout\ $end
$var wire 1 x# \Registradores|ALT_INV_registrador~29_q\ $end
$var wire 1 y# \Registradores|ALT_INV_registrador~37_q\ $end
$var wire 1 z# \ROM|ALT_INV_memROM~13_combout\ $end
$var wire 1 {# \ROM|ALT_INV_memROM~12_combout\ $end
$var wire 1 |# \ROM|ALT_INV_memROM~11_combout\ $end
$var wire 1 }# \ROM|ALT_INV_memROM~10_combout\ $end
$var wire 1 ~# \ROM|ALT_INV_memROM~9_combout\ $end
$var wire 1 !$ \ROM|ALT_INV_memROM~8_combout\ $end
$var wire 1 "$ \ROM|ALT_INV_memROM~7_combout\ $end
$var wire 1 #$ \ROM|ALT_INV_memROM~6_combout\ $end
$var wire 1 $$ \ROM|ALT_INV_memROM~5_combout\ $end
$var wire 1 %$ \ROM|ALT_INV_memROM~4_combout\ $end
$var wire 1 &$ \ROM|ALT_INV_memROM~3_combout\ $end
$var wire 1 '$ \ROM|ALT_INV_memROM~2_combout\ $end
$var wire 1 ($ \ROM|ALT_INV_memROM~1_combout\ $end
$var wire 1 )$ \ROM|ALT_INV_memROM~0_combout\ $end
$var wire 1 *$ \Registradores|ALT_INV_registrador~209_combout\ $end
$var wire 1 +$ \Registradores|ALT_INV_registrador~205_combout\ $end
$var wire 1 ,$ \Registradores|ALT_INV_registrador~201_combout\ $end
$var wire 1 -$ \Registradores|ALT_INV_registrador~197_combout\ $end
$var wire 1 .$ \Registradores|ALT_INV_registrador~193_combout\ $end
$var wire 1 /$ \Registradores|ALT_INV_registrador~189_combout\ $end
$var wire 1 0$ \Registradores|ALT_INV_registrador~185_combout\ $end
$var wire 1 1$ \Registradores|ALT_INV_registrador~181_combout\ $end
$var wire 1 2$ \ULA|ALT_INV_Add0~29_sumout\ $end
$var wire 1 3$ \ULA|ALT_INV_Add0~25_sumout\ $end
$var wire 1 4$ \ULA|ALT_INV_Add0~21_sumout\ $end
$var wire 1 5$ \ULA|ALT_INV_Add0~17_sumout\ $end
$var wire 1 6$ \ULA|ALT_INV_Add0~13_sumout\ $end
$var wire 1 7$ \ULA|ALT_INV_Add0~9_sumout\ $end
$var wire 1 8$ \ULA|ALT_INV_Add0~5_sumout\ $end
$var wire 1 9$ \ULA|ALT_INV_Add0~1_sumout\ $end
$var wire 1 :$ \PC|ALT_INV_DOUT\ [7] $end
$var wire 1 ;$ \PC|ALT_INV_DOUT\ [6] $end
$var wire 1 <$ \PC|ALT_INV_DOUT\ [5] $end
$var wire 1 =$ \PC|ALT_INV_DOUT\ [4] $end
$var wire 1 >$ \PC|ALT_INV_DOUT\ [3] $end
$var wire 1 ?$ \PC|ALT_INV_DOUT\ [2] $end
$var wire 1 @$ \PC|ALT_INV_DOUT\ [1] $end
$var wire 1 A$ \PC|ALT_INV_DOUT\ [0] $end
$var wire 1 B$ \Registradores|ALT_INV_registrador~169_combout\ $end
$var wire 1 C$ \Registradores|ALT_INV_registrador~165_combout\ $end
$var wire 1 D$ \Registradores|ALT_INV_registrador~161_combout\ $end
$var wire 1 E$ \Registradores|ALT_INV_registrador~157_combout\ $end
$var wire 1 F$ \Registradores|ALT_INV_registrador~153_combout\ $end
$var wire 1 G$ \Registradores|ALT_INV_registrador~149_combout\ $end
$var wire 1 H$ \Registradores|ALT_INV_registrador~145_combout\ $end
$var wire 1 I$ \Registradores|ALT_INV_registrador~141_combout\ $end
$upscope $end
$upscope $end
$enddefinitions $end
#0
$dumpvars
0)
0:
0;
0<
1U
0^
1_
x`
1a
1b
1c
1d
1e
1f
0g
0"!
0#!
0$!
1E!
0F!
0G!
0H!
0I!
0J!
0K!
0L!
0M!
0N!
0O!
0P!
0Q!
0R!
0S!
0T!
0U!
0V!
0W!
0X!
0Y!
0Z!
0[!
0\!
0]!
0^!
0_!
0`!
0a!
0b!
0c!
0d!
0e!
0f!
0g!
0h!
0i!
0j!
0k!
0l!
0m!
0n!
0o!
0p!
0q!
0r!
0s!
1t!
1u!
0v!
0w!
0x!
0y!
0z!
1{!
0|!
0}!
0~!
0!"
0""
1#"
0$"
0%"
0&"
0'"
0("
0)"
0*"
1+"
0,"
0-"
0."
0/"
10"
01"
02"
03"
04"
05"
06"
07"
08"
09"
0:"
0;"
1<"
0="
0>"
0?"
0@"
0A"
0B"
1C"
0D"
1E"
0F"
0G"
0H"
0I"
0J"
0K"
0L"
0M"
0N"
0O"
0P"
1Q"
0R"
0S"
0T"
0U"
1V"
0W"
0X"
0Y"
0Z"
0["
0\"
1]"
0^"
0_"
0`"
0a"
0b"
0c"
0d"
0e"
0f"
0g"
0h"
0i"
0j"
0k"
0l"
0m"
1n"
0o"
1p"
0q"
0r"
0s"
0t"
0u"
0v"
0w"
0x"
0y"
0z"
0{"
0|"
0}"
0~"
1!#
15#
16#
17#
18#
19#
1:#
1;#
1<#
1=#
1>#
1?#
1@#
1A#
1B#
1C#
1D#
1E#
1F#
1G#
1H#
1I#
1J#
1K#
1L#
1M#
1N#
1O#
1P#
1Q#
1R#
1S#
1T#
1U#
1V#
1W#
0X#
0Y#
0Z#
0[#
1\#
1]#
1^#
1_#
1`#
1a#
1b#
1c#
1d#
1e#
1f#
1g#
1h#
1i#
1j#
1k#
1l#
1m#
1n#
1o#
1p#
1q#
1r#
1s#
1t#
1u#
1v#
1w#
1x#
1y#
1z#
1{#
1|#
1}#
1~#
1!$
1"$
1#$
1$$
1%$
1&$
1'$
1($
0)$
1*$
1+$
1,$
1-$
1.$
1/$
10$
11$
12$
13$
14$
15$
16$
17$
18$
19$
1B$
1C$
1D$
1E$
1F$
1G$
1H$
1I$
0*
0+
0,
0-
0.
0/
00
01
0h
0i
0j
0k
0l
0m
0n
0o
0p
0q
0r
0s
0t
0u
0v
0w
0x
0y
0z
0{
0|
0}
0~
0!!
0%!
0&!
0'!
0(!
0)!
0*!
0+!
0,!
0-!
0.!
0/!
00!
01!
02!
03!
04!
05!
06!
07!
08!
09!
0:!
0;!
0<!
0=!
0>!
0?!
0@!
0A!
0B!
0C!
0D!
0"#
0##
0$#
0%#
0&#
0'#
0(#
0)#
x*#
x+#
x,#
x-#
x.#
0/#
x0#
x1#
x2#
x3#
x4#
1:$
1;$
1<$
1=$
1>$
1?$
1@$
1A$
0!
0"
0#
0$
0%
0&
0'
0(
02
03
04
05
06
07
08
09
0=
0>
0?
0@
0A
0B
0C
0D
0E
0F
0G
0H
0I
0J
0K
0L
0M
0N
0O
0P
0Q
0R
0S
0T
0V
0W
0X
0Y
0Z
0[
0\
0]
$end
#30000
1)
1g
1F!
1G!
1)#
1q"
08#
0A$
0p"
1H!
1L!
1J!
1O!
1S!
1T!
1U!
1^!
0{#
0~#
0|#
0#$
0'$
0%$
1,!
1I!
1M!
1K!
1P!
1X!
1/#
1D
0M#
0"$
0&$
0$$
1f!
1x!
1&"
1"!
1|
1~
1}
1;
1'
1&
1%
#60000
0)
0g
0F!
0G!
#90000
1)
1g
1F!
1G!
1R!
1_!
1n!
1("
1(#
0)#
0q"
18#
1A$
0@$
0F#
0H#
0G#
05#
0I!
1a"
1p"
0H!
1g!
0^!
0,!
1+!
1I!
0a"
1b"
0D
1C
0b"
#120000
0)
0g
0F!
0G!
#150000
1)
1g
1F!
1G!
1h!
1m!
1!"
1)#
1q"
08#
0A$
0o#
0u#
0r#
0p"
1H!
0L!
0g!
0J!
0O!
0S!
0T!
0U!
1b!
1i!
1r"
0}#
0z#
0I#
1{#
1~#
1|#
1#$
1'$
1%$
1,!
0I!
1a"
0M!
0K!
0P!
1c!
1o!
1)"
1j!
1z!
1""
1V!
0X!
1s"
0/#
1D
1b"
0a#
1M#
0A#
0n#
0t#
0q#
0.$
00$
0/$
1"$
1&$
1$$
1d!
1p!
1*"
1|!
0#"
1v!
0{!
1$"
00"
1^"
0f!
0x!
0&"
06$
08$
07$
0F$
0H$
0G$
0"!
19!
1;!
1:!
0|
0~
0}
11"
0<"
0|!
0$"
1|!
0v!
1{!
1$"
1e!
1w!
0E"
1%"
0+"
16$
17$
05$
0;
1S
1R
1Q
0'
0&
0%
1="
0Q"
1Y#
0]#
1[#
0_#
0^#
06$
18$
07$
1t
11!
1v
13!
1u
12!
12"
0C"
0e!
0%"
1+"
0|!
1#"
04$
1e!
0w!
1E"
1%"
0+"
1f!
1x!
1&"
0^"
0!#
1R"
0V"
17$
0Y#
1]#
1^#
1Z#
0\#
18
17
16
1K
1J
1I
1>"
1|"
0$"
10"
03$
1Y#
0]#
0[#
1_#
0^#
1A!
1C!
1B!
13"
0f!
0&"
0e!
1W"
16$
1f!
0x!
1&"
1S"
0]"
1}"
01"
1<"
02$
1^#
1\
1[
1Z
0A!
0B!
1@!
0%"
1+"
15$
1X#
0E!
1A!
0C!
1B!
0f!
1X"
1~"
0="
1Q"
0Y#
1]#
0[
0Z
1Y
1?!
02"
14$
0L#
0U
0\
1[
1Z
0B!
0&"
0R"
1V"
1\#
1X
1>!
1H"
0>"
1C"
0|"
13$
0[
0A!
03"
0W"
0Z#
1W
1=!
0S"
0}"
12$
0Z
0@!
1V
0X"
1]"
0~"
0Y
0?!
0X#
1L#
0X
0>!
0H"
1^"
1!#
0W
0=!
0V
1E!
1U
#180000
0)
0g
0F!
0G!
#210000
1)
1g
1F!
1G!
1N!
0R!
1_"
0(#
1'#
0)#
0q"
18#
1A$
0?$
1@$
0N#
15#
06#
0""
1I!
0a"
0j!
0z!
0b"
1c"
1p"
0H!
1J!
1O!
1U!
0b!
0i!
0r"
1}#
1z#
1I#
0{#
0#$
0'$
1t#
1q#
1n#
0,!
1*!
0+!
0I!
1d"
1b"
0c"
1$"
1|!
1v!
1K!
1P!
0c!
0o!
0)"
0V!
1`"
0s"
0D
0C
1B
0d"
1a#
1A#
1.$
10$
1/$
0"$
0&$
08$
07$
06$
0;!
0:!
09!
0d!
0p!
0*"
1e!
1w!
1%"
0+"
0E"
0S
0R
0Q
1[#
1Y#
0]#
0_#
0^#
1F$
1H$
1G$
1|
1~
0e!
0|!
0v!
0w!
1E"
0$"
0%"
1+"
0!#
1'
1%
0Y#
1]#
16$
0[#
1_#
18$
17$
1^#
1A!
1C!
1B!
0t
01!
0v
03!
0u
02!
1!#
1\
1[
1Z
08
07
06
0K
0J
0I
0E!
0A!
0C!
0B!
0U
0\
0[
0Z
1E!
1U
#240000
0)
0g
0F!
0G!
#270000
1)
1g
1F!
1G!
0N!
1Q!
1R!
1(#
0'#
1&#
0>$
1?$
0@$
05#
07#
16#
1S!
1I!
0b"
1o"
0J!
1L!
0O!
1d"
1#$
0%$
1'$
0($
0|#
1)!
0*!
1+!
0K!
1M!
0P!
1C
0B
1A
1"$
0$$
1&$
1!!
1(
0|
1}
0~
0'
1&
0%
#300000
0)
0g
0F!
0G!
#330000
1)
1g
1F!
1G!
1N!
0Q!
0R!
0(#
1'#
0&#
1)#
1q"
08#
0A$
1>$
0?$
1@$
15#
17#
06#
0I!
1b"
0d"
0p"
1H!
0L!
0S!
0U!
0o"
1($
1{#
1|#
1%$
1,!
0)!
1*!
0+!
1I!
0M!
0`"
1D
0C
1B
0A
1$$
0!!
0(
0}
0&
#360000
0)
0g
0F!
0G!
#390000
1)
1g
1F!
1G!
1R!
1(#
0)#
0q"
18#
1A$
0@$
05#
0I!
1a"
1p"
0H!
1L!
1`!
1O!
1S!
1T!
1U!
0{#
0~#
0|#
0#$
0%$
0,!
1+!
1I!
0a"
0b"
1c"
1M!
1P!
1X!
1/#
0D
1C
1d"
1b"
0c"
0M#
0"$
0$$
1f!
1&"
0d"
1"!
1|
1}
1;
1&
1%
#420000
0)
0g
0F!
0G!
#450000
1)
1g
1F!
1G!
1a!
1~!
1)#
1q"
08#
0A$
0p#
0s#
0p"
1H!
0L!
1Z!
0`!
0O!
0S!
0U!
1\!
1i!
0z#
0V#
1{#
1|#
1#$
1%$
1,!
0I!
1a"
0M!
0P!
1W!
0X!
1s"
1c!
1o!
1)"
1j!
1""
1D
0b"
1c"
0n#
0q#
0.$
00$
0/$
0a#
1M#
0K#
1"$
1$$
0t!
1D"
0u!
1v!
0{!
11"
0<"
1="
0Q"
1R"
0V"
1W"
0f!
0&"
1d!
1p!
1*"
1d"
0F$
0H$
0G$
02$
03$
04$
05$
08$
09$
19!
1:!
0|
0}
0W"
0R"
0="
1|!
0#"
0v!
0D"
1u"
12"
1>"
0C"
1|"
1S"
1}"
1X"
0]"
1~"
0|!
1#"
1v!
1w!
0E"
1$"
19$
18$
07$
14$
13$
12$
1R
1Q
0&
0%
0$"
06$
1[#
0_#
08$
17$
1X#
0L#
1Z#
0\#
0`#
1t
11!
1v
13!
1u
12!
0X"
0~"
0S"
1]"
0}"
0>"
0|"
1e!
0+"
0w!
1E"
0u"
1$"
16$
1v"
13"
1H"
0e!
1w!
0E"
1x!
0!#
1%"
06$
1`#
0[#
1_#
1Y#
0^#
0X#
1L#
18
17
16
1K
1J
1I
0%"
1+"
0]#
1[#
0_#
1^#
1C!
1=!
1>!
1?!
1@!
1D!
0H"
1f!
0x!
0v"
1%"
0+"
0Y#
1]#
0f!
1x!
1&"
1Y#
0]#
1]
1\
1Y
1X
1W
1V
0D!
0C!
1B!
0?!
0>!
0=!
0&"
1A!
0E!
1C!
0B!
1&"
0]
0\
1[
0X
0W
0V
0A!
1\
0[
1Z
0U
1A!
0Z
1Z
#480000
0)
0g
0F!
0G!
#510000
1)
1g
1F!
1G!
0N!
1Q!
0R!
1l!
1'"
14"
0(#
0'#
1&#
0)#
0q"
18#
1A$
0>$
1?$
1@$
0R#
0S#
0U#
15#
07#
16#
1I!
0a"
1z!
1b"
0c"
0d"
1e"
1p"
0H!
1L!
0Z!
1J!
0T!
0\!
0i!
1o"
1r"
0}#
0($
1z#
1V#
1~#
0'$
0%$
0t#
0,!
1)!
0*!
0+!
0I!
1f"
1d"
0e"
0b"
0v!
1{!
1M!
1K!
0c!
0o!
0)"
0j!
0z!
0""
1V!
0W!
0/#
0D
0C
0B
1A
0f"
1K#
0A#
1n#
1t#
1q#
1.$
10$
1/$
0&$
0$$
18$
1!!
1;!
1|!
0w!
1E"
0d!
0p!
0*"
0^"
1t!
1D"
01"
1<"
1="
1R"
1W"
07$
1(
1S
02$
03$
04$
15$
09$
1F$
1H$
1G$
0[#
1_#
0"!
09!
0;!
0:!
1~
1}
1e!
0="
1Q"
0D"
1u!
0x!
0|!
1v!
0{!
0$"
0E"
1u"
02"
1>"
1|"
1S"
1}"
1X"
0]"
1~"
19$
14$
0^#
0;
0S
0R
0Q
1'
1&
0v!
1{!
0R"
1V"
1X#
0L#
1\#
0`#
1[#
16$
08$
17$
0t
01!
0v
03!
0u
02!
0C!
1f!
0>"
1C"
0|"
1E"
0u"
1|!
0#"
13$
18$
0e!
1w!
0E"
0%"
1+"
1v"
03"
1H"
0W"
0|!
1#"
07$
1`#
0[#
0Z#
08
07
06
0K
0J
0I
0\
1B!
0w!
1E"
0S"
0}"
1$"
00"
17$
12$
0Y#
1]#
1[#
0_#
1^#
1=!
1>!
1?!
0@!
1D!
0v"
1e!
0+"
0$"
10"
06$
0[#
1_#
1[
0f!
1x!
0&"
0X"
1]"
0~"
0e!
1+"
11"
0<"
16$
1Y#
0^#
1]
0Y
1X
1W
1V
0D!
0?!
0x!
1%"
0+"
01"
1<"
05$
0Y#
1^#
0X#
1L#
0A!
1C!
0B!
1f!
0%"
1+"
1="
0Q"
15$
1Y#
0]#
0]
0X
0>!
0C!
0H"
0f!
1^"
1!#
12"
0C"
0="
1Q"
04$
0Y#
1]#
1\
0[
0Z
1B!
1&"
0^"
0!#
02"
1C"
1R"
0V"
14$
1Z#
0\#
0\
0W
0B!
0=!
0&"
1^"
1!#
1>"
0C"
1|"
0R"
1V"
03$
0Z#
1\#
1[
1A!
13"
0^"
0!#
0>"
1C"
0|"
1W"
13$
1Z#
0[
0V
0A!
03"
1^"
1!#
1S"
0]"
1}"
0W"
02$
0Z#
1Z
1@!
1E!
0^"
0!#
0S"
1]"
0}"
12$
1X#
0Z
0@!
0E!
1^"
1!#
1X"
0]"
1~"
0X#
1Y
1U
1?!
1E!
0^"
0!#
0X"
1]"
0~"
1X#
0L#
0Y
0U
0?!
0E!
1^"
1!#
0X#
1L#
1X
1U
1>!
1E!
1H"
0^"
0!#
0X
0U
0>!
0E!
0H"
1^"
1!#
1W
1U
1=!
1E!
0W
0U
0=!
0E!
1V
1U
1E!
0V
0U
0E!
1U
1E!
0U
1U
#540000
0)
0g
0F!
0G!
#570000
1)
1g
1F!
1G!
1)#
1q"
08#
0A$
0p"
1H!
0L!
0J!
1T!
1U!
1]!
0o"
0r"
1}#
1($
0!$
0{#
0~#
1'$
1%$
1,!
1I!
0M!
0K!
1p!
1*"
17"
0V!
0s"
1{"
1D
1a#
1A#
0E$
0F$
0H$
1&$
1$$
0!!
1{
1v!
1$"
11"
1w!
1%"
0+"
12"
0C"
0E"
0(
1$
1[#
1Z#
0\#
1Y#
0]#
0_#
05$
06$
08$
1#!
1s
10!
1t
11!
1v
13!
0~
0}
0!#
1:
18
16
15
1K
1I
1H
0'
0&
1@!
1A!
1C!
1\
1Z
1Y
0E!
0U
#600000
0)
0g
0F!
0G!
#630000
1)
1g
1F!
1G!
1R!
1(#
0)#
0q"
18#
1A$
0@$
05#
0I!
1a"
1p"
0H!
1L!
1S!
0T!
0]!
1o"
0($
1!$
1~#
0|#
0%$
0,!
1+!
1I!
0a"
1b"
1M!
1`"
0{"
0p!
0*"
07"
0D
1C
0b"
1E$
1F$
1H$
0$$
1!!
0{
0v!
0w!
1E"
0$"
0%"
1+"
01"
02"
1C"
1(
0$
0Z#
1\#
15$
0Y#
1]#
16$
0[#
1_#
18$
0s
00!
0t
01!
0v
03!
0#!
1}
1!#
08
06
05
0K
0I
0H
0:
1&
0@!
0A!
0C!
0\
0Z
0Y
1E!
1U
#660000
0)
0g
0F!
0G!
#690000
1)
1g
1F!
1G!
1N!
0Q!
0R!
0(#
1'#
0&#
1)#
1q"
08#
0A$
1>$
0?$
1@$
15#
17#
06#
0I!
1b"
0d"
0p"
1H!
0L!
0S!
0U!
0o"
1($
1{#
1|#
1%$
1,!
0)!
1*!
0+!
1I!
0M!
0`"
1D
0C
1B
0A
1$$
0!!
0(
0}
0&
#720000
0)
0g
0F!
0G!
#750000
1)
1g
1F!
1G!
1R!
1(#
0)#
0q"
18#
1A$
0@$
05#
0I!
1a"
1p"
0H!
1L!
1`!
1O!
1S!
1T!
1U!
0{#
0~#
0|#
0#$
0%$
0,!
1+!
1I!
0a"
0b"
1c"
1M!
1P!
1X!
1/#
0D
1C
1d"
1b"
0c"
0M#
0"$
0$$
1f!
1&"
0d"
1"!
1|
1}
1;
1&
1%
#780000
0)
0g
0F!
0G!
#810000
1)
1g
1F!
1G!
1)#
1q"
08#
0A$
0p"
1H!
0L!
1Z!
0`!
0O!
0S!
0U!
1\!
1i!
0z#
0V#
1{#
1|#
1#$
1%$
1,!
0I!
1a"
0M!
0P!
1W!
0X!
1s"
1c!
1o!
1)"
1j!
1""
1D
0b"
1c"
0n#
0q#
0.$
00$
0/$
0a#
1M#
0K#
1"$
1$$
0t!
1D"
0u!
1v!
0{!
11"
0<"
1="
0Q"
1R"
0V"
1W"
0f!
0&"
1d!
1p!
1*"
1d"
0F$
0H$
0G$
02$
03$
04$
05$
08$
09$
19!
1:!
0|
0}
0W"
0R"
0="
1|!
0#"
0v!
0D"
1u"
12"
1>"
0C"
1|"
1S"
1}"
1X"
0]"
1~"
0|!
1#"
1v!
1w!
0E"
1$"
19$
18$
07$
14$
13$
12$
1R
1Q
0&
0%
0$"
06$
1[#
0_#
08$
17$
1X#
0L#
1Z#
0\#
0`#
1t
11!
1v
13!
1u
12!
0X"
0~"
0S"
1]"
0}"
0>"
0|"
1e!
0+"
0w!
1E"
0u"
1$"
16$
1v"
13"
1H"
0e!
1w!
0E"
1x!
0!#
1%"
06$
1`#
0[#
1_#
1Y#
0^#
0X#
1L#
18
17
16
1K
1J
1I
0%"
1+"
0]#
1[#
0_#
1^#
1C!
1=!
1>!
1?!
1@!
1D!
0H"
1f!
0x!
0v"
1%"
0+"
0Y#
1]#
0f!
1x!
1&"
1Y#
0]#
1]
1\
1Y
1X
1W
1V
0D!
0C!
1B!
0?!
0>!
0=!
0&"
1A!
0E!
1C!
0B!
1&"
0]
0\
1[
0X
0W
0V
0A!
1\
0[
1Z
0U
1A!
0Z
1Z
#840000
0)
0g
0F!
0G!
#870000
1)
1g
1F!
1G!
0N!
1Q!
0R!
0(#
0'#
1&#
0)#
0q"
18#
1A$
0>$
1?$
1@$
15#
07#
16#
1I!
0a"
1z!
1b"
0c"
0d"
1e"
1p"
0H!
1L!
0Z!
1J!
0T!
0\!
0i!
1o"
1r"
0}#
0($
1z#
1V#
1~#
0'$
0%$
0t#
0,!
1)!
0*!
0+!
0I!
1f"
1d"
0e"
0b"
0v!
1{!
1M!
1K!
0c!
0o!
0)"
0j!
0z!
0""
1V!
0W!
0/#
0D
0C
0B
1A
0f"
1K#
0A#
1n#
1t#
1q#
1.$
10$
1/$
0&$
0$$
18$
1!!
1;!
1|!
0w!
1E"
0d!
0p!
0*"
0^"
1t!
1D"
01"
1<"
1="
1R"
1W"
07$
1(
1S
02$
03$
04$
15$
09$
1F$
1H$
1G$
0[#
1_#
0"!
09!
0;!
0:!
1~
1}
1e!
0="
1Q"
0D"
1u!
0x!
0|!
1v!
0{!
0$"
0E"
1u"
02"
1>"
1|"
1S"
1}"
1X"
0]"
1~"
19$
14$
0^#
0;
0S
0R
0Q
1'
1&
0v!
1{!
0R"
1V"
1X#
0L#
1\#
0`#
1[#
16$
08$
17$
0t
01!
0v
03!
0u
02!
0C!
1f!
0>"
1C"
0|"
1E"
0u"
1|!
0#"
13$
18$
0e!
1w!
0E"
0%"
1+"
1v"
03"
1H"
0W"
0|!
1#"
07$
1`#
0[#
0Z#
08
07
06
0K
0J
0I
0\
1B!
0w!
1E"
0S"
0}"
1$"
00"
17$
12$
0Y#
1]#
1[#
0_#
1^#
1=!
1>!
1?!
0@!
1D!
0v"
1e!
0+"
0$"
10"
06$
0[#
1_#
1[
0f!
1x!
0&"
0X"
1]"
0~"
0e!
1+"
11"
0<"
16$
1Y#
0^#
1]
0Y
1X
1W
1V
0D!
0?!
0x!
1%"
0+"
01"
1<"
05$
0Y#
1^#
0X#
1L#
0A!
1C!
0B!
1f!
0%"
1+"
1="
0Q"
15$
1Y#
0]#
0]
0X
0>!
0C!
0H"
0f!
1^"
1!#
12"
0C"
0="
1Q"
04$
0Y#
1]#
1\
0[
0Z
1B!
1&"
0^"
0!#
02"
1C"
1R"
0V"
14$
1Z#
0\#
0\
0W
0B!
0=!
0&"
1^"
1!#
1>"
0C"
1|"
0R"
1V"
03$
0Z#
1\#
1[
1A!
13"
0^"
0!#
0>"
1C"
0|"
1W"
13$
1Z#
0[
0V
0A!
03"
1^"
1!#
1S"
0]"
1}"
0W"
02$
0Z#
1Z
1@!
1E!
0^"
0!#
0S"
1]"
0}"
12$
1X#
0Z
0@!
0E!
1^"
1!#
1X"
0]"
1~"
0X#
1Y
1U
1?!
1E!
0^"
0!#
0X"
1]"
0~"
1X#
0L#
0Y
0U
0?!
0E!
1^"
1!#
0X#
1L#
1X
1U
1>!
1E!
1H"
0^"
0!#
0X
0U
0>!
0E!
0H"
1^"
1!#
1W
1U
1=!
1E!
0W
0U
0=!
0E!
1V
1U
1E!
0V
0U
0E!
1U
1E!
0U
1U
#900000
0)
0g
0F!
0G!
#930000
1)
1g
1F!
1G!
1)#
1q"
08#
0A$
0p"
1H!
0L!
0J!
1T!
1U!
1]!
0o"
0r"
1}#
1($
0!$
0{#
0~#
1'$
1%$
1,!
1I!
0M!
0K!
1p!
1*"
17"
0V!
0s"
1{"
1D
1a#
1A#
0E$
0F$
0H$
1&$
1$$
0!!
1{
1v!
1$"
11"
1w!
1%"
0+"
12"
0C"
0E"
0(
1$
1[#
1Z#
0\#
1Y#
0]#
0_#
05$
06$
08$
1#!
1s
10!
1t
11!
1v
13!
0~
0}
0!#
1:
18
16
15
1K
1I
1H
0'
0&
1@!
1A!
1C!
1\
1Z
1Y
0E!
0U
#960000
0)
0g
0F!
0G!
#990000
1)
1g
1F!
1G!
1R!
1(#
0)#
0q"
18#
1A$
0@$
05#
0I!
1a"
1p"
0H!
1L!
1S!
0T!
0]!
1o"
0($
1!$
1~#
0|#
0%$
0,!
1+!
1I!
0a"
1b"
1M!
1`"
0{"
0p!
0*"
07"
0D
1C
0b"
1E$
1F$
1H$
0$$
1!!
0{
0v!
0w!
1E"
0$"
0%"
1+"
01"
02"
1C"
1(
0$
0Z#
1\#
15$
0Y#
1]#
16$
0[#
1_#
18$
0s
00!
0t
01!
0v
03!
0#!
1}
1!#
08
06
05
0K
0I
0H
0:
1&
0@!
0A!
0C!
0\
0Z
0Y
1E!
1U
#1000000
