TimeQuest Timing Analyzer report for CH13_UART_1
Sat Mar 10 12:55:30 2018
Quartus II Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Slow 1200mV 85C Model Setup Summary
  7. Slow 1200mV 85C Model Hold Summary
  8. Slow 1200mV 85C Model Recovery Summary
  9. Slow 1200mV 85C Model Removal Summary
 10. Slow 1200mV 85C Model Minimum Pulse Width Summary
 11. Slow 1200mV 85C Model Setup: 'LCMP_RESET'
 12. Slow 1200mV 85C Model Setup: 'FD[0]'
 13. Slow 1200mV 85C Model Setup: 'FD[17]'
 14. Slow 1200mV 85C Model Setup: 'FD[7]'
 15. Slow 1200mV 85C Model Setup: 'S_RESET_T'
 16. Slow 1200mV 85C Model Setup: 'FD[4]'
 17. Slow 1200mV 85C Model Setup: 'TX_W'
 18. Slow 1200mV 85C Model Setup: 'RS232_T1:U1|Tx_f'
 19. Slow 1200mV 85C Model Setup: 'gckP31'
 20. Slow 1200mV 85C Model Setup: 'LCM_RESET'
 21. Slow 1200mV 85C Model Hold: 'FD[0]'
 22. Slow 1200mV 85C Model Hold: 'gckP31'
 23. Slow 1200mV 85C Model Hold: 'LCMP_RESET'
 24. Slow 1200mV 85C Model Hold: 'TX_W'
 25. Slow 1200mV 85C Model Hold: 'FD[17]'
 26. Slow 1200mV 85C Model Hold: 'RS232_T1:U1|Tx_f'
 27. Slow 1200mV 85C Model Hold: 'FD[7]'
 28. Slow 1200mV 85C Model Hold: 'FD[4]'
 29. Slow 1200mV 85C Model Hold: 'LCM_RESET'
 30. Slow 1200mV 85C Model Hold: 'S_RESET_T'
 31. Slow 1200mV 85C Model Recovery: 'FD[0]'
 32. Slow 1200mV 85C Model Recovery: 'TX_W'
 33. Slow 1200mV 85C Model Recovery: 'FD[4]'
 34. Slow 1200mV 85C Model Recovery: 'FD[17]'
 35. Slow 1200mV 85C Model Recovery: 'RS232_T1:U1|Tx_f'
 36. Slow 1200mV 85C Model Recovery: 'FD[7]'
 37. Slow 1200mV 85C Model Removal: 'FD[0]'
 38. Slow 1200mV 85C Model Removal: 'FD[7]'
 39. Slow 1200mV 85C Model Removal: 'TX_W'
 40. Slow 1200mV 85C Model Removal: 'RS232_T1:U1|Tx_f'
 41. Slow 1200mV 85C Model Removal: 'FD[4]'
 42. Slow 1200mV 85C Model Removal: 'FD[17]'
 43. Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'
 44. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'
 45. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'
 46. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'
 47. Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'
 48. Slow 1200mV 85C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'
 49. Slow 1200mV 85C Model Minimum Pulse Width: 'TX_W'
 50. Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'
 51. Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'
 52. Slow 1200mV 85C Model Minimum Pulse Width: 'S_RESET_T'
 53. Setup Times
 54. Hold Times
 55. Clock to Output Times
 56. Minimum Clock to Output Times
 57. Slow 1200mV 85C Model Metastability Report
 58. Slow 1200mV 0C Model Fmax Summary
 59. Slow 1200mV 0C Model Setup Summary
 60. Slow 1200mV 0C Model Hold Summary
 61. Slow 1200mV 0C Model Recovery Summary
 62. Slow 1200mV 0C Model Removal Summary
 63. Slow 1200mV 0C Model Minimum Pulse Width Summary
 64. Slow 1200mV 0C Model Setup: 'LCMP_RESET'
 65. Slow 1200mV 0C Model Setup: 'FD[0]'
 66. Slow 1200mV 0C Model Setup: 'FD[17]'
 67. Slow 1200mV 0C Model Setup: 'FD[7]'
 68. Slow 1200mV 0C Model Setup: 'S_RESET_T'
 69. Slow 1200mV 0C Model Setup: 'TX_W'
 70. Slow 1200mV 0C Model Setup: 'FD[4]'
 71. Slow 1200mV 0C Model Setup: 'RS232_T1:U1|Tx_f'
 72. Slow 1200mV 0C Model Setup: 'gckP31'
 73. Slow 1200mV 0C Model Setup: 'LCM_RESET'
 74. Slow 1200mV 0C Model Hold: 'FD[0]'
 75. Slow 1200mV 0C Model Hold: 'gckP31'
 76. Slow 1200mV 0C Model Hold: 'LCMP_RESET'
 77. Slow 1200mV 0C Model Hold: 'FD[17]'
 78. Slow 1200mV 0C Model Hold: 'TX_W'
 79. Slow 1200mV 0C Model Hold: 'RS232_T1:U1|Tx_f'
 80. Slow 1200mV 0C Model Hold: 'FD[7]'
 81. Slow 1200mV 0C Model Hold: 'FD[4]'
 82. Slow 1200mV 0C Model Hold: 'LCM_RESET'
 83. Slow 1200mV 0C Model Hold: 'S_RESET_T'
 84. Slow 1200mV 0C Model Recovery: 'FD[0]'
 85. Slow 1200mV 0C Model Recovery: 'TX_W'
 86. Slow 1200mV 0C Model Recovery: 'FD[4]'
 87. Slow 1200mV 0C Model Recovery: 'FD[17]'
 88. Slow 1200mV 0C Model Recovery: 'RS232_T1:U1|Tx_f'
 89. Slow 1200mV 0C Model Recovery: 'FD[7]'
 90. Slow 1200mV 0C Model Removal: 'FD[0]'
 91. Slow 1200mV 0C Model Removal: 'FD[7]'
 92. Slow 1200mV 0C Model Removal: 'TX_W'
 93. Slow 1200mV 0C Model Removal: 'RS232_T1:U1|Tx_f'
 94. Slow 1200mV 0C Model Removal: 'FD[17]'
 95. Slow 1200mV 0C Model Removal: 'FD[4]'
 96. Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'
 97. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
 98. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
 99. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
100. Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
101. Slow 1200mV 0C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'
102. Slow 1200mV 0C Model Minimum Pulse Width: 'TX_W'
103. Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
104. Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
105. Slow 1200mV 0C Model Minimum Pulse Width: 'S_RESET_T'
106. Setup Times
107. Hold Times
108. Clock to Output Times
109. Minimum Clock to Output Times
110. Slow 1200mV 0C Model Metastability Report
111. Fast 1200mV 0C Model Setup Summary
112. Fast 1200mV 0C Model Hold Summary
113. Fast 1200mV 0C Model Recovery Summary
114. Fast 1200mV 0C Model Removal Summary
115. Fast 1200mV 0C Model Minimum Pulse Width Summary
116. Fast 1200mV 0C Model Setup: 'LCMP_RESET'
117. Fast 1200mV 0C Model Setup: 'FD[0]'
118. Fast 1200mV 0C Model Setup: 'FD[17]'
119. Fast 1200mV 0C Model Setup: 'FD[7]'
120. Fast 1200mV 0C Model Setup: 'S_RESET_T'
121. Fast 1200mV 0C Model Setup: 'FD[4]'
122. Fast 1200mV 0C Model Setup: 'TX_W'
123. Fast 1200mV 0C Model Setup: 'RS232_T1:U1|Tx_f'
124. Fast 1200mV 0C Model Setup: 'gckP31'
125. Fast 1200mV 0C Model Setup: 'LCM_RESET'
126. Fast 1200mV 0C Model Hold: 'FD[0]'
127. Fast 1200mV 0C Model Hold: 'gckP31'
128. Fast 1200mV 0C Model Hold: 'LCMP_RESET'
129. Fast 1200mV 0C Model Hold: 'TX_W'
130. Fast 1200mV 0C Model Hold: 'RS232_T1:U1|Tx_f'
131. Fast 1200mV 0C Model Hold: 'FD[17]'
132. Fast 1200mV 0C Model Hold: 'FD[7]'
133. Fast 1200mV 0C Model Hold: 'FD[4]'
134. Fast 1200mV 0C Model Hold: 'LCM_RESET'
135. Fast 1200mV 0C Model Hold: 'S_RESET_T'
136. Fast 1200mV 0C Model Recovery: 'FD[0]'
137. Fast 1200mV 0C Model Recovery: 'TX_W'
138. Fast 1200mV 0C Model Recovery: 'FD[17]'
139. Fast 1200mV 0C Model Recovery: 'FD[4]'
140. Fast 1200mV 0C Model Recovery: 'RS232_T1:U1|Tx_f'
141. Fast 1200mV 0C Model Recovery: 'FD[7]'
142. Fast 1200mV 0C Model Removal: 'FD[0]'
143. Fast 1200mV 0C Model Removal: 'TX_W'
144. Fast 1200mV 0C Model Removal: 'RS232_T1:U1|Tx_f'
145. Fast 1200mV 0C Model Removal: 'FD[7]'
146. Fast 1200mV 0C Model Removal: 'FD[4]'
147. Fast 1200mV 0C Model Removal: 'FD[17]'
148. Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'
149. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'
150. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'
151. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'
152. Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'
153. Fast 1200mV 0C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'
154. Fast 1200mV 0C Model Minimum Pulse Width: 'TX_W'
155. Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'
156. Fast 1200mV 0C Model Minimum Pulse Width: 'S_RESET_T'
157. Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'
158. Setup Times
159. Hold Times
160. Clock to Output Times
161. Minimum Clock to Output Times
162. Fast 1200mV 0C Model Metastability Report
163. Multicorner Timing Analysis Summary
164. Setup Times
165. Hold Times
166. Clock to Output Times
167. Minimum Clock to Output Times
168. Board Trace Model Assignments
169. Input Transition Times
170. Slow Corner Signal Integrity Metrics
171. Fast Corner Signal Integrity Metrics
172. Setup Transfers
173. Hold Transfers
174. Recovery Transfers
175. Removal Transfers
176. Report TCCS
177. Report RSKM
178. Unconstrained Paths
179. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2010 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                   ;
+--------------------+----------------------------------------------------------------+
; Quartus II Version ; Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition ;
; Revision Name      ; CH13_UART_1                                                    ;
; Device Family      ; Cyclone III                                                    ;
; Device Name        ; EP3C16Q240C8                                                   ;
; Timing Models      ; Final                                                          ;
; Delay Model        ; Combined                                                       ;
; Rise/Fall Delays   ; Enabled                                                        ;
+--------------------+----------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; Clock Name       ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets              ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+
; FD[0]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[0] }            ;
; FD[4]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[4] }            ;
; FD[7]            ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[7] }            ;
; FD[17]           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { FD[17] }           ;
; gckP31           ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { gckP31 }           ;
; LCM_RESET        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCM_RESET }        ;
; LCMP_RESET       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { LCMP_RESET }       ;
; RS232_T1:U1|Tx_f ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RS232_T1:U1|Tx_f } ;
; S_RESET_T        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { S_RESET_T }        ;
; TX_W             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { TX_W }             ;
+------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                              ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 124.8 MHz  ; 124.8 MHz       ; FD[17]           ;                                                               ;
; 148.61 MHz ; 148.61 MHz      ; FD[0]            ;                                                               ;
; 217.2 MHz  ; 217.2 MHz       ; FD[4]            ;                                                               ;
; 230.1 MHz  ; 230.1 MHz       ; FD[7]            ;                                                               ;
; 269.4 MHz  ; 269.4 MHz       ; RS232_T1:U1|Tx_f ;                                                               ;
; 328.95 MHz ; 250.0 MHz       ; gckP31           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 85C Model Setup Summary        ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; LCMP_RESET       ; -31.576 ; -657.722      ;
; FD[0]            ; -8.347  ; -578.443      ;
; FD[17]           ; -7.013  ; -105.836      ;
; FD[7]            ; -4.454  ; -45.296       ;
; S_RESET_T        ; -3.883  ; -3.883        ;
; FD[4]            ; -3.604  ; -153.294      ;
; TX_W             ; -3.544  ; -23.639       ;
; RS232_T1:U1|Tx_f ; -2.712  ; -43.231       ;
; gckP31           ; -2.040  ; -23.911       ;
; LCM_RESET        ; -1.194  ; -5.851        ;
+------------------+---------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Hold Summary        ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; FD[0]            ; -3.225 ; -33.358       ;
; gckP31           ; -1.567 ; -14.528       ;
; LCMP_RESET       ; -1.327 ; -8.433        ;
; TX_W             ; -0.279 ; -1.742        ;
; FD[17]           ; -0.221 ; -0.393        ;
; RS232_T1:U1|Tx_f ; -0.111 ; -0.560        ;
; FD[7]            ; 0.313  ; 0.000         ;
; FD[4]            ; 0.435  ; 0.000         ;
; LCM_RESET        ; 0.559  ; 0.000         ;
; S_RESET_T        ; 3.574  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Recovery Summary    ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; FD[0]            ; -6.585 ; -393.757      ;
; TX_W             ; -2.981 ; -2.981        ;
; FD[4]            ; -1.880 ; -9.768        ;
; FD[17]           ; -1.700 ; -1.700        ;
; RS232_T1:U1|Tx_f ; 0.080  ; 0.000         ;
; FD[7]            ; 0.143  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 85C Model Removal Summary     ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; FD[0]            ; -0.571 ; -10.125       ;
; FD[7]            ; -0.154 ; -3.369        ;
; TX_W             ; -0.145 ; -0.145        ;
; RS232_T1:U1|Tx_f ; -0.112 ; -0.560        ;
; FD[4]            ; 1.758  ; 0.000         ;
; FD[17]           ; 1.789  ; 0.000         ;
+------------------+--------+---------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+------------------+--------+-----------------------+
; Clock            ; Slack  ; End Point TNS         ;
+------------------+--------+-----------------------+
; gckP31           ; -3.000 ; -29.766               ;
; FD[0]            ; -1.487 ; -166.544              ;
; FD[4]            ; -1.487 ; -72.863               ;
; FD[7]            ; -1.487 ; -32.714               ;
; FD[17]           ; -1.487 ; -31.227               ;
; RS232_T1:U1|Tx_f ; -1.487 ; -26.766               ;
; TX_W             ; -1.487 ; -13.383               ;
; LCMP_RESET       ; 0.301  ; 0.000                 ;
; LCM_RESET        ; 0.361  ; 0.000                 ;
; S_RESET_T        ; 0.399  ; 0.000                 ;
+------------------+--------+-----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCMP_RESET'                                                                                                ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -31.576 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.877      ; 33.314     ;
; -31.466 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.879      ; 33.206     ;
; -31.392 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.879      ; 33.132     ;
; -31.214 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.851      ; 32.924     ;
; -31.196 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.836      ; 32.915     ;
; -31.191 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.851      ; 32.901     ;
; -31.077 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.838      ; 32.798     ;
; -31.062 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.851      ; 32.772     ;
; -31.042 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.838      ; 32.763     ;
; -31.024 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.838      ; 32.723     ;
; -30.975 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.637      ; 32.615     ;
; -30.956 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.870      ; 32.688     ;
; -30.944 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.834      ; 32.640     ;
; -30.921 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.834      ; 32.617     ;
; -30.914 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.664      ; 32.595     ;
; -30.905 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.840      ; 32.606     ;
; -30.891 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.664      ; 32.572     ;
; -30.870 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.840      ; 32.571     ;
; -30.865 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.639      ; 32.507     ;
; -30.848 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.637      ; 32.482     ;
; -30.837 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.872      ; 32.571     ;
; -30.802 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.872      ; 32.536     ;
; -30.792 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.834      ; 32.488     ;
; -30.791 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.639      ; 32.433     ;
; -30.762 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.664      ; 32.443     ;
; -30.738 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.639      ; 32.374     ;
; -30.664 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.639      ; 32.300     ;
; -30.659 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.860      ; 32.403     ;
; -30.636 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.860      ; 32.380     ;
; -30.507 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.860      ; 32.251     ;
; -30.265 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.925      ; 31.713     ;
; -30.263 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.925      ; 31.711     ;
; -30.116 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.925      ; 31.564     ;
; -29.680 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.879      ; 31.420     ;
; -29.548 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.854      ; 31.261     ;
; -29.278 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.837      ; 30.977     ;
; -29.261 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.635      ; 30.928     ;
; -29.259 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.635      ; 30.926     ;
; -29.248 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.667      ; 30.932     ;
; -29.132 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.635      ; 30.800     ;
; -29.130 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.635      ; 30.798     ;
; -29.112 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.635      ; 30.779     ;
; -29.079 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.639      ; 30.721     ;
; -28.993 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.863      ; 30.740     ;
; -28.983 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.635      ; 30.651     ;
; -28.952 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.639      ; 30.588     ;
; -28.871 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.928      ; 30.322     ;
; -28.774 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.838      ; 30.495     ;
; -28.602 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.840      ; 30.303     ;
; -28.534 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.872      ; 30.268     ;
; -27.912 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.848      ; 29.643     ;
; -27.867 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.638      ; 29.537     ;
; -27.740 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.850      ; 29.451     ;
; -27.738 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.638      ; 29.409     ;
; -27.672 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.882      ; 29.416     ;
; -26.335 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.826      ; 28.358     ;
; -26.298 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.953      ; 27.774     ;
; -26.216 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.828      ; 28.241     ;
; -26.181 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.828      ; 28.206     ;
; -26.157 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.889      ; 27.907     ;
; -25.575 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.879      ; 27.313     ;
; -25.556 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.649      ; 27.208     ;
; -25.429 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.649      ; 27.075     ;
; -25.305 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.862      ; 27.029     ;
; -25.294 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.663      ; 26.989     ;
; -25.275 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.692      ; 26.984     ;
; -25.165 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.663      ; 26.861     ;
; -25.020 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.888      ; 26.792     ;
; -23.927 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.874      ; 25.662     ;
; -23.913 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.828      ; 25.938     ;
; -23.610 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.833      ; 25.326     ;
; -23.438 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.835      ; 25.134     ;
; -23.370 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.867      ; 25.099     ;
; -23.326 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.634      ; 24.963     ;
; -23.250 ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.948      ; 24.721     ;
; -23.199 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.634      ; 24.830     ;
; -23.051 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.838      ; 25.086     ;
; -22.943 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.839      ; 24.977     ;
; -22.904 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.839      ; 24.938     ;
; -22.886 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.839      ; 24.920     ;
; -22.862 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.837      ; 24.894     ;
; -22.728 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.669      ; 24.402     ;
; -22.610 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.663      ; 24.474     ;
; -22.571 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.663      ; 24.435     ;
; -22.553 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.663      ; 24.417     ;
; -22.529 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.661      ; 24.391     ;
; -22.388 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.670      ; 24.066     ;
; -22.370 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.671      ; 24.230     ;
; -22.323 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.849      ; 24.367     ;
; -22.322 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.666      ; 23.993     ;
; -22.271 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.666      ; 23.942     ;
; -22.246 ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.658      ; 23.936     ;
; -22.171 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.666      ; 23.842     ;
; -22.117 ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.658      ; 23.808     ;
; -22.026 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.632      ; 23.665     ;
; -21.990 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.673      ; 23.864     ;
; -21.987 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.632      ; 23.626     ;
; -21.982 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.667      ; 23.657     ;
; -21.969 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.632      ; 23.608     ;
; -21.964 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.668      ; 23.821     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[0]'                                                                                                    ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -8.347 ; LCMx[1]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 7.889      ;
; -8.339 ; LCMx[1]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.890      ;
; -8.313 ; LCMx[1]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.453     ; 7.861      ;
; -8.313 ; LCMx[1]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.453     ; 7.861      ;
; -8.313 ; LCMx[1]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.453     ; 7.861      ;
; -8.313 ; LCMx[1]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.453     ; 7.861      ;
; -8.311 ; LCMx[1]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.862      ;
; -8.311 ; LCMx[1]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.862      ;
; -8.293 ; LCMx[1]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 7.835      ;
; -8.186 ; LCMx[1]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.737      ;
; -8.079 ; LCMx[0]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 7.441      ;
; -8.071 ; LCMx[0]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 7.442      ;
; -8.045 ; LCMx[0]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.633     ; 7.413      ;
; -8.045 ; LCMx[0]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.633     ; 7.413      ;
; -8.045 ; LCMx[0]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.633     ; 7.413      ;
; -8.045 ; LCMx[0]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.633     ; 7.413      ;
; -8.043 ; LCMx[0]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 7.414      ;
; -8.043 ; LCMx[0]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 7.414      ;
; -8.025 ; LCMx[0]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 7.387      ;
; -7.965 ; LCMx[1]                  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.516      ;
; -7.965 ; LCMx[1]                  ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.516      ;
; -7.926 ; LCMx[1]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.476      ;
; -7.926 ; LCMx[1]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.476      ;
; -7.926 ; LCMx[1]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.476      ;
; -7.926 ; LCMx[1]                  ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.476      ;
; -7.918 ; LCMx[1]                  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 7.460      ;
; -7.918 ; LCMx[1]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 7.460      ;
; -7.918 ; LCMx[1]                  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 7.460      ;
; -7.918 ; LCMx[1]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 7.460      ;
; -7.918 ; LCMx[0]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 7.289      ;
; -7.893 ; LCMx[1]                  ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.454     ; 7.440      ;
; -7.893 ; LCMx[1]                  ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.454     ; 7.440      ;
; -7.837 ; LCMx[1]                  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 7.379      ;
; -7.837 ; LCMx[1]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 7.379      ;
; -7.837 ; LCMx[1]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 7.379      ;
; -7.837 ; LCMx[1]                  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 7.379      ;
; -7.801 ; LCMx[1]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.352      ;
; -7.754 ; LCMx[1]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.304      ;
; -7.754 ; LCMx[1]                  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.304      ;
; -7.754 ; LCMx[1]                  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.304      ;
; -7.754 ; LCMx[1]                  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.304      ;
; -7.754 ; LCMx[1]                  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.304      ;
; -7.754 ; LCMx[1]                  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.304      ;
; -7.754 ; LCMx[1]                  ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.304      ;
; -7.754 ; LCMx[1]                  ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.304      ;
; -7.727 ; LCMx[0]                  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 7.098      ;
; -7.727 ; LCMx[0]                  ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 7.098      ;
; -7.688 ; LCMx[0]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 7.058      ;
; -7.688 ; LCMx[0]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 7.058      ;
; -7.688 ; LCMx[0]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 7.058      ;
; -7.688 ; LCMx[0]                  ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 7.058      ;
; -7.680 ; LCMx[0]                  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 7.042      ;
; -7.680 ; LCMx[0]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 7.042      ;
; -7.680 ; LCMx[0]                  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 7.042      ;
; -7.680 ; LCMx[0]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 7.042      ;
; -7.655 ; LCMx[0]                  ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.634     ; 7.022      ;
; -7.655 ; LCMx[0]                  ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.634     ; 7.022      ;
; -7.641 ; LCMx[1]                  ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.191      ;
; -7.641 ; LCMx[1]                  ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.191      ;
; -7.641 ; LCMx[1]                  ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.191      ;
; -7.599 ; LCMx[0]                  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 6.961      ;
; -7.599 ; LCMx[0]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 6.961      ;
; -7.599 ; LCMx[0]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 6.961      ;
; -7.599 ; LCMx[0]                  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 6.961      ;
; -7.598 ; LCMx[1]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.148      ;
; -7.598 ; LCMx[1]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.148      ;
; -7.598 ; LCMx[1]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.148      ;
; -7.569 ; LCMx[1]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.120      ;
; -7.569 ; LCMx[1]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.120      ;
; -7.569 ; LCMx[1]                  ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.120      ;
; -7.569 ; LCMx[1]                  ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.120      ;
; -7.569 ; LCMx[1]                  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.120      ;
; -7.569 ; LCMx[1]                  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.120      ;
; -7.569 ; LCMx[1]                  ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.120      ;
; -7.569 ; LCMx[1]                  ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.120      ;
; -7.560 ; LCMx[1]                  ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.110      ;
; -7.560 ; LCMx[1]                  ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.110      ;
; -7.560 ; LCMx[1]                  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.110      ;
; -7.560 ; LCMx[1]                  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.110      ;
; -7.556 ; LCMx[1]                  ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.107      ;
; -7.556 ; LCMx[1]                  ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.107      ;
; -7.556 ; LCMx[1]                  ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.107      ;
; -7.556 ; LCMx[1]                  ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 7.107      ;
; -7.547 ; LCMx[1]                  ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.097      ;
; -7.547 ; LCMx[1]                  ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 7.097      ;
; -7.533 ; LCMx[0]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 6.904      ;
; -7.516 ; LCMx[0]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.886      ;
; -7.516 ; LCMx[0]                  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.886      ;
; -7.516 ; LCMx[0]                  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.886      ;
; -7.516 ; LCMx[0]                  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.886      ;
; -7.516 ; LCMx[0]                  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.886      ;
; -7.516 ; LCMx[0]                  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.886      ;
; -7.516 ; LCMx[0]                  ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.886      ;
; -7.516 ; LCMx[0]                  ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.886      ;
; -7.405 ; LCM_com_data[1][0]~latch ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.955      ;
; -7.403 ; LCMx[0]                  ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.773      ;
; -7.403 ; LCMx[0]                  ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.773      ;
; -7.403 ; LCMx[0]                  ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 6.773      ;
; -7.397 ; LCM_com_data[1][0]~latch ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.442     ; 6.956      ;
; -7.371 ; LCM_com_data[1][0]~latch ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.445     ; 6.927      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[17]'                                                                                       ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -7.013 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.426      ;
; -7.013 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.426      ;
; -6.995 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.408      ;
; -6.995 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.408      ;
; -6.983 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.396      ;
; -6.983 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.396      ;
; -6.968 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.381      ;
; -6.968 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.381      ;
; -6.824 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.237      ;
; -6.824 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.237      ;
; -6.699 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.112      ;
; -6.699 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.112      ;
; -6.691 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.104      ;
; -6.691 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.104      ;
; -6.684 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.097      ;
; -6.684 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.097      ;
; -6.653 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.066      ;
; -6.653 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.066      ;
; -6.649 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.062      ;
; -6.649 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.062      ;
; -6.613 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.026      ;
; -6.613 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 4.026      ;
; -6.597 ; CMDn[1]                      ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.585     ; 4.013      ;
; -6.597 ; CMDn[1]                      ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.585     ; 4.013      ;
; -6.555 ; CMDn[0]                      ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.585     ; 3.971      ;
; -6.555 ; CMDn[0]                      ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.585     ; 3.971      ;
; -6.083 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 3.496      ;
; -6.083 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.588     ; 3.496      ;
; -5.836 ; Rx_R                         ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.592     ; 3.245      ;
; -5.836 ; Rx_R                         ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.592     ; 3.245      ;
; -5.826 ; MCP3202_Driver:U3|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.105     ; 3.722      ;
; -5.826 ; MCP3202_Driver:U3|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.105     ; 3.722      ;
; -5.564 ; RS232_R2:U2|Rx_B_Empty       ; LCM[0]        ; FD[0]        ; FD[17]      ; 0.500        ; -3.233     ; 2.832      ;
; -5.564 ; RS232_R2:U2|Rx_B_Empty       ; LCM[1]        ; FD[0]        ; FD[17]      ; 0.500        ; -3.233     ; 2.832      ;
; -5.539 ; MCP3202_Driver:U3|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.105     ; 3.435      ;
; -5.539 ; MCP3202_Driver:U3|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -3.105     ; 3.435      ;
; -5.507 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -3.267     ; 3.241      ;
; -5.507 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -3.267     ; 3.241      ;
; -5.163 ; CMDn[1]                      ; TX_W          ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 6.093      ;
; -5.136 ; CMDn[0]                      ; TX_W          ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 6.066      ;
; -5.027 ; CMDn[1]                      ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 5.950      ;
; -5.000 ; CMDn[0]                      ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 5.923      ;
; -4.995 ; CMDn[1]                      ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 5.920      ;
; -4.963 ; CMDn[1]                      ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.963 ; CMDn[1]                      ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.963 ; CMDn[1]                      ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.963 ; CMDn[1]                      ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.963 ; CMDn[1]                      ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.963 ; CMDn[1]                      ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.963 ; CMDn[1]                      ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.963 ; CMDn[1]                      ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.963 ; CMDn[1]                      ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.963 ; CMDn[1]                      ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.963 ; CMDn[1]                      ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.889      ;
; -4.958 ; CMDn[1]                      ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 5.881      ;
; -4.955 ; CMDn[1]                      ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 5.878      ;
; -4.931 ; CMDn[0]                      ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 5.854      ;
; -4.928 ; CMDn[0]                      ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.078     ; 5.851      ;
; -4.926 ; CMDn[0]                      ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.926 ; CMDn[0]                      ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.926 ; CMDn[0]                      ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.926 ; CMDn[0]                      ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.926 ; CMDn[0]                      ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.926 ; CMDn[0]                      ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.926 ; CMDn[0]                      ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.926 ; CMDn[0]                      ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.926 ; CMDn[0]                      ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.926 ; CMDn[0]                      ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.926 ; CMDn[0]                      ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.075     ; 5.852      ;
; -4.881 ; CMDn[0]                      ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.076     ; 5.806      ;
; -4.640 ; RS232_R2:U2|Rx_B_Empty       ; CHs~reg0      ; FD[0]        ; FD[17]      ; 0.500        ; 0.155      ; 5.296      ;
; -4.631 ; RS232_R2:U2|Rx_B_Empty       ; Rx_R          ; FD[0]        ; FD[17]      ; 0.500        ; 0.155      ; 5.287      ;
; -4.201 ; times[5]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 5.121      ;
; -4.199 ; times[5]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 5.119      ;
; -4.199 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 5.119      ;
; -4.189 ; times[6]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 5.109      ;
; -4.187 ; times[6]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 5.107      ;
; -4.187 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 5.107      ;
; -4.174 ; times[7]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 5.094      ;
; -4.172 ; times[7]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 5.092      ;
; -4.172 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 5.092      ;
; -3.993 ; times[10]                    ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 4.913      ;
; -3.991 ; times[10]                    ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 4.911      ;
; -3.991 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 4.911      ;
; -3.855 ; times[4]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 4.775      ;
; -3.853 ; times[4]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 4.773      ;
; -3.853 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.081     ; 4.773      ;
; -3.842 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.842 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.842 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.842 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.842 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.842 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.842 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.842 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.842 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.842 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.842 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.118      ; 4.961      ;
; -3.821 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.743      ;
; -3.809 ; times[6]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 4.731      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[7]'                                                                                                                        ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.454 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.359     ; 5.096      ;
; -4.048 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.359     ; 4.690      ;
; -3.997 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.363     ; 4.635      ;
; -3.811 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.363     ; 4.449      ;
; -3.766 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.363     ; 4.404      ;
; -3.741 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.353     ; 4.389      ;
; -3.597 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.359     ; 4.239      ;
; -3.595 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.353     ; 4.243      ;
; -3.591 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.363     ; 4.229      ;
; -3.405 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.363     ; 4.043      ;
; -3.360 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.363     ; 3.998      ;
; -3.346 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 4.268      ;
; -3.335 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.353     ; 3.983      ;
; -3.330 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 4.252      ;
; -3.299 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 4.221      ;
; -3.191 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.359     ; 3.833      ;
; -3.189 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.353     ; 3.837      ;
; -3.051 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.359     ; 3.693      ;
; -3.023 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.945      ;
; -2.975 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.897      ;
; -2.961 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.883      ;
; -2.769 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.691      ;
; -2.740 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.662      ;
; -2.645 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.359     ; 3.287      ;
; -2.622 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.544      ;
; -2.605 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.527      ;
; -2.571 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.493      ;
; -2.558 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.480      ;
; -2.501 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.423      ;
; -2.453 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.375      ;
; -2.394 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.316      ;
; -2.181 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.103      ;
; -2.171 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.093      ;
; -2.155 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.075     ; 3.081      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.027      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.027      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.027      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.027      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.027      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.027      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.027      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.027      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.027      ;
; -2.105 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 3.027      ;
; -2.071 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.993      ;
; -1.905 ; DBi[0]                            ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 1.000        ; -0.363     ; 2.543      ;
; -1.860 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.359     ; 2.502      ;
; -1.860 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.782      ;
; -1.850 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.772      ;
; -1.848 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.770      ;
; -1.838 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.760      ;
; -1.834 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.075     ; 2.760      ;
; -1.822 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.075     ; 2.748      ;
; -1.805 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.727      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.706      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.706      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.706      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.706      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.706      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.706      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.706      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.706      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.706      ;
; -1.784 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.706      ;
; -1.758 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.680      ;
; -1.711 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.633      ;
; -1.711 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.633      ;
; -1.711 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.633      ;
; -1.711 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.633      ;
; -1.711 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.633      ;
; -1.711 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.633      ;
; -1.711 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.633      ;
; -1.711 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.633      ;
; -1.711 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.633      ;
; -1.711 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.633      ;
; -1.663 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.585      ;
; -1.608 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.530      ;
; -1.604 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.524      ;
; -1.598 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.520      ;
; -1.582 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.075     ; 2.508      ;
; -1.579 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.501      ;
; -1.554 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.476      ;
; -1.554 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.476      ;
; -1.554 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.476      ;
; -1.554 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.476      ;
; -1.554 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.476      ;
; -1.554 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.476      ;
; -1.554 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.476      ;
; -1.554 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.476      ;
; -1.554 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.476      ;
; -1.554 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.476      ;
; -1.528 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.450      ;
; -1.517 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.439      ;
; -1.516 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.438      ;
; -1.494 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.416      ;
; -1.488 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.410      ;
; -1.487 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.359     ; 2.129      ;
; -1.487 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.409      ;
; -1.436 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.081     ; 2.356      ;
; -1.411 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.079     ; 2.333      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'S_RESET_T'                                                                           ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.883 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 1.000        ; -2.711     ; 1.217      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'FD[4]'                                                                                                             ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.604 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.074     ; 4.531      ;
; -3.603 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.075     ; 4.529      ;
; -3.589 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.074     ; 4.516      ;
; -3.588 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.075     ; 4.514      ;
; -3.543 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.104     ; 4.440      ;
; -3.528 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.104     ; 4.425      ;
; -3.526 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.662     ; 3.865      ;
; -3.525 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.663     ; 3.863      ;
; -3.506 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.664     ; 3.843      ;
; -3.506 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.664     ; 3.843      ;
; -3.506 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[17]       ; FD[4]       ; 1.000        ; -0.664     ; 3.843      ;
; -3.506 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[17]       ; FD[4]       ; 1.000        ; -0.664     ; 3.843      ;
; -3.506 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.664     ; 3.843      ;
; -3.506 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.664     ; 3.843      ;
; -3.481 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.663     ; 3.819      ;
; -3.476 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.074     ; 4.403      ;
; -3.475 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.075     ; 4.401      ;
; -3.448 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.675     ; 3.774      ;
; -3.415 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.104     ; 4.312      ;
; -3.379 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.074     ; 4.306      ;
; -3.378 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.075     ; 4.304      ;
; -3.359 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.284      ;
; -3.359 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.284      ;
; -3.359 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.284      ;
; -3.359 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.284      ;
; -3.359 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.284      ;
; -3.359 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.284      ;
; -3.357 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.650     ; 3.708      ;
; -3.357 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.650     ; 3.708      ;
; -3.357 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.650     ; 3.708      ;
; -3.357 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[17]       ; FD[4]       ; 1.000        ; -0.650     ; 3.708      ;
; -3.357 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[17]       ; FD[4]       ; 1.000        ; -0.650     ; 3.708      ;
; -3.357 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.650     ; 3.708      ;
; -3.357 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.650     ; 3.708      ;
; -3.357 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.650     ; 3.708      ;
; -3.336 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.074     ; 4.263      ;
; -3.335 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.075     ; 4.261      ;
; -3.334 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.075     ; 4.260      ;
; -3.318 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.104     ; 4.215      ;
; -3.296 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.074     ; 4.223      ;
; -3.296 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.074     ; 4.223      ;
; -3.292 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.231      ;
; -3.292 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.231      ;
; -3.292 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.231      ;
; -3.292 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.231      ;
; -3.292 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.231      ;
; -3.292 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.231      ;
; -3.292 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.231      ;
; -3.292 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.231      ;
; -3.290 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 4.219      ;
; -3.286 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.675     ; 3.612      ;
; -3.285 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.224      ;
; -3.285 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.224      ;
; -3.285 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.224      ;
; -3.285 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.224      ;
; -3.285 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.224      ;
; -3.285 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.224      ;
; -3.285 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.224      ;
; -3.285 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.224      ;
; -3.282 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.207      ;
; -3.282 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.207      ;
; -3.282 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.207      ;
; -3.282 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.207      ;
; -3.282 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.207      ;
; -3.282 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.207      ;
; -3.277 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.216      ;
; -3.277 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.216      ;
; -3.277 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.216      ;
; -3.277 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.216      ;
; -3.277 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.216      ;
; -3.277 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.216      ;
; -3.277 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.216      ;
; -3.277 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.216      ;
; -3.276 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.215      ;
; -3.275 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 4.204      ;
; -3.275 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.104     ; 4.172      ;
; -3.267 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.192      ;
; -3.267 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.192      ;
; -3.267 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.192      ;
; -3.267 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.192      ;
; -3.267 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.192      ;
; -3.267 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.076     ; 4.192      ;
; -3.261 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.200      ;
; -3.257 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.075     ; 4.183      ;
; -3.242 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.075     ; 4.168      ;
; -3.212 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.660     ; 3.553      ;
; -3.198 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.650     ; 3.549      ;
; -3.196 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.074     ; 4.123      ;
; -3.196 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.074     ; 4.123      ;
; -3.168 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.107      ;
; -3.168 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.107      ;
; -3.168 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.107      ;
; -3.168 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.107      ;
; -3.168 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.107      ;
; -3.168 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.107      ;
; -3.168 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.107      ;
; -3.168 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.062     ; 4.107      ;
; -3.166 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.083     ; 4.084      ;
; -3.166 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.083     ; 4.084      ;
; -3.162 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.072     ; 4.091      ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'TX_W'                                                                                                           ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -3.544 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.743     ; 3.802      ;
; -3.114 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 1.000        ; -1.210     ; 2.905      ;
; -3.069 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 1.000        ; -1.200     ; 2.870      ;
; -3.056 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 1.000        ; -1.200     ; 2.857      ;
; -3.014 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 1.000        ; -1.200     ; 2.815      ;
; -3.010 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 1.000        ; -1.207     ; 2.804      ;
; -2.991 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 1.000        ; -1.200     ; 2.792      ;
; -2.957 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 1.000        ; -1.200     ; 2.758      ;
; -2.811 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 1.000        ; -1.200     ; 2.612      ;
; -2.802 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 1.000        ; -1.207     ; 2.596      ;
; -2.780 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.740     ; 3.041      ;
; -2.739 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[3] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.693     ; 3.047      ;
; -2.739 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[4] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.693     ; 3.047      ;
; -2.739 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[5] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.693     ; 3.047      ;
; -2.739 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[6] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.693     ; 3.047      ;
; -2.739 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[7] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.693     ; 3.047      ;
; -2.712 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 1.000        ; -1.203     ; 2.510      ;
; -2.678 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 1.000        ; -1.203     ; 2.476      ;
; -2.654 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 1.000        ; -1.203     ; 2.452      ;
; -2.653 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 1.000        ; -1.203     ; 2.451      ;
; -2.642 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 1.000        ; -1.207     ; 2.436      ;
; -2.638 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[0] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.690     ; 2.949      ;
; -2.638 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[1] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.690     ; 2.949      ;
; -2.638 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[2] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.690     ; 2.949      ;
; -2.631 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.740     ; 2.892      ;
; -2.590 ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.724     ; 2.867      ;
; -2.534 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.725     ; 2.810      ;
; -2.481 ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.727     ; 2.755      ;
; -2.469 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 1.000        ; -1.203     ; 2.267      ;
; -2.450 ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.724     ; 2.727      ;
; -2.441 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 1.000        ; -1.203     ; 2.239      ;
; -2.441 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 1.000        ; -1.203     ; 2.239      ;
; -2.435 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 1.000        ; -1.203     ; 2.233      ;
; -2.304 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 1.000        ; -0.715     ; 2.590      ;
; -2.290 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 1.000        ; -1.203     ; 2.088      ;
; -2.228 ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.718     ; 2.511      ;
; -2.224 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 1.000        ; -0.715     ; 2.510      ;
; -2.044 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 1.000        ; -1.210     ; 1.835      ;
; -2.044 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 1.000        ; -1.210     ; 1.835      ;
; -2.027 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 1.000        ; -1.210     ; 1.818      ;
; -2.024 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.737     ; 2.288      ;
; -2.016 ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 1.000        ; -0.727     ; 2.290      ;
; -1.895 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 1.000        ; -1.203     ; 1.693      ;
; -1.875 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 1.000        ; -1.210     ; 1.666      ;
; -1.757 ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.722     ; 2.036      ;
; -1.625 ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 1.000        ; -0.718     ; 1.908      ;
; -1.612 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.724     ; 1.889      ;
; -1.612 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.722     ; 1.891      ;
; -1.608 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 1.000        ; -0.730     ; 1.879      ;
; -1.518 ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 1.000        ; -0.727     ; 1.792      ;
; -1.389 ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 1.000        ; -0.720     ; 1.670      ;
; -1.283 ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.727     ; 1.557      ;
; -1.183 ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 1.000        ; -0.719     ; 1.465      ;
; -1.119 ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.722     ; 1.398      ;
; -0.958 ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.722     ; 1.237      ;
; -0.958 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.722     ; 1.237      ;
; 0.446  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.313      ; 3.639      ;
; 0.446  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.313      ; 3.639      ;
; 0.446  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.313      ; 3.639      ;
; 0.446  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.313      ; 3.639      ;
; 0.446  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.313      ; 3.639      ;
; 0.554  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.316      ; 3.534      ;
; 0.554  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.316      ; 3.534      ;
; 0.554  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.316      ; 3.534      ;
; 0.776  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.313      ; 3.809      ;
; 0.776  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.313      ; 3.809      ;
; 0.776  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.313      ; 3.809      ;
; 0.776  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.313      ; 3.809      ;
; 0.776  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.313      ; 3.809      ;
; 0.877  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.316      ; 3.711      ;
; 0.877  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.316      ; 3.711      ;
; 0.877  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.316      ; 3.711      ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'RS232_T1:U1|Tx_f'                                                                                             ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -2.712 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.635      ;
; -2.712 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.635      ;
; -2.712 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.635      ;
; -2.712 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.635      ;
; -2.712 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.635      ;
; -2.712 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.635      ;
; -2.712 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.635      ;
; -2.712 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.635      ;
; -2.695 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.616      ;
; -2.695 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.616      ;
; -2.695 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.616      ;
; -2.695 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.616      ;
; -2.693 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.616      ;
; -2.656 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.577      ;
; -2.656 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.577      ;
; -2.656 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.577      ;
; -2.656 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.577      ;
; -2.637 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.558      ;
; -2.637 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.558      ;
; -2.637 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.558      ;
; -2.637 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.558      ;
; -2.637 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.558      ;
; -2.637 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.558      ;
; -2.637 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.558      ;
; -2.637 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.558      ;
; -2.547 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.470      ;
; -2.517 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.440      ;
; -2.453 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.374      ;
; -2.453 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.374      ;
; -2.412 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.333      ;
; -2.412 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.333      ;
; -2.412 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.333      ;
; -2.412 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.333      ;
; -2.373 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.077     ; 3.297      ;
; -2.367 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.288      ;
; -2.367 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.288      ;
; -2.367 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.288      ;
; -2.367 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.288      ;
; -2.365 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.288      ;
; -2.365 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.288      ;
; -2.365 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.288      ;
; -2.365 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.288      ;
; -2.365 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.288      ;
; -2.365 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.288      ;
; -2.365 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.288      ;
; -2.365 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.288      ;
; -2.346 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.269      ;
; -2.324 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.245      ;
; -2.324 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.245      ;
; -2.324 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.245      ;
; -2.324 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.245      ;
; -2.324 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.245      ;
; -2.324 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.245      ;
; -2.324 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.245      ;
; -2.324 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 3.245      ;
; -2.243 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.077     ; 3.167      ;
; -2.243 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.077     ; 3.167      ;
; -2.200 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.123      ;
; -2.177 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.100      ;
; -2.113 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.036      ;
; -2.113 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.036      ;
; -2.113 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.036      ;
; -2.113 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.036      ;
; -2.113 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.036      ;
; -2.113 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.036      ;
; -2.113 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.036      ;
; -2.113 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.036      ;
; -2.094 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 3.017      ;
; -2.080 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.077     ; 3.004      ;
; -2.002 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.925      ;
; -2.002 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.925      ;
; -2.002 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.925      ;
; -2.002 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.925      ;
; -2.002 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.925      ;
; -2.002 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.925      ;
; -2.002 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.925      ;
; -2.002 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.925      ;
; -1.994 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 2.916      ;
; -1.994 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 2.916      ;
; -1.983 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.906      ;
; -1.948 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.871      ;
; -1.938 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.077     ; 2.862      ;
; -1.938 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.077     ; 2.862      ;
; -1.933 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.856      ;
; -1.885 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 2.807      ;
; -1.885 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 2.807      ;
; -1.881 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.078     ; 2.804      ;
; -1.858 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 2.780      ;
; -1.858 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.079     ; 2.780      ;
; -1.855 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 2.776      ;
; -1.855 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 2.776      ;
; -1.855 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 2.776      ;
; -1.855 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 2.776      ;
; -1.855 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.080     ; 2.776      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'gckP31'                                                              ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -2.040 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.964      ;
; -1.942 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.866      ;
; -1.926 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.850      ;
; -1.894 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.818      ;
; -1.864 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.788      ;
; -1.797 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.721      ;
; -1.796 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.720      ;
; -1.780 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.704      ;
; -1.779 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.703      ;
; -1.748 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.672      ;
; -1.744 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.668      ;
; -1.718 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.642      ;
; -1.651 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.575      ;
; -1.650 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.574      ;
; -1.649 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.573      ;
; -1.634 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.558      ;
; -1.633 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.557      ;
; -1.632 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.556      ;
; -1.623 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.545      ;
; -1.602 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.526      ;
; -1.598 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.522      ;
; -1.598 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.522      ;
; -1.572 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.496      ;
; -1.568 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.492      ;
; -1.505 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.429      ;
; -1.504 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.428      ;
; -1.503 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.427      ;
; -1.488 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.412      ;
; -1.487 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.411      ;
; -1.486 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.410      ;
; -1.477 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.399      ;
; -1.456 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.380      ;
; -1.452 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.376      ;
; -1.452 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.376      ;
; -1.447 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.369      ;
; -1.426 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.350      ;
; -1.422 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.346      ;
; -1.422 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.346      ;
; -1.359 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.283      ;
; -1.358 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.280      ;
; -1.358 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.282      ;
; -1.357 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.281      ;
; -1.344 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.266      ;
; -1.342 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.264      ;
; -1.341 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.265      ;
; -1.340 ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.264      ;
; -1.331 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.253      ;
; -1.312 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.234      ;
; -1.309 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.231      ;
; -1.306 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.230      ;
; -1.306 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.230      ;
; -1.301 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.223      ;
; -1.282 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.204      ;
; -1.276 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.200      ;
; -1.276 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.200      ;
; -1.254 ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.176      ;
; -1.234 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.156      ;
; -1.214 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.136      ;
; -1.213 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.135      ;
; -1.213 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.137      ;
; -1.212 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.134      ;
; -1.211 ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.135      ;
; -1.198 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.120      ;
; -1.197 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.119      ;
; -1.197 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.119      ;
; -1.196 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.118      ;
; -1.194 ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.118      ;
; -1.185 ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.107      ;
; -1.166 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.088      ;
; -1.165 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.087      ;
; -1.163 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.085      ;
; -1.160 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.084      ;
; -1.160 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.084      ;
; -1.155 ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.077      ;
; -1.136 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.058      ;
; -1.133 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.055      ;
; -1.130 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.054      ;
; -1.130 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 2.054      ;
; -1.108 ; FD[13]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.030      ;
; -1.088 ; FD[13]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 2.010      ;
; -1.069 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.991      ;
; -1.068 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.990      ;
; -1.067 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.989      ;
; -1.066 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.988      ;
; -1.065 ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 1.989      ;
; -1.052 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.974      ;
; -1.051 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.973      ;
; -1.051 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.973      ;
; -1.050 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.972      ;
; -1.050 ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.972      ;
; -1.022 ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.944      ;
; -1.020 ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.942      ;
; -1.019 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.941      ;
; -1.017 ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.939      ;
; -1.016 ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.938      ;
; -1.014 ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.077     ; 1.938      ;
; -0.990 ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.912      ;
; -0.989 ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.911      ;
; -0.987 ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.909      ;
; -0.986 ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.079     ; 1.908      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'LCM_RESET'                                                                                        ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.194 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.240     ; 0.814      ;
; -1.193 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.246     ; 0.814      ;
; -1.184 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.236     ; 0.818      ;
; -1.163 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.238     ; 0.789      ;
; -1.117 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.197     ; 0.789      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[0]'                                                                                                        ;
+--------+-------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -3.225 ; LCM_RESET               ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.197      ; 1.465      ;
; -2.652 ; LCM_RESET               ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; -0.500       ; 4.197      ; 1.538      ;
; -0.809 ; LCM_RESET               ; LN~_emulated                  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 3.882      ;
; -0.790 ; LCM_RESET               ; LCMPok                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 3.901      ;
; -0.721 ; RS232_T1:U1|Tx_f        ; RS232_T1:U1|Tx_f              ; RS232_T1:U1|Tx_f ; FD[0]       ; 0.000        ; 4.187      ; 3.959      ;
; -0.695 ; LCMP_RESET              ; \LCM_P:SW                     ; LCMP_RESET       ; FD[0]       ; 0.000        ; 4.197      ; 3.995      ;
; -0.680 ; S_RESET_T               ; RS232_R2:U2|RxDs[0]           ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.162      ; 3.965      ;
; -0.582 ; LCM_RESET               ; LCM_com_data[9][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.197      ; 4.108      ;
; -0.582 ; LCM_RESET               ; LCM_com_data[8][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.197      ; 4.108      ;
; -0.568 ; S_RESET_T               ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.164      ; 4.079      ;
; -0.556 ; LCM_RESET               ; LCM_com_data[19][1]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.135      ;
; -0.556 ; LCM_RESET               ; LCM_com_data[17][1]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.135      ;
; -0.556 ; LCM_RESET               ; LCM_com_data[18][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.135      ;
; -0.556 ; LCM_RESET               ; LCM_com_data[7][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.135      ;
; -0.550 ; LCM_RESET               ; LCM_com_data[16][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.199      ; 4.142      ;
; -0.550 ; LCM_RESET               ; LCM_com_data[12][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.199      ; 4.142      ;
; -0.550 ; LCM_RESET               ; LCM_com_data[20][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.199      ; 4.142      ;
; -0.550 ; LCM_RESET               ; LCM_com_data[8][3]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.199      ; 4.142      ;
; -0.529 ; LCM_RESET               ; LCM_com_data[1][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.162      ;
; -0.529 ; LCM_RESET               ; LCM_com_data[2][7]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.162      ;
; -0.529 ; LCM_RESET               ; LCM_com_data[4][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.162      ;
; -0.529 ; LCM_RESET               ; LCM_com_data[13][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.162      ;
; -0.529 ; LCM_RESET               ; LCM_com_data[14][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.162      ;
; -0.529 ; LCM_RESET               ; LCM_com_data[12][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.162      ;
; -0.529 ; LCM_RESET               ; LCM_com_data[6][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.162      ;
; -0.529 ; LCM_RESET               ; LCM_com_data[9][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.162      ;
; -0.518 ; LCM_RESET               ; LCM_INI[1]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.173      ;
; -0.494 ; LCM_RESET               ; LCM_INI[4]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.197      ;
; -0.487 ; LCM_RESET               ; LCM_com_data[9][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.197      ; 4.203      ;
; -0.487 ; LCM_RESET               ; LCM_com_data[19][3]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.197      ; 4.203      ;
; -0.487 ; LCM_RESET               ; LCM_com_data[20][3]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.197      ; 4.203      ;
; -0.467 ; S_RESET_T               ; RS232_R2:U2|Rx_B_Empty        ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.164      ; 4.180      ;
; -0.435 ; LCM_RESET               ; LCM_com_data[0][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.256      ;
; -0.435 ; LCM_RESET               ; LCM_com_data[3][5]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.256      ;
; -0.435 ; LCM_RESET               ; LCM_com_data[6][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.256      ;
; -0.435 ; LCM_RESET               ; LCM_com_data[7][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.256      ;
; -0.435 ; LCM_RESET               ; LCM_com_data[13][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.256      ;
; -0.435 ; LCM_RESET               ; LCM_com_data[10][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.256      ;
; -0.435 ; LCM_RESET               ; LCM_com_data[7][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.256      ;
; -0.435 ; LCM_RESET               ; LCM_com_data[10][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.256      ;
; -0.422 ; LCM_RESET               ; LCM_INI[3]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.197      ; 4.268      ;
; -0.422 ; LCM_RESET               ; LCM_INI[2]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.197      ; 4.268      ;
; -0.422 ; LCM_RESET               ; LCM_INI[0]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.197      ; 4.268      ;
; -0.360 ; RS232_T1:U1|Tx_f        ; RS232_T1:U1|Tx_f              ; RS232_T1:U1|Tx_f ; FD[0]       ; -0.500       ; 4.187      ; 3.820      ;
; -0.355 ; LCM_RESET               ; LCM_com_data[10][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.190      ; 4.328      ;
; -0.355 ; LCM_RESET               ; LCM_com_data[17][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.190      ; 4.328      ;
; -0.355 ; LCM_RESET               ; LCM_com_data[19][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.190      ; 4.328      ;
; -0.355 ; LCM_RESET               ; LCM_com_data[10][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.190      ; 4.328      ;
; -0.338 ; S_RESET_T               ; RS232_R2:U2|R_Half_f          ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.159      ; 4.304      ;
; -0.304 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[2]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.164      ; 4.343      ;
; -0.304 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[3]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.164      ; 4.343      ;
; -0.304 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[1]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.164      ; 4.343      ;
; -0.304 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[0]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.164      ; 4.343      ;
; -0.267 ; LCM_RESET               ; LCM_com_data[20][1]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.194      ; 4.420      ;
; -0.267 ; LCM_RESET               ; LCM_com_data[20][2]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.194      ; 4.420      ;
; -0.249 ; LCM_RESET               ; LCM_com_data[19][2]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.189      ; 4.433      ;
; -0.249 ; LCM_RESET               ; LCM_com_data[2][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.189      ; 4.433      ;
; -0.249 ; LCM_RESET               ; LCM_com_data[8][1]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.189      ; 4.433      ;
; -0.249 ; LCM_RESET               ; LCM_com_data[17][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.189      ; 4.433      ;
; -0.239 ; LCM_RESET               ; LCM_com_data[18][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.452      ;
; -0.239 ; LCM_RESET               ; LCM_com_data[18][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.452      ;
; -0.239 ; LCM_RESET               ; LCM_com_data[18][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.452      ;
; -0.239 ; LCM_RESET               ; LCM_com_data[9][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.198      ; 4.452      ;
; -0.225 ; LCMP_RESET              ; DBi[7]                        ; LCMP_RESET       ; FD[0]       ; 0.000        ; 4.195      ; 4.463      ;
; -0.221 ; LCM_RESET               ; LCM_com_data[8][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.199      ; 4.471      ;
; -0.221 ; LCM_RESET               ; LCM_com_data[9][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.199      ; 4.471      ;
; -0.206 ; S_RESET_T               ; RS232_R2:U2|RxD[0]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.162      ; 4.439      ;
; -0.206 ; S_RESET_T               ; RS232_R2:U2|RxD[1]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.162      ; 4.439      ;
; -0.206 ; S_RESET_T               ; RS232_R2:U2|RxD[2]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.162      ; 4.439      ;
; -0.206 ; S_RESET_T               ; RS232_R2:U2|RxD[3]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.162      ; 4.439      ;
; -0.206 ; S_RESET_T               ; RS232_R2:U2|RxD[4]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.162      ; 4.439      ;
; -0.206 ; S_RESET_T               ; RS232_R2:U2|RxD[5]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.162      ; 4.439      ;
; -0.206 ; S_RESET_T               ; RS232_R2:U2|RxD[6]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.162      ; 4.439      ;
; -0.206 ; S_RESET_T               ; RS232_R2:U2|RxD[7]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 4.162      ; 4.439      ;
; -0.186 ; LCM[1]                  ; \LCM_P:SW                     ; FD[17]           ; FD[0]       ; 0.000        ; 3.266      ; 3.312      ;
; -0.185 ; RS232_R2:U2|Rx_R2~latch ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; -0.500       ; 2.352      ; 1.889      ;
; -0.174 ; LCMP_RESET              ; \LCM_P:SW                     ; LCMP_RESET       ; FD[0]       ; -0.500       ; 4.197      ; 4.016      ;
; -0.172 ; LCM_RESET               ; DBi[5]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.189      ; 4.510      ;
; -0.153 ; LCM_RESET               ; DBi[6]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.199      ; 4.539      ;
; -0.153 ; LCM_RESET               ; DBi[2]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.199      ; 4.539      ;
; -0.149 ; LCM_RESET               ; RS                            ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.195      ; 4.539      ;
; -0.149 ; LCM_RESET               ; DBi[7]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.195      ; 4.539      ;
; -0.149 ; LCM_RESET               ; DBi[1]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.195      ; 4.539      ;
; -0.149 ; LCM_RESET               ; DBi[3]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.195      ; 4.539      ;
; -0.141 ; LCM_RESET               ; LCM_RESET                     ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.197      ; 4.549      ;
; -0.120 ; LCM_RESET               ; DBi[4]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.189      ; 4.562      ;
; -0.098 ; LCM_RESET               ; DBi[0]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 4.199      ; 4.594      ;
; -0.080 ; LCM[0]                  ; \LCM_P:SW                     ; FD[17]           ; FD[0]       ; 0.000        ; 3.266      ; 3.418      ;
; -0.034 ; RS232_R2:U2|Rx_R2~latch ; RS232_R2:U2|Rx_B_Empty        ; S_RESET_T        ; FD[0]       ; -0.500       ; 2.352      ; 2.040      ;
; 0.056  ; LCMP_RESET              ; LCM_INI[3]                    ; LCMP_RESET       ; FD[0]       ; 0.000        ; 4.197      ; 4.746      ;
; 0.056  ; LCMP_RESET              ; LCM_INI[2]                    ; LCMP_RESET       ; FD[0]       ; 0.000        ; 4.197      ; 4.746      ;
; 0.059  ; LCMP_RESET              ; LCM_INI[0]                    ; LCMP_RESET       ; FD[0]       ; 0.000        ; 4.197      ; 4.749      ;
; 0.077  ; LCM[1]                  ; DBi[7]                        ; FD[17]           ; FD[0]       ; 0.000        ; 3.264      ; 3.573      ;
; 0.077  ; LCM_RESET               ; LCM_RESET                     ; LCM_RESET        ; FD[0]       ; -0.500       ; 4.197      ; 4.267      ;
; 0.079  ; LCM_RESET               ; LN~_emulated                  ; LCM_RESET        ; FD[0]       ; -0.500       ; 4.198      ; 4.270      ;
; 0.082  ; S_RESET_T               ; RS232_R2:U2|RxDs[0]           ; S_RESET_T        ; FD[0]       ; -0.500       ; 4.162      ; 4.227      ;
; 0.089  ; LCMP_RESET              ; RS                            ; LCMP_RESET       ; FD[0]       ; 0.000        ; 4.195      ; 4.777      ;
; 0.089  ; S_RESET_T               ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; -0.500       ; 4.164      ; 4.236      ;
; 0.116  ; LCM_RESET               ; LCMPok                        ; LCM_RESET        ; FD[0]       ; -0.500       ; 4.198      ; 4.307      ;
; 0.144  ; LCM_RESET               ; LCM_com_data[9][2]            ; LCM_RESET        ; FD[0]       ; -0.500       ; 4.197      ; 4.334      ;
+--------+-------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.567 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 3.048      ; 1.984      ;
; -1.296 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 3.048      ; 2.255      ;
; -1.225 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 3.048      ; 2.326      ;
; -1.220 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 3.048      ; 2.331      ;
; -1.216 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 3.048      ; 2.335      ;
; -1.174 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 3.048      ; 1.877      ;
; -1.085 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 3.048      ; 2.466      ;
; -1.076 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 3.048      ; 2.475      ;
; -0.945 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 3.048      ; 2.606      ;
; -0.942 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 3.048      ; 2.609      ;
; -0.936 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 3.048      ; 2.615      ;
; -0.912 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 3.048      ; 2.139      ;
; -0.866 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 3.048      ; 2.185      ;
; -0.859 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 3.048      ; 2.692      ;
; -0.852 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 2.701      ;
; -0.841 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 3.048      ; 2.210      ;
; -0.811 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 3.048      ; 2.740      ;
; -0.805 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 3.048      ; 2.746      ;
; -0.802 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 3.048      ; 2.749      ;
; -0.798 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 2.755      ;
; -0.721 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 2.832      ;
; -0.712 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 2.841      ;
; -0.710 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 3.048      ; 2.341      ;
; -0.701 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 3.048      ; 2.350      ;
; -0.671 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 3.048      ; 2.880      ;
; -0.667 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 2.886      ;
; -0.664 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 3.050      ; 2.889      ;
; -0.658 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 2.895      ;
; -0.581 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 2.972      ;
; -0.572 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 2.981      ;
; -0.570 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 3.048      ; 2.481      ;
; -0.561 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 3.048      ; 2.490      ;
; -0.533 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 3.050      ; 3.020      ;
; -0.533 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 3.048      ; 2.518      ;
; -0.527 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 3.026      ;
; -0.524 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 3.050      ; 3.029      ;
; -0.518 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 3.035      ;
; -0.492 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 3.048      ; 2.559      ;
; -0.483 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 3.048      ; 2.568      ;
; -0.441 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 3.112      ;
; -0.432 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 3.121      ;
; -0.430 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 3.048      ; 2.621      ;
; -0.421 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 3.048      ; 2.630      ;
; -0.404 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 2.649      ;
; -0.395 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 2.658      ;
; -0.393 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 3.050      ; 3.160      ;
; -0.387 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 3.166      ;
; -0.384 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 3.050      ; 3.169      ;
; -0.378 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 3.175      ;
; -0.352 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 3.048      ; 2.699      ;
; -0.343 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 3.048      ; 2.708      ;
; -0.301 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 3.252      ;
; -0.292 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.761      ;
; -0.292 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 3.050      ; 3.261      ;
; -0.283 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.770      ;
; -0.264 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 2.789      ;
; -0.255 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 2.798      ;
; -0.253 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 3.050      ; 3.300      ;
; -0.247 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 3.306      ;
; -0.244 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 3.050      ; 3.309      ;
; -0.238 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 3.050      ; 3.315      ;
; -0.220 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 3.048      ; 3.331      ;
; -0.214 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 3.050      ; 2.839      ;
; -0.205 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 3.050      ; 2.848      ;
; -0.152 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.901      ;
; -0.143 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 2.910      ;
; -0.124 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 2.929      ;
; -0.115 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 2.938      ;
; -0.113 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 3.050      ; 3.440      ;
; -0.104 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 3.050      ; 3.449      ;
; -0.074 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 3.050      ; 2.979      ;
; -0.065 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 3.050      ; 2.988      ;
; -0.012 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 3.041      ;
; -0.003 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 3.050      ;
; 0.016  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 3.069      ;
; 0.025  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 3.078      ;
; 0.066  ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 3.050      ; 3.119      ;
; 0.075  ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 3.050      ; 3.128      ;
; 0.128  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 3.181      ;
; 0.137  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 3.190      ;
; 0.156  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 3.050      ; 3.209      ;
; 0.206  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 3.050      ; 3.259      ;
; 0.215  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 3.050      ; 3.268      ;
; 0.268  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 3.050      ; 3.321      ;
; 0.331  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 3.048      ; 3.382      ;
; 0.346  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 3.050      ; 3.399      ;
; 0.363  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 3.050      ; 3.916      ;
; 0.657  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; -0.500       ; 3.050      ; 3.710      ;
; 0.717  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.028      ;
; 0.717  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.028      ;
; 0.718  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.029      ;
; 0.719  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.030      ;
; 0.720  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.031      ;
; 0.720  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.031      ;
; 0.721  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.032      ;
; 0.721  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.032      ;
; 0.721  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.032      ;
; 0.722  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.033      ;
; 0.722  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.033      ;
; 0.740  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.079      ; 1.051      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCMP_RESET'                                                                                                     ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.327 ; LCM[1]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.705      ; 3.398      ;
; -1.278 ; LCM[1]                            ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.527      ; 3.269      ;
; -1.177 ; LCM[1]                            ; LCM_com_data[9][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.536      ; 3.379      ;
; -1.157 ; LCM[0]                            ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.707      ; 3.570      ;
; -1.058 ; LCM[0]                            ; LCM_com_data[9][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.536      ; 3.498      ;
; -0.993 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.519      ; 3.546      ;
; -0.884 ; LCM[1]                            ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.537      ; 3.673      ;
; -0.874 ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.519      ; 3.665      ;
; -0.824 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 5.190      ; 4.386      ;
; -0.793 ; LCM[1]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.525      ; 3.752      ;
; -0.638 ; LCM[0]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.705      ; 4.087      ;
; -0.403 ; LCM[0]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.525      ; 4.142      ;
; 0.709  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; LCM_com_data2[10][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.064      ; 2.793      ;
; 0.718  ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; LCM_com_data2[20][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.064      ; 2.802      ;
; 1.224  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.072      ; 3.316      ;
; 1.256  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.072      ; 3.348      ;
; 1.316  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.310      ; 3.646      ;
; 1.492  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.390      ; 3.902      ;
; 1.667  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.073      ; 3.760      ;
; 2.074  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.097      ; 4.191      ;
; 2.198  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.104      ; 4.322      ;
; 2.220  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.098      ; 4.338      ;
; 2.312  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.381      ; 4.713      ;
; 2.441  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.097      ; 4.558      ;
; 2.523  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.099      ; 4.642      ;
; 2.607  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.100      ; 4.727      ;
; 2.625  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.255      ; 4.900      ;
; 2.645  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.098      ; 4.763      ;
; 2.744  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.099      ; 4.863      ;
; 2.785  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.109      ; 4.914      ;
; 2.824  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.081      ; 4.925      ;
; 2.843  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.060      ; 4.923      ;
; 2.865  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.256      ; 5.141      ;
; 2.914  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.081      ; 5.015      ;
; 2.928  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.100      ; 5.048      ;
; 2.986  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.059      ; 5.065      ;
; 3.000  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.076      ; 5.096      ;
; 3.013  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.116      ; 5.149      ;
; 3.050  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.097      ; 5.167      ;
; 3.101  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.099      ; 5.220      ;
; 3.135  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.256      ; 5.411      ;
; 3.148  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.103      ; 5.271      ;
; 3.150  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.104      ; 5.274      ;
; 3.193  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.256      ; 5.469      ;
; 3.251  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.098      ; 5.369      ;
; 3.271  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.278      ; 5.569      ;
; 3.299  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.073      ; 5.392      ;
; 3.326  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.094      ; 5.440      ;
; 3.355  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.076      ; 5.451      ;
; 3.385  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.076      ; 5.481      ;
; 3.420  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.306      ; 5.746      ;
; 3.422  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.382      ; 5.824      ;
; 3.437  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.111      ; 5.568      ;
; 3.452  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.097      ; 5.569      ;
; 3.478  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.081      ; 5.579      ;
; 3.516  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.097      ; 5.633      ;
; 3.528  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.098      ; 5.646      ;
; 3.545  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.255      ; 5.820      ;
; 3.552  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.099      ; 5.671      ;
; 3.568  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.081      ; 5.669      ;
; 3.662  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.109      ; 5.791      ;
; 3.682  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.113      ; 5.815      ;
; 3.766  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.060      ; 5.846      ;
; 3.823  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.301      ; 6.144      ;
; 3.872  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.278      ; 6.170      ;
; 3.884  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.112      ; 6.016      ;
; 3.979  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.088      ; 6.087      ;
; 4.001  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.112      ; 6.133      ;
; 4.013  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.088      ; 6.121      ;
; 4.018  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.100      ; 6.138      ;
; 4.041  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.098      ; 6.159      ;
; 4.050  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.060      ; 6.130      ;
; 4.057  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.302      ; 6.379      ;
; 4.065  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.098      ; 6.183      ;
; 4.100  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.278      ; 6.398      ;
; 4.119  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.112      ; 6.251      ;
; 4.165  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.060      ; 6.245      ;
; 4.175  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.390      ; 6.585      ;
; 4.195  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.059      ; 6.274      ;
; 4.206  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.079      ; 6.305      ;
; 4.272  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.100      ; 6.392      ;
; 4.298  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.256      ; 6.574      ;
; 4.354  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.096      ; 6.470      ;
; 4.372  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.097      ; 6.489      ;
; 4.393  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.080      ; 6.493      ;
; 4.415  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.105      ; 6.540      ;
; 4.424  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.301      ; 6.745      ;
; 4.468  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.071      ; 6.559      ;
; 4.478  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.302      ; 6.800      ;
; 4.483  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.080      ; 6.583      ;
; 4.496  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.315      ; 6.831      ;
; 4.549  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.094      ; 6.663      ;
; 4.554  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.088      ; 6.662      ;
; 4.558  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.071      ; 6.649      ;
; 4.560  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.112      ; 6.692      ;
; 4.603  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.315      ; 6.938      ;
; 4.630  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.059      ; 6.709      ;
; 4.651  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.081      ; 6.752      ;
; 4.664  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.091      ; 6.775      ;
; 4.677  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.255      ; 6.952      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'TX_W'                                                                                                            ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -0.279 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.478      ; 3.682      ;
; -0.279 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.478      ; 3.682      ;
; -0.279 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.478      ; 3.682      ;
; -0.181 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.475      ; 3.777      ;
; -0.181 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.475      ; 3.777      ;
; -0.181 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.475      ; 3.777      ;
; -0.181 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.475      ; 3.777      ;
; -0.181 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.475      ; 3.777      ;
; 0.024  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.478      ; 3.485      ;
; 0.024  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.478      ; 3.485      ;
; 0.024  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.478      ; 3.485      ;
; 0.128  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.475      ; 3.586      ;
; 0.128  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.475      ; 3.586      ;
; 0.128  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.475      ; 3.586      ;
; 0.128  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.475      ; 3.586      ;
; 0.128  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.475      ; 3.586      ;
; 1.270  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.377     ; 1.125      ;
; 1.270  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.377     ; 1.125      ;
; 1.446  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.377     ; 1.301      ;
; 1.512  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 0.000        ; -0.373     ; 1.371      ;
; 1.551  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.381     ; 1.402      ;
; 1.723  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 0.000        ; -0.374     ; 1.581      ;
; 1.777  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 0.000        ; -0.381     ; 1.628      ;
; 1.795  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.377     ; 1.650      ;
; 1.847  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.378     ; 1.701      ;
; 1.873  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 0.000        ; -0.373     ; 1.732      ;
; 1.875  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 0.000        ; -0.384     ; 1.723      ;
; 1.889  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.377     ; 1.744      ;
; 2.157  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 0.000        ; -0.844     ; 1.545      ;
; 2.184  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -0.838     ; 1.578      ;
; 2.233  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 0.000        ; -0.381     ; 2.084      ;
; 2.258  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 0.000        ; -0.844     ; 1.646      ;
; 2.258  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 0.000        ; -0.844     ; 1.646      ;
; 2.266  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.391     ; 2.107      ;
; 2.297  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 0.000        ; -0.844     ; 1.685      ;
; 2.353  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 0.000        ; -0.369     ; 2.216      ;
; 2.447  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.373     ; 2.306      ;
; 2.497  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 0.000        ; -0.369     ; 2.360      ;
; 2.514  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -0.838     ; 1.908      ;
; 2.646  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.380     ; 2.498      ;
; 2.653  ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.381     ; 2.504      ;
; 2.661  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 0.000        ; -0.838     ; 2.055      ;
; 2.663  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 0.000        ; -0.838     ; 2.057      ;
; 2.663  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 0.000        ; -0.838     ; 2.057      ;
; 2.663  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 0.000        ; -0.838     ; 2.057      ;
; 2.674  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.379     ; 2.527      ;
; 2.700  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -0.841     ; 2.091      ;
; 2.753  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.378     ; 2.607      ;
; 2.859  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 0.000        ; -0.838     ; 2.253      ;
; 2.860  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 0.000        ; -0.838     ; 2.254      ;
; 2.860  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 0.000        ; -0.838     ; 2.254      ;
; 2.861  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 0.000        ; -0.838     ; 2.255      ;
; 2.879  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.394     ; 2.717      ;
; 2.896  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -0.844     ; 2.284      ;
; 2.899  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.394     ; 2.737      ;
; 2.932  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -0.835     ; 2.329      ;
; 2.968  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -0.841     ; 2.359      ;
; 2.980  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -0.841     ; 2.371      ;
; 2.993  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[0] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.345     ; 2.880      ;
; 2.993  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[1] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.345     ; 2.880      ;
; 2.993  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[2] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.345     ; 2.880      ;
; 3.061  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -0.835     ; 2.458      ;
; 3.063  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -0.835     ; 2.460      ;
; 3.065  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -0.835     ; 2.462      ;
; 3.097  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[3] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.348     ; 2.981      ;
; 3.097  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[4] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.348     ; 2.981      ;
; 3.097  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[5] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.348     ; 2.981      ;
; 3.097  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[6] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.348     ; 2.981      ;
; 3.097  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[7] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.348     ; 2.981      ;
; 3.109  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -0.835     ; 2.506      ;
; 3.112  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -0.835     ; 2.509      ;
; 3.541  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.397     ; 3.376      ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[17]'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.221 ; TX_W                         ; CMDn[1]       ; TX_W         ; FD[17]      ; 0.000        ; 4.516      ; 4.788      ;
; -0.172 ; TX_W                         ; TX_W          ; TX_W         ; FD[17]      ; 0.000        ; 4.523      ; 4.844      ;
; 0.009  ; TX_W                         ; CMDn[0]       ; TX_W         ; FD[17]      ; 0.000        ; 4.516      ; 5.018      ;
; 0.157  ; S_RESET_T                    ; CMDn[0]       ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.516      ; 5.156      ;
; 0.173  ; TX_W                         ; TX_W          ; TX_W         ; FD[17]      ; -0.500       ; 4.523      ; 4.689      ;
; 0.173  ; TX_W                         ; CMDn[1]       ; TX_W         ; FD[17]      ; -0.500       ; 4.516      ; 4.682      ;
; 0.280  ; TX_W                         ; CMDn[0]       ; TX_W         ; FD[17]      ; -0.500       ; 4.516      ; 4.789      ;
; 0.287  ; MCP3202_Driver:U3|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.667      ; 1.186      ;
; 0.416  ; S_RESET_T                    ; CMDn[1]       ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.516      ; 5.415      ;
; 0.435  ; Rx_R                         ; Rx_R          ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; CHs~reg0                     ; CHs~reg0      ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 0.746      ;
; 0.541  ; S_RESET_T                    ; Rx_R          ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.523      ; 5.547      ;
; 0.602  ; S_RESET_T                    ; CHs~reg0      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.523      ; 5.608      ;
; 0.682  ; S_RESET_T                    ; LCMP_RESET    ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.516      ; 5.681      ;
; 0.689  ; S_RESET_T                    ; LCMP_RESET    ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.516      ; 5.188      ;
; 0.694  ; S_RESET_T                    ; CMDn[0]       ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.516      ; 5.193      ;
; 0.730  ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.040      ;
; 0.730  ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.040      ;
; 0.731  ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.041      ;
; 0.739  ; S_RESET_T                    ; MCP3202_RESET ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.741      ;
; 0.744  ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.054      ;
; 0.746  ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.056      ;
; 0.746  ; S_RESET_T                    ; CMDn[1]       ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.516      ; 5.245      ;
; 0.748  ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.058      ;
; 0.770  ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.080      ;
; 0.778  ; S_RESET_T                    ; TX_W          ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.523      ; 5.784      ;
; 0.850  ; S_RESET_T                    ; times[10]     ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.850  ; S_RESET_T                    ; times[9]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.850  ; S_RESET_T                    ; times[8]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.850  ; S_RESET_T                    ; times[7]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.850  ; S_RESET_T                    ; times[6]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.850  ; S_RESET_T                    ; times[5]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.850  ; S_RESET_T                    ; times[4]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.850  ; S_RESET_T                    ; times[1]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.850  ; S_RESET_T                    ; times[0]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.850  ; S_RESET_T                    ; times[2]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.850  ; S_RESET_T                    ; times[3]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.519      ; 5.852      ;
; 0.936  ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.246      ;
; 0.953  ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.263      ;
; 0.954  ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.264      ;
; 0.980  ; S_RESET_T                    ; TX_W          ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.523      ; 5.486      ;
; 0.994  ; RS232_T1:U1|Tx_B_Empty       ; CMDn[1]       ; TX_W         ; FD[17]      ; 0.000        ; 1.200      ; 2.426      ;
; 1.008  ; RS232_T1:U1|Tx_B_Empty       ; CMDn[0]       ; TX_W         ; FD[17]      ; 0.000        ; 1.200      ; 2.440      ;
; 1.040  ; RS232_T1:U1|Tx_B_Empty       ; TX_W          ; TX_W         ; FD[17]      ; 0.000        ; 1.207      ; 2.479      ;
; 1.083  ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.393      ;
; 1.083  ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.393      ;
; 1.099  ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.409      ;
; 1.100  ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.410      ;
; 1.107  ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.417      ;
; 1.108  ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.418      ;
; 1.116  ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.426      ;
; 1.117  ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.427      ;
; 1.214  ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.524      ;
; 1.223  ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.533      ;
; 1.228  ; S_RESET_T                    ; times[10]     ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.228  ; S_RESET_T                    ; times[9]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.228  ; S_RESET_T                    ; times[8]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.228  ; S_RESET_T                    ; times[7]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.228  ; S_RESET_T                    ; times[6]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.228  ; S_RESET_T                    ; times[5]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.228  ; S_RESET_T                    ; times[4]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.228  ; S_RESET_T                    ; times[1]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.228  ; S_RESET_T                    ; times[0]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.228  ; S_RESET_T                    ; times[2]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.228  ; S_RESET_T                    ; times[3]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.730      ;
; 1.230  ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.540      ;
; 1.230  ; S_RESET_T                    ; Rx_R          ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.523      ; 5.736      ;
; 1.231  ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.541      ;
; 1.239  ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.549      ;
; 1.240  ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.550      ;
; 1.241  ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.551      ;
; 1.247  ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.557      ;
; 1.248  ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.558      ;
; 1.256  ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.566      ;
; 1.257  ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.567      ;
; 1.258  ; S_RESET_T                    ; MCP3202_RESET ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.519      ; 5.760      ;
; 1.289  ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.599      ;
; 1.297  ; S_RESET_T                    ; CHs~reg0      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.523      ; 5.803      ;
; 1.298  ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.608      ;
; 1.299  ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.609      ;
; 1.325  ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.635      ;
; 1.326  ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.636      ;
; 1.368  ; RS232_R2:U2|Rx_B_Empty       ; CHs~reg0      ; FD[0]        ; FD[17]      ; -0.500       ; 0.549      ; 1.649      ;
; 1.369  ; RS232_R2:U2|RxDs[0]          ; CHs~reg0      ; FD[0]        ; FD[17]      ; -0.500       ; 0.552      ; 1.653      ;
; 1.370  ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.680      ;
; 1.371  ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.681      ;
; 1.375  ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.685      ;
; 1.379  ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.689      ;
; 1.380  ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.690      ;
; 1.387  ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.697      ;
; 1.388  ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.698      ;
; 1.396  ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.706      ;
; 1.397  ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.707      ;
; 1.429  ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.739      ;
; 1.438  ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.748      ;
; 1.465  ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.775      ;
; 1.510  ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.820      ;
; 1.511  ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.821      ;
; 1.515  ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.078      ; 1.825      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'RS232_T1:U1|Tx_f'                                                                                              ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -0.111 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.004      ; 4.376      ;
; -0.111 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.004      ; 4.376      ;
; -0.111 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.004      ; 4.376      ;
; -0.111 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.004      ; 4.376      ;
; -0.068 ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.006      ; 4.421      ;
; -0.006 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.005      ; 4.482      ;
; -0.006 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.005      ; 4.482      ;
; -0.006 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.005      ; 4.482      ;
; -0.006 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.005      ; 4.482      ;
; -0.006 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.005      ; 4.482      ;
; -0.006 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.005      ; 4.482      ;
; -0.006 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.005      ; 4.482      ;
; -0.006 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 4.005      ; 4.482      ;
; 0.167  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.004      ; 4.154      ;
; 0.167  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.004      ; 4.154      ;
; 0.167  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.004      ; 4.154      ;
; 0.167  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.004      ; 4.154      ;
; 0.340  ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.006      ; 4.329      ;
; 0.350  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.005      ; 4.338      ;
; 0.350  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.005      ; 4.338      ;
; 0.350  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.005      ; 4.338      ;
; 0.350  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.005      ; 4.338      ;
; 0.350  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.005      ; 4.338      ;
; 0.350  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.005      ; 4.338      ;
; 0.350  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.005      ; 4.338      ;
; 0.350  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 4.005      ; 4.338      ;
; 0.435  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.435  ; RS232_T1:U1|TX           ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.746      ;
; 0.439  ; RS232_T1:U1|TXD2_Bf[1]   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 1.360      ;
; 0.482  ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.793      ;
; 0.484  ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.795      ;
; 0.491  ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 0.801      ;
; 0.503  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[0]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.690      ; 1.425      ;
; 0.624  ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.935      ;
; 0.624  ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 0.935      ;
; 0.721  ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.032      ;
; 0.723  ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.034      ;
; 0.725  ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.036      ;
; 0.728  ; RS232_T1:U1|TXD2_Bf[2]   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 1.649      ;
; 0.733  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.044      ;
; 0.737  ; RS232_T1:U1|TXD2_Bf[4]   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.692      ; 1.661      ;
; 0.741  ; RS232_T1:U1|TXD2_Bf[0]   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 1.662      ;
; 0.746  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.056      ;
; 0.746  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.056      ;
; 0.772  ; RS232_T1:U1|TXD2_Bf[7]   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.692      ; 1.696      ;
; 0.834  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.145      ;
; 0.873  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.184      ;
; 0.933  ; RS232_T1:U1|TXD2_Bf[6]   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.692      ; 1.857      ;
; 0.978  ; RS232_T1:U1|TXD2_Bf[5]   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.692      ; 1.902      ;
; 0.982  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.292      ;
; 1.017  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.328      ;
; 1.034  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.345      ;
; 1.050  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.361      ;
; 1.050  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.361      ;
; 1.100  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.410      ;
; 1.107  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.417      ;
; 1.131  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.442      ;
; 1.131  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.442      ;
; 1.178  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_B_Clr     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.690      ; 2.100      ;
; 1.231  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.541      ;
; 1.250  ; RS232_T1:U1|TXD2_Bf[3]   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.692      ; 2.174      ;
; 1.282  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.593      ;
; 1.339  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.649      ;
; 1.344  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 2.265      ;
; 1.344  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 2.265      ;
; 1.347  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 2.268      ;
; 1.351  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|T_Half_f     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.690      ; 2.273      ;
; 1.351  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 2.272      ;
; 1.354  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.664      ;
; 1.409  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.720      ;
; 1.439  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TX           ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.690      ; 2.361      ;
; 1.479  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.789      ;
; 1.484  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 2.405      ;
; 1.492  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 2.413      ;
; 1.493  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 2.414      ;
; 1.494  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.689      ; 2.415      ;
; 1.496  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.807      ;
; 1.527  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.838      ;
; 1.647  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.080      ; 1.959      ;
; 1.662  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 1.973      ;
; 1.662  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.972      ;
; 1.662  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.972      ;
; 1.665  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.975      ;
; 1.669  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 1.979      ;
; 1.692  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.003      ;
; 1.692  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 2.002      ;
; 1.699  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[2]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.690      ; 2.621      ;
; 1.699  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[1]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.690      ; 2.621      ;
; 1.707  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 2.017      ;
; 1.707  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 2.017      ;
; 1.710  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 2.020      ;
; 1.714  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.079      ; 2.025      ;
; 1.714  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.078      ; 2.024      ;
; 1.731  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[3] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.688      ; 2.651      ;
; 1.731  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[2] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.688      ; 2.651      ;
; 1.731  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[1] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.688      ; 2.651      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[7]'                                                                                                                           ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.313 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.070      ; 0.615      ;
; 0.317 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.070      ; 0.619      ;
; 0.357 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.027      ; 0.616      ;
; 0.395 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.062      ; 0.689      ;
; 0.400 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.060      ; 0.692      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.436 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.522 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 0.833      ;
; 0.752 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.063      ;
; 0.755 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.066      ;
; 0.756 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.067      ;
; 0.761 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.072      ;
; 0.794 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.105      ;
; 0.795 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.106      ;
; 0.806 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.117      ;
; 0.807 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.118      ;
; 0.810 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.015      ; 1.057      ;
; 0.837 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.148      ;
; 0.929 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.240      ;
; 0.942 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.253      ;
; 0.952 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.263      ;
; 0.961 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.272      ;
; 0.974 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.285      ;
; 0.978 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.289      ;
; 1.009 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.320      ;
; 1.025 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.336      ;
; 1.077 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.388      ;
; 1.094 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.405      ;
; 1.099 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.410      ;
; 1.107 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.418      ;
; 1.108 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.419      ;
; 1.116 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.427      ;
; 1.117 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.428      ;
; 1.125 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.436      ;
; 1.126 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.437      ;
; 1.173 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.484      ;
; 1.238 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.549      ;
; 1.239 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.550      ;
; 1.247 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.558      ;
; 1.248 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.559      ;
; 1.249 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.560      ;
; 1.256 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.567      ;
; 1.265 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.576      ;
; 1.297 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.608      ;
; 1.306 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.617      ;
; 1.307 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.618      ;
; 1.314 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.014      ; 1.560      ;
; 1.332 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.643      ;
; 1.338 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.649      ;
; 1.344 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.655      ;
; 1.378 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.689      ;
; 1.379 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.690      ;
; 1.380 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.691      ;
; 1.387 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.698      ;
; 1.388 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.014      ; 1.634      ;
; 1.388 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.699      ;
; 1.395 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 1.703      ;
; 1.396 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.707      ;
; 1.405 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.716      ;
; 1.408 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.719      ;
; 1.408 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.719      ;
; 1.427 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.738      ;
; 1.427 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.738      ;
; 1.446 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.757      ;
; 1.447 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.758      ;
; 1.472 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.783      ;
; 1.484 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.795      ;
; 1.519 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.830      ;
; 1.528 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.839      ;
; 1.534 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 1.842      ;
; 1.548 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.859      ;
; 1.597 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.908      ;
; 1.597 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.908      ;
; 1.612 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.923      ;
; 1.622 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.933      ;
; 1.650 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.014      ; 1.896      ;
; 1.662 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 1.970      ;
; 1.688 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 1.999      ;
; 1.692 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.003      ;
; 1.696 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.007      ;
; 1.752 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.063      ;
; 1.761 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.072      ;
; 1.804 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.115      ;
; 1.831 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.142      ;
; 1.837 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.148      ;
; 1.881 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.076      ; 2.189      ;
; 1.906 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.217      ;
; 1.935 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.246      ;
; 1.979 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.011      ; 2.222      ;
; 1.993 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.014      ; 2.239      ;
; 2.002 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.313      ;
; 2.002 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.313      ;
; 2.002 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.313      ;
; 2.002 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.313      ;
; 2.002 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.079      ; 2.313      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'FD[4]'                                                                                                                 ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.435 ; MCP3202_Driver:U3|MCP3202Dis[1]   ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U3|MCP3202_tryN[1] ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.435 ; MCP3202_Driver:U3|MCP3202_S       ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.746      ;
; 0.436 ; MCP3202_Driver:U3|MCP3202_Di      ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.746      ;
; 0.447 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.758      ;
; 0.490 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.801      ;
; 0.516 ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.827      ;
; 0.518 ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.829      ;
; 0.525 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 0.835      ;
; 0.531 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.842      ;
; 0.533 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.844      ;
; 0.534 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 0.845      ;
; 0.706 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.017      ;
; 0.707 ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.018      ;
; 0.744 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.055      ;
; 0.755 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.065      ;
; 0.756 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.066      ;
; 0.781 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.091      ;
; 0.795 ; MCP3202_Driver:U3|MCP3202Dis[1]   ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.106      ;
; 0.800 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.111      ;
; 0.800 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.110      ;
; 0.801 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.111      ;
; 0.837 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.148      ;
; 0.942 ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.253      ;
; 0.967 ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.277      ;
; 0.976 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.286      ;
; 1.109 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.419      ;
; 1.110 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.420      ;
; 1.125 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.435      ;
; 1.129 ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.439      ;
; 1.134 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.444      ;
; 1.152 ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.462      ;
; 1.184 ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.494      ;
; 1.195 ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.066      ; 1.493      ;
; 1.202 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.512      ;
; 1.209 ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.519      ;
; 1.234 ; MCP3202_Driver:U3|MCP3202_ADs[11] ; MCP3202_Driver:U3|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.082      ; 1.548      ;
; 1.241 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.551      ;
; 1.246 ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.080      ; 1.558      ;
; 1.247 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; MCP3202_Driver:U3|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.082      ; 1.561      ;
; 1.250 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.560      ;
; 1.265 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.575      ;
; 1.274 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.584      ;
; 1.284 ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.100      ; 1.616      ;
; 1.314 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.624      ;
; 1.346 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.656      ;
; 1.379 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.689      ;
; 1.411 ; MCP3202_Driver:U3|MCP3202Dis[1]   ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.722      ;
; 1.466 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.066      ; 1.764      ;
; 1.494 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.804      ;
; 1.509 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 1.820      ;
; 1.512 ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.087      ; 1.831      ;
; 1.528 ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.087      ; 1.847      ;
; 1.549 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.074      ; 1.855      ;
; 1.563 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.082      ; 1.877      ;
; 1.594 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.904      ;
; 1.594 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.904      ;
; 1.594 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.904      ;
; 1.594 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.904      ;
; 1.604 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.914      ;
; 1.619 ; MCP3202_Driver:U3|MCP3202_tryN[1] ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.074      ; 1.925      ;
; 1.623 ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.057      ; 1.912      ;
; 1.624 ; MCP3202_Driver:U3|MCP3202_ADs[11] ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.064      ; 1.920      ;
; 1.625 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.064      ; 1.921      ;
; 1.628 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.938      ;
; 1.653 ; MCP3202_Driver:U3|MCP3202_CLK     ; MCP3202_Driver:U3|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.963      ;
; 1.660 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.064      ; 1.956      ;
; 1.713 ; MCP3202_Driver:U3|MCP3202_CLK     ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.023      ;
; 1.757 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.067      ;
; 1.778 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.088      ;
; 1.805 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.115      ;
; 1.823 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.134      ;
; 1.823 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.134      ;
; 1.823 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.134      ;
; 1.823 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.134      ;
; 1.823 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.134      ;
; 1.869 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.180      ;
; 1.876 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.064      ; 2.172      ;
; 1.882 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.192      ;
; 1.891 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.201      ;
; 1.928 ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.090      ; 2.250      ;
; 1.958 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.268      ;
; 1.961 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.074      ; 2.267      ;
; 1.961 ; MCP3202_Driver:U3|MCP3202_tryN[1] ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.074      ; 2.267      ;
; 1.966 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.066      ; 2.264      ;
; 1.985 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.295      ;
; 2.014 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.315      ;
; 2.063 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.374      ;
; 2.063 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.374      ;
; 2.063 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.374      ;
; 2.063 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.374      ;
; 2.063 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.374      ;
; 2.066 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.376      ;
; 2.082 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.079      ; 2.393      ;
; 2.102 ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.087      ; 2.421      ;
; 2.111 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.421      ;
; 2.118 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.428      ;
; 2.129 ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.432      ;
; 2.129 ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.432      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'LCM_RESET'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.559 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.159      ; 0.738      ;
; 0.601 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.117      ; 0.738      ;
; 0.615 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.119      ; 0.754      ;
; 0.628 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.114      ; 0.762      ;
; 0.633 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.109      ; 0.762      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'S_RESET_T'                                                                           ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 3.574 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 0.000        ; -2.432     ; 1.152      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[0]'                                                                                  ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.585 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 6.127      ;
; -6.585 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 6.127      ;
; -6.585 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 6.127      ;
; -6.585 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 6.127      ;
; -6.584 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 6.126      ;
; -6.584 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 6.126      ;
; -6.584 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 6.126      ;
; -6.584 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.459     ; 6.126      ;
; -6.582 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.582 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.132      ;
; -6.581 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.581 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.581 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.581 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.581 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.581 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.581 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.581 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.581 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.581 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.581 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.131      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.131      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.131      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.131      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.131      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.131      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.131      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.131      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.130      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.130      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.130      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.451     ; 6.130      ;
; -6.580 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.131      ;
; -6.579 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.130      ;
; -6.579 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.130      ;
; -6.579 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.130      ;
; -6.579 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.454     ; 6.126      ;
; -6.579 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.454     ; 6.126      ;
; -6.579 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.130      ;
; -6.579 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.130      ;
; -6.579 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.130      ;
; -6.579 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.130      ;
; -6.579 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.450     ; 6.130      ;
; -6.347 ; LCMx[0]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 5.709      ;
; -6.347 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 5.709      ;
; -6.347 ; LCMx[0]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 5.709      ;
; -6.347 ; LCMx[0]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 5.709      ;
; -6.346 ; LCMx[0]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 5.708      ;
; -6.346 ; LCMx[0]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 5.708      ;
; -6.346 ; LCMx[0]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 5.708      ;
; -6.346 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.639     ; 5.708      ;
; -6.344 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.344 ; LCMx[0]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.714      ;
; -6.343 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.343 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.343 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.343 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.343 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.343 ; LCMx[0]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.343 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.343 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.343 ; LCMx[0]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.343 ; LCMx[0]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.343 ; LCMx[0]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.713      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 5.713      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 5.713      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 5.713      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 5.713      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 5.713      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 5.713      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 5.713      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.712      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.712      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.712      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.631     ; 5.712      ;
; -6.342 ; LCMx[0]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 5.713      ;
; -6.341 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 5.712      ;
; -6.341 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.630     ; 5.712      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'TX_W'                                                                                           ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -2.981 ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.690     ; 3.292      ;
; 0.203  ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.500        ; 3.316      ; 3.885      ;
; 0.534  ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 1.000        ; 3.316      ; 4.054      ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[4]'                                                                                          ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.880 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.662     ; 2.219      ;
; -1.880 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.662     ; 2.219      ;
; -1.502 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.667     ; 1.836      ;
; -1.502 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 1.000        ; -0.667     ; 1.836      ;
; -1.502 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.667     ; 1.836      ;
; -1.502 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.667     ; 1.836      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[17]'                                                                        ;
+--------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; -1.700 ; Rx_R                   ; Rx_R    ; FD[17]       ; FD[17]      ; 1.000        ; -0.079     ; 2.622      ;
; -1.599 ; RS232_R2:U2|Rx_B_Empty ; Rx_R    ; FD[0]        ; FD[17]      ; 0.500        ; 0.155      ; 2.255      ;
+--------+------------------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'RS232_T1:U1|Tx_f'                                                                  ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; 0.080 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.823      ; 4.515      ;
; 0.080 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.823      ; 4.515      ;
; 0.080 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.823      ; 4.515      ;
; 0.080 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.823      ; 4.515      ;
; 0.080 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.823      ; 4.515      ;
; 0.492 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.823      ; 4.603      ;
; 0.492 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.823      ; 4.603      ;
; 0.492 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.823      ; 4.603      ;
; 0.492 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.823      ; 4.603      ;
; 0.492 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.823      ; 4.603      ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'FD[7]'                                                                                            ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.143 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.455      ;
; 0.143 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.455      ;
; 0.143 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.455      ;
; 0.143 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.455      ;
; 0.143 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.455      ;
; 0.143 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.455      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.834      ; 4.452      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.144 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.454      ;
; 0.145 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.453      ;
; 0.145 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.840      ; 4.457      ;
; 0.145 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.836      ; 4.453      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.834      ; 4.583      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.513 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.585      ;
; 0.514 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.584      ;
; 0.514 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.584      ;
; 0.514 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.840      ; 4.588      ;
; 0.514 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.836      ; 4.584      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[0]'                                                                                     ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.571 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.186      ; 4.098      ;
; -0.566 ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.187      ; 4.104      ;
; -0.566 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.187      ; 4.104      ;
; -0.566 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.187      ; 4.104      ;
; -0.566 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.187      ; 4.104      ;
; -0.566 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.187      ; 4.104      ;
; -0.338 ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.164      ; 4.309      ;
; -0.338 ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.164      ; 4.309      ;
; -0.338 ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; 0.000        ; 4.164      ; 4.309      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.098 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.186      ; 4.071      ;
; -0.096 ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.187      ; 4.074      ;
; -0.096 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.187      ; 4.074      ;
; -0.096 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.187      ; 4.074      ;
; -0.096 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.187      ; 4.074      ;
; -0.096 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.187      ; 4.074      ;
; 0.242  ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.164      ; 4.389      ;
; 0.242  ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.164      ; 4.389      ;
; 0.242  ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; -0.500       ; 4.164      ; 4.389      ;
; 1.085  ; LCMP_RESET ; LCM_com_data[20][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.194      ; 5.772      ;
; 1.085  ; LCMP_RESET ; LCM_com_data[20][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.194      ; 5.772      ;
; 1.086  ; LCMP_RESET ; LCM_com_data[8][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.199      ; 5.778      ;
; 1.086  ; LCMP_RESET ; LCM_com_data[9][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.199      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCMPok                         ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LN~_emulated                   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[0][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_INI[4]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_INI[3]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.197      ; 5.777      ;
; 1.087  ; LCMP_RESET ; LCM_INI[2]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.197      ; 5.777      ;
; 1.087  ; LCMP_RESET ; LCM_INI[0]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.197      ; 5.777      ;
; 1.087  ; LCMP_RESET ; LCM_INI[1]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[16][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.199      ; 5.779      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[3][5]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[12][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.199      ; 5.779      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[6][5]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[18][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[7][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[18][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[20][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.199      ; 5.779      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[18][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[13][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[9][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[9][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.197      ; 5.777      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[8][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.197      ; 5.777      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[10][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[8][3]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.199      ; 5.779      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[7][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.087  ; LCMP_RESET ; LCM_com_data[10][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.778      ;
; 1.088  ; LCMP_RESET ; \LCM_P:SW                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.197      ; 5.778      ;
; 1.088  ; LCMP_RESET ; LCM_RESET                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.197      ; 5.778      ;
; 1.088  ; LCMP_RESET ; LCM_com_data[9][6]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.197      ; 5.778      ;
; 1.088  ; LCMP_RESET ; LCM_com_data[19][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.197      ; 5.778      ;
; 1.088  ; LCMP_RESET ; LCM_com_data[20][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.197      ; 5.778      ;
; 1.090  ; LCMP_RESET ; LCM_com_data[10][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.190      ; 5.773      ;
; 1.090  ; LCMP_RESET ; LCM_com_data[17][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.190      ; 5.773      ;
; 1.090  ; LCMP_RESET ; LCM_com_data[19][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.781      ;
; 1.090  ; LCMP_RESET ; LCM_com_data[17][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.781      ;
; 1.090  ; LCMP_RESET ; LCM_com_data[19][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.190      ; 5.773      ;
; 1.090  ; LCMP_RESET ; LCM_com_data[10][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.190      ; 5.773      ;
; 1.090  ; LCMP_RESET ; LCM_com_data[18][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.781      ;
; 1.090  ; LCMP_RESET ; LCM_com_data[7][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.781      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[1][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.782      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[2][7]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.782      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[4][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.782      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[19][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.189      ; 5.773      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[2][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.189      ; 5.773      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[13][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.782      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[14][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.782      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[12][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.782      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[6][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.782      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[8][1]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.189      ; 5.773      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[17][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.189      ; 5.773      ;
; 1.091  ; LCMP_RESET ; LCM_com_data[9][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 4.198      ; 5.782      ;
; 1.666  ; LCMP_RESET ; LCM_com_data[16][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.199      ; 5.858      ;
; 1.666  ; LCMP_RESET ; LCM_com_data[12][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.199      ; 5.858      ;
; 1.666  ; LCMP_RESET ; LCM_com_data[20][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.199      ; 5.858      ;
; 1.666  ; LCMP_RESET ; LCM_com_data[8][3]             ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.199      ; 5.858      ;
; 1.666  ; LCMP_RESET ; LCM_com_data[8][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.199      ; 5.858      ;
; 1.666  ; LCMP_RESET ; LCM_com_data[9][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.199      ; 5.858      ;
; 1.667  ; LCMP_RESET ; LCM_INI[4]                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.198      ; 5.858      ;
; 1.667  ; LCMP_RESET ; LCM_INI[1]                     ; LCMP_RESET   ; FD[0]       ; -0.500       ; 4.198      ; 5.858      ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[7]'                                                                                              ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.154 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.358      ;
; -0.154 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.358      ;
; -0.154 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.023      ; 4.362      ;
; -0.154 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.358      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.153 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.019      ; 4.359      ;
; -0.152 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 4.016      ; 4.357      ;
; 0.223  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.023      ; 4.239      ;
; 0.223  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.235      ;
; 0.224  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.236      ;
; 0.224  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.236      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.016      ; 4.234      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
; 0.225  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 4.019      ; 4.237      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'TX_W'                                                                                            ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -0.145 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.000        ; 3.478      ; 3.816      ;
; 0.170  ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; -0.500       ; 3.478      ; 3.631      ;
; 3.139  ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.345     ; 3.026      ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'RS232_T1:U1|Tx_f'                                                                    ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; -0.112 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 4.006      ; 4.377      ;
; -0.112 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 4.006      ; 4.377      ;
; -0.112 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 4.006      ; 4.377      ;
; -0.112 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 4.006      ; 4.377      ;
; -0.112 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 4.006      ; 4.377      ;
; 0.306  ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 4.006      ; 4.295      ;
; 0.306  ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 4.006      ; 4.295      ;
; 0.306  ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 4.006      ; 4.295      ;
; 0.306  ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 4.006      ; 4.295      ;
; 0.306  ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 4.006      ; 4.295      ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[4]'                                                                                          ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.758 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; -0.279     ; 1.711      ;
; 1.758 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 0.000        ; -0.279     ; 1.711      ;
; 1.758 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; -0.279     ; 1.711      ;
; 1.758 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; -0.279     ; 1.711      ;
; 2.112 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; -0.274     ; 2.070      ;
; 2.112 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; -0.274     ; 2.070      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'FD[17]'                                                                        ;
+-------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; 1.789 ; RS232_R2:U2|Rx_B_Empty ; Rx_R    ; FD[0]        ; FD[17]      ; -0.500       ; 0.549      ; 2.070      ;
; 2.188 ; Rx_R                   ; Rx_R    ; FD[17]       ; FD[17]      ; 0.000        ; 0.079      ; 2.499      ;
+-------+------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'gckP31'                                                            ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.258  ; 0.478        ; 0.220          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.334  ; 0.522        ; 0.188          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.473  ; 0.473        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.526  ; 0.526        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.527  ; 0.527        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[0]'                                                        ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[0]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[1]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[3]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[4]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[5]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[6]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[7]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCMPok                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_RESET                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][2]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[6][2]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][6]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LN~_emulated                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|R_Half_f           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxDs[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rx_B_Empty         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rx_R2~_emulated    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|Rx_f               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rx_s[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|Tx_f               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[12] ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[4]'                                                                 ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202Dis[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_Di      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_S       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[4]            ;
; 0.127  ; 0.347        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[3]  ;
; 0.127  ; 0.347        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[4]  ;
; 0.127  ; 0.347        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[5]  ;
; 0.127  ; 0.347        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[5]  ;
; 0.127  ; 0.347        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[6]  ;
; 0.127  ; 0.347        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[0] ;
; 0.127  ; 0.347        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[1] ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202Dis[1]   ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[7]  ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[3]  ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[4]  ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[7]  ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[3]  ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[4]  ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[5]  ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[6]  ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CLK     ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CS      ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_Di      ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_S       ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ok      ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[0]            ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[1]            ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[2]            ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[3]            ;
; 0.128  ; 0.348        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[4]            ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[9]  ;
; 0.129  ; 0.349        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[0]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[0]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[10] ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[11] ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[1]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[2]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[8]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[10] ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[11] ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[8]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[9]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[0]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[10] ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[11] ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[1]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[2]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[7]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[8]  ;
; 0.130  ; 0.350        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[9]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[1]  ;
; 0.131  ; 0.351        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[2]  ;
; 0.132  ; 0.352        ; 0.220          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[6]  ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U3|MCP3202_AD0[3]|clk             ;
; 0.396  ; 0.396        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; U3|MCP3202_AD0[4]|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[7]'                                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'FD[17]'                                                       ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; CHs~reg0                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; CMDn[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; CMDn[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; Rx_R                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; S_RESET_T               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; TX_W                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.119  ; 0.339        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; CHs~reg0                ;
; 0.119  ; 0.339        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; Rx_R                    ;
; 0.119  ; 0.339        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; TX_W                    ;
; 0.120  ; 0.340        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[0]                 ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[1]                 ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.121  ; 0.341        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.125  ; 0.345        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; S_RESET_T               ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.291  ; 0.511        ; 0.220          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.300  ; 0.488        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; CHs~reg0|clk            ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; Rx_R|clk                ;
; 0.388  ; 0.388        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; TX_W|clk                ;
; 0.389  ; 0.389        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[0]|clk             ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[1]|clk             ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.390  ; 0.390        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.391  ; 0.391        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.394  ; 0.394        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S_RESET_T|clk           ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.439  ; 0.439        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.462  ; 0.650        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; S_RESET_T               ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[0]                 ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[1]                 ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.466  ; 0.654        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.467  ; 0.655        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.468  ; 0.656        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; CHs~reg0                ;
; 0.468  ; 0.656        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; Rx_R                    ;
; 0.468  ; 0.656        ; 0.188          ; Low Pulse Width  ; FD[17] ; Rise       ; TX_W                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.559  ; 0.559        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.602  ; 0.602        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S_RESET_T|clk           ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.605  ; 0.605        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[0]|clk             ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[1]|clk             ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.606  ; 0.606        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.607  ; 0.607        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'                                                        ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.152  ; 0.372        ; 0.220          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.418  ; 0.418        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.421  ; 0.421        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.435  ; 0.623        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.436  ; 0.624        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.436  ; 0.624        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.436  ; 0.624        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.436  ; 0.624        ; 0.188          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.575  ; 0.575        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.576  ; 0.576        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.578  ; 0.578        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'TX_W'                                                       ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.254  ; 0.474        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.255  ; 0.475        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.257  ; 0.477        ; 0.220          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.335  ; 0.523        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.337  ; 0.525        ; 0.188          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.474  ; 0.474        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W~clkctrl|inclk[0]  ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W~clkctrl|outclk    ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.476  ; 0.476        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.477  ; 0.477        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.523  ; 0.523        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W~clkctrl|inclk[0]  ;
; 0.524  ; 0.524        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W~clkctrl|outclk    ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCMP_RESET'                                                                     ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.301 ; 0.301        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.302 ; 0.302        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.304 ; 0.304        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.306 ; 0.306        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.307 ; 0.307        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.309 ; 0.309        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.312 ; 0.312        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.312 ; 0.312        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.313 ; 0.313        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.314 ; 0.314        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.329 ; 0.329        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.335 ; 0.335        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.337 ; 0.337        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|datac             ;
; 0.338 ; 0.338        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datac             ;
; 0.339 ; 0.339        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|datad              ;
; 0.340 ; 0.340        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datad              ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datad             ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datad             ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datad             ;
; 0.343 ; 0.343        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.343 ; 0.343        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datac              ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datad             ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.344 ; 0.344        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datad             ;
; 0.344 ; 0.344        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datad             ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datad             ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datad             ;
; 0.345 ; 0.345        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.346 ; 0.346        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.347 ; 0.347        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch              ;
; 0.347 ; 0.347        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][6]~latch               ;
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datad              ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datad              ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datad             ;
; 0.351 ; 0.351        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datad             ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.352 ; 0.352        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.353 ; 0.353        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.355 ; 0.355        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datac              ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datac              ;
; 0.356 ; 0.356        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datac              ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datac             ;
; 0.358 ; 0.358        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datac             ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datac              ;
; 0.359 ; 0.359        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datac              ;
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datac             ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|inclk[0] ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|outclk   ;
; 0.365 ; 0.365        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|dataa             ;
; 0.380 ; 0.380        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.385 ; 0.385        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[9][6]~latch|datad         ;
; 0.387 ; 0.387        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.392 ; 0.392        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LN~latch|datac                         ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.405 ; 0.405        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.435 ; 0.435        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.442 ; 0.442        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.488 ; 0.488        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.511 ; 0.511        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.548 ; 0.548        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.555 ; 0.555        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.562 ; 0.562        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.591 ; 0.591        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.602 ; 0.602        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.604 ; 0.604        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|datac                         ;
; 0.607 ; 0.607        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[9][6]~latch|datad         ;
; 0.611 ; 0.611        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.614 ; 0.614        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'LCM_RESET'                                                                   ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.361 ; 0.361        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.372 ; 0.372        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.375 ; 0.375        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.386 ; 0.386        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.389 ; 0.389        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.597 ; 0.597        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.606 ; 0.606        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.609 ; 0.609        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.610 ; 0.610        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.620 ; 0.620        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.621 ; 0.621        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.623 ; 0.623        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.634 ; 0.634        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'S_RESET_T'                                                      ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; 0.399 ; 0.399        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|datad    ;
; 0.412 ; 0.412        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.585 ; 0.585        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
; 0.598 ; 0.598        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|datad    ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RD         ; FD[0]      ; 2.113 ; 2.257 ; Fall       ; FD[0]           ;
; rstP99     ; FD[17]     ; 4.010 ; 4.197 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 5.298 ; 5.422 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.659 ; 1.866 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.659 ; 1.866 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; FD[0]      ; -1.027 ; -1.199 ; Fall       ; FD[0]           ;
; rstP99     ; FD[17]     ; -1.444 ; -1.774 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.838 ; -1.065 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -1.041 ; -1.234 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -1.041 ; -1.234 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; DB_io[*]    ; FD[0]            ; 9.787  ; 9.607  ; Rise       ; FD[0]            ;
;  DB_io[0]   ; FD[0]            ; 9.787  ; 9.607  ; Rise       ; FD[0]            ;
;  DB_io[1]   ; FD[0]            ; 9.638  ; 9.375  ; Rise       ; FD[0]            ;
;  DB_io[2]   ; FD[0]            ; 9.476  ; 9.298  ; Rise       ; FD[0]            ;
;  DB_io[3]   ; FD[0]            ; 9.744  ; 9.521  ; Rise       ; FD[0]            ;
; RSo         ; FD[0]            ; 9.270  ; 9.120  ; Rise       ; FD[0]            ;
; CHs         ; FD[17]           ; 9.975  ; 9.768  ; Rise       ; FD[17]           ;
; MCP3202_CLK ; FD[4]            ; 10.491 ; 10.420 ; Rise       ; FD[4]            ;
; MCP3202_CS  ; FD[4]            ; 8.585  ; 8.753  ; Rise       ; FD[4]            ;
; MCP3202_Di  ; FD[4]            ; 8.957  ; 8.725  ; Rise       ; FD[4]            ;
; DB_io[*]    ; FD[7]            ; 9.397  ; 9.168  ; Rise       ; FD[7]            ;
;  DB_io[0]   ; FD[7]            ; 9.397  ; 9.168  ; Rise       ; FD[7]            ;
;  DB_io[1]   ; FD[7]            ; 8.947  ; 8.947  ; Rise       ; FD[7]            ;
;  DB_io[2]   ; FD[7]            ; 8.947  ; 8.947  ; Rise       ; FD[7]            ;
;  DB_io[3]   ; FD[7]            ; 9.177  ; 8.947  ; Rise       ; FD[7]            ;
; Eo          ; FD[7]            ; 8.300  ; 8.106  ; Rise       ; FD[7]            ;
; RSo         ; FD[7]            ; 8.706  ; 8.482  ; Rise       ; FD[7]            ;
; RWo         ; FD[7]            ; 8.358  ; 8.167  ; Rise       ; FD[7]            ;
; DB_io[*]    ; LCM_RESET        ; 9.340  ; 9.105  ; Rise       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 9.020  ; 8.839  ; Rise       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 8.824  ; 8.656  ; Rise       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 8.765  ; 8.585  ; Rise       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 9.340  ; 9.105  ; Rise       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 8.850  ; 8.571  ; Rise       ; LCM_RESET        ;
; DB_io[*]    ; LCM_RESET        ; 7.979  ; 7.812  ; Fall       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 7.519  ; 7.287  ; Fall       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 7.979  ; 7.793  ; Fall       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 7.975  ; 7.812  ; Fall       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 7.879  ; 7.589  ; Fall       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 6.851  ; 6.578  ; Fall       ; LCM_RESET        ;
; TX          ; RS232_T1:U1|Tx_f ; 8.190  ; 8.353  ; Rise       ; RS232_T1:U1|Tx_f ;
+-------------+------------------+--------+--------+------------+------------------+


+----------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                    ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; DB_io[*]    ; FD[0]            ; 9.100  ; 8.914  ; Rise       ; FD[0]            ;
;  DB_io[0]   ; FD[0]            ; 9.450  ; 9.248  ; Rise       ; FD[0]            ;
;  DB_io[1]   ; FD[0]            ; 9.337  ; 9.084  ; Rise       ; FD[0]            ;
;  DB_io[2]   ; FD[0]            ; 9.100  ; 8.914  ; Rise       ; FD[0]            ;
;  DB_io[3]   ; FD[0]            ; 9.406  ; 9.168  ; Rise       ; FD[0]            ;
; RSo         ; FD[0]            ; 8.951  ; 8.784  ; Rise       ; FD[0]            ;
; CHs         ; FD[17]           ; 9.663  ; 9.462  ; Rise       ; FD[17]           ;
; MCP3202_CLK ; FD[4]            ; 10.219 ; 10.154 ; Rise       ; FD[4]            ;
; MCP3202_CS  ; FD[4]            ; 8.327  ; 8.491  ; Rise       ; FD[4]            ;
; MCP3202_Di  ; FD[4]            ; 8.688  ; 8.462  ; Rise       ; FD[4]            ;
; DB_io[*]    ; FD[7]            ; 7.943  ; 7.943  ; Rise       ; FD[7]            ;
;  DB_io[0]   ; FD[7]            ; 7.943  ; 7.943  ; Rise       ; FD[7]            ;
;  DB_io[1]   ; FD[7]            ; 7.943  ; 7.943  ; Rise       ; FD[7]            ;
;  DB_io[2]   ; FD[7]            ; 7.943  ; 7.943  ; Rise       ; FD[7]            ;
;  DB_io[3]   ; FD[7]            ; 7.943  ; 7.943  ; Rise       ; FD[7]            ;
; Eo          ; FD[7]            ; 8.057  ; 7.867  ; Rise       ; FD[7]            ;
; RSo         ; FD[7]            ; 8.421  ; 8.167  ; Rise       ; FD[7]            ;
; RWo         ; FD[7]            ; 8.112  ; 7.926  ; Rise       ; FD[7]            ;
; DB_io[*]    ; LCM_RESET        ; 7.622  ; 7.403  ; Rise       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 7.622  ; 7.403  ; Rise       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 8.072  ; 7.884  ; Rise       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 8.179  ; 7.978  ; Rise       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 8.021  ; 7.746  ; Rise       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 6.959  ; 6.700  ; Rise       ; LCM_RESET        ;
; DB_io[*]    ; LCM_RESET        ; 7.319  ; 7.092  ; Fall       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 7.319  ; 7.092  ; Fall       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 7.752  ; 7.480  ; Fall       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 7.755  ; 7.595  ; Fall       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 7.665  ; 7.382  ; Fall       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 6.678  ; 6.411  ; Fall       ; LCM_RESET        ;
; TX          ; RS232_T1:U1|Tx_f ; 7.957  ; 8.114  ; Rise       ; RS232_T1:U1|Tx_f ;
+-------------+------------------+--------+--------+------------+------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                               ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name       ; Note                                                          ;
+------------+-----------------+------------------+---------------------------------------------------------------+
; 134.61 MHz ; 134.61 MHz      ; FD[17]           ;                                                               ;
; 156.15 MHz ; 156.15 MHz      ; FD[0]            ;                                                               ;
; 232.13 MHz ; 232.13 MHz      ; FD[4]            ;                                                               ;
; 248.63 MHz ; 248.63 MHz      ; FD[7]            ;                                                               ;
; 287.52 MHz ; 287.52 MHz      ; RS232_T1:U1|Tx_f ;                                                               ;
; 370.78 MHz ; 250.0 MHz       ; gckP31           ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+--------------------------------------------+
; Slow 1200mV 0C Model Setup Summary         ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; LCMP_RESET       ; -28.941 ; -605.306      ;
; FD[0]            ; -7.791  ; -533.787      ;
; FD[17]           ; -6.429  ; -98.127       ;
; FD[7]            ; -4.147  ; -40.299       ;
; S_RESET_T        ; -3.457  ; -3.457        ;
; TX_W             ; -3.357  ; -21.899       ;
; FD[4]            ; -3.308  ; -140.775      ;
; RS232_T1:U1|Tx_f ; -2.478  ; -39.152       ;
; gckP31           ; -1.697  ; -19.685       ;
; LCM_RESET        ; -0.996  ; -4.868        ;
+------------------+---------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; FD[0]            ; -3.004 ; -33.029       ;
; gckP31           ; -1.395 ; -12.926       ;
; LCMP_RESET       ; -1.259 ; -8.359        ;
; FD[17]           ; -0.145 ; -0.277        ;
; TX_W             ; -0.142 ; -0.676        ;
; RS232_T1:U1|Tx_f ; -0.009 ; -0.036        ;
; FD[7]            ; 0.299  ; 0.000         ;
; FD[4]            ; 0.384  ; 0.000         ;
; LCM_RESET        ; 0.501  ; 0.000         ;
; S_RESET_T        ; 3.251  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Recovery Summary     ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; FD[0]            ; -6.026 ; -358.837      ;
; TX_W             ; -2.726 ; -2.726        ;
; FD[4]            ; -1.677 ; -8.598        ;
; FD[17]           ; -1.507 ; -1.507        ;
; RS232_T1:U1|Tx_f ; 0.245  ; 0.000         ;
; FD[7]            ; 0.287  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Slow 1200mV 0C Model Removal Summary      ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; FD[0]            ; -0.442 ; -7.893        ;
; FD[7]            ; -0.156 ; -3.414        ;
; TX_W             ; -0.022 ; -0.022        ;
; RS232_T1:U1|Tx_f ; -0.007 ; -0.035        ;
; FD[17]           ; 1.532  ; 0.000         ;
; FD[4]            ; 1.587  ; 0.000         ;
+------------------+--------+---------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; gckP31           ; -3.000 ; -29.766              ;
; FD[0]            ; -1.487 ; -166.544             ;
; FD[4]            ; -1.487 ; -72.863              ;
; FD[7]            ; -1.487 ; -32.714              ;
; FD[17]           ; -1.487 ; -31.227              ;
; RS232_T1:U1|Tx_f ; -1.487 ; -26.766              ;
; TX_W             ; -1.487 ; -13.383              ;
; LCMP_RESET       ; 0.224  ; 0.000                ;
; LCM_RESET        ; 0.246  ; 0.000                ;
; S_RESET_T        ; 0.334  ; 0.000                ;
+------------------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                 ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -28.941 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.653      ; 30.548     ;
; -28.855 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.654      ; 30.463     ;
; -28.847 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.632      ; 30.428     ;
; -28.805 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.632      ; 30.386     ;
; -28.788 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.654      ; 30.396     ;
; -28.672 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.632      ; 30.253     ;
; -28.606 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.616      ; 30.192     ;
; -28.586 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.460      ; 30.139     ;
; -28.579 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.617      ; 30.150     ;
; -28.544 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.460      ; 30.097     ;
; -28.537 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.617      ; 30.108     ;
; -28.511 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.617      ; 30.098     ;
; -28.469 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.617      ; 30.056     ;
; -28.463 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.436      ; 29.944     ;
; -28.452 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.617      ; 30.021     ;
; -28.411 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.460      ; 29.964     ;
; -28.404 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.617      ; 29.975     ;
; -28.384 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.643      ; 29.982     ;
; -28.377 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.437      ; 29.859     ;
; -28.357 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.618      ; 29.927     ;
; -28.333 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.639      ; 29.943     ;
; -28.315 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.618      ; 29.885     ;
; -28.310 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.437      ; 29.792     ;
; -28.304 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.436      ; 29.817     ;
; -28.291 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.639      ; 29.901     ;
; -28.289 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.644      ; 29.888     ;
; -28.247 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.644      ; 29.846     ;
; -28.218 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.437      ; 29.732     ;
; -28.158 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.639      ; 29.768     ;
; -28.151 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.437      ; 29.665     ;
; -27.817 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.689      ; 29.115     ;
; -27.756 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.689      ; 29.054     ;
; -27.629 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.689      ; 28.927     ;
; -27.310 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.635      ; 28.894     ;
; -27.093 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.654      ; 28.701     ;
; -27.049 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.463      ; 28.605     ;
; -27.042 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.620      ; 28.616     ;
; -26.843 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 28.383     ;
; -26.796 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.642      ; 28.409     ;
; -26.782 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 28.322     ;
; -26.732 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 28.273     ;
; -26.671 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 28.212     ;
; -26.663 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.692      ; 27.964     ;
; -26.655 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 28.195     ;
; -26.615 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.437      ; 28.097     ;
; -26.544 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.434      ; 28.085     ;
; -26.456 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.437      ; 27.970     ;
; -26.409 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.617      ; 27.996     ;
; -26.255 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.618      ; 27.825     ;
; -26.187 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.644      ; 27.786     ;
; -25.689 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.437      ; 27.232     ;
; -25.675 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.630      ; 27.275     ;
; -25.578 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.437      ; 27.122     ;
; -25.521 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.631      ; 27.104     ;
; -25.453 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.657      ; 27.065     ;
; -24.257 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.606      ; 26.117     ;
; -24.223 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.715      ; 25.547     ;
; -24.162 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.607      ; 26.023     ;
; -24.120 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.607      ; 25.981     ;
; -23.956 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.667      ; 25.577     ;
; -23.633 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.658      ; 25.240     ;
; -23.478 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.450      ; 24.973     ;
; -23.372 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.486      ; 24.951     ;
; -23.365 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.643      ; 24.962     ;
; -23.319 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.450      ; 24.846     ;
; -23.249 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.460      ; 24.815     ;
; -23.138 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.460      ; 24.705     ;
; -23.119 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.665      ; 24.755     ;
; -22.060 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.607      ; 23.921     ;
; -21.851 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.649      ; 23.454     ;
; -21.700 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.612      ; 23.282     ;
; -21.546 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.613      ; 23.111     ;
; -21.478 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.639      ; 23.072     ;
; -21.373 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 22.850     ;
; -21.336 ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.711      ; 22.656     ;
; -21.326 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.620      ; 23.200     ;
; -21.214 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 22.723     ;
; -21.054 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.617      ; 22.923     ;
; -21.041 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.617      ; 22.910     ;
; -21.037 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.617      ; 22.906     ;
; -20.981 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.616      ; 22.849     ;
; -20.831 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.462      ; 22.375     ;
; -20.802 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.454      ; 22.515     ;
; -20.789 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.454      ; 22.502     ;
; -20.785 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.454      ; 22.498     ;
; -20.729 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.453      ; 22.441     ;
; -20.532 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.464      ; 22.243     ;
; -20.526 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.463      ; 22.076     ;
; -20.491 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.459      ; 22.032     ;
; -20.478 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.630      ; 22.360     ;
; -20.362 ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.456      ; 21.924     ;
; -20.347 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.459      ; 21.888     ;
; -20.340 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.459      ; 21.881     ;
; -20.251 ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.456      ; 21.814     ;
; -20.231 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 21.747     ;
; -20.226 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.467      ; 21.952     ;
; -20.225 ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.654      ; 21.828     ;
; -20.218 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 21.734     ;
; -20.214 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.432      ; 21.730     ;
; -20.192 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 1.461      ; 21.900     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[0]'                                                                                                     ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -7.791 ; LCMx[1]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.319     ; 7.474      ;
; -7.768 ; LCMx[1]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 7.460      ;
; -7.766 ; LCMx[1]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.313     ; 7.455      ;
; -7.766 ; LCMx[1]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.313     ; 7.455      ;
; -7.766 ; LCMx[1]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.313     ; 7.455      ;
; -7.766 ; LCMx[1]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.313     ; 7.455      ;
; -7.753 ; LCMx[1]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 7.445      ;
; -7.753 ; LCMx[1]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 7.445      ;
; -7.738 ; LCMx[1]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.319     ; 7.421      ;
; -7.651 ; LCMx[1]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 7.343      ;
; -7.571 ; LCMx[0]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.486     ; 7.087      ;
; -7.548 ; LCMx[0]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 7.073      ;
; -7.546 ; LCMx[0]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.480     ; 7.068      ;
; -7.546 ; LCMx[0]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.480     ; 7.068      ;
; -7.546 ; LCMx[0]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.480     ; 7.068      ;
; -7.546 ; LCMx[0]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.480     ; 7.068      ;
; -7.533 ; LCMx[0]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 7.058      ;
; -7.533 ; LCMx[0]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 7.058      ;
; -7.518 ; LCMx[0]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.486     ; 7.034      ;
; -7.431 ; LCMx[0]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 6.956      ;
; -7.401 ; LCMx[1]                  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 7.093      ;
; -7.401 ; LCMx[1]                  ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 7.093      ;
; -7.378 ; LCMx[1]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 7.069      ;
; -7.378 ; LCMx[1]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 7.069      ;
; -7.378 ; LCMx[1]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 7.069      ;
; -7.378 ; LCMx[1]                  ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 7.069      ;
; -7.358 ; LCMx[1]                  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.319     ; 7.041      ;
; -7.358 ; LCMx[1]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.319     ; 7.041      ;
; -7.358 ; LCMx[1]                  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.319     ; 7.041      ;
; -7.358 ; LCMx[1]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.319     ; 7.041      ;
; -7.329 ; LCMx[1]                  ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.314     ; 7.017      ;
; -7.329 ; LCMx[1]                  ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.314     ; 7.017      ;
; -7.295 ; LCMx[1]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 6.987      ;
; -7.290 ; LCMx[1]                  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.318     ; 6.974      ;
; -7.290 ; LCMx[1]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.318     ; 6.974      ;
; -7.290 ; LCMx[1]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.318     ; 6.974      ;
; -7.290 ; LCMx[1]                  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.318     ; 6.974      ;
; -7.228 ; LCMx[1]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 6.919      ;
; -7.228 ; LCMx[1]                  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 6.919      ;
; -7.228 ; LCMx[1]                  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 6.919      ;
; -7.228 ; LCMx[1]                  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 6.919      ;
; -7.228 ; LCMx[1]                  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 6.919      ;
; -7.228 ; LCMx[1]                  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 6.919      ;
; -7.228 ; LCMx[1]                  ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 6.919      ;
; -7.228 ; LCMx[1]                  ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 6.919      ;
; -7.181 ; LCMx[0]                  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 6.706      ;
; -7.181 ; LCMx[0]                  ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 6.706      ;
; -7.158 ; LCMx[0]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.682      ;
; -7.158 ; LCMx[0]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.682      ;
; -7.158 ; LCMx[0]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.682      ;
; -7.158 ; LCMx[0]                  ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.682      ;
; -7.138 ; LCMx[0]                  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.486     ; 6.654      ;
; -7.138 ; LCMx[0]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.486     ; 6.654      ;
; -7.138 ; LCMx[0]                  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.486     ; 6.654      ;
; -7.138 ; LCMx[0]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.486     ; 6.654      ;
; -7.109 ; LCMx[0]                  ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.481     ; 6.630      ;
; -7.109 ; LCMx[0]                  ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.481     ; 6.630      ;
; -7.089 ; LCMx[1]                  ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 6.779      ;
; -7.089 ; LCMx[1]                  ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 6.779      ;
; -7.089 ; LCMx[1]                  ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 6.779      ;
; -7.076 ; LCMx[1]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 6.766      ;
; -7.076 ; LCMx[1]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 6.766      ;
; -7.076 ; LCMx[1]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 6.766      ;
; -7.075 ; LCMx[0]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 6.600      ;
; -7.070 ; LCMx[0]                  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.485     ; 6.587      ;
; -7.070 ; LCMx[0]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.485     ; 6.587      ;
; -7.070 ; LCMx[0]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.485     ; 6.587      ;
; -7.070 ; LCMx[0]                  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.485     ; 6.587      ;
; -7.012 ; LCMx[1]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.705      ;
; -7.012 ; LCMx[1]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.705      ;
; -7.012 ; LCMx[1]                  ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.705      ;
; -7.012 ; LCMx[1]                  ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.705      ;
; -7.012 ; LCMx[1]                  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.705      ;
; -7.012 ; LCMx[1]                  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.705      ;
; -7.012 ; LCMx[1]                  ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.705      ;
; -7.012 ; LCMx[1]                  ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.705      ;
; -7.008 ; LCMx[0]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.532      ;
; -7.008 ; LCMx[0]                  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.532      ;
; -7.008 ; LCMx[0]                  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.532      ;
; -7.008 ; LCMx[0]                  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.532      ;
; -7.008 ; LCMx[0]                  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.532      ;
; -7.008 ; LCMx[0]                  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.532      ;
; -7.008 ; LCMx[0]                  ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.532      ;
; -7.008 ; LCMx[0]                  ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 6.532      ;
; -7.006 ; LCMx[1]                  ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 6.698      ;
; -7.006 ; LCMx[1]                  ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 6.698      ;
; -7.006 ; LCMx[1]                  ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 6.698      ;
; -7.006 ; LCMx[1]                  ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 6.698      ;
; -7.000 ; LCMx[1]                  ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.693      ;
; -7.000 ; LCMx[1]                  ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.693      ;
; -7.000 ; LCMx[1]                  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.693      ;
; -7.000 ; LCMx[1]                  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 6.693      ;
; -6.995 ; LCMx[1]                  ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 6.685      ;
; -6.995 ; LCMx[1]                  ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 6.685      ;
; -6.950 ; LCM_com_data[1][0]~latch ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.313     ; 6.639      ;
; -6.927 ; LCM_com_data[1][0]~latch ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.304     ; 6.625      ;
; -6.925 ; LCM_com_data[1][0]~latch ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.307     ; 6.620      ;
; -6.925 ; LCM_com_data[1][0]~latch ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.307     ; 6.620      ;
; -6.925 ; LCM_com_data[1][0]~latch ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.307     ; 6.620      ;
; -6.925 ; LCM_com_data[1][0]~latch ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.307     ; 6.620      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[17]'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -6.429 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 4.110      ;
; -6.429 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 4.110      ;
; -6.426 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 4.107      ;
; -6.426 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 4.107      ;
; -6.396 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 4.077      ;
; -6.396 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 4.077      ;
; -6.384 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 4.065      ;
; -6.384 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 4.065      ;
; -6.255 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.936      ;
; -6.255 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.936      ;
; -6.142 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.823      ;
; -6.142 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.823      ;
; -6.130 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.811      ;
; -6.130 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.811      ;
; -6.126 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.807      ;
; -6.126 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.807      ;
; -6.085 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.766      ;
; -6.085 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.766      ;
; -6.080 ; CMDn[0]                      ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.318     ; 3.764      ;
; -6.080 ; CMDn[0]                      ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.318     ; 3.764      ;
; -6.070 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.751      ;
; -6.070 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.751      ;
; -6.068 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.749      ;
; -6.068 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.321     ; 3.749      ;
; -6.046 ; CMDn[1]                      ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.318     ; 3.730      ;
; -6.046 ; CMDn[1]                      ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.318     ; 3.730      ;
; -5.624 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.320     ; 3.306      ;
; -5.624 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.320     ; 3.306      ;
; -5.426 ; MCP3202_Driver:U3|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.881     ; 3.547      ;
; -5.426 ; MCP3202_Driver:U3|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.881     ; 3.547      ;
; -5.343 ; Rx_R                         ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.323     ; 3.022      ;
; -5.343 ; Rx_R                         ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -3.323     ; 3.022      ;
; -5.127 ; MCP3202_Driver:U3|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.881     ; 3.248      ;
; -5.127 ; MCP3202_Driver:U3|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -2.881     ; 3.248      ;
; -5.098 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -3.025     ; 3.075      ;
; -5.098 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -3.025     ; 3.075      ;
; -5.022 ; RS232_R2:U2|Rx_B_Empty       ; LCM[0]        ; FD[0]        ; FD[17]      ; 0.500        ; -2.863     ; 2.661      ;
; -5.022 ; RS232_R2:U2|Rx_B_Empty       ; LCM[1]        ; FD[0]        ; FD[17]      ; 0.500        ; -2.863     ; 2.661      ;
; -4.912 ; CMDn[0]                      ; TX_W          ; FD[17]       ; FD[17]      ; 1.000        ; -0.065     ; 5.849      ;
; -4.857 ; CMDn[1]                      ; TX_W          ; FD[17]       ; FD[17]      ; 1.000        ; -0.065     ; 5.794      ;
; -4.752 ; CMDn[0]                      ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 5.683      ;
; -4.697 ; CMDn[1]                      ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 5.628      ;
; -4.684 ; CMDn[0]                      ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 5.615      ;
; -4.675 ; CMDn[0]                      ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 5.606      ;
; -4.629 ; CMDn[1]                      ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 5.560      ;
; -4.622 ; CMDn[1]                      ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.556      ;
; -4.620 ; CMDn[1]                      ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 5.551      ;
; -4.587 ; CMDn[0]                      ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.587 ; CMDn[0]                      ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.587 ; CMDn[0]                      ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.587 ; CMDn[0]                      ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.587 ; CMDn[0]                      ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.587 ; CMDn[0]                      ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.587 ; CMDn[0]                      ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.587 ; CMDn[0]                      ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.587 ; CMDn[0]                      ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.587 ; CMDn[0]                      ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.587 ; CMDn[0]                      ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.521      ;
; -4.532 ; CMDn[1]                      ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.532 ; CMDn[1]                      ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.532 ; CMDn[1]                      ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.532 ; CMDn[1]                      ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.532 ; CMDn[1]                      ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.532 ; CMDn[1]                      ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.532 ; CMDn[1]                      ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.532 ; CMDn[1]                      ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.532 ; CMDn[1]                      ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.532 ; CMDn[1]                      ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.532 ; CMDn[1]                      ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.466      ;
; -4.472 ; CMDn[0]                      ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.068     ; 5.406      ;
; -4.286 ; RS232_R2:U2|Rx_B_Empty       ; CHs~reg0      ; FD[0]        ; FD[17]      ; 0.500        ; 0.273      ; 5.061      ;
; -4.278 ; RS232_R2:U2|Rx_B_Empty       ; Rx_R          ; FD[0]        ; FD[17]      ; 0.500        ; 0.273      ; 5.053      ;
; -3.981 ; times[5]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.909      ;
; -3.980 ; times[5]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.908      ;
; -3.980 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.908      ;
; -3.951 ; times[6]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.879      ;
; -3.950 ; times[6]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.878      ;
; -3.950 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.878      ;
; -3.939 ; times[7]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.867      ;
; -3.938 ; times[7]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.866      ;
; -3.938 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.866      ;
; -3.774 ; times[10]                    ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.702      ;
; -3.773 ; times[10]                    ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.701      ;
; -3.773 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.701      ;
; -3.640 ; times[4]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.568      ;
; -3.639 ; times[4]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.567      ;
; -3.639 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.567      ;
; -3.635 ; LCMPok                       ; times[10]     ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.635 ; LCMPok                       ; times[9]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.635 ; LCMPok                       ; times[8]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.635 ; LCMPok                       ; times[7]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.635 ; LCMPok                       ; times[6]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.635 ; LCMPok                       ; times[5]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.635 ; LCMPok                       ; times[4]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.635 ; LCMPok                       ; times[1]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.635 ; LCMPok                       ; times[0]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.635 ; LCMPok                       ; times[2]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.635 ; LCMPok                       ; times[3]      ; FD[0]        ; FD[17]      ; 1.000        ; 0.109      ; 4.746      ;
; -3.620 ; times[5]                     ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 4.551      ;
; -3.600 ; times[9]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.074     ; 4.528      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -4.147 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.322     ; 4.827      ;
; -3.761 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.322     ; 4.441      ;
; -3.671 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.326     ; 4.347      ;
; -3.507 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.326     ; 4.183      ;
; -3.506 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.326     ; 4.182      ;
; -3.429 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.317     ; 4.114      ;
; -3.294 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.317     ; 3.979      ;
; -3.289 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.322     ; 3.969      ;
; -3.285 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.326     ; 3.961      ;
; -3.121 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.326     ; 3.797      ;
; -3.120 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.326     ; 3.796      ;
; -3.043 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.317     ; 3.728      ;
; -3.022 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.954      ;
; -3.009 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.941      ;
; -2.991 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.923      ;
; -2.908 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.317     ; 3.593      ;
; -2.903 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.322     ; 3.583      ;
; -2.789 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.322     ; 3.469      ;
; -2.719 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.651      ;
; -2.678 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.610      ;
; -2.670 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.602      ;
; -2.555 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.487      ;
; -2.517 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.449      ;
; -2.403 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.322     ; 3.083      ;
; -2.384 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.316      ;
; -2.381 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.313      ;
; -2.333 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.265      ;
; -2.324 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.256      ;
; -2.302 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.234      ;
; -2.231 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.163      ;
; -2.205 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 3.137      ;
; -1.939 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.871      ;
; -1.928 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.860      ;
; -1.926 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.858      ;
; -1.916 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.066     ; 2.852      ;
; -1.864 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.796      ;
; -1.864 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.796      ;
; -1.864 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.796      ;
; -1.864 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.796      ;
; -1.864 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.796      ;
; -1.864 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.796      ;
; -1.864 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.796      ;
; -1.864 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.796      ;
; -1.864 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.796      ;
; -1.864 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.796      ;
; -1.733 ; DBi[0]                            ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 1.000        ; -0.326     ; 2.409      ;
; -1.697 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.629      ;
; -1.686 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.618      ;
; -1.674 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.066     ; 2.610      ;
; -1.651 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.583      ;
; -1.640 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.572      ;
; -1.628 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.066     ; 2.564      ;
; -1.624 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.322     ; 2.304      ;
; -1.622 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.554      ;
; -1.622 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.554      ;
; -1.622 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.554      ;
; -1.622 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.554      ;
; -1.622 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.554      ;
; -1.622 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.554      ;
; -1.622 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.554      ;
; -1.622 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.554      ;
; -1.622 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.554      ;
; -1.622 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.554      ;
; -1.581 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.513      ;
; -1.577 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.509      ;
; -1.522 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.454      ;
; -1.522 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.454      ;
; -1.522 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.454      ;
; -1.522 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.454      ;
; -1.522 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.454      ;
; -1.522 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.454      ;
; -1.522 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.454      ;
; -1.522 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.454      ;
; -1.522 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.454      ;
; -1.522 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.454      ;
; -1.451 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.383      ;
; -1.440 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.372      ;
; -1.428 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.066     ; 2.364      ;
; -1.412 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.342      ;
; -1.382 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.314      ;
; -1.376 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.308      ;
; -1.376 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.308      ;
; -1.376 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.308      ;
; -1.376 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.308      ;
; -1.376 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.308      ;
; -1.376 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.308      ;
; -1.376 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.308      ;
; -1.376 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.308      ;
; -1.376 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.308      ;
; -1.376 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.308      ;
; -1.375 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.307      ;
; -1.354 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.286      ;
; -1.340 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.322     ; 2.020      ;
; -1.339 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.271      ;
; -1.322 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.254      ;
; -1.298 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.230      ;
; -1.255 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.187      ;
; -1.249 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.181      ;
; -1.242 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.072     ; 2.172      ;
; -1.239 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.070     ; 2.171      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'S_RESET_T'                                                                            ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -3.457 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 1.000        ; -2.455     ; 1.121      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'TX_W'                                                                                                            ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -3.357 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.720     ; 3.639      ;
; -2.932 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 1.000        ; -1.143     ; 2.791      ;
; -2.855 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 1.000        ; -1.136     ; 2.721      ;
; -2.839 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 1.000        ; -1.136     ; 2.705      ;
; -2.812 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 1.000        ; -1.136     ; 2.678      ;
; -2.797 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 1.000        ; -1.136     ; 2.663      ;
; -2.775 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 1.000        ; -1.141     ; 2.636      ;
; -2.761 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 1.000        ; -1.136     ; 2.627      ;
; -2.617 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 1.000        ; -1.136     ; 2.483      ;
; -2.614 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.718     ; 2.898      ;
; -2.586 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 1.000        ; -1.141     ; 2.447      ;
; -2.509 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[3] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.676     ; 2.835      ;
; -2.509 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[4] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.676     ; 2.835      ;
; -2.509 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[5] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.676     ; 2.835      ;
; -2.509 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[6] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.676     ; 2.835      ;
; -2.509 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[7] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.676     ; 2.835      ;
; -2.456 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.718     ; 2.740      ;
; -2.448 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 1.000        ; -1.141     ; 2.309      ;
; -2.436 ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.702     ; 2.736      ;
; -2.435 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 1.000        ; -1.138     ; 2.299      ;
; -2.434 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 1.000        ; -1.138     ; 2.298      ;
; -2.425 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 1.000        ; -1.138     ; 2.289      ;
; -2.413 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[0] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.674     ; 2.741      ;
; -2.413 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[1] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.674     ; 2.741      ;
; -2.413 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[2] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.674     ; 2.741      ;
; -2.412 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 1.000        ; -1.138     ; 2.276      ;
; -2.388 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.707     ; 2.683      ;
; -2.320 ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.710     ; 2.612      ;
; -2.289 ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.703     ; 2.588      ;
; -2.251 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 1.000        ; -1.138     ; 2.115      ;
; -2.250 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 1.000        ; -1.138     ; 2.114      ;
; -2.241 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 1.000        ; -1.138     ; 2.105      ;
; -2.228 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 1.000        ; -1.138     ; 2.092      ;
; -2.155 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 1.000        ; -0.694     ; 2.463      ;
; -2.114 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 1.000        ; -1.138     ; 1.978      ;
; -2.083 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 1.000        ; -0.694     ; 2.391      ;
; -2.063 ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.696     ; 2.369      ;
; -1.884 ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 1.000        ; -0.705     ; 2.181      ;
; -1.880 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 1.000        ; -1.143     ; 1.739      ;
; -1.879 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 1.000        ; -1.143     ; 1.738      ;
; -1.876 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.715     ; 2.163      ;
; -1.820 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 1.000        ; -1.143     ; 1.679      ;
; -1.723 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 1.000        ; -1.143     ; 1.582      ;
; -1.720 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 1.000        ; -1.138     ; 1.584      ;
; -1.538 ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.705     ; 1.835      ;
; -1.519 ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 1.000        ; -0.696     ; 1.825      ;
; -1.497 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 1.000        ; -0.712     ; 1.787      ;
; -1.488 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.706     ; 1.784      ;
; -1.412 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.705     ; 1.709      ;
; -1.378 ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 1.000        ; -0.705     ; 1.675      ;
; -1.270 ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 1.000        ; -0.698     ; 1.574      ;
; -1.116 ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.705     ; 1.413      ;
; -1.076 ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 1.000        ; -0.697     ; 1.381      ;
; -0.979 ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.705     ; 1.276      ;
; -0.841 ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.705     ; 1.138      ;
; -0.841 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.705     ; 1.138      ;
; 0.476  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.035      ; 3.311      ;
; 0.476  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.035      ; 3.311      ;
; 0.476  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.035      ; 3.311      ;
; 0.476  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.035      ; 3.311      ;
; 0.476  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.035      ; 3.311      ;
; 0.582  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.037      ; 3.207      ;
; 0.582  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.037      ; 3.207      ;
; 0.582  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 0.500        ; 3.037      ; 3.207      ;
; 0.669  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.035      ; 3.618      ;
; 0.669  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.035      ; 3.618      ;
; 0.669  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.035      ; 3.618      ;
; 0.669  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.035      ; 3.618      ;
; 0.669  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.035      ; 3.618      ;
; 0.765  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.037      ; 3.524      ;
; 0.765  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.037      ; 3.524      ;
; 0.765  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 1.000        ; 3.037      ; 3.524      ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'FD[4]'                                                                                                              ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -3.308 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.068     ; 4.242      ;
; -3.305 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.067     ; 4.240      ;
; -3.295 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.068     ; 4.229      ;
; -3.293 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.093     ; 4.202      ;
; -3.292 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.067     ; 4.227      ;
; -3.280 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.093     ; 4.189      ;
; -3.252 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.605     ; 3.649      ;
; -3.249 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.604     ; 3.647      ;
; -3.234 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.602     ; 3.634      ;
; -3.234 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.602     ; 3.634      ;
; -3.234 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[17]       ; FD[4]       ; 1.000        ; -0.602     ; 3.634      ;
; -3.234 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[17]       ; FD[4]       ; 1.000        ; -0.602     ; 3.634      ;
; -3.234 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.602     ; 3.634      ;
; -3.234 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.602     ; 3.634      ;
; -3.222 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.615     ; 3.609      ;
; -3.205 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.068     ; 4.139      ;
; -3.202 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.067     ; 4.137      ;
; -3.200 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.601     ; 3.601      ;
; -3.190 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.093     ; 4.099      ;
; -3.125 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.068     ; 4.059      ;
; -3.122 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.067     ; 4.057      ;
; -3.113 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.593     ; 3.522      ;
; -3.113 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.593     ; 3.522      ;
; -3.113 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.593     ; 3.522      ;
; -3.113 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[17]       ; FD[4]       ; 1.000        ; -0.593     ; 3.522      ;
; -3.113 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[17]       ; FD[4]       ; 1.000        ; -0.593     ; 3.522      ;
; -3.113 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.593     ; 3.522      ;
; -3.113 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.593     ; 3.522      ;
; -3.113 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.593     ; 3.522      ;
; -3.110 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.093     ; 4.019      ;
; -3.082 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.067     ; 4.017      ;
; -3.079 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.066     ; 4.015      ;
; -3.072 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.615     ; 3.459      ;
; -3.067 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.092     ; 3.977      ;
; -3.064 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 4.002      ;
; -3.064 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 4.002      ;
; -3.064 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 4.002      ;
; -3.064 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 4.002      ;
; -3.064 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 4.002      ;
; -3.064 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 4.002      ;
; -3.037 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.983      ;
; -3.037 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.983      ;
; -3.037 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.983      ;
; -3.037 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.983      ;
; -3.037 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.983      ;
; -3.037 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.983      ;
; -3.037 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.983      ;
; -3.037 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.983      ;
; -3.030 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.063     ; 3.969      ;
; -3.029 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.975      ;
; -3.029 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.975      ;
; -3.029 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.975      ;
; -3.029 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.975      ;
; -3.029 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.975      ;
; -3.029 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.975      ;
; -3.029 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.975      ;
; -3.029 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.975      ;
; -3.026 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.972      ;
; -3.026 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.972      ;
; -3.026 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.972      ;
; -3.026 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.972      ;
; -3.026 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.972      ;
; -3.026 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.972      ;
; -3.026 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.972      ;
; -3.026 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.972      ;
; -3.021 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.066     ; 3.957      ;
; -3.021 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.066     ; 3.957      ;
; -2.996 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.061     ; 3.937      ;
; -2.994 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.940      ;
; -2.990 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.927      ;
; -2.990 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.927      ;
; -2.990 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.927      ;
; -2.990 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.927      ;
; -2.990 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.927      ;
; -2.990 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.927      ;
; -2.983 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.061     ; 3.924      ;
; -2.981 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.927      ;
; -2.977 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.914      ;
; -2.977 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.914      ;
; -2.977 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.914      ;
; -2.977 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.914      ;
; -2.977 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.914      ;
; -2.977 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.065     ; 3.914      ;
; -2.962 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.066     ; 3.898      ;
; -2.962 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.066     ; 3.898      ;
; -2.956 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 3.894      ;
; -2.943 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.064     ; 3.881      ;
; -2.940 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.598     ; 3.344      ;
; -2.938 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.593     ; 3.347      ;
; -2.937 ; MCP3202_Driver:U3|MCP3202_CS  ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.055     ; 3.884      ;
; -2.937 ; MCP3202_Driver:U3|MCP3202_CS  ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.055     ; 3.884      ;
; -2.937 ; MCP3202_Driver:U3|MCP3202_CS  ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.055     ; 3.884      ;
; -2.937 ; MCP3202_Driver:U3|MCP3202_CS  ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.055     ; 3.884      ;
; -2.937 ; MCP3202_Driver:U3|MCP3202_CS  ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.055     ; 3.884      ;
; -2.937 ; MCP3202_Driver:U3|MCP3202_CS  ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.055     ; 3.884      ;
; -2.937 ; MCP3202_Driver:U3|MCP3202_CS  ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.055     ; 3.884      ;
; -2.937 ; MCP3202_Driver:U3|MCP3202_CS  ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.055     ; 3.884      ;
; -2.917 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.863      ;
; -2.917 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.863      ;
; -2.917 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.056     ; 3.863      ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'RS232_T1:U1|Tx_f'                                                                                              ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -2.478 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.410      ;
; -2.478 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.410      ;
; -2.478 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.410      ;
; -2.478 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.410      ;
; -2.478 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.410      ;
; -2.478 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.410      ;
; -2.478 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.410      ;
; -2.478 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.410      ;
; -2.462 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.392      ;
; -2.462 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.392      ;
; -2.462 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.392      ;
; -2.462 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.392      ;
; -2.429 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.359      ;
; -2.429 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.359      ;
; -2.429 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.359      ;
; -2.429 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.359      ;
; -2.389 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.321      ;
; -2.341 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.271      ;
; -2.341 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.271      ;
; -2.341 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.271      ;
; -2.341 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.271      ;
; -2.341 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.271      ;
; -2.341 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.271      ;
; -2.341 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.271      ;
; -2.341 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.271      ;
; -2.263 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.195      ;
; -2.235 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.165      ;
; -2.235 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.165      ;
; -2.235 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.165      ;
; -2.235 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.165      ;
; -2.224 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.156      ;
; -2.188 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.118      ;
; -2.188 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.118      ;
; -2.188 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.118      ;
; -2.188 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.118      ;
; -2.188 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.118      ;
; -2.188 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.118      ;
; -2.188 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.118      ;
; -2.188 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.118      ;
; -2.175 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.105      ;
; -2.175 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.105      ;
; -2.175 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.105      ;
; -2.175 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.105      ;
; -2.124 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.054      ;
; -2.124 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.054      ;
; -2.124 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.054      ;
; -2.124 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.054      ;
; -2.124 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.054      ;
; -2.124 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.054      ;
; -2.124 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.054      ;
; -2.124 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 3.054      ;
; -2.107 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.069     ; 3.040      ;
; -2.087 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.019      ;
; -2.087 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.019      ;
; -2.087 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.019      ;
; -2.087 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.019      ;
; -2.087 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.019      ;
; -2.087 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.019      ;
; -2.087 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.019      ;
; -2.087 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 3.019      ;
; -2.004 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.069     ; 2.937      ;
; -2.004 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.069     ; 2.937      ;
; -1.998 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.930      ;
; -1.966 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.898      ;
; -1.917 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.069     ; 2.850      ;
; -1.904 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.836      ;
; -1.904 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.836      ;
; -1.872 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.804      ;
; -1.815 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.747      ;
; -1.804 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.736      ;
; -1.804 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.736      ;
; -1.804 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.736      ;
; -1.804 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.736      ;
; -1.804 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.736      ;
; -1.804 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.736      ;
; -1.804 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.736      ;
; -1.804 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.736      ;
; -1.757 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.069     ; 2.690      ;
; -1.756 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 2.687      ;
; -1.756 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 2.687      ;
; -1.756 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.069     ; 2.689      ;
; -1.715 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.647      ;
; -1.694 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.626      ;
; -1.689 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.070     ; 2.621      ;
; -1.663 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 2.594      ;
; -1.662 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.071     ; 2.593      ;
; -1.661 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 2.591      ;
; -1.661 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 2.591      ;
; -1.661 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 2.591      ;
; -1.661 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 2.591      ;
; -1.661 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 2.591      ;
; -1.661 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 2.591      ;
; -1.661 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 2.591      ;
; -1.661 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.072     ; 2.591      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.697 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.630      ;
; -1.618 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.551      ;
; -1.607 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.540      ;
; -1.571 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.504      ;
; -1.532 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.465      ;
; -1.492 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.425      ;
; -1.492 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.425      ;
; -1.481 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.414      ;
; -1.481 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.414      ;
; -1.445 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.378      ;
; -1.440 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.373      ;
; -1.406 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.339      ;
; -1.366 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.299      ;
; -1.366 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.299      ;
; -1.365 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.298      ;
; -1.355 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.288      ;
; -1.355 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.288      ;
; -1.354 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.287      ;
; -1.338 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.269      ;
; -1.319 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.252      ;
; -1.314 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.247      ;
; -1.314 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.247      ;
; -1.280 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.213      ;
; -1.275 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.208      ;
; -1.240 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.173      ;
; -1.240 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.173      ;
; -1.239 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.172      ;
; -1.229 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.162      ;
; -1.229 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.162      ;
; -1.228 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.161      ;
; -1.212 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.143      ;
; -1.193 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.126      ;
; -1.188 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.121      ;
; -1.188 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.121      ;
; -1.187 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.118      ;
; -1.154 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.087      ;
; -1.149 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.082      ;
; -1.149 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.082      ;
; -1.116 ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.047      ;
; -1.114 ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.045      ;
; -1.114 ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.047      ;
; -1.113 ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.046      ;
; -1.103 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.036      ;
; -1.103 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.036      ;
; -1.102 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.033      ;
; -1.102 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 2.035      ;
; -1.086 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.017      ;
; -1.069 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 2.000      ;
; -1.067 ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.998      ;
; -1.065 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.996      ;
; -1.062 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.995      ;
; -1.062 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.995      ;
; -1.061 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.992      ;
; -1.030 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.961      ;
; -1.028 ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.959      ;
; -1.023 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.956      ;
; -1.023 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.956      ;
; -0.990 ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.921      ;
; -0.990 ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.921      ;
; -0.989 ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.920      ;
; -0.988 ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.919      ;
; -0.987 ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.920      ;
; -0.979 ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.910      ;
; -0.978 ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.909      ;
; -0.977 ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.910      ;
; -0.976 ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.907      ;
; -0.976 ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.909      ;
; -0.960 ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.891      ;
; -0.943 ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.874      ;
; -0.941 ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.872      ;
; -0.941 ; FD[13]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.872      ;
; -0.939 ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.870      ;
; -0.936 ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.869      ;
; -0.936 ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.869      ;
; -0.935 ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.866      ;
; -0.904 ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.835      ;
; -0.902 ; FD[13]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.833      ;
; -0.900 ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.831      ;
; -0.897 ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.830      ;
; -0.897 ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.830      ;
; -0.864 ; FD[1]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.795      ;
; -0.864 ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.795      ;
; -0.863 ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.794      ;
; -0.863 ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.794      ;
; -0.862 ; FD[9]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.793      ;
; -0.853 ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.853 ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.784      ;
; -0.852 ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.783      ;
; -0.850 ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.781      ;
; -0.850 ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.783      ;
; -0.818 ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.749      ;
; -0.817 ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.748      ;
; -0.815 ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.746      ;
; -0.813 ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.744      ;
; -0.812 ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.743      ;
; -0.810 ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.069     ; 1.743      ;
; -0.778 ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.709      ;
; -0.776 ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.707      ;
; -0.774 ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.705      ;
; -0.773 ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.071     ; 1.704      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'LCM_RESET'                                                                                         ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.996 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.208     ; 0.737      ;
; -0.996 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.213     ; 0.737      ;
; -0.986 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.203     ; 0.740      ;
; -0.967 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.205     ; 0.714      ;
; -0.923 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.164     ; 0.714      ;
+--------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[0]'                                                                                                         ;
+--------+-------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -3.004 ; LCM_RESET               ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 1.331      ;
; -2.422 ; LCM_RESET               ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.880      ; 1.413      ;
; -0.807 ; LCM_RESET               ; LN~_emulated                  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 3.528      ;
; -0.792 ; LCM_RESET               ; LCMPok                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 3.543      ;
; -0.667 ; LCMP_RESET              ; \LCM_P:SW                     ; LCMP_RESET       ; FD[0]       ; 0.000        ; 3.880      ; 3.668      ;
; -0.621 ; RS232_T1:U1|Tx_f        ; RS232_T1:U1|Tx_f              ; RS232_T1:U1|Tx_f ; FD[0]       ; 0.000        ; 3.870      ; 3.704      ;
; -0.594 ; LCM_RESET               ; LCM_com_data[9][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 3.741      ;
; -0.594 ; LCM_RESET               ; LCM_com_data[8][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 3.741      ;
; -0.593 ; S_RESET_T               ; RS232_R2:U2|RxDs[0]           ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.716      ; 3.568      ;
; -0.574 ; LCM_RESET               ; LCM_INI[1]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 3.763      ;
; -0.557 ; LCM_RESET               ; LCM_com_data[16][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 3.780      ;
; -0.557 ; LCM_RESET               ; LCM_com_data[12][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 3.780      ;
; -0.557 ; LCM_RESET               ; LCM_com_data[20][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 3.780      ;
; -0.557 ; LCM_RESET               ; LCM_com_data[8][3]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 3.780      ;
; -0.548 ; LCM_RESET               ; LCM_com_data[19][1]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.790      ;
; -0.548 ; LCM_RESET               ; LCM_com_data[17][1]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.790      ;
; -0.548 ; LCM_RESET               ; LCM_com_data[18][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.790      ;
; -0.548 ; LCM_RESET               ; LCM_com_data[7][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.790      ;
; -0.530 ; LCM_RESET               ; LCM_INI[4]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 3.807      ;
; -0.524 ; LCM_RESET               ; LCM_com_data[1][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.814      ;
; -0.524 ; LCM_RESET               ; LCM_com_data[2][7]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.814      ;
; -0.524 ; LCM_RESET               ; LCM_com_data[4][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.814      ;
; -0.524 ; LCM_RESET               ; LCM_com_data[13][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.814      ;
; -0.524 ; LCM_RESET               ; LCM_com_data[14][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.814      ;
; -0.524 ; LCM_RESET               ; LCM_com_data[12][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.814      ;
; -0.524 ; LCM_RESET               ; LCM_com_data[6][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.814      ;
; -0.524 ; LCM_RESET               ; LCM_com_data[9][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.883      ; 3.814      ;
; -0.488 ; LCM_RESET               ; LCM_com_data[0][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.881      ; 3.848      ;
; -0.488 ; LCM_RESET               ; LCM_com_data[3][5]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.881      ; 3.848      ;
; -0.488 ; LCM_RESET               ; LCM_com_data[6][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.881      ; 3.848      ;
; -0.488 ; LCM_RESET               ; LCM_com_data[7][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.881      ; 3.848      ;
; -0.488 ; LCM_RESET               ; LCM_com_data[13][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.881      ; 3.848      ;
; -0.488 ; LCM_RESET               ; LCM_com_data[10][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.881      ; 3.848      ;
; -0.488 ; LCM_RESET               ; LCM_com_data[7][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.881      ; 3.848      ;
; -0.488 ; LCM_RESET               ; LCM_com_data[10][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.881      ; 3.848      ;
; -0.477 ; LCM_RESET               ; LCM_com_data[9][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 3.858      ;
; -0.477 ; LCM_RESET               ; LCM_com_data[19][3]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 3.858      ;
; -0.477 ; LCM_RESET               ; LCM_com_data[20][3]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 3.858      ;
; -0.461 ; S_RESET_T               ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.718      ; 3.702      ;
; -0.435 ; LCM_RESET               ; LCM_INI[3]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 3.900      ;
; -0.435 ; LCM_RESET               ; LCM_INI[2]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 3.900      ;
; -0.435 ; LCM_RESET               ; LCM_INI[0]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 3.900      ;
; -0.377 ; LCM_RESET               ; LCM_com_data[10][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.873      ; 3.951      ;
; -0.377 ; LCM_RESET               ; LCM_com_data[17][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.873      ; 3.951      ;
; -0.377 ; LCM_RESET               ; LCM_com_data[19][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.873      ; 3.951      ;
; -0.377 ; LCM_RESET               ; LCM_com_data[10][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.873      ; 3.951      ;
; -0.376 ; RS232_T1:U1|Tx_f        ; RS232_T1:U1|Tx_f              ; RS232_T1:U1|Tx_f ; FD[0]       ; -0.500       ; 3.870      ; 3.449      ;
; -0.372 ; S_RESET_T               ; RS232_R2:U2|Rx_B_Empty        ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.718      ; 3.791      ;
; -0.274 ; LCM_RESET               ; LCM_com_data[19][2]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.872      ; 4.053      ;
; -0.274 ; LCM_RESET               ; LCM_com_data[2][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.872      ; 4.053      ;
; -0.274 ; LCM_RESET               ; LCM_com_data[8][1]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.872      ; 4.053      ;
; -0.274 ; LCM_RESET               ; LCM_com_data[17][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.872      ; 4.053      ;
; -0.273 ; LCM_RESET               ; LCM_com_data[20][1]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.877      ; 4.059      ;
; -0.273 ; LCM_RESET               ; LCM_com_data[20][2]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.877      ; 4.059      ;
; -0.270 ; LCM[1]                  ; \LCM_P:SW                     ; FD[17]           ; FD[0]       ; 0.000        ; 3.025      ; 2.970      ;
; -0.269 ; LCM_RESET               ; LCM_com_data[18][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 4.066      ;
; -0.269 ; LCM_RESET               ; LCM_com_data[18][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 4.066      ;
; -0.269 ; LCM_RESET               ; LCM_com_data[18][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 4.066      ;
; -0.269 ; LCM_RESET               ; LCM_com_data[9][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 4.066      ;
; -0.266 ; S_RESET_T               ; RS232_R2:U2|R_Half_f          ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.712      ; 3.891      ;
; -0.256 ; LCM_RESET               ; LCM_com_data[8][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 4.081      ;
; -0.256 ; LCM_RESET               ; LCM_com_data[9][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 4.081      ;
; -0.246 ; LCM_RESET               ; DBi[5]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.873      ; 4.082      ;
; -0.236 ; LCM_RESET               ; DBi[6]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 4.101      ;
; -0.236 ; LCM_RESET               ; DBi[2]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 4.101      ;
; -0.228 ; LCM_RESET               ; RS                            ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.878      ; 4.105      ;
; -0.228 ; LCM_RESET               ; DBi[7]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.878      ; 4.105      ;
; -0.228 ; LCM_RESET               ; DBi[1]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.878      ; 4.105      ;
; -0.228 ; LCM_RESET               ; DBi[3]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.878      ; 4.105      ;
; -0.219 ; LCMP_RESET              ; DBi[7]                        ; LCMP_RESET       ; FD[0]       ; 0.000        ; 3.878      ; 4.114      ;
; -0.216 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[2]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.718      ; 3.947      ;
; -0.216 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[3]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.718      ; 3.947      ;
; -0.216 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[1]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.718      ; 3.947      ;
; -0.216 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[0]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.718      ; 3.947      ;
; -0.209 ; LCM_RESET               ; DBi[4]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.873      ; 4.119      ;
; -0.166 ; LCM[0]                  ; \LCM_P:SW                     ; FD[17]           ; FD[0]       ; 0.000        ; 3.025      ; 3.074      ;
; -0.156 ; LCMP_RESET              ; \LCM_P:SW                     ; LCMP_RESET       ; FD[0]       ; -0.500       ; 3.880      ; 3.679      ;
; -0.152 ; LCM_RESET               ; DBi[0]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.882      ; 4.185      ;
; -0.122 ; S_RESET_T               ; RS232_R2:U2|RxD[0]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.716      ; 4.039      ;
; -0.122 ; S_RESET_T               ; RS232_R2:U2|RxD[1]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.716      ; 4.039      ;
; -0.122 ; S_RESET_T               ; RS232_R2:U2|RxD[2]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.716      ; 4.039      ;
; -0.122 ; S_RESET_T               ; RS232_R2:U2|RxD[3]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.716      ; 4.039      ;
; -0.122 ; S_RESET_T               ; RS232_R2:U2|RxD[4]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.716      ; 4.039      ;
; -0.122 ; S_RESET_T               ; RS232_R2:U2|RxD[5]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.716      ; 4.039      ;
; -0.122 ; S_RESET_T               ; RS232_R2:U2|RxD[6]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.716      ; 4.039      ;
; -0.122 ; S_RESET_T               ; RS232_R2:U2|RxD[7]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 3.716      ; 4.039      ;
; -0.020 ; LCM[1]                  ; DBi[7]                        ; FD[17]           ; FD[0]       ; 0.000        ; 3.023      ; 3.218      ;
; -0.016 ; RS232_R2:U2|Rx_R2~latch ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; -0.500       ; 1.995      ; 1.684      ;
; -0.005 ; LCMP_RESET              ; LCM_INI[3]                    ; LCMP_RESET       ; FD[0]       ; 0.000        ; 3.880      ; 4.330      ;
; -0.005 ; LCMP_RESET              ; LCM_INI[2]                    ; LCMP_RESET       ; FD[0]       ; 0.000        ; 3.880      ; 4.330      ;
; -0.002 ; LCMP_RESET              ; LCM_INI[0]                    ; LCMP_RESET       ; FD[0]       ; 0.000        ; 3.880      ; 4.333      ;
; 0.015  ; LCM_RESET               ; LCM_RESET                     ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.880      ; 3.850      ;
; 0.018  ; LCM_RESET               ; LCM_RESET                     ; LCM_RESET        ; FD[0]       ; 0.000        ; 3.880      ; 4.353      ;
; 0.060  ; LCMP_RESET              ; RS                            ; LCMP_RESET       ; FD[0]       ; 0.000        ; 3.878      ; 4.393      ;
; 0.116  ; RS232_R2:U2|Rx_R2~latch ; RS232_R2:U2|Rx_B_Empty        ; S_RESET_T        ; FD[0]       ; -0.500       ; 1.995      ; 1.816      ;
; 0.204  ; LCM_RESET               ; LN~_emulated                  ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.880      ; 4.039      ;
; 0.238  ; LCM_RESET               ; LCM_com_data[9][2]            ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.880      ; 4.073      ;
; 0.238  ; LCM_RESET               ; LCM_com_data[8][2]            ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.880      ; 4.073      ;
; 0.242  ; LCM_RESET               ; LCMPok                        ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.880      ; 4.077      ;
; 0.242  ; LCM_RESET               ; LCM_com_data[19][1]           ; LCM_RESET        ; FD[0]       ; -0.500       ; 3.883      ; 4.080      ;
+--------+-------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -1.395 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 1.892      ;
; -1.145 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.142      ;
; -1.118 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 1.669      ;
; -1.099 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.188      ;
; -1.084 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.203      ;
; -1.079 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 2.208      ;
; -0.977 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.310      ;
; -0.962 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.325      ;
; -0.857 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 1.930      ;
; -0.855 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.432      ;
; -0.842 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 1.945      ;
; -0.840 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.447      ;
; -0.821 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.466      ;
; -0.814 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 1.973      ;
; -0.760 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 2.822      ; 2.527      ;
; -0.747 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 2.824      ; 2.542      ;
; -0.733 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 2.554      ;
; -0.720 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 2.824      ; 2.569      ;
; -0.714 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.573      ;
; -0.707 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.080      ;
; -0.699 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.588      ;
; -0.692 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.095      ;
; -0.640 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 2.824      ; 2.649      ;
; -0.625 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 2.824      ; 2.664      ;
; -0.613 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 2.824      ; 2.676      ;
; -0.598 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 2.824      ; 2.691      ;
; -0.592 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 2.822      ; 2.695      ;
; -0.585 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.202      ;
; -0.579 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 2.824      ; 2.710      ;
; -0.570 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.217      ;
; -0.538 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 2.822      ; 2.249      ;
; -0.518 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 2.824      ; 2.771      ;
; -0.503 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 2.824      ; 2.786      ;
; -0.491 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 2.824      ; 2.798      ;
; -0.485 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.302      ;
; -0.476 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 2.824      ; 2.813      ;
; -0.472 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 2.824      ; 2.817      ;
; -0.470 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.317      ;
; -0.463 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.324      ;
; -0.457 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 2.824      ; 2.832      ;
; -0.448 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 2.339      ;
; -0.433 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 2.824      ; 2.356      ;
; -0.418 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 2.824      ; 2.371      ;
; -0.396 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 2.824      ; 2.893      ;
; -0.381 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 2.824      ; 2.908      ;
; -0.369 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 2.824      ; 2.920      ;
; -0.363 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.424      ;
; -0.354 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 2.824      ; 2.935      ;
; -0.350 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 2.824      ; 2.939      ;
; -0.348 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 2.822      ; 2.439      ;
; -0.343 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 2.824      ; 2.446      ;
; -0.335 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 2.824      ; 2.954      ;
; -0.328 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 2.824      ; 2.461      ;
; -0.311 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 2.824      ; 2.478      ;
; -0.296 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 2.824      ; 2.493      ;
; -0.274 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 2.824      ; 3.015      ;
; -0.259 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 2.824      ; 3.030      ;
; -0.247 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 2.824      ; 3.042      ;
; -0.243 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 2.824      ; 2.546      ;
; -0.232 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 2.824      ; 3.057      ;
; -0.228 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 2.824      ; 3.061      ;
; -0.228 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 2.824      ; 2.561      ;
; -0.221 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 2.824      ; 2.568      ;
; -0.213 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 2.824      ; 3.076      ;
; -0.206 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 2.824      ; 2.583      ;
; -0.204 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 2.822      ; 3.083      ;
; -0.189 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 2.824      ; 2.600      ;
; -0.174 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 2.824      ; 2.615      ;
; -0.121 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 2.824      ; 2.668      ;
; -0.106 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 2.824      ; 3.183      ;
; -0.106 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 2.824      ; 2.683      ;
; -0.099 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 2.824      ; 2.690      ;
; -0.091 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 2.824      ; 3.198      ;
; -0.084 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 2.824      ; 2.705      ;
; -0.067 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 2.824      ; 2.722      ;
; -0.052 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 2.824      ; 2.737      ;
; 0.001  ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 2.824      ; 2.790      ;
; 0.016  ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 2.824      ; 2.805      ;
; 0.023  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 2.824      ; 2.812      ;
; 0.038  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 2.824      ; 2.827      ;
; 0.055  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 2.824      ; 2.844      ;
; 0.123  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 2.824      ; 2.912      ;
; 0.138  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 2.824      ; 2.927      ;
; 0.145  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 2.824      ; 2.934      ;
; 0.245  ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; -0.500       ; 2.824      ; 3.034      ;
; 0.337  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 2.822      ; 3.124      ;
; 0.431  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 2.824      ; 3.720      ;
; 0.575  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; -0.500       ; 2.824      ; 3.364      ;
; 0.664  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.950      ;
; 0.664  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.950      ;
; 0.666  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.952      ;
; 0.667  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.953      ;
; 0.668  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.954      ;
; 0.669  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.955      ;
; 0.669  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.955      ;
; 0.670  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.956      ;
; 0.671  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.957      ;
; 0.671  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.957      ;
; 0.671  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.957      ;
; 0.690  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.071      ; 0.976      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                                      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -1.259 ; LCM[1]                            ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.162      ; 2.923      ;
; -1.229 ; LCM[1]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.327      ; 3.118      ;
; -1.162 ; LCM[0]                            ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.329      ; 3.187      ;
; -1.142 ; LCM[1]                            ; LCM_com_data[9][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.171      ; 3.049      ;
; -1.026 ; LCM[0]                            ; LCM_com_data[9][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.171      ; 3.165      ;
; -0.995 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.156      ; 3.181      ;
; -0.920 ; LCM[1]                            ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.172      ; 3.272      ;
; -0.879 ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.156      ; 3.297      ;
; -0.827 ; LCM[1]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.162      ; 3.355      ;
; -0.825 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.725      ; 3.920      ;
; -0.672 ; LCM[0]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.327      ; 3.675      ;
; -0.362 ; LCM[0]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 4.162      ; 3.820      ;
; 0.680  ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; LCM_com_data2[20][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.824      ; 2.524      ;
; 0.690  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; LCM_com_data2[10][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.824      ; 2.534      ;
; 1.128  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.835      ; 2.983      ;
; 1.176  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.835      ; 3.031      ;
; 1.206  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.048      ; 3.274      ;
; 1.371  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.116      ; 3.507      ;
; 1.502  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.836      ; 3.358      ;
; 1.963  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.851      ; 3.834      ;
; 2.049  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.863      ; 3.932      ;
; 2.103  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.108      ; 4.231      ;
; 2.120  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.852      ; 3.992      ;
; 2.291  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.854      ; 4.165      ;
; 2.370  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.858      ; 4.248      ;
; 2.501  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.002      ; 4.523      ;
; 2.504  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.856      ; 4.380      ;
; 2.532  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.852      ; 4.404      ;
; 2.562  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.843      ; 4.425      ;
; 2.582  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.823      ; 4.425      ;
; 2.634  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.855      ; 4.509      ;
; 2.635  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.843      ; 4.498      ;
; 2.637  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.865      ; 4.522      ;
; 2.669  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.000      ; 4.689      ;
; 2.718  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.825      ; 4.563      ;
; 2.822  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.856      ; 4.698      ;
; 2.855  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.838      ; 4.713      ;
; 2.877  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.874      ; 4.771      ;
; 2.883  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.000      ; 4.903      ;
; 2.911  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.851      ; 4.782      ;
; 2.913  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.863      ; 4.796      ;
; 2.941  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.858      ; 4.819      ;
; 2.963  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.862      ; 4.845      ;
; 2.966  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.836      ; 4.822      ;
; 3.064  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.001      ; 5.085      ;
; 3.085  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.852      ; 4.957      ;
; 3.094  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.109      ; 5.223      ;
; 3.138  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.847      ; 5.005      ;
; 3.152  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.022      ; 5.194      ;
; 3.156  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.843      ; 5.019      ;
; 3.207  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.838      ; 5.065      ;
; 3.212  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.838      ; 5.070      ;
; 3.229  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.843      ; 5.092      ;
; 3.238  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.854      ; 5.112      ;
; 3.247  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.047      ; 5.314      ;
; 3.256  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.869      ; 5.145      ;
; 3.293  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.002      ; 5.315      ;
; 3.323  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.854      ; 5.197      ;
; 3.332  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.852      ; 5.204      ;
; 3.369  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.859      ; 5.248      ;
; 3.406  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.869      ; 5.295      ;
; 3.411  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.865      ; 5.296      ;
; 3.449  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.823      ; 5.292      ;
; 3.612  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.871      ; 5.503      ;
; 3.654  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.823      ; 5.497      ;
; 3.673  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.043      ; 5.736      ;
; 3.682  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.022      ; 5.724      ;
; 3.724  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.849      ; 5.593      ;
; 3.735  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.849      ; 5.604      ;
; 3.735  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.852      ; 5.607      ;
; 3.740  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.871      ; 5.631      ;
; 3.749  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.823      ; 5.592      ;
; 3.768  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.860      ; 5.648      ;
; 3.790  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.870      ; 5.680      ;
; 3.797  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.852      ; 5.669      ;
; 3.809  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.825      ; 5.654      ;
; 3.852  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.044      ; 5.916      ;
; 3.866  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.116      ; 6.002      ;
; 3.921  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.022      ; 5.963      ;
; 3.943  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.841      ; 5.804      ;
; 3.956  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.001      ; 5.977      ;
; 3.972  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.856      ; 5.848      ;
; 3.980  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.842      ; 5.842      ;
; 4.025  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.836      ; 5.881      ;
; 4.027  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.851      ; 5.898      ;
; 4.053  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.842      ; 5.915      ;
; 4.065  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.862      ; 5.947      ;
; 4.073  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.854      ; 5.947      ;
; 4.082  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.057      ; 6.159      ;
; 4.100  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.836      ; 5.956      ;
; 4.107  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.040      ; 6.167      ;
; 4.118  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.038      ; 6.176      ;
; 4.170  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 2.057      ; 6.247      ;
; 4.181  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.825      ; 6.026      ;
; 4.202  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.843      ; 6.065      ;
; 4.207  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.871      ; 6.098      ;
; 4.222  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.849      ; 6.091      ;
; 4.226  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.847      ; 6.093      ;
; 4.256  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.825      ; 6.101      ;
; 4.275  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.843      ; 6.138      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[17]'                                                                                         ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.145 ; TX_W                         ; CMDn[1]       ; TX_W         ; FD[17]      ; 0.000        ; 4.173      ; 4.483      ;
; -0.132 ; TX_W                         ; TX_W          ; TX_W         ; FD[17]      ; 0.000        ; 4.179      ; 4.502      ;
; 0.062  ; TX_W                         ; CMDn[0]       ; TX_W         ; FD[17]      ; 0.000        ; 4.173      ; 4.690      ;
; 0.100  ; TX_W                         ; TX_W          ; TX_W         ; FD[17]      ; -0.500       ; 4.179      ; 4.234      ;
; 0.189  ; S_RESET_T                    ; CMDn[0]       ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.173      ; 4.807      ;
; 0.190  ; TX_W                         ; CMDn[1]       ; TX_W         ; FD[17]      ; -0.500       ; 4.173      ; 4.318      ;
; 0.214  ; TX_W                         ; CMDn[0]       ; TX_W         ; FD[17]      ; -0.500       ; 4.173      ; 4.342      ;
; 0.282  ; MCP3202_Driver:U3|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.608      ; 1.105      ;
; 0.383  ; Rx_R                         ; Rx_R          ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; CHs~reg0                     ; CHs~reg0      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.669      ;
; 0.384  ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.070      ; 0.669      ;
; 0.395  ; S_RESET_T                    ; CMDn[1]       ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.173      ; 5.013      ;
; 0.518  ; S_RESET_T                    ; Rx_R          ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.178      ; 5.141      ;
; 0.534  ; S_RESET_T                    ; LCMP_RESET    ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.173      ; 4.652      ;
; 0.575  ; S_RESET_T                    ; CHs~reg0      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.178      ; 5.198      ;
; 0.583  ; S_RESET_T                    ; CMDn[1]       ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.173      ; 4.701      ;
; 0.636  ; S_RESET_T                    ; CMDn[0]       ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.173      ; 4.754      ;
; 0.676  ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.962      ;
; 0.677  ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.963      ;
; 0.679  ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.965      ;
; 0.688  ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.974      ;
; 0.690  ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.976      ;
; 0.694  ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 0.980      ;
; 0.717  ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.003      ;
; 0.776  ; S_RESET_T                    ; MCP3202_RESET ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.175      ; 5.396      ;
; 0.806  ; S_RESET_T                    ; TX_W          ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.179      ; 4.930      ;
; 0.812  ; S_RESET_T                    ; LCMP_RESET    ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.173      ; 5.430      ;
; 0.835  ; S_RESET_T                    ; TX_W          ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.179      ; 5.459      ;
; 0.847  ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.133      ;
; 0.856  ; RS232_T1:U1|Tx_B_Empty       ; CMDn[1]       ; TX_W         ; FD[17]      ; 0.000        ; 1.134      ; 2.205      ;
; 0.859  ; RS232_T1:U1|Tx_B_Empty       ; CMDn[0]       ; TX_W         ; FD[17]      ; 0.000        ; 1.134      ; 2.208      ;
; 0.863  ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.149      ;
; 0.863  ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.149      ;
; 0.866  ; RS232_T1:U1|Tx_B_Empty       ; TX_W          ; TX_W         ; FD[17]      ; 0.000        ; 1.140      ; 2.221      ;
; 0.885  ; S_RESET_T                    ; times[10]     ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.885  ; S_RESET_T                    ; times[9]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.885  ; S_RESET_T                    ; times[8]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.885  ; S_RESET_T                    ; times[7]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.885  ; S_RESET_T                    ; times[6]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.885  ; S_RESET_T                    ; times[5]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.885  ; S_RESET_T                    ; times[4]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.885  ; S_RESET_T                    ; times[1]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.885  ; S_RESET_T                    ; times[0]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.885  ; S_RESET_T                    ; times[2]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.885  ; S_RESET_T                    ; times[3]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 4.176      ; 5.506      ;
; 0.996  ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.282      ;
; 0.997  ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.283      ;
; 1.009  ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.295      ;
; 1.010  ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.296      ;
; 1.010  ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.296      ;
; 1.015  ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.301      ;
; 1.024  ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.310      ;
; 1.027  ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.313      ;
; 1.094  ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.380      ;
; 1.096  ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.382      ;
; 1.103  ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.389      ;
; 1.109  ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.395      ;
; 1.119  ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.405      ;
; 1.127  ; S_RESET_T                    ; times[10]     ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.127  ; S_RESET_T                    ; times[9]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.127  ; S_RESET_T                    ; times[8]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.127  ; S_RESET_T                    ; times[7]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.127  ; S_RESET_T                    ; times[6]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.127  ; S_RESET_T                    ; times[5]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.127  ; S_RESET_T                    ; times[4]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.127  ; S_RESET_T                    ; times[1]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.127  ; S_RESET_T                    ; times[0]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.127  ; S_RESET_T                    ; times[2]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.127  ; S_RESET_T                    ; times[3]      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.176      ; 5.248      ;
; 1.131  ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.417      ;
; 1.132  ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.418      ;
; 1.132  ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.418      ;
; 1.137  ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.423      ;
; 1.142  ; RS232_R2:U2|RxDs[0]          ; CHs~reg0      ; FD[0]        ; FD[17]      ; -0.500       ; 0.629      ; 1.486      ;
; 1.146  ; RS232_R2:U2|Rx_B_Empty       ; CHs~reg0      ; FD[0]        ; FD[17]      ; -0.500       ; 0.626      ; 1.487      ;
; 1.146  ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.432      ;
; 1.149  ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.435      ;
; 1.160  ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.446      ;
; 1.160  ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.446      ;
; 1.184  ; S_RESET_T                    ; Rx_R          ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.178      ; 5.307      ;
; 1.203  ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.489      ;
; 1.217  ; S_RESET_T                    ; MCP3202_RESET ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.175      ; 5.337      ;
; 1.225  ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.511      ;
; 1.229  ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.515      ;
; 1.231  ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.517      ;
; 1.233  ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.519      ;
; 1.236  ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.522      ;
; 1.244  ; S_RESET_T                    ; CHs~reg0      ; S_RESET_T    ; FD[17]      ; -0.500       ; 4.178      ; 5.367      ;
; 1.253  ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.539      ;
; 1.254  ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.540      ;
; 1.254  ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.540      ;
; 1.259  ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.545      ;
; 1.268  ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.554      ;
; 1.271  ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.557      ;
; 1.282  ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.568      ;
; 1.325  ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.611      ;
; 1.347  ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.633      ;
; 1.351  ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.637      ;
; 1.353  ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.639      ;
; 1.355  ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 1.641      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'TX_W'                                                                                                             ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -0.142 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.184      ; 3.487      ;
; -0.142 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.184      ; 3.487      ;
; -0.142 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.184      ; 3.487      ;
; -0.050 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.182      ; 3.577      ;
; -0.050 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.182      ; 3.577      ;
; -0.050 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.182      ; 3.577      ;
; -0.050 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.182      ; 3.577      ;
; -0.050 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 0.000        ; 3.182      ; 3.577      ;
; 0.037  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.184      ; 3.166      ;
; 0.037  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.184      ; 3.166      ;
; 0.037  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.184      ; 3.166      ;
; 0.139  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.182      ; 3.266      ;
; 0.139  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.182      ; 3.266      ;
; 0.139  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.182      ; 3.266      ;
; 0.139  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.182      ; 3.266      ;
; 0.139  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; -0.500       ; 3.182      ; 3.266      ;
; 1.183  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.389     ; 1.009      ;
; 1.183  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.389     ; 1.009      ;
; 1.346  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.389     ; 1.172      ;
; 1.409  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 0.000        ; -0.381     ; 1.243      ;
; 1.438  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.389     ; 1.264      ;
; 1.601  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 0.000        ; -0.382     ; 1.434      ;
; 1.626  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 0.000        ; -0.389     ; 1.452      ;
; 1.694  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.390     ; 1.519      ;
; 1.709  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.389     ; 1.535      ;
; 1.729  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 0.000        ; -0.381     ; 1.563      ;
; 1.736  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 0.000        ; -0.396     ; 1.555      ;
; 1.794  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.389     ; 1.620      ;
; 1.985  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 0.000        ; -0.809     ; 1.391      ;
; 2.022  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -0.804     ; 1.433      ;
; 2.056  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 0.000        ; -0.389     ; 1.882      ;
; 2.095  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.398     ; 1.912      ;
; 2.099  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 0.000        ; -0.809     ; 1.505      ;
; 2.101  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 0.000        ; -0.809     ; 1.507      ;
; 2.121  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 0.000        ; -0.809     ; 1.527      ;
; 2.138  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 0.000        ; -0.378     ; 1.975      ;
; 2.234  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.381     ; 2.068      ;
; 2.276  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 0.000        ; -0.378     ; 2.113      ;
; 2.306  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -0.804     ; 1.717      ;
; 2.417  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.391     ; 2.241      ;
; 2.418  ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.393     ; 2.240      ;
; 2.438  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 0.000        ; -0.804     ; 1.849      ;
; 2.440  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 0.000        ; -0.804     ; 1.851      ;
; 2.440  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 0.000        ; -0.804     ; 1.851      ;
; 2.440  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 0.000        ; -0.804     ; 1.851      ;
; 2.462  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.387     ; 2.290      ;
; 2.472  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -0.807     ; 1.880      ;
; 2.533  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.386     ; 2.362      ;
; 2.642  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.401     ; 2.456      ;
; 2.645  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 0.000        ; -0.804     ; 2.056      ;
; 2.647  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 0.000        ; -0.804     ; 2.058      ;
; 2.647  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 0.000        ; -0.804     ; 2.058      ;
; 2.647  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 0.000        ; -0.804     ; 2.058      ;
; 2.668  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.401     ; 2.482      ;
; 2.670  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -0.809     ; 2.076      ;
; 2.695  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -0.802     ; 2.108      ;
; 2.710  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -0.807     ; 2.118      ;
; 2.719  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -0.807     ; 2.127      ;
; 2.798  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -0.802     ; 2.211      ;
; 2.798  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -0.802     ; 2.211      ;
; 2.800  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -0.802     ; 2.213      ;
; 2.816  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[0] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.358     ; 2.673      ;
; 2.816  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[1] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.358     ; 2.673      ;
; 2.816  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[2] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.358     ; 2.673      ;
; 2.839  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -0.802     ; 2.252      ;
; 2.842  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -0.802     ; 2.255      ;
; 2.918  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[3] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.360     ; 2.773      ;
; 2.918  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[4] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.360     ; 2.773      ;
; 2.918  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[5] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.360     ; 2.773      ;
; 2.918  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[6] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.360     ; 2.773      ;
; 2.918  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[7] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.360     ; 2.773      ;
; 3.242  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.403     ; 3.054      ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'RS232_T1:U1|Tx_f'                                                                                               ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -0.009 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.709      ; 4.145      ;
; -0.009 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.709      ; 4.145      ;
; -0.009 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.709      ; 4.145      ;
; -0.009 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.709      ; 4.145      ;
; 0.046  ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.711      ; 4.202      ;
; 0.097  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.710      ; 4.252      ;
; 0.097  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.710      ; 4.252      ;
; 0.097  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.710      ; 4.252      ;
; 0.097  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.710      ; 4.252      ;
; 0.097  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.710      ; 4.252      ;
; 0.097  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.710      ; 4.252      ;
; 0.097  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.710      ; 4.252      ;
; 0.097  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 3.710      ; 4.252      ;
; 0.126  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.709      ; 3.780      ;
; 0.126  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.709      ; 3.780      ;
; 0.126  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.709      ; 3.780      ;
; 0.126  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.709      ; 3.780      ;
; 0.256  ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.711      ; 3.912      ;
; 0.264  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.710      ; 3.919      ;
; 0.264  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.710      ; 3.919      ;
; 0.264  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.710      ; 3.919      ;
; 0.264  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.710      ; 3.919      ;
; 0.264  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.710      ; 3.919      ;
; 0.264  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.710      ; 3.919      ;
; 0.264  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.710      ; 3.919      ;
; 0.264  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 3.710      ; 3.919      ;
; 0.341  ; RS232_T1:U1|TXD2_Bf[1]   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.673      ; 1.229      ;
; 0.383  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.383  ; RS232_T1:U1|TX           ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.669      ;
; 0.396  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[0]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.672      ; 1.283      ;
; 0.450  ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.736      ;
; 0.451  ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 0.736      ;
; 0.451  ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.737      ;
; 0.580  ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.866      ;
; 0.581  ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.867      ;
; 0.601  ; RS232_T1:U1|TXD2_Bf[2]   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.673      ; 1.489      ;
; 0.609  ; RS232_T1:U1|TXD2_Bf[0]   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.673      ; 1.497      ;
; 0.619  ; RS232_T1:U1|TXD2_Bf[4]   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.675      ; 1.509      ;
; 0.650  ; RS232_T1:U1|TXD2_Bf[7]   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.675      ; 1.540      ;
; 0.669  ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.955      ;
; 0.670  ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.956      ;
; 0.673  ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.959      ;
; 0.680  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 0.966      ;
; 0.691  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 0.976      ;
; 0.692  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 0.977      ;
; 0.773  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.059      ;
; 0.798  ; RS232_T1:U1|TXD2_Bf[6]   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.675      ; 1.688      ;
; 0.814  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.100      ;
; 0.833  ; RS232_T1:U1|TXD2_Bf[5]   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.675      ; 1.723      ;
; 0.917  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.202      ;
; 0.918  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.204      ;
; 0.947  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.233      ;
; 0.947  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.233      ;
; 0.948  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.234      ;
; 1.000  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_B_Clr     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.672      ; 1.887      ;
; 1.010  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.295      ;
; 1.016  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.301      ;
; 1.026  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.312      ;
; 1.027  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.313      ;
; 1.074  ; RS232_T1:U1|TXD2_Bf[3]   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.675      ; 1.964      ;
; 1.111  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.396      ;
; 1.153  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.671      ; 2.039      ;
; 1.154  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.671      ; 2.040      ;
; 1.157  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.671      ; 2.043      ;
; 1.160  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.671      ; 2.046      ;
; 1.193  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.479      ;
; 1.196  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|T_Half_f     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.672      ; 2.083      ;
; 1.199  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.484      ;
; 1.255  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.540      ;
; 1.268  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.671      ; 2.154      ;
; 1.276  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.671      ; 2.162      ;
; 1.279  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.671      ; 2.165      ;
; 1.280  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.671      ; 2.166      ;
; 1.282  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.568      ;
; 1.290  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TX           ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.672      ; 2.177      ;
; 1.321  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.606      ;
; 1.369  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.655      ;
; 1.400  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.686      ;
; 1.505  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.072      ; 1.792      ;
; 1.517  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[3] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.670      ; 2.402      ;
; 1.517  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[2] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.670      ; 2.402      ;
; 1.517  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[1] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.670      ; 2.402      ;
; 1.517  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[0] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.670      ; 2.402      ;
; 1.522  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.807      ;
; 1.523  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.808      ;
; 1.526  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.811      ;
; 1.529  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.814      ;
; 1.530  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.816      ;
; 1.533  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.819      ;
; 1.540  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[2]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.672      ; 2.427      ;
; 1.540  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[1]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.672      ; 2.427      ;
; 1.553  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.838      ;
; 1.561  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.071      ; 1.847      ;
; 1.574  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.859      ;
; 1.575  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.860      ;
; 1.578  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.070      ; 1.863      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.299 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.060      ; 0.574      ;
; 0.302 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.060      ; 0.577      ;
; 0.342 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.016      ; 0.573      ;
; 0.346 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.052      ; 0.613      ;
; 0.377 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.050      ; 0.642      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.490 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.775      ;
; 0.697 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.982      ;
; 0.703 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.988      ;
; 0.704 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.989      ;
; 0.712 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 0.997      ;
; 0.739 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.022      ; 0.976      ;
; 0.743 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.028      ;
; 0.747 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.032      ;
; 0.749 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.034      ;
; 0.751 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.036      ;
; 0.788 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.073      ;
; 0.846 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.131      ;
; 0.848 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.133      ;
; 0.860 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.145      ;
; 0.866 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.151      ;
; 0.874 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.159      ;
; 0.875 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.160      ;
; 0.894 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.179      ;
; 0.953 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.238      ;
; 0.992 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.277      ;
; 1.007 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.292      ;
; 1.019 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.304      ;
; 1.022 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.307      ;
; 1.022 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.307      ;
; 1.023 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.308      ;
; 1.024 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.309      ;
; 1.037 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.322      ;
; 1.038 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.323      ;
; 1.101 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.386      ;
; 1.108 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.393      ;
; 1.114 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.399      ;
; 1.129 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.414      ;
; 1.141 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.426      ;
; 1.144 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.429      ;
; 1.144 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.429      ;
; 1.157 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.021      ; 1.393      ;
; 1.159 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.444      ;
; 1.170 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.455      ;
; 1.188 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.473      ;
; 1.211 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.496      ;
; 1.220 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.505      ;
; 1.234 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.021      ; 1.470      ;
; 1.235 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.520      ;
; 1.236 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.521      ;
; 1.247 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.532      ;
; 1.247 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.532      ;
; 1.251 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.536      ;
; 1.252 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.537      ;
; 1.253 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 1.536      ;
; 1.262 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.547      ;
; 1.263 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.548      ;
; 1.266 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.551      ;
; 1.266 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.551      ;
; 1.281 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.566      ;
; 1.289 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.574      ;
; 1.292 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.577      ;
; 1.328 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.613      ;
; 1.342 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.627      ;
; 1.369 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.654      ;
; 1.373 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.658      ;
; 1.374 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.659      ;
; 1.384 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.669      ;
; 1.387 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 1.670      ;
; 1.388 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.673      ;
; 1.435 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.720      ;
; 1.457 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.021      ; 1.693      ;
; 1.460 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.745      ;
; 1.472 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.757      ;
; 1.491 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.776      ;
; 1.506 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.791      ;
; 1.517 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.802      ;
; 1.517 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 1.800      ;
; 1.577 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.862      ;
; 1.613 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.898      ;
; 1.616 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.901      ;
; 1.649 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.934      ;
; 1.672 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.957      ;
; 1.696 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 1.981      ;
; 1.734 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.068      ; 2.017      ;
; 1.761 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.046      ;
; 1.785 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.018      ; 2.018      ;
; 1.803 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.021      ; 2.039      ;
; 1.815 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.100      ;
; 1.830 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.115      ;
; 1.830 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.115      ;
; 1.830 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.115      ;
; 1.830 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.115      ;
; 1.830 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.070      ; 2.115      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.384 ; MCP3202_Driver:U3|MCP3202Dis[1]   ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U3|MCP3202_tryN[1] ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U3|MCP3202_S       ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.384 ; MCP3202_Driver:U3|MCP3202_Di      ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.669      ;
; 0.399 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.684      ;
; 0.451 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.736      ;
; 0.480 ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.766      ;
; 0.482 ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.768      ;
; 0.485 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.770      ;
; 0.494 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.780      ;
; 0.495 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.781      ;
; 0.496 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.782      ;
; 0.627 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.913      ;
; 0.650 ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.936      ;
; 0.696 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 0.982      ;
; 0.701 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.986      ;
; 0.701 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 0.986      ;
; 0.706 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 0.990      ;
; 0.707 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 0.991      ;
; 0.732 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.017      ;
; 0.742 ; MCP3202_Driver:U3|MCP3202Dis[1]   ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.027      ;
; 0.746 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.031      ;
; 0.775 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.060      ;
; 0.857 ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.141      ;
; 0.866 ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.151      ;
; 0.874 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.159      ;
; 1.009 ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.293      ;
; 1.025 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.310      ;
; 1.025 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.310      ;
; 1.028 ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.312      ;
; 1.030 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.315      ;
; 1.045 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.330      ;
; 1.071 ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.355      ;
; 1.084 ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.058      ; 1.357      ;
; 1.092 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.377      ;
; 1.094 ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.378      ;
; 1.117 ; MCP3202_Driver:U3|MCP3202_ADs[11] ; MCP3202_Driver:U3|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.074      ; 1.406      ;
; 1.117 ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.403      ;
; 1.121 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.406      ;
; 1.130 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; MCP3202_Driver:U3|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.074      ; 1.419      ;
; 1.142 ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.090      ; 1.447      ;
; 1.147 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.432      ;
; 1.152 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.437      ;
; 1.167 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.452      ;
; 1.178 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.463      ;
; 1.254 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.538      ;
; 1.254 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.539      ;
; 1.264 ; MCP3202_Driver:U3|MCP3202Dis[1]   ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.550      ;
; 1.316 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.059      ; 1.590      ;
; 1.355 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.641      ;
; 1.363 ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.656      ;
; 1.372 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.657      ;
; 1.390 ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 1.683      ;
; 1.406 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.074      ; 1.695      ;
; 1.414 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.694      ;
; 1.443 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.727      ;
; 1.449 ; MCP3202_Driver:U3|MCP3202_tryN[1] ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 1.729      ;
; 1.456 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.740      ;
; 1.461 ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.050      ; 1.726      ;
; 1.485 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.061      ; 1.761      ;
; 1.487 ; MCP3202_Driver:U3|MCP3202_ADs[11] ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.061      ; 1.763      ;
; 1.489 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.774      ;
; 1.489 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.774      ;
; 1.489 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.774      ;
; 1.489 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.774      ;
; 1.516 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.061      ; 1.792      ;
; 1.537 ; MCP3202_Driver:U3|MCP3202_CLK     ; MCP3202_Driver:U3|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.822      ;
; 1.560 ; MCP3202_Driver:U3|MCP3202_CLK     ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 1.845      ;
; 1.597 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.881      ;
; 1.625 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.909      ;
; 1.630 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 1.914      ;
; 1.692 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.978      ;
; 1.692 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.978      ;
; 1.692 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.978      ;
; 1.692 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.978      ;
; 1.692 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 1.978      ;
; 1.717 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.061      ; 1.993      ;
; 1.731 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.015      ;
; 1.739 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.023      ;
; 1.740 ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.085      ; 2.040      ;
; 1.743 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.028      ;
; 1.754 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 2.034      ;
; 1.762 ; MCP3202_Driver:U3|MCP3202_tryN[1] ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.065      ; 2.042      ;
; 1.771 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.055      ;
; 1.792 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.062      ; 2.069      ;
; 1.812 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.066      ; 2.093      ;
; 1.843 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.127      ;
; 1.844 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.070      ; 2.129      ;
; 1.863 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.147      ;
; 1.876 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.160      ;
; 1.885 ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.078      ; 2.178      ;
; 1.917 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.203      ;
; 1.917 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.203      ;
; 1.917 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.203      ;
; 1.917 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.203      ;
; 1.917 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.071      ; 2.203      ;
; 1.925 ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.063      ; 2.203      ;
; 1.925 ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.063      ; 2.203      ;
; 1.930 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.069      ; 2.214      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.501 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.166      ; 0.687      ;
; 0.545 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.122      ; 0.687      ;
; 0.560 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.124      ; 0.704      ;
; 0.568 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.120      ; 0.708      ;
; 0.573 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.115      ; 0.708      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'S_RESET_T'                                                                            ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 3.251 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 0.000        ; -2.196     ; 1.065      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -6.026 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 5.716      ;
; -6.026 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 5.716      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 5.716      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.318     ; 5.710      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.319     ; 5.709      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 5.716      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 5.716      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.318     ; 5.710      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.319     ; 5.709      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.319     ; 5.709      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.319     ; 5.709      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.318     ; 5.710      ;
; -6.026 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.318     ; 5.710      ;
; -6.025 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 5.717      ;
; -6.025 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 5.715      ;
; -6.025 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 5.715      ;
; -6.025 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 5.715      ;
; -6.025 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 5.717      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.718      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 5.717      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.718      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.718      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.718      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 5.717      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.718      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.718      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.718      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 5.717      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 5.715      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.312     ; 5.715      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 5.717      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.311     ; 5.716      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.718      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 5.717      ;
; -6.025 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.310     ; 5.717      ;
; -6.024 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.717      ;
; -6.024 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.717      ;
; -6.024 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.717      ;
; -6.024 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.309     ; 5.717      ;
; -6.021 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.314     ; 5.709      ;
; -6.021 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.314     ; 5.709      ;
; -5.806 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.479     ; 5.329      ;
; -5.806 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.479     ; 5.329      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.479     ; 5.329      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.485     ; 5.323      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.486     ; 5.322      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.479     ; 5.329      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.479     ; 5.329      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.485     ; 5.323      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.486     ; 5.322      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.486     ; 5.322      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.486     ; 5.322      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.485     ; 5.323      ;
; -5.806 ; LCMx[0]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.485     ; 5.323      ;
; -5.805 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 5.330      ;
; -5.805 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.479     ; 5.328      ;
; -5.805 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.479     ; 5.328      ;
; -5.805 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.479     ; 5.328      ;
; -5.805 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 5.330      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.476     ; 5.331      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 5.330      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.476     ; 5.331      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.476     ; 5.331      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.476     ; 5.331      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 5.330      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.476     ; 5.331      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.476     ; 5.331      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.476     ; 5.331      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 5.330      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.479     ; 5.328      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.479     ; 5.328      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.477     ; 5.330      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.478     ; 5.329      ;
; -5.805 ; LCMx[0]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -1.476     ; 5.331      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'TX_W'                                                                                            ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -2.726 ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.672     ; 3.056      ;
; 0.290  ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.500        ; 3.039      ; 3.501      ;
; 0.452  ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 1.000        ; 3.039      ; 3.839      ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.677 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.603     ; 2.076      ;
; -1.677 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.603     ; 2.076      ;
; -1.311 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.608     ; 1.705      ;
; -1.311 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 1.000        ; -0.608     ; 1.705      ;
; -1.311 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.608     ; 1.705      ;
; -1.311 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.608     ; 1.705      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[17]'                                                                         ;
+--------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; -1.507 ; Rx_R                   ; Rx_R    ; FD[17]       ; FD[17]      ; 1.000        ; -0.071     ; 2.438      ;
; -1.307 ; RS232_R2:U2|Rx_B_Empty ; Rx_R    ; FD[0]        ; FD[17]      ; 0.500        ; 0.273      ; 2.082      ;
+--------+------------------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'RS232_T1:U1|Tx_f'                                                                   ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; 0.245 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.542      ; 4.049      ;
; 0.245 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.542      ; 4.049      ;
; 0.245 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.542      ; 4.049      ;
; 0.245 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.542      ; 4.049      ;
; 0.245 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 3.542      ; 4.049      ;
; 0.430 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.542      ; 4.364      ;
; 0.430 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.542      ; 4.364      ;
; 0.430 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.542      ; 4.364      ;
; 0.430 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.542      ; 4.364      ;
; 0.430 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 3.542      ; 4.364      ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.287 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.011      ;
; 0.287 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.011      ;
; 0.287 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.011      ;
; 0.287 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.011      ;
; 0.287 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.011      ;
; 0.287 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.011      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.554      ; 4.008      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.010      ;
; 0.288 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.560      ; 4.014      ;
; 0.289 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.009      ;
; 0.289 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 3.556      ; 4.009      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.554      ; 4.233      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.563 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.235      ;
; 0.564 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.234      ;
; 0.564 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.234      ;
; 0.564 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.560      ; 4.238      ;
; 0.564 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 3.556      ; 4.234      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[0]'                                                                                      ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.442 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.873      ;
; -0.434 ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.881      ;
; -0.434 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.881      ;
; -0.434 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.881      ;
; -0.434 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.881      ;
; -0.434 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.870      ; 3.881      ;
; -0.287 ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.718      ; 3.876      ;
; -0.287 ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.718      ; 3.876      ;
; -0.287 ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; 0.000        ; 3.718      ; 3.876      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.169 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.646      ;
; -0.158 ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.657      ;
; -0.158 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.657      ;
; -0.158 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.657      ;
; -0.158 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.657      ;
; -0.158 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.870      ; 3.657      ;
; 0.486  ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.718      ; 4.149      ;
; 0.486  ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.718      ; 4.149      ;
; 0.486  ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; -0.500       ; 3.718      ; 4.149      ;
; 0.988  ; LCMP_RESET ; LCM_com_data[20][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.877      ; 5.320      ;
; 0.988  ; LCMP_RESET ; LCM_com_data[20][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.877      ; 5.320      ;
; 0.988  ; LCMP_RESET ; LCM_com_data[19][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.326      ;
; 0.988  ; LCMP_RESET ; LCM_com_data[17][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.326      ;
; 0.988  ; LCMP_RESET ; LCM_com_data[18][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.326      ;
; 0.988  ; LCMP_RESET ; LCM_com_data[7][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.326      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[0][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.881      ; 5.325      ;
; 0.989  ; LCMP_RESET ; LCM_INI[4]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.882      ; 5.326      ;
; 0.989  ; LCMP_RESET ; LCM_INI[1]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.882      ; 5.326      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[1][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.327      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[16][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.882      ; 5.326      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[2][7]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.327      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[3][5]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.881      ; 5.325      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[4][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.327      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[13][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.327      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[12][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.882      ; 5.326      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[14][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.327      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[12][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.327      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[6][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.327      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[6][5]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.881      ; 5.325      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[7][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.881      ; 5.325      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[20][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.882      ; 5.326      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[13][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.881      ; 5.325      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[10][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.881      ; 5.325      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[8][3]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.882      ; 5.326      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[7][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.881      ; 5.325      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[10][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.881      ; 5.325      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[9][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.883      ; 5.327      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[8][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.882      ; 5.326      ;
; 0.989  ; LCMP_RESET ; LCM_com_data[9][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.882      ; 5.326      ;
; 0.990  ; LCMP_RESET ; LCMPok                         ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; \LCM_P:SW                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_RESET                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LN~_emulated                   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_INI[3]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_INI[2]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_INI[0]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_com_data[9][6]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_com_data[19][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_com_data[20][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_com_data[18][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_com_data[18][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_com_data[18][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_com_data[9][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_com_data[9][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.990  ; LCMP_RESET ; LCM_com_data[8][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.880      ; 5.325      ;
; 0.992  ; LCMP_RESET ; LCM_com_data[10][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.873      ; 5.320      ;
; 0.992  ; LCMP_RESET ; LCM_com_data[19][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.872      ; 5.319      ;
; 0.992  ; LCMP_RESET ; LCM_com_data[17][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.873      ; 5.320      ;
; 0.992  ; LCMP_RESET ; LCM_com_data[2][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.872      ; 5.319      ;
; 0.992  ; LCMP_RESET ; LCM_com_data[8][1]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.872      ; 5.319      ;
; 0.992  ; LCMP_RESET ; LCM_com_data[17][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.872      ; 5.319      ;
; 0.992  ; LCMP_RESET ; LCM_com_data[19][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.873      ; 5.320      ;
; 0.992  ; LCMP_RESET ; LCM_com_data[10][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 3.873      ; 5.320      ;
; 1.489  ; LCM[0]     ; LCM_com_data[20][1]            ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 4.726      ;
; 1.489  ; LCM[0]     ; LCM_com_data[20][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 3.022      ; 4.726      ;
; 1.489  ; LCM[0]     ; LCM_com_data[19][1]            ; FD[17]       ; FD[0]       ; 0.000        ; 3.028      ; 4.732      ;
; 1.489  ; LCM[0]     ; LCM_com_data[17][1]            ; FD[17]       ; FD[0]       ; 0.000        ; 3.028      ; 4.732      ;
; 1.489  ; LCM[0]     ; LCM_com_data[18][1]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 3.028      ; 4.732      ;
; 1.489  ; LCM[0]     ; LCM_com_data[7][1]~_emulated   ; FD[17]       ; FD[0]       ; 0.000        ; 3.028      ; 4.732      ;
; 1.490  ; LCM[0]     ; LCM_com_data[0][2]             ; FD[17]       ; FD[0]       ; 0.000        ; 3.026      ; 4.731      ;
; 1.490  ; LCM[0]     ; LCM_INI[4]                     ; FD[17]       ; FD[0]       ; 0.000        ; 3.027      ; 4.732      ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.156 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.024      ;
; -0.156 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.024      ;
; -0.156 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.729      ; 4.028      ;
; -0.156 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.024      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.723      ; 4.023      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; -0.155 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 3.725      ; 4.025      ;
; 0.136  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.816      ;
; 0.136  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.816      ;
; 0.136  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.816      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.723      ; 3.815      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.817      ;
; 0.137  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.729      ; 3.821      ;
; 0.138  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.818      ;
; 0.138  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.818      ;
; 0.138  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.818      ;
; 0.138  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.818      ;
; 0.138  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.818      ;
; 0.138  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 3.725      ; 3.818      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'TX_W'                                                                                             ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -0.022 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.000        ; 3.187      ; 3.610      ;
; 0.144  ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; -0.500       ; 3.187      ; 3.276      ;
; 2.923  ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.355     ; 2.783      ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'RS232_T1:U1|Tx_f'                                                                     ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; -0.007 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.711      ; 4.149      ;
; -0.007 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.711      ; 4.149      ;
; -0.007 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.711      ; 4.149      ;
; -0.007 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.711      ; 4.149      ;
; -0.007 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 3.711      ; 4.149      ;
; 0.198  ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.711      ; 3.854      ;
; 0.198  ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.711      ; 3.854      ;
; 0.198  ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.711      ; 3.854      ;
; 0.198  ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.711      ; 3.854      ;
; 0.198  ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 3.711      ; 3.854      ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[17]'                                                                         ;
+-------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; 1.532 ; RS232_R2:U2|Rx_B_Empty ; Rx_R    ; FD[0]        ; FD[17]      ; -0.500       ; 0.626      ; 1.873      ;
; 1.976 ; Rx_R                   ; Rx_R    ; FD[17]       ; FD[17]      ; 0.000        ; 0.071      ; 2.262      ;
+-------+------------------------+---------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 1.587 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; -0.253     ; 1.549      ;
; 1.587 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 0.000        ; -0.253     ; 1.549      ;
; 1.587 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; -0.253     ; 1.549      ;
; 1.587 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; -0.253     ; 1.549      ;
; 1.899 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; -0.248     ; 1.866      ;
; 1.899 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; -0.248     ; 1.866      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.268  ; 0.484        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; 0.329  ; 0.513        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.538  ; 0.538        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[0]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[1]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[2]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[3]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[4]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[5]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[6]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; DBi[7]                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCMPok                         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[0]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[1]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[2]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[3]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_INI[4]                     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_RESET                      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][2]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[6][2]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][6]~_emulated   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; LN~_emulated                   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS                             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|R_Half_f           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[0]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[1]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[2]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[3]     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[4]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[5]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[6]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[7]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxDs[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rx_B_Empty         ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rx_R2~_emulated    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|Rx_f               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rx_s[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[12] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[13] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[14] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|Tx_f               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[12] ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+--------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                  ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202Dis[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CLK     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CS      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_Di      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_S       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ok      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[0]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[1]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[2]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[3]            ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[4]            ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[0]  ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[10] ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[11] ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[1]  ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[2]  ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[6]  ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[8]  ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[9]  ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[0]  ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[3]  ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[4]  ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[5]  ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[5]  ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[6]  ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CLK     ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_Di      ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[0]            ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[1]            ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[2]            ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[3]            ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[4]            ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202Dis[1]   ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[7]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[3]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[4]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[7]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[8]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[0]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[10] ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[11] ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[1]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[2]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[3]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[4]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[5]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[6]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[7]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[8]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[9]  ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CS      ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_S       ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ok      ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[0] ;
; 0.045  ; 0.261        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[1] ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[10] ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[11] ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[1]  ;
; 0.046  ; 0.262        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[9]  ;
; 0.047  ; 0.263        ; 0.216          ; High Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[2]  ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|inclk[0]            ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[4] ; Rise       ; FD[4]~clkctrl|outclk              ;
+--------+--------------+----------------+------------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.043  ; 0.259        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.044  ; 0.260        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.313  ; 0.313        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.314  ; 0.314        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.544  ; 0.728        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.545  ; 0.729        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.677  ; 0.677        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.678  ; 0.678        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; CHs~reg0                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; CMDn[0]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; CMDn[1]                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; Rx_R                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; S_RESET_T               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; TX_W                    ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[0]                 ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[1]                 ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; S_RESET_T               ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; TX_W                    ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.083  ; 0.299        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.084  ; 0.300        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; CHs~reg0                ;
; 0.084  ; 0.300        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.084  ; 0.300        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; Rx_R                    ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.284  ; 0.500        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.315  ; 0.499        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[0]|clk             ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[1]|clk             ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; S_RESET_T|clk           ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; TX_W|clk                ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.353  ; 0.353        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; CHs~reg0|clk            ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.354  ; 0.354        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; Rx_R|clk                ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.446  ; 0.446        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; CHs~reg0                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[0]                 ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[1]                 ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; Rx_R                    ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; TX_W                    ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.507  ; 0.691        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.508  ; 0.692        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; S_RESET_T               ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.552  ; 0.552        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; CHs~reg0|clk            ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[0]|clk             ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[1]|clk             ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; Rx_R|clk                ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; TX_W|clk                ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.640  ; 0.640        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'                                                         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.042  ; 0.258        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.312  ; 0.312        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.547  ; 0.731        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.680  ; 0.680        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'TX_W'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.202  ; 0.418        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.203  ; 0.419        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.203  ; 0.419        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.203  ; 0.419        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.392  ; 0.576        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.393  ; 0.577        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W~clkctrl|inclk[0]  ;
; 0.470  ; 0.470        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W~clkctrl|outclk    ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.472  ; 0.472        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.473  ; 0.473        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.525  ; 0.525        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.526  ; 0.526        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W~clkctrl|inclk[0]  ;
; 0.528  ; 0.528        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W~clkctrl|outclk    ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.224 ; 0.224        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.225 ; 0.225        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.225 ; 0.225        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.227 ; 0.227        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.227 ; 0.227        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.228 ; 0.228        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.229 ; 0.229        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.230 ; 0.230        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.231 ; 0.231        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.233 ; 0.233        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.234 ; 0.234        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.235 ; 0.235        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.242 ; 0.242        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.256 ; 0.256        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.257 ; 0.257        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.257 ; 0.257        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.258 ; 0.258        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.258 ; 0.258        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datac              ;
; 0.261 ; 0.261        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.262 ; 0.262        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datac             ;
; 0.262 ; 0.262        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|datac             ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.263 ; 0.263        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.265 ; 0.265        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.267 ; 0.267        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datad             ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datad             ;
; 0.271 ; 0.271        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datad              ;
; 0.273 ; 0.273        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datad              ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datad             ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datad             ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datad             ;
; 0.274 ; 0.274        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.275 ; 0.275        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datad             ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datad             ;
; 0.276 ; 0.276        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|dataa             ;
; 0.277 ; 0.277        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datad             ;
; 0.278 ; 0.278        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datac              ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datad              ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datac              ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datac              ;
; 0.279 ; 0.279        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datac              ;
; 0.280 ; 0.280        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datac              ;
; 0.280 ; 0.280        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|datad              ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datad             ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datad             ;
; 0.281 ; 0.281        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datac             ;
; 0.283 ; 0.283        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datac             ;
; 0.283 ; 0.283        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datac             ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|inclk[0] ;
; 0.320 ; 0.320        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|outclk   ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch              ;
; 0.330 ; 0.330        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.332 ; 0.332        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][6]~latch               ;
; 0.360 ; 0.360        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.361 ; 0.361        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.362 ; 0.362        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.369 ; 0.369        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.376 ; 0.376        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.378 ; 0.378        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[9][6]~latch|datad         ;
; 0.383 ; 0.383        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.384 ; 0.384        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LN~latch|datac                         ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.425 ; 0.425        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.475 ; 0.475        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.521 ; 0.521        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.524 ; 0.524        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.571 ; 0.571        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.611 ; 0.611        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.611 ; 0.611        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|datac                         ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.616 ; 0.616        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[9][6]~latch|datad         ;
; 0.617 ; 0.617        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.618 ; 0.618        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.619 ; 0.619        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.626 ; 0.626        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.631 ; 0.631        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LN~latch                               ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.260 ; 0.260        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.268 ; 0.268        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.269 ; 0.269        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.270 ; 0.270        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.282 ; 0.282        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.283 ; 0.283        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.284 ; 0.284        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.323 ; 0.323        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.323 ; 0.323        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.670 ; 0.670        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.708 ; 0.708        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.708 ; 0.708        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.708 ; 0.708        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.709 ; 0.709        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.721 ; 0.721        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.721 ; 0.721        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.721 ; 0.721        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.722 ; 0.722        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.729 ; 0.729        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.742 ; 0.742        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'S_RESET_T'                                                       ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; 0.334 ; 0.334        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|datad    ;
; 0.342 ; 0.342        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.651 ; 0.651        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
; 0.659 ; 0.659        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|datad    ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RD         ; FD[0]      ; 2.020 ; 2.020 ; Fall       ; FD[0]           ;
; rstP99     ; FD[17]     ; 3.691 ; 3.671 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 4.954 ; 4.742 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.465 ; 1.511 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.465 ; 1.511 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; FD[0]      ; -1.032 ; -1.092 ; Fall       ; FD[0]           ;
; rstP99     ; FD[17]     ; -1.273 ; -1.486 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.725 ; -0.794 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.910 ; -0.948 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.910 ; -0.948 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+---------------------------------------------------------------------------------+
; Clock to Output Times                                                           ;
+-------------+------------------+--------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+-------+------------+------------------+
; DB_io[*]    ; FD[0]            ; 9.355  ; 9.001 ; Rise       ; FD[0]            ;
;  DB_io[0]   ; FD[0]            ; 9.355  ; 9.001 ; Rise       ; FD[0]            ;
;  DB_io[1]   ; FD[0]            ; 9.214  ; 8.770 ; Rise       ; FD[0]            ;
;  DB_io[2]   ; FD[0]            ; 9.067  ; 8.716 ; Rise       ; FD[0]            ;
;  DB_io[3]   ; FD[0]            ; 9.327  ; 8.918 ; Rise       ; FD[0]            ;
; RSo         ; FD[0]            ; 8.831  ; 8.569 ; Rise       ; FD[0]            ;
; CHs         ; FD[17]           ; 9.490  ; 9.197 ; Rise       ; FD[17]           ;
; MCP3202_CLK ; FD[4]            ; 10.110 ; 9.889 ; Rise       ; FD[4]            ;
; MCP3202_CS  ; FD[4]            ; 8.052  ; 8.372 ; Rise       ; FD[4]            ;
; MCP3202_Di  ; FD[4]            ; 8.578  ; 8.180 ; Rise       ; FD[4]            ;
; DB_io[*]    ; FD[7]            ; 8.954  ; 8.613 ; Rise       ; FD[7]            ;
;  DB_io[0]   ; FD[7]            ; 8.954  ; 8.613 ; Rise       ; FD[7]            ;
;  DB_io[1]   ; FD[7]            ; 8.364  ; 8.190 ; Rise       ; FD[7]            ;
;  DB_io[2]   ; FD[7]            ; 8.317  ; 8.190 ; Rise       ; FD[7]            ;
;  DB_io[3]   ; FD[7]            ; 8.779  ; 8.405 ; Rise       ; FD[7]            ;
; Eo          ; FD[7]            ; 7.935  ; 7.657 ; Rise       ; FD[7]            ;
; RSo         ; FD[7]            ; 8.299  ; 7.995 ; Rise       ; FD[7]            ;
; RWo         ; FD[7]            ; 7.974  ; 7.716 ; Rise       ; FD[7]            ;
; DB_io[*]    ; LCM_RESET        ; 8.979  ; 8.609 ; Rise       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 8.643  ; 8.330 ; Rise       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 8.430  ; 8.134 ; Rise       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 8.397  ; 8.086 ; Rise       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 8.979  ; 8.609 ; Rise       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 8.428  ; 8.113 ; Rise       ; LCM_RESET        ;
; DB_io[*]    ; LCM_RESET        ; 7.582  ; 7.307 ; Fall       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 7.148  ; 6.800 ; Fall       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 7.528  ; 7.229 ; Fall       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 7.582  ; 7.307 ; Fall       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 7.515  ; 7.094 ; Fall       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 6.512  ; 6.164 ; Fall       ; LCM_RESET        ;
; TX          ; RS232_T1:U1|Tx_f ; 7.735  ; 7.998 ; Rise       ; RS232_T1:U1|Tx_f ;
+-------------+------------------+--------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DB_io[*]    ; FD[0]            ; 8.713 ; 8.363 ; Rise       ; FD[0]            ;
;  DB_io[0]   ; FD[0]            ; 9.035 ; 8.677 ; Rise       ; FD[0]            ;
;  DB_io[1]   ; FD[0]            ; 8.933 ; 8.504 ; Rise       ; FD[0]            ;
;  DB_io[2]   ; FD[0]            ; 8.713 ; 8.363 ; Rise       ; FD[0]            ;
;  DB_io[3]   ; FD[0]            ; 9.006 ; 8.596 ; Rise       ; FD[0]            ;
; RSo         ; FD[0]            ; 8.531 ; 8.261 ; Rise       ; FD[0]            ;
; CHs         ; FD[17]           ; 9.201 ; 8.916 ; Rise       ; FD[17]           ;
; MCP3202_CLK ; FD[4]            ; 9.854 ; 9.645 ; Rise       ; FD[4]            ;
; MCP3202_CS  ; FD[4]            ; 7.817 ; 8.128 ; Rise       ; FD[4]            ;
; MCP3202_Di  ; FD[4]            ; 8.326 ; 7.940 ; Rise       ; FD[4]            ;
; DB_io[*]    ; FD[7]            ; 7.393 ; 7.393 ; Rise       ; FD[7]            ;
;  DB_io[0]   ; FD[7]            ; 7.393 ; 7.393 ; Rise       ; FD[7]            ;
;  DB_io[1]   ; FD[7]            ; 7.393 ; 7.393 ; Rise       ; FD[7]            ;
;  DB_io[2]   ; FD[7]            ; 7.393 ; 7.393 ; Rise       ; FD[7]            ;
;  DB_io[3]   ; FD[7]            ; 7.393 ; 7.393 ; Rise       ; FD[7]            ;
; Eo          ; FD[7]            ; 7.707 ; 7.437 ; Rise       ; FD[7]            ;
; RSo         ; FD[7]            ; 8.033 ; 7.707 ; Rise       ; FD[7]            ;
; RWo         ; FD[7]            ; 7.745 ; 7.495 ; Rise       ; FD[7]            ;
; DB_io[*]    ; LCM_RESET        ; 7.462 ; 7.131 ; Rise       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 7.462 ; 7.131 ; Rise       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 7.878 ; 7.578 ; Rise       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 7.993 ; 7.689 ; Rise       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 7.863 ; 7.460 ; Rise       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 6.813 ; 6.480 ; Rise       ; LCM_RESET        ;
; DB_io[*]    ; LCM_RESET        ; 6.962 ; 6.626 ; Fall       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 6.962 ; 6.626 ; Fall       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 7.320 ; 6.947 ; Fall       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 7.378 ; 7.110 ; Fall       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 7.315 ; 6.907 ; Fall       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 6.353 ; 6.015 ; Fall       ; LCM_RESET        ;
; TX          ; RS232_T1:U1|Tx_f ; 7.521 ; 7.775 ; Rise       ; RS232_T1:U1|Tx_f ;
+-------------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------+
; Fast 1200mV 0C Model Setup Summary         ;
+------------------+---------+---------------+
; Clock            ; Slack   ; End Point TNS ;
+------------------+---------+---------------+
; LCMP_RESET       ; -13.025 ; -265.629      ;
; FD[0]            ; -3.232  ; -197.729      ;
; FD[17]           ; -2.528  ; -36.303       ;
; FD[7]            ; -1.300  ; -7.315        ;
; S_RESET_T        ; -1.217  ; -1.217        ;
; FD[4]            ; -1.037  ; -39.522       ;
; TX_W             ; -1.020  ; -5.864        ;
; RS232_T1:U1|Tx_f ; -0.582  ; -8.196        ;
; gckP31           ; -0.346  ; -1.792        ;
; LCM_RESET        ; 0.027   ; 0.000         ;
+------------------+---------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Hold Summary         ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; FD[0]            ; -1.453 ; -13.275       ;
; gckP31           ; -0.868 ; -9.475        ;
; LCMP_RESET       ; -0.784 ; -5.305        ;
; TX_W             ; -0.326 ; -2.318        ;
; RS232_T1:U1|Tx_f ; -0.178 ; -1.967        ;
; FD[17]           ; -0.144 ; -0.388        ;
; FD[7]            ; 0.085  ; 0.000         ;
; FD[4]            ; 0.167  ; 0.000         ;
; LCM_RESET        ; 0.238  ; 0.000         ;
; S_RESET_T        ; 1.597  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Recovery Summary     ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; FD[0]            ; -2.606 ; -156.097      ;
; TX_W             ; -0.705 ; -0.705        ;
; FD[17]           ; -0.511 ; -0.511        ;
; FD[4]            ; -0.319 ; -1.206        ;
; RS232_T1:U1|Tx_f ; 0.102  ; 0.000         ;
; FD[7]            ; 0.138  ; 0.000         ;
+------------------+--------+---------------+


+-------------------------------------------+
; Fast 1200mV 0C Model Removal Summary      ;
+------------------+--------+---------------+
; Clock            ; Slack  ; End Point TNS ;
+------------------+--------+---------------+
; FD[0]            ; -0.299 ; -4.983        ;
; TX_W             ; -0.250 ; -0.250        ;
; RS232_T1:U1|Tx_f ; -0.140 ; -0.700        ;
; FD[7]            ; -0.079 ; -1.708        ;
; FD[4]            ; 0.730  ; 0.000         ;
; FD[17]           ; 0.877  ; 0.000         ;
+------------------+--------+---------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+------------------+--------+----------------------+
; Clock            ; Slack  ; End Point TNS        ;
+------------------+--------+----------------------+
; gckP31           ; -3.000 ; -22.017              ;
; FD[0]            ; -1.000 ; -112.000             ;
; FD[4]            ; -1.000 ; -49.000              ;
; FD[7]            ; -1.000 ; -22.000              ;
; FD[17]           ; -1.000 ; -21.000              ;
; RS232_T1:U1|Tx_f ; -1.000 ; -18.000              ;
; TX_W             ; -1.000 ; -9.000               ;
; LCM_RESET        ; 0.348  ; 0.000                ;
; S_RESET_T        ; 0.376  ; 0.000                ;
; LCMP_RESET       ; 0.404  ; 0.000                ;
+------------------+--------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCMP_RESET'                                                                                                 ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                         ; To Node              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+
; -13.025 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.915      ; 14.451     ;
; -12.958 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.933      ; 14.395     ;
; -12.955 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.916      ; 14.382     ;
; -12.951 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.916      ; 14.378     ;
; -12.905 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.934      ; 14.343     ;
; -12.892 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.924      ; 14.315     ;
; -12.880 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.915      ; 14.299     ;
; -12.850 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.924      ; 14.273     ;
; -12.821 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.924      ; 14.244     ;
; -12.820 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.934      ; 14.258     ;
; -12.814 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.932      ; 14.251     ;
; -12.810 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.916      ; 14.230     ;
; -12.806 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.916      ; 14.226     ;
; -12.758 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.915      ; 14.177     ;
; -12.744 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.933      ; 14.182     ;
; -12.740 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.933      ; 14.178     ;
; -12.716 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.915      ; 14.135     ;
; -12.714 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.845      ; 14.124     ;
; -12.687 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.915      ; 14.106     ;
; -12.672 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.845      ; 14.082     ;
; -12.643 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.845      ; 14.053     ;
; -12.633 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.830      ; 14.042     ;
; -12.580 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.831      ; 13.990     ;
; -12.579 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.830      ; 13.968     ;
; -12.569 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.924      ; 14.004     ;
; -12.527 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.924      ; 13.962     ;
; -12.526 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.831      ; 13.916     ;
; -12.498 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.924      ; 13.933     ;
; -12.495 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.831      ; 13.905     ;
; -12.441 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.831      ; 13.831     ;
; -12.373 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.961      ; 13.689     ;
; -12.331 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.961      ; 13.647     ;
; -12.309 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.961      ; 13.625     ;
; -12.238 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.934      ; 13.676     ;
; -12.097 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.927      ; 13.523     ;
; -11.978 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.916      ; 13.405     ;
; -11.963 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.918      ; 13.385     ;
; -11.919 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.848      ; 13.332     ;
; -11.913 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.831      ; 13.323     ;
; -11.907 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.832      ; 13.311     ;
; -11.865 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.832      ; 13.269     ;
; -11.859 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.831      ; 13.249     ;
; -11.843 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.832      ; 13.247     ;
; -11.842 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.832      ; 13.247     ;
; -11.833 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.916      ; 13.253     ;
; -11.800 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.832      ; 13.205     ;
; -11.778 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.832      ; 13.183     ;
; -11.774 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.927      ; 13.212     ;
; -11.767 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.933      ; 13.205     ;
; -11.737 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.964      ; 13.056     ;
; -11.688 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.924      ; 13.123     ;
; -11.543 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.924      ; 12.971     ;
; -11.477 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.941      ; 12.923     ;
; -11.271 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.835      ; 12.678     ;
; -11.206 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.835      ; 12.614     ;
; -10.623 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.942      ; 12.069     ;
; -10.617 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.977      ; 11.949     ;
; -10.547 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.911      ; 12.119     ;
; -10.477 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.940      ; 11.916     ;
; -10.477 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.912      ; 12.050     ;
; -10.473 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.912      ; 12.046     ;
; -10.343 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.931      ; 11.778     ;
; -10.299 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.861      ; 11.725     ;
; -10.298 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.839      ; 11.716     ;
; -10.244 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.839      ; 11.642     ;
; -10.154 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[19][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.940      ; 11.605     ;
; -10.151 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.848      ; 11.571     ;
; -10.086 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.848      ; 11.507     ;
; -9.850  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[10][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.929      ; 11.283     ;
; -9.754  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[9][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.911      ; 11.176     ;
; -9.609  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[9][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.911      ; 11.024     ;
; -9.543  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[9][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.928      ; 10.976     ;
; -9.525  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[10][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.826      ; 10.930     ;
; -9.500  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.912      ; 11.073     ;
; -9.471  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[10][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.826      ; 10.856     ;
; -9.466  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.977      ; 10.798     ;
; -9.373  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.917      ; 10.950     ;
; -9.326  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.852      ; 10.738     ;
; -9.318  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.917      ; 10.895     ;
; -9.270  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.847      ; 10.777     ;
; -9.224  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[9][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.920      ; 10.805     ;
; -9.215  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.847      ; 10.722     ;
; -9.173  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.916      ; 10.749     ;
; -9.166  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.917      ; 10.743     ;
; -9.137  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.853      ; 10.554     ;
; -9.111  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.854      ; 10.619     ;
; -9.105  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.849      ; 10.514     ;
; -9.070  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.846      ; 10.576     ;
; -9.063  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[8][2]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.847      ; 10.570     ;
; -9.054  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.849      ; 10.463     ;
; -9.000  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][1] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.848      ; 10.420     ;
; -8.983  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.831      ; 10.374     ;
; -8.964  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[18][0] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.849      ; 10.373     ;
; -8.936  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.833      ; 10.329     ;
; -8.935  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.848      ; 10.356     ;
; -8.933  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[8][0]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.925      ; 10.518     ;
; -8.928  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[8][3]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.831      ; 10.319     ;
; -8.916  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[18][3] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.850      ; 10.330     ;
; -8.890  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[18][2] ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.851      ; 10.395     ;
; -8.881  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[8][1]  ; FD[4]        ; LCMP_RESET  ; 1.000        ; 0.833      ; 10.274     ;
+---------+-----------------------------------+----------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[0]'                                                                                                     ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -3.232 ; LCMx[1]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.445      ;
; -3.213 ; LCMx[1]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 3.417      ;
; -3.199 ; LCMx[1]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 3.403      ;
; -3.193 ; LCMx[1]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.406      ;
; -3.193 ; LCMx[1]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.406      ;
; -3.184 ; LCMx[1]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.778     ; 3.393      ;
; -3.184 ; LCMx[1]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.778     ; 3.393      ;
; -3.184 ; LCMx[1]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.778     ; 3.393      ;
; -3.184 ; LCMx[1]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.778     ; 3.393      ;
; -3.153 ; LCMx[1]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.366      ;
; -3.131 ; LCMx[0]                  ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 3.272      ;
; -3.112 ; LCMx[0]                  ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 3.244      ;
; -3.098 ; LCMx[0]                  ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 3.230      ;
; -3.092 ; LCMx[0]                  ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 3.233      ;
; -3.092 ; LCMx[0]                  ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 3.233      ;
; -3.083 ; LCMx[0]                  ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.850     ; 3.220      ;
; -3.083 ; LCMx[0]                  ; DBi[7]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.850     ; 3.220      ;
; -3.083 ; LCMx[0]                  ; DBi[1]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.850     ; 3.220      ;
; -3.083 ; LCMx[0]                  ; DBi[3]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.850     ; 3.220      ;
; -3.052 ; LCMx[0]                  ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 3.193      ;
; -3.007 ; LCMx[1]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.219      ;
; -3.007 ; LCMx[1]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.219      ;
; -3.007 ; LCMx[1]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.219      ;
; -3.007 ; LCMx[1]                  ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.219      ;
; -3.005 ; LCMx[1]                  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.218      ;
; -3.005 ; LCMx[1]                  ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.218      ;
; -3.001 ; LCMx[1]                  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 3.205      ;
; -3.001 ; LCMx[1]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 3.205      ;
; -3.001 ; LCMx[1]                  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 3.205      ;
; -3.001 ; LCMx[1]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 3.205      ;
; -2.987 ; LCMx[1]                  ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.778     ; 3.196      ;
; -2.987 ; LCMx[1]                  ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.778     ; 3.196      ;
; -2.957 ; LCMx[1]                  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 3.161      ;
; -2.957 ; LCMx[1]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 3.161      ;
; -2.957 ; LCMx[1]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 3.161      ;
; -2.957 ; LCMx[1]                  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 3.161      ;
; -2.951 ; LCMx[1]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.164      ;
; -2.906 ; LCMx[0]                  ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 3.046      ;
; -2.906 ; LCMx[0]                  ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 3.046      ;
; -2.906 ; LCMx[0]                  ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 3.046      ;
; -2.906 ; LCMx[0]                  ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 3.046      ;
; -2.904 ; LCMx[0]                  ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 3.045      ;
; -2.904 ; LCMx[0]                  ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 3.045      ;
; -2.900 ; LCMx[0]                  ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 3.032      ;
; -2.900 ; LCMx[0]                  ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 3.032      ;
; -2.900 ; LCMx[0]                  ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 3.032      ;
; -2.900 ; LCMx[0]                  ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 3.032      ;
; -2.890 ; LCMx[1]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.102      ;
; -2.890 ; LCMx[1]                  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.102      ;
; -2.890 ; LCMx[1]                  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.102      ;
; -2.890 ; LCMx[1]                  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.102      ;
; -2.890 ; LCMx[1]                  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.102      ;
; -2.890 ; LCMx[1]                  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.102      ;
; -2.890 ; LCMx[1]                  ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.102      ;
; -2.890 ; LCMx[1]                  ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 3.102      ;
; -2.886 ; LCMx[0]                  ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.850     ; 3.023      ;
; -2.886 ; LCMx[0]                  ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.850     ; 3.023      ;
; -2.864 ; LCMx[1]                  ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 3.075      ;
; -2.864 ; LCMx[1]                  ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 3.075      ;
; -2.864 ; LCMx[1]                  ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 3.075      ;
; -2.857 ; LCMx[1]                  ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.071      ;
; -2.857 ; LCMx[1]                  ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.071      ;
; -2.857 ; LCMx[1]                  ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.071      ;
; -2.857 ; LCMx[1]                  ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.071      ;
; -2.857 ; LCMx[1]                  ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.071      ;
; -2.857 ; LCMx[1]                  ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.071      ;
; -2.857 ; LCMx[1]                  ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.071      ;
; -2.857 ; LCMx[1]                  ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.071      ;
; -2.856 ; LCMx[0]                  ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.988      ;
; -2.856 ; LCMx[0]                  ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.988      ;
; -2.856 ; LCMx[0]                  ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.988      ;
; -2.856 ; LCMx[0]                  ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.988      ;
; -2.850 ; LCMx[0]                  ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 2.991      ;
; -2.841 ; LCMx[1]                  ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.055      ;
; -2.841 ; LCMx[1]                  ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.055      ;
; -2.841 ; LCMx[1]                  ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.055      ;
; -2.841 ; LCMx[1]                  ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 3.055      ;
; -2.840 ; LCMx[1]                  ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.053      ;
; -2.840 ; LCMx[1]                  ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.053      ;
; -2.840 ; LCMx[1]                  ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.053      ;
; -2.840 ; LCMx[1]                  ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 3.053      ;
; -2.835 ; LCMx[1]                  ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 3.046      ;
; -2.835 ; LCMx[1]                  ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 3.046      ;
; -2.835 ; LCMx[1]                  ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 3.046      ;
; -2.813 ; LCM_com_data[1][0]~latch ; DBi[0]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.768     ; 3.032      ;
; -2.812 ; LCMx[1]                  ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 3.023      ;
; -2.812 ; LCMx[1]                  ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 3.023      ;
; -2.794 ; LCM_com_data[1][0]~latch ; DBi[4]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.777     ; 3.004      ;
; -2.789 ; LCMx[0]                  ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.929      ;
; -2.789 ; LCMx[0]                  ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.929      ;
; -2.789 ; LCMx[0]                  ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.929      ;
; -2.789 ; LCMx[0]                  ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.929      ;
; -2.789 ; LCMx[0]                  ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.929      ;
; -2.789 ; LCMx[0]                  ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.929      ;
; -2.789 ; LCMx[0]                  ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.929      ;
; -2.789 ; LCMx[0]                  ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.929      ;
; -2.780 ; LCM_com_data[1][0]~latch ; DBi[5]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.777     ; 2.990      ;
; -2.774 ; LCM_com_data[1][0]~latch ; DBi[6]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.768     ; 2.993      ;
; -2.774 ; LCM_com_data[1][0]~latch ; DBi[2]                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.768     ; 2.993      ;
; -2.765 ; LCM_com_data[1][0]~latch ; RS                            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.772     ; 2.980      ;
+--------+--------------------------+-------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[17]'                                                                                        ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -2.528 ; times[10]                    ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.895      ;
; -2.528 ; times[10]                    ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.895      ;
; -2.495 ; times[7]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.862      ;
; -2.495 ; times[7]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.862      ;
; -2.495 ; times[6]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.862      ;
; -2.495 ; times[6]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.862      ;
; -2.491 ; times[5]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.858      ;
; -2.491 ; times[5]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.858      ;
; -2.434 ; times[9]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.801      ;
; -2.434 ; times[9]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.801      ;
; -2.377 ; CMDn[0]                      ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.618     ; 1.746      ;
; -2.377 ; CMDn[0]                      ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.618     ; 1.746      ;
; -2.368 ; times[2]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.735      ;
; -2.368 ; times[2]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.735      ;
; -2.366 ; times[8]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.733      ;
; -2.366 ; times[8]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.733      ;
; -2.363 ; times[0]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.730      ;
; -2.363 ; times[0]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.730      ;
; -2.351 ; times[1]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.718      ;
; -2.351 ; times[1]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.718      ;
; -2.342 ; times[4]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.709      ;
; -2.342 ; times[4]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.709      ;
; -2.339 ; CMDn[1]                      ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.618     ; 1.708      ;
; -2.339 ; CMDn[1]                      ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.618     ; 1.708      ;
; -2.324 ; RS232_R2:U2|Rx_B_Empty       ; LCM[0]        ; FD[0]        ; FD[17]      ; 0.500        ; -1.585     ; 1.226      ;
; -2.324 ; RS232_R2:U2|Rx_B_Empty       ; LCM[1]        ; FD[0]        ; FD[17]      ; 0.500        ; -1.585     ; 1.226      ;
; -2.318 ; times[3]                     ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.685      ;
; -2.318 ; times[3]                     ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.685      ;
; -2.148 ; MCP3202_RESET                ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.515      ;
; -2.148 ; MCP3202_RESET                ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.620     ; 1.515      ;
; -2.041 ; MCP3202_Driver:U3|MCP3202_S  ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.403     ; 1.625      ;
; -2.041 ; MCP3202_Driver:U3|MCP3202_S  ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.403     ; 1.625      ;
; -1.974 ; Rx_R                         ; LCM[0]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.623     ; 1.338      ;
; -1.974 ; Rx_R                         ; LCM[1]        ; FD[17]       ; FD[17]      ; 1.000        ; -1.623     ; 1.338      ;
; -1.911 ; MCP3202_Driver:U3|MCP3202_ok ; LCM[0]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.403     ; 1.495      ;
; -1.911 ; MCP3202_Driver:U3|MCP3202_ok ; LCM[1]        ; FD[4]        ; FD[17]      ; 1.000        ; -1.403     ; 1.495      ;
; -1.902 ; RS232_R2:U2|Rx_B_Empty       ; Rx_R          ; FD[0]        ; FD[17]      ; 0.500        ; -0.054     ; 2.335      ;
; -1.900 ; RS232_R2:U2|Rx_B_Empty       ; CHs~reg0      ; FD[0]        ; FD[17]      ; 0.500        ; -0.054     ; 2.333      ;
; -1.850 ; LCMPok                       ; LCM[0]        ; FD[0]        ; FD[17]      ; 1.000        ; -1.462     ; 1.375      ;
; -1.850 ; LCMPok                       ; LCM[1]        ; FD[0]        ; FD[17]      ; 1.000        ; -1.462     ; 1.375      ;
; -1.750 ; CMDn[0]                      ; TX_W          ; FD[17]       ; FD[17]      ; 1.000        ; -0.031     ; 2.706      ;
; -1.682 ; CMDn[1]                      ; TX_W          ; FD[17]       ; FD[17]      ; 1.000        ; -0.031     ; 2.638      ;
; -1.658 ; CMDn[0]                      ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.611      ;
; -1.645 ; CMDn[0]                      ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.596      ;
; -1.644 ; CMDn[1]                      ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.597      ;
; -1.643 ; CMDn[0]                      ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.641 ; CMDn[0]                      ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.594      ;
; -1.631 ; CMDn[0]                      ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.582      ;
; -1.577 ; CMDn[1]                      ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.528      ;
; -1.575 ; CMDn[1]                      ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[10]     ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[9]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[8]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[7]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[6]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[5]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[4]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[1]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[0]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[2]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.573 ; CMDn[1]                      ; times[3]      ; FD[17]       ; FD[17]      ; 1.000        ; -0.034     ; 2.526      ;
; -1.563 ; CMDn[1]                      ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.036     ; 2.514      ;
; -1.276 ; RS232_R2:U2|Rx_B_Empty       ; TX_W          ; FD[0]        ; FD[17]      ; 0.500        ; -0.053     ; 1.710      ;
; -1.260 ; times[7]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.209      ;
; -1.260 ; times[6]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.209      ;
; -1.257 ; times[7]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.206      ;
; -1.257 ; times[7]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.206      ;
; -1.257 ; times[6]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.206      ;
; -1.257 ; times[6]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.206      ;
; -1.256 ; times[5]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.205      ;
; -1.253 ; times[5]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.202      ;
; -1.253 ; times[5]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.202      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[10]     ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[9]      ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[8]      ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[7]      ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[6]      ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[5]      ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[4]      ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[1]      ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[0]      ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[2]      ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.223 ; RS232_R2:U2|Rx_B_Empty       ; times[3]      ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.654      ;
; -1.196 ; times[10]                    ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.145      ;
; -1.193 ; times[10]                    ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.142      ;
; -1.193 ; times[10]                    ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.142      ;
; -1.171 ; RS232_R2:U2|Rx_B_Empty       ; MCP3202_RESET ; FD[0]        ; FD[17]      ; 0.500        ; -0.056     ; 1.602      ;
; -1.107 ; times[4]                     ; CMDn[1]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.056      ;
; -1.104 ; times[4]                     ; CMDn[0]       ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.053      ;
; -1.104 ; times[4]                     ; LCMP_RESET    ; FD[17]       ; FD[17]      ; 1.000        ; -0.038     ; 2.053      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[7]'                                                                                                                         ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.300 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.159     ; 2.128      ;
; -1.134 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.163     ; 1.958      ;
; -1.129 ; DBi[1]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.159     ; 1.957      ;
; -1.081 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.163     ; 1.905      ;
; -1.028 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.163     ; 1.852      ;
; -1.011 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.154     ; 1.844      ;
; -0.963 ; DBi[6]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.163     ; 1.787      ;
; -0.962 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.154     ; 1.795      ;
; -0.933 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.159     ; 1.761      ;
; -0.910 ; DBi[0]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.163     ; 1.734      ;
; -0.857 ; DBi[2]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.163     ; 1.681      ;
; -0.840 ; DBi[5]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.154     ; 1.673      ;
; -0.802 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.754      ;
; -0.795 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.747      ;
; -0.791 ; DBi[4]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.154     ; 1.624      ;
; -0.790 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.742      ;
; -0.762 ; DBi[7]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.159     ; 1.590      ;
; -0.688 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.159     ; 1.516      ;
; -0.674 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.626      ;
; -0.666 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.618      ;
; -0.652 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.604      ;
; -0.619 ; LCM_4bit_driver:LCMset|Timeout[7] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.571      ;
; -0.575 ; LCM_4bit_driver:LCMset|Timeout[5] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.527      ;
; -0.537 ; LCM_4bit_driver:LCMset|Timeout[4] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.489      ;
; -0.517 ; DBi[3]                            ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.159     ; 1.345      ;
; -0.514 ; LCM_4bit_driver:LCMset|BF         ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.466      ;
; -0.503 ; LCM_4bit_driver:LCMset|Timeout[8] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.455      ;
; -0.489 ; LCM_4bit_driver:LCMset|Timeout[2] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.441      ;
; -0.457 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.409      ;
; -0.450 ; LCM_4bit_driver:LCMset|Timeout[3] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.402      ;
; -0.425 ; LCM_4bit_driver:LCMset|Timeout[6] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.377      ;
; -0.367 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.318      ;
; -0.364 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.315      ;
; -0.352 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.032     ; 1.307      ;
; -0.334 ; DBi[0]                            ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 1.000        ; -0.163     ; 1.158      ;
; -0.319 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.269      ;
; -0.319 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.269      ;
; -0.319 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.269      ;
; -0.319 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.269      ;
; -0.319 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.269      ;
; -0.319 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.269      ;
; -0.319 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.269      ;
; -0.319 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.269      ;
; -0.319 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.269      ;
; -0.319 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.269      ;
; -0.313 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.265      ;
; -0.286 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.237      ;
; -0.283 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.234      ;
; -0.276 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.032     ; 1.231      ;
; -0.249 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.159     ; 1.077      ;
; -0.221 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.171      ;
; -0.221 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.171      ;
; -0.205 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.156      ;
; -0.199 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.150      ;
; -0.196 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.147      ;
; -0.184 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.032     ; 1.139      ;
; -0.174 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.125      ;
; -0.167 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.118      ;
; -0.164 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.115      ;
; -0.160 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.038     ; 1.109      ;
; -0.157 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.032     ; 1.112      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.075      ;
; -0.125 ; LCM_4bit_driver:LCMset|LCMruns[2] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.075      ;
; -0.123 ; LCM_4bit_driver:LCMset|Timeout[0] ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.035     ; 1.075      ;
; -0.122 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.073      ;
; -0.110 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.061      ;
; -0.106 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.057      ;
; -0.098 ; RS                                ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 1.000        ; -0.159     ; 0.926      ;
; -0.097 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.048      ;
; -0.085 ; LCM_4bit_driver:LCMset|LCMruns[3] ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 1.000        ; -0.038     ; 1.034      ;
; -0.079 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.030      ;
; -0.069 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 1.020      ;
; -0.057 ; LCM_4bit_driver:LCMset|LCMruns[0] ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.007      ;
; -0.055 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.005      ;
; -0.055 ; LCM_4bit_driver:LCMset|LCMruns[1] ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.037     ; 1.005      ;
; -0.042 ; LCM_4bit_driver:LCMset|Timeout[1] ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 1.000        ; -0.036     ; 0.993      ;
+--------+-----------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'S_RESET_T'                                                                            ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; -1.217 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 1.000        ; -1.274     ; 0.530      ;
+--------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'FD[4]'                                                                                                              ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -1.037 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.296     ; 1.728      ;
; -1.035 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.297     ; 1.725      ;
; -1.030 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.295     ; 1.722      ;
; -1.030 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.295     ; 1.722      ;
; -1.030 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[17]       ; FD[4]       ; 1.000        ; -0.295     ; 1.722      ;
; -1.030 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[17]       ; FD[4]       ; 1.000        ; -0.295     ; 1.722      ;
; -1.030 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.295     ; 1.722      ;
; -1.030 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.295     ; 1.722      ;
; -1.012 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.303     ; 1.696      ;
; -1.001 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.294     ; 1.694      ;
; -0.965 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.032     ; 1.920      ;
; -0.963 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.033     ; 1.917      ;
; -0.963 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.032     ; 1.918      ;
; -0.961 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.033     ; 1.915      ;
; -0.949 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 1.888      ;
; -0.947 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 1.886      ;
; -0.921 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.032     ; 1.876      ;
; -0.919 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.033     ; 1.873      ;
; -0.911 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.290     ; 1.608      ;
; -0.911 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.290     ; 1.608      ;
; -0.911 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.290     ; 1.608      ;
; -0.911 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[17]       ; FD[4]       ; 1.000        ; -0.290     ; 1.608      ;
; -0.911 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[17]       ; FD[4]       ; 1.000        ; -0.290     ; 1.608      ;
; -0.911 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.290     ; 1.608      ;
; -0.911 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.290     ; 1.608      ;
; -0.911 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.290     ; 1.608      ;
; -0.905 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 1.844      ;
; -0.903 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.032     ; 1.858      ;
; -0.901 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.033     ; 1.855      ;
; -0.890 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.291     ; 1.586      ;
; -0.890 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.032     ; 1.845      ;
; -0.888 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.033     ; 1.842      ;
; -0.887 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.290     ; 1.584      ;
; -0.887 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 1.826      ;
; -0.885 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.303     ; 1.569      ;
; -0.883 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.839      ;
; -0.883 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.839      ;
; -0.883 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.839      ;
; -0.883 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.839      ;
; -0.883 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.839      ;
; -0.883 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.839      ;
; -0.874 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.048     ; 1.813      ;
; -0.854 ; MCP3202_Driver:U3|MCP3202_ok  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.030     ; 1.811      ;
; -0.848 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.290     ; 1.545      ;
; -0.841 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.797      ;
; -0.841 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.797      ;
; -0.841 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.797      ;
; -0.841 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.797      ;
; -0.841 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.797      ;
; -0.841 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.797      ;
; -0.841 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.797      ;
; -0.841 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.797      ;
; -0.840 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.801      ;
; -0.840 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.801      ;
; -0.840 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.801      ;
; -0.840 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.801      ;
; -0.840 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.801      ;
; -0.840 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.801      ;
; -0.840 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.801      ;
; -0.840 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.801      ;
; -0.839 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.795      ;
; -0.839 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.795      ;
; -0.839 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.795      ;
; -0.839 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.795      ;
; -0.839 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.795      ;
; -0.839 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.795      ;
; -0.831 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.792      ;
; -0.831 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.792      ;
; -0.831 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.792      ;
; -0.831 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.792      ;
; -0.831 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.792      ;
; -0.831 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.792      ;
; -0.831 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.792      ;
; -0.831 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.792      ;
; -0.823 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.296     ; 1.514      ;
; -0.823 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.296     ; 1.514      ;
; -0.823 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.296     ; 1.514      ;
; -0.819 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.775      ;
; -0.819 ; MCP3202_Driver:U3|i[0]        ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.775      ;
; -0.818 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.027     ; 1.778      ;
; -0.816 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.027     ; 1.776      ;
; -0.815 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.776      ;
; -0.813 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.774      ;
; -0.812 ; MCP3202_Driver:U3|i[1]        ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.030     ; 1.769      ;
; -0.810 ; MCP3202_Driver:U3|i[3]        ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.030     ; 1.767      ;
; -0.809 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; FD[17]       ; FD[4]       ; 1.000        ; -0.287     ; 1.509      ;
; -0.809 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; FD[17]       ; FD[4]       ; 1.000        ; -0.287     ; 1.509      ;
; -0.809 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.287     ; 1.509      ;
; -0.805 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.766      ;
; -0.805 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.766      ;
; -0.805 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.766      ;
; -0.805 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.766      ;
; -0.805 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.766      ;
; -0.805 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.766      ;
; -0.805 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.766      ;
; -0.805 ; MCP3202_Driver:U3|MCP3202_CLK ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.026     ; 1.766      ;
; -0.802 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.304     ; 1.485      ;
; -0.802 ; MCP3202_RESET                 ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; FD[17]       ; FD[4]       ; 1.000        ; -0.304     ; 1.485      ;
; -0.797 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.753      ;
; -0.797 ; MCP3202_Driver:U3|i[2]        ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 1.000        ; -0.031     ; 1.753      ;
+--------+-------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'TX_W'                                                                                                            ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -1.020 ; MCP3202_Driver:U3|MCP3202_AD1[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.306     ; 1.701      ;
; -0.838 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 1.000        ; -0.513     ; 1.312      ;
; -0.795 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 1.000        ; -0.505     ; 1.277      ;
; -0.779 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 1.000        ; -0.505     ; 1.261      ;
; -0.767 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 1.000        ; -0.505     ; 1.249      ;
; -0.764 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 1.000        ; -0.505     ; 1.246      ;
; -0.759 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 1.000        ; -0.510     ; 1.236      ;
; -0.747 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 1.000        ; -0.505     ; 1.229      ;
; -0.702 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 1.000        ; -0.510     ; 1.179      ;
; -0.687 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 1.000        ; -0.505     ; 1.169      ;
; -0.669 ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.303     ; 1.353      ;
; -0.647 ; MCP3202_Driver:U3|MCP3202_AD1[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.303     ; 1.331      ;
; -0.645 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 1.000        ; -0.508     ; 1.124      ;
; -0.630 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 1.000        ; -0.508     ; 1.109      ;
; -0.623 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 1.000        ; -0.510     ; 1.100      ;
; -0.615 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 1.000        ; -0.508     ; 1.094      ;
; -0.613 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 1.000        ; -0.508     ; 1.092      ;
; -0.609 ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.294     ; 1.302      ;
; -0.591 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[3] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.265     ; 1.313      ;
; -0.591 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[4] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.265     ; 1.313      ;
; -0.591 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[5] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.265     ; 1.313      ;
; -0.591 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[6] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.265     ; 1.313      ;
; -0.591 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[7] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.265     ; 1.313      ;
; -0.541 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 1.000        ; -0.508     ; 1.020      ;
; -0.541 ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.299     ; 1.229      ;
; -0.536 ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.294     ; 1.229      ;
; -0.533 ; MCP3202_Driver:U3|MCP3202_AD0[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.298     ; 1.222      ;
; -0.532 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[0] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.262     ; 1.257      ;
; -0.532 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[1] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.262     ; 1.257      ;
; -0.532 ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[2] ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.262     ; 1.257      ;
; -0.526 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 1.000        ; -0.508     ; 1.005      ;
; -0.511 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 1.000        ; -0.508     ; 0.990      ;
; -0.509 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 1.000        ; -0.508     ; 0.988      ;
; -0.483 ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 1.000        ; -0.290     ; 1.180      ;
; -0.460 ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 1.000        ; -0.508     ; 0.939      ;
; -0.427 ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.289     ; 1.125      ;
; -0.423 ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 1.000        ; -0.290     ; 1.120      ;
; -0.353 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 1.000        ; -0.513     ; 0.827      ;
; -0.352 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 1.000        ; -0.513     ; 0.826      ;
; -0.350 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 1.000        ; -0.513     ; 0.824      ;
; -0.340 ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.300     ; 1.027      ;
; -0.333 ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 1.000        ; -0.297     ; 1.023      ;
; -0.287 ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 1.000        ; -0.508     ; 0.766      ;
; -0.265 ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 1.000        ; -0.513     ; 0.739      ;
; -0.187 ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.295     ; 0.879      ;
; -0.167 ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 1.000        ; -0.303     ; 0.851      ;
; -0.157 ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 1.000        ; -0.289     ; 0.855      ;
; -0.123 ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.296     ; 0.814      ;
; -0.111 ; MCP3202_Driver:U3|MCP3202_AD0[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.295     ; 0.803      ;
; -0.094 ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 1.000        ; -0.297     ; 0.784      ;
; -0.056 ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 1.000        ; -0.290     ; 0.753      ;
; 0.016  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 1.000        ; -0.297     ; 0.674      ;
; 0.032  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 1.000        ; -0.290     ; 0.665      ;
; 0.098  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 1.000        ; -0.295     ; 0.594      ;
; 0.171  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 1.000        ; -0.295     ; 0.521      ;
; 0.172  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 1.000        ; -0.295     ; 0.520      ;
; 0.436  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 0.500        ; 1.510      ; 1.676      ;
; 0.436  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 0.500        ; 1.510      ; 1.676      ;
; 0.436  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 0.500        ; 1.510      ; 1.676      ;
; 0.436  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 0.500        ; 1.510      ; 1.676      ;
; 0.436  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 0.500        ; 1.510      ; 1.676      ;
; 0.516  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 0.500        ; 1.513      ; 1.599      ;
; 0.516  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 0.500        ; 1.513      ; 1.599      ;
; 0.516  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 0.500        ; 1.513      ; 1.599      ;
; 1.088  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 1.000        ; 1.510      ; 1.524      ;
; 1.088  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 1.000        ; 1.510      ; 1.524      ;
; 1.088  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 1.000        ; 1.510      ; 1.524      ;
; 1.088  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 1.000        ; 1.510      ; 1.524      ;
; 1.088  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 1.000        ; 1.510      ; 1.524      ;
; 1.147  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 1.000        ; 1.513      ; 1.468      ;
; 1.147  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 1.000        ; 1.513      ; 1.468      ;
; 1.147  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 1.000        ; 1.513      ; 1.468      ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'RS232_T1:U1|Tx_f'                                                                                              ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -0.582 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.534      ;
; -0.582 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.534      ;
; -0.582 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.534      ;
; -0.582 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.534      ;
; -0.582 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.534      ;
; -0.582 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.534      ;
; -0.582 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.534      ;
; -0.582 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.534      ;
; -0.557 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.508      ;
; -0.531 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.482      ;
; -0.531 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.482      ;
; -0.502 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.452      ;
; -0.502 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.452      ;
; -0.502 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.452      ;
; -0.502 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.452      ;
; -0.493 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.444      ;
; -0.489 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.440      ;
; -0.489 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.439      ;
; -0.489 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.439      ;
; -0.489 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.439      ;
; -0.489 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.439      ;
; -0.469 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.420      ;
; -0.460 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.410      ;
; -0.460 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.410      ;
; -0.460 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.410      ;
; -0.460 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.410      ;
; -0.450 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.401      ;
; -0.450 ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.401      ;
; -0.442 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.393      ;
; -0.442 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.393      ;
; -0.442 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.393      ;
; -0.442 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.393      ;
; -0.442 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.393      ;
; -0.442 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.393      ;
; -0.442 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.393      ;
; -0.442 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.393      ;
; -0.431 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.383      ;
; -0.425 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.377      ;
; -0.425 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.377      ;
; -0.425 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.377      ;
; -0.425 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.377      ;
; -0.425 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.377      ;
; -0.425 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.377      ;
; -0.425 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.377      ;
; -0.425 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.377      ;
; -0.405 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.356      ;
; -0.401 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.352      ;
; -0.396 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.348      ;
; -0.396 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.348      ;
; -0.360 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.310      ;
; -0.360 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.310      ;
; -0.360 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.310      ;
; -0.360 ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.037     ; 1.310      ;
; -0.316 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.267      ;
; -0.314 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.266      ;
; -0.307 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.259      ;
; -0.307 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.259      ;
; -0.307 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.259      ;
; -0.307 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.259      ;
; -0.307 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.259      ;
; -0.307 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.259      ;
; -0.307 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.259      ;
; -0.307 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.259      ;
; -0.270 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.222      ;
; -0.270 ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.222      ;
; -0.269 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.221      ;
; -0.269 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.221      ;
; -0.269 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.221      ;
; -0.269 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.221      ;
; -0.269 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.221      ;
; -0.269 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.221      ;
; -0.269 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.221      ;
; -0.269 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.035     ; 1.221      ;
; -0.268 ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.219      ;
; -0.255 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.206      ;
; -0.253 ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.204      ;
; -0.252 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.203      ;
; -0.248 ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.199      ;
; -0.241 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.192      ;
; -0.241 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.192      ;
; -0.241 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.192      ;
; -0.241 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.192      ;
; -0.241 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.192      ;
; -0.241 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.192      ;
; -0.241 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.192      ;
; -0.241 ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 1.000        ; -0.036     ; 1.192      ;
; -0.214 ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[3] ; TX_W             ; RS232_T1:U1|Tx_f ; 1.000        ; 0.103      ; 1.304      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'gckP31'                                                               ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.346 ; FD[2]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.300      ;
; -0.297 ; FD[1]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.251      ;
; -0.282 ; FD[2]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.236      ;
; -0.278 ; FD[2]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.232      ;
; -0.267 ; FD[1]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.221      ;
; -0.230 ; FD[3]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.184      ;
; -0.229 ; FD[1]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.183      ;
; -0.214 ; FD[2]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.168      ;
; -0.210 ; FD[2]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.164      ;
; -0.206 ; FD[6]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.160      ;
; -0.200 ; FD[3]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.154      ;
; -0.199 ; FD[1]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.153      ;
; -0.162 ; FD[3]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.116      ;
; -0.161 ; FD[5]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.115      ;
; -0.161 ; FD[1]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.115      ;
; -0.157 ; FD[10]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.109      ;
; -0.146 ; FD[2]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.100      ;
; -0.142 ; FD[2]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.096      ;
; -0.142 ; FD[6]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.096      ;
; -0.138 ; FD[6]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.092      ;
; -0.137 ; FD[8]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.091      ;
; -0.132 ; FD[5]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.086      ;
; -0.132 ; FD[3]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.086      ;
; -0.131 ; FD[1]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.085      ;
; -0.094 ; FD[3]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.048      ;
; -0.093 ; FD[10]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.045      ;
; -0.093 ; FD[5]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.047      ;
; -0.093 ; FD[1]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.047      ;
; -0.089 ; FD[10]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 1.041      ;
; -0.078 ; FD[2]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.032      ;
; -0.074 ; FD[2]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.028      ;
; -0.074 ; FD[6]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.028      ;
; -0.073 ; FD[8]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.027      ;
; -0.070 ; FD[6]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.024      ;
; -0.069 ; FD[8]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.023      ;
; -0.064 ; FD[5]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.018      ;
; -0.064 ; FD[3]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.018      ;
; -0.063 ; FD[1]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 1.017      ;
; -0.027 ; FD[9]     ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.979      ;
; -0.026 ; FD[3]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.980      ;
; -0.025 ; FD[10]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.977      ;
; -0.025 ; FD[5]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.979      ;
; -0.025 ; FD[1]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.979      ;
; -0.021 ; FD[10]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.973      ;
; -0.013 ; FD[2]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.964      ;
; -0.009 ; FD[2]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.960      ;
; -0.006 ; FD[6]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.960      ;
; -0.005 ; FD[8]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.959      ;
; -0.004 ; FD[12]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.956      ;
; -0.002 ; FD[6]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.956      ;
; -0.001 ; FD[8]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.955      ;
; 0.002  ; FD[1]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.949      ;
; 0.003  ; FD[9]     ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.949      ;
; 0.004  ; FD[5]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.950      ;
; 0.004  ; FD[3]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.950      ;
; 0.020  ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.500        ; 1.363      ; 1.925      ;
; 0.031  ; FD[13]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.921      ;
; 0.040  ; FD[11]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.912      ;
; 0.040  ; FD[1]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.911      ;
; 0.041  ; FD[9]     ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.911      ;
; 0.042  ; FD[3]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.912      ;
; 0.043  ; FD[10]    ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.909      ;
; 0.043  ; FD[5]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.911      ;
; 0.047  ; FD[10]    ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.905      ;
; 0.055  ; FD[2]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.896      ;
; 0.059  ; FD[2]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.892      ;
; 0.060  ; FD[12]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.892      ;
; 0.062  ; FD[6]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.892      ;
; 0.063  ; FD[14]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.889      ;
; 0.063  ; FD[8]     ; FD[12]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.891      ;
; 0.064  ; FD[12]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.888      ;
; 0.066  ; FD[6]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.888      ;
; 0.067  ; FD[8]     ; FD[11]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.887      ;
; 0.069  ; FD[3]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.882      ;
; 0.070  ; FD[13]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.882      ;
; 0.070  ; FD[11]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.882      ;
; 0.070  ; FD[1]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.881      ;
; 0.071  ; FD[9]     ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.881      ;
; 0.072  ; FD[5]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.882      ;
; 0.099  ; FD[13]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.853      ;
; 0.107  ; FD[3]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.844      ;
; 0.108  ; FD[11]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.844      ;
; 0.108  ; FD[1]     ; FD[5]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.843      ;
; 0.109  ; FD[9]     ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.843      ;
; 0.111  ; FD[5]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.843      ;
; 0.123  ; FD[2]     ; FD[4]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.828      ;
; 0.127  ; FD[2]     ; FD[3]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.824      ;
; 0.127  ; FD[14]    ; FD[16]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.825      ;
; 0.127  ; FD[6]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.824      ;
; 0.128  ; FD[16]    ; FD[17]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.824      ;
; 0.128  ; FD[12]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.824      ;
; 0.131  ; FD[14]    ; FD[15]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.821      ;
; 0.131  ; FD[8]     ; FD[10]  ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.823      ;
; 0.131  ; FD[6]     ; FD[7]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.820      ;
; 0.132  ; FD[12]    ; FD[13]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.820      ;
; 0.135  ; FD[8]     ; FD[9]   ; gckP31       ; gckP31      ; 1.000        ; -0.033     ; 0.819      ;
; 0.137  ; FD[5]     ; FD[8]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.814      ;
; 0.137  ; FD[3]     ; FD[6]   ; gckP31       ; gckP31      ; 1.000        ; -0.036     ; 0.814      ;
; 0.138  ; FD[13]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.814      ;
; 0.138  ; FD[11]    ; FD[14]  ; gckP31       ; gckP31      ; 1.000        ; -0.035     ; 0.814      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'LCM_RESET'                                                                                        ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.027 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.137     ; 0.346      ;
; 0.030 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.132     ; 0.345      ;
; 0.033 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.132     ; 0.346      ;
; 0.041 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.134     ; 0.334      ;
; 0.056 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 1.000        ; -0.121     ; 0.333      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[0]'                                                                                                         ;
+--------+-------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node               ; To Node                       ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+
; -1.453 ; LCM_RESET               ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 0.618      ;
; -0.943 ; LCM_RESET               ; \LCM_P:SW                     ; LCM_RESET        ; FD[0]       ; -0.500       ; 1.862      ; 0.628      ;
; -0.461 ; RS232_T1:U1|Tx_f        ; RS232_T1:U1|Tx_f              ; RS232_T1:U1|Tx_f ; FD[0]       ; 0.000        ; 1.856      ; 1.604      ;
; -0.388 ; LCMP_RESET              ; \LCM_P:SW                     ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.862      ; 1.683      ;
; -0.301 ; S_RESET_T               ; RS232_R2:U2|RxDs[0]           ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.982      ; 1.880      ;
; -0.273 ; LCM_RESET               ; LCM_com_data[9][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.798      ;
; -0.273 ; LCM_RESET               ; LCM_com_data[8][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.798      ;
; -0.255 ; LCM_RESET               ; LCM_RESET                     ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.816      ;
; -0.244 ; LCM_RESET               ; LCM_com_data[16][7]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 1.828      ;
; -0.244 ; LCM_RESET               ; LCM_com_data[12][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 1.828      ;
; -0.244 ; LCM_RESET               ; LCM_com_data[20][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 1.828      ;
; -0.244 ; LCM_RESET               ; LCM_com_data[8][3]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 1.828      ;
; -0.243 ; LCM_RESET               ; LCM_com_data[19][1]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.864      ; 1.830      ;
; -0.243 ; LCM_RESET               ; LCM_com_data[17][1]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.864      ; 1.830      ;
; -0.243 ; LCM_RESET               ; LCM_com_data[18][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.864      ; 1.830      ;
; -0.243 ; LCM_RESET               ; LCM_com_data[7][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.864      ; 1.830      ;
; -0.229 ; LCM_RESET               ; LCM_com_data[1][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.865      ; 1.845      ;
; -0.229 ; LCM_RESET               ; LCM_com_data[2][7]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.865      ; 1.845      ;
; -0.229 ; LCM_RESET               ; LCM_com_data[4][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.865      ; 1.845      ;
; -0.229 ; LCM_RESET               ; LCM_com_data[13][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.865      ; 1.845      ;
; -0.229 ; LCM_RESET               ; LCM_com_data[14][6]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.865      ; 1.845      ;
; -0.229 ; LCM_RESET               ; LCM_com_data[12][5]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.865      ; 1.845      ;
; -0.229 ; LCM_RESET               ; LCM_com_data[6][2]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.865      ; 1.845      ;
; -0.229 ; LCM_RESET               ; LCM_com_data[9][3]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.865      ; 1.845      ;
; -0.223 ; LCM_RESET               ; LCM_com_data[9][6]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.848      ;
; -0.223 ; LCM_RESET               ; LCM_com_data[19][3]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.848      ;
; -0.223 ; LCM_RESET               ; LCM_com_data[20][3]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.848      ;
; -0.213 ; S_RESET_T               ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.985      ; 1.971      ;
; -0.210 ; LCM_RESET               ; LN~_emulated                  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.861      ;
; -0.207 ; LCM[1]                  ; \LCM_P:SW                     ; FD[17]           ; FD[0]       ; 0.000        ; 1.462      ; 1.359      ;
; -0.204 ; LCM_RESET               ; LCMPok                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.867      ;
; -0.196 ; LCM_RESET               ; LCM_com_data[0][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.875      ;
; -0.196 ; LCM_RESET               ; LCM_com_data[3][5]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.875      ;
; -0.196 ; LCM_RESET               ; LCM_com_data[6][5]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.875      ;
; -0.196 ; LCM_RESET               ; LCM_com_data[7][2]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.875      ;
; -0.196 ; LCM_RESET               ; LCM_com_data[13][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.875      ;
; -0.196 ; LCM_RESET               ; LCM_com_data[10][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.875      ;
; -0.196 ; LCM_RESET               ; LCM_com_data[7][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.875      ;
; -0.196 ; LCM_RESET               ; LCM_com_data[10][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.875      ;
; -0.175 ; LCM[0]                  ; \LCM_P:SW                     ; FD[17]           ; FD[0]       ; 0.000        ; 1.462      ; 1.391      ;
; -0.161 ; S_RESET_T               ; RS232_R2:U2|Rx_B_Empty        ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.985      ; 2.023      ;
; -0.131 ; LCM_RESET               ; LCM_com_data[10][1]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.854      ; 1.932      ;
; -0.131 ; LCM_RESET               ; LCM_com_data[17][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.854      ; 1.932      ;
; -0.131 ; LCM_RESET               ; LCM_com_data[19][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.854      ; 1.932      ;
; -0.131 ; LCM_RESET               ; LCM_com_data[10][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.854      ; 1.932      ;
; -0.126 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[2]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.985      ; 2.058      ;
; -0.126 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[3]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.985      ; 2.058      ;
; -0.126 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[1]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.985      ; 2.058      ;
; -0.126 ; S_RESET_T               ; RS232_R2:U2|Rsend_RDLNs[0]    ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.985      ; 2.058      ;
; -0.117 ; LCM_RESET               ; LCM_INI[1]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 1.955      ;
; -0.112 ; LCM_RESET               ; LCM_INI[3]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.959      ;
; -0.112 ; LCM_RESET               ; LCM_INI[2]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.959      ;
; -0.112 ; LCM_RESET               ; LCM_INI[0]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.959      ;
; -0.111 ; S_RESET_T               ; RS232_R2:U2|R_Half_f          ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.979      ; 2.067      ;
; -0.110 ; LCMP_RESET              ; DBi[7]                        ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.859      ; 1.958      ;
; -0.104 ; LCM_RESET               ; LCM_com_data[20][1]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.860      ; 1.965      ;
; -0.104 ; LCM_RESET               ; LCM_com_data[20][2]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.860      ; 1.965      ;
; -0.103 ; LCM_RESET               ; LCM_INI[4]                    ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 1.969      ;
; -0.090 ; LCM_RESET               ; LCM_com_data[19][2]           ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.854      ; 1.973      ;
; -0.090 ; LCM_RESET               ; LCM_com_data[2][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.854      ; 1.973      ;
; -0.090 ; LCM_RESET               ; LCM_com_data[8][1]            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.854      ; 1.973      ;
; -0.090 ; LCM_RESET               ; LCM_com_data[17][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.854      ; 1.973      ;
; -0.086 ; LCM_RESET               ; LCM_com_data[8][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 1.986      ;
; -0.086 ; LCM_RESET               ; LCM_com_data[9][0]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 1.986      ;
; -0.084 ; LCM_RESET               ; LCM_com_data[18][2]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.987      ;
; -0.084 ; LCM_RESET               ; LCM_com_data[18][3]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.987      ;
; -0.084 ; LCM_RESET               ; LCM_com_data[18][0]~_emulated ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.987      ;
; -0.084 ; LCM_RESET               ; LCM_com_data[9][1]~_emulated  ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.862      ; 1.987      ;
; -0.068 ; LCMP_RESET              ; LCM_INI[3]                    ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.862      ; 2.003      ;
; -0.068 ; LCMP_RESET              ; LCM_INI[2]                    ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.862      ; 2.003      ;
; -0.067 ; LCMP_RESET              ; LCM_INI[0]                    ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.862      ; 2.004      ;
; -0.063 ; S_RESET_T               ; RS232_R2:U2|RxD[0]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.982      ; 2.118      ;
; -0.063 ; S_RESET_T               ; RS232_R2:U2|RxD[1]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.982      ; 2.118      ;
; -0.063 ; S_RESET_T               ; RS232_R2:U2|RxD[2]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.982      ; 2.118      ;
; -0.063 ; S_RESET_T               ; RS232_R2:U2|RxD[3]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.982      ; 2.118      ;
; -0.063 ; S_RESET_T               ; RS232_R2:U2|RxD[4]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.982      ; 2.118      ;
; -0.063 ; S_RESET_T               ; RS232_R2:U2|RxD[5]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.982      ; 2.118      ;
; -0.063 ; S_RESET_T               ; RS232_R2:U2|RxD[6]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.982      ; 2.118      ;
; -0.063 ; S_RESET_T               ; RS232_R2:U2|RxD[7]            ; S_RESET_T        ; FD[0]       ; 0.000        ; 1.982      ; 2.118      ;
; -0.040 ; LCM[1]                  ; DBi[7]                        ; FD[17]           ; FD[0]       ; 0.000        ; 1.459      ; 1.523      ;
; -0.024 ; RS232_R2:U2|Rx_R2~latch ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; -0.500       ; 1.236      ; 0.806      ;
; -0.017 ; LCM_RESET               ; RS                            ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.859      ; 2.051      ;
; -0.017 ; LCM_RESET               ; DBi[7]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.859      ; 2.051      ;
; -0.017 ; LCM_RESET               ; DBi[1]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.859      ; 2.051      ;
; -0.017 ; LCM_RESET               ; DBi[3]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.859      ; 2.051      ;
; -0.008 ; LCM_RESET               ; DBi[6]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 2.064      ;
; -0.008 ; LCM_RESET               ; DBi[2]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 2.064      ;
; -0.002 ; LCM_RESET               ; DBi[5]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.854      ; 2.061      ;
; 0.011  ; LCM_RESET               ; DBi[4]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.854      ; 2.074      ;
; 0.012  ; LCMP_RESET              ; RS                            ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.859      ; 2.080      ;
; 0.015  ; S_RESET_T               ; RS232_R2:U2|RxDs[0]           ; S_RESET_T        ; FD[0]       ; -0.500       ; 1.982      ; 1.696      ;
; 0.019  ; RS232_R2:U2|Rx_R2~latch ; RS232_R2:U2|Rx_B_Empty        ; S_RESET_T        ; FD[0]       ; -0.500       ; 1.236      ; 0.849      ;
; 0.029  ; LCM_RESET               ; DBi[0]                        ; LCM_RESET        ; FD[0]       ; 0.000        ; 1.863      ; 2.101      ;
; 0.056  ; LCMP_RESET              ; DBi[1]                        ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.859      ; 2.124      ;
; 0.056  ; LCMP_RESET              ; DBi[3]                        ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.859      ; 2.124      ;
; 0.060  ; LCMP_RESET              ; DBi[6]                        ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.863      ; 2.132      ;
; 0.060  ; LCMP_RESET              ; DBi[2]                        ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.863      ; 2.132      ;
; 0.071  ; S_RESET_T               ; RS232_R2:U2|Rx_R2~_emulated   ; S_RESET_T        ; FD[0]       ; -0.500       ; 1.985      ; 1.755      ;
; 0.072  ; LCMP_RESET              ; DBi[5]                        ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.854      ; 2.135      ;
; 0.078  ; LCMP_RESET              ; DBi[4]                        ; LCMP_RESET       ; FD[0]       ; 0.000        ; 1.854      ; 2.141      ;
+--------+-------------------------+-------------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'gckP31'                                                                ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -0.868 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 0.761      ;
; -0.724 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 0.905      ;
; -0.717 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 0.912      ;
; -0.716 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 0.913      ;
; -0.713 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 0.916      ;
; -0.650 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 0.979      ;
; -0.647 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 0.982      ;
; -0.584 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.045      ;
; -0.581 ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.048      ;
; -0.575 ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.054      ;
; -0.559 ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; 0.000        ; 1.410      ; 1.070      ;
; -0.558 ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; 0.000        ; 1.412      ; 1.073      ;
; -0.518 ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.111      ;
; -0.517 ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; 0.000        ; 1.412      ; 1.114      ;
; -0.512 ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.117      ;
; -0.509 ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.120      ;
; -0.495 ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; 0.000        ; 1.412      ; 1.136      ;
; -0.492 ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; 0.000        ; 1.412      ; 1.139      ;
; -0.454 ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; 0.000        ; 1.412      ; 1.177      ;
; -0.451 ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; 0.000        ; 1.412      ; 1.180      ;
; -0.446 ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; 0.000        ; 1.410      ; 1.183      ;
; -0.445 ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; 0.000        ; 1.412      ; 1.186      ;
; -0.429 ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; 0.000        ; 1.412      ; 1.202      ;
; -0.426 ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; 0.000        ; 1.412      ; 1.205      ;
; -0.388 ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; 0.000        ; 1.412      ; 1.243      ;
; -0.385 ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; 0.000        ; 1.412      ; 1.246      ;
; -0.382 ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; 0.000        ; 1.412      ; 1.249      ;
; -0.379 ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; 0.000        ; 1.412      ; 1.252      ;
; -0.363 ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; 0.000        ; 1.412      ; 1.268      ;
; -0.360 ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; 0.000        ; 1.412      ; 1.271      ;
; -0.322 ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; 0.000        ; 1.412      ; 1.309      ;
; -0.319 ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; 0.000        ; 1.412      ; 1.312      ;
; -0.316 ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; 0.000        ; 1.412      ; 1.315      ;
; -0.313 ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; 0.000        ; 1.412      ; 1.318      ;
; -0.297 ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; 0.000        ; 1.412      ; 1.334      ;
; -0.294 ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; 0.000        ; 1.412      ; 1.337      ;
; -0.285 ; FD[0]     ; FD[1]   ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 0.844      ;
; -0.256 ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; 0.000        ; 1.412      ; 1.375      ;
; -0.253 ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; 0.000        ; 1.412      ; 1.378      ;
; -0.250 ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; 0.000        ; 1.412      ; 1.381      ;
; -0.247 ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; 0.000        ; 1.412      ; 1.384      ;
; -0.233 ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; 0.000        ; 1.410      ; 1.396      ;
; -0.184 ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; 0.000        ; 1.412      ; 1.447      ;
; -0.181 ; FD[4]     ; FD[17]  ; FD[4]        ; gckP31      ; 0.000        ; 1.412      ; 1.450      ;
; -0.147 ; FD[0]     ; FD[2]   ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 0.982      ;
; -0.118 ; FD[4]     ; FD[4]   ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.011      ;
; -0.117 ; FD[7]     ; FD[7]   ; FD[7]        ; gckP31      ; -0.500       ; 1.410      ; 1.012      ;
; -0.084 ; FD[0]     ; FD[3]   ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.045      ;
; -0.081 ; FD[0]     ; FD[4]   ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.048      ;
; -0.027 ; FD[17]    ; FD[17]  ; FD[17]       ; gckP31      ; 0.000        ; 1.412      ; 1.604      ;
; -0.018 ; FD[0]     ; FD[5]   ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.111      ;
; -0.015 ; FD[0]     ; FD[6]   ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.114      ;
; 0.021  ; FD[7]     ; FD[8]   ; FD[7]        ; gckP31      ; -0.500       ; 1.410      ; 1.150      ;
; 0.048  ; FD[0]     ; FD[7]   ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.177      ;
; 0.051  ; FD[0]     ; FD[8]   ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.180      ;
; 0.069  ; FD[4]     ; FD[5]   ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.198      ;
; 0.072  ; FD[4]     ; FD[6]   ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.201      ;
; 0.082  ; FD[7]     ; FD[9]   ; FD[7]        ; gckP31      ; -0.500       ; 1.412      ; 1.213      ;
; 0.085  ; FD[7]     ; FD[10]  ; FD[7]        ; gckP31      ; -0.500       ; 1.412      ; 1.216      ;
; 0.112  ; FD[0]     ; FD[9]   ; FD[0]        ; gckP31      ; -0.500       ; 1.412      ; 1.243      ;
; 0.115  ; FD[0]     ; FD[10]  ; FD[0]        ; gckP31      ; -0.500       ; 1.412      ; 1.246      ;
; 0.135  ; FD[4]     ; FD[7]   ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.264      ;
; 0.138  ; FD[4]     ; FD[8]   ; FD[4]        ; gckP31      ; -0.500       ; 1.410      ; 1.267      ;
; 0.148  ; FD[7]     ; FD[11]  ; FD[7]        ; gckP31      ; -0.500       ; 1.412      ; 1.279      ;
; 0.151  ; FD[7]     ; FD[12]  ; FD[7]        ; gckP31      ; -0.500       ; 1.412      ; 1.282      ;
; 0.178  ; FD[0]     ; FD[11]  ; FD[0]        ; gckP31      ; -0.500       ; 1.412      ; 1.309      ;
; 0.181  ; FD[0]     ; FD[12]  ; FD[0]        ; gckP31      ; -0.500       ; 1.412      ; 1.312      ;
; 0.199  ; FD[4]     ; FD[9]   ; FD[4]        ; gckP31      ; -0.500       ; 1.412      ; 1.330      ;
; 0.202  ; FD[4]     ; FD[10]  ; FD[4]        ; gckP31      ; -0.500       ; 1.412      ; 1.333      ;
; 0.214  ; FD[7]     ; FD[13]  ; FD[7]        ; gckP31      ; -0.500       ; 1.412      ; 1.345      ;
; 0.217  ; FD[7]     ; FD[14]  ; FD[7]        ; gckP31      ; -0.500       ; 1.412      ; 1.348      ;
; 0.244  ; FD[0]     ; FD[13]  ; FD[0]        ; gckP31      ; -0.500       ; 1.412      ; 1.375      ;
; 0.247  ; FD[0]     ; FD[14]  ; FD[0]        ; gckP31      ; -0.500       ; 1.412      ; 1.378      ;
; 0.265  ; FD[4]     ; FD[11]  ; FD[4]        ; gckP31      ; -0.500       ; 1.412      ; 1.396      ;
; 0.268  ; FD[4]     ; FD[12]  ; FD[4]        ; gckP31      ; -0.500       ; 1.412      ; 1.399      ;
; 0.272  ; FD[8]     ; FD[8]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.412      ;
; 0.272  ; FD[6]     ; FD[6]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.412      ;
; 0.274  ; FD[12]    ; FD[12]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.413      ;
; 0.274  ; FD[2]     ; FD[2]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.414      ;
; 0.275  ; FD[14]    ; FD[14]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[9]     ; FD[9]   ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.414      ;
; 0.275  ; FD[5]     ; FD[5]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.415      ;
; 0.276  ; FD[16]    ; FD[16]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; FD[15]    ; FD[15]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; FD[11]    ; FD[11]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.415      ;
; 0.276  ; FD[3]     ; FD[3]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.416      ;
; 0.280  ; FD[1]     ; FD[1]   ; gckP31       ; gckP31      ; 0.000        ; 0.036      ; 0.420      ;
; 0.280  ; FD[7]     ; FD[15]  ; FD[7]        ; gckP31      ; -0.500       ; 1.412      ; 1.411      ;
; 0.283  ; FD[7]     ; FD[16]  ; FD[7]        ; gckP31      ; -0.500       ; 1.412      ; 1.414      ;
; 0.297  ; FD[0]     ; FD[0]   ; FD[0]        ; gckP31      ; -0.500       ; 1.410      ; 1.426      ;
; 0.310  ; FD[0]     ; FD[15]  ; FD[0]        ; gckP31      ; -0.500       ; 1.412      ; 1.441      ;
; 0.313  ; FD[0]     ; FD[16]  ; FD[0]        ; gckP31      ; -0.500       ; 1.412      ; 1.444      ;
; 0.331  ; FD[4]     ; FD[13]  ; FD[4]        ; gckP31      ; -0.500       ; 1.412      ; 1.462      ;
; 0.334  ; FD[4]     ; FD[14]  ; FD[4]        ; gckP31      ; -0.500       ; 1.412      ; 1.465      ;
; 0.341  ; FD[13]    ; FD[13]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.480      ;
; 0.346  ; FD[7]     ; FD[17]  ; FD[7]        ; gckP31      ; -0.500       ; 1.412      ; 1.477      ;
; 0.347  ; FD[10]    ; FD[10]  ; gckP31       ; gckP31      ; 0.000        ; 0.035      ; 0.486      ;
; 0.376  ; FD[0]     ; FD[17]  ; FD[0]        ; gckP31      ; -0.500       ; 1.412      ; 1.507      ;
; 0.397  ; FD[4]     ; FD[15]  ; FD[4]        ; gckP31      ; -0.500       ; 1.412      ; 1.528      ;
; 0.400  ; FD[4]     ; FD[16]  ; FD[4]        ; gckP31      ; -0.500       ; 1.412      ; 1.531      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCMP_RESET'                                                                                                      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+
; -0.784 ; LCM[1]                            ; LCMx[1]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.152      ; 1.388      ;
; -0.727 ; LCM[1]                            ; LCM_com_data[9][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.157      ; 1.450      ;
; -0.723 ; LCM[1]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.222      ; 1.519      ;
; -0.690 ; LCM[0]                            ; LCMx[0]                   ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.224      ; 1.554      ;
; -0.683 ; LCM[0]                            ; LCM_com_data[9][6]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.157      ; 1.494      ;
; -0.651 ; LCM[1]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.146      ; 1.515      ;
; -0.607 ; LCM[0]                            ; LCM_com_data[1][0]~latch  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.146      ; 1.559      ;
; -0.606 ; LCM[1]                            ; LCM_com_data[12][5]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.158      ; 1.572      ;
; -0.595 ; LCM[1]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.152      ; 1.577      ;
; -0.529 ; LCM[0]                            ; LCM_com_data2[1][0]       ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.435      ; 1.926      ;
; -0.482 ; LCM[0]                            ; LCM_com_data[12][6]~latch ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.152      ; 1.690      ;
; -0.479 ; LCM[0]                            ; LN~latch                  ; FD[17]       ; LCMP_RESET  ; 0.000        ; 2.222      ; 1.763      ;
; 0.177  ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; LCM_com_data2[20][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.026      ; 1.223      ;
; 0.177  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; LCM_com_data2[10][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.027      ; 1.224      ;
; 0.295  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.033      ; 1.348      ;
; 0.305  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.033      ; 1.358      ;
; 0.432  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[10][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.129      ; 1.581      ;
; 0.458  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.177      ; 1.655      ;
; 0.508  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.034      ; 1.562      ;
; 0.760  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.169      ; 1.949      ;
; 0.774  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.045      ; 1.839      ;
; 0.813  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.046      ; 1.879      ;
; 0.828  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.047      ; 1.895      ;
; 0.933  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.047      ; 2.000      ;
; 0.945  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.107      ; 2.072      ;
; 0.968  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.045      ; 2.033      ;
; 0.979  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.046      ; 2.045      ;
; 0.985  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.046      ; 2.051      ;
; 1.016  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.041      ; 2.077      ;
; 1.019  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.044      ; 2.083      ;
; 1.033  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.054      ; 2.107      ;
; 1.054  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.106      ; 2.180      ;
; 1.056  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.041      ; 2.117      ;
; 1.093  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.022      ; 2.135      ;
; 1.096  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.045      ; 2.161      ;
; 1.111  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.023      ; 2.154      ;
; 1.118  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.047      ; 2.185      ;
; 1.126  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.046      ; 2.192      ;
; 1.141  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.054      ; 2.215      ;
; 1.163  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.106      ; 2.289      ;
; 1.165  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.108      ; 2.293      ;
; 1.174  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.031      ; 2.225      ;
; 1.177  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.045      ; 2.242      ;
; 1.178  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.046      ; 2.244      ;
; 1.254  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.034      ; 2.308      ;
; 1.260  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.046      ; 2.326      ;
; 1.261  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.170      ; 2.451      ;
; 1.265  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.116      ; 2.401      ;
; 1.303  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.041      ; 2.364      ;
; 1.304  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[7][2]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.041      ; 2.365      ;
; 1.307  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.132      ; 2.459      ;
; 1.333  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[9][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.107      ; 2.460      ;
; 1.343  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.041      ; 2.404      ;
; 1.347  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.053      ; 2.420      ;
; 1.349  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.047      ; 2.416      ;
; 1.357  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.031      ; 2.408      ;
; 1.365  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.031      ; 2.416      ;
; 1.365  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.047      ; 2.432      ;
; 1.370  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.058      ; 2.448      ;
; 1.374  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.046      ; 2.440      ;
; 1.395  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.054      ; 2.469      ;
; 1.441  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.046      ; 2.507      ;
; 1.481  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.022      ; 2.523      ;
; 1.502  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.116      ; 2.638      ;
; 1.508  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.131      ; 2.659      ;
; 1.535  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.054      ; 2.609      ;
; 1.546  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.055      ; 2.621      ;
; 1.546  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.038      ; 2.604      ;
; 1.552  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.038      ; 2.610      ;
; 1.559  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.022      ; 2.601      ;
; 1.594  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.055      ; 2.669      ;
; 1.596  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.022      ; 2.638      ;
; 1.600  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.030      ; 2.650      ;
; 1.607  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.046      ; 2.673      ;
; 1.616  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[18][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.108      ; 2.744      ;
; 1.625  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.116      ; 2.761      ;
; 1.626  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.039      ; 2.685      ;
; 1.631  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[17][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.133      ; 2.784      ;
; 1.651  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.030      ; 2.701      ;
; 1.652  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.046      ; 2.718      ;
; 1.657  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.047      ; 2.724      ;
; 1.665  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.023      ; 2.708      ;
; 1.666  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.039      ; 2.725      ;
; 1.673  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[20][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.177      ; 2.870      ;
; 1.679  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.045      ; 2.744      ;
; 1.713  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.137      ; 2.870      ;
; 1.714  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; LCM_com_data2[18][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.051      ; 2.785      ;
; 1.718  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[7][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.040      ; 2.778      ;
; 1.727  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; LCM_com_data2[19][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.054      ; 2.801      ;
; 1.739  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.047      ; 2.806      ;
; 1.746  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; LCM_com_data2[17][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.034      ; 2.800      ;
; 1.750  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[19][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.136      ; 2.906      ;
; 1.766  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.130      ; 2.916      ;
; 1.768  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[10][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.023      ; 2.811      ;
; 1.786  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; LCM_com_data2[9][1]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.129      ; 2.935      ;
; 1.788  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[20][2]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.040      ; 2.848      ;
; 1.819  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; LCM_com_data2[10][3]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.023      ; 2.862      ;
; 1.822  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[17][0]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.054      ; 2.896      ;
; 1.828  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; LCM_com_data2[20][1]      ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.040      ; 2.888      ;
; 1.833  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; LCM_com_data2[7][0]       ; FD[4]        ; LCMP_RESET  ; 0.000        ; 1.041      ; 2.894      ;
+--------+-----------------------------------+---------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'TX_W'                                                                                                             ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                         ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -0.326 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.587      ; 1.460      ;
; -0.326 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.587      ; 1.460      ;
; -0.326 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.587      ; 1.460      ;
; -0.268 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.583      ; 1.514      ;
; -0.268 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.583      ; 1.514      ;
; -0.268 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.583      ; 1.514      ;
; -0.268 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.583      ; 1.514      ;
; -0.268 ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; 0.000        ; 1.583      ; 1.514      ;
; 0.283  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[0] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.587      ; 1.569      ;
; 0.283  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[1] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.587      ; 1.569      ;
; 0.283  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[2] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.587      ; 1.569      ;
; 0.360  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[3] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.583      ; 1.642      ;
; 0.360  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[4] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.583      ; 1.642      ;
; 0.360  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[5] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.583      ; 1.642      ;
; 0.360  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[6] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.583      ; 1.642      ;
; 0.360  ; S_RESET_T                         ; RS232_T1:U1|TXD2_Bf[7] ; S_RESET_T        ; TX_W        ; -0.500       ; 1.583      ; 1.642      ;
; 0.493  ; MCP3202_Driver:U3|MCP3202_AD0[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.138     ; 0.459      ;
; 0.493  ; MCP3202_Driver:U3|MCP3202_AD0[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.138     ; 0.459      ;
; 0.552  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.138     ; 0.518      ;
; 0.591  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 0.000        ; -0.134     ; 0.561      ;
; 0.599  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.141     ; 0.562      ;
; 0.667  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 0.000        ; -0.135     ; 0.636      ;
; 0.668  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 0.000        ; -0.141     ; 0.631      ;
; 0.697  ; MCP3202_Driver:U3|MCP3202_AD0[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.138     ; 0.663      ;
; 0.711  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.139     ; 0.676      ;
; 0.736  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.138     ; 0.702      ;
; 0.748  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; RS232_T1:U1|TXD2_Bf[4] ; FD[4]            ; TX_W        ; 0.000        ; -0.133     ; 0.719      ;
; 0.773  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; RS232_T1:U1|TXD2_Bf[6] ; FD[4]            ; TX_W        ; 0.000        ; -0.147     ; 0.730      ;
; 0.866  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 0.000        ; -0.348     ; 0.622      ;
; 0.885  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.645      ;
; 0.908  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 0.000        ; -0.348     ; 0.664      ;
; 0.910  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 0.000        ; -0.348     ; 0.666      ;
; 0.918  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; RS232_T1:U1|TXD2_Bf[5] ; FD[4]            ; TX_W        ; 0.000        ; -0.141     ; 0.881      ;
; 0.926  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.143     ; 0.887      ;
; 0.931  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 0.000        ; -0.348     ; 0.687      ;
; 0.970  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.133     ; 0.941      ;
; 0.985  ; MCP3202_Driver:U3|MCP3202_AD1[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 0.000        ; -0.134     ; 0.955      ;
; 1.015  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.775      ;
; 1.030  ; MCP3202_Driver:U3|MCP3202_AD0[7]  ; RS232_T1:U1|TXD2_Bf[7] ; FD[4]            ; TX_W        ; 0.000        ; -0.134     ; 1.000      ;
; 1.054  ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; RS232_T1:U1|TXD2_Bf[0] ; FD[4]            ; TX_W        ; 0.000        ; -0.142     ; 1.016      ;
; 1.070  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.830      ;
; 1.070  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.830      ;
; 1.070  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.830      ;
; 1.072  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.832      ;
; 1.072  ; MCP3202_Driver:U3|MCP3202_AD0[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.142     ; 1.034      ;
; 1.089  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.137     ; 1.056      ;
; 1.118  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.878      ;
; 1.142  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.136     ; 1.110      ;
; 1.152  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[4] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.912      ;
; 1.152  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[7] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.912      ;
; 1.152  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[5] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.912      ;
; 1.154  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[6] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.914      ;
; 1.164  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[3] ; FD[17]           ; TX_W        ; 0.000        ; -0.348     ; 0.920      ;
; 1.181  ; MCP3202_Driver:U3|MCP3202_AD1[10] ; RS232_T1:U1|TXD2_Bf[2] ; FD[4]            ; TX_W        ; 0.000        ; -0.146     ; 1.139      ;
; 1.203  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; RS232_T1:U1|TXD2_Bf[1] ; FD[4]            ; TX_W        ; 0.000        ; -0.146     ; 1.161      ;
; 1.210  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[0] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.106     ; 1.208      ;
; 1.210  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[1] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.106     ; 1.208      ;
; 1.210  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[2] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.106     ; 1.208      ;
; 1.219  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.979      ;
; 1.225  ; CHs~reg0                          ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -0.344     ; 0.985      ;
; 1.234  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -0.340     ; 0.998      ;
; 1.256  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[0] ; FD[17]           ; TX_W        ; 0.000        ; -0.340     ; 1.020      ;
; 1.257  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -0.340     ; 1.021      ;
; 1.259  ; CMDn[0]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -0.340     ; 1.023      ;
; 1.287  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[3] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.110     ; 1.281      ;
; 1.287  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[4] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.110     ; 1.281      ;
; 1.287  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[5] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.110     ; 1.281      ;
; 1.287  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[6] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.110     ; 1.281      ;
; 1.287  ; RS232_T1:U1|Tx_B_Clr              ; RS232_T1:U1|TXD2_Bf[7] ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.110     ; 1.281      ;
; 1.294  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[2] ; FD[17]           ; TX_W        ; 0.000        ; -0.340     ; 1.058      ;
; 1.295  ; CMDn[1]                           ; RS232_T1:U1|TXD2_Bf[1] ; FD[17]           ; TX_W        ; 0.000        ; -0.340     ; 1.059      ;
; 1.498  ; MCP3202_Driver:U3|MCP3202_AD1[11] ; RS232_T1:U1|TXD2_Bf[3] ; FD[4]            ; TX_W        ; 0.000        ; -0.150     ; 1.452      ;
+--------+-----------------------------------+------------------------+------------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'RS232_T1:U1|Tx_f'                                                                                               ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; Slack  ; From Node                ; To Node                  ; Launch Clock     ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+
; -0.178 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.774      ; 1.795      ;
; -0.178 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.774      ; 1.795      ;
; -0.178 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.774      ; 1.795      ;
; -0.178 ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.774      ; 1.795      ;
; -0.140 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.135 ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.839      ;
; 0.167  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.167  ; RS232_T1:U1|TX           ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.307      ;
; 0.173  ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.313      ;
; 0.175  ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.315      ;
; 0.185  ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.325      ;
; 0.192  ; RS232_T1:U1|TXD2_Bf[1]   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.262      ; 0.558      ;
; 0.221  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_s[0]      ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.585      ;
; 0.233  ; RS232_T1:U1|TXDs_Bf[3]   ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.373      ;
; 0.234  ; RS232_T1:U1|TXDs_Bf[6]   ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.374      ;
; 0.274  ; RS232_T1:U1|TXDs_Bf[5]   ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.414      ;
; 0.275  ; RS232_T1:U1|TXDs_Bf[2]   ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.415      ;
; 0.277  ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.417      ;
; 0.282  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.422      ;
; 0.287  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.427      ;
; 0.287  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.427      ;
; 0.298  ; RS232_T1:U1|TXD2_Bf[2]   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.262      ; 0.664      ;
; 0.332  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.472      ;
; 0.332  ; RS232_T1:U1|TXD2_Bf[0]   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.262      ; 0.698      ;
; 0.338  ; RS232_T1:U1|TXD2_Bf[4]   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.265      ; 0.707      ;
; 0.343  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.483      ;
; 0.359  ; RS232_T1:U1|TXD2_Bf[7]   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.265      ; 0.728      ;
; 0.370  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.510      ;
; 0.387  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.527      ;
; 0.398  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.538      ;
; 0.401  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.541      ;
; 0.401  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.541      ;
; 0.413  ; RS232_T1:U1|TXD2_Bf[6]   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.265      ; 0.782      ;
; 0.426  ; RS232_T1:U1|TXD2_Bf[5]   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.265      ; 0.795      ;
; 0.436  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.576      ;
; 0.441  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.581      ;
; 0.441  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.581      ;
; 0.445  ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.585      ;
; 0.481  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[3] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.774      ; 1.954      ;
; 0.481  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[2] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.774      ; 1.954      ;
; 0.481  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[1] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.774      ; 1.954      ;
; 0.481  ; S_RESET_T                ; RS232_T1:U1|Tsend_DLN[0] ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.774      ; 1.954      ;
; 0.489  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.629      ;
; 0.489  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tx_B_Clr     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.853      ;
; 0.499  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.639      ;
; 0.529  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.669      ;
; 0.532  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[2] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.672      ;
; 0.544  ; RS232_T1:U1|TXD2_Bf[3]   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.265      ; 0.913      ;
; 0.545  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[0]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.019      ;
; 0.545  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[1]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.019      ;
; 0.545  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[2]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.019      ;
; 0.545  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[3]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.019      ;
; 0.545  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[4]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.019      ;
; 0.545  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[5]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.019      ;
; 0.545  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[6]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.019      ;
; 0.545  ; S_RESET_T                ; RS232_T1:U1|TXDs_Bf[7]   ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.019      ;
; 0.550  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.690      ;
; 0.561  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[1]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.925      ;
; 0.561  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[7]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.925      ;
; 0.562  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[4]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.926      ;
; 0.565  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[0]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.929      ;
; 0.592  ; S_RESET_T                ; RS232_T1:U1|T_Half_f     ; S_RESET_T        ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.066      ;
; 0.595  ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tsend_DLN[3] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.735      ;
; 0.603  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|T_Half_f     ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.967      ;
; 0.618  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[2]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.982      ;
; 0.618  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[5]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.982      ;
; 0.619  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.759      ;
; 0.619  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.759      ;
; 0.624  ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.764      ;
; 0.624  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[6]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.988      ;
; 0.627  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TXDs_Bf[3]   ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.991      ;
; 0.634  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|TX           ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.260      ; 0.998      ;
; 0.684  ; RS232_T1:U1|Tx_s[2]      ; RS232_T1:U1|Tx_B_Clr     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.824      ;
; 0.687  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.827      ;
; 0.688  ; RS232_T1:U1|Tsend_DLN[1] ; RS232_T1:U1|Tsend_DLN[0] ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.828      ;
; 0.694  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.834      ;
; 0.694  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.834      ;
; 0.695  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[1]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.835      ;
; 0.695  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.835      ;
; 0.698  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.838      ;
; 0.699  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[4]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.839      ;
; 0.699  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[7]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.839      ;
; 0.703  ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|TX           ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.843      ;
; 0.705  ; RS232_T1:U1|Tx_s[0]      ; RS232_T1:U1|TXDs_Bf[0]   ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.845      ;
; 0.731  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[3] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.259      ; 1.094      ;
; 0.731  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[2] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.259      ; 1.094      ;
; 0.731  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[1] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.259      ; 1.094      ;
; 0.731  ; RS232_T1:U1|Tx_B_Empty   ; RS232_T1:U1|Tsend_DLN[0] ; TX_W             ; RS232_T1:U1|Tx_f ; 0.000        ; 0.259      ; 1.094      ;
; 0.737  ; RS232_T1:U1|Tx_s[1]      ; RS232_T1:U1|T_Half_f     ; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 0.000        ; 0.036      ; 0.877      ;
+--------+--------------------------+--------------------------+------------------+------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[17]'                                                                                         ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                    ; To Node       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+
; -0.144 ; TX_W                         ; TX_W          ; TX_W         ; FD[17]      ; 0.000        ; 2.023      ; 2.088      ;
; -0.136 ; TX_W                         ; CMDn[1]       ; TX_W         ; FD[17]      ; 0.000        ; 2.018      ; 2.091      ;
; -0.108 ; TX_W                         ; CMDn[0]       ; TX_W         ; FD[17]      ; 0.000        ; 2.018      ; 2.119      ;
; 0.020  ; S_RESET_T                    ; LCMP_RESET    ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.018      ; 2.237      ;
; 0.026  ; S_RESET_T                    ; CMDn[1]       ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.018      ; 2.243      ;
; 0.032  ; S_RESET_T                    ; CMDn[0]       ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.018      ; 2.249      ;
; 0.083  ; MCP3202_Driver:U3|MCP3202_ok ; MCP3202_RESET ; FD[4]        ; FD[17]      ; 0.000        ; 0.300      ; 0.487      ;
; 0.121  ; S_RESET_T                    ; TX_W          ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.023      ; 2.343      ;
; 0.166  ; Rx_R                         ; Rx_R          ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.166  ; CHs~reg0                     ; CHs~reg0      ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 0.307      ;
; 0.167  ; MCP3202_RESET                ; MCP3202_RESET ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.307      ;
; 0.189  ; S_RESET_T                    ; times[10]     ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.189  ; S_RESET_T                    ; times[9]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.189  ; S_RESET_T                    ; times[8]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.189  ; S_RESET_T                    ; times[7]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.189  ; S_RESET_T                    ; times[6]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.189  ; S_RESET_T                    ; times[5]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.189  ; S_RESET_T                    ; times[4]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.189  ; S_RESET_T                    ; times[1]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.189  ; S_RESET_T                    ; times[0]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.189  ; S_RESET_T                    ; times[2]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.189  ; S_RESET_T                    ; times[3]      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.408      ;
; 0.240  ; S_RESET_T                    ; Rx_R          ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.023      ; 2.462      ;
; 0.266  ; S_RESET_T                    ; CHs~reg0      ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.023      ; 2.488      ;
; 0.279  ; times[10]                    ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.419      ;
; 0.279  ; times[9]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.419      ;
; 0.280  ; times[7]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.420      ;
; 0.285  ; times[2]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.425      ;
; 0.286  ; times[1]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.426      ;
; 0.286  ; S_RESET_T                    ; MCP3202_RESET ; S_RESET_T    ; FD[17]      ; 0.000        ; 2.020      ; 2.505      ;
; 0.287  ; times[3]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.427      ;
; 0.298  ; times[0]                     ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.438      ;
; 0.347  ; times[5]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.487      ;
; 0.353  ; times[4]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.493      ;
; 0.355  ; times[8]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.495      ;
; 0.398  ; RS232_T1:U1|Tx_B_Empty       ; CMDn[0]       ; TX_W         ; FD[17]      ; 0.000        ; 0.503      ; 1.005      ;
; 0.406  ; RS232_T1:U1|Tx_B_Empty       ; CMDn[1]       ; TX_W         ; FD[17]      ; 0.000        ; 0.503      ; 1.013      ;
; 0.427  ; times[9]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.567      ;
; 0.428  ; times[7]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.568      ;
; 0.430  ; RS232_T1:U1|Tx_B_Empty       ; TX_W          ; TX_W         ; FD[17]      ; 0.000        ; 0.508      ; 1.042      ;
; 0.434  ; times[1]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.574      ;
; 0.435  ; times[3]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.575      ;
; 0.444  ; times[2]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.584      ;
; 0.445  ; times[0]                     ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.585      ;
; 0.447  ; times[2]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.587      ;
; 0.448  ; times[0]                     ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.588      ;
; 0.470  ; times[6]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.610      ;
; 0.491  ; times[7]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.631      ;
; 0.494  ; times[7]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.634      ;
; 0.495  ; times[5]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.635      ;
; 0.497  ; times[1]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.637      ;
; 0.498  ; times[3]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.638      ;
; 0.500  ; times[1]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.640      ;
; 0.501  ; times[3]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.641      ;
; 0.510  ; times[2]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.650      ;
; 0.511  ; times[0]                     ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.651      ;
; 0.512  ; times[4]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.652      ;
; 0.513  ; times[2]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.653      ;
; 0.514  ; times[8]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.654      ;
; 0.514  ; times[0]                     ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.654      ;
; 0.515  ; times[4]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.655      ;
; 0.517  ; times[8]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.657      ;
; 0.521  ; TX_W                         ; CMDn[1]       ; TX_W         ; FD[17]      ; -0.500       ; 2.018      ; 2.248      ;
; 0.546  ; TX_W                         ; TX_W          ; TX_W         ; FD[17]      ; -0.500       ; 2.023      ; 2.278      ;
; 0.558  ; times[5]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.698      ;
; 0.561  ; times[5]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.701      ;
; 0.563  ; times[1]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.703      ;
; 0.564  ; times[3]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.704      ;
; 0.566  ; times[1]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.706      ;
; 0.567  ; times[3]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.707      ;
; 0.576  ; times[2]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.716      ;
; 0.577  ; times[0]                     ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.717      ;
; 0.578  ; times[4]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.718      ;
; 0.579  ; times[2]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.719      ;
; 0.580  ; times[0]                     ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.720      ;
; 0.581  ; times[4]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.721      ;
; 0.593  ; S_RESET_T                    ; CMDn[0]       ; S_RESET_T    ; FD[17]      ; -0.500       ; 2.018      ; 2.310      ;
; 0.618  ; TX_W                         ; CMDn[0]       ; TX_W         ; FD[17]      ; -0.500       ; 2.018      ; 2.345      ;
; 0.624  ; times[5]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.764      ;
; 0.627  ; times[5]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.767      ;
; 0.629  ; times[6]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.769      ;
; 0.629  ; times[1]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.769      ;
; 0.630  ; times[3]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.770      ;
; 0.631  ; MCP3202_RESET                ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.631  ; MCP3202_RESET                ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.631  ; MCP3202_RESET                ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.631  ; MCP3202_RESET                ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.631  ; MCP3202_RESET                ; times[6]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.631  ; MCP3202_RESET                ; times[5]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.631  ; MCP3202_RESET                ; times[4]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.631  ; MCP3202_RESET                ; times[1]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.631  ; MCP3202_RESET                ; times[0]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.631  ; MCP3202_RESET                ; times[2]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.631  ; MCP3202_RESET                ; times[3]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.771      ;
; 0.632  ; times[6]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.772      ;
; 0.632  ; times[1]                     ; times[8]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.772      ;
; 0.633  ; times[3]                     ; times[10]     ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.773      ;
; 0.642  ; times[2]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.782      ;
; 0.643  ; times[0]                     ; times[7]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.783      ;
; 0.644  ; times[4]                     ; times[9]      ; FD[17]       ; FD[17]      ; 0.000        ; 0.036      ; 0.784      ;
+--------+------------------------------+---------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[7]'                                                                                                                            ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                            ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.085 ; LCM_4bit_driver:LCMset|DBii[2]~latch ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.060      ; 0.249      ;
; 0.090 ; LCM_4bit_driver:LCMset|DBii[1]~latch ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.060      ; 0.254      ;
; 0.096 ; LCM_4bit_driver:LCMset|DBii[0]~latch ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.049      ; 0.249      ;
; 0.106 ; LCM_4bit_driver:LCMset|RSo~latch     ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.055      ; 0.265      ;
; 0.119 ; LCM_4bit_driver:LCMset|DBii[3]~latch ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 0.057      ; 0.280      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMok         ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|BF            ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; LCM_4bit_driver:LCMset|Eo            ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.202 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.342      ;
; 0.289 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.429      ;
; 0.292 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.432      ;
; 0.292 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.432      ;
; 0.295 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.435      ;
; 0.312 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.452      ;
; 0.313 ; DBi[2]                               ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.008      ; 0.425      ;
; 0.316 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.456      ;
; 0.317 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.457      ;
; 0.321 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.461      ;
; 0.335 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.475      ;
; 0.351 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.491      ;
; 0.352 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.492      ;
; 0.363 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.503      ;
; 0.365 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.505      ;
; 0.366 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.506      ;
; 0.367 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.507      ;
; 0.380 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.520      ;
; 0.397 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.537      ;
; 0.431 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.571      ;
; 0.433 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.573      ;
; 0.438 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.578      ;
; 0.442 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.582      ;
; 0.445 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.585      ;
; 0.450 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.590      ;
; 0.450 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.590      ;
; 0.453 ; LCM_4bit_driver:LCMset|Timeout[6]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.593      ;
; 0.453 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.593      ;
; 0.465 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.605      ;
; 0.480 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.620      ;
; 0.500 ; LCM_4bit_driver:LCMset|Timeout[7]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.640      ;
; 0.501 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.641      ;
; 0.501 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.641      ;
; 0.504 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.644      ;
; 0.508 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.648      ;
; 0.511 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.651      ;
; 0.514 ; DBi[3]                               ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.008      ; 0.626      ;
; 0.514 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.654      ;
; 0.515 ; LCM_4bit_driver:LCMset|RWS           ; LCM_4bit_driver:LCMset|LCMruns[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.656      ;
; 0.516 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.656      ;
; 0.519 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.659      ;
; 0.524 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.664      ;
; 0.527 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.667      ;
; 0.544 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.683      ;
; 0.547 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.687      ;
; 0.555 ; DBi[1]                               ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.008      ; 0.667      ;
; 0.555 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.034      ; 0.693      ;
; 0.564 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.704      ;
; 0.567 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.707      ;
; 0.567 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.707      ;
; 0.569 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|Eo                ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.709      ;
; 0.570 ; LCM_4bit_driver:LCMset|Timeout[3]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.710      ;
; 0.574 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.714      ;
; 0.577 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[3]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.717      ;
; 0.577 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.717      ;
; 0.580 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[4]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.720      ;
; 0.582 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.722      ;
; 0.585 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.725      ;
; 0.590 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.730      ;
; 0.593 ; LCM_4bit_driver:LCMset|Timeout[4]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.733      ;
; 0.613 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.034      ; 0.751      ;
; 0.617 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.756      ;
; 0.627 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.767      ;
; 0.640 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.780      ;
; 0.643 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[5]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.783      ;
; 0.643 ; LCM_4bit_driver:LCMset|Timeout[0]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.783      ;
; 0.646 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[6]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.786      ;
; 0.647 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.008      ; 0.759      ;
; 0.655 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.034      ; 0.793      ;
; 0.679 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.819      ;
; 0.685 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.824      ;
; 0.709 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[7]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.849      ;
; 0.712 ; LCM_4bit_driver:LCMset|Timeout[1]    ; LCM_4bit_driver:LCMset|Timeout[8]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.852      ;
; 0.724 ; LCM_4bit_driver:LCMset|Timeout[8]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.865      ;
; 0.739 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.879      ;
; 0.743 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|LCMok             ; FD[7]        ; FD[7]       ; 0.000        ; 0.034      ; 0.881      ;
; 0.748 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.888      ;
; 0.773 ; RS                                   ; LCM_4bit_driver:LCMset|LCMruns[3]        ; FD[0]        ; FD[7]       ; 0.000        ; 0.008      ; 0.885      ;
; 0.773 ; LCM_4bit_driver:LCMset|LCMruns[0]    ; LCM_4bit_driver:LCMset|BF                ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.912      ;
; 0.777 ; LCM_4bit_driver:LCMset|Timeout[5]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.918      ;
; 0.782 ; LCM_4bit_driver:LCMset|LCMruns[3]    ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.922      ;
; 0.801 ; LCM_4bit_driver:LCMset|LCMruns[2]    ; LCM_4bit_driver:LCMset|RSo~_emulated     ; FD[7]        ; FD[7]       ; 0.000        ; 0.036      ; 0.941      ;
; 0.834 ; LCM_4bit_driver:LCMset|Timeout[2]    ; LCM_4bit_driver:LCMset|LCMruns[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.037      ; 0.975      ;
; 0.843 ; DBi[0]                               ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; FD[0]        ; FD[7]       ; 0.000        ; 0.004      ; 0.951      ;
; 0.858 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|RWS               ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[1]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[2]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
; 0.858 ; LCM_4bit_driver:LCMset|LCMruns[1]    ; LCM_4bit_driver:LCMset|Timeout[0]        ; FD[7]        ; FD[7]       ; 0.000        ; 0.035      ; 0.997      ;
+-------+--------------------------------------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'FD[4]'                                                                                                                  ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                         ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.167 ; MCP3202_Driver:U3|MCP3202Dis[1]   ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U3|MCP3202_tryN[1] ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.167 ; MCP3202_Driver:U3|MCP3202_S       ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.307      ;
; 0.168 ; MCP3202_Driver:U3|MCP3202_Di      ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.307      ;
; 0.174 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.314      ;
; 0.184 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.324      ;
; 0.189 ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.329      ;
; 0.191 ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; MCP3202_Driver:U3|MCP3202_AD1[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.331      ;
; 0.196 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; MCP3202_Driver:U3|MCP3202_ADs[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.336      ;
; 0.197 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; MCP3202_Driver:U3|MCP3202_ADs[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.337      ;
; 0.199 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.339      ;
; 0.203 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.342      ;
; 0.254 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.394      ;
; 0.261 ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; MCP3202_Driver:U3|MCP3202_ADs[8]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.401      ;
; 0.278 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.418      ;
; 0.292 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.431      ;
; 0.292 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.431      ;
; 0.294 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.433      ;
; 0.296 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.435      ;
; 0.307 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.446      ;
; 0.307 ; MCP3202_Driver:U3|MCP3202Dis[1]   ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.447      ;
; 0.316 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.456      ;
; 0.333 ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; MCP3202_Driver:U3|MCP3202_AD1[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.474      ;
; 0.335 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.475      ;
; 0.365 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.504      ;
; 0.370 ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.510      ;
; 0.425 ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; MCP3202_Driver:U3|MCP3202_AD1[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.565      ;
; 0.434 ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; MCP3202_Driver:U3|MCP3202_AD1[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.574      ;
; 0.440 ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.580      ;
; 0.441 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.580      ;
; 0.441 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.580      ;
; 0.451 ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.591      ;
; 0.454 ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; MCP3202_Driver:U3|MCP3202_AD1[2]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.030      ; 0.588      ;
; 0.456 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.595      ;
; 0.459 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.598      ;
; 0.460 ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; MCP3202_Driver:U3|MCP3202_AD1[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.037      ; 0.601      ;
; 0.474 ; MCP3202_Driver:U3|MCP3202_ADs[11] ; MCP3202_Driver:U3|MCP3202_AD1[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.039      ; 0.617      ;
; 0.482 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; MCP3202_Driver:U3|MCP3202_AD1[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.039      ; 0.625      ;
; 0.501 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.640      ;
; 0.504 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.643      ;
; 0.507 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.646      ;
; 0.511 ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; MCP3202_Driver:U3|MCP3202_ADs[7]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.050      ; 0.665      ;
; 0.522 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.661      ;
; 0.523 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.662      ;
; 0.525 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.664      ;
; 0.526 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.665      ;
; 0.528 ; MCP3202_Driver:U3|MCP3202Dis[1]   ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.668      ;
; 0.570 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; MCP3202_Driver:U3|MCP3202_AD1[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.030      ; 0.704      ;
; 0.574 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.713      ;
; 0.584 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.724      ;
; 0.589 ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; MCP3202_Driver:U3|MCP3202_AD0[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.044      ; 0.737      ;
; 0.610 ; MCP3202_Driver:U3|MCP3202_ADs[4]  ; MCP3202_Driver:U3|MCP3202_AD0[4]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.044      ; 0.758      ;
; 0.611 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; MCP3202_Driver:U3|MCP3202_AD1[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.039      ; 0.754      ;
; 0.617 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.756      ;
; 0.617 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.756      ;
; 0.617 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.756      ;
; 0.617 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.756      ;
; 0.619 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.758      ;
; 0.634 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.773      ;
; 0.645 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.780      ;
; 0.654 ; MCP3202_Driver:U3|MCP3202_ADs[1]  ; MCP3202_Driver:U3|MCP3202_AD0[1]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.789      ;
; 0.658 ; MCP3202_Driver:U3|MCP3202_ADs[11] ; MCP3202_Driver:U3|MCP3202_AD0[11] ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.793      ;
; 0.658 ; MCP3202_Driver:U3|MCP3202_tryN[1] ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.793      ;
; 0.662 ; MCP3202_Driver:U3|MCP3202_CLK     ; MCP3202_Driver:U3|MCP3202_Di      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.801      ;
; 0.667 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.806      ;
; 0.669 ; MCP3202_Driver:U3|MCP3202_ADs[10] ; MCP3202_Driver:U3|MCP3202_AD0[10] ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.804      ;
; 0.669 ; MCP3202_Driver:U3|MCP3202_CLK     ; MCP3202_Driver:U3|MCP3202_CLK     ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.808      ;
; 0.674 ; MCP3202_Driver:U3|MCP3202_ADs[2]  ; MCP3202_Driver:U3|MCP3202_ADs[3]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.022      ; 0.800      ;
; 0.695 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.835      ;
; 0.695 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.835      ;
; 0.695 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.835      ;
; 0.695 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.835      ;
; 0.695 ; MCP3202_Driver:U3|MCP3202_CS      ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.835      ;
; 0.730 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.869      ;
; 0.732 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.871      ;
; 0.739 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.878      ;
; 0.746 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.886      ;
; 0.770 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; MCP3202_Driver:U3|MCP3202_AD0[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.905      ;
; 0.775 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.914      ;
; 0.778 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.917      ;
; 0.782 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.921      ;
; 0.797 ; MCP3202_Driver:U3|MCP3202_ADs[6]  ; MCP3202_Driver:U3|MCP3202_AD0[6]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.050      ; 0.951      ;
; 0.801 ; MCP3202_Driver:U3|MCP3202_tryN[1] ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.936      ;
; 0.811 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.951      ;
; 0.817 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 0.952      ;
; 0.819 ; MCP3202_Driver:U3|MCP3202_ADs[9]  ; MCP3202_Driver:U3|MCP3202_AD0[9]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.032      ; 0.955      ;
; 0.822 ; MCP3202_Driver:U3|i[3]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.961      ;
; 0.833 ; MCP3202_Driver:U3|i[0]            ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.972      ;
; 0.841 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[4]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.981      ;
; 0.841 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[1]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.981      ;
; 0.841 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[3]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.981      ;
; 0.841 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[2]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.981      ;
; 0.841 ; MCP3202_Driver:U3|MCP3202_ok      ; MCP3202_Driver:U3|i[0]            ; FD[4]        ; FD[4]       ; 0.000        ; 0.036      ; 0.981      ;
; 0.841 ; MCP3202_Driver:U3|i[1]            ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.980      ;
; 0.848 ; MCP3202_Driver:U3|i[2]            ; MCP3202_Driver:U3|MCP3202_S       ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.987      ;
; 0.856 ; MCP3202_Driver:U3|MCP3202_ADs[0]  ; MCP3202_Driver:U3|MCP3202_AD1[0]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 0.995      ;
; 0.866 ; MCP3202_Driver:U3|MCP3202_ADs[5]  ; MCP3202_Driver:U3|MCP3202_AD0[5]  ; FD[4]        ; FD[4]       ; 0.000        ; 0.044      ; 1.014      ;
; 0.877 ; MCP3202_Driver:U3|MCP3202_tryN[0] ; MCP3202_Driver:U3|MCP3202_ok      ; FD[4]        ; FD[4]       ; 0.000        ; 0.031      ; 1.012      ;
; 0.894 ; MCP3202_Driver:U3|i[4]            ; MCP3202_Driver:U3|MCP3202_CS      ; FD[4]        ; FD[4]       ; 0.000        ; 0.035      ; 1.033      ;
+-------+-----------------------------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'LCM_RESET'                                                                                         ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                              ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.238 ; DBi[4]    ; LCM_4bit_driver:LCMset|DBii[0]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.036      ; 0.294      ;
; 0.252 ; DBi[7]    ; LCM_4bit_driver:LCMset|DBii[3]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.023      ; 0.295      ;
; 0.256 ; RS        ; LCM_4bit_driver:LCMset|RSo~latch     ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.026      ; 0.302      ;
; 0.261 ; DBi[5]    ; LCM_4bit_driver:LCMset|DBii[1]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.025      ; 0.306      ;
; 0.266 ; DBi[6]    ; LCM_4bit_driver:LCMset|DBii[2]~latch ; FD[0]        ; LCM_RESET   ; 0.000        ; 0.020      ; 0.306      ;
+-------+-----------+--------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'S_RESET_T'                                                                            ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                 ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+
; 1.597 ; Rx_R      ; RS232_R2:U2|Rx_R2~latch ; FD[17]       ; S_RESET_T   ; 0.000        ; -1.152     ; 0.455      ;
+-------+-----------+-------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[0]'                                                                                   ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                       ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+
; -2.606 ; LCMx[1]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 2.810      ;
; -2.606 ; LCMx[1]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 2.810      ;
; -2.606 ; LCMx[1]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 2.810      ;
; -2.606 ; LCMx[1]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 2.810      ;
; -2.605 ; LCMx[1]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 2.809      ;
; -2.605 ; LCMx[1]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 2.809      ;
; -2.605 ; LCMx[1]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 2.809      ;
; -2.605 ; LCMx[1]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.783     ; 2.809      ;
; -2.604 ; LCMx[1]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 2.815      ;
; -2.604 ; LCMx[1]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 2.815      ;
; -2.604 ; LCMx[1]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 2.815      ;
; -2.604 ; LCMx[1]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 2.815      ;
; -2.604 ; LCMx[1]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 2.815      ;
; -2.604 ; LCMx[1]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 2.815      ;
; -2.604 ; LCMx[1]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 2.815      ;
; -2.604 ; LCMx[1]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 2.815      ;
; -2.604 ; LCMx[1]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 2.815      ;
; -2.604 ; LCMx[1]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.776     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 2.816      ;
; -2.603 ; LCMx[1]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 2.816      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.817      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 2.816      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.817      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.817      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.817      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 2.816      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.817      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.817      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.817      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 2.816      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 2.816      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.775     ; 2.815      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.817      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[8][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 2.816      ;
; -2.603 ; LCMx[1]   ; LCM_com_data[9][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.774     ; 2.816      ;
; -2.602 ; LCMx[1]   ; LCM_com_data[20][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.778     ; 2.811      ;
; -2.602 ; LCMx[1]   ; LCM_com_data[20][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.778     ; 2.811      ;
; -2.602 ; LCMx[1]   ; LCM_com_data[19][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.816      ;
; -2.602 ; LCMx[1]   ; LCM_com_data[17][1]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.816      ;
; -2.602 ; LCMx[1]   ; LCM_com_data[18][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.816      ;
; -2.602 ; LCMx[1]   ; LCM_com_data[7][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.773     ; 2.816      ;
; -2.505 ; LCMx[0]   ; LCM_com_data[10][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.637      ;
; -2.505 ; LCMx[0]   ; LCM_com_data[17][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.637      ;
; -2.505 ; LCMx[0]   ; LCM_com_data[19][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.637      ;
; -2.505 ; LCMx[0]   ; LCM_com_data[10][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.637      ;
; -2.504 ; LCMx[0]   ; LCM_com_data[19][2]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.636      ;
; -2.504 ; LCMx[0]   ; LCM_com_data[2][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.636      ;
; -2.504 ; LCMx[0]   ; LCM_com_data[8][1]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.636      ;
; -2.504 ; LCMx[0]   ; LCM_com_data[17][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.855     ; 2.636      ;
; -2.503 ; LCMx[0]   ; \LCM_P:SW                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.848     ; 2.642      ;
; -2.503 ; LCMx[0]   ; LCM_RESET                     ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.848     ; 2.642      ;
; -2.503 ; LCMx[0]   ; LCM_INI[3]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.848     ; 2.642      ;
; -2.503 ; LCMx[0]   ; LCM_INI[2]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.848     ; 2.642      ;
; -2.503 ; LCMx[0]   ; LCM_INI[0]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.848     ; 2.642      ;
; -2.503 ; LCMx[0]   ; LCM_com_data[9][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.848     ; 2.642      ;
; -2.503 ; LCMx[0]   ; LCM_com_data[19][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.848     ; 2.642      ;
; -2.503 ; LCMx[0]   ; LCM_com_data[20][3]           ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.848     ; 2.642      ;
; -2.503 ; LCMx[0]   ; LCM_com_data[9][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.848     ; 2.642      ;
; -2.503 ; LCMx[0]   ; LCM_com_data[8][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.848     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCMPok                        ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LN~_emulated                  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[0][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_INI[4]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 2.643      ;
; -2.502 ; LCMx[0]   ; LCM_INI[1]                    ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 2.643      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[1][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.845     ; 2.644      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[16][7]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 2.643      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[2][7]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.845     ; 2.644      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[3][5]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[4][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.845     ; 2.644      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[13][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.845     ; 2.644      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[12][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 2.643      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[14][6]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.845     ; 2.644      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[12][5]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.845     ; 2.644      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[6][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.845     ; 2.644      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[6][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[18][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[7][2]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[18][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[20][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 2.643      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[18][0]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[13][1]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[9][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[10][2]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[8][3]            ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.846     ; 2.643      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[7][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[10][3]~_emulated ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.847     ; 2.642      ;
; -2.502 ; LCMx[0]   ; LCM_com_data[9][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 1.000        ; -0.845     ; 2.644      ;
+--------+-----------+-------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'TX_W'                                                                                            ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -0.705 ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 1.000        ; -0.260     ; 1.432      ;
; 0.296  ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.500        ; 1.515      ; 1.821      ;
; 0.974  ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 1.000        ; 1.515      ; 1.643      ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[17]'                                                                         ;
+--------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node              ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; -0.511 ; RS232_R2:U2|Rx_B_Empty ; Rx_R    ; FD[0]        ; FD[17]      ; 0.500        ; -0.054     ; 0.944      ;
; -0.216 ; Rx_R                   ; Rx_R    ; FD[17]       ; FD[17]      ; 1.000        ; -0.037     ; 1.166      ;
+--------+------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[4]'                                                                                           ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; -0.319 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 1.000        ; -0.295     ; 1.011      ;
; -0.319 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 1.000        ; -0.295     ; 1.011      ;
; -0.142 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_ok      ; FD[17]       ; FD[4]       ; 1.000        ; -0.300     ; 0.829      ;
; -0.142 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 1.000        ; -0.300     ; 0.829      ;
; -0.142 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_CS      ; FD[17]       ; FD[4]       ; 1.000        ; -0.300     ; 0.829      ;
; -0.142 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_S       ; FD[17]       ; FD[4]       ; 1.000        ; -0.300     ; 0.829      ;
+--------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'RS232_T1:U1|Tx_f'                                                                   ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; 0.102 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 1.693      ; 2.193      ;
; 0.102 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 1.693      ; 2.193      ;
; 0.102 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 1.693      ; 2.193      ;
; 0.102 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 1.693      ; 2.193      ;
; 0.102 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.500        ; 1.693      ; 2.193      ;
; 0.856 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 1.693      ; 1.939      ;
; 0.856 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 1.693      ; 1.939      ;
; 0.856 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 1.693      ; 1.939      ;
; 0.856 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 1.693      ; 1.939      ;
; 0.856 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 1.000        ; 1.693      ; 1.939      ;
+-------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'FD[7]'                                                                                             ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.138 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.699      ; 2.153      ;
; 0.139 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.698      ; 2.151      ;
; 0.139 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.700      ; 2.153      ;
; 0.139 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.700      ; 2.153      ;
; 0.139 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.700      ; 2.153      ;
; 0.139 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.700      ; 2.153      ;
; 0.139 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.704      ; 2.157      ;
; 0.139 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.700      ; 2.153      ;
; 0.139 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.700      ; 2.153      ;
; 0.140 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.700      ; 2.152      ;
; 0.140 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.700      ; 2.152      ;
; 0.140 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.500        ; 1.700      ; 2.152      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.770 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.699      ; 2.021      ;
; 0.771 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.698      ; 2.019      ;
; 0.771 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.700      ; 2.021      ;
; 0.771 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.700      ; 2.021      ;
; 0.771 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.700      ; 2.021      ;
; 0.771 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.700      ; 2.021      ;
; 0.771 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.704      ; 2.025      ;
; 0.771 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.700      ; 2.021      ;
; 0.771 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.700      ; 2.021      ;
; 0.772 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.700      ; 2.020      ;
; 0.772 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.700      ; 2.020      ;
; 0.772 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 1.000        ; 1.700      ; 2.020      ;
+-------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[0]'                                                                                      ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node  ; To Node                        ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+
; -0.299 ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.756      ;
; -0.299 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.756      ;
; -0.299 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.756      ;
; -0.299 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.756      ;
; -0.299 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.756      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.295 ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.856      ; 1.760      ;
; -0.081 ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.985      ; 2.103      ;
; -0.081 ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.985      ; 2.103      ;
; -0.081 ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; 0.000        ; 1.985      ; 2.103      ;
; 0.164  ; S_RESET_T  ; RS232_R2:U2|Rx_B_Empty         ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.985      ; 1.848      ;
; 0.164  ; S_RESET_T  ; RS232_R2:U2|Rx_s[0]            ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.985      ; 1.848      ;
; 0.164  ; S_RESET_T  ; RS232_R2:U2|Rx_R2~_emulated    ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.985      ; 1.848      ;
; 0.439  ; S_RESET_T  ; RS232_T1:U1|Tx_f               ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.994      ;
; 0.439  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[3]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.994      ;
; 0.439  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[6]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.994      ;
; 0.439  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[4]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.994      ;
; 0.439  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[10] ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.994      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[1]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[2]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[0]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[5]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[11] ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[13] ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[12] ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[14] ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[9]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[7]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.440  ; S_RESET_T  ; RS232_T1:U1|\TxBaudP:f_Div[8]  ; S_RESET_T    ; FD[0]       ; -0.500       ; 1.856      ; 1.995      ;
; 0.599  ; LCMP_RESET ; LCM_com_data[1][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.865      ; 2.673      ;
; 0.599  ; LCMP_RESET ; LCM_com_data[2][7]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.865      ; 2.673      ;
; 0.599  ; LCMP_RESET ; LCM_com_data[4][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.865      ; 2.673      ;
; 0.599  ; LCMP_RESET ; LCM_com_data[20][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.860      ; 2.668      ;
; 0.599  ; LCMP_RESET ; LCM_com_data[20][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.860      ; 2.668      ;
; 0.599  ; LCMP_RESET ; LCM_com_data[13][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.865      ; 2.673      ;
; 0.599  ; LCMP_RESET ; LCM_com_data[14][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.865      ; 2.673      ;
; 0.599  ; LCMP_RESET ; LCM_com_data[12][5]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.865      ; 2.673      ;
; 0.599  ; LCMP_RESET ; LCM_com_data[6][2]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.865      ; 2.673      ;
; 0.599  ; LCMP_RESET ; LCM_com_data[9][3]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.865      ; 2.673      ;
; 0.600  ; LCMP_RESET ; LCM_INI[4]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.863      ; 2.672      ;
; 0.600  ; LCMP_RESET ; LCM_INI[3]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.671      ;
; 0.600  ; LCMP_RESET ; LCM_INI[2]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.671      ;
; 0.600  ; LCMP_RESET ; LCM_INI[0]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.671      ;
; 0.600  ; LCMP_RESET ; LCM_INI[1]                     ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.863      ; 2.672      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[16][7]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.863      ; 2.672      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[12][6]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.863      ; 2.672      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[19][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.864      ; 2.673      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[17][1]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.864      ; 2.673      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[20][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.863      ; 2.672      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[18][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.864      ; 2.673      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[9][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.671      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[8][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.671      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[8][3]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.863      ; 2.672      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[7][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.864      ; 2.673      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[8][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.863      ; 2.672      ;
; 0.600  ; LCMP_RESET ; LCM_com_data[9][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.863      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCMPok                         ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; \LCM_P:SW                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_RESET                      ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LN~_emulated                   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[0][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[9][6]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[3][5]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[19][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[20][3]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[6][5]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[18][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[7][2]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[18][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[18][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[13][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[9][1]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[10][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[7][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.601  ; LCMP_RESET ; LCM_com_data[10][3]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.862      ; 2.672      ;
; 0.603  ; LCMP_RESET ; LCM_com_data[19][2]            ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.854      ; 2.666      ;
; 0.603  ; LCMP_RESET ; LCM_com_data[2][0]~_emulated   ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.854      ; 2.666      ;
; 0.603  ; LCMP_RESET ; LCM_com_data[8][1]             ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.854      ; 2.666      ;
; 0.603  ; LCMP_RESET ; LCM_com_data[17][2]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.854      ; 2.666      ;
; 0.604  ; LCMP_RESET ; LCM_com_data[10][1]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.854      ; 2.667      ;
; 0.604  ; LCMP_RESET ; LCM_com_data[17][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.854      ; 2.667      ;
; 0.604  ; LCMP_RESET ; LCM_com_data[19][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.854      ; 2.667      ;
; 0.604  ; LCMP_RESET ; LCM_com_data[10][0]~_emulated  ; LCMP_RESET   ; FD[0]       ; 0.000        ; 1.854      ; 2.667      ;
; 0.759  ; LCM[0]     ; LCM_com_data[20][1]            ; FD[17]       ; FD[0]       ; 0.000        ; 1.460      ; 2.323      ;
; 0.759  ; LCM[0]     ; LCM_com_data[20][2]            ; FD[17]       ; FD[0]       ; 0.000        ; 1.460      ; 2.323      ;
; 0.760  ; LCM[0]     ; LCM_com_data[1][0]~_emulated   ; FD[17]       ; FD[0]       ; 0.000        ; 1.465      ; 2.329      ;
; 0.760  ; LCM[0]     ; LCM_com_data[2][7]             ; FD[17]       ; FD[0]       ; 0.000        ; 1.465      ; 2.329      ;
; 0.760  ; LCM[0]     ; LCM_com_data[4][2]~_emulated   ; FD[17]       ; FD[0]       ; 0.000        ; 1.465      ; 2.329      ;
; 0.760  ; LCM[0]     ; LCM_com_data[13][6]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.465      ; 2.329      ;
; 0.760  ; LCM[0]     ; LCM_com_data[14][6]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.465      ; 2.329      ;
; 0.760  ; LCM[0]     ; LCM_com_data[12][5]~_emulated  ; FD[17]       ; FD[0]       ; 0.000        ; 1.465      ; 2.329      ;
+--------+------------+--------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'TX_W'                                                                                             ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; Slack  ; From Node            ; To Node                ; Launch Clock     ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+
; -0.250 ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; 0.000        ; 1.589      ; 1.538      ;
; 0.409  ; S_RESET_T            ; RS232_T1:U1|Tx_B_Empty ; S_RESET_T        ; TX_W        ; -0.500       ; 1.589      ; 1.697      ;
; 1.336  ; RS232_T1:U1|Tx_B_Clr ; RS232_T1:U1|Tx_B_Empty ; RS232_T1:U1|Tx_f ; TX_W        ; 0.000        ; -0.104     ; 1.336      ;
+--------+----------------------+------------------------+------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'RS232_T1:U1|Tx_f'                                                                     ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; Slack  ; From Node ; To Node              ; Launch Clock ; Latch Clock      ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+
; -0.140 ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; -0.140 ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; 0.000        ; 1.775      ; 1.834      ;
; 0.609  ; S_RESET_T ; RS232_T1:U1|Tx_s[0]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.083      ;
; 0.609  ; S_RESET_T ; RS232_T1:U1|Tx_s[2]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.083      ;
; 0.609  ; S_RESET_T ; RS232_T1:U1|Tx_s[1]  ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.083      ;
; 0.609  ; S_RESET_T ; RS232_T1:U1|Tx_B_Clr ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.083      ;
; 0.609  ; S_RESET_T ; RS232_T1:U1|TX       ; S_RESET_T    ; RS232_T1:U1|Tx_f ; -0.500       ; 1.775      ; 2.083      ;
+--------+-----------+----------------------+--------------+------------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[7]'                                                                                               ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.079 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.782      ; 1.912      ;
; -0.079 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.782      ; 1.912      ;
; -0.079 ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.782      ; 1.912      ;
; -0.078 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.780      ; 1.911      ;
; -0.078 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.782      ; 1.913      ;
; -0.078 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.782      ; 1.913      ;
; -0.078 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.782      ; 1.913      ;
; -0.078 ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.782      ; 1.913      ;
; -0.078 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.786      ; 1.917      ;
; -0.078 ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.782      ; 1.913      ;
; -0.078 ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.782      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; -0.077 ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; 0.000        ; 1.781      ; 1.913      ;
; 0.554  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMok             ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.780      ; 2.043      ;
; 0.554  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.782      ; 2.045      ;
; 0.554  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.782      ; 2.045      ;
; 0.554  ; LCM_RESET ; LCM_4bit_driver:LCMset|RSo~_emulated     ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.782      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.782      ; 2.046      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.782      ; 2.046      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.782      ; 2.046      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|LCMruns[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.782      ; 2.046      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|RWS               ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[1]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[2]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[0]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[5]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[8]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|BF                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[4]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[6]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[7]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|Timeout[3]        ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.781      ; 2.045      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.786      ; 2.050      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.782      ; 2.046      ;
; 0.555  ; LCM_RESET ; LCM_4bit_driver:LCMset|Eo                ; LCM_RESET    ; FD[7]       ; -0.500       ; 1.782      ; 2.046      ;
+--------+-----------+------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[4]'                                                                                           ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node     ; To Node                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+
; 0.730 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_ok      ; FD[17]       ; FD[4]       ; 0.000        ; -0.126     ; 0.708      ;
; 0.730 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202Dis[1]   ; FD[17]       ; FD[4]       ; 0.000        ; -0.126     ; 0.708      ;
; 0.730 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_CS      ; FD[17]       ; FD[4]       ; 0.000        ; -0.126     ; 0.708      ;
; 0.730 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_S       ; FD[17]       ; FD[4]       ; 0.000        ; -0.126     ; 0.708      ;
; 0.880 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[0] ; FD[17]       ; FD[4]       ; 0.000        ; -0.121     ; 0.863      ;
; 0.880 ; MCP3202_RESET ; MCP3202_Driver:U3|MCP3202_tryN[1] ; FD[17]       ; FD[4]       ; 0.000        ; -0.121     ; 0.863      ;
+-------+---------------+-----------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'FD[17]'                                                                         ;
+-------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node              ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------+---------+--------------+-------------+--------------+------------+------------+
; 0.877 ; Rx_R                   ; Rx_R    ; FD[17]       ; FD[17]      ; 0.000        ; 0.037      ; 1.018      ;
; 1.169 ; RS232_R2:U2|Rx_B_Empty ; Rx_R    ; FD[0]        ; FD[17]      ; -0.500       ; 0.128      ; 0.901      ;
+-------+------------------------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'gckP31'                                                             ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                       ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; gckP31 ; Rise       ; gckP31                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[0]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[10]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[11]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[12]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[13]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[14]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[15]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[16]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[17]                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[1]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[2]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[3]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[4]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[5]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[6]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[7]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[8]                        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; gckP31 ; Rise       ; FD[9]                        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]                        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]                        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]                        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]                        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]                        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]                        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]                        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]                        ;
; -0.057 ; 0.127        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]                        ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]                       ;
; -0.056 ; 0.128        ; 0.184          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]                        ;
; 0.118  ; 0.118        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|o               ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.122  ; 0.122        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.123  ; 0.123        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.132  ; 0.132        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; gckP31 ; Rise       ; gckP31~input|i               ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]                       ;
; 0.655  ; 0.871        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]                        ;
; 0.656  ; 0.872        ; 0.216          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]                        ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|inclk[0] ;
; 0.867  ; 0.867        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~inputclkctrl|outclk   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[10]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[11]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[12]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[13]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[14]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[15]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[16]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[17]|clk                   ;
; 0.876  ; 0.876        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[9]|clk                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[0]|clk                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[1]|clk                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[2]|clk                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[3]|clk                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[4]|clk                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[5]|clk                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[6]|clk                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[7]|clk                    ;
; 0.877  ; 0.877        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; FD[8]|clk                    ;
; 0.882  ; 0.882        ; 0.000          ; High Pulse Width ; gckP31 ; Rise       ; gckP31~input|o               ;
+--------+--------------+----------------+------------------+--------+------------+------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[0]'                                                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; Slack  ; Actual Width ; Required Width ; Type       ; Clock ; Clock Edge ; Target                         ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[0]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[1]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[2]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[3]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[4]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[5]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[6]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; DBi[7]                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCMPok                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[0]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[1]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[2]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[3]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_INI[4]                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_RESET                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[0][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[10][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][5]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[12][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[13][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[14][6]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[16][7]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[17][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][1]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][2]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[18][3]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[19][3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[1][0]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][0]~_emulated  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[20][3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][0]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[2][7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[3][5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[4][2]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[6][2]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[6][5]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][0]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][1]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[7][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][0]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[8][3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][0]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][1]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][3]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LCM_com_data[9][6]~_emulated   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; LN~_emulated                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|R_Half_f           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[0]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[1]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[2]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rsend_RDLNs[3]     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[4]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[5]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[6]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxD[7]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|RxDs[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rx_B_Empty         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rx_R2~_emulated    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|Rx_f               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Fall       ; RS232_R2:U2|Rx_s[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[12] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[13] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[14] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_R2:U2|\RxBaudP:F_Div[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|Tx_f               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period ; FD[0] ; Rise       ; RS232_T1:U1|\TxBaudP:f_Div[12] ;
+--------+--------------+----------------+------------+-------+------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[4]'                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                            ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202Dis[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CLK     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CS      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_Di      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_S       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ok      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[0]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[1]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[2]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[3]            ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[4]            ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[10] ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[11] ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[1]  ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[8]  ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[9]  ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[0]  ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[10] ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[11] ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[1]  ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[2]  ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[7]  ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[8]  ;
; 0.197  ; 0.381        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[9]  ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[2]  ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[0] ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_tryN[1] ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202Dis[1]   ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[0]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[10] ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[11] ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[1]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[2]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[3]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[4]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[5]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[7]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[8]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[0]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[3]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[4]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[6]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[7]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[3]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[4]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[5]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ADs[6]  ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CLK     ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_CS      ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_Di      ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_S       ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_ok      ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[0]            ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[1]            ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[2]            ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[3]            ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|i[4]            ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[6]  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD0[9]  ;
; 0.200  ; 0.384        ; 0.184          ; Low Pulse Width ; FD[4] ; Rise       ; MCP3202_Driver:U3|MCP3202_AD1[5]  ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U3|MCP3202_AD1[10]|clk            ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width ; FD[4] ; Rise       ; U3|MCP3202_AD1[11]|clk            ;
+--------+--------------+----------------+-----------------+-------+------------+-----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[7]'                                                                         ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.206  ; 0.390        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.208  ; 0.392        ; 0.184          ; Low Pulse Width  ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~_emulated ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMok             ;
; 0.386  ; 0.602        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RSo~_emulated     ;
; 0.386  ; 0.386        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|BF                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~_emulated ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~_emulated ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~_emulated ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Eo                ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[0]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[1]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[2]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|LCMruns[3]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|RWS               ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[0]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[1]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[2]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[3]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[4]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[5]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[6]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[7]        ;
; 0.387  ; 0.603        ; 0.216          ; High Pulse Width ; FD[7] ; Rise       ; LCM_4bit_driver:LCMset|Timeout[8]        ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|DBii[3]~_emulated|clk             ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Eo|clk                            ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[0]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[1]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[2]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMruns[3]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|RWS|clk                           ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[0]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[1]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[2]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[3]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[4]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[5]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[6]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[7]|clk                    ;
; 0.387  ; 0.387        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|Timeout[8]|clk                    ;
; 0.388  ; 0.388        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.396  ; 0.396        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[7] ; Rise       ; FD[7]|q                                  ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|inclk[0]                   ;
; 0.600  ; 0.600        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; FD[7]~clkctrl|outclk                     ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[0]~_emulated|clk             ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|LCMok|clk                         ;
; 0.608  ; 0.608        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|RSo~_emulated|clk                 ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|BF|clk                            ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[1]~_emulated|clk             ;
; 0.609  ; 0.609        ; 0.000          ; High Pulse Width ; FD[7] ; Rise       ; LCMset|DBii[2]~_emulated|clk             ;
+--------+--------------+----------------+------------------+-------+------------+------------------------------------------+


+-----------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'FD[17]'                                                        ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock  ; Clock Edge ; Target                  ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; CHs~reg0                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; CMDn[0]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; CMDn[1]                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCMP_RESET              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[0]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; LCM[1]                  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; MCP3202_RESET           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; Rx_R                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; S_RESET_T               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; TX_W                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[0]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[10]               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[1]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[2]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[3]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[4]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[5]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[6]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[7]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[8]                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; FD[17] ; Rise       ; times[9]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; S_RESET_T               ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; TX_W                    ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]               ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]                ;
; 0.186  ; 0.370        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]                ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; CHs~reg0                ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[0]                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[1]                 ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; Rx_R                    ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.289  ; 0.473        ; 0.184          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]                  ;
; 0.308  ; 0.524        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]                  ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; S_RESET_T|clk           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; TX_W|clk                ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[0]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[10]|clk           ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[1]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[2]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[3]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[4]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[5]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[6]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[7]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[8]|clk            ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; times[9]|clk            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; CHs~reg0|clk            ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[0]|clk             ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; CMDn[1]|clk             ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.367  ; 0.367        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; Rx_R|clk                ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.375  ; 0.375        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; CHs~reg0                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[0]                 ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[1]                 ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET              ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET           ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; Rx_R                    ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; TX_W                    ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[0]                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[10]               ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[1]                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[2]                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[3]                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[4]                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[5]                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[6]                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[7]                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[8]                ;
; 0.407  ; 0.623        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; times[9]                ;
; 0.408  ; 0.624        ; 0.216          ; High Pulse Width ; FD[17] ; Rise       ; S_RESET_T               ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.469  ; 0.469        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; FD[17] ; Rise       ; FD[17]|q                ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[0]|clk              ;
; 0.530  ; 0.530        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCM[1]|clk              ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|inclk[0] ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; FD[17]~clkctrl|outclk   ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; CHs~reg0|clk            ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[0]|clk             ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; CMDn[1]|clk             ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; LCMP_RESET|clk          ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; MCP3202_RESET|clk       ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; Rx_R|clk                ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; TX_W|clk                ;
; 0.629  ; 0.629        ; 0.000          ; High Pulse Width ; FD[17] ; Rise       ; times[0]|clk            ;
+--------+--------------+----------------+------------------+--------+------------+-------------------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'RS232_T1:U1|Tx_f'                                                         ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock            ; Clock Edge ; Target                   ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[0]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[1]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[2]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[3]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[4]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[5]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[6]   ;
; 0.380  ; 0.596        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TXDs_Bf[7]   ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|TX           ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|T_Half_f     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[0] ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[1] ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[2] ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tsend_DLN[3] ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_B_Clr     ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[0]      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[1]      ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; RS232_T1:U1|Tx_s[2]      ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.394  ; 0.394        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.402  ; 0.402        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f|q                ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|inclk[0] ;
; 0.595  ; 0.595        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_f~clkctrl|outclk   ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[0]|clk        ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[1]|clk        ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[2]|clk        ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[3]|clk        ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[4]|clk        ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[5]|clk        ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[6]|clk        ;
; 0.602  ; 0.602        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TXDs_Bf[7]|clk        ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|TX|clk                ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|T_Half_f|clk          ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[0]|clk      ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[1]|clk      ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[2]|clk      ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tsend_DLN[3]|clk      ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_B_Clr|clk          ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[0]|clk           ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[1]|clk           ;
; 0.603  ; 0.603        ; 0.000          ; High Pulse Width ; RS232_T1:U1|Tx_f ; Rise       ; U1|Tx_s[2]|clk           ;
+--------+--------------+----------------+------------------+------------------+------------+--------------------------+


+---------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'TX_W'                                                        ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                 ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.231  ; 0.415        ; 0.184          ; Low Pulse Width  ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[3] ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[4] ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[5] ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[6] ;
; 0.362  ; 0.578        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[7] ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[0] ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[1] ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|TXD2_Bf[2] ;
; 0.363  ; 0.579        ; 0.216          ; High Pulse Width ; TX_W  ; Rise       ; RS232_T1:U1|Tx_B_Empty ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.411  ; 0.411        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W~clkctrl|inclk[0]  ;
; 0.420  ; 0.420        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W~clkctrl|outclk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; TX_W  ; Rise       ; TX_W|q                 ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W~clkctrl|inclk[0]  ;
; 0.576  ; 0.576        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; TX_W~clkctrl|outclk    ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[3]|clk      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[4]|clk      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[5]|clk      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[6]|clk      ;
; 0.584  ; 0.584        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[7]|clk      ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[0]|clk      ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[1]|clk      ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|TXD2_Bf[2]|clk      ;
; 0.585  ; 0.585        ; 0.000          ; High Pulse Width ; TX_W  ; Rise       ; U1|Tx_B_Empty|clk      ;
+--------+--------------+----------------+------------------+-------+------------+------------------------+


+--------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCM_RESET'                                                                    ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+
; 0.348 ; 0.348        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.349 ; 0.349        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.351 ; 0.351        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.354 ; 0.354        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.355 ; 0.355        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.356 ; 0.356        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.357 ; 0.357        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.383 ; 0.383        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCM_RESET ; Rise       ; LCM_RESET|q                          ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|inclk[0]           ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_RESET~clkctrl|outclk             ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[1]~latch ;
; 0.638 ; 0.638        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[2]~latch ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[0]~latch ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|DBii[3]~latch ;
; 0.640 ; 0.640        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCM_4bit_driver:LCMset|RSo~latch     ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[1]~latch|datac           ;
; 0.644 ; 0.644        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[2]~latch|datac           ;
; 0.646 ; 0.646        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[0]~latch|datac           ;
; 0.646 ; 0.646        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|DBii[3]~latch|datac           ;
; 0.646 ; 0.646        ; 0.000          ; High Pulse Width ; LCM_RESET ; Rise       ; LCMset|RSo~latch|datac               ;
+-------+--------------+----------------+------------------+-----------+------------+--------------------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'S_RESET_T'                                                       ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                  ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+
; 0.376 ; 0.376        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
; 0.382 ; 0.382        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|datad    ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; S_RESET_T ; Rise       ; S_RESET_T|q             ;
; 0.613 ; 0.613        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; U2|Rx_R2~latch|datad    ;
; 0.618 ; 0.618        ; 0.000          ; High Pulse Width ; S_RESET_T ; Rise       ; RS232_R2:U2|Rx_R2~latch ;
+-------+--------------+----------------+------------------+-----------+------------+-------------------------+


+-----------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'LCMP_RESET'                                                                      ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock      ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+
; 0.404 ; 0.404        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_P~6|datac                          ;
; 0.408 ; 0.408        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6|combout                        ;
; 0.430 ; 0.430        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][3]|dataa             ;
; 0.434 ; 0.434        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][1]                    ;
; 0.435 ; 0.435        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][1]                   ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][1]                   ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][2]                   ;
; 0.436 ; 0.436        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][3]                   ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][1]                   ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][3]                   ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][0]                    ;
; 0.437 ; 0.437        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][1]|datac              ;
; 0.437 ; 0.437        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][2]                    ;
; 0.438 ; 0.438        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][1]|datac             ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[1][0]                    ;
; 0.438 ; 0.438        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][3]                    ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][1]                   ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][1]|datac             ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][2]|datac             ;
; 0.439 ; 0.439        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][3]|datac             ;
; 0.439 ; 0.439        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[9][0]                    ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][1]|datac             ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][0]|datac              ;
; 0.440 ; 0.440        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][2]|datac              ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][0]|datad             ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][2]|datad             ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][3]|datad             ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[1][0]|datac              ;
; 0.441 ; 0.441        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][3]|datac              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[18][1]|datac             ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][0]|datad              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][2]|datad              ;
; 0.442 ; 0.442        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[9][0]|datac              ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][0]|datad             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[19][0]|datad             ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][1]|datad              ;
; 0.444 ; 0.444        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][2]|datad              ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][2]|datad             ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][3]|datad             ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[17][2]|datad             ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][0]                   ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][2]                   ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[18][3]                   ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][1]|datad             ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][2]|datad             ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[7][1]|datad              ;
; 0.445 ; 0.445        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[8][3]|datad              ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[0]                                ;
; 0.445 ; 0.445        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LN~latch                               ;
; 0.446 ; 0.446        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[20][0]|datad             ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][0]                    ;
; 0.446 ; 0.446        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][2]                    ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[10][0]|datad             ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][0]                   ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[19][0]                   ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][1]                    ;
; 0.448 ; 0.448        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][2]                    ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[0]|datac                          ;
; 0.448 ; 0.448        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LN~latch|datac                         ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][2]                   ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][3]                   ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[17][2]                   ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][1]                   ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][2]                   ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[7][1]                    ;
; 0.449 ; 0.449        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[8][3]                    ;
; 0.450 ; 0.450        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[20][0]                   ;
; 0.450 ; 0.450        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][5]~latch|datad        ;
; 0.451 ; 0.451        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data2[10][0]                   ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.451 ; 0.451        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[9][6]~latch|datad         ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.452 ; 0.452        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
; 0.455 ; 0.455        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.456 ; 0.456        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[9][6]~latch               ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch              ;
; 0.457 ; 0.457        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.464 ; 0.464        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.469 ; 0.469        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|inclk[0] ;
; 0.472 ; 0.472        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|outclk   ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.479 ; 0.479        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.500 ; 0.500        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.500 ; 0.500        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMP_RESET|q                           ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|inclk[0]                ;
; 0.520 ; 0.520        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_P~6clkctrl|outclk                  ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|inclk[0] ;
; 0.526 ; 0.526        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0clkctrl|outclk   ;
; 0.529 ; 0.529        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|datad           ;
; 0.533 ; 0.533        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Fall       ; LCM_com_data2[16][1]~0|combout         ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][6]~latch              ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[1][0]~latch               ;
; 0.542 ; 0.542        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCMx[1]                                ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[12][5]~latch              ;
; 0.544 ; 0.544        ; 0.000          ; Low Pulse Width  ; LCMP_RESET ; Rise       ; LCM_com_data[9][6]~latch               ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[12][6]~latch|datad        ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCM_com_data[1][0]~latch|datad         ;
; 0.546 ; 0.546        ; 0.000          ; High Pulse Width ; LCMP_RESET ; Fall       ; LCMx[1]|datad                          ;
+-------+--------------+----------------+------------------+------------+------------+----------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RD         ; FD[0]      ; 0.898 ; 1.521 ; Fall       ; FD[0]           ;
; rstP99     ; FD[17]     ; 1.784 ; 2.426 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 2.286 ; 3.091 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 0.820 ; 1.451 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 0.820 ; 1.451 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; FD[0]      ; -0.405 ; -1.005 ; Fall       ; FD[0]           ;
; rstP99     ; FD[17]     ; -0.728 ; -1.333 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.477 ; -1.086 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.548 ; -1.167 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.548 ; -1.167 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Clock to Output Times                                                          ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DB_io[*]    ; FD[0]            ; 4.467 ; 4.609 ; Rise       ; FD[0]            ;
;  DB_io[0]   ; FD[0]            ; 4.467 ; 4.609 ; Rise       ; FD[0]            ;
;  DB_io[1]   ; FD[0]            ; 4.345 ; 4.459 ; Rise       ; FD[0]            ;
;  DB_io[2]   ; FD[0]            ; 4.316 ; 4.451 ; Rise       ; FD[0]            ;
;  DB_io[3]   ; FD[0]            ; 4.410 ; 4.560 ; Rise       ; FD[0]            ;
; RSo         ; FD[0]            ; 4.246 ; 4.366 ; Rise       ; FD[0]            ;
; CHs         ; FD[17]           ; 4.628 ; 4.759 ; Rise       ; FD[17]           ;
; MCP3202_CLK ; FD[4]            ; 5.115 ; 5.343 ; Rise       ; FD[4]            ;
; MCP3202_CS  ; FD[4]            ; 4.142 ; 4.044 ; Rise       ; FD[4]            ;
; MCP3202_Di  ; FD[4]            ; 4.150 ; 4.254 ; Rise       ; FD[4]            ;
; DB_io[*]    ; FD[7]            ; 4.962 ; 4.962 ; Rise       ; FD[7]            ;
;  DB_io[0]   ; FD[7]            ; 4.962 ; 4.962 ; Rise       ; FD[7]            ;
;  DB_io[1]   ; FD[7]            ; 4.962 ; 4.962 ; Rise       ; FD[7]            ;
;  DB_io[2]   ; FD[7]            ; 4.962 ; 4.962 ; Rise       ; FD[7]            ;
;  DB_io[3]   ; FD[7]            ; 4.962 ; 4.962 ; Rise       ; FD[7]            ;
; Eo          ; FD[7]            ; 3.846 ; 3.916 ; Rise       ; FD[7]            ;
; RSo         ; FD[7]            ; 4.019 ; 4.083 ; Rise       ; FD[7]            ;
; RWo         ; FD[7]            ; 3.871 ; 3.944 ; Rise       ; FD[7]            ;
; DB_io[*]    ; LCM_RESET        ; 4.266 ; 4.330 ; Rise       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 4.142 ; 4.231 ; Rise       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 4.043 ; 4.124 ; Rise       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 4.043 ; 4.116 ; Rise       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 4.266 ; 4.330 ; Rise       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 4.072 ; 4.113 ; Rise       ; LCM_RESET        ;
; DB_io[*]    ; LCM_RESET        ; 3.983 ; 4.067 ; Fall       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 3.721 ; 3.787 ; Fall       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 3.921 ; 4.000 ; Fall       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 3.983 ; 4.067 ; Fall       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 3.886 ; 3.956 ; Fall       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 3.374 ; 3.421 ; Fall       ; LCM_RESET        ;
; TX          ; RS232_T1:U1|Tx_f ; 3.978 ; 3.928 ; Rise       ; RS232_T1:U1|Tx_f ;
+-------------+------------------+-------+-------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DB_io[*]    ; FD[0]            ; 4.156 ; 4.278 ; Rise       ; FD[0]            ;
;  DB_io[0]   ; FD[0]            ; 4.324 ; 4.443 ; Rise       ; FD[0]            ;
;  DB_io[1]   ; FD[0]            ; 4.218 ; 4.328 ; Rise       ; FD[0]            ;
;  DB_io[2]   ; FD[0]            ; 4.156 ; 4.278 ; Rise       ; FD[0]            ;
;  DB_io[3]   ; FD[0]            ; 4.267 ; 4.401 ; Rise       ; FD[0]            ;
; RSo         ; FD[0]            ; 4.111 ; 4.215 ; Rise       ; FD[0]            ;
; CHs         ; FD[17]           ; 4.490 ; 4.616 ; Rise       ; FD[17]           ;
; MCP3202_CLK ; FD[4]            ; 4.997 ; 5.219 ; Rise       ; FD[4]            ;
; MCP3202_CS  ; FD[4]            ; 4.024 ; 3.930 ; Rise       ; FD[4]            ;
; MCP3202_Di  ; FD[4]            ; 4.032 ; 4.133 ; Rise       ; FD[4]            ;
; DB_io[*]    ; FD[7]            ; 3.873 ; 3.897 ; Rise       ; FD[7]            ;
;  DB_io[0]   ; FD[7]            ; 3.897 ; 3.897 ; Rise       ; FD[7]            ;
;  DB_io[1]   ; FD[7]            ; 3.876 ; 3.897 ; Rise       ; FD[7]            ;
;  DB_io[2]   ; FD[7]            ; 3.873 ; 3.897 ; Rise       ; FD[7]            ;
;  DB_io[3]   ; FD[7]            ; 3.897 ; 3.897 ; Rise       ; FD[7]            ;
; Eo          ; FD[7]            ; 3.739 ; 3.806 ; Rise       ; FD[7]            ;
; RSo         ; FD[7]            ; 3.889 ; 3.945 ; Rise       ; FD[7]            ;
; RWo         ; FD[7]            ; 3.764 ; 3.834 ; Rise       ; FD[7]            ;
; DB_io[*]    ; LCM_RESET        ; 3.436 ; 3.506 ; Rise       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 3.436 ; 3.506 ; Rise       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 3.573 ; 3.648 ; Rise       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 3.658 ; 3.720 ; Rise       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 3.565 ; 3.640 ; Rise       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 3.133 ; 3.185 ; Rise       ; LCM_RESET        ;
; DB_io[*]    ; LCM_RESET        ; 3.626 ; 3.689 ; Fall       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 3.626 ; 3.689 ; Fall       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 3.819 ; 3.848 ; Fall       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 3.877 ; 3.959 ; Fall       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 3.783 ; 3.851 ; Fall       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 3.293 ; 3.338 ; Fall       ; LCM_RESET        ;
; TX          ; RS232_T1:U1|Tx_f ; 3.871 ; 3.824 ; Rise       ; RS232_T1:U1|Tx_f ;
+-------------+------------------+-------+-------+------------+------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                ;
+-------------------+-----------+---------+----------+---------+---------------------+
; Clock             ; Setup     ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+-------------------+-----------+---------+----------+---------+---------------------+
; Worst-case Slack  ; -31.576   ; -3.225  ; -6.585   ; -0.571  ; -3.000              ;
;  FD[0]            ; -8.347    ; -3.225  ; -6.585   ; -0.571  ; -1.487              ;
;  FD[17]           ; -7.013    ; -0.221  ; -1.700   ; 0.877   ; -1.487              ;
;  FD[4]            ; -3.604    ; 0.167   ; -1.880   ; 0.730   ; -1.487              ;
;  FD[7]            ; -4.454    ; 0.085   ; 0.138    ; -0.156  ; -1.487              ;
;  LCMP_RESET       ; -31.576   ; -1.327  ; N/A      ; N/A     ; 0.224               ;
;  LCM_RESET        ; -1.194    ; 0.238   ; N/A      ; N/A     ; 0.246               ;
;  RS232_T1:U1|Tx_f ; -2.712    ; -0.178  ; 0.080    ; -0.140  ; -1.487              ;
;  S_RESET_T        ; -3.883    ; 1.597   ; N/A      ; N/A     ; 0.334               ;
;  TX_W             ; -3.544    ; -0.326  ; -2.981   ; -0.250  ; -1.487              ;
;  gckP31           ; -2.040    ; -1.567  ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS   ; -1641.106 ; -59.014 ; -408.206 ; -14.199 ; -373.263            ;
;  FD[0]            ; -578.443  ; -33.358 ; -393.757 ; -10.125 ; -166.544            ;
;  FD[17]           ; -105.836  ; -0.393  ; -1.700   ; 0.000   ; -31.227             ;
;  FD[4]            ; -153.294  ; 0.000   ; -9.768   ; 0.000   ; -72.863             ;
;  FD[7]            ; -45.296   ; 0.000   ; 0.000    ; -3.414  ; -32.714             ;
;  LCMP_RESET       ; -657.722  ; -8.433  ; N/A      ; N/A     ; 0.000               ;
;  LCM_RESET        ; -5.851    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  RS232_T1:U1|Tx_f ; -43.231   ; -1.967  ; 0.000    ; -0.700  ; -26.766             ;
;  S_RESET_T        ; -3.883    ; 0.000   ; N/A      ; N/A     ; 0.000               ;
;  TX_W             ; -23.639   ; -2.318  ; -2.981   ; -0.250  ; -13.383             ;
;  gckP31           ; -23.911   ; -14.528 ; N/A      ; N/A     ; -29.766             ;
+-------------------+-----------+---------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; RD         ; FD[0]      ; 2.113 ; 2.257 ; Fall       ; FD[0]           ;
; rstP99     ; FD[17]     ; 4.010 ; 4.197 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; 5.298 ; 5.422 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; 1.659 ; 1.866 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; 1.659 ; 1.866 ; Rise       ; FD[7]           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Hold Times                                                               ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; RD         ; FD[0]      ; -0.405 ; -1.005 ; Fall       ; FD[0]           ;
; rstP99     ; FD[17]     ; -0.728 ; -1.333 ; Rise       ; FD[17]          ;
; MCP3202_Do ; FD[4]      ; -0.477 ; -0.794 ; Rise       ; FD[4]           ;
; DB_io[*]   ; FD[7]      ; -0.548 ; -0.948 ; Rise       ; FD[7]           ;
;  DB_io[3]  ; FD[7]      ; -0.548 ; -0.948 ; Rise       ; FD[7]           ;
+------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Clock to Output Times                                                            ;
+-------------+------------------+--------+--------+------------+------------------+
; Data Port   ; Clock Port       ; Rise   ; Fall   ; Clock Edge ; Clock Reference  ;
+-------------+------------------+--------+--------+------------+------------------+
; DB_io[*]    ; FD[0]            ; 9.787  ; 9.607  ; Rise       ; FD[0]            ;
;  DB_io[0]   ; FD[0]            ; 9.787  ; 9.607  ; Rise       ; FD[0]            ;
;  DB_io[1]   ; FD[0]            ; 9.638  ; 9.375  ; Rise       ; FD[0]            ;
;  DB_io[2]   ; FD[0]            ; 9.476  ; 9.298  ; Rise       ; FD[0]            ;
;  DB_io[3]   ; FD[0]            ; 9.744  ; 9.521  ; Rise       ; FD[0]            ;
; RSo         ; FD[0]            ; 9.270  ; 9.120  ; Rise       ; FD[0]            ;
; CHs         ; FD[17]           ; 9.975  ; 9.768  ; Rise       ; FD[17]           ;
; MCP3202_CLK ; FD[4]            ; 10.491 ; 10.420 ; Rise       ; FD[4]            ;
; MCP3202_CS  ; FD[4]            ; 8.585  ; 8.753  ; Rise       ; FD[4]            ;
; MCP3202_Di  ; FD[4]            ; 8.957  ; 8.725  ; Rise       ; FD[4]            ;
; DB_io[*]    ; FD[7]            ; 9.397  ; 9.168  ; Rise       ; FD[7]            ;
;  DB_io[0]   ; FD[7]            ; 9.397  ; 9.168  ; Rise       ; FD[7]            ;
;  DB_io[1]   ; FD[7]            ; 8.947  ; 8.947  ; Rise       ; FD[7]            ;
;  DB_io[2]   ; FD[7]            ; 8.947  ; 8.947  ; Rise       ; FD[7]            ;
;  DB_io[3]   ; FD[7]            ; 9.177  ; 8.947  ; Rise       ; FD[7]            ;
; Eo          ; FD[7]            ; 8.300  ; 8.106  ; Rise       ; FD[7]            ;
; RSo         ; FD[7]            ; 8.706  ; 8.482  ; Rise       ; FD[7]            ;
; RWo         ; FD[7]            ; 8.358  ; 8.167  ; Rise       ; FD[7]            ;
; DB_io[*]    ; LCM_RESET        ; 9.340  ; 9.105  ; Rise       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 9.020  ; 8.839  ; Rise       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 8.824  ; 8.656  ; Rise       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 8.765  ; 8.585  ; Rise       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 9.340  ; 9.105  ; Rise       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 8.850  ; 8.571  ; Rise       ; LCM_RESET        ;
; DB_io[*]    ; LCM_RESET        ; 7.979  ; 7.812  ; Fall       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 7.519  ; 7.287  ; Fall       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 7.979  ; 7.793  ; Fall       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 7.975  ; 7.812  ; Fall       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 7.879  ; 7.589  ; Fall       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 6.851  ; 6.578  ; Fall       ; LCM_RESET        ;
; TX          ; RS232_T1:U1|Tx_f ; 8.190  ; 8.353  ; Rise       ; RS232_T1:U1|Tx_f ;
+-------------+------------------+--------+--------+------------+------------------+


+--------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                  ;
+-------------+------------------+-------+-------+------------+------------------+
; Data Port   ; Clock Port       ; Rise  ; Fall  ; Clock Edge ; Clock Reference  ;
+-------------+------------------+-------+-------+------------+------------------+
; DB_io[*]    ; FD[0]            ; 4.156 ; 4.278 ; Rise       ; FD[0]            ;
;  DB_io[0]   ; FD[0]            ; 4.324 ; 4.443 ; Rise       ; FD[0]            ;
;  DB_io[1]   ; FD[0]            ; 4.218 ; 4.328 ; Rise       ; FD[0]            ;
;  DB_io[2]   ; FD[0]            ; 4.156 ; 4.278 ; Rise       ; FD[0]            ;
;  DB_io[3]   ; FD[0]            ; 4.267 ; 4.401 ; Rise       ; FD[0]            ;
; RSo         ; FD[0]            ; 4.111 ; 4.215 ; Rise       ; FD[0]            ;
; CHs         ; FD[17]           ; 4.490 ; 4.616 ; Rise       ; FD[17]           ;
; MCP3202_CLK ; FD[4]            ; 4.997 ; 5.219 ; Rise       ; FD[4]            ;
; MCP3202_CS  ; FD[4]            ; 4.024 ; 3.930 ; Rise       ; FD[4]            ;
; MCP3202_Di  ; FD[4]            ; 4.032 ; 4.133 ; Rise       ; FD[4]            ;
; DB_io[*]    ; FD[7]            ; 3.873 ; 3.897 ; Rise       ; FD[7]            ;
;  DB_io[0]   ; FD[7]            ; 3.897 ; 3.897 ; Rise       ; FD[7]            ;
;  DB_io[1]   ; FD[7]            ; 3.876 ; 3.897 ; Rise       ; FD[7]            ;
;  DB_io[2]   ; FD[7]            ; 3.873 ; 3.897 ; Rise       ; FD[7]            ;
;  DB_io[3]   ; FD[7]            ; 3.897 ; 3.897 ; Rise       ; FD[7]            ;
; Eo          ; FD[7]            ; 3.739 ; 3.806 ; Rise       ; FD[7]            ;
; RSo         ; FD[7]            ; 3.889 ; 3.945 ; Rise       ; FD[7]            ;
; RWo         ; FD[7]            ; 3.764 ; 3.834 ; Rise       ; FD[7]            ;
; DB_io[*]    ; LCM_RESET        ; 3.436 ; 3.506 ; Rise       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 3.436 ; 3.506 ; Rise       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 3.573 ; 3.648 ; Rise       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 3.658 ; 3.720 ; Rise       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 3.565 ; 3.640 ; Rise       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 3.133 ; 3.185 ; Rise       ; LCM_RESET        ;
; DB_io[*]    ; LCM_RESET        ; 3.626 ; 3.689 ; Fall       ; LCM_RESET        ;
;  DB_io[0]   ; LCM_RESET        ; 3.626 ; 3.689 ; Fall       ; LCM_RESET        ;
;  DB_io[1]   ; LCM_RESET        ; 3.819 ; 3.848 ; Fall       ; LCM_RESET        ;
;  DB_io[2]   ; LCM_RESET        ; 3.877 ; 3.959 ; Fall       ; LCM_RESET        ;
;  DB_io[3]   ; LCM_RESET        ; 3.783 ; 3.851 ; Fall       ; LCM_RESET        ;
; RSo         ; LCM_RESET        ; 3.293 ; 3.338 ; Fall       ; LCM_RESET        ;
; TX          ; RS232_T1:U1|Tx_f ; 3.871 ; 3.824 ; Rise       ; RS232_T1:U1|Tx_f ;
+-------------+------------------+-------+-------+------------+------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+
; TX            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_Di    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CLK   ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; MCP3202_CS    ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; CHs           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RSo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; RWo           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; Eo            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[0]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[1]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[2]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; DB_io[3]      ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; DB_io[0]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[1]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[2]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; DB_io[3]                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; MCP3202_Do              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstP99                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; gckP31                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; RD                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.95e-007 V                  ; 2.34 V              ; -0.00494 V          ; 0.078 V                              ; 0.02 V                               ; 9.09e-010 s                 ; 8.86e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.95e-007 V                 ; 2.34 V             ; -0.00494 V         ; 0.078 V                             ; 0.02 V                              ; 9.09e-010 s                ; 8.86e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.33 V              ; -0.00201 V          ; 0.092 V                              ; 0.05 V                               ; 3.78e-009 s                 ; 3.59e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.33 V             ; -0.00201 V         ; 0.092 V                             ; 0.05 V                              ; 3.78e-009 s                ; 3.59e-009 s                ; Yes                       ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; CHs           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.9e-007 V                   ; 2.35 V              ; -0.00115 V          ; 0.061 V                              ; 0.002 V                              ; 4.84e-010 s                 ; 4.97e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.9e-007 V                  ; 2.35 V             ; -0.00115 V         ; 0.061 V                             ; 0.002 V                             ; 4.84e-010 s                ; 4.97e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.53e-007 V                  ; 2.34 V              ; -0.00834 V          ; 0.106 V                              ; 0.015 V                              ; 6.53e-010 s                 ; 5.54e-010 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 1.53e-007 V                 ; 2.34 V             ; -0.00834 V         ; 0.106 V                             ; 0.015 V                             ; 6.53e-010 s                ; 5.54e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.51e-007 V                  ; 2.34 V              ; -0.0034 V           ; 0.118 V                              ; 0.019 V                              ; 8.67e-010 s                 ; 1.08e-009 s                 ; Yes                        ; Yes                        ; 2.32 V                      ; 2.51e-007 V                 ; 2.34 V             ; -0.0034 V          ; 0.118 V                             ; 0.019 V                             ; 8.67e-010 s                ; 1.08e-009 s                ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Corner Signal Integrity Metrics                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; TX            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.78e-008 V                  ; 2.71 V              ; -0.0352 V           ; 0.253 V                              ; 0.07 V                               ; 4.96e-010 s                 ; 5.19e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.78e-008 V                 ; 2.71 V             ; -0.0352 V          ; 0.253 V                             ; 0.07 V                              ; 4.96e-010 s                ; 5.19e-010 s                ; No                        ; Yes                       ;
; MCP3202_Di    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; MCP3202_CLK   ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.64 V              ; -0.011 V            ; 0.212 V                              ; 0.198 V                              ; 2.38e-009 s                 ; 2.29e-009 s                 ; No                         ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.64 V             ; -0.011 V           ; 0.212 V                             ; 0.198 V                             ; 2.38e-009 s                ; 2.29e-009 s                ; No                        ; Yes                       ;
; MCP3202_CS    ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; CHs           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RSo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; RWo           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; Eo            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[0]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[1]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[2]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; DB_io[3]      ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.11e-008 V                  ; 2.73 V              ; -0.0569 V           ; 0.191 V                              ; 0.121 V                              ; 2.69e-010 s                 ; 2.76e-010 s                 ; Yes                        ; Yes                        ; 2.62 V                      ; 4.11e-008 V                 ; 2.73 V             ; -0.0569 V          ; 0.191 V                             ; 0.121 V                             ; 2.69e-010 s                ; 2.76e-010 s                ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.19e-008 V                  ; 2.72 V              ; -0.0747 V           ; 0.28 V                               ; 0.169 V                              ; 3.1e-010 s                  ; 3.01e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 2.19e-008 V                 ; 2.72 V             ; -0.0747 V          ; 0.28 V                              ; 0.169 V                             ; 3.1e-010 s                 ; 3.01e-010 s                ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.53e-008 V                  ; 2.7 V               ; -0.0208 V           ; 0.204 V                              ; 0.049 V                              ; 4.85e-010 s                 ; 6.71e-010 s                 ; No                         ; Yes                        ; 2.62 V                      ; 3.53e-008 V                 ; 2.7 V              ; -0.0208 V          ; 0.204 V                             ; 0.049 V                             ; 4.85e-010 s                ; 6.71e-010 s                ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------------------------+
; Setup Transfers                                                                     ;
+------------------+------------------+--------------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+--------------+----------+----------+----------+
; FD[0]            ; FD[0]            ; 1921         ; 0        ; 0        ; 127      ;
; FD[7]            ; FD[0]            ; 1            ; 0        ; 0        ; 0        ;
; FD[17]           ; FD[0]            ; 1639         ; 0        ; 4        ; 0        ;
; LCM_RESET        ; FD[0]            ; 64           ; 64       ; 0        ; 0        ;
; LCMP_RESET       ; FD[0]            ; 1728         ; 417      ; 0        ; 0        ;
; RS232_T1:U1|Tx_f ; FD[0]            ; 1            ; 1        ; 0        ; 0        ;
; S_RESET_T        ; FD[0]            ; 0            ; 0        ; 19       ; 16       ;
; FD[4]            ; FD[4]            ; 572          ; 0        ; 0        ; 0        ;
; FD[17]           ; FD[4]            ; 43           ; 0        ; 0        ; 0        ;
; FD[0]            ; FD[7]            ; 22           ; 0        ; 0        ; 0        ;
; FD[7]            ; FD[7]            ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET        ; FD[7]            ; 5            ; 0        ; 0        ; 0        ;
; FD[0]            ; FD[17]           ; 17           ; 39       ; 0        ; 0        ;
; FD[4]            ; FD[17]           ; 19           ; 0        ; 0        ; 0        ;
; FD[17]           ; FD[17]           ; 249          ; 0        ; 0        ; 0        ;
; S_RESET_T        ; FD[17]           ; 22           ; 22       ; 0        ; 0        ;
; TX_W             ; FD[17]           ; 6            ; 3        ; 0        ; 0        ;
; FD[0]            ; gckP31           ; 18           ; 18       ; 0        ; 0        ;
; FD[4]            ; gckP31           ; 14           ; 14       ; 0        ; 0        ;
; FD[7]            ; gckP31           ; 11           ; 11       ; 0        ; 0        ;
; FD[17]           ; gckP31           ; 1            ; 1        ; 0        ; 0        ;
; gckP31           ; gckP31           ; 127          ; 0        ; 0        ; 0        ;
; FD[0]            ; LCM_RESET        ; 5            ; 0        ; 0        ; 0        ;
; FD[4]            ; LCMP_RESET       ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[17]           ; LCMP_RESET       ; 13           ; 0        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 267          ; 0        ; 0        ; 0        ;
; S_RESET_T        ; RS232_T1:U1|Tx_f ; 13           ; 13       ; 0        ; 0        ;
; TX_W             ; RS232_T1:U1|Tx_f ; 39           ; 0        ; 0        ; 0        ;
; FD[17]           ; S_RESET_T        ; 1            ; 0        ; 0        ; 0        ;
; FD[4]            ; TX_W             ; 24           ; 0        ; 0        ; 0        ;
; FD[17]           ; TX_W             ; 29           ; 0        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f ; TX_W             ; 8            ; 0        ; 0        ; 0        ;
; S_RESET_T        ; TX_W             ; 8            ; 8        ; 0        ; 0        ;
+------------------+------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------------------------+
; Hold Transfers                                                                      ;
+------------------+------------------+--------------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths     ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+--------------+----------+----------+----------+
; FD[0]            ; FD[0]            ; 1921         ; 0        ; 0        ; 127      ;
; FD[7]            ; FD[0]            ; 1            ; 0        ; 0        ; 0        ;
; FD[17]           ; FD[0]            ; 1639         ; 0        ; 4        ; 0        ;
; LCM_RESET        ; FD[0]            ; 64           ; 64       ; 0        ; 0        ;
; LCMP_RESET       ; FD[0]            ; 1728         ; 417      ; 0        ; 0        ;
; RS232_T1:U1|Tx_f ; FD[0]            ; 1            ; 1        ; 0        ; 0        ;
; S_RESET_T        ; FD[0]            ; 0            ; 0        ; 19       ; 16       ;
; FD[4]            ; FD[4]            ; 572          ; 0        ; 0        ; 0        ;
; FD[17]           ; FD[4]            ; 43           ; 0        ; 0        ; 0        ;
; FD[0]            ; FD[7]            ; 22           ; 0        ; 0        ; 0        ;
; FD[7]            ; FD[7]            ; 182          ; 0        ; 0        ; 0        ;
; LCM_RESET        ; FD[7]            ; 5            ; 0        ; 0        ; 0        ;
; FD[0]            ; FD[17]           ; 17           ; 39       ; 0        ; 0        ;
; FD[4]            ; FD[17]           ; 19           ; 0        ; 0        ; 0        ;
; FD[17]           ; FD[17]           ; 249          ; 0        ; 0        ; 0        ;
; S_RESET_T        ; FD[17]           ; 22           ; 22       ; 0        ; 0        ;
; TX_W             ; FD[17]           ; 6            ; 3        ; 0        ; 0        ;
; FD[0]            ; gckP31           ; 18           ; 18       ; 0        ; 0        ;
; FD[4]            ; gckP31           ; 14           ; 14       ; 0        ; 0        ;
; FD[7]            ; gckP31           ; 11           ; 11       ; 0        ; 0        ;
; FD[17]           ; gckP31           ; 1            ; 1        ; 0        ; 0        ;
; gckP31           ; gckP31           ; 127          ; 0        ; 0        ; 0        ;
; FD[0]            ; LCM_RESET        ; 5            ; 0        ; 0        ; 0        ;
; FD[4]            ; LCMP_RESET       ; > 2147483647 ; 0        ; 0        ; 0        ;
; FD[17]           ; LCMP_RESET       ; 13           ; 0        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f ; RS232_T1:U1|Tx_f ; 267          ; 0        ; 0        ; 0        ;
; S_RESET_T        ; RS232_T1:U1|Tx_f ; 13           ; 13       ; 0        ; 0        ;
; TX_W             ; RS232_T1:U1|Tx_f ; 39           ; 0        ; 0        ; 0        ;
; FD[17]           ; S_RESET_T        ; 1            ; 0        ; 0        ; 0        ;
; FD[4]            ; TX_W             ; 24           ; 0        ; 0        ; 0        ;
; FD[17]           ; TX_W             ; 29           ; 0        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f ; TX_W             ; 8            ; 0        ; 0        ; 0        ;
; S_RESET_T        ; TX_W             ; 8            ; 8        ; 0        ; 0        ;
+------------------+------------------+--------------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Recovery Transfers                                                              ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; FD[0]            ; FD[0]            ; 0        ; 16       ; 0        ; 0        ;
; FD[17]           ; FD[0]            ; 108      ; 0        ; 0        ; 0        ;
; LCMP_RESET       ; FD[0]            ; 162      ; 54       ; 0        ; 0        ;
; S_RESET_T        ; FD[0]            ; 16       ; 16       ; 3        ; 3        ;
; FD[17]           ; FD[4]            ; 6        ; 0        ; 0        ; 0        ;
; LCM_RESET        ; FD[7]            ; 22       ; 22       ; 0        ; 0        ;
; FD[0]            ; FD[17]           ; 0        ; 1        ; 0        ; 0        ;
; FD[17]           ; FD[17]           ; 1        ; 0        ; 0        ; 0        ;
; S_RESET_T        ; RS232_T1:U1|Tx_f ; 5        ; 5        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f ; TX_W             ; 1        ; 0        ; 0        ; 0        ;
; S_RESET_T        ; TX_W             ; 1        ; 1        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------+
; Removal Transfers                                                               ;
+------------------+------------------+----------+----------+----------+----------+
; From Clock       ; To Clock         ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------------+------------------+----------+----------+----------+----------+
; FD[0]            ; FD[0]            ; 0        ; 16       ; 0        ; 0        ;
; FD[17]           ; FD[0]            ; 108      ; 0        ; 0        ; 0        ;
; LCMP_RESET       ; FD[0]            ; 162      ; 54       ; 0        ; 0        ;
; S_RESET_T        ; FD[0]            ; 16       ; 16       ; 3        ; 3        ;
; FD[17]           ; FD[4]            ; 6        ; 0        ; 0        ; 0        ;
; LCM_RESET        ; FD[7]            ; 22       ; 22       ; 0        ; 0        ;
; FD[0]            ; FD[17]           ; 0        ; 1        ; 0        ; 0        ;
; FD[17]           ; FD[17]           ; 1        ; 0        ; 0        ; 0        ;
; S_RESET_T        ; RS232_T1:U1|Tx_f ; 5        ; 5        ; 0        ; 0        ;
; RS232_T1:U1|Tx_f ; TX_W             ; 1        ; 0        ; 0        ; 0        ;
; S_RESET_T        ; TX_W             ; 1        ; 1        ; 0        ; 0        ;
+------------------+------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 4     ; 4    ;
; Unconstrained Input Port Paths  ; 49    ; 49   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 31    ; 31   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II TimeQuest Timing Analyzer
    Info: Version 9.1 Build 350 03/24/2010 Service Pack 2 SJ Web Edition
    Info: Processing started: Sat Mar 10 12:55:23 2018
Info: Command: quartus_sta CH13_UART_1 -c CH13_UART_1
Info: qsta_default_script.tcl version: #1
Info: Core supply voltage is 1.2V
Info: Low junction temperature is 0 degrees C
Info: High junction temperature is 85 degrees C
Warning: Timing Analysis is analyzing one or more combinational loops as latches
    Warning: Node "U2|Rx_R2~latch|combout" is a latch
    Warning: Node "LN~latch|combout" is a latch
    Warning: Node "LCMx[1]|combout" is a latch
    Warning: Node "LCMx[0]|combout" is a latch
    Warning: Node "LCM_com_data[9][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[1][0]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[1][0]|combout" is a latch
    Warning: Node "LCM_com_data[12][6]~latch|combout" is a latch
    Warning: Node "LCM_com_data[12][5]~latch|combout" is a latch
    Warning: Node "LCM_com_data2[20][1]|combout" is a latch
    Warning: Node "LCM_com_data2[19][2]|combout" is a latch
    Warning: Node "LCM_com_data2[20][2]|combout" is a latch
    Warning: Node "LCM_com_data2[19][3]|combout" is a latch
    Warning: Node "LCM_com_data2[20][3]|combout" is a latch
    Warning: Node "LCM_com_data2[19][1]|combout" is a latch
    Warning: Node "LCM_com_data2[17][1]|combout" is a latch
    Warning: Node "LCM_com_data2[8][1]|combout" is a latch
    Warning: Node "LCM_com_data2[10][1]|combout" is a latch
    Warning: Node "LCM_com_data2[7][2]|combout" is a latch
    Warning: Node "LCM_com_data2[17][0]|combout" is a latch
    Warning: Node "LCM_com_data2[17][2]|combout" is a latch
    Warning: Node "LCM_com_data2[18][2]|combout" is a latch
    Warning: Node "LCM_com_data2[9][2]|combout" is a latch
    Warning: Node "LCM_com_data2[8][2]|combout" is a latch
    Warning: Node "LCM_com_data2[18][3]|combout" is a latch
    Warning: Node "LCM_com_data2[8][3]|combout" is a latch
    Warning: Node "LCM_com_data2[20][0]|combout" is a latch
    Warning: Node "LCM_com_data2[19][0]|combout" is a latch
    Warning: Node "LCM_com_data2[18][0]|combout" is a latch
    Warning: Node "LCM_com_data2[10][0]|combout" is a latch
    Warning: Node "LCM_com_data2[18][1]|combout" is a latch
    Warning: Node "LCM_com_data2[9][1]|combout" is a latch
    Warning: Node "LCM_com_data2[10][2]|combout" is a latch
    Warning: Node "LCM_com_data2[7][0]|combout" is a latch
    Warning: Node "LCM_com_data2[7][1]|combout" is a latch
    Warning: Node "LCM_com_data2[10][3]|combout" is a latch
    Warning: Node "LCM_com_data2[9][3]|combout" is a latch
    Warning: Node "LCM_com_data2[8][0]|combout" is a latch
    Warning: Node "LCM_com_data2[9][0]|combout" is a latch
    Warning: Node "LCMset|DBii[0]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[1]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[2]~latch|combout" is a latch
    Warning: Node "LCMset|DBii[3]~latch|combout" is a latch
    Warning: Node "LCMset|RSo~latch|combout" is a latch
Critical Warning: Synopsys Design Constraints File file not found: 'CH13_UART_1.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info: No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info: Deriving Clocks
    Info: create_clock -period 1.000 -name RS232_T1:U1|Tx_f RS232_T1:U1|Tx_f
    Info: create_clock -period 1.000 -name FD[0] FD[0]
    Info: create_clock -period 1.000 -name TX_W TX_W
    Info: create_clock -period 1.000 -name FD[17] FD[17]
    Info: create_clock -period 1.000 -name gckP31 gckP31
    Info: create_clock -period 1.000 -name FD[4] FD[4]
    Info: create_clock -period 1.000 -name FD[7] FD[7]
    Info: create_clock -period 1.000 -name S_RESET_T S_RESET_T
    Info: create_clock -period 1.000 -name LCMP_RESET LCMP_RESET
    Info: create_clock -period 1.000 -name LCM_RESET LCM_RESET
Info: No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Info: Analyzing Slow 1200mV 85C Model
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -31.576
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -31.576      -657.722 LCMP_RESET 
    Info:    -8.347      -578.443 FD[0] 
    Info:    -7.013      -105.836 FD[17] 
    Info:    -4.454       -45.296 FD[7] 
    Info:    -3.883        -3.883 S_RESET_T 
    Info:    -3.604      -153.294 FD[4] 
    Info:    -3.544       -23.639 TX_W 
    Info:    -2.712       -43.231 RS232_T1:U1|Tx_f 
    Info:    -2.040       -23.911 gckP31 
    Info:    -1.194        -5.851 LCM_RESET 
Info: Worst-case hold slack is -3.225
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.225       -33.358 FD[0] 
    Info:    -1.567       -14.528 gckP31 
    Info:    -1.327        -8.433 LCMP_RESET 
    Info:    -0.279        -1.742 TX_W 
    Info:    -0.221        -0.393 FD[17] 
    Info:    -0.111        -0.560 RS232_T1:U1|Tx_f 
    Info:     0.313         0.000 FD[7] 
    Info:     0.435         0.000 FD[4] 
    Info:     0.559         0.000 LCM_RESET 
    Info:     3.574         0.000 S_RESET_T 
Info: Worst-case recovery slack is -6.585
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.585      -393.757 FD[0] 
    Info:    -2.981        -2.981 TX_W 
    Info:    -1.880        -9.768 FD[4] 
    Info:    -1.700        -1.700 FD[17] 
    Info:     0.080         0.000 RS232_T1:U1|Tx_f 
    Info:     0.143         0.000 FD[7] 
Info: Worst-case removal slack is -0.571
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.571       -10.125 FD[0] 
    Info:    -0.154        -3.369 FD[7] 
    Info:    -0.145        -0.145 TX_W 
    Info:    -0.112        -0.560 RS232_T1:U1|Tx_f 
    Info:     1.758         0.000 FD[4] 
    Info:     1.789         0.000 FD[17] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.766 gckP31 
    Info:    -1.487      -166.544 FD[0] 
    Info:    -1.487       -72.863 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -31.227 FD[17] 
    Info:    -1.487       -26.766 RS232_T1:U1|Tx_f 
    Info:    -1.487       -13.383 TX_W 
    Info:     0.301         0.000 LCMP_RESET 
    Info:     0.361         0.000 LCM_RESET 
    Info:     0.399         0.000 S_RESET_T 
Info: Analyzing Slow 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -28.941
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -28.941      -605.306 LCMP_RESET 
    Info:    -7.791      -533.787 FD[0] 
    Info:    -6.429       -98.127 FD[17] 
    Info:    -4.147       -40.299 FD[7] 
    Info:    -3.457        -3.457 S_RESET_T 
    Info:    -3.357       -21.899 TX_W 
    Info:    -3.308      -140.775 FD[4] 
    Info:    -2.478       -39.152 RS232_T1:U1|Tx_f 
    Info:    -1.697       -19.685 gckP31 
    Info:    -0.996        -4.868 LCM_RESET 
Info: Worst-case hold slack is -3.004
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.004       -33.029 FD[0] 
    Info:    -1.395       -12.926 gckP31 
    Info:    -1.259        -8.359 LCMP_RESET 
    Info:    -0.145        -0.277 FD[17] 
    Info:    -0.142        -0.676 TX_W 
    Info:    -0.009        -0.036 RS232_T1:U1|Tx_f 
    Info:     0.299         0.000 FD[7] 
    Info:     0.384         0.000 FD[4] 
    Info:     0.501         0.000 LCM_RESET 
    Info:     3.251         0.000 S_RESET_T 
Info: Worst-case recovery slack is -6.026
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -6.026      -358.837 FD[0] 
    Info:    -2.726        -2.726 TX_W 
    Info:    -1.677        -8.598 FD[4] 
    Info:    -1.507        -1.507 FD[17] 
    Info:     0.245         0.000 RS232_T1:U1|Tx_f 
    Info:     0.287         0.000 FD[7] 
Info: Worst-case removal slack is -0.442
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.442        -7.893 FD[0] 
    Info:    -0.156        -3.414 FD[7] 
    Info:    -0.022        -0.022 TX_W 
    Info:    -0.007        -0.035 RS232_T1:U1|Tx_f 
    Info:     1.532         0.000 FD[17] 
    Info:     1.587         0.000 FD[4] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -29.766 gckP31 
    Info:    -1.487      -166.544 FD[0] 
    Info:    -1.487       -72.863 FD[4] 
    Info:    -1.487       -32.714 FD[7] 
    Info:    -1.487       -31.227 FD[17] 
    Info:    -1.487       -26.766 RS232_T1:U1|Tx_f 
    Info:    -1.487       -13.383 TX_W 
    Info:     0.224         0.000 LCMP_RESET 
    Info:     0.246         0.000 LCM_RESET 
    Info:     0.334         0.000 S_RESET_T 
Info: Analyzing Fast 1200mV 0C Model
Info: Started post-fitting delay annotation
Info: Delay annotation completed successfully
Info: Deriving Clock Uncertainty
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {TX_W}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {TX_W}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[17]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -rise_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {S_RESET_T}] -fall_to [get_clocks {FD[0]}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {RS232_T1:U1|Tx_f}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCMP_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {LCM_RESET}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {gckP31}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[17]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[7]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -rise_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {gckP31}] -fall_to [get_clocks {FD[4]}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[17]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[7]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[4]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {TX_W}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -setup 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {S_RESET_T}] -hold 0.010
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {RS232_T1:U1|Tx_f}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCMP_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {LCM_RESET}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -setup 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {gckP31}] -hold 0.030
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[17]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[7]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[4]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -setup 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -rise_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -rise_to [get_clocks {FD[0]}] -hold 0.020
    Info: set_clock_uncertainty -fall_from [get_clocks {FD[0]}] -fall_to [get_clocks {FD[0]}] -hold 0.020
Critical Warning: Timing requirements not met
Info: Worst-case setup slack is -13.025
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:   -13.025      -265.629 LCMP_RESET 
    Info:    -3.232      -197.729 FD[0] 
    Info:    -2.528       -36.303 FD[17] 
    Info:    -1.300        -7.315 FD[7] 
    Info:    -1.217        -1.217 S_RESET_T 
    Info:    -1.037       -39.522 FD[4] 
    Info:    -1.020        -5.864 TX_W 
    Info:    -0.582        -8.196 RS232_T1:U1|Tx_f 
    Info:    -0.346        -1.792 gckP31 
    Info:     0.027         0.000 LCM_RESET 
Info: Worst-case hold slack is -1.453
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -1.453       -13.275 FD[0] 
    Info:    -0.868        -9.475 gckP31 
    Info:    -0.784        -5.305 LCMP_RESET 
    Info:    -0.326        -2.318 TX_W 
    Info:    -0.178        -1.967 RS232_T1:U1|Tx_f 
    Info:    -0.144        -0.388 FD[17] 
    Info:     0.085         0.000 FD[7] 
    Info:     0.167         0.000 FD[4] 
    Info:     0.238         0.000 LCM_RESET 
    Info:     1.597         0.000 S_RESET_T 
Info: Worst-case recovery slack is -2.606
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -2.606      -156.097 FD[0] 
    Info:    -0.705        -0.705 TX_W 
    Info:    -0.511        -0.511 FD[17] 
    Info:    -0.319        -1.206 FD[4] 
    Info:     0.102         0.000 RS232_T1:U1|Tx_f 
    Info:     0.138         0.000 FD[7] 
Info: Worst-case removal slack is -0.299
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -0.299        -4.983 FD[0] 
    Info:    -0.250        -0.250 TX_W 
    Info:    -0.140        -0.700 RS232_T1:U1|Tx_f 
    Info:    -0.079        -1.708 FD[7] 
    Info:     0.730         0.000 FD[4] 
    Info:     0.877         0.000 FD[17] 
Info: Worst-case minimum pulse width slack is -3.000
    Info:     Slack End Point TNS Clock 
    Info: ========= ============= =====================
    Info:    -3.000       -22.017 gckP31 
    Info:    -1.000      -112.000 FD[0] 
    Info:    -1.000       -49.000 FD[4] 
    Info:    -1.000       -22.000 FD[7] 
    Info:    -1.000       -21.000 FD[17] 
    Info:    -1.000       -18.000 RS232_T1:U1|Tx_f 
    Info:    -1.000        -9.000 TX_W 
    Info:     0.348         0.000 LCM_RESET 
    Info:     0.376         0.000 S_RESET_T 
    Info:     0.404         0.000 LCMP_RESET 
Info: Design is not fully constrained for setup requirements
Info: Design is not fully constrained for hold requirements
Info: Quartus II TimeQuest Timing Analyzer was successful. 0 errors, 49 warnings
    Info: Peak virtual memory: 310 megabytes
    Info: Processing ended: Sat Mar 10 12:55:30 2018
    Info: Elapsed time: 00:00:07
    Info: Total CPU time (on all processors): 00:00:06


