
#Circuit Summary:
#---------------
#number of inputs = 32
#number of outputs = 32
#number of gates = 4800
#number of wires = 4832
#atpg: cputime for reading in circuit ../sample_circuits/c6288.ckt: 0.0s 0.0s
#atpg: cputime for levelling circuit ../sample_circuits/c6288.ckt: 0.1s 0.1s
#atpg: cputime for rearranging gate inputs ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for creating dummy nodes ../sample_circuits/c6288.ckt: 0.0s 0.1s
#atpg: cputime for generating fault list ../sample_circuits/c6288.ckt: 0.0s 0.1s
T'00011101111101110001110100101110 0'
T'10011111100011110101010100100111 0'
T'10111110001100010110011000000010 1'
T'11111000100010011010010010010010 1'
T'11000000100110111111011011111101 0'
T'10100001111010011011110011000110 1'
T'11101011000110111010011001100001 1'
T'11101001000010010110100001101110 1'
T'11011110110101110111000101100110 1'
T'11101001001010010011101101100010 1'
T'11110111011100110010101101011110 1'
T'11110101100111110001010011100001 1'
T'11110110011001110001010000011011 1'
T'11111011000111010000111000001001 0'
T'11111010100001110000111110101011 1'
T'11111100110000010000111010100010 1'
T'11111100000100110000010101000010 1'
T'11111100011001010000010101110111 1'
T'11111110010111010000001110001111 1'
T'11111111010100110000001100111011 1'
T'11111111011101010000000110001011 1'
T'11111111000000010000000111100011 1'
T'11111111111000110000000010001011 1'
T'11111111101001010000000010110110 1'
T'11111111111001110000000001000101 1'
T'11111111111001010000000001110101 1'
T'11111111111110110000000000111101 1'
T'11111111111101110000000000100110 1'
T'11111111111111110000000000011100 1'
T'11111111111100010000000000010100 1'
T'11111111111111110000000000001110 1'
T'11111111111111010000000000001101 1'
T'11111111111111010000000000000100 1'
T'11111111111111010000000000000110 1'
T'11111111111111110000000000000010 1'
T'11110101110111111111111111111010 1'
T'10110111110001111011001110111011 1'
T'11000010100101110011101001001111 1'
T'01010001111111011101011000111000 1'
T'01111100101111010011000101110010 1'
T'01111111101001010000110011010111 1'
T'10111111111111101111111111111110 1'
T'11011111111110110000000011110010 1'
T'11111110101101111111111111111111 1'
T'11110111111101110111111111111111 1'
T'11101111111111010000000011111011 1'
T'11111111001110011111111001110111 1'
T'11111111000110111111111000011101 1'
T'11111011100001110111111111000010 1'
T'10001011111111101111111111111110 1'
T'11111111011111111111111111111011 1'
T'11111111111101111111111111101111 1'
T'11111111111000111111111111001001 1'
T'11111111111111101111111111111111 1'
T'10111100111111100111111011111111 1'
T'11111111111111011110111111111110 1'
T'01111111101111111111111111111111 1'
T'11101111111111111111111111111111 1'
T'11111111111100011111111111100100 1'
T'11111111111111011111111111110101 1'
T'11111111111111011111111111111010 1'
T'11111111111110011111111111110010 1'
T'11111111111111011111111111111110 1'
T'11111111111111011111111111111111 1'
T'11111111111111111111111111111000 1'
T'11011101111111111111111111111100 1'
T'11111111111110111111111111111111 1'
T'11111111101111111110011111111111 1'
T'01111101101111111111111111111111 0'
T'10011111111111111111111111111011 1'
T'11111110011111111111111111111111 1'
T'11000111100000011110010010000110 1'
T'11101111101100011111110101111001 1'
T'11101011111100011111001100100000 1'
T'11101011001100011110001110000111 1'
T'11111010100110011111111000000011 1'
T'11111101101110011111001101011011 1'
T'11111111101100011111100111111111 1'
T'11111111111001011111101010000111 1'
T'11111110011010111111111101111110 1'
T'11111111100001111111111111100010 1'
T'11111111100111111111111001001000 1'
T'11111111010100011111111000010111 1'
T'11111111100010111111111110100001 1'
T'11111111110001111111111111000101 1'
T'11111111111101111111111111000100 1'
T'11111111110001111111111111011111 1'
T'11111111111100111111111111101100 1'
T'11111111111011011111111111100111 1'
T'11111111111001011111111111100111 1'
T'11111111111011111111111111110111 1'
T'11111111110111101111111111111110 1'
T'11111111101111101111111111111110 1'
T'11111001011011110111111001000101 1'
T'01111110110001111111111110001100 0'
T'11111011101111111111111111111110 1'
T'11111110111111101111111111111111 1'
T'11110111101111101111111111111110 1'
T'00000000011111001111111111111111 1'
T'01000000011111001111111111111111 0'
T'11000000011111001111111111111110 0'
T'11010111110000110101111101100011 1'
T'11010111100000010101111100111110 1'
T'10111111011010110101111001010000 0'
T'10111001000011010100101010011001 0'
T'01111111011000010000001011010110 1'
T'01111111110100010000001011010110 1'
T'01111111111001110000001001100101 1'
T'11101111111111101111111111111110 1'
T'11011111111111001111111111111110 0'
T'11111011111110001111111111111111 1'
T'11111111100111001111111111111110 1'
T'01111110111110101111111111101011 0'
T'11010111111110111111111111110111 1'
T'11110111011111001111111111111111 1'
T'11110111111010001111111111110010 1'
T'11111111111000111111111111101101 1'
T'11111111101101001111111111001101 1'
T'11111111100100001111111111001101 1'
T'01111111110001011111111111000000 1'
T'11111111111101111111111110011010 1'
T'11111111110011111111111110011010 1'
T'11111111111100101111111111011010 0'
T'11011110100001101111111100011101 1'
T'11111101000000101111111110100000 1'
T'11111100110011101111110011100011 1'
T'11111100111101111111110100001010 1'
T'11111111001100111111101110011101 1'
T'11111001000011101111100110010010 1'
T'11110010111010001111101011010000 1'
T'11100111001001111111000010010111 1'
T'11001000101000111101100100010001 1'
T'11001010110111011100001010010001 1'
T'10110110110000111001100000101111 1'
T'11111110011110011101100000110011 1'
T'11111100111011000111111111111010 1'
T'01110111110111000111111111110110 1'
T'11111111100111100011111111101111 1'
T'01111001101000100111111111101111 0'
T'00111111011010011111111110100110 1'
T'10010110101010110110111100111101 1'
T'11111011111001101110111110010100 1'
T'11110100011111111101011011011011 1'
T'10111110000111101101010010000001 1'
T'11111010001000110101011010000000 1'
T'11111111111111111001111001100100 1'
T'11110111011011101011111000101010 1'

#FAULT COVERAGE RESULTS :
#number of test vectors = 147
#total number of gate faults (uncollapsed) = 17376
#total number of detected faults = 16969
#total gate fault coverage = 97.66%
#number of equivalent gate faults (collapsed) = 17312
#number of equivalent detected faults = 16922
#equivalent gate fault coverage = 97.75%

#atpg: cputime for test pattern generation ../sample_circuits/c6288.ckt: 17.5s 17.6s
