<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4">
    <tool name="ROM">
      <a name="contents">addr/data: 8 8
0
</a>
    </tool>
  </lib>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val="a"/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <wire from="(310,280)" to="(320,280)"/>
    <wire from="(360,380)" to="(360,430)"/>
    <wire from="(360,380)" to="(410,380)"/>
    <wire from="(390,190)" to="(450,190)"/>
    <wire from="(70,140)" to="(200,140)"/>
    <wire from="(390,190)" to="(390,220)"/>
    <wire from="(200,270)" to="(210,270)"/>
    <wire from="(190,420)" to="(250,420)"/>
    <wire from="(240,270)" to="(250,270)"/>
    <wire from="(200,140)" to="(200,270)"/>
    <wire from="(170,180)" to="(250,180)"/>
    <wire from="(250,270)" to="(250,350)"/>
    <wire from="(140,220)" to="(390,220)"/>
    <wire from="(170,180)" to="(170,300)"/>
    <wire from="(170,300)" to="(190,300)"/>
    <wire from="(160,370)" to="(260,370)"/>
    <wire from="(160,450)" to="(250,450)"/>
    <wire from="(190,300)" to="(190,420)"/>
    <wire from="(140,370)" to="(160,370)"/>
    <wire from="(310,360)" to="(410,360)"/>
    <wire from="(160,370)" to="(160,450)"/>
    <wire from="(250,270)" to="(260,270)"/>
    <wire from="(510,170)" to="(540,170)"/>
    <wire from="(460,360)" to="(550,360)"/>
    <wire from="(200,140)" to="(250,140)"/>
    <wire from="(140,220)" to="(140,370)"/>
    <wire from="(70,180)" to="(170,180)"/>
    <wire from="(320,280)" to="(320,340)"/>
    <wire from="(310,160)" to="(450,160)"/>
    <wire from="(190,300)" to="(260,300)"/>
    <wire from="(250,350)" to="(260,350)"/>
    <wire from="(300,430)" to="(360,430)"/>
    <wire from="(70,220)" to="(140,220)"/>
    <wire from="(320,340)" to="(410,340)"/>
    <comp lib="1" loc="(510,170)" name="XOR Gate"/>
    <comp lib="1" loc="(240,270)" name="NOT Gate"/>
    <comp lib="6" loc="(138,36)" name="Text">
      <a name="text" val="Nome: Tiago Matta Machado Zaidan"/>
    </comp>
    <comp lib="0" loc="(70,220)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="Te"/>
    </comp>
    <comp lib="0" loc="(70,140)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="a"/>
    </comp>
    <comp lib="1" loc="(310,160)" name="XOR Gate"/>
    <comp lib="0" loc="(540,170)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="S"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="6" loc="(80,89)" name="Text">
      <a name="text" val="Exemplo0022"/>
    </comp>
    <comp lib="1" loc="(300,430)" name="AND Gate"/>
    <comp lib="6" loc="(90,63)" name="Text">
      <a name="text" val="Matricula: 451620"/>
    </comp>
    <comp lib="1" loc="(460,360)" name="OR Gate"/>
    <comp lib="1" loc="(310,360)" name="AND Gate"/>
    <comp lib="0" loc="(70,180)" name="Pin">
      <a name="tristate" val="false"/>
      <a name="label" val="b"/>
    </comp>
    <comp lib="0" loc="(550,360)" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="label" val="Ts"/>
      <a name="labelloc" val="east"/>
    </comp>
    <comp lib="1" loc="(310,280)" name="AND Gate"/>
  </circuit>
</project>
