simpleArchitecture
==================

Architecture of SIxteen-bit MicroProcessor for Laboratory Experiment in Verilog-HDL

---
## Phase 1
* 命令フェッチ
* プログラムカウンタ

## Phase 2
* レジスタ読み込み
* レジスタ
* 符号拡張

## Phase 3
* 命令実行・アドレス計算
* ALU

## Phase 4
* データメモリアクセス

## Phase 5
* レジスタ書き込み
