# FPGA_Notes
FPGA study
FPGA VIO 中 probe_in 用于查看波形，与之前的输入输出不同
            probe_out 用于驱动虚拟引脚，注意out不包括clk引脚。
在 top 块中主要是做连接和全局复位，assign rstn = ~rst;而不是具体的复位逻辑。
# parameter “传参”
在 Verilog 里，就是在 实例化（instantiation）子模块的时候，把外部给定的常量值“传”进去，覆盖子模块里用 parameter 定义的默认值。
