1. Si supponga di voler fornire al programmatore un registro `AX = {AH, AL}` e voler mettere a disposizione le istruzioni `INC %AX`, `SHL %AX`, `SHR %AX`, `SAR %AX`. Si discuta la fase di fetch, introducendo un nuovo formato se necessario o riconducendo a un formato esistente (motivare la risposta). Descriverne inoltre la fase di esecuzione.

2. Descrivere una rete combinatoria che raddoppia una cifra naturale in base 7, compresa di `C_in` riporto entrante e `C_out` riporto uscente.
Fare la sintesi a porte NOR dell'uscita `C_out`

3. Sintetizzare la parte operativa relativa al registro `MJR` e la parte di controllo a partire da questa descrizione e disegnare gli schemi di entrambe.
Scrivere la ROM della parte di controllo.
```verilog
reg A, X;
...
casex (STAR)
    S0: begin ... STAR <= (A == 0) ? S2 : S1; end
    S1: begin ... STAR <= S3; end
    S2: begin ... STAR <= (X == A) ? S4 : S2; end
    S3: begin ... STAR <= (X == 1) ? S6 : S5; end
    S4: begin ... STAR <= S5; end
    S5: begin ... MJR <= (X == 1) ? S1 : (A == 0) ? S3 : S4; end
    S6: begin ... STAR <= MJR; end
endcase
```

4. Dato A naturale di n cifre in base β, dimostrare che |A|m = 0 se e solo se |A0|m = 0, con m = α·β (α >= 1, β >= 1)

5. Montare due chip di ram 128k x 8 bit in modo che rispondano agli indirizzi piu' alti di un calcolatore con spazio di indirizzamento di 2^20 locazioni
