# 用 Verilog 重做一次 nand2tetris 的所有習題
* 12/18 第一章完成
* 12/19 第二章完成
* 12/20 第三章完成
* 12/22 第五章完成

## 心得
### 期中
這學期剛開始學習計算機結構時，知道CPU是由一堆基本邏輯閘組成時，讓我以為又要在學一次數位邏輯學過的東西，當老師說要利用nand2teritris學習這門課時，
我以為只需要學習如何將邏輯閘排列組合成CPU就好。但真正開始學習以後，我發現數位邏輯中學習到的知識在這裡會被充分利用，使用程式將邏輯閘的輸入輸出表示出來，
在製作這些邏輯閘的程式時，每完成一個邏輯閘就會感到十分的有成就感，雖然在第四、五章的時候卡了很久，但在完成以後感覺相比於老師在課堂上抽象的講解，自己實際製作一次印象更加深刻。
### 期末
當我要將hdl檔轉換成Verilog語法時，語法跟邏輯都有許多不同的地方，尤其是在製作測試檔時，
