TimeQuest Timing Analyzer report for p8086
Mon Mar 05 18:00:42 2018
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'EU_Control_System:ECS|OPULA[0]'
 12. Slow Model Setup: 'clock'
 13. Slow Model Hold: 'EU_Control_System:ECS|OPULA[0]'
 14. Slow Model Hold: 'clock'
 15. Slow Model Minimum Pulse Width: 'clock'
 16. Slow Model Minimum Pulse Width: 'EU_Control_System:ECS|OPULA[0]'
 17. Setup Times
 18. Hold Times
 19. Clock to Output Times
 20. Minimum Clock to Output Times
 21. Fast Model Setup Summary
 22. Fast Model Hold Summary
 23. Fast Model Recovery Summary
 24. Fast Model Removal Summary
 25. Fast Model Minimum Pulse Width Summary
 26. Fast Model Setup: 'EU_Control_System:ECS|OPULA[0]'
 27. Fast Model Setup: 'clock'
 28. Fast Model Hold: 'EU_Control_System:ECS|OPULA[0]'
 29. Fast Model Hold: 'clock'
 30. Fast Model Minimum Pulse Width: 'clock'
 31. Fast Model Minimum Pulse Width: 'EU_Control_System:ECS|OPULA[0]'
 32. Setup Times
 33. Hold Times
 34. Clock to Output Times
 35. Minimum Clock to Output Times
 36. Multicorner Timing Analysis Summary
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Setup Transfers
 42. Hold Transfers
 43. Report TCCS
 44. Report RSKM
 45. Unconstrained Paths
 46. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; p8086                                                             ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C70F896C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                         ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; Clock Name                     ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                            ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+
; clock                          ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock }                          ;
; EU_Control_System:ECS|OPULA[0] ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { EU_Control_System:ECS|OPULA[0] } ;
+--------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+------------------------------------+


+----------------------------------------------------------------------+
; Slow Model Fmax Summary                                              ;
+------------+-----------------+--------------------------------+------+
; Fmax       ; Restricted Fmax ; Clock Name                     ; Note ;
+------------+-----------------+--------------------------------+------+
; 89.32 MHz  ; 89.32 MHz       ; EU_Control_System:ECS|OPULA[0] ;      ;
; 137.32 MHz ; 137.32 MHz      ; clock                          ;      ;
+------------+-----------------+--------------------------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+-----------------------------------------------------------+
; Slow Model Setup Summary                                  ;
+--------------------------------+----------+---------------+
; Clock                          ; Slack    ; End Point TNS ;
+--------------------------------+----------+---------------+
; EU_Control_System:ECS|OPULA[0] ; -134.889 ; -2155.343     ;
; clock                          ; -6.282   ; -11243.552    ;
+--------------------------------+----------+---------------+


+---------------------------------------------------------+
; Slow Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; EU_Control_System:ECS|OPULA[0] ; -2.968 ; -43.161       ;
; clock                          ; 0.391  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Slow Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clock                          ; -2.000 ; -8096.380     ;
; EU_Control_System:ECS|OPULA[0] ; 0.133  ; 0.000         ;
+--------------------------------+--------+---------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'EU_Control_System:ECS|OPULA[0]'                                                                                                                     ;
+----------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack    ; From Node                                 ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+----------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -134.889 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.623      ; 137.066    ;
; -134.876 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.571      ; 137.001    ;
; -134.607 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.591      ; 136.752    ;
; -134.394 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.593      ; 136.541    ;
; -134.212 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.591      ; 136.357    ;
; -134.132 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.568      ; 136.254    ;
; -133.846 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.599      ; 135.999    ;
; -133.807 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.600      ; 135.961    ;
; -133.727 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.595      ; 135.876    ;
; -133.619 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.593      ; 135.766    ;
; -133.545 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.595      ; 135.694    ;
; -133.403 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.593      ; 135.550    ;
; -133.258 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.593      ; 135.405    ;
; -132.911 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.595      ; 135.060    ;
; -132.611 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.593      ; 134.758    ;
; -132.362 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.593      ; 134.509    ;
; -131.043 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.620      ; 133.185    ;
; -131.030 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.568      ; 133.120    ;
; -130.761 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.588      ; 132.871    ;
; -130.548 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.590      ; 132.660    ;
; -130.366 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.588      ; 132.476    ;
; -130.286 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.565      ; 132.373    ;
; -130.000 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.596      ; 132.118    ;
; -129.961 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.597      ; 132.080    ;
; -129.881 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.592      ; 131.995    ;
; -129.773 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.590      ; 131.885    ;
; -129.699 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.592      ; 131.813    ;
; -129.557 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.590      ; 131.669    ;
; -129.412 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.590      ; 131.524    ;
; -129.065 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.592      ; 131.179    ;
; -128.765 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.590      ; 130.877    ;
; -128.516 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.590      ; 130.628    ;
; -127.745 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.636      ; 129.932    ;
; -127.732 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.584      ; 129.867    ;
; -127.463 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.604      ; 129.618    ;
; -127.250 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.606      ; 129.407    ;
; -127.068 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.604      ; 129.223    ;
; -126.988 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.581      ; 129.120    ;
; -126.702 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.612      ; 128.865    ;
; -126.672 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.421      ; 128.768    ;
; -126.663 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.613      ; 128.827    ;
; -126.583 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.608      ; 128.742    ;
; -126.521 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.417      ; 128.614    ;
; -126.475 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.606      ; 128.632    ;
; -126.442 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.427      ; 128.544    ;
; -126.414 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.421      ; 128.510    ;
; -126.401 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.608      ; 128.560    ;
; -126.388 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.421      ; 128.484    ;
; -126.291 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.423      ; 128.390    ;
; -126.263 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.417      ; 128.356    ;
; -126.259 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.606      ; 128.416    ;
; -126.237 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.417      ; 128.330    ;
; -126.173 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.421      ; 128.269    ;
; -126.168 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.434      ; 128.268    ;
; -126.164 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.421      ; 128.260    ;
; -126.114 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.606      ; 128.271    ;
; -126.022 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.417      ; 128.115    ;
; -126.013 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.445      ; 128.098    ;
; -126.013 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.417      ; 128.106    ;
; -125.938 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.440      ; 128.044    ;
; -125.911 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.423      ; 128.009    ;
; -125.910 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.434      ; 128.010    ;
; -125.884 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.434      ; 127.984    ;
; -125.783 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.423      ; 127.881    ;
; -125.783 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.451      ; 127.874    ;
; -125.767 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.608      ; 127.926    ;
; -125.760 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.419      ; 127.855    ;
; -125.755 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.445      ; 127.840    ;
; -125.729 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.445      ; 127.814    ;
; -125.669 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.434      ; 127.769    ;
; -125.660 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.434      ; 127.760    ;
; -125.632 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.419      ; 127.727    ;
; -125.594 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.421      ; 127.690    ;
; -125.514 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.445      ; 127.599    ;
; -125.505 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.445      ; 127.590    ;
; -125.467 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.606      ; 127.624    ;
; -125.443 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.417      ; 127.536    ;
; -125.440 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.428      ; 127.543    ;
; -125.407 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.436      ; 127.509    ;
; -125.373 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.580      ; 127.460    ;
; -125.368 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.447      ; 127.458    ;
; -125.342 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.423      ; 127.440    ;
; -125.289 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.424      ; 127.389    ;
; -125.279 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.436      ; 127.381    ;
; -125.252 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.447      ; 127.339    ;
; -125.218 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.606      ; 127.375    ;
; -125.191 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.419      ; 127.286    ;
; -125.143 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.586      ; 127.236    ;
; -125.138 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.453      ; 127.234    ;
; -125.124 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.447      ; 127.211    ;
; -125.115 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.580      ; 127.202    ;
; -125.110 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.447      ; 127.200    ;
; -125.093 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.450      ; 127.186    ;
; -125.090 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.434      ; 127.190    ;
; -125.089 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.580      ; 127.176    ;
; -125.084 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.447      ; 127.174    ;
; -124.954 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.419      ; 127.048    ;
; -124.936 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.441      ; 127.043    ;
; -124.935 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.445      ; 127.020    ;
; -124.930 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[10] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 2.570      ; 127.018    ;
+----------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clock'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.116      ; 7.363      ;
; -6.282 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.115      ; 7.362      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg11   ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg10   ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg9    ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg8    ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg7    ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg6    ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg5    ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg4    ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg3    ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg2    ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg1    ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg0    ; clock        ; clock       ; 1.000        ; 0.100      ; 7.344      ;
; -6.279 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_datain_reg0     ; clock        ; clock       ; 1.000        ; 0.099      ; 7.343      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.118      ; 7.341      ;
; -6.258 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.117      ; 7.340      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.119      ; 7.326      ;
; -6.242 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.118      ; 7.325      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.095      ; 7.300      ;
; -6.240 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a54~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.094      ; 7.299      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.090      ; 7.294      ;
; -6.239 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a64~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.089      ; 7.293      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.106      ; 7.300      ;
; -6.229 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a48~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.105      ; 7.299      ;
; -6.223 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a113~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.100      ; 7.288      ;
; -6.223 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a113~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.100      ; 7.288      ;
; -6.223 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a113~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.100      ; 7.288      ;
; -6.223 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a113~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.100      ; 7.288      ;
; -6.223 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a113~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.100      ; 7.288      ;
; -6.223 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a113~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.100      ; 7.288      ;
; -6.223 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a113~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.100      ; 7.288      ;
; -6.223 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a113~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.100      ; 7.288      ;
; -6.223 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a113~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.100      ; 7.288      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'EU_Control_System:ECS|OPULA[0]'                                                                                                                                      ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -2.968 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[9]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.965      ; 3.247      ;
; -2.547 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[7]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.974      ; 3.677      ;
; -2.489 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[6]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.956      ; 3.717      ;
; -2.472 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[1]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.933      ; 3.711      ;
; -2.468 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[9]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.965      ; 3.247      ;
; -2.432 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[3]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.932      ; 3.750      ;
; -2.396 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[0]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.919      ; 3.773      ;
; -2.368 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[2]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.978      ; 3.860      ;
; -2.047 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[7]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.974      ; 3.677      ;
; -2.028 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[1]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.726      ; 3.948      ;
; -1.989 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[6]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.956      ; 3.717      ;
; -1.972 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[1]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.933      ; 3.711      ;
; -1.932 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[3]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.932      ; 3.750      ;
; -1.896 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[0]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.919      ; 3.773      ;
; -1.881 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[4]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.919      ; 4.288      ;
; -1.873 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[9]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.715      ; 4.092      ;
; -1.868 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[2]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.978      ; 3.860      ;
; -1.528 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[1]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.726      ; 3.948      ;
; -1.425 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[0]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.729      ; 4.554      ;
; -1.423 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[10] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.706      ; 4.533      ;
; -1.381 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[4]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.919      ; 4.288      ;
; -1.373 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[9]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.715      ; 4.092      ;
; -1.338 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[13] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.583      ; 4.495      ;
; -1.161 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[3]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.607      ; 4.696      ;
; -1.152 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[5]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.581      ; 4.679      ;
; -1.138 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[4]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.570      ; 4.682      ;
; -1.065 ; Registrador16:FR|q[14]                    ; ULA:ALU|SFlags[14]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.108      ; 1.543      ;
; -1.047 ; Registrador16:FR|q[12]                    ; ULA:ALU|SFlags[12]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.097      ; 1.550      ;
; -0.995 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[11] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.602      ; 4.857      ;
; -0.952 ; RegisterTemp:RT|Registrador16:RegR1|q[2]  ; ULA:ALU|SOperando1[2]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.838      ; 1.386      ;
; -0.925 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[0]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.729      ; 4.554      ;
; -0.923 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[10] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.706      ; 4.533      ;
; -0.911 ; Registrador16:FR|q[8]                     ; ULA:ALU|SFlags[8]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.096      ; 1.685      ;
; -0.893 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[2]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.742      ; 5.099      ;
; -0.838 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[13] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.583      ; 4.495      ;
; -0.812 ; Registrador16:FR|q[10]                    ; ULA:ALU|SFlags[10]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.111      ; 1.799      ;
; -0.756 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[14] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.586      ; 5.080      ;
; -0.753 ; Registrador16:FR|q[5]                     ; ULA:ALU|SFlags[5]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.097      ; 1.844      ;
; -0.727 ; Registrador16:FR|q[7]                     ; ULA:ALU|SFlags[7]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.072      ; 1.845      ;
; -0.727 ; Registrador16:FR|q[13]                    ; ULA:ALU|SFlags[13]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.110      ; 1.883      ;
; -0.721 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[7]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.557      ; 5.086      ;
; -0.715 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[6]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.553      ; 5.088      ;
; -0.709 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[15] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.716      ; 5.257      ;
; -0.707 ; Registrador16:FR|q[15]                    ; ULA:ALU|SFlags[15]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.111      ; 1.904      ;
; -0.661 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[3]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.607      ; 4.696      ;
; -0.652 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[5]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.581      ; 4.679      ;
; -0.646 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[12] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.712      ; 1.566      ;
; -0.638 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[4]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.570      ; 4.682      ;
; -0.594 ; Registrador16:FR|q[2]                     ; ULA:ALU|SFlags[2]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.076      ; 1.982      ;
; -0.554 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[8]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.578      ; 5.274      ;
; -0.495 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[11] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.602      ; 4.857      ;
; -0.452 ; Registrador16:FR|q[1]                     ; ULA:ALU|SFlags[1]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.040      ; 2.088      ;
; -0.421 ; RegisterTemp:RT|Registrador16:RegR1|q[1]  ; ULA:ALU|SOperando1[1]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.819      ; 1.898      ;
; -0.406 ; Registrador16:FR|q[3]                     ; ULA:ALU|SFlags[3]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.039      ; 2.133      ;
; -0.393 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[2]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.742      ; 5.099      ;
; -0.385 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[12] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.616      ; 5.481      ;
; -0.370 ; Registrador16:FR|q[0]                     ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.027      ; 2.157      ;
; -0.308 ; Registrador16:FR|q[6]                     ; ULA:ALU|SFlags[6]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.057      ; 2.249      ;
; -0.272 ; RegisterTemp:RT|Registrador16:RegR1|q[3]  ; ULA:ALU|SOperando1[3]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.699      ; 1.927      ;
; -0.256 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[14] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.586      ; 5.080      ;
; -0.221 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[7]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.557      ; 5.086      ;
; -0.215 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[6]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.553      ; 5.088      ;
; -0.209 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[15] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.716      ; 5.257      ;
; -0.147 ; RegisterTemp:RT|Registrador16:RegR1|q[8]  ; ULA:ALU|SOperando1[8]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.679      ; 2.032      ;
; -0.069 ; RegisterTemp:RT|Registrador16:RegR1|q[15] ; ULA:ALU|SOperando1[15] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.813      ; 2.244      ;
; -0.054 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[8]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.578      ; 5.274      ;
; 0.103  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[11]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.968      ; 4.321      ;
; 0.115  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[12] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.616      ; 5.481      ;
; 0.224  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[13]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.013      ; 6.487      ;
; 0.227  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[14]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.011      ; 6.488      ;
; 0.237  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[12]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.000      ; 6.487      ;
; 0.360  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[10]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.014      ; 6.624      ;
; 0.360  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[15]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.014      ; 6.624      ;
; 0.378  ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[2]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.860      ; 2.738      ;
; 0.380  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[5]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 6.000      ; 6.630      ;
; 0.415  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[8]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 5.999      ; 6.664      ;
; 0.603  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[11]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.968      ; 4.321      ;
; 0.639  ; RegisterTemp:RT|Registrador16:RegR1|q[5]  ; ULA:ALU|SOperando1[5]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.689      ; 2.828      ;
; 0.679  ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[4]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.688      ; 2.867      ;
; 0.709  ; RegisterTemp:RT|Registrador16:RegR1|q[14] ; ULA:ALU|SOperando1[14] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.683      ; 2.892      ;
; 0.722  ; EU_Control_System:ECS|OPULA[3]            ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.489      ; 2.711      ;
; 0.724  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[13]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.013      ; 6.487      ;
; 0.727  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[14]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.011      ; 6.488      ;
; 0.737  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[12]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.000      ; 6.487      ;
; 0.751  ; RegisterTemp:RT|Registrador16:RegR1|q[4]  ; ULA:ALU|SOperando1[4]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.686      ; 2.937      ;
; 0.758  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.489      ; 2.747      ;
; 0.794  ; RegisterTemp:RT|Registrador16:RegR1|q[0]  ; ULA:ALU|SOperando1[0]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.821      ; 3.115      ;
; 0.810  ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[10] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.822      ; 3.132      ;
; 0.860  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[10]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.014      ; 6.624      ;
; 0.860  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[15]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.014      ; 6.624      ;
; 0.876  ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[15] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.834      ; 3.210      ;
; 0.880  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[5]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 6.000      ; 6.630      ;
; 0.900  ; EU_Control_System:ECS|OPULA[7]            ; ULA:ALU|SFlags[7]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.544      ; 2.944      ;
; 0.911  ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[14] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.734      ; 3.145      ;
; 0.915  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[8]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 5.999      ; 6.664      ;
; 0.970  ; EU_Control_System:ECS|OPULA[7]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.535      ; 3.005      ;
; 1.019  ; EU_Control_System:ECS|OPULA[1]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.535      ; 3.054      ;
; 1.079  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[2]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.548      ; 3.127      ;
; 1.119  ; RegisterTemp:RT|Registrador16:RegR1|q[12] ; ULA:ALU|SOperando1[12] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.740      ; 3.359      ;
; 1.133  ; EU_Control_System:ECS|OPULA[2]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.535      ; 3.168      ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clock'                                                                                                                                                                ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.391 ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_leitura[0]       ; InstructionQueue:IQ|index_leitura[0]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_leitura[1]       ; InstructionQueue:IQ|index_leitura[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_leitura[2]       ; InstructionQueue:IQ|index_leitura[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_escrita[0]       ; InstructionQueue:IQ|index_escrita[0]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_escrita[1]       ; InstructionQueue:IQ|index_escrita[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; InstructionQueue:IQ|index_escrita[2]       ; InstructionQueue:IQ|index_escrita[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|state.fetch          ; EU_Control_System:ECS|state.fetch          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|LeituraQueue         ; EU_Control_System:ECS|LeituraQueue         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|state.halt           ; EU_Control_System:ECS|state.halt           ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|sinalEscritaRG1      ; EU_Control_System:ECS|sinalEscritaRG1      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|sinalEscritaRT2      ; EU_Control_System:ECS|sinalEscritaRT2      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; EU_Control_System:ECS|saidaDataBUS[0]      ; EU_Control_System:ECS|saidaDataBUS[0]      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; EU_Control_System:ECS|destino[2]           ; EU_Control_System:ECS|entradaRG1[2]        ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.790      ;
; 0.536 ; InstructionQueue:IQ|index_leitura[1]       ; InstructionQueue:IQ|index_leitura[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.802      ;
; 0.539 ; BIURegisters:RB|Registrador16:RegIP|q[15]  ; BIURegisters:RB|Registrador16:RegIP|q[15]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.805      ;
; 0.541 ; EU_Control_System:ECS|state.final          ; EU_Control_System:ECS|sinalEscritaRT2      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.807      ;
; 0.544 ; EU_Control_System:ECS|state.final          ; EU_Control_System:ECS|sinalEscritaRG1      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.810      ;
; 0.551 ; EU_Control_System:ECS|state.arithmetic162  ; EU_Control_System:ECS|saidaDataBUS[0]      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.817      ;
; 0.570 ; InstructionQueue:IQ|index_escrita[1]       ; InstructionQueue:IQ|index_escrita[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.836      ;
; 0.618 ; EU_Control_System:ECS|instrucaoReal[3]     ; EU_Control_System:ECS|OPULA[3]             ; clock                          ; clock       ; 0.000        ; 0.540      ; 1.424      ;
; 0.618 ; EU_Control_System:ECS|instrucaoReal[1]     ; EU_Control_System:ECS|OPULA[1]             ; clock                          ; clock       ; 0.000        ; 0.540      ; 1.424      ;
; 0.624 ; EU_Control_System:ECS|instrucaoReal[7]     ; EU_Control_System:ECS|OPULA[7]             ; clock                          ; clock       ; 0.000        ; 0.540      ; 1.430      ;
; 0.628 ; EU_Control_System:ECS|destino[1]           ; EU_Control_System:ECS|entradaRG1[2]        ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.894      ;
; 0.631 ; EU_Control_System:ECS|instrucaoReal[2]     ; EU_Control_System:ECS|OPULA[2]             ; clock                          ; clock       ; 0.000        ; 0.540      ; 1.437      ;
; 0.651 ; InstructionQueue:IQ|vetor_queue[4][2]      ; InstructionQueue:IQ|saida_parcial[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.917      ;
; 0.682 ; EU_Control_System:ECS|state.exe            ; EU_Control_System:ECS|state.resposta       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.948      ;
; 0.688 ; EU_Control_System:ECS|state.resposta       ; EU_Control_System:ECS|state.final          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.954      ;
; 0.689 ; EU_Control_System:ECS|destino[2]           ; EU_Control_System:ECS|entradaRG1[3]        ; clock                          ; clock       ; 0.000        ; 0.033      ; 0.988      ;
; 0.690 ; EU_Control_System:ECS|destino[2]           ; EU_Control_System:ECS|entradaRG1[0]        ; clock                          ; clock       ; 0.000        ; 0.033      ; 0.989      ;
; 0.692 ; EU_Control_System:ECS|destino[2]           ; EU_Control_System:ECS|entradaRG2[0]        ; clock                          ; clock       ; 0.000        ; 0.033      ; 0.991      ;
; 0.692 ; EU_Control_System:ECS|destino[2]           ; EU_Control_System:ECS|entradaRG1[1]        ; clock                          ; clock       ; 0.000        ; 0.033      ; 0.991      ;
; 0.742 ; InstructionQueue:IQ|w_vazio                ; InstructionQueue:IQ|index_escrita[0]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.008      ;
; 0.777 ; InstructionQueue:IQ|index_leitura[0]       ; InstructionQueue:IQ|index_leitura[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.043      ;
; 0.780 ; InstructionQueue:IQ|vetor_queue[4][5]      ; InstructionQueue:IQ|saida_parcial[5]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.046      ;
; 0.790 ; InstructionQueue:IQ|vetor_queue[5][0]      ; InstructionQueue:IQ|saida_parcial[0]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.056      ;
; 0.791 ; InstructionQueue:IQ|vetor_queue[5][7]      ; InstructionQueue:IQ|saida_parcial[7]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.057      ;
; 0.795 ; BIURegisters:RB|Registrador16:RegIP|q[0]   ; BIURegisters:RB|Registrador16:RegIP|q[0]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.061      ;
; 0.802 ; EU_Control_System:ECS|state.halt           ; EU_Control_System:ECS|sinalEscritaRT2      ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.068      ;
; 0.805 ; BIURegisters:RB|Registrador16:RegIP|q[1]   ; BIURegisters:RB|Registrador16:RegIP|q[1]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; EU_Control_System:ECS|state.halt           ; EU_Control_System:ECS|sinalEscritaRG1      ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; BIURegisters:RB|Registrador16:RegIP|q[2]   ; BIURegisters:RB|Registrador16:RegIP|q[2]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; BIURegisters:RB|Registrador16:RegIP|q[7]   ; BIURegisters:RB|Registrador16:RegIP|q[7]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; BIURegisters:RB|Registrador16:RegIP|q[11]  ; BIURegisters:RB|Registrador16:RegIP|q[11]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.072      ;
; 0.809 ; EU_Control_System:ECS|state.final          ; EU_Control_System:ECS|state.fetch          ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.075      ;
; 0.810 ; InstructionQueue:IQ|index_leitura[0]       ; InstructionQueue:IQ|index_leitura[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.076      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[4]   ; BIURegisters:RB|Registrador16:RegIP|q[4]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[9]   ; BIURegisters:RB|Registrador16:RegIP|q[9]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[13]  ; BIURegisters:RB|Registrador16:RegIP|q[13]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.814 ; BIURegisters:RB|Registrador16:RegIP|q[14]  ; BIURegisters:RB|Registrador16:RegIP|q[14]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; InstructionQueue:IQ|index_escrita[2]       ; InstructionQueue:IQ|index_escrita[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.081      ;
; 0.825 ; InstructionQueue:IQ|vetor_queue[4][1]      ; InstructionQueue:IQ|saida_parcial[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.091      ;
; 0.828 ; InstructionQueue:IQ|vetor_queue[4][7]      ; InstructionQueue:IQ|saida_parcial[7]       ; clock                          ; clock       ; 0.000        ; -0.001     ; 1.093      ;
; 0.829 ; InstructionQueue:IQ|vetor_queue[5][3]      ; InstructionQueue:IQ|saida_parcial[3]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.095      ;
; 0.832 ; EU_Control_System:ECS|destino[0]           ; EU_Control_System:ECS|entradaRG1[2]        ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.098      ;
; 0.838 ; BIURegisters:RB|Registrador16:RegIP|q[3]   ; BIURegisters:RB|Registrador16:RegIP|q[3]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; BIURegisters:RB|Registrador16:RegIP|q[8]   ; BIURegisters:RB|Registrador16:RegIP|q[8]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; BIURegisters:RB|Registrador16:RegIP|q[5]   ; BIURegisters:RB|Registrador16:RegIP|q[5]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; BIURegisters:RB|Registrador16:RegIP|q[6]   ; BIURegisters:RB|Registrador16:RegIP|q[6]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.105      ;
; 0.843 ; InstructionQueue:IQ|index_leitura[2]       ; InstructionQueue:IQ|index_leitura[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.109      ;
; 0.846 ; BIURegisters:RB|Registrador16:RegIP|q[10]  ; BIURegisters:RB|Registrador16:RegIP|q[10]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; BIURegisters:RB|Registrador16:RegIP|q[12]  ; BIURegisters:RB|Registrador16:RegIP|q[12]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; EU_Control_System:ECS|destino[0]           ; EU_Control_System:ECS|entradaRG1[0]        ; clock                          ; clock       ; 0.000        ; 0.033      ; 1.146      ;
; 0.852 ; EU_Control_System:ECS|state.resposta       ; EU_Control_System:ECS|saidaDataBUS[0]      ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.118      ;
; 0.852 ; EU_Control_System:ECS|destino[0]           ; EU_Control_System:ECS|entradaRG2[0]        ; clock                          ; clock       ; 0.000        ; 0.033      ; 1.151      ;
; 0.853 ; EU_Control_System:ECS|destino[0]           ; EU_Control_System:ECS|entradaRG1[1]        ; clock                          ; clock       ; 0.000        ; 0.033      ; 1.152      ;
; 0.854 ; EU_Control_System:ECS|state.resposta       ; EU_Control_System:ECS|sinalEscritaRG1      ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.120      ;
; 0.857 ; EU_Control_System:ECS|state.arithmetic162  ; EU_Control_System:ECS|sinalEscritaRT2      ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.123      ;
; 0.954 ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.220      ;
; 0.956 ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; InstructionQueue:IQ|\p_CONTROL:contador[3] ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.222      ;
; 0.958 ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; InstructionQueue:IQ|w_cheio                ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.224      ;
; 0.963 ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.963 ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; InstructionQueue:IQ|w_vazio                ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.229      ;
; 0.981 ; EU_Control_System:ECS|destino[1]           ; EU_Control_System:ECS|entradaRG1[1]        ; clock                          ; clock       ; 0.000        ; 0.033      ; 1.280      ;
; 0.982 ; EU_Control_System:ECS|destino[1]           ; EU_Control_System:ECS|entradaRG2[0]        ; clock                          ; clock       ; 0.000        ; 0.033      ; 1.281      ;
; 0.984 ; InstructionQueue:IQ|index_escrita[0]       ; InstructionQueue:IQ|index_escrita[1]       ; clock                          ; clock       ; 0.000        ; -0.001     ; 1.249      ;
; 1.009 ; InstructionQueue:IQ|vetor_queue[5][2]      ; InstructionQueue:IQ|saida_parcial[2]       ; clock                          ; clock       ; 0.000        ; 0.001      ; 1.276      ;
; 1.022 ; ULA:ALU|SFlags[11]                         ; Registrador16:FR|q[11]                     ; EU_Control_System:ECS|OPULA[0] ; clock       ; -0.500       ; -0.704     ; 0.084      ;
; 1.043 ; InstructionQueue:IQ|vetor_queue[5][6]      ; InstructionQueue:IQ|saida_parcial[6]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.309      ;
; 1.082 ; InstructionQueue:IQ|vetor_queue[5][1]      ; InstructionQueue:IQ|saida_parcial[1]       ; clock                          ; clock       ; 0.000        ; 0.001      ; 1.349      ;
; 1.096 ; InstructionQueue:IQ|w_cheio                ; InstructionQueue:IQ|\p_CONTROL:contador[3] ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.362      ;
; 1.102 ; InstructionQueue:IQ|\p_CONTROL:contador[0] ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.368      ;
; 1.106 ; InstructionQueue:IQ|\p_CONTROL:contador[0] ; InstructionQueue:IQ|w_cheio                ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.372      ;
; 1.108 ; EU_Control_System:ECS|state.arithmetic162  ; EU_Control_System:ECS|state.exe            ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.374      ;
; 1.111 ; InstructionQueue:IQ|\p_CONTROL:contador[0] ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.377      ;
; 1.111 ; InstructionQueue:IQ|\p_CONTROL:contador[0] ; InstructionQueue:IQ|w_vazio                ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.377      ;
; 1.115 ; EU_Control_System:ECS|instrucaoReal[0]     ; EU_Control_System:ECS|OPULA[0]             ; clock                          ; clock       ; 0.000        ; 0.002      ; 1.383      ;
; 1.178 ; BIURegisters:RB|Registrador16:RegIP|q[0]   ; BIURegisters:RB|Registrador16:RegIP|q[1]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.444      ;
; 1.188 ; BIURegisters:RB|Registrador16:RegIP|q[1]   ; BIURegisters:RB|Registrador16:RegIP|q[2]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.454      ;
; 1.189 ; BIURegisters:RB|Registrador16:RegIP|q[2]   ; BIURegisters:RB|Registrador16:RegIP|q[3]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.189 ; BIURegisters:RB|Registrador16:RegIP|q[11]  ; BIURegisters:RB|Registrador16:RegIP|q[12]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.455      ;
; 1.197 ; BIURegisters:RB|Registrador16:RegIP|q[14]  ; BIURegisters:RB|Registrador16:RegIP|q[15]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; BIURegisters:RB|Registrador16:RegIP|q[13]  ; BIURegisters:RB|Registrador16:RegIP|q[14]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; BIURegisters:RB|Registrador16:RegIP|q[4]   ; BIURegisters:RB|Registrador16:RegIP|q[5]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.197 ; BIURegisters:RB|Registrador16:RegIP|q[9]   ; BIURegisters:RB|Registrador16:RegIP|q[10]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.463      ;
; 1.198 ; EU_Control_System:ECS|destino[3]           ; EU_Control_System:ECS|entradaRG1[2]        ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.464      ;
; 1.212 ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; InstructionQueue:IQ|w_cheio                ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.478      ;
; 1.221 ; InstructionQueue:IQ|index_escrita[0]       ; InstructionQueue:IQ|index_escrita[2]       ; clock                          ; clock       ; 0.000        ; -0.001     ; 1.486      ;
; 1.224 ; BIURegisters:RB|Registrador16:RegIP|q[3]   ; BIURegisters:RB|Registrador16:RegIP|q[4]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.490      ;
; 1.224 ; BIURegisters:RB|Registrador16:RegIP|q[8]   ; BIURegisters:RB|Registrador16:RegIP|q[9]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 1.490      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clock'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'EU_Control_System:ECS|OPULA[0]'                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; 0.133 ; 0.133        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]|datab                   ;
; 0.133 ; 0.133        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]|datab                   ;
; 0.133 ; 0.133        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]~112|combout             ;
; 0.133 ; 0.133        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]~112|combout             ;
; 0.133 ; 0.133        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SFlags[11]                     ;
; 0.133 ; 0.133        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SFlags[11]                     ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[0]|datac                ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[0]|datac                ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[10]|datac               ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[10]|datac               ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[11]|datad               ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[11]|datad               ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[12]|datad               ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[12]|datad               ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[13]|datad               ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[13]|datad               ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[14]|datad               ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[14]|datad               ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]|datac               ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]|datac               ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116clkctrl|inclk[0] ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116clkctrl|inclk[0] ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116clkctrl|outclk   ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116clkctrl|outclk   ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116|combout         ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116|combout         ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[1]|datac                ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[1]|datac                ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[2]|datac                ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[2]|datac                ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[3]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[3]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[4]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[4]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[5]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[5]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[6]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[6]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[7]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[7]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[8]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[8]|datad                ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[9]|datac                ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[9]|datac                ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[0]                  ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[0]                  ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[10]                 ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[10]                 ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[11]                 ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[11]                 ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[12]                 ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[12]                 ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[13]                 ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[13]                 ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[14]                 ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[14]                 ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[15]                 ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[15]                 ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[1]                  ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[1]                  ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[2]                  ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[2]                  ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[3]                  ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[3]                  ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[4]                  ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[4]                  ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[5]                  ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[5]                  ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[6]                  ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[6]                  ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[7]                  ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[7]                  ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[8]                  ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[8]                  ;
; 0.246 ; 0.246        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[9]                  ;
; 0.246 ; 0.246        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[9]                  ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[0]|datad                    ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[0]|datad                    ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[10]|datad                   ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[10]|datad                   ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[12]|datad                   ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[12]|datad                   ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[13]|datad                   ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[13]|datad                   ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[14]|datad                   ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[14]|datad                   ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]|datad                   ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]|datad                   ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108clkctrl|inclk[0]     ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108clkctrl|inclk[0]     ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108clkctrl|outclk       ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108clkctrl|outclk       ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108|combout             ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108|combout             ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[1]|datad                    ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[1]|datad                    ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[2]|datad                    ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[2]|datad                    ;
; 0.397 ; 0.397        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[3]|datad                    ;
; 0.397 ; 0.397        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[3]|datad                    ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; entradaAX[*]   ; clock      ; 5.243 ; 5.243 ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 0.125 ; 0.125 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; 4.146 ; 4.146 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; 4.399 ; 4.399 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; 5.243 ; 5.243 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; 5.009 ; 5.009 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; 4.612 ; 4.612 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; 4.470 ; 4.470 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; 4.211 ; 4.211 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 4.531 ; 4.531 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; 4.497 ; 4.497 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; 5.437 ; 5.437 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; 5.437 ; 5.437 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; 4.690 ; 4.690 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; 4.192 ; 4.192 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; 4.745 ; 4.745 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; 4.870 ; 4.870 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; 4.244 ; 4.244 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; 4.593 ; 4.593 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; 4.179 ; 4.179 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; 4.145 ; 4.145 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; 3.940 ; 3.940 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; 5.216 ; 5.216 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; 4.267 ; 4.267 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; 4.042 ; 4.042 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; 4.658 ; 4.658 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; 3.316 ; 3.316 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; 3.607 ; 3.607 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; 3.598 ; 3.598 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; 3.550 ; 3.550 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; 3.257 ; 3.257 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; 3.776 ; 3.776 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; 2.792 ; 2.792 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; 3.170 ; 3.170 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; 3.162 ; 3.162 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; 2.963 ; 2.963 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; 4.056 ; 4.056 ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; 4.478 ; 4.478 ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; 4.492 ; 4.492 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; 5.119 ; 5.119 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; 4.984 ; 4.984 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; 4.531 ; 4.531 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; 4.745 ; 4.745 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; 4.203 ; 4.203 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; 4.046 ; 4.046 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; 4.429 ; 4.429 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; 3.911 ; 3.911 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; 3.789 ; 3.789 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; 4.469 ; 4.469 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; 5.119 ; 5.119 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 3.430 ; 3.430 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; 2.939 ; 2.939 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; 2.841 ; 2.841 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; 3.084 ; 3.084 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; 2.929 ; 2.929 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; 3.147 ; 3.147 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; 3.171 ; 3.171 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; 3.358 ; 3.358 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; 3.104 ; 3.104 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; 3.430 ; 3.430 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; 2.993 ; 2.993 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; 2.961 ; 2.961 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; 2.946 ; 2.946 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; 2.910 ; 2.910 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; 2.837 ; 2.837 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; 1.270 ; 1.270 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 1.835 ; 1.835 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; 4.646 ; 4.646 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; 4.818 ; 4.818 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; 4.245 ; 4.245 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; 4.497 ; 4.497 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; 4.291 ; 4.291 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; 2.931 ; 2.931 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; 3.151 ; 3.151 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; 3.023 ; 3.023 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; 3.022 ; 3.022 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; 2.664 ; 2.664 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; 2.996 ; 2.996 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; 3.016 ; 3.016 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; 2.955 ; 2.955 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; 3.152 ; 3.152 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; 2.919 ; 2.919 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; 3.202 ; 3.202 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; 3.121 ; 3.121 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; 3.199 ; 3.199 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; 2.914 ; 2.914 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; 3.196 ; 3.196 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; 2.993 ; 2.993 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; 3.223 ; 3.223 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; 2.987 ; 2.987 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; 2.952 ; 2.952 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; 3.079 ; 3.079 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; 3.138 ; 3.138 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; 3.140 ; 3.140 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; 3.178 ; 3.178 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; 2.970 ; 2.970 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; 2.655 ; 2.655 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; 3.144 ; 3.144 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; 3.147 ; 3.147 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; 2.969 ; 2.969 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; 2.989 ; 2.989 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; 3.460 ; 3.460 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; 3.107 ; 3.107 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; 3.113 ; 3.113 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; 2.949 ; 2.949 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; 2.978 ; 2.978 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; 2.958 ; 2.958 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; 2.988 ; 2.988 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; 3.147 ; 3.147 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; 2.961 ; 2.961 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; 2.987 ; 2.987 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; 3.115 ; 3.115 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; 2.612 ; 2.612 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; 3.063 ; 3.063 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; 2.987 ; 2.987 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; 2.930 ; 2.930 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; 3.460 ; 3.460 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; 3.182 ; 3.182 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; 3.269 ; 3.269 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; 2.990 ; 2.990 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; 2.966 ; 2.966 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; 2.621 ; 2.621 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; 2.961 ; 2.961 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; 2.973 ; 2.973 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; 3.228 ; 3.228 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; 3.222 ; 3.222 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; 2.999 ; 2.999 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; 2.918 ; 2.918 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; 3.269 ; 3.269 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; 2.837 ; 2.837 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; 2.978 ; 2.978 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; 3.017 ; 3.017 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; 2.913 ; 2.913 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; 2.566 ; 2.566 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; 2.844 ; 2.844 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; 3.655 ; 3.655 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; 3.367 ; 3.367 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; 3.356 ; 3.356 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; 3.339 ; 3.339 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; 3.664 ; 3.664 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; 3.326 ; 3.326 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; 3.326 ; 3.326 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; 3.678 ; 3.678 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; 3.328 ; 3.328 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; 3.315 ; 3.315 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; 4.790 ; 4.790 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; 4.777 ; 4.777 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; 4.790 ; 4.790 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; 4.581 ; 4.581 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; 4.147 ; 4.147 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; 3.740 ; 3.740 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; 4.089 ; 4.089 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; 4.271 ; 4.271 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; 4.387 ; 4.387 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; 4.555 ; 4.555 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; 5.309 ; 5.309 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; 4.726 ; 4.726 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; 5.309 ; 5.309 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; 4.918 ; 4.918 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; 4.932 ; 4.932 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; 3.868 ; 3.868 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; 4.009 ; 4.009 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; 4.095 ; 4.095 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; 4.548 ; 4.548 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; 4.521 ; 4.521 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; 4.566 ; 4.566 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 3.221 ; 3.221 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; 2.992 ; 2.992 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; 3.086 ; 3.086 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; 3.107 ; 3.107 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; 2.971 ; 2.971 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; 0.276 ; 0.276 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; 0.331 ; 0.331 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; 2.950 ; 2.950 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; 2.981 ; 2.981 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; 2.949 ; 2.949 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; 2.686 ; 2.686 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; 3.005 ; 3.005 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; 3.009 ; 3.009 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; 2.955 ; 2.955 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; 3.221 ; 3.221 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; 2.662 ; 2.662 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; 3.104 ; 3.104 ; Rise       ; clock           ;
; reset          ; clock      ; 4.022 ; 4.022 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 5.875 ; 5.875 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; 0.105  ; 0.105  ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 0.105  ; 0.105  ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; -3.916 ; -3.916 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; -4.529 ; -4.529 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; -4.169 ; -4.169 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; -5.013 ; -5.013 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; -3.618 ; -3.618 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; -4.197 ; -4.197 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; -4.779 ; -4.779 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; -4.382 ; -4.382 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; -4.074 ; -4.074 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; -4.240 ; -4.240 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; -3.981 ; -3.981 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; -4.301 ; -4.301 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; -4.267 ; -4.267 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; -4.368 ; -4.368 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; -4.470 ; -4.470 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; -3.682 ; -3.682 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; -5.207 ; -5.207 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; -4.460 ; -4.460 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; -3.962 ; -3.962 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; -4.087 ; -4.087 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; -4.515 ; -4.515 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; -4.640 ; -4.640 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; -4.324 ; -4.324 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; -3.682 ; -3.682 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; -4.014 ; -4.014 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; -4.138 ; -4.138 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; -4.363 ; -4.363 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; -4.238 ; -4.238 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; -3.949 ; -3.949 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; -3.915 ; -3.915 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; -3.710 ; -3.710 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; -4.122 ; -4.122 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; -3.716 ; -3.716 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; -3.798 ; -3.798 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; -4.369 ; -4.369 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; -4.186 ; -4.186 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; -3.732 ; -3.732 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; -4.986 ; -4.986 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; -5.015 ; -5.015 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; -3.716 ; -3.716 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; -4.118 ; -4.118 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; -3.732 ; -3.732 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; -4.525 ; -4.525 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; -4.288 ; -4.288 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; -4.521 ; -4.521 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; -4.037 ; -4.037 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; -3.812 ; -3.812 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; -4.428 ; -4.428 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; -4.206 ; -4.206 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; -2.562 ; -2.562 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; -3.086 ; -3.086 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; -3.377 ; -3.377 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; -3.317 ; -3.317 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; -3.691 ; -3.691 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; -3.368 ; -3.368 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; -3.320 ; -3.320 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; -3.027 ; -3.027 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; -3.180 ; -3.180 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; -3.546 ; -3.546 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; -3.223 ; -3.223 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; -3.322 ; -3.322 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; -3.691 ; -3.691 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; -2.562 ; -2.562 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; -2.940 ; -2.940 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; -2.932 ; -2.932 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; -2.733 ; -2.733 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; -3.649 ; -3.649 ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; -4.215 ; -4.215 ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; -3.826 ; -3.826 ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; -4.299 ; -4.299 ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; -3.649 ; -3.649 ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; -4.571 ; -4.571 ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; -4.248 ; -4.248 ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; -4.141 ; -4.141 ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; -4.262 ; -4.262 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; -3.931 ; -3.931 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; -4.205 ; -4.205 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; -4.207 ; -4.207 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; -4.304 ; -4.304 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; -3.658 ; -3.658 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; -4.205 ; -4.205 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; -4.217 ; -4.217 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; -4.136 ; -4.136 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; -3.559 ; -3.559 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; -4.754 ; -4.754 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; -3.575 ; -3.575 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; -4.186 ; -4.186 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; -4.621 ; -4.621 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; -4.529 ; -4.529 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; -4.612 ; -4.612 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; -4.301 ; -4.301 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; -4.515 ; -4.515 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; -3.973 ; -3.973 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; -3.816 ; -3.816 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; -4.199 ; -4.199 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; -3.681 ; -3.681 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; -3.559 ; -3.559 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; -4.239 ; -4.239 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; -4.889 ; -4.889 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; -4.243 ; -4.243 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; -1.040 ; -1.040 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; -2.709 ; -2.709 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; -2.611 ; -2.611 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; -2.854 ; -2.854 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; -2.699 ; -2.699 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; -2.917 ; -2.917 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; -2.941 ; -2.941 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; -3.128 ; -3.128 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; -2.874 ; -2.874 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; -3.200 ; -3.200 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; -2.763 ; -2.763 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; -2.731 ; -2.731 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; -2.716 ; -2.716 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; -2.680 ; -2.680 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; -2.607 ; -2.607 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; -1.040 ; -1.040 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; -1.605 ; -1.605 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; -3.967 ; -3.967 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; -4.416 ; -4.416 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; -4.283 ; -4.283 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; -4.385 ; -4.385 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; -4.651 ; -4.651 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; -4.238 ; -4.238 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; -4.796 ; -4.796 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; -4.569 ; -4.569 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; -4.589 ; -4.589 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; -4.588 ; -4.588 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; -3.967 ; -3.967 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; -4.015 ; -4.015 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; -4.267 ; -4.267 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; -3.996 ; -3.996 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; -4.185 ; -4.185 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; -4.368 ; -4.368 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; -4.061 ; -4.061 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; -2.434 ; -2.434 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; -2.701 ; -2.701 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; -2.921 ; -2.921 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; -2.793 ; -2.793 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; -2.792 ; -2.792 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; -2.434 ; -2.434 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; -2.766 ; -2.766 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; -2.786 ; -2.786 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; -2.725 ; -2.725 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; -2.922 ; -2.922 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; -2.689 ; -2.689 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; -2.972 ; -2.972 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; -2.891 ; -2.891 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; -2.969 ; -2.969 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; -2.684 ; -2.684 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; -2.966 ; -2.966 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; -3.197 ; -3.197 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; -2.425 ; -2.425 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; -2.763 ; -2.763 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; -3.197 ; -3.197 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; -2.993 ; -2.993 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; -2.757 ; -2.757 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; -2.722 ; -2.722 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; -2.849 ; -2.849 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; -2.908 ; -2.908 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; -2.910 ; -2.910 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; -2.948 ; -2.948 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; -2.740 ; -2.740 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; -2.425 ; -2.425 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; -2.914 ; -2.914 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; -2.917 ; -2.917 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; -2.739 ; -2.739 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; -3.725 ; -3.725 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; -2.759 ; -2.759 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; -2.382 ; -2.382 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; -2.877 ; -2.877 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; -2.883 ; -2.883 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; -2.719 ; -2.719 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; -2.748 ; -2.748 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; -2.728 ; -2.728 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; -2.758 ; -2.758 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; -2.917 ; -2.917 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; -2.731 ; -2.731 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; -2.757 ; -2.757 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; -2.885 ; -2.885 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; -2.382 ; -2.382 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; -2.833 ; -2.833 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; -2.757 ; -2.757 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; -2.700 ; -2.700 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; -3.230 ; -3.230 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; -2.952 ; -2.952 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; -2.336 ; -2.336 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; -2.760 ; -2.760 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; -2.736 ; -2.736 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; -2.391 ; -2.391 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; -2.731 ; -2.731 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; -2.743 ; -2.743 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; -2.998 ; -2.998 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; -2.992 ; -2.992 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; -2.769 ; -2.769 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; -2.688 ; -2.688 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; -3.039 ; -3.039 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; -2.607 ; -2.607 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; -2.748 ; -2.748 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; -2.787 ; -2.787 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; -2.683 ; -2.683 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; -2.336 ; -2.336 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; -2.614 ; -2.614 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; -3.085 ; -3.085 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; -3.711 ; -3.711 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; -3.404 ; -3.404 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; -3.400 ; -3.400 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; -3.425 ; -3.425 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; -3.137 ; -3.137 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; -3.126 ; -3.126 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; -3.393 ; -3.393 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; -3.109 ; -3.109 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; -3.434 ; -3.434 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; -3.403 ; -3.403 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; -3.096 ; -3.096 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; -3.096 ; -3.096 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; -3.448 ; -3.448 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; -3.732 ; -3.732 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; -3.098 ; -3.098 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; -3.085 ; -3.085 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; -3.476 ; -3.476 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; -4.025 ; -4.025 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; -4.547 ; -4.547 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; -4.422 ; -4.422 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; -4.560 ; -4.560 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; -4.351 ; -4.351 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; -3.917 ; -3.917 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; -3.510 ; -3.510 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; -3.831 ; -3.831 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; -3.476 ; -3.476 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; -3.859 ; -3.859 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; -4.041 ; -4.041 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; -3.649 ; -3.649 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; -4.157 ; -4.157 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; -4.206 ; -4.206 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; -4.325 ; -4.325 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; -4.453 ; -4.453 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; -3.638 ; -3.638 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; -4.156 ; -4.156 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; -4.496 ; -4.496 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; -5.079 ; -5.079 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; -4.688 ; -4.688 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; -4.702 ; -4.702 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; -4.186 ; -4.186 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; -3.801 ; -3.801 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; -3.926 ; -3.926 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; -3.638 ; -3.638 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; -3.779 ; -3.779 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; -3.845 ; -3.845 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; -3.865 ; -3.865 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; -4.318 ; -4.318 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; -4.291 ; -4.291 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; -4.596 ; -4.596 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; -4.336 ; -4.336 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; -0.046 ; -0.046 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; -2.762 ; -2.762 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; -2.856 ; -2.856 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; -2.877 ; -2.877 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; -2.741 ; -2.741 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; -0.046 ; -0.046 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; -0.101 ; -0.101 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; -2.720 ; -2.720 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; -2.751 ; -2.751 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; -2.719 ; -2.719 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; -2.456 ; -2.456 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; -2.775 ; -2.775 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; -2.779 ; -2.779 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; -2.725 ; -2.725 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; -2.991 ; -2.991 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; -2.432 ; -2.432 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; -2.874 ; -2.874 ; Rise       ; clock           ;
; reset          ; clock      ; -1.706 ; -1.706 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; -0.013 ; -0.013 ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SFROut[*]    ; clock      ; 8.903  ; 8.903  ; Rise       ; clock           ;
;  SFROut[0]   ; clock      ; 8.156  ; 8.156  ; Rise       ; clock           ;
;  SFROut[1]   ; clock      ; 8.396  ; 8.396  ; Rise       ; clock           ;
;  SFROut[2]   ; clock      ; 8.662  ; 8.662  ; Rise       ; clock           ;
;  SFROut[3]   ; clock      ; 8.449  ; 8.449  ; Rise       ; clock           ;
;  SFROut[4]   ; clock      ; 7.604  ; 7.604  ; Rise       ; clock           ;
;  SFROut[5]   ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  SFROut[6]   ; clock      ; 8.903  ; 8.903  ; Rise       ; clock           ;
;  SFROut[7]   ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  SFROut[8]   ; clock      ; 6.574  ; 6.574  ; Rise       ; clock           ;
;  SFROut[9]   ; clock      ; 7.962  ; 7.962  ; Rise       ; clock           ;
;  SFROut[10]  ; clock      ; 6.594  ; 6.594  ; Rise       ; clock           ;
;  SFROut[11]  ; clock      ; 8.042  ; 8.042  ; Rise       ; clock           ;
;  SFROut[12]  ; clock      ; 6.584  ; 6.584  ; Rise       ; clock           ;
;  SFROut[13]  ; clock      ; 6.800  ; 6.800  ; Rise       ; clock           ;
;  SFROut[14]  ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  SFROut[15]  ; clock      ; 6.811  ; 6.811  ; Rise       ; clock           ;
; saidaAX[*]   ; clock      ; 10.616 ; 10.616 ; Rise       ; clock           ;
;  saidaAX[0]  ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  saidaAX[1]  ; clock      ; 10.068 ; 10.068 ; Rise       ; clock           ;
;  saidaAX[2]  ; clock      ; 9.633  ; 9.633  ; Rise       ; clock           ;
;  saidaAX[3]  ; clock      ; 8.415  ; 8.415  ; Rise       ; clock           ;
;  saidaAX[4]  ; clock      ; 10.130 ; 10.130 ; Rise       ; clock           ;
;  saidaAX[5]  ; clock      ; 8.157  ; 8.157  ; Rise       ; clock           ;
;  saidaAX[6]  ; clock      ; 9.123  ; 9.123  ; Rise       ; clock           ;
;  saidaAX[7]  ; clock      ; 8.115  ; 8.115  ; Rise       ; clock           ;
;  saidaAX[8]  ; clock      ; 8.454  ; 8.454  ; Rise       ; clock           ;
;  saidaAX[9]  ; clock      ; 9.664  ; 9.664  ; Rise       ; clock           ;
;  saidaAX[10] ; clock      ; 7.909  ; 7.909  ; Rise       ; clock           ;
;  saidaAX[11] ; clock      ; 9.797  ; 9.797  ; Rise       ; clock           ;
;  saidaAX[12] ; clock      ; 10.616 ; 10.616 ; Rise       ; clock           ;
;  saidaAX[13] ; clock      ; 8.902  ; 8.902  ; Rise       ; clock           ;
;  saidaAX[14] ; clock      ; 9.438  ; 9.438  ; Rise       ; clock           ;
;  saidaAX[15] ; clock      ; 8.872  ; 8.872  ; Rise       ; clock           ;
; saidaBP[*]   ; clock      ; 10.037 ; 10.037 ; Rise       ; clock           ;
;  saidaBP[0]  ; clock      ; 8.281  ; 8.281  ; Rise       ; clock           ;
;  saidaBP[1]  ; clock      ; 8.739  ; 8.739  ; Rise       ; clock           ;
;  saidaBP[2]  ; clock      ; 9.111  ; 9.111  ; Rise       ; clock           ;
;  saidaBP[3]  ; clock      ; 9.562  ; 9.562  ; Rise       ; clock           ;
;  saidaBP[4]  ; clock      ; 10.037 ; 10.037 ; Rise       ; clock           ;
;  saidaBP[5]  ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  saidaBP[6]  ; clock      ; 9.663  ; 9.663  ; Rise       ; clock           ;
;  saidaBP[7]  ; clock      ; 9.345  ; 9.345  ; Rise       ; clock           ;
;  saidaBP[8]  ; clock      ; 9.006  ; 9.006  ; Rise       ; clock           ;
;  saidaBP[9]  ; clock      ; 8.417  ; 8.417  ; Rise       ; clock           ;
;  saidaBP[10] ; clock      ; 8.184  ; 8.184  ; Rise       ; clock           ;
;  saidaBP[11] ; clock      ; 8.904  ; 8.904  ; Rise       ; clock           ;
;  saidaBP[12] ; clock      ; 8.325  ; 8.325  ; Rise       ; clock           ;
;  saidaBP[13] ; clock      ; 7.894  ; 7.894  ; Rise       ; clock           ;
;  saidaBP[14] ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
;  saidaBP[15] ; clock      ; 8.356  ; 8.356  ; Rise       ; clock           ;
; saidaBX[*]   ; clock      ; 9.294  ; 9.294  ; Rise       ; clock           ;
;  saidaBX[0]  ; clock      ; 9.142  ; 9.142  ; Rise       ; clock           ;
;  saidaBX[1]  ; clock      ; 8.414  ; 8.414  ; Rise       ; clock           ;
;  saidaBX[2]  ; clock      ; 8.537  ; 8.537  ; Rise       ; clock           ;
;  saidaBX[3]  ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  saidaBX[4]  ; clock      ; 8.908  ; 8.908  ; Rise       ; clock           ;
;  saidaBX[5]  ; clock      ; 8.220  ; 8.220  ; Rise       ; clock           ;
;  saidaBX[6]  ; clock      ; 8.798  ; 8.798  ; Rise       ; clock           ;
;  saidaBX[7]  ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  saidaBX[8]  ; clock      ; 9.294  ; 9.294  ; Rise       ; clock           ;
;  saidaBX[9]  ; clock      ; 8.736  ; 8.736  ; Rise       ; clock           ;
;  saidaBX[10] ; clock      ; 8.090  ; 8.090  ; Rise       ; clock           ;
;  saidaBX[11] ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  saidaBX[12] ; clock      ; 8.398  ; 8.398  ; Rise       ; clock           ;
;  saidaBX[13] ; clock      ; 8.991  ; 8.991  ; Rise       ; clock           ;
;  saidaBX[14] ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  saidaBX[15] ; clock      ; 8.587  ; 8.587  ; Rise       ; clock           ;
; saidaCS[*]   ; clock      ; 7.285  ; 7.285  ; Rise       ; clock           ;
;  saidaCS[0]  ; clock      ; 6.948  ; 6.948  ; Rise       ; clock           ;
;  saidaCS[1]  ; clock      ; 6.949  ; 6.949  ; Rise       ; clock           ;
;  saidaCS[2]  ; clock      ; 7.128  ; 7.128  ; Rise       ; clock           ;
;  saidaCS[3]  ; clock      ; 6.916  ; 6.916  ; Rise       ; clock           ;
;  saidaCS[4]  ; clock      ; 7.261  ; 7.261  ; Rise       ; clock           ;
;  saidaCS[5]  ; clock      ; 7.285  ; 7.285  ; Rise       ; clock           ;
;  saidaCS[6]  ; clock      ; 6.911  ; 6.911  ; Rise       ; clock           ;
;  saidaCS[7]  ; clock      ; 7.241  ; 7.241  ; Rise       ; clock           ;
;  saidaCS[8]  ; clock      ; 6.905  ; 6.905  ; Rise       ; clock           ;
;  saidaCS[9]  ; clock      ; 6.944  ; 6.944  ; Rise       ; clock           ;
;  saidaCS[10] ; clock      ; 6.953  ; 6.953  ; Rise       ; clock           ;
;  saidaCS[11] ; clock      ; 6.902  ; 6.902  ; Rise       ; clock           ;
;  saidaCS[12] ; clock      ; 6.839  ; 6.839  ; Rise       ; clock           ;
;  saidaCS[13] ; clock      ; 6.764  ; 6.764  ; Rise       ; clock           ;
;  saidaCS[14] ; clock      ; 6.865  ; 6.865  ; Rise       ; clock           ;
;  saidaCS[15] ; clock      ; 6.465  ; 6.465  ; Rise       ; clock           ;
; saidaCX[*]   ; clock      ; 9.361  ; 9.361  ; Rise       ; clock           ;
;  saidaCX[0]  ; clock      ; 8.847  ; 8.847  ; Rise       ; clock           ;
;  saidaCX[1]  ; clock      ; 8.510  ; 8.510  ; Rise       ; clock           ;
;  saidaCX[2]  ; clock      ; 9.361  ; 9.361  ; Rise       ; clock           ;
;  saidaCX[3]  ; clock      ; 8.625  ; 8.625  ; Rise       ; clock           ;
;  saidaCX[4]  ; clock      ; 8.336  ; 8.336  ; Rise       ; clock           ;
;  saidaCX[5]  ; clock      ; 9.111  ; 9.111  ; Rise       ; clock           ;
;  saidaCX[6]  ; clock      ; 9.213  ; 9.213  ; Rise       ; clock           ;
;  saidaCX[7]  ; clock      ; 8.356  ; 8.356  ; Rise       ; clock           ;
;  saidaCX[8]  ; clock      ; 7.860  ; 7.860  ; Rise       ; clock           ;
;  saidaCX[9]  ; clock      ; 7.960  ; 7.960  ; Rise       ; clock           ;
;  saidaCX[10] ; clock      ; 7.403  ; 7.403  ; Rise       ; clock           ;
;  saidaCX[11] ; clock      ; 8.048  ; 8.048  ; Rise       ; clock           ;
;  saidaCX[12] ; clock      ; 9.251  ; 9.251  ; Rise       ; clock           ;
;  saidaCX[13] ; clock      ; 7.699  ; 7.699  ; Rise       ; clock           ;
;  saidaCX[14] ; clock      ; 8.151  ; 8.151  ; Rise       ; clock           ;
;  saidaCX[15] ; clock      ; 8.410  ; 8.410  ; Rise       ; clock           ;
; saidaDI[*]   ; clock      ; 10.074 ; 10.074 ; Rise       ; clock           ;
;  saidaDI[0]  ; clock      ; 8.451  ; 8.451  ; Rise       ; clock           ;
;  saidaDI[1]  ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  saidaDI[2]  ; clock      ; 8.876  ; 8.876  ; Rise       ; clock           ;
;  saidaDI[3]  ; clock      ; 8.623  ; 8.623  ; Rise       ; clock           ;
;  saidaDI[4]  ; clock      ; 9.000  ; 9.000  ; Rise       ; clock           ;
;  saidaDI[5]  ; clock      ; 8.943  ; 8.943  ; Rise       ; clock           ;
;  saidaDI[6]  ; clock      ; 8.490  ; 8.490  ; Rise       ; clock           ;
;  saidaDI[7]  ; clock      ; 8.347  ; 8.347  ; Rise       ; clock           ;
;  saidaDI[8]  ; clock      ; 8.398  ; 8.398  ; Rise       ; clock           ;
;  saidaDI[9]  ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  saidaDI[10] ; clock      ; 8.885  ; 8.885  ; Rise       ; clock           ;
;  saidaDI[11] ; clock      ; 8.525  ; 8.525  ; Rise       ; clock           ;
;  saidaDI[12] ; clock      ; 8.172  ; 8.172  ; Rise       ; clock           ;
;  saidaDI[13] ; clock      ; 8.403  ; 8.403  ; Rise       ; clock           ;
;  saidaDI[14] ; clock      ; 8.447  ; 8.447  ; Rise       ; clock           ;
;  saidaDI[15] ; clock      ; 10.074 ; 10.074 ; Rise       ; clock           ;
; saidaDS[*]   ; clock      ; 7.097  ; 7.097  ; Rise       ; clock           ;
;  saidaDS[0]  ; clock      ; 6.506  ; 6.506  ; Rise       ; clock           ;
;  saidaDS[1]  ; clock      ; 7.097  ; 7.097  ; Rise       ; clock           ;
;  saidaDS[2]  ; clock      ; 6.711  ; 6.711  ; Rise       ; clock           ;
;  saidaDS[3]  ; clock      ; 6.592  ; 6.592  ; Rise       ; clock           ;
;  saidaDS[4]  ; clock      ; 6.651  ; 6.651  ; Rise       ; clock           ;
;  saidaDS[5]  ; clock      ; 6.676  ; 6.676  ; Rise       ; clock           ;
;  saidaDS[6]  ; clock      ; 6.621  ; 6.621  ; Rise       ; clock           ;
;  saidaDS[7]  ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
;  saidaDS[8]  ; clock      ; 6.874  ; 6.874  ; Rise       ; clock           ;
;  saidaDS[9]  ; clock      ; 6.862  ; 6.862  ; Rise       ; clock           ;
;  saidaDS[10] ; clock      ; 6.893  ; 6.893  ; Rise       ; clock           ;
;  saidaDS[11] ; clock      ; 6.204  ; 6.204  ; Rise       ; clock           ;
;  saidaDS[12] ; clock      ; 6.524  ; 6.524  ; Rise       ; clock           ;
;  saidaDS[13] ; clock      ; 6.555  ; 6.555  ; Rise       ; clock           ;
;  saidaDS[14] ; clock      ; 6.253  ; 6.253  ; Rise       ; clock           ;
;  saidaDS[15] ; clock      ; 6.522  ; 6.522  ; Rise       ; clock           ;
; saidaDX[*]   ; clock      ; 9.744  ; 9.744  ; Rise       ; clock           ;
;  saidaDX[0]  ; clock      ; 9.660  ; 9.660  ; Rise       ; clock           ;
;  saidaDX[1]  ; clock      ; 8.963  ; 8.963  ; Rise       ; clock           ;
;  saidaDX[2]  ; clock      ; 8.702  ; 8.702  ; Rise       ; clock           ;
;  saidaDX[3]  ; clock      ; 8.655  ; 8.655  ; Rise       ; clock           ;
;  saidaDX[4]  ; clock      ; 8.649  ; 8.649  ; Rise       ; clock           ;
;  saidaDX[5]  ; clock      ; 7.972  ; 7.972  ; Rise       ; clock           ;
;  saidaDX[6]  ; clock      ; 9.626  ; 9.626  ; Rise       ; clock           ;
;  saidaDX[7]  ; clock      ; 9.744  ; 9.744  ; Rise       ; clock           ;
;  saidaDX[8]  ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  saidaDX[9]  ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  saidaDX[10] ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  saidaDX[11] ; clock      ; 8.273  ; 8.273  ; Rise       ; clock           ;
;  saidaDX[12] ; clock      ; 8.372  ; 8.372  ; Rise       ; clock           ;
;  saidaDX[13] ; clock      ; 8.264  ; 8.264  ; Rise       ; clock           ;
;  saidaDX[14] ; clock      ; 9.291  ; 9.291  ; Rise       ; clock           ;
;  saidaDX[15] ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
; saidaES[*]   ; clock      ; 6.798  ; 6.798  ; Rise       ; clock           ;
;  saidaES[0]  ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  saidaES[1]  ; clock      ; 6.236  ; 6.236  ; Rise       ; clock           ;
;  saidaES[2]  ; clock      ; 6.585  ; 6.585  ; Rise       ; clock           ;
;  saidaES[3]  ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaES[4]  ; clock      ; 6.546  ; 6.546  ; Rise       ; clock           ;
;  saidaES[5]  ; clock      ; 6.578  ; 6.578  ; Rise       ; clock           ;
;  saidaES[6]  ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaES[7]  ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  saidaES[8]  ; clock      ; 6.520  ; 6.520  ; Rise       ; clock           ;
;  saidaES[9]  ; clock      ; 6.499  ; 6.499  ; Rise       ; clock           ;
;  saidaES[10] ; clock      ; 6.470  ; 6.470  ; Rise       ; clock           ;
;  saidaES[11] ; clock      ; 6.798  ; 6.798  ; Rise       ; clock           ;
;  saidaES[12] ; clock      ; 6.745  ; 6.745  ; Rise       ; clock           ;
;  saidaES[13] ; clock      ; 6.768  ; 6.768  ; Rise       ; clock           ;
;  saidaES[14] ; clock      ; 6.583  ; 6.583  ; Rise       ; clock           ;
;  saidaES[15] ; clock      ; 6.783  ; 6.783  ; Rise       ; clock           ;
; saidaI1[*]   ; clock      ; 7.014  ; 7.014  ; Rise       ; clock           ;
;  saidaI1[0]  ; clock      ; 6.736  ; 6.736  ; Rise       ; clock           ;
;  saidaI1[1]  ; clock      ; 6.932  ; 6.932  ; Rise       ; clock           ;
;  saidaI1[2]  ; clock      ; 6.754  ; 6.754  ; Rise       ; clock           ;
;  saidaI1[3]  ; clock      ; 6.748  ; 6.748  ; Rise       ; clock           ;
;  saidaI1[4]  ; clock      ; 6.568  ; 6.568  ; Rise       ; clock           ;
;  saidaI1[5]  ; clock      ; 6.787  ; 6.787  ; Rise       ; clock           ;
;  saidaI1[6]  ; clock      ; 7.014  ; 7.014  ; Rise       ; clock           ;
;  saidaI1[7]  ; clock      ; 6.820  ; 6.820  ; Rise       ; clock           ;
;  saidaI1[8]  ; clock      ; 6.540  ; 6.540  ; Rise       ; clock           ;
;  saidaI1[9]  ; clock      ; 6.572  ; 6.572  ; Rise       ; clock           ;
;  saidaI1[10] ; clock      ; 6.408  ; 6.408  ; Rise       ; clock           ;
;  saidaI1[11] ; clock      ; 6.548  ; 6.548  ; Rise       ; clock           ;
;  saidaI1[12] ; clock      ; 6.508  ; 6.508  ; Rise       ; clock           ;
;  saidaI1[13] ; clock      ; 6.521  ; 6.521  ; Rise       ; clock           ;
;  saidaI1[14] ; clock      ; 6.371  ; 6.371  ; Rise       ; clock           ;
;  saidaI1[15] ; clock      ; 6.535  ; 6.535  ; Rise       ; clock           ;
; saidaI2[*]   ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  saidaI2[0]  ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaI2[1]  ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaI2[2]  ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
;  saidaI2[3]  ; clock      ; 6.233  ; 6.233  ; Rise       ; clock           ;
;  saidaI2[4]  ; clock      ; 6.531  ; 6.531  ; Rise       ; clock           ;
;  saidaI2[5]  ; clock      ; 6.487  ; 6.487  ; Rise       ; clock           ;
;  saidaI2[6]  ; clock      ; 6.529  ; 6.529  ; Rise       ; clock           ;
;  saidaI2[7]  ; clock      ; 6.543  ; 6.543  ; Rise       ; clock           ;
;  saidaI2[8]  ; clock      ; 6.251  ; 6.251  ; Rise       ; clock           ;
;  saidaI2[9]  ; clock      ; 6.244  ; 6.244  ; Rise       ; clock           ;
;  saidaI2[10] ; clock      ; 6.617  ; 6.617  ; Rise       ; clock           ;
;  saidaI2[11] ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  saidaI2[12] ; clock      ; 6.291  ; 6.291  ; Rise       ; clock           ;
;  saidaI2[13] ; clock      ; 6.521  ; 6.521  ; Rise       ; clock           ;
;  saidaI2[14] ; clock      ; 6.579  ; 6.579  ; Rise       ; clock           ;
;  saidaI2[15] ; clock      ; 6.623  ; 6.623  ; Rise       ; clock           ;
; saidaI3[*]   ; clock      ; 6.868  ; 6.868  ; Rise       ; clock           ;
;  saidaI3[0]  ; clock      ; 6.297  ; 6.297  ; Rise       ; clock           ;
;  saidaI3[1]  ; clock      ; 6.838  ; 6.838  ; Rise       ; clock           ;
;  saidaI3[2]  ; clock      ; 6.610  ; 6.610  ; Rise       ; clock           ;
;  saidaI3[3]  ; clock      ; 6.601  ; 6.601  ; Rise       ; clock           ;
;  saidaI3[4]  ; clock      ; 6.868  ; 6.868  ; Rise       ; clock           ;
;  saidaI3[5]  ; clock      ; 6.585  ; 6.585  ; Rise       ; clock           ;
;  saidaI3[6]  ; clock      ; 6.673  ; 6.673  ; Rise       ; clock           ;
;  saidaI3[7]  ; clock      ; 6.509  ; 6.509  ; Rise       ; clock           ;
;  saidaI3[8]  ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  saidaI3[9]  ; clock      ; 6.613  ; 6.613  ; Rise       ; clock           ;
;  saidaI3[10] ; clock      ; 6.288  ; 6.288  ; Rise       ; clock           ;
;  saidaI3[11] ; clock      ; 6.583  ; 6.583  ; Rise       ; clock           ;
;  saidaI3[12] ; clock      ; 6.546  ; 6.546  ; Rise       ; clock           ;
;  saidaI3[13] ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaI3[14] ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  saidaI3[15] ; clock      ; 6.288  ; 6.288  ; Rise       ; clock           ;
; saidaIP[*]   ; clock      ; 10.550 ; 10.550 ; Rise       ; clock           ;
;  saidaIP[0]  ; clock      ; 9.159  ; 9.159  ; Rise       ; clock           ;
;  saidaIP[1]  ; clock      ; 8.509  ; 8.509  ; Rise       ; clock           ;
;  saidaIP[2]  ; clock      ; 8.181  ; 8.181  ; Rise       ; clock           ;
;  saidaIP[3]  ; clock      ; 8.417  ; 8.417  ; Rise       ; clock           ;
;  saidaIP[4]  ; clock      ; 10.550 ; 10.550 ; Rise       ; clock           ;
;  saidaIP[5]  ; clock      ; 8.306  ; 8.306  ; Rise       ; clock           ;
;  saidaIP[6]  ; clock      ; 8.208  ; 8.208  ; Rise       ; clock           ;
;  saidaIP[7]  ; clock      ; 9.590  ; 9.590  ; Rise       ; clock           ;
;  saidaIP[8]  ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  saidaIP[9]  ; clock      ; 6.736  ; 6.736  ; Rise       ; clock           ;
;  saidaIP[10] ; clock      ; 6.382  ; 6.382  ; Rise       ; clock           ;
;  saidaIP[11] ; clock      ; 6.387  ; 6.387  ; Rise       ; clock           ;
;  saidaIP[12] ; clock      ; 6.673  ; 6.673  ; Rise       ; clock           ;
;  saidaIP[13] ; clock      ; 6.753  ; 6.753  ; Rise       ; clock           ;
;  saidaIP[14] ; clock      ; 6.731  ; 6.731  ; Rise       ; clock           ;
;  saidaIP[15] ; clock      ; 6.421  ; 6.421  ; Rise       ; clock           ;
; saidaSI[*]   ; clock      ; 10.357 ; 10.357 ; Rise       ; clock           ;
;  saidaSI[0]  ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  saidaSI[1]  ; clock      ; 8.464  ; 8.464  ; Rise       ; clock           ;
;  saidaSI[2]  ; clock      ; 9.602  ; 9.602  ; Rise       ; clock           ;
;  saidaSI[3]  ; clock      ; 8.525  ; 8.525  ; Rise       ; clock           ;
;  saidaSI[4]  ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
;  saidaSI[5]  ; clock      ; 10.357 ; 10.357 ; Rise       ; clock           ;
;  saidaSI[6]  ; clock      ; 9.117  ; 9.117  ; Rise       ; clock           ;
;  saidaSI[7]  ; clock      ; 8.457  ; 8.457  ; Rise       ; clock           ;
;  saidaSI[8]  ; clock      ; 8.814  ; 8.814  ; Rise       ; clock           ;
;  saidaSI[9]  ; clock      ; 7.990  ; 7.990  ; Rise       ; clock           ;
;  saidaSI[10] ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
;  saidaSI[11] ; clock      ; 8.653  ; 8.653  ; Rise       ; clock           ;
;  saidaSI[12] ; clock      ; 9.331  ; 9.331  ; Rise       ; clock           ;
;  saidaSI[13] ; clock      ; 9.003  ; 9.003  ; Rise       ; clock           ;
;  saidaSI[14] ; clock      ; 7.815  ; 7.815  ; Rise       ; clock           ;
;  saidaSI[15] ; clock      ; 9.217  ; 9.217  ; Rise       ; clock           ;
; saidaSP[*]   ; clock      ; 9.828  ; 9.828  ; Rise       ; clock           ;
;  saidaSP[0]  ; clock      ; 8.405  ; 8.405  ; Rise       ; clock           ;
;  saidaSP[1]  ; clock      ; 9.353  ; 9.353  ; Rise       ; clock           ;
;  saidaSP[2]  ; clock      ; 9.826  ; 9.826  ; Rise       ; clock           ;
;  saidaSP[3]  ; clock      ; 9.828  ; 9.828  ; Rise       ; clock           ;
;  saidaSP[4]  ; clock      ; 8.472  ; 8.472  ; Rise       ; clock           ;
;  saidaSP[5]  ; clock      ; 9.135  ; 9.135  ; Rise       ; clock           ;
;  saidaSP[6]  ; clock      ; 9.125  ; 9.125  ; Rise       ; clock           ;
;  saidaSP[7]  ; clock      ; 8.691  ; 8.691  ; Rise       ; clock           ;
;  saidaSP[8]  ; clock      ; 8.121  ; 8.121  ; Rise       ; clock           ;
;  saidaSP[9]  ; clock      ; 8.048  ; 8.048  ; Rise       ; clock           ;
;  saidaSP[10] ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
;  saidaSP[11] ; clock      ; 8.508  ; 8.508  ; Rise       ; clock           ;
;  saidaSP[12] ; clock      ; 8.576  ; 8.576  ; Rise       ; clock           ;
;  saidaSP[13] ; clock      ; 7.792  ; 7.792  ; Rise       ; clock           ;
;  saidaSP[14] ; clock      ; 8.805  ; 8.805  ; Rise       ; clock           ;
;  saidaSP[15] ; clock      ; 8.946  ; 8.946  ; Rise       ; clock           ;
; saidaSS[*]   ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
;  saidaSS[0]  ; clock      ; 6.537  ; 6.537  ; Rise       ; clock           ;
;  saidaSS[1]  ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  saidaSS[2]  ; clock      ; 6.502  ; 6.502  ; Rise       ; clock           ;
;  saidaSS[3]  ; clock      ; 6.558  ; 6.558  ; Rise       ; clock           ;
;  saidaSS[4]  ; clock      ; 6.591  ; 6.591  ; Rise       ; clock           ;
;  saidaSS[5]  ; clock      ; 6.545  ; 6.545  ; Rise       ; clock           ;
;  saidaSS[6]  ; clock      ; 6.568  ; 6.568  ; Rise       ; clock           ;
;  saidaSS[7]  ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  saidaSS[8]  ; clock      ; 6.558  ; 6.558  ; Rise       ; clock           ;
;  saidaSS[9]  ; clock      ; 6.492  ; 6.492  ; Rise       ; clock           ;
;  saidaSS[10] ; clock      ; 6.593  ; 6.593  ; Rise       ; clock           ;
;  saidaSS[11] ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
;  saidaSS[12] ; clock      ; 6.379  ; 6.379  ; Rise       ; clock           ;
;  saidaSS[13] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  saidaSS[14] ; clock      ; 6.492  ; 6.492  ; Rise       ; clock           ;
;  saidaSS[15] ; clock      ; 6.215  ; 6.215  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Minimum Clock to Output Times                                              ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SFROut[*]    ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  SFROut[0]   ; clock      ; 8.156  ; 8.156  ; Rise       ; clock           ;
;  SFROut[1]   ; clock      ; 8.396  ; 8.396  ; Rise       ; clock           ;
;  SFROut[2]   ; clock      ; 8.662  ; 8.662  ; Rise       ; clock           ;
;  SFROut[3]   ; clock      ; 8.449  ; 8.449  ; Rise       ; clock           ;
;  SFROut[4]   ; clock      ; 7.604  ; 7.604  ; Rise       ; clock           ;
;  SFROut[5]   ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  SFROut[6]   ; clock      ; 8.903  ; 8.903  ; Rise       ; clock           ;
;  SFROut[7]   ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  SFROut[8]   ; clock      ; 6.574  ; 6.574  ; Rise       ; clock           ;
;  SFROut[9]   ; clock      ; 7.962  ; 7.962  ; Rise       ; clock           ;
;  SFROut[10]  ; clock      ; 6.594  ; 6.594  ; Rise       ; clock           ;
;  SFROut[11]  ; clock      ; 8.042  ; 8.042  ; Rise       ; clock           ;
;  SFROut[12]  ; clock      ; 6.584  ; 6.584  ; Rise       ; clock           ;
;  SFROut[13]  ; clock      ; 6.800  ; 6.800  ; Rise       ; clock           ;
;  SFROut[14]  ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  SFROut[15]  ; clock      ; 6.811  ; 6.811  ; Rise       ; clock           ;
; saidaAX[*]   ; clock      ; 7.909  ; 7.909  ; Rise       ; clock           ;
;  saidaAX[0]  ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  saidaAX[1]  ; clock      ; 10.068 ; 10.068 ; Rise       ; clock           ;
;  saidaAX[2]  ; clock      ; 9.633  ; 9.633  ; Rise       ; clock           ;
;  saidaAX[3]  ; clock      ; 8.415  ; 8.415  ; Rise       ; clock           ;
;  saidaAX[4]  ; clock      ; 10.130 ; 10.130 ; Rise       ; clock           ;
;  saidaAX[5]  ; clock      ; 8.157  ; 8.157  ; Rise       ; clock           ;
;  saidaAX[6]  ; clock      ; 9.123  ; 9.123  ; Rise       ; clock           ;
;  saidaAX[7]  ; clock      ; 8.115  ; 8.115  ; Rise       ; clock           ;
;  saidaAX[8]  ; clock      ; 8.454  ; 8.454  ; Rise       ; clock           ;
;  saidaAX[9]  ; clock      ; 9.664  ; 9.664  ; Rise       ; clock           ;
;  saidaAX[10] ; clock      ; 7.909  ; 7.909  ; Rise       ; clock           ;
;  saidaAX[11] ; clock      ; 9.797  ; 9.797  ; Rise       ; clock           ;
;  saidaAX[12] ; clock      ; 10.616 ; 10.616 ; Rise       ; clock           ;
;  saidaAX[13] ; clock      ; 8.902  ; 8.902  ; Rise       ; clock           ;
;  saidaAX[14] ; clock      ; 9.438  ; 9.438  ; Rise       ; clock           ;
;  saidaAX[15] ; clock      ; 8.872  ; 8.872  ; Rise       ; clock           ;
; saidaBP[*]   ; clock      ; 7.894  ; 7.894  ; Rise       ; clock           ;
;  saidaBP[0]  ; clock      ; 8.281  ; 8.281  ; Rise       ; clock           ;
;  saidaBP[1]  ; clock      ; 8.739  ; 8.739  ; Rise       ; clock           ;
;  saidaBP[2]  ; clock      ; 9.111  ; 9.111  ; Rise       ; clock           ;
;  saidaBP[3]  ; clock      ; 9.562  ; 9.562  ; Rise       ; clock           ;
;  saidaBP[4]  ; clock      ; 10.037 ; 10.037 ; Rise       ; clock           ;
;  saidaBP[5]  ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  saidaBP[6]  ; clock      ; 9.663  ; 9.663  ; Rise       ; clock           ;
;  saidaBP[7]  ; clock      ; 9.345  ; 9.345  ; Rise       ; clock           ;
;  saidaBP[8]  ; clock      ; 9.006  ; 9.006  ; Rise       ; clock           ;
;  saidaBP[9]  ; clock      ; 8.417  ; 8.417  ; Rise       ; clock           ;
;  saidaBP[10] ; clock      ; 8.184  ; 8.184  ; Rise       ; clock           ;
;  saidaBP[11] ; clock      ; 8.904  ; 8.904  ; Rise       ; clock           ;
;  saidaBP[12] ; clock      ; 8.325  ; 8.325  ; Rise       ; clock           ;
;  saidaBP[13] ; clock      ; 7.894  ; 7.894  ; Rise       ; clock           ;
;  saidaBP[14] ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
;  saidaBP[15] ; clock      ; 8.356  ; 8.356  ; Rise       ; clock           ;
; saidaBX[*]   ; clock      ; 8.090  ; 8.090  ; Rise       ; clock           ;
;  saidaBX[0]  ; clock      ; 9.142  ; 9.142  ; Rise       ; clock           ;
;  saidaBX[1]  ; clock      ; 8.414  ; 8.414  ; Rise       ; clock           ;
;  saidaBX[2]  ; clock      ; 8.537  ; 8.537  ; Rise       ; clock           ;
;  saidaBX[3]  ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  saidaBX[4]  ; clock      ; 8.908  ; 8.908  ; Rise       ; clock           ;
;  saidaBX[5]  ; clock      ; 8.220  ; 8.220  ; Rise       ; clock           ;
;  saidaBX[6]  ; clock      ; 8.798  ; 8.798  ; Rise       ; clock           ;
;  saidaBX[7]  ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  saidaBX[8]  ; clock      ; 9.294  ; 9.294  ; Rise       ; clock           ;
;  saidaBX[9]  ; clock      ; 8.736  ; 8.736  ; Rise       ; clock           ;
;  saidaBX[10] ; clock      ; 8.090  ; 8.090  ; Rise       ; clock           ;
;  saidaBX[11] ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  saidaBX[12] ; clock      ; 8.398  ; 8.398  ; Rise       ; clock           ;
;  saidaBX[13] ; clock      ; 8.991  ; 8.991  ; Rise       ; clock           ;
;  saidaBX[14] ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  saidaBX[15] ; clock      ; 8.587  ; 8.587  ; Rise       ; clock           ;
; saidaCS[*]   ; clock      ; 6.465  ; 6.465  ; Rise       ; clock           ;
;  saidaCS[0]  ; clock      ; 6.948  ; 6.948  ; Rise       ; clock           ;
;  saidaCS[1]  ; clock      ; 6.949  ; 6.949  ; Rise       ; clock           ;
;  saidaCS[2]  ; clock      ; 7.128  ; 7.128  ; Rise       ; clock           ;
;  saidaCS[3]  ; clock      ; 6.916  ; 6.916  ; Rise       ; clock           ;
;  saidaCS[4]  ; clock      ; 7.261  ; 7.261  ; Rise       ; clock           ;
;  saidaCS[5]  ; clock      ; 7.285  ; 7.285  ; Rise       ; clock           ;
;  saidaCS[6]  ; clock      ; 6.911  ; 6.911  ; Rise       ; clock           ;
;  saidaCS[7]  ; clock      ; 7.241  ; 7.241  ; Rise       ; clock           ;
;  saidaCS[8]  ; clock      ; 6.905  ; 6.905  ; Rise       ; clock           ;
;  saidaCS[9]  ; clock      ; 6.944  ; 6.944  ; Rise       ; clock           ;
;  saidaCS[10] ; clock      ; 6.953  ; 6.953  ; Rise       ; clock           ;
;  saidaCS[11] ; clock      ; 6.902  ; 6.902  ; Rise       ; clock           ;
;  saidaCS[12] ; clock      ; 6.839  ; 6.839  ; Rise       ; clock           ;
;  saidaCS[13] ; clock      ; 6.764  ; 6.764  ; Rise       ; clock           ;
;  saidaCS[14] ; clock      ; 6.865  ; 6.865  ; Rise       ; clock           ;
;  saidaCS[15] ; clock      ; 6.465  ; 6.465  ; Rise       ; clock           ;
; saidaCX[*]   ; clock      ; 7.403  ; 7.403  ; Rise       ; clock           ;
;  saidaCX[0]  ; clock      ; 8.847  ; 8.847  ; Rise       ; clock           ;
;  saidaCX[1]  ; clock      ; 8.510  ; 8.510  ; Rise       ; clock           ;
;  saidaCX[2]  ; clock      ; 9.361  ; 9.361  ; Rise       ; clock           ;
;  saidaCX[3]  ; clock      ; 8.625  ; 8.625  ; Rise       ; clock           ;
;  saidaCX[4]  ; clock      ; 8.336  ; 8.336  ; Rise       ; clock           ;
;  saidaCX[5]  ; clock      ; 9.111  ; 9.111  ; Rise       ; clock           ;
;  saidaCX[6]  ; clock      ; 9.213  ; 9.213  ; Rise       ; clock           ;
;  saidaCX[7]  ; clock      ; 8.356  ; 8.356  ; Rise       ; clock           ;
;  saidaCX[8]  ; clock      ; 7.860  ; 7.860  ; Rise       ; clock           ;
;  saidaCX[9]  ; clock      ; 7.960  ; 7.960  ; Rise       ; clock           ;
;  saidaCX[10] ; clock      ; 7.403  ; 7.403  ; Rise       ; clock           ;
;  saidaCX[11] ; clock      ; 8.048  ; 8.048  ; Rise       ; clock           ;
;  saidaCX[12] ; clock      ; 9.251  ; 9.251  ; Rise       ; clock           ;
;  saidaCX[13] ; clock      ; 7.699  ; 7.699  ; Rise       ; clock           ;
;  saidaCX[14] ; clock      ; 8.151  ; 8.151  ; Rise       ; clock           ;
;  saidaCX[15] ; clock      ; 8.410  ; 8.410  ; Rise       ; clock           ;
; saidaDI[*]   ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  saidaDI[0]  ; clock      ; 8.451  ; 8.451  ; Rise       ; clock           ;
;  saidaDI[1]  ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  saidaDI[2]  ; clock      ; 8.876  ; 8.876  ; Rise       ; clock           ;
;  saidaDI[3]  ; clock      ; 8.623  ; 8.623  ; Rise       ; clock           ;
;  saidaDI[4]  ; clock      ; 9.000  ; 9.000  ; Rise       ; clock           ;
;  saidaDI[5]  ; clock      ; 8.943  ; 8.943  ; Rise       ; clock           ;
;  saidaDI[6]  ; clock      ; 8.490  ; 8.490  ; Rise       ; clock           ;
;  saidaDI[7]  ; clock      ; 8.347  ; 8.347  ; Rise       ; clock           ;
;  saidaDI[8]  ; clock      ; 8.398  ; 8.398  ; Rise       ; clock           ;
;  saidaDI[9]  ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  saidaDI[10] ; clock      ; 8.885  ; 8.885  ; Rise       ; clock           ;
;  saidaDI[11] ; clock      ; 8.525  ; 8.525  ; Rise       ; clock           ;
;  saidaDI[12] ; clock      ; 8.172  ; 8.172  ; Rise       ; clock           ;
;  saidaDI[13] ; clock      ; 8.403  ; 8.403  ; Rise       ; clock           ;
;  saidaDI[14] ; clock      ; 8.447  ; 8.447  ; Rise       ; clock           ;
;  saidaDI[15] ; clock      ; 10.074 ; 10.074 ; Rise       ; clock           ;
; saidaDS[*]   ; clock      ; 6.204  ; 6.204  ; Rise       ; clock           ;
;  saidaDS[0]  ; clock      ; 6.506  ; 6.506  ; Rise       ; clock           ;
;  saidaDS[1]  ; clock      ; 7.097  ; 7.097  ; Rise       ; clock           ;
;  saidaDS[2]  ; clock      ; 6.711  ; 6.711  ; Rise       ; clock           ;
;  saidaDS[3]  ; clock      ; 6.592  ; 6.592  ; Rise       ; clock           ;
;  saidaDS[4]  ; clock      ; 6.651  ; 6.651  ; Rise       ; clock           ;
;  saidaDS[5]  ; clock      ; 6.676  ; 6.676  ; Rise       ; clock           ;
;  saidaDS[6]  ; clock      ; 6.621  ; 6.621  ; Rise       ; clock           ;
;  saidaDS[7]  ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
;  saidaDS[8]  ; clock      ; 6.874  ; 6.874  ; Rise       ; clock           ;
;  saidaDS[9]  ; clock      ; 6.862  ; 6.862  ; Rise       ; clock           ;
;  saidaDS[10] ; clock      ; 6.893  ; 6.893  ; Rise       ; clock           ;
;  saidaDS[11] ; clock      ; 6.204  ; 6.204  ; Rise       ; clock           ;
;  saidaDS[12] ; clock      ; 6.524  ; 6.524  ; Rise       ; clock           ;
;  saidaDS[13] ; clock      ; 6.555  ; 6.555  ; Rise       ; clock           ;
;  saidaDS[14] ; clock      ; 6.253  ; 6.253  ; Rise       ; clock           ;
;  saidaDS[15] ; clock      ; 6.522  ; 6.522  ; Rise       ; clock           ;
; saidaDX[*]   ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  saidaDX[0]  ; clock      ; 9.660  ; 9.660  ; Rise       ; clock           ;
;  saidaDX[1]  ; clock      ; 8.963  ; 8.963  ; Rise       ; clock           ;
;  saidaDX[2]  ; clock      ; 8.702  ; 8.702  ; Rise       ; clock           ;
;  saidaDX[3]  ; clock      ; 8.655  ; 8.655  ; Rise       ; clock           ;
;  saidaDX[4]  ; clock      ; 8.649  ; 8.649  ; Rise       ; clock           ;
;  saidaDX[5]  ; clock      ; 7.972  ; 7.972  ; Rise       ; clock           ;
;  saidaDX[6]  ; clock      ; 9.626  ; 9.626  ; Rise       ; clock           ;
;  saidaDX[7]  ; clock      ; 9.744  ; 9.744  ; Rise       ; clock           ;
;  saidaDX[8]  ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  saidaDX[9]  ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  saidaDX[10] ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  saidaDX[11] ; clock      ; 8.273  ; 8.273  ; Rise       ; clock           ;
;  saidaDX[12] ; clock      ; 8.372  ; 8.372  ; Rise       ; clock           ;
;  saidaDX[13] ; clock      ; 8.264  ; 8.264  ; Rise       ; clock           ;
;  saidaDX[14] ; clock      ; 9.291  ; 9.291  ; Rise       ; clock           ;
;  saidaDX[15] ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
; saidaES[*]   ; clock      ; 6.236  ; 6.236  ; Rise       ; clock           ;
;  saidaES[0]  ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  saidaES[1]  ; clock      ; 6.236  ; 6.236  ; Rise       ; clock           ;
;  saidaES[2]  ; clock      ; 6.585  ; 6.585  ; Rise       ; clock           ;
;  saidaES[3]  ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaES[4]  ; clock      ; 6.546  ; 6.546  ; Rise       ; clock           ;
;  saidaES[5]  ; clock      ; 6.578  ; 6.578  ; Rise       ; clock           ;
;  saidaES[6]  ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaES[7]  ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  saidaES[8]  ; clock      ; 6.520  ; 6.520  ; Rise       ; clock           ;
;  saidaES[9]  ; clock      ; 6.499  ; 6.499  ; Rise       ; clock           ;
;  saidaES[10] ; clock      ; 6.470  ; 6.470  ; Rise       ; clock           ;
;  saidaES[11] ; clock      ; 6.798  ; 6.798  ; Rise       ; clock           ;
;  saidaES[12] ; clock      ; 6.745  ; 6.745  ; Rise       ; clock           ;
;  saidaES[13] ; clock      ; 6.768  ; 6.768  ; Rise       ; clock           ;
;  saidaES[14] ; clock      ; 6.583  ; 6.583  ; Rise       ; clock           ;
;  saidaES[15] ; clock      ; 6.783  ; 6.783  ; Rise       ; clock           ;
; saidaI1[*]   ; clock      ; 6.371  ; 6.371  ; Rise       ; clock           ;
;  saidaI1[0]  ; clock      ; 6.736  ; 6.736  ; Rise       ; clock           ;
;  saidaI1[1]  ; clock      ; 6.932  ; 6.932  ; Rise       ; clock           ;
;  saidaI1[2]  ; clock      ; 6.754  ; 6.754  ; Rise       ; clock           ;
;  saidaI1[3]  ; clock      ; 6.748  ; 6.748  ; Rise       ; clock           ;
;  saidaI1[4]  ; clock      ; 6.568  ; 6.568  ; Rise       ; clock           ;
;  saidaI1[5]  ; clock      ; 6.787  ; 6.787  ; Rise       ; clock           ;
;  saidaI1[6]  ; clock      ; 7.014  ; 7.014  ; Rise       ; clock           ;
;  saidaI1[7]  ; clock      ; 6.820  ; 6.820  ; Rise       ; clock           ;
;  saidaI1[8]  ; clock      ; 6.540  ; 6.540  ; Rise       ; clock           ;
;  saidaI1[9]  ; clock      ; 6.572  ; 6.572  ; Rise       ; clock           ;
;  saidaI1[10] ; clock      ; 6.408  ; 6.408  ; Rise       ; clock           ;
;  saidaI1[11] ; clock      ; 6.548  ; 6.548  ; Rise       ; clock           ;
;  saidaI1[12] ; clock      ; 6.508  ; 6.508  ; Rise       ; clock           ;
;  saidaI1[13] ; clock      ; 6.521  ; 6.521  ; Rise       ; clock           ;
;  saidaI1[14] ; clock      ; 6.371  ; 6.371  ; Rise       ; clock           ;
;  saidaI1[15] ; clock      ; 6.535  ; 6.535  ; Rise       ; clock           ;
; saidaI2[*]   ; clock      ; 6.233  ; 6.233  ; Rise       ; clock           ;
;  saidaI2[0]  ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaI2[1]  ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaI2[2]  ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
;  saidaI2[3]  ; clock      ; 6.233  ; 6.233  ; Rise       ; clock           ;
;  saidaI2[4]  ; clock      ; 6.531  ; 6.531  ; Rise       ; clock           ;
;  saidaI2[5]  ; clock      ; 6.487  ; 6.487  ; Rise       ; clock           ;
;  saidaI2[6]  ; clock      ; 6.529  ; 6.529  ; Rise       ; clock           ;
;  saidaI2[7]  ; clock      ; 6.543  ; 6.543  ; Rise       ; clock           ;
;  saidaI2[8]  ; clock      ; 6.251  ; 6.251  ; Rise       ; clock           ;
;  saidaI2[9]  ; clock      ; 6.244  ; 6.244  ; Rise       ; clock           ;
;  saidaI2[10] ; clock      ; 6.617  ; 6.617  ; Rise       ; clock           ;
;  saidaI2[11] ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  saidaI2[12] ; clock      ; 6.291  ; 6.291  ; Rise       ; clock           ;
;  saidaI2[13] ; clock      ; 6.521  ; 6.521  ; Rise       ; clock           ;
;  saidaI2[14] ; clock      ; 6.579  ; 6.579  ; Rise       ; clock           ;
;  saidaI2[15] ; clock      ; 6.623  ; 6.623  ; Rise       ; clock           ;
; saidaI3[*]   ; clock      ; 6.288  ; 6.288  ; Rise       ; clock           ;
;  saidaI3[0]  ; clock      ; 6.297  ; 6.297  ; Rise       ; clock           ;
;  saidaI3[1]  ; clock      ; 6.838  ; 6.838  ; Rise       ; clock           ;
;  saidaI3[2]  ; clock      ; 6.610  ; 6.610  ; Rise       ; clock           ;
;  saidaI3[3]  ; clock      ; 6.601  ; 6.601  ; Rise       ; clock           ;
;  saidaI3[4]  ; clock      ; 6.868  ; 6.868  ; Rise       ; clock           ;
;  saidaI3[5]  ; clock      ; 6.585  ; 6.585  ; Rise       ; clock           ;
;  saidaI3[6]  ; clock      ; 6.673  ; 6.673  ; Rise       ; clock           ;
;  saidaI3[7]  ; clock      ; 6.509  ; 6.509  ; Rise       ; clock           ;
;  saidaI3[8]  ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  saidaI3[9]  ; clock      ; 6.613  ; 6.613  ; Rise       ; clock           ;
;  saidaI3[10] ; clock      ; 6.288  ; 6.288  ; Rise       ; clock           ;
;  saidaI3[11] ; clock      ; 6.583  ; 6.583  ; Rise       ; clock           ;
;  saidaI3[12] ; clock      ; 6.546  ; 6.546  ; Rise       ; clock           ;
;  saidaI3[13] ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaI3[14] ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  saidaI3[15] ; clock      ; 6.288  ; 6.288  ; Rise       ; clock           ;
; saidaIP[*]   ; clock      ; 6.382  ; 6.382  ; Rise       ; clock           ;
;  saidaIP[0]  ; clock      ; 9.159  ; 9.159  ; Rise       ; clock           ;
;  saidaIP[1]  ; clock      ; 8.509  ; 8.509  ; Rise       ; clock           ;
;  saidaIP[2]  ; clock      ; 8.181  ; 8.181  ; Rise       ; clock           ;
;  saidaIP[3]  ; clock      ; 8.417  ; 8.417  ; Rise       ; clock           ;
;  saidaIP[4]  ; clock      ; 10.550 ; 10.550 ; Rise       ; clock           ;
;  saidaIP[5]  ; clock      ; 8.306  ; 8.306  ; Rise       ; clock           ;
;  saidaIP[6]  ; clock      ; 8.208  ; 8.208  ; Rise       ; clock           ;
;  saidaIP[7]  ; clock      ; 9.590  ; 9.590  ; Rise       ; clock           ;
;  saidaIP[8]  ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  saidaIP[9]  ; clock      ; 6.736  ; 6.736  ; Rise       ; clock           ;
;  saidaIP[10] ; clock      ; 6.382  ; 6.382  ; Rise       ; clock           ;
;  saidaIP[11] ; clock      ; 6.387  ; 6.387  ; Rise       ; clock           ;
;  saidaIP[12] ; clock      ; 6.673  ; 6.673  ; Rise       ; clock           ;
;  saidaIP[13] ; clock      ; 6.753  ; 6.753  ; Rise       ; clock           ;
;  saidaIP[14] ; clock      ; 6.731  ; 6.731  ; Rise       ; clock           ;
;  saidaIP[15] ; clock      ; 6.421  ; 6.421  ; Rise       ; clock           ;
; saidaSI[*]   ; clock      ; 7.815  ; 7.815  ; Rise       ; clock           ;
;  saidaSI[0]  ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  saidaSI[1]  ; clock      ; 8.464  ; 8.464  ; Rise       ; clock           ;
;  saidaSI[2]  ; clock      ; 9.602  ; 9.602  ; Rise       ; clock           ;
;  saidaSI[3]  ; clock      ; 8.525  ; 8.525  ; Rise       ; clock           ;
;  saidaSI[4]  ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
;  saidaSI[5]  ; clock      ; 10.357 ; 10.357 ; Rise       ; clock           ;
;  saidaSI[6]  ; clock      ; 9.117  ; 9.117  ; Rise       ; clock           ;
;  saidaSI[7]  ; clock      ; 8.457  ; 8.457  ; Rise       ; clock           ;
;  saidaSI[8]  ; clock      ; 8.814  ; 8.814  ; Rise       ; clock           ;
;  saidaSI[9]  ; clock      ; 7.990  ; 7.990  ; Rise       ; clock           ;
;  saidaSI[10] ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
;  saidaSI[11] ; clock      ; 8.653  ; 8.653  ; Rise       ; clock           ;
;  saidaSI[12] ; clock      ; 9.331  ; 9.331  ; Rise       ; clock           ;
;  saidaSI[13] ; clock      ; 9.003  ; 9.003  ; Rise       ; clock           ;
;  saidaSI[14] ; clock      ; 7.815  ; 7.815  ; Rise       ; clock           ;
;  saidaSI[15] ; clock      ; 9.217  ; 9.217  ; Rise       ; clock           ;
; saidaSP[*]   ; clock      ; 7.792  ; 7.792  ; Rise       ; clock           ;
;  saidaSP[0]  ; clock      ; 8.405  ; 8.405  ; Rise       ; clock           ;
;  saidaSP[1]  ; clock      ; 9.353  ; 9.353  ; Rise       ; clock           ;
;  saidaSP[2]  ; clock      ; 9.826  ; 9.826  ; Rise       ; clock           ;
;  saidaSP[3]  ; clock      ; 9.828  ; 9.828  ; Rise       ; clock           ;
;  saidaSP[4]  ; clock      ; 8.472  ; 8.472  ; Rise       ; clock           ;
;  saidaSP[5]  ; clock      ; 9.135  ; 9.135  ; Rise       ; clock           ;
;  saidaSP[6]  ; clock      ; 9.125  ; 9.125  ; Rise       ; clock           ;
;  saidaSP[7]  ; clock      ; 8.691  ; 8.691  ; Rise       ; clock           ;
;  saidaSP[8]  ; clock      ; 8.121  ; 8.121  ; Rise       ; clock           ;
;  saidaSP[9]  ; clock      ; 8.048  ; 8.048  ; Rise       ; clock           ;
;  saidaSP[10] ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
;  saidaSP[11] ; clock      ; 8.508  ; 8.508  ; Rise       ; clock           ;
;  saidaSP[12] ; clock      ; 8.576  ; 8.576  ; Rise       ; clock           ;
;  saidaSP[13] ; clock      ; 7.792  ; 7.792  ; Rise       ; clock           ;
;  saidaSP[14] ; clock      ; 8.805  ; 8.805  ; Rise       ; clock           ;
;  saidaSP[15] ; clock      ; 8.946  ; 8.946  ; Rise       ; clock           ;
; saidaSS[*]   ; clock      ; 6.215  ; 6.215  ; Rise       ; clock           ;
;  saidaSS[0]  ; clock      ; 6.537  ; 6.537  ; Rise       ; clock           ;
;  saidaSS[1]  ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  saidaSS[2]  ; clock      ; 6.502  ; 6.502  ; Rise       ; clock           ;
;  saidaSS[3]  ; clock      ; 6.558  ; 6.558  ; Rise       ; clock           ;
;  saidaSS[4]  ; clock      ; 6.591  ; 6.591  ; Rise       ; clock           ;
;  saidaSS[5]  ; clock      ; 6.545  ; 6.545  ; Rise       ; clock           ;
;  saidaSS[6]  ; clock      ; 6.568  ; 6.568  ; Rise       ; clock           ;
;  saidaSS[7]  ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  saidaSS[8]  ; clock      ; 6.558  ; 6.558  ; Rise       ; clock           ;
;  saidaSS[9]  ; clock      ; 6.492  ; 6.492  ; Rise       ; clock           ;
;  saidaSS[10] ; clock      ; 6.593  ; 6.593  ; Rise       ; clock           ;
;  saidaSS[11] ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
;  saidaSS[12] ; clock      ; 6.379  ; 6.379  ; Rise       ; clock           ;
;  saidaSS[13] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  saidaSS[14] ; clock      ; 6.492  ; 6.492  ; Rise       ; clock           ;
;  saidaSS[15] ; clock      ; 6.215  ; 6.215  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------+
; Fast Model Setup Summary                                 ;
+--------------------------------+---------+---------------+
; Clock                          ; Slack   ; End Point TNS ;
+--------------------------------+---------+---------------+
; EU_Control_System:ECS|OPULA[0] ; -62.115 ; -974.834      ;
; clock                          ; -2.468  ; -4323.750     ;
+--------------------------------+---------+---------------+


+---------------------------------------------------------+
; Fast Model Hold Summary                                 ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; EU_Control_System:ECS|OPULA[0] ; -1.750 ; -26.948       ;
; clock                          ; 0.190  ; 0.000         ;
+--------------------------------+--------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+---------------------------------------------------------+
; Fast Model Minimum Pulse Width Summary                  ;
+--------------------------------+--------+---------------+
; Clock                          ; Slack  ; End Point TNS ;
+--------------------------------+--------+---------------+
; clock                          ; -2.000 ; -8096.380     ;
; EU_Control_System:ECS|OPULA[0] ; 0.350  ; 0.000         ;
+--------------------------------+--------+---------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'EU_Control_System:ECS|OPULA[0]'                                                                                                                    ;
+---------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; Slack   ; From Node                                 ; To Node                ; Launch Clock ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+---------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+
; -62.115 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.025      ; 63.251     ;
; -62.097 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.077      ; 63.285     ;
; -61.979 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.047      ; 63.137     ;
; -61.899 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.049      ; 63.059     ;
; -61.811 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.047      ; 62.969     ;
; -61.794 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.023      ; 62.928     ;
; -61.668 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.054      ; 62.833     ;
; -61.651 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.056      ; 62.818     ;
; -61.596 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.052      ; 62.759     ;
; -61.539 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.049      ; 62.699     ;
; -61.524 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.052      ; 62.687     ;
; -61.438 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.049      ; 62.598     ;
; -61.369 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.049      ; 62.529     ;
; -61.262 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.052      ; 62.425     ;
; -61.102 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.049      ; 62.262     ;
; -61.029 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[0]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.049      ; 62.189     ;
; -60.309 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.024      ; 61.431     ;
; -60.291 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.076      ; 61.465     ;
; -60.173 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.046      ; 61.317     ;
; -60.093 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.048      ; 61.239     ;
; -60.005 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.046      ; 61.149     ;
; -59.988 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.022      ; 61.108     ;
; -59.862 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.053      ; 61.013     ;
; -59.845 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.055      ; 60.998     ;
; -59.790 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.051      ; 60.939     ;
; -59.733 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.048      ; 60.879     ;
; -59.718 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.051      ; 60.867     ;
; -59.632 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.048      ; 60.778     ;
; -59.563 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.048      ; 60.709     ;
; -59.456 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.051      ; 60.605     ;
; -59.296 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.048      ; 60.442     ;
; -59.223 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[1]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.048      ; 60.369     ;
; -58.719 ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.031      ; 59.857     ;
; -58.701 ; RegisterTemp:RT|Registrador16:RegR2|q[14] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.083      ; 59.891     ;
; -58.583 ; RegisterTemp:RT|Registrador16:RegR2|q[13] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.053      ; 59.743     ;
; -58.503 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.055      ; 59.665     ;
; -58.415 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.053      ; 59.575     ;
; -58.398 ; RegisterTemp:RT|Registrador16:RegR2|q[11] ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.029      ; 59.534     ;
; -58.272 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.060      ; 59.439     ;
; -58.255 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.062      ; 59.424     ;
; -58.200 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.058      ; 59.365     ;
; -58.143 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.055      ; 59.305     ;
; -58.128 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.058      ; 59.293     ;
; -58.042 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.055      ; 59.204     ;
; -57.973 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.055      ; 59.135     ;
; -57.866 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.058      ; 59.031     ;
; -57.706 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.055      ; 58.868     ;
; -57.633 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[2]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.055      ; 58.795     ;
; -57.421 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.958      ; 58.535     ;
; -57.339 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.954      ; 58.450     ;
; -57.292 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.963      ; 58.411     ;
; -57.279 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.958      ; 58.393     ;
; -57.275 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.958      ; 58.389     ;
; -57.210 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.959      ; 58.326     ;
; -57.197 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.954      ; 58.308     ;
; -57.193 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.954      ; 58.304     ;
; -57.174 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.958      ; 58.288     ;
; -57.170 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.969      ; 58.290     ;
; -57.150 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.958      ; 58.264     ;
; -57.092 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.954      ; 58.203     ;
; -57.086 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.981      ; 58.211     ;
; -57.068 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.954      ; 58.179     ;
; -57.046 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.961      ; 58.163     ;
; -57.041 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.974      ; 58.166     ;
; -57.028 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.969      ; 58.148     ;
; -57.024 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.969      ; 58.144     ;
; -56.993 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.961      ; 58.110     ;
; -56.964 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.957      ; 58.078     ;
; -56.957 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.986      ; 58.087     ;
; -56.944 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.981      ; 58.069     ;
; -56.940 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.981      ; 58.065     ;
; -56.937 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.958      ; 58.051     ;
; -56.923 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.969      ; 58.043     ;
; -56.911 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.957      ; 58.025     ;
; -56.899 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.969      ; 58.019     ;
; -56.890 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.965      ; 58.011     ;
; -56.855 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.954      ; 57.966     ;
; -56.839 ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.981      ; 57.964     ;
; -56.815 ; RegisterTemp:RT|Registrador16:RegR2|q[0]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.981      ; 57.940     ;
; -56.810 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.961      ; 57.927     ;
; -56.808 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.961      ; 57.926     ;
; -56.795 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.972      ; 57.918     ;
; -56.752 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.043      ; 57.884     ;
; -56.748 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.988      ; 57.881     ;
; -56.742 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.972      ; 57.865     ;
; -56.728 ; RegisterTemp:RT|Registrador16:RegR2|q[9]  ; ULA:ALU|SOperando1[6]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.957      ; 57.842     ;
; -56.711 ; RegisterTemp:RT|Registrador16:RegR2|q[5]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.984      ; 57.839     ;
; -56.686 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.969      ; 57.806     ;
; -56.658 ; RegisterTemp:RT|Registrador16:RegR2|q[7]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.984      ; 57.786     ;
; -56.654 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[14] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.988      ; 57.788     ;
; -56.639 ; RegisterTemp:RT|Registrador16:RegR2|q[8]  ; ULA:ALU|SOperando1[4]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.976      ; 57.766     ;
; -56.639 ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[7]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.956      ; 57.751     ;
; -56.623 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.048      ; 57.760     ;
; -56.619 ; RegisterTemp:RT|Registrador16:RegR2|q[6]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.993      ; 57.757     ;
; -56.610 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.043      ; 57.742     ;
; -56.606 ; RegisterTemp:RT|Registrador16:RegR2|q[1]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.988      ; 57.739     ;
; -56.606 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[15] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.043      ; 57.738     ;
; -56.602 ; RegisterTemp:RT|Registrador16:RegR2|q[3]  ; ULA:ALU|SOperando1[5]  ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.981      ; 57.727     ;
; -56.602 ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[13] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 0.988      ; 57.735     ;
; -56.559 ; RegisterTemp:RT|Registrador16:RegR2|q[15] ; ULA:ALU|SOperando1[12] ; clock        ; EU_Control_System:ECS|OPULA[0] ; 0.500        ; 1.005      ; 57.724     ;
+---------+-------------------------------------------+------------------------+--------------+--------------------------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clock'                                                                                                                                                                                                                                     ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                ; To Node                                                                                                                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.587      ;
; -2.468 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a114~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.119      ; 3.586      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.112      ; 3.576      ;
; -2.465 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a63~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.111      ; 3.575      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.086      ; 3.547      ;
; -2.462 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.085      ; 3.546      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.120      ; 3.571      ;
; -2.452 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a39~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.119      ; 3.570      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg2   ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg1   ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_address_reg0   ; clock        ; clock       ; 1.000        ; 0.115      ; 3.554      ;
; -2.440 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a29~porta_datain_reg0    ; clock        ; clock       ; 1.000        ; 0.114      ; 3.553      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ; clock        ; clock       ; 1.000        ; 0.118      ; 3.550      ;
; -2.433 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ; clock        ; clock       ; 1.000        ; 0.117      ; 3.549      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg11   ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg10   ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg9    ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg8    ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg7    ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg6    ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg5    ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg4    ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg3    ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg2    ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg1    ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_address_reg0    ; clock        ; clock       ; 1.000        ; 0.103      ; 3.530      ;
; -2.428 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a2~porta_datain_reg0     ; clock        ; clock       ; 1.000        ; 0.102      ; 3.529      ;
; -2.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg11  ; clock        ; clock       ; 1.000        ; 0.121      ; 3.545      ;
; -2.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg10  ; clock        ; clock       ; 1.000        ; 0.121      ; 3.545      ;
; -2.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg9   ; clock        ; clock       ; 1.000        ; 0.121      ; 3.545      ;
; -2.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg8   ; clock        ; clock       ; 1.000        ; 0.121      ; 3.545      ;
; -2.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg7   ; clock        ; clock       ; 1.000        ; 0.121      ; 3.545      ;
; -2.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg6   ; clock        ; clock       ; 1.000        ; 0.121      ; 3.545      ;
; -2.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg5   ; clock        ; clock       ; 1.000        ; 0.121      ; 3.545      ;
; -2.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg4   ; clock        ; clock       ; 1.000        ; 0.121      ; 3.545      ;
; -2.425 ; BIURegisters:RB|Registrador16:RegIP|q[4] ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a35~porta_address_reg3   ; clock        ; clock       ; 1.000        ; 0.121      ; 3.545      ;
+--------+------------------------------------------+-------------------------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'EU_Control_System:ECS|OPULA[0]'                                                                                                                                      ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; Slack  ; From Node                                 ; To Node                ; Launch Clock                   ; Latch Clock                    ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+
; -1.750 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[9]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.077      ; 1.468      ;
; -1.576 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[7]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.082      ; 1.647      ;
; -1.562 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[6]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.072      ; 1.651      ;
; -1.512 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[0]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.051      ; 1.680      ;
; -1.507 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[1]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.058      ; 1.692      ;
; -1.500 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[2]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.085      ; 1.726      ;
; -1.489 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[3]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.058      ; 1.710      ;
; -1.311 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[1]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.947      ; 1.777      ;
; -1.268 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[4]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.054      ; 1.927      ;
; -1.250 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[9]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.077      ; 1.468      ;
; -1.209 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[9]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.940      ; 1.872      ;
; -1.076 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[7]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.082      ; 1.647      ;
; -1.062 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[6]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.072      ; 1.651      ;
; -1.034 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[10] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.935      ; 2.042      ;
; -1.018 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[0]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.948      ; 2.071      ;
; -1.012 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[0]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.051      ; 1.680      ;
; -1.007 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[1]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.058      ; 1.692      ;
; -1.007 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[13] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.887      ; 2.021      ;
; -1.000 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[2]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.085      ; 1.726      ;
; -0.989 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[3]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.058      ; 1.710      ;
; -0.962 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[3]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.899      ; 2.078      ;
; -0.927 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[5]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.880      ; 2.094      ;
; -0.915 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[4]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.868      ; 2.094      ;
; -0.828 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[11] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.896      ; 2.209      ;
; -0.818 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[2]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.954      ; 2.277      ;
; -0.811 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[1]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.947      ; 1.777      ;
; -0.768 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[4]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.054      ; 1.927      ;
; -0.738 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[6]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.853      ; 2.256      ;
; -0.720 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[7]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.857      ; 2.278      ;
; -0.717 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[14] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.887      ; 2.311      ;
; -0.712 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[15] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.942      ; 2.371      ;
; -0.709 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[9]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.940      ; 1.872      ;
; -0.624 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[8]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.886      ; 2.403      ;
; -0.560 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[12] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 2.904      ; 2.485      ;
; -0.534 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[10] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.935      ; 2.042      ;
; -0.518 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[0]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.948      ; 2.071      ;
; -0.507 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[13] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.887      ; 2.021      ;
; -0.462 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[3]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.899      ; 2.078      ;
; -0.427 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[5]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.880      ; 2.094      ;
; -0.415 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[4]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.868      ; 2.094      ;
; -0.328 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[11] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.896      ; 2.209      ;
; -0.318 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[2]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.954      ; 2.277      ;
; -0.238 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[6]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.853      ; 2.256      ;
; -0.220 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[7]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.857      ; 2.278      ;
; -0.217 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[14] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.887      ; 2.311      ;
; -0.212 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[15] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.942      ; 2.371      ;
; -0.141 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[13]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.116      ; 3.116      ;
; -0.138 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[14]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.114      ; 3.117      ;
; -0.133 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[12]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.110      ; 3.118      ;
; -0.124 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[8]  ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.886      ; 2.403      ;
; -0.079 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[15]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.117      ; 3.179      ;
; -0.078 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[10]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.117      ; 3.180      ;
; -0.072 ; Registrador16:FR|q[14]                    ; ULA:ALU|SFlags[14]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.298      ; 0.726      ;
; -0.065 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[5]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.110      ; 3.186      ;
; -0.060 ; Registrador16:FR|q[12]                    ; ULA:ALU|SFlags[12]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.294      ; 0.734      ;
; -0.060 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SOperando1[12] ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 2.904      ; 2.485      ;
; -0.050 ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[8]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 3.108      ; 3.199      ;
; 0.001  ; RegisterTemp:RT|Registrador16:RegR1|q[2]  ; ULA:ALU|SOperando1[2]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.137      ; 0.638      ;
; 0.007  ; Registrador16:FR|q[8]                     ; ULA:ALU|SFlags[8]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.292      ; 0.799      ;
; 0.021  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[11]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0.000        ; 1.759      ; 1.921      ;
; 0.035  ; Registrador16:FR|q[10]                    ; ULA:ALU|SFlags[10]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.301      ; 0.836      ;
; 0.065  ; Registrador16:FR|q[5]                     ; ULA:ALU|SFlags[5]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.294      ; 0.859      ;
; 0.070  ; Registrador16:FR|q[13]                    ; ULA:ALU|SFlags[13]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.300      ; 0.870      ;
; 0.086  ; Registrador16:FR|q[7]                     ; ULA:ALU|SFlags[7]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.268      ; 0.854      ;
; 0.088  ; Registrador16:FR|q[15]                    ; ULA:ALU|SFlags[15]     ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.301      ; 0.889      ;
; 0.124  ; RegisterTemp:RT|Registrador16:RegR2|q[12] ; ULA:ALU|SOperando1[12] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.087      ; 0.711      ;
; 0.137  ; Registrador16:FR|q[2]                     ; ULA:ALU|SFlags[2]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.271      ; 0.908      ;
; 0.196  ; Registrador16:FR|q[1]                     ; ULA:ALU|SFlags[1]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.253      ; 0.949      ;
; 0.233  ; Registrador16:FR|q[0]                     ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.247      ; 0.980      ;
; 0.242  ; Registrador16:FR|q[3]                     ; ULA:ALU|SFlags[3]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.253      ; 0.995      ;
; 0.247  ; RegisterTemp:RT|Registrador16:RegR1|q[1]  ; ULA:ALU|SOperando1[1]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.129      ; 0.876      ;
; 0.263  ; Registrador16:FR|q[6]                     ; ULA:ALU|SFlags[6]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.261      ; 1.024      ;
; 0.284  ; RegisterTemp:RT|Registrador16:RegR1|q[3]  ; ULA:ALU|SOperando1[3]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.081      ; 0.865      ;
; 0.327  ; RegisterTemp:RT|Registrador16:RegR1|q[8]  ; ULA:ALU|SOperando1[8]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.072      ; 0.899      ;
; 0.359  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[13]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.116      ; 3.116      ;
; 0.362  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[14]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.114      ; 3.117      ;
; 0.367  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[12]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.110      ; 3.118      ;
; 0.369  ; RegisterTemp:RT|Registrador16:RegR1|q[15] ; ULA:ALU|SOperando1[15] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.126      ; 0.995      ;
; 0.421  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[15]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.117      ; 3.179      ;
; 0.422  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[10]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.117      ; 3.180      ;
; 0.435  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[5]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.110      ; 3.186      ;
; 0.450  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[8]      ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 3.108      ; 3.199      ;
; 0.521  ; EU_Control_System:ECS|OPULA[0]            ; ULA:ALU|SFlags[11]     ; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.759      ; 1.921      ;
; 0.539  ; EU_Control_System:ECS|OPULA[3]            ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.207      ; 1.246      ;
; 0.552  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[0]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.207      ; 1.259      ;
; 0.589  ; EU_Control_System:ECS|OPULA[7]            ; ULA:ALU|SFlags[7]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.238      ; 1.327      ;
; 0.607  ; RegisterTemp:RT|Registrador16:RegR2|q[2]  ; ULA:ALU|SOperando1[2]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.161      ; 1.268      ;
; 0.638  ; EU_Control_System:ECS|OPULA[7]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.233      ; 1.371      ;
; 0.644  ; EU_Control_System:ECS|OPULA[1]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.233      ; 1.377      ;
; 0.685  ; EU_Control_System:ECS|OPULA[2]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.233      ; 1.418      ;
; 0.705  ; RegisterTemp:RT|Registrador16:RegR1|q[14] ; ULA:ALU|SOperando1[14] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.071      ; 1.276      ;
; 0.715  ; EU_Control_System:ECS|OPULA[7]            ; ULA:ALU|SFlags[6]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.228      ; 1.443      ;
; 0.718  ; RegisterTemp:RT|Registrador16:RegR1|q[5]  ; ULA:ALU|SOperando1[5]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.075      ; 1.293      ;
; 0.745  ; RegisterTemp:RT|Registrador16:RegR2|q[4]  ; ULA:ALU|SOperando1[4]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.075      ; 1.320      ;
; 0.745  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[2]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.241      ; 1.486      ;
; 0.753  ; EU_Control_System:ECS|OPULA[2]            ; ULA:ALU|SFlags[6]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.228      ; 1.481      ;
; 0.765  ; EU_Control_System:ECS|OPULA[3]            ; ULA:ALU|SFlags[9]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.233      ; 1.498      ;
; 0.770  ; RegisterTemp:RT|Registrador16:RegR1|q[4]  ; ULA:ALU|SOperando1[4]  ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.072      ; 1.342      ;
; 0.795  ; EU_Control_System:ECS|OPULA[4]            ; ULA:ALU|SFlags[4]      ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.210      ; 1.505      ;
; 0.810  ; RegisterTemp:RT|Registrador16:RegR2|q[10] ; ULA:ALU|SOperando1[10] ; clock                          ; EU_Control_System:ECS|OPULA[0] ; -0.500       ; 1.140      ; 1.450      ;
+--------+-------------------------------------------+------------------------+--------------------------------+--------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clock'                                                                                                                                                                ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                                  ; To Node                                    ; Launch Clock                   ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+
; 0.190 ; ULA:ALU|SFlags[11]                         ; Registrador16:FR|q[11]                     ; EU_Control_System:ECS|OPULA[0] ; clock       ; -0.500       ; 0.200      ; 0.042      ;
; 0.215 ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_leitura[0]       ; InstructionQueue:IQ|index_leitura[0]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_leitura[1]       ; InstructionQueue:IQ|index_leitura[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_leitura[2]       ; InstructionQueue:IQ|index_leitura[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_escrita[0]       ; InstructionQueue:IQ|index_escrita[0]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_escrita[1]       ; InstructionQueue:IQ|index_escrita[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; InstructionQueue:IQ|index_escrita[2]       ; InstructionQueue:IQ|index_escrita[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|state.fetch          ; EU_Control_System:ECS|state.fetch          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|LeituraQueue         ; EU_Control_System:ECS|LeituraQueue         ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|state.halt           ; EU_Control_System:ECS|state.halt           ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|sinalEscritaRG1      ; EU_Control_System:ECS|sinalEscritaRG1      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|sinalEscritaRT2      ; EU_Control_System:ECS|sinalEscritaRT2      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; EU_Control_System:ECS|saidaDataBUS[0]      ; EU_Control_System:ECS|saidaDataBUS[0]      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.367      ;
; 0.239 ; EU_Control_System:ECS|destino[2]           ; EU_Control_System:ECS|entradaRG1[2]        ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.391      ;
; 0.245 ; InstructionQueue:IQ|index_leitura[1]       ; InstructionQueue:IQ|index_leitura[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.397      ;
; 0.246 ; BIURegisters:RB|Registrador16:RegIP|q[15]  ; BIURegisters:RB|Registrador16:RegIP|q[15]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.398      ;
; 0.251 ; EU_Control_System:ECS|state.final          ; EU_Control_System:ECS|sinalEscritaRT2      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.403      ;
; 0.254 ; EU_Control_System:ECS|state.final          ; EU_Control_System:ECS|sinalEscritaRG1      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.406      ;
; 0.257 ; EU_Control_System:ECS|state.arithmetic162  ; EU_Control_System:ECS|saidaDataBUS[0]      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.409      ;
; 0.267 ; InstructionQueue:IQ|index_escrita[1]       ; InstructionQueue:IQ|index_escrita[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.419      ;
; 0.288 ; InstructionQueue:IQ|vetor_queue[4][2]      ; InstructionQueue:IQ|saida_parcial[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.440      ;
; 0.290 ; EU_Control_System:ECS|destino[1]           ; EU_Control_System:ECS|entradaRG1[2]        ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.442      ;
; 0.310 ; EU_Control_System:ECS|destino[2]           ; EU_Control_System:ECS|entradaRG1[0]        ; clock                          ; clock       ; 0.000        ; 0.035      ; 0.497      ;
; 0.310 ; EU_Control_System:ECS|destino[2]           ; EU_Control_System:ECS|entradaRG1[3]        ; clock                          ; clock       ; 0.000        ; 0.035      ; 0.497      ;
; 0.312 ; EU_Control_System:ECS|destino[2]           ; EU_Control_System:ECS|entradaRG1[1]        ; clock                          ; clock       ; 0.000        ; 0.035      ; 0.499      ;
; 0.331 ; EU_Control_System:ECS|destino[2]           ; EU_Control_System:ECS|entradaRG2[0]        ; clock                          ; clock       ; 0.000        ; 0.035      ; 0.518      ;
; 0.336 ; EU_Control_System:ECS|state.exe            ; EU_Control_System:ECS|state.resposta       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.488      ;
; 0.341 ; EU_Control_System:ECS|state.resposta       ; EU_Control_System:ECS|state.final          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.493      ;
; 0.343 ; InstructionQueue:IQ|w_vazio                ; InstructionQueue:IQ|index_escrita[0]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.495      ;
; 0.355 ; BIURegisters:RB|Registrador16:RegIP|q[0]   ; BIURegisters:RB|Registrador16:RegIP|q[0]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.355 ; InstructionQueue:IQ|vetor_queue[5][0]      ; InstructionQueue:IQ|saida_parcial[0]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.507      ;
; 0.356 ; InstructionQueue:IQ|vetor_queue[5][7]      ; InstructionQueue:IQ|saida_parcial[7]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.508      ;
; 0.359 ; BIURegisters:RB|Registrador16:RegIP|q[1]   ; BIURegisters:RB|Registrador16:RegIP|q[1]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; BIURegisters:RB|Registrador16:RegIP|q[2]   ; BIURegisters:RB|Registrador16:RegIP|q[2]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; BIURegisters:RB|Registrador16:RegIP|q[11]  ; BIURegisters:RB|Registrador16:RegIP|q[11]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; BIURegisters:RB|Registrador16:RegIP|q[7]   ; BIURegisters:RB|Registrador16:RegIP|q[7]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.513      ;
; 0.363 ; BIURegisters:RB|Registrador16:RegIP|q[9]   ; BIURegisters:RB|Registrador16:RegIP|q[9]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.363 ; EU_Control_System:ECS|state.halt           ; EU_Control_System:ECS|sinalEscritaRT2      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.515      ;
; 0.364 ; BIURegisters:RB|Registrador16:RegIP|q[4]   ; BIURegisters:RB|Registrador16:RegIP|q[4]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; BIURegisters:RB|Registrador16:RegIP|q[13]  ; BIURegisters:RB|Registrador16:RegIP|q[13]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; BIURegisters:RB|Registrador16:RegIP|q[14]  ; BIURegisters:RB|Registrador16:RegIP|q[14]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; InstructionQueue:IQ|index_leitura[0]       ; InstructionQueue:IQ|index_leitura[2]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.516      ;
; 0.365 ; EU_Control_System:ECS|destino[0]           ; EU_Control_System:ECS|entradaRG1[1]        ; clock                          ; clock       ; 0.000        ; 0.035      ; 0.552      ;
; 0.365 ; EU_Control_System:ECS|destino[0]           ; EU_Control_System:ECS|entradaRG2[0]        ; clock                          ; clock       ; 0.000        ; 0.035      ; 0.552      ;
; 0.366 ; EU_Control_System:ECS|state.halt           ; EU_Control_System:ECS|sinalEscritaRG1      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.518      ;
; 0.367 ; InstructionQueue:IQ|vetor_queue[4][1]      ; InstructionQueue:IQ|saida_parcial[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.519      ;
; 0.368 ; EU_Control_System:ECS|destino[0]           ; EU_Control_System:ECS|entradaRG1[2]        ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.520      ;
; 0.369 ; InstructionQueue:IQ|index_escrita[2]       ; InstructionQueue:IQ|index_escrita[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; InstructionQueue:IQ|vetor_queue[5][3]      ; InstructionQueue:IQ|saida_parcial[3]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; BIURegisters:RB|Registrador16:RegIP|q[3]   ; BIURegisters:RB|Registrador16:RegIP|q[3]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; BIURegisters:RB|Registrador16:RegIP|q[8]   ; BIURegisters:RB|Registrador16:RegIP|q[8]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; InstructionQueue:IQ|index_leitura[0]       ; InstructionQueue:IQ|index_leitura[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; BIURegisters:RB|Registrador16:RegIP|q[5]   ; BIURegisters:RB|Registrador16:RegIP|q[5]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; BIURegisters:RB|Registrador16:RegIP|q[6]   ; BIURegisters:RB|Registrador16:RegIP|q[6]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; BIURegisters:RB|Registrador16:RegIP|q[10]  ; BIURegisters:RB|Registrador16:RegIP|q[10]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.526      ;
; 0.375 ; BIURegisters:RB|Registrador16:RegIP|q[12]  ; BIURegisters:RB|Registrador16:RegIP|q[12]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.527      ;
; 0.376 ; InstructionQueue:IQ|vetor_queue[4][5]      ; InstructionQueue:IQ|saida_parcial[5]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.528      ;
; 0.380 ; EU_Control_System:ECS|state.resposta       ; EU_Control_System:ECS|saidaDataBUS[0]      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.532      ;
; 0.381 ; EU_Control_System:ECS|state.final          ; EU_Control_System:ECS|state.fetch          ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.533      ;
; 0.381 ; InstructionQueue:IQ|vetor_queue[4][7]      ; InstructionQueue:IQ|saida_parcial[7]       ; clock                          ; clock       ; 0.000        ; -0.001     ; 0.532      ;
; 0.385 ; InstructionQueue:IQ|index_leitura[2]       ; InstructionQueue:IQ|index_leitura[1]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.537      ;
; 0.389 ; EU_Control_System:ECS|state.resposta       ; EU_Control_System:ECS|sinalEscritaRG1      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.541      ;
; 0.390 ; EU_Control_System:ECS|state.arithmetic162  ; EU_Control_System:ECS|sinalEscritaRT2      ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.542      ;
; 0.391 ; EU_Control_System:ECS|destino[0]           ; EU_Control_System:ECS|entradaRG1[0]        ; clock                          ; clock       ; 0.000        ; 0.035      ; 0.578      ;
; 0.423 ; EU_Control_System:ECS|destino[1]           ; EU_Control_System:ECS|entradaRG2[0]        ; clock                          ; clock       ; 0.000        ; 0.035      ; 0.610      ;
; 0.428 ; EU_Control_System:ECS|destino[1]           ; EU_Control_System:ECS|entradaRG1[1]        ; clock                          ; clock       ; 0.000        ; 0.035      ; 0.615      ;
; 0.429 ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.581      ;
; 0.430 ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; InstructionQueue:IQ|\p_CONTROL:contador[3] ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.582      ;
; 0.432 ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; InstructionQueue:IQ|w_cheio                ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.584      ;
; 0.437 ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; InstructionQueue:IQ|w_vazio                ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.589      ;
; 0.438 ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.590      ;
; 0.449 ; InstructionQueue:IQ|vetor_queue[5][2]      ; InstructionQueue:IQ|saida_parcial[2]       ; clock                          ; clock       ; 0.000        ; 0.001      ; 0.602      ;
; 0.453 ; InstructionQueue:IQ|index_escrita[0]       ; InstructionQueue:IQ|index_escrita[1]       ; clock                          ; clock       ; 0.000        ; -0.001     ; 0.604      ;
; 0.471 ; InstructionQueue:IQ|vetor_queue[5][6]      ; InstructionQueue:IQ|saida_parcial[6]       ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.623      ;
; 0.483 ; InstructionQueue:IQ|vetor_queue[5][1]      ; InstructionQueue:IQ|saida_parcial[1]       ; clock                          ; clock       ; 0.000        ; 0.001      ; 0.636      ;
; 0.488 ; InstructionQueue:IQ|\p_CONTROL:contador[0] ; InstructionQueue:IQ|\p_CONTROL:contador[2] ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.640      ;
; 0.492 ; InstructionQueue:IQ|\p_CONTROL:contador[0] ; InstructionQueue:IQ|w_cheio                ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.644      ;
; 0.493 ; BIURegisters:RB|Registrador16:RegIP|q[0]   ; BIURegisters:RB|Registrador16:RegIP|q[1]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.645      ;
; 0.495 ; InstructionQueue:IQ|w_cheio                ; InstructionQueue:IQ|\p_CONTROL:contador[3] ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.647      ;
; 0.497 ; BIURegisters:RB|Registrador16:RegIP|q[1]   ; BIURegisters:RB|Registrador16:RegIP|q[2]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; InstructionQueue:IQ|\p_CONTROL:contador[0] ; InstructionQueue:IQ|w_vazio                ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.649      ;
; 0.498 ; BIURegisters:RB|Registrador16:RegIP|q[2]   ; BIURegisters:RB|Registrador16:RegIP|q[3]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; BIURegisters:RB|Registrador16:RegIP|q[11]  ; BIURegisters:RB|Registrador16:RegIP|q[12]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.498 ; InstructionQueue:IQ|\p_CONTROL:contador[0] ; InstructionQueue:IQ|\p_CONTROL:contador[1] ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.650      ;
; 0.501 ; BIURegisters:RB|Registrador16:RegIP|q[9]   ; BIURegisters:RB|Registrador16:RegIP|q[10]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.653      ;
; 0.502 ; BIURegisters:RB|Registrador16:RegIP|q[14]  ; BIURegisters:RB|Registrador16:RegIP|q[15]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; BIURegisters:RB|Registrador16:RegIP|q[13]  ; BIURegisters:RB|Registrador16:RegIP|q[14]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.502 ; BIURegisters:RB|Registrador16:RegIP|q[4]   ; BIURegisters:RB|Registrador16:RegIP|q[5]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.654      ;
; 0.511 ; BIURegisters:RB|Registrador16:RegIP|q[8]   ; BIURegisters:RB|Registrador16:RegIP|q[9]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.511 ; BIURegisters:RB|Registrador16:RegIP|q[3]   ; BIURegisters:RB|Registrador16:RegIP|q[4]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.663      ;
; 0.512 ; BIURegisters:RB|Registrador16:RegIP|q[6]   ; BIURegisters:RB|Registrador16:RegIP|q[7]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.512 ; BIURegisters:RB|Registrador16:RegIP|q[5]   ; BIURegisters:RB|Registrador16:RegIP|q[6]   ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.664      ;
; 0.514 ; BIURegisters:RB|Registrador16:RegIP|q[10]  ; BIURegisters:RB|Registrador16:RegIP|q[11]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.666      ;
; 0.515 ; BIURegisters:RB|Registrador16:RegIP|q[12]  ; BIURegisters:RB|Registrador16:RegIP|q[13]  ; clock                          ; clock       ; 0.000        ; 0.000      ; 0.667      ;
; 0.516 ; EU_Control_System:ECS|instrucaoReal[3]     ; EU_Control_System:ECS|OPULA[3]             ; clock                          ; clock       ; 0.000        ; 0.042      ; 0.710      ;
; 0.516 ; EU_Control_System:ECS|instrucaoReal[1]     ; EU_Control_System:ECS|OPULA[1]             ; clock                          ; clock       ; 0.000        ; 0.042      ; 0.710      ;
; 0.518 ; EU_Control_System:ECS|instrucaoReal[7]     ; EU_Control_System:ECS|OPULA[7]             ; clock                          ; clock       ; 0.000        ; 0.042      ; 0.712      ;
; 0.524 ; EU_Control_System:ECS|instrucaoReal[0]     ; EU_Control_System:ECS|OPULA[0]             ; clock                          ; clock       ; 0.000        ; 0.002      ; 0.678      ;
; 0.524 ; EU_Control_System:ECS|instrucaoReal[2]     ; EU_Control_System:ECS|OPULA[2]             ; clock                          ; clock       ; 0.000        ; 0.042      ; 0.718      ;
+-------+--------------------------------------------+--------------------------------------------+--------------------------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clock'                                                                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                                                                                                                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg0    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg1    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg10   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg11   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg2    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg3    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg4    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg5    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg6    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg7    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg8    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_address_reg9    ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_datain_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a0~porta_memory_reg0     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a1                       ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a10                      ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a100~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg10 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg11 ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg2  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg3  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg4  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg5  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg6  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg7  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg8  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_address_reg9  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_datain_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a101~porta_memory_reg0   ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102                     ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg0  ;
; -2.000 ; 0.500        ; 2.500          ; High Pulse Width ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
; -2.000 ; 0.500        ; 2.500          ; Low Pulse Width  ; clock ; Rise       ; MemoriaSimples:BCL|Memory:memoria|altsyncram:altsyncram_component|altsyncram_r6d1:auto_generated|ram_block1a102~porta_address_reg1  ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------------------------------------------------------------------------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'EU_Control_System:ECS|OPULA[0]'                                                                                ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; Slack ; Actual Width ; Required Width ; Type             ; Clock                          ; Clock Edge ; Target                                 ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]|datab                   ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]|datab                   ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]~112|combout             ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[11]~112|combout             ;
; 0.350 ; 0.350        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SFlags[11]                     ;
; 0.350 ; 0.350        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SFlags[11]                     ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[0]|datac                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[0]|datac                ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[10]|datac               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[10]|datac               ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[11]|datad               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[11]|datad               ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[12]|datad               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[12]|datad               ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[13]|datad               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[13]|datad               ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[14]|datad               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[14]|datad               ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]|datac               ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]|datac               ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116clkctrl|inclk[0] ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116clkctrl|inclk[0] ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116clkctrl|outclk   ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116clkctrl|outclk   ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116|combout         ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[15]~116|combout         ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[1]|datac                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[1]|datac                ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[2]|datac                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[2]|datac                ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[3]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[3]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[4]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[4]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[5]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[5]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[6]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[6]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[7]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[7]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[8]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[8]|datad                ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[9]|datac                ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SOperando1[9]|datac                ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[0]                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[0]                  ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[10]                 ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[10]                 ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[11]                 ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[11]                 ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[12]                 ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[12]                 ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[13]                 ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[13]                 ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[14]                 ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[14]                 ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[15]                 ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[15]                 ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[1]                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[1]                  ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[2]                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[2]                  ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[3]                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[3]                  ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[4]                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[4]                  ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[5]                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[5]                  ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[6]                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[6]                  ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[7]                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[7]                  ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[8]                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[8]                  ;
; 0.394 ; 0.394        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[9]                  ;
; 0.394 ; 0.394        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Fall       ; ULA:ALU|SOperando1[9]                  ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[0]|datad                    ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[0]|datad                    ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[10]|datad                   ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[10]|datad                   ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[12]|datad                   ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[12]|datad                   ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[13]|datad                   ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[13]|datad                   ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[14]|datad                   ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[14]|datad                   ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]|datad                   ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]|datad                   ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108clkctrl|inclk[0]     ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108clkctrl|inclk[0]     ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108clkctrl|outclk       ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108clkctrl|outclk       ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108|combout             ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[15]~108|combout             ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[1]|datad                    ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[1]|datad                    ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[2]|datad                    ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[2]|datad                    ;
; 0.447 ; 0.447        ; 0.000          ; High Pulse Width ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[3]|datad                    ;
; 0.447 ; 0.447        ; 0.000          ; Low Pulse Width  ; EU_Control_System:ECS|OPULA[0] ; Rise       ; ALU|SFlags[3]|datad                    ;
+-------+--------------+----------------+------------------+--------------------------------+------------+----------------------------------------+


+------------------------------------------------------------------------------+
; Setup Times                                                                  ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; 2.772  ; 2.772  ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; -0.202 ; -0.202 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; 2.214  ; 2.214  ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; 2.565  ; 2.565  ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; 2.350  ; 2.350  ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; 2.772  ; 2.772  ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; 2.075  ; 2.075  ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; 2.361  ; 2.361  ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; 2.681  ; 2.681  ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; 2.501  ; 2.501  ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; 2.315  ; 2.315  ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; 2.421  ; 2.421  ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; 2.244  ; 2.244  ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 2.451  ; 2.451  ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; 2.406  ; 2.406  ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; 2.492  ; 2.492  ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; 2.490  ; 2.490  ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; 2.887  ; 2.887  ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; 2.887  ; 2.887  ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; 2.453  ; 2.453  ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; 2.244  ; 2.244  ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; 2.299  ; 2.299  ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; 2.509  ; 2.509  ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; 2.559  ; 2.559  ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; 2.439  ; 2.439  ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; 2.066  ; 2.066  ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; 2.246  ; 2.246  ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; 2.332  ; 2.332  ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; 2.391  ; 2.391  ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; 2.362  ; 2.362  ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; 2.223  ; 2.223  ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; 2.190  ; 2.190  ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; 2.098  ; 2.098  ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; 2.330  ; 2.330  ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; 2.849  ; 2.849  ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; 2.180  ; 2.180  ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; 2.438  ; 2.438  ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; 2.371  ; 2.371  ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; 2.129  ; 2.129  ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; 2.765  ; 2.765  ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; 2.849  ; 2.849  ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; 2.120  ; 2.120  ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; 2.348  ; 2.348  ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; 2.137  ; 2.137  ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; 2.544  ; 2.544  ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; 2.461  ; 2.461  ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; 2.537  ; 2.537  ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; 2.299  ; 2.299  ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; 2.184  ; 2.184  ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; 2.556  ; 2.556  ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; 2.381  ; 2.381  ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; 2.153  ; 2.153  ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; 1.788  ; 1.788  ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; 1.956  ; 1.956  ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; 1.903  ; 1.903  ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; 2.112  ; 2.112  ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; 1.945  ; 1.945  ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; 1.895  ; 1.895  ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; 1.780  ; 1.780  ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; 1.811  ; 1.811  ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; 2.022  ; 2.022  ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; 1.858  ; 1.858  ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; 1.892  ; 1.892  ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; 2.153  ; 2.153  ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; 1.485  ; 1.485  ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; 1.662  ; 1.662  ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; 1.671  ; 1.671  ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; 1.568  ; 1.568  ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; 2.565  ; 2.565  ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; 2.373  ; 2.373  ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; 2.210  ; 2.210  ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; 2.478  ; 2.478  ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; 2.062  ; 2.062  ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; 2.565  ; 2.565  ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; 2.416  ; 2.416  ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; 2.335  ; 2.335  ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; 2.407  ; 2.407  ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; 2.213  ; 2.213  ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; 2.340  ; 2.340  ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; 2.408  ; 2.408  ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; 2.441  ; 2.441  ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; 2.084  ; 2.084  ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; 2.351  ; 2.351  ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; 2.397  ; 2.397  ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; 2.316  ; 2.316  ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; 2.701  ; 2.701  ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; 2.611  ; 2.611  ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; 2.027  ; 2.027  ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; 2.319  ; 2.319  ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; 2.551  ; 2.551  ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; 2.525  ; 2.525  ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; 2.529  ; 2.529  ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; 2.408  ; 2.408  ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; 2.535  ; 2.535  ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; 2.242  ; 2.242  ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; 2.120  ; 2.120  ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; 2.350  ; 2.350  ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; 2.073  ; 2.073  ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; 2.005  ; 2.005  ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; 2.371  ; 2.371  ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; 2.701  ; 2.701  ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; 2.346  ; 2.346  ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 1.789  ; 1.789  ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; 1.545  ; 1.545  ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; 1.532  ; 1.532  ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; 1.618  ; 1.618  ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; 1.545  ; 1.545  ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; 1.634  ; 1.634  ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; 1.650  ; 1.650  ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; 1.721  ; 1.721  ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; 1.642  ; 1.642  ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; 1.789  ; 1.789  ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; 1.599  ; 1.599  ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; 1.575  ; 1.575  ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; 1.604  ; 1.604  ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; 1.596  ; 1.596  ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; 1.600  ; 1.600  ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; 0.411  ; 0.411  ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 0.706  ; 0.706  ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; 2.675  ; 2.675  ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; 2.535  ; 2.535  ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; 2.470  ; 2.470  ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; 2.504  ; 2.504  ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; 2.610  ; 2.610  ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; 2.358  ; 2.358  ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; 2.675  ; 2.675  ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; 2.582  ; 2.582  ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; 2.606  ; 2.606  ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; 2.570  ; 2.570  ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; 2.240  ; 2.240  ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; 2.274  ; 2.274  ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; 2.442  ; 2.442  ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; 2.259  ; 2.259  ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; 2.342  ; 2.342  ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; 2.497  ; 2.497  ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; 2.311  ; 2.311  ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; 1.793  ; 1.793  ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; 1.587  ; 1.587  ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; 1.751  ; 1.751  ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; 1.675  ; 1.675  ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; 1.673  ; 1.673  ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; 1.478  ; 1.478  ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; 1.647  ; 1.647  ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; 1.672  ; 1.672  ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; 1.610  ; 1.610  ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; 1.759  ; 1.759  ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; 1.602  ; 1.602  ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; 1.692  ; 1.692  ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; 1.666  ; 1.666  ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; 1.727  ; 1.727  ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; 1.553  ; 1.553  ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; 1.716  ; 1.716  ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; 1.793  ; 1.793  ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; 2.163  ; 2.163  ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; 1.606  ; 1.606  ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; 1.792  ; 1.792  ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; 1.753  ; 1.753  ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; 1.595  ; 1.595  ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; 1.567  ; 1.567  ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; 1.633  ; 1.633  ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; 1.631  ; 1.631  ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; 1.683  ; 1.683  ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; 1.711  ; 1.711  ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; 1.579  ; 1.579  ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; 1.469  ; 1.469  ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; 1.745  ; 1.745  ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; 1.746  ; 1.746  ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; 1.626  ; 1.626  ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; 2.163  ; 2.163  ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; 1.642  ; 1.642  ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; 1.824  ; 1.824  ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; 1.714  ; 1.714  ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; 1.718  ; 1.718  ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; 1.603  ; 1.603  ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; 1.631  ; 1.631  ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; 1.611  ; 1.611  ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; 1.642  ; 1.642  ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; 1.750  ; 1.750  ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; 1.613  ; 1.613  ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; 1.643  ; 1.643  ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; 1.739  ; 1.739  ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; 1.428  ; 1.428  ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; 1.672  ; 1.672  ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; 1.602  ; 1.602  ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; 1.592  ; 1.592  ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; 1.824  ; 1.824  ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; 1.673  ; 1.673  ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; 1.753  ; 1.753  ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; 1.623  ; 1.623  ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; 1.577  ; 1.577  ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; 1.434  ; 1.434  ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; 1.575  ; 1.575  ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; 1.628  ; 1.628  ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; 1.724  ; 1.724  ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; 1.718  ; 1.718  ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; 1.633  ; 1.633  ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; 1.578  ; 1.578  ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; 1.753  ; 1.753  ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; 1.532  ; 1.532  ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; 1.600  ; 1.600  ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; 1.670  ; 1.670  ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; 1.530  ; 1.530  ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; 1.387  ; 1.387  ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; 1.518  ; 1.518  ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; 2.118  ; 2.118  ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; 2.098  ; 2.098  ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; 1.953  ; 1.953  ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; 1.949  ; 1.949  ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; 1.973  ; 1.973  ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; 1.844  ; 1.844  ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; 1.832  ; 1.832  ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; 1.938  ; 1.938  ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; 1.811  ; 1.811  ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; 1.983  ; 1.983  ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; 1.954  ; 1.954  ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; 1.802  ; 1.802  ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; 1.801  ; 1.801  ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; 1.992  ; 1.992  ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; 2.118  ; 2.118  ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; 1.804  ; 1.804  ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; 1.819  ; 1.819  ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; 2.535  ; 2.535  ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; 2.271  ; 2.271  ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; 2.526  ; 2.526  ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; 2.476  ; 2.476  ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; 2.535  ; 2.535  ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; 2.454  ; 2.454  ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; 2.209  ; 2.209  ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; 2.005  ; 2.005  ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; 2.134  ; 2.134  ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; 1.948  ; 1.948  ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; 2.202  ; 2.202  ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; 2.248  ; 2.248  ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; 2.054  ; 2.054  ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; 2.327  ; 2.327  ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; 2.357  ; 2.357  ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; 2.438  ; 2.438  ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; 2.460  ; 2.460  ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; 2.869  ; 2.869  ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; 2.306  ; 2.306  ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; 2.499  ; 2.499  ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; 2.869  ; 2.869  ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; 2.634  ; 2.634  ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; 2.627  ; 2.627  ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; 2.344  ; 2.344  ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; 2.149  ; 2.149  ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; 2.204  ; 2.204  ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; 2.049  ; 2.049  ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; 2.124  ; 2.124  ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; 2.183  ; 2.183  ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; 2.159  ; 2.159  ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; 2.383  ; 2.383  ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; 2.390  ; 2.390  ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; 2.516  ; 2.516  ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; 2.431  ; 2.431  ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 1.753  ; 1.753  ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; 1.648  ; 1.648  ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; 1.722  ; 1.722  ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; 1.714  ; 1.714  ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; 1.622  ; 1.622  ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; -0.152 ; -0.152 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; -0.120 ; -0.120 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; 1.608  ; 1.608  ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; 1.630  ; 1.630  ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; 1.606  ; 1.606  ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; 1.497  ; 1.497  ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; 1.660  ; 1.660  ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; 1.661  ; 1.661  ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; 1.609  ; 1.609  ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; 1.753  ; 1.753  ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; 1.474  ; 1.474  ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; 1.705  ; 1.705  ; Rise       ; clock           ;
; reset          ; clock      ; 1.726  ; 1.726  ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 2.657  ; 2.657  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; 0.322  ; 0.322  ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 0.322  ; 0.322  ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; -2.094 ; -2.094 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; -2.445 ; -2.445 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; -2.230 ; -2.230 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; -2.652 ; -2.652 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; -1.955 ; -1.955 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; -2.241 ; -2.241 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; -2.561 ; -2.561 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; -2.381 ; -2.381 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; -2.195 ; -2.195 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; -2.301 ; -2.301 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; -2.124 ; -2.124 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; -2.331 ; -2.331 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; -2.286 ; -2.286 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; -2.372 ; -2.372 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; -2.370 ; -2.370 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; -1.946 ; -1.946 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; -2.767 ; -2.767 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; -2.333 ; -2.333 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; -2.124 ; -2.124 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; -2.179 ; -2.179 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; -2.389 ; -2.389 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; -2.439 ; -2.439 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; -2.319 ; -2.319 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; -1.946 ; -1.946 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; -2.126 ; -2.126 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; -2.212 ; -2.212 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; -2.271 ; -2.271 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; -2.242 ; -2.242 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; -2.103 ; -2.103 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; -2.070 ; -2.070 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; -1.978 ; -1.978 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; -2.210 ; -2.210 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; -2.000 ; -2.000 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; -2.060 ; -2.060 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; -2.318 ; -2.318 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; -2.251 ; -2.251 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; -2.009 ; -2.009 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; -2.645 ; -2.645 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; -2.729 ; -2.729 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; -2.000 ; -2.000 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; -2.228 ; -2.228 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; -2.017 ; -2.017 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; -2.424 ; -2.424 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; -2.341 ; -2.341 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; -2.417 ; -2.417 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; -2.179 ; -2.179 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; -2.064 ; -2.064 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; -2.436 ; -2.436 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; -2.261 ; -2.261 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; -1.365 ; -1.365 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; -1.668 ; -1.668 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; -1.836 ; -1.836 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; -1.783 ; -1.783 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; -1.992 ; -1.992 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; -1.825 ; -1.825 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; -1.775 ; -1.775 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; -1.660 ; -1.660 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; -1.691 ; -1.691 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; -1.902 ; -1.902 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; -1.738 ; -1.738 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; -1.772 ; -1.772 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; -2.033 ; -2.033 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; -1.365 ; -1.365 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; -1.542 ; -1.542 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; -1.551 ; -1.551 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; -1.448 ; -1.448 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; -1.942 ; -1.942 ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; -2.253 ; -2.253 ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; -2.090 ; -2.090 ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; -2.358 ; -2.358 ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; -1.942 ; -1.942 ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; -2.445 ; -2.445 ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; -2.296 ; -2.296 ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; -2.215 ; -2.215 ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; -2.287 ; -2.287 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; -2.093 ; -2.093 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; -2.220 ; -2.220 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; -2.288 ; -2.288 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; -2.321 ; -2.321 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; -1.964 ; -1.964 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; -2.231 ; -2.231 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; -2.277 ; -2.277 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; -2.196 ; -2.196 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; -1.885 ; -1.885 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; -2.491 ; -2.491 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; -1.907 ; -1.907 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; -2.199 ; -2.199 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; -2.431 ; -2.431 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; -2.405 ; -2.405 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; -2.409 ; -2.409 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; -2.288 ; -2.288 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; -2.415 ; -2.415 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; -2.122 ; -2.122 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; -2.000 ; -2.000 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; -2.230 ; -2.230 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; -1.885 ; -1.885 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; -2.251 ; -2.251 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; -2.581 ; -2.581 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; -2.226 ; -2.226 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; -0.291 ; -0.291 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; -1.412 ; -1.412 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; -1.498 ; -1.498 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; -1.514 ; -1.514 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; -1.530 ; -1.530 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; -1.601 ; -1.601 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; -1.522 ; -1.522 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; -1.669 ; -1.669 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; -1.479 ; -1.479 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; -1.455 ; -1.455 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; -1.484 ; -1.484 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; -1.476 ; -1.476 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; -1.480 ; -1.480 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; -0.291 ; -0.291 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; -0.586 ; -0.586 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; -2.120 ; -2.120 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; -2.415 ; -2.415 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; -2.350 ; -2.350 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; -2.384 ; -2.384 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; -2.490 ; -2.490 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; -2.238 ; -2.238 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; -2.555 ; -2.555 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; -2.462 ; -2.462 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; -2.486 ; -2.486 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; -2.450 ; -2.450 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; -2.120 ; -2.120 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; -2.154 ; -2.154 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; -2.322 ; -2.322 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; -2.139 ; -2.139 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; -2.222 ; -2.222 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; -2.377 ; -2.377 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; -2.191 ; -2.191 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; -1.358 ; -1.358 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; -1.467 ; -1.467 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; -1.631 ; -1.631 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; -1.555 ; -1.555 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; -1.553 ; -1.553 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; -1.358 ; -1.358 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; -1.527 ; -1.527 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; -1.552 ; -1.552 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; -1.490 ; -1.490 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; -1.639 ; -1.639 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; -1.482 ; -1.482 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; -1.572 ; -1.572 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; -1.546 ; -1.546 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; -1.607 ; -1.607 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; -1.433 ; -1.433 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; -1.596 ; -1.596 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; -1.673 ; -1.673 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; -1.349 ; -1.349 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; -1.486 ; -1.486 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; -1.672 ; -1.672 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; -1.633 ; -1.633 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; -1.475 ; -1.475 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; -1.447 ; -1.447 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; -1.513 ; -1.513 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; -1.511 ; -1.511 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; -1.563 ; -1.563 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; -1.591 ; -1.591 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; -1.459 ; -1.459 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; -1.349 ; -1.349 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; -1.625 ; -1.625 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; -1.626 ; -1.626 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; -1.506 ; -1.506 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; -2.043 ; -2.043 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; -1.522 ; -1.522 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; -1.308 ; -1.308 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; -1.594 ; -1.594 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; -1.598 ; -1.598 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; -1.483 ; -1.483 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; -1.511 ; -1.511 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; -1.491 ; -1.491 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; -1.522 ; -1.522 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; -1.630 ; -1.630 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; -1.493 ; -1.493 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; -1.523 ; -1.523 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; -1.619 ; -1.619 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; -1.308 ; -1.308 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; -1.552 ; -1.552 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; -1.482 ; -1.482 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; -1.472 ; -1.472 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; -1.704 ; -1.704 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; -1.553 ; -1.553 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; -1.267 ; -1.267 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; -1.503 ; -1.503 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; -1.457 ; -1.457 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; -1.314 ; -1.314 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; -1.455 ; -1.455 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; -1.508 ; -1.508 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; -1.604 ; -1.604 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; -1.598 ; -1.598 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; -1.513 ; -1.513 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; -1.458 ; -1.458 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; -1.633 ; -1.633 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; -1.412 ; -1.412 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; -1.480 ; -1.480 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; -1.550 ; -1.550 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; -1.410 ; -1.410 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; -1.267 ; -1.267 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; -1.398 ; -1.398 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; -1.681 ; -1.681 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; -1.978 ; -1.978 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; -1.833 ; -1.833 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; -1.829 ; -1.829 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; -1.853 ; -1.853 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; -1.724 ; -1.724 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; -1.712 ; -1.712 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; -1.818 ; -1.818 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; -1.691 ; -1.691 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; -1.863 ; -1.863 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; -1.834 ; -1.834 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; -1.682 ; -1.682 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; -1.681 ; -1.681 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; -1.872 ; -1.872 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; -1.998 ; -1.998 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; -1.684 ; -1.684 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; -1.699 ; -1.699 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; -1.828 ; -1.828 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; -2.151 ; -2.151 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; -2.406 ; -2.406 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; -2.356 ; -2.356 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; -2.415 ; -2.415 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; -2.334 ; -2.334 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; -2.089 ; -2.089 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; -1.885 ; -1.885 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; -2.014 ; -2.014 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; -1.828 ; -1.828 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; -2.082 ; -2.082 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; -2.128 ; -2.128 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; -1.934 ; -1.934 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; -2.207 ; -2.207 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; -2.237 ; -2.237 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; -2.318 ; -2.318 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; -2.340 ; -2.340 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; -1.929 ; -1.929 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; -2.186 ; -2.186 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; -2.379 ; -2.379 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; -2.749 ; -2.749 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; -2.514 ; -2.514 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; -2.507 ; -2.507 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; -2.224 ; -2.224 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; -2.029 ; -2.029 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; -2.084 ; -2.084 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; -1.929 ; -1.929 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; -2.004 ; -2.004 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; -2.063 ; -2.063 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; -2.039 ; -2.039 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; -2.263 ; -2.263 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; -2.270 ; -2.270 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; -2.396 ; -2.396 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; -2.311 ; -2.311 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 0.272  ; 0.272  ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; -1.528 ; -1.528 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; -1.602 ; -1.602 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; -1.594 ; -1.594 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; -1.502 ; -1.502 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; 0.272  ; 0.272  ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; 0.240  ; 0.240  ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; -1.488 ; -1.488 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; -1.510 ; -1.510 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; -1.486 ; -1.486 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; -1.377 ; -1.377 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; -1.540 ; -1.540 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; -1.541 ; -1.541 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; -1.489 ; -1.489 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; -1.633 ; -1.633 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; -1.354 ; -1.354 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; -1.585 ; -1.585 ; Rise       ; clock           ;
; reset          ; clock      ; -0.658 ; -0.658 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 0.215  ; 0.215  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SFROut[*]    ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  SFROut[0]   ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  SFROut[1]   ; clock      ; 4.666 ; 4.666 ; Rise       ; clock           ;
;  SFROut[2]   ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  SFROut[3]   ; clock      ; 4.682 ; 4.682 ; Rise       ; clock           ;
;  SFROut[4]   ; clock      ; 4.225 ; 4.225 ; Rise       ; clock           ;
;  SFROut[5]   ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  SFROut[6]   ; clock      ; 4.822 ; 4.822 ; Rise       ; clock           ;
;  SFROut[7]   ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  SFROut[8]   ; clock      ; 3.789 ; 3.789 ; Rise       ; clock           ;
;  SFROut[9]   ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  SFROut[10]  ; clock      ; 3.813 ; 3.813 ; Rise       ; clock           ;
;  SFROut[11]  ; clock      ; 4.463 ; 4.463 ; Rise       ; clock           ;
;  SFROut[12]  ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  SFROut[13]  ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  SFROut[14]  ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  SFROut[15]  ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
; saidaAX[*]   ; clock      ; 5.821 ; 5.821 ; Rise       ; clock           ;
;  saidaAX[0]  ; clock      ; 4.795 ; 4.795 ; Rise       ; clock           ;
;  saidaAX[1]  ; clock      ; 5.512 ; 5.512 ; Rise       ; clock           ;
;  saidaAX[2]  ; clock      ; 5.234 ; 5.234 ; Rise       ; clock           ;
;  saidaAX[3]  ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  saidaAX[4]  ; clock      ; 5.456 ; 5.456 ; Rise       ; clock           ;
;  saidaAX[5]  ; clock      ; 4.488 ; 4.488 ; Rise       ; clock           ;
;  saidaAX[6]  ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  saidaAX[7]  ; clock      ; 4.621 ; 4.621 ; Rise       ; clock           ;
;  saidaAX[8]  ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  saidaAX[9]  ; clock      ; 5.168 ; 5.168 ; Rise       ; clock           ;
;  saidaAX[10] ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  saidaAX[11] ; clock      ; 5.356 ; 5.356 ; Rise       ; clock           ;
;  saidaAX[12] ; clock      ; 5.821 ; 5.821 ; Rise       ; clock           ;
;  saidaAX[13] ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaAX[14] ; clock      ; 5.169 ; 5.169 ; Rise       ; clock           ;
;  saidaAX[15] ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
; saidaBP[*]   ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  saidaBP[0]  ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  saidaBP[1]  ; clock      ; 4.823 ; 4.823 ; Rise       ; clock           ;
;  saidaBP[2]  ; clock      ; 4.923 ; 4.923 ; Rise       ; clock           ;
;  saidaBP[3]  ; clock      ; 5.173 ; 5.173 ; Rise       ; clock           ;
;  saidaBP[4]  ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  saidaBP[5]  ; clock      ; 5.174 ; 5.174 ; Rise       ; clock           ;
;  saidaBP[6]  ; clock      ; 5.293 ; 5.293 ; Rise       ; clock           ;
;  saidaBP[7]  ; clock      ; 5.050 ; 5.050 ; Rise       ; clock           ;
;  saidaBP[8]  ; clock      ; 4.968 ; 4.968 ; Rise       ; clock           ;
;  saidaBP[9]  ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
;  saidaBP[10] ; clock      ; 4.551 ; 4.551 ; Rise       ; clock           ;
;  saidaBP[11] ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  saidaBP[12] ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  saidaBP[13] ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  saidaBP[14] ; clock      ; 5.181 ; 5.181 ; Rise       ; clock           ;
;  saidaBP[15] ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
; saidaBX[*]   ; clock      ; 5.148 ; 5.148 ; Rise       ; clock           ;
;  saidaBX[0]  ; clock      ; 5.054 ; 5.054 ; Rise       ; clock           ;
;  saidaBX[1]  ; clock      ; 4.669 ; 4.669 ; Rise       ; clock           ;
;  saidaBX[2]  ; clock      ; 4.701 ; 4.701 ; Rise       ; clock           ;
;  saidaBX[3]  ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  saidaBX[4]  ; clock      ; 4.948 ; 4.948 ; Rise       ; clock           ;
;  saidaBX[5]  ; clock      ; 4.565 ; 4.565 ; Rise       ; clock           ;
;  saidaBX[6]  ; clock      ; 4.816 ; 4.816 ; Rise       ; clock           ;
;  saidaBX[7]  ; clock      ; 4.782 ; 4.782 ; Rise       ; clock           ;
;  saidaBX[8]  ; clock      ; 5.120 ; 5.120 ; Rise       ; clock           ;
;  saidaBX[9]  ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  saidaBX[10] ; clock      ; 4.483 ; 4.483 ; Rise       ; clock           ;
;  saidaBX[11] ; clock      ; 4.847 ; 4.847 ; Rise       ; clock           ;
;  saidaBX[12] ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  saidaBX[13] ; clock      ; 4.964 ; 4.964 ; Rise       ; clock           ;
;  saidaBX[14] ; clock      ; 5.148 ; 5.148 ; Rise       ; clock           ;
;  saidaBX[15] ; clock      ; 4.730 ; 4.730 ; Rise       ; clock           ;
; saidaCS[*]   ; clock      ; 4.073 ; 4.073 ; Rise       ; clock           ;
;  saidaCS[0]  ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  saidaCS[1]  ; clock      ; 3.894 ; 3.894 ; Rise       ; clock           ;
;  saidaCS[2]  ; clock      ; 4.011 ; 4.011 ; Rise       ; clock           ;
;  saidaCS[3]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaCS[4]  ; clock      ; 4.051 ; 4.051 ; Rise       ; clock           ;
;  saidaCS[5]  ; clock      ; 4.073 ; 4.073 ; Rise       ; clock           ;
;  saidaCS[6]  ; clock      ; 3.857 ; 3.857 ; Rise       ; clock           ;
;  saidaCS[7]  ; clock      ; 4.030 ; 4.030 ; Rise       ; clock           ;
;  saidaCS[8]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaCS[9]  ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  saidaCS[10] ; clock      ; 3.899 ; 3.899 ; Rise       ; clock           ;
;  saidaCS[11] ; clock      ; 3.862 ; 3.862 ; Rise       ; clock           ;
;  saidaCS[12] ; clock      ; 3.915 ; 3.915 ; Rise       ; clock           ;
;  saidaCS[13] ; clock      ; 3.831 ; 3.831 ; Rise       ; clock           ;
;  saidaCS[14] ; clock      ; 3.950 ; 3.950 ; Rise       ; clock           ;
;  saidaCS[15] ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
; saidaCX[*]   ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  saidaCX[0]  ; clock      ; 4.867 ; 4.867 ; Rise       ; clock           ;
;  saidaCX[1]  ; clock      ; 4.743 ; 4.743 ; Rise       ; clock           ;
;  saidaCX[2]  ; clock      ; 4.996 ; 4.996 ; Rise       ; clock           ;
;  saidaCX[3]  ; clock      ; 4.768 ; 4.768 ; Rise       ; clock           ;
;  saidaCX[4]  ; clock      ; 4.584 ; 4.584 ; Rise       ; clock           ;
;  saidaCX[5]  ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  saidaCX[6]  ; clock      ; 5.041 ; 5.041 ; Rise       ; clock           ;
;  saidaCX[7]  ; clock      ; 4.666 ; 4.666 ; Rise       ; clock           ;
;  saidaCX[8]  ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  saidaCX[9]  ; clock      ; 4.541 ; 4.541 ; Rise       ; clock           ;
;  saidaCX[10] ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
;  saidaCX[11] ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  saidaCX[12] ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  saidaCX[13] ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  saidaCX[14] ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  saidaCX[15] ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
; saidaDI[*]   ; clock      ; 5.423 ; 5.423 ; Rise       ; clock           ;
;  saidaDI[0]  ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  saidaDI[1]  ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  saidaDI[2]  ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  saidaDI[3]  ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  saidaDI[4]  ; clock      ; 4.960 ; 4.960 ; Rise       ; clock           ;
;  saidaDI[5]  ; clock      ; 4.936 ; 4.936 ; Rise       ; clock           ;
;  saidaDI[6]  ; clock      ; 4.733 ; 4.733 ; Rise       ; clock           ;
;  saidaDI[7]  ; clock      ; 4.693 ; 4.693 ; Rise       ; clock           ;
;  saidaDI[8]  ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  saidaDI[9]  ; clock      ; 4.841 ; 4.841 ; Rise       ; clock           ;
;  saidaDI[10] ; clock      ; 4.837 ; 4.837 ; Rise       ; clock           ;
;  saidaDI[11] ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  saidaDI[12] ; clock      ; 4.561 ; 4.561 ; Rise       ; clock           ;
;  saidaDI[13] ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  saidaDI[14] ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
;  saidaDI[15] ; clock      ; 5.423 ; 5.423 ; Rise       ; clock           ;
; saidaDS[*]   ; clock      ; 4.043 ; 4.043 ; Rise       ; clock           ;
;  saidaDS[0]  ; clock      ; 3.720 ; 3.720 ; Rise       ; clock           ;
;  saidaDS[1]  ; clock      ; 4.043 ; 4.043 ; Rise       ; clock           ;
;  saidaDS[2]  ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  saidaDS[3]  ; clock      ; 3.816 ; 3.816 ; Rise       ; clock           ;
;  saidaDS[4]  ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  saidaDS[5]  ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  saidaDS[6]  ; clock      ; 3.826 ; 3.826 ; Rise       ; clock           ;
;  saidaDS[7]  ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  saidaDS[8]  ; clock      ; 3.945 ; 3.945 ; Rise       ; clock           ;
;  saidaDS[9]  ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  saidaDS[10] ; clock      ; 3.968 ; 3.968 ; Rise       ; clock           ;
;  saidaDS[11] ; clock      ; 3.530 ; 3.530 ; Rise       ; clock           ;
;  saidaDS[12] ; clock      ; 3.686 ; 3.686 ; Rise       ; clock           ;
;  saidaDS[13] ; clock      ; 3.718 ; 3.718 ; Rise       ; clock           ;
;  saidaDS[14] ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  saidaDS[15] ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
; saidaDX[*]   ; clock      ; 5.313 ; 5.313 ; Rise       ; clock           ;
;  saidaDX[0]  ; clock      ; 5.257 ; 5.257 ; Rise       ; clock           ;
;  saidaDX[1]  ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  saidaDX[2]  ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  saidaDX[3]  ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  saidaDX[4]  ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  saidaDX[5]  ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  saidaDX[6]  ; clock      ; 5.140 ; 5.140 ; Rise       ; clock           ;
;  saidaDX[7]  ; clock      ; 5.313 ; 5.313 ; Rise       ; clock           ;
;  saidaDX[8]  ; clock      ; 4.905 ; 4.905 ; Rise       ; clock           ;
;  saidaDX[9]  ; clock      ; 5.233 ; 5.233 ; Rise       ; clock           ;
;  saidaDX[10] ; clock      ; 4.274 ; 4.274 ; Rise       ; clock           ;
;  saidaDX[11] ; clock      ; 4.681 ; 4.681 ; Rise       ; clock           ;
;  saidaDX[12] ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  saidaDX[13] ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  saidaDX[14] ; clock      ; 5.063 ; 5.063 ; Rise       ; clock           ;
;  saidaDX[15] ; clock      ; 4.934 ; 4.934 ; Rise       ; clock           ;
; saidaES[*]   ; clock      ; 3.883 ; 3.883 ; Rise       ; clock           ;
;  saidaES[0]  ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  saidaES[1]  ; clock      ; 3.553 ; 3.553 ; Rise       ; clock           ;
;  saidaES[2]  ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  saidaES[3]  ; clock      ; 3.737 ; 3.737 ; Rise       ; clock           ;
;  saidaES[4]  ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaES[5]  ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaES[6]  ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaES[7]  ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
;  saidaES[8]  ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  saidaES[9]  ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  saidaES[10] ; clock      ; 3.683 ; 3.683 ; Rise       ; clock           ;
;  saidaES[11] ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  saidaES[12] ; clock      ; 3.851 ; 3.851 ; Rise       ; clock           ;
;  saidaES[13] ; clock      ; 3.874 ; 3.874 ; Rise       ; clock           ;
;  saidaES[14] ; clock      ; 3.808 ; 3.808 ; Rise       ; clock           ;
;  saidaES[15] ; clock      ; 3.883 ; 3.883 ; Rise       ; clock           ;
; saidaI1[*]   ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  saidaI1[0]  ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  saidaI1[1]  ; clock      ; 3.949 ; 3.949 ; Rise       ; clock           ;
;  saidaI1[2]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaI1[3]  ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  saidaI1[4]  ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  saidaI1[5]  ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
;  saidaI1[6]  ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  saidaI1[7]  ; clock      ; 3.870 ; 3.870 ; Rise       ; clock           ;
;  saidaI1[8]  ; clock      ; 3.762 ; 3.762 ; Rise       ; clock           ;
;  saidaI1[9]  ; clock      ; 3.795 ; 3.795 ; Rise       ; clock           ;
;  saidaI1[10] ; clock      ; 3.642 ; 3.642 ; Rise       ; clock           ;
;  saidaI1[11] ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaI1[12] ; clock      ; 3.673 ; 3.673 ; Rise       ; clock           ;
;  saidaI1[13] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  saidaI1[14] ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaI1[15] ; clock      ; 3.703 ; 3.703 ; Rise       ; clock           ;
; saidaI2[*]   ; clock      ; 3.785 ; 3.785 ; Rise       ; clock           ;
;  saidaI2[0]  ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaI2[1]  ; clock      ; 3.713 ; 3.713 ; Rise       ; clock           ;
;  saidaI2[2]  ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaI2[3]  ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  saidaI2[4]  ; clock      ; 3.696 ; 3.696 ; Rise       ; clock           ;
;  saidaI2[5]  ; clock      ; 3.654 ; 3.654 ; Rise       ; clock           ;
;  saidaI2[6]  ; clock      ; 3.688 ; 3.688 ; Rise       ; clock           ;
;  saidaI2[7]  ; clock      ; 3.699 ; 3.699 ; Rise       ; clock           ;
;  saidaI2[8]  ; clock      ; 3.578 ; 3.578 ; Rise       ; clock           ;
;  saidaI2[9]  ; clock      ; 3.569 ; 3.569 ; Rise       ; clock           ;
;  saidaI2[10] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  saidaI2[11] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  saidaI2[12] ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI2[13] ; clock      ; 3.698 ; 3.698 ; Rise       ; clock           ;
;  saidaI2[14] ; clock      ; 3.785 ; 3.785 ; Rise       ; clock           ;
;  saidaI2[15] ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
; saidaI3[*]   ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  saidaI3[0]  ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  saidaI3[1]  ; clock      ; 3.923 ; 3.923 ; Rise       ; clock           ;
;  saidaI3[2]  ; clock      ; 3.772 ; 3.772 ; Rise       ; clock           ;
;  saidaI3[3]  ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
;  saidaI3[4]  ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  saidaI3[5]  ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  saidaI3[6]  ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  saidaI3[7]  ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  saidaI3[8]  ; clock      ; 3.741 ; 3.741 ; Rise       ; clock           ;
;  saidaI3[9]  ; clock      ; 3.773 ; 3.773 ; Rise       ; clock           ;
;  saidaI3[10] ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI3[11] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  saidaI3[12] ; clock      ; 3.708 ; 3.708 ; Rise       ; clock           ;
;  saidaI3[13] ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
;  saidaI3[14] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaI3[15] ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
; saidaIP[*]   ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  saidaIP[0]  ; clock      ; 4.980 ; 4.980 ; Rise       ; clock           ;
;  saidaIP[1]  ; clock      ; 4.691 ; 4.691 ; Rise       ; clock           ;
;  saidaIP[2]  ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  saidaIP[3]  ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  saidaIP[4]  ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  saidaIP[5]  ; clock      ; 4.577 ; 4.577 ; Rise       ; clock           ;
;  saidaIP[6]  ; clock      ; 4.542 ; 4.542 ; Rise       ; clock           ;
;  saidaIP[7]  ; clock      ; 5.284 ; 5.284 ; Rise       ; clock           ;
;  saidaIP[8]  ; clock      ; 3.724 ; 3.724 ; Rise       ; clock           ;
;  saidaIP[9]  ; clock      ; 3.791 ; 3.791 ; Rise       ; clock           ;
;  saidaIP[10] ; clock      ; 3.602 ; 3.602 ; Rise       ; clock           ;
;  saidaIP[11] ; clock      ; 3.606 ; 3.606 ; Rise       ; clock           ;
;  saidaIP[12] ; clock      ; 3.738 ; 3.738 ; Rise       ; clock           ;
;  saidaIP[13] ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  saidaIP[14] ; clock      ; 3.790 ; 3.790 ; Rise       ; clock           ;
;  saidaIP[15] ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
; saidaSI[*]   ; clock      ; 5.640 ; 5.640 ; Rise       ; clock           ;
;  saidaSI[0]  ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  saidaSI[1]  ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  saidaSI[2]  ; clock      ; 5.308 ; 5.308 ; Rise       ; clock           ;
;  saidaSI[3]  ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  saidaSI[4]  ; clock      ; 5.285 ; 5.285 ; Rise       ; clock           ;
;  saidaSI[5]  ; clock      ; 5.640 ; 5.640 ; Rise       ; clock           ;
;  saidaSI[6]  ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
;  saidaSI[7]  ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  saidaSI[8]  ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  saidaSI[9]  ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  saidaSI[10] ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  saidaSI[11] ; clock      ; 4.727 ; 4.727 ; Rise       ; clock           ;
;  saidaSI[12] ; clock      ; 5.164 ; 5.164 ; Rise       ; clock           ;
;  saidaSI[13] ; clock      ; 4.878 ; 4.878 ; Rise       ; clock           ;
;  saidaSI[14] ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaSI[15] ; clock      ; 5.061 ; 5.061 ; Rise       ; clock           ;
; saidaSP[*]   ; clock      ; 5.317 ; 5.317 ; Rise       ; clock           ;
;  saidaSP[0]  ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  saidaSP[1]  ; clock      ; 5.152 ; 5.152 ; Rise       ; clock           ;
;  saidaSP[2]  ; clock      ; 5.317 ; 5.317 ; Rise       ; clock           ;
;  saidaSP[3]  ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  saidaSP[4]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  saidaSP[5]  ; clock      ; 4.996 ; 4.996 ; Rise       ; clock           ;
;  saidaSP[6]  ; clock      ; 4.995 ; 4.995 ; Rise       ; clock           ;
;  saidaSP[7]  ; clock      ; 4.711 ; 4.711 ; Rise       ; clock           ;
;  saidaSP[8]  ; clock      ; 4.514 ; 4.514 ; Rise       ; clock           ;
;  saidaSP[9]  ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  saidaSP[10] ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  saidaSP[11] ; clock      ; 4.658 ; 4.658 ; Rise       ; clock           ;
;  saidaSP[12] ; clock      ; 4.648 ; 4.648 ; Rise       ; clock           ;
;  saidaSP[13] ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  saidaSP[14] ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  saidaSP[15] ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
; saidaSS[*]   ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  saidaSS[0]  ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaSS[1]  ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
;  saidaSS[2]  ; clock      ; 3.660 ; 3.660 ; Rise       ; clock           ;
;  saidaSS[3]  ; clock      ; 3.719 ; 3.719 ; Rise       ; clock           ;
;  saidaSS[4]  ; clock      ; 3.728 ; 3.728 ; Rise       ; clock           ;
;  saidaSS[5]  ; clock      ; 3.696 ; 3.696 ; Rise       ; clock           ;
;  saidaSS[6]  ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaSS[7]  ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaSS[8]  ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaSS[9]  ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  saidaSS[10] ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  saidaSS[11] ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
;  saidaSS[12] ; clock      ; 3.613 ; 3.613 ; Rise       ; clock           ;
;  saidaSS[13] ; clock      ; 3.654 ; 3.654 ; Rise       ; clock           ;
;  saidaSS[14] ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  saidaSS[15] ; clock      ; 3.540 ; 3.540 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SFROut[*]    ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  SFROut[0]   ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  SFROut[1]   ; clock      ; 4.666 ; 4.666 ; Rise       ; clock           ;
;  SFROut[2]   ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  SFROut[3]   ; clock      ; 4.682 ; 4.682 ; Rise       ; clock           ;
;  SFROut[4]   ; clock      ; 4.225 ; 4.225 ; Rise       ; clock           ;
;  SFROut[5]   ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  SFROut[6]   ; clock      ; 4.822 ; 4.822 ; Rise       ; clock           ;
;  SFROut[7]   ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  SFROut[8]   ; clock      ; 3.789 ; 3.789 ; Rise       ; clock           ;
;  SFROut[9]   ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  SFROut[10]  ; clock      ; 3.813 ; 3.813 ; Rise       ; clock           ;
;  SFROut[11]  ; clock      ; 4.463 ; 4.463 ; Rise       ; clock           ;
;  SFROut[12]  ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  SFROut[13]  ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  SFROut[14]  ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  SFROut[15]  ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
; saidaAX[*]   ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  saidaAX[0]  ; clock      ; 4.795 ; 4.795 ; Rise       ; clock           ;
;  saidaAX[1]  ; clock      ; 5.512 ; 5.512 ; Rise       ; clock           ;
;  saidaAX[2]  ; clock      ; 5.234 ; 5.234 ; Rise       ; clock           ;
;  saidaAX[3]  ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  saidaAX[4]  ; clock      ; 5.456 ; 5.456 ; Rise       ; clock           ;
;  saidaAX[5]  ; clock      ; 4.488 ; 4.488 ; Rise       ; clock           ;
;  saidaAX[6]  ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  saidaAX[7]  ; clock      ; 4.621 ; 4.621 ; Rise       ; clock           ;
;  saidaAX[8]  ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  saidaAX[9]  ; clock      ; 5.168 ; 5.168 ; Rise       ; clock           ;
;  saidaAX[10] ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  saidaAX[11] ; clock      ; 5.356 ; 5.356 ; Rise       ; clock           ;
;  saidaAX[12] ; clock      ; 5.821 ; 5.821 ; Rise       ; clock           ;
;  saidaAX[13] ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaAX[14] ; clock      ; 5.169 ; 5.169 ; Rise       ; clock           ;
;  saidaAX[15] ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
; saidaBP[*]   ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  saidaBP[0]  ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  saidaBP[1]  ; clock      ; 4.823 ; 4.823 ; Rise       ; clock           ;
;  saidaBP[2]  ; clock      ; 4.923 ; 4.923 ; Rise       ; clock           ;
;  saidaBP[3]  ; clock      ; 5.173 ; 5.173 ; Rise       ; clock           ;
;  saidaBP[4]  ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  saidaBP[5]  ; clock      ; 5.174 ; 5.174 ; Rise       ; clock           ;
;  saidaBP[6]  ; clock      ; 5.293 ; 5.293 ; Rise       ; clock           ;
;  saidaBP[7]  ; clock      ; 5.050 ; 5.050 ; Rise       ; clock           ;
;  saidaBP[8]  ; clock      ; 4.968 ; 4.968 ; Rise       ; clock           ;
;  saidaBP[9]  ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
;  saidaBP[10] ; clock      ; 4.551 ; 4.551 ; Rise       ; clock           ;
;  saidaBP[11] ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  saidaBP[12] ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  saidaBP[13] ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  saidaBP[14] ; clock      ; 5.181 ; 5.181 ; Rise       ; clock           ;
;  saidaBP[15] ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
; saidaBX[*]   ; clock      ; 4.483 ; 4.483 ; Rise       ; clock           ;
;  saidaBX[0]  ; clock      ; 5.054 ; 5.054 ; Rise       ; clock           ;
;  saidaBX[1]  ; clock      ; 4.669 ; 4.669 ; Rise       ; clock           ;
;  saidaBX[2]  ; clock      ; 4.701 ; 4.701 ; Rise       ; clock           ;
;  saidaBX[3]  ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  saidaBX[4]  ; clock      ; 4.948 ; 4.948 ; Rise       ; clock           ;
;  saidaBX[5]  ; clock      ; 4.565 ; 4.565 ; Rise       ; clock           ;
;  saidaBX[6]  ; clock      ; 4.816 ; 4.816 ; Rise       ; clock           ;
;  saidaBX[7]  ; clock      ; 4.782 ; 4.782 ; Rise       ; clock           ;
;  saidaBX[8]  ; clock      ; 5.120 ; 5.120 ; Rise       ; clock           ;
;  saidaBX[9]  ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  saidaBX[10] ; clock      ; 4.483 ; 4.483 ; Rise       ; clock           ;
;  saidaBX[11] ; clock      ; 4.847 ; 4.847 ; Rise       ; clock           ;
;  saidaBX[12] ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  saidaBX[13] ; clock      ; 4.964 ; 4.964 ; Rise       ; clock           ;
;  saidaBX[14] ; clock      ; 5.148 ; 5.148 ; Rise       ; clock           ;
;  saidaBX[15] ; clock      ; 4.730 ; 4.730 ; Rise       ; clock           ;
; saidaCS[*]   ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
;  saidaCS[0]  ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  saidaCS[1]  ; clock      ; 3.894 ; 3.894 ; Rise       ; clock           ;
;  saidaCS[2]  ; clock      ; 4.011 ; 4.011 ; Rise       ; clock           ;
;  saidaCS[3]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaCS[4]  ; clock      ; 4.051 ; 4.051 ; Rise       ; clock           ;
;  saidaCS[5]  ; clock      ; 4.073 ; 4.073 ; Rise       ; clock           ;
;  saidaCS[6]  ; clock      ; 3.857 ; 3.857 ; Rise       ; clock           ;
;  saidaCS[7]  ; clock      ; 4.030 ; 4.030 ; Rise       ; clock           ;
;  saidaCS[8]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaCS[9]  ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  saidaCS[10] ; clock      ; 3.899 ; 3.899 ; Rise       ; clock           ;
;  saidaCS[11] ; clock      ; 3.862 ; 3.862 ; Rise       ; clock           ;
;  saidaCS[12] ; clock      ; 3.915 ; 3.915 ; Rise       ; clock           ;
;  saidaCS[13] ; clock      ; 3.831 ; 3.831 ; Rise       ; clock           ;
;  saidaCS[14] ; clock      ; 3.950 ; 3.950 ; Rise       ; clock           ;
;  saidaCS[15] ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
; saidaCX[*]   ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
;  saidaCX[0]  ; clock      ; 4.867 ; 4.867 ; Rise       ; clock           ;
;  saidaCX[1]  ; clock      ; 4.743 ; 4.743 ; Rise       ; clock           ;
;  saidaCX[2]  ; clock      ; 4.996 ; 4.996 ; Rise       ; clock           ;
;  saidaCX[3]  ; clock      ; 4.768 ; 4.768 ; Rise       ; clock           ;
;  saidaCX[4]  ; clock      ; 4.584 ; 4.584 ; Rise       ; clock           ;
;  saidaCX[5]  ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  saidaCX[6]  ; clock      ; 5.041 ; 5.041 ; Rise       ; clock           ;
;  saidaCX[7]  ; clock      ; 4.666 ; 4.666 ; Rise       ; clock           ;
;  saidaCX[8]  ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  saidaCX[9]  ; clock      ; 4.541 ; 4.541 ; Rise       ; clock           ;
;  saidaCX[10] ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
;  saidaCX[11] ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  saidaCX[12] ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  saidaCX[13] ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  saidaCX[14] ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  saidaCX[15] ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
; saidaDI[*]   ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  saidaDI[0]  ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  saidaDI[1]  ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  saidaDI[2]  ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  saidaDI[3]  ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  saidaDI[4]  ; clock      ; 4.960 ; 4.960 ; Rise       ; clock           ;
;  saidaDI[5]  ; clock      ; 4.936 ; 4.936 ; Rise       ; clock           ;
;  saidaDI[6]  ; clock      ; 4.733 ; 4.733 ; Rise       ; clock           ;
;  saidaDI[7]  ; clock      ; 4.693 ; 4.693 ; Rise       ; clock           ;
;  saidaDI[8]  ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  saidaDI[9]  ; clock      ; 4.841 ; 4.841 ; Rise       ; clock           ;
;  saidaDI[10] ; clock      ; 4.837 ; 4.837 ; Rise       ; clock           ;
;  saidaDI[11] ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  saidaDI[12] ; clock      ; 4.561 ; 4.561 ; Rise       ; clock           ;
;  saidaDI[13] ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  saidaDI[14] ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
;  saidaDI[15] ; clock      ; 5.423 ; 5.423 ; Rise       ; clock           ;
; saidaDS[*]   ; clock      ; 3.530 ; 3.530 ; Rise       ; clock           ;
;  saidaDS[0]  ; clock      ; 3.720 ; 3.720 ; Rise       ; clock           ;
;  saidaDS[1]  ; clock      ; 4.043 ; 4.043 ; Rise       ; clock           ;
;  saidaDS[2]  ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  saidaDS[3]  ; clock      ; 3.816 ; 3.816 ; Rise       ; clock           ;
;  saidaDS[4]  ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  saidaDS[5]  ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  saidaDS[6]  ; clock      ; 3.826 ; 3.826 ; Rise       ; clock           ;
;  saidaDS[7]  ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  saidaDS[8]  ; clock      ; 3.945 ; 3.945 ; Rise       ; clock           ;
;  saidaDS[9]  ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  saidaDS[10] ; clock      ; 3.968 ; 3.968 ; Rise       ; clock           ;
;  saidaDS[11] ; clock      ; 3.530 ; 3.530 ; Rise       ; clock           ;
;  saidaDS[12] ; clock      ; 3.686 ; 3.686 ; Rise       ; clock           ;
;  saidaDS[13] ; clock      ; 3.718 ; 3.718 ; Rise       ; clock           ;
;  saidaDS[14] ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  saidaDS[15] ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
; saidaDX[*]   ; clock      ; 4.274 ; 4.274 ; Rise       ; clock           ;
;  saidaDX[0]  ; clock      ; 5.257 ; 5.257 ; Rise       ; clock           ;
;  saidaDX[1]  ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  saidaDX[2]  ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  saidaDX[3]  ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  saidaDX[4]  ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  saidaDX[5]  ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  saidaDX[6]  ; clock      ; 5.140 ; 5.140 ; Rise       ; clock           ;
;  saidaDX[7]  ; clock      ; 5.313 ; 5.313 ; Rise       ; clock           ;
;  saidaDX[8]  ; clock      ; 4.905 ; 4.905 ; Rise       ; clock           ;
;  saidaDX[9]  ; clock      ; 5.233 ; 5.233 ; Rise       ; clock           ;
;  saidaDX[10] ; clock      ; 4.274 ; 4.274 ; Rise       ; clock           ;
;  saidaDX[11] ; clock      ; 4.681 ; 4.681 ; Rise       ; clock           ;
;  saidaDX[12] ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  saidaDX[13] ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  saidaDX[14] ; clock      ; 5.063 ; 5.063 ; Rise       ; clock           ;
;  saidaDX[15] ; clock      ; 4.934 ; 4.934 ; Rise       ; clock           ;
; saidaES[*]   ; clock      ; 3.553 ; 3.553 ; Rise       ; clock           ;
;  saidaES[0]  ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  saidaES[1]  ; clock      ; 3.553 ; 3.553 ; Rise       ; clock           ;
;  saidaES[2]  ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  saidaES[3]  ; clock      ; 3.737 ; 3.737 ; Rise       ; clock           ;
;  saidaES[4]  ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaES[5]  ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaES[6]  ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaES[7]  ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
;  saidaES[8]  ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  saidaES[9]  ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  saidaES[10] ; clock      ; 3.683 ; 3.683 ; Rise       ; clock           ;
;  saidaES[11] ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  saidaES[12] ; clock      ; 3.851 ; 3.851 ; Rise       ; clock           ;
;  saidaES[13] ; clock      ; 3.874 ; 3.874 ; Rise       ; clock           ;
;  saidaES[14] ; clock      ; 3.808 ; 3.808 ; Rise       ; clock           ;
;  saidaES[15] ; clock      ; 3.883 ; 3.883 ; Rise       ; clock           ;
; saidaI1[*]   ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaI1[0]  ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  saidaI1[1]  ; clock      ; 3.949 ; 3.949 ; Rise       ; clock           ;
;  saidaI1[2]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaI1[3]  ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  saidaI1[4]  ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  saidaI1[5]  ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
;  saidaI1[6]  ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  saidaI1[7]  ; clock      ; 3.870 ; 3.870 ; Rise       ; clock           ;
;  saidaI1[8]  ; clock      ; 3.762 ; 3.762 ; Rise       ; clock           ;
;  saidaI1[9]  ; clock      ; 3.795 ; 3.795 ; Rise       ; clock           ;
;  saidaI1[10] ; clock      ; 3.642 ; 3.642 ; Rise       ; clock           ;
;  saidaI1[11] ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaI1[12] ; clock      ; 3.673 ; 3.673 ; Rise       ; clock           ;
;  saidaI1[13] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  saidaI1[14] ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaI1[15] ; clock      ; 3.703 ; 3.703 ; Rise       ; clock           ;
; saidaI2[*]   ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  saidaI2[0]  ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaI2[1]  ; clock      ; 3.713 ; 3.713 ; Rise       ; clock           ;
;  saidaI2[2]  ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaI2[3]  ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  saidaI2[4]  ; clock      ; 3.696 ; 3.696 ; Rise       ; clock           ;
;  saidaI2[5]  ; clock      ; 3.654 ; 3.654 ; Rise       ; clock           ;
;  saidaI2[6]  ; clock      ; 3.688 ; 3.688 ; Rise       ; clock           ;
;  saidaI2[7]  ; clock      ; 3.699 ; 3.699 ; Rise       ; clock           ;
;  saidaI2[8]  ; clock      ; 3.578 ; 3.578 ; Rise       ; clock           ;
;  saidaI2[9]  ; clock      ; 3.569 ; 3.569 ; Rise       ; clock           ;
;  saidaI2[10] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  saidaI2[11] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  saidaI2[12] ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI2[13] ; clock      ; 3.698 ; 3.698 ; Rise       ; clock           ;
;  saidaI2[14] ; clock      ; 3.785 ; 3.785 ; Rise       ; clock           ;
;  saidaI2[15] ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
; saidaI3[*]   ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI3[0]  ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  saidaI3[1]  ; clock      ; 3.923 ; 3.923 ; Rise       ; clock           ;
;  saidaI3[2]  ; clock      ; 3.772 ; 3.772 ; Rise       ; clock           ;
;  saidaI3[3]  ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
;  saidaI3[4]  ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  saidaI3[5]  ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  saidaI3[6]  ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  saidaI3[7]  ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  saidaI3[8]  ; clock      ; 3.741 ; 3.741 ; Rise       ; clock           ;
;  saidaI3[9]  ; clock      ; 3.773 ; 3.773 ; Rise       ; clock           ;
;  saidaI3[10] ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI3[11] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  saidaI3[12] ; clock      ; 3.708 ; 3.708 ; Rise       ; clock           ;
;  saidaI3[13] ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
;  saidaI3[14] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaI3[15] ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
; saidaIP[*]   ; clock      ; 3.602 ; 3.602 ; Rise       ; clock           ;
;  saidaIP[0]  ; clock      ; 4.980 ; 4.980 ; Rise       ; clock           ;
;  saidaIP[1]  ; clock      ; 4.691 ; 4.691 ; Rise       ; clock           ;
;  saidaIP[2]  ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  saidaIP[3]  ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  saidaIP[4]  ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  saidaIP[5]  ; clock      ; 4.577 ; 4.577 ; Rise       ; clock           ;
;  saidaIP[6]  ; clock      ; 4.542 ; 4.542 ; Rise       ; clock           ;
;  saidaIP[7]  ; clock      ; 5.284 ; 5.284 ; Rise       ; clock           ;
;  saidaIP[8]  ; clock      ; 3.724 ; 3.724 ; Rise       ; clock           ;
;  saidaIP[9]  ; clock      ; 3.791 ; 3.791 ; Rise       ; clock           ;
;  saidaIP[10] ; clock      ; 3.602 ; 3.602 ; Rise       ; clock           ;
;  saidaIP[11] ; clock      ; 3.606 ; 3.606 ; Rise       ; clock           ;
;  saidaIP[12] ; clock      ; 3.738 ; 3.738 ; Rise       ; clock           ;
;  saidaIP[13] ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  saidaIP[14] ; clock      ; 3.790 ; 3.790 ; Rise       ; clock           ;
;  saidaIP[15] ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
; saidaSI[*]   ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaSI[0]  ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  saidaSI[1]  ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  saidaSI[2]  ; clock      ; 5.308 ; 5.308 ; Rise       ; clock           ;
;  saidaSI[3]  ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  saidaSI[4]  ; clock      ; 5.285 ; 5.285 ; Rise       ; clock           ;
;  saidaSI[5]  ; clock      ; 5.640 ; 5.640 ; Rise       ; clock           ;
;  saidaSI[6]  ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
;  saidaSI[7]  ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  saidaSI[8]  ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  saidaSI[9]  ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  saidaSI[10] ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  saidaSI[11] ; clock      ; 4.727 ; 4.727 ; Rise       ; clock           ;
;  saidaSI[12] ; clock      ; 5.164 ; 5.164 ; Rise       ; clock           ;
;  saidaSI[13] ; clock      ; 4.878 ; 4.878 ; Rise       ; clock           ;
;  saidaSI[14] ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaSI[15] ; clock      ; 5.061 ; 5.061 ; Rise       ; clock           ;
; saidaSP[*]   ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  saidaSP[0]  ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  saidaSP[1]  ; clock      ; 5.152 ; 5.152 ; Rise       ; clock           ;
;  saidaSP[2]  ; clock      ; 5.317 ; 5.317 ; Rise       ; clock           ;
;  saidaSP[3]  ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  saidaSP[4]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  saidaSP[5]  ; clock      ; 4.996 ; 4.996 ; Rise       ; clock           ;
;  saidaSP[6]  ; clock      ; 4.995 ; 4.995 ; Rise       ; clock           ;
;  saidaSP[7]  ; clock      ; 4.711 ; 4.711 ; Rise       ; clock           ;
;  saidaSP[8]  ; clock      ; 4.514 ; 4.514 ; Rise       ; clock           ;
;  saidaSP[9]  ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  saidaSP[10] ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  saidaSP[11] ; clock      ; 4.658 ; 4.658 ; Rise       ; clock           ;
;  saidaSP[12] ; clock      ; 4.648 ; 4.648 ; Rise       ; clock           ;
;  saidaSP[13] ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  saidaSP[14] ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  saidaSP[15] ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
; saidaSS[*]   ; clock      ; 3.540 ; 3.540 ; Rise       ; clock           ;
;  saidaSS[0]  ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaSS[1]  ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
;  saidaSS[2]  ; clock      ; 3.660 ; 3.660 ; Rise       ; clock           ;
;  saidaSS[3]  ; clock      ; 3.719 ; 3.719 ; Rise       ; clock           ;
;  saidaSS[4]  ; clock      ; 3.728 ; 3.728 ; Rise       ; clock           ;
;  saidaSS[5]  ; clock      ; 3.696 ; 3.696 ; Rise       ; clock           ;
;  saidaSS[6]  ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaSS[7]  ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaSS[8]  ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaSS[9]  ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  saidaSS[10] ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  saidaSS[11] ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
;  saidaSS[12] ; clock      ; 3.613 ; 3.613 ; Rise       ; clock           ;
;  saidaSS[13] ; clock      ; 3.654 ; 3.654 ; Rise       ; clock           ;
;  saidaSS[14] ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  saidaSS[15] ; clock      ; 3.540 ; 3.540 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+---------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                               ;
+---------------------------------+------------+---------+----------+---------+---------------------+
; Clock                           ; Setup      ; Hold    ; Recovery ; Removal ; Minimum Pulse Width ;
+---------------------------------+------------+---------+----------+---------+---------------------+
; Worst-case Slack                ; -134.889   ; -2.968  ; N/A      ; N/A     ; -2.000              ;
;  EU_Control_System:ECS|OPULA[0] ; -134.889   ; -2.968  ; N/A      ; N/A     ; 0.133               ;
;  clock                          ; -6.282     ; 0.190   ; N/A      ; N/A     ; -2.000              ;
; Design-wide TNS                 ; -13398.895 ; -43.161 ; 0.0      ; 0.0     ; -8096.38            ;
;  EU_Control_System:ECS|OPULA[0] ; -2155.343  ; -43.161 ; N/A      ; N/A     ; 0.000               ;
;  clock                          ; -11243.552 ; 0.000   ; N/A      ; N/A     ; -8096.380           ;
+---------------------------------+------------+---------+----------+---------+---------------------+


+----------------------------------------------------------------------------+
; Setup Times                                                                ;
+----------------+------------+-------+-------+------------+-----------------+
; Data Port      ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+----------------+------------+-------+-------+------------+-----------------+
; entradaAX[*]   ; clock      ; 5.243 ; 5.243 ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 0.125 ; 0.125 ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; 4.146 ; 4.146 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; 4.399 ; 4.399 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; 5.243 ; 5.243 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; 3.848 ; 3.848 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; 4.427 ; 4.427 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; 5.009 ; 5.009 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; 4.612 ; 4.612 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; 4.304 ; 4.304 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; 4.470 ; 4.470 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; 4.211 ; 4.211 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; 4.531 ; 4.531 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; 4.497 ; 4.497 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; 4.700 ; 4.700 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; 5.437 ; 5.437 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; 5.437 ; 5.437 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; 4.690 ; 4.690 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; 4.192 ; 4.192 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; 4.317 ; 4.317 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; 4.745 ; 4.745 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; 4.870 ; 4.870 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; 4.554 ; 4.554 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; 4.244 ; 4.244 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; 4.368 ; 4.368 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; 4.593 ; 4.593 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; 4.179 ; 4.179 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; 4.145 ; 4.145 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; 3.940 ; 3.940 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; 4.352 ; 4.352 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; 4.028 ; 4.028 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; 4.599 ; 4.599 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; 5.216 ; 5.216 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; 5.245 ; 5.245 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; 4.348 ; 4.348 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; 4.755 ; 4.755 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; 4.518 ; 4.518 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; 4.751 ; 4.751 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; 4.267 ; 4.267 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; 4.042 ; 4.042 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; 4.658 ; 4.658 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; 3.316 ; 3.316 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; 3.607 ; 3.607 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; 3.547 ; 3.547 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; 3.598 ; 3.598 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; 3.550 ; 3.550 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; 3.257 ; 3.257 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; 3.410 ; 3.410 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; 3.776 ; 3.776 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; 3.453 ; 3.453 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; 3.921 ; 3.921 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; 2.792 ; 2.792 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; 3.170 ; 3.170 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; 3.162 ; 3.162 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; 2.963 ; 2.963 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; 4.445 ; 4.445 ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; 4.056 ; 4.056 ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; 4.529 ; 4.529 ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; 4.801 ; 4.801 ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; 4.478 ; 4.478 ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; 4.371 ; 4.371 ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; 4.492 ; 4.492 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; 4.161 ; 4.161 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; 4.437 ; 4.437 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; 4.534 ; 4.534 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; 4.435 ; 4.435 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; 4.447 ; 4.447 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; 4.366 ; 4.366 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; 5.119 ; 5.119 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; 4.984 ; 4.984 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; 4.851 ; 4.851 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; 4.759 ; 4.759 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; 4.842 ; 4.842 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; 4.531 ; 4.531 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; 4.745 ; 4.745 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; 4.203 ; 4.203 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; 4.046 ; 4.046 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; 4.429 ; 4.429 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; 3.911 ; 3.911 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; 3.789 ; 3.789 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; 4.469 ; 4.469 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; 5.119 ; 5.119 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; 4.473 ; 4.473 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; 3.430 ; 3.430 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; 2.939 ; 2.939 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; 2.841 ; 2.841 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; 3.084 ; 3.084 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; 2.929 ; 2.929 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; 3.147 ; 3.147 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; 3.171 ; 3.171 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; 3.358 ; 3.358 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; 3.104 ; 3.104 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; 3.430 ; 3.430 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; 2.993 ; 2.993 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; 2.961 ; 2.961 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; 2.946 ; 2.946 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; 2.910 ; 2.910 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; 2.837 ; 2.837 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; 1.270 ; 1.270 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; 1.835 ; 1.835 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; 4.646 ; 4.646 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; 4.615 ; 4.615 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; 4.468 ; 4.468 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; 5.026 ; 5.026 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; 4.799 ; 4.799 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; 4.819 ; 4.819 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; 4.818 ; 4.818 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; 4.197 ; 4.197 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; 4.245 ; 4.245 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; 4.497 ; 4.497 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; 4.226 ; 4.226 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; 4.291 ; 4.291 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; 2.931 ; 2.931 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; 3.151 ; 3.151 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; 3.023 ; 3.023 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; 3.022 ; 3.022 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; 2.664 ; 2.664 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; 2.996 ; 2.996 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; 3.016 ; 3.016 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; 2.955 ; 2.955 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; 3.152 ; 3.152 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; 2.919 ; 2.919 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; 3.202 ; 3.202 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; 3.121 ; 3.121 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; 3.199 ; 3.199 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; 2.914 ; 2.914 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; 3.196 ; 3.196 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; 2.993 ; 2.993 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; 3.427 ; 3.427 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; 3.223 ; 3.223 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; 2.987 ; 2.987 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; 2.952 ; 2.952 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; 3.079 ; 3.079 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; 3.138 ; 3.138 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; 3.140 ; 3.140 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; 3.178 ; 3.178 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; 2.970 ; 2.970 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; 2.655 ; 2.655 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; 3.144 ; 3.144 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; 3.147 ; 3.147 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; 2.969 ; 2.969 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; 3.955 ; 3.955 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; 2.989 ; 2.989 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; 3.460 ; 3.460 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; 3.107 ; 3.107 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; 3.113 ; 3.113 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; 2.949 ; 2.949 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; 2.978 ; 2.978 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; 2.958 ; 2.958 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; 2.988 ; 2.988 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; 3.147 ; 3.147 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; 2.961 ; 2.961 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; 2.987 ; 2.987 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; 3.115 ; 3.115 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; 2.612 ; 2.612 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; 3.063 ; 3.063 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; 2.987 ; 2.987 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; 2.930 ; 2.930 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; 3.460 ; 3.460 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; 3.182 ; 3.182 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; 3.269 ; 3.269 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; 2.990 ; 2.990 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; 2.966 ; 2.966 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; 2.621 ; 2.621 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; 2.961 ; 2.961 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; 2.973 ; 2.973 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; 3.228 ; 3.228 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; 3.222 ; 3.222 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; 2.999 ; 2.999 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; 2.918 ; 2.918 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; 3.269 ; 3.269 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; 2.837 ; 2.837 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; 2.978 ; 2.978 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; 3.017 ; 3.017 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; 2.913 ; 2.913 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; 2.566 ; 2.566 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; 2.844 ; 2.844 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; 3.634 ; 3.634 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; 3.630 ; 3.630 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; 3.655 ; 3.655 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; 3.367 ; 3.367 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; 3.356 ; 3.356 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; 3.623 ; 3.623 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; 3.339 ; 3.339 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; 3.664 ; 3.664 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; 3.633 ; 3.633 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; 3.326 ; 3.326 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; 3.326 ; 3.326 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; 3.678 ; 3.678 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; 3.962 ; 3.962 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; 3.328 ; 3.328 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; 3.315 ; 3.315 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; 4.790 ; 4.790 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; 4.255 ; 4.255 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; 4.777 ; 4.777 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; 4.652 ; 4.652 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; 4.790 ; 4.790 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; 4.581 ; 4.581 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; 4.147 ; 4.147 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; 3.740 ; 3.740 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; 4.061 ; 4.061 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; 3.706 ; 3.706 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; 4.089 ; 4.089 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; 4.271 ; 4.271 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; 3.879 ; 3.879 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; 4.387 ; 4.387 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; 4.436 ; 4.436 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; 4.555 ; 4.555 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; 5.309 ; 5.309 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; 4.386 ; 4.386 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; 4.726 ; 4.726 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; 5.309 ; 5.309 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; 4.918 ; 4.918 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; 4.932 ; 4.932 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; 4.416 ; 4.416 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; 4.031 ; 4.031 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; 4.156 ; 4.156 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; 3.868 ; 3.868 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; 4.009 ; 4.009 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; 4.075 ; 4.075 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; 4.095 ; 4.095 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; 4.548 ; 4.548 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; 4.521 ; 4.521 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; 4.826 ; 4.826 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; 4.566 ; 4.566 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 3.221 ; 3.221 ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; 2.992 ; 2.992 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; 3.086 ; 3.086 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; 3.107 ; 3.107 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; 2.971 ; 2.971 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; 0.276 ; 0.276 ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; 0.331 ; 0.331 ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; 2.950 ; 2.950 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; 2.981 ; 2.981 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; 2.949 ; 2.949 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; 2.686 ; 2.686 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; 3.005 ; 3.005 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; 3.009 ; 3.009 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; 2.955 ; 2.955 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; 3.221 ; 3.221 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; 2.662 ; 2.662 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; 3.104 ; 3.104 ; Rise       ; clock           ;
; reset          ; clock      ; 4.022 ; 4.022 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 5.875 ; 5.875 ; Rise       ; clock           ;
+----------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------+
; Hold Times                                                                   ;
+----------------+------------+--------+--------+------------+-----------------+
; Data Port      ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+----------------+------------+--------+--------+------------+-----------------+
; entradaAX[*]   ; clock      ; 0.322  ; 0.322  ; Rise       ; clock           ;
;  entradaAX[0]  ; clock      ; 0.322  ; 0.322  ; Rise       ; clock           ;
;  entradaAX[1]  ; clock      ; -2.094 ; -2.094 ; Rise       ; clock           ;
;  entradaAX[2]  ; clock      ; -2.445 ; -2.445 ; Rise       ; clock           ;
;  entradaAX[3]  ; clock      ; -2.230 ; -2.230 ; Rise       ; clock           ;
;  entradaAX[4]  ; clock      ; -2.652 ; -2.652 ; Rise       ; clock           ;
;  entradaAX[5]  ; clock      ; -1.955 ; -1.955 ; Rise       ; clock           ;
;  entradaAX[6]  ; clock      ; -2.241 ; -2.241 ; Rise       ; clock           ;
;  entradaAX[7]  ; clock      ; -2.561 ; -2.561 ; Rise       ; clock           ;
;  entradaAX[8]  ; clock      ; -2.381 ; -2.381 ; Rise       ; clock           ;
;  entradaAX[9]  ; clock      ; -2.195 ; -2.195 ; Rise       ; clock           ;
;  entradaAX[10] ; clock      ; -2.301 ; -2.301 ; Rise       ; clock           ;
;  entradaAX[11] ; clock      ; -2.124 ; -2.124 ; Rise       ; clock           ;
;  entradaAX[12] ; clock      ; -2.331 ; -2.331 ; Rise       ; clock           ;
;  entradaAX[13] ; clock      ; -2.286 ; -2.286 ; Rise       ; clock           ;
;  entradaAX[14] ; clock      ; -2.372 ; -2.372 ; Rise       ; clock           ;
;  entradaAX[15] ; clock      ; -2.370 ; -2.370 ; Rise       ; clock           ;
; entradaBP[*]   ; clock      ; -1.946 ; -1.946 ; Rise       ; clock           ;
;  entradaBP[0]  ; clock      ; -2.767 ; -2.767 ; Rise       ; clock           ;
;  entradaBP[1]  ; clock      ; -2.333 ; -2.333 ; Rise       ; clock           ;
;  entradaBP[2]  ; clock      ; -2.124 ; -2.124 ; Rise       ; clock           ;
;  entradaBP[3]  ; clock      ; -2.179 ; -2.179 ; Rise       ; clock           ;
;  entradaBP[4]  ; clock      ; -2.389 ; -2.389 ; Rise       ; clock           ;
;  entradaBP[5]  ; clock      ; -2.439 ; -2.439 ; Rise       ; clock           ;
;  entradaBP[6]  ; clock      ; -2.319 ; -2.319 ; Rise       ; clock           ;
;  entradaBP[7]  ; clock      ; -1.946 ; -1.946 ; Rise       ; clock           ;
;  entradaBP[8]  ; clock      ; -2.126 ; -2.126 ; Rise       ; clock           ;
;  entradaBP[9]  ; clock      ; -2.212 ; -2.212 ; Rise       ; clock           ;
;  entradaBP[10] ; clock      ; -2.271 ; -2.271 ; Rise       ; clock           ;
;  entradaBP[11] ; clock      ; -2.242 ; -2.242 ; Rise       ; clock           ;
;  entradaBP[12] ; clock      ; -2.103 ; -2.103 ; Rise       ; clock           ;
;  entradaBP[13] ; clock      ; -2.070 ; -2.070 ; Rise       ; clock           ;
;  entradaBP[14] ; clock      ; -1.978 ; -1.978 ; Rise       ; clock           ;
;  entradaBP[15] ; clock      ; -2.210 ; -2.210 ; Rise       ; clock           ;
; entradaBX[*]   ; clock      ; -2.000 ; -2.000 ; Rise       ; clock           ;
;  entradaBX[0]  ; clock      ; -2.060 ; -2.060 ; Rise       ; clock           ;
;  entradaBX[1]  ; clock      ; -2.318 ; -2.318 ; Rise       ; clock           ;
;  entradaBX[2]  ; clock      ; -2.251 ; -2.251 ; Rise       ; clock           ;
;  entradaBX[3]  ; clock      ; -2.009 ; -2.009 ; Rise       ; clock           ;
;  entradaBX[4]  ; clock      ; -2.645 ; -2.645 ; Rise       ; clock           ;
;  entradaBX[5]  ; clock      ; -2.729 ; -2.729 ; Rise       ; clock           ;
;  entradaBX[6]  ; clock      ; -2.000 ; -2.000 ; Rise       ; clock           ;
;  entradaBX[7]  ; clock      ; -2.228 ; -2.228 ; Rise       ; clock           ;
;  entradaBX[8]  ; clock      ; -2.017 ; -2.017 ; Rise       ; clock           ;
;  entradaBX[9]  ; clock      ; -2.424 ; -2.424 ; Rise       ; clock           ;
;  entradaBX[10] ; clock      ; -2.341 ; -2.341 ; Rise       ; clock           ;
;  entradaBX[11] ; clock      ; -2.417 ; -2.417 ; Rise       ; clock           ;
;  entradaBX[12] ; clock      ; -2.179 ; -2.179 ; Rise       ; clock           ;
;  entradaBX[13] ; clock      ; -2.064 ; -2.064 ; Rise       ; clock           ;
;  entradaBX[14] ; clock      ; -2.436 ; -2.436 ; Rise       ; clock           ;
;  entradaBX[15] ; clock      ; -2.261 ; -2.261 ; Rise       ; clock           ;
; entradaCS[*]   ; clock      ; -1.365 ; -1.365 ; Rise       ; clock           ;
;  entradaCS[0]  ; clock      ; -1.668 ; -1.668 ; Rise       ; clock           ;
;  entradaCS[1]  ; clock      ; -1.836 ; -1.836 ; Rise       ; clock           ;
;  entradaCS[2]  ; clock      ; -1.783 ; -1.783 ; Rise       ; clock           ;
;  entradaCS[3]  ; clock      ; -1.992 ; -1.992 ; Rise       ; clock           ;
;  entradaCS[4]  ; clock      ; -1.825 ; -1.825 ; Rise       ; clock           ;
;  entradaCS[5]  ; clock      ; -1.775 ; -1.775 ; Rise       ; clock           ;
;  entradaCS[6]  ; clock      ; -1.660 ; -1.660 ; Rise       ; clock           ;
;  entradaCS[7]  ; clock      ; -1.691 ; -1.691 ; Rise       ; clock           ;
;  entradaCS[8]  ; clock      ; -1.902 ; -1.902 ; Rise       ; clock           ;
;  entradaCS[9]  ; clock      ; -1.738 ; -1.738 ; Rise       ; clock           ;
;  entradaCS[10] ; clock      ; -1.772 ; -1.772 ; Rise       ; clock           ;
;  entradaCS[11] ; clock      ; -2.033 ; -2.033 ; Rise       ; clock           ;
;  entradaCS[12] ; clock      ; -1.365 ; -1.365 ; Rise       ; clock           ;
;  entradaCS[13] ; clock      ; -1.542 ; -1.542 ; Rise       ; clock           ;
;  entradaCS[14] ; clock      ; -1.551 ; -1.551 ; Rise       ; clock           ;
;  entradaCS[15] ; clock      ; -1.448 ; -1.448 ; Rise       ; clock           ;
; entradaCX[*]   ; clock      ; -1.942 ; -1.942 ; Rise       ; clock           ;
;  entradaCX[0]  ; clock      ; -2.253 ; -2.253 ; Rise       ; clock           ;
;  entradaCX[1]  ; clock      ; -2.090 ; -2.090 ; Rise       ; clock           ;
;  entradaCX[2]  ; clock      ; -2.358 ; -2.358 ; Rise       ; clock           ;
;  entradaCX[3]  ; clock      ; -1.942 ; -1.942 ; Rise       ; clock           ;
;  entradaCX[4]  ; clock      ; -2.445 ; -2.445 ; Rise       ; clock           ;
;  entradaCX[5]  ; clock      ; -2.296 ; -2.296 ; Rise       ; clock           ;
;  entradaCX[6]  ; clock      ; -2.215 ; -2.215 ; Rise       ; clock           ;
;  entradaCX[7]  ; clock      ; -2.287 ; -2.287 ; Rise       ; clock           ;
;  entradaCX[8]  ; clock      ; -2.093 ; -2.093 ; Rise       ; clock           ;
;  entradaCX[9]  ; clock      ; -2.220 ; -2.220 ; Rise       ; clock           ;
;  entradaCX[10] ; clock      ; -2.288 ; -2.288 ; Rise       ; clock           ;
;  entradaCX[11] ; clock      ; -2.321 ; -2.321 ; Rise       ; clock           ;
;  entradaCX[12] ; clock      ; -1.964 ; -1.964 ; Rise       ; clock           ;
;  entradaCX[13] ; clock      ; -2.231 ; -2.231 ; Rise       ; clock           ;
;  entradaCX[14] ; clock      ; -2.277 ; -2.277 ; Rise       ; clock           ;
;  entradaCX[15] ; clock      ; -2.196 ; -2.196 ; Rise       ; clock           ;
; entradaDI[*]   ; clock      ; -1.885 ; -1.885 ; Rise       ; clock           ;
;  entradaDI[0]  ; clock      ; -2.491 ; -2.491 ; Rise       ; clock           ;
;  entradaDI[1]  ; clock      ; -1.907 ; -1.907 ; Rise       ; clock           ;
;  entradaDI[2]  ; clock      ; -2.199 ; -2.199 ; Rise       ; clock           ;
;  entradaDI[3]  ; clock      ; -2.431 ; -2.431 ; Rise       ; clock           ;
;  entradaDI[4]  ; clock      ; -2.405 ; -2.405 ; Rise       ; clock           ;
;  entradaDI[5]  ; clock      ; -2.409 ; -2.409 ; Rise       ; clock           ;
;  entradaDI[6]  ; clock      ; -2.288 ; -2.288 ; Rise       ; clock           ;
;  entradaDI[7]  ; clock      ; -2.415 ; -2.415 ; Rise       ; clock           ;
;  entradaDI[8]  ; clock      ; -2.122 ; -2.122 ; Rise       ; clock           ;
;  entradaDI[9]  ; clock      ; -2.000 ; -2.000 ; Rise       ; clock           ;
;  entradaDI[10] ; clock      ; -2.230 ; -2.230 ; Rise       ; clock           ;
;  entradaDI[11] ; clock      ; -1.953 ; -1.953 ; Rise       ; clock           ;
;  entradaDI[12] ; clock      ; -1.885 ; -1.885 ; Rise       ; clock           ;
;  entradaDI[13] ; clock      ; -2.251 ; -2.251 ; Rise       ; clock           ;
;  entradaDI[14] ; clock      ; -2.581 ; -2.581 ; Rise       ; clock           ;
;  entradaDI[15] ; clock      ; -2.226 ; -2.226 ; Rise       ; clock           ;
; entradaDS[*]   ; clock      ; -0.291 ; -0.291 ; Rise       ; clock           ;
;  entradaDS[0]  ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  entradaDS[1]  ; clock      ; -1.412 ; -1.412 ; Rise       ; clock           ;
;  entradaDS[2]  ; clock      ; -1.498 ; -1.498 ; Rise       ; clock           ;
;  entradaDS[3]  ; clock      ; -1.425 ; -1.425 ; Rise       ; clock           ;
;  entradaDS[4]  ; clock      ; -1.514 ; -1.514 ; Rise       ; clock           ;
;  entradaDS[5]  ; clock      ; -1.530 ; -1.530 ; Rise       ; clock           ;
;  entradaDS[6]  ; clock      ; -1.601 ; -1.601 ; Rise       ; clock           ;
;  entradaDS[7]  ; clock      ; -1.522 ; -1.522 ; Rise       ; clock           ;
;  entradaDS[8]  ; clock      ; -1.669 ; -1.669 ; Rise       ; clock           ;
;  entradaDS[9]  ; clock      ; -1.479 ; -1.479 ; Rise       ; clock           ;
;  entradaDS[10] ; clock      ; -1.455 ; -1.455 ; Rise       ; clock           ;
;  entradaDS[11] ; clock      ; -1.484 ; -1.484 ; Rise       ; clock           ;
;  entradaDS[12] ; clock      ; -1.476 ; -1.476 ; Rise       ; clock           ;
;  entradaDS[13] ; clock      ; -1.480 ; -1.480 ; Rise       ; clock           ;
;  entradaDS[14] ; clock      ; -0.291 ; -0.291 ; Rise       ; clock           ;
;  entradaDS[15] ; clock      ; -0.586 ; -0.586 ; Rise       ; clock           ;
; entradaDX[*]   ; clock      ; -2.120 ; -2.120 ; Rise       ; clock           ;
;  entradaDX[0]  ; clock      ; -2.415 ; -2.415 ; Rise       ; clock           ;
;  entradaDX[1]  ; clock      ; -2.350 ; -2.350 ; Rise       ; clock           ;
;  entradaDX[2]  ; clock      ; -2.384 ; -2.384 ; Rise       ; clock           ;
;  entradaDX[3]  ; clock      ; -2.490 ; -2.490 ; Rise       ; clock           ;
;  entradaDX[4]  ; clock      ; -2.238 ; -2.238 ; Rise       ; clock           ;
;  entradaDX[5]  ; clock      ; -2.555 ; -2.555 ; Rise       ; clock           ;
;  entradaDX[6]  ; clock      ; -2.462 ; -2.462 ; Rise       ; clock           ;
;  entradaDX[7]  ; clock      ; -2.486 ; -2.486 ; Rise       ; clock           ;
;  entradaDX[8]  ; clock      ; -2.450 ; -2.450 ; Rise       ; clock           ;
;  entradaDX[9]  ; clock      ; -2.120 ; -2.120 ; Rise       ; clock           ;
;  entradaDX[10] ; clock      ; -2.154 ; -2.154 ; Rise       ; clock           ;
;  entradaDX[11] ; clock      ; -2.322 ; -2.322 ; Rise       ; clock           ;
;  entradaDX[12] ; clock      ; -2.139 ; -2.139 ; Rise       ; clock           ;
;  entradaDX[13] ; clock      ; -2.222 ; -2.222 ; Rise       ; clock           ;
;  entradaDX[14] ; clock      ; -2.377 ; -2.377 ; Rise       ; clock           ;
;  entradaDX[15] ; clock      ; -2.191 ; -2.191 ; Rise       ; clock           ;
; entradaES[*]   ; clock      ; -1.358 ; -1.358 ; Rise       ; clock           ;
;  entradaES[0]  ; clock      ; -1.467 ; -1.467 ; Rise       ; clock           ;
;  entradaES[1]  ; clock      ; -1.631 ; -1.631 ; Rise       ; clock           ;
;  entradaES[2]  ; clock      ; -1.555 ; -1.555 ; Rise       ; clock           ;
;  entradaES[3]  ; clock      ; -1.553 ; -1.553 ; Rise       ; clock           ;
;  entradaES[4]  ; clock      ; -1.358 ; -1.358 ; Rise       ; clock           ;
;  entradaES[5]  ; clock      ; -1.527 ; -1.527 ; Rise       ; clock           ;
;  entradaES[6]  ; clock      ; -1.552 ; -1.552 ; Rise       ; clock           ;
;  entradaES[7]  ; clock      ; -1.490 ; -1.490 ; Rise       ; clock           ;
;  entradaES[8]  ; clock      ; -1.639 ; -1.639 ; Rise       ; clock           ;
;  entradaES[9]  ; clock      ; -1.482 ; -1.482 ; Rise       ; clock           ;
;  entradaES[10] ; clock      ; -1.572 ; -1.572 ; Rise       ; clock           ;
;  entradaES[11] ; clock      ; -1.546 ; -1.546 ; Rise       ; clock           ;
;  entradaES[12] ; clock      ; -1.607 ; -1.607 ; Rise       ; clock           ;
;  entradaES[13] ; clock      ; -1.433 ; -1.433 ; Rise       ; clock           ;
;  entradaES[14] ; clock      ; -1.596 ; -1.596 ; Rise       ; clock           ;
;  entradaES[15] ; clock      ; -1.673 ; -1.673 ; Rise       ; clock           ;
; entradaI1[*]   ; clock      ; -1.349 ; -1.349 ; Rise       ; clock           ;
;  entradaI1[0]  ; clock      ; -1.486 ; -1.486 ; Rise       ; clock           ;
;  entradaI1[1]  ; clock      ; -1.672 ; -1.672 ; Rise       ; clock           ;
;  entradaI1[2]  ; clock      ; -1.633 ; -1.633 ; Rise       ; clock           ;
;  entradaI1[3]  ; clock      ; -1.475 ; -1.475 ; Rise       ; clock           ;
;  entradaI1[4]  ; clock      ; -1.447 ; -1.447 ; Rise       ; clock           ;
;  entradaI1[5]  ; clock      ; -1.513 ; -1.513 ; Rise       ; clock           ;
;  entradaI1[6]  ; clock      ; -1.511 ; -1.511 ; Rise       ; clock           ;
;  entradaI1[7]  ; clock      ; -1.563 ; -1.563 ; Rise       ; clock           ;
;  entradaI1[8]  ; clock      ; -1.591 ; -1.591 ; Rise       ; clock           ;
;  entradaI1[9]  ; clock      ; -1.459 ; -1.459 ; Rise       ; clock           ;
;  entradaI1[10] ; clock      ; -1.349 ; -1.349 ; Rise       ; clock           ;
;  entradaI1[11] ; clock      ; -1.625 ; -1.625 ; Rise       ; clock           ;
;  entradaI1[12] ; clock      ; -1.626 ; -1.626 ; Rise       ; clock           ;
;  entradaI1[13] ; clock      ; -1.506 ; -1.506 ; Rise       ; clock           ;
;  entradaI1[14] ; clock      ; -2.043 ; -2.043 ; Rise       ; clock           ;
;  entradaI1[15] ; clock      ; -1.522 ; -1.522 ; Rise       ; clock           ;
; entradaI2[*]   ; clock      ; -1.308 ; -1.308 ; Rise       ; clock           ;
;  entradaI2[0]  ; clock      ; -1.594 ; -1.594 ; Rise       ; clock           ;
;  entradaI2[1]  ; clock      ; -1.598 ; -1.598 ; Rise       ; clock           ;
;  entradaI2[2]  ; clock      ; -1.483 ; -1.483 ; Rise       ; clock           ;
;  entradaI2[3]  ; clock      ; -1.511 ; -1.511 ; Rise       ; clock           ;
;  entradaI2[4]  ; clock      ; -1.491 ; -1.491 ; Rise       ; clock           ;
;  entradaI2[5]  ; clock      ; -1.522 ; -1.522 ; Rise       ; clock           ;
;  entradaI2[6]  ; clock      ; -1.630 ; -1.630 ; Rise       ; clock           ;
;  entradaI2[7]  ; clock      ; -1.493 ; -1.493 ; Rise       ; clock           ;
;  entradaI2[8]  ; clock      ; -1.523 ; -1.523 ; Rise       ; clock           ;
;  entradaI2[9]  ; clock      ; -1.619 ; -1.619 ; Rise       ; clock           ;
;  entradaI2[10] ; clock      ; -1.308 ; -1.308 ; Rise       ; clock           ;
;  entradaI2[11] ; clock      ; -1.552 ; -1.552 ; Rise       ; clock           ;
;  entradaI2[12] ; clock      ; -1.482 ; -1.482 ; Rise       ; clock           ;
;  entradaI2[13] ; clock      ; -1.472 ; -1.472 ; Rise       ; clock           ;
;  entradaI2[14] ; clock      ; -1.704 ; -1.704 ; Rise       ; clock           ;
;  entradaI2[15] ; clock      ; -1.553 ; -1.553 ; Rise       ; clock           ;
; entradaI3[*]   ; clock      ; -1.267 ; -1.267 ; Rise       ; clock           ;
;  entradaI3[0]  ; clock      ; -1.503 ; -1.503 ; Rise       ; clock           ;
;  entradaI3[1]  ; clock      ; -1.457 ; -1.457 ; Rise       ; clock           ;
;  entradaI3[2]  ; clock      ; -1.314 ; -1.314 ; Rise       ; clock           ;
;  entradaI3[3]  ; clock      ; -1.455 ; -1.455 ; Rise       ; clock           ;
;  entradaI3[4]  ; clock      ; -1.508 ; -1.508 ; Rise       ; clock           ;
;  entradaI3[5]  ; clock      ; -1.604 ; -1.604 ; Rise       ; clock           ;
;  entradaI3[6]  ; clock      ; -1.598 ; -1.598 ; Rise       ; clock           ;
;  entradaI3[7]  ; clock      ; -1.513 ; -1.513 ; Rise       ; clock           ;
;  entradaI3[8]  ; clock      ; -1.458 ; -1.458 ; Rise       ; clock           ;
;  entradaI3[9]  ; clock      ; -1.633 ; -1.633 ; Rise       ; clock           ;
;  entradaI3[10] ; clock      ; -1.412 ; -1.412 ; Rise       ; clock           ;
;  entradaI3[11] ; clock      ; -1.480 ; -1.480 ; Rise       ; clock           ;
;  entradaI3[12] ; clock      ; -1.550 ; -1.550 ; Rise       ; clock           ;
;  entradaI3[13] ; clock      ; -1.410 ; -1.410 ; Rise       ; clock           ;
;  entradaI3[14] ; clock      ; -1.267 ; -1.267 ; Rise       ; clock           ;
;  entradaI3[15] ; clock      ; -1.398 ; -1.398 ; Rise       ; clock           ;
; entradaIP[*]   ; clock      ; -1.681 ; -1.681 ; Rise       ; clock           ;
;  entradaIP[0]  ; clock      ; -1.978 ; -1.978 ; Rise       ; clock           ;
;  entradaIP[1]  ; clock      ; -1.833 ; -1.833 ; Rise       ; clock           ;
;  entradaIP[2]  ; clock      ; -1.829 ; -1.829 ; Rise       ; clock           ;
;  entradaIP[3]  ; clock      ; -1.853 ; -1.853 ; Rise       ; clock           ;
;  entradaIP[4]  ; clock      ; -1.724 ; -1.724 ; Rise       ; clock           ;
;  entradaIP[5]  ; clock      ; -1.712 ; -1.712 ; Rise       ; clock           ;
;  entradaIP[6]  ; clock      ; -1.818 ; -1.818 ; Rise       ; clock           ;
;  entradaIP[7]  ; clock      ; -1.691 ; -1.691 ; Rise       ; clock           ;
;  entradaIP[8]  ; clock      ; -1.863 ; -1.863 ; Rise       ; clock           ;
;  entradaIP[9]  ; clock      ; -1.834 ; -1.834 ; Rise       ; clock           ;
;  entradaIP[10] ; clock      ; -1.682 ; -1.682 ; Rise       ; clock           ;
;  entradaIP[11] ; clock      ; -1.681 ; -1.681 ; Rise       ; clock           ;
;  entradaIP[12] ; clock      ; -1.872 ; -1.872 ; Rise       ; clock           ;
;  entradaIP[13] ; clock      ; -1.998 ; -1.998 ; Rise       ; clock           ;
;  entradaIP[14] ; clock      ; -1.684 ; -1.684 ; Rise       ; clock           ;
;  entradaIP[15] ; clock      ; -1.699 ; -1.699 ; Rise       ; clock           ;
; entradaSI[*]   ; clock      ; -1.828 ; -1.828 ; Rise       ; clock           ;
;  entradaSI[0]  ; clock      ; -2.151 ; -2.151 ; Rise       ; clock           ;
;  entradaSI[1]  ; clock      ; -2.406 ; -2.406 ; Rise       ; clock           ;
;  entradaSI[2]  ; clock      ; -2.356 ; -2.356 ; Rise       ; clock           ;
;  entradaSI[3]  ; clock      ; -2.415 ; -2.415 ; Rise       ; clock           ;
;  entradaSI[4]  ; clock      ; -2.334 ; -2.334 ; Rise       ; clock           ;
;  entradaSI[5]  ; clock      ; -2.089 ; -2.089 ; Rise       ; clock           ;
;  entradaSI[6]  ; clock      ; -1.885 ; -1.885 ; Rise       ; clock           ;
;  entradaSI[7]  ; clock      ; -2.014 ; -2.014 ; Rise       ; clock           ;
;  entradaSI[8]  ; clock      ; -1.828 ; -1.828 ; Rise       ; clock           ;
;  entradaSI[9]  ; clock      ; -2.082 ; -2.082 ; Rise       ; clock           ;
;  entradaSI[10] ; clock      ; -2.128 ; -2.128 ; Rise       ; clock           ;
;  entradaSI[11] ; clock      ; -1.934 ; -1.934 ; Rise       ; clock           ;
;  entradaSI[12] ; clock      ; -2.207 ; -2.207 ; Rise       ; clock           ;
;  entradaSI[13] ; clock      ; -2.237 ; -2.237 ; Rise       ; clock           ;
;  entradaSI[14] ; clock      ; -2.318 ; -2.318 ; Rise       ; clock           ;
;  entradaSI[15] ; clock      ; -2.340 ; -2.340 ; Rise       ; clock           ;
; entradaSP[*]   ; clock      ; -1.929 ; -1.929 ; Rise       ; clock           ;
;  entradaSP[0]  ; clock      ; -2.186 ; -2.186 ; Rise       ; clock           ;
;  entradaSP[1]  ; clock      ; -2.379 ; -2.379 ; Rise       ; clock           ;
;  entradaSP[2]  ; clock      ; -2.749 ; -2.749 ; Rise       ; clock           ;
;  entradaSP[3]  ; clock      ; -2.514 ; -2.514 ; Rise       ; clock           ;
;  entradaSP[4]  ; clock      ; -2.507 ; -2.507 ; Rise       ; clock           ;
;  entradaSP[5]  ; clock      ; -2.224 ; -2.224 ; Rise       ; clock           ;
;  entradaSP[6]  ; clock      ; -2.029 ; -2.029 ; Rise       ; clock           ;
;  entradaSP[7]  ; clock      ; -2.084 ; -2.084 ; Rise       ; clock           ;
;  entradaSP[8]  ; clock      ; -1.929 ; -1.929 ; Rise       ; clock           ;
;  entradaSP[9]  ; clock      ; -2.004 ; -2.004 ; Rise       ; clock           ;
;  entradaSP[10] ; clock      ; -2.063 ; -2.063 ; Rise       ; clock           ;
;  entradaSP[11] ; clock      ; -2.039 ; -2.039 ; Rise       ; clock           ;
;  entradaSP[12] ; clock      ; -2.263 ; -2.263 ; Rise       ; clock           ;
;  entradaSP[13] ; clock      ; -2.270 ; -2.270 ; Rise       ; clock           ;
;  entradaSP[14] ; clock      ; -2.396 ; -2.396 ; Rise       ; clock           ;
;  entradaSP[15] ; clock      ; -2.311 ; -2.311 ; Rise       ; clock           ;
; entradaSS[*]   ; clock      ; 0.272  ; 0.272  ; Rise       ; clock           ;
;  entradaSS[0]  ; clock      ; -1.528 ; -1.528 ; Rise       ; clock           ;
;  entradaSS[1]  ; clock      ; -1.602 ; -1.602 ; Rise       ; clock           ;
;  entradaSS[2]  ; clock      ; -1.594 ; -1.594 ; Rise       ; clock           ;
;  entradaSS[3]  ; clock      ; -1.502 ; -1.502 ; Rise       ; clock           ;
;  entradaSS[4]  ; clock      ; 0.272  ; 0.272  ; Rise       ; clock           ;
;  entradaSS[5]  ; clock      ; 0.240  ; 0.240  ; Rise       ; clock           ;
;  entradaSS[6]  ; clock      ; -1.488 ; -1.488 ; Rise       ; clock           ;
;  entradaSS[7]  ; clock      ; -1.510 ; -1.510 ; Rise       ; clock           ;
;  entradaSS[8]  ; clock      ; -1.486 ; -1.486 ; Rise       ; clock           ;
;  entradaSS[9]  ; clock      ; -1.377 ; -1.377 ; Rise       ; clock           ;
;  entradaSS[10] ; clock      ; -1.540 ; -1.540 ; Rise       ; clock           ;
;  entradaSS[11] ; clock      ; -1.541 ; -1.541 ; Rise       ; clock           ;
;  entradaSS[12] ; clock      ; -1.489 ; -1.489 ; Rise       ; clock           ;
;  entradaSS[13] ; clock      ; -1.633 ; -1.633 ; Rise       ; clock           ;
;  entradaSS[14] ; clock      ; -1.354 ; -1.354 ; Rise       ; clock           ;
;  entradaSS[15] ; clock      ; -1.585 ; -1.585 ; Rise       ; clock           ;
; reset          ; clock      ; -0.658 ; -0.658 ; Rise       ; clock           ;
; wDEBUG         ; clock      ; 0.215  ; 0.215  ; Rise       ; clock           ;
+----------------+------------+--------+--------+------------+-----------------+


+----------------------------------------------------------------------------+
; Clock to Output Times                                                      ;
+--------------+------------+--------+--------+------------+-----------------+
; Data Port    ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------+------------+--------+--------+------------+-----------------+
; SFROut[*]    ; clock      ; 8.903  ; 8.903  ; Rise       ; clock           ;
;  SFROut[0]   ; clock      ; 8.156  ; 8.156  ; Rise       ; clock           ;
;  SFROut[1]   ; clock      ; 8.396  ; 8.396  ; Rise       ; clock           ;
;  SFROut[2]   ; clock      ; 8.662  ; 8.662  ; Rise       ; clock           ;
;  SFROut[3]   ; clock      ; 8.449  ; 8.449  ; Rise       ; clock           ;
;  SFROut[4]   ; clock      ; 7.604  ; 7.604  ; Rise       ; clock           ;
;  SFROut[5]   ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  SFROut[6]   ; clock      ; 8.903  ; 8.903  ; Rise       ; clock           ;
;  SFROut[7]   ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  SFROut[8]   ; clock      ; 6.574  ; 6.574  ; Rise       ; clock           ;
;  SFROut[9]   ; clock      ; 7.962  ; 7.962  ; Rise       ; clock           ;
;  SFROut[10]  ; clock      ; 6.594  ; 6.594  ; Rise       ; clock           ;
;  SFROut[11]  ; clock      ; 8.042  ; 8.042  ; Rise       ; clock           ;
;  SFROut[12]  ; clock      ; 6.584  ; 6.584  ; Rise       ; clock           ;
;  SFROut[13]  ; clock      ; 6.800  ; 6.800  ; Rise       ; clock           ;
;  SFROut[14]  ; clock      ; 6.544  ; 6.544  ; Rise       ; clock           ;
;  SFROut[15]  ; clock      ; 6.811  ; 6.811  ; Rise       ; clock           ;
; saidaAX[*]   ; clock      ; 10.616 ; 10.616 ; Rise       ; clock           ;
;  saidaAX[0]  ; clock      ; 8.688  ; 8.688  ; Rise       ; clock           ;
;  saidaAX[1]  ; clock      ; 10.068 ; 10.068 ; Rise       ; clock           ;
;  saidaAX[2]  ; clock      ; 9.633  ; 9.633  ; Rise       ; clock           ;
;  saidaAX[3]  ; clock      ; 8.415  ; 8.415  ; Rise       ; clock           ;
;  saidaAX[4]  ; clock      ; 10.130 ; 10.130 ; Rise       ; clock           ;
;  saidaAX[5]  ; clock      ; 8.157  ; 8.157  ; Rise       ; clock           ;
;  saidaAX[6]  ; clock      ; 9.123  ; 9.123  ; Rise       ; clock           ;
;  saidaAX[7]  ; clock      ; 8.115  ; 8.115  ; Rise       ; clock           ;
;  saidaAX[8]  ; clock      ; 8.454  ; 8.454  ; Rise       ; clock           ;
;  saidaAX[9]  ; clock      ; 9.664  ; 9.664  ; Rise       ; clock           ;
;  saidaAX[10] ; clock      ; 7.909  ; 7.909  ; Rise       ; clock           ;
;  saidaAX[11] ; clock      ; 9.797  ; 9.797  ; Rise       ; clock           ;
;  saidaAX[12] ; clock      ; 10.616 ; 10.616 ; Rise       ; clock           ;
;  saidaAX[13] ; clock      ; 8.902  ; 8.902  ; Rise       ; clock           ;
;  saidaAX[14] ; clock      ; 9.438  ; 9.438  ; Rise       ; clock           ;
;  saidaAX[15] ; clock      ; 8.872  ; 8.872  ; Rise       ; clock           ;
; saidaBP[*]   ; clock      ; 10.037 ; 10.037 ; Rise       ; clock           ;
;  saidaBP[0]  ; clock      ; 8.281  ; 8.281  ; Rise       ; clock           ;
;  saidaBP[1]  ; clock      ; 8.739  ; 8.739  ; Rise       ; clock           ;
;  saidaBP[2]  ; clock      ; 9.111  ; 9.111  ; Rise       ; clock           ;
;  saidaBP[3]  ; clock      ; 9.562  ; 9.562  ; Rise       ; clock           ;
;  saidaBP[4]  ; clock      ; 10.037 ; 10.037 ; Rise       ; clock           ;
;  saidaBP[5]  ; clock      ; 9.386  ; 9.386  ; Rise       ; clock           ;
;  saidaBP[6]  ; clock      ; 9.663  ; 9.663  ; Rise       ; clock           ;
;  saidaBP[7]  ; clock      ; 9.345  ; 9.345  ; Rise       ; clock           ;
;  saidaBP[8]  ; clock      ; 9.006  ; 9.006  ; Rise       ; clock           ;
;  saidaBP[9]  ; clock      ; 8.417  ; 8.417  ; Rise       ; clock           ;
;  saidaBP[10] ; clock      ; 8.184  ; 8.184  ; Rise       ; clock           ;
;  saidaBP[11] ; clock      ; 8.904  ; 8.904  ; Rise       ; clock           ;
;  saidaBP[12] ; clock      ; 8.325  ; 8.325  ; Rise       ; clock           ;
;  saidaBP[13] ; clock      ; 7.894  ; 7.894  ; Rise       ; clock           ;
;  saidaBP[14] ; clock      ; 9.521  ; 9.521  ; Rise       ; clock           ;
;  saidaBP[15] ; clock      ; 8.356  ; 8.356  ; Rise       ; clock           ;
; saidaBX[*]   ; clock      ; 9.294  ; 9.294  ; Rise       ; clock           ;
;  saidaBX[0]  ; clock      ; 9.142  ; 9.142  ; Rise       ; clock           ;
;  saidaBX[1]  ; clock      ; 8.414  ; 8.414  ; Rise       ; clock           ;
;  saidaBX[2]  ; clock      ; 8.537  ; 8.537  ; Rise       ; clock           ;
;  saidaBX[3]  ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  saidaBX[4]  ; clock      ; 8.908  ; 8.908  ; Rise       ; clock           ;
;  saidaBX[5]  ; clock      ; 8.220  ; 8.220  ; Rise       ; clock           ;
;  saidaBX[6]  ; clock      ; 8.798  ; 8.798  ; Rise       ; clock           ;
;  saidaBX[7]  ; clock      ; 8.828  ; 8.828  ; Rise       ; clock           ;
;  saidaBX[8]  ; clock      ; 9.294  ; 9.294  ; Rise       ; clock           ;
;  saidaBX[9]  ; clock      ; 8.736  ; 8.736  ; Rise       ; clock           ;
;  saidaBX[10] ; clock      ; 8.090  ; 8.090  ; Rise       ; clock           ;
;  saidaBX[11] ; clock      ; 8.745  ; 8.745  ; Rise       ; clock           ;
;  saidaBX[12] ; clock      ; 8.398  ; 8.398  ; Rise       ; clock           ;
;  saidaBX[13] ; clock      ; 8.991  ; 8.991  ; Rise       ; clock           ;
;  saidaBX[14] ; clock      ; 9.223  ; 9.223  ; Rise       ; clock           ;
;  saidaBX[15] ; clock      ; 8.587  ; 8.587  ; Rise       ; clock           ;
; saidaCS[*]   ; clock      ; 7.285  ; 7.285  ; Rise       ; clock           ;
;  saidaCS[0]  ; clock      ; 6.948  ; 6.948  ; Rise       ; clock           ;
;  saidaCS[1]  ; clock      ; 6.949  ; 6.949  ; Rise       ; clock           ;
;  saidaCS[2]  ; clock      ; 7.128  ; 7.128  ; Rise       ; clock           ;
;  saidaCS[3]  ; clock      ; 6.916  ; 6.916  ; Rise       ; clock           ;
;  saidaCS[4]  ; clock      ; 7.261  ; 7.261  ; Rise       ; clock           ;
;  saidaCS[5]  ; clock      ; 7.285  ; 7.285  ; Rise       ; clock           ;
;  saidaCS[6]  ; clock      ; 6.911  ; 6.911  ; Rise       ; clock           ;
;  saidaCS[7]  ; clock      ; 7.241  ; 7.241  ; Rise       ; clock           ;
;  saidaCS[8]  ; clock      ; 6.905  ; 6.905  ; Rise       ; clock           ;
;  saidaCS[9]  ; clock      ; 6.944  ; 6.944  ; Rise       ; clock           ;
;  saidaCS[10] ; clock      ; 6.953  ; 6.953  ; Rise       ; clock           ;
;  saidaCS[11] ; clock      ; 6.902  ; 6.902  ; Rise       ; clock           ;
;  saidaCS[12] ; clock      ; 6.839  ; 6.839  ; Rise       ; clock           ;
;  saidaCS[13] ; clock      ; 6.764  ; 6.764  ; Rise       ; clock           ;
;  saidaCS[14] ; clock      ; 6.865  ; 6.865  ; Rise       ; clock           ;
;  saidaCS[15] ; clock      ; 6.465  ; 6.465  ; Rise       ; clock           ;
; saidaCX[*]   ; clock      ; 9.361  ; 9.361  ; Rise       ; clock           ;
;  saidaCX[0]  ; clock      ; 8.847  ; 8.847  ; Rise       ; clock           ;
;  saidaCX[1]  ; clock      ; 8.510  ; 8.510  ; Rise       ; clock           ;
;  saidaCX[2]  ; clock      ; 9.361  ; 9.361  ; Rise       ; clock           ;
;  saidaCX[3]  ; clock      ; 8.625  ; 8.625  ; Rise       ; clock           ;
;  saidaCX[4]  ; clock      ; 8.336  ; 8.336  ; Rise       ; clock           ;
;  saidaCX[5]  ; clock      ; 9.111  ; 9.111  ; Rise       ; clock           ;
;  saidaCX[6]  ; clock      ; 9.213  ; 9.213  ; Rise       ; clock           ;
;  saidaCX[7]  ; clock      ; 8.356  ; 8.356  ; Rise       ; clock           ;
;  saidaCX[8]  ; clock      ; 7.860  ; 7.860  ; Rise       ; clock           ;
;  saidaCX[9]  ; clock      ; 7.960  ; 7.960  ; Rise       ; clock           ;
;  saidaCX[10] ; clock      ; 7.403  ; 7.403  ; Rise       ; clock           ;
;  saidaCX[11] ; clock      ; 8.048  ; 8.048  ; Rise       ; clock           ;
;  saidaCX[12] ; clock      ; 9.251  ; 9.251  ; Rise       ; clock           ;
;  saidaCX[13] ; clock      ; 7.699  ; 7.699  ; Rise       ; clock           ;
;  saidaCX[14] ; clock      ; 8.151  ; 8.151  ; Rise       ; clock           ;
;  saidaCX[15] ; clock      ; 8.410  ; 8.410  ; Rise       ; clock           ;
; saidaDI[*]   ; clock      ; 10.074 ; 10.074 ; Rise       ; clock           ;
;  saidaDI[0]  ; clock      ; 8.451  ; 8.451  ; Rise       ; clock           ;
;  saidaDI[1]  ; clock      ; 7.665  ; 7.665  ; Rise       ; clock           ;
;  saidaDI[2]  ; clock      ; 8.876  ; 8.876  ; Rise       ; clock           ;
;  saidaDI[3]  ; clock      ; 8.623  ; 8.623  ; Rise       ; clock           ;
;  saidaDI[4]  ; clock      ; 9.000  ; 9.000  ; Rise       ; clock           ;
;  saidaDI[5]  ; clock      ; 8.943  ; 8.943  ; Rise       ; clock           ;
;  saidaDI[6]  ; clock      ; 8.490  ; 8.490  ; Rise       ; clock           ;
;  saidaDI[7]  ; clock      ; 8.347  ; 8.347  ; Rise       ; clock           ;
;  saidaDI[8]  ; clock      ; 8.398  ; 8.398  ; Rise       ; clock           ;
;  saidaDI[9]  ; clock      ; 8.764  ; 8.764  ; Rise       ; clock           ;
;  saidaDI[10] ; clock      ; 8.885  ; 8.885  ; Rise       ; clock           ;
;  saidaDI[11] ; clock      ; 8.525  ; 8.525  ; Rise       ; clock           ;
;  saidaDI[12] ; clock      ; 8.172  ; 8.172  ; Rise       ; clock           ;
;  saidaDI[13] ; clock      ; 8.403  ; 8.403  ; Rise       ; clock           ;
;  saidaDI[14] ; clock      ; 8.447  ; 8.447  ; Rise       ; clock           ;
;  saidaDI[15] ; clock      ; 10.074 ; 10.074 ; Rise       ; clock           ;
; saidaDS[*]   ; clock      ; 7.097  ; 7.097  ; Rise       ; clock           ;
;  saidaDS[0]  ; clock      ; 6.506  ; 6.506  ; Rise       ; clock           ;
;  saidaDS[1]  ; clock      ; 7.097  ; 7.097  ; Rise       ; clock           ;
;  saidaDS[2]  ; clock      ; 6.711  ; 6.711  ; Rise       ; clock           ;
;  saidaDS[3]  ; clock      ; 6.592  ; 6.592  ; Rise       ; clock           ;
;  saidaDS[4]  ; clock      ; 6.651  ; 6.651  ; Rise       ; clock           ;
;  saidaDS[5]  ; clock      ; 6.676  ; 6.676  ; Rise       ; clock           ;
;  saidaDS[6]  ; clock      ; 6.621  ; 6.621  ; Rise       ; clock           ;
;  saidaDS[7]  ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
;  saidaDS[8]  ; clock      ; 6.874  ; 6.874  ; Rise       ; clock           ;
;  saidaDS[9]  ; clock      ; 6.862  ; 6.862  ; Rise       ; clock           ;
;  saidaDS[10] ; clock      ; 6.893  ; 6.893  ; Rise       ; clock           ;
;  saidaDS[11] ; clock      ; 6.204  ; 6.204  ; Rise       ; clock           ;
;  saidaDS[12] ; clock      ; 6.524  ; 6.524  ; Rise       ; clock           ;
;  saidaDS[13] ; clock      ; 6.555  ; 6.555  ; Rise       ; clock           ;
;  saidaDS[14] ; clock      ; 6.253  ; 6.253  ; Rise       ; clock           ;
;  saidaDS[15] ; clock      ; 6.522  ; 6.522  ; Rise       ; clock           ;
; saidaDX[*]   ; clock      ; 9.744  ; 9.744  ; Rise       ; clock           ;
;  saidaDX[0]  ; clock      ; 9.660  ; 9.660  ; Rise       ; clock           ;
;  saidaDX[1]  ; clock      ; 8.963  ; 8.963  ; Rise       ; clock           ;
;  saidaDX[2]  ; clock      ; 8.702  ; 8.702  ; Rise       ; clock           ;
;  saidaDX[3]  ; clock      ; 8.655  ; 8.655  ; Rise       ; clock           ;
;  saidaDX[4]  ; clock      ; 8.649  ; 8.649  ; Rise       ; clock           ;
;  saidaDX[5]  ; clock      ; 7.972  ; 7.972  ; Rise       ; clock           ;
;  saidaDX[6]  ; clock      ; 9.626  ; 9.626  ; Rise       ; clock           ;
;  saidaDX[7]  ; clock      ; 9.744  ; 9.744  ; Rise       ; clock           ;
;  saidaDX[8]  ; clock      ; 8.894  ; 8.894  ; Rise       ; clock           ;
;  saidaDX[9]  ; clock      ; 9.425  ; 9.425  ; Rise       ; clock           ;
;  saidaDX[10] ; clock      ; 7.620  ; 7.620  ; Rise       ; clock           ;
;  saidaDX[11] ; clock      ; 8.273  ; 8.273  ; Rise       ; clock           ;
;  saidaDX[12] ; clock      ; 8.372  ; 8.372  ; Rise       ; clock           ;
;  saidaDX[13] ; clock      ; 8.264  ; 8.264  ; Rise       ; clock           ;
;  saidaDX[14] ; clock      ; 9.291  ; 9.291  ; Rise       ; clock           ;
;  saidaDX[15] ; clock      ; 8.747  ; 8.747  ; Rise       ; clock           ;
; saidaES[*]   ; clock      ; 6.798  ; 6.798  ; Rise       ; clock           ;
;  saidaES[0]  ; clock      ; 6.600  ; 6.600  ; Rise       ; clock           ;
;  saidaES[1]  ; clock      ; 6.236  ; 6.236  ; Rise       ; clock           ;
;  saidaES[2]  ; clock      ; 6.585  ; 6.585  ; Rise       ; clock           ;
;  saidaES[3]  ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaES[4]  ; clock      ; 6.546  ; 6.546  ; Rise       ; clock           ;
;  saidaES[5]  ; clock      ; 6.578  ; 6.578  ; Rise       ; clock           ;
;  saidaES[6]  ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaES[7]  ; clock      ; 6.571  ; 6.571  ; Rise       ; clock           ;
;  saidaES[8]  ; clock      ; 6.520  ; 6.520  ; Rise       ; clock           ;
;  saidaES[9]  ; clock      ; 6.499  ; 6.499  ; Rise       ; clock           ;
;  saidaES[10] ; clock      ; 6.470  ; 6.470  ; Rise       ; clock           ;
;  saidaES[11] ; clock      ; 6.798  ; 6.798  ; Rise       ; clock           ;
;  saidaES[12] ; clock      ; 6.745  ; 6.745  ; Rise       ; clock           ;
;  saidaES[13] ; clock      ; 6.768  ; 6.768  ; Rise       ; clock           ;
;  saidaES[14] ; clock      ; 6.583  ; 6.583  ; Rise       ; clock           ;
;  saidaES[15] ; clock      ; 6.783  ; 6.783  ; Rise       ; clock           ;
; saidaI1[*]   ; clock      ; 7.014  ; 7.014  ; Rise       ; clock           ;
;  saidaI1[0]  ; clock      ; 6.736  ; 6.736  ; Rise       ; clock           ;
;  saidaI1[1]  ; clock      ; 6.932  ; 6.932  ; Rise       ; clock           ;
;  saidaI1[2]  ; clock      ; 6.754  ; 6.754  ; Rise       ; clock           ;
;  saidaI1[3]  ; clock      ; 6.748  ; 6.748  ; Rise       ; clock           ;
;  saidaI1[4]  ; clock      ; 6.568  ; 6.568  ; Rise       ; clock           ;
;  saidaI1[5]  ; clock      ; 6.787  ; 6.787  ; Rise       ; clock           ;
;  saidaI1[6]  ; clock      ; 7.014  ; 7.014  ; Rise       ; clock           ;
;  saidaI1[7]  ; clock      ; 6.820  ; 6.820  ; Rise       ; clock           ;
;  saidaI1[8]  ; clock      ; 6.540  ; 6.540  ; Rise       ; clock           ;
;  saidaI1[9]  ; clock      ; 6.572  ; 6.572  ; Rise       ; clock           ;
;  saidaI1[10] ; clock      ; 6.408  ; 6.408  ; Rise       ; clock           ;
;  saidaI1[11] ; clock      ; 6.548  ; 6.548  ; Rise       ; clock           ;
;  saidaI1[12] ; clock      ; 6.508  ; 6.508  ; Rise       ; clock           ;
;  saidaI1[13] ; clock      ; 6.521  ; 6.521  ; Rise       ; clock           ;
;  saidaI1[14] ; clock      ; 6.371  ; 6.371  ; Rise       ; clock           ;
;  saidaI1[15] ; clock      ; 6.535  ; 6.535  ; Rise       ; clock           ;
; saidaI2[*]   ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  saidaI2[0]  ; clock      ; 6.547  ; 6.547  ; Rise       ; clock           ;
;  saidaI2[1]  ; clock      ; 6.575  ; 6.575  ; Rise       ; clock           ;
;  saidaI2[2]  ; clock      ; 6.538  ; 6.538  ; Rise       ; clock           ;
;  saidaI2[3]  ; clock      ; 6.233  ; 6.233  ; Rise       ; clock           ;
;  saidaI2[4]  ; clock      ; 6.531  ; 6.531  ; Rise       ; clock           ;
;  saidaI2[5]  ; clock      ; 6.487  ; 6.487  ; Rise       ; clock           ;
;  saidaI2[6]  ; clock      ; 6.529  ; 6.529  ; Rise       ; clock           ;
;  saidaI2[7]  ; clock      ; 6.543  ; 6.543  ; Rise       ; clock           ;
;  saidaI2[8]  ; clock      ; 6.251  ; 6.251  ; Rise       ; clock           ;
;  saidaI2[9]  ; clock      ; 6.244  ; 6.244  ; Rise       ; clock           ;
;  saidaI2[10] ; clock      ; 6.617  ; 6.617  ; Rise       ; clock           ;
;  saidaI2[11] ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  saidaI2[12] ; clock      ; 6.291  ; 6.291  ; Rise       ; clock           ;
;  saidaI2[13] ; clock      ; 6.521  ; 6.521  ; Rise       ; clock           ;
;  saidaI2[14] ; clock      ; 6.579  ; 6.579  ; Rise       ; clock           ;
;  saidaI2[15] ; clock      ; 6.623  ; 6.623  ; Rise       ; clock           ;
; saidaI3[*]   ; clock      ; 6.868  ; 6.868  ; Rise       ; clock           ;
;  saidaI3[0]  ; clock      ; 6.297  ; 6.297  ; Rise       ; clock           ;
;  saidaI3[1]  ; clock      ; 6.838  ; 6.838  ; Rise       ; clock           ;
;  saidaI3[2]  ; clock      ; 6.610  ; 6.610  ; Rise       ; clock           ;
;  saidaI3[3]  ; clock      ; 6.601  ; 6.601  ; Rise       ; clock           ;
;  saidaI3[4]  ; clock      ; 6.868  ; 6.868  ; Rise       ; clock           ;
;  saidaI3[5]  ; clock      ; 6.585  ; 6.585  ; Rise       ; clock           ;
;  saidaI3[6]  ; clock      ; 6.673  ; 6.673  ; Rise       ; clock           ;
;  saidaI3[7]  ; clock      ; 6.509  ; 6.509  ; Rise       ; clock           ;
;  saidaI3[8]  ; clock      ; 6.581  ; 6.581  ; Rise       ; clock           ;
;  saidaI3[9]  ; clock      ; 6.613  ; 6.613  ; Rise       ; clock           ;
;  saidaI3[10] ; clock      ; 6.288  ; 6.288  ; Rise       ; clock           ;
;  saidaI3[11] ; clock      ; 6.583  ; 6.583  ; Rise       ; clock           ;
;  saidaI3[12] ; clock      ; 6.546  ; 6.546  ; Rise       ; clock           ;
;  saidaI3[13] ; clock      ; 6.587  ; 6.587  ; Rise       ; clock           ;
;  saidaI3[14] ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  saidaI3[15] ; clock      ; 6.288  ; 6.288  ; Rise       ; clock           ;
; saidaIP[*]   ; clock      ; 10.550 ; 10.550 ; Rise       ; clock           ;
;  saidaIP[0]  ; clock      ; 9.159  ; 9.159  ; Rise       ; clock           ;
;  saidaIP[1]  ; clock      ; 8.509  ; 8.509  ; Rise       ; clock           ;
;  saidaIP[2]  ; clock      ; 8.181  ; 8.181  ; Rise       ; clock           ;
;  saidaIP[3]  ; clock      ; 8.417  ; 8.417  ; Rise       ; clock           ;
;  saidaIP[4]  ; clock      ; 10.550 ; 10.550 ; Rise       ; clock           ;
;  saidaIP[5]  ; clock      ; 8.306  ; 8.306  ; Rise       ; clock           ;
;  saidaIP[6]  ; clock      ; 8.208  ; 8.208  ; Rise       ; clock           ;
;  saidaIP[7]  ; clock      ; 9.590  ; 9.590  ; Rise       ; clock           ;
;  saidaIP[8]  ; clock      ; 6.624  ; 6.624  ; Rise       ; clock           ;
;  saidaIP[9]  ; clock      ; 6.736  ; 6.736  ; Rise       ; clock           ;
;  saidaIP[10] ; clock      ; 6.382  ; 6.382  ; Rise       ; clock           ;
;  saidaIP[11] ; clock      ; 6.387  ; 6.387  ; Rise       ; clock           ;
;  saidaIP[12] ; clock      ; 6.673  ; 6.673  ; Rise       ; clock           ;
;  saidaIP[13] ; clock      ; 6.753  ; 6.753  ; Rise       ; clock           ;
;  saidaIP[14] ; clock      ; 6.731  ; 6.731  ; Rise       ; clock           ;
;  saidaIP[15] ; clock      ; 6.421  ; 6.421  ; Rise       ; clock           ;
; saidaSI[*]   ; clock      ; 10.357 ; 10.357 ; Rise       ; clock           ;
;  saidaSI[0]  ; clock      ; 8.144  ; 8.144  ; Rise       ; clock           ;
;  saidaSI[1]  ; clock      ; 8.464  ; 8.464  ; Rise       ; clock           ;
;  saidaSI[2]  ; clock      ; 9.602  ; 9.602  ; Rise       ; clock           ;
;  saidaSI[3]  ; clock      ; 8.525  ; 8.525  ; Rise       ; clock           ;
;  saidaSI[4]  ; clock      ; 9.472  ; 9.472  ; Rise       ; clock           ;
;  saidaSI[5]  ; clock      ; 10.357 ; 10.357 ; Rise       ; clock           ;
;  saidaSI[6]  ; clock      ; 9.117  ; 9.117  ; Rise       ; clock           ;
;  saidaSI[7]  ; clock      ; 8.457  ; 8.457  ; Rise       ; clock           ;
;  saidaSI[8]  ; clock      ; 8.814  ; 8.814  ; Rise       ; clock           ;
;  saidaSI[9]  ; clock      ; 7.990  ; 7.990  ; Rise       ; clock           ;
;  saidaSI[10] ; clock      ; 8.823  ; 8.823  ; Rise       ; clock           ;
;  saidaSI[11] ; clock      ; 8.653  ; 8.653  ; Rise       ; clock           ;
;  saidaSI[12] ; clock      ; 9.331  ; 9.331  ; Rise       ; clock           ;
;  saidaSI[13] ; clock      ; 9.003  ; 9.003  ; Rise       ; clock           ;
;  saidaSI[14] ; clock      ; 7.815  ; 7.815  ; Rise       ; clock           ;
;  saidaSI[15] ; clock      ; 9.217  ; 9.217  ; Rise       ; clock           ;
; saidaSP[*]   ; clock      ; 9.828  ; 9.828  ; Rise       ; clock           ;
;  saidaSP[0]  ; clock      ; 8.405  ; 8.405  ; Rise       ; clock           ;
;  saidaSP[1]  ; clock      ; 9.353  ; 9.353  ; Rise       ; clock           ;
;  saidaSP[2]  ; clock      ; 9.826  ; 9.826  ; Rise       ; clock           ;
;  saidaSP[3]  ; clock      ; 9.828  ; 9.828  ; Rise       ; clock           ;
;  saidaSP[4]  ; clock      ; 8.472  ; 8.472  ; Rise       ; clock           ;
;  saidaSP[5]  ; clock      ; 9.135  ; 9.135  ; Rise       ; clock           ;
;  saidaSP[6]  ; clock      ; 9.125  ; 9.125  ; Rise       ; clock           ;
;  saidaSP[7]  ; clock      ; 8.691  ; 8.691  ; Rise       ; clock           ;
;  saidaSP[8]  ; clock      ; 8.121  ; 8.121  ; Rise       ; clock           ;
;  saidaSP[9]  ; clock      ; 8.048  ; 8.048  ; Rise       ; clock           ;
;  saidaSP[10] ; clock      ; 8.480  ; 8.480  ; Rise       ; clock           ;
;  saidaSP[11] ; clock      ; 8.508  ; 8.508  ; Rise       ; clock           ;
;  saidaSP[12] ; clock      ; 8.576  ; 8.576  ; Rise       ; clock           ;
;  saidaSP[13] ; clock      ; 7.792  ; 7.792  ; Rise       ; clock           ;
;  saidaSP[14] ; clock      ; 8.805  ; 8.805  ; Rise       ; clock           ;
;  saidaSP[15] ; clock      ; 8.946  ; 8.946  ; Rise       ; clock           ;
; saidaSS[*]   ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
;  saidaSS[0]  ; clock      ; 6.537  ; 6.537  ; Rise       ; clock           ;
;  saidaSS[1]  ; clock      ; 6.404  ; 6.404  ; Rise       ; clock           ;
;  saidaSS[2]  ; clock      ; 6.502  ; 6.502  ; Rise       ; clock           ;
;  saidaSS[3]  ; clock      ; 6.558  ; 6.558  ; Rise       ; clock           ;
;  saidaSS[4]  ; clock      ; 6.591  ; 6.591  ; Rise       ; clock           ;
;  saidaSS[5]  ; clock      ; 6.545  ; 6.545  ; Rise       ; clock           ;
;  saidaSS[6]  ; clock      ; 6.568  ; 6.568  ; Rise       ; clock           ;
;  saidaSS[7]  ; clock      ; 6.550  ; 6.550  ; Rise       ; clock           ;
;  saidaSS[8]  ; clock      ; 6.558  ; 6.558  ; Rise       ; clock           ;
;  saidaSS[9]  ; clock      ; 6.492  ; 6.492  ; Rise       ; clock           ;
;  saidaSS[10] ; clock      ; 6.593  ; 6.593  ; Rise       ; clock           ;
;  saidaSS[11] ; clock      ; 6.677  ; 6.677  ; Rise       ; clock           ;
;  saidaSS[12] ; clock      ; 6.379  ; 6.379  ; Rise       ; clock           ;
;  saidaSS[13] ; clock      ; 6.485  ; 6.485  ; Rise       ; clock           ;
;  saidaSS[14] ; clock      ; 6.492  ; 6.492  ; Rise       ; clock           ;
;  saidaSS[15] ; clock      ; 6.215  ; 6.215  ; Rise       ; clock           ;
+--------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+--------------+------------+-------+-------+------------+-----------------+
; Data Port    ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------+------------+-------+-------+------------+-----------------+
; SFROut[*]    ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  SFROut[0]   ; clock      ; 4.557 ; 4.557 ; Rise       ; clock           ;
;  SFROut[1]   ; clock      ; 4.666 ; 4.666 ; Rise       ; clock           ;
;  SFROut[2]   ; clock      ; 4.800 ; 4.800 ; Rise       ; clock           ;
;  SFROut[3]   ; clock      ; 4.682 ; 4.682 ; Rise       ; clock           ;
;  SFROut[4]   ; clock      ; 4.225 ; 4.225 ; Rise       ; clock           ;
;  SFROut[5]   ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  SFROut[6]   ; clock      ; 4.822 ; 4.822 ; Rise       ; clock           ;
;  SFROut[7]   ; clock      ; 4.881 ; 4.881 ; Rise       ; clock           ;
;  SFROut[8]   ; clock      ; 3.789 ; 3.789 ; Rise       ; clock           ;
;  SFROut[9]   ; clock      ; 4.453 ; 4.453 ; Rise       ; clock           ;
;  SFROut[10]  ; clock      ; 3.813 ; 3.813 ; Rise       ; clock           ;
;  SFROut[11]  ; clock      ; 4.463 ; 4.463 ; Rise       ; clock           ;
;  SFROut[12]  ; clock      ; 3.803 ; 3.803 ; Rise       ; clock           ;
;  SFROut[13]  ; clock      ; 3.902 ; 3.902 ; Rise       ; clock           ;
;  SFROut[14]  ; clock      ; 3.763 ; 3.763 ; Rise       ; clock           ;
;  SFROut[15]  ; clock      ; 3.912 ; 3.912 ; Rise       ; clock           ;
; saidaAX[*]   ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  saidaAX[0]  ; clock      ; 4.795 ; 4.795 ; Rise       ; clock           ;
;  saidaAX[1]  ; clock      ; 5.512 ; 5.512 ; Rise       ; clock           ;
;  saidaAX[2]  ; clock      ; 5.234 ; 5.234 ; Rise       ; clock           ;
;  saidaAX[3]  ; clock      ; 4.686 ; 4.686 ; Rise       ; clock           ;
;  saidaAX[4]  ; clock      ; 5.456 ; 5.456 ; Rise       ; clock           ;
;  saidaAX[5]  ; clock      ; 4.488 ; 4.488 ; Rise       ; clock           ;
;  saidaAX[6]  ; clock      ; 4.921 ; 4.921 ; Rise       ; clock           ;
;  saidaAX[7]  ; clock      ; 4.621 ; 4.621 ; Rise       ; clock           ;
;  saidaAX[8]  ; clock      ; 4.706 ; 4.706 ; Rise       ; clock           ;
;  saidaAX[9]  ; clock      ; 5.168 ; 5.168 ; Rise       ; clock           ;
;  saidaAX[10] ; clock      ; 4.393 ; 4.393 ; Rise       ; clock           ;
;  saidaAX[11] ; clock      ; 5.356 ; 5.356 ; Rise       ; clock           ;
;  saidaAX[12] ; clock      ; 5.821 ; 5.821 ; Rise       ; clock           ;
;  saidaAX[13] ; clock      ; 4.956 ; 4.956 ; Rise       ; clock           ;
;  saidaAX[14] ; clock      ; 5.169 ; 5.169 ; Rise       ; clock           ;
;  saidaAX[15] ; clock      ; 4.887 ; 4.887 ; Rise       ; clock           ;
; saidaBP[*]   ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  saidaBP[0]  ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  saidaBP[1]  ; clock      ; 4.823 ; 4.823 ; Rise       ; clock           ;
;  saidaBP[2]  ; clock      ; 4.923 ; 4.923 ; Rise       ; clock           ;
;  saidaBP[3]  ; clock      ; 5.173 ; 5.173 ; Rise       ; clock           ;
;  saidaBP[4]  ; clock      ; 5.407 ; 5.407 ; Rise       ; clock           ;
;  saidaBP[5]  ; clock      ; 5.174 ; 5.174 ; Rise       ; clock           ;
;  saidaBP[6]  ; clock      ; 5.293 ; 5.293 ; Rise       ; clock           ;
;  saidaBP[7]  ; clock      ; 5.050 ; 5.050 ; Rise       ; clock           ;
;  saidaBP[8]  ; clock      ; 4.968 ; 4.968 ; Rise       ; clock           ;
;  saidaBP[9]  ; clock      ; 4.589 ; 4.589 ; Rise       ; clock           ;
;  saidaBP[10] ; clock      ; 4.551 ; 4.551 ; Rise       ; clock           ;
;  saidaBP[11] ; clock      ; 4.914 ; 4.914 ; Rise       ; clock           ;
;  saidaBP[12] ; clock      ; 4.678 ; 4.678 ; Rise       ; clock           ;
;  saidaBP[13] ; clock      ; 4.415 ; 4.415 ; Rise       ; clock           ;
;  saidaBP[14] ; clock      ; 5.181 ; 5.181 ; Rise       ; clock           ;
;  saidaBP[15] ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
; saidaBX[*]   ; clock      ; 4.483 ; 4.483 ; Rise       ; clock           ;
;  saidaBX[0]  ; clock      ; 5.054 ; 5.054 ; Rise       ; clock           ;
;  saidaBX[1]  ; clock      ; 4.669 ; 4.669 ; Rise       ; clock           ;
;  saidaBX[2]  ; clock      ; 4.701 ; 4.701 ; Rise       ; clock           ;
;  saidaBX[3]  ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  saidaBX[4]  ; clock      ; 4.948 ; 4.948 ; Rise       ; clock           ;
;  saidaBX[5]  ; clock      ; 4.565 ; 4.565 ; Rise       ; clock           ;
;  saidaBX[6]  ; clock      ; 4.816 ; 4.816 ; Rise       ; clock           ;
;  saidaBX[7]  ; clock      ; 4.782 ; 4.782 ; Rise       ; clock           ;
;  saidaBX[8]  ; clock      ; 5.120 ; 5.120 ; Rise       ; clock           ;
;  saidaBX[9]  ; clock      ; 4.834 ; 4.834 ; Rise       ; clock           ;
;  saidaBX[10] ; clock      ; 4.483 ; 4.483 ; Rise       ; clock           ;
;  saidaBX[11] ; clock      ; 4.847 ; 4.847 ; Rise       ; clock           ;
;  saidaBX[12] ; clock      ; 4.598 ; 4.598 ; Rise       ; clock           ;
;  saidaBX[13] ; clock      ; 4.964 ; 4.964 ; Rise       ; clock           ;
;  saidaBX[14] ; clock      ; 5.148 ; 5.148 ; Rise       ; clock           ;
;  saidaBX[15] ; clock      ; 4.730 ; 4.730 ; Rise       ; clock           ;
; saidaCS[*]   ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
;  saidaCS[0]  ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  saidaCS[1]  ; clock      ; 3.894 ; 3.894 ; Rise       ; clock           ;
;  saidaCS[2]  ; clock      ; 4.011 ; 4.011 ; Rise       ; clock           ;
;  saidaCS[3]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaCS[4]  ; clock      ; 4.051 ; 4.051 ; Rise       ; clock           ;
;  saidaCS[5]  ; clock      ; 4.073 ; 4.073 ; Rise       ; clock           ;
;  saidaCS[6]  ; clock      ; 3.857 ; 3.857 ; Rise       ; clock           ;
;  saidaCS[7]  ; clock      ; 4.030 ; 4.030 ; Rise       ; clock           ;
;  saidaCS[8]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaCS[9]  ; clock      ; 3.888 ; 3.888 ; Rise       ; clock           ;
;  saidaCS[10] ; clock      ; 3.899 ; 3.899 ; Rise       ; clock           ;
;  saidaCS[11] ; clock      ; 3.862 ; 3.862 ; Rise       ; clock           ;
;  saidaCS[12] ; clock      ; 3.915 ; 3.915 ; Rise       ; clock           ;
;  saidaCS[13] ; clock      ; 3.831 ; 3.831 ; Rise       ; clock           ;
;  saidaCS[14] ; clock      ; 3.950 ; 3.950 ; Rise       ; clock           ;
;  saidaCS[15] ; clock      ; 3.687 ; 3.687 ; Rise       ; clock           ;
; saidaCX[*]   ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
;  saidaCX[0]  ; clock      ; 4.867 ; 4.867 ; Rise       ; clock           ;
;  saidaCX[1]  ; clock      ; 4.743 ; 4.743 ; Rise       ; clock           ;
;  saidaCX[2]  ; clock      ; 4.996 ; 4.996 ; Rise       ; clock           ;
;  saidaCX[3]  ; clock      ; 4.768 ; 4.768 ; Rise       ; clock           ;
;  saidaCX[4]  ; clock      ; 4.584 ; 4.584 ; Rise       ; clock           ;
;  saidaCX[5]  ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  saidaCX[6]  ; clock      ; 5.041 ; 5.041 ; Rise       ; clock           ;
;  saidaCX[7]  ; clock      ; 4.666 ; 4.666 ; Rise       ; clock           ;
;  saidaCX[8]  ; clock      ; 4.318 ; 4.318 ; Rise       ; clock           ;
;  saidaCX[9]  ; clock      ; 4.541 ; 4.541 ; Rise       ; clock           ;
;  saidaCX[10] ; clock      ; 4.172 ; 4.172 ; Rise       ; clock           ;
;  saidaCX[11] ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  saidaCX[12] ; clock      ; 5.059 ; 5.059 ; Rise       ; clock           ;
;  saidaCX[13] ; clock      ; 4.323 ; 4.323 ; Rise       ; clock           ;
;  saidaCX[14] ; clock      ; 4.522 ; 4.522 ; Rise       ; clock           ;
;  saidaCX[15] ; clock      ; 4.680 ; 4.680 ; Rise       ; clock           ;
; saidaDI[*]   ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  saidaDI[0]  ; clock      ; 4.702 ; 4.702 ; Rise       ; clock           ;
;  saidaDI[1]  ; clock      ; 4.283 ; 4.283 ; Rise       ; clock           ;
;  saidaDI[2]  ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  saidaDI[3]  ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  saidaDI[4]  ; clock      ; 4.960 ; 4.960 ; Rise       ; clock           ;
;  saidaDI[5]  ; clock      ; 4.936 ; 4.936 ; Rise       ; clock           ;
;  saidaDI[6]  ; clock      ; 4.733 ; 4.733 ; Rise       ; clock           ;
;  saidaDI[7]  ; clock      ; 4.693 ; 4.693 ; Rise       ; clock           ;
;  saidaDI[8]  ; clock      ; 4.657 ; 4.657 ; Rise       ; clock           ;
;  saidaDI[9]  ; clock      ; 4.841 ; 4.841 ; Rise       ; clock           ;
;  saidaDI[10] ; clock      ; 4.837 ; 4.837 ; Rise       ; clock           ;
;  saidaDI[11] ; clock      ; 4.650 ; 4.650 ; Rise       ; clock           ;
;  saidaDI[12] ; clock      ; 4.561 ; 4.561 ; Rise       ; clock           ;
;  saidaDI[13] ; clock      ; 4.677 ; 4.677 ; Rise       ; clock           ;
;  saidaDI[14] ; clock      ; 4.683 ; 4.683 ; Rise       ; clock           ;
;  saidaDI[15] ; clock      ; 5.423 ; 5.423 ; Rise       ; clock           ;
; saidaDS[*]   ; clock      ; 3.530 ; 3.530 ; Rise       ; clock           ;
;  saidaDS[0]  ; clock      ; 3.720 ; 3.720 ; Rise       ; clock           ;
;  saidaDS[1]  ; clock      ; 4.043 ; 4.043 ; Rise       ; clock           ;
;  saidaDS[2]  ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  saidaDS[3]  ; clock      ; 3.816 ; 3.816 ; Rise       ; clock           ;
;  saidaDS[4]  ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  saidaDS[5]  ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  saidaDS[6]  ; clock      ; 3.826 ; 3.826 ; Rise       ; clock           ;
;  saidaDS[7]  ; clock      ; 3.877 ; 3.877 ; Rise       ; clock           ;
;  saidaDS[8]  ; clock      ; 3.945 ; 3.945 ; Rise       ; clock           ;
;  saidaDS[9]  ; clock      ; 3.946 ; 3.946 ; Rise       ; clock           ;
;  saidaDS[10] ; clock      ; 3.968 ; 3.968 ; Rise       ; clock           ;
;  saidaDS[11] ; clock      ; 3.530 ; 3.530 ; Rise       ; clock           ;
;  saidaDS[12] ; clock      ; 3.686 ; 3.686 ; Rise       ; clock           ;
;  saidaDS[13] ; clock      ; 3.718 ; 3.718 ; Rise       ; clock           ;
;  saidaDS[14] ; clock      ; 3.572 ; 3.572 ; Rise       ; clock           ;
;  saidaDS[15] ; clock      ; 3.679 ; 3.679 ; Rise       ; clock           ;
; saidaDX[*]   ; clock      ; 4.274 ; 4.274 ; Rise       ; clock           ;
;  saidaDX[0]  ; clock      ; 5.257 ; 5.257 ; Rise       ; clock           ;
;  saidaDX[1]  ; clock      ; 4.903 ; 4.903 ; Rise       ; clock           ;
;  saidaDX[2]  ; clock      ; 4.803 ; 4.803 ; Rise       ; clock           ;
;  saidaDX[3]  ; clock      ; 4.776 ; 4.776 ; Rise       ; clock           ;
;  saidaDX[4]  ; clock      ; 4.753 ; 4.753 ; Rise       ; clock           ;
;  saidaDX[5]  ; clock      ; 4.448 ; 4.448 ; Rise       ; clock           ;
;  saidaDX[6]  ; clock      ; 5.140 ; 5.140 ; Rise       ; clock           ;
;  saidaDX[7]  ; clock      ; 5.313 ; 5.313 ; Rise       ; clock           ;
;  saidaDX[8]  ; clock      ; 4.905 ; 4.905 ; Rise       ; clock           ;
;  saidaDX[9]  ; clock      ; 5.233 ; 5.233 ; Rise       ; clock           ;
;  saidaDX[10] ; clock      ; 4.274 ; 4.274 ; Rise       ; clock           ;
;  saidaDX[11] ; clock      ; 4.681 ; 4.681 ; Rise       ; clock           ;
;  saidaDX[12] ; clock      ; 4.636 ; 4.636 ; Rise       ; clock           ;
;  saidaDX[13] ; clock      ; 4.563 ; 4.563 ; Rise       ; clock           ;
;  saidaDX[14] ; clock      ; 5.063 ; 5.063 ; Rise       ; clock           ;
;  saidaDX[15] ; clock      ; 4.934 ; 4.934 ; Rise       ; clock           ;
; saidaES[*]   ; clock      ; 3.553 ; 3.553 ; Rise       ; clock           ;
;  saidaES[0]  ; clock      ; 3.758 ; 3.758 ; Rise       ; clock           ;
;  saidaES[1]  ; clock      ; 3.553 ; 3.553 ; Rise       ; clock           ;
;  saidaES[2]  ; clock      ; 3.747 ; 3.747 ; Rise       ; clock           ;
;  saidaES[3]  ; clock      ; 3.737 ; 3.737 ; Rise       ; clock           ;
;  saidaES[4]  ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaES[5]  ; clock      ; 3.716 ; 3.716 ; Rise       ; clock           ;
;  saidaES[6]  ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaES[7]  ; clock      ; 3.731 ; 3.731 ; Rise       ; clock           ;
;  saidaES[8]  ; clock      ; 3.685 ; 3.685 ; Rise       ; clock           ;
;  saidaES[9]  ; clock      ; 3.666 ; 3.666 ; Rise       ; clock           ;
;  saidaES[10] ; clock      ; 3.683 ; 3.683 ; Rise       ; clock           ;
;  saidaES[11] ; clock      ; 3.850 ; 3.850 ; Rise       ; clock           ;
;  saidaES[12] ; clock      ; 3.851 ; 3.851 ; Rise       ; clock           ;
;  saidaES[13] ; clock      ; 3.874 ; 3.874 ; Rise       ; clock           ;
;  saidaES[14] ; clock      ; 3.808 ; 3.808 ; Rise       ; clock           ;
;  saidaES[15] ; clock      ; 3.883 ; 3.883 ; Rise       ; clock           ;
; saidaI1[*]   ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaI1[0]  ; clock      ; 3.838 ; 3.838 ; Rise       ; clock           ;
;  saidaI1[1]  ; clock      ; 3.949 ; 3.949 ; Rise       ; clock           ;
;  saidaI1[2]  ; clock      ; 3.855 ; 3.855 ; Rise       ; clock           ;
;  saidaI1[3]  ; clock      ; 3.805 ; 3.805 ; Rise       ; clock           ;
;  saidaI1[4]  ; clock      ; 3.793 ; 3.793 ; Rise       ; clock           ;
;  saidaI1[5]  ; clock      ; 3.840 ; 3.840 ; Rise       ; clock           ;
;  saidaI1[6]  ; clock      ; 3.993 ; 3.993 ; Rise       ; clock           ;
;  saidaI1[7]  ; clock      ; 3.870 ; 3.870 ; Rise       ; clock           ;
;  saidaI1[8]  ; clock      ; 3.762 ; 3.762 ; Rise       ; clock           ;
;  saidaI1[9]  ; clock      ; 3.795 ; 3.795 ; Rise       ; clock           ;
;  saidaI1[10] ; clock      ; 3.642 ; 3.642 ; Rise       ; clock           ;
;  saidaI1[11] ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaI1[12] ; clock      ; 3.673 ; 3.673 ; Rise       ; clock           ;
;  saidaI1[13] ; clock      ; 3.684 ; 3.684 ; Rise       ; clock           ;
;  saidaI1[14] ; clock      ; 3.604 ; 3.604 ; Rise       ; clock           ;
;  saidaI1[15] ; clock      ; 3.703 ; 3.703 ; Rise       ; clock           ;
; saidaI2[*]   ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  saidaI2[0]  ; clock      ; 3.709 ; 3.709 ; Rise       ; clock           ;
;  saidaI2[1]  ; clock      ; 3.713 ; 3.713 ; Rise       ; clock           ;
;  saidaI2[2]  ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaI2[3]  ; clock      ; 3.552 ; 3.552 ; Rise       ; clock           ;
;  saidaI2[4]  ; clock      ; 3.696 ; 3.696 ; Rise       ; clock           ;
;  saidaI2[5]  ; clock      ; 3.654 ; 3.654 ; Rise       ; clock           ;
;  saidaI2[6]  ; clock      ; 3.688 ; 3.688 ; Rise       ; clock           ;
;  saidaI2[7]  ; clock      ; 3.699 ; 3.699 ; Rise       ; clock           ;
;  saidaI2[8]  ; clock      ; 3.578 ; 3.578 ; Rise       ; clock           ;
;  saidaI2[9]  ; clock      ; 3.569 ; 3.569 ; Rise       ; clock           ;
;  saidaI2[10] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  saidaI2[11] ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  saidaI2[12] ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI2[13] ; clock      ; 3.698 ; 3.698 ; Rise       ; clock           ;
;  saidaI2[14] ; clock      ; 3.785 ; 3.785 ; Rise       ; clock           ;
;  saidaI2[15] ; clock      ; 3.782 ; 3.782 ; Rise       ; clock           ;
; saidaI3[*]   ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI3[0]  ; clock      ; 3.616 ; 3.616 ; Rise       ; clock           ;
;  saidaI3[1]  ; clock      ; 3.923 ; 3.923 ; Rise       ; clock           ;
;  saidaI3[2]  ; clock      ; 3.772 ; 3.772 ; Rise       ; clock           ;
;  saidaI3[3]  ; clock      ; 3.814 ; 3.814 ; Rise       ; clock           ;
;  saidaI3[4]  ; clock      ; 3.941 ; 3.941 ; Rise       ; clock           ;
;  saidaI3[5]  ; clock      ; 3.779 ; 3.779 ; Rise       ; clock           ;
;  saidaI3[6]  ; clock      ; 3.823 ; 3.823 ; Rise       ; clock           ;
;  saidaI3[7]  ; clock      ; 3.694 ; 3.694 ; Rise       ; clock           ;
;  saidaI3[8]  ; clock      ; 3.741 ; 3.741 ; Rise       ; clock           ;
;  saidaI3[9]  ; clock      ; 3.773 ; 3.773 ; Rise       ; clock           ;
;  saidaI3[10] ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
;  saidaI3[11] ; clock      ; 3.796 ; 3.796 ; Rise       ; clock           ;
;  saidaI3[12] ; clock      ; 3.708 ; 3.708 ; Rise       ; clock           ;
;  saidaI3[13] ; clock      ; 3.797 ; 3.797 ; Rise       ; clock           ;
;  saidaI3[14] ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaI3[15] ; clock      ; 3.615 ; 3.615 ; Rise       ; clock           ;
; saidaIP[*]   ; clock      ; 3.602 ; 3.602 ; Rise       ; clock           ;
;  saidaIP[0]  ; clock      ; 4.980 ; 4.980 ; Rise       ; clock           ;
;  saidaIP[1]  ; clock      ; 4.691 ; 4.691 ; Rise       ; clock           ;
;  saidaIP[2]  ; clock      ; 4.513 ; 4.513 ; Rise       ; clock           ;
;  saidaIP[3]  ; clock      ; 4.632 ; 4.632 ; Rise       ; clock           ;
;  saidaIP[4]  ; clock      ; 5.788 ; 5.788 ; Rise       ; clock           ;
;  saidaIP[5]  ; clock      ; 4.577 ; 4.577 ; Rise       ; clock           ;
;  saidaIP[6]  ; clock      ; 4.542 ; 4.542 ; Rise       ; clock           ;
;  saidaIP[7]  ; clock      ; 5.284 ; 5.284 ; Rise       ; clock           ;
;  saidaIP[8]  ; clock      ; 3.724 ; 3.724 ; Rise       ; clock           ;
;  saidaIP[9]  ; clock      ; 3.791 ; 3.791 ; Rise       ; clock           ;
;  saidaIP[10] ; clock      ; 3.602 ; 3.602 ; Rise       ; clock           ;
;  saidaIP[11] ; clock      ; 3.606 ; 3.606 ; Rise       ; clock           ;
;  saidaIP[12] ; clock      ; 3.738 ; 3.738 ; Rise       ; clock           ;
;  saidaIP[13] ; clock      ; 3.794 ; 3.794 ; Rise       ; clock           ;
;  saidaIP[14] ; clock      ; 3.790 ; 3.790 ; Rise       ; clock           ;
;  saidaIP[15] ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
; saidaSI[*]   ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaSI[0]  ; clock      ; 4.568 ; 4.568 ; Rise       ; clock           ;
;  saidaSI[1]  ; clock      ; 4.653 ; 4.653 ; Rise       ; clock           ;
;  saidaSI[2]  ; clock      ; 5.308 ; 5.308 ; Rise       ; clock           ;
;  saidaSI[3]  ; clock      ; 4.739 ; 4.739 ; Rise       ; clock           ;
;  saidaSI[4]  ; clock      ; 5.285 ; 5.285 ; Rise       ; clock           ;
;  saidaSI[5]  ; clock      ; 5.640 ; 5.640 ; Rise       ; clock           ;
;  saidaSI[6]  ; clock      ; 4.894 ; 4.894 ; Rise       ; clock           ;
;  saidaSI[7]  ; clock      ; 4.714 ; 4.714 ; Rise       ; clock           ;
;  saidaSI[8]  ; clock      ; 4.779 ; 4.779 ; Rise       ; clock           ;
;  saidaSI[9]  ; clock      ; 4.506 ; 4.506 ; Rise       ; clock           ;
;  saidaSI[10] ; clock      ; 4.880 ; 4.880 ; Rise       ; clock           ;
;  saidaSI[11] ; clock      ; 4.727 ; 4.727 ; Rise       ; clock           ;
;  saidaSI[12] ; clock      ; 5.164 ; 5.164 ; Rise       ; clock           ;
;  saidaSI[13] ; clock      ; 4.878 ; 4.878 ; Rise       ; clock           ;
;  saidaSI[14] ; clock      ; 4.346 ; 4.346 ; Rise       ; clock           ;
;  saidaSI[15] ; clock      ; 5.061 ; 5.061 ; Rise       ; clock           ;
; saidaSP[*]   ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  saidaSP[0]  ; clock      ; 4.707 ; 4.707 ; Rise       ; clock           ;
;  saidaSP[1]  ; clock      ; 5.152 ; 5.152 ; Rise       ; clock           ;
;  saidaSP[2]  ; clock      ; 5.317 ; 5.317 ; Rise       ; clock           ;
;  saidaSP[3]  ; clock      ; 5.299 ; 5.299 ; Rise       ; clock           ;
;  saidaSP[4]  ; clock      ; 4.731 ; 4.731 ; Rise       ; clock           ;
;  saidaSP[5]  ; clock      ; 4.996 ; 4.996 ; Rise       ; clock           ;
;  saidaSP[6]  ; clock      ; 4.995 ; 4.995 ; Rise       ; clock           ;
;  saidaSP[7]  ; clock      ; 4.711 ; 4.711 ; Rise       ; clock           ;
;  saidaSP[8]  ; clock      ; 4.514 ; 4.514 ; Rise       ; clock           ;
;  saidaSP[9]  ; clock      ; 4.459 ; 4.459 ; Rise       ; clock           ;
;  saidaSP[10] ; clock      ; 4.767 ; 4.767 ; Rise       ; clock           ;
;  saidaSP[11] ; clock      ; 4.658 ; 4.658 ; Rise       ; clock           ;
;  saidaSP[12] ; clock      ; 4.648 ; 4.648 ; Rise       ; clock           ;
;  saidaSP[13] ; clock      ; 4.397 ; 4.397 ; Rise       ; clock           ;
;  saidaSP[14] ; clock      ; 4.873 ; 4.873 ; Rise       ; clock           ;
;  saidaSP[15] ; clock      ; 4.910 ; 4.910 ; Rise       ; clock           ;
; saidaSS[*]   ; clock      ; 3.540 ; 3.540 ; Rise       ; clock           ;
;  saidaSS[0]  ; clock      ; 3.705 ; 3.705 ; Rise       ; clock           ;
;  saidaSS[1]  ; clock      ; 3.636 ; 3.636 ; Rise       ; clock           ;
;  saidaSS[2]  ; clock      ; 3.660 ; 3.660 ; Rise       ; clock           ;
;  saidaSS[3]  ; clock      ; 3.719 ; 3.719 ; Rise       ; clock           ;
;  saidaSS[4]  ; clock      ; 3.728 ; 3.728 ; Rise       ; clock           ;
;  saidaSS[5]  ; clock      ; 3.696 ; 3.696 ; Rise       ; clock           ;
;  saidaSS[6]  ; clock      ; 3.704 ; 3.704 ; Rise       ; clock           ;
;  saidaSS[7]  ; clock      ; 3.711 ; 3.711 ; Rise       ; clock           ;
;  saidaSS[8]  ; clock      ; 3.714 ; 3.714 ; Rise       ; clock           ;
;  saidaSS[9]  ; clock      ; 3.656 ; 3.656 ; Rise       ; clock           ;
;  saidaSS[10] ; clock      ; 3.757 ; 3.757 ; Rise       ; clock           ;
;  saidaSS[11] ; clock      ; 3.748 ; 3.748 ; Rise       ; clock           ;
;  saidaSS[12] ; clock      ; 3.613 ; 3.613 ; Rise       ; clock           ;
;  saidaSS[13] ; clock      ; 3.654 ; 3.654 ; Rise       ; clock           ;
;  saidaSS[14] ; clock      ; 3.657 ; 3.657 ; Rise       ; clock           ;
;  saidaSS[15] ; clock      ; 3.540 ; 3.540 ; Rise       ; clock           ;
+--------------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                                 ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths     ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
; clock                          ; clock                          ; 161147   ; 0        ; 0            ; 0        ;
; EU_Control_System:ECS|OPULA[0] ; clock                          ; 0        ; 240      ; 0            ; 0        ;
; clock                          ; EU_Control_System:ECS|OPULA[0] ; 0        ; 0        ; > 2147483647 ; 0        ;
; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0        ; 0        ; 3022         ; 3022     ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-----------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                  ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
; From Clock                     ; To Clock                       ; RR Paths ; FR Paths ; RF Paths     ; FF Paths ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
; clock                          ; clock                          ; 161147   ; 0        ; 0            ; 0        ;
; EU_Control_System:ECS|OPULA[0] ; clock                          ; 0        ; 240      ; 0            ; 0        ;
; clock                          ; EU_Control_System:ECS|OPULA[0] ; 0        ; 0        ; > 2147483647 ; 0        ;
; EU_Control_System:ECS|OPULA[0] ; EU_Control_System:ECS|OPULA[0] ; 0        ; 0        ; 3022         ; 3022     ;
+--------------------------------+--------------------------------+----------+----------+--------------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 258   ; 258  ;
; Unconstrained Input Port Paths  ; 919   ; 919  ;
; Unconstrained Output Ports      ; 272   ; 272  ;
; Unconstrained Output Port Paths ; 272   ; 272  ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Mon Mar 05 18:00:37 2018
Info: Command: quartus_sta p8086 -c p8086
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Warning (335093): TimeQuest Timing Analyzer is analyzing 32 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'p8086.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
    Info (332105): create_clock -period 1.000 -name EU_Control_System:ECS|OPULA[0] EU_Control_System:ECS|OPULA[0]
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ALU|SFlags[11]~103  from: datad  to: combout
    Info (332098): Cell: ALU|SFlags[15]~18  from: datad  to: combout
    Info (332098): Cell: ALU|SOperando1[15]~114  from: datad  to: combout
    Info (332098): Cell: ALU|SOperando1[15]~115  from: dataa  to: combout
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -134.889
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):  -134.889     -2155.343 EU_Control_System:ECS|OPULA[0] 
    Info (332119):    -6.282    -11243.552 clock 
Info (332146): Worst-case hold slack is -2.968
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.968       -43.161 EU_Control_System:ECS|OPULA[0] 
    Info (332119):     0.391         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -8096.380 clock 
    Info (332119):     0.133         0.000 EU_Control_System:ECS|OPULA[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Info (332097): The following timing edges are non-unate.  TimeQuest will assume pos-unate behavior for these edges in the clock network.
    Info (332098): Cell: ALU|SFlags[11]~103  from: datad  to: combout
    Info (332098): Cell: ALU|SFlags[15]~18  from: datad  to: combout
    Info (332098): Cell: ALU|SOperando1[15]~114  from: datad  to: combout
    Info (332098): Cell: ALU|SOperando1[15]~115  from: dataa  to: combout
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -62.115
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -62.115      -974.834 EU_Control_System:ECS|OPULA[0] 
    Info (332119):    -2.468     -4323.750 clock 
Info (332146): Worst-case hold slack is -1.750
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.750       -26.948 EU_Control_System:ECS|OPULA[0] 
    Info (332119):     0.190         0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -2.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.000     -8096.380 clock 
    Info (332119):     0.350         0.000 EU_Control_System:ECS|OPULA[0] 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 512 megabytes
    Info: Processing ended: Mon Mar 05 18:00:42 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:05


