# Verilog-Exercises
 Digital Logic exercises with BASYS3 board

sources 是HDL代码
constrains 是约束文件
testbenches 是仿真代码
三个文件夹里同名的对应同一个工程

school_project 里是课程实验的代码

