TimeQuest Timing Analyzer report for MSXPi2
Tue Jul 07 10:40:45 2020
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Fmax Summary
  6. Setup Summary
  7. Hold Summary
  8. Recovery Summary
  9. Removal Summary
 10. Minimum Pulse Width Summary
 11. Setup: 'RD_n'
 12. Setup: 'SLTSL'
 13. Setup: 'A[14]'
 14. Hold: 'A[14]'
 15. Hold: 'RD_n'
 16. Hold: 'SLTSL'
 17. Minimum Pulse Width: 'A[14]'
 18. Minimum Pulse Width: 'RD_n'
 19. Minimum Pulse Width: 'SLTSL'
 20. Setup Times
 21. Hold Times
 22. Clock to Output Times
 23. Minimum Clock to Output Times
 24. Propagation Delay
 25. Minimum Propagation Delay
 26. Output Enable Times
 27. Minimum Output Enable Times
 28. Output Disable Times
 29. Minimum Output Disable Times
 30. Setup Transfers
 31. Hold Transfers
 32. Report TCCS
 33. Report RSKM
 34. Unconstrained Paths
 35. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; MSXPi2                                                            ;
; Device Family      ; MAX7000S                                                          ;
; Device Name        ; EPM7128SLC84-15                                                   ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Slow Model                                                        ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; A[14]      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { A[14] } ;
; RD_n       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { RD_n }  ;
; SLTSL      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { SLTSL } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-------------------------------------------------+
; Fmax Summary                                    ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 38.46 MHz ; 38.46 MHz       ; A[14]      ;      ;
; 76.92 MHz ; 76.92 MHz       ; RD_n       ;      ;
; 76.92 MHz ; 76.92 MHz       ; SLTSL      ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+---------------------------------+
; Setup Summary                   ;
+-------+---------+---------------+
; Clock ; Slack   ; End Point TNS ;
+-------+---------+---------------+
; RD_n  ; -20.500 ; -328.000      ;
; SLTSL ; -20.500 ; -328.000      ;
; A[14] ; -12.500 ; -200.000      ;
+-------+---------+---------------+


+--------------------------------+
; Hold Summary                   ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[14] ; -3.000 ; -48.000       ;
; RD_n  ; 5.000  ; 0.000         ;
; SLTSL ; 5.000  ; 0.000         ;
+-------+--------+---------------+


--------------------
; Recovery Summary ;
--------------------
No paths to report.


-------------------
; Removal Summary ;
-------------------
No paths to report.


+--------------------------------+
; Minimum Pulse Width Summary    ;
+-------+--------+---------------+
; Clock ; Slack  ; End Point TNS ;
+-------+--------+---------------+
; A[14] ; -5.500 ; -418.000      ;
; RD_n  ; -5.500 ; -209.000      ;
; SLTSL ; -5.500 ; -209.000      ;
+-------+--------+---------------+


+-----------------------------------------------------------------------------------------------------+
; Setup: 'RD_n'                                                                                       ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -20.500 ; a_s[13]   ; a_s[13] ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[12]   ; a_s[12] ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[11]   ; a_s[11] ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[10]   ; a_s[10] ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[9]    ; a_s[9]  ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[8]    ; a_s[8]  ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[7]    ; a_s[7]  ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[6]    ; a_s[6]  ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[5]    ; a_s[5]  ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[4]    ; a_s[4]  ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[3]    ; a_s[3]  ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[2]    ; a_s[2]  ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[1]    ; a_s[1]  ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; io_s      ; io_s    ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[0]    ; a_s[0]  ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; wr_s      ; wr_s    ; A[14]        ; RD_n        ; 0.500        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[13]   ; a_s[13] ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[12]   ; a_s[12] ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[11]   ; a_s[11] ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[10]   ; a_s[10] ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[9]    ; a_s[9]  ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[8]    ; a_s[8]  ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[7]    ; a_s[7]  ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[6]    ; a_s[6]  ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[5]    ; a_s[5]  ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[4]    ; a_s[4]  ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[3]    ; a_s[3]  ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[2]    ; a_s[2]  ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[1]    ; a_s[1]  ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; io_s      ; io_s    ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[0]    ; a_s[0]  ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; wr_s      ; wr_s    ; A[14]        ; RD_n        ; 1.000        ; -8.000     ; 9.000      ;
; -12.000 ; a_s[13]   ; a_s[13] ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[12]   ; a_s[12] ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[11]   ; a_s[11] ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[10]   ; a_s[10] ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[9]    ; a_s[9]  ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[8]    ; a_s[8]  ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[7]    ; a_s[7]  ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[6]    ; a_s[6]  ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[5]    ; a_s[5]  ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[4]    ; a_s[4]  ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[3]    ; a_s[3]  ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[2]    ; a_s[2]  ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[1]    ; a_s[1]  ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; io_s      ; io_s    ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[0]    ; a_s[0]  ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; wr_s      ; wr_s    ; SLTSL        ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[13]   ; a_s[13] ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[12]   ; a_s[12] ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[11]   ; a_s[11] ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[10]   ; a_s[10] ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[9]    ; a_s[9]  ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[8]    ; a_s[8]  ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[7]    ; a_s[7]  ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[6]    ; a_s[6]  ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[5]    ; a_s[5]  ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[4]    ; a_s[4]  ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[3]    ; a_s[3]  ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[2]    ; a_s[2]  ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[1]    ; a_s[1]  ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; io_s      ; io_s    ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[0]    ; a_s[0]  ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; wr_s      ; wr_s    ; RD_n         ; RD_n        ; 1.000        ; 0.000      ; 9.000      ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Setup: 'SLTSL'                                                                                      ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -20.500 ; a_s[13]   ; a_s[13] ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[12]   ; a_s[12] ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[11]   ; a_s[11] ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[10]   ; a_s[10] ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[9]    ; a_s[9]  ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[8]    ; a_s[8]  ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[7]    ; a_s[7]  ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[6]    ; a_s[6]  ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[5]    ; a_s[5]  ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[4]    ; a_s[4]  ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[3]    ; a_s[3]  ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[2]    ; a_s[2]  ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[1]    ; a_s[1]  ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; io_s      ; io_s    ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; a_s[0]    ; a_s[0]  ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.500 ; wr_s      ; wr_s    ; A[14]        ; SLTSL       ; 0.500        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[13]   ; a_s[13] ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[12]   ; a_s[12] ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[11]   ; a_s[11] ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[10]   ; a_s[10] ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[9]    ; a_s[9]  ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[8]    ; a_s[8]  ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[7]    ; a_s[7]  ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[6]    ; a_s[6]  ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[5]    ; a_s[5]  ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[4]    ; a_s[4]  ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[3]    ; a_s[3]  ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[2]    ; a_s[2]  ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[1]    ; a_s[1]  ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; io_s      ; io_s    ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; a_s[0]    ; a_s[0]  ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -20.000 ; wr_s      ; wr_s    ; A[14]        ; SLTSL       ; 1.000        ; -8.000     ; 9.000      ;
; -12.000 ; a_s[13]   ; a_s[13] ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[12]   ; a_s[12] ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[11]   ; a_s[11] ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[10]   ; a_s[10] ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[9]    ; a_s[9]  ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[8]    ; a_s[8]  ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[7]    ; a_s[7]  ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[6]    ; a_s[6]  ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[5]    ; a_s[5]  ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[4]    ; a_s[4]  ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[3]    ; a_s[3]  ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[2]    ; a_s[2]  ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[1]    ; a_s[1]  ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; io_s      ; io_s    ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[0]    ; a_s[0]  ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; wr_s      ; wr_s    ; SLTSL        ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[13]   ; a_s[13] ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[12]   ; a_s[12] ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[11]   ; a_s[11] ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[10]   ; a_s[10] ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[9]    ; a_s[9]  ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[8]    ; a_s[8]  ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[7]    ; a_s[7]  ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[6]    ; a_s[6]  ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[5]    ; a_s[5]  ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[4]    ; a_s[4]  ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[3]    ; a_s[3]  ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[2]    ; a_s[2]  ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[1]    ; a_s[1]  ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; io_s      ; io_s    ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[0]    ; a_s[0]  ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; wr_s      ; wr_s    ; RD_n         ; SLTSL       ; 1.000        ; 0.000      ; 9.000      ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------+
; Setup: 'A[14]'                                                                                      ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -12.500 ; a_s[6]    ; a_s[6]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[12]   ; a_s[12] ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[11]   ; a_s[11] ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[8]    ; a_s[8]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[5]    ; a_s[5]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[4]    ; a_s[4]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[13]   ; a_s[13] ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[10]   ; a_s[10] ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[9]    ; a_s[9]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[7]    ; a_s[7]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; io_s      ; io_s    ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; wr_s      ; wr_s    ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[3]    ; a_s[3]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[2]    ; a_s[2]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[1]    ; a_s[1]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[0]    ; a_s[0]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[6]    ; a_s[6]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[12]   ; a_s[12] ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[11]   ; a_s[11] ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[8]    ; a_s[8]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[5]    ; a_s[5]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[4]    ; a_s[4]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[13]   ; a_s[13] ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[10]   ; a_s[10] ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[9]    ; a_s[9]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[7]    ; a_s[7]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; io_s      ; io_s    ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; wr_s      ; wr_s    ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[3]    ; a_s[3]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[2]    ; a_s[2]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[1]    ; a_s[1]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.500 ; a_s[0]    ; a_s[0]  ; A[14]        ; A[14]       ; 0.500        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[6]    ; a_s[6]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[12]   ; a_s[12] ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[11]   ; a_s[11] ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[8]    ; a_s[8]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[5]    ; a_s[5]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[4]    ; a_s[4]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[13]   ; a_s[13] ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[10]   ; a_s[10] ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[9]    ; a_s[9]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[7]    ; a_s[7]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; io_s      ; io_s    ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; wr_s      ; wr_s    ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[3]    ; a_s[3]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[2]    ; a_s[2]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[1]    ; a_s[1]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[0]    ; a_s[0]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[6]    ; a_s[6]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[12]   ; a_s[12] ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[11]   ; a_s[11] ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[8]    ; a_s[8]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[5]    ; a_s[5]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[4]    ; a_s[4]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[13]   ; a_s[13] ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[10]   ; a_s[10] ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[9]    ; a_s[9]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[7]    ; a_s[7]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; io_s      ; io_s    ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; wr_s      ; wr_s    ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[3]    ; a_s[3]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[2]    ; a_s[2]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[1]    ; a_s[1]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -12.000 ; a_s[0]    ; a_s[0]  ; A[14]        ; A[14]       ; 1.000        ; 0.000      ; 9.000      ;
; -4.500  ; a_s[6]    ; a_s[6]  ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[12]   ; a_s[12] ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[11]   ; a_s[11] ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[8]    ; a_s[8]  ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[5]    ; a_s[5]  ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[4]    ; a_s[4]  ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[13]   ; a_s[13] ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[10]   ; a_s[10] ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[9]    ; a_s[9]  ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[7]    ; a_s[7]  ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; io_s      ; io_s    ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; wr_s      ; wr_s    ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[3]    ; a_s[3]  ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[2]    ; a_s[2]  ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[1]    ; a_s[1]  ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[0]    ; a_s[0]  ; SLTSL        ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[6]    ; a_s[6]  ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[12]   ; a_s[12] ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[11]   ; a_s[11] ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[8]    ; a_s[8]  ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[5]    ; a_s[5]  ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[4]    ; a_s[4]  ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[13]   ; a_s[13] ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[10]   ; a_s[10] ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[9]    ; a_s[9]  ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[7]    ; a_s[7]  ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; io_s      ; io_s    ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; wr_s      ; wr_s    ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[3]    ; a_s[3]  ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[2]    ; a_s[2]  ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[1]    ; a_s[1]  ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.500  ; a_s[0]    ; a_s[0]  ; RD_n         ; A[14]       ; 0.500        ; 8.000      ; 9.000      ;
; -4.000  ; a_s[6]    ; a_s[6]  ; SLTSL        ; A[14]       ; 1.000        ; 8.000      ; 9.000      ;
; -4.000  ; a_s[12]   ; a_s[12] ; SLTSL        ; A[14]       ; 1.000        ; 8.000      ; 9.000      ;
; -4.000  ; a_s[11]   ; a_s[11] ; SLTSL        ; A[14]       ; 1.000        ; 8.000      ; 9.000      ;
; -4.000  ; a_s[8]    ; a_s[8]  ; SLTSL        ; A[14]       ; 1.000        ; 8.000      ; 9.000      ;
+---------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Hold: 'A[14]'                                                                                      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; -3.000 ; a_s[6]    ; a_s[6]  ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[12]   ; a_s[12] ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[11]   ; a_s[11] ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[8]    ; a_s[8]  ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[5]    ; a_s[5]  ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[4]    ; a_s[4]  ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[13]   ; a_s[13] ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[10]   ; a_s[10] ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[9]    ; a_s[9]  ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[7]    ; a_s[7]  ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; io_s      ; io_s    ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; wr_s      ; wr_s    ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[3]    ; a_s[3]  ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[2]    ; a_s[2]  ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[1]    ; a_s[1]  ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[0]    ; a_s[0]  ; SLTSL        ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[6]    ; a_s[6]  ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[12]   ; a_s[12] ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[11]   ; a_s[11] ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[8]    ; a_s[8]  ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[5]    ; a_s[5]  ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[4]    ; a_s[4]  ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[13]   ; a_s[13] ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[10]   ; a_s[10] ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[9]    ; a_s[9]  ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[7]    ; a_s[7]  ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; io_s      ; io_s    ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; wr_s      ; wr_s    ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[3]    ; a_s[3]  ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[2]    ; a_s[2]  ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[1]    ; a_s[1]  ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -3.000 ; a_s[0]    ; a_s[0]  ; RD_n         ; A[14]       ; 0.000        ; 8.000      ; 9.000      ;
; -2.500 ; a_s[6]    ; a_s[6]  ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[12]   ; a_s[12] ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[11]   ; a_s[11] ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[8]    ; a_s[8]  ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[5]    ; a_s[5]  ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[4]    ; a_s[4]  ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[13]   ; a_s[13] ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[10]   ; a_s[10] ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[9]    ; a_s[9]  ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[7]    ; a_s[7]  ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; io_s      ; io_s    ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; wr_s      ; wr_s    ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[3]    ; a_s[3]  ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[2]    ; a_s[2]  ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[1]    ; a_s[1]  ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[0]    ; a_s[0]  ; SLTSL        ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[6]    ; a_s[6]  ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[12]   ; a_s[12] ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[11]   ; a_s[11] ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[8]    ; a_s[8]  ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[5]    ; a_s[5]  ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[4]    ; a_s[4]  ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[13]   ; a_s[13] ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[10]   ; a_s[10] ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[9]    ; a_s[9]  ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[7]    ; a_s[7]  ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; io_s      ; io_s    ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; wr_s      ; wr_s    ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[3]    ; a_s[3]  ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[2]    ; a_s[2]  ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[1]    ; a_s[1]  ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; -2.500 ; a_s[0]    ; a_s[0]  ; RD_n         ; A[14]       ; -0.500       ; 8.000      ; 9.000      ;
; 5.000  ; a_s[6]    ; a_s[6]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[12]   ; a_s[12] ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[11]   ; a_s[11] ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[8]    ; a_s[8]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[5]    ; a_s[5]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[4]    ; a_s[4]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[13]   ; a_s[13] ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[10]   ; a_s[10] ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[9]    ; a_s[9]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[7]    ; a_s[7]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; io_s      ; io_s    ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; wr_s      ; wr_s    ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[3]    ; a_s[3]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[2]    ; a_s[2]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[1]    ; a_s[1]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[0]    ; a_s[0]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[6]    ; a_s[6]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[12]   ; a_s[12] ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[11]   ; a_s[11] ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[8]    ; a_s[8]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[5]    ; a_s[5]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[4]    ; a_s[4]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[13]   ; a_s[13] ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[10]   ; a_s[10] ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[9]    ; a_s[9]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[7]    ; a_s[7]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; io_s      ; io_s    ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; wr_s      ; wr_s    ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[3]    ; a_s[3]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[2]    ; a_s[2]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[1]    ; a_s[1]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[0]    ; a_s[0]  ; A[14]        ; A[14]       ; 0.000        ; 0.000      ; 9.000      ;
; 5.500  ; a_s[6]    ; a_s[6]  ; A[14]        ; A[14]       ; -0.500       ; 0.000      ; 9.000      ;
; 5.500  ; a_s[12]   ; a_s[12] ; A[14]        ; A[14]       ; -0.500       ; 0.000      ; 9.000      ;
; 5.500  ; a_s[11]   ; a_s[11] ; A[14]        ; A[14]       ; -0.500       ; 0.000      ; 9.000      ;
; 5.500  ; a_s[8]    ; a_s[8]  ; A[14]        ; A[14]       ; -0.500       ; 0.000      ; 9.000      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Hold: 'RD_n'                                                                                       ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 5.000  ; a_s[13]   ; a_s[13] ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[12]   ; a_s[12] ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[11]   ; a_s[11] ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[10]   ; a_s[10] ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[9]    ; a_s[9]  ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[8]    ; a_s[8]  ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[7]    ; a_s[7]  ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[6]    ; a_s[6]  ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[5]    ; a_s[5]  ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[4]    ; a_s[4]  ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[3]    ; a_s[3]  ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[2]    ; a_s[2]  ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[1]    ; a_s[1]  ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; io_s      ; io_s    ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[0]    ; a_s[0]  ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; wr_s      ; wr_s    ; SLTSL        ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[13]   ; a_s[13] ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[12]   ; a_s[12] ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[11]   ; a_s[11] ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[10]   ; a_s[10] ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[9]    ; a_s[9]  ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[8]    ; a_s[8]  ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[7]    ; a_s[7]  ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[6]    ; a_s[6]  ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[5]    ; a_s[5]  ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[4]    ; a_s[4]  ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[3]    ; a_s[3]  ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[2]    ; a_s[2]  ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[1]    ; a_s[1]  ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; io_s      ; io_s    ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[0]    ; a_s[0]  ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; wr_s      ; wr_s    ; RD_n         ; RD_n        ; 0.000        ; 0.000      ; 9.000      ;
; 13.000 ; a_s[13]   ; a_s[13] ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[12]   ; a_s[12] ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[11]   ; a_s[11] ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[10]   ; a_s[10] ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[9]    ; a_s[9]  ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[8]    ; a_s[8]  ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[7]    ; a_s[7]  ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[6]    ; a_s[6]  ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[5]    ; a_s[5]  ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[4]    ; a_s[4]  ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[3]    ; a_s[3]  ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[2]    ; a_s[2]  ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[1]    ; a_s[1]  ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; io_s      ; io_s    ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[0]    ; a_s[0]  ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; wr_s      ; wr_s    ; A[14]        ; RD_n        ; 0.000        ; -8.000     ; 9.000      ;
; 13.500 ; a_s[13]   ; a_s[13] ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[12]   ; a_s[12] ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[11]   ; a_s[11] ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[10]   ; a_s[10] ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[9]    ; a_s[9]  ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[8]    ; a_s[8]  ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[7]    ; a_s[7]  ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[6]    ; a_s[6]  ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[5]    ; a_s[5]  ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[4]    ; a_s[4]  ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[3]    ; a_s[3]  ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[2]    ; a_s[2]  ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[1]    ; a_s[1]  ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; io_s      ; io_s    ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[0]    ; a_s[0]  ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; wr_s      ; wr_s    ; A[14]        ; RD_n        ; -0.500       ; -8.000     ; 9.000      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------+
; Hold: 'SLTSL'                                                                                      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+
; 5.000  ; a_s[13]   ; a_s[13] ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[12]   ; a_s[12] ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[11]   ; a_s[11] ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[10]   ; a_s[10] ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[9]    ; a_s[9]  ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[8]    ; a_s[8]  ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[7]    ; a_s[7]  ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[6]    ; a_s[6]  ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[5]    ; a_s[5]  ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[4]    ; a_s[4]  ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[3]    ; a_s[3]  ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[2]    ; a_s[2]  ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[1]    ; a_s[1]  ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; io_s      ; io_s    ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[0]    ; a_s[0]  ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; wr_s      ; wr_s    ; SLTSL        ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[13]   ; a_s[13] ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[12]   ; a_s[12] ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[11]   ; a_s[11] ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[10]   ; a_s[10] ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[9]    ; a_s[9]  ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[8]    ; a_s[8]  ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[7]    ; a_s[7]  ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[6]    ; a_s[6]  ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[5]    ; a_s[5]  ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[4]    ; a_s[4]  ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[3]    ; a_s[3]  ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[2]    ; a_s[2]  ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[1]    ; a_s[1]  ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; io_s      ; io_s    ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; a_s[0]    ; a_s[0]  ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 5.000  ; wr_s      ; wr_s    ; RD_n         ; SLTSL       ; 0.000        ; 0.000      ; 9.000      ;
; 13.000 ; a_s[13]   ; a_s[13] ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[12]   ; a_s[12] ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[11]   ; a_s[11] ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[10]   ; a_s[10] ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[9]    ; a_s[9]  ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[8]    ; a_s[8]  ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[7]    ; a_s[7]  ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[6]    ; a_s[6]  ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[5]    ; a_s[5]  ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[4]    ; a_s[4]  ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[3]    ; a_s[3]  ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[2]    ; a_s[2]  ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[1]    ; a_s[1]  ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; io_s      ; io_s    ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; a_s[0]    ; a_s[0]  ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.000 ; wr_s      ; wr_s    ; A[14]        ; SLTSL       ; 0.000        ; -8.000     ; 9.000      ;
; 13.500 ; a_s[13]   ; a_s[13] ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[12]   ; a_s[12] ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[11]   ; a_s[11] ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[10]   ; a_s[10] ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[9]    ; a_s[9]  ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[8]    ; a_s[8]  ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[7]    ; a_s[7]  ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[6]    ; a_s[6]  ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[5]    ; a_s[5]  ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[4]    ; a_s[4]  ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[3]    ; a_s[3]  ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[2]    ; a_s[2]  ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[1]    ; a_s[1]  ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; io_s      ; io_s    ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; a_s[0]    ; a_s[0]  ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
; 13.500 ; wr_s      ; wr_s    ; A[14]        ; SLTSL       ; -0.500       ; -8.000     ; 9.000      ;
+--------+-----------+---------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'A[14]'                                                                   ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target        ;
+--------+--------------+----------------+------------------+-------+------------+---------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[0]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[0]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[0]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[0]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[10]       ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[10]       ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[10]       ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[10]       ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[11]       ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[11]       ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[11]       ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[11]       ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[12]       ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[12]       ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[12]       ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[12]       ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[13]       ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[13]       ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[13]       ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[13]       ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[1]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[1]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[1]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[1]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[2]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[2]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[2]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[2]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[3]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[3]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[3]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[3]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[4]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[4]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[4]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[4]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[5]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[5]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[5]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[5]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[6]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[6]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[6]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[6]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[7]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[7]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[7]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[7]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[8]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[8]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[8]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[8]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[9]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[9]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[9]        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[9]        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; cs_s          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; cs_s          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; cs_s          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; cs_s          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; io_s          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; io_s          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; io_s          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; io_s          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; wait_n_s      ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; wait_n_s      ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; wait_n_s      ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; wait_n_s      ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; wait_n_s~en   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; wait_n_s~en   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; wait_n_s~en   ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; wait_n_s~en   ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Rise       ; wr_s          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; A[14] ; Fall       ; wr_s          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Rise       ; wr_s          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; A[14] ; Fall       ; wr_s          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; A[14]|dataout ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; A[14]|dataout ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[0]|[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[0]|[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[0]|[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[0]|[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[0]|[6]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[0]|[6]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[10]|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[10]|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[10]|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[10]|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[10]|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[10]|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[11]|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[11]|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[11]|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[11]|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Fall       ; a_s[11]|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Fall       ; a_s[11]|[6]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[12]|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[12]|[2]   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; A[14] ; Rise       ; a_s[12]|[3]   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; A[14] ; Rise       ; a_s[12]|[3]   ;
+--------+--------------+----------------+------------------+-------+------------+---------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'RD_n'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[0]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[0]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[10]         ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[10]         ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[11]         ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[11]         ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[12]         ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[12]         ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[13]         ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[13]         ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[1]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[1]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[2]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[2]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[3]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[3]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[4]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[4]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[5]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[5]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[6]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[6]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[7]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[7]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[8]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[8]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[9]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[9]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; cs_s            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; cs_s            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; io_s            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; io_s            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; wait_n_s        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; wait_n_s        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; wait_n_s~en     ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; wait_n_s~en     ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; RD_n  ; Rise       ; wr_s            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; RD_n  ; Rise       ; wr_s            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; RD_n|dataout    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; RD_n|dataout    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[0]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[0]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[10]|[4]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[10]|[4]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[11]|[4]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[11]|[4]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[12]|[4]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[12]|[4]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[13]|[4]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[13]|[4]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[1]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[1]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[2]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[2]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[3]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[3]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[4]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[4]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[5]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[5]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[6]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[6]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[7]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[7]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[8]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[8]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; a_s[9]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; a_s[9]|[4]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; cs_s|[2]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; cs_s|[2]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; io_s|[4]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; io_s|[4]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; wait_n_s|[2]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; wait_n_s|[2]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; wait_n_s~en|[2] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; wait_n_s~en|[2] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; RD_n  ; Rise       ; wr_s|[4]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; RD_n  ; Rise       ; wr_s|[4]        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+--------------------------------------------------------------------------------------------------+
; Minimum Pulse Width: 'SLTSL'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target          ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[0]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[0]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[10]         ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[10]         ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[11]         ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[11]         ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[12]         ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[12]         ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[13]         ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[13]         ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[1]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[1]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[2]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[2]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[3]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[3]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[4]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[4]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[5]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[5]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[6]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[6]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[7]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[7]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[8]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[8]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[9]          ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[9]          ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; cs_s            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; cs_s            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; io_s            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; io_s            ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; wait_n_s        ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; wait_n_s        ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; wait_n_s~en     ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; wait_n_s~en     ;
; -5.500 ; 0.500        ; 6.000          ; High Pulse Width ; SLTSL ; Rise       ; wr_s            ;
; -5.500 ; 0.500        ; 6.000          ; Low Pulse Width  ; SLTSL ; Rise       ; wr_s            ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; SLTSL|dataout   ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; SLTSL|dataout   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[0]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[0]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[10]|[5]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[10]|[5]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[11]|[5]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[11]|[5]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[12]|[5]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[12]|[5]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[13]|[5]     ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[13]|[5]     ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[1]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[1]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[2]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[2]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[3]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[3]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[4]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[4]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[5]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[5]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[6]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[6]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[7]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[7]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[8]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[8]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; a_s[9]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; a_s[9]|[5]      ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; cs_s|[3]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; cs_s|[3]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; io_s|[5]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; io_s|[5]        ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; wait_n_s|[3]    ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; wait_n_s|[3]    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; wait_n_s~en|[3] ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; wait_n_s~en|[3] ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; SLTSL ; Rise       ; wr_s|[5]        ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; SLTSL ; Rise       ; wr_s|[5]        ;
+--------+--------------+----------------+------------------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
; IORQ_n    ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
; WR_n      ; A[14]      ; -4.000 ; -4.000 ; Rise       ; A[14]           ;
; rpi_on    ; A[14]      ; 4.000  ; 4.000  ; Rise       ; A[14]           ;
; rpi_rdy   ; A[14]      ; 4.000  ; 4.000  ; Rise       ; A[14]           ;
; A[*]      ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
; IORQ_n    ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
; WR_n      ; A[14]      ; -4.000 ; -4.000 ; Fall       ; A[14]           ;
; rpi_on    ; A[14]      ; 4.000  ; 4.000  ; Fall       ; A[14]           ;
; rpi_rdy   ; A[14]      ; 4.000  ; 4.000  ; Fall       ; A[14]           ;
; A[*]      ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[0]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[1]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[2]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[3]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[4]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[5]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[6]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[7]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[8]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[9]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[10]    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[11]    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[12]    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[13]    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
; IORQ_n    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
; WR_n      ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
; rpi_on    ; RD_n       ; 12.000 ; 12.000 ; Rise       ; RD_n            ;
; rpi_rdy   ; RD_n       ; 12.000 ; 12.000 ; Rise       ; RD_n            ;
; A[*]      ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[0]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[1]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[2]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[3]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[4]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[5]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[6]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[7]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[8]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[9]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[10]    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[11]    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[12]    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[13]    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
; IORQ_n    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
; WR_n      ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
; rpi_on    ; SLTSL      ; 12.000 ; 12.000 ; Rise       ; SLTSL           ;
; rpi_rdy   ; SLTSL      ; 12.000 ; 12.000 ; Rise       ; SLTSL           ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; A[*]      ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[0]     ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[1]     ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[2]     ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[3]     ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[4]     ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[5]     ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[6]     ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[7]     ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[8]     ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[9]     ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[10]    ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[11]    ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[12]    ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
;  A[13]    ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
; IORQ_n    ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
; WR_n      ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
; rpi_on    ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
; rpi_rdy   ; A[14]      ; 12.000 ; 12.000 ; Rise       ; A[14]           ;
; A[*]      ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[0]     ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[1]     ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[2]     ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[3]     ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[4]     ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[5]     ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[6]     ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[7]     ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[8]     ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[9]     ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[10]    ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[11]    ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[12]    ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
;  A[13]    ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
; IORQ_n    ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
; WR_n      ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
; rpi_on    ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
; rpi_rdy   ; A[14]      ; 12.000 ; 12.000 ; Fall       ; A[14]           ;
; A[*]      ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[0]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[1]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[2]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[3]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[4]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[5]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[6]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[7]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[8]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[9]     ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[10]    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[11]    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[12]    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
;  A[13]    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
; IORQ_n    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
; WR_n      ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
; rpi_on    ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
; rpi_rdy   ; RD_n       ; 4.000  ; 4.000  ; Rise       ; RD_n            ;
; A[*]      ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[0]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[1]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[2]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[3]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[4]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[5]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[6]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[7]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[8]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[9]     ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[10]    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[11]    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[12]    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
;  A[13]    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
; IORQ_n    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
; WR_n      ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
; rpi_on    ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
; rpi_rdy   ; SLTSL      ; 4.000  ; 4.000  ; Rise       ; SLTSL           ;
+-----------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Clock to Output Times                                                    ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; WAIT_n     ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
; rpi_a[*]   ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[0]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[1]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[2]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[3]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[4]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[5]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[6]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[7]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[8]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[9]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[10] ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[11] ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[12] ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[13] ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
; rpi_cs     ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
; rpi_io     ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
; rpi_wr     ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
; WAIT_n     ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
; rpi_a[*]   ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[0]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[1]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[2]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[3]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[4]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[5]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[6]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[7]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[8]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[9]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[10] ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[11] ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[12] ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[13] ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
; rpi_cs     ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
; rpi_io     ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
; rpi_wr     ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
; WAIT_n     ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
; rpi_a[*]   ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[0]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[1]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[2]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[3]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[4]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[5]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[6]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[7]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[8]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[9]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[10] ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[11] ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[12] ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[13] ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
; rpi_cs     ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
; rpi_io     ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
; rpi_wr     ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
; WAIT_n     ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
; rpi_a[*]   ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[0]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[1]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[2]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[3]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[4]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[5]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[6]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[7]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[8]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[9]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[10] ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[11] ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[12] ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[13] ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
; rpi_cs     ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
; rpi_io     ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
; rpi_wr     ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------------------+
; Minimum Clock to Output Times                                            ;
+------------+------------+--------+--------+------------+-----------------+
; Data Port  ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+------------+------------+--------+--------+------------+-----------------+
; WAIT_n     ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
; rpi_a[*]   ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[0]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[1]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[2]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[3]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[4]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[5]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[6]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[7]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[8]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[9]  ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[10] ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[11] ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[12] ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
;  rpi_a[13] ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
; rpi_cs     ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
; rpi_io     ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
; rpi_wr     ; A[14]      ; 23.000 ; 23.000 ; Rise       ; A[14]           ;
; WAIT_n     ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
; rpi_a[*]   ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[0]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[1]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[2]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[3]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[4]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[5]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[6]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[7]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[8]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[9]  ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[10] ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[11] ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[12] ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
;  rpi_a[13] ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
; rpi_cs     ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
; rpi_io     ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
; rpi_wr     ; A[14]      ; 23.000 ; 23.000 ; Fall       ; A[14]           ;
; WAIT_n     ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
; rpi_a[*]   ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[0]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[1]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[2]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[3]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[4]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[5]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[6]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[7]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[8]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[9]  ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[10] ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[11] ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[12] ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
;  rpi_a[13] ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
; rpi_cs     ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
; rpi_io     ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
; rpi_wr     ; RD_n       ; 15.000 ; 15.000 ; Rise       ; RD_n            ;
; WAIT_n     ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
; rpi_a[*]   ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[0]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[1]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[2]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[3]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[4]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[5]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[6]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[7]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[8]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[9]  ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[10] ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[11] ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[12] ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
;  rpi_a[13] ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
; rpi_cs     ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
; rpi_io     ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
; rpi_wr     ; SLTSL      ; 15.000 ; 15.000 ; Rise       ; SLTSL           ;
+------------+------------+--------+--------+------------+-----------------+


+--------------------------------------------------------------+
; Propagation Delay                                            ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[12]      ; D[0]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[1]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[2]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[3]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[4]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[5]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[6]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[7]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[0]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[1]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[2]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[3]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[4]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[5]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[6]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[7]        ;        ; 22.000 ; 22.000 ;        ;
; A[15]      ; D[0]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[1]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[2]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[3]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[4]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[5]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[6]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[7]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; rpi_d[0]   ; D[0]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[1]   ; D[1]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[2]   ; D[2]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[3]   ; D[3]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[4]   ; D[4]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[5]   ; D[5]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[6]   ; D[6]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[7]   ; D[7]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_on     ; D[0]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[1]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[2]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[3]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[4]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[5]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[6]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[7]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_rdy    ; D[0]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_rdy    ; D[1]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_rdy    ; D[2]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_rdy    ; D[3]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_rdy    ; D[4]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_rdy    ; D[5]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_rdy    ; D[6]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_rdy    ; D[7]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
+------------+-------------+--------+--------+--------+--------+


+--------------------------------------------------------------+
; Minimum Propagation Delay                                    ;
+------------+-------------+--------+--------+--------+--------+
; Input Port ; Output Port ; RR     ; RF     ; FR     ; FF     ;
+------------+-------------+--------+--------+--------+--------+
; A[12]      ; D[0]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[1]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[2]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[3]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[4]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[5]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[6]        ;        ; 22.000 ; 22.000 ;        ;
; A[12]      ; D[7]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[0]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[1]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[2]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[3]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[4]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[5]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[6]        ;        ; 22.000 ; 22.000 ;        ;
; A[13]      ; D[7]        ;        ; 22.000 ; 22.000 ;        ;
; A[15]      ; D[0]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[1]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[2]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[3]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[4]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[5]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[6]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; A[15]      ; D[7]        ; 22.000 ; 22.000 ; 22.000 ; 22.000 ;
; rpi_d[0]   ; D[0]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[1]   ; D[1]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[2]   ; D[2]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[3]   ; D[3]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[4]   ; D[4]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[5]   ; D[5]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[6]   ; D[6]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_d[7]   ; D[7]        ; 15.000 ;        ;        ; 15.000 ;
; rpi_on     ; D[0]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[1]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[2]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[3]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[4]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[5]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[6]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_on     ; D[7]        ; 23.000 ; 15.000 ; 15.000 ; 23.000 ;
; rpi_rdy    ; D[0]        ; 22.000 ; 15.000 ; 15.000 ; 22.000 ;
; rpi_rdy    ; D[1]        ; 22.000 ; 15.000 ; 15.000 ; 22.000 ;
; rpi_rdy    ; D[2]        ; 22.000 ; 15.000 ; 15.000 ; 22.000 ;
; rpi_rdy    ; D[3]        ; 22.000 ; 15.000 ; 15.000 ; 22.000 ;
; rpi_rdy    ; D[4]        ; 22.000 ; 15.000 ; 15.000 ; 22.000 ;
; rpi_rdy    ; D[5]        ; 22.000 ; 15.000 ; 15.000 ; 22.000 ;
; rpi_rdy    ; D[6]        ; 22.000 ; 15.000 ; 15.000 ; 22.000 ;
; rpi_rdy    ; D[7]        ; 22.000 ; 15.000 ; 15.000 ; 22.000 ;
+------------+-------------+--------+--------+--------+--------+


+-----------------------------------------------------------------------+
; Output Enable Times                                                   ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
; WAIT_n    ; A[14]      ; 30.000 ;      ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
; WAIT_n    ; A[14]      ; 30.000 ;      ; Fall       ; A[14]           ;
; D[*]      ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[0]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[1]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[2]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[3]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[4]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[5]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[6]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[7]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
; WAIT_n    ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
; D[*]      ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[0]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[1]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[2]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[3]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[4]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[5]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[6]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[7]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
; D[*]      ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[0]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[1]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[2]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[3]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[4]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[5]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[6]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[7]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
; WAIT_n    ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
; D[*]      ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[0]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[1]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[2]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[3]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[4]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[5]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[6]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[7]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
+-----------+------------+--------+------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Output Enable Times                                           ;
+-----------+------------+--------+------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+------+------------+-----------------+
; D[*]      ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 22.000 ;      ; Rise       ; A[14]           ;
; WAIT_n    ; A[14]      ; 30.000 ;      ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 22.000 ;      ; Fall       ; A[14]           ;
; WAIT_n    ; A[14]      ; 30.000 ;      ; Fall       ; A[14]           ;
; D[*]      ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[0]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[1]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[2]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[3]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[4]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[5]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[6]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
;  D[7]     ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
; WAIT_n    ; RD_n       ; 22.000 ;      ; Rise       ; RD_n            ;
; D[*]      ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[0]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[1]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[2]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[3]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[4]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[5]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[6]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
;  D[7]     ; RD_n       ; 22.000 ;      ; Fall       ; RD_n            ;
; D[*]      ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[0]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[1]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[2]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[3]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[4]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[5]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[6]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
;  D[7]     ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
; WAIT_n    ; SLTSL      ; 22.000 ;      ; Rise       ; SLTSL           ;
; D[*]      ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[0]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[1]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[2]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[3]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[4]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[5]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[6]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
;  D[7]     ; SLTSL      ; 22.000 ;      ; Fall       ; SLTSL           ;
+-----------+------------+--------+------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Output Disable Times                                                          ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
; WAIT_n    ; A[14]      ; 30.000    ;           ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
; WAIT_n    ; A[14]      ; 30.000    ;           ; Fall       ; A[14]           ;
; D[*]      ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[0]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[1]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[2]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[3]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[4]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[5]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[6]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[7]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
; WAIT_n    ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
; D[*]      ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[0]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[1]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[2]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[3]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[4]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[5]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[6]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[7]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
; D[*]      ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[0]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[1]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[2]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[3]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[4]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[5]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[6]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[7]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
; WAIT_n    ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
; D[*]      ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[0]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[1]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[2]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[3]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[4]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[5]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[6]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[7]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                  ;
+-----------+------------+-----------+-----------+------------+-----------------+
; Data Port ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+-----------+------------+-----------+-----------+------------+-----------------+
; D[*]      ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[0]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[1]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[2]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[3]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[4]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[5]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[6]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
;  D[7]     ; A[14]      ; 22.000    ;           ; Rise       ; A[14]           ;
; WAIT_n    ; A[14]      ; 30.000    ;           ; Rise       ; A[14]           ;
; D[*]      ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[0]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[1]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[2]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[3]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[4]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[5]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[6]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
;  D[7]     ; A[14]      ; 22.000    ;           ; Fall       ; A[14]           ;
; WAIT_n    ; A[14]      ; 30.000    ;           ; Fall       ; A[14]           ;
; D[*]      ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[0]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[1]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[2]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[3]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[4]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[5]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[6]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
;  D[7]     ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
; WAIT_n    ; RD_n       ; 22.000    ;           ; Rise       ; RD_n            ;
; D[*]      ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[0]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[1]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[2]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[3]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[4]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[5]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[6]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
;  D[7]     ; RD_n       ; 22.000    ;           ; Fall       ; RD_n            ;
; D[*]      ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[0]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[1]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[2]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[3]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[4]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[5]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[6]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
;  D[7]     ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
; WAIT_n    ; SLTSL      ; 22.000    ;           ; Rise       ; SLTSL           ;
; D[*]      ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[0]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[1]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[2]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[3]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[4]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[5]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[6]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
;  D[7]     ; SLTSL      ; 22.000    ;           ; Fall       ; SLTSL           ;
+-----------+------------+-----------+-----------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[14]      ; A[14]    ; 32       ; 32       ; 32       ; 32       ;
; RD_n       ; A[14]    ; 32       ; 0        ; 32       ; 0        ;
; SLTSL      ; A[14]    ; 32       ; 0        ; 32       ; 0        ;
; A[14]      ; RD_n     ; 16       ; 16       ; 0        ; 0        ;
; RD_n       ; RD_n     ; 16       ; 0        ; 0        ; 0        ;
; SLTSL      ; RD_n     ; 16       ; 0        ; 0        ; 0        ;
; A[14]      ; SLTSL    ; 16       ; 16       ; 0        ; 0        ;
; RD_n       ; SLTSL    ; 16       ; 0        ; 0        ; 0        ;
; SLTSL      ; SLTSL    ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; A[14]      ; A[14]    ; 32       ; 32       ; 32       ; 32       ;
; RD_n       ; A[14]    ; 32       ; 0        ; 32       ; 0        ;
; SLTSL      ; A[14]    ; 32       ; 0        ; 32       ; 0        ;
; A[14]      ; RD_n     ; 16       ; 16       ; 0        ; 0        ;
; RD_n       ; RD_n     ; 16       ; 0        ; 0        ; 0        ;
; SLTSL      ; RD_n     ; 16       ; 0        ; 0        ; 0        ;
; A[14]      ; SLTSL    ; 16       ; 16       ; 0        ; 0        ;
; RD_n       ; SLTSL    ; 16       ; 0        ; 0        ; 0        ;
; SLTSL      ; SLTSL    ; 16       ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 30    ; 30   ;
; Unconstrained Input Port Paths  ; 124   ; 124  ;
; Unconstrained Output Ports      ; 26    ; 26   ;
; Unconstrained Output Port Paths ; 91    ; 91   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Tue Jul 07 10:40:35 2020
Info: Command: quartus_sta MSXPi2 -c MSXPi2
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Warning (335095): TimeQuest Timing Analyzer does not support the analysis of latches as synchronous elements for the currently selected device family.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MSXPi2.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name A[14] A[14]
    Info (332105): create_clock -period 1.000 -name SLTSL SLTSL
    Info (332105): create_clock -period 1.000 -name RD_n RD_n
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "rpi_d_s[7]~62|[1]"
    Warning (332126): Node "rpi_d_s[7]~62|dataout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "rpi_d_s[6]~58|[1]"
    Warning (332126): Node "rpi_d_s[6]~58|dataout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "rpi_d_s[5]~54|[1]"
    Warning (332126): Node "rpi_d_s[5]~54|dataout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "rpi_d_s[4]~50|[1]"
    Warning (332126): Node "rpi_d_s[4]~50|dataout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "rpi_d_s[3]~46|[1]"
    Warning (332126): Node "rpi_d_s[3]~46|dataout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "rpi_d_s[2]~42|[1]"
    Warning (332126): Node "rpi_d_s[2]~42|dataout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "rpi_d_s[1]~38|[1]"
    Warning (332126): Node "rpi_d_s[1]~38|dataout"
Warning (332125): Found combinational loop of 2 nodes
    Warning (332126): Node "rpi_d_s[0]~34|[1]"
    Warning (332126): Node "rpi_d_s[0]~34|dataout"
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -20.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -20.500      -328.000 RD_n 
    Info (332119):   -20.500      -328.000 SLTSL 
    Info (332119):   -12.500      -200.000 A[14] 
Info (332146): Worst-case hold slack is -3.000
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -3.000       -48.000 A[14] 
    Info (332119):     5.000         0.000 RD_n 
    Info (332119):     5.000         0.000 SLTSL 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -5.500
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.500      -418.000 A[14] 
    Info (332119):    -5.500      -209.000 RD_n 
    Info (332119):    -5.500      -209.000 SLTSL 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 28 warnings
    Info: Peak virtual memory: 360 megabytes
    Info: Processing ended: Tue Jul 07 10:40:45 2020
    Info: Elapsed time: 00:00:10
    Info: Total CPU time (on all processors): 00:00:05


