Fitter report for SpectAnalyzer_top
Sun Jun 22 16:20:49 2025
Quartus II Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Fitter Device Options
  6. Input Pins
  7. Output Pins
  8. All Package Pins
  9. Control Signals
 10. Global & Other Fast Signals
 11. Carry Chains
 12. Embedded Cells
 13. Non-Global High Fan-Out Signals
 14. Local Routing Interconnect
 15. MegaLAB Interconnect
 16. LAB External Interconnect
 17. MegaLAB Usage Summary
 18. Row Interconnect
 19. LAB Column Interconnect
 20. ESB Column Interconnect
 21. Fitter Resource Usage Summary
 22. Fitter Resource Utilization by Entity
 23. Delay Chain Summary
 24. I/O Bank Usage
 25. Fitter RAM Summary
 26. Pin-Out File
 27. Fitter Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2009 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------+
; Fitter Summary                                                       ;
+-----------------------+----------------------------------------------+
; Fitter Status         ; Successful - Sun Jun 22 16:20:49 2025        ;
; Quartus II Version    ; 9.0 Build 235 06/17/2009 SP 2 SJ Web Edition ;
; Revision Name         ; SpectAnalyzer_top                            ;
; Top-level Entity Name ; SpectAnalyzer_top                            ;
; Family                ; APEX20KE                                     ;
; Device                ; EP20K200EFC672-1                             ;
; Timing Models         ; Final                                        ;
; Total logic elements  ; 285 / 8,320 ( 3 % )                          ;
; Total pins            ; 37 / 376 ( 10 % )                            ;
; Total virtual pins    ; 0                                            ;
; Total memory bits     ; 256 / 106,496 ( < 1 % )                      ;
; Total PLLs            ; 0                                            ;
+-----------------------+----------------------------------------------+


+------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                ;
+------------------------------------------------------+--------------------+--------------------+
; Option                                               ; Setting            ; Default Value      ;
+------------------------------------------------------+--------------------+--------------------+
; Device                                               ; EP20K200EFC672-1   ;                    ;
; Use smart compilation                                ; Off                ; Off                ;
; Use TimeQuest Timing Analyzer                        ; Off                ; Off                ;
; Router Timing Optimization Level                     ; Normal             ; Normal             ;
; Placement Effort Multiplier                          ; 1.0                ; 1.0                ;
; Router Effort Multiplier                             ; 1.0                ; 1.0                ;
; Optimize Timing                                      ; Normal compilation ; Normal compilation ;
; Optimize Timing for ECOs                             ; Off                ; Off                ;
; Regenerate full fit report during ECO compiles       ; Off                ; Off                ;
; Optimize IOC Register Placement for Timing           ; On                 ; On                 ;
; Limit to One Fitting Attempt                         ; Off                ; Off                ;
; Final Placement Optimizations                        ; Automatically      ; Automatically      ;
; Fitter Aggressive Routability Optimizations          ; Automatically      ; Automatically      ;
; Fitter Initial Placement Seed                        ; 1                  ; 1                  ;
; Slow Slew Rate                                       ; Off                ; Off                ;
; PCI I/O                                              ; Off                ; Off                ;
; Turbo Bit                                            ; On                 ; On                 ;
; Auto Global Memory Control Signals                   ; Off                ; Off                ;
; Fitter Effort                                        ; Auto Fit           ; Auto Fit           ;
; Auto Global Clock                                    ; On                 ; On                 ;
; Auto Global Output Enable                            ; On                 ; On                 ;
; Auto Global Register Control Signals                 ; On                 ; On                 ;
; Force Fitter to Avoid Periphery Placement Warnings   ; Off                ; Off                ;
; SignalProbe signals routed during normal compilation ; Off                ; Off                ;
+------------------------------------------------------+--------------------+--------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 14     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Passive Serial           ;
; nWS, nRS, nCS, CS                            ; Unreserved               ;
; RDYnBUSY                                     ; Unreserved               ;
; Data[7..1]                                   ; Unreserved               ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                     ;
+----------------+-------+-------------+--------------+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+----------------------+--------------+
; Name           ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; Fan-Out ; Global ; I/O Register ; Use Local Routing Input ; Power Up High ; PCI I/O Enabled ; Single-Pin CE ; FastRow Interconnect ; I/O Standard ;
+----------------+-------+-------------+--------------+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+----------------------+--------------+
; clk            ; R6    ; --          ; --           ; --   ; 212     ; yes    ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; rst_n          ; H14   ; --          ; --           ; --   ; 52      ; yes    ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_valid      ; T19   ;  W          ; --           ; --   ; 8       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[0]  ; G2    ;  P          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[1]  ; R22   ;  P          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[2]  ; U21   ;  W          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[3]  ; Y1    ;  V          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[4]  ; AC1   ;  W          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[5]  ; AB2   ;  W          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[6]  ; AB1   ;  W          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[7]  ; W4    ;  W          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[8]  ; W24   ;  V          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[9]  ; R17   ;  W          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[10] ; W23   ;  W          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[11] ; P17   ;  W          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[12] ; R18   ;  V          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[13] ; N16   ;  V          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[14] ; M23   ;  P          ; --           ; --   ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
; adc_sample[15] ; U15   ; --          ; 2            ; 9    ; 1       ; no     ; no           ; no                      ; no            ; no              ; no            ; no                   ; 3.3-V LVTTL  ;
+----------------+-------+-------------+--------------+------+---------+--------+--------------+-------------------------+---------------+-----------------+---------------+----------------------+--------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                     ;
+------------+-------+-------------+--------------+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; Name       ; Pin # ; MegaLAB Row ; MegaLAB Col. ; Col. ; I/O Register ; Use Local Routing Output ; Power Up High ; Slow Slew Rate ; PCI I/O Enabled ; Single-Pin OE ; Single-Pin CE ; Open Drain ; TRI Primitive ; I/O Standard ;
+------------+-------+-------------+--------------+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+
; adc_ready  ; AC2   ;  W          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[0]    ; L23   ;  O          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[1]    ; M18   ;  R          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[2]    ; T20   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[3]    ; T24   ;  Q          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[4]    ; V24   ;  V          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[5]    ; AA21  ;  Z          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[6]    ; L21   ;  P          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[7]    ; L24   ;  O          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[8]    ; L22   ;  P          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[9]    ; T21   ;  T          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[10]   ; P19   ;  N          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[11]   ; W22   ;  X          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[12]   ; V23   ;  U          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[13]   ; N18   ;  S          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[14]   ; Y21   ;  X          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout[15]   ; AB19  ; --          ; 2            ; 2    ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
; dout_valid ; M24   ;  Q          ; --           ; --   ; no           ; no                       ; no            ; no             ; no              ; no            ; no            ; no         ; no            ; 3.3-V LVTTL  ;
+------------+-------+-------------+--------------+------+--------------+--------------------------+---------------+----------------+-----------------+---------------+---------------+------------+---------------+--------------+


+---------------------------------------+
; All Package Pins                      ;
+-------+----------------+--------------+
; Pin # ; Usage          ; I/O Standard ;
+-------+----------------+--------------+
; A2    ; GND            ;              ;
; A3    ; VCC_INT        ;              ;
; A4    ; NC             ;              ;
; A5    ; NC             ;              ;
; A6    ; VCC_IO         ;              ;
; A7    ; NC             ;              ;
; A8    ; GND            ;              ;
; A9    ; NC             ;              ;
; A10   ; NC             ;              ;
; A11   ; NC             ;              ;
; A12   ; NC             ;              ;
; A13   ; VCC_IO         ;              ;
; A14   ; GND            ;              ;
; A15   ; NC             ;              ;
; A16   ; NC             ;              ;
; A17   ; NC             ;              ;
; A18   ; NC             ;              ;
; A19   ; GND            ;              ;
; A20   ; NC             ;              ;
; A21   ; VCC_IO         ;              ;
; A22   ; NC             ;              ;
; A23   ; NC             ;              ;
; A24   ; VCC_INT        ;              ;
; A25   ; GND            ;              ;
; B1    ; GND            ;              ;
; B2    ; GND            ;              ;
; B3    ; VCC_INT        ;              ;
; B4    ; NC             ;              ;
; B5    ; NC             ;              ;
; B6    ; GND            ;              ;
; B7    ; NC             ;              ;
; B8    ; VCC_INT        ;              ;
; B9    ; NC             ;              ;
; B10   ; NC             ;              ;
; B11   ; NC             ;              ;
; B12   ; NC             ;              ;
; B13   ; NC             ;              ;
; B14   ; NC             ;              ;
; B15   ; NC             ;              ;
; B16   ; NC             ;              ;
; B17   ; NC             ;              ;
; B18   ; NC             ;              ;
; B19   ; VCC_INT        ;              ;
; B20   ; NC             ;              ;
; B21   ; GND            ;              ;
; B22   ; NC             ;              ;
; B23   ; NC             ;              ;
; B24   ; VCC_INT        ;              ;
; B25   ; GND            ;              ;
; B26   ; GND            ;              ;
; C1    ; VCC_INT        ;              ;
; C2    ; VCC_INT        ;              ;
; C3    ; GND            ;              ;
; C4    ; GND*           ;              ;
; C5    ; NC             ;              ;
; C6    ; NC             ;              ;
; C7    ; NC             ;              ;
; C8    ; NC             ;              ;
; C9    ; NC             ;              ;
; C10   ; NC             ;              ;
; C11   ; NC             ;              ;
; C12   ; NC             ;              ;
; C13   ; GND            ;              ;
; C14   ; NC             ;              ;
; C15   ; NC             ;              ;
; C16   ; NC             ;              ;
; C17   ; NC             ;              ;
; C18   ; NC             ;              ;
; C19   ; NC             ;              ;
; C20   ; NC             ;              ;
; C21   ; NC             ;              ;
; C22   ; NC             ;              ;
; C23   ; NC             ;              ;
; C24   ; GND            ;              ;
; C25   ; VCC_INT        ;              ;
; C26   ; VCC_INT        ;              ;
; D1    ; GND*           ;              ;
; D2    ; GND*           ;              ;
; D3    ; VCC_INT        ;              ;
; D4    ; GND            ;              ;
; D5    ; GND*           ;              ;
; D6    ; NC             ;              ;
; D7    ; NC             ;              ;
; D8    ; NC             ;              ;
; D9    ; NC             ;              ;
; D10   ; NC             ;              ;
; D11   ; NC             ;              ;
; D12   ; NC             ;              ;
; D13   ; NC             ;              ;
; D14   ; NC             ;              ;
; D15   ; NC             ;              ;
; D16   ; NC             ;              ;
; D17   ; NC             ;              ;
; D18   ; NC             ;              ;
; D19   ; NC             ;              ;
; D20   ; NC             ;              ;
; D21   ; NC             ;              ;
; D22   ; NC             ;              ;
; D23   ; GND            ;              ;
; D24   ; VCC_INT        ;              ;
; D25   ; GND*           ;              ;
; D26   ; GND*           ;              ;
; E1    ; GND*           ;              ;
; E2    ; GND*           ;              ;
; E3    ; GND*           ;              ;
; E4    ; GND*           ;              ;
; E5    ; GND*           ;              ;
; E6    ; GND*           ;              ;
; E7    ; GND*           ;              ;
; E8    ; GND*           ;              ;
; E9    ; GND*           ;              ;
; E10   ; GND*           ;              ;
; E11   ; GND*           ;              ;
; E12   ; GND*           ;              ;
; E13   ; GND*           ;              ;
; E14   ; GND*           ;              ;
; E15   ; GND*           ;              ;
; E16   ; GND*           ;              ;
; E17   ; GND*           ;              ;
; E18   ; GND*           ;              ;
; E19   ; GND*           ;              ;
; E20   ; GND*           ;              ;
; E21   ; GND*           ;              ;
; E22   ; GND*           ;              ;
; E23   ; NC             ;              ;
; E24   ; NC             ;              ;
; E25   ; GND*           ;              ;
; E26   ; GND*           ;              ;
; F1    ; GND*           ;              ;
; F2    ; GND*           ;              ;
; F3    ; GND*           ;              ;
; F4    ; GND*           ;              ;
; F5    ; GND*           ;              ;
; F6    ; GND*           ;              ;
; F7    ; GND*           ;              ;
; F8    ; GND*           ;              ;
; F9    ; GND*           ;              ;
; F10   ; GND*           ;              ;
; F11   ; GND*           ;              ;
; F12   ; GND*           ;              ;
; F13   ; GND+           ;              ;
; F14   ; #TRST          ;              ;
; F15   ; GND*           ;              ;
; F16   ; GND*           ;              ;
; F17   ; GND*           ;              ;
; F18   ; GND*           ;              ;
; F19   ; GND*           ;              ;
; F20   ; GND*           ;              ;
; F21   ; GND*           ;              ;
; F22   ; GND*           ;              ;
; F23   ; NC             ;              ;
; F24   ; NC             ;              ;
; F25   ; GND*           ;              ;
; F26   ; GND*           ;              ;
; G1    ; GND*           ;              ;
; G2    ; adc_sample[0]  ; 3.3-V LVTTL  ;
; G3    ; GND*           ;              ;
; G4    ; GND*           ;              ;
; G5    ; GND*           ;              ;
; G6    ; GND*           ;              ;
; G7    ; GND*           ;              ;
; G8    ; GND*           ;              ;
; G9    ; GND*           ;              ;
; G10   ; GND*           ;              ;
; G11   ; GND*           ;              ;
; G12   ; GND*           ;              ;
; G13   ; #TDO           ;              ;
; G14   ; ^nCEO          ;              ;
; G15   ; GND*           ;              ;
; G16   ; GND*           ;              ;
; G17   ; GND*           ;              ;
; G18   ; GND*           ;              ;
; G19   ; GND*           ;              ;
; G20   ; GND*           ;              ;
; G21   ; GND*           ;              ;
; G22   ; GND*           ;              ;
; G23   ; NC             ;              ;
; G24   ; GND*           ;              ;
; G25   ; GND*           ;              ;
; G26   ; GND*           ;              ;
; H1    ; GND*           ;              ;
; H2    ; GND*           ;              ;
; H3    ; GND*           ;              ;
; H4    ; GND*           ;              ;
; H5    ; GND*           ;              ;
; H6    ; GND*           ;              ;
; H7    ; GND*           ;              ;
; H8    ; GND            ;              ;
; H9    ; GND*           ;              ;
; H10   ; GND*           ;              ;
; H11   ; GND*           ;              ;
; H12   ; GND*           ;              ;
; H13   ; GND*           ;              ;
; H14   ; rst_n          ; 3.3-V LVTTL  ;
; H15   ; GND*           ;              ;
; H16   ; GND*           ;              ;
; H17   ; GND*           ;              ;
; H18   ; GND*           ;              ;
; H19   ; GND            ;              ;
; H20   ; GND*           ;              ;
; H21   ; GND*           ;              ;
; H22   ; GND*           ;              ;
; H23   ; NC             ;              ;
; H24   ; GND*           ;              ;
; H25   ; GND*           ;              ;
; H26   ; GND*           ;              ;
; J1    ; GND*           ;              ;
; J2    ; GND*           ;              ;
; J3    ; GND*           ;              ;
; J4    ; GND*           ;              ;
; J5    ; GND*           ;              ;
; J6    ; GND*           ;              ;
; J7    ; GND*           ;              ;
; J8    ; GND*           ;              ;
; J9    ; GND            ;              ;
; J10   ; VCC_IO         ;              ;
; J11   ; GND*           ;              ;
; J12   ; GND*           ;              ;
; J13   ; GND*           ;              ;
; J14   ; GND*           ;              ;
; J15   ; GND*           ;              ;
; J16   ; GND*           ;              ;
; J17   ; GND*           ;              ;
; J18   ; GND            ;              ;
; J19   ; GND*           ;              ;
; J20   ; GND*           ;              ;
; J21   ; GND*           ;              ;
; J22   ; GND*           ;              ;
; J23   ; GND*           ;              ;
; J24   ; GND*           ;              ;
; J25   ; GND*           ;              ;
; J26   ; GND*           ;              ;
; K1    ; GND*           ;              ;
; K2    ; GND*           ;              ;
; K3    ; GND*           ;              ;
; K4    ; GND*           ;              ;
; K5    ; GND*           ;              ;
; K6    ; GND*           ;              ;
; K7    ; GND*           ;              ;
; K8    ; GND*           ;              ;
; K9    ; VCC_IO         ;              ;
; K10   ; GND            ;              ;
; K11   ; VCC_INT        ;              ;
; K12   ; GND*           ;              ;
; K13   ; GND*           ;              ;
; K14   ; GND*           ;              ;
; K15   ; GND*           ;              ;
; K16   ; VCC_IO         ;              ;
; K17   ; GND            ;              ;
; K18   ; GND*           ;              ;
; K19   ; GND*           ;              ;
; K20   ; GND*           ;              ;
; K21   ; GND*           ;              ;
; K22   ; GND*           ;              ;
; K23   ; GND*           ;              ;
; K24   ; GND*           ;              ;
; K25   ; GND*           ;              ;
; K26   ; GND*           ;              ;
; L1    ; GND*           ;              ;
; L2    ; GND*           ;              ;
; L3    ; GND*           ;              ;
; L4    ; GND*           ;              ;
; L5    ; GND*           ;              ;
; L6    ; GND*           ;              ;
; L7    ; GND*           ;              ;
; L8    ; GND*           ;              ;
; L9    ; GND*           ;              ;
; L10   ; VCC_INT        ;              ;
; L11   ; GND            ;              ;
; L12   ; VCC_IO         ;              ;
; L13   ; GND            ;              ;
; L14   ; GND*           ;              ;
; L15   ; VCC_INT        ;              ;
; L16   ; GND            ;              ;
; L17   ; VCC_IO         ;              ;
; L18   ; GND*           ;              ;
; L19   ; GND*           ;              ;
; L20   ; GND*           ;              ;
; L21   ; dout[6]        ; 3.3-V LVTTL  ;
; L22   ; dout[8]        ; 3.3-V LVTTL  ;
; L23   ; dout[0]        ; 3.3-V LVTTL  ;
; L24   ; dout[7]        ; 3.3-V LVTTL  ;
; L25   ; GND*           ;              ;
; L26   ; GND*           ;              ;
; M1    ; GND*           ;              ;
; M2    ; GND*           ;              ;
; M3    ; GND*           ;              ;
; M4    ; GND*           ;              ;
; M5    ; GND*           ;              ;
; M6    ; GND*           ;              ;
; M7    ; GND*           ;              ;
; M8    ; GND*           ;              ;
; M9    ; GND*           ;              ;
; M10   ; GND*           ;              ;
; M11   ; VCC_IO         ;              ;
; M12   ; GND            ;              ;
; M13   ; VCC_INT        ;              ;
; M14   ; VCC_IO         ;              ;
; M15   ; GND            ;              ;
; M16   ; VCC_INT        ;              ;
; M17   ; GND*           ;              ;
; M18   ; dout[1]        ; 3.3-V LVTTL  ;
; M19   ; GND+           ;              ;
; M20   ; GND*           ;              ;
; M21   ; GND*           ;              ;
; M22   ; GND*           ;              ;
; M23   ; adc_sample[14] ; 3.3-V LVTTL  ;
; M24   ; dout_valid     ; 3.3-V LVTTL  ;
; M25   ; GND*           ;              ;
; M26   ; GND*           ;              ;
; N1    ; GND            ;              ;
; N2    ; VCC_INT        ;              ;
; N3    ; VCC_IO         ;              ;
; N4    ; GND            ;              ;
; N5    ; GND*           ;              ;
; N6    ; ^DATA0         ;              ;
; N7    ; ^DCLK          ;              ;
; N8    ; GND+           ;              ;
; N9    ; GND*           ;              ;
; N10   ; GND*           ;              ;
; N11   ; VCC_CKLK2      ;              ;
; N12   ; VCC_INT        ;              ;
; N13   ; GND            ;              ;
; N14   ; GND            ;              ;
; N15   ; VCC_IO         ;              ;
; N16   ; adc_sample[13] ; 3.3-V LVTTL  ;
; N17   ; GND*           ;              ;
; N18   ; dout[13]       ; 3.3-V LVTTL  ;
; N19   ; GND*           ;              ;
; N20   ; ^MSEL1         ;              ;
; N21   ; ^MSEL0         ;              ;
; N22   ; GND*           ;              ;
; N23   ; GND*           ;              ;
; N24   ; VCC_IO         ;              ;
; N25   ; GND            ;              ;
; N26   ; GND            ;              ;
; P1    ; GND            ;              ;
; P2    ; GND            ;              ;
; P3    ; GND            ;              ;
; P4    ; GND*           ;              ;
; P5    ; GND*           ;              ;
; P6    ; ^nCE           ;              ;
; P7    ; #TDI           ;              ;
; P8    ; GND*           ;              ;
; P9    ; GND*           ;              ;
; P10   ; VCC_CKLK4      ;              ;
; P11   ; GND_CKLK2      ;              ;
; P12   ; VCC_IO         ;              ;
; P13   ; GND            ;              ;
; P14   ; GND            ;              ;
; P15   ; VCC_INT        ;              ;
; P16   ; VCC_INT        ;              ;
; P17   ; adc_sample[11] ; 3.3-V LVTTL  ;
; P18   ; GND*           ;              ;
; P19   ; dout[10]       ; 3.3-V LVTTL  ;
; P20   ; GND+           ;              ;
; P21   ; ^NCONFIG       ;              ;
; P22   ; GND*           ;              ;
; P23   ; GND            ;              ;
; P24   ; VCC_INT        ;              ;
; P25   ; VCC_INT        ;              ;
; P26   ; GND            ;              ;
; R1    ; GND*           ;              ;
; R2    ; GND*           ;              ;
; R3    ; GND*           ;              ;
; R4    ; GND*           ;              ;
; R5    ; GND*           ;              ;
; R6    ; clk            ; 3.3-V LVTTL  ;
; R7    ; GND*           ;              ;
; R8    ; GND*           ;              ;
; R9    ; GND*           ;              ;
; R10   ; GND_CKLK4      ;              ;
; R11   ; VCC_INT        ;              ;
; R12   ; GND            ;              ;
; R13   ; VCC_IO         ;              ;
; R14   ; VCC_INT        ;              ;
; R15   ; GND            ;              ;
; R16   ; VCC_IO         ;              ;
; R17   ; adc_sample[9]  ; 3.3-V LVTTL  ;
; R18   ; adc_sample[12] ; 3.3-V LVTTL  ;
; R19   ; GND*           ;              ;
; R20   ; GND*           ;              ;
; R21   ; GND*           ;              ;
; R22   ; adc_sample[1]  ; 3.3-V LVTTL  ;
; R23   ; GND*           ;              ;
; R24   ; GND*           ;              ;
; R25   ; GND*           ;              ;
; R26   ; GND*           ;              ;
; T1    ; GND*           ;              ;
; T2    ; GND*           ;              ;
; T3    ; GND*           ;              ;
; T4    ; GND*           ;              ;
; T5    ; GND*           ;              ;
; T6    ; GND*           ;              ;
; T7    ; GND*           ;              ;
; T8    ; GND*           ;              ;
; T9    ; GND*           ;              ;
; T10   ; VCC_IO         ;              ;
; T11   ; GND            ;              ;
; T12   ; VCC_INT        ;              ;
; T13   ; GND*           ;              ;
; T14   ; GND*           ;              ;
; T15   ; VCC_IO         ;              ;
; T16   ; GND            ;              ;
; T17   ; VCC_INT        ;              ;
; T18   ; GND*           ;              ;
; T19   ; adc_valid      ; 3.3-V LVTTL  ;
; T20   ; dout[2]        ; 3.3-V LVTTL  ;
; T21   ; dout[9]        ; 3.3-V LVTTL  ;
; T22   ; GND*           ;              ;
; T23   ; GND*           ;              ;
; T24   ; dout[3]        ; 3.3-V LVTTL  ;
; T25   ; GND*           ;              ;
; T26   ; GND*           ;              ;
; U1    ; GND*           ;              ;
; U2    ; GND*           ;              ;
; U3    ; GND*           ;              ;
; U4    ; GND*           ;              ;
; U5    ; GND*           ;              ;
; U6    ; GND*           ;              ;
; U7    ; GND*           ;              ;
; U8    ; GND+           ;              ;
; U9    ; VCC_INT        ;              ;
; U10   ; GND            ;              ;
; U11   ; VCC_IO         ;              ;
; U12   ; GND*           ;              ;
; U13   ; GND*           ;              ;
; U14   ; GND*           ;              ;
; U15   ; adc_sample[15] ; 3.3-V LVTTL  ;
; U16   ; VCC_INT        ;              ;
; U17   ; GND            ;              ;
; U18   ; VCC_IO         ;              ;
; U19   ; GND*           ;              ;
; U20   ; GND*           ;              ;
; U21   ; adc_sample[2]  ; 3.3-V LVTTL  ;
; U22   ; GND*           ;              ;
; U23   ; GND*           ;              ;
; U24   ; GND*           ;              ;
; U25   ; GND*           ;              ;
; U26   ; GND*           ;              ;
; V1    ; GND*           ;              ;
; V2    ; GND*           ;              ;
; V3    ; GND*           ;              ;
; V4    ; GND*           ;              ;
; V5    ; GND*           ;              ;
; V6    ; GND_CKOUT2     ;              ;
; V7    ; VCC_CKOUT2     ;              ;
; V8    ; GND*           ;              ;
; V9    ; GND            ;              ;
; V10   ; VCC_IO         ;              ;
; V11   ; GND*           ;              ;
; V12   ; GND*           ;              ;
; V13   ; GND*           ;              ;
; V14   ; GND*           ;              ;
; V15   ; GND*           ;              ;
; V16   ; GND*           ;              ;
; V17   ; VCC_IO         ;              ;
; V18   ; GND            ;              ;
; V19   ; GND*           ;              ;
; V20   ; GND*           ;              ;
; V21   ; GND*           ;              ;
; V22   ; GND*           ;              ;
; V23   ; dout[12]       ; 3.3-V LVTTL  ;
; V24   ; dout[4]        ; 3.3-V LVTTL  ;
; V25   ; GND*           ;              ;
; V26   ; GND*           ;              ;
; W1    ; GND*           ;              ;
; W2    ; GND*           ;              ;
; W3    ; GND*           ;              ;
; W4    ; adc_sample[7]  ; 3.3-V LVTTL  ;
; W5    ; GND*           ;              ;
; W6    ; GND*           ;              ;
; W7    ; GND*           ;              ;
; W8    ; GND            ;              ;
; W9    ; GND*           ;              ;
; W10   ; GND*           ;              ;
; W11   ; GND*           ;              ;
; W12   ; GND*           ;              ;
; W13   ; GND*           ;              ;
; W14   ; GND*           ;              ;
; W15   ; GND*           ;              ;
; W16   ; GND*           ;              ;
; W17   ; GND*           ;              ;
; W18   ; GND*           ;              ;
; W19   ; GND            ;              ;
; W20   ; GND*           ;              ;
; W21   ; GND*           ;              ;
; W22   ; dout[11]       ; 3.3-V LVTTL  ;
; W23   ; adc_sample[10] ; 3.3-V LVTTL  ;
; W24   ; adc_sample[8]  ; 3.3-V LVTTL  ;
; W25   ; GND*           ;              ;
; W26   ; GND*           ;              ;
; Y1    ; adc_sample[3]  ; 3.3-V LVTTL  ;
; Y2    ; GND*           ;              ;
; Y3    ; NC             ;              ;
; Y4    ; NC             ;              ;
; Y5    ; GND*           ;              ;
; Y6    ; GND*           ;              ;
; Y7    ; GND*           ;              ;
; Y8    ; GND*           ;              ;
; Y9    ; GND*           ;              ;
; Y10   ; GND*           ;              ;
; Y11   ; GND*           ;              ;
; Y12   ; GND*           ;              ;
; Y13   ; GND+           ;              ;
; Y14   ; GND+           ;              ;
; Y15   ; GND*           ;              ;
; Y16   ; GND*           ;              ;
; Y17   ; GND*           ;              ;
; Y18   ; GND*           ;              ;
; Y19   ; GND*           ;              ;
; Y20   ; GND*           ;              ;
; Y21   ; dout[14]       ; 3.3-V LVTTL  ;
; Y22   ; GND*           ;              ;
; Y23   ; NC             ;              ;
; Y24   ; NC             ;              ;
; Y25   ; GND*           ;              ;
; Y26   ; GND*           ;              ;
; AA1   ; GND*           ;              ;
; AA2   ; GND*           ;              ;
; AA3   ; NC             ;              ;
; AA4   ; NC             ;              ;
; AA5   ; GND*           ;              ;
; AA6   ; GND*           ;              ;
; AA7   ; GND*           ;              ;
; AA8   ; GND*           ;              ;
; AA9   ; GND*           ;              ;
; AA10  ; GND*           ;              ;
; AA11  ; GND*           ;              ;
; AA12  ; ^CONF_DONE     ;              ;
; AA13  ; ^NSTATUS       ;              ;
; AA14  ; #TCK           ;              ;
; AA15  ; #TMS           ;              ;
; AA16  ; GND*           ;              ;
; AA17  ; GND*           ;              ;
; AA18  ; GND*           ;              ;
; AA19  ; GND*           ;              ;
; AA20  ; GND*           ;              ;
; AA21  ; dout[5]        ; 3.3-V LVTTL  ;
; AA22  ; GND*           ;              ;
; AA23  ; NC             ;              ;
; AA24  ; NC             ;              ;
; AA25  ; GND*           ;              ;
; AA26  ; GND*           ;              ;
; AB1   ; adc_sample[6]  ; 3.3-V LVTTL  ;
; AB2   ; adc_sample[5]  ; 3.3-V LVTTL  ;
; AB3   ; NC             ;              ;
; AB4   ; NC             ;              ;
; AB5   ; GND*           ;              ;
; AB6   ; GND*           ;              ;
; AB7   ; GND*           ;              ;
; AB8   ; GND*           ;              ;
; AB9   ; GND*           ;              ;
; AB10  ; GND*           ;              ;
; AB11  ; GND*           ;              ;
; AB12  ; GND*           ;              ;
; AB13  ; GND*           ;              ;
; AB14  ; GND*           ;              ;
; AB15  ; GND*           ;              ;
; AB16  ; GND*           ;              ;
; AB17  ; GND*           ;              ;
; AB18  ; GND*           ;              ;
; AB19  ; dout[15]       ; 3.3-V LVTTL  ;
; AB20  ; GND*           ;              ;
; AB21  ; GND*           ;              ;
; AB22  ; GND*           ;              ;
; AB23  ; NC             ;              ;
; AB24  ; NC             ;              ;
; AB25  ; GND*           ;              ;
; AB26  ; GND*           ;              ;
; AC1   ; adc_sample[4]  ; 3.3-V LVTTL  ;
; AC2   ; adc_ready      ; 3.3-V LVTTL  ;
; AC3   ; VCC_INT        ;              ;
; AC4   ; GND            ;              ;
; AC5   ; NC             ;              ;
; AC6   ; NC             ;              ;
; AC7   ; NC             ;              ;
; AC8   ; NC             ;              ;
; AC9   ; NC             ;              ;
; AC10  ; NC             ;              ;
; AC11  ; NC             ;              ;
; AC12  ; NC             ;              ;
; AC13  ; NC             ;              ;
; AC14  ; NC             ;              ;
; AC15  ; NC             ;              ;
; AC16  ; NC             ;              ;
; AC17  ; NC             ;              ;
; AC18  ; NC             ;              ;
; AC19  ; NC             ;              ;
; AC20  ; NC             ;              ;
; AC21  ; NC             ;              ;
; AC22  ; NC             ;              ;
; AC23  ; GND            ;              ;
; AC24  ; VCC_INT        ;              ;
; AC25  ; GND*           ;              ;
; AC26  ; GND*           ;              ;
; AD1   ; VCC_INT        ;              ;
; AD2   ; VCC_INT        ;              ;
; AD3   ; GND            ;              ;
; AD4   ; NC             ;              ;
; AD5   ; NC             ;              ;
; AD6   ; NC             ;              ;
; AD7   ; NC             ;              ;
; AD8   ; NC             ;              ;
; AD9   ; NC             ;              ;
; AD10  ; NC             ;              ;
; AD11  ; NC             ;              ;
; AD12  ; NC             ;              ;
; AD13  ; GND            ;              ;
; AD14  ; NC             ;              ;
; AD15  ; NC             ;              ;
; AD16  ; NC             ;              ;
; AD17  ; NC             ;              ;
; AD18  ; NC             ;              ;
; AD19  ; NC             ;              ;
; AD20  ; NC             ;              ;
; AD21  ; NC             ;              ;
; AD22  ; NC             ;              ;
; AD23  ; NC             ;              ;
; AD24  ; GND            ;              ;
; AD25  ; VCC_INT        ;              ;
; AD26  ; VCC_INT        ;              ;
; AE1   ; GND            ;              ;
; AE2   ; GND            ;              ;
; AE3   ; VCC_INT        ;              ;
; AE4   ; NC             ;              ;
; AE5   ; NC             ;              ;
; AE6   ; GND            ;              ;
; AE7   ; NC             ;              ;
; AE8   ; VCC_INT        ;              ;
; AE9   ; NC             ;              ;
; AE10  ; NC             ;              ;
; AE11  ; NC             ;              ;
; AE12  ; NC             ;              ;
; AE13  ; NC             ;              ;
; AE14  ; NC             ;              ;
; AE15  ; NC             ;              ;
; AE16  ; NC             ;              ;
; AE17  ; NC             ;              ;
; AE18  ; GND*           ;              ;
; AE19  ; VCC_INT        ;              ;
; AE20  ; GND*           ;              ;
; AE21  ; GND            ;              ;
; AE22  ; GND*           ;              ;
; AE23  ; GND*           ;              ;
; AE24  ; VCC_INT        ;              ;
; AE25  ; GND            ;              ;
; AE26  ; GND            ;              ;
; AF2   ; GND            ;              ;
; AF3   ; VCC_INT        ;              ;
; AF4   ; NC             ;              ;
; AF5   ; NC             ;              ;
; AF6   ; VCC_IO         ;              ;
; AF7   ; NC             ;              ;
; AF8   ; GND            ;              ;
; AF9   ; NC             ;              ;
; AF10  ; NC             ;              ;
; AF11  ; NC             ;              ;
; AF12  ; NC             ;              ;
; AF13  ; VCC_IO         ;              ;
; AF14  ; GND            ;              ;
; AF15  ; NC             ;              ;
; AF16  ; NC             ;              ;
; AF17  ; NC             ;              ;
; AF18  ; GND*           ;              ;
; AF19  ; GND            ;              ;
; AF20  ; GND*           ;              ;
; AF21  ; VCC_IO         ;              ;
; AF22  ; GND*           ;              ;
; AF23  ; GND*           ;              ;
; AF24  ; VCC_INT        ;              ;
; AF25  ; GND            ;              ;
+-------+----------------+--------------+


+--------------------------------------------------------------------------------------+
; Control Signals                                                                      ;
+----------------------------------+-----------+---------+--------------+--------------+
; Name                             ; Pin #     ; Fan-Out ; Usage        ; Global Usage ;
+----------------------------------+-----------+---------+--------------+--------------+
; clk                              ; R6        ; 212     ; Clock        ; Pin          ;
; rst_n                            ; H14       ; 52      ; Async. clear ; Pin          ;
; mag_sqr_fft:u_fft|a_re[0]~18     ; LC6_4_V2  ; 16      ; Clock enable ; Non-global   ;
; mag_sqr_fft:u_fft|up_re[0]~46    ; LC9_9_V2  ; 62      ; Clock enable ; Non-global   ;
; input_buffer:u_in|dout_int[0]~17 ; LC6_12_W2 ; 20      ; Clock enable ; Non-global   ;
; mag_sqr_fft:u_fft|b_im[0]~18     ; LC5_8_W2  ; 16      ; Clock enable ; Non-global   ;
; mag_sqr_fft:u_fft|a_im[0]~18     ; LC7_8_W2  ; 16      ; Clock enable ; Non-global   ;
; mag_sqr_fft:u_fft|b_re[0]~18     ; LC1_8_W2  ; 16      ; Clock enable ; Non-global   ;
; ram_we~4                         ; LC2_9_W2  ; 16      ; Write enable ; Non-global   ;
; mag_sqr_fft:u_fft|Selector1~1    ; LC4_11_W2 ; 2       ; Clock enable ; Non-global   ;
+----------------------------------+-----------+---------+--------------+--------------+


+----------------------------------+
; Global & Other Fast Signals      ;
+-------+-------+---------+--------+
; Name  ; Pin # ; Fan-Out ; Global ;
+-------+-------+---------+--------+
; clk   ; R6    ; 212     ; yes    ;
; rst_n ; H14   ; 52      ; yes    ;
+-------+-------+---------+--------+


+---------------------------------------------+
; Carry Chains                                ;
+--------------------+------------------------+
; Carry Chain Length ; Number of Carry Chains ;
+--------------------+------------------------+
; 0                  ; 0                      ;
; 1                  ; 0                      ;
; 2                  ; 0                      ;
; 3                  ; 0                      ;
; 4                  ; 0                      ;
; 5                  ; 0                      ;
; 6                  ; 0                      ;
; 7                  ; 0                      ;
; 8                  ; 0                      ;
; 9                  ; 0                      ;
; 10                 ; 0                      ;
; 11                 ; 0                      ;
; 12                 ; 0                      ;
; 13                 ; 0                      ;
; 14                 ; 0                      ;
; 15                 ; 0                      ;
; 16                 ; 4                      ;
+--------------------+------------------------+


+------------------------------------------------------------------------------+
; Embedded Cells                                                               ;
+-----------+---------------------------------------------------+------+-------+
; Cell #    ; Name                                              ; Mode ; Turbo ;
+-----------+---------------------------------------------------+------+-------+
; EC15_1_W2 ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][0]  ; RAM  ; On    ;
; EC16_1_W2 ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][1]  ; RAM  ; On    ;
; EC5_1_W2  ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][2]  ; RAM  ; On    ;
; EC9_1_W2  ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][3]  ; RAM  ; On    ;
; EC3_1_W2  ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][4]  ; RAM  ; On    ;
; EC12_1_W2 ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][5]  ; RAM  ; On    ;
; EC2_1_W2  ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][6]  ; RAM  ; On    ;
; EC4_1_W2  ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][7]  ; RAM  ; On    ;
; EC6_1_W2  ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][8]  ; RAM  ; On    ;
; EC13_1_W2 ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][9]  ; RAM  ; On    ;
; EC1_1_W2  ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][10] ; RAM  ; On    ;
; EC8_1_W2  ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][11] ; RAM  ; On    ;
; EC10_1_W2 ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][12] ; RAM  ; On    ;
; EC7_1_W2  ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][13] ; RAM  ; On    ;
; EC11_1_W2 ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][14] ; RAM  ; On    ;
; EC14_1_W2 ; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][15] ; RAM  ; On    ;
+-----------+---------------------------------------------------+------+-------+


+-------------------------------------------------------------+
; Non-Global High Fan-Out Signals                             ;
+---------------------------------------------------+---------+
; Name                                              ; Fan-Out ;
+---------------------------------------------------+---------+
; mag_sqr_fft:u_fft|up_re[0]~46                     ; 62      ;
; phase.PH_FFT                                      ; 22      ;
; mag_sqr_fft:u_fft|st.S0_WR_BOT_RE                 ; 21      ;
; mag_sqr_fft:u_fft|st.S0_WR_TOP_RE                 ; 21      ;
; mag_sqr_fft:u_fft|st.S0_CALC                      ; 21      ;
; input_buffer:u_in|dout_int[0]~17                  ; 20      ;
; mag_sqr_fft:u_fft|st.S0_WR_TOP_IM                 ; 20      ;
; ram_addr[2]~6                                     ; 16      ;
; ram_we~4                                          ; 16      ;
; ram_addr[0]~4                                     ; 16      ;
; mag_sqr_fft:u_fft|WideOr17                        ; 16      ;
; ram_addr[1]~5                                     ; 16      ;
; ram_addr[3]~7                                     ; 16      ;
; mag_sqr_fft:u_fft|b_re[0]~18                      ; 16      ;
; mag_sqr_fft:u_fft|b_im[0]~18                      ; 16      ;
; mag_sqr_fft:u_fft|a_im[0]~18                      ; 16      ;
; mag_sqr_fft:u_fft|a_re[0]~18                      ; 16      ;
; mag_sqr_fft:u_fft|st.IDLE                         ; 13      ;
; mag_sqr_fft:u_fft|pair_idx[0]                     ; 9       ;
; adc_valid                                         ; 8       ;
; mag_sqr_fft:u_fft|st.S0_WR_BOT_IM                 ; 8       ;
; input_buffer:u_in|start_fft                       ; 6       ;
; input_buffer:u_in|wr_ptr[0]                       ; 6       ;
; mag_sqr_fft:u_fft|pair_idx[1]                     ; 6       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][12] ; 5       ;
; mag_sqr_fft:u_fft|st.S0_RD_BOT_IM                 ; 5       ;
; mag_sqr_fft:u_fft|st.S0_RD_BOT_RE                 ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][0]  ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][1]  ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][11] ; 5       ;
; input_buffer:u_in|wr_ptr[1]                       ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][2]  ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][5]  ; 5       ;
; input_buffer:u_in|st.WRITE                        ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][10] ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][9]  ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][4]  ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][8]  ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][15] ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][7]  ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][14] ; 5       ;
; input_buffer:u_in|dout_int~16                     ; 5       ;
; mag_sqr_fft:u_fft|bot_cpx[0]~6                    ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][3]  ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][6]  ; 5       ;
; ram_sp:ram_inst|altdpram:mem_rtl_0|segment[0][13] ; 5       ;
; mag_sqr_fft:u_fft|st.S0_RD_TOP_RE                 ; 5       ;
; mag_sqr_fft:u_fft|st.S0_RD_TOP_IM                 ; 4       ;
; input_buffer:u_in|st.IDLE                         ; 4       ;
; input_buffer:u_in|wr_ptr[2]                       ; 4       ;
+---------------------------------------------------+---------+


+--------------------------------------------------+
; Local Routing Interconnect                       ;
+-----------------------------+--------------------+
; Local Routing Interconnects ; Number of MegaLABs ;
+-----------------------------+--------------------+
; 0 - 8                       ; 49                 ;
; 9 - 17                      ; 0                  ;
; 18 - 26                     ; 0                  ;
; 27 - 35                     ; 0                  ;
; 36 - 44                     ; 1                  ;
; 45 - 53                     ; 1                  ;
; 54 - 62                     ; 0                  ;
; 63 - 71                     ; 0                  ;
; 72 - 80                     ; 0                  ;
; 81 - 89                     ; 1                  ;
+-----------------------------+--------------------+


+--------------------------------------------+
; MegaLAB Interconnect                       ;
+-----------------------+--------------------+
; MegaLAB Interconnects ; Number of MegaLABs ;
+-----------------------+--------------------+
; 0 - 8                 ; 49                 ;
; 9 - 17                ; 0                  ;
; 18 - 26               ; 0                  ;
; 27 - 35               ; 0                  ;
; 36 - 44               ; 0                  ;
; 45 - 53               ; 0                  ;
; 54 - 62               ; 0                  ;
; 63 - 71               ; 0                  ;
; 72 - 80               ; 2                  ;
; 81 - 89               ; 1                  ;
+-----------------------+--------------------+


+----------------------------------------------+
; LAB External Interconnect                    ;
+----------------------------+-----------------+
; LAB External Interconnects ; Number MegaLABs ;
+----------------------------+-----------------+
; 0 - 12                     ; 49              ;
; 13 - 25                    ; 0               ;
; 26 - 38                    ; 0               ;
; 39 - 51                    ; 0               ;
; 52 - 64                    ; 0               ;
; 65 - 77                    ; 0               ;
; 78 - 90                    ; 0               ;
; 91 - 103                   ; 1               ;
; 104 - 116                  ; 0               ;
; 117 - 129                  ; 2               ;
+----------------------------+-----------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; MegaLAB Usage Summary                                                                                                                                                                                                                                                                               ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+
; MegaLAB Name ; Total Cells         ; MegaLAB Interconnect ; Column Fast Interconnect Driving In ; Column Fast Interconnect Driving Out ; Row Fast Interconnect Driving In ; Row Fast Interconnect Driving Out ; Fan-In ; Fan-Out ; Local Interconnect ; LAB External Interconnect ; Control Signals ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+
;  A1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  A2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  B2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  C1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  C2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  D1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  D2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  E1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  E2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  F1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  F2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  G1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  G2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  H1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  H2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  I1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  I2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  J1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  J2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  K1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  K2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  L1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  L2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  M1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  M2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 0       ; 0                  ; 0                         ; 0               ;
;  N1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  N2          ;  0 / 160 ( 0 % )    ; 1                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 2      ; 0       ; 0                  ; 1                         ; 0               ;
;  O1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  O2          ;  0 / 160 ( 0 % )    ; 2                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 2      ; 3       ; 0                  ; 2                         ; 0               ;
;  P1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  P2          ;  81 / 160 ( 51 % )  ; 80                   ; 38                                  ; 24                                   ; 1                                ; 0                                 ; 48     ; 25      ; 48                 ; 117                       ; 7               ;
;  Q1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Q2          ;  0 / 160 ( 0 % )    ; 1                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 0       ; 0                  ; 1                         ; 0               ;
;  R1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  R2          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 0       ; 0                  ; 1                         ; 0               ;
;  S1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  S2          ;  0 / 160 ( 0 % )    ; 1                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 0       ; 0                  ; 1                         ; 0               ;
;  T1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  T2          ;  0 / 160 ( 0 % )    ; 1                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 0       ; 0                  ; 1                         ; 0               ;
;  U1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  U2          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 2      ; 4       ; 0                  ; 1                         ; 0               ;
;  V1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  V2          ;  102 / 160 ( 64 % ) ; 85                   ; 31                                  ; 32                                   ; 1                                ; 0                                 ; 45     ; 87      ; 44                 ; 126                       ; 8               ;
;  W1          ;  0 / 160 ( 0 % )    ; 1                    ; 0                                   ; 0                                    ; 1                                ; 0                                 ; 0      ; 0       ; 0                  ; 1                         ; 0               ;
;  W2          ;  118 / 160 ( 74 % ) ; 80                   ; 27                                  ; 14                                   ; 4                                ; 1                                 ; 37     ; 209     ; 81                 ; 96                        ; 6               ;
;  X1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  X2          ;  0 / 160 ( 0 % )    ; 2                    ; 1                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 2                         ; 0               ;
;  Y1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Y2          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 1      ; 0       ; 0                  ; 0                         ; 0               ;
;  Z1          ;  0 / 160 ( 0 % )    ; 0                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 0                         ; 0               ;
;  Z2          ;  0 / 160 ( 0 % )    ; 2                    ; 0                                   ; 0                                    ; 0                                ; 0                                 ; 0      ; 0       ; 0                  ; 2                         ; 0               ;
+--------------+---------------------+----------------------+-------------------------------------+--------------------------------------+----------------------------------+-----------------------------------+--------+---------+--------------------+---------------------------+-----------------+


+-------------------------------------------------------------------------------+
; Row Interconnect                                                              ;
+-------+------------------------+---------------------+------------------------+
; Row   ; Interconnect Available ; Interconnect Used   ; Half Interconnect Used ;
+-------+------------------------+---------------------+------------------------+
;  A    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  B    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  C    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  D    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  E    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  F    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  G    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  H    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  I    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  J    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  K    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  L    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  M    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  N    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  O    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  P    ; 100                    ;  1 / 100 ( 1 % )    ;  0 / 200 ( 0 % )       ;
;  Q    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  R    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  S    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  T    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  U    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  V    ; 100                    ;  1 / 100 ( 1 % )    ;  0 / 200 ( 0 % )       ;
;  W    ; 100                    ;  5 / 100 ( 5 % )    ;  0 / 200 ( 0 % )       ;
;  X    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  Y    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
;  Z    ; 100                    ;  0 / 100 ( 0 % )    ;  0 / 200 ( 0 % )       ;
; Total ; 2600                   ;  7 / 2600 ( < 1 % ) ;  0 / 5200 ( 0 % )      ;
+-------+------------------------+---------------------+------------------------+


+-------------------------------------------------------------------------------------------+
; LAB Column Interconnect                                                                   ;
+--------------+------+------------------------+-------------------+------------------------+
; MegaLAB Col. ; Col. ; Interconnect Available ; Interconnect Used ; Half Interconnect Used ;
+--------------+------+------------------------+-------------------+------------------------+
; 1            ; 1    ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 2    ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 3    ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 4    ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 5    ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 6    ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 7    ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 8    ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 9    ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 10   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 11   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 12   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 13   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 14   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 15   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 16   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 1            ; 17   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 2            ; 1    ; 80                     ;  0 / 80 ( 0 % )   ;  1 / 160 ( < 1 % )     ;
; 2            ; 2    ; 80                     ;  0 / 80 ( 0 % )   ;  1 / 160 ( < 1 % )     ;
; 2            ; 3    ; 80                     ;  0 / 80 ( 0 % )   ;  3 / 160 ( 2 % )       ;
; 2            ; 4    ; 80                     ;  0 / 80 ( 0 % )   ;  6 / 160 ( 4 % )       ;
; 2            ; 5    ; 80                     ;  0 / 80 ( 0 % )   ;  5 / 160 ( 3 % )       ;
; 2            ; 6    ; 80                     ;  0 / 80 ( 0 % )   ;  2 / 160 ( 1 % )       ;
; 2            ; 7    ; 80                     ;  0 / 80 ( 0 % )   ;  10 / 160 ( 6 % )      ;
; 2            ; 8    ; 80                     ;  0 / 80 ( 0 % )   ;  12 / 160 ( 8 % )      ;
; 2            ; 9    ; 80                     ;  0 / 80 ( 0 % )   ;  15 / 160 ( 9 % )      ;
; 2            ; 10   ; 80                     ;  0 / 80 ( 0 % )   ;  9 / 160 ( 6 % )       ;
; 2            ; 11   ; 80                     ;  0 / 80 ( 0 % )   ;  5 / 160 ( 3 % )       ;
; 2            ; 12   ; 80                     ;  0 / 80 ( 0 % )   ;  2 / 160 ( 1 % )       ;
; 2            ; 13   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 2            ; 14   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 2            ; 15   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 2            ; 16   ; 80                     ;  0 / 80 ( 0 % )   ;  0 / 160 ( 0 % )       ;
; 2            ; 17   ; 80                     ;  0 / 80 ( 0 % )   ;  9 / 160 ( 6 % )       ;
; Total        ;      ; 2720                   ;  0 / 2720 ( 0 % ) ;  80 / 5440 ( 1 % )     ;
+--------------+------+------------------------+-------------------+------------------------+


+-----------------------------------------------------------------------------+
; ESB Column Interconnect                                                     ;
+-------+------------------------+-------------------+------------------------+
; Col.  ; Interconnect Available ; Interconnect Used ; Half Interconnect Used ;
+-------+------------------------+-------------------+------------------------+
; 0     ; 128                    ;  0 / 128 ( 0 % )  ;  0 / 256 ( 0 % )       ;
; 1     ; 128                    ;  0 / 128 ( 0 % )  ;  7 / 256 ( 3 % )       ;
; Total ; 256                    ;  0 / 256 ( 0 % )  ;  7 / 512 ( 1 % )       ;
+-------+------------------------+-------------------+------------------------+


+-------------------------------------------------------------+
; Fitter Resource Usage Summary                               ;
+-----------------------------------+-------------------------+
; Resource                          ; Usage                   ;
+-----------------------------------+-------------------------+
; Total logic elements              ; 285 / 8,320 ( 3 % )     ;
; Registers                         ; 196 / 8,320 ( 2 % )     ;
; Logic elements in carry chains    ; 64                      ;
; User inserted logic elements      ; 0                       ;
; Virtual pins                      ; 0                       ;
; I/O pins                          ; 37 / 376 ( 10 % )       ;
;     -- Clock pins                 ; 1 / 4 ( 25 % )          ;
;     -- Dedicated input pins       ; 1 / 4 ( 25 % )          ;
; Global signals                    ; 2                       ;
; ESBs                              ; 1 / 52 ( 2 % )          ;
; Macrocells                        ; 0 / 832 ( 0 % )         ;
; ESB pterm bits used               ; 0 / 106,496 ( 0 % )     ;
; ESB CAM bits used                 ; 0 / 106,496 ( 0 % )     ;
; Total memory bits                 ; 256 / 106,496 ( < 1 % ) ;
; Total RAM block bits              ; 2,048 / 106,496 ( 2 % ) ;
; FastRow interconnects             ; 0 / 120 ( 0 % )         ;
; ELAs                              ; 0 / 4 ( 0 % )           ;
; Maximum fan-out node              ; clk                     ;
; Maximum fan-out                   ; 228                     ;
; Highest non-global fan-out signal ; ram_addr[3]~7           ;
; Highest non-global fan-out        ; 128                     ;
; Total fan-out                     ; 1241                    ;
; Average fan-out                   ; 3.67                    ;
+-----------------------------------+-------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                   ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------+--------------+
; Compilation Hierarchy Node ; Logic Cells ; LC Registers ; Memory Bits ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Carry Chain LCs ; Packed LCs ; Full Hierarchy Name                                   ; Library Name ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------+--------------+
; |SpectAnalyzer_top         ; 285 (22)    ; 196          ; 256         ; 37   ; 0            ; 89 (21)      ; 93 (0)            ; 103 (1)          ; 64 (0)          ; 0 (0)      ; |SpectAnalyzer_top                                    ; work         ;
;    |input_buffer:u_in|     ; 38 (38)     ; 31           ; 0           ; 0    ; 0            ; 7 (7)        ; 21 (21)           ; 10 (10)          ; 0 (0)           ; 0 (0)      ; |SpectAnalyzer_top|input_buffer:u_in                  ; work         ;
;    |mag_sqr_fft:u_fft|     ; 225 (225)   ; 164          ; 0           ; 0    ; 0            ; 61 (61)      ; 72 (72)           ; 92 (92)          ; 64 (64)         ; 0 (0)      ; |SpectAnalyzer_top|mag_sqr_fft:u_fft                  ; work         ;
;    |ram_sp:ram_inst|       ; 0 (0)       ; 0            ; 256         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SpectAnalyzer_top|ram_sp:ram_inst                    ; work         ;
;       |altdpram:mem_rtl_0| ; 0 (0)       ; 0            ; 256         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; 0 (0)           ; 0 (0)      ; |SpectAnalyzer_top|ram_sp:ram_inst|altdpram:mem_rtl_0 ; work         ;
+----------------------------+-------------+--------------+-------------+------+--------------+--------------+-------------------+------------------+-----------------+------------+-------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+-----------------------------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                                   ;
+----------------+----------+-------------+-----------------------+-------------------------+---------------------+-----+
; Name           ; Pin Type ; Pad to Core ; Pad to Input Register ; Core to Output Register ; Core to CE Register ; TCO ;
+----------------+----------+-------------+-----------------------+-------------------------+---------------------+-----+
; clk            ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; rst_n          ; Input    ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_valid      ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[0]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[1]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[2]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[3]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[4]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[5]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[6]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[7]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[8]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[9]  ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[10] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[11] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[12] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[13] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[14] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_sample[15] ; Input    ; ON          ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; adc_ready      ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[0]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[1]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[2]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[3]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[4]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[5]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[6]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[7]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[8]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[9]        ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[10]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[11]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[12]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[13]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[14]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout[15]       ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
; dout_valid     ; Output   ; OFF         ; OFF                   ; OFF                     ; OFF                 ; OFF ;
+----------------+----------+-------------+-----------------------+-------------------------+---------------------+-----+


+-----------------------------+
; I/O Bank Usage              ;
+----------+------------------+
; I/O Bank ; Usage            ;
+----------+------------------+
; 1        ; 1 / 32 ( 3 % )   ;
; 2        ; 0 / 30 ( 0 % )   ;
; 3        ; 0 / 64 ( 0 % )   ;
; 4        ; 26 / 65 ( 40 % ) ;
; 5        ; 2 / 32 ( 6 % )   ;
; 6        ; 0 / 30 ( 0 % )   ;
; 7        ; 7 / 61 ( 11 % )  ;
; 8        ; 1 / 62 ( 2 % )   ;
; 9        ; 0 / 0 ( -- )     ;
+----------+------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                ;
+--------------------------------------------+-----------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-----------------------------------------------+----------+
; Name                                       ; Mode      ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; ESBs ; MIF                                           ; Location ;
+--------------------------------------------+-----------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-----------------------------------------------+----------+
; ram_sp:ram_inst|altdpram:mem_rtl_0|content ; Dual Port ; 16           ; 16           ; 16           ; 16           ; yes                    ; no                      ; no                     ; yes                     ; 256  ; 1    ; db/SpectAnalyzer.ram0_ram_sp_ed4f5dd0.hdl.mif ; ESB_1_W2 ;
+--------------------------------------------+-----------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+------+-----------------------------------------------+----------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in G:/DSD/EXPERIMENTS/SpectAnalyzer_Project/SpectAnalyzer_top.pin.


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II Fitter
    Info: Version 9.0 Build 235 06/17/2009 Service Pack 2 SJ Web Edition
    Info: Processing started: Sun Jun 22 16:20:47 2025
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off SpectAnalyzer -c SpectAnalyzer_top
Info: Selected device EP20K200EFC672-1 for design "SpectAnalyzer_top"
Warning: Feature SignalProbe is not available with your current license
Info: Fitter is using the Classic Timing Analyzer
Info: Timing requirements not specified -- optimizing circuit to achieve the following default global requirements
    Info: Assuming a global fmax requirement of 1000 MHz
    Info: Not setting a global tsu requirement
    Info: Not setting a global tco requirement
    Info: Not setting a global tpd requirement
Warning: Feature LogicLock is not available with your current license
Info: Promoted cell "clk" to global signal automatically
Info: Promoted cell "rst_n" to global signal automatically
Info: Started fitting attempt 1 on Sun Jun 22 2025 at 16:20:47
Info: Fitter placement preparation operations beginning
Info: Fitter placement preparation operations ending: elapsed time is 00:00:00
Info: Fitter placement operations beginning
Info: Fitter placement was successful
Info: Design requires the following device routing resources:
    Info: Overall column FastTrack interconnect = 1%
    Info: Overall row FastTrack interconnect = 0%
    Info: Maximum column FastTrack interconnect = 6%
    Info: Maximum row FastTrack interconnect = 5%
Info: Estimated most critical path is register to register delay of 5.556 ns
    Info: 1: + IC(0.000 ns) + CELL(0.144 ns) = 0.144 ns; Loc. = LAB_11_W2; Fanout = 13; REG Node = 'mag_sqr_fft:u_fft|st.IDLE'
    Info: 2: + IC(0.936 ns) + CELL(0.796 ns) = 1.876 ns; Loc. = LAB_8_W2; Fanout = 3; COMB Node = 'mag_sqr_fft:u_fft|WideOr17~6'
    Info: 3: + IC(0.254 ns) + CELL(0.796 ns) = 2.926 ns; Loc. = LAB_8_W2; Fanout = 16; COMB Node = 'mag_sqr_fft:u_fft|WideOr17'
    Info: 4: + IC(2.047 ns) + CELL(0.583 ns) = 5.556 ns; Loc. = LAB_2_P2; Fanout = 2; REG Node = 'mag_sqr_fft:u_fft|dout_int[0]'
    Info: Total cell delay = 2.319 ns ( 41.74 % )
    Info: Total interconnect delay = 3.237 ns ( 58.26 % )
Info: Fitter placement operations ending: elapsed time is 00:00:01
Info: Fitter routing operations beginning
Info: Fitter routing operations ending: elapsed time is 00:00:00
Info: Quartus II Fitter was successful. 0 errors, 2 warnings
    Info: Peak virtual memory: 270 megabytes
    Info: Processing ended: Sun Jun 22 16:20:49 2025
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:01


