 1 
 
新型高密度接觸點電阻式記憶體陣列開發－總計畫(I) 
第一年報告 
計畫編號：NSC 99-2221-E-007 -110  
主持人：金雅琴    清華大學電子工程所
 
一、中文摘要 
本計劃『電阻式記憶體』是現今電子相關產
業中最具發展潛力的資料儲存技術，亦是目
前最受矚目的新興非揮發性記憶體技術。結
合新型接觸點電阻式記憶層、驅動電晶體與
低壓低功率周邊電路設計，達成完整的非揮
發性記憶體 IP 開發，提升國內記憶體 IP 之
自有率，並提供國內 IC 設計廠商高競爭力
及高彈性之整合式非揮發性資料儲存技
術。同時，新型接觸點電阻式記憶層具有極
小的面積，配合高密度驅動電晶體，可成為
新型高密度非揮發性記憶體，將有機會取代
Data Flash 相關應用。 
 
關鍵字：電阻式記憶體 
 
二、英文摘要 
Urgent demands on finding new 
solutions for next generation NVM has spurred 
many research activities in RRAM studies. 
The promising results shown in recent RRAM 
works suggest that will be a strong candidate 
to substitute floating gate memories and 
become the next mainstream NVM device. 
Most of the current RRAM studies focus on a 
1T+1R cell, where the switching resistors are 
realized by back-end process with a 
metal-dielectric-metal structure. The research 
results of the first year project on a BJT drive 
4F2 RRAM cell was published in 2010＇s 
International Electron Device Meeting in 
December. The work was also featured in 
November＇s IEEE Spectrum with an article 
“ Taiwan＇s Tiny RRAM＂, detailing the 
developmental activities of the new BJT drive 
RRAM cell. 
In this project, a highly area efficient 
RRAM cell will be realized and development. 
A novel way of realizing vertical NPN bipolar 
junction transistor in standard logic process is 
proposed. By combining a high-drive current 
vertical BJT with the contact RRAM film, the 
technology not only can be adapted for 
embedded Flash applications, but also can 
compete with current high density NAND data 
flash applications. A new RRAM IP for high 
density as well as logic embedded NVM 
application was developed. A test RRAM cell 
array by select transistors and by BJT drive 
cells implemented in 90nm CMOS process has 
been successfully demonstrated.  
 
三、前言與研究目的 
本計畫主要以CMOS 邏輯製程開發高密度
接觸點電阻式記憶體元件及周邊電路，以達
成單晶片應用之目標，此晶片將可取代傳統
的快閃式記憶體做為資料儲存之用，其高密
度非揮發性資料儲存元件可作為： 
（一） 高密度接觸點電阻式(CR-RAM)記
憶元件： 
利用CMOS 邏輯製程技術，將原有的接
觸點 (contact)之下填充電阻式介電材料
(resistive dielectric film)以完成接觸點電阻式
記憶元件的開發。 
RRAM 為一種全新的儲存概念，其優
點為： 
a. 製備較簡單，儲存點通常為金屬－
氧化物－金屬的結構，可透過後段
製程的濺鍍(sputter)與氣相沉積等技
術達成。 
b. 擦寫速度快，一般小於100nsec，遠
快於傳統的快閃式記憶元件。 
 3 
 
(2) 量測結果及操作最佳化 
 圖 2 表示典型的單極性電阻轉換態，在
掃描電壓的情況下操作，顯現了兩種電阻轉
換特性。直流掃描透露出電阻轉換的 SL 臨
界電壓具有散布的現象，圖 3 整理了直流掃
描下 SL 分布的統計資料。 
 SL 電壓對 set/reset 時間的影響如圖
4 。SL 電壓的增加可以有效減少 set 轉換的
時間，但在更高電壓時轉換時間趨於飽和；
然而，在 reset 時，轉換時間則是一個最小
值。如圖 5，可得到 SL 操作的最佳化結果。 
 
 
(a) 
 
(b) 
圖 4(a)高電壓時 SET 的時間趨於飽和(b)得
到 RESET 時間的最小值 
  
WL 電壓直接影響電晶體的開關特性以
及其導通能力，圖 6 顯示讀取電流之差異。
針對此 1T1R 記憶胞，讀取方式有二：一將
高電壓加在 SL 上稱作順向讀取(Forward 
Read, FR)、高電壓在加 BL 上稱做反向讀取
(Reverse Read, RR)。 
 
圖 5 電壓對 set/reset 時間的關係 
 
 
Set WL Voltage (V) 
圖 6 WL 電壓將會影響 LRS 電阻 
高低以及 RESET 電流大小 
 
101 102 103 104
0.1
1
10
100
 forward read
 reverse read
 
 
 C
ur
re
nt
 (
A
)
Time (sec)
read cond. @ VWL= 1.2V
                         VBL or VSL= 0.6V
 
圖 7 在常時間讀取下，順向與反向讀 
取對高低電阻態影響的比較 
 
 反向讀取時相當於電晶體的源極串接
RRAM 電阻、因而發生源極退化 (Source 
Degeneration)特性，使得在基板與源極間有
一個電位差，產生基板效應(Body Effect)提
升臨界電壓，進而限制電晶體的電流大小。
為了避免順向操作影響讀取的不穩定性，採
用反向讀取操作，並達成長時間穩定讀取之
特性。 
 5 
 
 圖 12 為射極面積 0.7umx0.7um 的順向
Gummel Plot，使得操作電壓範圍得以增加。
圖 13 為 NPN 雙極性電晶體輸出電流特性，
可以看到順向崩潰電壓為 2.7V，逆向崩潰電
壓為 1.7V。 
 
0.0 0.5 1.0 1.5 2.010
-14
10-12
10-10
10-8
10-6
10-4
10-2
100
Emitter Area: 0.7umx0.7um
IC
/IB
 (A
)
VB (V)
 IB
 IC
 
圖 12 順向 Gummel Plot，元件射極面積
0.7umx0.7um 
 
0.0 0.5 1.0 1.5 2.0 2.5 3.0
-0.2
0.0
0.2
0.4
0.6
0.8
 IC
 IB
IC
 (m
A
)
VC (V)  
(a)  
0.0 0.5 1.0 1.5 2.0 2.5
0.0
0.5
1.0
1.5
2.0
2.5
3.0
 IE
 IB
IE
 (m
A
)
VE (V)  
(b) 
圖 13 NPN 雙極性電晶體輸出電流特性基極
電壓為 0.7V~0.95V，間隔 0.05V(a)順向輸出
電流(b)逆向輸出電流 
 
 以下比較不同的結構變因對特性的影
響，量測元件的射極大小為 5.2umx5.2um 與
其探討結構變數之對照組。 
(1) 改變 RPO 覆蓋區域： 
 圖 14(a)及圖 14(b)的結果了解到 Core 
N-LDD 與 P+重疊摻雜的區域維持 P 型，可
以讓之後陣列的設計中使用覆蓋式 N-LDD
摻雜來減少面積，而不需要保留 Core 
N-LDD 與 P+重疊的面積。 
N‐Well
NLDD(core)
P‐pocketP+ P+
RPO RPO
4um (P+ and Core NLDD overlap region)
X=0
+
X
_
 
(a) 
0.0 0.5 1.0 1.5 2.010
-14
10-12
10-10
10-8
10-6
10-4
10-2
100
IC
/IB
 (A
)
VB (V)
 IB-X=2um
 IB-X=1um
 IB-X=0um
 IB-X=-2um
 IC-X=2um
 IC-X=1um
 IC-X=0um
 IC-X=-2um
 
(b) 
圖 14 射極覆蓋 RPO 範圍之比較(a)射極覆
蓋 RPO 範圍剖面示意圖(b)覆蓋不同 RPO 範
圍之集極電流與基極電流圖 
 
(2) 保護環影響因素分析： 
 保護環對元件特性的影響如圖 15(a)及
圖 15(b)，結果顯示並不會造成量測上的差
異，可以在未來減少量測時的變數。 
0.0 0.5 1.0 1.5 2.010
-14
10-12
10-10
10-8
10-6
10-4
10-2
100
IC
/IB
 (A
)
VB (V)
 IB-w/o Guard ring
 IB-w/ Guard ring X=1um
 IB-w/ Guard ring X=2um
 IC-w/o Guard ring
 IC-w/ Guard ring X=1um
 IC-w/ Guard ring X=2um
 
圖 15 有無保護環及保護環在不同距離之比較 
 7 
 
(2)可感測小記憶胞電流之感測放大器 
 先進製程之NVM 為達到大容量與低成
本，使用多層級記憶胞(multilevel per bit)或
是純邏輯製程(內嵌式應用)以降低成本，造
成其記憶胞之讀取電流(cell current)也越來
越小，而造成讀取速度非常慢。此外製程的
演進也顯現了電晶體臨界電壓不匹配的現
象，引起電流感測放大器 (SA)飄移偏差
(offset)，而使得小記憶胞電流的讀取更加困
難。 
 
 
圖 20 (a). 電流感測放大器概念與架構      
(b). 記憶胞電流大小 vs. 讀取速度 
 
提出一個可快速偵測小記憶胞電流之新的
電 流 感 測 放 大 器 (current-sampling-based 
sense amplifier, CSB-SA ) 如圖20(a)所示，具
有壓低電晶體不匹配誤差的效果。在提出的
SA 中，對電流進行採樣放大。其中採樣
(sampling)過程使得待比較電流不需經過電
晶體臨界電壓的電流電壓轉換而失真。放大
部分則利用電流充電之方式來達到放大效
果，以避免因電晶體臨界電壓的不同而產生
讀取能力不匹配的現象。此研究完成設計
90nm 256Kb OTP 記憶體成品。此CSB-SA，
比傳統SA 速度快7 倍以上，如圖20(b)，為
至今全世界最快速可隨機偵測小於100nA 
記憶胞電流之電流感測放大器，讀取的記憶
胞電流與參考電流的值如圖21所示。此研究
將可使得今日之快閃記憶體以及固態硬碟
可以增快讀取速度，改善電子產品之開機速
度。此研究已發表於2011 ISSCC。 
 
 
圖21 電流感測放大器讀取電流值與參考電
流值 
 
四、結論 
新一代的接觸點電阻式隨機存取記憶體已
經成功的實做出來，實作元件之量測結果顯
示，新型邏輯相容垂直雙極性電晶體可在
CMOS 0.18 　 m 的製程完成，並經驗證其可
行性。此垂直雙極性電晶體電流驅動能力達
到預期的目標，且不需增加額外的光罩。其
擁有非常低的操作電壓、快速的操作特性和
卓越的資料穩定性與可靠度，將成為下一代
非揮發性記憶體的主流。 
 
五、參考文獻 
[1] D. Lee, et al., “ Excellent uniformity and 
reproducible resistance switching characteristics of 
doped binary metal oxides for non-volatile resistance 
memory applications,” in IEDM Tech. Dig., 2006. 
[2] H. Sim, et al., “ Excellent Resistance Switching 
Characteristics of Pt/SrTiO3 Schottky Junction for 
Multi-bit Nonvolatile Memory Application,” in IEDM 
Tech. Dig., pp 758-761, 2005. 
[3] K. Tsunoda, et al., “ Low Power and High Speed 
Switching of Ti-doped NiO ReRAM under the Unipolar 
Voltage Source of less than 3V,” in IEDM Tech. Dig., 
pp. 767-770, 2007. 
[4] H. Y. Lee, et al., ” Low Power and High Speed 
Bipolar Switching with A Thin Reactive Ti Buffer 
Layer in Robust HfO2 Based RRAM,” in IEDM Tech. 
國科會補助計畫衍生研發成果推廣資料表
日期:2011/10/25
國科會補助計畫
計畫名稱: 總計畫(I)
計畫主持人: 金雅琴
計畫編號: 99-2221-E-007-110- 學門領域: 固態電子
無研發成果推廣資料
其他成果 
(無法以量化表達之成
果如辦理學術活動、獲
得獎項、重要國際合
作、研究成果國際影響
力及其他協助產業技
術發展之具體效益事
項等，請以文字敘述填
列。) 
無 
 成果項目 量化 名稱或內容性質簡述 
測驗工具(含質性與量性) 0  
課程/模組 0  
電腦及網路系統或工具 0  
教材 0  
舉辦之活動/競賽 0  
研討會/工作坊 0  
電子報、網站 0  
科 
教 
處 
計 
畫 
加 
填 
項 
目 計畫成果推廣之參與（閱聽）人數 0  
 
