module byte2ascill(
    input clk,
    input n_rst,
    input [7:0] data,
    input start,
    input rx_done,
    output done,
    output [7:0] data_out);

// data_buffer로 받아 온 값(data) 저장한 뒤에 data_out으로 내보냈다.
reg [7:0] data_buffer;
reg done_buffer;

always@(posedge clk or negedge n_rst)
if(!n_rst) begin
    data_buffer <= 8'h00;
end
else
    data_buffer <= data;

assign data_out = data_buffer;

//start 신호가 들어오면 done 값을 1로 만들기 위해 값을 저장한다. 
always@(posedge clk or negedge n_rst)
if(!n_rst)
    done_buffer <= 1'b0;
else begin
    if(start == 1'b1) begin
        done_buffer <= 1'b1;
    end
    else
        done_buffer <= 1'b0;
end
// done 값을 저장한다.
assign done = done_buffer;

endmodule