{"patent_id": "10-2023-0179153", "section": "특허_기본정보", "subsection": "특허정보", "content": {"공개번호": "10-2025-0057585", "출원번호": "10-2023-0179153", "발명의 명칭": "인쇄 회로 기판을 지지하기 위한 구조를 포함하는 전자 장치", "출원인": "삼성전자주식회사", "발명자": "김봉수"}}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_1", "content": "전자 장치(101)에 있어서, 제1 전자 부품(501)이 배치되는(disposed on) 제1 영역(511), 제2 전자 부품(502)이 배치되는 제2 영역(512),및 상기 제1 영역(511)과 상기 제2 영역(512) 사이의 제3 영역(513)을 포함하는 제1 인쇄 회로 기판(510)(printed circuit board, PCB); 상기 제1 인쇄 회로 기판(510)으로부터 이격되고 상기 제1 영역(511)을 적어도 부분적으로(at least partially)마주하는 제2 인쇄 회로 기판(520); 상기 제1 인쇄 회로 기판(510)의 상기 제3 영역(513)과 상기 제2 인쇄 회로 기판(520) 사이에 배치되고, 상기제1 인쇄 회로 기판(510)과 상기 제2 인쇄 회로 기판(520)을 전기적으로 연결하기 위한 복수의 도전성 비아들(540)을 포함하는 인터포저(530); 상기 인터포저(530)와 상기 제1 인쇄 회로 기판(510) 사이에 배치되고, 서로 이격된 제1 패드들(610) 및 상기제1 패드들(610)로부터 이격된 제2 패드들(620)을 포함하는 복수의 패드들(550); 및 상기 인터포저(530)와 상기 제1 인쇄 회로 기판(510) 사이에서 상기 제2 패드들(620)로부터 이격되고, 상기 제1전자 부품(501)과 상기 제2 전자 부품(502)을 연결하기 위하여 상기 제2 패드들(620) 사이를 통과하는 도전성라인(560); 을 포함하는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_2", "content": "제1항에 있어서, 상기 복수의 패드들(550)과 상기 복수의 도전성 비아들(540)을 연결하고, 상기 제1 패드들(610) 상에 배치되는제1 솔더 패드들(710), 및 상기 제2 패드들(620) 상에 배치되는 제2 솔더 패드들(720)을 포함하는 복수의 솔더패드들(700); 을 더 포함하고, 상기 제2 솔더 패드들(720)은, 상기 도전성 라인(560)을 상기 인터포저(530)와 이격 시킴으로써, 상기 제2 패드들(620)과 함께 상기 도전성 라인(560)을 통과하기 위한 관로(P)를 형성하는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_3", "content": "제2항에 있어서, 상기 도전성 라인(560)의 상기 제1 인쇄 회로 기판(510)으로부터 상기 인터포저(530)를 향하는 높이(h1)는, 상기 제2 패드들(620)의 상기 제1 인쇄 회로 기판(510)으로부터 상기 인터포저(530)를 향하는 높이(h2)에 대응하고, 상기 제2 패드들(620)로부터 상기 인터포저(530)를 향하는 상기 제2 솔더 패드들(720)의 높이(h3)는, 0.04mm 이상 0.06mm 이하의 범위 내에 위치되는, 공개특허 10-2025-0057585-3-전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_4", "content": "제1항 내지 제3항 중 어느 한 항에 있어서, 상기 제2 패드들(620)은, 상기 도전성 라인(560)이 연장되는 제1 방향(601)으로 나열된 제1 세트의 패드들(621); 및 상기 제1 세트의 패드들(621)로부터 이격 되고, 상기 제1 방향(601)으로 나열된 제2 세트의 패드들(622); 을 포함하고, 상기 제1 패드들(610) 중 적어도 일부는, 상기 제1 방향(601)에 대하여 기울어진 제2 방향(602)으로 나열되는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_5", "content": "제1항 내지 제4항 중 어느 한 항에 있어서, 상기 인터포저(530)는, 상기 제3 영역(513)을 향하고, 상기 제1 전자 부품(501)을 향하는 제1 가장자리(531a) 및 상기 제1 가장자리(531a)에 반대인 제2 가장자리(531b)를 포함하는 제1 면(531); 및 상기 제2 인쇄 회로 기판(520)을 향하고, 상기 제1 면(531)에 반대인 제2 면(532); 을 더 포함하고, 상기 제2 패드들(620)은, 상기 제1 가장자리(531a)와 상기 제2 가장자리(531b)를 마주하도록, 상기 제3 영역(513) 상에서 상기 도전성 라인(560)을 따라 연장되는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_6", "content": "제1항 내지 제5항 중 어느 한 항에 있어서, 상기 제2 패드들(620)의 패턴(p2)은, 상기 제1 패드들(610)의 패턴(p1)과 다른, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_7", "content": "제1항 내지 제6항 중 어느 한 항에 있어서, 상기 제1 패드들(610)은, 각각 0.15mm 이상 0.6mm 이하의 범위 내에 위치되는 제1 간격(d1)으로 서로 이격 되고, 상기 제2 패드들(620)은, 상기 도전성 라인(560)으로부터 0.1mm 이상 0.2mm 이하의 범위 내에 위치되는 제2 간격(d2)으로 이격 되는, 공개특허 10-2025-0057585-4-전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_8", "content": "제7항에 있어서, 상기 제2 간격(d2)은, 상기 도전성 라인(560)의 폭에 대응하는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_9", "content": "제1항 내지 제8항 중 어느 한 항에 있어서, 상기 제1 패드들(610) 상에 배치되는 제1 솔더 패드들(710), 및 상기 제2 패드들(620) 상에 배치되는 제2 솔더패드들(720)을 포함하는 복수의 솔더 패드들(700); 을 더 포함하고, 상기 복수의 도전성 비아들(540)은, 상기 제1 솔더 패드들(710)을 통해 상기 제1 패드들(610)과 연결되는 제1 도전성 비아들(541); 및 상기 제2 솔더 패드들(720)을 통해 상기 제2 패드들(620)과 연결되는 제2 도전성 비아들(542); 을 포함하는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_10", "content": "제9항에 있어서, 상기 인터포저(530)는, 상기 제2 도전성 비아들(542)을 연결하고, 상기 제2 솔더 패드들(720)과 함께 상기 도전성 라인(560)을 차폐(shielding)하기 위하여 상기 도전성 라인(560)을 따라(along) 연장하는 적어도 하나의 도전성 부분(750); 을더 포함하는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_11", "content": "제9항에 있어서, 상기 인터포저(530)는, 상기 복수의 도전성 비아들(540)에 의해 관통되는 복수의 레이어들(535); 을 더 포함하고, 상기 복수의 도전성 비아들(540)은, 상기 인터포저(530) 내에 배치되는 제1 부분(540a); 및 상기 제1 부분(540a)으로부터 상기 제1 인쇄 회로 기판(510)을 향하여 연장함으로써 적어도 부분적으로 상기 복수의 솔더 패드들(700)과 접촉되는 제2 부분(540b); 을 포함하고, 상기 제1 부분(540a)의 폭(w1)은, 상기 제2 부분(540b)의 폭(w2) 보다 큰, 공개특허 10-2025-0057585-5-전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_12", "content": "제1항 내지 제11항 중 어느 한 항에 있어서, 상기 제2 전자 부품(502)은, 외부 전자 장치(102)로부터 수신한 신호를 상기 도전성 라인(560)을 통해 상기 제1 전자 부품(501)으로 송신하거나, 상기 제1 전자 부품(501)으로부터 상기 도전성 라인(560)을 통해 수신한 신호를 상기 외부 전자 장치(102)로 송신하도록 구성된, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_13", "content": "제1항 내지 제12항 중 어느 한 항에 있어서, 상기 제2 패드들(620)은, 상기 도전성 라인(560)을 마주하고, 상기 도전성 라인(560)을 통과하기 위한 관로(P)를 형성하는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_14", "content": "제13항에 있어서, 상기 복수의 패드들(550)은, 상기 제2 패드들(620)로부터 상기 도전성 라인(560)이 연장되는 제1 방향(601)으로 이격되고, 상기 관로(P)와구별된 다른 관로(p')를 형성하는 제3 패드들(810); 을 더 포함하는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_15", "content": "제1항 내지 제14항 중 어느 한 항에 있어서, 상기 도전성 라인(560)은, 상기 제1 영역(511) 상에 배치되고 상기 제1 전자 부품(501)과 연결되는 제1 연결 부분(561); 상기 제2 영역(512) 상에 배치되고 상기 제2 전자 부품(502)과 연결되는 제2 연결 부분(562); 및 상기 제1 연결 부분(561)으로부터 상기 제2 연결 부분(562)으로 연장되고, 적어도 일부가 상기 제3 영역(513)과중첩되는 제3 연결 부분(563); 을 포함하는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_16", "content": "전자 장치(101)에 있어서, 제1 전자 부품(501)이 배치되는 제1 영역(511), 제2 전자 부품(502)이 배치되는 제2 영역(512), 및 상기 제1 영역(511)과 상기 제2 영역(512) 사이의 제3 영역(513)을 포함하는 제1 인쇄 회로 기판(510); 공개특허 10-2025-0057585-6-상기 제1 인쇄 회로 기판(510)으로부터 이격되고 상기 제1 영역(511)을 적어도 부분적으로 마주하는 제2 인쇄회로 기판(520); 상기 제1 인쇄 회로 기판(510)의 상기 제3 영역(513)과 상기 제2 인쇄 회로 기판(520) 사이에 배치되는 인터포저(530); 상기 인터포저(530)와 상기 제1 인쇄 회로 기판(510) 사이에 배치되고, 서로 이격된 제1 패드들(610) 및 상기제1 패드들(610)로부터 이격된 제2 패드들(620)을 포함하는 복수의 패드들(550); 상기 인터포저(530)와 상기 제1 인쇄 회로 기판(510) 사이에서 상기 제2 패드들(620)로부터 이격되고, 상기 제1전자 부품(501)과 상기 제2 전자 부품(502)을 연결하기 위하여 상기 제2 패드들(620) 사이를 통과하는 도전성라인(560); 및 상기 복수의 패드들(550)과 상기 인터포저(530)를 연결하고, 상기 제1 패드들(610) 상에 배치되는 제1 솔더 패드들(710), 및 상기 제2 패드들(620) 상에 배치되는 제2 솔더 패드들(720)을 포함하는 복수의 솔더 패드들(700); 을 포함하고, 상기 제2 솔더 패드들(720)은, 상기 도전성 라인(560)을 상기 인터포저(530)와 이격 시킴으로써, 상기 제2 패드들(620)과 함께 상기 도전성 라인(560)을 통과하기 위한 관로(P)를 형성하는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_17", "content": "제16항에 있어서, 상기 인터포저(530)는, 상기 제1 솔더 패드들(710)을 통해 상기 제1 패드들(610)과 연결되는 제1 도전성 비아들(541), 및 상기 제2 솔더 패드들(720)을 통해 상기 제2 패드들(620)과 연결되는 제2 도전성 비아들(542)을 포함하는 복수의 도전성 비아들(540); 및 상기 제2 도전성 비아들(542)을 연결하고, 상기 제2 솔더 패드들(720)과 함께 상기 도전성 라인(560)을 차폐(shielding)하기 위하여 상기 도전성 라인(560)을 따라(along) 연장하는 적어도 하나의 도전성 부분(750); 을더 포함하는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_18", "content": "제16항 또는 제17항에 있어서, 상기 제2 전자 부품(502)은, 외부 전자 장치(102)로부터 수신한 신호를 상기 도전성 라인(560)을 통해 상기 제1 전자 부품(501)으로 송신하거나, 상기 제1 전자 부품(501)으로부터 상기 도전성 라인(560)을 통해 수신한 신호를 상기 외부 전자 장치(102)로 송신하도록 구성된, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_19", "content": "제16항 내지 제18항 중 어느 한 항에 있어서, 상기 제1 패드들(610)은, 공개특허 10-2025-0057585-7-각각 0.15mm 이상 0.6mm 이하의 범위 내에 위치되는 제1 간격(d1)으로 서로 이격 되고, 상기 제2 패드들(620)은, 상기 도전성 라인(560)으로부터 0.1mm 이상 0.2mm 이하의 범위 내에 위치되는 제2 간격(d2)으로 이격 되는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "청구범위", "subsection": "청구항", "claim_number": "청구항_20", "content": "제16항 내지 제19항 중 어느 한 항에 있어서, 상기 도전성 라인(560)의 상기 제1 인쇄 회로 기판(510)으로부터 상기 인터포저(530)를 향하는 높이(h1)는, 상기 제2 패드들(620)의 상기 제1 인쇄 회로 기판(510)으로부터 상기 인터포저(530)를 향하는 높이(h2)에 대응하고, 상기 제2 패드들(620)로부터 상기 인터포저(530)를 향하는 상기 제2 솔더 패드들(720)의 높이(h3)는, 0.04mm 이상 0.06mm 이하의 범위 내에 위치되는, 전자 장치(101)."}
{"patent_id": "10-2023-0179153", "section": "발명의_설명", "subsection": "요약", "paragraph": 1, "content": "일 실시예에 따른, 전자 장치는, 제1 전자 부품이 배치되는(disposed on) 제1 영역, 제2 전자 부품이 배치되는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는 제1 인쇄 회로 기판(printed circuit board, PCB), 제2 인쇄 회로 기판, 및 상기 제3 영역과 상기 제2 인쇄 회로 기판 사이에 배치되는 인터포저를 포 함할 수 있다. 상기 전자 장치는, 상기 인터포저와 상기 제1 인쇄 회로 기판 사이에 배치되고, 서로 이격된 제1 패드들 및 상기 제1 패드들로부터 이격된 제2 패드들을 포함하는 복수의 패드들을 포함할 수 있다. 상기 전자 장 치는, 상기 인터포저와 상기 제1 인쇄 회로 기판 사이에서 상기 제2 패드들로부터 이격되고, 상기 제1 전자 부품 과 상기 제2 전자 부품을 연결하기 위하여 상기 제2 패드들 사이를 통과하는 도전성 라인을 포함할 수 있다."}
{"patent_id": "10-2023-0179153", "section": "발명의_설명", "subsection": "기술분야", "paragraph": 1, "content": "후술할 다양한 실시예들은, 인쇄 회로 기판을 지지하기 위한 구조를 포함하는 전자 장치에 관한 것이다."}
{"patent_id": "10-2023-0179153", "section": "발명의_설명", "subsection": "배경기술", "paragraph": 1, "content": "스마트 폰(smart phone), 태블릿 PC(tablet personal computer) 등과 같은 소형 전자 장치는, 전자 장치의 다 양한 기능 구현을 위하여, 전자 장치 내에 전자 부품들이 장착되는 복수의 인쇄 회로 기판들(PCBs, printed circuit boards)이 적층된 구조를 포함할 수 있다. 복수의 인쇄 회로 기판들(PCBs)은 각각의 일부 영역들이 중 첩되며 적층되는 PBA(Printed Board Assembly) 형태로 가공될 수 있다. 전자 장치는, 적층된 복수의 인쇄 회로 기판들을 지지하기 위하여 복수의 인쇄 회로 기판들 사이에 배치되는 인터포저(interposer) 및/또는 패드들을 포함할 수 있다. 상술한 정보는 본 개시에 대한 이해를 돕기 위한 목적으로 하는 배경 기술(related art)로 제공될 수 있다. 상 술한 내용 중 어느 것도 본 개시와 관련된 종래 기술(prior art)로서 적용될 수 있는지에 대하여 어떠한 주장이 나 결정이 제기되지 않는다."}
{"patent_id": "10-2023-0179153", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 1, "content": "일 실시예에 따른, 전자 장치는, 제1 전자 부품이 배치되는(disposed on) 제1 영역, 제2 전자 부품이 배치되는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는 제1 인쇄 회로 기판(printed circuit board, PCB)을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판으로부터 이격되고 상기 제1 영역을 적어도 부분적으로(at least partially) 마주하는 제2 인쇄 회로 기판을 포함할 수 있다. 상기 전자 장치는, 상 기 제1 인쇄 회로 기판의 상기 제3 영역과 상기 제2 인쇄 회로 기판 사이에 배치되고, 상기 제1 인쇄 회로 기판 과 상기 제2 인쇄 회로 기판을 전기적으로 연결하기 위한 복수의 도전성 비아들을 포함하는 인터포저를 포함할 수 있다. 상기 전자 장치는, 상기 인터포저와 상기 제1 인쇄 회로 기판 사이에 배치되고, 서로 이격된 제1 패드 들 및 상기 제1 패드들로부터 이격된 제2 패드들을 포함하는 복수의 패드들을 포함할 수 있다. 상기 전자 장치는, 상기 인터포저와 상기 제1 인쇄 회로 기판 사이에서 상기 제2 패드들로부터 이격되고, 상기 제1 전자 부품 과 상기 제2 전자 부품을 연결하기 위하여 상기 제2 패드들 사이를 통과하는 도전성 라인을 포함할 수 있다."}
{"patent_id": "10-2023-0179153", "section": "발명의_설명", "subsection": "과제의해결수단", "paragraph": 2, "content": "일 실시예에 따른, 전자 장치는, 제1 전자 부품이 배치되는 제1 영역, 제2 전자 부품이 배치되는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는 제1 인쇄 회로 기판을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판으로부터 이격되고 상기 제1 영역을 적어도 부분적으로 마주하는 제2 인쇄 회 로 기판을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판의 상기 제3 영역과 상기 제2 인쇄 회로 기판 사이에 배치되는 인터포저를 포함할 수 있다. 상기 전자 장치는, 상기 인터포저와 상기 제1 인쇄 회로 기 판 사이에 배치되고, 서로 이격된 제1 패드들 및 상기 제1 패드들로부터 이격된 제2 패드들을 포함하는 복수의 패드들을 포함할 수 있다. 상기 전자 장치는, 상기 인터포저와 상기 제1 인쇄 회로 기판 사이에서 상기 제2 패 드들로부터 이격되고, 상기 제1 전자 부품과 상기 제2 전자 부품을 연결하기 위하여 상기 제2 패드들 사이를 통 과하는 도전성 라인을 포함할 수 있다. 상기 전자 장치는, 상기 복수의 패드들과 상기 인터포저를 연결하고, 상 기 제1 패드들 상에 배치되는 제1 솔더 패드들, 및 상기 제2 패드들 상에 배치되는 제2 솔더 패드들을 포함하는 복수의 솔더 패드들을 포함할 수 있다. 상기 제2 솔더 패드들은, 상기 도전성 라인을 상기 인터포저와 이격 시 킴으로써, 상기 제2 패드들과 함께 상기 도전성 라인을 통과하기 위한 관로를 형성할 수 있다."}
{"patent_id": "10-2023-0179153", "section": "발명의_설명", "subsection": "발명을실시하기위한구체적인내용", "item": 1, "content": "도 1은, 다양한 실시예에 따른, 네트워크 환경 내의 전자 장치의 블록도(block diagram)이다. 도 1을 참조하면, 네트워크 환경에서 전자 장치는 제 1 네트워크(예: 근거리 무선 통신 네트워 크)를 통하여 전자 장치와 통신하거나, 또는 제 2 네트워크(예: 원거리 무선 통신 네트워크)를 통하 여 전자 장치 또는 서버 중 적어도 하나 와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 서버를 통하여 전자 장치와 통신할 수 있다. 일실시예에 따르면, 전자 장치는 프로세서, 메모리, 입력 모듈, 음향 출력 모듈, 디스플레이 모듈, 오디오 모듈, 센서 모듈 , 인터페이스, 연결 단자, 햅틱 모듈, 카메라 모듈, 전력 관리 모듈, 배터리 , 통신 모듈, 가입자 식별 모듈, 또는 안테나 모듈을 포함할 수 있다. 어떤 실시예에서는, 전자 장치에는, 이 구성요소들 중 적어도 하나(예: 연결 단자)가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈, 카메라 모듈, 또는 안테나 모듈)은 하나의 구성요소(예: 디스플레이 모듈)로 통합될 수 있다. 프로세서는, 예를 들면, 소프트웨어(예: 프로그램)를 실행하여 프로세서에 연결된 전자 장치 의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이 터 처리 또는 연산을 수행할 수 있다. 일실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서 는 다른 구성요소(예: 센서 모듈 또는 통신 모듈)로부터 수신된 명령 또는 데이터를 휘발성 메 모리에 저장하고, 휘발성 메모리에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메 모리에 저장할 수 있다. 일실시예에 따르면, 프로세서는 메인 프로세서(예: 중앙 처리 장치 또 는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(예: 그래픽 처 리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치가 메인 프로세서 및 보조 프로세서 를 포함하는 경우, 보조 프로세서는 메인 프로세서보다 저전력을 사용하거나, 지정된 기능에 특 화되도록 설정될 수 있다. 보조 프로세서는 메인 프로세서와 별개로, 또는 그 일부로서 구현될 수 있 다. 보조 프로세서는, 예를 들면, 메인 프로세서가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서 를 대신하여, 또는 메인 프로세서가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서 와 함께, 전자 장치의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈, 센서 모듈 , 또는 통신 모듈)와 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구 성요소(예: 카메라 모듈 또는 통신 모듈)의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로 세서(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치 자체에서 수행될 수 있고, 별도의 서버(예: 서버)를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi- supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않 는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있 다. 메모리는, 전자 장치의 적어도 하나의 구성요소(예: 프로세서 또는 센서 모듈)에 의해 사 용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램) 및, 이와 관련 된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리는, 휘발성 메모리 또는 비 휘발성 메모리를 포함할 수 있다. 프로그램은 메모리에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제, 미들 웨어 또는 어플리케이션을 포함할 수 있다. 입력 모듈은, 전자 장치의 구성요소(예: 프로세서)에 사용될 명령 또는 데이터를 전자 장치 의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈은, 예를 들면, 마이크, 마우스, 키보드, 키 (예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다. 음향 출력 모듈은 음향 신호를 전자 장치의 외부로 출력할 수 있다. 음향 출력 모듈은, 예를 들 면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다. 디스플레이 모듈은 전자 장치의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로 를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈은 터치를 감지하도록 설정된 터치 센서, 또는 상 기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다. 오디오 모듈은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예 에 따르면, 오디오 모듈은, 입력 모듈을 통해 소리를 획득하거나, 음향 출력 모듈, 또는 전자 장치와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치)(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다. 센서 모듈은 전자 장치의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태) 를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다. 인터페이스는 전자 장치가 외부 전자 장치(예: 전자 장치)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스는, 예 를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터 페이스, 또는 오디오 인터페이스를 포함할 수 있다. 연결 단자는, 그를 통해서 전자 장치가 외부 전자 장치(예: 전자 장치)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다. 햅틱 모듈은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진 동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다. 카메라 모듈은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈은 하나 이상 의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다. 전력 관리 모듈은 전자 장치에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈 은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다. 배터리는 전자 장치의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리 는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다. 통신 모듈은 전자 장치와 외부 전자 장치(예: 전자 장치, 전자 장치, 또는 서버) 간 의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈은 프로세서(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통 신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈은 무선 통신 모듈(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제 1 네트워크(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워 크) 또는 제 2 네트워크(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수 의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈은 가입자 식별 모듈에 저장된 가입 자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제 1 네트워크 또는 제 2 네트워크와 같 은 통신 네트워크 내에서 전자 장치를 확인 또는 인증할 수 있다. 무선 통신 모듈은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또 는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO: full dimensional MIMO), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈은 전자 장치, 외부전자 장치(예: 전자 장치) 또는 네트워크 시스템(예: 제 2 네트워크)에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이 상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링 크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다. 안테나 모듈은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이 루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈은 복수의 안테나들 (예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제 1 네트워크 또는 제 2 네트워크와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모 듈과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품 (예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈의 일부로 형성될 수 있다. 다양한 실시예에 따르면, 안테나 모듈은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제 1 면(예: 아래 면)에 또는 그에 인접하여 배 치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제 2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있 는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다. 일실시예에 따르면, 명령 또는 데이터는 제 2 네트워크에 연결된 서버를 통해서 전자 장치와 외부의 전자 장치간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치 와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요 청에 반응하여 수행해야 할 경우에, 전자 장치는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치로 전달할 수 있다. 전자 장치는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치는, 예를 들어, 분산 컴 퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치는 IoT(internet of things) 기기를 포함할 수 있다. 서버는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치 또는 서버는 제 2 네트워크 내에 포함될 수 있다. 전자 장치는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다. 예를 들면, 디스플레이 모듈의 디스플레이는, 유연할(flexible) 수 있다. 예를 들면, 상기 디스플레이는, 전자 장치의 외면의 적어도 일부를 제공하는 전자 장치의 하우징 밖으로 노출되는 표시 영역을 포함 할 수 있다. 예를 들면, 상기 디스플레이는 유연성(flexibility)을 가지기 때문에, 상기 디스플레이의 적어도 일부는 상기 하우징 안으로 말릴 수 있거나(rollable into) 또는 상기 하우징 안으로 슬라이딩할(slidable) 수 있다. 예를 들면, 상기 표시 영역의 사이즈는, 상기 하우징 안으로 말려지거나 상기 하우징 안으로 슬라이드된 상기 디스플레이의 상기 적어도 일부의 사이즈에 따라, 변경될 수 있다. 예를 들면, 상기 디스플레이를 포함하 는 전자 장치는, 제1 사이즈를 가지는 상기 표시 영역을 제공하는 제1 상태 및 상기 제1 사이즈와 다른 제 2 사이즈를 가지는 상기 표시 영역을 제공하는 제2 상태를 포함하는 복수의 상태들 내에서 있을 수 있다. 예를 들면, 상기 제1 상태는, 도 2a 및 도 2b의 설명을 통해 예시될 수 있다. 도 2a는 제1 상태 내의 예시적인 전자 장치의 평면도(top plan view)이다. 도 2a를 참조하면, 전자 장치는, 제1 하우징, 및 y축에 평행한 제1 방향 또는 y축에 평행하고 제1 방향에 반대인 제2 방향으로 제1 하우징에 대하여 이동가능한 제2 하우징, 및 디스플 레이(예: 상기 디스플레이)를 포함할 수 있다. 예를 들면, 전자 장치는, 상기 제1 상태 내에서 있을 수 있다. 예를 들면, 상기 제1 상태 내에서, 제2 하 우징은 제1 방향 및 제2 방향 중 제1 방향으로 제1 하우징에 대하여 이동가능할 수 있다. 예를 들면, 상기 제1 상태 내에서, 제2 하우징은, 제1 하우징에 대하여 제1 방향에 반대 인 제2 방향으로 이동가능하지 않을 수 있다. 예를 들면, 상기 제1 상태 내에서, 디스플레이는, 가장 작은 사이즈를 가지는 상기 표시 영역을 제공할 수 있다. 예를 들면, 상기 제1 상태 내에서, 상기 표시 영역은, 영역(230a)에 대응할 수 있다. 예를 들면, 도 2a 내에서 도시되지 않았으나, 상기 제1 상태 내에서, 상기 표시 영역인 영역(230a)과 다른 디스플레이의 영 역(예: 도 2c의 영역(230b))은 제1 하우징 내에 위치할 수 있다. 예를 들면, 상기 제1 상태 내에서, 상기 영역은, 제1 하우징에 의해 가려질 수 있다. 예를 들면, 상기 제1 상태 내에서, 상기 영역은, 제1 하우징 안으로 말릴 수 있다. 예를 들면, 상기 제1 상태 내에서, 영역(230a)은, 곡면 부분(curved portion)을 포함하는 상기 영역과 달리, 평면 부분(planar portion)을 포함할 수 있다. 하지만, 이에 제한되지 않는다. 예를 들면, 영역(230a)은, 상기 제1 상태 내에서, 상기 평면 부분으로부터 연장되고, 엣지(edge) 부분 내에서 위치되는, 곡면 부분을 포함할 수도 있다. 예를 들면, 상기 제1 상태는, 제2 하우징의 적어도 일부가 제1 하우징 내에 위치된다는 측면에서 슬 라이드-인 상태 또는 닫힌 상태로 참조될 수 있다. 예를 들면, 상기 제1 상태는, 가장 작은 사이즈를 가지는 상기 표시 영역을 제공한다는 측면에서, 축소 상태로 참조될 수 있다. 하지만, 이에 제한되지 않는다. 예를 들면, 제1 하우징은, 영역(230a)의 일부를 통해 시각적으로 노출되고, 카메라 모듈 내의 제1 이미지 센서(250-1)를 포함할 수 있다. 예를 들면, 카메라 모듈은 전자 장치의 내부 공간에서 영역(230a)의 일부 를 통해 시각적으로 노출되지 않고 그 기능을 수행하도록 배치될 수도 있다. 예를 들면, 도 2a 내에서 도시되지 않았으나, 제2 하우징은, 제2 하우징의 일부를 통해 노출되는 카메라 모듈 내의 하나 이상의 제 2 이미지 센서들을 포함할 수 있다. 예를 들면, 상기 하나 이상의 제2 이미지 센서들은, 도 2b의 설명을 통해 예시될 수 있다. 도 2b는 제1 상태 내의 예시적인 전자 장치의 저면도(bottom view)이다. 도 2b를 참조하면, 상기 제1 상태 내에서, 제2 하우징 내에 배치된 하나 이상의 제2 이미지 센서들(250- 2)은, 하나 이상의 제2 이미지 센서들(250-2)을 위해 제1 하우징 내에 배치된 구조 안에(within) 위치될 수 있다. 예를 들면, 전자 장치의 외부로부터의 광은, 상기 제1 상태 내에서, 상기 구조를 통해 하나 이 상의 제2 이미지 센서들(250-2)에 수신될 수 있다. 예를 들면, 하나 이상의 제2 이미지 센서들(250-2)은, 상기 제1 상태 내에서 상기 구조 안에 위치되기 때문에, 하나 이상의 제2 이미지 센서들(250-2)은, 상기 제1 상태 내 에서 상기 구조를 통해 노출될 수 있다. 예를 들면, 상기 구조는, 다양하게 구현될 수 있다. 예를 들면, 상기 구조는, 개구 또는 노치일 수 있다. 예를 들면, 상기 구조는, 제2 하우징의 적어도 일부를 감싸는 제1 하 우징의 플레이트 내의 개구(212a)일 수 있다. 하지만, 이에 제한되지 않는다. 예를 들면, 상기 제1 상태 내에서, 제2 하우징 내에 포함된 하나 이상의 제2 이미지 센서들(250-2)은, 제1 하우징의 플레 이트에 의해 가려질 수 있다. 다시 도 2a를 참조하면, 상기 제1 상태는, 상기 제2 상태로 변경될 수 있다. 예를 들면, 상기 제1 상태(또는 상기 제2 상태)는, 상기 제1 상태와 상기 제2 상태 사이의 하나 이상의 중간 상 태들을 거쳐, 상기 제2 상태(또는 상기 제1 상태)로 변경될 수 있다. 예를 들면, 상기 제1 상태(또는 상기 제2 상태)는, 미리 정의된 사용자 입력에 기반하여, 상기 제2 상태(또는 상기 제1 상태)로 변경될 수 있다. 예를 들면, 상기 제1 상태(또는 상기 제2 상태)는, 제1 하우징의 일부 또는 제2 하우징의 일부를 통해 노출된 물리적 버튼에 대한 사용자 입력에 응답하여, 상기 제2 상태(또는 상기 제1 상태)로 변경될 수 있다. 예를 들면, 상기 제1 상태(또는 상기 제2 상태)는, 상기 표시 영역 내에서 표시된, 실행가능한 객체에 대한 터치 입력에 응답하여, 상기 제2 상태(또는 상기 제1 상태)로 변경될 수 있다.예를 들면, 상기 제1 상태(또는 상기 제2 상태)는, 상기 표시 영역 상에서 접촉점을 가지고 기준 강도 이상의 누름 강도를 가지는 터치 입력에 응답하여, 상기 제2 상태(또는 상기 제1 상태)로 변경될 수 있다. 예를 들면, 상기 제1 상태(또는 상기 제2 상태)는, 전자 장치의 마이크로폰을 통해 수신된 음성 입력에 응답하여, 상 기 제2 상태(또는 상기 제1 상태)로 변경될 수 있다. 예를 들면, 상기 제1 상태(또는 상기 제2 상태)는, 제1 하우징에 대하여 제2 하우징을 이동하기 위해 제1 하우징 및/또는 제2 하우징에 적용된 외 력(force)에 응답하여, 상기 제2 상태(또는 상기 제1 상태)로 변경될 수 있다. 예를 들면, 상기 제1 상태(또는 상기 제2 상태)는, 전자 장치와 연결된 외부 전자 장치(예: 이어버드(earbuds) 또는 스마트 워치(smart watch))에서 식별된 사용자 입력에 응답하여, 상기 제2 상태(또는 상기 제1 상태)로 변경될 수 있다. 하지만, 이에 제한되지 않는다. 상기 제2 상태는, 도 2c 및 도 2d의 설명을 통해 예시될 수 있다. 도 2c는 제2 상태 내의 예시적인 전자 장치의 평면도이다. 도 2c를 참조하면, 전자 장치는, 상기 제2 상태 내에서 있을 수 있다. 예를 들면, 상기 제2 상태 내에서, 제2 하우징은 제1 방향 및 제2 방향 중 제2 방향으로 제1 하우징에 대하여 이동가능 할 수 있다. 예를 들면, 상기 제2 상태 내에서, 제2 하우징은, 제1 하우징에 대하여 제2 방향 에 반대인 제1 방향으로 이동가능하지 않을 수 있다. 예를 들면, 상기 제2 상태 내에서, 디스플레이는, 가장 큰 사이즈를 가지는 상기 표시 영역을 제공할 수 있다. 예를 들면, 상기 제2 상태 내에서, 상기 표시 영역은, 영역(230a) 및 영역(230b)을 포함하는 영역(230 c)에 대응할 수 있다. 예를 들면, 상기 제1 상태 내에서 제1 하우징 내에 위치한 영역(230b)은, 상기 제2 상태 내에서 하우징밖으로 노출될 수 있다. 예를 들면, 상기 제2 상태 내에서, 영역(230a)은, 평면 부분 을 포함할 수 있다. 하지만, 이에 제한되지 않는다. 예를 들면, 영역(230a)은, 상기 평면 부분으로부터 연장 되고, 엣지 부분 내에서 위치되는 곡면 부분을 포함할 수도 있다. 예를 들면, 상기 제2 상태 내에서, 영역 (230b)은, 상기 제1 상태 내에서의 영역(230a)과 달리, 평면 부분 및 곡면 부분 중 평면 부분을 포함할 수 있다. 하지만, 이에 제한되지 않는다. 예를 들면, 영역(230b)은, 영역(230b)의 상기 평면 부분으로부터 연장 되고, 엣지 부분 내에서 위치되는 곡면 부분을 포함할 수도 있다. 예를 들면, 상기 제2 상태는, 제2 하우징의 적어도 일부가 제1 하우징의 외부에 위치된다는 측면에서 슬라이드-아웃 상태 또는 열린 상태로 참조될 수 있다. 예를 들면, 상기 제2 상태는, 가장 큰 사이즈를 가지는 상기 표시 영역을 제공한다는 측면에서, 확장 상태로 참조될 수 있다. 하지만, 이에 제한되지 않는다. 예를 들면, 제1 이미지 센서(250-1)는, 전자 장치의 상태가 상기 제1 상태로부터 상기 제2 상태로 변경될 시, 제2 방향로의 제2 하우징의 이동에 따라, 영역(230a)과 함께 이동될 수 있다. 예를 들면, 도 2c 내에서 도시되지 않았으나, 하나 이상의 제2 이미지 센서들(250-2)은, 전자 장치의 상태가 상기 제1 상태 로부터 상기 제2 상태로 변경될 시, 제2 방향로의 제2 하우징의 이동에 따라, 이동될 수 있다. 예를 들면, 하나 이상의 제2 이미지 센서들(250-2)과 도 2b의 설명을 통해 예시된 상기 제1 하우징 내의 상기 구조 사이의 상대적 위치 관계는, 하나 이상의 제2 이미지 센서들(250-2)의 상기 이동에 따라, 변경될 수 있다. 예를 들면, 상기 상대적 위치 관계의 상기 변경은, 도 2d를 통해 예시될 수 있다. 도 2d는 제2 상태 내의 예시적인 전자 장치의 저면도이다. 도 2d를 참조하면, 상기 제2 상태 내에서, 하나 이상의 제2 이미지 센서들(250-2)은, 도 2b의 설명을 통해 예시 된 상기 제1 하우징 내의 상기 구조(예: 개구 또는 노치) 밖에 위치될 수 있다. 예를 들면, 상기 제2 상 태 내에서, 하나 이상의 제2 이미지 센서들(250-2)은, 플레이트 내의 개구(212a) 밖에 위치될 수 있다. 예를 들면, 하나 이상의 제2 이미지 센서들(250-2)은 상기 제1 상태 내에서 개구(212a)를 통해 노출될 수 있다. 상기 하나 이상의 제2 이미지 센서들(250-2)은 상기 제2 상태 내에서 개구(212a) 밖에 위치됨으로써 노출될 수 있다. 예를 들면, 하나 이상의 제2 이미지 센서들(250-2)은, 상기 제2 상태 내에서 상기 구조 밖에 위치되기 때문에, 상기 제2 상태 내에서의 하나 이상의 제2 이미지 센서들(250-2)과 도 2b의 설명을 통해 예시된 상기 제 1 하우징 내의 상기 구조 사이의 상기 상대적 위치 관계는, 상기 제1 상태 내에서의 상기 상대적 위치 관 계와 다를 수 있다. 예를 들어, 전자 장치가 개구(212a)와 같은 상기 구조를 포함하지 않는 경우, 상기 제1 상태 내에서의 하 나 이상의 제2 이미지 센서들(250-2)이 하우징 외부로 노출이 되지 않을수 있지만, 상기 제2 상태에서는, 하나 이상의 제2 이미지 센서들(250-2)이 하우징 외부로 노출될 수 있다. 도 2a, 도 2b, 도 2c, 및 도 2d 내에서 도시되지 않았으나, 전자 장치는, 상기 제1 상태 및 상기 제2 상태 사이의 중간 상태 내에서 있을 수 있다. 예를 들면, 상기 중간 상태 내에서의 상기 표시 영역의 사이즈는, 상 기 제1 상태 내에서의 상기 표시 영역의 사이즈보다 크고, 상기 제2 상태 내에서의 상기 표시 영역의 사이즈보 다 작을 수 있다. 예를 들면, 상기 중간 상태 내에서의 상기 표시 영역은, 영역(230a) 및 영역(230b)의 일부를 포함하는 영역에 대응할 수 있다. 예를 들면, 상기 중간 상태 내에서, 영역(230b)의 일부는 노출되고, 영역 (230b)의 다른 일부(또는 남은 일부)는, 제1 하우징에 의해 가려지거나 제1 하우징 안으로 말릴 수 있다. 하지만, 이에 제한되지 않는다. 도 2a 내지 도 2d에서 제2 하우징이 제1 하우징에 대하여 이동하는 것으로 서술하였으나, 이는 제1 하우징을 기준으로 한 전자 장치의 구성 요소들(예: 제2 하우징)의 상대적인 움직임(relative moving)을 예시적으로 기술한 것이므로, 이에 제한되지 않는다. 도 2a 내지 도 2d에서 예시된 제1 하우징 에 대한 제2 하우징의 이동은, 상기 제2 하우징에 대한 제1 하우징의 이동으로도 설명될 수 있 다. 예를 들면, 제1 상태는, 제2 하우징에 대하여 제1 하우징이 제1 방향으로 이동 불가한 상태 일 수 있다. 상기 제1 상태는, 제2 하우징에 대하여 제1 하우징이 상기 제1 방향에 반대인 제2 방향으로 이동 가능한 상태일 수 있다. 예를 들면, 전자 장치가 제1 상태에서 제2 상태로 변화하는 동안, 제1 하우징은 제2 하우징에 대하여 제2 방향으로 이동할 수 있다. 예를 들면, 제2 상태는, 제2 하우징에 대하여 제1 하우징이 제1 방향으로 이동 가능한 상태일 수 있다. 상기 제 2 상태는, 상기 제2 하우징에 대하여 상기 제1 하우징이 상기 제1 방향에 반대인 제2 방향(26 2)으로 이동 불가한 상태일 수 있다. 예를 들면, 전자 장치가 제2 상태에서 제1 상태로 변화하는 동안, 제 1 하우징은 제2 하우징에 대하여 제1 방향으로 이동할 수 있다. 그러나 이에 제한되지 않고, 전 자 장치는, 하우징들(210, 220) 중, 하나의 하우징을 기준으로, 다른 하우징이 기준이 되는 상기 하나의 하우징에 대하여 이동 가능한 장치로 참조될 수 있다. 다시 도 1을 참조하면, 전자 장치는, 전자 장치의 제1 하우징(예: 도 2a의 제1 하우징)에 대하 여 전자 장치의 제2 하우징(예: 도 2a의 제2 하우징)을 이동하기 위한 구조들을 포함할 수 있다. 예 를 들면, 상기 구조들은, 도 3a 및 3b의 설명을 통해 예시될 수 있다. 도 3a 및 3b는 예시적인 전자 장치의 분해 사시도(exploded perspective view)이다. 도 3a 및 3b를 참조하면, 전자 장치는, 제1 하우징, 제2 하우징, 디스플레이, 및 구동부 를 포함할 수 있다. 예를 들면, 제1 하우징은, 제1 하우징 커버, 플레이트, 및 프레임 커버를 포함할 수 있다. 예를 들면, 제1 하우징 커버는, 전자 장치의 외면의 측면 부분을 적어도 부분적으로(at least partially) 형성할 수 있다. 예를 들면, 제1 하우징 커버는, 상기 외면의 후면 부분을 적어도 부분적으로 형성할 수 있다. 예를 들면, 제1 하우징 커버는, 하나 이상의 제2 이미지 센서들(250-2)을 위한 개구 (311a)를 포함할 수 있다. 예를 들면, 제1 하우징 커버는, 플레이트를 지지하는 면을 포함할 수 있 다. 예를 들면, 제1 하우징 커버는, 플레이트와 결합될 수 있다. 예를 들면, 제1 하우징 커버(31 1)는, 프레임 커버를 포함할 수 있다. 예를 들면, 제1 하우징 커버는, 프레임 커버와 결합될 수 있다. 예를 들면, 플레이트는, 상기 외면의 후면 부분을 적어도 부분적으로 형성할 수 있다. 예를 들면, 플레이 트는, 하나 이상의 제2 이미지 센서들(250-2)을 위한 개구(212a)를 포함할 수 있다. 예를 들면, 플레이트 는, 제1 하우징 커버의 상기 면 상에 배치될 수 있다. 예를 들면, 개구(212a)는, 개구(311a)와 정렬 될 수 있다. 예를 들면, 프레임 커버는, 제1 하우징 커버에 의해 적어도 부분적으로 감싸질(surrounded) 수 있다. 예를 들면, 프레임 커버는, 디스플레이에 의해 적어도 부분적으로 감싸질 수 있다. 예를 들면, 프레 임 커버는, 디스플레이에 의해 적어도 부분적으로 감싸지지만, 프레임 커버의 위치는, 디스플레 이의 이동과 독립적으로, 유지될 수 있다. 예를 들면, 프레임 커버는, 디스플레이의 구성요소 들 중 적어도 일부와 관련하여, 배열될(arranged) 수 있다. 예를 들면, 프레임 커버는, 디스플레이 의 적어도 하나의 구성요소의 이동의 경로를 제공하는(또는 가이드하는) 레일들(313a)을 포함할 수 있다. 예를 들면, 프레임 커버는, 전자 장치의 적어도 하나의 구성요소와 결합될 수 있다. 예를 들면, 프레 임 커버는, 재충전가능한(rechargeable) 배터리(예: 도 1의 배터리)를 지지할 수 있다. 예를 들면, 배터리는, 프레임 커버의 면(313b) 내의 리세스(recess) 또는 홀(hole)을 통해 지지될 수 있다. 예를 들면, 프레임 커버는, 프레임 커버 상의 면 상에서, FPCB(flexible printed circuit board)의 일 단과 결합될 수 있다. 예를 들면, 도 3a 및 도 3b 내에서 명시적으로 도시되지 않았으나, FPCB의 다른 단은, 적어도 하나의 커넥터를 통해 PBA(printed board assembly)와 연결될 수 있다. 예를 들면, PBA는, FPCB를 통해서, 모터로 전력을 공급하는 다른 PCB(도 3a 및 도 3b 내에서 미도시)와 전기적으로 연결될 수 있다. 예를 들면, PBA는, 제1 하우징 내에 배터리가 배치 가능한 공간의 확보를 위하여, 둘 이상의 인 쇄 회로 기판들(PCBs)이 적층 되는 구조를 포함할 수 있다. 상기 PBA는, 상기 인쇄 회로 기판들 사이에 개재되 는 적어도 하나의 인터포저(예: 도 5a의 인터포저)를 포함할 수 있다. 상기 인쇄 회로 기판들은, 상기 적 어도 하나의 인터포저에 의해, 연결될 수 있다. 예를 들면, 프레임 커버는, 상기 제1 상태 및 상기 제2 상태를 포함하는 복수의 상태들을 위한 전자 장치 의 적어도 하나의 구조와 결합될 수 있다. 예를 들면, 프레임 커버는, 구동부의 모터를 고정시킬(fasten) 수 있다. 예를 들면, 제2 하우징은, 프런트 커버 및 슬라이드 커버를 포함할 수 있다. 예를 들면, 프런트 커버는, 디스플레이에 의해 적어도 부분적으로 감싸질 수 있다. 예를 들면, 프런 트 커버는, 디스플레이가 제1 하우징에 대하여 이동되는 제2 하우징에 따라 이동되도록, 프레임 커버와 달리, 프런트 커버를 감싸는 디스플레이의 영역(230a)의 적어도 일부와 결합될 수 있다. 예를 들면, 프런트 커버는, 전자 장치의 적어도 하나의 구성요소와 결합될 수 있다. 예를 들면, 프 런트 커버는, 전자 장치의 구성요소들을 포함하는 PBA와 결합될 수 있다. 예를 들면, PBA(32 4)는, 프로세서(도 3a 및 도 3b 내에서 미도시)를 포함할 수 있다. 예를 들면, 프런트 커버는, 하나 이상의 제2 이미지 센서들(250-2)을 포함할 수 있다. 예를 들면, 프런트 커버는, 상기 제1 상태 및 상기 제2 상태를 포함하는 복수의 상태들을 위한 전자 장치 의 적어도 하나의 구조와 결합될 수 있다. 예를 들면, 프런트 커버는, 구동부의 랙 기어 를 고정시킬 수 있다. 예를 들면, 프런트 커버는, 슬라이드 커버와 결합될 수 있다. 예를 들면, 슬라이드 커버는, 프런트 커버 내에 결합된 전자 장치의 적어도 하나의 구성요소 및 /또는 프런트 커버 내에 결합된 전자 장치의 적어도 하나의 구조를 보호하기 위해, 프런트 커버(32 1)와 결합될 수 있다. 예를 들면, 슬라이드 커버는, 상기 적어도 하나의 구성요소를 위한 구조를 포함할 수 있다. 예를 들면, 슬라이드 커버는, 하나 이상의 제2 이미지 센서들(250-2)을 위한 하나 이상의 개구 들을 포함할 수 있다. 예를 들면, 하나 이상의 개구들은, 프런트 커버 상에 배치된 하나 이상 의 제2 이미지 센서들(250-2)과 정렬될 수 있다. 예를 들면, 하나 이상의 개구들 각각의 사이즈는, 하나 이상의 제2 이미지 센서들(250-2) 각각의 사이즈에 대응할 수 있다. 예를 들면, 디스플레이는, 지지 부재를 포함할 수 있다. 예를 들면, 지지 부재는, 복수의 바들 을 포함할 수 있다. 예를 들면, 상기 복수의 바들은, 서로 결합될 수 있다. 예를 들면, 구동부는, 모터, 피니언 기어, 및 랙 기어를 포함할 수 있다. 예를 들면, 모터는, 배터리로부터의 전력에 기반하여, 동작할 수 있다. 예를 들면, 상기 전력은, 상 기 미리 정의된 사용자 입력에 응답하여, 모터에게 제공될 수 있다. 예를 들면, 피니언 기어는, 모터와 샤프트를 통해 결합될 수 있다. 예를 들면, 피니언 기어는, 상기 샤프트를 통해 전달되는 모터의 상기 동작에 기반하여, 회전될 수 있다. 예를 들면, 랙 기어는, 피니언 기어와 관련하여 배열될 수 있다. 예를 들면, 랙 기어의 이들 (teeth)은 피니언 기어의 이들과 맞물릴 수 있다. 예를 들면, 랙 기어는, 피니언 기어의 회전 에 따라, 제1 방향 또는 제2 방향으로 이동될 수 있다. 예를 들면, 제2 하우징은, 모터의 상기 동작으로 인한 피니언 기어의 상기 회전에 따라 이동되는 랙 기어에 의해, 제1 방향 및 제 2 방향으로 이동될 수 있다. 예를 들면, 전자 장치의 상기 제1 상태는, 제2 방향으로의 제2 하 우징의 상기 이동을 통해, 상기 제1 상태와 다른 상태(예: 상기 하나 이상의 중간 상태들 또는 상기 제2 상태)로 변경될 수 있다. 예를 들면, 전자 장치의 상기 제2 상태는, 제1 방향으로의 제2 하우징 의 상기 이동을 통해, 상기 제2 상태와 다른 상태(예: 상기 하나 이상의 중간 상태들 또는 상기 제1 상 태)로 변경될 수 있다. 예를 들면, 상기 제1 상태가 구동부에 의해 상기 제2 상태로 변경되는 것 및 상기 제2 상태가 구동부에 의해 상기 제1 상태로 변경되는 것은, 도 4a 및 도4b를 통해 예시될 수 있다. 도 4a는, 제1 상태 내의 예시적인 전자 장치의 단면도(cross-sectional view)이다. 도 4b는, 제2 상태 내의 예 시적인 전자 장치의 단면도이다. 도 4a 및 도 4b를 참조하면, 모터는, 상기 제1 상태인 상태 내에서 수신되는 상기 미리 정의된 사용 자 입력에 적어도 일부 기반하여, 동작될 수 있다. 예를 들면, 피니언 기어는, 모터의 상기 동작에 적어도 일부 기반하여, 제1 회전 방향으로 회전될 수 있다. 예를 들면, 랙 기어는, 제1 회전 방향 으로의 피니언 기어의 상기 회전에 적어도 일부 기반하여, 제1 방향으로 이동될 수 있다. 예를 들면, 제2 하우징 내의 프런트 커버는 랙 기어를 고정시키기 때문에, 제2 하우징은, 제1 방향으로의 랙 기어의 상기 이동에 적어도 일부 기반하여, 제1 방향으로 이동될 수 있다. 예를 들면, 제2 하우징 내의 프런트 커버는, 디스플레이의 영역(230a)의 적어도 일부와 결합되고, 랙 기어를 고정시키기 때문에, 디스플레이는, 제1 방향으로의 랙 기어의 상기 이동에 적어도 일부 기반하여, 이동될 수 있다. 예를 들면, 디스플레이는, 레일들(313a)을 따라(along) 이동될 수 있다. 예를 들면, 디스플레이의 지지 부재의 상기 복수의 바들의 적어도 일부의 형상은, 상태가 상기 제2 상태인 상태로 변경될 시, 변경될 수 있다. 예를 들면, 디스플레이의 영역(230b)은, 디스플레이의 상기 이동에 따라, 이동될 수 있다. 예를 들 면, 영역(230b)은, 상태가 상기 미리 정의된 사용자 입력에 따라 상태로 변경될 시, 제1 하우징 커버 와 프레임 커버 사이의 공간을 통해 이동될 수 있다. 예를 들면, 상태 내에서의 영역(230b)은, 상태 내에서 상기 공간 안으로 말려진(rolled into) 영역(230b)과 달리, 노출될 수 있다. 예를 들면, 제2 하우징 내의 프런트 커버는, FPCB의 상기 다른 단과 연결된 PBA와 결합되 고, 랙 기어를 고정시키기 때문에, FPCB의 형상은, 상태가 상태로 변경될 시, 변경될 수 있다. 모터는, 상태 내에서 수신되는 상기 미리 정의된 사용자 입력에 적어도 일부 기반하여, 동작될 수 있 다. 예를 들면, 피니언 기어는, 모터의 상기 동작에 적어도 일부 기반하여, 제2 회전 방향으로 회전될 수 있다. 예를 들면, 랙 기어는, 제2 회전 방향으로의 피니언 기어의 상기 회전에 적어 도 일부 기반하여, 제2 방향으로 이동될 수 있다. 예를 들면, 제2 하우징 내의 프런트 커버는 랙 기어를 고정시키기 때문에, 제2 하우징은, 제2 방향으로의 랙 기어의 상기 이동에 적어 도 일부 기반하여, 제2 방향으로 이동될 수 있다. 예를 들면, 제2 하우징 내의 프런트 커버는, 디스플레이의 영역(230a)의 적어도 일부와 결합되고, 랙 기어를 고정시키기 때문에, 디스플레이(23 0)는, 제2 방향으로의 랙 기어의 상기 이동에 적어도 일부 기반하여, 이동될 수 있다. 예를 들면, 디스플레이는, 레일들(313a)을 따라(along) 이동될 수 있다. 예를 들면, 디스플레이의 지지 부재 의 상기 복수의 바들의 적어도 일부의 형상은, 상태가 상태로 변경될 시, 변경될 수 있다. 예를 들면, 디스플레이의 영역(230b)은, 디스플레이의 상기 이동에 따라, 이동될 수 있다. 예를 들 면, 영역(230b)은, 상태가 상기 미리 정의된 사용자 입력에 따라 상태로 변경될 시, 제1 하우징 커버와 프레임 커버 사이의 공간을 통해 이동될 수 있다. 예를 들면, 상태 내에서의 영역(230b)은, 상태 내에서 노출되는 영역(230b)과 달리, 상기 공간 안으로 말려질(rolled into) 수 있다. 예를 들면, 제2 하우징 내의 프런트 커버는, FPCB의 상기 다른 단과 연결된 PBA와 결합되 고, 랙 기어를 고정시키기 때문에, FPCB의 형상은, 상태가 상태로 변경될 시, 변경될 수 있다. 도 2a 내지 도 4b는, 포트레이트 모드(portrait mode) 내에서 상기 제1 상태(또는 상기 제2상태)가 상기 제2 상 태(또는 상기 제1 상태)로 변경될 시 상기 표시 영역의 높이(height)가 변경되고 상기 표시 영역의 폭(width)이 유지되는 전자 장치를 도시하고 있으나, 이는 설명의 편의를 위한 것이다. 예를 들면, 전자 장치는, 상기 포트레이트 모드 내에서 상기 제1 상태(또는 상기 제2상태)가 상기 제2 상태(또는 상기 제1 상태)로 변경 될 시, 상기 표시 영역의 높이가 유지되고 상기 표시 영역의 폭이 변경되는 것으로, 구현될 수 있다. 도 5a는, 예시적인 전자 장치 내의 인쇄 회로 기판들(510, 520, 530)(PCBs)의 적층 구조를 도시한다. 예를 들 어, 도 5a에서 도시된 구조는 복수의 인쇄 회로 기판들(PCBs)이 적층된 적층 PCB 구조물, 복합 PCB, 또는 PBA(Printed Board Assembly)일 수 있다. 도 5b, 및 도 5c는, 도 5a의 라인 A-A'을 따라 절단한 예시적인 전자 장치 내의 인쇄 회로 기판들(510, 520, 530)의 적층 구조의 부분단면도(partial cross-sectional view)이 다. 도 5a, 및 도 5b를 참조하면, 전자 장치에 포함된 PBA는, 제1 인쇄 회로 기판, 제2 인쇄 회로 기판, 인터포저, 복수의 패드들, 및 도전성 라인을 포함할 수 있다. 상기 PBA는, 인 쇄 회로 기판들(510, 520, 530), 및 상기 인쇄 회로 기판들(510, 520, 530) 사이의 인터포저들(530, 580)에 의 한, 인쇄 회로 기판들(510, 520, 530)의 적층 구조를 형성할 수 있다. 예를 들어, 전자 장치는 디스플레이 의 일부가 하우징(예: 도 2a의 제1 하우징) 안으로 말릴 수 있거나(rollable into) 또는 하우징 안으 로 슬라이딩할(slidable) 수 있는 롤러블(rollable) 전자 장치 일 수 있고, 이 경우, 적층 PCB 구조물(예: 도 3a의 PBA)은 전자 장치에서 배터리(예: 도 3a의 배터리)의 크기를 최대로 하기 위한 공간 확보 측면 에서 배터리와 중첩되지 않는 위치에서 PCB들을 적층하여 구성될 수 있다. 예를 들면, PBA는, 인쇄 회로 기판들(510, 520, 530)이 적층 됨으로써 상기 인쇄 회로 기판들(510, 520, 530) 각각의 면들(surfaces)에 복수의 전자 부품들이 장착될 수 있는 다면 실장 구조(multi-surfaced mounting structure)를 형성할 수 있다. PBA는, 상기 다면 실장 구조를 포함함으로써, 전자 장치 내에 상기 PBA가 배치되는 단위 면적 당 상기 PBA 내에 장착 가능한 전자 부품들의 개수를 늘릴 수 있다. 상기 PBA는, 상기 PBA가 배 치되는 단위 면적 당 상기 PBA에 장착되는 전자 부품들을 증가시킴으로써, 상기PBA 주변의 전자 부품들(예: 배터리)을 위한 추가 공간을 제공할 수 있다. 일 실시예에 따르면, 제1 인쇄 회로 기판은, 제1 전자 부품이 배치되는(disposed on) 제1 영역 , 제2 전자 부품이 배치되는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함할 수 있다. 예를 들면, 제1 영역은, 제2 인쇄 회로 기판을 마주하는 영역일 수 있다. 예를 들면, 제1 영역은, 제2 인쇄 회로 기판에 의해 적어도 부분적으로 덮일(covered) 수 있다. 예를 들면, 제1 영역은, 제1 전자 부품과 결합되는 영역일 수 있다. 상기 제1 영역은, 제 2 인쇄 회로 기판을 위에서 바라볼 때(예: +z 방향으로 바라볼 때) 상기 제2 인쇄 회로 기판과 중첩 되는 영역일 수 있다. 예를 들면, 제2 영역은, 제1 영역을 둘러쌀 수 있다. 상기 제2 영역은, 제2 전자 부품과 결합되는 영역일 수 있다. 예를 들면, 제3 영역은, 인터포저가 배치되는 (disposed on) 영역일 수 있다. 예를 들면, 제3 영역은, 제1 영역으로부터 제2 영역으로 연장 될 수 있다. 상기 제3 영역은, 인터포저를 지지할 수 있다. 예를 들면, 제3 영역은, 인터포저 를 위에서 바라볼 때(예: +z 방향으로 바라볼 때), 상기 인터포저와 중첩될 수 있다. 예를 들면, 제1 영역과 제2 영역 사이의 제3 영역 상에 인터포저가 배치되기 때문에, 상기 제1 영역 상에 배치되는 제1 전자 부품과 상기 제2 영역 상에 배치되는 제2 전자 부품은, 상기 인터포저에 의해 분리될(separated) 수 있다. 예를 들면, 인터포저는, 적어도 부분적으로 제1 전자 부품과 제2 전자 부품 사이에 배치될 수 있다. 일 실시예에 따르면, 제2 인쇄 회로 기판은, 제1 인쇄 회로 기판으로부터 이격되고 제1 인쇄 회로 기 판의 제1 영역을 적어도 부분적으로(at least partially) 마주할 수 있다. 예를 들면, 제2 인쇄 회로 기판은, 제1 인쇄 회로 기판 위에(over) 배치될 수 있다. 상기 제2 인쇄 회로 기판은, 제1 인쇄 회로 기판의 제3 영역 상에 배치되는 인터포저와 결합될 수 있다. 예를 들면, 제2 인쇄 회 로 기판은, 제1 영역의 적어도 일부를 덮을 수 있다. 예를 들면, 전자 장치의 PBA는, 인쇄 회로 기판들(510, 520, 570)이 적층된 구조를 포함함으로써 전자 장치 내에 전자 부품들을 효율적으로 배 치할 수 있다. 예를 들면, 전자 장치는, 제1 하우징(예: 도 2a의 제1 하우징), 및 상기 제1 하우징 에 대하여 이동 가능한 제2 하우징(예: 도 2a의 제2 하우징)을 포함함으로써, 상기 전자 장치 내의 전자 부품들의 효율적인 공간 배치가 요구될 수 있다. 전자 장치는, 인쇄 회로 기판들(510, 520, 570)이 서로 적층된 구조 및 상기 인쇄 회로 기판들(510, 520, 570) 사이에 각각 배치되는 인터포저들(530, 580)을 포함함으로써, 상기 전자 부품들을 상기 전자 장치 내에 효율적으로 배치할 수 있다. 일 실시예에 따르면, 인터포저는, 제1 인쇄 회로 기판의 제3 영역과 제2 인쇄 회로 기판 사이에 배치될 수 있다. 예를 들면, 인터포저는, 제3 영역 상에 부착될 수 있다. 상기 인터포저(53 0)는, 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이에 개재됨(interposed)으로써 상기 제2 인쇄 회 로 기판을 상기 제1 인쇄 회로 기판으로부터 이격시킬 수 있다. 예를 들면, 인터포저는, 제1 인 쇄 회로 기판의 제3 영역을 향하는 제1 면, 및 제2 인쇄 회로 기판을 향하고 상기 제1 면 에 반대인 제2 면을 포함할 수 있다. 상기 제1 면은, 상기 제3 영역과 결합될 수 있다. 상 기 제2 면은, 상기 제2 인쇄 회로 기판과 결합될 수 있다. 예를 들면, 인터포저는, 제1 인쇄 회 로 기판의 제3 영역으로부터 제2 인쇄 회로 기판을 향하여 연장함으로써, 상기 제1 인쇄 회로 기판의 제1 영역 상에 있는 전자 부품들(예: 제1 전자 부품)을 둘러쌀 수 있다. 인터포저 는, 제1 인쇄 회로 기판과 제2 인쇄 회로 기판을 이격 시킴으로써, 전자 장치 내에 전자 부품들 을 효율적으로 배치할 수 있다. 일 실시예에 따르면, 인터포저는, 제1 인쇄 회로 기판과 제2 인쇄 회로 기판을 전기적으로 연결 하기 위한 복수의 도전성 비아들(vias)을 포함할 수 있다. 상기 도전성 비아들은, 예를 들면, 도전성 라인들(lines), 인터페이스(interface), 및 비아 홀(via hole)을 채우는(filling) 도전성 물질(conductive material) 중 적어도 하나로 표현될 수 있으나, 이에 제한되지 않는다. 예를 들면, 복수의 도전성 비아들 은, 제1 인쇄 회로 기판 상의 전자 부품들 중 적어도 일부와 제2 인쇄 회로 기판 상의 전자 부품들 중 적어도 일부를 전기적으로 연결할 수 있다. 예를 들면, 복수의 도전성 비아들은, 인터포저를 관통 할 수 있다. 상기 복수의 도전성 비아들은, 예를 들면, 인터포저의 제1 인쇄 회로 기판을 향하 는 제1 면으로부터 상기 인터포저의 제2 인쇄 회로 기판을 향하는 제2 면으로 연장할 수 있다. 상기 인터포저는, 상기 복수의 도전성 비아들을 포함함으로써, 제1 인쇄 회로 기판에 장 착된 전자 부품들과 제2 인쇄 회로 기판에 장착된 전자 부품들을 전기적으로 연결하도록 구성될 수 있다. 일 실시예에 따르면, 복수의 패드들은, 인터포저와 제1 인쇄 회로 기판 사이에 배치될 수 있다. 예를 들면, 복수의 패드들은, 제1 인쇄 회로 기판의 제3 영역 상에 부착될 수 있다. 상기 복수 의 패드들은, 상기 제3 영역과 인터포저 사이에 배치될 수 있다. 예를 들면, 복수의 패드들 은, 제3 영역과 상기 제3 영역을 향하는 인터포저의 제1 면 사이에 개재될 (interposed) 될 수 있다. 상기 복수의 패드들은, 상기 제3 영역과 상기 인터포저 사이에 개재 됨으로써, 상기 인터포저를 상기 제1 인쇄 회로 기판으로부터 이격 시킬 수 있다. 상기 복수의 패드 들에 의해, 상기 제1 인쇄 회로 기판과 상기 인터포저 사이에 틈(gap)이 형성될 수 있다. 상기 복수의 패드들은, 제1 영역 상에 배치되는 제1 전자 부품과 제2 영역 상에 배치되고 상기 인터포저에 의해 상기 제1 전자 부품으로부터 분리된 제2 전자 부품을 상기 틈을 이용하여 연결 하는 구조가 요구될 수 있다. 상기 제1 전자 부품과 상기 제2 전자 부품을 연결하기 위한 상기 복수 의 패드들의 구조와 관련하여서는, 도 6a 이하에서 후술한다. 일 실시예에 따르면, PBA 내에 적층된 인쇄 회로 기판들(510, 520, 530) 각각의 사이즈는, 서로 다를 수 있다. 예를 들면, PBA는, 인쇄 회로 기판들(510, 520, 530) 및 인터포저들(520, 580)에 의해 형성된 단차 구조를 포함할 수 있다. 상기 단차 구조에 의해, 상기 인쇄 회로 기판들(510, 520, 530) 및 상기 인터포저들 (520, 580)에 의해 둘러싸인 전자 부품들(예: 제1 전자 부품)과 상기 PBA 외부로 노출되는 전자 부품 (예: 제2 전자 부품)은, 분리될 수 있다. 상기 PBA는, 분리되는 상기 전자 부품들을 서로 연결하기 위한 구조가 요구될 수 있다. 일 실시예에 따르면, 도전성 라인은, 제1 전자 부품과 제2 전자 부품을 연결할 수 있다. 예를 들면, 도전성 라인은, 제1 전자 부품으로부터 제2 전자 부품으로 연장될 수 있다. 상기 도전성 라인은, 상기 제1 전자 부품이 배치되는 제1 영역으로부터 제3 영역을 가로 질러, 제2 영 역으로 연장될 수 있다. 예를 들면, 도전성 라인의 적어도 일부는, 인터포저 및/또는 복수의 패 드들에 의해 분리된 제1 전자 부품과 제2 전자 부품을 연결하기 위하여, 제1 인쇄 회로 기판 의 내부를 통과할 수 있다. 상기 도전성 라인의 상기 적어도 일부는, 상기 인터포저가 배치되는 (disposed on) 제3 영역의 적어도 일부를 관통할 수 있다. 예를 들면, 도전성 라인의 일부는, 제1 인 쇄 회로 기판의 제2 인쇄 회로 기판을 향하는 일 면(510a) 상에 배치될 수 있다. 상기 도전성 라인 의 상기 일부와 연결되는 나머지 일부는, 상기 제1 인쇄 회로 기판의 내부에 배치될 수 있다. 상기 제1 인쇄 회로 기판의 상기 나머지 일부가 상기 제1 인쇄 회로 기판 내에 배치됨으로써, 제1 전자 부 품과 제2 전자 부품 사이에 불필요한 신호 손실이 발생할 수 있다. 전자 장치는, 상기 도전성 라인의 불필요한 신호 손실을 줄이기 위하여, 도전성 라인이 상기 제1 인쇄 회로 기판의 내부를 통과하지 않고 상기 제1 인쇄 회로 기판의 상기 일 면(510a)을 따라 연장되는 구조가 요구될 수 있다. 전자 장치가 제1 인쇄 회로 기판, 제2 인쇄 회로 기판, 인터포저, 및 도전성 라인을 포함하는 것으로 설명하였으나, 이에 제한되지 않는다. 상기 전자 장치는, 복수의 인쇄 회로 기판들, 상기 복수의 인쇄 회로 기판들 사이에 배치되는 복수의 인터포저들, 및 상기 복수의 인쇄 회로 기판들 각각에 포함된 복수의 도전성 라인들을 포함할 수 있다. 예를 들면, 전자 장치는, 제2 인쇄 회로 기판 상에 배치되 는 제3 인쇄 회로 기판, 상기 제2 인쇄 회로 기판과 상기 제3 인쇄 회로 기판 사이에 배치되는 다른 인터포저를 포함할 수 있다. 상기 제2 인쇄 회로 기판 상에는, 상기 다른 인터포저에 의해 분리되는 제3 전자 부품, 및 제4 전자 부품이 배치될 수 있다. 전자 장치는, 상기 제3 전자 부 품과 상기 제4 전자 부품을 연결하는 다른 도전성 라인을 포함할 수 있다. 상기 다른 도전성 라 인의 적어도 일부는, 상기 다른 인터포저에 의해 분리되는 상기 제3 전자 부품과 상기 제4 전자 부품을 연결하기 위하여, 적어도 일부가 상기 제2 인쇄 회로 기판의 내부를 통과할 수 있다. 그러나, 이에 제한되지 않는다. 일 실시예에 따르면, 제2 전자 부품은, 외부 전자 장치(예: 도 1의 전자 장치)로부터 수신한 신호를 도전성 라인을 통해 상기 제1 전자 부품으로 송신하거나, 상기 제1 전자 부품으로부터 상기 도 전성 라인을 통해 수신한 신호를 상기 외부 전자 장치로 송신하도록 구성될 수 있다. 예를 들면, 제1 전자 부품은, 외부 전자 장치와의 통신을 위한 무선 통신 회로(wireless communication circuit), 통신 프로세서(communication processor), RFIC(radio frequency integrated circuit), RFFE(radio frequency front end), 및 신호의 변환을 위한 IFIC(intermediate frequency integrate circuit) 중 적어도 하나를 포함 할 수 있다. 제2 전자 부품은, 외부 전자 장치로부터 신호를 수신하거나 상기 외부 전자 장치로 신호를 송신하기 위한 안테나 모듈(또는 안테나 방사체)을 포함할 수 있다. 상기 제2 전자 부품은, 예를 들면, 외부 전자 장치와의 통신을 위하여, 전자 장치의 하우징(예: 도 2a의 제1 하우징 또는 제 2 하우징)과 접하는 도전성 부분을 포함할 수 있다. 예를 들면, 제1 전자 부품과 제2 전자 부품(50 2)을 연결하는 도전성 라인이 제1 인쇄 회로 기판의 적어도 일부를 관통함으로써, 아날로그 신호 처 리(analogue signal processing)를 위한 불필요한 임피던스 매칭(impedance matching)이 요구될 수 있다. 예를 들면, 제1 인쇄 회로 기판은, 복수의 레이어들을 포함할 수 있다. 도전성 라인 중 제1 영역 및 제2 영역에 배치되는 일부는, 상기 도전성 라인 중 제3 영역에 배치되는 나머지 일부와 다른 레 이어에 배치될 수 있다. 예를 들면, 도전성 라인 중 제1 영역 및 제2 영역에 배치되는 일부는, 제1 인쇄 회로 기판의 일 면(510a) 상에 배치될 수 있다. 상기 도전성 라인 중 제3 영역에 배치 되는 나머지 일부는, 상기 제1 인쇄 회로 기판 내부의 복수의 레이어들 중 하나의 레이어에 배치될 수 있 다. 만약 상기 제1 인쇄 회로 기판이 단일 레이어인 경우, 상기 도전성 라인 중 제3 영역에 배 치되는 나머지 일부는, 상기 제1 인쇄 회로 기판 내부에 관통하여 배치될 수 있다. 전자 장치는, 상 기 도전성 라인을 위한 불필요한 임피던스 매칭 및 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄이기 위하여, 도전성 라인이 상기 제1 인쇄 회로 기판의 내부를 통과하지 않고 상기 제1 인쇄 회로 기판의 일 면(510a)을 따라 연장되는 구조가 요구될 수 있다. 일 실시예에 따르면, PBA는, 외부 전자 장치(예: 도 1의 전자 장치, 전자 장치) 및/또는 서버 (예: 도 1의 서버)와의 통신을 위한 전자 부품들, 상기 전자 부품들에 전력을 공급하기 위한 전자 부품들, 및/또는 회로들을 포함할 수 있다. 예를 들면, PBA는, 통신을 위한 전자 부품들에 공급되는 전력의 증폭을 위한 RF PAM(power amplified module), RF 신호를 송신 및/또는 수신하기 위한 처리를 수행하는 TRCV, 서버와의 통신을 위한 드라이버, 5G 네트워크와의 통신을 위한 5G IFIC를 포함할수 있다. 예를 들면, PBA는, 상기 PBA 내의 전자 부품들에 전력을 제공하기 위한 PMIC들(581, 582, 583, 584)(power management integrated circuits)을 포함할 수 있다. 예를 들면, PBA는, 제1 인쇄 회로 기판 상에 장착되는 프로세서, 메모리를 차폐하기 위한 쉴드 캔을 포함할 수 있다. 상기 PBA는, 상기 쉴드 캔을 포함함으로써 상기 쉴드 캔에 의해 둘러싸인 전자 부품들의 외부 전자 부품과의 간섭을 줄일 수 있다. 그러나, 이에 제한되지 않고, PBA는, 전자 장치의 다양한 기능 실행 을 위한 전자 부품들이 배치될 수 있다. 도 5c를 참조하면, 도 5b와 달리, 도전성 라인은, 제1 인쇄 회로 기판의 일 면(510a)을 따라 (along), 연장될 수 있다. 예를 들면, 도전성 라인의 일부(예: 도 6a의 제3 연결 부분)는, 제1 인쇄 회로 기판과 인터포저 사이에 배치될 수 있다. 상기 도전성 라인의 상기 일부는, 상기 제1 인쇄 회로 기판의 적어도 일부를 관통하지 않고 상기 일 면(510a)을 따라 연장함으로써, 제1 전자 부품과 제2 전자 부품 사이의 신호 손실, 및 불필요한 임피던스 매칭을 줄일 수 있다. 도 6a 이하에서는, 상기 도 전성 라인이 상기 일 면(510a)을 따라 연장되는 구조와 관련하여 설명한다. 상술한 실시예에 따른, 전자 장치는, 제1 인쇄 회로 기판과 제2 인쇄 회로 기판 사이에 배치되 는 인터포저를 포함함으로써, 상기 전자 장치 내에 전자 부품들을 효율적으로 배치할 수 있다. 상기 전자 장치는, 도전성 라인을 포함함으로써, 상기 인터포저에 의해 서로 분리되는 제1 전자 부품 과 제2 전자 부품을 전기적으로 연결할 수 있다. 도 6a는, 예시적인 전자 장치의 일부를 도시한다. 도 6b, 및 도 6c는, 예시적인 전자 장치의 인터포저의 일부를 도시한다. 도 6a, 도 6b, 및 도 6c를 참조하면, 전자 장치는, 제1 전자 부품이 배치되는 제1 영역, 제2 전자 부품이 배치되는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역(예: 도 5b의 제3 영역)을 포함하는 제1 인쇄 회로 기판을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판으로부터 이격되고 상기 제1 영역을 적어도 부분적으로 마주하는 제2 인쇄 회로 기판(예: 도 5a의 제2 인쇄 회로 기판)을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기 판의 상기 제3 영역과 상기 제2 인쇄 회로 기판 사이에 배치되고, 상기 제1 인쇄 회로 기판 과 상기 제2 인쇄 회로 기판을 전기적으로 연결하기 위한 복수의 도전성 비아들(예: 도 5b의 복수의 도전성 비아들)을 포함하는 인터포저를 포함할 수 있다. 상기 전자 장치는, 상기 인터포저(53 0)와 상기 제1 인쇄 회로 기판 사이에 배치되는 복수의 패드들을 포함할 수 있다. 상기 전자 장치 는, 상기 제1 전자 부품과 상기 제2 전자 부품을 연결하기 위한 도전성 라인을 포함할 수 있다. 이하, 도 5a, 및 도 5b에서 전술한 동일한 참조 부호를 가지는 구성에 대한 중복되는 설명은 생략한다. 도 6a, 도 6b, 및 도 6c를 참조하면, 도전성 라인, 및 복수의 패드들은, 제1 인쇄 회로 기판의 제2 인쇄 회로 기판을 향하는 일 면(510a) 상에 배치될 수 있다. 상기 도전성 라인은, 적어도 일부 (예: 제3 연결 부분)가 상기 제1 면(510a)과 인터포저 사이에 배치될 수 있다. 복수의 패드들은, 서로 이격된 제1 패드들, 및 상기 제1 패드들로부터 이격된 제2 패드들을 포함 할 수 있다. 예를 들면, 제1 패드들은, 제1 인쇄 회로 기판의 인터포저를 향하는 일 면(예: 도 5b의 일 면(510a)) 상에서 서로 제1 간격(d1)으로 이격될 수 있다. 예를 들면, 제1 패드들은, 각각 서로 실질적으로 동일한 형상을 가질 수 있다. 예를 들면, 제1 패드들은, 각각 서로 실질적으로 동일한 크기를 가질 수 있다. 예를 들면, 제2 패드들은, 복수의 패드들 중 도전성 라인에 인접한 패드들일 수 있다. 상기 제2 패드들은, 상기 도전성 라인을 적어도 부분적으로 마주할 수 있다. 예를 들면, 제2 패드들은, 제1 패드들과 도전성 라인 사이에 배치될 수 있다. 예를 들면, 제2 패드들 각각 의 형상은, 제2 패드들 각각의 형상과 다를 수 있다. 예를 들면, 제2 패드들은, 각각 도전성 라인 이 연장되는 제3 방향으로 연장될 수 있다. 상기 제2 패드들 각각의 상기 제3 방향으로의 길이는, 상기 제1 패드들 각각의 상기 제3 방향으로의 길이보다 클 수 있다. 예를 들면, 제2 패드들 의 패턴(p2)은, 제1 패드들의 패턴(p1)과 다를 수 있다. 상기 제2 패드들은, 각각 도전성 라인 이 연장되는 제3 방향으로 길이를 가질 수 있다. 상기 제1 패드들은, 상기 제3 방향에 대 하여 기울어진 제4 방향으로 나열되는 패턴(p1)을 가질 수 있다. 일 실시예에 따르면, 제2 패드들은, 도전성 라인을 마주할 수 있다. 상기 제2 패드들은, 상기 도전성 라인을 통과하기 위한 관로(P)를 형성할 수 있다. 예를 들면, 제2 패드들은, 제1 패드들(61 0)과 다르게, 제1 인쇄 회로 기판과 인터포저 사이에서 도전성 라인을 따라 연장함으로써, 상기 도전성 라인을 통과하기 위한 관로(P)를 제공할 수 있다. 예를 들면, 도전성 라인은, 제1 전자 부품 과 제2 전자 부품을 연결하기 위하여, 제1 인쇄 회로 기판의 제1 영역으로부터 제3 영역 을 가로 질러(across), 제2 영역으로 연장될 수 있다. 상기 도전성 라인은, 상기 제3 영역 과 상기 인터포저 사이에 배치되고 제2 패드들에 의해 제공된 관로(P)를 통해, 제1 인쇄 회로 기판의 내부를 통과하지 않고 제1 인쇄 회로 기판의 일 면(510a) 상에서 연장될 수 있다. 예를 들면, 제2 패드들은, 도전성 라인을 위한 관로(P)를 형성함으로써, 제1 인쇄 회로 기판과 인터포저 사이에 상기 도전성 라인이 연장되는 방향(예: 제1 방향)에 평행한 방향으로 연장되는 통로를 제공할 수 있다. 상기 제2 패드들은, 상기 도전성 라인을 위한 관로(P)를 제공함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 제1 전자 부품과 제2 전자 부품 사이의 신호 손 실을 줄일 수 있다. 일 실시예에 따르면, 도전성 라인은, 인터포저와 제1 인쇄 회로 기판 사이에서 제2 패드들(62 0)로부터 이격 되고, 상기 제2 패드들 사이를 통과할 수 있다. 예를 들면, 도전성 라인의 적어도 일 부는, 제1 인쇄 회로 기판과 인터포저 사이에 배치될 수 있다. 상기 인터포저의 상기 적어도 일 부는, 상기 인쇄 회로 기판의 상기 인터포저를 향하는 일 면(510a) 상에 배치될 수 있다. 상기 도전 성 라인의 상기 적어도 일부는, 제2 패드들에 의해 적어도 부분적으로 둘러싸일 수 있다. 상기 도전 성 라인의 상기 적어도 일부는, 상기 제2 패드들에 의해 제공된 관로(P) 내에 배치될 수 있다. 상기 도전성 라인의 상기 적어도 일부는, 상기 도전성 라인 중 제1 인쇄 회로 기판의 제3 영역 상에 배치되는 부분일 수 있다. 예를 들면, 복수의 패드들은, 제1 인쇄 회로 기판의 제3 영역으로부터 인터포저를 향하여 돌출될 수 있다. 상기 제3 영역으로부터 상기 인터포저를 향하여 돌출된 제2 패드들에 의해, 상 기 제1 인쇄 회로 기판의 상기 인터포저를 향하는 일 면(510a)과 상기 제1 인쇄 회로 기판을 향 하는 상기 인터포저의 제1 면 사이에 틈(gap)이 형성될 수 있다. 도전성 라인은, 상기 제2 패드 들에 의해 형성된 상기 일 면(510a)과 상기 제1 면 사이의 상기 틈을 통해, 상기 제3 영역과 상 기 인터포저 사이를 통과할 수 있다. 예를 들면, 도전성 라인은, 제2 패드들 사이를 통과함으 로써, 제1 인쇄 회로 기판의 인터포저를 향하는 일 면(510a) 상에 배치될 수 있다. 일 실시예에 다르면, 도전성 라인은, 제1 영역 상에 배치되고 제1 전자 부품과 연결되는 제1 연 결 부분, 제2 영역 상에 배치되고 제2 전자 부품과 연결되는 제2 연결 부분, 및 제3 영역 상에 배치되고 상기 제1 연결 부분으로부터 상기 제2 연결 부분으로 연장되는 제3 연결 부분 을 포함할 수 있다. 예를 들면, 제1 연결 부분은, 제2 인쇄 회로 기판을 위에서 바라볼 때, 상기 제2 인쇄 회로 기판 에 의해 가려지고(covered), 제1 인쇄 회로 기판 및 상기 제2 인쇄 회로 기판과 중첩되는 부분 을 포함할 수 있다. 예를 들면, 제2 연결 부분은, 제2 인쇄 회로 기판을 위에서 바라볼 때, 제1 인쇄 회로 기판과 중첩되고, 상기 제2 인쇄 회로 기판과 중첩되지 않는 부분을 포함할 수 있다. 예를 들면, 제3 연결 부분은, 제1 인쇄 회로 기판의 일 면(510a)과 인터포저 사이에 배치되는 부분을 포함할 수 있다. 예를 들면, 제3 연결 부분은, 제1 연결 부분으로부터 일 면(510a)을 위로 가로 질러 (across over), 제2 연결 부분으로 연장될 수 있다. 예를 들면, 제3 연결 부분은, 제1 인쇄 회로 기 판의 일 면(510a) 상에 부착될 수 있다. 예를 들면, 제3 연결 부분은, 일 면(510a) 상에 배치됨으로 써, 상기 인터포저를 마주할 수 있다. 예를 들면, 제3 연결 부분은, 인터포저를 마주하고, 상기 인터포저로부터 이격될 수 있다. 예를 들면, 제3 연결 부분은, 제1 인쇄 회로 기판과 인터포저 사이에 배치되는 솔더 패드들(예: 도 7a의 721, 722))과 이격되고, 상기 솔더 패드들을 관통하여 배치되 는 부분을 포함할 수 있다.예를 들면, 제3 연결 부분은, 제1 세트의 패드들, 제2 세트의 패드들 , 및 적어도 하나의 도전성 부분에 의해 둘러싸일 수 있다. 일 실시예에 따르면, 제1 패드들은, 각각 0.15mm 이상 0.6mm 이하의 범위 내에 위치되는 제1 간격(d1)으로 서로 이격 될 수 있다. 제2 패드들은, 도전성 라인으로부터 0.1mm 이상 0.2mm 이하의 범위 내에 위치 되는 제2 간격(d2)으로 이격 될 수 있다. 일 실시예에 따르면, 상기 제2 간격(d2)은, 도전성 라인의 폭에 대응할 수 있다. 예를 들면, 제1 패드들 중 서로 인접한 패드들 사이의 최소 거리는, 0.15mm 이상 0.6mm이하의 범위 내에 위치될 수 있다. 예를 들면, 도전성 라인과 제2 패드들 중 하나의 패드 사이의 수 직 거리는, 0.1mm 이상 0.2mm 이하의 범위 내에 위치될 수 있다. 상기 제1 패드들은, 각각 0.15mm 이상 0.6mm 이하의 범위 내에 위치되는 제1 간격(d1)으로 서로 이격 됨으로써, 제1 인쇄 회로 기판 상의 인터포 저의 평탄도를 높이고 상기 인터포저가 상기 제1 인쇄 회로 기판으로부터 이탈하는 것을 줄일 수 있다. 상기 제2 패드들은, 도전성 라인으로부터 상기 도전성 라인의 폭에 대응하는 제2 간격 (d2)으로 이격 됨으로써 제1 전자 부품과 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 도 6a를 참조하면, 인터포저는, 제1 인쇄 회로 기판의 제3 영역을 향하는 제1 면, 및 제2 인쇄 회로 기판을 향하고 상기 제1 면에 반대인 제2 면(예: 도 5b의 제2 면)을 포함할 수 있다. 상기 제1 면은, 제1 전자 부품을 향하는 제1 가장자리(531a), 및 상기 제1 가장자리(531a)에 반대인 제2 가장자리(531b)를 포함할 수 있다. 제2 패드들은, 상기 제1 가장자리(531a)와 상기 제2 가장자리 (531b)를 마주하도록, 제3 영역 상에서 도전성 라인을 따라 연장될 수 있다. 예를 들면, 제2 패드들 각각의 길이는, 인터포저의 제1 두께에 대응할 수 있다. 제2 패드들의 상기 길이는, 제1 면의 제1 가장자리(531a)와 제2 가장자리(531b) 사이의 거리에 대응할 수 있다. 예를 들 면, 제2 패드들 각각의 일 단(end)은, 제1 면의 제1 가장자리(531a)를 마주할 수 있다. 상기 제2 패 드들 각각의 상기 일 단에 반대인 타 단은, 상기 제1 가장자리(531a)에 반대인 제2 가장자리(531b)를 마주 할 수 있다. 예를 들면, 제2 패드들은, 제1 인쇄 회로 기판을 위에서 바라볼 때(예: +z 방향으로 바 라볼 때) 제1 면의 제1 가장자리(531a), 및 제2 가장자리(531b)와 중첩될 수 있다. 예를 들면, 제2 패드들 은, 제1 가장자리(531a), 및 제2 가장자리(531b)를 마주함으로써 도전성 라인을 제1 패드들과 분리할 수 있다. 예를 들면, 제2 패드들은, 도전성 라인으로부터 이격된 제1 패드(620a), 및 제2 패드(620b)를 포함할 수 있다. 도전성 라인은, 적어도 부분적으로 상기 제1 패드(620a), 및 제2 패드(620b) 사이에 배치될 수 있다. 상기 제1 패드(620a), 및 제2 패드(620b)는, 각각 상기 도전성 라인으로부터 지정된 간격(예: 제2 거리(d2))만큼 이격될 수 있다. 예를 들면, 제1 패드(620a), 및 제2 패드(620b)는, 각각 인터포저의 제1 면을 위에서 바라볼 때(예: +z 방향으로 바라볼 때) 상기 제1 면의 제1 가장자리(531a)로부터 상기 제1 가장자리(531a)에 반대인 제2 가장자리(531b)로 연장될 수 있다. 복수의 패드들은, 제1 가장자리 (531a), 및 제2 가장자리(531b)를 마주하고 도전성 라인을 통과시키는 제2 패드들을 포함함으로써, 상기 도전성 라인의 신호 손실을 줄일 수 있다. 도 6b, 및 도 6c를 참조하면, 제2 패드들은, 도전성 라인이 연장되는 제3 방향으로 나열된 제1 세트의 패드들, 및 상기 제1 세트의 패드들로부터 이격 되고, 상기 제1 방향으로 나열된 제2 세 트의 패드들을 포함할 수 있다. 제1 패드들 중 적어도 일부는, 상기 제1 방향에 대하여 기울어 진 제2 방향으로 나열될 수 있다. 예를 들면, 제1 패드들은, 각각 서로 제1 간격(d1)으로 이격될 수 있다. 상기 제1 패드들은, 도전성 라인이 연장되는 제3 방향에 대하여 기울어진 제4 방향으로 나열될 수 있다. 제1 세트의 패드들 , 및 제2 세트의 패드들은, 각각 도전성 라인으로부터 제2 간격(d2)으로 이격될 수 있다. 상기 제1 세트의 패드들은, 각각 상기 제3 방향으로 상기 제1 간격(d1) 만큼 이격될 수 있다. 상기 제2 세 트의 패드들은, 각각 상기 제3 방향으로 상기 제1 간격(d1) 만큼 이격되고, 상기 제1 세트의 패드들 을 마주할 수 있다. 그러나, 이에 제한되지 않는다. 도 6b, 및 도 6c에서 도시된 실시예들은 예시적인 것이며, 제2 패드들은, 도전성 라인을 통과시키기 위한 복수의 패드들을 포함할 수 있다. 상기 복수의 패드들은, 서로 지정된 간격(예: 제2 간격(d2))으로 이격됨 으로써, 제1 인쇄 회로 기판 상의 인터포저의 평탄도를 높일 수 있다. 일 실시예에 따르면, 도전성 라인의 적어도 일부가 제1 인쇄 회로 기판과 인터포저 사이에서 연 장되기 때문에, 상기 도전성 라인으로부터 신호 손실이 발생할 수 있다. 전자 장치는, 상기 도전성 라인으로부터의 신호 손실을 줄이기 위하여, 상기 인터포저 내에 상기 도전성 라인을 차폐 (shielding)하기 위한 구조가 요구될 수 있다. 상기 도전성 라인을 차폐하기 위한 상기 구조를, 도 7a 이 하에서 후술한다. 상술한 실시예에 따른, 전자 장치는, 제1 인쇄 회로 기판과 인터포저 사이의 복수의 패드들 을 포함함으로써, 상기 인터포저를 지지할 수 있다. 상기 복수의 패드들은, 제1 전자 부품과 제2 전자 부품을 연결하는 도전성 라인을 통과시키는 제2 패드들을 포함함으로써, 상기 도 전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 도 7a, 및 도 7b는, 도 5c의 방향 B에서 바라본 예시적인 전자 장치의 일부를 도시한다. 도 7a, 및 도 7b를 참조하면, 전자 장치는, 제1 전자 부품(예: 도 5b의 제1 전자 부품)이 배치되는 제1 영역(예: 도 5b의 제1 영역), 제2 전자 부품(예: 도 5b의 제2 전자 부품)이 배치되는 제2 영역 (예: 도 5b의 제2 영역), 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는 제1 인쇄 회로 기판을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판으로부터 이 격되고 상기 제1 영역을 적어도 부분적으로 마주하는 제2 인쇄 회로 기판을 포함할 수 있다. 상기 전 자 장치는, 상기 제1 인쇄 회로 기판의 상기 제3 영역과 상기 제2 인쇄 회로 기판 사이에 배치되고, 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판을 전기적으로 연결하기 위한 복수의 도전성 비아들을 포함하는 인터포저를 포함할 수 있다. 상기 전자 장치는, 상기 인터포저 와 상기 제1 인쇄 회로 기판 사이에 배치되고, 서로 이격된 제1 패드들 및 상기 제1 패드들로부 터 이격된 제2 패드들을 포함하는는 복수의 패드들을 포함할 수 있다. 상기 전자 장치는, 상기 제2 패드들로부터 이격되고, 상기 제1 전자 부품과 상기 제2 전자 부품을 연결하기 위하여 상기 제2 패드들 사이를 통과하는 도전성 라인을 포함할 수 있다. 일 실시예에 따르면, 전자 장치는, 복수의 패드들과 복수의 도전성 비아들을 연결하는 복수의 솔더 패드들을 포함할 수 있다. 상기 복수의 솔더 패드들은, 제1 패드들 상에 배치되는 제1 솔 더 패드들, 및 제2 패드들 상에 배치되는 제2 솔더 패드들을 포함할 수 있다. 상기 제2 솔더 패 드들은, 도전성 라인을 인터포저와 이격 시킴으로써, 상기 제2 패드들과 함께 상기 도전성 라인을 통과하기 위한 관로(P)를 형성할 수 있다. 예를 들면, 복수의 솔더 패드들은, 복수의 패드들과 복수의 도전성 비아들을 전기적으로 연결할 수 있다. 상기 복수의 솔더 패드들은, 제1 인쇄 회로 기판의 제3 영역과 인터포저 사이에 배치될 수 있다. 예를 들면, 복수의 솔더 패드들은, 인터포저를 제1 인쇄 회로 기판 상에 부착 시킬 수 있다. 상기 복수의 솔더 패드들은, 복수의 패드들로부터 복수의 도전성 비아들로 연장 될 수 있다. 상기 복수의 솔더 패드들은, 제1 인쇄 회로 기판과 인터포저 사이에 개재됨으로써, 상기 인터포저를 상기 제1 인쇄 회로 기판으로부터 이격시킬 수 있다. 예를 들면, 복수의 솔더 패드들 중 제1 솔더 패드들은, 적어도 부분적으로 제1 패드들과 제1 도 전성 비아들 사이에 배치될 수 있다. 상기 제1 솔더 패드들은, 상기 제1 패드들을 덮을 수 있다. 상기 제1 솔더 패드들은, 위에서 바라볼 때, 상기 제1 패드들과 중첩될 수 있다. 예를 들면, 복수의 솔더 패드들 중 제2 솔더 패드들은, 적어도 부분적으로 제2 패드들과 제2 도 전성 비아들 사이에 배치될 수 있다. 상기 제2 솔더 패드들은, 상기 제2 패드들을 덮을 수 있다. 상기 제2 솔더 패드들은, 위에서 바라볼 때, 상기 제2 패드들과 중첩될 수 있다. 예를 들면, 제2 솔더 패드들은, 제2 패드들과 함께 도전성 라인을 통과하기 위한 관로(P)를 형성하기 위해, 상기 제2 패드들을 따라 연장될 수 있다. 예를 들면, 제2 솔더 패드들은, 제2 패드들 상에서 도 전성 라인이 연장되는 방향(예: 도 6a의 제1 방향)으로 연장될 수 있다. 상기 제2 솔더 패드들 은, 상기 제2 패드들 상에 배치되고 도전성 라인이 연장되는 방향을 따라 연장함으로써, 상기 제2 패 드들 사이를 통과하는 도전성 라인을 적어도 부분적으로 차폐할 수 있다. 예를 들면, 도 6b, 및 도 6c를 함께 참조할 때, 제2 패드들은, 서로 이격된 제1 세트의 패드들, 및 제2 세트의 패드들을 포함할 수 있다. 도전성 라인은, 상기 제1 세트의 패드들과 상기 제2 세트 의 패드들 사이에 적어도 부분적으로 배치될 수 있다. 제2 솔더 패드들은, 상기 제1 세트의 패드들 상에 배치되는 제1 세트의 솔더 패드들, 및 제2 세트의 패드들 상에 배치되는 제2 세트의 솔더 패드들을 포함할 수 있다. 상기 제1 세트의 솔더 패드들, 및 상기 제2 세트의 솔더 패드들은, 상기 제1 세트의 패드들, 및 상기 제2 세트의 패드들과 함께 상기 인터포저를 상기 제1 인쇄 회 로 기판으로부터 이격 시킴으로써, 도전성 라인을 위한 관로(P)를 제공할 수 있다. 복수의 솔더 패드들이 제1 인쇄 회로 기판과 인터포저 사이의 제1 솔더 패드들, 및 제2 솔 더 패드들을 포함하는 것으로 설명하였으나 이에 한정되지 않는다. 일 실시예에 따르면, 제2 인쇄 회로 기 판은, 인터포저의 복수의 도전성 비아들과 연결되기 위한 복수의 다른 패드들을 포함할 수 있다. 예를 들면, 제2 인쇄 회로 기판은, 제3 패드들, 제3 세트의 패드들, 및 제4 세트의 패드 들을 포함할 수 있다. 복수의 솔더 패드들은, 상기 제3 패드들을 복수의 도전성 비아들과 연결하기 위한 제3 솔더 패드들, 및 상기 제3 세트의 패드들과 상기 제4 세트의 패드들을 상기 복수의 도전성 비아들과 연결하기 위한 제4 솔더 패드들을 포함할 수 있다. 도 5b를 함께 참조할 때, 제4 솔더 패드들은, 제2 인쇄 회로 기판 상의 전자 부품들(예: 도 5b의 제3 전자 부품과 제4 전자 부품)을 연결하기 위한 다른 도전성 라인(예: 도 5b의 다른 도전성 라인(59 0))을 통과시키기 위하여, 제3 세트의 패드들, 및 제4 세트의 패드들과 함께 제1 인쇄 회로 기판 과 인터포저 사이의 관로(P)와 구별된 다른 관로를 형성할 수 있다. 예를 들면, 제4 솔더 패드들 은, 제3 세트의 패드들 상에 배치되는 제3 세트의 솔더 패드들, 및 제4 세트의 패드들 상 에 배치되는 제4 세트의 솔더 패드들을 포함할 수 있다. 상기 제3 세트의 솔더 패드들, 상기 제4 세 트의 솔더 패드들은, 상기 제3 세트의 패드들, 및 상기 제4 세트의 패드들과 함께, 상기 제2 인 쇄 회로 기판 상의 상기 다른 도전성 라인을 통과시키기 위한 다른 관로를 형성할 수 있다. 그러나, 이에 제한되지 않고, 전자 장치는, 서로 마주하는 인쇄 회로 기판들 사이에 배치되는 인터포저와 상기 인 쇄 회로 기판들 중 적어도 하나의 인쇄 회로 기판 사이에 배치되고, 상기 적어도 하나의 인쇄 회로 기판과 상기 인터포저 사이를 통과하는 도전성 라인을 위한 패드들 및/또는 솔더 패드들의 구조를 포함할 수 있다. 일 실시예에 따르면, 도전성 라인의 제1 인쇄 회로 기판으로부터 인터포저를 향하는 높이(h1)는, 제2 패드들의 상기 제1 인쇄 회로 기판으로부터 상기 인터포저를 향하는 높이(h2) 에 대응할 수 있다. 상기 제2 패드들로부터 상기 인터포저를 향하는 상기 제2 솔더 패드들의 높 이(h3)는, 0.04mm 이상 0.06mm 이하의 범위 내에 위치될 수 있다. 상기 제2 솔더 패드들이 0.04mm 이상 0.06mm 이하의 범위 내에 위치되는 상기 높이(h3)를 가지기 때문에, 상기 제2 솔더 패드들은, 인터포저 를 도전성 라인으로부터 이격 시킴으로써 상기 도전성 라인을 위한 관로(P)를 제공할 수 있다. 일 실시예에 따르면, 복수의 도전성 비아들은, 제1 솔더 패드들을 통해 제1 패드들과 연결되는 제1 도전성 비아들, 및 제2 솔더 패드들을 통해 제2 패드들과 연결되는 제2 도전성 비아들(54 2)을 포함할 수 있다. 예를 들면, 제1 도전성 비아들은, 인터포저의 제1 면 상에서 제1 솔더 패 드들과 접촉될 수 있다. 상기 제1 도전성 비아들은, 상기 제1 면에 반대인 제2 면 상에서, 제3 솔더 패드들과 접촉될 수 있다. 상기 제1 도전성 비아들은, 상기 제1 솔더 패드들, 및 제3 솔더 패드들을 통하여, 제1 인쇄 회로 기판 상의 제1 패드들과 제2 인쇄 회로 기판 상의 제3 패드들을 전기적으로 연결할 수 있다. 예를 들면, 제2 도전성 비아들은, 인터포저의 제1 면 상에서 제2 솔더 패드들과 접촉될 수 있다. 상기 제2 도전성 비아들은, 상기 제1 면(5310에 반 대인 제2 면 상에서 제4 솔더 패드들과 접촉될 수 있다. 상기 제2 도전성 비아들은, 상기 제2 솔더 패드들, 및 상기 제4 솔더 패드들을 통해, 제1 인쇄 회로 기판 상의 제2 패드들과 제 2 인쇄 회로 기판 상의 제3 세트의 패드들 및/또는 제4 세트의 패드들을 전기적으로 연결할 수 있다. 일 실시예에 따르면, 인터포저는, 제2 도전성 비아들을 연결하는 적어도 하나의 도전성 부분을 포함할 수 있다. 상기 적어도 하나의 도전성 부분은, 제2 솔더 패드들과 함께 도전성 라인을 차 폐(shielding)하기 위하여 상기 도전성 라인을 따라(along) 연장할 수 있다. 예를 들면, 제2 도전성 비아 들은, 제2 패드들, 및 제2 솔더 패드들과 전기적으로 연결될 수 있다. 적어도 하나의 도전성 부 분은, 상기 제2 도전성 비아들을 서로 연결함으로써, 상기 도전성 라인 위에(over) 배치될 수 있다. 예를 들면, 적어도 하나의 도전성 부분은, 인터포저를 위에서 바라볼 때(예: +z 방향으로 바라볼 때) 도전성 라인과 중첩될 수 있다. 예를 들면, 적어도 하나의 도전성 부분은, 도전성 라인을 적어 도 부분적으로 덮을 수 있다. 예를 들면, 적어도 하나의 도전성 부분은, 제2 도전성 비아들을 연결하 고 도전성 라인이 연장되는 방향을 따라 연장될 수 있다. 예를 들면, 적어도 하나의 도전성 부분은, 적어도 부분적으로 도전성 라인을 마주할 수 있다. 예를 들면, 상기 적어도 하나의 도전성 부분은, 인터포저의 일 면(예: 제1 면, 제2 면)을 따라 연장될 수 있다. 상기 적어도 하나의 도전성 부 분은, 상기 인터포저의 상기 일 면을 따라 연장함으로써, 평면 형상을 가질 수 있으나, 이에 제한되지 않는다. 예를 들면, 도 7a를 참조할 때, 적어도 하나의 도전성 부분은, 인터포저의 제1 면을 따라 연장 되고, 도전성 라인 위에(over) 배치되는 제1 도전성 부분 및/또는 제2 도전성 부분을 포함할 수 있다. 예를 들면, 도 7b를 참조할 때, 적어도 하나의 도전성 부분은, 제1 도전성 부분, 제2 도전성 부분, 상기 인터포저 내에 배치되고 도전성 라인 위에 배치되는 제3 도전성 부분, 및/또는 제4 도전성 부분을 포함할 수 있다. 그러나, 도 7a, 및 도 7b에서 설명 및 도시된 실시예는 예시적인 것이 며, 적어도 하나의 도전성 부분은, 도전성 라인을 통과하기 위한 패드들 및 솔더 패드들과 연결되는 도전성 비아들을 연결하고 상기 도전성 라인 위에 배치되는 복수의 도전성 부분들을 포함할 수 있다. 인터 포저는, 상기 적어도 하나의 도전성 부분을 포함함으로써, 제2 패드들 사이를 통과하는 상기 도 전성 라인을 차폐할 수 있다. 상기 적어도 하나의 도전성 부분은, 상기 도전성 라인 및/또는 관 로(P)를 차폐함으로써, 상기 도전성 라인의 신호 손실을 줄일 수 있다. 도 7b를 참조하면, 인터포저는, 복수의 도전성 비아들에 의해 관통되는 복수의 레이어들을 포함 할 수 있다. 상기 복수의 도전성 비아들은, 상기 인터포저 내에 배치되는 제1 부분(540a), 및 상기 제1 부분(540a)으로부터 제1 인쇄 회로 기판을 향하여 연장함으로써 적어도 부분적으로 복수의 솔더 패드 들과 접촉되는 제2 부분(540b)을 포함할 수 있다. 상기 복수의 도전성 비아들은, 상기 제1 부분 (540a)으로부터 제2 인쇄 회로 기판을 향하여 연장함으로써 적어도 부분적으로 복수의 솔더 패드들과 접촉되는 제3 부분(540c)을 포함할 수 있다. 상기 제1 부분(540a)의 폭(w1)은, 상기 제2 부분(540b)의 폭(w2) 보다 클 수 있다. 예를 들면, 복수의 레이어들은, 제1 레이어(535a), 상기 제1 레이어(535a)에 부착되고 제1 인쇄 회로 기판 을 향하는 제2 레이어(535b), 및 상기 제1 레이어(535a)에 부착되고 제2 인쇄 회로 기판을 향하는 제 3 레이어(535c)를 포함할 수 있다. 복수의 도전성 비아들은, 레이어들(535a, 535b, 535c)을 관통할 수 있 다. 예를 들면, 도전성 라인을 차폐하기 위한 적어도 하나의 도전성 부분은, 레이어들(535a, 535b, 535c) 중 적어도 하나의 일 면을 따라 연장될 수 있다. 예를 들면, 제1 부분(540a)은, 제1 레이어(535a) 내에 배치될 수 있다. 상기 제1 부분(540a)은, 제1 레이어 (535a)를 관통하고, 제2 레이어(535b), 및 제3 레이어(535c)와 접촉될 수 있다. 상기 제1 부분(540a)을 수용하 기 위한 상기 제1 레이어(535a) 내의 비아 홀(via hole)은, 기계 가공(machining)(예: 드릴을 이용한 가공)을 통하여 형성될 수 있다. 예를 들면, 제2 부분(540b)은, 제1 인쇄 회로 기판과 인터포저 사이의 복수의 솔더 패드들과 접 촉되기 위한 부분일 수 있다. 상기 제2 부분(540b)은, 제2 레이어(535b)를 관통할 수 있다. 상기 제2 부분 (540b)을 수용하기 위한 상기 제2 레이어(535b) 내의 비아 홀은, 레이저 가공(laser processing)을 통해 형성될 수 있다. 상기 제2 부분(540b)의 폭(w2)이 제1 부분(540a)의 폭(w1)보다 작으므로, 상기 제2 부분(540b)은, 상 기 제2 부분(540b)과 연결되기 위한 제1 인쇄 회로 기판 상의 패드들(예: 제2 패드들) 사이의 간격 (예: 도 6a의 제1 간격(d1), 제2 간격(d2))을 조정하도록, 구성될 수 있다. 예를 들면, 제3 부분(540c)은, 제2 인쇄 회로 기판과 인터포저 사이의 복수의 솔더 패드들과 접촉되기 위한 부분일 수 있다. 상기 제3 부분(540c)은, 제3 레이어(535c)를 관통할 수 있다. 상기 제3 부분(540c)을 수용하기 위한 상기 제3 레이어 (535c)의 비아 홀은, 레이저 가공을 통해 형성될 수 있다. 상기 제3 부분(540c)의 폭(w3)이 제1 부분(540a)의 폭(w1) 보다 작으므로, 상기 제3 부분(540c)은, 상기 제3 부분(540c)과 연결되기 위한 제2 인쇄 회로 기판 상의 패드들(예: 제3 세트의 패드들, 제4 세트의 패드들) 사이의 간격을 조정하도록, 구성될 수 있다. 상술한 실시예에 따른, 전자 장치는, 제2 패드들 상에 배치되는 제2 솔더 패드들을 포함함으로 써 제1 인쇄 회로 기판과 인터포저 사이의 도전성 라인을 위한 관로(P)를 형성할 수 있다. 상 기 인터포저는, 상기 제2 패드들 및 상기 제2 솔더 패드들과 연결되고 상기 도전성 라인 위에 배치되는 적어도 하나의 도전성 부분을 포함함으로써, 상기 도전성 라인을 차폐할 수 있다. 도 8a, 및 도 8b는, 예시적인 전자 장치의 일부를 도시한다. 도 8a, 및 도 8b를 참조하면, 전자 장치는, 제1 전자 부품이 배치되는 제1 영역, 제2 전자 부품 이 배치되는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역(예: 도 5b의제3 영역)을 포함하는 제1 인쇄 회로 기판을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판으로부터 이격되고 상기 제1 영역을 적어도 부분적으로 마주하는 제2 인쇄 회로 기판(예: 도 5a의 제2 인쇄 회로 기판)을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판의 상기 제3 영역과 상기 제2 인쇄 회로 기판 사이에 배치되고, 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판을 전기적으로 연결하기 위한 복수의 도전성 비아들(예: 도 5b의 복수의 도전성 비아들 )을 포함하는 인터포저를 포함할 수 있다. 상기 전자 장치는, 상기 인터포저와 상기 제1 인쇄 회로 기판 사이에 배치되고, 서로 이격된 제1 패드들 및 상기 제1 패드들로부터 이격된 제 2 패드들을 포함하는 복수의 패드들을 포함할 수 있다. 상기 전자 장치는, 상기 제2 패드들 로부터 이격되고, 상기 제1 전자 부품과 상기 제2 전자 부품을 연결하기 위하여 상기 제2 패드 들 사이를 통과하는 도전성 라인을 포함할 수 있다. 일 실시예에 따르면, 제1 패드들 중 적어도 일부는, 도전성 라인이 연장되는 제3 방향에 대하여 기울어진 제4 방향으로 나열될 수 있다. 도 8a를 참조하면, 복수의 패드들은, 제2 패드들로부터 도전성 라인이 연장되는 제3 방향 으로 이격 되고, 제2 패드들에 의해 형성된 관로(P)와 구별된 다른 관로(P')를 형성하는 제5 패드들 을 포함할 수 있다. 예를 들면, 제5 패드들은, 제1 인쇄 회로 기판을 위에서 바라볼 때(예: +z 방향 으로 바라볼 때) 제2 패드들을 마주하고, 상기 제2 패드들로부터 제3 방향으로 이격될 수 있다. 상기 제5 패드들은, 상기 제3 방향으로 연장되는 다른 관로(P')를 형성할 수 있다. 상기 제5 패드들 은, 상기 제2 패드들과 실질적으로 동일하거나 유사하게 구성될 수 있다. 전자 장치는, 상기 제 5 패드들을 포함함으로써, 상기 제1 인쇄 회로 기판 상에 배치되는 인터포저의 평탄도를 높일 수 있다. 그러나, 이에 제한되지 않는다. 복수의 패드들은, 복수의 도전성 라인들을 각각 통과시키기 위한 패드들을 포함할 수 있다. 예를 들면, 복 수의 패드들은, 각각 도전성 라인을 통과시키기 위한 제6 패드들, 및 제7 패드들을 포함할 수 있다. 상기 제7 패드들은, 제1 인쇄 회로 기판 상에 배치되는 인터포저의 평탄도를 높이기 위해, 상기 인터포저를 위에서 바라볼 때(예: +z 방향으로 바라볼 때) 상기 제6 패드들에 대하여 대 칭이 되는 위치에 배치될 수 있다. 그러나, 이에 제한되지 않고, 전자 장치는, 복수의 도전성 라인들을 각 각 통과시키기 위한 관로를 포함하며, 인터포저의 평탄도를 높이기 위해 서로 대칭이 되는 위치에 배치되 는 패드들을 포함할 수 있다. 도 8b를 참조하면, 제1 전자 부품, 및 제2 전자 부품은, 인터포저에 의해 둘러싸일 수 있다. 예 를 들면, 인터포저는, 제1 전자 부품을 둘러싸는 제1 지지 부분, 및 제2 전자 부품을 둘러 싸는 제2 지지 부분을 포함할 수 있다. 예를 들면, 인터포저는, 제1 전자 부품을 둘러싸는 제1 지지 부분, 및 제2 전자 부품을 둘 러싸는 제2 지지 부분을 포함할 수 있다. 상기 제2 지지 부분은, 상기 제1 지지 부분으로부터 연장될 수 있다. 제2 패드들은, 제1 전자 부품과 제2 전자 부품을 연결하는 도전성 라인을 통과시키기 위하여, 상기 제1 지지 부분과 상기 제2 지지 부분 중 상기 제2 지지 부분 및 상기 제1 인쇄 회로 기판 사이에 배치될 수 있다. 그러나, 이에 제한되지 않는다. 도 8b에서 도시된 실시예는 예시적인 것이며, 제2 패드들은, 인터포저에 의해 분리되는 제1 전자 부품과 제2 전자 부품 을 연결하는 도전성 라인이 상기 인터포저와 중첩되는 위치에 배치됨으로써, 상기 도전성 라인 을 위한 관로(P)를 제공할 수 있다. 상술한 실시예에 따른, 전자 장치는, 제1 인쇄 회로 기판과 인터포저 사이의 복수의 패드들 을 포함함으로써, 상기 인터포저를 지지할 수 있다. 상기 복수의 패드들은, 제1 전자 부품(50 1)과 제2 전자 부품을 연결하는 도전성 라인을 통과시키는 제2 패드들을 포함함으로써, 상기 도 전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상술한 실시예에 따른, 전자 장치(예: 도 1의 전자 장치)는, 제1 전자 부품(예: 도 5b의 제1 전자 부품 )이 배치되는(disposed on) 제1 영역(예: 도 5b의 제1 영역), 제2 전자 부품(예: 도 5b의 제2 전자 부품)이 배치되는 제2 영역(예: 도 5b의 제2 영역), 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역(예: 도 5b의 제3 영역)을 포함하는 제1 인쇄 회로 기판(printed circuit board, PCB)(예: 도 5a의 제1 인쇄 회로 기판)을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판으로부터 이격되고 상기 제1 영역을 적어도 부분적으로(at least partially) 마주하는 제2 인쇄 회로 기판(예: 도 5a의 제2 인쇄 회 로 기판)을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판의 상기 제3 영역과 상기 제2 인 쇄 회로 기판 사이에 배치되고, 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판을 전기적으로 연결하기 위 한 복수의 도전성 비아들(예: 도 5b 의 복수의 도전성 비아들)을 포함하는 인터포저(예: 도 5b의 인터포저 )를 포함할 수 있다. 상기 전자 장치는, 상기 인터포저와 상기 제1 인쇄 회로 기판 사이에 배치되고, 서로 이격된 제1 패드들(예: 도 6a의 제1 패드들) 및 상기 제1 패드들로부터 이격된 제2 패드들(예: 도 6a의 제 2 패드들)을 포함하는 복수의 패드들(예: 도 5b의 복수의 패드들)을 포함할 수 있다. 상기 전자 장치 는, 상기 인터포저와 상기 제1 인쇄 회로 기판 사이에서 상기 제2 패드들로부터 이격되고, 상기 제1 전자 부품 과 상기 제2 전자 부품을 연결하기 위하여 상기 제2 패드들 사이를 통과하는 도전성 라인(예: 도 5b의 도전성 라인)을 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 통과하도 록 구성된 상기 제2 패드들을 포함함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효 과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따른, 전자 장치는, 상기 복수의 패드들과 상기 복수의 도전성 비아들을 연결하고, 상기 제1 패드 들 상에 배치되는 제1 솔더 패드들(예: 도 7a의 제1 솔더 패드들), 및 상기 제2 패드들 상에 배치되는 제2 솔더 패드들(예: 도 7a의 제2 솔더 패드들)을 포함하는 복수의 솔더 패드들(예: 도 7a의 복수의 솔더 패드 들)을 더 포함할 수 있다. 상기 제2 솔더 패드들은, 상기 도전성 라인을 상기 인터포저와 이격 시킴으로써, 상기 제2 패드들과 함께 상기 도전성 라인을 통과하기 위한 관로(예: 도 7a의 관로(P))를 형성할 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 위한 상기 관로를 형성하는 상 기 제2 솔더 패드들, 및 상기 제2 패드들을 포함함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상 기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 도전성 라인의 상기 제1 인쇄 회로 기판으로부터 상기 인터포저를 향하는 높이(예: 도 7a의 h1)는, 상기 제2 패드들의 상기 제1 인쇄 회로 기판으로부터 상기 인터포저를 향하는 높이(예: 도 7a의 h2)에 대응할 수 있다. 상기 제2 패드들로부터 상기 인터포저를 향하는 상기 제2 솔더 패드들의 높이(예: 도 7a 의 h3)는, 0.04mm 이상 0.06mm 이하의 범위 내에 위치될 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장 치는, 상기 도전성 라인을 위한 상기 관로를 형성하는 상기 제2 솔더 패드들, 및 상기 제2 패드들을 포함함으로 써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이 의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있 다. 일 실시예에 따르면, 상기 제2 패드들은, 상기 도전성 라인이 연장되는 제1 방향(예: 도 6a의 제3 방향)으 로 나열된 제1 세트의 패드들(예: 도 6b의 제1 세트의 패드들), 및 상기 제1 세트의 패드들로부터 이격 되 고, 상기 제1 방향으로 나열된 제2 세트의 패드들(예: 도 6b의 제2 세트의 패드들)을 포함할 수 있다. 상 기 제1 패드들 중 적어도 일부는, 상기 제1 방향에 대하여 기울어진 제2 방향(예: 도 6a의 제4 방향)으로 나열될 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 통과하도록 구성된 상기 제2 패드들을 포함함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다 양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 인터포저는, 상기 제3 영역을 향하고, 상기 제1 전자 부품을 향하는 제1 가장자리(예: 도 6a의 제1 가장자리(531a)) 및 상기 제1 가장자리에 반대인 제2 가장자리(예: 도 6a의 제2 가장 자리(531b))를 포함하는 제1 면(예: 도 5b의 제1 면), 및 상기 제2 인쇄 회로 기판을 향하고, 상기 제1 면 에 반대인 제2 면(예: 도 5b의 제2 면)을 더 포함할 수 있다. 상기 제2 패드들은, 상기 제1 가장자리와 상 기 제2 가장자리를 마주하도록, 상기 제3 영역 상에서 상기 도전성 라인을 따라 연장될 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 통과하도록 구성된 상기 제2 패드들을 포함함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제2 패드들의 패턴(예: 도 6a의 p2)은, 상기 제1 패드들의 패턴(예: 도 6a의 p1)과 다를 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 통과하도록 구성된 상기제2 패드들을 포함함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다 양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제1 패드들은, 각각 0.15mm 이상 0.6mm 이하의 범위 내에 위치되는 제1 간격(예: 도 6a의 제1 간격(d1))으로 서로 이격 될 수 있다. 상기 제2 패드들은, 상기 도전성 라인으로부터 0.1mm 이상 0.2mm 이하의 범위 내에 위치되는 제2 간격(예: 도 6a의 제2 간격(d2))으로 이격 될 수 있다. 상기 언급된 실시 예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 통과하도록 상기 도전성 라인으로부터 상기 제2 간격으로 이격된 상기 제2 패드들을 포함함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제2 간격은, 상기 도전성 라인의 폭에 대응할 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 통과하도록 상기 도전성 라인으로부터 상기 제2 간격으로 이격 된 상기 제2 패드들을 포함함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함 하는 다양한 효과가 있을 수 있다. 일 실시예에 따른 전자 장치는, 상기 제1 패드들 상에 배치되는 제1 솔더 패드들, 및 상기 제2 패드들 상에 배 치되는 제2 솔더 패드들을 포함하는 복수의 솔더 패드들을 더 포함할 수 있다. 상기 복수의 도전성 비아들은, 상기 제1 솔더 패드들을 통해 상기 제1 패드들과 연결되는 제1 도전성 비아들(예: 도 7a의 제1 도전성 비아들 ), 및 상기 제2 솔더 패드들을 통해 상기 제2 패드들과 연결되는 제2 도전성 비아들(예: 도 7a의 제2 도 전성 비아들)을 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 복수의 도전성 비아들은, 상기 제1 도전성 비아들 및 상기 제2 도전성 비아들을 포함함으로써 상기 제1 인쇄 회로 기판과 상기 제2 인쇄 회로 기판 을 전기적으로 연결할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있 다. 일 실시예에 따르면, 상기 인터포저는, 상기 제2 도전성 비아들을 연결하고, 상기 제2 솔더 패드들과 함께 상기 도전성 라인을 차폐(shielding)하기 위하여 상기 도전성 라인을 따라(along) 연장하는 적어도 하나의 도전성 부 분(예: 도 7a의 적어도 하나의 도전성 부분)을 더 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 인 터포저는, 상기 적어도 하나의 도전성 부분을 포함함으로써, 도전성 라인으로부터의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 인터포저는, 상기 복수의 도전성 비아들에 의해 관통되는 복수의 레이어들(예: 도 7b 의 복수의 레이어들)을 더 포함할 수 있다. 상기 복수의 도전성 비아들은, 상기 인터포저 내에 배치되는 제1 부분(예: 도 7a의 제1 부분(740a)), 및 상기 제1 부분으로부터 상기 제1 인쇄 회로 기판을 향하여 연장함으 로써 적어도 부분적으로 상기 복수의 솔더 패드들과 접촉되는 제2 부분(예: 도 7a의 제2 부분(740b))을 포함할 수 있다. 상기 제1 부분의 폭(예: 도 7b의 w1)은, 상기 제2 부분의 폭(예: 도 7b의 w2) 보다 클 수 있다. 상기 언급된 실시예에 따르면, 상기 복수의 도전성 비아들은, 상기 제1 부분의 폭이 상기 제2 부분의 폭보다 큼으로 써 상기 복수의 패드들 사이의 간격을 조정 가능하도록 구성될 수 있다. 상기 언급된 실시예는, 상기 언급된 효 과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제2 전자 부품은, 외부 전자 장치로부터 수신한 신호를 상기 도전성 라인을 통해 상 기 제1 전자 부품으로 송신하거나, 상기 제1 전자 부품으로부터 상기 도전성 라인을 통해 수신한 신호를 상기 외부 전자 장치로 송신하도록 구성될 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 외부 전 자 장치와 통신하도록 구성된 상기 제1 전자 부품 및 상기 제2 전자 부품을 포함함으로써 사용자에게 다양한 사 용자 경험을 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제2 패드들은, 상기 도전성 라인을 마주하고, 상기 도전성 라인을 통과하기 위한 관 로를 형성할 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 통과하도록 구성된 상기 제2 패드들을 포함함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부 품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하 는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 복수의 패드들은, 상기 제2 패드들로부터 상기 도전성 라인이 연장되는 제1 방향으로 이격되고, 상기 관로와 구별된 다른 관로(p')를 형성하는 제3 패드들(예: 도 8a의 제5 패드들)을 더 포함 할 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 제3 패드들을 포함함으로써, 상기 제1 인쇄 회로 기판 상의 상기 인터포저의 평탄도를 높일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제1 전자 부품 및 상기 제2 전자 부품은, 상기 인터포저에 의해 둘러싸일 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 통과하도록 구성된 상기 제2 패드들을 포 함함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 인터포저에 의해 둘러싸인 제1 전 자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 도전성 라인은, 상기 제1 영역 상에 배치되고 상기 제1 전자 부품과 연결되는 제1 연 결 부분(예: 도 6a의 제1 연결 부분), 상기 제2 영역 상에 배치되고 상기 제2 전자 부품과 연결되는 제2 연결 부분(예: 도 6a의 제2 연결 부분), 및 상기 제3 영역 상에 배치되고 상기 제1 연결 부분으로부터 상 기 제2 연결 부분으로 연장되는, 상기 인터포저를 마주하는 제3 연결 부분(예: 도 6a의 제3 연결 부분)을 포함할 수 있다. 일 실시예에 따른, 전자 장치는, 제1 전자 부품이 배치되는 제1 영역, 제2 전자 부품이 배치되는 제2 영역, 및 상기 제1 영역과 상기 제2 영역 사이의 제3 영역을 포함하는 제1 인쇄 회로 기판을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판으로부터 이격되고 상기 제1 영역을 적어도 부분적으로 마주하는 제2 인쇄 회 로 기판을 포함할 수 있다. 상기 전자 장치는, 상기 제1 인쇄 회로 기판의 상기 제3 영역과 상기 제2 인쇄 회로 기판 사이에 배치되는 인터포저를 포함할 수 있다. 상기 전자 장치는, 상기 인터포저와 상기 제1 인쇄 회로 기 판 사이에 배치되고, 서로 이격된 제1 패드들 및 상기 제1 패드들로부터 이격된 제2 패드들을 포함하는 복수의 패드들을 포함할 수 있다. 상기 전자 장치는, 상기 인터포저와 상기 제1 인쇄 회로 기판 사이에서 상기 제2 패 드들로부터 이격되고, 상기 제1 전자 부품과 상기 제2 전자 부품을 연결하기 위하여 상기 제2 패드들 사이를 통 과하는 도전성 라인을 포함할 수 있다. 상기 전자 장치는, 상기 복수의 패드들과 상기 인터포저를 연결하고, 상 기 제1 패드들 상에 배치되는 제1 솔더 패드들, 및 상기 제2 패드들 상에 배치되는 제2 솔더 패드들을 포함하는 복수의 솔더 패드들을 포함할 수 있다. 상기 제2 솔더 패드들은, 상기 도전성 라인을 상기 인터포저와 이격 시 킴으로써, 상기 제2 패드들과 함께 상기 도전성 라인을 통과하기 위한 관로를 형성할 수 있다. 상기 언급된 실 시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 통과하도록 구성된 상기 제2 패드들을 포함함으로써, 상 기 도전성 라인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신 호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 인터포저는, 상기 제1 솔더 패드들을 통해 상기 제1 패드들과 연결되는 제1 도전성 비아들, 및 상기 제2 솔더 패드들을 통해 상기 제2 패드들과 연결되는 제2 도전성 비아들을 포함하는 복수의 도 전성 비아들, 및 상기 제2 도전성 비아들을 연결하고, 상기 제2 솔더 패드들과 함께 상기 도전성 라인을 차폐 (shielding)하기 위하여 상기 도전성 라인을 따라(along) 연장하는 적어도 하나의 도전성 부분을 더 포함할 수 있다. 상기 언급된 실시예에 따르면, 상기 인터포저는, 상기 적어도 하나의 도전성 부분을 포함함으로써, 도전 성 라인으로부터의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효 과가 있을 수 있다. 일 실시예에 따르면, 상기 제2 전자 부품은, 외부 전자 장치로부터 수신한 신호를 상기 도전성 라인을 통해 상 기 제1 전자 부품으로 송신하거나, 상기 제1 전자 부품으로부터 상기 도전성 라인을 통해 수신한 신호를 상기 외부 전자 장치로 송신하도록 구성될 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 외부 전 자 장치와 통신하도록 구성된 상기 제1 전자 부품 및 상기 제2 전자 부품을 포함함으로써 사용자에게 다양한 사 용자 경험을 제공할 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 제1 패드들은, 각각 0.15mm 이상 0.6mm 이하의 범위 내에 위치되는 제1 간격으로 서 로 이격 될 수 있다. 상기 제2 패드들은, 상기 도전성 라인으로부터 0.1mm 이상 0.2mm 이하의 범위 내에 위치되 는 제2 간격으로 이격 될 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 통과 하도록 상기 도전성 라인으로부터 상기 제2 간격으로 이격된 상기 제2 패드들을 포함함으로써, 상기 도전성 라 인을 위한 불필요한 임피던스 매칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 일 실시예에 따르면, 상기 도전성 라인의 상기 제1 인쇄 회로 기판으로부터 상기 인터포저를 향하는 높이는, 상 기 제2 패드들의 상기 제1 인쇄 회로 기판으로부터 상기 인터포저를 향하는 높이에 대응할 수 있다. 상기 제2 패드들로부터 상기 인터포저를 향하는 상기 제2 솔더 패드의 높이는, 0.04mm 이상 0.06mm 이하의 범위 내에 위 치될 수 있다. 상기 언급된 실시예에 따르면, 상기 전자 장치는, 상기 도전성 라인을 위한 상기 관로를 형성하 는 상기 제2 솔더 패드들, 및 상기 제2 패드들을 포함함으로써, 상기 도전성 라인을 위한 불필요한 임피던스 매 칭을 줄이고 상기 제1 전자 부품과 상기 제2 전자 부품 사이의 신호 손실을 줄일 수 있다. 상기 언급된 실시예 는, 상기 언급된 효과를 포함하는 다양한 효과가 있을 수 있다. 본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 전 자 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다. 본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한 정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템 에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, \"A 또는 B\", \"A 및 B 중 적어도 하나\", \"A 또는 B 중 적어도 하나\", \"A, B 또는 C\", \"A, B 및 C 중 적어도 하나\", 및 \"A, B, 또는 C 중 적어도 하나\"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. \"제1\", \"제2\", 또는 \"첫째\" 또는 \"둘째\"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위 해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제 1) 구성요소가 다른(예: 제2) 구성요소에, \"기능적으로\" 또는 \"통신적으로\"라는 용어와 함께 또는 이런 용어 없 이, \"커플드\" 또는 \"커넥티드\"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으 로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다. 본 문서의 다양한 실시예들에서 사용된 용어 \"모듈\"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함 할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부 가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형 태로 구현될 수 있다. 본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리 또는 외장 메모리)에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어 (예: 프로그램)로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치)의 프로세서(예: 프로세서 )는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것 을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형 태로 제공될 수 있다. 여기서, ‘비일시적’은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전 자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경 우와 임시적으로 저장되는 경우를 구분하지 않는다. 일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있 다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: compact disc read only memory(CD-ROM))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어™)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨 터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같 은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시 예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상 의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성 요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동 작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다."}
{"patent_id": "10-2023-0179153", "section": "도면", "subsection": "도면설명", "item": 1, "content": "도 1은, 다양한 실시예에 따른 네트워크 환경 내의 전자 장치의 블록도(block diagram)이다. 도 2a는 제1 상태 내의 예시적인 전자 장치의 평면도(top plan view)이다. 도 2b는 제1 상태 내의 예시적인 전자 장치의 저면도(bottom view)이다. 도 2c는 제2 상태 내의 예시적인 전자 장치의 평면도이다. 도 2d는 제2 상태 내의 예시적인 전자 장치의 저면도이다. 도 3a 및 도 3b는 예시적인 전자 장치의 분해 사시도(exploded perspective view)이다. 도 4a는, 제1 상태 내의 예시적인 전자 장치의 단면도(cross-sectional view)이다. 도 4b는, 제2 상태 내의 예시적인 전자 장치의 단면도이다. 도 5a는, 예시적인 전자 장치 내의 인쇄 회로 기판들의 적층 구조를 도시한다. 도 5b, 및 도 5c는, 도 5a의 라인 A-A'을 따라 절단한 예시적인 전자 장치 내의 인쇄 회로 기판들의 적층 구조 의 부분단면도(partial cross-sectional view)이다. 도 6a는, 예시적인 전자 장치의 일부를 도시한다. 도 6b, 및 도 6c는, 예시적인 전자 장치의 인터포저의 일부를 도시한다. 도 7a, 및 도 7b는, 도 5c의 방향 B에서 바라본 예시적인 전자 장치의 일부를 도시한다. 도 8a, 및 도 8b는, 예시적인 전자 장치의 일부를 도시한다."}
