(* use_dsp48="no" *) (* use_dsp="no" *) module top
#(parameter param8 = (((~&((8'hb0) ? (8'haf) : (8'hac))) ^~ ({(8'hac)} ? ((8'ha4) >>> (8'hae)) : (8'ha4))) ? ((((8'ha8) ? (8'ha2) : (8'ha9)) ^~ ((8'ha2) ? (8'haa) : (8'ha2))) | (!(&(8'h9d)))) : ((((8'hab) ^ (8'ha2)) ? (+(8'ha9)) : ((8'haf) ? (8'ha3) : (8'ha6))) ? (~^((8'ha2) ? (8'h9e) : (8'h9c))) : ({(8'h9d)} ? ((8'h9e) <= (8'ha1)) : ((8'hac) ? (8'h9c) : (8'haa))))))
(y, clk, wire3, wire2, wire1, wire0);
  output wire [(32'h21):(32'h0)] y;
  input wire [(1'h0):(1'h0)] clk;
  input wire signed [(3'h7):(1'h0)] wire3;
  input wire signed [(3'h5):(1'h0)] wire2;
  input wire signed [(4'ha):(1'h0)] wire1;
  input wire [(3'h4):(1'h0)] wire0;
  wire signed [(4'ha):(1'h0)] wire7;
  wire [(4'hb):(1'h0)] wire6;
  wire signed [(3'h7):(1'h0)] wire5;
  wire signed [(3'h4):(1'h0)] wire4;
  assign y = {wire7, wire6, wire5, wire4, (1'h0)};
  assign wire4 = $signed($signed(wire3));
  assign wire5 = wire2[(1'h0):(1'h0)];
  assign wire6 = $signed(wire0);
  assign wire7 = ($unsigned(($signed(wire6) ?
                     $unsigned(wire2) : (^wire2))) * ((~(wire2 < wire4)) ~^ wire6[(4'h9):(3'h4)]));
endmodule