Fitter report for MonocicloQuartus
Thu Jun 12 20:08:55 2014
Quartus II 32-bit Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. Ignored Assignments
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Bidir Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Output Pin Default Load For Reported TCO
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Other Routing Usage Summary
 27. LAB Logic Elements
 28. LAB-wide Signals
 29. LAB Signals Sourced
 30. LAB Signals Sourced Out
 31. LAB Distinct Inputs
 32. Fitter Device Options
 33. Operating Settings and Conditions
 34. Fitter Messages
 35. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2012 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+------------------------------------------------------------------------------------+
; Fitter Summary                                                                     ;
+------------------------------------+-----------------------------------------------+
; Fitter Status                      ; Successful - Thu Jun 12 20:08:55 2014         ;
; Quartus II 32-bit Version          ; 12.1 Build 243 01/31/2013 SP 1 SJ Web Edition ;
; Revision Name                      ; MonocicloQuartus                              ;
; Top-level Entity Name              ; cpu                                           ;
; Family                             ; Cyclone II                                    ;
; Device                             ; EP2C20F484C7                                  ;
; Timing Models                      ; Final                                         ;
; Total logic elements               ; 6,542 / 18,752 ( 35 % )                       ;
;     Total combinational functions  ; 6,413 / 18,752 ( 34 % )                       ;
;     Dedicated logic registers      ; 287 / 18,752 ( 2 % )                          ;
; Total registers                    ; 287                                           ;
; Total pins                         ; 91 / 315 ( 29 % )                             ;
; Total virtual pins                 ; 0                                             ;
; Total memory bits                  ; 0 / 239,616 ( 0 % )                           ;
; Embedded Multiplier 9-bit elements ; 0 / 52 ( 0 % )                                ;
; Total PLLs                         ; 1 / 4 ( 25 % )                                ;
+------------------------------------+-----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                              ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Option                                                                     ; Setting                        ; Default Value                  ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+
; Device                                                                     ; EP2C20F484C7                   ;                                ;
; Minimum Core Junction Temperature                                          ; 0                              ;                                ;
; Maximum Core Junction Temperature                                          ; 85                             ;                                ;
; Fit Attempts to Skip                                                       ; 0                              ; 0.0                            ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                    ;                                ;
; Use smart compilation                                                      ; Off                            ; Off                            ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                             ; On                             ;
; Enable compact report table                                                ; Off                            ; Off                            ;
; Auto Merge PLLs                                                            ; On                             ; On                             ;
; Ignore PLL Mode When Merging PLLs                                          ; Off                            ; Off                            ;
; Router Timing Optimization Level                                           ; Normal                         ; Normal                         ;
; Placement Effort Multiplier                                                ; 1.0                            ; 1.0                            ;
; Router Effort Multiplier                                                   ; 1.0                            ; 1.0                            ;
; Always Enable Input Buffers                                                ; Off                            ; Off                            ;
; Optimize Hold Timing                                                       ; IO Paths and Minimum TPD Paths ; IO Paths and Minimum TPD Paths ;
; Optimize Multi-Corner Timing                                               ; On                             ; On                             ;
; PowerPlay Power Optimization                                               ; Normal compilation             ; Normal compilation             ;
; Optimize Timing                                                            ; Normal compilation             ; Normal compilation             ;
; Optimize Timing for ECOs                                                   ; Off                            ; Off                            ;
; Regenerate full fit report during ECO compiles                             ; Off                            ; Off                            ;
; Optimize IOC Register Placement for Timing                                 ; Normal                         ; Normal                         ;
; Limit to One Fitting Attempt                                               ; Off                            ; Off                            ;
; Final Placement Optimizations                                              ; Automatically                  ; Automatically                  ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                  ; Automatically                  ;
; Fitter Initial Placement Seed                                              ; 1                              ; 1                              ;
; PCI I/O                                                                    ; Off                            ; Off                            ;
; Weak Pull-Up Resistor                                                      ; Off                            ; Off                            ;
; Enable Bus-Hold Circuitry                                                  ; Off                            ; Off                            ;
; Auto Global Memory Control Signals                                         ; Off                            ; Off                            ;
; Auto Packed Registers                                                      ; Auto                           ; Auto                           ;
; Auto Delay Chains                                                          ; On                             ; On                             ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                            ; Off                            ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                            ; Off                            ;
; Perform Register Duplication for Performance                               ; Off                            ; Off                            ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                            ; Off                            ;
; Perform Register Retiming for Performance                                  ; Off                            ; Off                            ;
; Perform Asynchronous Signal Pipelining                                     ; Off                            ; Off                            ;
; Fitter Effort                                                              ; Auto Fit                       ; Auto Fit                       ;
; Physical Synthesis Effort Level                                            ; Normal                         ; Normal                         ;
; Auto Global Clock                                                          ; On                             ; On                             ;
; Auto Global Register Control Signals                                       ; On                             ; On                             ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                            ; Off                            ;
+----------------------------------------------------------------------------+--------------------------------+--------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 2      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                         ;
+--------------+----------------+--------------+-------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To  ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+-------------+---------------+----------------+
; Location     ;                ;              ; AUD_ADCDAT  ; PIN_B6        ; QSF Assignment ;
; Location     ;                ;              ; AUD_ADCLRCK ; PIN_A6        ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCDAT  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; AUD_ADCLRCK ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+-------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 6803 ( 0.00 % )    ;
;     -- Achieved     ; 0 / 6803 ( 0.00 % )    ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 6798    ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 5       ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in /home/alumno/Descargas/MONOCICLO_LIBRE/QuartusProject/output_files/MonocicloQuartus.pin.


+-----------------------------------------------------------------------+
; Fitter Resource Usage Summary                                         ;
+---------------------------------------------+-------------------------+
; Resource                                    ; Usage                   ;
+---------------------------------------------+-------------------------+
; Total logic elements                        ; 6,542 / 18,752 ( 35 % ) ;
;     -- Combinational with no register       ; 6255                    ;
;     -- Register only                        ; 129                     ;
;     -- Combinational with a register        ; 158                     ;
;                                             ;                         ;
; Logic element usage by number of LUT inputs ;                         ;
;     -- 4 input functions                    ; 1972                    ;
;     -- 3 input functions                    ; 2877                    ;
;     -- <=2 input functions                  ; 1564                    ;
;     -- Register only                        ; 129                     ;
;                                             ;                         ;
; Logic elements by mode                      ;                         ;
;     -- normal mode                          ; 4100                    ;
;     -- arithmetic mode                      ; 2313                    ;
;                                             ;                         ;
; Total registers*                            ; 287 / 19,649 ( 1 % )    ;
;     -- Dedicated logic registers            ; 287 / 18,752 ( 2 % )    ;
;     -- I/O registers                        ; 0 / 897 ( 0 % )         ;
;                                             ;                         ;
; Total LABs:  partially or completely used   ; 468 / 1,172 ( 40 % )    ;
; Virtual pins                                ; 0                       ;
; I/O pins                                    ; 91 / 315 ( 29 % )       ;
;     -- Clock pins                           ; 8 / 8 ( 100 % )         ;
;                                             ;                         ;
; Global signals                              ; 7                       ;
; M4Ks                                        ; 0 / 52 ( 0 % )          ;
; Total block memory bits                     ; 0 / 239,616 ( 0 % )     ;
; Total block memory implementation bits      ; 0 / 239,616 ( 0 % )     ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )          ;
; PLLs                                        ; 1 / 4 ( 25 % )          ;
; Global clocks                               ; 7 / 16 ( 44 % )         ;
; JTAGs                                       ; 0 / 1 ( 0 % )           ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )           ;
; CRC blocks                                  ; 0 / 1 ( 0 % )           ;
; Average interconnect usage (total/H/V)      ; 10% / 9% / 11%          ;
; Peak interconnect usage (total/H/V)         ; 20% / 18% / 22%         ;
; Maximum fan-out                             ; 497                     ;
; Highest non-global fan-out                  ; 497                     ;
; Total fan-out                               ; 20524                   ;
; Average fan-out                             ; 2.97                    ;
+---------------------------------------------+-------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                          ;
+---------------------------------------------+-----------------------+--------------------------------+
; Statistic                                   ; Top                   ; hard_block:auto_generated_inst ;
+---------------------------------------------+-----------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                   ; Low                            ;
;                                             ;                       ;                                ;
; Total logic elements                        ; 6542 / 18752 ( 35 % ) ; 0 / 18752 ( 0 % )              ;
;     -- Combinational with no register       ; 6255                  ; 0                              ;
;     -- Register only                        ; 129                   ; 0                              ;
;     -- Combinational with a register        ; 158                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic element usage by number of LUT inputs ;                       ;                                ;
;     -- 4 input functions                    ; 1972                  ; 0                              ;
;     -- 3 input functions                    ; 2877                  ; 0                              ;
;     -- <=2 input functions                  ; 1564                  ; 0                              ;
;     -- Register only                        ; 129                   ; 0                              ;
;                                             ;                       ;                                ;
; Logic elements by mode                      ;                       ;                                ;
;     -- normal mode                          ; 4100                  ; 0                              ;
;     -- arithmetic mode                      ; 2313                  ; 0                              ;
;                                             ;                       ;                                ;
; Total registers                             ; 287                   ; 0                              ;
;     -- Dedicated logic registers            ; 287 / 18752 ( 2 % )   ; 0 / 18752 ( 0 % )              ;
;                                             ;                       ;                                ;
; Total LABs:  partially or completely used   ; 468 / 1172 ( 40 % )   ; 0 / 1172 ( 0 % )               ;
;                                             ;                       ;                                ;
; Virtual pins                                ; 0                     ; 0                              ;
; I/O pins                                    ; 91                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 52 ( 0 % )        ; 0 / 52 ( 0 % )                 ;
; Total memory bits                           ; 0                     ; 0                              ;
; Total RAM block bits                        ; 0                     ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )         ; 1 / 4 ( 25 % )                 ;
; Clock control block                         ; 6 / 20 ( 30 % )       ; 1 / 20 ( 5 % )                 ;
;                                             ;                       ;                                ;
; Connections                                 ;                       ;                                ;
;     -- Input Connections                    ; 16                    ; 1                              ;
;     -- Registered Input Connections         ; 15                    ; 0                              ;
;     -- Output Connections                   ; 1                     ; 16                             ;
;     -- Registered Output Connections        ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Internal Connections                        ;                       ;                                ;
;     -- Total Connections                    ; 20523                 ; 18                             ;
;     -- Registered Connections               ; 1411                  ; 0                              ;
;                                             ;                       ;                                ;
; External Connections                        ;                       ;                                ;
;     -- Top                                  ; 0                     ; 17                             ;
;     -- hard_block:auto_generated_inst       ; 17                    ; 0                              ;
;                                             ;                       ;                                ;
; Partition Interface                         ;                       ;                                ;
;     -- Input Ports                          ; 53                    ; 1                              ;
;     -- Output Ports                         ; 36                    ; 1                              ;
;     -- Bidir Ports                          ; 2                     ; 0                              ;
;                                             ;                       ;                                ;
; Registered Ports                            ;                       ;                                ;
;     -- Registered Input Ports               ; 0                     ; 0                              ;
;     -- Registered Output Ports              ; 0                     ; 0                              ;
;                                             ;                       ;                                ;
; Port Connectivity                           ;                       ;                                ;
;     -- Input Ports driven by GND            ; 0                     ; 0                              ;
;     -- Output Ports driven by GND           ; 0                     ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                     ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                     ; 0                              ;
;     -- Input Ports with no Source           ; 0                     ; 0                              ;
;     -- Output Ports with no Source          ; 0                     ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                     ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                     ; 0                              ;
+---------------------------------------------+-----------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                        ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination ; Location assigned by ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+
; CLOCK_24[0] ; B12   ; 4        ; 24           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_24[1] ; A12   ; 4        ; 24           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[0] ; D12   ; 3        ; 24           ; 27           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_27[1] ; E12   ; 3        ; 24           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; CLOCK_50    ; L1    ; 2        ; 0            ; 13           ; 0           ; 1                     ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; KEY[0]      ; AA5   ; 8        ; 3            ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[1]      ; U21   ; 6        ; 50           ; 7            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[2]      ; A9    ; 3        ; 15           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; KEY[3]      ; AA20  ; 7        ; 48           ; 0            ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[0]       ; V15   ; 7        ; 46           ; 0            ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[1]       ; G11   ; 3        ; 20           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[2]       ; A11   ; 3        ; 22           ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[3]       ; T3    ; 1        ; 0            ; 5            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[4]       ; AB6   ; 8        ; 7            ; 0            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[5]       ; F13   ; 4        ; 35           ; 27           ; 3           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[6]       ; H7    ; 3        ; 5            ; 27           ; 2           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[7]       ; G7    ; 3        ; 5            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[8]       ; B11   ; 3        ; 22           ; 27           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; SW[9]       ; V2    ; 1        ; 0            ; 6            ; 1           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; clk         ; K22   ; 5        ; 50           ; 15           ; 0           ; 0                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d0_e[0]     ; F4    ; 2        ; 0            ; 23           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d0_e[1]     ; D5    ; 2        ; 0            ; 24           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d0_e[2]     ; D6    ; 2        ; 0            ; 24           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d0_e[3]     ; J4    ; 2        ; 0            ; 18           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d0_e[4]     ; L8    ; 2        ; 0            ; 19           ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d0_e[5]     ; F3    ; 2        ; 0            ; 22           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d0_e[6]     ; D4    ; 2        ; 0            ; 25           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d0_e[7]     ; AB13  ; 7        ; 29           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d1_e[0]     ; AA10  ; 8        ; 22           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d1_e[1]     ; A10   ; 3        ; 20           ; 27           ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d1_e[2]     ; AB7   ; 8        ; 11           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d1_e[3]     ; AA12  ; 7        ; 29           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d1_e[4]     ; AB11  ; 8        ; 24           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d1_e[5]     ; AA11  ; 8        ; 24           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d1_e[6]     ; AA7   ; 8        ; 11           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d1_e[7]     ; R11   ; 8        ; 20           ; 0            ; 2           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d2_e[0]     ; V11   ; 8        ; 20           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d2_e[1]     ; F10   ; 3        ; 18           ; 27           ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d2_e[2]     ; AA9   ; 8        ; 18           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d2_e[3]     ; AA13  ; 7        ; 29           ; 0            ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d2_e[4]     ; AB12  ; 7        ; 29           ; 0            ; 3           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d2_e[5]     ; AB10  ; 8        ; 22           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d2_e[6]     ; F11   ; 3        ; 18           ; 27           ; 0           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d2_e[7]     ; W11   ; 8        ; 20           ; 0            ; 1           ; 1                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; Fitter               ;
; d_audio[0]  ; U11   ; 8        ; 26           ; 0            ; 3           ; 9                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_audio[1]  ; U12   ; 8        ; 26           ; 0            ; 2           ; 7                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_audio[2]  ; W12   ; 7        ; 26           ; 0            ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_audio[3]  ; V12   ; 7        ; 26           ; 0            ; 0           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_audio[4]  ; M22   ; 6        ; 50           ; 14           ; 2           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_audio[5]  ; L21   ; 5        ; 50           ; 14           ; 1           ; 10                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_audio[6]  ; L22   ; 5        ; 50           ; 14           ; 0           ; 11                    ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; d_audio[7]  ; M1    ; 1        ; 0            ; 13           ; 2           ; 6                     ; 0                  ; no     ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
; reset       ; L2    ; 2        ; 0            ; 13           ; 1           ; 21                    ; 0                  ; yes    ; no             ; no            ; no              ; no       ; Off          ; 3.3-V LVTTL  ; Off         ; User                 ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+-------------+----------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                               ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; Name        ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source ; Output Enable Group ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+
; AUD_DACDAT  ; B5    ; 3        ; 3            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_DACLRCK ; A5    ; 3        ; 3            ; 27           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; AUD_XCK     ; B4    ; 3        ; 1            ; 27           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; I2C_SCLK    ; A3    ; 3        ; 1            ; 27           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d0_s[0]     ; U10   ; 8        ; 13           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; d0_s[1]     ; Y9    ; 8        ; 11           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; d0_s[2]     ; R9    ; 8        ; 13           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; d0_s[3]     ; R10   ; 8        ; 13           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; d0_s[4]     ; AA8   ; 8        ; 15           ; 0            ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; d0_s[5]     ; T11   ; 8        ; 18           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; d0_s[6]     ; AB9   ; 8        ; 18           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; d0_s[7]     ; Y10   ; 8        ; 15           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; d1_s[0]     ; G5    ; 2        ; 0            ; 22           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d1_s[1]     ; G6    ; 2        ; 0            ; 23           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d1_s[2]     ; C2    ; 2        ; 0            ; 23           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d1_s[3]     ; C1    ; 2        ; 0            ; 23           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d1_s[4]     ; E3    ; 2        ; 0            ; 24           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d1_s[5]     ; E4    ; 2        ; 0            ; 24           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d1_s[6]     ; D3    ; 2        ; 0            ; 25           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d1_s[7]     ; U9    ; 8        ; 13           ; 0            ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; d2_s[0]     ; J2    ; 2        ; 0            ; 18           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d2_s[1]     ; J1    ; 2        ; 0            ; 18           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d2_s[2]     ; H2    ; 2        ; 0            ; 19           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d2_s[3]     ; H1    ; 2        ; 0            ; 19           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d2_s[4]     ; F2    ; 2        ; 0            ; 20           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d2_s[5]     ; F1    ; 2        ; 0            ; 20           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d2_s[6]     ; E2    ; 2        ; 0            ; 20           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d2_s[7]     ; W9    ; 8        ; 11           ; 0            ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
; d3_s[0]     ; E1    ; 2        ; 0            ; 20           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d3_s[1]     ; H6    ; 2        ; 0            ; 21           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d3_s[2]     ; H5    ; 2        ; 0            ; 21           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d3_s[3]     ; H4    ; 2        ; 0            ; 21           ; 1           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d3_s[4]     ; G3    ; 2        ; 0            ; 21           ; 0           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d3_s[5]     ; D2    ; 2        ; 0            ; 22           ; 3           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d3_s[6]     ; D1    ; 2        ; 0            ; 22           ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                    ; -                   ;
; d3_s[7]     ; AB8   ; 8        ; 15           ; 0            ; 2           ; no              ; no                     ; no            ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; Fitter               ; 0 pF ; -                    ; -                   ;
+-------------+-------+----------+--------------+--------------+-------------+-----------------+------------------------+---------------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------+---------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Bidir Pins                                                                                                                                                                                                                                                                                                                                                                                                      ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Cell number ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Output Register ; Output Enable Register ; Power Up High ; PCI I/O Enabled ; Open Drain ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Location assigned by ; Load ; Output Enable Source                   ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------+---------------------+
; AUD_BCLK ; A4    ; 3        ; 1            ; 27           ; 1           ; 0                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; no         ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; -                                      ; -                   ;
; I2C_SDAT ; B3    ; 3        ; 1            ; 27           ; 3           ; 3                     ; 0                  ; no     ; no             ; no              ; no                     ; no            ; no              ; yes        ; no       ; Off          ; 3.3-V LVTTL  ; 24mA             ; Off         ; User                 ; 0 pF ; I2C_AV_Config:u7|I2C_Controller:u0|SDO ; -                   ;
+----------+-------+----------+--------------+--------------+-------------+-----------------------+--------------------+--------+----------------+-----------------+------------------------+---------------+-----------------+------------+----------+--------------+--------------+------------------+-------------+----------------------+------+----------------------------------------+---------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 3 / 41 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 32 / 33 ( 97 % ) ; 3.3V          ; --           ;
; 3        ; 17 / 43 ( 40 % ) ; 3.3V          ; --           ;
; 4        ; 3 / 40 ( 8 % )   ; 3.3V          ; --           ;
; 5        ; 3 / 39 ( 8 % )   ; 3.3V          ; --           ;
; 6        ; 3 / 36 ( 8 % )   ; 3.3V          ; --           ;
; 7        ; 8 / 40 ( 20 % )  ; 3.3V          ; --           ;
; 8        ; 25 / 43 ( 58 % ) ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                       ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                           ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 325        ; 3        ; I2C_SCLK                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A4       ; 324        ; 3        ; AUD_BCLK                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A5       ; 322        ; 3        ; AUD_DACLRCK                              ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A6       ; 320        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A7       ; 306        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A8       ; 304        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A9       ; 298        ; 3        ; KEY[2]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A10      ; 293        ; 3        ; d1_e[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A11      ; 287        ; 3        ; SW[2]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; A12      ; 283        ; 4        ; CLOCK_24[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; A13      ; 281        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A14      ; 279        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A15      ; 273        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A16      ; 271        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A17      ; 265        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A18      ; 251        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A19      ; 249        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A20      ; 247        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; A21      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 82         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA4      ; 85         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA5      ; 89         ; 8        ; KEY[0]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA6      ; 97         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA7      ; 103        ; 8        ; d1_e[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA8      ; 111        ; 8        ; d0_s[4]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA9      ; 114        ; 8        ; d2_e[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA10     ; 120        ; 8        ; d1_e[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA11     ; 122        ; 8        ; d1_e[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA12     ; 128        ; 7        ; d1_e[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA13     ; 130        ; 7        ; d2_e[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA14     ; 136        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA15     ; 138        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA16     ; 140        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA17     ; 144        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA18     ; 153        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA19     ; 162        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AA20     ; 164        ; 7        ; KEY[3]                                   ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AA21     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA22     ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 83         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB4      ; 84         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB5      ; 88         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB6      ; 96         ; 8        ; SW[4]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB7      ; 102        ; 8        ; d1_e[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB8      ; 110        ; 8        ; d3_s[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB9      ; 113        ; 8        ; d0_s[6]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB10     ; 119        ; 8        ; d2_e[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB11     ; 121        ; 8        ; d1_e[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB12     ; 127        ; 7        ; d2_e[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB13     ; 129        ; 7        ; d0_e[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; AB14     ; 135        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB15     ; 137        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB16     ; 139        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB17     ; 143        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB18     ; 152        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB19     ; 161        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB20     ; 163        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; AB21     ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 326        ; 3        ; I2C_SDAT                                 ; bidir  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B4       ; 323        ; 3        ; AUD_XCK                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B5       ; 321        ; 3        ; AUD_DACDAT                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B6       ; 319        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B7       ; 305        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B8       ; 303        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B9       ; 297        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B10      ; 292        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B11      ; 286        ; 3        ; SW[8]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; B12      ; 282        ; 4        ; CLOCK_24[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; B13      ; 280        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B14      ; 278        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B15      ; 272        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B16      ; 270        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B17      ; 264        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B18      ; 250        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B19      ; 248        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B20      ; 246        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; B21      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B22      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ; 8          ; 2        ; d1_s[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 9          ; 2        ; d1_s[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 1          ; 2        ; ~nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C4       ; 0          ; 2        ; ~ASDO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; C5       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C7       ; 315        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C9       ; 310        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C10      ; 296        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C11      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C12      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C13      ; 275        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C14      ; 260        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C16      ; 254        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C17      ; 245        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C18      ; 244        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; C19      ; 238        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C20      ; 239        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C21      ; 236        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; C22      ; 237        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D1       ; 14         ; 2        ; d3_s[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D2       ; 15         ; 2        ; d3_s[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D3       ; 2          ; 2        ; d1_s[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D4       ; 3          ; 2        ; d0_e[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D5       ; 4          ; 2        ; d0_e[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D6       ; 5          ; 2        ; d0_e[2]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; D7       ; 311        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D8       ; 309        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D9       ; 302        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D11      ; 289        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D12      ; 284        ; 3        ; CLOCK_27[0]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; D13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D14      ; 267        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D15      ; 259        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D16      ; 255        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; D17      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D18      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D19      ; 240        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D20      ; 241        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D21      ; 229        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; D22      ; 230        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E1       ; 20         ; 2        ; d3_s[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 21         ; 2        ; d2_s[6]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E3       ; 6          ; 2        ; d1_s[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E4       ; 7          ; 2        ; d1_s[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E5       ;            ;          ; VCCD_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E6       ;            ;          ; VCCA_PLL3                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E7       ; 316        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E8       ; 308        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E9       ; 301        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E10      ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E11      ; 288        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E12      ; 285        ; 3        ; CLOCK_27[1]                              ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; E13      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 266        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E15      ; 256        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; E16      ;            ;          ; GNDA_PLL2                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E17      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E18      ; 243        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E19      ; 242        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E20      ; 234        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E21      ; 227        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; E22      ; 228        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F1       ; 22         ; 2        ; d2_s[5]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F2       ; 23         ; 2        ; d2_s[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ; 13         ; 2        ; d0_e[5]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F4       ; 10         ; 2        ; d0_e[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F5       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; GND_PLL3                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ;            ;          ; GNDA_PLL3                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F8       ; 312        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F9       ; 307        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F10      ; 295        ; 3        ; d2_e[1]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F11      ; 294        ; 3        ; d2_e[6]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F12      ; 276        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F13      ; 269        ; 4        ; SW[5]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; F14      ; 268        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F15      ; 262        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; F16      ;            ;          ; VCCA_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F17      ;            ;          ; VCCD_PLL2                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F18      ;            ;          ; GND_PLL2                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F20      ; 235        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F21      ; 223        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; F22      ; 224        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G1       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G2       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; G3       ; 16         ; 2        ; d3_s[4]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G5       ; 12         ; 2        ; d1_s[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G6       ; 11         ; 2        ; d1_s[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G7       ; 317        ; 3        ; SW[7]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G8       ; 313        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G9       ;            ; 3        ; VCCIO3                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G11      ; 291        ; 3        ; SW[1]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; G12      ; 277        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G14      ;            ; 4        ; VCCIO4                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G15      ; 261        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G16      ; 252        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; G17      ; 231        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G18      ; 232        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G19      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ; 233        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G21      ; 221        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; G22      ; 222        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H1       ; 24         ; 2        ; d2_s[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 2        ; d2_s[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H3       ; 27         ; 2        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H4       ; 17         ; 2        ; d3_s[3]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H5       ; 18         ; 2        ; d3_s[2]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 19         ; 2        ; d3_s[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H7       ; 318        ; 3        ; SW[6]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; H8       ; 314        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H9       ; 300        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H10      ; 299        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H11      ; 290        ; 3        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H12      ; 274        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H13      ; 263        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H14      ; 257        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H15      ; 253        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; H16      ; 219        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H17      ; 226        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H18      ; 225        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H19      ; 214        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; H20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; H22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J1       ; 29         ; 2        ; d2_s[1]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 30         ; 2        ; d2_s[0]                                  ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J4       ; 28         ; 2        ; d0_e[3]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J7       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ; 258        ; 4        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; J15      ; 220        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J16      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J17      ; 218        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J18      ; 217        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J19      ; 216        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J20      ; 213        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J21      ; 211        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; J22      ; 212        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K1       ; 37         ; 2        ; ^nCE                                     ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K2       ; 32         ; 2        ; #TCK                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ; 36         ; 2        ; ^DATA0                                   ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K5       ; 31         ; 2        ; #TDI                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 33         ; 2        ; #TMS                                     ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K20      ; 215        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K21      ; 209        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; K22      ; 210        ; 5        ; clk                                      ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 38         ; 2        ; CLOCK_50                                 ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L2       ; 39         ; 2        ; reset                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L3       ;            ; 2        ; VCCIO2                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L4       ; 40         ; 2        ; ^nCONFIG                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 34         ; 2        ; #TDO                                     ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 35         ; 2        ; ^DCLK                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L8       ; 26         ; 2        ; d0_e[4]                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 208        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L19      ; 207        ; 5        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; L20      ;            ; 5        ; VCCIO5                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L21      ; 205        ; 5        ; d_audio[5]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L22      ; 206        ; 5        ; d_audio[6]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M1       ; 41         ; 1        ; d_audio[7]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M2       ; 42         ; 1        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M3       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M4       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M5       ; 43         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M6       ; 44         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M7       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ; 198        ; 6        ; ^MSEL0                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 202        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M19      ; 201        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; M20      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; M21      ; 203        ; 6        ; GND+                                     ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M22      ; 204        ; 6        ; d_audio[4]                               ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N1       ; 45         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N2       ; 46         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N3       ; 51         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N4       ; 52         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N5       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N6       ; 49         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N7       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N8       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N9       ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ; 194        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N16      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N17      ; 197        ; 6        ; ^MSEL1                                   ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ; 196        ; 6        ; ^CONF_DONE                               ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ; 195        ; 6        ; ^nSTATUS                                 ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N21      ; 199        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; N22      ; 200        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P1       ; 47         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P2       ; 48         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P3       ; 50         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 55         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P6       ; 56         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P7       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P8       ; 95         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P9       ; 94         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; P10      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                   ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ; 193        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P16      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P17      ; 186        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P18      ; 187        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; P19      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P22      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R1       ; 57         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R2       ; 58         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R5       ; 63         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R6       ; 64         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R7       ; 54         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R8       ; 53         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R9       ; 109        ; 8        ; d0_s[2]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R10      ; 108        ; 8        ; d0_s[3]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R11      ; 116        ; 8        ; d1_e[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; R12      ; 134        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R13      ; 145        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R14      ; 150        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R15      ; 151        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R16      ; 155        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; R17      ; 177        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R18      ; 184        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R19      ; 185        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R20      ; 192        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R21      ; 190        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; R22      ; 191        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T1       ; 59         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T2       ; 60         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T3       ; 69         ; 1        ; SW[3]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; T4       ;            ; 1        ; VCCIO1                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T5       ; 67         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T6       ; 68         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T7       ; 91         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T8       ; 90         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T9       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ; 115        ; 8        ; d0_s[5]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; T12      ; 131        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T14      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T15      ; 147        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T16      ; 156        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; T17      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T18      ; 171        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T19      ;            ; 6        ; VCCIO6                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 188        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; T22      ; 189        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U1       ; 61         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U2       ; 62         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U3       ; 70         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U4       ; 80         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ;            ;          ; VCCA_PLL1                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U8       ; 92         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U9       ; 106        ; 8        ; d1_s[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U10      ; 107        ; 8        ; d0_s[0]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; U11      ; 123        ; 8        ; d_audio[0]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U12      ; 124        ; 8        ; d_audio[1]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U13      ; 132        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U14      ; 146        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U15      ; 157        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; U16      ;            ;          ; VCCA_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCD_PLL4                                ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ; 170        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U19      ; 172        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U20      ; 176        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; U21      ; 182        ; 6        ; KEY[1]                                   ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; U22      ; 183        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V1       ; 65         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V2       ; 66         ; 1        ; SW[9]                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; V3       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V4       ; 81         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V5       ;            ;          ; GND_PLL1                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V6       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V7       ;            ;          ; GNDA_PLL1                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V8       ; 98         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V9       ; 101        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V10      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V11      ; 118        ; 8        ; d2_e[0]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V12      ; 126        ; 7        ; d_audio[3]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V13      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; V14      ; 142        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; V15      ; 158        ; 7        ; SW[0]                                    ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; V16      ;            ;          ; GNDA_PLL4                                ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND_PLL4                                 ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ; 166        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V20      ; 173        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V21      ; 180        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; V22      ; 181        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W1       ; 71         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W2       ; 72         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W3       ; 75         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W4       ; 76         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W5       ; 79         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W6       ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W7       ; 99         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W8       ; 100        ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W9       ; 105        ; 8        ; d2_s[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W10      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W11      ; 117        ; 8        ; d2_e[7]                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; W12      ; 125        ; 7        ; d_audio[2]                               ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W13      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ; 141        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W15      ; 149        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W16      ; 160        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; W17      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; NC                                       ;        ;              ;         ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ; 167        ; 6        ; ~LVDS91p/nCEO~                           ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; W21      ; 174        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; W22      ; 175        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y1       ; 73         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y2       ; 74         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y3       ; 77         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y4       ; 78         ; 1        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y5       ; 86         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y6       ; 87         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y7       ; 93         ; 8        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y8       ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y9       ; 104        ; 8        ; d0_s[1]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y10      ; 112        ; 8        ; d0_s[7]                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; N               ; no       ; Off          ;
; Y11      ;            ; 8        ; VCCIO8                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y12      ;            ; 7        ; VCCIO7                                   ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y13      ; 133        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y14      ; 148        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y15      ;            ;          ; GND                                      ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ; 154        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y17      ; 159        ; 7        ; GND*                                     ;        ;              ;         ; Column I/O ;                 ; no       ; Off          ;
; Y18      ; 165        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y19      ; 168        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y20      ; 169        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y21      ; 178        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
; Y22      ; 179        ; 6        ; GND*                                     ;        ;              ;         ; Row I/O    ;                 ; no       ; Off          ;
+----------+------------+----------+------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------+
; PLL Summary                                                                     ;
+----------------------------------+----------------------------------------------+
; Name                             ; VGA_Audio_PLL:u3|altpll:altpll_component|pll ;
+----------------------------------+----------------------------------------------+
; SDC pin name                     ; u3|altpll_component|pll                      ;
; PLL mode                         ; Normal                                       ;
; Compensate clock                 ; clock1                                       ;
; Compensated input/output pins    ; --                                           ;
; Self reset on gated loss of lock ; Off                                          ;
; Gate lock counter                ; --                                           ;
; Input frequency 0                ; 27.0 MHz                                     ;
; Input frequency 1                ; --                                           ;
; Nominal PFD frequency            ; 27.0 MHz                                     ;
; Nominal VCO frequency            ; 540.0 MHz                                    ;
; VCO post scale K counter         ; --                                           ;
; VCO multiply                     ; --                                           ;
; VCO divide                       ; --                                           ;
; Freq min lock                    ; 25.0 MHz                                     ;
; Freq max lock                    ; 50.0 MHz                                     ;
; M VCO Tap                        ; 0                                            ;
; M Initial                        ; 1                                            ;
; M value                          ; 20                                           ;
; N value                          ; 1                                            ;
; Preserve PLL counter order       ; Off                                          ;
; PLL location                     ; PLL_3                                        ;
; Inclk0 signal                    ; CLOCK_27[0]                                  ;
; Inclk1 signal                    ; --                                           ;
; Inclk0 signal type               ; Dedicated Pin                                ;
; Inclk1 signal type               ; --                                           ;
+----------------------------------+----------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                            ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; Name                                           ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Initial ; VCO Tap ; SDC Pin Name                   ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+
; VGA_Audio_PLL:u3|altpll:altpll_component|_clk1 ; clock1       ; 2    ; 3   ; 18.0 MHz         ; 0 (0 ps)    ; 50/50      ; C0      ; 30            ; 15/15 Even ; 1       ; 0       ; u3|altpll_component|pll|clk[1] ;
+------------------------------------------------+--------------+------+-----+------------------+-------------+------------+---------+---------------+------------+---------+---------+--------------------------------+


+-------------------------------------------------------------------------------+
; Output Pin Default Load For Reported TCO                                      ;
+----------------------------------+-------+------------------------------------+
; I/O Standard                     ; Load  ; Termination Resistance             ;
+----------------------------------+-------+------------------------------------+
; 3.3-V LVTTL                      ; 0 pF  ; Not Available                      ;
; 3.3-V LVCMOS                     ; 0 pF  ; Not Available                      ;
; 2.5 V                            ; 0 pF  ; Not Available                      ;
; 1.8 V                            ; 0 pF  ; Not Available                      ;
; 1.5 V                            ; 0 pF  ; Not Available                      ;
; 3.3-V PCI                        ; 10 pF ; 25 Ohm (Parallel)                  ;
; 3.3-V PCI-X                      ; 10 pF ; 25 Ohm (Parallel)                  ;
; SSTL-2 Class I                   ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-2 Class II                  ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class I                  ; 0 pF  ; 50 Ohm (Parallel), 25 Ohm (Serial) ;
; SSTL-18 Class II                 ; 0 pF  ; 25 Ohm (Parallel), 25 Ohm (Serial) ;
; 1.5-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.5-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; 1.8-V HSTL Class I               ; 0 pF  ; 50 Ohm (Parallel)                  ;
; 1.8-V HSTL Class II              ; 0 pF  ; 25 Ohm (Parallel)                  ;
; Differential SSTL-2              ; 0 pF  ; (See SSTL-2)                       ;
; Differential 2.5-V SSTL Class II ; 0 pF  ; (See SSTL-2 Class II)              ;
; Differential 1.8-V SSTL Class I  ; 0 pF  ; (See 1.8-V SSTL Class I)           ;
; Differential 1.8-V SSTL Class II ; 0 pF  ; (See 1.8-V SSTL Class II)          ;
; Differential 1.5-V HSTL Class I  ; 0 pF  ; (See 1.5-V HSTL Class I)           ;
; Differential 1.5-V HSTL Class II ; 0 pF  ; (See 1.5-V HSTL Class II)          ;
; Differential 1.8-V HSTL Class I  ; 0 pF  ; (See 1.8-V HSTL Class I)           ;
; Differential 1.8-V HSTL Class II ; 0 pF  ; (See 1.8-V HSTL Class II)          ;
; LVDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; mini-LVDS                        ; 0 pF  ; 100 Ohm (Differential)             ;
; RSDS                             ; 0 pF  ; 100 Ohm (Differential)             ;
; Simple RSDS                      ; 0 pF  ; Not Available                      ;
; Differential LVPECL              ; 0 pF  ; 100 Ohm (Differential)             ;
+----------------------------------+-------+------------------------------------+
Note: User assignments will override these defaults. The user specified values are listed in the Output Pins and Bidir Pins tables.


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                        ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M4Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                               ; Library Name ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
; |cpu                                      ; 6542 (0)    ; 287 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 91   ; 0            ; 6255 (0)     ; 129 (0)           ; 158 (0)          ; |cpu                                                                                                              ;              ;
;    |AUDIO_DAC:u8|                         ; 5807 (222)  ; 27 (27)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5780 (195)   ; 0 (0)             ; 27 (27)          ; |cpu|AUDIO_DAC:u8                                                                                                 ;              ;
;       |lpm_divide:Div0|                   ; 2472 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2472 (0)     ; 0 (0)             ; 0 (0)            ; |cpu|AUDIO_DAC:u8|lpm_divide:Div0                                                                                 ;              ;
;          |lpm_divide_3gm:auto_generated|  ; 2472 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2472 (0)     ; 0 (0)             ; 0 (0)            ; |cpu|AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated                                                   ;              ;
;             |sign_div_unsign_dnh:divider| ; 2472 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2472 (0)     ; 0 (0)             ; 0 (0)            ; |cpu|AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider                       ;              ;
;                |alt_u_div_s5f:divider|    ; 2472 (2472) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2472 (2472)  ; 0 (0)             ; 0 (0)            ; |cpu|AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider ;              ;
;       |lpm_divide:Div1|                   ; 3113 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3113 (0)     ; 0 (0)             ; 0 (0)            ; |cpu|AUDIO_DAC:u8|lpm_divide:Div1                                                                                 ;              ;
;          |lpm_divide_3gm:auto_generated|  ; 3113 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3113 (0)     ; 0 (0)             ; 0 (0)            ; |cpu|AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated                                                   ;              ;
;             |sign_div_unsign_dnh:divider| ; 3113 (0)    ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3113 (0)     ; 0 (0)             ; 0 (0)            ; |cpu|AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider                       ;              ;
;                |alt_u_div_s5f:divider|    ; 3113 (3113) ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 3113 (3113)  ; 0 (0)             ; 0 (0)            ; |cpu|AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider ;              ;
;    |Clk_generator:Generator|              ; 25 (25)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 0 (0)             ; 0 (0)            ; |cpu|Clk_generator:Generator                                                                                      ;              ;
;    |I2C_AV_Config:u7|                     ; 94 (47)     ; 57 (35)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 37 (12)      ; 5 (2)             ; 52 (33)          ; |cpu|I2C_AV_Config:u7                                                                                             ;              ;
;       |I2C_Controller:u0|                 ; 47 (47)     ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 25 (25)      ; 3 (3)             ; 19 (19)          ; |cpu|I2C_AV_Config:u7|I2C_Controller:u0                                                                           ;              ;
;    |VGA_Audio_PLL:u3|                     ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|VGA_Audio_PLL:u3                                                                                             ;              ;
;       |altpll:altpll_component|           ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |cpu|VGA_Audio_PLL:u3|altpll:altpll_component                                                                     ;              ;
;    |microc:micro1|                        ; 603 (0)     ; 203 (0)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 400 (0)      ; 124 (0)           ; 79 (0)           ; |cpu|microc:micro1                                                                                                ;              ;
;       |alu:alu1|                          ; 48 (48)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 47 (47)      ; 0 (0)             ; 1 (1)            ; |cpu|microc:micro1|alu:alu1                                                                                       ;              ;
;       |memprog:mem_instr|                 ; 158 (158)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 156 (156)    ; 0 (0)             ; 2 (2)            ; |cpu|microc:micro1|memprog:mem_instr                                                                              ;              ;
;       |mux16_s:mux_puerto_s|              ; 36 (36)     ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 24 (24)           ; 8 (8)            ; |cpu|microc:micro1|mux16_s:mux_puerto_s                                                                           ;              ;
;       |mux2:mux_e|                        ; 39 (39)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 34 (34)      ; 0 (0)             ; 5 (5)            ; |cpu|microc:micro1|mux2:mux_e                                                                                     ;              ;
;       |regfile:registros|                 ; 287 (287)   ; 128 (128)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 159 (159)    ; 68 (68)           ; 60 (60)          ; |cpu|microc:micro1|regfile:registros                                                                              ;              ;
;       |registro:ffzero|                   ; 1 (1)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |cpu|microc:micro1|registro:ffzero                                                                                ;              ;
;       |registro:pc|                       ; 10 (10)     ; 10 (10)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 10 (10)          ; |cpu|microc:micro1|registro:pc                                                                                    ;              ;
;       |registro:puerto_s0|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cpu|microc:micro1|registro:puerto_s0                                                                             ;              ;
;       |registro:puerto_s1|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cpu|microc:micro1|registro:puerto_s1                                                                             ;              ;
;       |registro:puerto_s2|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cpu|microc:micro1|registro:puerto_s2                                                                             ;              ;
;       |registro:puerto_s3|                ; 8 (8)       ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 8 (8)             ; 0 (0)            ; |cpu|microc:micro1|registro:puerto_s3                                                                             ;              ;
;    |uc:uc1|                               ; 15 (15)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 13 (13)      ; 0 (0)             ; 2 (2)            ; |cpu|uc:uc1                                                                                                       ;              ;
+-------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+--------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                  ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; Name        ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ;
+-------------+----------+---------------+---------------+-----------------------+-----+
; I2C_SDAT    ; Bidir    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; AUD_BCLK    ; Bidir    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; clk         ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; d0_s[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; d0_s[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; d0_s[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; d0_s[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; d0_s[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; d0_s[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; d0_s[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; d0_s[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; d1_s[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; d1_s[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; d1_s[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; d1_s[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; d1_s[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; d1_s[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; d1_s[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; d1_s[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; d2_s[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; d2_s[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; d2_s[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; d2_s[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; d2_s[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; d2_s[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; d2_s[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; d2_s[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; d3_s[0]     ; Output   ; --            ; --            ; --                    ; --  ;
; d3_s[1]     ; Output   ; --            ; --            ; --                    ; --  ;
; d3_s[2]     ; Output   ; --            ; --            ; --                    ; --  ;
; d3_s[3]     ; Output   ; --            ; --            ; --                    ; --  ;
; d3_s[4]     ; Output   ; --            ; --            ; --                    ; --  ;
; d3_s[5]     ; Output   ; --            ; --            ; --                    ; --  ;
; d3_s[6]     ; Output   ; --            ; --            ; --                    ; --  ;
; d3_s[7]     ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_24[0] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_24[1] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[1] ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[0]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[1]      ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; KEY[2]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; KEY[3]      ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[0]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[1]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[2]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[3]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; SW[4]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[5]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[6]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[7]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[8]       ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; SW[9]       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; I2C_SCLK    ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACLRCK ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_DACDAT  ; Output   ; --            ; --            ; --                    ; --  ;
; AUD_XCK     ; Output   ; --            ; --            ; --                    ; --  ;
; CLOCK_50    ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; reset       ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; d_audio[2]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; d_audio[3]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; d_audio[5]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; d_audio[6]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; d_audio[4]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; d_audio[7]  ; Input    ; (0) 171 ps    ; (0) 171 ps    ; --                    ; --  ;
; d_audio[0]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; d_audio[1]  ; Input    ; (0) 170 ps    ; (0) 170 ps    ; --                    ; --  ;
; CLOCK_27[0] ; Input    ; --            ; --            ; --                    ; --  ;
; d2_e[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d1_e[0]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d0_e[0]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d1_e[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d2_e[1]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d0_e[1]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d2_e[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d1_e[2]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d0_e[2]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d1_e[3]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d2_e[3]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d0_e[3]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d2_e[4]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d1_e[4]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d0_e[4]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d1_e[5]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d2_e[5]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d0_e[5]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d2_e[6]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d1_e[6]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d0_e[6]     ; Input    ; (6) 2523 ps   ; (6) 2523 ps   ; --                    ; --  ;
; d1_e[7]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d2_e[7]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
; d0_e[7]     ; Input    ; (6) 2514 ps   ; (6) 2514 ps   ; --                    ; --  ;
+-------------+----------+---------------+---------------+-----------------------+-----+


+-------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                      ;
+-------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                   ; Pad To Core Index ; Setting ;
+-------------------------------------------------------+-------------------+---------+
; I2C_SDAT                                              ;                   ;         ;
;      - I2C_AV_Config:u7|I2C_Controller:u0|Selector4~0 ; 0                 ; 6       ;
;      - I2C_AV_Config:u7|I2C_Controller:u0|ACK2~2      ; 0                 ; 6       ;
;      - I2C_AV_Config:u7|I2C_Controller:u0|ACK3~2      ; 0                 ; 6       ;
; AUD_BCLK                                              ;                   ;         ;
; clk                                                   ;                   ;         ;
; CLOCK_24[0]                                           ;                   ;         ;
; CLOCK_24[1]                                           ;                   ;         ;
; CLOCK_27[1]                                           ;                   ;         ;
; KEY[0]                                                ;                   ;         ;
; KEY[1]                                                ;                   ;         ;
; KEY[2]                                                ;                   ;         ;
; KEY[3]                                                ;                   ;         ;
; SW[0]                                                 ;                   ;         ;
; SW[1]                                                 ;                   ;         ;
; SW[2]                                                 ;                   ;         ;
; SW[3]                                                 ;                   ;         ;
; SW[4]                                                 ;                   ;         ;
; SW[5]                                                 ;                   ;         ;
; SW[6]                                                 ;                   ;         ;
; SW[7]                                                 ;                   ;         ;
; SW[8]                                                 ;                   ;         ;
; SW[9]                                                 ;                   ;         ;
; CLOCK_50                                              ;                   ;         ;
; reset                                                 ;                   ;         ;
; d_audio[2]                                            ;                   ;         ;
; d_audio[3]                                            ;                   ;         ;
; d_audio[5]                                            ;                   ;         ;
; d_audio[6]                                            ;                   ;         ;
; d_audio[4]                                            ;                   ;         ;
; d_audio[7]                                            ;                   ;         ;
; d_audio[0]                                            ;                   ;         ;
; d_audio[1]                                            ;                   ;         ;
; CLOCK_27[0]                                           ;                   ;         ;
; d2_e[0]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[0]~1                ; 0                 ; 6       ;
; d1_e[0]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[0]~0                ; 1                 ; 6       ;
; d0_e[0]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[0]~0                ; 1                 ; 6       ;
; d1_e[1]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[1]~6                ; 1                 ; 6       ;
; d2_e[1]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[1]~5                ; 1                 ; 6       ;
; d0_e[1]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[1]~5                ; 0                 ; 6       ;
; d2_e[2]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[2]~11               ; 0                 ; 6       ;
; d1_e[2]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[2]~10               ; 1                 ; 6       ;
; d0_e[2]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[2]~10               ; 1                 ; 6       ;
; d1_e[3]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[3]~16               ; 1                 ; 6       ;
; d2_e[3]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[3]~15               ; 0                 ; 6       ;
; d0_e[3]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[3]~15               ; 0                 ; 6       ;
; d2_e[4]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[4]~21               ; 1                 ; 6       ;
; d1_e[4]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[4]~20               ; 1                 ; 6       ;
; d0_e[4]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[4]~20               ; 1                 ; 6       ;
; d1_e[5]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[5]~26               ; 1                 ; 6       ;
; d2_e[5]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[5]~25               ; 0                 ; 6       ;
; d0_e[5]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[5]~25               ; 1                 ; 6       ;
; d2_e[6]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[6]~31               ; 0                 ; 6       ;
; d1_e[6]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[6]~30               ; 0                 ; 6       ;
; d0_e[6]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[6]~30               ; 1                 ; 6       ;
; d1_e[7]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[7]~37               ; 1                 ; 6       ;
; d2_e[7]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[7]~36               ; 0                 ; 6       ;
; d0_e[7]                                               ;                   ;         ;
;      - microc:micro1|mux2:mux_e|y[7]~36               ; 1                 ; 6       ;
+-------------------------------------------------------+-------------------+---------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                ;
+----------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                               ; Location          ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+----------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; AUDIO_DAC:u8|LRCK_1X                               ; LCFF_X23_Y24_N1   ; 8       ; Clock        ; yes    ; Global Clock         ; GCLK9            ; --                        ;
; AUDIO_DAC:u8|LessThan1~26                          ; LCCOMB_X23_Y17_N0 ; 9       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; AUDIO_DAC:u8|LessThan2~1                           ; LCCOMB_X3_Y23_N10 ; 8       ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; AUDIO_DAC:u8|oAUD_BCK                              ; LCFF_X24_Y26_N1   ; 4       ; Clock        ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; CLOCK_27[0]                                        ; PIN_D12           ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                           ; PIN_L1            ; 220     ; Clock        ; yes    ; Global Clock         ; GCLK2            ; --                        ;
; Clk_generator:Generator|WideOr0~6                  ; LCCOMB_X25_Y10_N6 ; 64      ; Async. clear ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]~2        ; LCCOMB_X6_Y21_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5]~9 ; LCCOMB_X5_Y21_N12 ; 6       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u7|LessThan0~4                       ; LCCOMB_X4_Y18_N18 ; 17      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u7|LessThan1~0                       ; LCCOMB_X6_Y18_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK                     ; LCFF_X4_Y18_N11   ; 40      ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; I2C_AV_Config:u7|mI2C_DATA[12]~1                   ; LCCOMB_X6_Y18_N18 ; 10      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; I2C_AV_Config:u7|mI2C_GO                           ; LCFF_X4_Y18_N9    ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; VGA_Audio_PLL:u3|altpll:altpll_component|_clk1     ; PLL_3             ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK11           ; --                        ;
; microc:micro1|mux16_s:mux_puerto_s|Decoder0~0      ; LCCOMB_X20_Y7_N4  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|mux16_s:mux_puerto_s|Decoder0~1      ; LCCOMB_X20_Y7_N28 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|mux16_s:mux_puerto_s|Decoder0~2      ; LCCOMB_X20_Y7_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|mux16_s:mux_puerto_s|Decoder0~3      ; LCCOMB_X20_Y7_N8  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~229           ; LCCOMB_X20_Y9_N26 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~231           ; LCCOMB_X20_Y9_N10 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~233           ; LCCOMB_X20_Y7_N20 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~235           ; LCCOMB_X20_Y7_N24 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~237           ; LCCOMB_X20_Y9_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~239           ; LCCOMB_X19_Y5_N0  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~241           ; LCCOMB_X20_Y9_N2  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~243           ; LCCOMB_X19_Y5_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~245           ; LCCOMB_X19_Y5_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~247           ; LCCOMB_X20_Y7_N16 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~249           ; LCCOMB_X19_Y5_N22 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~251           ; LCCOMB_X20_Y9_N18 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~253           ; LCCOMB_X20_Y9_N14 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~255           ; LCCOMB_X19_Y5_N12 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~257           ; LCCOMB_X20_Y9_N30 ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; microc:micro1|regfile:registros|regb~259           ; LCCOMB_X19_Y5_N6  ; 8       ; Clock enable ; no     ; --                   ; --               ; --                        ;
; reset                                              ; PIN_L2            ; 43      ; Async. clear ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; uc:uc1|Selector0~3                                 ; LCCOMB_X20_Y8_N4  ; 10      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
+----------------------------------------------------+-------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                        ;
+------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; Name                                           ; Location          ; Fan-Out ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+
; AUDIO_DAC:u8|LRCK_1X                           ; LCFF_X23_Y24_N1   ; 8       ; Global Clock         ; GCLK9            ; --                        ;
; AUDIO_DAC:u8|oAUD_BCK                          ; LCFF_X24_Y26_N1   ; 4       ; Global Clock         ; GCLK8            ; --                        ;
; CLOCK_50                                       ; PIN_L1            ; 220     ; Global Clock         ; GCLK2            ; --                        ;
; Clk_generator:Generator|WideOr0~6              ; LCCOMB_X25_Y10_N6 ; 64      ; Global Clock         ; GCLK13           ; --                        ;
; I2C_AV_Config:u7|mI2C_CTRL_CLK                 ; LCFF_X4_Y18_N11   ; 40      ; Global Clock         ; GCLK3            ; --                        ;
; VGA_Audio_PLL:u3|altpll:altpll_component|_clk1 ; PLL_3             ; 16      ; Global Clock         ; GCLK11           ; --                        ;
; reset                                          ; PIN_L2            ; 43      ; Global Clock         ; GCLK1            ; --                        ;
+------------------------------------------------+-------------------+---------+----------------------+------------------+---------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                     ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                      ; Fan-Out ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Clk_generator:Generator|Decoder0~1                                                                                                        ; 497     ;
; Clk_generator:Generator|WideOr3~1                                                                                                         ; 160     ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_43~94                     ; 120     ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_42~92                     ; 117     ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_41~90                     ; 114     ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_40~88                     ; 111     ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_39~86                     ; 108     ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_43~84                     ; 105     ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_38~84                     ; 105     ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_42~82                     ; 102     ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_37~82                     ; 102     ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_41~80                     ; 99      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_36~80                     ; 99      ;
; Clk_generator:Generator|WideOr1~1                                                                                                         ; 97      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_40~78                     ; 96      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_35~78                     ; 96      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_39~74                     ; 93      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_34~74                     ; 93      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_38~74                     ; 90      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_32~74                     ; 90      ;
; Clk_generator:Generator|Decoder0~4                                                                                                        ; 89      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_37~70                     ; 87      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_31~70                     ; 87      ;
; Clk_generator:Generator|sol_rate[7]~7                                                                                                     ; 86      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_45~96                     ; 85      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_36~70                     ; 84      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_37_result_int[38]~70 ; 84      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_35~68                     ; 81      ;
; microc:micro1|registro:pc|q[2]                                                                                                            ; 81      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_29~68                     ; 81      ;
; Clk_generator:Generator|sol_rate[9]~5                                                                                                     ; 80      ;
; Clk_generator:Generator|WideOr4~2                                                                                                         ; 79      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_34~64                     ; 78      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_35_result_int[36]~64 ; 78      ;
; Clk_generator:Generator|WideOr2~1                                                                                                         ; 75      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_45~86                     ; 75      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_32~62                     ; 75      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_27~62                     ; 75      ;
; Clk_generator:Generator|sol_rate[13]~3                                                                                                    ; 74      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_31~62                     ; 72      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_26~62                     ; 72      ;
; microc:micro1|registro:pc|q[1]                                                                                                            ; 70      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_37_result_int[38]~60 ; 69      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_32_result_int[33]~60 ; 69      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_29~58                     ; 66      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_31_result_int[32]~58 ; 66      ;
; microc:micro1|registro:pc|q[3]                                                                                                            ; 64      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_35_result_int[36]~54 ; 63      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_23~54                     ; 63      ;
; microc:micro1|registro:pc|q[0]                                                                                                            ; 61      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_27~54                     ; 60      ;
; microc:micro1|registro:pc|q[4]                                                                                                            ; 60      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_21~54                     ; 60      ;
; AUDIO_DAC:u8|SIN_Cont[2]                                                                                                                  ; 59      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_26~52                     ; 57      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_20~52                     ; 57      ;
; AUDIO_DAC:u8|SIN_Cont[1]                                                                                                                  ; 57      ;
; AUDIO_DAC:u8|SIN_Cont[0]                                                                                                                  ; 55      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_32_result_int[33]~50 ; 54      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_27_result_int[28]~50 ; 54      ;
; microc:micro1|registro:pc|q[5]                                                                                                            ; 52      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_31_result_int[32]~48 ; 51      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_18~48                     ; 50      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_23~46                     ; 48      ;
; microc:micro1|registro:pc|q[6]                                                                                                            ; 47      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_17~46                     ; 47      ;
; microc:micro1|memprog:mem_instr|mem~114                                                                                                   ; 45      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_21~44                     ; 45      ;
; microc:micro1|memprog:mem_instr|mem~104                                                                                                   ; 44      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_16~44                     ; 44      ;
; microc:micro1|memprog:mem_instr|mem~81                                                                                                    ; 43      ;
; microc:micro1|memprog:mem_instr|mem~60                                                                                                    ; 43      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_20~42                     ; 42      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_15~42                     ; 41      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|add_sub_27_result_int[28]~40 ; 39      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_14~40                     ; 38      ;
; AUDIO_DAC:u8|SIN_Cont[3]                                                                                                                  ; 37      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_18~38                     ; 35      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_13~38                     ; 35      ;
; microc:micro1|memprog:mem_instr|mem~44                                                                                                    ; 34      ;
; microc:micro1|memprog:mem_instr|mem~34                                                                                                    ; 34      ;
; microc:micro1|memprog:mem_instr|mem~26                                                                                                    ; 34      ;
; microc:micro1|memprog:mem_instr|mem~15                                                                                                    ; 34      ;
; AUDIO_DAC:u8|SEL_Cont[1]                                                                                                                  ; 33      ;
; microc:micro1|memprog:mem_instr|mem~80                                                                                                    ; 32      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_17~36                     ; 32      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_12~36                     ; 32      ;
; AUDIO_DAC:u8|SEL_Cont[3]                                                                                                                  ; 31      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[424]~5               ; 30      ;
; AUDIO_DAC:u8|SEL_Cont[2]                                                                                                                  ; 30      ;
; AUDIO_DAC:u8|SIN_Cont[4]                                                                                                                  ; 30      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_16~34                     ; 29      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_10~34                     ; 29      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_15~32                     ; 26      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_9~32                      ; 26      ;
; microc:micro1|regfile:registros|Equal0~0                                                                                                  ; 23      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[636]~4               ; 23      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_14~30                     ; 23      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_8~30                      ; 23      ;
; microc:micro1|memprog:mem_instr|mem~92                                                                                                    ; 22      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[689]~8               ; 21      ;
; reset                                                                                                                                     ; 20      ;
; microc:micro1|memprog:mem_instr|mem~54                                                                                                    ; 20      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_13~28                     ; 20      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_7~28                      ; 20      ;
; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[3]                                                                                          ; 19      ;
; microc:micro1|memprog:mem_instr|mem~154                                                                                                   ; 18      ;
; microc:micro1|memprog:mem_instr|mem~149                                                                                                   ; 18      ;
; microc:micro1|memprog:mem_instr|mem~138                                                                                                   ; 18      ;
; microc:micro1|memprog:mem_instr|mem~127                                                                                                   ; 18      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[583]~6               ; 17      ;
; I2C_AV_Config:u7|LessThan0~4                                                                                                              ; 17      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_12~26                     ; 17      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_6~26                      ; 17      ;
; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[2]                                                                                          ; 17      ;
; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[0]                                                                                          ; 17      ;
; microc:micro1|memprog:mem_instr|mem~155                                                                                                   ; 16      ;
; microc:micro1|mux2:mux_e|y[7]~38                                                                                                          ; 16      ;
; microc:micro1|mux2:mux_e|y[6]~34                                                                                                          ; 16      ;
; microc:micro1|mux2:mux_e|y[5]~29                                                                                                          ; 16      ;
; microc:micro1|mux2:mux_e|y[4]~24                                                                                                          ; 16      ;
; microc:micro1|mux2:mux_e|y[3]~19                                                                                                          ; 16      ;
; microc:micro1|mux2:mux_e|y[2]~14                                                                                                          ; 16      ;
; microc:micro1|mux2:mux_e|y[1]~9                                                                                                           ; 16      ;
; uc:uc1|WideOr2~0                                                                                                                          ; 16      ;
; microc:micro1|mux2:mux_e|y[0]~4                                                                                                           ; 16      ;
; microc:micro1|regfile:registros|Equal1~0                                                                                                  ; 16      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|sel[530]                     ; 16      ;
; uc:uc1|s_inm~0                                                                                                                            ; 15      ;
; microc:micro1|memprog:mem_instr|mem~2                                                                                                     ; 15      ;
; I2C_AV_Config:u7|LUT_INDEX[0]                                                                                                             ; 14      ;
; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[1]                                                                                          ; 14      ;
; I2C_AV_Config:u7|LUT_INDEX[2]                                                                                                             ; 13      ;
; I2C_AV_Config:u7|LUT_INDEX[1]                                                                                                             ; 13      ;
; I2C_AV_Config:u7|LUT_INDEX[3]                                                                                                             ; 12      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_10~24                     ; 12      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_5~24                      ; 12      ;
; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[4]                                                                                          ; 12      ;
; d_audio[6]                                                                                                                                ; 11      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_9~22                      ; 11      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_4~22                      ; 11      ;
; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5]                                                                                          ; 11      ;
; d_audio[4]                                                                                                                                ; 10      ;
; d_audio[5]                                                                                                                                ; 10      ;
; d_audio[3]                                                                                                                                ; 10      ;
; d_audio[2]                                                                                                                                ; 10      ;
; I2C_AV_Config:u7|mI2C_DATA[12]~1                                                                                                          ; 10      ;
; I2C_AV_Config:u7|I2C_Controller:u0|SD[12]~2                                                                                               ; 10      ;
; uc:uc1|Selector0~3                                                                                                                        ; 10      ;
; AUDIO_DAC:u8|SEL_Cont[0]                                                                                                                  ; 10      ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_8~20                      ; 10      ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_3~20                      ; 10      ;
; d_audio[0]                                                                                                                                ; 9       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|selnose[371]~7               ; 9       ;
; uc:uc1|s_e~2                                                                                                                              ; 9       ;
; AUDIO_DAC:u8|LessThan1~26                                                                                                                 ; 9       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_7~18                      ; 9       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_2~18                      ; 9       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|sel[318]                     ; 8       ;
; microc:micro1|regfile:registros|regb~259                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~257                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~255                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~253                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~251                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~249                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~247                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~245                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~243                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~241                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~239                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~237                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~235                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~233                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~231                                                                                                  ; 8       ;
; microc:micro1|regfile:registros|regb~229                                                                                                  ; 8       ;
; microc:micro1|alu:alu1|Mux7~0                                                                                                             ; 8       ;
; I2C_AV_Config:u7|LessThan1~0                                                                                                              ; 8       ;
; microc:micro1|mux16_s:mux_puerto_s|Decoder0~3                                                                                             ; 8       ;
; microc:micro1|mux16_s:mux_puerto_s|Decoder0~2                                                                                             ; 8       ;
; microc:micro1|mux16_s:mux_puerto_s|Decoder0~1                                                                                             ; 8       ;
; microc:micro1|mux16_s:mux_puerto_s|Decoder0~0                                                                                             ; 8       ;
; uc:uc1|WideOr5~3                                                                                                                          ; 8       ;
; AUDIO_DAC:u8|LessThan2~1                                                                                                                  ; 8       ;
; I2C_AV_Config:u7|mI2C_GO                                                                                                                  ; 8       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_6~16                      ; 8       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_1~16                      ; 8       ;
; d_audio[1]                                                                                                                                ; 7       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_5~14                      ; 7       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_50~14                     ; 7       ;
; d_audio[7]                                                                                                                                ; 6       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[477]~1056           ; 6       ;
; I2C_AV_Config:u7|I2C_Controller:u0|SD_COUNTER[5]~9                                                                                        ; 6       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_4~12                      ; 6       ;
; microc:micro1|registro:pc|q[9]                                                                                                            ; 6       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_49~12                     ; 6       ;
; AUDIO_DAC:u8|LessThan0~10                                                                                                                 ; 5       ;
; AUDIO_DAC:u8|BCK_DIV[0]                                                                                                                   ; 5       ;
; I2C_AV_Config:u7|mSetup_ST.10                                                                                                             ; 5       ;
; I2C_AV_Config:u7|I2C_Controller:u0|END                                                                                                    ; 5       ;
; microc:micro1|memprog:mem_instr|mem~7                                                                                                     ; 5       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_3~10                      ; 5       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_48~10                     ; 5       ;
; AUDIO_DAC:u8|SIN_Cont[5]                                                                                                                  ; 5       ;
; I2C_AV_Config:u7|I2C_Controller:u0|SDO                                                                                                    ; 4       ;
; AUDIO_DAC:u8|BCK_DIV[1]                                                                                                                   ; 4       ;
; I2C_AV_Config:u7|mSetup_ST.01                                                                                                             ; 4       ;
; microc:micro1|mux16_s:mux_puerto_s|d0~7                                                                                                   ; 4       ;
; microc:micro1|mux16_s:mux_puerto_s|d0~6                                                                                                   ; 4       ;
; microc:micro1|mux16_s:mux_puerto_s|d0~5                                                                                                   ; 4       ;
; microc:micro1|mux16_s:mux_puerto_s|d0~4                                                                                                   ; 4       ;
; microc:micro1|mux16_s:mux_puerto_s|d0~3                                                                                                   ; 4       ;
; microc:micro1|mux16_s:mux_puerto_s|d0~2                                                                                                   ; 4       ;
; microc:micro1|mux16_s:mux_puerto_s|d0~1                                                                                                   ; 4       ;
; uc:uc1|WideOr3~1                                                                                                                          ; 4       ;
; uc:uc1|WideOr3~0                                                                                                                          ; 4       ;
; microc:micro1|mux16_s:mux_puerto_s|d0~0                                                                                                   ; 4       ;
; microc:micro1|memprog:mem_instr|mem~91                                                                                                    ; 4       ;
; Clk_generator:Generator|sol_rate[13]~2                                                                                                    ; 4       ;
; Clk_generator:Generator|Decoder0~0                                                                                                        ; 4       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_2~8                       ; 4       ;
; microc:micro1|registro:pc|q[8]                                                                                                            ; 4       ;
; microc:micro1|registro:pc|q[7]                                                                                                            ; 4       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|op_47~8                      ; 4       ;
; AUDIO_DAC:u8|SIN_Cont[6]                                                                                                                  ; 4       ;
; I2C_SDAT~0                                                                                                                                ; 3       ;
; I2C_AV_Config:u7|I2C_Controller:u0|ACK1                                                                                                   ; 3       ;
; microc:micro1|regfile:registros|regb~319                                                                                                  ; 3       ;
; microc:micro1|regfile:registros|regb~309                                                                                                  ; 3       ;
; microc:micro1|regfile:registros|regb~299                                                                                                  ; 3       ;
; microc:micro1|regfile:registros|regb~289                                                                                                  ; 3       ;
; microc:micro1|regfile:registros|regb~279                                                                                                  ; 3       ;
; microc:micro1|regfile:registros|regb~269                                                                                                  ; 3       ;
; microc:micro1|regfile:registros|regb~227                                                                                                  ; 3       ;
; AUDIO_DAC:u8|BCK_DIV[3]                                                                                                                   ; 3       ;
; AUDIO_DAC:u8|BCK_DIV[2]                                                                                                                   ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2514]~1873          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2462]~1833          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2410]~1794          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2358]~1757          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2306]~1720          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2254]~1685          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2202]~1650          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2150]~1616          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2098]~1584          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2046]~1553          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1994]~1522          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1942]~1492          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1890]~1463          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1838]~1436          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1786]~1409          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1734]~1383          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1682]~1358          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1630]~1334          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1578]~1311          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1526]~1289          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1474]~1268          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1422]~1248          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1370]~1229          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1318]~1211          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1266]~1194          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1214]~1178          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1162]~1163          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1110]~1149          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1058]~1135          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1006]~1121          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1007]~1120          ; 3       ;
; microc:micro1|memprog:mem_instr|mem~68                                                                                                    ; 3       ;
; microc:micro1|memprog:mem_instr|mem~6                                                                                                     ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2509]~2404          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2457]~2358          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2405]~2313          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2353]~2269          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2301]~2226          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2249]~2184          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2197]~2143          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2145]~2104          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2093]~2066          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2041]~2029          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1989]~1993          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1937]~1957          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1885]~1923          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1833]~1891          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1781]~1859          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1729]~1827          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1677]~1796          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1625]~1767          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1573]~1739          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1521]~1711          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1469]~1684          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1417]~1658          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1365]~1633          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1313]~1609          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1261]~1586          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1209]~1564          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1157]~1543          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1105]~1523          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1053]~1504          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1001]~1486          ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[949]~1469           ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[897]~1453           ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[845]~1438           ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[793]~1424           ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[741]~1410           ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[742]~1409           ; 3       ;
; Clk_generator:Generator|WideOr4~0                                                                                                         ; 3       ;
; Clk_generator:Generator|Decoder0~3                                                                                                        ; 3       ;
; Clk_generator:Generator|Decoder0~2                                                                                                        ; 3       ;
; I2C_AV_Config:u7|I2C_Controller:u0|SCLK                                                                                                   ; 3       ;
; AUDIO_DAC:u8|SIN_Cont[7]                                                                                                                  ; 3       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1113]~2490          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[848]~3179           ; 2       ;
; microc:micro1|alu:alu1|Add0~78                                                                                                            ; 2       ;
; microc:micro1|alu:alu1|Add0~77                                                                                                            ; 2       ;
; microc:micro1|alu:alu1|Add0~76                                                                                                            ; 2       ;
; microc:micro1|alu:alu1|Add0~75                                                                                                            ; 2       ;
; microc:micro1|alu:alu1|Add0~74                                                                                                            ; 2       ;
; microc:micro1|alu:alu1|Add0~73                                                                                                            ; 2       ;
; microc:micro1|alu:alu1|Add0~72                                                                                                            ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2557]~2457          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2568]~2456          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2569]~2455          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2570]~2454          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2571]~2453          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2572]~2452          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2573]~2451          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2574]~2450          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2575]~2449          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2576]~2448          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2577]~2447          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2578]~2446          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2579]~2445          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2580]~2444          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2581]~2443          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2582]~2442          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2583]~2441          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2584]~2440          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2585]~2439          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2586]~2438          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2587]~2437          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2588]~2436          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2589]~2435          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2590]~2434          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2591]~2433          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2592]~2432          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2593]~2431          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2594]~2430          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2595]~2429          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2596]~2428          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2597]~2427          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2505]~2426          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2516]~2425          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2517]~2424          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2518]~2423          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2519]~2422          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2520]~2421          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2521]~2420          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2522]~2419          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2523]~2418          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2524]~2417          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2525]~2416          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2526]~2415          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2527]~2414          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2528]~2413          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2529]~2412          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2530]~2411          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2531]~2410          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2532]~2409          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2533]~2408          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2534]~2407          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2535]~2406          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2536]~2405          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2537]~2404          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2538]~2403          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2539]~2402          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2540]~2401          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2541]~2400          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2542]~2399          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2543]~2398          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2544]~2397          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2453]~2396          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2464]~2395          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2465]~2394          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2466]~2393          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2467]~2392          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2468]~2391          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2469]~2390          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2470]~2389          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2471]~2388          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2472]~2387          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2473]~2386          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2474]~2385          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2475]~2384          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2476]~2383          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2477]~2382          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2478]~2381          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2479]~2380          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2480]~2379          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2481]~2378          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2482]~2377          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2483]~2376          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2484]~2375          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2485]~2374          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2486]~2373          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2487]~2372          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2488]~2371          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2489]~2370          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2490]~2369          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2491]~2368          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2401]~2367          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2412]~2366          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2413]~2365          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2414]~2364          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2415]~2363          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2416]~2362          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2417]~2361          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2418]~2360          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2419]~2359          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2420]~2358          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2421]~2357          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2422]~2356          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2423]~2355          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2424]~2354          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2425]~2353          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2426]~2352          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2427]~2351          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2428]~2350          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2429]~2349          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2430]~2348          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2431]~2347          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2432]~2346          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2433]~2345          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2434]~2344          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2435]~2343          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2436]~2342          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2437]~2341          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2438]~2340          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2349]~2339          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2360]~2338          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2361]~2337          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2362]~2336          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2363]~2335          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2364]~2334          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2365]~2333          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2366]~2332          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2367]~2331          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2368]~2330          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2369]~2329          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2370]~2328          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2371]~2327          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2372]~2326          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2373]~2325          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2374]~2324          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2375]~2323          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2376]~2322          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2377]~2321          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2378]~2320          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2379]~2319          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2380]~2318          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2381]~2317          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2382]~2316          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2383]~2315          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2384]~2314          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2385]~2313          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2297]~2312          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2308]~2311          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2309]~2310          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2310]~2309          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2311]~2308          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2312]~2307          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2313]~2306          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2314]~2305          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2315]~2304          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2316]~2303          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2317]~2302          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2318]~2301          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2319]~2300          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2320]~2299          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2321]~2298          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2322]~2297          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2323]~2296          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2324]~2295          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2325]~2294          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2326]~2293          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2327]~2292          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2328]~2291          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2329]~2290          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2330]~2289          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2331]~2288          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2332]~2287          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2245]~2286          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2256]~2285          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2257]~2284          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2258]~2283          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2259]~2282          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2260]~2281          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2261]~2280          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2262]~2279          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2263]~2278          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2264]~2277          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2265]~2276          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2266]~2275          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2267]~2274          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2268]~2273          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2269]~2272          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2270]~2271          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2271]~2270          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2272]~2269          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2273]~2268          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2274]~2267          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2275]~2266          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2276]~2265          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2277]~2264          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2278]~2263          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2279]~2262          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2193]~2261          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2204]~2260          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2205]~2259          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2206]~2258          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2207]~2257          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2208]~2256          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2209]~2255          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2210]~2254          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2211]~2253          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2212]~2252          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2213]~2251          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2214]~2250          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2215]~2249          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2216]~2248          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2217]~2247          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2218]~2246          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2219]~2245          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2220]~2244          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2221]~2243          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2222]~2242          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2223]~2241          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2224]~2240          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2225]~2239          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2226]~2238          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2141]~2237          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2152]~2236          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2153]~2235          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2154]~2234          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2155]~2233          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2156]~2232          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2157]~2231          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2158]~2230          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2159]~2229          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2160]~2228          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2161]~2227          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2162]~2226          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2163]~2225          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2164]~2224          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2165]~2223          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2166]~2222          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2167]~2221          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2168]~2220          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2169]~2219          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2170]~2218          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2171]~2217          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2172]~2216          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2173]~2215          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2089]~2214          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2100]~2213          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2101]~2212          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2102]~2211          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2103]~2210          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2104]~2209          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2105]~2208          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2106]~2207          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2107]~2206          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2108]~2205          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2109]~2204          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2110]~2203          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2111]~2202          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2112]~2201          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2113]~2200          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2114]~2199          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2115]~2198          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2116]~2197          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2117]~2196          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2118]~2195          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2119]~2194          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2120]~2193          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2037]~2192          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2048]~2191          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2049]~2190          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2050]~2189          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2051]~2188          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2052]~2187          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2053]~2186          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2054]~2185          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2055]~2184          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2056]~2183          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2057]~2182          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2058]~2181          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2059]~2180          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2060]~2179          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2061]~2178          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2062]~2177          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2063]~2176          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2064]~2175          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2065]~2174          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2066]~2173          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2067]~2172          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1985]~2171          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1996]~2170          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1997]~2169          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1998]~2168          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1999]~2167          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2000]~2166          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2001]~2165          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2002]~2164          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2003]~2163          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2004]~2162          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2005]~2161          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2006]~2160          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2007]~2159          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2008]~2158          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2009]~2157          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2010]~2156          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2011]~2155          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2012]~2154          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2013]~2153          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2014]~2152          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1933]~2151          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1944]~2150          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1945]~2149          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1946]~2148          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1947]~2147          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1948]~2146          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1949]~2145          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1950]~2144          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1951]~2143          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1952]~2142          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1953]~2141          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1954]~2140          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1955]~2139          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1956]~2138          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1957]~2137          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1958]~2136          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1959]~2135          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1960]~2134          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1961]~2133          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1881]~2132          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1892]~2131          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1893]~2130          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1894]~2129          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1895]~2128          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1896]~2127          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1897]~2126          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1898]~2125          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1899]~2124          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1900]~2123          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1901]~2122          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1902]~2121          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1903]~2120          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1904]~2119          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1905]~2118          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1906]~2117          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1907]~2116          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1908]~2115          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1829]~2114          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1840]~2113          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1841]~2112          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1842]~2111          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1843]~2110          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1844]~2109          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1845]~2108          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1846]~2107          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1847]~2106          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1848]~2105          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1849]~2104          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1850]~2103          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1851]~2102          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1852]~2101          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1853]~2100          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1854]~2099          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1855]~2098          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1777]~2097          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1788]~2096          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1789]~2095          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1790]~2094          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1791]~2093          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1792]~2092          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1793]~2091          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1794]~2090          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1795]~2089          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1796]~2088          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1797]~2087          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1798]~2086          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1799]~2085          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1800]~2084          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1801]~2083          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1802]~2082          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1725]~2081          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1736]~2080          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1737]~2079          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1738]~2078          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1739]~2077          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1740]~2076          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1741]~2075          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1742]~2074          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1743]~2073          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1744]~2072          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1745]~2071          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1746]~2070          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1747]~2069          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1748]~2068          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1749]~2067          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1673]~2066          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1684]~2065          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1685]~2064          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1686]~2063          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1687]~2062          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1688]~2061          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1689]~2060          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1690]~2059          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1691]~2058          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1692]~2057          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1693]~2056          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1694]~2055          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1695]~2054          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1696]~2053          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1621]~2052          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1632]~2051          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1633]~2050          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1634]~2049          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1635]~2048          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1636]~2047          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1637]~2046          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1638]~2045          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1639]~2044          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1640]~2043          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1641]~2042          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1642]~2041          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1643]~2040          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1569]~2039          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1580]~2038          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1581]~2037          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1582]~2036          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1583]~2035          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1584]~2034          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1585]~2033          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1586]~2032          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1587]~2031          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1588]~2030          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1589]~2029          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1590]~2028          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1517]~2027          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1528]~2026          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1529]~2025          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1530]~2024          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1531]~2023          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1532]~2022          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1533]~2021          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1534]~2020          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1535]~2019          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1536]~2018          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1537]~2017          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1465]~2016          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1476]~2015          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1477]~2014          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1478]~2013          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1479]~2012          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1480]~2011          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1481]~2010          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1482]~2009          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1483]~2008          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1484]~2007          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1413]~2006          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1424]~2005          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1425]~2004          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1426]~2003          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1427]~2002          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1428]~2001          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1429]~2000          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1430]~1999          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1431]~1998          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1361]~1997          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1372]~1996          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1373]~1995          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1374]~1994          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1375]~1993          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1376]~1992          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1377]~1991          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1378]~1990          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1309]~1989          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1320]~1988          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1321]~1987          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1322]~1986          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1323]~1985          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1324]~1984          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1325]~1983          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1257]~1982          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1268]~1981          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1269]~1980          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1270]~1979          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1271]~1978          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1272]~1977          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1205]~1976          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1216]~1975          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1217]~1974          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1218]~1973          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1219]~1972          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1153]~1971          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1164]~1970          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1165]~1969          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1166]~1968          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1101]~1967          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div0|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[1112]~1966          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2563]~3142          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2564]~3141          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2565]~3140          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2566]~3139          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2567]~3138          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2568]~3137          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2569]~3136          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2570]~3135          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2571]~3134          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2572]~3133          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2573]~3132          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2574]~3131          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2575]~3130          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2576]~3129          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2577]~3128          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2578]~3127          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2579]~3126          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2580]~3125          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2581]~3124          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2582]~3123          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2583]~3122          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2584]~3121          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2585]~3120          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2586]~3119          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2587]~3118          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2588]~3117          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2589]~3116          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2590]~3115          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2591]~3114          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2592]~3113          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2593]~3112          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2594]~3111          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2595]~3110          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2596]~3109          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2597]~3108          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2511]~3107          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2512]~3106          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2513]~3105          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2514]~3104          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2515]~3103          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2516]~3102          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2517]~3101          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2518]~3100          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2519]~3099          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2520]~3098          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2521]~3097          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2522]~3096          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2523]~3095          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2524]~3094          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2525]~3093          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2526]~3092          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2527]~3091          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2528]~3090          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2529]~3089          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2530]~3088          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2531]~3087          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2532]~3086          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2533]~3085          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2534]~3084          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2535]~3083          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2536]~3082          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2537]~3081          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2538]~3080          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2539]~3079          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2540]~3078          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2541]~3077          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2542]~3076          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2543]~3075          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2544]~3074          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2459]~3073          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2460]~3072          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2461]~3071          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2462]~3070          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2463]~3069          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2464]~3068          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2465]~3067          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2466]~3066          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2467]~3065          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2468]~3064          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2469]~3063          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2470]~3062          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2471]~3061          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2472]~3060          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2473]~3059          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2474]~3058          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2475]~3057          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2476]~3056          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2477]~3055          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2478]~3054          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2479]~3053          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2480]~3052          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2481]~3051          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2482]~3050          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2483]~3049          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2484]~3048          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2485]~3047          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2486]~3046          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2487]~3045          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2488]~3044          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2489]~3043          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2490]~3042          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2491]~3041          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2407]~3040          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2408]~3039          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2409]~3038          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2410]~3037          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2411]~3036          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2412]~3035          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2413]~3034          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2414]~3033          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2415]~3032          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2416]~3031          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2417]~3030          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2418]~3029          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2419]~3028          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2420]~3027          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2421]~3026          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2422]~3025          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2423]~3024          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2424]~3023          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2425]~3022          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2426]~3021          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2427]~3020          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2428]~3019          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2429]~3018          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2430]~3017          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2431]~3016          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2432]~3015          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2433]~3014          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2434]~3013          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2435]~3012          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2436]~3011          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2437]~3010          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2438]~3009          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2355]~3008          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2356]~3007          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2357]~3006          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2358]~3005          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2359]~3004          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2360]~3003          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2361]~3002          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2362]~3001          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2363]~3000          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2364]~2999          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2365]~2998          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2366]~2997          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2367]~2996          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2368]~2995          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2369]~2994          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2370]~2993          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2371]~2992          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2372]~2991          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2373]~2990          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2374]~2989          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2375]~2988          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2376]~2987          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2377]~2986          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2378]~2985          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2379]~2984          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2380]~2983          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2381]~2982          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2382]~2981          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2383]~2980          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2384]~2979          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2385]~2978          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2303]~2977          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2304]~2976          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2305]~2975          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2306]~2974          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2307]~2973          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2308]~2972          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2309]~2971          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2310]~2970          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2311]~2969          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2312]~2968          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2313]~2967          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2314]~2966          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2315]~2965          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2316]~2964          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2317]~2963          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2318]~2962          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2319]~2961          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2320]~2960          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2321]~2959          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2322]~2958          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2323]~2957          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2324]~2956          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2325]~2955          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2326]~2954          ; 2       ;
; AUDIO_DAC:u8|lpm_divide:Div1|lpm_divide_3gm:auto_generated|sign_div_unsign_dnh:divider|alt_u_div_s5f:divider|StageOut[2327]~2953          ; 2       ;
+-------------------------------------------------------------------------------------------------------------------------------------------+---------+


+-------------------------------------------------------+
; Other Routing Usage Summary                           ;
+-----------------------------+-------------------------+
; Other Routing Resource Type ; Usage                   ;
+-----------------------------+-------------------------+
; Block interconnects         ; 9,297 / 54,004 ( 17 % ) ;
; C16 interconnects           ; 35 / 2,100 ( 2 % )      ;
; C4 interconnects            ; 4,294 / 36,000 ( 12 % ) ;
; Direct links                ; 1,771 / 54,004 ( 3 % )  ;
; Global clocks               ; 7 / 16 ( 44 % )         ;
; Local interconnects         ; 1,659 / 18,752 ( 9 % )  ;
; R24 interconnects           ; 45 / 1,900 ( 2 % )      ;
; R4 interconnects            ; 4,528 / 46,920 ( 10 % ) ;
+-----------------------------+-------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 13.98) ; Number of LABs  (Total = 468) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 12                            ;
; 2                                           ; 8                             ;
; 3                                           ; 7                             ;
; 4                                           ; 10                            ;
; 5                                           ; 2                             ;
; 6                                           ; 4                             ;
; 7                                           ; 4                             ;
; 8                                           ; 11                            ;
; 9                                           ; 7                             ;
; 10                                          ; 5                             ;
; 11                                          ; 9                             ;
; 12                                          ; 10                            ;
; 13                                          ; 12                            ;
; 14                                          ; 12                            ;
; 15                                          ; 33                            ;
; 16                                          ; 322                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 0.23) ; Number of LABs  (Total = 468) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 20                            ;
; 1 Clock                            ; 48                            ;
; 1 Clock enable                     ; 9                             ;
; 1 Sync. clear                      ; 2                             ;
; 1 Sync. load                       ; 2                             ;
; 2 Clock enables                    ; 24                            ;
; 2 Clocks                           ; 1                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 14.14) ; Number of LABs  (Total = 468) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 3                             ;
; 1                                            ; 10                            ;
; 2                                            ; 11                            ;
; 3                                            ; 8                             ;
; 4                                            ; 10                            ;
; 5                                            ; 1                             ;
; 6                                            ; 6                             ;
; 7                                            ; 5                             ;
; 8                                            ; 12                            ;
; 9                                            ; 4                             ;
; 10                                           ; 5                             ;
; 11                                           ; 7                             ;
; 12                                           ; 11                            ;
; 13                                           ; 10                            ;
; 14                                           ; 16                            ;
; 15                                           ; 96                            ;
; 16                                           ; 220                           ;
; 17                                           ; 3                             ;
; 18                                           ; 4                             ;
; 19                                           ; 1                             ;
; 20                                           ; 5                             ;
; 21                                           ; 3                             ;
; 22                                           ; 1                             ;
; 23                                           ; 4                             ;
; 24                                           ; 2                             ;
; 25                                           ; 1                             ;
; 26                                           ; 2                             ;
; 27                                           ; 3                             ;
; 28                                           ; 2                             ;
; 29                                           ; 1                             ;
; 30                                           ; 1                             ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 11.80) ; Number of LABs  (Total = 468) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 4                             ;
; 1                                                ; 21                            ;
; 2                                                ; 12                            ;
; 3                                                ; 12                            ;
; 4                                                ; 15                            ;
; 5                                                ; 4                             ;
; 6                                                ; 8                             ;
; 7                                                ; 16                            ;
; 8                                                ; 23                            ;
; 9                                                ; 13                            ;
; 10                                               ; 19                            ;
; 11                                               ; 25                            ;
; 12                                               ; 26                            ;
; 13                                               ; 30                            ;
; 14                                               ; 32                            ;
; 15                                               ; 50                            ;
; 16                                               ; 155                           ;
; 17                                               ; 2                             ;
; 18                                               ; 0                             ;
; 19                                               ; 0                             ;
; 20                                               ; 0                             ;
; 21                                               ; 0                             ;
; 22                                               ; 1                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 19.16) ; Number of LABs  (Total = 468) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 5                             ;
; 3                                            ; 11                            ;
; 4                                            ; 7                             ;
; 5                                            ; 8                             ;
; 6                                            ; 8                             ;
; 7                                            ; 5                             ;
; 8                                            ; 7                             ;
; 9                                            ; 9                             ;
; 10                                           ; 14                            ;
; 11                                           ; 6                             ;
; 12                                           ; 11                            ;
; 13                                           ; 13                            ;
; 14                                           ; 7                             ;
; 15                                           ; 20                            ;
; 16                                           ; 19                            ;
; 17                                           ; 22                            ;
; 18                                           ; 43                            ;
; 19                                           ; 29                            ;
; 20                                           ; 40                            ;
; 21                                           ; 13                            ;
; 22                                           ; 25                            ;
; 23                                           ; 17                            ;
; 24                                           ; 17                            ;
; 25                                           ; 9                             ;
; 26                                           ; 16                            ;
; 27                                           ; 6                             ;
; 28                                           ; 11                            ;
; 29                                           ; 15                            ;
; 30                                           ; 8                             ;
; 31                                           ; 15                            ;
; 32                                           ; 1                             ;
; 33                                           ; 31                            ;
+----------------------------------------------+-------------------------------+


+-------------------------------------------------------------------------+
; Fitter Device Options                                                   ;
+----------------------------------------------+--------------------------+
; Option                                       ; Setting                  ;
+----------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR) ; Off                      ;
; Enable device-wide reset (DEV_CLRn)          ; Off                      ;
; Enable device-wide output enable (DEV_OE)    ; Off                      ;
; Enable INIT_DONE output                      ; Off                      ;
; Configuration scheme                         ; Active Serial            ;
; Error detection CRC                          ; Off                      ;
; nCEO                                         ; As output driving ground ;
; ASDO,nCSO                                    ; As input tri-stated      ;
; Reserve all unused pins                      ; As output driving ground ;
; Base pin-out file on sameframe device        ; Off                      ;
+----------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 12.1 Build 243 01/31/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Thu Jun 12 20:07:44 2014
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off MonocicloQuartus -c MonocicloQuartus
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP2C20F484C7 for design "MonocicloQuartus"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15564): Compensate clock of PLL "VGA_Audio_PLL:u3|altpll:altpll_component|pll" has been set to clock1
Info (15535): Implemented PLL "VGA_Audio_PLL:u3|altpll:altpll_component|pll" as Cyclone II PLL type
    Info (15099): Implementing clock multiplication of 2, clock division of 3, and phase shift of 0 degrees (0 ps) for VGA_Audio_PLL:u3|altpll:altpll_component|_clk1 port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP2C15AF484C7 is compatible
    Info (176445): Device EP2C35F484C7 is compatible
    Info (176445): Device EP2C50F484C7 is compatible
Info (169124): Fitter converted 3 user pins into dedicated programming pins
    Info (169125): Pin ~ASDO~ is reserved at location C4
    Info (169125): Pin ~nCSO~ is reserved at location C3
    Info (169125): Pin ~LVDS91p/nCEO~ is reserved at location W20
Critical Warning (169085): No exact pin location assignment(s) for 43 pins of 91 total pins
    Info (169086): Pin clk not assigned to an exact location on the device
    Info (169086): Pin d0_s[0] not assigned to an exact location on the device
    Info (169086): Pin d0_s[1] not assigned to an exact location on the device
    Info (169086): Pin d0_s[2] not assigned to an exact location on the device
    Info (169086): Pin d0_s[3] not assigned to an exact location on the device
    Info (169086): Pin d0_s[4] not assigned to an exact location on the device
    Info (169086): Pin d0_s[5] not assigned to an exact location on the device
    Info (169086): Pin d0_s[6] not assigned to an exact location on the device
    Info (169086): Pin d0_s[7] not assigned to an exact location on the device
    Info (169086): Pin d1_s[7] not assigned to an exact location on the device
    Info (169086): Pin d2_s[7] not assigned to an exact location on the device
    Info (169086): Pin d3_s[7] not assigned to an exact location on the device
    Info (169086): Pin KEY[0] not assigned to an exact location on the device
    Info (169086): Pin KEY[1] not assigned to an exact location on the device
    Info (169086): Pin KEY[2] not assigned to an exact location on the device
    Info (169086): Pin KEY[3] not assigned to an exact location on the device
    Info (169086): Pin SW[0] not assigned to an exact location on the device
    Info (169086): Pin SW[1] not assigned to an exact location on the device
    Info (169086): Pin SW[2] not assigned to an exact location on the device
    Info (169086): Pin SW[3] not assigned to an exact location on the device
    Info (169086): Pin SW[4] not assigned to an exact location on the device
    Info (169086): Pin SW[5] not assigned to an exact location on the device
    Info (169086): Pin SW[6] not assigned to an exact location on the device
    Info (169086): Pin SW[7] not assigned to an exact location on the device
    Info (169086): Pin SW[8] not assigned to an exact location on the device
    Info (169086): Pin SW[9] not assigned to an exact location on the device
    Info (169086): Pin d2_e[0] not assigned to an exact location on the device
    Info (169086): Pin d1_e[0] not assigned to an exact location on the device
    Info (169086): Pin d1_e[1] not assigned to an exact location on the device
    Info (169086): Pin d2_e[1] not assigned to an exact location on the device
    Info (169086): Pin d2_e[2] not assigned to an exact location on the device
    Info (169086): Pin d1_e[2] not assigned to an exact location on the device
    Info (169086): Pin d1_e[3] not assigned to an exact location on the device
    Info (169086): Pin d2_e[3] not assigned to an exact location on the device
    Info (169086): Pin d2_e[4] not assigned to an exact location on the device
    Info (169086): Pin d1_e[4] not assigned to an exact location on the device
    Info (169086): Pin d1_e[5] not assigned to an exact location on the device
    Info (169086): Pin d2_e[5] not assigned to an exact location on the device
    Info (169086): Pin d2_e[6] not assigned to an exact location on the device
    Info (169086): Pin d1_e[6] not assigned to an exact location on the device
    Info (169086): Pin d1_e[7] not assigned to an exact location on the device
    Info (169086): Pin d2_e[7] not assigned to an exact location on the device
    Info (169086): Pin d0_e[7] not assigned to an exact location on the device
Critical Warning (332012): Synopsys Design Constraints File file not found: 'MonocicloQuartus.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332144): No user constrained generated clocks found in the design
Info (332144): No user constrained base clocks found in the design
Info (332130): Timing requirements not specified -- quality metrics such as performance may be sacrificed to reduce compilation time.
Info (176353): Automatically promoted node VGA_Audio_PLL:u3|altpll:altpll_component|_clk1 (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G11
Info (176353): Automatically promoted node CLOCK_50 (placed in PIN L1 (CLK0, LVDSCLK0p, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G2
Info (176353): Automatically promoted node I2C_AV_Config:u7|mI2C_CTRL_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node I2C_AV_Config:u7|I2C_Controller:u0|I2C_SCLK~2
        Info (176357): Destination node I2C_AV_Config:u7|mI2C_CTRL_CLK~0
Info (176353): Automatically promoted node AUDIO_DAC:u8|LRCK_1X 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUDIO_DAC:u8|LRCK_1X~0
        Info (176357): Destination node AUD_DACLRCK
Info (176353): Automatically promoted node AUDIO_DAC:u8|oAUD_BCK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node AUD_BCLK
        Info (176357): Destination node AUDIO_DAC:u8|oAUD_BCK~0
Info (176353): Automatically promoted node reset (placed in PIN L2 (CLK1, LVDSCLK0n, Input))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node uc:uc1|WideOr5~3
        Info (176357): Destination node uc:uc1|WideOr3~1
        Info (176357): Destination node uc:uc1|Selector0~0
        Info (176357): Destination node uc:uc1|s_e~0
        Info (176357): Destination node microc:micro1|regfile:registros|regb~229
        Info (176357): Destination node microc:micro1|regfile:registros|regb~231
        Info (176357): Destination node microc:micro1|regfile:registros|regb~233
        Info (176357): Destination node microc:micro1|regfile:registros|regb~235
        Info (176357): Destination node microc:micro1|regfile:registros|regb~237
        Info (176357): Destination node microc:micro1|regfile:registros|regb~239
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node Clk_generator:Generator|WideOr0~6 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (176214): Statistics of I/O pins that need to be placed that use the same VCCIO and VREF, before I/O pin placement
    Info (176211): Number of I/O pins in group: 43 (unused VREF, 3.3V VCCIO, 32 input, 11 output, 0 bidirectional)
        Info (176212): I/O standards used: 3.3-V LVTTL.
Info (176215): I/O bank details before I/O pin placement
    Info (176214): Statistics of I/O banks
        Info (176213): I/O bank number 1 does not use VREF pins and has undetermined VCCIO pins. 1 total pin(s) used --  40 pins available
        Info (176213): I/O bank number 2 does not use VREF pins and has 3.3V VCCIO pins. 32 total pin(s) used --  1 pins available
        Info (176213): I/O bank number 3 does not use VREF pins and has 3.3V VCCIO pins. 8 total pin(s) used --  35 pins available
        Info (176213): I/O bank number 4 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 5 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  37 pins available
        Info (176213): I/O bank number 6 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  34 pins available
        Info (176213): I/O bank number 7 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  38 pins available
        Info (176213): I/O bank number 8 does not use VREF pins and has undetermined VCCIO pins. 2 total pin(s) used --  41 pins available
Warning (15064): PLL "VGA_Audio_PLL:u3|altpll:altpll_component|pll" output port clk[1] feeds output pin "AUD_XCK" via non-dedicated routing -- jitter performance depends on switching rate of other design elements. Use PLL dedicated clock outputs to ensure jitter performance
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCDAT"
    Warning (15710): Ignored I/O standard assignment to node "AUD_ADCLRCK"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "AUD_ADCDAT" is assigned to location or region, but does not exist in design
    Warning (15706): Node "AUD_ADCLRCK" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:04
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:05
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:29
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 8% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 18% of the available device resources in the region that extends from location X25_Y14 to location X37_Y27
Info (170194): Fitter routing operations ending: elapsed time is 00:00:14
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (306004): Started post-fitting delay annotation
Warning (306006): Found 38 output pins without output pin load capacitance assignment
    Info (306007): Pin "I2C_SDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_BCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d0_s[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d0_s[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d0_s[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d0_s[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d0_s[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d0_s[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d0_s[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d0_s[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d1_s[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d1_s[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d1_s[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d1_s[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d1_s[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d1_s[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d1_s[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d1_s[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d2_s[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d2_s[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d2_s[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d2_s[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d2_s[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d2_s[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d2_s[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d2_s[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d3_s[0]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d3_s[1]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d3_s[2]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d3_s[3]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d3_s[4]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d3_s[5]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d3_s[6]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "d3_s[7]" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "I2C_SCLK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACLRCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_DACDAT" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
    Info (306007): Pin "AUD_XCK" has no specified output pin load capacitance -- assuming default load capacitance of 0 pF for timing analysis
Info (306005): Delay annotation completed successfully
Info (306004): Started post-fitting delay annotation
Info (306005): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:09
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169064): Following 1 pins have no output enable or a GND or VCC output enable - later changes to this connectivity may change fitting results
    Info (169065): Pin AUD_BCLK has a permanently enabled output enable
Warning (169174): The Reserve All Unused Pins setting has not been specified, and will default to 'As output driving ground'.
Info (144001): Generated suppressed messages file /home/alumno/Descargas/MONOCICLO_LIBRE/QuartusProject/output_files/MonocicloQuartus.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 16 warnings
    Info: Peak virtual memory: 450 megabytes
    Info: Processing ended: Thu Jun 12 20:08:57 2014
    Info: Elapsed time: 00:01:13
    Info: Total CPU time (on all processors): 00:01:12


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in /home/alumno/Descargas/MONOCICLO_LIBRE/QuartusProject/output_files/MonocicloQuartus.fit.smsg.


