# ProjectVHDL-Reti_Logiche_2023
## Prova Finale (Progetto di Reti Logiche) - A.A. 2022/2023
La specifica della *Prova Finale (Progetto di Reti Logiche)* per l’Anno Accademico 2022/2023 chiede di implementare un *modulo HW* (descritto in VHDL) che si interfacci con una memoria e che rispetti le indicazioni riportate nella seguente specifica.

### Descrizione del Sistema
Ad elevato livello di astrazione, il sistema:

- Riceve indicazioni circa una *locazione di memoria*, il cui contenuto deve essere indirizzato verso un *canale di uscita* fra i quattro disponibili.
- Le indicazioni circa il *canale da utilizzare* e *l’indirizzo di memoria* a cui accedere vengono forniti mediante un *ingresso seriale da un bit*.
- Le *uscite del sistema*, ovvero i succitati canali, forniscono tutti i bit della parola di memoria in *parallelo*.

### Componenti del gruppo
- [__Chiara Fossà__](https://github.com/keira-ph)
- [__Marina Mastroleo__](https://github.com/MarinaMastroleo)

### Materiale

- [Specifica](https://github.com/keira-ph/ProjectVHDL-Reti_Logiche_22-23/blob/main/PFRL_Specifica_22_23%20V0.0.pdf)

- [Regole](https://github.com/keira-ph/ProjectVHDL-Reti_Logiche_22-23/blob/main/PFRL_Regole_22_23%20V0.0.pdf)

- [Codice](https://github.com/keira-ph/ProjectVHDL-Reti_Logiche_22-23/blob/main/Project_Code.vhd)

- [Report](https://github.com/keira-ph/ProjectVHDL-Reti_Logiche_22-23/blob/main/Report-Progetto-VHDL.pdf)

- [Testbench](https://github.com/keira-ph/ProjectVHDL-Reti_Logiche_22-23/tree/main/testbench)
