<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:14:03.143</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2020.11.19</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2022-7023815</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal>등록결정(일반)</finalDisposal><inventionTitle>타임스탬프 카운터를 동기화하기 위한 방법 및 장치</inventionTitle><inventionTitleEng>METHOD AND APPARATUS FOR SYNCHRONIZING THE TIME STAMP COUNTER</inventionTitleEng><openDate>2022.08.23</openDate><openNumber>10-2022-0117271</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2023.11.13</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2022.07.11</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>G06F 1/12</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2019.01.01)</ipcDate><ipcNumber>G06F 1/324</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 컴퓨터 시스템에서 프로세서 코어와 연관된 타임 스탬프 카운터(TSC)를 동기화하는 방법 및 장치는 프로세서 코어와 연관된 TSC를 TSC들의 계층의 적어도 하나의 다른 TSC와 동기화함으로써 프로세서 코어와 연관된 TSC를 초기화하는 단계를 포함한다. 하나 이상의 프로세서 코어들은 전원이 차단되어 있다. 하나 이상의 프로세서 코어들의 전원을 켤 때, 프로세서 코어와 연관된 TSC는 TSC들의 계층의 적어도 하나의 다른 TSC와 동기화된다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2021.06.24</internationOpenDate><internationOpenNumber>WO2021126462</internationOpenNumber><internationalApplicationDate>2020.11.19</internationalApplicationDate><internationalApplicationNumber>PCT/US2020/061370</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 컴퓨터 시스템(computer system)에서 제1 프로세서 코어(processor core)와 연관된 타임 스탬프 카운터(TSC)를 동기화하는 방법에 있어서,상기 프로세서 코어와 연관된 상기 TSC를 TSC들의 계층(hierarchy)의 적어도 하나의 다른 TSC와 동기화함으로써 상기 프로세서 코어와 연관된 상기 TSC를 초기화하는 단계;상기 제1 프로세서 코어를 포함하는 하나 이상의 프로세서 코어들의 전원을 차단하는 단계; 및상기 제1 프로세서 코어를 포함하는 상기 하나 이상의 프로세서 코어들의 전원을 켤 때, 상기 프로세서 코어와 연관된 상기 TSC를 상기 TSC들의 계층의 상기 적어도 하나의 다른 TSC와 동기화하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 프로세서 코어의 전원을 차단할 때 상기 프로세서 코어와 연관된 상기 TSC에 대한 업데이트를 비활성화하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제2항에 있어서, 상기 제1 프로세서 코어의 전원을 차단할 때 TSC 오프셋 값을 저장하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 프로세서 코어의 전원을 켤 때 상기 프로세서 코어와 연관된 상기 TSC에 대한 업데이트를 활성화하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 프로세서 코어와 연관된 상기 TSC에 상기 TSC 오프셋 값을 추가하여 상기 제1 프로세서 코어의 전원을 켤 때 상기 프로세서 코어와 연관된 상기 TSC를 상기 TSC들의 계층의 상기 적어도 하나의 다른 TSC와 동기화하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 TSC 오프셋 값이 추가될 때까지 상기 프로세서 코어와 연관된 상기 TSC에 대한 업데이트를 지연시키는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서, 상기 TSC들의 계층의 상기 적어도 하나의 다른 TSC는 각각 복수의 프로세서 코어들과 연관된 복수의 TSC들과 통신하는 다이-레벨(die-level) TSC인, 방법.</claim></claimInfo><claimInfo><claim>8. 제7항에 있어서, 상기 다이-레벨 TSC는 항상 전원이 켜져 있는 마스터 TSC와 통신하는, 방법.</claim></claimInfo><claimInfo><claim>9. 제8항에 있어서, 상기 다이-레벨 TSC는 상기 마스터 TSC로부터 상기 TSC 오프셋을 수신하고, 상기 TSC 오프셋을 상기 복수의 코어들과 연관된 상기 TSC들에 통신하는, 방법.</claim></claimInfo><claimInfo><claim>10. 컴퓨터 시스템에서 타임 스탬프 카운터(TSC)를 동기화하는 장치에 있어서,복수의 프로세서 코어들을 포함하는 프로세서 다이;상기 복수의 프로세서 코어들 중 제1 프로세서 코어와 연관된 제1 TSC; 및상기 제1 TSC와 통신하는 TSC들의 계층의 제2 TSC를 포함하고,상기 제1 TSC는 상기 제1 TSC를 상기 제2 TSC와 동기화함으로써 초기화되고;전원을 차단한 후, 상기 제1 프로세서 코어를 포함하는 상기 하나 이상의 프로세서 코어들의 전원을 켤 때, 상기 제1 프로세서 코어와 연관된 상기 제1 TSC를 상기 TSC들의 계층의 상기 제2 TSC와 동기화하는, 장치.</claim></claimInfo><claimInfo><claim>11. 제10항에 있어서, 전원을 차단할 때 상기 제1 프로세서 코어와 연관된 상기 TSC에 대한 업데이트가 비활성화되는, 장치.</claim></claimInfo><claimInfo><claim>12. 제11항에 있어서, 전원을 차단할 때 TSC 오프셋 값이 저장되는, 장치.</claim></claimInfo><claimInfo><claim>13. 제12항에 있어서, 전원을 켤 때 상기 제1 프로세서 코어와 연관된 상기 TSC에 대한 업데이트가 활성화되는, 장치.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제1 프로세서 코어와 연관된 상기 TSC에 상기 TSC 오프셋 값이 추가되어 전원을 켤 때 상기 제1 프로세서 코어와 연관된 상기 TSC를 상기 TSC들의 계층의 상기 적어도 하나의 다른 TSC와 동기화하는, 장치.</claim></claimInfo><claimInfo><claim>15. 제14항에 있어서, 상기 TSC 오프셋 값이 추가될 때까지 상기 제1 프로세서 코어와 연관된 상기 TSC에 대한 업데이트가 지연되는, 장치.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 TSC들의 계층의 상기 제2 TSC는 상기 제1 TSC 및 각각 복수의 프로세서 코어들과 연관된 복수의 TSC들과 통신하는 다이-레벨 TSC인, 장치.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 다이 레벨 TSC와 통신하는 마스터 TSC를 더 포함하는, 장치.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 마스터 TSC는 항상 전원이 켜져 있는 상태에 있는, 장치.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 다이-레벨 TSC는 상기 마스터 TSC로부터 상기 TSC 오프셋을 수신하고, 상기 TSC 오프셋을 상기 제1 TSC 및 상기 복수의 코어들과 연관된 상기 TSC들에 통신하는, 장치.</claim></claimInfo><claimInfo><claim>20. 컴퓨터 시스템에서 제1 프로세서 코어와 연관된 타임 스탬프 카운터(TSC)를 동기화하기 위한 비일시적 컴퓨터 판독 가능 매체로서, 상기 비일시적 컴퓨터 판독 가능 매체는 그에 기록된 명령어를 갖고, 상기 명령어는, 프로세서에 의해 실행될 때, 상기 프로세서로 하여금:상기 제1 프로세서 코어와 연관된 상기 TSC를 TSC들의 계층의 적어도 하나의 다른 TSC와 동기화함으로써 상기 제1 프로세서 코어와 연관된 상기 TSC를 초기화하는 단계;상기 제1 프로세서 코어를 포함하는 하나 이상의 프로세서 코어들의 전원을 차단하는 단계; 및상기 제1 프로세서 코어를 포함하는 상기 하나 이상의 프로세서 코어들의 전원을 켤 때, 상기 제1 프로세서 코어와 연관된 상기 TSC를 상기 TSC들의 계층의 상기 적어도 하나의 다른 TSC와 동기화하는 단계를 포함하는 동작을 수행하게 하는, 비일시적 컴퓨터 판독 가능 매체.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 캘리포니아 ***** 산타 클라라 어거스틴 드라이브 ****</address><code>519990237329</code><country>미국</country><engName>ADVANCED MICRO DEVICES, INC.</engName><name>어드밴스드 마이크로 디바이시즈, 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 콜로라도 ***** 포트 콜린스 스위트 *** 이...</address><code> </code><country> </country><engName>MEHRA, Amitabh</engName><name>메흐라 아미타브</name></inventorInfo><inventorInfo><address>미국 콜로라도 ***** 포트 콜린스 스위트 *** 이...</address><code> </code><country> </country><engName>DAHLE, David M.</engName><name>달레 데이비드 엠.</name></inventorInfo><inventorInfo><address>미국 콜로라도 ***** 포트 콜린스 스위트 *** 이...</address><code> </code><country> </country><engName>BORN, Richard M.</engName><name>본 리차드 엠.</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울 강남구 강남대로 *** (논현동) *-*F(박장원특허법률사무소)</address><code>919980002023</code><country>대한민국</country><engName>PARK, Jang Won</engName><name>박장원</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2019.12.19</priorityApplicationDate><priorityApplicationNumber>16/721,886</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2022.07.11</receiptDate><receiptNumber>1-1-2022-0719953-02</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2022.07.22</receiptDate><receiptNumber>1-5-2022-0109779-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2023.11.13</receiptDate><receiptNumber>1-1-2023-1253050-50</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.02.12</receiptDate><receiptNumber>9-5-2025-0146721-93</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.04.11</receiptDate><receiptNumber>1-1-2025-0412822-77</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[거절이유 등 통지에 따른 의견]의견서·답변서·소명서</documentName><receiptDate>2025.04.11</receiptDate><receiptNumber>1-1-2025-0412821-21</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Decision to grant</documentEngName><documentName>등록결정서</documentName><receiptDate>2025.10.20</receiptDate><receiptNumber>9-5-2025-1009210-73</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020227023815.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c9323630666477480b7618453b76151720154c3a7efa4567d366934f59b984cf5885ed3a6f44e72597410b821f513a30dff4c513b07c8466834</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfe35eb336ffe7d232b94952175d1648df500bd752caee3e782675ffbfbb88d895829cc4374cb9adc682187cc7b83c7d8de7983aa2a608173b</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>