
Master.elf:     file format elf32-avr

Sections:
Idx Name          Size      VMA       LMA       File off  Algn
  0 .text         00000064  00000000  00000000  00000054  2**1
                  CONTENTS, ALLOC, LOAD, READONLY, CODE
  1 .data         00000000  00800060  00800060  000000b8  2**0
                  CONTENTS, ALLOC, LOAD, DATA
  2 .comment      00000030  00000000  00000000  000000b8  2**0
                  CONTENTS, READONLY
  3 .note.gnu.avr.deviceinfo 0000003c  00000000  00000000  000000e8  2**2
                  CONTENTS, READONLY
  4 .debug_aranges 00000050  00000000  00000000  00000124  2**0
                  CONTENTS, READONLY, DEBUGGING
  5 .debug_info   00000246  00000000  00000000  00000174  2**0
                  CONTENTS, READONLY, DEBUGGING
  6 .debug_abbrev 00000191  00000000  00000000  000003ba  2**0
                  CONTENTS, READONLY, DEBUGGING
  7 .debug_line   00000124  00000000  00000000  0000054b  2**0
                  CONTENTS, READONLY, DEBUGGING
  8 .debug_frame  00000094  00000000  00000000  00000670  2**2
                  CONTENTS, READONLY, DEBUGGING
  9 .debug_str    00000166  00000000  00000000  00000704  2**0
                  CONTENTS, READONLY, DEBUGGING
 10 .debug_loc    00000073  00000000  00000000  0000086a  2**0
                  CONTENTS, READONLY, DEBUGGING
 11 .debug_ranges 00000040  00000000  00000000  000008dd  2**0
                  CONTENTS, READONLY, DEBUGGING

Disassembly of section .text:

00000000 <__vectors>:
   0:	12 c0       	rjmp	.+36     	; 0x26 <__ctors_end>
   2:	19 c0       	rjmp	.+50     	; 0x36 <__bad_interrupt>
   4:	18 c0       	rjmp	.+48     	; 0x36 <__bad_interrupt>
   6:	17 c0       	rjmp	.+46     	; 0x36 <__bad_interrupt>
   8:	16 c0       	rjmp	.+44     	; 0x36 <__bad_interrupt>
   a:	15 c0       	rjmp	.+42     	; 0x36 <__bad_interrupt>
   c:	14 c0       	rjmp	.+40     	; 0x36 <__bad_interrupt>
   e:	13 c0       	rjmp	.+38     	; 0x36 <__bad_interrupt>
  10:	12 c0       	rjmp	.+36     	; 0x36 <__bad_interrupt>
  12:	11 c0       	rjmp	.+34     	; 0x36 <__bad_interrupt>
  14:	10 c0       	rjmp	.+32     	; 0x36 <__bad_interrupt>
  16:	0f c0       	rjmp	.+30     	; 0x36 <__bad_interrupt>
  18:	0e c0       	rjmp	.+28     	; 0x36 <__bad_interrupt>
  1a:	0d c0       	rjmp	.+26     	; 0x36 <__bad_interrupt>
  1c:	0c c0       	rjmp	.+24     	; 0x36 <__bad_interrupt>
  1e:	0b c0       	rjmp	.+22     	; 0x36 <__bad_interrupt>
  20:	0a c0       	rjmp	.+20     	; 0x36 <__bad_interrupt>
  22:	09 c0       	rjmp	.+18     	; 0x36 <__bad_interrupt>
  24:	08 c0       	rjmp	.+16     	; 0x36 <__bad_interrupt>

00000026 <__ctors_end>:
  26:	11 24       	eor	r1, r1
  28:	1f be       	out	0x3f, r1	; 63
  2a:	cf e5       	ldi	r28, 0x5F	; 95
  2c:	d4 e0       	ldi	r29, 0x04	; 4
  2e:	de bf       	out	0x3e, r29	; 62
  30:	cd bf       	out	0x3d, r28	; 61
  32:	0b d0       	rcall	.+22     	; 0x4a <main>
  34:	15 c0       	rjmp	.+42     	; 0x60 <_exit>

00000036 <__bad_interrupt>:
  36:	e4 cf       	rjmp	.-56     	; 0x0 <__vectors>

00000038 <spi_mi>:

/* SPI master initialize */
void spi_mi()
{
	/* Set MOSI and SCK output, all others input */
	DDR_SPI = (1 << DD_MOSI) | (1 << DD_SCK);
  38:	88 e2       	ldi	r24, 0x28	; 40
  3a:	87 bb       	out	0x17, r24	; 23
	/* Enable SPI, Master, set clock rate fck/16 */
	SPCR = (1 << SPE) | (1 << MSTR) | (1 << SPR0);
  3c:	81 e5       	ldi	r24, 0x51	; 81
  3e:	8d b9       	out	0x0d, r24	; 13
  40:	08 95       	ret

00000042 <spi_msd>:

/* SPI master send data */
void spi_msd(char data)
{
	/* Start transmission */
	SPDR = data;
  42:	8f b9       	out	0x0f, r24	; 15
	/* Wait for transmission complete */
	while(!(SPSR & (1 << SPIF)));
  44:	77 9b       	sbis	0x0e, 7	; 14
  46:	fe cf       	rjmp	.-4      	; 0x44 <spi_msd+0x2>
}
  48:	08 95       	ret

0000004a <main>:
	}
}

int main()
{
	spi_mi();
  4a:	f6 df       	rcall	.-20     	; 0x38 <spi_mi>
	{
		*reg |= (1 << pos);
	}
	else
	{
		*reg &= ~(1 << pos);
  4c:	a0 98       	cbi	0x14, 0	; 20

void write_reg(volatile uint8_t *reg, char value, char pos)
{
	if (value)
	{
		*reg |= (1 << pos);
  4e:	a8 9a       	sbi	0x15, 0	; 21
	write_reg(&DDRC, 0, 0);
	write_reg(&PORTC, 1, 0);
	while (1)
	{
		char input = read_reg(PINC, 0);
		if (input == 0)
  50:	98 99       	sbic	0x13, 0	; 19
  52:	03 c0       	rjmp	.+6      	; 0x5a <main+0x10>
		{
			spi_msd(0xFF);
  54:	8f ef       	ldi	r24, 0xFF	; 255
  56:	f5 df       	rcall	.-22     	; 0x42 <spi_msd>
  58:	fb cf       	rjmp	.-10     	; 0x50 <main+0x6>
		}
		else
		{
			spi_msd(0x00);
  5a:	80 e0       	ldi	r24, 0x00	; 0
  5c:	f2 df       	rcall	.-28     	; 0x42 <spi_msd>
  5e:	f8 cf       	rjmp	.-16     	; 0x50 <main+0x6>

00000060 <_exit>:
  60:	f8 94       	cli

00000062 <__stop_program>:
  62:	ff cf       	rjmp	.-2      	; 0x62 <__stop_program>
