 <!DOCTYPE html>
<html lang="zh-CN">
  <head>
    <meta charset="utf-8">
    <meta name="viewport" content="width=device-width, initial-scale=1" />
    <title>康文昌的在线HTML 教学小工具</title>
    <style>  
      body {
        margin: 0;
      }
    </style>
  </head>
  <body>
	  <div style="
    background-color: #B0E0E6;
    text-align:center;
    padding:20px">
    <img src="https://s21.ax1x.com/2024/10/17/pANTKfO.jpg" alt="202410360304" width="90px" height="90px"
    </div>
    <div style="
    background-color:#008B8B">
    <p style="font-size:30px;
    background-color:#E9967A">个人简历</p>
    <p style="text-align:left">李凌蔚
    <p style="text-align:left "> 专业：通信工程
    <p style="text-align:left"> 毕业院校：三峡大学</p>
    <p style="text-align:left"> 电话：18008640966</p>
    <p style="text-align:left">  Email:3381710946@qq.com</p>
    <p style="
    font-size:20px;
    text-align:left;
     background-color:#6A6AFF">技能特长</p>
    <p style="text-align:left ">1. 精通 VHDL/Verilog HDL 硬件描述语言，对其语法结构、语义规则和底层逻辑原理有深入且透彻的理解。能够凭借扎实的逻辑设计基础，独立完成复杂数字电路的构思、设计与实现。无论是处理高速并行的数据传输，还是构建对时序要求极为严苛的控制逻辑，都能以精湛的技艺确保设计的准确性、高效性和稳定性。在面对复杂的设计难题时，能够灵活运用各种设计技巧和优化策略，最大程度地提升电路性能，降低资源消耗。
    <p style="text-align:left ">2. 拥有丰富且深厚的 FPGA 系统设计经验和大量成功的项目开发经历。对 FPGA 开发的全流程了然于心，在需求分析阶段，能够与团队成员和客户进行高效、深入的沟通，精准捕捉项目的核心需求和关键性能指标。在代码编写时，严格遵循业界最佳实践和代码规范，所编写的代码不仅具备高度的可读性和可维护性，还充分考虑了资源利用效率和性能优化。在功能仿真阶段，熟练运用先进的仿真工具和技术，对设计进行全面、细致且多角度的验证，能够迅速、准确地发现潜在的功能缺陷和时序问题，并及时提供有效的解决方案。在综合布线环节，依据丰富的经验和对硬件结构的深刻理解，制定出科学合理的布线策略，以实现最优的资源分配和性能表现。在板级调试阶段，凭借敏锐的故障洞察能力和扎实的问题解决能力，能够迅速定位并解决在实际硬件环境中出现的各种复杂问题，确保系统稳定可靠地运行，达到甚至超越预期的性能指标。
    <p style="
    font-size:20px;
    text-align:left;
    background-color:#6A6AFF ">项目经历</p>
    <p style="text-align:left">1. 基于 FPGA 的 DDS 信号发生器：负责整个系统的架构设计和核心模块的开发。通过深入研究 DDS 原理，运用 VHDL 语言实现了高精度、高频率稳定度的正弦波、方波和三角波等多种信号输出。在项目中，对相位累加器、波形存储器和数模转换控制逻辑进行了精心优化，有效提高了信号的质量和频率分辨率。经过严格的测试和调试，该信号发生器在实际应用中表现出色，满足了特定的工程需求。
    <p style="text-align:left">2. 基于 FPGA 的示波器：主导了该示波器系统的 FPGA 逻辑设计。实现了高速数据采集、触发控制和波形显示等关键功能。运用 Verilog HDL 语言设计了先进先出缓存、触发判断逻辑和数据处理模块，确保了示波器能够准确捕捉和显示瞬态信号。在项目过程中，解决了数据同步、存储深度和显示刷新率等一系列技术难题，使示波器具备了优异的性能和良好的用户体验。
    <p style="text-align:left">3. 基于 FPGA 的电子相册：承担了电子相册系统的 FPGA 开发工作。设计并实现了图像存储与读取、显示控制和用户交互等功能模块。利用硬件描述语言优化了图像数据的传输和处理流程，提高了相册的切换速度和显示效果。同时，还参与了系统的整体调试和优化，确保电子相册在不同的硬件平台上稳定运行，为用户提供了流畅、便捷的使用体验。
    <p style="
    font-size:20px;
    text-align:left;
    background-color:#6A6AFF ">科研经历
    <p style="text-align:left">基于深度学习的工业产品质量检测
    <p style="text-align:left">在该项目中，作为核心成员负责基于 FPGA 的硬件加速模块设计与实现。通过深入研究深度学习算法在质量检测中的应用，将复杂的计算任务映射到 FPGA 平台上。
    运用 VHDL/Verilog HDL 语言，优化了卷积神经网络的硬件实现架构，提高了计算效率和并行处理能力。参与了数据采集与预处理环节，确保输入数据的准确性和有效性。
    在系统集成阶段，与软件团队紧密合作，解决了硬件与软件的接口兼容性问题，实现了高效的协同工作。经过反复测试与优化，所设计的 FPGA 加速模块显著提高了工业产品质量检测的速度和准确性，为项目的成功应用提供了关键的技术支持。
    <p style="
    font-size:20px;
    text-align:left;
    background-color:#6A6AFF">获奖情况</p>
    <p style="text-align:left">FPGA创新大赛一等奖
    <p style="
    font-size:20px;
    text-align:left;
    background-color:#6A6AFF">技能证书
    <p style="text-align:left">Altium应用电子设计认证证书 / PCB Layout
    <p style="
    font-size:20px;
    text-align:left;
    background-color:#6A6AFF">所获荣誉
    <p style="text-align:left"> 优秀班干部
    <p style="text-align:left"> 优秀学生党员
    <p style="
    font-size:20px;
    text-align:left;
    background-color:#6A6AFF">自我评价
    <p style="text-align:left">在 FPGA 相关领域，我具备扎实的基础。课程成绩优异，对 FPGA 的原理、架构和应用有深入的理解。通过系统的学习，熟练掌握了 VHDL/Verilog HDL 硬件描述语言，以及相关的数字电路、模拟电路等知识。
    时，我的能力全面。参与了众多项目，涵盖软件、硬件以及软硬件结合的开发。在软件方面，能够熟练运用开发工具进行逻辑设计和功能仿真；在硬件方面，熟悉 PCB 布线和电路调试；在软硬件结合的项目中，善于协调资源，实现系统的优化和整合。这些经历使我在面对复杂的 FPGA 工程问题时，能够从多个角度思考，提出创新且有效的解决方案。
    </p>
    </div>
    <div style="
    background-color: #B0E0E6; 
    text-align:center;
    padding:20px
    font-size:12px
    ">
    <p>我的网站</p></div>
  </body>
</html>
