# SoC Manual ディレクトリ概要

このディレクトリは、AITL構想に基づくSoC設計マニュアル「AITL_SoC_Design_Manual_v1.0」と関連資源をまとめたものです。

## ディレクトリ構成

- `AITL_SoC_Design_Manual_v1.0.md`  
  本マニュアルのMarkdownファイル。AITLの3層モデルを統合したSoC設計フローを体系的に解説しています。

- `figures/`  
  マニュアルや資料で使用する図表（PNG形式）を格納しています。  
  例：3層モデルの概要図、信号フロー図、Simulinkモデル構成図など。

- `models/`  
  SimulinkおよびMATLABのモデルファイル（`.slx`）を保存しています。  
  制御層やセンサ動作モデルのシミュレーションに利用可能です。

- `hdl/`  
  HDL（Verilog/VHDL）コードを格納。Simulink HDL Coderで生成したコードや手書きの制御ロジックが含まれます。

- `data/`  
  センサログデータや制御入力のサンプルトレースファイルを置いています。シミュレーションや動作検証に使用可能です。

- `json-dsl/`  
  LLMの出力として想定される中間表現（DSL）定義や具体例のJSONファイルを格納。  
  制御層への命令伝達に用います。

## 利用方法

1. マニュアル本文を参照し、SoC設計の全体像を理解してください。  
2. `models/` と `hdl/` のファイルは設計のベースモデルおよび実装例として活用可能です。  
3. `figures/` 内の画像はマニュアル内やプレゼン資料での視覚的理解を助けます。  
4. `json-dsl/` の命令形式はLLMと制御層のインターフェース実装時の参考にしてください。

---

本ディレクトリの改善提案やファイル追加は、GitHub上でプルリクエストを歓迎します。

---

Samizo AITL Lab  
2025年6月
