TimeQuest Timing Analyzer report for divisor1hz4hz
Sun Sep 22 14:26:08 2024
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1000mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1000mV 85C Model Setup Summary
  8. Slow 1000mV 85C Model Hold Summary
  9. Slow 1000mV 85C Model Recovery Summary
 10. Slow 1000mV 85C Model Removal Summary
 11. Slow 1000mV 85C Model Minimum Pulse Width Summary
 12. Slow 1000mV 85C Model Setup: 'CLK'
 13. Slow 1000mV 85C Model Hold: 'CLK'
 14. Slow 1000mV 85C Model Minimum Pulse Width: 'CLK'
 15. Clock to Output Times
 16. Minimum Clock to Output Times
 17. Slow 1000mV 85C Model Metastability Report
 18. Slow 1000mV 0C Model Fmax Summary
 19. Slow 1000mV 0C Model Setup Summary
 20. Slow 1000mV 0C Model Hold Summary
 21. Slow 1000mV 0C Model Recovery Summary
 22. Slow 1000mV 0C Model Removal Summary
 23. Slow 1000mV 0C Model Minimum Pulse Width Summary
 24. Slow 1000mV 0C Model Setup: 'CLK'
 25. Slow 1000mV 0C Model Hold: 'CLK'
 26. Slow 1000mV 0C Model Minimum Pulse Width: 'CLK'
 27. Clock to Output Times
 28. Minimum Clock to Output Times
 29. Slow 1000mV 0C Model Metastability Report
 30. Fast 1000mV 0C Model Setup Summary
 31. Fast 1000mV 0C Model Hold Summary
 32. Fast 1000mV 0C Model Recovery Summary
 33. Fast 1000mV 0C Model Removal Summary
 34. Fast 1000mV 0C Model Minimum Pulse Width Summary
 35. Fast 1000mV 0C Model Setup: 'CLK'
 36. Fast 1000mV 0C Model Hold: 'CLK'
 37. Fast 1000mV 0C Model Minimum Pulse Width: 'CLK'
 38. Clock to Output Times
 39. Minimum Clock to Output Times
 40. Fast 1000mV 0C Model Metastability Report
 41. Multicorner Timing Analysis Summary
 42. Clock to Output Times
 43. Minimum Clock to Output Times
 44. Board Trace Model Assignments
 45. Input Transition Times
 46. Signal Integrity Metrics (Slow 1000mv 0c Model)
 47. Signal Integrity Metrics (Slow 1000mv 85c Model)
 48. Signal Integrity Metrics (Fast 1000mv 0c Model)
 49. Setup Transfers
 50. Hold Transfers
 51. Report TCCS
 52. Report RSKM
 53. Unconstrained Paths
 54. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; divisor1hz4hz                                      ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE6E22C8L                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 12          ;
; Maximum allowed            ; 6           ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 6           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-6         ; < 0.1%      ;
;     Processors 7-12        ;   0.0%      ;
+----------------------------+-------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                          ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+
; CLK        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLK } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------+


+--------------------------------------------------+
; Slow 1000mV 85C Model Fmax Summary               ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 202.06 MHz ; 202.06 MHz      ; CLK        ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1000mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; CLK   ; -3.949 ; -181.104           ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1000mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; CLK   ; 0.528 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1000mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1000mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1000mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; CLK   ; -3.000 ; -91.150                          ;
+-------+--------+----------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Setup: 'CLK'                                                                                                     ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.949 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.868      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.932 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.851      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.861 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.779      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.842 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.760      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.836 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.755      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.827 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.087     ; 4.745      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.815 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.734      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.807 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.726      ;
; -3.788 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.707      ;
; -3.788 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.707      ;
; -3.788 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.707      ;
; -3.788 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.707      ;
; -3.788 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.707      ;
; -3.788 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.707      ;
; -3.788 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.707      ;
; -3.788 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.707      ;
; -3.788 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 1.000        ; -0.086     ; 4.707      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Hold: 'CLK'                                                                                                     ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.528 ; divisor:U_DIV1HZ|count[24] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.858      ;
; 0.532 ; divisor:U_DIV4HZ|clk_reg   ; divisor:U_DIV4HZ|clk_reg   ; CLK          ; CLK         ; 0.000        ; 0.087      ; 0.863      ;
; 0.533 ; divisor:U_DIV1HZ|clk_reg   ; divisor:U_DIV1HZ|clk_reg   ; CLK          ; CLK         ; 0.000        ; 0.086      ; 0.863      ;
; 0.768 ; divisor:U_DIV1HZ|count[9]  ; divisor:U_DIV1HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.098      ;
; 0.769 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.100      ;
; 0.769 ; divisor:U_DIV1HZ|count[7]  ; divisor:U_DIV1HZ|count[7]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.099      ;
; 0.770 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.101      ;
; 0.770 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.101      ;
; 0.771 ; divisor:U_DIV4HZ|count[16] ; divisor:U_DIV4HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.101      ;
; 0.771 ; divisor:U_DIV4HZ|count[17] ; divisor:U_DIV4HZ|count[17] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.101      ;
; 0.772 ; divisor:U_DIV4HZ|count[13] ; divisor:U_DIV4HZ|count[13] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.102      ;
; 0.772 ; divisor:U_DIV1HZ|count[5]  ; divisor:U_DIV1HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.102      ;
; 0.773 ; divisor:U_DIV4HZ|count[19] ; divisor:U_DIV4HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.103      ;
; 0.773 ; divisor:U_DIV1HZ|count[10] ; divisor:U_DIV1HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.103      ;
; 0.773 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.103      ;
; 0.773 ; divisor:U_DIV1HZ|count[21] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.103      ;
; 0.774 ; divisor:U_DIV4HZ|count[21] ; divisor:U_DIV4HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.104      ;
; 0.775 ; divisor:U_DIV4HZ|count[22] ; divisor:U_DIV4HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.105      ;
; 0.775 ; divisor:U_DIV1HZ|count[4]  ; divisor:U_DIV1HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.105      ;
; 0.775 ; divisor:U_DIV1HZ|count[8]  ; divisor:U_DIV1HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.105      ;
; 0.776 ; divisor:U_DIV4HZ|count[18] ; divisor:U_DIV4HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.106      ;
; 0.777 ; divisor:U_DIV4HZ|count[20] ; divisor:U_DIV4HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.107      ;
; 0.777 ; divisor:U_DIV1HZ|count[20] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.107      ;
; 0.785 ; divisor:U_DIV1HZ|count[1]  ; divisor:U_DIV1HZ|count[1]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.115      ;
; 0.785 ; divisor:U_DIV1HZ|count[11] ; divisor:U_DIV1HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.115      ;
; 0.786 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.116      ;
; 0.787 ; divisor:U_DIV1HZ|count[2]  ; divisor:U_DIV1HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.117      ;
; 0.788 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.118      ;
; 0.789 ; divisor:U_DIV1HZ|count[3]  ; divisor:U_DIV1HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.119      ;
; 0.789 ; divisor:U_DIV1HZ|count[13] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.119      ;
; 0.791 ; divisor:U_DIV4HZ|count[4]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.122      ;
; 0.792 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[12] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.122      ;
; 0.792 ; divisor:U_DIV1HZ|count[6]  ; divisor:U_DIV1HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.122      ;
; 0.792 ; divisor:U_DIV1HZ|count[14] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.122      ;
; 0.796 ; divisor:U_DIV1HZ|count[17] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.126      ;
; 0.799 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.129      ;
; 0.801 ; divisor:U_DIV4HZ|count[15] ; divisor:U_DIV4HZ|count[15] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.131      ;
; 0.822 ; divisor:U_DIV1HZ|count[0]  ; divisor:U_DIV1HZ|count[0]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.152      ;
; 0.926 ; divisor:U_DIV1HZ|count[22] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.256      ;
; 0.934 ; divisor:U_DIV4HZ|count[14] ; divisor:U_DIV4HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.264      ;
; 0.938 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.268      ;
; 0.939 ; divisor:U_DIV4HZ|count[3]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.270      ;
; 0.940 ; divisor:U_DIV4HZ|count[5]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.271      ;
; 0.942 ; divisor:U_DIV4HZ|count[7]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.273      ;
; 0.944 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.275      ;
; 0.944 ; divisor:U_DIV4HZ|count[8]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.275      ;
; 0.944 ; divisor:U_DIV1HZ|count[19] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.274      ;
; 0.947 ; divisor:U_DIV4HZ|count[6]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.278      ;
; 0.963 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.294      ;
; 1.181 ; divisor:U_DIV4HZ|count[16] ; divisor:U_DIV4HZ|count[17] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.511      ;
; 1.181 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.511      ;
; 1.183 ; divisor:U_DIV1HZ|count[10] ; divisor:U_DIV1HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.513      ;
; 1.183 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.513      ;
; 1.185 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.516      ;
; 1.185 ; divisor:U_DIV1HZ|count[9]  ; divisor:U_DIV1HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.515      ;
; 1.185 ; divisor:U_DIV1HZ|count[8]  ; divisor:U_DIV1HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.515      ;
; 1.185 ; divisor:U_DIV1HZ|count[4]  ; divisor:U_DIV1HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.515      ;
; 1.186 ; divisor:U_DIV4HZ|count[18] ; divisor:U_DIV4HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.516      ;
; 1.186 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.517      ;
; 1.186 ; divisor:U_DIV1HZ|count[7]  ; divisor:U_DIV1HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.516      ;
; 1.187 ; divisor:U_DIV4HZ|count[20] ; divisor:U_DIV4HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.517      ;
; 1.187 ; divisor:U_DIV4HZ|count[13] ; divisor:U_DIV4HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.517      ;
; 1.187 ; divisor:U_DIV1HZ|count[5]  ; divisor:U_DIV1HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.517      ;
; 1.187 ; divisor:U_DIV1HZ|count[20] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.517      ;
; 1.188 ; divisor:U_DIV4HZ|count[17] ; divisor:U_DIV4HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.518      ;
; 1.188 ; divisor:U_DIV4HZ|count[19] ; divisor:U_DIV4HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.518      ;
; 1.188 ; divisor:U_DIV1HZ|count[21] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.518      ;
; 1.189 ; divisor:U_DIV4HZ|count[21] ; divisor:U_DIV4HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.519      ;
; 1.193 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[12] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.523      ;
; 1.193 ; divisor:U_DIV4HZ|count[16] ; divisor:U_DIV4HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.523      ;
; 1.195 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.525      ;
; 1.197 ; divisor:U_DIV1HZ|count[2]  ; divisor:U_DIV1HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.527      ;
; 1.197 ; divisor:U_DIV1HZ|count[8]  ; divisor:U_DIV1HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.527      ;
; 1.197 ; divisor:U_DIV1HZ|count[4]  ; divisor:U_DIV1HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.527      ;
; 1.198 ; divisor:U_DIV4HZ|count[18] ; divisor:U_DIV4HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.528      ;
; 1.199 ; divisor:U_DIV4HZ|count[20] ; divisor:U_DIV4HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.529      ;
; 1.199 ; divisor:U_DIV1HZ|count[20] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.529      ;
; 1.201 ; divisor:U_DIV4HZ|count[4]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.532      ;
; 1.201 ; divisor:U_DIV1HZ|count[0]  ; divisor:U_DIV1HZ|count[1]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.531      ;
; 1.202 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[13] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.532      ;
; 1.202 ; divisor:U_DIV1HZ|count[1]  ; divisor:U_DIV1HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.532      ;
; 1.202 ; divisor:U_DIV1HZ|count[6]  ; divisor:U_DIV1HZ|count[7]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.532      ;
; 1.202 ; divisor:U_DIV1HZ|count[14] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.532      ;
; 1.203 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[12] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.533      ;
; 1.203 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.533      ;
; 1.204 ; divisor:U_DIV1HZ|count[3]  ; divisor:U_DIV1HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.534      ;
; 1.204 ; divisor:U_DIV1HZ|count[13] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.534      ;
; 1.209 ; divisor:U_DIV1HZ|count[2]  ; divisor:U_DIV1HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.539      ;
; 1.213 ; divisor:U_DIV4HZ|count[4]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.544      ;
; 1.213 ; divisor:U_DIV1HZ|count[17] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.543      ;
; 1.213 ; divisor:U_DIV1HZ|count[0]  ; divisor:U_DIV1HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.543      ;
; 1.214 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.544      ;
; 1.214 ; divisor:U_DIV1HZ|count[6]  ; divisor:U_DIV1HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.544      ;
; 1.214 ; divisor:U_DIV1HZ|count[14] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.544      ;
; 1.216 ; divisor:U_DIV4HZ|count[15] ; divisor:U_DIV4HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.546      ;
; 1.216 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.546      ;
; 1.327 ; divisor:U_DIV1HZ|count[9]  ; divisor:U_DIV1HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.657      ;
; 1.328 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.087      ; 1.659      ;
; 1.328 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.658      ;
; 1.328 ; divisor:U_DIV1HZ|count[7]  ; divisor:U_DIV1HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.086      ; 1.658      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 85C Model Minimum Pulse Width: 'CLK'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                        ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|clk_reg   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[0]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[10] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[11] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[12] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[13] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[14] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[15] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[16] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[17] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[18] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[19] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[1]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[20] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[21] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[22] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[23] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[24] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[2]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[3]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[4]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[5]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[6]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[7]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[8]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[9]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|clk_reg   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[0]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[10] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[11] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[12] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[13] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[14] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[15] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[16] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[17] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[18] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[19] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[1]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[20] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[21] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[22] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[2]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[3]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[4]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[5]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[6]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[7]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[8]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[9]  ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[13] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[14] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[15] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[16] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[17] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[18] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[19] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[20] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[21] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[22] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[23] ;
; 0.252  ; 0.468        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[24] ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|clk_reg   ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[0]  ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[10] ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[11] ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[12] ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[1]  ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[2]  ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[3]  ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[4]  ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[5]  ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[6]  ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[7]  ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[8]  ;
; 0.253  ; 0.469        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[9]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|clk_reg   ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[0]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[10] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[11] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[12] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[13] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[14] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[15] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[16] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[17] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[18] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[19] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[1]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[20] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[21] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[22] ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[2]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[3]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[4]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[5]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[6]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[7]  ;
; 0.261  ; 0.477        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[8]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HZ1       ; CLK        ; 8.174 ; 8.149 ; Rise       ; CLK             ;
; HZ4       ; CLK        ; 6.861 ; 6.911 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HZ1       ; CLK        ; 7.819 ; 7.794 ; Rise       ; CLK             ;
; HZ4       ; CLK        ; 6.558 ; 6.605 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


----------------------------------------------
; Slow 1000mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------+
; Slow 1000mV 0C Model Fmax Summary               ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 207.6 MHz ; 207.6 MHz       ; CLK        ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1000mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -3.817 ; -176.098          ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1000mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.507 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1000mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1000mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1000mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -91.150                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Setup: 'CLK'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.817 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.748      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.799 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.081     ; 4.730      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.733 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.663      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.732 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.662      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.710 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.640      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.693 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.623      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.691 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.621      ;
; -3.672 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.602      ;
; -3.672 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.602      ;
; -3.672 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.602      ;
; -3.672 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.602      ;
; -3.672 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.602      ;
; -3.672 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.602      ;
; -3.672 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.602      ;
; -3.672 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.602      ;
; -3.672 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 1.000        ; -0.082     ; 4.602      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Hold: 'CLK'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.507 ; divisor:U_DIV1HZ|count[24] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.844      ;
; 0.515 ; divisor:U_DIV4HZ|clk_reg   ; divisor:U_DIV4HZ|clk_reg   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.852      ;
; 0.515 ; divisor:U_DIV1HZ|clk_reg   ; divisor:U_DIV1HZ|clk_reg   ; CLK          ; CLK         ; 0.000        ; 0.082      ; 0.852      ;
; 0.744 ; divisor:U_DIV1HZ|count[9]  ; divisor:U_DIV1HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.081      ;
; 0.745 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.082      ;
; 0.745 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.082      ;
; 0.745 ; divisor:U_DIV4HZ|count[16] ; divisor:U_DIV4HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.082      ;
; 0.745 ; divisor:U_DIV1HZ|count[7]  ; divisor:U_DIV1HZ|count[7]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.082      ;
; 0.746 ; divisor:U_DIV4HZ|count[17] ; divisor:U_DIV4HZ|count[17] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.083      ;
; 0.747 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.084      ;
; 0.747 ; divisor:U_DIV4HZ|count[13] ; divisor:U_DIV4HZ|count[13] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.084      ;
; 0.747 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.084      ;
; 0.748 ; divisor:U_DIV4HZ|count[19] ; divisor:U_DIV4HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.085      ;
; 0.748 ; divisor:U_DIV1HZ|count[5]  ; divisor:U_DIV1HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.085      ;
; 0.748 ; divisor:U_DIV1HZ|count[21] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.085      ;
; 0.749 ; divisor:U_DIV4HZ|count[21] ; divisor:U_DIV4HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.086      ;
; 0.749 ; divisor:U_DIV4HZ|count[22] ; divisor:U_DIV4HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.086      ;
; 0.750 ; divisor:U_DIV1HZ|count[10] ; divisor:U_DIV1HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.087      ;
; 0.750 ; divisor:U_DIV1HZ|count[4]  ; divisor:U_DIV1HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.087      ;
; 0.751 ; divisor:U_DIV1HZ|count[8]  ; divisor:U_DIV1HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.088      ;
; 0.752 ; divisor:U_DIV4HZ|count[18] ; divisor:U_DIV4HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.089      ;
; 0.753 ; divisor:U_DIV4HZ|count[20] ; divisor:U_DIV4HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.090      ;
; 0.753 ; divisor:U_DIV1HZ|count[20] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.090      ;
; 0.761 ; divisor:U_DIV1HZ|count[1]  ; divisor:U_DIV1HZ|count[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.098      ;
; 0.761 ; divisor:U_DIV1HZ|count[11] ; divisor:U_DIV1HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.098      ;
; 0.762 ; divisor:U_DIV1HZ|count[2]  ; divisor:U_DIV1HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.099      ;
; 0.762 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.099      ;
; 0.764 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.101      ;
; 0.764 ; divisor:U_DIV1HZ|count[3]  ; divisor:U_DIV1HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.101      ;
; 0.765 ; divisor:U_DIV1HZ|count[13] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.102      ;
; 0.768 ; divisor:U_DIV1HZ|count[6]  ; divisor:U_DIV1HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.105      ;
; 0.769 ; divisor:U_DIV4HZ|count[4]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.106      ;
; 0.769 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[12] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.106      ;
; 0.769 ; divisor:U_DIV1HZ|count[14] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.106      ;
; 0.771 ; divisor:U_DIV1HZ|count[17] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.108      ;
; 0.775 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.112      ;
; 0.776 ; divisor:U_DIV4HZ|count[15] ; divisor:U_DIV4HZ|count[15] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.113      ;
; 0.796 ; divisor:U_DIV1HZ|count[0]  ; divisor:U_DIV1HZ|count[0]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.133      ;
; 0.893 ; divisor:U_DIV1HZ|count[22] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.230      ;
; 0.902 ; divisor:U_DIV4HZ|count[14] ; divisor:U_DIV4HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.239      ;
; 0.905 ; divisor:U_DIV4HZ|count[3]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.242      ;
; 0.905 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.242      ;
; 0.907 ; divisor:U_DIV4HZ|count[5]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.244      ;
; 0.908 ; divisor:U_DIV4HZ|count[7]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.245      ;
; 0.910 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.247      ;
; 0.910 ; divisor:U_DIV1HZ|count[19] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.247      ;
; 0.913 ; divisor:U_DIV4HZ|count[8]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.250      ;
; 0.915 ; divisor:U_DIV4HZ|count[6]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.252      ;
; 0.930 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.267      ;
; 1.135 ; divisor:U_DIV4HZ|count[16] ; divisor:U_DIV4HZ|count[17] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.472      ;
; 1.136 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.472      ;
; 1.137 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.474      ;
; 1.140 ; divisor:U_DIV1HZ|count[4]  ; divisor:U_DIV1HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.477      ;
; 1.140 ; divisor:U_DIV1HZ|count[10] ; divisor:U_DIV1HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.477      ;
; 1.141 ; divisor:U_DIV1HZ|count[8]  ; divisor:U_DIV1HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.478      ;
; 1.142 ; divisor:U_DIV4HZ|count[18] ; divisor:U_DIV4HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.479      ;
; 1.143 ; divisor:U_DIV4HZ|count[20] ; divisor:U_DIV4HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.480      ;
; 1.143 ; divisor:U_DIV1HZ|count[20] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.480      ;
; 1.152 ; divisor:U_DIV1HZ|count[2]  ; divisor:U_DIV1HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.489      ;
; 1.158 ; divisor:U_DIV1HZ|count[6]  ; divisor:U_DIV1HZ|count[7]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.495      ;
; 1.158 ; divisor:U_DIV1HZ|count[0]  ; divisor:U_DIV1HZ|count[1]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.495      ;
; 1.159 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[13] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.496      ;
; 1.159 ; divisor:U_DIV4HZ|count[4]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.496      ;
; 1.159 ; divisor:U_DIV1HZ|count[9]  ; divisor:U_DIV1HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.496      ;
; 1.159 ; divisor:U_DIV1HZ|count[14] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.496      ;
; 1.160 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.497      ;
; 1.160 ; divisor:U_DIV1HZ|count[7]  ; divisor:U_DIV1HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.497      ;
; 1.161 ; divisor:U_DIV4HZ|count[17] ; divisor:U_DIV4HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.498      ;
; 1.162 ; divisor:U_DIV4HZ|count[16] ; divisor:U_DIV4HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.499      ;
; 1.163 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[12] ; CLK          ; CLK         ; 0.000        ; 0.081      ; 1.499      ;
; 1.164 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.501      ;
; 1.165 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.502      ;
; 1.165 ; divisor:U_DIV4HZ|count[13] ; divisor:U_DIV4HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.502      ;
; 1.166 ; divisor:U_DIV4HZ|count[19] ; divisor:U_DIV4HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.503      ;
; 1.166 ; divisor:U_DIV1HZ|count[5]  ; divisor:U_DIV1HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.503      ;
; 1.166 ; divisor:U_DIV1HZ|count[21] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.503      ;
; 1.167 ; divisor:U_DIV4HZ|count[21] ; divisor:U_DIV4HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.504      ;
; 1.167 ; divisor:U_DIV1HZ|count[4]  ; divisor:U_DIV1HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.504      ;
; 1.168 ; divisor:U_DIV1HZ|count[8]  ; divisor:U_DIV1HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.505      ;
; 1.169 ; divisor:U_DIV4HZ|count[18] ; divisor:U_DIV4HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.506      ;
; 1.170 ; divisor:U_DIV4HZ|count[20] ; divisor:U_DIV4HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.507      ;
; 1.170 ; divisor:U_DIV1HZ|count[20] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.507      ;
; 1.176 ; divisor:U_DIV1HZ|count[1]  ; divisor:U_DIV1HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.513      ;
; 1.177 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.514      ;
; 1.179 ; divisor:U_DIV1HZ|count[2]  ; divisor:U_DIV1HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.516      ;
; 1.182 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[12] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.519      ;
; 1.182 ; divisor:U_DIV1HZ|count[3]  ; divisor:U_DIV1HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.519      ;
; 1.183 ; divisor:U_DIV1HZ|count[13] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.520      ;
; 1.185 ; divisor:U_DIV1HZ|count[6]  ; divisor:U_DIV1HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.522      ;
; 1.185 ; divisor:U_DIV1HZ|count[0]  ; divisor:U_DIV1HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.522      ;
; 1.186 ; divisor:U_DIV4HZ|count[4]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.523      ;
; 1.186 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.523      ;
; 1.186 ; divisor:U_DIV1HZ|count[17] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.523      ;
; 1.186 ; divisor:U_DIV1HZ|count[14] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.523      ;
; 1.190 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.527      ;
; 1.194 ; divisor:U_DIV4HZ|count[15] ; divisor:U_DIV4HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.531      ;
; 1.276 ; divisor:U_DIV1HZ|count[9]  ; divisor:U_DIV1HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.613      ;
; 1.277 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.614      ;
; 1.277 ; divisor:U_DIV1HZ|count[7]  ; divisor:U_DIV1HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.614      ;
; 1.278 ; divisor:U_DIV4HZ|count[17] ; divisor:U_DIV4HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.082      ; 1.615      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1000mV 0C Model Minimum Pulse Width: 'CLK'                                                             ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; CLK   ; Rise       ; CLK                        ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|clk_reg   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[0]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[10] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[11] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[12] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[13] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[14] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[15] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[16] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[17] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[18] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[19] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[1]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[20] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[21] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[22] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[23] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[24] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[2]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[3]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[4]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[5]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[6]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[7]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[8]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[9]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|clk_reg   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[0]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[10] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[11] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[12] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[13] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[14] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[15] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[16] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[17] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[18] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[19] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[1]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[20] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[21] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[22] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[2]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[3]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[4]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[5]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[6]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[7]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[8]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period       ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[9]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[0]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[10] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[11] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[12] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[13] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[14] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[15] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[16] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[17] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[18] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[19] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[1]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[20] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[21] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[22] ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[2]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[3]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[4]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[5]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[6]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[7]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[8]  ;
; 0.224  ; 0.440        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[9]  ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|clk_reg   ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|clk_reg   ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[0]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[10] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[11] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[12] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[13] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[14] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[15] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[16] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[17] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[18] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[19] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[1]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[20] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[21] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[22] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[23] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[24] ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[2]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[3]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[4]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[5]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[6]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[7]  ;
; 0.226  ; 0.442        ; 0.216          ; High Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[8]  ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HZ1       ; CLK        ; 7.759 ; 7.691 ; Rise       ; CLK             ;
; HZ4       ; CLK        ; 6.507 ; 6.546 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HZ1       ; CLK        ; 7.448 ; 7.381 ; Rise       ; CLK             ;
; HZ4       ; CLK        ; 6.245 ; 6.282 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Slow 1000mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1000mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; CLK   ; -1.780 ; -79.189           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1000mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; CLK   ; 0.286 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1000mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1000mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1000mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; CLK   ; -3.000 ; -91.150                         ;
+-------+--------+---------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Setup: 'CLK'                                                                                                      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.780 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.723      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.775 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.718      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.738 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.681      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.729 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.672      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.716 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.659      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.706 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.649      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.674 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.617      ;
; -1.673 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.616      ;
; -1.673 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.616      ;
; -1.673 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.616      ;
; -1.673 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.616      ;
; -1.673 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.616      ;
; -1.673 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.616      ;
; -1.673 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.616      ;
; -1.673 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.616      ;
; -1.673 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.616      ;
; -1.673 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 1.000        ; -0.050     ; 2.616      ;
+--------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Hold: 'CLK'                                                                                                      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                  ; To Node                    ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+
; 0.286 ; divisor:U_DIV1HZ|clk_reg   ; divisor:U_DIV1HZ|clk_reg   ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.463      ;
; 0.286 ; divisor:U_DIV1HZ|count[24] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.463      ;
; 0.287 ; divisor:U_DIV4HZ|clk_reg   ; divisor:U_DIV4HZ|clk_reg   ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.463      ;
; 0.419 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419 ; divisor:U_DIV4HZ|count[13] ; divisor:U_DIV4HZ|count[13] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419 ; divisor:U_DIV4HZ|count[16] ; divisor:U_DIV4HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.596      ;
; 0.419 ; divisor:U_DIV1HZ|count[9]  ; divisor:U_DIV1HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.595      ;
; 0.420 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[1]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.420 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.420 ; divisor:U_DIV4HZ|count[19] ; divisor:U_DIV4HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.420 ; divisor:U_DIV1HZ|count[10] ; divisor:U_DIV1HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.596      ;
; 0.420 ; divisor:U_DIV1HZ|count[21] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.597      ;
; 0.421 ; divisor:U_DIV4HZ|count[17] ; divisor:U_DIV4HZ|count[17] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.421 ; divisor:U_DIV4HZ|count[21] ; divisor:U_DIV4HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.421 ; divisor:U_DIV1HZ|count[4]  ; divisor:U_DIV1HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.597      ;
; 0.421 ; divisor:U_DIV1HZ|count[5]  ; divisor:U_DIV1HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.597      ;
; 0.421 ; divisor:U_DIV1HZ|count[7]  ; divisor:U_DIV1HZ|count[7]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.597      ;
; 0.421 ; divisor:U_DIV1HZ|count[8]  ; divisor:U_DIV1HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.597      ;
; 0.421 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.421 ; divisor:U_DIV1HZ|count[20] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.598      ;
; 0.422 ; divisor:U_DIV4HZ|count[20] ; divisor:U_DIV4HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.599      ;
; 0.423 ; divisor:U_DIV4HZ|count[18] ; divisor:U_DIV4HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.600      ;
; 0.423 ; divisor:U_DIV4HZ|count[22] ; divisor:U_DIV4HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.600      ;
; 0.428 ; divisor:U_DIV1HZ|count[11] ; divisor:U_DIV1HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.604      ;
; 0.428 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.605      ;
; 0.429 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.606      ;
; 0.429 ; divisor:U_DIV1HZ|count[1]  ; divisor:U_DIV1HZ|count[1]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.605      ;
; 0.429 ; divisor:U_DIV1HZ|count[13] ; divisor:U_DIV1HZ|count[13] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.606      ;
; 0.430 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[12] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.607      ;
; 0.430 ; divisor:U_DIV1HZ|count[3]  ; divisor:U_DIV1HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.606      ;
; 0.430 ; divisor:U_DIV1HZ|count[2]  ; divisor:U_DIV1HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.606      ;
; 0.431 ; divisor:U_DIV4HZ|count[4]  ; divisor:U_DIV4HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.608      ;
; 0.431 ; divisor:U_DIV1HZ|count[6]  ; divisor:U_DIV1HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.607      ;
; 0.431 ; divisor:U_DIV1HZ|count[14] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.608      ;
; 0.434 ; divisor:U_DIV1HZ|count[17] ; divisor:U_DIV1HZ|count[17] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.611      ;
; 0.436 ; divisor:U_DIV4HZ|count[15] ; divisor:U_DIV4HZ|count[15] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.613      ;
; 0.437 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.614      ;
; 0.451 ; divisor:U_DIV1HZ|count[0]  ; divisor:U_DIV1HZ|count[0]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.627      ;
; 0.503 ; divisor:U_DIV1HZ|count[22] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.680      ;
; 0.506 ; divisor:U_DIV4HZ|count[14] ; divisor:U_DIV4HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.683      ;
; 0.507 ; divisor:U_DIV1HZ|count[16] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.684      ;
; 0.509 ; divisor:U_DIV4HZ|count[3]  ; divisor:U_DIV4HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.686      ;
; 0.509 ; divisor:U_DIV4HZ|count[8]  ; divisor:U_DIV4HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.686      ;
; 0.510 ; divisor:U_DIV4HZ|count[7]  ; divisor:U_DIV4HZ|count[7]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.687      ;
; 0.510 ; divisor:U_DIV4HZ|count[5]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.687      ;
; 0.511 ; divisor:U_DIV1HZ|count[19] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.688      ;
; 0.512 ; divisor:U_DIV4HZ|count[2]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.689      ;
; 0.512 ; divisor:U_DIV4HZ|count[6]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.689      ;
; 0.525 ; divisor:U_DIV4HZ|count[0]  ; divisor:U_DIV4HZ|count[0]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.702      ;
; 0.645 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.822      ;
; 0.645 ; divisor:U_DIV4HZ|count[13] ; divisor:U_DIV4HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.822      ;
; 0.646 ; divisor:U_DIV4HZ|count[16] ; divisor:U_DIV4HZ|count[17] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.823      ;
; 0.646 ; divisor:U_DIV4HZ|count[19] ; divisor:U_DIV4HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.823      ;
; 0.646 ; divisor:U_DIV1HZ|count[9]  ; divisor:U_DIV1HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.822      ;
; 0.646 ; divisor:U_DIV1HZ|count[21] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.823      ;
; 0.647 ; divisor:U_DIV4HZ|count[21] ; divisor:U_DIV4HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.824      ;
; 0.647 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.824      ;
; 0.647 ; divisor:U_DIV4HZ|count[1]  ; divisor:U_DIV4HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.824      ;
; 0.647 ; divisor:U_DIV1HZ|count[5]  ; divisor:U_DIV1HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.823      ;
; 0.648 ; divisor:U_DIV4HZ|count[17] ; divisor:U_DIV4HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.825      ;
; 0.648 ; divisor:U_DIV1HZ|count[7]  ; divisor:U_DIV1HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.824      ;
; 0.648 ; divisor:U_DIV1HZ|count[10] ; divisor:U_DIV1HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.824      ;
; 0.648 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.825      ;
; 0.649 ; divisor:U_DIV1HZ|count[8]  ; divisor:U_DIV1HZ|count[9]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.825      ;
; 0.649 ; divisor:U_DIV1HZ|count[20] ; divisor:U_DIV1HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.826      ;
; 0.649 ; divisor:U_DIV1HZ|count[4]  ; divisor:U_DIV1HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.825      ;
; 0.650 ; divisor:U_DIV4HZ|count[20] ; divisor:U_DIV4HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.827      ;
; 0.651 ; divisor:U_DIV4HZ|count[18] ; divisor:U_DIV4HZ|count[19] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.828      ;
; 0.653 ; divisor:U_DIV4HZ|count[16] ; divisor:U_DIV4HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.830      ;
; 0.654 ; divisor:U_DIV4HZ|count[10] ; divisor:U_DIV4HZ|count[12] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.831      ;
; 0.655 ; divisor:U_DIV4HZ|count[11] ; divisor:U_DIV4HZ|count[12] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.832      ;
; 0.655 ; divisor:U_DIV1HZ|count[18] ; divisor:U_DIV1HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.832      ;
; 0.655 ; divisor:U_DIV1HZ|count[13] ; divisor:U_DIV1HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.832      ;
; 0.655 ; divisor:U_DIV1HZ|count[15] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.832      ;
; 0.656 ; divisor:U_DIV1HZ|count[3]  ; divisor:U_DIV1HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.832      ;
; 0.656 ; divisor:U_DIV1HZ|count[1]  ; divisor:U_DIV1HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.832      ;
; 0.656 ; divisor:U_DIV1HZ|count[8]  ; divisor:U_DIV1HZ|count[10] ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.832      ;
; 0.656 ; divisor:U_DIV1HZ|count[20] ; divisor:U_DIV1HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.833      ;
; 0.656 ; divisor:U_DIV1HZ|count[4]  ; divisor:U_DIV1HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.832      ;
; 0.657 ; divisor:U_DIV4HZ|count[20] ; divisor:U_DIV4HZ|count[22] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.834      ;
; 0.657 ; divisor:U_DIV1HZ|count[2]  ; divisor:U_DIV1HZ|count[3]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.833      ;
; 0.658 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[13] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.835      ;
; 0.658 ; divisor:U_DIV4HZ|count[18] ; divisor:U_DIV4HZ|count[20] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.835      ;
; 0.659 ; divisor:U_DIV4HZ|count[4]  ; divisor:U_DIV4HZ|count[5]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.836      ;
; 0.659 ; divisor:U_DIV1HZ|count[6]  ; divisor:U_DIV1HZ|count[7]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.835      ;
; 0.659 ; divisor:U_DIV1HZ|count[14] ; divisor:U_DIV1HZ|count[15] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.836      ;
; 0.659 ; divisor:U_DIV1HZ|count[0]  ; divisor:U_DIV1HZ|count[1]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.835      ;
; 0.661 ; divisor:U_DIV1HZ|count[17] ; divisor:U_DIV1HZ|count[18] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.838      ;
; 0.662 ; divisor:U_DIV4HZ|count[15] ; divisor:U_DIV4HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.839      ;
; 0.664 ; divisor:U_DIV1HZ|count[23] ; divisor:U_DIV1HZ|count[24] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.841      ;
; 0.664 ; divisor:U_DIV1HZ|count[2]  ; divisor:U_DIV1HZ|count[4]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.840      ;
; 0.665 ; divisor:U_DIV4HZ|count[12] ; divisor:U_DIV4HZ|count[14] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.842      ;
; 0.666 ; divisor:U_DIV4HZ|count[4]  ; divisor:U_DIV4HZ|count[6]  ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.843      ;
; 0.666 ; divisor:U_DIV1HZ|count[6]  ; divisor:U_DIV1HZ|count[8]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.842      ;
; 0.666 ; divisor:U_DIV1HZ|count[14] ; divisor:U_DIV1HZ|count[16] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.843      ;
; 0.666 ; divisor:U_DIV1HZ|count[0]  ; divisor:U_DIV1HZ|count[2]  ; CLK          ; CLK         ; 0.000        ; 0.049      ; 0.842      ;
; 0.726 ; divisor:U_DIV4HZ|count[13] ; divisor:U_DIV4HZ|count[15] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.903      ;
; 0.726 ; divisor:U_DIV4HZ|count[9]  ; divisor:U_DIV4HZ|count[11] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.903      ;
; 0.727 ; divisor:U_DIV4HZ|count[19] ; divisor:U_DIV4HZ|count[21] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.904      ;
; 0.727 ; divisor:U_DIV1HZ|count[21] ; divisor:U_DIV1HZ|count[23] ; CLK          ; CLK         ; 0.000        ; 0.050      ; 0.904      ;
+-------+----------------------------+----------------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1000mV 0C Model Minimum Pulse Width: 'CLK'                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; CLK   ; Rise       ; CLK                        ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|clk_reg   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[0]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[10] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[11] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[12] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[13] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[14] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[15] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[16] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[17] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[18] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[19] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[1]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[20] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[21] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[22] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[23] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[24] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[2]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[3]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[4]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[5]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[6]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[7]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[8]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[9]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|clk_reg   ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[0]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[10] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[11] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[12] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[13] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[14] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[15] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[16] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[17] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[18] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[19] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[1]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[20] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[21] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[22] ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[2]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[3]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[4]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[5]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[6]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[7]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[8]  ;
; -1.763 ; 1.000        ; 2.763          ; Min Period      ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[9]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|clk_reg   ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[0]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[10] ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[11] ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[1]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[2]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[3]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[4]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[5]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[6]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[7]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[8]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[9]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[0]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[10] ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[1]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[2]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[3]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[4]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[5]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[6]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[7]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[8]  ;
; 0.062  ; 0.246        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[9]  ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[12] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[13] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[14] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[15] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[16] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[17] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[18] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[19] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[20] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[21] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[22] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[23] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV1HZ|count[24] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|clk_reg   ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[11] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[12] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[13] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[14] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[15] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[16] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[17] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[18] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[19] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[20] ;
; 0.063  ; 0.247        ; 0.184          ; Low Pulse Width ; CLK   ; Rise       ; divisor:U_DIV4HZ|count[21] ;
+--------+--------------+----------------+-----------------+-------+------------+----------------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HZ1       ; CLK        ; 4.806 ; 4.926 ; Rise       ; CLK             ;
; HZ4       ; CLK        ; 4.053 ; 4.138 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HZ1       ; CLK        ; 4.605 ; 4.721 ; Rise       ; CLK             ;
; HZ4       ; CLK        ; 3.884 ; 3.966 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


---------------------------------------------
; Fast 1000mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -3.949   ; 0.286 ; N/A      ; N/A     ; -3.000              ;
;  CLK             ; -3.949   ; 0.286 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -181.104 ; 0.0   ; 0.0      ; 0.0     ; -91.15              ;
;  CLK             ; -181.104 ; 0.000 ; N/A      ; N/A     ; -91.150             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HZ1       ; CLK        ; 8.174 ; 8.149 ; Rise       ; CLK             ;
; HZ4       ; CLK        ; 6.861 ; 6.911 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HZ1       ; CLK        ; 4.605 ; 4.721 ; Rise       ; CLK             ;
; HZ4       ; CLK        ; 3.884 ; 3.966 ; Rise       ; CLK             ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; HZ1           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; HZ4           ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; CLK                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1000mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HZ1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.4e-09 V                    ; 2.38 V              ; -0.0186 V           ; 0.169 V                              ; 0.039 V                              ; 4.83e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.4e-09 V                   ; 2.38 V             ; -0.0186 V          ; 0.169 V                             ; 0.039 V                             ; 4.83e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; HZ4           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.4e-09 V                    ; 2.38 V              ; -0.0186 V           ; 0.169 V                              ; 0.039 V                              ; 4.83e-10 s                  ; 4.69e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.4e-09 V                   ; 2.38 V             ; -0.0186 V          ; 0.169 V                             ; 0.039 V                             ; 4.83e-10 s                 ; 4.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 3.66e-09 V                   ; 2.38 V              ; -0.041 V            ; 0.148 V                              ; 0.093 V                              ; 2.82e-10 s                  ; 2.61e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 3.66e-09 V                  ; 2.38 V             ; -0.041 V           ; 0.148 V                             ; 0.093 V                             ; 2.82e-10 s                 ; 2.61e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.58e-09 V                   ; 2.38 V              ; -0.0197 V           ; 0.141 V                              ; 0.044 V                              ; 4.69e-10 s                  ; 6.07e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.58e-09 V                  ; 2.38 V             ; -0.0197 V          ; 0.141 V                             ; 0.044 V                             ; 4.69e-10 s                 ; 6.07e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1000mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HZ1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.0197 V           ; 0.101 V                              ; 0.101 V                              ; 6.39e-10 s                  ; 6.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.0197 V          ; 0.101 V                             ; 0.101 V                             ; 6.39e-10 s                 ; 6.08e-10 s                 ; Yes                       ; Yes                       ;
; HZ4           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.16e-07 V                   ; 2.35 V              ; -0.0197 V           ; 0.101 V                              ; 0.101 V                              ; 6.39e-10 s                  ; 6.08e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.16e-07 V                  ; 2.35 V             ; -0.0197 V          ; 0.101 V                             ; 0.101 V                             ; 6.39e-10 s                 ; 6.08e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.74e-07 V                   ; 2.36 V              ; -0.0252 V           ; 0.074 V                              ; 0.045 V                              ; 4e-10 s                     ; 3.57e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 5.74e-07 V                  ; 2.36 V             ; -0.0252 V          ; 0.074 V                             ; 0.045 V                             ; 4e-10 s                    ; 3.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.45e-07 V                   ; 2.35 V              ; -0.0165 V           ; 0.2 V                                ; 0.105 V                              ; 5.32e-10 s                  ; 7.76e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.45e-07 V                  ; 2.35 V             ; -0.0165 V          ; 0.2 V                               ; 0.105 V                             ; 5.32e-10 s                 ; 7.76e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1000mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; HZ1           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-08 V                   ; 2.71 V              ; -0.0204 V           ; 0.145 V                              ; 0.065 V                              ; 4.51e-10 s                  ; 4.12e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-08 V                  ; 2.71 V             ; -0.0204 V          ; 0.145 V                             ; 0.065 V                             ; 4.51e-10 s                 ; 4.12e-10 s                 ; No                        ; Yes                       ;
; HZ4           ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.72e-08 V                   ; 2.71 V              ; -0.0204 V           ; 0.145 V                              ; 0.065 V                              ; 4.51e-10 s                  ; 4.12e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.72e-08 V                  ; 2.71 V             ; -0.0204 V          ; 0.145 V                             ; 0.065 V                             ; 4.51e-10 s                 ; 4.12e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.21e-08 V                   ; 2.74 V              ; -0.0824 V           ; 0.159 V                              ; 0.115 V                              ; 2.7e-10 s                   ; 2.18e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 2.21e-08 V                  ; 2.74 V             ; -0.0824 V          ; 0.159 V                             ; 0.115 V                             ; 2.7e-10 s                  ; 2.18e-10 s                 ; No                        ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.55e-08 V                   ; 2.7 V               ; -0.0204 V           ; 0.273 V                              ; 0.058 V                              ; 3.2e-10 s                   ; 5.11e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.55e-08 V                  ; 2.7 V              ; -0.0204 V          ; 0.273 V                             ; 0.058 V                             ; 3.2e-10 s                  ; 5.11e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1959     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLK        ; CLK      ; 1959     ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 0     ; 0    ;
; Unconstrained Input Port Paths  ; 0     ; 0    ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 2     ; 2    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Sun Sep 22 14:26:05 2024
Info: Command: quartus_sta divisor1hz4hz -c divisor1hz4hz
Info: qsta_default_script.tcl version: #1
Info (11104): Parallel Compilation has detected 12 hyper-threaded processors. However, the extra hyper-threaded processors will not be used by default. Parallel Compilation will use 6 of the 6 physical processors detected instead.
Info (21077): Core supply voltage is 1.0V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'divisor1hz4hz.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLK CLK
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1000mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.949
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.949            -181.104 CLK 
Info (332146): Worst-case hold slack is 0.528
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.528               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -91.150 CLK 
Info: Analyzing Slow 1000mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.817
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.817            -176.098 CLK 
Info (332146): Worst-case hold slack is 0.507
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.507               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -91.150 CLK 
Info: Analyzing Fast 1000mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.780
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.780             -79.189 CLK 
Info (332146): Worst-case hold slack is 0.286
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.286               0.000 CLK 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -91.150 CLK 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4691 megabytes
    Info: Processing ended: Sun Sep 22 14:26:08 2024
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:01


