---
title: "Plantillas de HDL"
description: "Plantillas útiles para enviar más rápido con un HDL"
---

# Verilog

https://github.com/TinyTapeout/tt02-verilog-demo

Este repositorio muestra cómo:

* [Especificar los archivos](https://github.com/TinyTapeout/tt02-verilog-demo/blob/0523daf2d804004578e9ec457437afa5d770127e/info.yaml#L5) para construir el ASIC
* [Ejecutar un test automatico](/hdl/testing) cuando envíe nuevo código al repositorio
