# Домашнее задание 1

## Дедлайн

26 октября 23:59 (UTC + 3).

## Условие

Все шаблоны модулей находятся в [templates.v](./templates.v).

В данном задании запрещено использование встроенных логических и арифметических примитивов Verilog, их необходимо реализовать
самостоятельно с помощью транзисторов.

В данном задании необходимо реализовывать модули с помощью структурного моделирования

Для уменьшения количества повторяющегося кода рекомендуется использовать блок
`generate` (https://www.chipverify.com/verilog/verilog-generate-block)

### Часть 1

Реализовать сумматор, поддерживающий сложение для двух 8-битных чисел
(модуль `adder8` в [`templates.v`](./templates.v)).

Для запуска тестов:
```
iverilog -g2012 adder8_test.v
vvp a.out
```

### Часть 2

Реализовать мультиплексор, который передает 8-битные сигналы (модуль `mux3_8` в [`templates.v`](./templates.v))

Для запуска тестов:
```
iverilog -g2012 mux3_8_test.v
vvp a.out
```

### Часть 3

Реализовать АЛУ, выполняющее операции с 8-битными целыми числами в представлении дополнение до 2 (модуль `alu` в [`templates.v`](./templates.v)).

Кодирование операций АЛУ представлено в табличке:
| Op            | Control |
|---------------|---------|
| a & b         | 000     |
| !(a & b)      | 001     |
| a &#124; b    | 010     |
| !(a &#124; b) | 011     |
| a + b         | 100     |
| a - b         | 101     |
| slt           | 110     |
| unused        | 111     |

`slt` (set if less than) - установить самый младший бит результата равным 1, если `a < b`, остальные биты остаются нулями.

Для запуска тестов:
```
iverilog -g2012 alu_test.v
vvp a.out
```

## Формат сдачи

Необходимо отправить решение в [гугл-форму](https://docs.google.com/forms/d/e/1FAIpQLSdO_V-FRe-J9X2De2iNG5nuXH_48dmmtHtYX8vwjEyCReLbYg/viewform?usp=dialog).

Для решения необходимо использовать шаблон [`templates.v`](./templates.v),
файл с вашим решением должен называться `templates.v`.
Изменять имена и сигнатуру модулей (количество, порядок и названия портов) запрещено.
