 2 
用於儲存與區域網路之 160Gbps 乙太網路光電技術開發- 
子計畫四：160Gbps 乙太網路之接收機設計(I) 
計劃編號: 95-2221-E-009-333-     執行期間: 95年 8 月 1 日 ~  96年 7 月 31 日 
計劃主持人:交通大學電子工程學系 陳巍仁 副教授 e-mail:wzchen@alab.ee.nctu.edu.tw 
 
摘要 
    本計畫以 0.18 µm CMOS 製程技術實現高整
合度之光接收機前端電路，設計目標為整合 CMOS
光感測器(PD)、轉阻放大器(TIA)、等化器(EQ)以
及限幅放大器(LA) 於單一晶片。本年度之研究成
果主要有二: 第一顆晶片採用所提出之 SML 光感
測器，同時配合等化器電路，使光接收機能達到高
速操作之目的。實驗結果顯示其最高傳輸速率達
3.125 Gbps，而 SML光感測器之響應度約為 0.07 
A/W；第二顆晶片的光感測器採用本研究群所提出
之水平式 p+ / p- / n+  PIN架構，其在沒有等化器
電路的輔助下，亦可達到 2.5 Gbps 的二階傳輸速
率 (Binary)。本設計之接收機前端電路可提供 110 
dBΩ增益和 2.46 GHz頻寬，輸出飽和振幅達 420 
mVPP。此二顆晶片之面積大小約為 710 µm x 990 
µm。 
Abstract 
The objective goal of this project is to realize 
fully integrated CMOS optical receiver analog 
front-end in a  0.18 µm CMOS technology, 
including a photo detector (PD), a transimpedance 
amplifier (TIA), and a post limiting amplifier (LA) 
on a single chip. In this year, two experimental 
prototypes are proposed. For the first design, high 
speed operation is achieved by utilizing spatial 
modulated light (SML) detector incorporating with 
adaptive analog equalizer. Experimental results show 
that it can operate up to 3.125 Gbps, while the 
responsivity of the SML detector is about 0.07 A/W. 
For the second design, a novel PIN detector is 
proposed and integrated in the receiver. It can operate 
up to 2.5 Gbps without an equalizer. Both the optical 
receivers are capable of delivering 420mVpp to 50 Ω 
output loads. The optical receiver except the photo 
detector provides  110 dBΩ conversion gain and 
2.46 GHz bandwidth. The chip size in both designs is 
about 710 µm x 990 µm. 
 
研究成果 
I. 光感測器架構 
CMOS光感測器可接收光波長 850 nm的雷射
光源信號。傳統上, 可利用 N-well 與 P-substrate
所形成的逆向偏壓空乏區來做為光子感測區。其 
 
 
中，空乏區內所產生之電子電動對將形成快速之漂
移電流，然而由於 850 nm 光源的照射深度達 20 
µm，遠超過 N-Well 之深度 (2 µm)，因此，大部
份的光電流主要由底層 P-基板之慢速擴散電流所
組成。據此，本年度之研究目標在於提出有效之光
感器與電路之整合設計方法，藉此達到快速資料傳
輸之目的。 
     在第一顆晶片的設計中，我們採用空間位置
調變之光感測器(SML)結構，如圖一(a)所示。其利
用明暗光感測元件之錯置，可有效的擷取並消除慢
速之擴散電流，同時留下快速響應之漂移電流，藉
此達到提升光感測器頻寬之目的。此外，本設計結
合類比等化器電路，以進一步拓展光感測元件高頻
之頻率響應。然而，由於 SML 感測器是藉由低頻
響應電流之抵減來達到快速響應之目的，因此其光
感測之零敏度相對較低。 
為了進一步提升光感測元件之性能，本研究群提出
新式水平 PIN 結構光感測元件，如圖二所示。本
感測器由 P+/P-/N+ 擴散區形成近似之 PIN 結
構，其利用 P+/N+ 節點提供逆偏壓，使 P-區域達
到空乏狀態，藉此增加感光區域，同時利用空乏區
內形成之電場，以加快載子之移動率，提升元件之
響應速度。本設計之光感測器面積大小由光纖截面
積所決定。 
 
 
圖一 SML detector光感測器結構 
 
 4 
 
圖四  轉阻放大器電路 
 
 
圖五  Cherry-Hooper主動迴授電路 
 
 
圖六  等化器電路 
 
所產生之迴路增益減低之問題，進而達到提昇整體
電路頻寬之目的。 
 
V. 等化器電路 
    在 SML detector 設計方面，經由本研究群之
實驗結果顯示其 3dB頻寬約為 750MHz。圖六所示
為等化器之電路架構圖，其將在前級接收機之主極
點附近提供零點，以拓展整體接收機之頻寬。 
 
VI. 輸出緩衝電路 
    光接收機之輸出級電路將用來推動 50Ω 的負
載。以 400 mV 之輸出準位為目標，其交流電流
達 8 mA。為減低輸出級之電容負載效應，本設計
採用 Ft-doubler 輸出級，如圖七所示。其優點是輸
入電容減半，但缺點是在同樣的增益下，功率是傳
統差動放大器的 2 倍，而輸出電容是 2 倍，面積也
是 2 倍 
 
 
圖七  Ft-doubler輸出電路 
 
圖八(a)  SML 光感測接收機晶片照相圖 
 
圖八(b)  PIN 光感測接收機晶片照相圖 
 
VII. 佈局 
    圖八所示為所設計之晶片照相圖。其中SML
光感測接收機之晶片圖如圖八(a)所示，而PIN光
感測接收機之晶片圖如圖八(b) 所示。 
 
VIII. 實驗結果 
    圖九(a)為 SML 光感測接收機靈敏度與誤碼率
(BER) 效能圖，在逆向偏壓 1.2 V 操作條件下，
為達到 BER 10-12 以下之目標，其接收機在
622Mbps、1.25Gbps、2.5Gbps和 3.125Gbps 的操
作速率下其敏感度依序為-7.5dBm、-7.0dBm、
-5.8dBm和-4.2dBm。 
