TimeQuest Timing Analyzer report for testeUART
Thu Jul  5 02:29:17 2018
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Setup: 'clk_divider:clk_divider|clk_out'
 14. Slow 1200mV 85C Model Hold: 'clk'
 15. Slow 1200mV 85C Model Hold: 'clk_divider:clk_divider|clk_out'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Slow 1200mV 85C Model Metastability Report
 23. Slow 1200mV 0C Model Fmax Summary
 24. Slow 1200mV 0C Model Setup Summary
 25. Slow 1200mV 0C Model Hold Summary
 26. Slow 1200mV 0C Model Recovery Summary
 27. Slow 1200mV 0C Model Removal Summary
 28. Slow 1200mV 0C Model Minimum Pulse Width Summary
 29. Slow 1200mV 0C Model Setup: 'clk'
 30. Slow 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'
 31. Slow 1200mV 0C Model Hold: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'
 33. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 34. Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 35. Setup Times
 36. Hold Times
 37. Clock to Output Times
 38. Minimum Clock to Output Times
 39. Slow 1200mV 0C Model Metastability Report
 40. Fast 1200mV 0C Model Setup Summary
 41. Fast 1200mV 0C Model Hold Summary
 42. Fast 1200mV 0C Model Recovery Summary
 43. Fast 1200mV 0C Model Removal Summary
 44. Fast 1200mV 0C Model Minimum Pulse Width Summary
 45. Fast 1200mV 0C Model Setup: 'clk'
 46. Fast 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'
 47. Fast 1200mV 0C Model Hold: 'clk'
 48. Fast 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 50. Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'
 51. Setup Times
 52. Hold Times
 53. Clock to Output Times
 54. Minimum Clock to Output Times
 55. Fast 1200mV 0C Model Metastability Report
 56. Multicorner Timing Analysis Summary
 57. Setup Times
 58. Hold Times
 59. Clock to Output Times
 60. Minimum Clock to Output Times
 61. Board Trace Model Assignments
 62. Input Transition Times
 63. Signal Integrity Metrics (Slow 1200mv 0c Model)
 64. Signal Integrity Metrics (Slow 1200mv 85c Model)
 65. Signal Integrity Metrics (Fast 1200mv 0c Model)
 66. Setup Transfers
 67. Hold Transfers
 68. Report TCCS
 69. Report RSKM
 70. Unconstrained Paths
 71. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; testeUART                                          ;
; Device Family      ; Cyclone IV E                                       ;
; Device Name        ; EP4CE10F17C8                                       ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                                                           ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; Clock Name                      ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets                             ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+
; clk                             ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }                             ;
; clk_divider:clk_divider|clk_out ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_divider:clk_divider|clk_out } ;
+---------------------------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                                             ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 297.53 MHz ; 250.0 MHz       ; clk                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 436.68 MHz ; 402.09 MHz      ; clk_divider:clk_divider|clk_out ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Setup Summary                      ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -2.361 ; -30.297       ;
; clk_divider:clk_divider|clk_out ; -1.290 ; -22.581       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 85C Model Hold Summary                      ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.170 ; 0.000         ;
; clk_divider:clk_divider|clk_out ; 0.453 ; 0.000         ;
+---------------------------------+-------+---------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -23.818       ;
; clk_divider:clk_divider|clk_out ; -1.487 ; -34.201       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                                                      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.361 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.281      ;
; -2.342 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.262      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.328 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.248      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.279 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.199      ;
; -2.251 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.171      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.216 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 3.136      ;
; -2.105 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.025      ;
; -2.098 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 3.018      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.065 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.985      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -2.057 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.977      ;
; -1.991 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.911      ;
; -1.978 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.898      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.952 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.872      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.938 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.858      ;
; -1.776 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.081     ; 2.696      ;
; -1.743 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.081     ; 2.663      ;
; -1.743 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.663      ;
; -1.743 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.663      ;
; -1.743 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.663      ;
; -1.743 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.663      ;
; -1.743 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.663      ;
; -1.743 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.663      ;
; -1.743 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.081     ; 2.663      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                        ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.290 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.210      ;
; -1.290 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.210      ;
; -1.289 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.209      ;
; -1.288 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.208      ;
; -1.288 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.208      ;
; -1.287 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.207      ;
; -1.283 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.203      ;
; -1.281 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.201      ;
; -1.247 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.167      ;
; -1.247 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.167      ;
; -1.181 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.102      ;
; -1.179 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 2.100      ;
; -1.172 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.092      ;
; -1.172 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.092      ;
; -1.172 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.092      ;
; -1.172 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.092      ;
; -1.158 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.078      ;
; -1.158 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.078      ;
; -1.157 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.077      ;
; -1.152 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 2.072      ;
; -1.079 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.999      ;
; -1.079 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.999      ;
; -1.078 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.998      ;
; -1.073 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.993      ;
; -1.059 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.979      ;
; -1.059 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.979      ;
; -1.058 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.978      ;
; -1.052 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.972      ;
; -1.043 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.963      ;
; -1.015 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.936      ;
; -1.008 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.928      ;
; -1.008 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.928      ;
; -1.005 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.926      ;
; -1.002 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.922      ;
; -1.001 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.921      ;
; -1.001 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.921      ;
; -1.001 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.921      ;
; -0.997 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.917      ;
; -0.997 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.917      ;
; -0.997 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.917      ;
; -0.997 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.917      ;
; -0.989 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.909      ;
; -0.989 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.909      ;
; -0.988 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.908      ;
; -0.983 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.903      ;
; -0.971 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.891      ;
; -0.971 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.891      ;
; -0.970 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.890      ;
; -0.964 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.884      ;
; -0.959 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.879      ;
; -0.950 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.871      ;
; -0.899 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.819      ;
; -0.899 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.819      ;
; -0.899 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.819      ;
; -0.899 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.819      ;
; -0.889 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.809      ;
; -0.888 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.808      ;
; -0.888 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.808      ;
; -0.888 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.808      ;
; -0.879 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.799      ;
; -0.878 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.798      ;
; -0.877 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.798      ;
; -0.873 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.793      ;
; -0.872 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.792      ;
; -0.872 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.792      ;
; -0.844 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.764      ;
; -0.842 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.762      ;
; -0.840 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.760      ;
; -0.822 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.743      ;
; -0.805 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.726      ;
; -0.764 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.684      ;
; -0.734 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.654      ;
; -0.724 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.644      ;
; -0.713 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.633      ;
; -0.704 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.624      ;
; -0.669 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.590      ;
; -0.634 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.554      ;
; -0.625 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.545      ;
; -0.625 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.545      ;
; -0.625 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.545      ;
; -0.613 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.533      ;
; -0.586 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.506      ;
; -0.541 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.354      ; 1.896      ;
; -0.523 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.082     ; 1.442      ;
; -0.521 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.441      ;
; -0.519 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.354      ; 1.874      ;
; -0.515 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.436      ;
; -0.509 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.429      ;
; -0.503 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.423      ;
; -0.488 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.408      ;
; -0.450 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.370      ;
; -0.439 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.359      ;
; -0.434 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.354      ;
; -0.425 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.345      ;
; -0.360 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.354      ; 1.715      ;
; -0.359 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.354      ; 1.714      ;
; -0.350 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.270      ;
; -0.302 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.354      ; 1.657      ;
; -0.151 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.080     ; 1.072      ;
; -0.144 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.081     ; 1.064      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                                                                          ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.170 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 2.611      ; 3.284      ;
; 0.556 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 2.611      ; 3.170      ;
; 0.744 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.744 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.037      ;
; 0.745 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.745 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.038      ;
; 0.746 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.039      ;
; 0.747 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.747 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.040      ;
; 0.748 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.041      ;
; 0.755 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.048      ;
; 0.771 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.064      ;
; 0.948 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.241      ;
; 0.949 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.242      ;
; 1.099 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.099 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.392      ;
; 1.100 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.100 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.393      ;
; 1.108 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.108 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.401      ;
; 1.109 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.109 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.402      ;
; 1.117 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.117 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.410      ;
; 1.118 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.118 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.411      ;
; 1.230 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.230 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.523      ;
; 1.231 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.231 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.524      ;
; 1.239 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.532      ;
; 1.240 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.240 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.533      ;
; 1.248 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.248 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.541      ;
; 1.249 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.249 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.542      ;
; 1.257 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.550      ;
; 1.258 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.258 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.551      ;
; 1.297 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.590      ;
; 1.297 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.590      ;
; 1.319 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.612      ;
; 1.370 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.663      ;
; 1.371 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.371 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.664      ;
; 1.380 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.380 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.673      ;
; 1.388 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.681      ;
; 1.389 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.389 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.682      ;
; 1.397 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.690      ;
; 1.398 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.691      ;
; 1.398 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.691      ;
; 1.437 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.730      ;
; 1.459 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.752      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.510 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; -0.394     ; 1.328      ;
; 1.511 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.804      ;
; 1.511 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.804      ;
; 1.520 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.813      ;
; 1.520 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.813      ;
; 1.520 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.813      ;
; 1.528 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.821      ;
; 1.529 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.822      ;
; 1.529 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.822      ;
; 1.537 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.830      ;
; 1.538 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.831      ;
; 1.552 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.845      ;
; 1.552 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.845      ;
; 1.552 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.845      ;
; 1.552 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.845      ;
; 1.552 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.845      ;
; 1.552 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.845      ;
; 1.552 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.845      ;
; 1.552 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.845      ;
; 1.552 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.845      ;
; 1.577 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.870      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
; 1.650 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.081      ; 1.943      ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.453 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.453 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.746      ;
; 0.641 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.934      ;
; 0.680 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 0.974      ;
; 0.681 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 0.975      ;
; 0.684 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 0.977      ;
; 0.711 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.005      ;
; 0.754 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.534      ; 1.500      ;
; 0.769 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.062      ;
; 0.784 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.077      ;
; 0.785 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.078      ;
; 0.791 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.534      ; 1.537      ;
; 0.799 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.534      ; 1.545      ;
; 0.801 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.094      ;
; 0.913 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.534      ; 1.659      ;
; 0.918 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.211      ;
; 0.918 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.534      ; 1.664      ;
; 0.923 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.216      ;
; 0.939 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.232      ;
; 0.943 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.236      ;
; 0.989 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.283      ;
; 0.989 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.282      ;
; 0.991 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.284      ;
; 0.993 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.286      ;
; 0.993 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.286      ;
; 0.994 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.287      ;
; 0.995 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.288      ;
; 1.009 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.302      ;
; 1.009 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.302      ;
; 1.016 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.309      ;
; 1.016 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.309      ;
; 1.017 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.310      ;
; 1.037 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.080      ; 1.329      ;
; 1.057 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.350      ;
; 1.072 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.365      ;
; 1.072 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.365      ;
; 1.076 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.370      ;
; 1.090 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.383      ;
; 1.090 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.383      ;
; 1.092 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.385      ;
; 1.163 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.456      ;
; 1.191 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.484      ;
; 1.201 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.494      ;
; 1.210 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.503      ;
; 1.211 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.504      ;
; 1.212 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.505      ;
; 1.215 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.509      ;
; 1.223 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.516      ;
; 1.250 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.544      ;
; 1.264 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.557      ;
; 1.271 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.564      ;
; 1.276 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.569      ;
; 1.297 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.590      ;
; 1.308 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.601      ;
; 1.308 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.601      ;
; 1.312 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.605      ;
; 1.315 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.608      ;
; 1.340 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.633      ;
; 1.349 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.642      ;
; 1.350 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.643      ;
; 1.350 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.643      ;
; 1.357 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.650      ;
; 1.359 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.652      ;
; 1.366 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.659      ;
; 1.391 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.685      ;
; 1.432 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.725      ;
; 1.447 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.740      ;
; 1.447 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.740      ;
; 1.448 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.742      ;
; 1.461 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.754      ;
; 1.462 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.755      ;
; 1.462 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.755      ;
; 1.472 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.765      ;
; 1.472 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.765      ;
; 1.472 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.765      ;
; 1.481 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.775      ;
; 1.486 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.779      ;
; 1.488 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.781      ;
; 1.491 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.784      ;
; 1.498 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.791      ;
; 1.500 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.793      ;
; 1.515 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.808      ;
; 1.517 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.082      ; 1.811      ;
; 1.593 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.886      ;
; 1.593 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.886      ;
; 1.593 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.081      ; 1.886      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                                     ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.266  ; 0.486        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.286  ; 0.506        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.287  ; 0.507        ; 0.220          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.304  ; 0.492        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.325  ; 0.513        ; 0.188          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.444  ; 0.444        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.454  ; 0.454        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.465  ; 0.465        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.467  ; 0.467        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.532  ; 0.532        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.535  ; 0.535        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.546  ; 0.546        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.555  ; 0.555        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.556  ; 0.556        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                                    ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.250  ; 0.470        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; 0.269  ; 0.489        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; 0.271  ; 0.491        ; 0.220          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; 0.320  ; 0.508        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; 0.323  ; 0.511        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; 0.342  ; 0.530        ; 0.188          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[0]|clk               ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[1]|clk               ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[2]|clk               ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[3]|clk               ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[0]|clk                 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[1]|clk                 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[2]|clk                 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[3]|clk                 ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[0]|clk                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[1]|clk                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[2]|clk                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[3]|clk                  ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|state.done|clk               ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|state.idle|clk               ;
; 0.459  ; 0.459        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|state.receving|clk           ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[0]|clk               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[1]|clk               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[2]|clk               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[3]|clk               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|state.done|clk               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|state.idle|clk               ;
; 0.462  ; 0.462        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|state.sending|clk            ;
; 0.481  ; 0.481        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|tx|clk                       ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|inclk[0] ;
; 0.483  ; 0.483        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out|q                ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|inclk[0] ;
; 0.516  ; 0.516        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|outclk   ;
; 0.518  ; 0.518        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|tx|clk                       ;
; 0.537  ; 0.537        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[0]|clk               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 2.896 ; 3.110 ; Rise       ; clk                             ;
; button    ; clk_divider:clk_divider|clk_out ; 3.743 ; 3.989 ; Rise       ; clk_divider:clk_divider|clk_out ;
; reset     ; clk_divider:clk_divider|clk_out ; 4.084 ; 4.286 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 2.878 ; 3.147 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -1.427 ; -1.621 ; Rise       ; clk                             ;
; button    ; clk_divider:clk_divider|clk_out ; -2.205 ; -2.370 ; Rise       ; clk_divider:clk_divider|clk_out ;
; reset     ; clk_divider:clk_divider|clk_out ; -1.738 ; -2.023 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -1.365 ; -1.648 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 8.343 ; 8.339 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.513 ; 7.626 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 7.011 ; 7.149 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.343 ; 8.339 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 7.348 ; 7.525 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.713 ; 8.501 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 6.737 ; 6.872 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.219 ; 7.330 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.737 ; 6.872 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.078 ; 8.073 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 7.061 ; 7.233 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.373 ; 8.168 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                                              ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name                      ; Note                                                          ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
; 315.06 MHz ; 250.0 MHz       ; clk                             ; limit due to minimum period restriction (max I/O toggle rate) ;
; 479.39 MHz ; 402.09 MHz      ; clk_divider:clk_divider|clk_out ; limit due to minimum period restriction (tmin)                ;
+------------+-----------------+---------------------------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -2.174 ; -27.038       ;
; clk_divider:clk_divider|clk_out ; -1.086 ; -18.585       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------+
; Slow 1200mV 0C Model Hold Summary                       ;
+---------------------------------+-------+---------------+
; Clock                           ; Slack ; End Point TNS ;
+---------------------------------+-------+---------------+
; clk                             ; 0.244 ; 0.000         ;
; clk_divider:clk_divider|clk_out ; 0.402 ; 0.000         ;
+---------------------------------+-------+---------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -23.818       ;
; clk_divider:clk_divider|clk_out ; -1.487 ; -34.201       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.174 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.103      ;
; -2.134 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.063      ;
; -2.073 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 3.002      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.072 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 3.001      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -2.033 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.962      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.971 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.900      ;
; -1.938 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.867      ;
; -1.910 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.839      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.836 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.765      ;
; -1.829 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.758      ;
; -1.816 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.745      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.808 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.737      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.727 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.656      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.714 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.643      ;
; -1.605 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.534      ;
; -1.544 ; clk_divider:clk_divider|counter[2] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.073     ; 2.473      ;
; -1.503 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.073     ; 2.432      ;
; -1.503 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.432      ;
; -1.503 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.432      ;
; -1.503 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.432      ;
; -1.503 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.432      ;
; -1.503 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.432      ;
; -1.503 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.073     ; 2.432      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack  ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; -1.086 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.016      ;
; -1.086 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.016      ;
; -1.085 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.015      ;
; -1.083 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.083 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.013      ;
; -1.082 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.012      ;
; -1.072 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 2.002      ;
; -1.069 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.999      ;
; -1.030 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.960      ;
; -1.030 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.960      ;
; -0.986 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.917      ;
; -0.974 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.904      ;
; -0.973 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.903      ;
; -0.973 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.903      ;
; -0.973 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.903      ;
; -0.971 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.902      ;
; -0.964 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.894      ;
; -0.964 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.894      ;
; -0.964 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.894      ;
; -0.952 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.882      ;
; -0.900 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.830      ;
; -0.900 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.830      ;
; -0.900 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.830      ;
; -0.888 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.818      ;
; -0.882 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.812      ;
; -0.882 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.812      ;
; -0.881 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.811      ;
; -0.868 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.798      ;
; -0.858 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.788      ;
; -0.858 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.788      ;
; -0.851 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.782      ;
; -0.836 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.766      ;
; -0.831 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.762      ;
; -0.828 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.758      ;
; -0.828 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.758      ;
; -0.827 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.757      ;
; -0.819 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.749      ;
; -0.819 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.749      ;
; -0.819 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.749      ;
; -0.814 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.744      ;
; -0.807 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.737      ;
; -0.805 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.735      ;
; -0.805 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.735      ;
; -0.804 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.734      ;
; -0.802 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.732      ;
; -0.801 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.731      ;
; -0.801 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.731      ;
; -0.801 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.731      ;
; -0.793 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.724      ;
; -0.791 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.721      ;
; -0.762 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.692      ;
; -0.761 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.692      ;
; -0.752 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.682      ;
; -0.752 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.682      ;
; -0.752 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.682      ;
; -0.752 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.682      ;
; -0.731 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.661      ;
; -0.731 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.661      ;
; -0.725 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.655      ;
; -0.725 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.655      ;
; -0.725 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.655      ;
; -0.724 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.654      ;
; -0.713 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.643      ;
; -0.713 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.643      ;
; -0.701 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.631      ;
; -0.700 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.631      ;
; -0.684 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.615      ;
; -0.665 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.595      ;
; -0.665 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.595      ;
; -0.662 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.592      ;
; -0.585 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.515      ;
; -0.581 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.511      ;
; -0.565 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.495      ;
; -0.557 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.488      ;
; -0.545 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.475      ;
; -0.542 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.472      ;
; -0.490 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.420      ;
; -0.490 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.420      ;
; -0.481 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.411      ;
; -0.466 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.396      ;
; -0.461 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.391      ;
; -0.457 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.387      ;
; -0.426 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.073     ; 1.355      ;
; -0.423 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.353      ;
; -0.418 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.336      ; 1.756      ;
; -0.397 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.336      ; 1.735      ;
; -0.392 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.322      ;
; -0.387 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.317      ;
; -0.373 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.304      ;
; -0.365 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.295      ;
; -0.330 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.260      ;
; -0.314 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.244      ;
; -0.294 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.224      ;
; -0.285 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.336      ; 1.623      ;
; -0.281 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.211      ;
; -0.262 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.336      ; 1.600      ;
; -0.236 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.336      ; 1.574      ;
; -0.216 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.072     ; 1.146      ;
; -0.088 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 1.019      ;
; -0.050 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.071     ; 0.981      ;
+--------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                                                                           ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; 0.244 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 2.402      ; 3.111      ;
; 0.489 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 2.402      ; 2.856      ;
; 0.691 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.959      ;
; 0.692 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.960      ;
; 0.693 ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.693 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.961      ;
; 0.695 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.695 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.963      ;
; 0.697 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.965      ;
; 0.698 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.966      ;
; 0.701 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.969      ;
; 0.722 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 0.990      ;
; 0.856 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.124      ;
; 0.856 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.124      ;
; 1.013 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.281      ;
; 1.014 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.014 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.282      ;
; 1.015 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.283      ;
; 1.016 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.284      ;
; 1.017 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.017 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.285      ;
; 1.019 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.287      ;
; 1.025 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.293      ;
; 1.029 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.297      ;
; 1.031 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.299      ;
; 1.032 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.032 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.300      ;
; 1.108 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.376      ;
; 1.111 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.379      ;
; 1.112 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.380      ;
; 1.117 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.385      ;
; 1.125 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.393      ;
; 1.136 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.404      ;
; 1.136 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.404      ;
; 1.137 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.405      ;
; 1.138 ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.406      ;
; 1.139 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.407      ;
; 1.139 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.407      ;
; 1.141 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.409      ;
; 1.147 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.415      ;
; 1.151 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.419      ;
; 1.154 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.154 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.422      ;
; 1.160 ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.428      ;
; 1.160 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.428      ;
; 1.233 ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.501      ;
; 1.234 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.502      ;
; 1.235 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.503      ;
; 1.239 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.507      ;
; 1.247 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.515      ;
; 1.258 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.526      ;
; 1.259 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.527      ;
; 1.261 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.529      ;
; 1.261 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.529      ;
; 1.263 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.531      ;
; 1.269 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.537      ;
; 1.273 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.541      ;
; 1.276 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.544      ;
; 1.276 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.544      ;
; 1.282 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.550      ;
; 1.356 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.624      ;
; 1.357 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.625      ;
; 1.361 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.629      ;
; 1.369 ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.637      ;
; 1.380 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.648      ;
; 1.381 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.649      ;
; 1.383 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.651      ;
; 1.383 ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.651      ;
; 1.385 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.653      ;
; 1.395 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.663      ;
; 1.398 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.666      ;
; 1.404 ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.672      ;
; 1.446 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.446 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.714      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.448 ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; -0.376     ; 1.267      ;
; 1.478 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.746      ;
; 1.483 ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.751      ;
; 1.502 ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.770      ;
; 1.503 ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.771      ;
; 1.505 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.773      ;
; 1.506 ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|clk_out     ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.774      ;
; 1.520 ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.073      ; 1.788      ;
+-------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.402 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.402 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.669      ;
; 0.598 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.865      ;
; 0.603 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.871      ;
; 0.604 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.872      ;
; 0.629 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 0.897      ;
; 0.638 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.905      ;
; 0.675 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.497      ; 1.367      ;
; 0.680 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.497      ; 1.372      ;
; 0.697 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.497      ; 1.389      ;
; 0.718 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.985      ;
; 0.730 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.997      ;
; 0.731 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 0.998      ;
; 0.747 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.014      ;
; 0.818 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.497      ; 1.510      ;
; 0.838 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.105      ;
; 0.841 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.497      ; 1.533      ;
; 0.861 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.128      ;
; 0.864 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.131      ;
; 0.877 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.144      ;
; 0.897 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.164      ;
; 0.900 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.167      ;
; 0.911 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.179      ;
; 0.918 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.185      ;
; 0.920 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.187      ;
; 0.920 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.187      ;
; 0.921 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.188      ;
; 0.925 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.071      ; 1.191      ;
; 0.927 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.194      ;
; 0.933 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.200      ;
; 0.941 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.208      ;
; 0.943 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.210      ;
; 0.948 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.215      ;
; 0.970 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.237      ;
; 0.971 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.239      ;
; 0.999 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.266      ;
; 1.002 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.269      ;
; 1.002 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.269      ;
; 1.005 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.272      ;
; 1.030 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.297      ;
; 1.081 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.348      ;
; 1.103 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.371      ;
; 1.106 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.373      ;
; 1.114 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.381      ;
; 1.118 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.385      ;
; 1.130 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.397      ;
; 1.130 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.398      ;
; 1.136 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.403      ;
; 1.138 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.405      ;
; 1.172 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.439      ;
; 1.177 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.444      ;
; 1.186 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.453      ;
; 1.189 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.456      ;
; 1.189 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.456      ;
; 1.192 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.459      ;
; 1.213 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.480      ;
; 1.226 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.493      ;
; 1.239 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.506      ;
; 1.243 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.510      ;
; 1.244 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.511      ;
; 1.244 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.511      ;
; 1.250 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.518      ;
; 1.266 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.533      ;
; 1.270 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.537      ;
; 1.272 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.539      ;
; 1.321 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.588      ;
; 1.321 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.588      ;
; 1.331 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.599      ;
; 1.341 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.608      ;
; 1.350 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.617      ;
; 1.350 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.617      ;
; 1.350 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.617      ;
; 1.361 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.628      ;
; 1.361 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.628      ;
; 1.361 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.628      ;
; 1.363 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.631      ;
; 1.368 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.635      ;
; 1.375 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.642      ;
; 1.384 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.651      ;
; 1.384 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.651      ;
; 1.393 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.073      ; 1.661      ;
; 1.398 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.665      ;
; 1.401 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.668      ;
; 1.472 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.739      ;
; 1.472 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.739      ;
; 1.472 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.072      ; 1.739      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.225  ; 0.441        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.273  ; 0.489        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.324  ; 0.508        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.371  ; 0.555        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.457  ; 0.457        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.475  ; 0.475        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.479  ; 0.479        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.495  ; 0.495        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.504  ; 0.504        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.521  ; 0.521        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.525  ; 0.525        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.543  ; 0.543        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; -1.487 ; 1.000        ; 2.487          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.181  ; 0.397        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; 0.227  ; 0.443        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; 0.231  ; 0.447        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; 0.366  ; 0.550        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; 0.370  ; 0.554        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; 0.414  ; 0.598        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.451  ; 0.451        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|tx|clk                       ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|inclk[0] ;
; 0.476  ; 0.476        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|outclk   ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[0]|clk               ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[1]|clk               ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[2]|clk               ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[3]|clk               ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|state.done|clk               ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|state.idle|clk               ;
; 0.497  ; 0.497        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|state.sending|clk            ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[0]|clk               ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[1]|clk               ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[2]|clk               ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[3]|clk               ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[0]|clk                 ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[1]|clk                 ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[2]|clk                 ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[3]|clk                 ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[0]|clk                  ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[1]|clk                  ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[2]|clk                  ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[3]|clk                  ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|state.done|clk               ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|state.idle|clk               ;
; 0.499  ; 0.499        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|state.receving|clk           ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out|q                ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[0]|clk               ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[1]|clk               ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[2]|clk               ;
; 0.501  ; 0.501        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[3]|clk               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 2.583 ; 2.649 ; Rise       ; clk                             ;
; button    ; clk_divider:clk_divider|clk_out ; 3.404 ; 3.457 ; Rise       ; clk_divider:clk_divider|clk_out ;
; reset     ; clk_divider:clk_divider|clk_out ; 3.731 ; 3.725 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 2.575 ; 2.698 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -1.232 ; -1.288 ; Rise       ; clk                             ;
; button    ; clk_divider:clk_divider|clk_out ; -1.994 ; -1.951 ; Rise       ; clk_divider:clk_divider|clk_out ;
; reset     ; clk_divider:clk_divider|clk_out ; -1.529 ; -1.671 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -1.166 ; -1.323 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 7.453 ; 7.535 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 6.776 ; 6.981 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.324 ; 6.530 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 7.453 ; 7.535 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 6.625 ; 6.886 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.018 ; 7.669 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 6.057 ; 6.257 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 6.491 ; 6.690 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 6.057 ; 6.257 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 7.194 ; 7.272 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 6.346 ; 6.598 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 7.685 ; 7.348 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Setup Summary                       ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.453 ; -5.469        ;
; clk_divider:clk_divider|clk_out ; 0.006  ; 0.000         ;
+---------------------------------+--------+---------------+


+----------------------------------------------------------+
; Fast 1200mV 0C Model Hold Summary                        ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -0.064 ; -0.064        ;
; clk_divider:clk_divider|clk_out ; 0.187  ; 0.000         ;
+---------------------------------+--------+---------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+----------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary         ;
+---------------------------------+--------+---------------+
; Clock                           ; Slack  ; End Point TNS ;
+---------------------------------+--------+---------------+
; clk                             ; -3.000 ; -17.920       ;
; clk_divider:clk_divider|clk_out ; -1.000 ; -23.000       ;
+---------------------------------+--------+---------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                                                       ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                          ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -0.453 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.404      ;
; -0.434 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.385      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.418 ; clk_divider:clk_divider|counter[7] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.369      ;
; -0.402 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.353      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.399 ; clk_divider:clk_divider|counter[6] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.350      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.367 ; clk_divider:clk_divider|counter[4] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.318      ;
; -0.347 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.298      ;
; -0.346 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.297      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.312 ; clk_divider:clk_divider|counter[1] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.263      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.311 ; clk_divider:clk_divider|counter[3] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.262      ;
; -0.290 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.241      ;
; -0.282 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.233      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.255 ; clk_divider:clk_divider|counter[5] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.206      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[7]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[8]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[9]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.247 ; clk_divider:clk_divider|counter[0] ; clk_divider:clk_divider|counter[10] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.198      ;
; -0.211 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|clk_out     ; clk          ; clk         ; 1.000        ; -0.036     ; 1.162      ;
; -0.176 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[11] ; clk          ; clk         ; 1.000        ; -0.036     ; 1.127      ;
; -0.176 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[5]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.127      ;
; -0.176 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[0]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.127      ;
; -0.176 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[1]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.127      ;
; -0.176 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[2]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.127      ;
; -0.176 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[3]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.127      ;
; -0.176 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[4]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.127      ;
; -0.176 ; clk_divider:clk_divider|counter[8] ; clk_divider:clk_divider|counter[6]  ; clk          ; clk         ; 1.000        ; -0.036     ; 1.127      ;
+--------+------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk_divider:clk_divider|clk_out'                                                                                                                        ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.006 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.945      ;
; 0.007 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.944      ;
; 0.007 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.944      ;
; 0.008 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.943      ;
; 0.012 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.939      ;
; 0.013 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.938      ;
; 0.013 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.938      ;
; 0.014 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.937      ;
; 0.019 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.019 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.932      ;
; 0.036 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.916      ;
; 0.042 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.910      ;
; 0.062 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.889      ;
; 0.062 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.889      ;
; 0.062 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.889      ;
; 0.065 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.886      ;
; 0.071 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.880      ;
; 0.071 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.880      ;
; 0.072 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.879      ;
; 0.072 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.879      ;
; 0.095 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.856      ;
; 0.110 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.841      ;
; 0.110 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.841      ;
; 0.111 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.840      ;
; 0.111 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.840      ;
; 0.111 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.840      ;
; 0.111 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.840      ;
; 0.111 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.840      ;
; 0.116 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.835      ;
; 0.117 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.835      ;
; 0.119 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.832      ;
; 0.119 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.832      ;
; 0.119 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.832      ;
; 0.119 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.832      ;
; 0.120 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.831      ;
; 0.120 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.831      ;
; 0.121 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.830      ;
; 0.122 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.829      ;
; 0.145 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.806      ;
; 0.149 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.803      ;
; 0.152 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.800      ;
; 0.155 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.796      ;
; 0.155 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.796      ;
; 0.156 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.795      ;
; 0.156 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.795      ;
; 0.164 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.787      ;
; 0.165 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.786      ;
; 0.165 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.786      ;
; 0.166 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.785      ;
; 0.169 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.782      ;
; 0.169 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.782      ;
; 0.172 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.780      ;
; 0.182 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.769      ;
; 0.182 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.769      ;
; 0.182 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.769      ;
; 0.182 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.769      ;
; 0.191 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.760      ;
; 0.191 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.760      ;
; 0.191 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.760      ;
; 0.193 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.758      ;
; 0.193 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.758      ;
; 0.194 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.757      ;
; 0.194 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.757      ;
; 0.195 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.756      ;
; 0.196 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.755      ;
; 0.200 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.751      ;
; 0.222 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.729      ;
; 0.223 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.728      ;
; 0.223 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.728      ;
; 0.249 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.702      ;
; 0.253 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.698      ;
; 0.256 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.695      ;
; 0.259 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.693      ;
; 0.261 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.690      ;
; 0.262 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.690      ;
; 0.288 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.663      ;
; 0.295 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.656      ;
; 0.307 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.644      ;
; 0.313 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.639      ;
; 0.314 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.637      ;
; 0.314 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.637      ;
; 0.323 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.629      ;
; 0.324 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.627      ;
; 0.330 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.037     ; 0.620      ;
; 0.330 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.621      ;
; 0.331 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.620      ;
; 0.332 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.619      ;
; 0.336 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 0.792      ;
; 0.339 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.612      ;
; 0.348 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 0.780      ;
; 0.371 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.580      ;
; 0.378 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.573      ;
; 0.384 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.567      ;
; 0.386 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.565      ;
; 0.406 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 0.722      ;
; 0.412 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 0.716      ;
; 0.414 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.036     ; 0.537      ;
; 0.445 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; 0.141      ; 0.683      ;
; 0.488 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.464      ;
; 0.504 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 1.000        ; -0.035     ; 0.448      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock                    ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+
; -0.064 ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; 0.000        ; 1.191      ; 1.346      ;
; 0.297  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.297  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.417      ;
; 0.299  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.299  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.419      ;
; 0.300  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.300  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.420      ;
; 0.303  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.423      ;
; 0.312  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.432      ;
; 0.366  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.486      ;
; 0.367  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.487      ;
; 0.446  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.566      ;
; 0.448  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.448  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.568      ;
; 0.452  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.572      ;
; 0.458  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.458  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.578      ;
; 0.459  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.579      ;
; 0.461  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.461  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.581      ;
; 0.462  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.582      ;
; 0.509  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.629      ;
; 0.511  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.511  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.511  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.631      ;
; 0.514  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.514  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.634      ;
; 0.515  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.635      ;
; 0.518  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.638      ;
; 0.524  ; clk_divider:clk_divider|counter[10] ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.524  ; clk_divider:clk_divider|counter[8]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.524  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.524  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.644      ;
; 0.525  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.645      ;
; 0.525  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.645      ;
; 0.527  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.527  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.647      ;
; 0.528  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.648      ;
; 0.528  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.648      ;
; 0.572  ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out     ; clk_divider:clk_divider|clk_out ; clk         ; -0.500       ; 1.191      ; 1.482      ;
; 0.577  ; clk_divider:clk_divider|counter[7]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.697      ;
; 0.577  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.697      ;
; 0.577  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.697      ;
; 0.580  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.700      ;
; 0.580  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.700      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|state.idle  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; -0.156     ; 0.509      ;
; 0.581  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.701      ;
; 0.584  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.704      ;
; 0.590  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.710      ;
; 0.590  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.710      ;
; 0.591  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.711      ;
; 0.591  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.711      ;
; 0.593  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.713      ;
; 0.593  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.713      ;
; 0.594  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.714      ;
; 0.594  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.714      ;
; 0.629  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.629  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.629  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.629  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.629  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.629  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.629  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[6]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.629  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.629  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.749      ;
; 0.643  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.763      ;
; 0.643  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.763      ;
; 0.646  ; clk_divider:clk_divider|counter[1]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.766      ;
; 0.646  ; clk_divider:clk_divider|counter[3]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.766      ;
; 0.647  ; clk_divider:clk_divider|counter[5]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.767      ;
; 0.650  ; clk_divider:clk_divider|counter[9]  ; clk_divider:clk_divider|clk_out     ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.770      ;
; 0.656  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[9]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.776      ;
; 0.656  ; clk_divider:clk_divider|counter[4]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.776      ;
; 0.657  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[7]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.777      ;
; 0.657  ; clk_divider:clk_divider|counter[6]  ; clk_divider:clk_divider|counter[11] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.777      ;
; 0.659  ; clk_divider:clk_divider|counter[2]  ; clk_divider:clk_divider|counter[10] ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.779      ;
; 0.660  ; clk_divider:clk_divider|counter[0]  ; clk_divider:clk_divider|counter[8]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.780      ;
; 0.672  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[5]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.792      ;
; 0.672  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[0]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.792      ;
; 0.672  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[1]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.792      ;
; 0.672  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[2]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.792      ;
; 0.672  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[3]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.792      ;
; 0.672  ; clk_divider:clk_divider|counter[11] ; clk_divider:clk_divider|counter[4]  ; clk                             ; clk         ; 0.000        ; 0.036      ; 0.792      ;
+--------+-------------------------------------+-------------------------------------+---------------------------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk_divider:clk_divider|clk_out'                                                                                                                         ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; Slack ; From Node                      ; To Node                        ; Launch Clock                    ; Latch Clock                     ; Relationship ; Clock Skew ; Data Delay ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+
; 0.187 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.187 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.307      ;
; 0.252 ; uart_rx:uart_rx|dataA[1]       ; uart_rx:uart_rx|data[1]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.372      ;
; 0.257 ; uart_rx:uart_rx|dataA[0]       ; uart_rx:uart_rx|data[0]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.378      ;
; 0.258 ; uart_rx:uart_rx|dataA[3]       ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.379      ;
; 0.263 ; uart_tx:uart_tx|state.done     ; uart_tx:uart_tx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.383      ;
; 0.269 ; uart_rx:uart_rx|dataA[2]       ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.390      ;
; 0.312 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.432      ;
; 0.313 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.220      ; 0.617      ;
; 0.315 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.220      ; 0.619      ;
; 0.319 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.439      ;
; 0.319 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.439      ;
; 0.324 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.444      ;
; 0.338 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.220      ; 0.642      ;
; 0.347 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.220      ; 0.651      ;
; 0.351 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|tx             ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.220      ; 0.655      ;
; 0.371 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.491      ;
; 0.372 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.492      ;
; 0.385 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.505      ;
; 0.386 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.506      ;
; 0.387 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.508      ;
; 0.387 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.507      ;
; 0.390 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.510      ;
; 0.390 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.510      ;
; 0.391 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.511      ;
; 0.393 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.513      ;
; 0.393 ; uart_tx:uart_tx|state.sending  ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.513      ;
; 0.394 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.514      ;
; 0.399 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.519      ;
; 0.401 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.521      ;
; 0.402 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.522      ;
; 0.402 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.522      ;
; 0.404 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|state.idle     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.035      ; 0.523      ;
; 0.433 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.553      ;
; 0.437 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.557      ;
; 0.438 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.558      ;
; 0.445 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.565      ;
; 0.459 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.579      ;
; 0.460 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.580      ;
; 0.461 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.581      ;
; 0.465 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.586      ;
; 0.482 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.602      ;
; 0.483 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.603      ;
; 0.485 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.605      ;
; 0.487 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.607      ;
; 0.504 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.624      ;
; 0.504 ; uart_tx:uart_tx|counter[3]     ; uart_tx:uart_tx|state.sending  ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.624      ;
; 0.516 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.636      ;
; 0.518 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.638      ;
; 0.519 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.639      ;
; 0.520 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.641      ;
; 0.526 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|state.receving ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.646      ;
; 0.528 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.648      ;
; 0.528 ; uart_tx:uart_tx|counter[0]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.648      ;
; 0.534 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.655      ;
; 0.538 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.659      ;
; 0.546 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|dataA[3]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.666      ;
; 0.548 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.668      ;
; 0.556 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.676      ;
; 0.558 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.679      ;
; 0.559 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.679      ;
; 0.559 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.679      ;
; 0.559 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.679      ;
; 0.560 ; uart_tx:uart_tx|counter[1]     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.680      ;
; 0.560 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.680      ;
; 0.562 ; uart_rx:uart_rx|counter[3]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.682      ;
; 0.573 ; uart_tx:uart_tx|counter[2]     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.693      ;
; 0.585 ; uart_rx:uart_rx|state.receving ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.706      ;
; 0.600 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.720      ;
; 0.600 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.720      ;
; 0.600 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.720      ;
; 0.602 ; uart_rx:uart_rx|state.idle     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.722      ;
; 0.602 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.722      ;
; 0.604 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[2]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.724      ;
; 0.604 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.724      ;
; 0.608 ; uart_tx:uart_tx|state.idle     ; uart_tx:uart_tx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.728      ;
; 0.609 ; uart_rx:uart_rx|counter[0]     ; uart_rx:uart_rx|counter[3]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.729      ;
; 0.614 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[0]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.734      ;
; 0.615 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|dataA[2]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.735      ;
; 0.620 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[1]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.740      ;
; 0.622 ; uart_rx:uart_rx|counter[2]     ; uart_rx:uart_rx|counter[0]     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.742      ;
; 0.628 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|dataA[1]       ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.749      ;
; 0.644 ; uart_rx:uart_rx|counter[1]     ; uart_rx:uart_rx|state.done     ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.037      ; 0.765      ;
; 0.647 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[3]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.767      ;
; 0.647 ; uart_rx:uart_rx|state.done     ; uart_rx:uart_rx|data[2]        ; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 0.000        ; 0.036      ; 0.767      ;
+-------+--------------------------------+--------------------------------+---------------------------------+---------------------------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                                      ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                              ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; -0.088 ; 0.096        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; -0.064 ; 0.120        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.092  ; 0.092        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.116  ; 0.116        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o                         ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i                         ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i                         ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|clk_out     ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[0]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[10] ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[11] ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[1]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[2]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[3]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[4]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[5]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[6]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[7]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[8]  ;
; 0.661  ; 0.877        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|counter[9]  ;
; 0.683  ; 0.899        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; clk_divider:clk_divider|state.idle  ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0]           ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk             ;
; 0.880  ; 0.880        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o                         ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|clk_out|clk             ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[0]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[10]|clk         ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[11]|clk         ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[1]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[2]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[3]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[4]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[5]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[6]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[7]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[8]|clk          ;
; 0.883  ; 0.883        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|counter[9]|clk          ;
; 0.905  ; 0.905        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk_divider|state.idle|clk          ;
+--------+--------------+----------------+------------------+-------+------------+-------------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk_divider:clk_divider|clk_out'                                                                     ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock                           ; Clock Edge ; Target                               ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.221  ; 0.405        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; 0.238  ; 0.422        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; 0.239  ; 0.423        ; 0.184          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[1]             ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[0]              ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[1]              ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[2]              ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|data[3]              ;
; 0.355  ; 0.571        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.done           ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[0]           ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[1]           ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[2]           ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|counter[3]           ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[0]             ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[2]             ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|dataA[3]             ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.idle           ;
; 0.356  ; 0.572        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx:uart_rx|state.receving       ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[0]           ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[1]           ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[2]           ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|counter[3]           ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.done           ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.idle           ;
; 0.357  ; 0.573        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|state.sending        ;
; 0.373  ; 0.589        ; 0.216          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx:uart_tx|tx                   ;
; 0.401  ; 0.401        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|tx|clk                       ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[0]|clk               ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[1]|clk               ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[2]|clk               ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|counter[3]|clk               ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|state.done|clk               ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|state.idle|clk               ;
; 0.418  ; 0.418        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_tx|state.sending|clk            ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[0]|clk               ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[1]|clk               ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[2]|clk               ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|counter[3]|clk               ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[0]|clk                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[1]|clk                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[2]|clk                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[3]|clk                 ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[0]|clk                  ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[1]|clk                  ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[2]|clk                  ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[3]|clk                  ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|state.done|clk               ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|state.idle|clk               ;
; 0.419  ; 0.419        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|state.receving|clk           ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|inclk[0] ;
; 0.441  ; 0.441        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out|q                ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out|q                ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|inclk[0] ;
; 0.557  ; 0.557        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; clk_divider|clk_out~clkctrl|outclk   ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|dataA[1]|clk                 ;
; 0.577  ; 0.577        ; 0.000          ; High Pulse Width ; clk_divider:clk_divider|clk_out ; Rise       ; uart_rx|data[0]|clk                  ;
+--------+--------------+----------------+------------------+---------------------------------+------------+--------------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 1.314 ; 1.896 ; Rise       ; clk                             ;
; button    ; clk_divider:clk_divider|clk_out ; 1.689 ; 2.322 ; Rise       ; clk_divider:clk_divider|clk_out ;
; reset     ; clk_divider:clk_divider|clk_out ; 1.840 ; 2.473 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 1.319 ; 1.899 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -0.674 ; -1.245 ; Rise       ; clk                             ;
; button    ; clk_divider:clk_divider|clk_out ; -1.044 ; -1.680 ; Rise       ; clk_divider:clk_divider|clk_out ;
; reset     ; clk_divider:clk_divider|clk_out ; -0.872 ; -1.483 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -0.693 ; -1.271 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 4.223 ; 4.126 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.611 ; 3.518 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.344 ; 3.295 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.223 ; 4.126 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.520 ; 3.453 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 3.935 ; 4.045 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 3.224 ; 3.176 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.480 ; 3.390 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.224 ; 3.176 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.106 ; 4.011 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.392 ; 3.328 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 3.790 ; 3.896 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                                            ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Clock                            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+----------------------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack                 ; -2.361  ; -0.064 ; N/A      ; N/A     ; -3.000              ;
;  clk                             ; -2.361  ; -0.064 ; N/A      ; N/A     ; -3.000              ;
;  clk_divider:clk_divider|clk_out ; -1.290  ; 0.187  ; N/A      ; N/A     ; -1.487              ;
; Design-wide TNS                  ; -52.878 ; -0.064 ; 0.0      ; 0.0     ; -58.019             ;
;  clk                             ; -30.297 ; -0.064 ; N/A      ; N/A     ; -23.818             ;
;  clk_divider:clk_divider|clk_out ; -22.581 ; 0.000  ; N/A      ; N/A     ; -34.201             ;
+----------------------------------+---------+--------+----------+---------+---------------------+


+------------------------------------------------------------------------------------------------------------+
; Setup Times                                                                                                ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; reset     ; clk                             ; 2.896 ; 3.110 ; Rise       ; clk                             ;
; button    ; clk_divider:clk_divider|clk_out ; 3.743 ; 3.989 ; Rise       ; clk_divider:clk_divider|clk_out ;
; reset     ; clk_divider:clk_divider|clk_out ; 4.084 ; 4.286 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; 2.878 ; 3.147 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+--------------------------------------------------------------------------------------------------------------+
; Hold Times                                                                                                   ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise   ; Fall   ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+
; reset     ; clk                             ; -0.674 ; -1.245 ; Rise       ; clk                             ;
; button    ; clk_divider:clk_divider|clk_out ; -1.044 ; -1.680 ; Rise       ; clk_divider:clk_divider|clk_out ;
; reset     ; clk_divider:clk_divider|clk_out ; -0.872 ; -1.483 ; Rise       ; clk_divider:clk_divider|clk_out ;
; rx        ; clk_divider:clk_divider|clk_out ; -0.693 ; -1.271 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+--------+--------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Clock to Output Times                                                                                      ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 8.343 ; 8.339 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 7.513 ; 7.626 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 7.011 ; 7.149 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 8.343 ; 8.339 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 7.348 ; 7.525 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 8.713 ; 8.501 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Minimum Clock to Output Times                                                                              ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; Data Port ; Clock Port                      ; Rise  ; Fall  ; Clock Edge ; Clock Reference                 ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+
; led[*]    ; clk_divider:clk_divider|clk_out ; 3.224 ; 3.176 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[0]   ; clk_divider:clk_divider|clk_out ; 3.480 ; 3.390 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[1]   ; clk_divider:clk_divider|clk_out ; 3.224 ; 3.176 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[2]   ; clk_divider:clk_divider|clk_out ; 4.106 ; 4.011 ; Rise       ; clk_divider:clk_divider|clk_out ;
;  led[3]   ; clk_divider:clk_divider|clk_out ; 3.392 ; 3.328 ; Rise       ; clk_divider:clk_divider|clk_out ;
; tx        ; clk_divider:clk_divider|clk_out ; 3.790 ; 3.896 ; Rise       ; clk_divider:clk_divider|clk_out ;
+-----------+---------------------------------+-------+-------+------------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; tx            ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; led[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------------+
; Input Transition Times                                                     ;
+-------------------------+--------------+-----------------+-----------------+
; Pin                     ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------------+--------------+-----------------+-----------------+
; button                  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset                   ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk                     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rx                      ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO_DATA1~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_FLASH_nCE_nCSO~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.33 V              ; -0.00425 V          ; 0.168 V                              ; 0.058 V                              ; 3.12e-09 s                  ; 2.87e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.33 V             ; -0.00425 V         ; 0.168 V                             ; 0.058 V                             ; 3.12e-09 s                 ; 2.87e-09 s                 ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.8e-09 V                    ; 2.37 V              ; -0.00373 V          ; 0.104 V                              ; 0.011 V                              ; 4.34e-10 s                  ; 3.82e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.8e-09 V                   ; 2.37 V             ; -0.00373 V         ; 0.104 V                             ; 0.011 V                             ; 4.34e-10 s                 ; 3.82e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.74e-09 V                   ; 2.37 V              ; -0.0346 V           ; 0.198 V                              ; 0.094 V                              ; 3.14e-10 s                  ; 2.92e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.74e-09 V                  ; 2.37 V             ; -0.0346 V          ; 0.198 V                             ; 0.094 V                             ; 3.14e-10 s                 ; 2.92e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.57e-09 V                   ; 2.37 V              ; -0.00683 V          ; 0.171 V                              ; 0.018 V                              ; 4.97e-10 s                  ; 6.66e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.57e-09 V                  ; 2.37 V             ; -0.00683 V         ; 0.171 V                             ; 0.018 V                             ; 4.97e-10 s                 ; 6.66e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.33 V              ; -0.00229 V          ; 0.111 V                              ; 0.057 V                              ; 3.78e-09 s                  ; 3.5e-09 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.33 V             ; -0.00229 V         ; 0.111 V                             ; 0.057 V                             ; 3.78e-09 s                 ; 3.5e-09 s                  ; Yes                       ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.85e-07 V                   ; 2.35 V              ; -0.0123 V           ; 0.144 V                              ; 0.042 V                              ; 4.81e-10 s                  ; 4.81e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.85e-07 V                  ; 2.35 V             ; -0.0123 V          ; 0.144 V                             ; 0.042 V                             ; 4.81e-10 s                 ; 4.81e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.55e-07 V                   ; 2.35 V              ; -0.00221 V          ; 0.097 V                              ; 0.005 V                              ; 4.49e-10 s                  ; 3.85e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.55e-07 V                  ; 2.35 V             ; -0.00221 V         ; 0.097 V                             ; 0.005 V                             ; 4.49e-10 s                 ; 3.85e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 2.54e-07 V                   ; 2.34 V              ; -0.00774 V          ; 0.109 V                              ; 0.026 V                              ; 6.58e-10 s                  ; 8.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 2.54e-07 V                  ; 2.34 V             ; -0.00774 V         ; 0.109 V                             ; 0.026 V                             ; 6.58e-10 s                 ; 8.24e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; tx            ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; led[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.64 V              ; -0.0113 V           ; 0.208 V                              ; 0.179 V                              ; 2.38e-09 s                  ; 2.23e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.64 V             ; -0.0113 V          ; 0.208 V                             ; 0.179 V                             ; 2.38e-09 s                 ; 2.23e-09 s                 ; No                        ; Yes                       ;
; led[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.05e-08 V                   ; 2.72 V              ; -0.0349 V           ; 0.173 V                              ; 0.1 V                                ; 2.72e-10 s                  ; 2.69e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.05e-08 V                  ; 2.72 V             ; -0.0349 V          ; 0.173 V                             ; 0.1 V                               ; 2.72e-10 s                 ; 2.69e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 2.22e-08 V                   ; 2.74 V              ; -0.06 V             ; 0.158 V                              ; 0.08 V                               ; 2.68e-10 s                  ; 2.19e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 2.22e-08 V                  ; 2.74 V             ; -0.06 V            ; 0.158 V                             ; 0.08 V                              ; 2.68e-10 s                 ; 2.19e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_nCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.54e-08 V                   ; 2.7 V               ; -0.00943 V          ; 0.276 V                              ; 0.035 V                              ; 3.19e-10 s                  ; 4.99e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.54e-08 V                  ; 2.7 V              ; -0.00943 V         ; 0.276 V                             ; 0.035 V                             ; 3.19e-10 s                 ; 4.99e-10 s                 ; No                        ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+---------------------------------------------------------------------------------------------------------------+
; Setup Transfers                                                                                               ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 260      ; 0        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk                             ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 142      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+---------------------------------------------------------------------------------------------------------------+
; Hold Transfers                                                                                                ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; From Clock                      ; To Clock                        ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
; clk                             ; clk                             ; 260      ; 0        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk                             ; 1        ; 1        ; 0        ; 0        ;
; clk_divider:clk_divider|clk_out ; clk_divider:clk_divider|clk_out ; 142      ; 0        ; 0        ; 0        ;
+---------------------------------+---------------------------------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 3     ; 3    ;
; Unconstrained Input Port Paths  ; 54    ; 54   ;
; Unconstrained Output Ports      ; 5     ; 5    ;
; Unconstrained Output Port Paths ; 5     ; 5    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jul  5 02:29:12 2018
Info: Command: quartus_sta testeUART -c testeUART
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Core supply voltage is 1.2V
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'testeUART.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_divider:clk_divider|clk_out clk_divider:clk_divider|clk_out
    Info (332105): create_clock -period 1.000 -name clk clk
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.361
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.361             -30.297 clk 
    Info (332119):    -1.290             -22.581 clk_divider:clk_divider|clk_out 
Info (332146): Worst-case hold slack is 0.170
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.170               0.000 clk 
    Info (332119):     0.453               0.000 clk_divider:clk_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.818 clk 
    Info (332119):    -1.487             -34.201 clk_divider:clk_divider|clk_out 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.174
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.174             -27.038 clk 
    Info (332119):    -1.086             -18.585 clk_divider:clk_divider|clk_out 
Info (332146): Worst-case hold slack is 0.244
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.244               0.000 clk 
    Info (332119):     0.402               0.000 clk_divider:clk_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -23.818 clk 
    Info (332119):    -1.487             -34.201 clk_divider:clk_divider|clk_out 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -0.453
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.453              -5.469 clk 
    Info (332119):     0.006               0.000 clk_divider:clk_divider|clk_out 
Info (332146): Worst-case hold slack is -0.064
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.064              -0.064 clk 
    Info (332119):     0.187               0.000 clk_divider:clk_divider|clk_out 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -17.920 clk 
    Info (332119):    -1.000             -23.000 clk_divider:clk_divider|clk_out 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 5 warnings
    Info: Peak virtual memory: 616 megabytes
    Info: Processing ended: Thu Jul  5 02:29:17 2018
    Info: Elapsed time: 00:00:05
    Info: Total CPU time (on all processors): 00:00:04


