TimeQuest Timing Analyzer report for forwarding_fpga
Sat Dec 14 15:16:39 2024
Quartus II 64-Bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'CLOCK_50'
 12. Slow Model Hold: 'CLOCK_50'
 13. Slow Model Minimum Pulse Width: 'CLOCK_50'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'CLOCK_50'
 24. Fast Model Hold: 'CLOCK_50'
 25. Fast Model Minimum Pulse Width: 'CLOCK_50'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; forwarding_fpga                                                   ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C35F672C6                                                      ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                               ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets      ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+
; CLOCK_50   ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { CLOCK_50 } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+--------------+


+-------------------------------------------------+
; Slow Model Fmax Summary                         ;
+-----------+-----------------+------------+------+
; Fmax      ; Restricted Fmax ; Clock Name ; Note ;
+-----------+-----------------+------------+------+
; 57.04 MHz ; 57.04 MHz       ; CLOCK_50   ;      ;
+-----------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+----------+---------+---------------+
; Clock    ; Slack   ; End Point TNS ;
+----------+---------+---------------+
; CLOCK_50 ; -16.531 ; -31480.487    ;
+----------+---------+---------------+


+----------------------------------+
; Slow Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.516 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -4881.380          ;
+----------+--------+--------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'CLOCK_50'                                                                                                                                                                                  ;
+---------+------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack   ; From Node                                                  ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+---------+------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -16.531 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.587     ;
; -16.488 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.544     ;
; -16.398 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 17.456     ;
; -16.347 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 17.405     ;
; -16.345 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 17.408     ;
; -16.301 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 17.364     ;
; -16.255 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 17.320     ;
; -16.217 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.273     ;
; -16.175 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 17.233     ;
; -16.118 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.174     ;
; -16.117 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 17.182     ;
; -16.075 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.131     ;
; -16.074 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 17.137     ;
; -16.066 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 17.124     ;
; -16.035 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.091     ;
; -16.028 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[1]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.084     ;
; -16.025 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 17.077     ;
; -16.015 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.071     ;
; -16.002 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 17.060     ;
; -15.993 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.049     ;
; -15.985 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 17.043     ;
; -15.982 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 17.034     ;
; -15.972 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.028     ;
; -15.951 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 17.007     ;
; -15.945 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 17.010     ;
; -15.939 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[1]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 17.002     ;
; -15.934 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.992     ;
; -15.923 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 16.988     ;
; -15.892 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 16.946     ;
; -15.882 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.940     ;
; -15.871 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.929     ;
; -15.841 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 16.895     ;
; -15.836 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 16.901     ;
; -15.831 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.889     ;
; -15.805 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[3]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 16.868     ;
; -15.804 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.860     ;
; -15.798 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[4]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.856     ;
; -15.787 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.843     ;
; -15.763 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[0]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 16.826     ;
; -15.762 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.820     ;
; -15.728 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[3]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 16.793     ;
; -15.721 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[1]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 16.784     ;
; -15.711 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 16.763     ;
; -15.709 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[4]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 16.774     ;
; -15.707 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[0]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.765     ;
; -15.701 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.757     ;
; -15.693 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[2]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.751     ;
; -15.683 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.739     ;
; -15.669 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 16.723     ;
; -15.664 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[4]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.720     ;
; -15.660 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_wren     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.718     ;
; -15.659 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.717     ;
; -15.653 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.711     ;
; -15.644 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[2]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 16.707     ;
; -15.640 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.696     ;
; -15.622 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.678     ;
; -15.615 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_wren    ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.673     ;
; -15.615 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[1]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.671     ;
; -15.589 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.647     ;
; -15.580 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.636     ;
; -15.560 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 16.614     ;
; -15.559 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[0]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 16.624     ;
; -15.550 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.608     ;
; -15.550 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.608     ;
; -15.545 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[4] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.603     ;
; -15.538 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.594     ;
; -15.529 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[3]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 16.581     ;
; -15.526 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.582     ;
; -15.522 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[1]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 16.574     ;
; -15.519 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.575     ;
; -15.512 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[1]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.568     ;
; -15.499 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.557     ;
; -15.496 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 16.550     ;
; -15.487 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[0]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 16.539     ;
; -15.486 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.544     ;
; -15.482 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.538     ;
; -15.477 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.533     ;
; -15.472 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_wren    ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 16.537     ;
; -15.463 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[2]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 16.528     ;
; -15.458 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.516     ;
; -15.445 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[1]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 16.497     ;
; -15.436 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.494     ;
; -15.435 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.491     ;
; -15.434 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[4]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.027      ; 16.497     ;
; -15.430 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_wren     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 16.495     ;
; -15.424 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_pc[2]       ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; -0.002     ; 16.458     ;
; -15.385 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[4]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.443     ;
; -15.379 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[4] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.029      ; 16.444     ;
; -15.374 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.430     ;
; -15.369 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.425     ;
; -15.365 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[3]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 16.419     ;
; -15.355 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.413     ;
; -15.338 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[4]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 16.394     ;
; -15.327 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.385     ;
; -15.298 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.356     ;
; -15.294 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[0]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.352     ;
; -15.292 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[4]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 16.346     ;
; -15.282 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[4]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.340     ;
; -15.281 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[2]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.016      ; 16.333     ;
; -15.280 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[2]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.022      ; 16.338     ;
+---------+------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                     ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.516 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[10]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[10]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.782      ;
; 0.520 ; forwarding_fpga:dut|MA_stage:MA_stage_block|LSU:lsu_block|input_bank:input_buff|register_nor:buttons_buf|Q[3] ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.520 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[26]                                                             ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[26]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.786      ;
; 0.522 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[18]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.788      ;
; 0.523 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_data[11]                                                       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rs2_data[11]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.789      ;
; 0.524 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[5]                                                              ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.790      ;
; 0.526 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[9]                                                            ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.526 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[22]                                                             ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[22]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.792      ;
; 0.527 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.793      ;
; 0.528 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[8]                                                            ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.794      ;
; 0.532 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[4]                                                              ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.798      ;
; 0.648 ; forwarding_fpga:dut|MA_stage:MA_stage_block|LSU:lsu_block|input_bank:input_buff|register_nor:swiches_buf|Q[4] ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.914      ;
; 0.651 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[0]                                                              ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.917      ;
; 0.652 ; forwarding_fpga:dut|MA_stage:MA_stage_block|LSU:lsu_block|input_bank:input_buff|register_nor:swiches_buf|Q[5] ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.918      ;
; 0.657 ; forwarding_fpga:dut|MA_stage:MA_stage_block|LSU:lsu_block|input_bank:input_buff|register_nor:swiches_buf|Q[6] ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.923      ;
; 0.662 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[6]                                                              ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.001      ; 0.929      ;
; 0.662 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[0]                                                         ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_pc[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.928      ;
; 0.664 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_data[15]                                                       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rs2_data[15]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.664 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_wb_sel[1]                                                     ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_wb_sel[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.930      ;
; 0.678 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[19]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.944      ;
; 0.681 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2]                                                    ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.947      ;
; 0.712 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[7]                                                              ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; -0.001     ; 0.977      ;
; 0.731 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_funct3[0]                                                          ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.997      ;
; 0.786 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[12]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[12]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.052      ;
; 0.790 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[28]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[28]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.056      ;
; 0.790 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[1]                                                              ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.056      ;
; 0.790 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[14]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[14]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.056      ;
; 0.791 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[31]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[31]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.057      ;
; 0.793 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[7]                                                              ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.793 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[21]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[21]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.059      ;
; 0.795 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[29]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[29]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; forwarding_fpga:dut|MA_stage:MA_stage_block|LSU:lsu_block|input_bank:input_buff|register_nor:buttons_buf|Q[2] ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.061      ;
; 0.797 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[17]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.797 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[2]                                                            ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.063      ;
; 0.798 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[20]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[20]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[17]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.065      ;
; 0.802 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.068      ;
; 0.803 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[8]                                               ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.069      ;
; 0.805 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[18]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.805 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[2]                                               ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.071      ;
; 0.806 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[15]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[24]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[21]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[26]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[16]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[19]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[12]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[14]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.806 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[10]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.072      ;
; 0.814 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[15]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.080      ;
; 0.815 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[28]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[5]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.815 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.081      ;
; 0.817 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.083      ;
; 0.819 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.819 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[19]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.085      ;
; 0.820 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[24]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[24]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.086      ;
; 0.821 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[14]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.087      ;
; 0.822 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[28]                                                        ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_pc[28]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.088      ;
; 0.823 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[2]                                                     ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.089      ;
; 0.825 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[13]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.825 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[30]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[30]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.825 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[25]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[25]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.825 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[26]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.091      ;
; 0.826 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[16]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.092      ;
; 0.827 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[23]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[23]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.827 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[6]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.093      ;
; 0.828 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[27]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.094      ;
; 0.829 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[29]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.095      ;
; 0.833 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[11]                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.099      ;
; 0.834 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[15]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[15]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.100      ;
; 0.838 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[20]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[25]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.838 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[4]                                               ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.104      ;
; 0.839 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[22]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[23]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[7]                                               ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.839 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[6]                                               ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.105      ;
; 0.841 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.841 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[5]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.107      ;
; 0.843 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.109      ;
; 0.845 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.111      ;
; 0.846 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden                                                      ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_funct3[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.846 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.112      ;
; 0.847 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[25]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.847 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.113      ;
; 0.848 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[12]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden                                                      ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_funct3[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden                                                      ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[22]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.848 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_wb_sel[0]                                                     ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_wb_sel[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.114      ;
; 0.849 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[15]                                                        ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_pc[15]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.115      ;
; 0.850 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden                                                      ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[13]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[23]                                                        ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_pc[23]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
; 0.850 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[31]                                                        ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_pc[31]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 1.116      ;
+-------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'CLOCK_50'                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_wren     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_wren     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[20]       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 4.658  ; 4.658  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 4.613  ; 4.613  ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 3.980  ; 3.980  ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 3.906  ; 3.906  ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.658  ; 4.658  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 13.546 ; 13.546 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.147  ; 0.147  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.544  ; 0.544  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.023  ; 0.023  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.163  ; 0.163  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.245 ; -0.245 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.094  ; 0.094  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.112 ; -0.112 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.329  ; 0.329  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.456  ; 0.456  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.289  ; 0.289  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; -0.069 ; -0.069 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; -0.235 ; -0.235 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.151  ; 0.151  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 4.523  ; 4.523  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 4.245  ; 4.245  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 4.206  ; 4.206  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.214  ; 4.214  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 13.546 ; 13.546 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -3.676 ; -3.676 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -4.383 ; -4.383 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -3.750 ; -3.750 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -3.676 ; -3.676 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -4.428 ; -4.428 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.475  ; 0.475  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.083  ; 0.083  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; -0.314 ; -0.314 ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.207  ; 0.207  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.067  ; 0.067  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.475  ; 0.475  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.136  ; 0.136  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.342  ; 0.342  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.099 ; -0.099 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; -0.226 ; -0.226 ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.059 ; -0.059 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.299  ; 0.299  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.465  ; 0.465  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.079  ; 0.079  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -4.293 ; -4.293 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -4.015 ; -4.015 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -3.976 ; -3.976 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -3.984 ; -3.984 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -6.134 ; -6.134 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 8.328 ; 8.328 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 8.054 ; 8.054 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 8.328 ; 8.328 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 8.268 ; 8.268 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.889 ; 7.889 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.907 ; 7.907 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 8.291 ; 8.291 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 8.152 ; 8.152 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 8.736 ; 8.736 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 8.526 ; 8.526 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.932 ; 7.932 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 8.573 ; 8.573 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 8.428 ; 8.428 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.894 ; 7.894 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 8.736 ; 8.736 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 7.878 ; 7.878 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 8.438 ; 8.438 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 8.438 ; 8.438 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.939 ; 7.939 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.671 ; 7.671 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.811 ; 7.811 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 8.148 ; 8.148 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.828 ; 7.828 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 8.011 ; 8.011 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 8.226 ; 8.226 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 8.226 ; 8.226 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.801 ; 7.801 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.807 ; 7.807 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.828 ; 7.828 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 8.175 ; 8.175 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 8.166 ; 8.166 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.526 ; 7.526 ; Rise       ; CLOCK_50        ;
; HEX4[*]   ; CLOCK_50   ; 9.274 ; 9.274 ; Rise       ; CLOCK_50        ;
;  HEX4[0]  ; CLOCK_50   ; 8.031 ; 8.031 ; Rise       ; CLOCK_50        ;
;  HEX4[1]  ; CLOCK_50   ; 9.274 ; 9.274 ; Rise       ; CLOCK_50        ;
;  HEX4[2]  ; CLOCK_50   ; 7.517 ; 7.517 ; Rise       ; CLOCK_50        ;
;  HEX4[3]  ; CLOCK_50   ; 7.764 ; 7.764 ; Rise       ; CLOCK_50        ;
;  HEX4[4]  ; CLOCK_50   ; 7.663 ; 7.663 ; Rise       ; CLOCK_50        ;
;  HEX4[5]  ; CLOCK_50   ; 8.029 ; 8.029 ; Rise       ; CLOCK_50        ;
;  HEX4[6]  ; CLOCK_50   ; 7.370 ; 7.370 ; Rise       ; CLOCK_50        ;
; HEX5[*]   ; CLOCK_50   ; 9.777 ; 9.777 ; Rise       ; CLOCK_50        ;
;  HEX5[0]  ; CLOCK_50   ; 9.465 ; 9.465 ; Rise       ; CLOCK_50        ;
;  HEX5[1]  ; CLOCK_50   ; 7.881 ; 7.881 ; Rise       ; CLOCK_50        ;
;  HEX5[2]  ; CLOCK_50   ; 9.777 ; 9.777 ; Rise       ; CLOCK_50        ;
;  HEX5[3]  ; CLOCK_50   ; 9.008 ; 9.008 ; Rise       ; CLOCK_50        ;
;  HEX5[4]  ; CLOCK_50   ; 8.341 ; 8.341 ; Rise       ; CLOCK_50        ;
;  HEX5[5]  ; CLOCK_50   ; 8.021 ; 8.021 ; Rise       ; CLOCK_50        ;
;  HEX5[6]  ; CLOCK_50   ; 7.199 ; 7.199 ; Rise       ; CLOCK_50        ;
; HEX6[*]   ; CLOCK_50   ; 9.742 ; 9.742 ; Rise       ; CLOCK_50        ;
;  HEX6[0]  ; CLOCK_50   ; 9.742 ; 9.742 ; Rise       ; CLOCK_50        ;
;  HEX6[1]  ; CLOCK_50   ; 8.228 ; 8.228 ; Rise       ; CLOCK_50        ;
;  HEX6[2]  ; CLOCK_50   ; 8.413 ; 8.413 ; Rise       ; CLOCK_50        ;
;  HEX6[3]  ; CLOCK_50   ; 8.745 ; 8.745 ; Rise       ; CLOCK_50        ;
;  HEX6[4]  ; CLOCK_50   ; 9.225 ; 9.225 ; Rise       ; CLOCK_50        ;
;  HEX6[5]  ; CLOCK_50   ; 8.384 ; 8.384 ; Rise       ; CLOCK_50        ;
;  HEX6[6]  ; CLOCK_50   ; 8.908 ; 8.908 ; Rise       ; CLOCK_50        ;
; HEX7[*]   ; CLOCK_50   ; 9.839 ; 9.839 ; Rise       ; CLOCK_50        ;
;  HEX7[0]  ; CLOCK_50   ; 8.504 ; 8.504 ; Rise       ; CLOCK_50        ;
;  HEX7[1]  ; CLOCK_50   ; 9.633 ; 9.633 ; Rise       ; CLOCK_50        ;
;  HEX7[2]  ; CLOCK_50   ; 8.002 ; 8.002 ; Rise       ; CLOCK_50        ;
;  HEX7[3]  ; CLOCK_50   ; 9.839 ; 9.839 ; Rise       ; CLOCK_50        ;
;  HEX7[4]  ; CLOCK_50   ; 9.452 ; 9.452 ; Rise       ; CLOCK_50        ;
;  HEX7[5]  ; CLOCK_50   ; 8.641 ; 8.641 ; Rise       ; CLOCK_50        ;
;  HEX7[6]  ; CLOCK_50   ; 9.092 ; 9.092 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 9.025 ; 9.025 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 8.345 ; 8.345 ; Rise       ; CLOCK_50        ;
;  LEDG[1]  ; CLOCK_50   ; 8.540 ; 8.540 ; Rise       ; CLOCK_50        ;
;  LEDG[2]  ; CLOCK_50   ; 8.546 ; 8.546 ; Rise       ; CLOCK_50        ;
;  LEDG[3]  ; CLOCK_50   ; 8.564 ; 8.564 ; Rise       ; CLOCK_50        ;
;  LEDG[4]  ; CLOCK_50   ; 7.964 ; 7.964 ; Rise       ; CLOCK_50        ;
;  LEDG[5]  ; CLOCK_50   ; 9.025 ; 9.025 ; Rise       ; CLOCK_50        ;
;  LEDG[6]  ; CLOCK_50   ; 8.351 ; 8.351 ; Rise       ; CLOCK_50        ;
;  LEDG[7]  ; CLOCK_50   ; 8.261 ; 8.261 ; Rise       ; CLOCK_50        ;
;  LEDG[8]  ; CLOCK_50   ; 8.596 ; 8.596 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 8.745 ; 8.745 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 8.548 ; 8.548 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 7.948 ; 7.948 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 7.924 ; 7.924 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 7.958 ; 7.958 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 8.745 ; 8.745 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 8.509 ; 8.509 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 8.064 ; 8.064 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 7.582 ; 7.582 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 7.821 ; 7.821 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 7.617 ; 7.617 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 7.814 ; 7.814 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 7.812 ; 7.812 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 7.599 ; 7.599 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 7.181 ; 7.181 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 8.454 ; 8.454 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 8.115 ; 8.115 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 8.061 ; 8.061 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 7.862 ; 7.862 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 7.889 ; 7.889 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 8.054 ; 8.054 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 8.328 ; 8.328 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 8.268 ; 8.268 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.889 ; 7.889 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.907 ; 7.907 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 8.291 ; 8.291 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 8.152 ; 8.152 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 7.878 ; 7.878 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 8.526 ; 8.526 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.932 ; 7.932 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 8.573 ; 8.573 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 8.428 ; 8.428 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.894 ; 7.894 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 8.736 ; 8.736 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 7.878 ; 7.878 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 7.671 ; 7.671 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 8.438 ; 8.438 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.939 ; 7.939 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.671 ; 7.671 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.811 ; 7.811 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 8.148 ; 8.148 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.828 ; 7.828 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 8.011 ; 8.011 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 7.526 ; 7.526 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 8.226 ; 8.226 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.801 ; 7.801 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.807 ; 7.807 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.828 ; 7.828 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 8.175 ; 8.175 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 8.166 ; 8.166 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.526 ; 7.526 ; Rise       ; CLOCK_50        ;
; HEX4[*]   ; CLOCK_50   ; 7.370 ; 7.370 ; Rise       ; CLOCK_50        ;
;  HEX4[0]  ; CLOCK_50   ; 8.031 ; 8.031 ; Rise       ; CLOCK_50        ;
;  HEX4[1]  ; CLOCK_50   ; 9.274 ; 9.274 ; Rise       ; CLOCK_50        ;
;  HEX4[2]  ; CLOCK_50   ; 7.517 ; 7.517 ; Rise       ; CLOCK_50        ;
;  HEX4[3]  ; CLOCK_50   ; 7.764 ; 7.764 ; Rise       ; CLOCK_50        ;
;  HEX4[4]  ; CLOCK_50   ; 7.663 ; 7.663 ; Rise       ; CLOCK_50        ;
;  HEX4[5]  ; CLOCK_50   ; 8.029 ; 8.029 ; Rise       ; CLOCK_50        ;
;  HEX4[6]  ; CLOCK_50   ; 7.370 ; 7.370 ; Rise       ; CLOCK_50        ;
; HEX5[*]   ; CLOCK_50   ; 7.199 ; 7.199 ; Rise       ; CLOCK_50        ;
;  HEX5[0]  ; CLOCK_50   ; 9.465 ; 9.465 ; Rise       ; CLOCK_50        ;
;  HEX5[1]  ; CLOCK_50   ; 7.881 ; 7.881 ; Rise       ; CLOCK_50        ;
;  HEX5[2]  ; CLOCK_50   ; 9.777 ; 9.777 ; Rise       ; CLOCK_50        ;
;  HEX5[3]  ; CLOCK_50   ; 9.008 ; 9.008 ; Rise       ; CLOCK_50        ;
;  HEX5[4]  ; CLOCK_50   ; 8.341 ; 8.341 ; Rise       ; CLOCK_50        ;
;  HEX5[5]  ; CLOCK_50   ; 8.021 ; 8.021 ; Rise       ; CLOCK_50        ;
;  HEX5[6]  ; CLOCK_50   ; 7.199 ; 7.199 ; Rise       ; CLOCK_50        ;
; HEX6[*]   ; CLOCK_50   ; 8.228 ; 8.228 ; Rise       ; CLOCK_50        ;
;  HEX6[0]  ; CLOCK_50   ; 9.742 ; 9.742 ; Rise       ; CLOCK_50        ;
;  HEX6[1]  ; CLOCK_50   ; 8.228 ; 8.228 ; Rise       ; CLOCK_50        ;
;  HEX6[2]  ; CLOCK_50   ; 8.413 ; 8.413 ; Rise       ; CLOCK_50        ;
;  HEX6[3]  ; CLOCK_50   ; 8.745 ; 8.745 ; Rise       ; CLOCK_50        ;
;  HEX6[4]  ; CLOCK_50   ; 9.225 ; 9.225 ; Rise       ; CLOCK_50        ;
;  HEX6[5]  ; CLOCK_50   ; 8.384 ; 8.384 ; Rise       ; CLOCK_50        ;
;  HEX6[6]  ; CLOCK_50   ; 8.908 ; 8.908 ; Rise       ; CLOCK_50        ;
; HEX7[*]   ; CLOCK_50   ; 8.002 ; 8.002 ; Rise       ; CLOCK_50        ;
;  HEX7[0]  ; CLOCK_50   ; 8.504 ; 8.504 ; Rise       ; CLOCK_50        ;
;  HEX7[1]  ; CLOCK_50   ; 9.633 ; 9.633 ; Rise       ; CLOCK_50        ;
;  HEX7[2]  ; CLOCK_50   ; 8.002 ; 8.002 ; Rise       ; CLOCK_50        ;
;  HEX7[3]  ; CLOCK_50   ; 9.839 ; 9.839 ; Rise       ; CLOCK_50        ;
;  HEX7[4]  ; CLOCK_50   ; 9.452 ; 9.452 ; Rise       ; CLOCK_50        ;
;  HEX7[5]  ; CLOCK_50   ; 8.641 ; 8.641 ; Rise       ; CLOCK_50        ;
;  HEX7[6]  ; CLOCK_50   ; 9.092 ; 9.092 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 7.964 ; 7.964 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 8.345 ; 8.345 ; Rise       ; CLOCK_50        ;
;  LEDG[1]  ; CLOCK_50   ; 8.540 ; 8.540 ; Rise       ; CLOCK_50        ;
;  LEDG[2]  ; CLOCK_50   ; 8.546 ; 8.546 ; Rise       ; CLOCK_50        ;
;  LEDG[3]  ; CLOCK_50   ; 8.564 ; 8.564 ; Rise       ; CLOCK_50        ;
;  LEDG[4]  ; CLOCK_50   ; 7.964 ; 7.964 ; Rise       ; CLOCK_50        ;
;  LEDG[5]  ; CLOCK_50   ; 9.025 ; 9.025 ; Rise       ; CLOCK_50        ;
;  LEDG[6]  ; CLOCK_50   ; 8.351 ; 8.351 ; Rise       ; CLOCK_50        ;
;  LEDG[7]  ; CLOCK_50   ; 8.261 ; 8.261 ; Rise       ; CLOCK_50        ;
;  LEDG[8]  ; CLOCK_50   ; 8.596 ; 8.596 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 7.181 ; 7.181 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 8.548 ; 8.548 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 7.948 ; 7.948 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 7.924 ; 7.924 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 7.958 ; 7.958 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 8.745 ; 8.745 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 8.509 ; 8.509 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 8.064 ; 8.064 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 7.582 ; 7.582 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 7.821 ; 7.821 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 7.617 ; 7.617 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 7.814 ; 7.814 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 7.812 ; 7.812 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 7.599 ; 7.599 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 7.181 ; 7.181 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 8.454 ; 8.454 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 8.115 ; 8.115 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 8.061 ; 8.061 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 7.862 ; 7.862 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------+
; Fast Model Setup Summary          ;
+----------+--------+---------------+
; Clock    ; Slack  ; End Point TNS ;
+----------+--------+---------------+
; CLOCK_50 ; -6.616 ; -12076.793    ;
+----------+--------+---------------+


+----------------------------------+
; Fast Model Hold Summary          ;
+----------+-------+---------------+
; Clock    ; Slack ; End Point TNS ;
+----------+-------+---------------+
; CLOCK_50 ; 0.236 ; 0.000         ;
+----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+----------+--------+--------------------+
; Clock    ; Slack  ; End Point TNS      ;
+----------+--------+--------------------+
; CLOCK_50 ; -1.380 ; -4881.380          ;
+----------+--------+--------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'CLOCK_50'                                                                                                                                                                                 ;
+--------+------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                  ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -6.616 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 7.671      ;
; -6.589 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.645      ;
; -6.564 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.613      ;
; -6.554 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 7.609      ;
; -6.538 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.587      ;
; -6.537 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.587      ;
; -6.496 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 7.551      ;
; -6.473 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.529      ;
; -6.457 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.507      ;
; -6.444 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.493      ;
; -6.436 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.492      ;
; -6.419 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[1]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 7.474      ;
; -6.419 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.475      ;
; -6.403 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.453      ;
; -6.393 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.442      ;
; -6.387 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.443      ;
; -6.384 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.434      ;
; -6.367 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[1]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.416      ;
; -6.367 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.416      ;
; -6.366 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.416      ;
; -6.363 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.412      ;
; -6.355 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[3]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.411      ;
; -6.340 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[3]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 7.395      ;
; -6.337 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.386      ;
; -6.336 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.386      ;
; -6.335 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 7.380      ;
; -6.335 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.385      ;
; -6.326 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[2]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 7.381      ;
; -6.324 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.373      ;
; -6.320 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[4]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.376      ;
; -6.315 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[0]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 7.370      ;
; -6.309 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 7.354      ;
; -6.308 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 7.354      ;
; -6.303 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.353      ;
; -6.299 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.348      ;
; -6.298 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[1]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 7.353      ;
; -6.286 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.336      ;
; -6.282 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.331      ;
; -6.274 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.323      ;
; -6.273 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.322      ;
; -6.268 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[4]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.318      ;
; -6.256 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.306      ;
; -6.247 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[0]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.303      ;
; -6.244 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.293      ;
; -6.243 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.292      ;
; -6.236 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_wren    ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.292      ;
; -6.232 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.282      ;
; -6.228 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 7.274      ;
; -6.223 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[4] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.279      ;
; -6.218 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.267      ;
; -6.217 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[2]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.273      ;
; -6.217 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.267      ;
; -6.215 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 7.260      ;
; -6.213 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.263      ;
; -6.202 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.252      ;
; -6.201 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[2]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.251      ;
; -6.196 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[1]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.245      ;
; -6.195 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[0]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.245      ;
; -6.192 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.241      ;
; -6.191 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[1] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.241      ;
; -6.184 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_wren    ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.234      ;
; -6.183 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.233      ;
; -6.182 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.231      ;
; -6.175 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[4]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 7.230      ;
; -6.174 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 7.220      ;
; -6.171 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[4] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.221      ;
; -6.169 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_wren     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.024      ; 7.225      ;
; -6.166 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[1]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.215      ;
; -6.164 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.214      ;
; -6.159 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[4]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.208      ;
; -6.155 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 7.201      ;
; -6.153 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.202      ;
; -6.153 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_wren     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.203      ;
; -6.141 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[4]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]      ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.023      ; 7.196      ;
; -6.138 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[1]  ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 7.183      ;
; -6.134 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.184      ;
; -6.132 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.182      ;
; -6.128 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.177      ;
; -6.124 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.173      ;
; -6.123 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.172      ;
; -6.111 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.161      ;
; -6.111 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.160      ;
; -6.106 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2] ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 7.152      ;
; -6.103 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.152      ;
; -6.102 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[3]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.152      ;
; -6.101 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[3]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.151      ;
; -6.098 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.147      ;
; -6.098 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[0]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.147      ;
; -6.097 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[4]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.147      ;
; -6.095 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[2]     ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_immediate[4]          ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.020      ; 7.147      ;
; -6.095 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[3]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 7.140      ;
; -6.089 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[4]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.138      ;
; -6.081 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[1]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.130      ;
; -6.074 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[3]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.014      ; 7.120      ;
; -6.073 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs1_addr[2]     ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.017      ; 7.122      ;
; -6.070 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[0]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 7.115      ;
; -6.067 ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[4]  ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.117      ;
; -6.064 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[0] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.114      ;
; -6.057 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[3] ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.018      ; 7.107      ;
; -6.053 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_addr[1]     ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31]     ; CLOCK_50     ; CLOCK_50    ; 1.000        ; 0.013      ; 7.098      ;
+--------+------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'CLOCK_50'                                                                                                                                                                                                                                    ;
+-------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                                     ; To Node                                                          ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.236 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[10]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[10]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.388      ;
; 0.238 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[26]                                                             ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[26]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.390      ;
; 0.239 ; forwarding_fpga:dut|MA_stage:MA_stage_block|LSU:lsu_block|input_bank:input_buff|register_nor:buttons_buf|Q[3] ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[3]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.391      ;
; 0.240 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_data[11]                                                       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rs2_data[11]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.392      ;
; 0.241 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[9]                                                            ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[2]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[5]                                                              ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[5]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[22]                                                             ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[22]           ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[31] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.241 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[18]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[18]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.393      ;
; 0.242 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[8]                                                            ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[1]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.394      ;
; 0.246 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[4]                                                              ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.398      ;
; 0.288 ; forwarding_fpga:dut|MA_stage:MA_stage_block|LSU:lsu_block|input_bank:input_buff|register_nor:swiches_buf|Q[4] ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[4]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.440      ;
; 0.291 ; forwarding_fpga:dut|MA_stage:MA_stage_block|LSU:lsu_block|input_bank:input_buff|register_nor:swiches_buf|Q[5] ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[5]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.443      ;
; 0.291 ; forwarding_fpga:dut|MA_stage:MA_stage_block|LSU:lsu_block|input_bank:input_buff|register_nor:swiches_buf|Q[6] ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[6]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.443      ;
; 0.312 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[6]                                                              ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[6]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.464      ;
; 0.314 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[0]                                                              ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.466      ;
; 0.319 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[19]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[19]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.471      ;
; 0.326 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rs2_data[15]                                                       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rs2_data[15]     ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.326 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[7]                                                              ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[7]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.478      ;
; 0.327 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[0]                                                         ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_pc[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.327 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_wb_sel[1]                                                     ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_wb_sel[1]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.479      ;
; 0.338 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_rd_addr[2]                                                    ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_rd_addr[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.490      ;
; 0.338 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_funct3[0]                                                          ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[0]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.490      ;
; 0.357 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[17]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[17] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[30] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[18]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[18] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[8]                                               ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[8]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[2]                                               ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[2]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[12]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[12]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[26]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[26] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[28] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[28]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[28]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[19]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[19] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[12]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[12] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[1]                                                              ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.360 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[10]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[10] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.512      ;
; 0.361 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[15]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[15] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[24]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[24] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[21]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[21] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[16]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[16] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; forwarding_fpga:dut|MA_stage:MA_stage_block|LSU:lsu_block|input_bank:input_buff|register_nor:buttons_buf|Q[2] ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[2]        ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[14]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[14] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.361 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[14]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[14]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.513      ;
; 0.362 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[31]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[31]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[29]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[29]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.362 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[2]                                                            ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.514      ;
; 0.364 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[7]                                                              ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[7]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.364 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[21]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[21]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.516      ;
; 0.366 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[17]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.366 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[20]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[20]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.518      ;
; 0.370 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[2]                                                     ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_ld_data[15]       ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.522      ;
; 0.371 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[20]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[20] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[25]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[25] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[27] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.371 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[4]                                               ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[4]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.523      ;
; 0.372 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[24]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[24]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[22]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[22] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[23]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[23] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29]                                              ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[29] ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[7]                                               ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[7]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.372 ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[6]                                               ; forwarding_fpga:dut|IF_stage:IF_block|pc_reg:pc_reg_block|pc[6]  ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.524      ;
; 0.374 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[30]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[30]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.374 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[25]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[25]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.526      ;
; 0.376 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[11]                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.528      ;
; 0.378 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[0]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.530      ;
; 0.380 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[15]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[15]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.380 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[2]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.532      ;
; 0.383 ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[23]                                                             ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[23]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[0]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.383 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[5]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.535      ;
; 0.384 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden                                                      ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_funct3[1]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.384 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[1]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.536      ;
; 0.385 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[16]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.537      ;
; 0.386 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden                                                      ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_funct3[0]             ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[15]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[25]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden                                                      ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[22]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.386 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[3]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.538      ;
; 0.387 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[12]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[3]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_pc[17]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.387 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[5]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden                                                      ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[13]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.388 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_mem_rden                                                           ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_rd_addr[4]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.540      ;
; 0.389 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[28]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.541      ;
; 0.391 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden                                                      ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[27]                ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden                                                      ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_pc[2]                 ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.543      ;
; 0.391 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[4]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.543      ;
; 0.393 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[19]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.545      ;
; 0.394 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[14]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.546      ;
; 0.396 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[27]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.548      ;
; 0.397 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[26]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.549      ;
; 0.398 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[6]               ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.550      ;
; 0.399 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[13]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.551      ;
; 0.399 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[16]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.551      ;
; 0.399 ; forwarding_fpga:dut|ID_buf:ID_buf_block|EX_inst[2]                                                            ; forwarding_fpga:dut|IF_buf:IF_buf_block|ID_inst[29]              ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.551      ;
; 0.407 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[28]                                                        ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_pc[28]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.559      ;
; 0.411 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[15]                                                        ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_pc[15]            ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
; 0.411 ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_wb_sel[0]                                                     ; forwarding_fpga:dut|MA_stage:MA_stage_block|WB_wb_sel[0]         ; CLOCK_50     ; CLOCK_50    ; 0.000        ; 0.000      ; 0.563      ;
+-------+---------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'CLOCK_50'                                                                                                       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock    ; Clock Edge ; Target                                                       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; CLOCK_50 ; Rise       ; CLOCK_50                                                     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[0]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[10] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[11] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[11] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[12] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[12] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[13] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[13] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[14] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[14] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[15] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[15] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[16] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[16] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[17] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[17] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[18] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[18] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[19] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[19] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[1]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[20] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[20] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[21] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[21] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[22] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[22] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[23] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[23] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[24] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[24] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[25] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[25] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[26] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[26] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[27] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[27] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[28] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[28] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[29] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[29] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[2]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[30] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[30] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31] ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[31] ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[3]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[4]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[5]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[6]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[7]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[8]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_alu_data[9]  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_funct3[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_rden     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_wren     ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_mem_wren     ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[0]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[0]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[10]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[10]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[11]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[11]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[12]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[12]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[13]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[13]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[14]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[14]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[15]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[15]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[16]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[16]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[17]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[17]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[18]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[18]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[19]       ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[19]       ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[1]        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[1]        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; CLOCK_50 ; Rise       ; forwarding_fpga:dut|EX_stage:EX_stage_block|MEM_pc[20]       ;
+--------+--------------+----------------+------------------+----------+------------+--------------------------------------------------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 2.555  ; 2.555  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 2.490  ; 2.490  ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 2.180  ; 2.180  ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 2.133  ; 2.133  ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 2.555  ; 2.555  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 6.395  ; 6.395  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; -0.199 ; -0.199 ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.013  ; 0.013  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; -0.276 ; -0.276 ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; -0.132 ; -0.132 ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.378 ; -0.378 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; -0.217 ; -0.217 ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.340 ; -0.340 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; -0.033 ; -0.033 ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.003  ; 0.003  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; -0.107 ; -0.107 ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; -0.318 ; -0.318 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; -0.422 ; -0.422 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; -0.186 ; -0.186 ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 2.479  ; 2.479  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 2.357  ; 2.357  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 2.316  ; 2.316  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 2.326  ; 2.326  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 6.395  ; 6.395  ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.013 ; -2.013 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.370 ; -2.370 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.060 ; -2.060 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.013 ; -2.013 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.435 ; -2.435 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.542  ; 0.542  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.319  ; 0.319  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.107  ; 0.107  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.396  ; 0.396  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.252  ; 0.252  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.498  ; 0.498  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.337  ; 0.337  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.460  ; 0.460  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.153  ; 0.153  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.117  ; 0.117  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.227  ; 0.227  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.438  ; 0.438  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.542  ; 0.542  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.306  ; 0.306  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -2.359 ; -2.359 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -2.237 ; -2.237 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.196 ; -2.196 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -2.206 ; -2.206 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -3.162 ; -3.162 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.482 ; 4.482 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.538 ; 4.538 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.414 ; 4.414 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.405 ; 4.405 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.570 ; 4.570 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.513 ; 4.513 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.708 ; 4.708 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.678 ; 4.678 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.447 ; 4.447 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.643 ; 4.643 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.586 ; 4.586 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.374 ; 4.374 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.708 ; 4.708 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.351 ; 4.351 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.638 ; 4.638 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.638 ; 4.638 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.327 ; 4.327 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.253 ; 4.253 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.310 ; 4.310 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.309 ; 4.309 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.357 ; 4.357 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.447 ; 4.447 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.447 ; 4.447 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.292 ; 4.292 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.302 ; 4.302 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.444 ; 4.444 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.421 ; 4.421 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.155 ; 4.155 ; Rise       ; CLOCK_50        ;
; HEX4[*]   ; CLOCK_50   ; 5.069 ; 5.069 ; Rise       ; CLOCK_50        ;
;  HEX4[0]  ; CLOCK_50   ; 4.401 ; 4.401 ; Rise       ; CLOCK_50        ;
;  HEX4[1]  ; CLOCK_50   ; 5.069 ; 5.069 ; Rise       ; CLOCK_50        ;
;  HEX4[2]  ; CLOCK_50   ; 4.194 ; 4.194 ; Rise       ; CLOCK_50        ;
;  HEX4[3]  ; CLOCK_50   ; 4.310 ; 4.310 ; Rise       ; CLOCK_50        ;
;  HEX4[4]  ; CLOCK_50   ; 4.245 ; 4.245 ; Rise       ; CLOCK_50        ;
;  HEX4[5]  ; CLOCK_50   ; 4.411 ; 4.411 ; Rise       ; CLOCK_50        ;
;  HEX4[6]  ; CLOCK_50   ; 4.111 ; 4.111 ; Rise       ; CLOCK_50        ;
; HEX5[*]   ; CLOCK_50   ; 5.406 ; 5.406 ; Rise       ; CLOCK_50        ;
;  HEX5[0]  ; CLOCK_50   ; 5.254 ; 5.254 ; Rise       ; CLOCK_50        ;
;  HEX5[1]  ; CLOCK_50   ; 4.330 ; 4.330 ; Rise       ; CLOCK_50        ;
;  HEX5[2]  ; CLOCK_50   ; 5.406 ; 5.406 ; Rise       ; CLOCK_50        ;
;  HEX5[3]  ; CLOCK_50   ; 4.971 ; 4.971 ; Rise       ; CLOCK_50        ;
;  HEX5[4]  ; CLOCK_50   ; 4.547 ; 4.547 ; Rise       ; CLOCK_50        ;
;  HEX5[5]  ; CLOCK_50   ; 4.390 ; 4.390 ; Rise       ; CLOCK_50        ;
;  HEX5[6]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
; HEX6[*]   ; CLOCK_50   ; 5.359 ; 5.359 ; Rise       ; CLOCK_50        ;
;  HEX6[0]  ; CLOCK_50   ; 5.359 ; 5.359 ; Rise       ; CLOCK_50        ;
;  HEX6[1]  ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  HEX6[2]  ; CLOCK_50   ; 4.608 ; 4.608 ; Rise       ; CLOCK_50        ;
;  HEX6[3]  ; CLOCK_50   ; 4.755 ; 4.755 ; Rise       ; CLOCK_50        ;
;  HEX6[4]  ; CLOCK_50   ; 5.103 ; 5.103 ; Rise       ; CLOCK_50        ;
;  HEX6[5]  ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  HEX6[6]  ; CLOCK_50   ; 4.876 ; 4.876 ; Rise       ; CLOCK_50        ;
; HEX7[*]   ; CLOCK_50   ; 5.323 ; 5.323 ; Rise       ; CLOCK_50        ;
;  HEX7[0]  ; CLOCK_50   ; 4.694 ; 4.694 ; Rise       ; CLOCK_50        ;
;  HEX7[1]  ; CLOCK_50   ; 5.260 ; 5.260 ; Rise       ; CLOCK_50        ;
;  HEX7[2]  ; CLOCK_50   ; 4.437 ; 4.437 ; Rise       ; CLOCK_50        ;
;  HEX7[3]  ; CLOCK_50   ; 5.323 ; 5.323 ; Rise       ; CLOCK_50        ;
;  HEX7[4]  ; CLOCK_50   ; 5.144 ; 5.144 ; Rise       ; CLOCK_50        ;
;  HEX7[5]  ; CLOCK_50   ; 4.710 ; 4.710 ; Rise       ; CLOCK_50        ;
;  HEX7[6]  ; CLOCK_50   ; 5.048 ; 5.048 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 5.026 ; 5.026 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  LEDG[1]  ; CLOCK_50   ; 4.677 ; 4.677 ; Rise       ; CLOCK_50        ;
;  LEDG[2]  ; CLOCK_50   ; 4.673 ; 4.673 ; Rise       ; CLOCK_50        ;
;  LEDG[3]  ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50        ;
;  LEDG[4]  ; CLOCK_50   ; 4.472 ; 4.472 ; Rise       ; CLOCK_50        ;
;  LEDG[5]  ; CLOCK_50   ; 5.026 ; 5.026 ; Rise       ; CLOCK_50        ;
;  LEDG[6]  ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
;  LEDG[7]  ; CLOCK_50   ; 4.528 ; 4.528 ; Rise       ; CLOCK_50        ;
;  LEDG[8]  ; CLOCK_50   ; 4.771 ; 4.771 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.763 ; 4.763 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.710 ; 4.710 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.458 ; 4.458 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.409 ; 4.409 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 4.763 ; 4.763 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.474 ; 4.474 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 4.327 ; 4.327 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 4.234 ; 4.234 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 4.326 ; 4.326 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 4.325 ; 4.325 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 4.238 ; 4.238 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 4.075 ; 4.075 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 4.651 ; 4.651 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 4.488 ; 4.488 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 4.385 ; 4.385 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.405 ; 4.405 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.482 ; 4.482 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.538 ; 4.538 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.414 ; 4.414 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.405 ; 4.405 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.570 ; 4.570 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.513 ; 4.513 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.351 ; 4.351 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.678 ; 4.678 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.447 ; 4.447 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.643 ; 4.643 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.586 ; 4.586 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.374 ; 4.374 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.708 ; 4.708 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.351 ; 4.351 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.253 ; 4.253 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.638 ; 4.638 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.327 ; 4.327 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.253 ; 4.253 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.310 ; 4.310 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.309 ; 4.309 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.357 ; 4.357 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.155 ; 4.155 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.447 ; 4.447 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.292 ; 4.292 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.302 ; 4.302 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.444 ; 4.444 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.421 ; 4.421 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.155 ; 4.155 ; Rise       ; CLOCK_50        ;
; HEX4[*]   ; CLOCK_50   ; 4.111 ; 4.111 ; Rise       ; CLOCK_50        ;
;  HEX4[0]  ; CLOCK_50   ; 4.401 ; 4.401 ; Rise       ; CLOCK_50        ;
;  HEX4[1]  ; CLOCK_50   ; 5.069 ; 5.069 ; Rise       ; CLOCK_50        ;
;  HEX4[2]  ; CLOCK_50   ; 4.194 ; 4.194 ; Rise       ; CLOCK_50        ;
;  HEX4[3]  ; CLOCK_50   ; 4.310 ; 4.310 ; Rise       ; CLOCK_50        ;
;  HEX4[4]  ; CLOCK_50   ; 4.245 ; 4.245 ; Rise       ; CLOCK_50        ;
;  HEX4[5]  ; CLOCK_50   ; 4.411 ; 4.411 ; Rise       ; CLOCK_50        ;
;  HEX4[6]  ; CLOCK_50   ; 4.111 ; 4.111 ; Rise       ; CLOCK_50        ;
; HEX5[*]   ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  HEX5[0]  ; CLOCK_50   ; 5.254 ; 5.254 ; Rise       ; CLOCK_50        ;
;  HEX5[1]  ; CLOCK_50   ; 4.330 ; 4.330 ; Rise       ; CLOCK_50        ;
;  HEX5[2]  ; CLOCK_50   ; 5.406 ; 5.406 ; Rise       ; CLOCK_50        ;
;  HEX5[3]  ; CLOCK_50   ; 4.971 ; 4.971 ; Rise       ; CLOCK_50        ;
;  HEX5[4]  ; CLOCK_50   ; 4.547 ; 4.547 ; Rise       ; CLOCK_50        ;
;  HEX5[5]  ; CLOCK_50   ; 4.390 ; 4.390 ; Rise       ; CLOCK_50        ;
;  HEX5[6]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
; HEX6[*]   ; CLOCK_50   ; 4.608 ; 4.608 ; Rise       ; CLOCK_50        ;
;  HEX6[0]  ; CLOCK_50   ; 5.359 ; 5.359 ; Rise       ; CLOCK_50        ;
;  HEX6[1]  ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  HEX6[2]  ; CLOCK_50   ; 4.608 ; 4.608 ; Rise       ; CLOCK_50        ;
;  HEX6[3]  ; CLOCK_50   ; 4.755 ; 4.755 ; Rise       ; CLOCK_50        ;
;  HEX6[4]  ; CLOCK_50   ; 5.103 ; 5.103 ; Rise       ; CLOCK_50        ;
;  HEX6[5]  ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  HEX6[6]  ; CLOCK_50   ; 4.876 ; 4.876 ; Rise       ; CLOCK_50        ;
; HEX7[*]   ; CLOCK_50   ; 4.437 ; 4.437 ; Rise       ; CLOCK_50        ;
;  HEX7[0]  ; CLOCK_50   ; 4.694 ; 4.694 ; Rise       ; CLOCK_50        ;
;  HEX7[1]  ; CLOCK_50   ; 5.260 ; 5.260 ; Rise       ; CLOCK_50        ;
;  HEX7[2]  ; CLOCK_50   ; 4.437 ; 4.437 ; Rise       ; CLOCK_50        ;
;  HEX7[3]  ; CLOCK_50   ; 5.323 ; 5.323 ; Rise       ; CLOCK_50        ;
;  HEX7[4]  ; CLOCK_50   ; 5.144 ; 5.144 ; Rise       ; CLOCK_50        ;
;  HEX7[5]  ; CLOCK_50   ; 4.710 ; 4.710 ; Rise       ; CLOCK_50        ;
;  HEX7[6]  ; CLOCK_50   ; 5.048 ; 5.048 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 4.472 ; 4.472 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  LEDG[1]  ; CLOCK_50   ; 4.677 ; 4.677 ; Rise       ; CLOCK_50        ;
;  LEDG[2]  ; CLOCK_50   ; 4.673 ; 4.673 ; Rise       ; CLOCK_50        ;
;  LEDG[3]  ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50        ;
;  LEDG[4]  ; CLOCK_50   ; 4.472 ; 4.472 ; Rise       ; CLOCK_50        ;
;  LEDG[5]  ; CLOCK_50   ; 5.026 ; 5.026 ; Rise       ; CLOCK_50        ;
;  LEDG[6]  ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
;  LEDG[7]  ; CLOCK_50   ; 4.528 ; 4.528 ; Rise       ; CLOCK_50        ;
;  LEDG[8]  ; CLOCK_50   ; 4.771 ; 4.771 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.075 ; 4.075 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.710 ; 4.710 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.458 ; 4.458 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.409 ; 4.409 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 4.763 ; 4.763 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.474 ; 4.474 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 4.327 ; 4.327 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 4.234 ; 4.234 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 4.326 ; 4.326 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 4.325 ; 4.325 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 4.238 ; 4.238 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 4.075 ; 4.075 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 4.651 ; 4.651 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 4.488 ; 4.488 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 4.385 ; 4.385 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                              ;
+------------------+------------+-------+----------+---------+---------------------+
; Clock            ; Setup      ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+------------+-------+----------+---------+---------------------+
; Worst-case Slack ; -16.531    ; 0.236 ; N/A      ; N/A     ; -1.380              ;
;  CLOCK_50        ; -16.531    ; 0.236 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -31480.487 ; 0.0   ; 0.0      ; 0.0     ; -4881.38            ;
;  CLOCK_50        ; -31480.487 ; 0.000 ; N/A      ; N/A     ; -4881.380           ;
+------------------+------------+-------+----------+---------+---------------------+


+-------------------------------------------------------------------------+
; Setup Times                                                             ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; 4.658  ; 4.658  ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; 4.613  ; 4.613  ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; 3.980  ; 3.980  ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; 3.906  ; 3.906  ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; 4.658  ; 4.658  ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 13.546 ; 13.546 ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.147  ; 0.147  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.544  ; 0.544  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.023  ; 0.023  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.163  ; 0.163  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; -0.245 ; -0.245 ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.094  ; 0.094  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; -0.112 ; -0.112 ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.329  ; 0.329  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.456  ; 0.456  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.289  ; 0.289  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; -0.069 ; -0.069 ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; -0.235 ; -0.235 ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.151  ; 0.151  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; 4.523  ; 4.523  ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; 4.245  ; 4.245  ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; 4.206  ; 4.206  ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; 4.214  ; 4.214  ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; 13.546 ; 13.546 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; KEY[*]    ; CLOCK_50   ; -2.013 ; -2.013 ; Rise       ; CLOCK_50        ;
;  KEY[0]   ; CLOCK_50   ; -2.370 ; -2.370 ; Rise       ; CLOCK_50        ;
;  KEY[1]   ; CLOCK_50   ; -2.060 ; -2.060 ; Rise       ; CLOCK_50        ;
;  KEY[2]   ; CLOCK_50   ; -2.013 ; -2.013 ; Rise       ; CLOCK_50        ;
;  KEY[3]   ; CLOCK_50   ; -2.435 ; -2.435 ; Rise       ; CLOCK_50        ;
; SW[*]     ; CLOCK_50   ; 0.542  ; 0.542  ; Rise       ; CLOCK_50        ;
;  SW[0]    ; CLOCK_50   ; 0.319  ; 0.319  ; Rise       ; CLOCK_50        ;
;  SW[1]    ; CLOCK_50   ; 0.107  ; 0.107  ; Rise       ; CLOCK_50        ;
;  SW[2]    ; CLOCK_50   ; 0.396  ; 0.396  ; Rise       ; CLOCK_50        ;
;  SW[3]    ; CLOCK_50   ; 0.252  ; 0.252  ; Rise       ; CLOCK_50        ;
;  SW[4]    ; CLOCK_50   ; 0.498  ; 0.498  ; Rise       ; CLOCK_50        ;
;  SW[5]    ; CLOCK_50   ; 0.337  ; 0.337  ; Rise       ; CLOCK_50        ;
;  SW[6]    ; CLOCK_50   ; 0.460  ; 0.460  ; Rise       ; CLOCK_50        ;
;  SW[7]    ; CLOCK_50   ; 0.153  ; 0.153  ; Rise       ; CLOCK_50        ;
;  SW[8]    ; CLOCK_50   ; 0.117  ; 0.117  ; Rise       ; CLOCK_50        ;
;  SW[9]    ; CLOCK_50   ; 0.227  ; 0.227  ; Rise       ; CLOCK_50        ;
;  SW[10]   ; CLOCK_50   ; 0.438  ; 0.438  ; Rise       ; CLOCK_50        ;
;  SW[11]   ; CLOCK_50   ; 0.542  ; 0.542  ; Rise       ; CLOCK_50        ;
;  SW[12]   ; CLOCK_50   ; 0.306  ; 0.306  ; Rise       ; CLOCK_50        ;
;  SW[13]   ; CLOCK_50   ; -2.359 ; -2.359 ; Rise       ; CLOCK_50        ;
;  SW[14]   ; CLOCK_50   ; -2.237 ; -2.237 ; Rise       ; CLOCK_50        ;
;  SW[15]   ; CLOCK_50   ; -2.196 ; -2.196 ; Rise       ; CLOCK_50        ;
;  SW[16]   ; CLOCK_50   ; -2.206 ; -2.206 ; Rise       ; CLOCK_50        ;
;  SW[17]   ; CLOCK_50   ; -3.162 ; -3.162 ; Rise       ; CLOCK_50        ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 8.328 ; 8.328 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 8.054 ; 8.054 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 8.328 ; 8.328 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 8.268 ; 8.268 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 7.889 ; 7.889 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 7.907 ; 7.907 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 8.291 ; 8.291 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 8.152 ; 8.152 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 8.736 ; 8.736 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 8.526 ; 8.526 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 7.932 ; 7.932 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 8.573 ; 8.573 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 8.428 ; 8.428 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 7.894 ; 7.894 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 8.736 ; 8.736 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 7.878 ; 7.878 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 8.438 ; 8.438 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 8.438 ; 8.438 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 7.939 ; 7.939 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 7.671 ; 7.671 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 7.811 ; 7.811 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 8.148 ; 8.148 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 7.828 ; 7.828 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 8.011 ; 8.011 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 8.226 ; 8.226 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 8.226 ; 8.226 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 7.801 ; 7.801 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 7.807 ; 7.807 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 7.828 ; 7.828 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 8.175 ; 8.175 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 8.166 ; 8.166 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 7.526 ; 7.526 ; Rise       ; CLOCK_50        ;
; HEX4[*]   ; CLOCK_50   ; 9.274 ; 9.274 ; Rise       ; CLOCK_50        ;
;  HEX4[0]  ; CLOCK_50   ; 8.031 ; 8.031 ; Rise       ; CLOCK_50        ;
;  HEX4[1]  ; CLOCK_50   ; 9.274 ; 9.274 ; Rise       ; CLOCK_50        ;
;  HEX4[2]  ; CLOCK_50   ; 7.517 ; 7.517 ; Rise       ; CLOCK_50        ;
;  HEX4[3]  ; CLOCK_50   ; 7.764 ; 7.764 ; Rise       ; CLOCK_50        ;
;  HEX4[4]  ; CLOCK_50   ; 7.663 ; 7.663 ; Rise       ; CLOCK_50        ;
;  HEX4[5]  ; CLOCK_50   ; 8.029 ; 8.029 ; Rise       ; CLOCK_50        ;
;  HEX4[6]  ; CLOCK_50   ; 7.370 ; 7.370 ; Rise       ; CLOCK_50        ;
; HEX5[*]   ; CLOCK_50   ; 9.777 ; 9.777 ; Rise       ; CLOCK_50        ;
;  HEX5[0]  ; CLOCK_50   ; 9.465 ; 9.465 ; Rise       ; CLOCK_50        ;
;  HEX5[1]  ; CLOCK_50   ; 7.881 ; 7.881 ; Rise       ; CLOCK_50        ;
;  HEX5[2]  ; CLOCK_50   ; 9.777 ; 9.777 ; Rise       ; CLOCK_50        ;
;  HEX5[3]  ; CLOCK_50   ; 9.008 ; 9.008 ; Rise       ; CLOCK_50        ;
;  HEX5[4]  ; CLOCK_50   ; 8.341 ; 8.341 ; Rise       ; CLOCK_50        ;
;  HEX5[5]  ; CLOCK_50   ; 8.021 ; 8.021 ; Rise       ; CLOCK_50        ;
;  HEX5[6]  ; CLOCK_50   ; 7.199 ; 7.199 ; Rise       ; CLOCK_50        ;
; HEX6[*]   ; CLOCK_50   ; 9.742 ; 9.742 ; Rise       ; CLOCK_50        ;
;  HEX6[0]  ; CLOCK_50   ; 9.742 ; 9.742 ; Rise       ; CLOCK_50        ;
;  HEX6[1]  ; CLOCK_50   ; 8.228 ; 8.228 ; Rise       ; CLOCK_50        ;
;  HEX6[2]  ; CLOCK_50   ; 8.413 ; 8.413 ; Rise       ; CLOCK_50        ;
;  HEX6[3]  ; CLOCK_50   ; 8.745 ; 8.745 ; Rise       ; CLOCK_50        ;
;  HEX6[4]  ; CLOCK_50   ; 9.225 ; 9.225 ; Rise       ; CLOCK_50        ;
;  HEX6[5]  ; CLOCK_50   ; 8.384 ; 8.384 ; Rise       ; CLOCK_50        ;
;  HEX6[6]  ; CLOCK_50   ; 8.908 ; 8.908 ; Rise       ; CLOCK_50        ;
; HEX7[*]   ; CLOCK_50   ; 9.839 ; 9.839 ; Rise       ; CLOCK_50        ;
;  HEX7[0]  ; CLOCK_50   ; 8.504 ; 8.504 ; Rise       ; CLOCK_50        ;
;  HEX7[1]  ; CLOCK_50   ; 9.633 ; 9.633 ; Rise       ; CLOCK_50        ;
;  HEX7[2]  ; CLOCK_50   ; 8.002 ; 8.002 ; Rise       ; CLOCK_50        ;
;  HEX7[3]  ; CLOCK_50   ; 9.839 ; 9.839 ; Rise       ; CLOCK_50        ;
;  HEX7[4]  ; CLOCK_50   ; 9.452 ; 9.452 ; Rise       ; CLOCK_50        ;
;  HEX7[5]  ; CLOCK_50   ; 8.641 ; 8.641 ; Rise       ; CLOCK_50        ;
;  HEX7[6]  ; CLOCK_50   ; 9.092 ; 9.092 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 9.025 ; 9.025 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 8.345 ; 8.345 ; Rise       ; CLOCK_50        ;
;  LEDG[1]  ; CLOCK_50   ; 8.540 ; 8.540 ; Rise       ; CLOCK_50        ;
;  LEDG[2]  ; CLOCK_50   ; 8.546 ; 8.546 ; Rise       ; CLOCK_50        ;
;  LEDG[3]  ; CLOCK_50   ; 8.564 ; 8.564 ; Rise       ; CLOCK_50        ;
;  LEDG[4]  ; CLOCK_50   ; 7.964 ; 7.964 ; Rise       ; CLOCK_50        ;
;  LEDG[5]  ; CLOCK_50   ; 9.025 ; 9.025 ; Rise       ; CLOCK_50        ;
;  LEDG[6]  ; CLOCK_50   ; 8.351 ; 8.351 ; Rise       ; CLOCK_50        ;
;  LEDG[7]  ; CLOCK_50   ; 8.261 ; 8.261 ; Rise       ; CLOCK_50        ;
;  LEDG[8]  ; CLOCK_50   ; 8.596 ; 8.596 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 8.745 ; 8.745 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 8.548 ; 8.548 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 7.948 ; 7.948 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 7.924 ; 7.924 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 7.958 ; 7.958 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 8.745 ; 8.745 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 8.509 ; 8.509 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 8.064 ; 8.064 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 7.582 ; 7.582 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 7.821 ; 7.821 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 7.617 ; 7.617 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 7.814 ; 7.814 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 7.812 ; 7.812 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 7.599 ; 7.599 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 7.181 ; 7.181 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 8.454 ; 8.454 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 8.115 ; 8.115 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 8.061 ; 8.061 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 7.862 ; 7.862 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; HEX0[*]   ; CLOCK_50   ; 4.405 ; 4.405 ; Rise       ; CLOCK_50        ;
;  HEX0[0]  ; CLOCK_50   ; 4.482 ; 4.482 ; Rise       ; CLOCK_50        ;
;  HEX0[1]  ; CLOCK_50   ; 4.571 ; 4.571 ; Rise       ; CLOCK_50        ;
;  HEX0[2]  ; CLOCK_50   ; 4.538 ; 4.538 ; Rise       ; CLOCK_50        ;
;  HEX0[3]  ; CLOCK_50   ; 4.414 ; 4.414 ; Rise       ; CLOCK_50        ;
;  HEX0[4]  ; CLOCK_50   ; 4.405 ; 4.405 ; Rise       ; CLOCK_50        ;
;  HEX0[5]  ; CLOCK_50   ; 4.570 ; 4.570 ; Rise       ; CLOCK_50        ;
;  HEX0[6]  ; CLOCK_50   ; 4.513 ; 4.513 ; Rise       ; CLOCK_50        ;
; HEX1[*]   ; CLOCK_50   ; 4.351 ; 4.351 ; Rise       ; CLOCK_50        ;
;  HEX1[0]  ; CLOCK_50   ; 4.678 ; 4.678 ; Rise       ; CLOCK_50        ;
;  HEX1[1]  ; CLOCK_50   ; 4.447 ; 4.447 ; Rise       ; CLOCK_50        ;
;  HEX1[2]  ; CLOCK_50   ; 4.643 ; 4.643 ; Rise       ; CLOCK_50        ;
;  HEX1[3]  ; CLOCK_50   ; 4.586 ; 4.586 ; Rise       ; CLOCK_50        ;
;  HEX1[4]  ; CLOCK_50   ; 4.374 ; 4.374 ; Rise       ; CLOCK_50        ;
;  HEX1[5]  ; CLOCK_50   ; 4.708 ; 4.708 ; Rise       ; CLOCK_50        ;
;  HEX1[6]  ; CLOCK_50   ; 4.351 ; 4.351 ; Rise       ; CLOCK_50        ;
; HEX2[*]   ; CLOCK_50   ; 4.253 ; 4.253 ; Rise       ; CLOCK_50        ;
;  HEX2[0]  ; CLOCK_50   ; 4.638 ; 4.638 ; Rise       ; CLOCK_50        ;
;  HEX2[1]  ; CLOCK_50   ; 4.327 ; 4.327 ; Rise       ; CLOCK_50        ;
;  HEX2[2]  ; CLOCK_50   ; 4.253 ; 4.253 ; Rise       ; CLOCK_50        ;
;  HEX2[3]  ; CLOCK_50   ; 4.310 ; 4.310 ; Rise       ; CLOCK_50        ;
;  HEX2[4]  ; CLOCK_50   ; 4.442 ; 4.442 ; Rise       ; CLOCK_50        ;
;  HEX2[5]  ; CLOCK_50   ; 4.309 ; 4.309 ; Rise       ; CLOCK_50        ;
;  HEX2[6]  ; CLOCK_50   ; 4.357 ; 4.357 ; Rise       ; CLOCK_50        ;
; HEX3[*]   ; CLOCK_50   ; 4.155 ; 4.155 ; Rise       ; CLOCK_50        ;
;  HEX3[0]  ; CLOCK_50   ; 4.447 ; 4.447 ; Rise       ; CLOCK_50        ;
;  HEX3[1]  ; CLOCK_50   ; 4.292 ; 4.292 ; Rise       ; CLOCK_50        ;
;  HEX3[2]  ; CLOCK_50   ; 4.302 ; 4.302 ; Rise       ; CLOCK_50        ;
;  HEX3[3]  ; CLOCK_50   ; 4.313 ; 4.313 ; Rise       ; CLOCK_50        ;
;  HEX3[4]  ; CLOCK_50   ; 4.444 ; 4.444 ; Rise       ; CLOCK_50        ;
;  HEX3[5]  ; CLOCK_50   ; 4.421 ; 4.421 ; Rise       ; CLOCK_50        ;
;  HEX3[6]  ; CLOCK_50   ; 4.155 ; 4.155 ; Rise       ; CLOCK_50        ;
; HEX4[*]   ; CLOCK_50   ; 4.111 ; 4.111 ; Rise       ; CLOCK_50        ;
;  HEX4[0]  ; CLOCK_50   ; 4.401 ; 4.401 ; Rise       ; CLOCK_50        ;
;  HEX4[1]  ; CLOCK_50   ; 5.069 ; 5.069 ; Rise       ; CLOCK_50        ;
;  HEX4[2]  ; CLOCK_50   ; 4.194 ; 4.194 ; Rise       ; CLOCK_50        ;
;  HEX4[3]  ; CLOCK_50   ; 4.310 ; 4.310 ; Rise       ; CLOCK_50        ;
;  HEX4[4]  ; CLOCK_50   ; 4.245 ; 4.245 ; Rise       ; CLOCK_50        ;
;  HEX4[5]  ; CLOCK_50   ; 4.411 ; 4.411 ; Rise       ; CLOCK_50        ;
;  HEX4[6]  ; CLOCK_50   ; 4.111 ; 4.111 ; Rise       ; CLOCK_50        ;
; HEX5[*]   ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
;  HEX5[0]  ; CLOCK_50   ; 5.254 ; 5.254 ; Rise       ; CLOCK_50        ;
;  HEX5[1]  ; CLOCK_50   ; 4.330 ; 4.330 ; Rise       ; CLOCK_50        ;
;  HEX5[2]  ; CLOCK_50   ; 5.406 ; 5.406 ; Rise       ; CLOCK_50        ;
;  HEX5[3]  ; CLOCK_50   ; 4.971 ; 4.971 ; Rise       ; CLOCK_50        ;
;  HEX5[4]  ; CLOCK_50   ; 4.547 ; 4.547 ; Rise       ; CLOCK_50        ;
;  HEX5[5]  ; CLOCK_50   ; 4.390 ; 4.390 ; Rise       ; CLOCK_50        ;
;  HEX5[6]  ; CLOCK_50   ; 4.038 ; 4.038 ; Rise       ; CLOCK_50        ;
; HEX6[*]   ; CLOCK_50   ; 4.608 ; 4.608 ; Rise       ; CLOCK_50        ;
;  HEX6[0]  ; CLOCK_50   ; 5.359 ; 5.359 ; Rise       ; CLOCK_50        ;
;  HEX6[1]  ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  HEX6[2]  ; CLOCK_50   ; 4.608 ; 4.608 ; Rise       ; CLOCK_50        ;
;  HEX6[3]  ; CLOCK_50   ; 4.755 ; 4.755 ; Rise       ; CLOCK_50        ;
;  HEX6[4]  ; CLOCK_50   ; 5.103 ; 5.103 ; Rise       ; CLOCK_50        ;
;  HEX6[5]  ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  HEX6[6]  ; CLOCK_50   ; 4.876 ; 4.876 ; Rise       ; CLOCK_50        ;
; HEX7[*]   ; CLOCK_50   ; 4.437 ; 4.437 ; Rise       ; CLOCK_50        ;
;  HEX7[0]  ; CLOCK_50   ; 4.694 ; 4.694 ; Rise       ; CLOCK_50        ;
;  HEX7[1]  ; CLOCK_50   ; 5.260 ; 5.260 ; Rise       ; CLOCK_50        ;
;  HEX7[2]  ; CLOCK_50   ; 4.437 ; 4.437 ; Rise       ; CLOCK_50        ;
;  HEX7[3]  ; CLOCK_50   ; 5.323 ; 5.323 ; Rise       ; CLOCK_50        ;
;  HEX7[4]  ; CLOCK_50   ; 5.144 ; 5.144 ; Rise       ; CLOCK_50        ;
;  HEX7[5]  ; CLOCK_50   ; 4.710 ; 4.710 ; Rise       ; CLOCK_50        ;
;  HEX7[6]  ; CLOCK_50   ; 5.048 ; 5.048 ; Rise       ; CLOCK_50        ;
; LEDG[*]   ; CLOCK_50   ; 4.472 ; 4.472 ; Rise       ; CLOCK_50        ;
;  LEDG[0]  ; CLOCK_50   ; 4.609 ; 4.609 ; Rise       ; CLOCK_50        ;
;  LEDG[1]  ; CLOCK_50   ; 4.677 ; 4.677 ; Rise       ; CLOCK_50        ;
;  LEDG[2]  ; CLOCK_50   ; 4.673 ; 4.673 ; Rise       ; CLOCK_50        ;
;  LEDG[3]  ; CLOCK_50   ; 4.684 ; 4.684 ; Rise       ; CLOCK_50        ;
;  LEDG[4]  ; CLOCK_50   ; 4.472 ; 4.472 ; Rise       ; CLOCK_50        ;
;  LEDG[5]  ; CLOCK_50   ; 5.026 ; 5.026 ; Rise       ; CLOCK_50        ;
;  LEDG[6]  ; CLOCK_50   ; 4.606 ; 4.606 ; Rise       ; CLOCK_50        ;
;  LEDG[7]  ; CLOCK_50   ; 4.528 ; 4.528 ; Rise       ; CLOCK_50        ;
;  LEDG[8]  ; CLOCK_50   ; 4.771 ; 4.771 ; Rise       ; CLOCK_50        ;
; LEDR[*]   ; CLOCK_50   ; 4.075 ; 4.075 ; Rise       ; CLOCK_50        ;
;  LEDR[0]  ; CLOCK_50   ; 4.710 ; 4.710 ; Rise       ; CLOCK_50        ;
;  LEDR[1]  ; CLOCK_50   ; 4.458 ; 4.458 ; Rise       ; CLOCK_50        ;
;  LEDR[2]  ; CLOCK_50   ; 4.409 ; 4.409 ; Rise       ; CLOCK_50        ;
;  LEDR[3]  ; CLOCK_50   ; 4.461 ; 4.461 ; Rise       ; CLOCK_50        ;
;  LEDR[4]  ; CLOCK_50   ; 4.763 ; 4.763 ; Rise       ; CLOCK_50        ;
;  LEDR[5]  ; CLOCK_50   ; 4.655 ; 4.655 ; Rise       ; CLOCK_50        ;
;  LEDR[6]  ; CLOCK_50   ; 4.474 ; 4.474 ; Rise       ; CLOCK_50        ;
;  LEDR[7]  ; CLOCK_50   ; 4.271 ; 4.271 ; Rise       ; CLOCK_50        ;
;  LEDR[8]  ; CLOCK_50   ; 4.327 ; 4.327 ; Rise       ; CLOCK_50        ;
;  LEDR[9]  ; CLOCK_50   ; 4.234 ; 4.234 ; Rise       ; CLOCK_50        ;
;  LEDR[10] ; CLOCK_50   ; 4.326 ; 4.326 ; Rise       ; CLOCK_50        ;
;  LEDR[11] ; CLOCK_50   ; 4.325 ; 4.325 ; Rise       ; CLOCK_50        ;
;  LEDR[12] ; CLOCK_50   ; 4.238 ; 4.238 ; Rise       ; CLOCK_50        ;
;  LEDR[13] ; CLOCK_50   ; 4.075 ; 4.075 ; Rise       ; CLOCK_50        ;
;  LEDR[14] ; CLOCK_50   ; 4.651 ; 4.651 ; Rise       ; CLOCK_50        ;
;  LEDR[15] ; CLOCK_50   ; 4.488 ; 4.488 ; Rise       ; CLOCK_50        ;
;  LEDR[16] ; CLOCK_50   ; 4.451 ; 4.451 ; Rise       ; CLOCK_50        ;
;  LEDR[17] ; CLOCK_50   ; 4.385 ; 4.385 ; Rise       ; CLOCK_50        ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 8493663  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; CLOCK_50   ; CLOCK_50 ; 8493663  ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 22    ; 22   ;
; Unconstrained Input Port Paths  ; 4901  ; 4901 ;
; Unconstrained Output Ports      ; 83    ; 83   ;
; Unconstrained Output Port Paths ; 83    ; 83   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sat Dec 14 15:16:35 2024
Info: Command: quartus_sta forwarding_fpga -c forwarding_fpga
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'forwarding_fpga.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name CLOCK_50 CLOCK_50
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -16.531
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):   -16.531    -31480.487 CLOCK_50 
Info (332146): Worst-case hold slack is 0.516
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.516         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -4881.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -6.616
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -6.616    -12076.793 CLOCK_50 
Info (332146): Worst-case hold slack is 0.236
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.236         0.000 CLOCK_50 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380     -4881.380 CLOCK_50 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4689 megabytes
    Info: Processing ended: Sat Dec 14 15:16:39 2024
    Info: Elapsed time: 00:00:04
    Info: Total CPU time (on all processors): 00:00:04


