Fitter report for FreqPhaseSweeping
Fri Oct 05 01:36:12 2012
Quartus II 32-bit Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Ignored Assignments
  7. Incremental Compilation Preservation Summary
  8. Incremental Compilation Partition Settings
  9. Incremental Compilation Placement Preservation
 10. Pin-Out File
 11. Fitter Resource Usage Summary
 12. Fitter Partition Statistics
 13. Input Pins
 14. Output Pins
 15. Dual Purpose and Dedicated Pins
 16. I/O Bank Usage
 17. All Package Pins
 18. PLL Summary
 19. PLL Usage
 20. Fitter Resource Utilization by Entity
 21. Delay Chain Summary
 22. Pad To Core Delay Chain Fanout
 23. Control Signals
 24. Global & Other Fast Signals
 25. Non-Global High Fan-Out Signals
 26. Fitter RAM Summary
 27. |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|altsyncram:altsyncram4|altsyncram_qft:auto_generated|ALTSYNCRAM
 28. Interconnect Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2011 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------------------+
; Fitter Summary                                                                      ;
+------------------------------------+------------------------------------------------+
; Fitter Status                      ; Successful - Fri Oct 05 01:36:12 2012          ;
; Quartus II 32-bit Version          ; 11.1 Build 259 01/25/2012 SP 2 SJ Full Version ;
; Revision Name                      ; FreqPhaseSweeping                              ;
; Top-level Entity Name              ; FreqPhaseSweeping                              ;
; Family                             ; Cyclone IV E                                   ;
; Device                             ; EP4CE115F29C7                                  ;
; Timing Models                      ; Final                                          ;
; Total logic elements               ; 580 / 114,480 ( < 1 % )                        ;
;     Total combinational functions  ; 490 / 114,480 ( < 1 % )                        ;
;     Dedicated logic registers      ; 253 / 114,480 ( < 1 % )                        ;
; Total registers                    ; 253                                            ;
; Total pins                         ; 106 / 529 ( 20 % )                             ;
; Total virtual pins                 ; 0                                              ;
; Total memory bits                  ; 144 / 3,981,312 ( < 1 % )                      ;
; Embedded Multiplier 9-bit elements ; 0 / 532 ( 0 % )                                ;
; Total PLLs                         ; 2 / 4 ( 50 % )                                 ;
+------------------------------------+------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP4CE115F29C7                         ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 3.3-V LVTTL                           ;                                       ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; Off                                   ; Off                                   ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Fitter Effort                                                              ; Auto Fit                              ; Auto Fit                              ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 4           ;
; Maximum allowed            ; 4           ;
;                            ;             ;
; Average used               ; 2.14        ;
; Maximum used               ; 4           ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     1 processor            ; 100.0%      ;
;     2-4 processors         ;  13.3%      ;
+----------------------------+-------------+


+-------------------------------------------------+
; I/O Assignment Warnings                         ;
+----------+--------------------------------------+
; Pin Name ; Reason                               ;
+----------+--------------------------------------+
; LEDG[0]  ; Missing drive strength and slew rate ;
; LEDG[1]  ; Missing drive strength and slew rate ;
; LEDG[2]  ; Missing drive strength and slew rate ;
; LEDG[3]  ; Missing drive strength and slew rate ;
; LEDG[4]  ; Missing drive strength and slew rate ;
; LEDG[5]  ; Missing drive strength and slew rate ;
; LEDG[6]  ; Missing drive strength and slew rate ;
; LEDG[7]  ; Missing drive strength and slew rate ;
; LEDG[8]  ; Missing drive strength and slew rate ;
; LEDR[0]  ; Missing drive strength and slew rate ;
; LEDR[1]  ; Missing drive strength and slew rate ;
; LEDR[2]  ; Missing drive strength and slew rate ;
; LEDR[3]  ; Missing drive strength and slew rate ;
; LEDR[4]  ; Missing drive strength and slew rate ;
; LEDR[5]  ; Missing drive strength and slew rate ;
; LEDR[6]  ; Missing drive strength and slew rate ;
; LEDR[7]  ; Missing drive strength and slew rate ;
; LEDR[8]  ; Missing drive strength and slew rate ;
; LEDR[9]  ; Missing drive strength and slew rate ;
; LEDR[10] ; Missing drive strength and slew rate ;
; LEDR[11] ; Missing drive strength and slew rate ;
; LEDR[12] ; Missing drive strength and slew rate ;
; LEDR[13] ; Missing drive strength and slew rate ;
; LEDR[14] ; Missing drive strength and slew rate ;
; LEDR[15] ; Missing drive strength and slew rate ;
; LEDR[16] ; Missing drive strength and slew rate ;
; LEDR[17] ; Missing drive strength and slew rate ;
; HEX0[0]  ; Missing drive strength and slew rate ;
; HEX0[1]  ; Missing drive strength and slew rate ;
; HEX0[2]  ; Missing drive strength and slew rate ;
; HEX0[3]  ; Missing drive strength               ;
; HEX0[4]  ; Missing drive strength               ;
; HEX0[5]  ; Missing drive strength               ;
; HEX0[6]  ; Missing drive strength               ;
; HEX1[0]  ; Missing drive strength               ;
; HEX1[1]  ; Missing drive strength               ;
; HEX1[2]  ; Missing drive strength               ;
; HEX1[3]  ; Missing drive strength               ;
; HEX1[4]  ; Missing drive strength               ;
; HEX1[5]  ; Missing drive strength               ;
; HEX1[6]  ; Missing drive strength               ;
; HEX2[0]  ; Missing drive strength               ;
; HEX2[1]  ; Missing drive strength               ;
; HEX2[2]  ; Missing drive strength               ;
; HEX2[3]  ; Missing drive strength               ;
; HEX2[4]  ; Missing drive strength               ;
; HEX2[5]  ; Missing drive strength               ;
; HEX2[6]  ; Missing drive strength               ;
; HEX3[0]  ; Missing drive strength               ;
; HEX3[1]  ; Missing drive strength               ;
; HEX3[2]  ; Missing drive strength               ;
; HEX3[3]  ; Missing drive strength               ;
; HEX3[4]  ; Missing drive strength               ;
; HEX3[5]  ; Missing drive strength               ;
; HEX3[6]  ; Missing drive strength               ;
; HEX4[0]  ; Missing drive strength               ;
; HEX4[1]  ; Missing drive strength               ;
; HEX4[2]  ; Missing drive strength               ;
; HEX4[3]  ; Missing drive strength               ;
; HEX4[4]  ; Missing drive strength               ;
; HEX4[5]  ; Missing drive strength               ;
; HEX4[6]  ; Missing drive strength               ;
; HEX5[0]  ; Missing drive strength               ;
; HEX5[1]  ; Missing drive strength               ;
; HEX5[2]  ; Missing drive strength               ;
; HEX5[3]  ; Missing drive strength               ;
; HEX5[4]  ; Missing drive strength               ;
; HEX5[5]  ; Missing drive strength               ;
; HEX5[6]  ; Missing drive strength               ;
; HEX6[0]  ; Missing drive strength               ;
; HEX6[1]  ; Missing drive strength               ;
; HEX6[2]  ; Missing drive strength               ;
; HEX6[3]  ; Missing drive strength               ;
; HEX6[4]  ; Missing drive strength               ;
; HEX6[5]  ; Missing drive strength               ;
; HEX6[6]  ; Missing drive strength               ;
; HEX7[0]  ; Missing drive strength               ;
; HEX7[1]  ; Missing drive strength               ;
; HEX7[2]  ; Missing drive strength               ;
; HEX7[3]  ; Missing drive strength               ;
; HEX7[4]  ; Missing drive strength               ;
; HEX7[5]  ; Missing drive strength               ;
; HEX7[6]  ; Missing drive strength               ;
+----------+--------------------------------------+


+--------------------------------------------------------------------------------------------+
; Ignored Assignments                                                                        ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Name         ; Ignored Entity ; Ignored From ; Ignored To ; Ignored Value ; Ignored Source ;
+--------------+----------------+--------------+------------+---------------+----------------+
; Location     ;                ;              ; CLOCK2_50  ; PIN_AG14      ; QSF Assignment ;
; Location     ;                ;              ; CLOCK3_50  ; PIN_AG15      ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK2_50  ; 3.3-V LVTTL   ; QSF Assignment ;
; I/O Standard ;                ;              ; CLOCK3_50  ; 3.3-V LVTTL   ; QSF Assignment ;
+--------------+----------------+--------------+------------+---------------+----------------+


+----------------------------------------------+
; Incremental Compilation Preservation Summary ;
+---------------------+------------------------+
; Type                ; Value                  ;
+---------------------+------------------------+
; Placement (by node) ;                        ;
;     -- Requested    ; 0 / 975 ( 0.00 % )     ;
;     -- Achieved     ; 0 / 975 ( 0.00 % )     ;
;                     ;                        ;
; Routing (by net)    ;                        ;
;     -- Requested    ; 0 / 0 ( 0.00 % )       ;
;     -- Achieved     ; 0 / 0 ( 0.00 % )       ;
+---------------------+------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                             ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Partition Name                 ; # Nodes ; # Preserved Nodes ; Preservation Level Used ; Netlist Type Used ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+
; Top                            ; 948     ; 0                 ; N/A                     ; Source File       ;
; hard_block:auto_generated_inst ; 27      ; 0                 ; N/A                     ; Source File       ;
+--------------------------------+---------+-------------------+-------------------------+-------------------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Ameer/Desktop/FreqPhaseSweeping.towebsite/FreqPhaseSweeping.pin.


+----------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                              ;
+---------------------------------------------+------------------------------+
; Resource                                    ; Usage                        ;
+---------------------------------------------+------------------------------+
; Total logic elements                        ; 580 / 114,480 ( < 1 % )      ;
;     -- Combinational with no register       ; 327                          ;
;     -- Register only                        ; 90                           ;
;     -- Combinational with a register        ; 163                          ;
;                                             ;                              ;
; Logic element usage by number of LUT inputs ;                              ;
;     -- 4 input functions                    ; 293                          ;
;     -- 3 input functions                    ; 45                           ;
;     -- <=2 input functions                  ; 152                          ;
;     -- Register only                        ; 90                           ;
;                                             ;                              ;
; Logic elements by mode                      ;                              ;
;     -- normal mode                          ; 380                          ;
;     -- arithmetic mode                      ; 110                          ;
;                                             ;                              ;
; Total registers*                            ; 253 / 117,053 ( < 1 % )      ;
;     -- Dedicated logic registers            ; 253 / 114,480 ( < 1 % )      ;
;     -- I/O registers                        ; 0 / 2,573 ( 0 % )            ;
;                                             ;                              ;
; Total LABs:  partially or completely used   ; 50 / 7,155 ( < 1 % )         ;
; User inserted logic elements                ; 0                            ;
; Virtual pins                                ; 0                            ;
; I/O pins                                    ; 106 / 529 ( 20 % )           ;
;     -- Clock pins                           ; 1 / 7 ( 14 % )               ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )                ;
; Global signals                              ; 6                            ;
; M9Ks                                        ; 1 / 432 ( < 1 % )            ;
; Total block memory bits                     ; 144 / 3,981,312 ( < 1 % )    ;
; Total block memory implementation bits      ; 9,216 / 3,981,312 ( < 1 % )  ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )              ;
; PLLs                                        ; 2 / 4 ( 50 % )               ;
; Global clocks                               ; 6 / 20 ( 30 % )              ;
; JTAGs                                       ; 0 / 1 ( 0 % )                ;
; CRC blocks                                  ; 0 / 1 ( 0 % )                ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )                ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )                ;
; Average interconnect usage (total/H/V)      ; 0% / 0% / 0%                 ;
; Peak interconnect usage (total/H/V)         ; 0% / 1% / 1%                 ;
; Maximum fan-out node                        ; CLOCK_50~inputclkctrl        ;
; Maximum fan-out                             ; 177                          ;
; Highest non-global fan-out signal           ; rstgen:rstgen_pll|is_last_rh ;
; Highest non-global fan-out                  ; 53                           ;
; Total fan-out                               ; 2574                         ;
; Average fan-out                             ; 2.48                         ;
+---------------------------------------------+------------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 569 / 114480 ( < 1 % ) ; 11 / 114480 ( < 1 % )          ;
;     -- Combinational with no register       ; 316                    ; 11                             ;
;     -- Register only                        ; 90                     ; 0                              ;
;     -- Combinational with a register        ; 163                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 288                    ; 5                              ;
;     -- 3 input functions                    ; 45                     ; 0                              ;
;     -- <=2 input functions                  ; 146                    ; 6                              ;
;     -- Register only                        ; 90                     ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 369                    ; 11                             ;
;     -- arithmetic mode                      ; 110                    ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 253                    ; 0                              ;
;     -- Dedicated logic registers            ; 253 / 114480 ( < 1 % ) ; 0 / 114480 ( 0 % )             ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 49 / 7155 ( < 1 % )    ; 3 / 7155 ( < 1 % )             ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 106                    ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 0 / 532 ( 0 % )        ; 0 / 532 ( 0 % )                ;
; Total memory bits                           ; 144                    ; 0                              ;
; Total RAM block bits                        ; 9216                   ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 2 / 4 ( 50 % )                 ;
; M9K                                         ; 1 / 432 ( < 1 % )      ; 0 / 432 ( 0 % )                ;
; Clock control block                         ; 3 / 24 ( 12 % )        ; 3 / 24 ( 12 % )                ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 35                     ; 15                             ;
;     -- Registered Input Connections         ; 26                     ; 0                              ;
;     -- Output Connections                   ; 15                     ; 35                             ;
;     -- Registered Output Connections        ; 2                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 2545                   ; 84                             ;
;     -- Registered Connections               ; 645                    ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 50                             ;
;     -- hard_block:auto_generated_inst       ; 50                     ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 23                     ; 15                             ;
;     -- Output Ports                         ; 83                     ; 6                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 6                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 7                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                    ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50 ; Y2    ; 2        ; 0            ; 36           ; 14           ; 181                   ; 0                  ; yes    ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[0]   ; M23   ; 6        ; 115          ; 40           ; 7            ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[1]   ; M21   ; 6        ; 115          ; 53           ; 14           ; 0                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[2]   ; N21   ; 6        ; 115          ; 42           ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; KEY[3]   ; R24   ; 5        ; 115          ; 35           ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[0]    ; AB28  ; 5        ; 115          ; 17           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[10]   ; AC24  ; 5        ; 115          ; 4            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[11]   ; AB24  ; 5        ; 115          ; 5            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[12]   ; AB23  ; 5        ; 115          ; 7            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[13]   ; AA24  ; 5        ; 115          ; 9            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[14]   ; AA23  ; 5        ; 115          ; 10           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[15]   ; AA22  ; 5        ; 115          ; 6            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[16]   ; Y24   ; 5        ; 115          ; 13           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[17]   ; Y23   ; 5        ; 115          ; 14           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[1]    ; AC28  ; 5        ; 115          ; 14           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[2]    ; AC27  ; 5        ; 115          ; 15           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[3]    ; AD27  ; 5        ; 115          ; 13           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[4]    ; AB27  ; 5        ; 115          ; 18           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[5]    ; AC26  ; 5        ; 115          ; 11           ; 7            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[6]    ; AD26  ; 5        ; 115          ; 10           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[7]    ; AB26  ; 5        ; 115          ; 15           ; 0            ; 4                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[8]    ; AC25  ; 5        ; 115          ; 4            ; 21           ; 3                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; SW[9]    ; AB25  ; 5        ; 115          ; 16           ; 7            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+----------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                                               ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name     ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination                       ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; HEX0[0]  ; G18   ; 7        ; 69           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[1]  ; F22   ; 7        ; 107          ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[2]  ; E17   ; 7        ; 67           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[3]  ; L26   ; 6        ; 115          ; 50           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[4]  ; L25   ; 6        ; 115          ; 54           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[5]  ; J22   ; 6        ; 115          ; 67           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX0[6]  ; H22   ; 6        ; 115          ; 69           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[0]  ; M24   ; 6        ; 115          ; 41           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[1]  ; Y22   ; 5        ; 115          ; 30           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[2]  ; W21   ; 5        ; 115          ; 25           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[3]  ; W22   ; 5        ; 115          ; 30           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[4]  ; W25   ; 5        ; 115          ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[5]  ; U23   ; 5        ; 115          ; 22           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX1[6]  ; U24   ; 5        ; 115          ; 28           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[0]  ; AA25  ; 5        ; 115          ; 17           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[1]  ; AA26  ; 5        ; 115          ; 16           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[2]  ; Y25   ; 5        ; 115          ; 19           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[3]  ; W26   ; 5        ; 115          ; 19           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[4]  ; Y26   ; 5        ; 115          ; 18           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[5]  ; W27   ; 5        ; 115          ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX2[6]  ; W28   ; 5        ; 115          ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[0]  ; V21   ; 5        ; 115          ; 25           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[1]  ; U21   ; 5        ; 115          ; 29           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[2]  ; AB20  ; 4        ; 100          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[3]  ; AA21  ; 4        ; 111          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[4]  ; AD24  ; 4        ; 105          ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[5]  ; AF23  ; 4        ; 105          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX3[6]  ; Y19   ; 4        ; 105          ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[0]  ; AB19  ; 4        ; 98           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[1]  ; AA19  ; 4        ; 107          ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[2]  ; AG21  ; 4        ; 74           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[3]  ; AH21  ; 4        ; 74           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[4]  ; AE19  ; 4        ; 83           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[5]  ; AF19  ; 4        ; 83           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX4[6]  ; AE18  ; 4        ; 79           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[0]  ; AD18  ; 4        ; 85           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[1]  ; AC18  ; 4        ; 87           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[2]  ; AB18  ; 4        ; 98           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[3]  ; AH19  ; 4        ; 72           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[4]  ; AG19  ; 4        ; 72           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[5]  ; AF18  ; 4        ; 79           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX5[6]  ; AH18  ; 4        ; 69           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[0]  ; AA17  ; 4        ; 89           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[1]  ; AB16  ; 4        ; 65           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[2]  ; AA16  ; 4        ; 65           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[3]  ; AB17  ; 4        ; 89           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[4]  ; AB15  ; 4        ; 67           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[5]  ; AA15  ; 4        ; 67           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX6[6]  ; AC17  ; 4        ; 74           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[0]  ; AD17  ; 4        ; 74           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[1]  ; AE17  ; 4        ; 67           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[2]  ; AG17  ; 4        ; 62           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[3]  ; AH17  ; 4        ; 62           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[4]  ; AF17  ; 4        ; 67           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[5]  ; AG18  ; 4        ; 69           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; HEX7[6]  ; AA14  ; 3        ; 54           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off                               ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[0]  ; E21   ; 7        ; 107          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[1]  ; E22   ; 7        ; 111          ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[2]  ; E25   ; 7        ; 83           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[3]  ; E24   ; 7        ; 85           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[4]  ; H21   ; 7        ; 72           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[5]  ; G20   ; 7        ; 74           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[6]  ; G22   ; 7        ; 72           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[7]  ; G21   ; 7        ; 74           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDG[8]  ; F17   ; 7        ; 67           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; yes        ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[0]  ; G19   ; 7        ; 69           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[10] ; J15   ; 7        ; 60           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[11] ; H16   ; 7        ; 65           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[12] ; J16   ; 7        ; 65           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[13] ; H17   ; 7        ; 67           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[14] ; F15   ; 7        ; 58           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[15] ; G15   ; 7        ; 65           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[16] ; G16   ; 7        ; 67           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[17] ; H15   ; 7        ; 60           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[1]  ; F19   ; 7        ; 94           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[2]  ; E19   ; 7        ; 94           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[3]  ; F21   ; 7        ; 107          ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[4]  ; F18   ; 7        ; 87           ; 73           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[5]  ; E18   ; 7        ; 87           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[6]  ; J19   ; 7        ; 72           ; 73           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[7]  ; H19   ; 7        ; 72           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[8]  ; J17   ; 7        ; 69           ; 73           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; LEDR[9]  ; G17   ; 7        ; 83           ; 73           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 2.5 V        ; Default          ; Series 50 Ohm without Calibration ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+----------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-----------------------------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; F4       ; DIFFIO_L5n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L8p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; M6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; P3       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; N7       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; P4       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; R8       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; P24      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; N22      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P23      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; M22      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P22      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; P28      ; DIFFIO_R23n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 4 / 56 ( 7 % )   ; 3.3V          ; --           ;
; 2        ; 1 / 63 ( 2 % )   ; 3.3V          ; --           ;
; 3        ; 1 / 73 ( 1 % )   ; 3.3V          ; --           ;
; 4        ; 32 / 71 ( 45 % ) ; 3.3V          ; --           ;
; 5        ; 34 / 65 ( 52 % ) ; 3.3V          ; --           ;
; 6        ; 9 / 58 ( 16 % )  ; 3.3V          ; --           ;
; 7        ; 30 / 72 ( 42 % ) ; 2.5V          ; --           ;
; 8        ; 0 / 71 ( 0 % )   ; 3.3V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A3       ; 535        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 532        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A6       ; 504        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 501        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 517        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A10      ; 491        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 487        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A12      ; 482        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; A14      ; 472        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A15      ; 470        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A17      ; 462        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 442        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 440        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A21      ; 425        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A22      ; 423        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A23      ; 412        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A24      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A25      ; 405        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A26      ; 404        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A27      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; AA1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA3      ; 102        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA4      ; 101        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA5      ; 119        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA6      ; 118        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA7      ; 120        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA8      ; 154        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA10     ; 155        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA12     ; 188        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA13     ; 190        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 191        ; 3        ; HEX7[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA15     ; 213        ; 4        ; HEX6[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA16     ; 211        ; 4        ; HEX6[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA17     ; 241        ; 4        ; HEX6[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA19     ; 264        ; 4        ; HEX4[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA21     ; 269        ; 4        ; HEX3[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA22     ; 275        ; 5        ; SW[15]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA23     ; 280        ; 5        ; SW[14]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA24     ; 279        ; 5        ; SW[13]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA25     ; 294        ; 5        ; HEX2[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA26     ; 293        ; 5        ; HEX2[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AA27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB1      ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB2      ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB3      ; 99         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB4      ; 121        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB5      ; 127        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB6      ; 126        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB7      ; 152        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB8      ; 148        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 147        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB10     ; 173        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 164        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB12     ; 180        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB13     ; 181        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 192        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 214        ; 4        ; HEX6[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB16     ; 212        ; 4        ; HEX6[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB17     ; 242        ; 4        ; HEX6[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB18     ; 254        ; 4        ; HEX5[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB19     ; 253        ; 4        ; HEX4[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 257        ; 4        ; HEX3[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ; 266        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB22     ; 265        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB23     ; 276        ; 5        ; SW[12]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB24     ; 274        ; 5        ; SW[11]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB25     ; 292        ; 5        ; SW[9]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB26     ; 291        ; 5        ; SW[7]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB27     ; 296        ; 5        ; SW[4]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AB28     ; 295        ; 5        ; SW[0]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC1      ; 94         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC2      ; 93         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC3      ; 95         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC4      ; 125        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC5      ; 124        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AC6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC7      ; 144        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC8      ; 153        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC10     ; 174        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC11     ; 185        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC12     ; 179        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC14     ; 195        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC15     ; 203        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC17     ; 221        ; 4        ; HEX6[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC18     ; 240        ; 4        ; HEX5[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AC19     ; 247        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC21     ; 258        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC22     ; 267        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AC23     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AC24     ; 273        ; 5        ; SW[10]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC25     ; 272        ; 5        ; SW[8]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC26     ; 282        ; 5        ; SW[5]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC27     ; 290        ; 5        ; SW[2]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AC28     ; 289        ; 5        ; SW[1]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD1      ; 98         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD2      ; 97         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD3      ; 96         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AD4      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD5      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD7      ; 134        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD8      ; 143        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD10     ; 149        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD11     ; 186        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD12     ; 182        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD14     ; 196        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD15     ; 204        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD17     ; 222        ; 4        ; HEX7[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD18     ; 237        ; 4        ; HEX5[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD19     ; 248        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD21     ; 259        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD22     ; 268        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD23     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AD24     ; 260        ; 4        ; HEX3[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AD25     ; 255        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AD26     ; 281        ; 5        ; SW[6]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD27     ; 286        ; 5        ; SW[3]                                                     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; AD28     ; 285        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE1      ; 106        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE2      ; 105        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE3      ; 122        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE4      ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE5      ; 135        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE6      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE7      ; 158        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE8      ; 161        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE9      ; 163        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE10     ; 165        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE11     ; 171        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE12     ; 169        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE13     ; 177        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE14     ; 183        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE15     ; 205        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE16     ; 209        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE17     ; 215        ; 4        ; HEX7[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE18     ; 225        ; 4        ; HEX4[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE19     ; 231        ; 4        ; HEX4[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AE20     ; 235        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE21     ; 238        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE22     ; 251        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE23     ; 261        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE24     ; 256        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE25     ; 243        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AE26     ; 278        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE27     ; 284        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AE28     ; 283        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AF2      ; 123        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF3      ; 138        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF4      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF5      ; 136        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF6      ; 139        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF7      ; 159        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF8      ; 162        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF9      ; 160        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF10     ; 166        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF11     ; 172        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF12     ; 170        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF13     ; 178        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF14     ; 184        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF15     ; 206        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF16     ; 210        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF17     ; 216        ; 4        ; HEX7[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF18     ; 226        ; 4        ; HEX5[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF19     ; 232        ; 4        ; HEX4[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF20     ; 236        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF21     ; 239        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF22     ; 252        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF23     ; 262        ; 4        ; HEX3[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AF24     ; 233        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF25     ; 234        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF26     ; 244        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AF27     ; 277        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AF28     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG1      ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AG2      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG3      ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG4      ; 141        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG5      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG6      ; 145        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG7      ; 150        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG8      ; 156        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG9      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG10     ; 167        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG11     ; 175        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG12     ; 193        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG13     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG14     ; 199        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG15     ; 201        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AG16     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG17     ; 207        ; 4        ; HEX7[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG18     ; 217        ; 4        ; HEX7[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG19     ; 219        ; 4        ; HEX5[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG20     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG21     ; 223        ; 4        ; HEX4[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AG22     ; 227        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG23     ; 229        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG24     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG25     ; 245        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG26     ; 270        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AG27     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AG28     ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH3      ; 137        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH4      ; 142        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH5      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH6      ; 146        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH7      ; 151        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH8      ; 157        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH9      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH10     ; 168        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH11     ; 176        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH12     ; 194        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH13     ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH14     ; 200        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH15     ; 202        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AH16     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH17     ; 208        ; 4        ; HEX7[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH18     ; 218        ; 4        ; HEX5[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH19     ; 220        ; 4        ; HEX5[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH20     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH21     ; 224        ; 4        ; HEX4[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AH22     ; 228        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH23     ; 230        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH24     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AH25     ; 246        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH26     ; 271        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AH27     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; B2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B3       ; 534        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 533        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B6       ; 505        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 502        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 518        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B10      ; 492        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 488        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B14      ; 473        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B15      ; 471        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B17      ; 463        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 443        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 441        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B21      ; 426        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B22      ; 424        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B23      ; 413        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B24      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B25      ; 406        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B26      ; 401        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; C1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C2       ; 1          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C3       ; 543        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 539        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ; 538        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C6       ; 536        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 521        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 519        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ; 510        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C10      ; 495        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ; 508        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C12      ; 478        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C13      ; 474        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ; 476        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C15      ; 468        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C16      ; 460        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C17      ; 438        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ; 429        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C19      ; 435        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 431        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C21      ; 422        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C22      ; 418        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C23      ; 415        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C24      ; 416        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C25      ; 411        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C26      ; 400        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C27      ; 382        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C28      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D1       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D2       ; 2          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ; 540        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D5       ; 537        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D6       ; 524        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D7       ; 522        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D8       ; 520        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D9       ; 511        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D10      ; 496        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ; 509        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D12      ; 479        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D13      ; 475        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ; 477        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D15      ; 469        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ; 461        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D17      ; 439        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D18      ; 430        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D19      ; 436        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 432        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D21      ; 419        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D22      ; 402        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D23      ; 414        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D24      ; 417        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D25      ; 410        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D26      ; 383        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D27      ; 381        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D28      ; 380        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E2       ; 16         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 7          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 541        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E5       ; 542        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E7       ; 523        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ; 526        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E10      ; 516        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 499        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 497        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E14      ; 486        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 467        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E17      ; 456        ; 7        ; HEX0[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E18      ; 427        ; 7        ; LEDR[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E19      ; 421        ; 7        ; LEDR[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E20      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E21      ; 407        ; 7        ; LEDG[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E22      ; 403        ; 7        ; LEDG[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E23      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E24      ; 433        ; 7        ; LEDG[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E25      ; 434        ; 7        ; LEDG[2]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; E26      ; 378        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E27      ; 375        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E28      ; 374        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 19         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F3       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F4       ; 10         ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; F5       ; 9          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F7       ; 531        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 527        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F10      ; 512        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 500        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 498        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F14      ; 485        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 466        ; 7        ; LEDR[14]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F17      ; 455        ; 7        ; LEDG[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F18      ; 428        ; 7        ; LEDR[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F19      ; 420        ; 7        ; LEDR[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F21      ; 408        ; 7        ; LEDR[3]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F22      ; 409        ; 7        ; HEX0[1]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; F23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F24      ; 396        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F25      ; 395        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F26      ; 379        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F27      ; 373        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F28      ; 372        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 26         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G3       ; 13         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 12         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 6          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G7       ; 530        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 528        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 525        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 513        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 506        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 503        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 493        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 484        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 457        ; 7        ; LEDR[15]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G16      ; 453        ; 7        ; LEDR[16]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G17      ; 437        ; 7        ; LEDR[9]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G18      ; 452        ; 7        ; HEX0[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G19      ; 451        ; 7        ; LEDR[0]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G20      ; 444        ; 7        ; LEDG[5]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G21      ; 445        ; 7        ; LEDG[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G22      ; 449        ; 7        ; LEDG[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; G23      ; 398        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G24      ; 397        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G25      ; 393        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G26      ; 392        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G27      ; 367        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G28      ; 366        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H3       ; 15         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H4       ; 14         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H5       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H8       ; 529        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H9       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H10      ; 514        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H12      ; 507        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 494        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 480        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 464        ; 7        ; LEDR[17]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H16      ; 459        ; 7        ; LEDR[11]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H17      ; 454        ; 7        ; LEDR[13]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; H19      ; 446        ; 7        ; LEDR[7]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H20      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H21      ; 448        ; 7        ; LEDG[4]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; H22      ; 399        ; 6        ; HEX0[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H23      ; 391        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H24      ; 390        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H25      ; 377        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H26      ; 376        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J1       ; 64         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J3       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J4       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ; 36         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J6       ; 35         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J7       ; 37         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J10      ; 515        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J12      ; 490        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J13      ; 489        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J14      ; 481        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; J15      ; 465        ; 7        ; LEDR[10]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J16      ; 458        ; 7        ; LEDR[12]                                                  ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J17      ; 450        ; 7        ; LEDR[8]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J19      ; 447        ; 7        ; LEDR[6]                                                   ; output ; 2.5 V        ;         ; Column I/O ; Y               ; no       ; Off          ;
; J20      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J21      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; J22      ; 394        ; 6        ; HEX0[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J23      ; 387        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J24      ; 386        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J25      ; 365        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J26      ; 364        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J27      ; 338        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; J28      ; 337        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K1       ; 28         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K2       ; 27         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K3       ; 30         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K4       ; 29         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 38         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 39         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 389        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 388        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K25      ; 371        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K26      ; 370        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K27      ; 362        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K28      ; 361        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L1       ; 49         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L2       ; 48         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L3       ; 32         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L4       ; 31         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L5       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L6       ; 43         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 42         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 40         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L21      ; 385        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 384        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L23      ; 360        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L24      ; 359        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L25      ; 369        ; 6        ; HEX0[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L26      ; 363        ; 6        ; HEX0[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; L27      ; 358        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L28      ; 357        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 51         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 50         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 34         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 33         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 41         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M6       ; 24         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M7       ; 47         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 46         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M21      ; 368        ; 6        ; KEY[1]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M22      ; 342        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M23      ; 344        ; 6        ; KEY[0]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M24      ; 347        ; 6        ; HEX1[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; M25      ; 356        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M26      ; 355        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M27      ; 354        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M28      ; 353        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N3       ; 45         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N4       ; 44         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N5       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N7       ; 56         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; N8       ; 54         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N21      ; 348        ; 6        ; KEY[2]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; N22      ; 340        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; N23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N24      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; N25      ; 352        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N26      ; 351        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N28      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; P1       ; 53         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 55         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; P4       ; 57         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P5       ; 59         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P6       ; 61         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; P7       ; 58         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P8       ; 60         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P21      ; 334        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 343        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P23      ; 341        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P24      ; 339        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; P25      ; 346        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P26      ; 345        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P27      ; 350        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P28      ; 349        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; R1       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R4       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R5       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 62         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; R9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; R21      ; 333        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 332        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R23      ; 331        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R24      ; 330        ; 5        ; KEY[3]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; R25      ; 327        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R26      ; 326        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R27      ; 329        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R28      ; 328        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T2       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T3       ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T4       ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T7       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 100        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 325        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T22      ; 324        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; T25      ; 323        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T26      ; 322        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T27      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T28      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; U1       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U4       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U5       ; 90         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U6       ; 89         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U7       ; 103        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U8       ; 104        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U21      ; 319        ; 5        ; HEX3[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U22      ; 313        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U23      ; 305        ; 5        ; HEX1[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U24      ; 316        ; 5        ; HEX1[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; U25      ; 315        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U26      ; 314        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U27      ; 318        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U28      ; 317        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 108        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V6       ; 107        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V7       ; 110        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V8       ; 109        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V15      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 311        ; 5        ; HEX3[0]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; V22      ; 312        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V23      ; 309        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V24      ; 308        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V25      ; 307        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V26      ; 306        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V27      ; 304        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V28      ; 303        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 88         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ; 112        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W4       ; 111        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W5       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W7       ; 115        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W8       ; 116        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W17      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W18      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W20      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; W21      ; 310        ; 5        ; HEX1[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W22      ; 321        ; 5        ; HEX1[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W23      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W24      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W25      ; 300        ; 5        ; HEX1[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W26      ; 299        ; 5        ; HEX2[3]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W27      ; 301        ; 5        ; HEX2[5]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; W28      ; 302        ; 5        ; HEX2[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y1       ; 66         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y2       ; 65         ; 2        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y3       ; 92         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y4       ; 91         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y5       ; 114        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y6       ; 113        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y7       ; 117        ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y8       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y9       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y10      ; 140        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ; 187        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y13      ; 189        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ; 197        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y15      ; 198        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y16      ; 250        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y17      ; 249        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ; 263        ; 4        ; HEX3[6]                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; Y20      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; Y21      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y22      ; 320        ; 5        ; HEX1[1]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y23      ; 288        ; 5        ; SW[17]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y24      ; 287        ; 5        ; SW[16]                                                    ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y25      ; 298        ; 5        ; HEX2[2]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y26      ; 297        ; 5        ; HEX2[4]                                                   ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; Y27      ; 336        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; Y28      ; 335        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Summary                                                                                                                                                                           ;
+-------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------+
; Name                          ; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 ; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------+
; SDC pin name                  ; pll_dyn_inst|altpll_component|auto_generated|pll1                               ; pll_inst|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                                          ; Normal                                                              ;
; Compensate clock              ; clock0                                                                          ; clock0                                                              ;
; Compensated input/output pins ; --                                                                              ; --                                                                  ;
; Switchover type               ; --                                                                              ; --                                                                  ;
; Input frequency 0             ; 50.0 MHz                                                                        ; 50.0 MHz                                                            ;
; Input frequency 1             ; --                                                                              ; --                                                                  ;
; Nominal PFD frequency         ; 50.0 MHz                                                                        ; 50.0 MHz                                                            ;
; Nominal VCO frequency         ; 500.0 MHz                                                                       ; 500.0 MHz                                                           ;
; VCO post scale                ; 2                                                                               ; 2                                                                   ;
; VCO frequency control         ; Auto                                                                            ; Manual Phase                                                        ;
; VCO phase shift step          ; 250 ps                                                                          ; 250 ps                                                              ;
; VCO multiply                  ; --                                                                              ; --                                                                  ;
; VCO divide                    ; --                                                                              ; --                                                                  ;
; Freq min lock                 ; 30.0 MHz                                                                        ; 30.0 MHz                                                            ;
; Freq max lock                 ; 65.02 MHz                                                                       ; 65.02 MHz                                                           ;
; M VCO Tap                     ; 0                                                                               ; 1                                                                   ;
; M Initial                     ; 1                                                                               ; 1                                                                   ;
; M value                       ; 10                                                                              ; 10                                                                  ;
; N value                       ; 1                                                                               ; 1                                                                   ;
; Charge pump current           ; setting 1                                                                       ; setting 1                                                           ;
; Loop filter resistance        ; setting 27                                                                      ; setting 27                                                          ;
; Loop filter capacitance       ; setting 0                                                                       ; setting 0                                                           ;
; Bandwidth                     ; 1.03 MHz to 1.97 MHz                                                            ; 1.03 MHz to 1.97 MHz                                                ;
; Bandwidth type                ; Medium                                                                          ; Medium                                                              ;
; Real time reconfigurable      ; On                                                                              ; Off                                                                 ;
; Scan chain MIF file           ; ./pll_dyn.mif (mismatches detected between MIF file settings and PLL settings)  ; --                                                                  ;
; Preserve PLL counter order    ; Off                                                                             ; Off                                                                 ;
; PLL location                  ; PLL_1                                                                           ; PLL_3                                                               ;
; Inclk0 signal                 ; CLOCK_50                                                                        ; CLOCK_50                                                            ;
; Inclk1 signal                 ; --                                                                              ; --                                                                  ;
; Inclk0 signal type            ; Dedicated Pin                                                                   ; Dedicated Pin                                                       ;
; Inclk1 signal type            ; --                                                                              ; --                                                                  ;
+-------------------------------+---------------------------------------------------------------------------------+---------------------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+
; Name                                                                                        ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift   ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low   ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                             ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 1    ; 25  ; 2.0 MHz          ; 0 (0 ps)      ; 0.18 (250 ps)    ; 50/50      ; C0      ; 250           ; 125/125 Even ; --            ; 1       ; 0       ; pll_dyn_inst|altpll_component|auto_generated|pll1|clk[0] ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 1    ; 25  ; 2.0 MHz          ; 0 (0 ps)      ; 0.18 (250 ps)    ; 50/50      ; C1      ; 250           ; 125/125 Even ; --            ; 1       ; 0       ; pll_dyn_inst|altpll_component|auto_generated|pll1|clk[1] ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]             ; clock0       ; 10   ; 1   ; 500.0 MHz        ; -45 (-250 ps) ; 45.00 (250 ps)   ; 50/50      ; C0      ; Bypass        ; --           ; --            ; 1       ; 0       ; pll_inst|altpll_component|auto_generated|pll1|clk[0]     ;
+---------------------------------------------------------------------------------------------+--------------+------+-----+------------------+---------------+------------------+------------+---------+---------------+--------------+---------------+---------+---------+----------------------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                                                                                                                      ;
+------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                                       ; Logic Cells ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                                                                                      ; Library Name ;
+------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
; |FreqPhaseSweeping                                               ; 580 (1)     ; 253 (0)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 106  ; 0            ; 327 (1)      ; 90 (0)            ; 163 (0)          ; |FreqPhaseSweeping                                                                                                                                                       ;              ;
;    |freqmeter:freqmeter_inst|                                    ; 222 (94)    ; 72 (72)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 150 (22)     ; 33 (33)           ; 39 (39)          ; |FreqPhaseSweeping|freqmeter:freqmeter_inst                                                                                                                              ;              ;
;       |bin2bcd16:bin2bcd16_00|                                   ; 128 (128)   ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 128 (128)    ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00                                                                                                       ;              ;
;    |hex7seg:hex7seg_00|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|hex7seg:hex7seg_00                                                                                                                                    ;              ;
;    |hex7seg:hex7seg_01|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|hex7seg:hex7seg_01                                                                                                                                    ;              ;
;    |hex7seg:hex7seg_02|                                          ; 9 (9)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 9 (9)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|hex7seg:hex7seg_02                                                                                                                                    ;              ;
;    |hex7seg:hex7seg_04|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|hex7seg:hex7seg_04                                                                                                                                    ;              ;
;    |hex7seg:hex7seg_05|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|hex7seg:hex7seg_05                                                                                                                                    ;              ;
;    |hex7seg:hex7seg_06|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|hex7seg:hex7seg_06                                                                                                                                    ;              ;
;    |hex7seg:hex7seg_07|                                          ; 7 (7)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 7 (7)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|hex7seg:hex7seg_07                                                                                                                                    ;              ;
;    |keyfilter:keyfilter_02|                                      ; 25 (6)      ; 21 (2)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 4 (4)        ; 17 (2)            ; 4 (3)            ; |FreqPhaseSweeping|keyfilter:keyfilter_02                                                                                                                                ;              ;
;       |lfsr:lfsr_inst|                                           ; 19 (0)      ; 19 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (0)            ; 4 (0)            ; |FreqPhaseSweeping|keyfilter:keyfilter_02|lfsr:lfsr_inst                                                                                                                 ;              ;
;          |lfsr_fb:lfsr_fb_inst|                                  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FreqPhaseSweeping|keyfilter:keyfilter_02|lfsr:lfsr_inst|lfsr_fb:lfsr_fb_inst                                                                                            ;              ;
;          |lpm_shiftreg:lfsr_reg|                                 ; 19 (19)     ; 19 (19)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 15 (15)           ; 4 (4)            ; |FreqPhaseSweeping|keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg                                                                                           ;              ;
;    |keyfilter:keyfilter_03|                                      ; 3 (3)       ; 2 (2)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 2 (2)             ; 0 (0)            ; |FreqPhaseSweeping|keyfilter:keyfilter_03                                                                                                                                ;              ;
;    |phasemeter:phasemeter_inst|                                  ; 73 (35)     ; 33 (33)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 40 (2)       ; 9 (9)             ; 24 (24)          ; |FreqPhaseSweeping|phasemeter:phasemeter_inst                                                                                                                            ;              ;
;       |bin2bcd9:bin2bcd9_00|                                     ; 38 (38)     ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 38 (38)      ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00                                                                                                       ;              ;
;    |pll:pll_inst|                                                ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll:pll_inst                                                                                                                                          ;              ;
;       |altpll:altpll_component|                                  ; 6 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (0)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll:pll_inst|altpll:altpll_component                                                                                                                  ;              ;
;          |pll_altpll:auto_generated|                             ; 6 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6 (3)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated                                                                                        ;              ;
;             |pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5|     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5                                         ;              ;
;             |pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4|      ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4                                          ;              ;
;             |pll_altpll_dyn_phase_le:altpll_dyn_phase_le2|       ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_altpll_dyn_phase_le:altpll_dyn_phase_le2                                           ;              ;
;    |pll_dyn:pll_dyn_inst|                                        ; 176 (6)     ; 107 (3)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 69 (3)       ; 14 (0)            ; 93 (3)           ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst                                                                                                                                  ;              ;
;       |altpll:altpll_component|                                  ; 6 (0)       ; 1 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 1 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|altpll:altpll_component                                                                                                          ;              ;
;          |pll_dyn_altpll:auto_generated|                         ; 6 (4)       ; 1 (1)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (3)        ; 0 (0)             ; 1 (1)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated                                                                            ;              ;
;             |pll_dyn_altpll_dyn_phase_le12:altpll_dyn_phase_le5| ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll_dyn_altpll_dyn_phase_le12:altpll_dyn_phase_le5                         ;              ;
;             |pll_dyn_altpll_dyn_phase_le1:altpll_dyn_phase_le4|  ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll_dyn_altpll_dyn_phase_le1:altpll_dyn_phase_le4                          ;              ;
;             |pll_dyn_altpll_dyn_phase_le:altpll_dyn_phase_le2|   ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll_dyn_altpll_dyn_phase_le:altpll_dyn_phase_le2                           ;              ;
;       |pll_cfg:pll_cfg_component|                                ; 164 (0)     ; 103 (0)                   ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (0)       ; 14 (0)            ; 89 (0)           ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component                                                                                                        ;              ;
;          |pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|     ; 164 (103)   ; 103 (63)                  ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 61 (40)      ; 14 (14)           ; 89 (48)          ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component                                                      ;              ;
;             |altsyncram:altsyncram4|                             ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|altsyncram:altsyncram4                               ;              ;
;                |altsyncram_qft:auto_generated|                   ; 0 (0)       ; 0 (0)                     ; 0 (0)         ; 144         ; 1    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|altsyncram:altsyncram4|altsyncram_qft:auto_generated ;              ;
;             |lpm_compare:cmpr7|                                  ; 3 (0)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 1 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7                                    ;              ;
;                |cmpr_6pd:auto_generated|                         ; 3 (3)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 1 (1)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated            ;              ;
;             |lpm_counter:cntr12|                                 ; 10 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (0)        ; 0 (0)             ; 8 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12                                   ;              ;
;                |cntr_c1l:auto_generated|                         ; 10 (10)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 2 (2)        ; 0 (0)             ; 8 (8)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated           ;              ;
;             |lpm_counter:cntr13|                                 ; 7 (0)       ; 6 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 6 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13                                   ;              ;
;                |cntr_3kj:auto_generated|                         ; 7 (7)       ; 6 (6)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 6 (6)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated           ;              ;
;             |lpm_counter:cntr14|                                 ; 5 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14                                   ;              ;
;                |cntr_2kj:auto_generated|                         ; 5 (5)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 5 (5)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated           ;              ;
;             |lpm_counter:cntr15|                                 ; 18 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (0)       ; 0 (0)             ; 8 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15                                   ;              ;
;                |cntr_c1l:auto_generated|                         ; 18 (18)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 10 (10)      ; 0 (0)             ; 8 (8)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated           ;              ;
;             |lpm_counter:cntr1|                                  ; 13 (0)      ; 8 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (0)        ; 0 (0)             ; 8 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1                                    ;              ;
;                |cntr_c1l:auto_generated|                         ; 13 (13)     ; 8 (8)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 0 (0)             ; 8 (8)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated            ;              ;
;             |lpm_counter:cntr3|                                  ; 6 (0)       ; 5 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (0)        ; 0 (0)             ; 5 (0)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3                                    ;              ;
;                |cntr_2kj:auto_generated|                         ; 6 (6)       ; 5 (5)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 1 (1)        ; 0 (0)             ; 5 (5)            ; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated            ;              ;
;    |rstgen:rstgen_pll|                                           ; 23 (23)     ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 5 (5)        ; 15 (15)           ; 3 (2)            ; |FreqPhaseSweeping|rstgen:rstgen_pll                                                                                                                                     ;              ;
;       |lfsr_fb:lfsr_fb_inst|                                     ; 1 (1)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 1 (1)            ; |FreqPhaseSweeping|rstgen:rstgen_pll|lfsr_fb:lfsr_fb_inst                                                                                                                ;              ;
+------------------------------------------------------------------+-------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                      ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; Name     ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+----------+----------+---------------+---------------+-----------------------+-----+------+
; LEDG[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDG[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[7]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[8]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[9]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[10] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[11] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[12] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[13] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[14] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[15] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[16] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; LEDR[17] ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; KEY[0]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; KEY[1]   ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX0[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX1[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX2[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX3[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX4[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX5[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX6[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[0]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[1]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[2]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[3]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[4]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[5]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; HEX7[6]  ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; SW[0]    ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[1]    ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[2]    ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[3]    ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[4]    ; Input    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; SW[5]    ; Input    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; SW[6]    ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[7]    ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[8]    ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[9]    ; Input    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; SW[10]   ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[11]   ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[12]   ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[13]   ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[14]   ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[15]   ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[16]   ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; SW[17]   ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; KEY[2]   ; Input    ; --            ; (6) 2427 ps   ; --                    ; --  ; --   ;
; KEY[3]   ; Input    ; (6) 2427 ps   ; --            ; --                    ; --  ; --   ;
; CLOCK_50 ; Input    ; (0) 0 ps      ; --            ; --                    ; --  ; --   ;
+----------+----------+---------------+---------------+-----------------------+-----+------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                                                                                                                                        ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                                                                                                                                     ; Pad To Core Index ; Setting ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+
; KEY[0]                                                                                                                                                                  ;                   ;         ;
; KEY[1]                                                                                                                                                                  ;                   ;         ;
; SW[0]                                                                                                                                                                   ;                   ;         ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data0[0]~1                                              ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data8[0]                                                ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]~0 ; 0                 ; 6       ;
;      - LEDR[0]~output                                                                                                                                                   ; 0                 ; 6       ;
; SW[1]                                                                                                                                                                   ;                   ;         ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data0[0]~1                                              ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data9[0]                                                ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]~0 ; 0                 ; 6       ;
;      - LEDR[1]~output                                                                                                                                                   ; 0                 ; 6       ;
; SW[2]                                                                                                                                                                   ;                   ;         ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data1[0]~1                                              ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data10[0]                                               ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]~0 ; 0                 ; 6       ;
;      - LEDR[2]~output                                                                                                                                                   ; 0                 ; 6       ;
; SW[3]                                                                                                                                                                   ;                   ;         ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data2[0]~1                                              ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]~0 ; 0                 ; 6       ;
;      - LEDR[3]~output                                                                                                                                                   ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data11[0]~feeder                                        ; 0                 ; 6       ;
; SW[4]                                                                                                                                                                   ;                   ;         ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data3[0]~1                                              ; 1                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]~1 ; 1                 ; 6       ;
;      - LEDR[4]~output                                                                                                                                                   ; 1                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data12[0]~feeder                                        ; 1                 ; 6       ;
; SW[5]                                                                                                                                                                   ;                   ;         ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data4[0]~1                                              ; 1                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]~1 ; 1                 ; 6       ;
;      - LEDR[5]~output                                                                                                                                                   ; 1                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data13[0]~feeder                                        ; 1                 ; 6       ;
; SW[6]                                                                                                                                                                   ;                   ;         ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data5[0]~1                                              ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data14[0]                                               ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]~1 ; 0                 ; 6       ;
;      - LEDR[6]~output                                                                                                                                                   ; 0                 ; 6       ;
; SW[7]                                                                                                                                                                   ;                   ;         ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data6[0]~1                                              ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data15[0]                                               ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]~1 ; 0                 ; 6       ;
;      - LEDR[7]~output                                                                                                                                                   ; 0                 ; 6       ;
; SW[8]                                                                                                                                                                   ;                   ;         ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data7[0]~1                                              ; 0                 ; 6       ;
;      - LEDR[8]~output                                                                                                                                                   ; 0                 ; 6       ;
;      - pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data16[0]~feeder                                        ; 0                 ; 6       ;
; SW[9]                                                                                                                                                                   ;                   ;         ;
;      - LEDR[9]~output                                                                                                                                                   ; 1                 ; 6       ;
; SW[10]                                                                                                                                                                  ;                   ;         ;
;      - LEDR[10]~output                                                                                                                                                  ; 0                 ; 6       ;
; SW[11]                                                                                                                                                                  ;                   ;         ;
;      - LEDR[11]~output                                                                                                                                                  ; 0                 ; 6       ;
; SW[12]                                                                                                                                                                  ;                   ;         ;
;      - LEDR[12]~output                                                                                                                                                  ; 0                 ; 6       ;
; SW[13]                                                                                                                                                                  ;                   ;         ;
;      - LEDR[13]~output                                                                                                                                                  ; 0                 ; 6       ;
; SW[14]                                                                                                                                                                  ;                   ;         ;
;      - LEDR[14]~output                                                                                                                                                  ; 0                 ; 6       ;
; SW[15]                                                                                                                                                                  ;                   ;         ;
;      - LEDR[15]~output                                                                                                                                                  ; 0                 ; 6       ;
; SW[16]                                                                                                                                                                  ;                   ;         ;
;      - LEDR[16]~output                                                                                                                                                  ; 0                 ; 6       ;
; SW[17]                                                                                                                                                                  ;                   ;         ;
;      - LEDR[17]~output                                                                                                                                                  ; 0                 ; 6       ;
; KEY[2]                                                                                                                                                                  ;                   ;         ;
;      - keyfilter:keyfilter_02|fkey~0                                                                                                                                    ; 1                 ; 6       ;
; KEY[3]                                                                                                                                                                  ;                   ;         ;
;      - keyfilter:keyfilter_03|fkey~0                                                                                                                                    ; 0                 ; 6       ;
; CLOCK_50                                                                                                                                                                ;                   ;         ;
+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------+-------------------+---------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                                                                               ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; Name                                                                                                                                                             ; Location           ; Fan-Out ; Usage        ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                                                                                         ; PIN_Y2             ; 5       ; Clock        ; no     ; --                   ; --               ; --                        ;
; CLOCK_50                                                                                                                                                         ; PIN_Y2             ; 177     ; Clock        ; yes    ; Global Clock         ; GCLK1            ; --                        ;
; freqmeter:freqmeter_inst|clk_div                                                                                                                                 ; FF_X59_Y1_N15      ; 34      ; Sync. clear  ; no     ; --                   ; --               ; --                        ;
; freqmeter:freqmeter_inst|clk_div                                                                                                                                 ; FF_X59_Y1_N15      ; 32      ; Clock        ; yes    ; Global Clock         ; GCLK18           ; --                        ;
; keyfilter:keyfilter_02|cnt_lfsr_0                                                                                                                                ; FF_X1_Y36_N21      ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; keyfilter:keyfilter_03|cnt_lfsr_0                                                                                                                                ; FF_X1_Y36_N7       ; 1       ; Clock        ; no     ; --                   ; --               ; --                        ;
; phasemeter:phasemeter_inst|clk_ph1                                                                                                                               ; LCCOMB_X91_Y37_N0  ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK5            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]                                                                                  ; PLL_3              ; 16      ; Clock        ; yes    ; Global Clock         ; GCLK13           ; --                        ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_clk[0]                                                                      ; PLL_1              ; 2       ; Clock        ; yes    ; Global Clock         ; GCLK3            ; --                        ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_clk[1]                                                                      ; PLL_1              ; 10      ; Clock        ; yes    ; Global Clock         ; GCLK4            ; --                        ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_locked                                                                      ; PLL_1              ; 2       ; Clock        ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[7]~0 ; LCCOMB_X10_Y24_N0  ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|_~0                  ; LCCOMB_X9_Y24_N2   ; 14      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_reg_bit[7]~0 ; LCCOMB_X10_Y23_N18 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_reg_bit[7]~0  ; LCCOMB_X11_Y23_N22 ; 8       ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|_~0                   ; LCCOMB_X11_Y23_N26 ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|pll_areset                                                      ; LCCOMB_X9_Y24_N18  ; 2       ; Async. clear ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_counter_state~2                                        ; LCCOMB_X8_Y23_N8   ; 15      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_counter_state~4                                        ; LCCOMB_X7_Y23_N4   ; 13      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_seq_ena_state                                          ; FF_X8_Y24_N9       ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|wire_shift_reg_ena~0                                            ; LCCOMB_X13_Y24_N2  ; 18      ; Clock enable ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|write_init_nominal_state                                        ; FF_X9_Y24_N31      ; 13      ; Sync. load   ; no     ; --                   ; --               ; --                        ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|write_nominal_state                                             ; FF_X9_Y24_N25      ; 32      ; Write enable ; no     ; --                   ; --               ; --                        ;
; rstgen:rstgen_pll|is_last_rh                                                                                                                                     ; FF_X13_Y24_N29     ; 53      ; Async. clear ; no     ; --                   ; --               ; --                        ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+--------------------+---------+--------------+--------+----------------------+------------------+---------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                                            ;
+---------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                                        ; Location          ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; CLOCK_50                                                                                    ; PIN_Y2            ; 177     ; 0                                    ; Global Clock         ; GCLK1            ; --                        ;
; freqmeter:freqmeter_inst|clk_div                                                            ; FF_X59_Y1_N15     ; 32      ; 0                                    ; Global Clock         ; GCLK18           ; --                        ;
; phasemeter:phasemeter_inst|clk_ph1                                                          ; LCCOMB_X91_Y37_N0 ; 16      ; 0                                    ; Global Clock         ; GCLK5            ; --                        ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0]             ; PLL_3             ; 16      ; 0                                    ; Global Clock         ; GCLK13           ; --                        ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_clk[0] ; PLL_1             ; 2       ; 0                                    ; Global Clock         ; GCLK3            ; --                        ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_clk[1] ; PLL_1             ; 10      ; 0                                    ; Global Clock         ; GCLK4            ; --                        ;
+---------------------------------------------------------------------------------------------+-------------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                                                                                               ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; Name                                                                                                                                                                ; Fan-Out ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+
; rstgen:rstgen_pll|is_last_rh                                                                                                                                        ; 53      ;
; freqmeter:freqmeter_inst|clk_div                                                                                                                                    ; 33      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|write_nominal_state                                                ; 32      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|input_latch_enable~0                                               ; 21      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|wire_shift_reg_ena~0                                               ; 18      ;
; ~GND                                                                                                                                                                ; 17      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_seq_ena_state                                             ; 17      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_counter_state~2                                           ; 15      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|_~0                     ; 14      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_seq_data_state                                            ; 14      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|_~0                      ; 13      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|write_init_nominal_state                                           ; 13      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_counter_state~4                                           ; 13      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C4_data_state                                                      ; 13      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_reg_bit[0]      ; 12      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|rotate_width_counter_done~0                                        ; 11      ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|rotate_width_counter_enable~0                                      ; 11      ;
; phasemeter:phasemeter_inst|cnt_sum[8]~16                                                                                                                            ; 10      ;
; phasemeter:phasemeter_inst|cnt_sum[7]~14                                                                                                                            ; 10      ;
; phasemeter:phasemeter_inst|cnt_sum[6]~12                                                                                                                            ; 10      ;
; freqmeter:freqmeter_inst|Add3~30                                                                                                                                    ; 9       ;
; phasemeter:phasemeter_inst|cnt_sum[4]~8                                                                                                                             ; 9       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_reg_bit[7]~0    ; 8       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[7]~0    ; 8       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_reg_bit[7]~0     ; 8       ;
; phasemeter:phasemeter_inst|clk_ph1                                                                                                                                  ; 8       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|cuda_combout_wire[2]                                               ; 8       ;
; phasemeter:phasemeter_inst|cnt_sum[5]~10                                                                                                                            ; 8       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~117                                                                                                               ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[15]~14                                                                                                          ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[14]~13                                                                                                          ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[13]~12                                                                                                          ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[12]~11                                                                                                          ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[11]~10                                                                                                          ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[10]~9                                                                                                           ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[9]~8                                                                                                            ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[8]~7                                                                                                            ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[7]~6                                                                                                            ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[6]~5                                                                                                            ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[5]~4                                                                                                            ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[4]~3                                                                                                            ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[3]~2                                                                                                            ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[2]~1                                                                                                            ; 7       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|bcd[1]~0                                                                                                            ; 7       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[7]~6                                                                                                            ; 7       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[6]~5                                                                                                            ; 7       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[5]~4                                                                                                            ; 7       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[4]~3                                                                                                            ; 7       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[3]~2                                                                                                            ; 7       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[2]~1                                                                                                            ; 7       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[1]~0                                                                                                            ; 7       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~6                                                                                                                 ; 7       ;
; freqmeter:freqmeter_inst|Add3~28                                                                                                                                    ; 7       ;
; freqmeter:freqmeter_inst|Add3~26                                                                                                                                    ; 7       ;
; freqmeter:freqmeter_inst|Add3~0                                                                                                                                     ; 7       ;
; phasemeter:phasemeter_inst|cnt_sum[0]~0                                                                                                                             ; 7       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C4_ena_state                                                       ; 6       ;
; pll_dyn:pll_dyn_inst|state[1]                                                                                                                                       ; 6       ;
; pll_dyn:pll_dyn_inst|state[2]                                                                                                                                       ; 6       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~2                                                                                                                 ; 6       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|cuda_combout_wire[1]                                               ; 6       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|cuda_combout_wire[0]                                               ; 6       ;
; freqmeter:freqmeter_inst|Add3~24                                                                                                                                    ; 6       ;
; phasemeter:phasemeter_inst|cnt_sum[3]~6                                                                                                                             ; 6       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[10]~10                                                                                                          ; 5       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[8]~9                                                                                                            ; 5       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[9]~8                                                                                                            ; 5       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|counter_param_latch_reg[2]                                         ; 5       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|encode_out[0]~0                                                    ; 5       ;
; pll_dyn:pll_dyn_inst|state[0]                                                                                                                                       ; 5       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_post_state                                                ; 5       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~81                                                                                                                ; 5       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~80                                                                                                                ; 5       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~4                                                                                                                 ; 5       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~3                                                                                                                 ; 5       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|idle_state                                                         ; 5       ;
; freqmeter:freqmeter_inst|Add3~22                                                                                                                                    ; 5       ;
; phasemeter:phasemeter_inst|cnt_sum[2]~4                                                                                                                             ; 5       ;
; CLOCK_50~input                                                                                                                                                      ; 4       ;
; SW[7]~input                                                                                                                                                         ; 4       ;
; SW[6]~input                                                                                                                                                         ; 4       ;
; SW[5]~input                                                                                                                                                         ; 4       ;
; SW[4]~input                                                                                                                                                         ; 4       ;
; SW[3]~input                                                                                                                                                         ; 4       ;
; SW[2]~input                                                                                                                                                         ; 4       ;
; SW[1]~input                                                                                                                                                         ; 4       ;
; SW[0]~input                                                                                                                                                         ; 4       ;
; freqmeter:freqmeter_inst|Equal0~1                                                                                                                                   ; 4       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C2_ena_state                                                       ; 4       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_wait_state                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~101                                                                                                               ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~100                                                                                                               ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~99                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~98                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~97                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~96                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~95                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~94                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~93                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~92                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~91                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~90                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~89                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~88                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~87                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~86                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~85                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~84                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~83                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~82                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~79                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~78                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~77                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~76                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~75                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~74                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~73                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~72                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~71                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~70                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~69                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~68                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~67                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~66                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~65                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~64                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~63                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~62                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~61                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~60                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~59                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~58                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~57                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~56                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~55                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~54                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~53                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~52                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~51                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~50                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~49                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~48                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~47                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~46                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~45                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~44                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~42                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~41                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~40                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~39                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~38                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~37                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~36                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~35                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~34                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~33                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~32                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~31                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~30                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~29                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~28                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~27                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~26                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~25                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~24                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~23                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~22                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~21                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~20                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~19                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~18                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~17                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~16                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~15                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~14                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~13                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~12                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~11                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~10                                                                                                                ; 4       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~9                                                                                                                 ; 4       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~20                                                                                                                ; 4       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~19                                                                                                                ; 4       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|LessThan0~0                                                                                                         ; 4       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|LessThan3~0                                                                                                         ; 4       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~13                                                                                                                ; 4       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~12                                                                                                                ; 4       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~11                                                                                                                ; 4       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~10                                                                                                                ; 4       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~9                                                                                                                 ; 4       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~8                                                                                                                 ; 4       ;
; pll_dyn:pll_dyn_inst|busy~0                                                                                                                                         ; 4       ;
; freqmeter:freqmeter_inst|Add3~20                                                                                                                                    ; 4       ;
; freqmeter:freqmeter_inst|Add3~18                                                                                                                                    ; 4       ;
; freqmeter:freqmeter_inst|Add3~16                                                                                                                                    ; 4       ;
; freqmeter:freqmeter_inst|Add3~14                                                                                                                                    ; 4       ;
; freqmeter:freqmeter_inst|Add3~12                                                                                                                                    ; 4       ;
; freqmeter:freqmeter_inst|Add3~10                                                                                                                                    ; 4       ;
; freqmeter:freqmeter_inst|Add3~8                                                                                                                                     ; 4       ;
; freqmeter:freqmeter_inst|Add3~6                                                                                                                                     ; 4       ;
; freqmeter:freqmeter_inst|Add3~4                                                                                                                                     ; 4       ;
; freqmeter:freqmeter_inst|Add3~2                                                                                                                                     ; 4       ;
; phasemeter:phasemeter_inst|cnt_sum[1]~2                                                                                                                             ; 4       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_scandone                                                                       ; 4       ;
; SW[8]~input                                                                                                                                                         ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_seq_ena_state~_wirecell                                   ; 3       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|remap_decoy_le3a_2                                                                                   ; 3       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|remap_decoy_le3a_1                                                                                   ; 3       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|remap_decoy_le3a_0                                                                                   ; 3       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|remap_decoy_le3a_2                                                                       ; 3       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|remap_decoy_le3a_1                                                                       ; 3       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|remap_decoy_le3a_0                                                                       ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~116                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|LessThan0~0                                                                                                         ; 3       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~22                                                                                                                ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|encode_out[1]~1                                                    ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_init_state                                                ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C3_ena_state                                                       ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C0_ena_state                                                       ; 3       ;
; rstgen:rstgen_pll|cnt[13]                                                                                                                                           ; 3       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[0]                                                                                                 ; 3       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[1]                                                                                                 ; 3       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[5]                                                                                                 ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C3_data_state                                                      ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C2_data_state                                                      ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C1_data_state                                                      ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C0_data_state                                                      ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~115                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~114                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~113                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~112                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~111                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~110                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~109                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~108                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~107                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~106                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~105                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~104                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~103                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~102                                                                                                               ; 3       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|LessThan11~0                                                                                                        ; 3       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|LessThan8~0                                                                                                         ; 3       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~18                                                                                                                ; 3       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|LessThan6~1                                                                                                         ; 3       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~17                                                                                                                ; 3       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|LessThan6~0                                                                                                         ; 3       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~7                                                                                                                 ; 3       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~5                                                                                                                 ; 3       ;
; keyfilter:keyfilter_03|fkey                                                                                                                                         ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_reg_bit[0]       ; 3       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|_~1_wirecell             ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|counter_param_latch_reg[2]~_wirecell                               ; 2       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|LessThan1~0                                                                                                         ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|_~1                      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|_~0                      ; 2       ;
; freqmeter:freqmeter_inst|ccnt[4]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|ccnt[6]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|ccnt[5]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|ccnt[3]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|ccnt[2]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|ccnt[1]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|ccnt[0]                                                                                                                                    ; 2       ;
; phasemeter:phasemeter_inst|Add0~23                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|Add0~22                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|Add0~17                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|Add0~16                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|Add0~15                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|Add0~14                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|Add0~13                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|Add0~2                                                                                                                                   ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_counter_state                                             ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C1_ena_state                                                       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_width_counter_done                                        ; 2       ;
; rstgen:rstgen_pll|Equal0~5                                                                                                                                          ; 2       ;
; rstgen:rstgen_pll|cnt[6]                                                                                                                                            ; 2       ;
; rstgen:rstgen_pll|cnt[7]                                                                                                                                            ; 2       ;
; rstgen:rstgen_pll|cnt[8]                                                                                                                                            ; 2       ;
; rstgen:rstgen_pll|cnt[14]                                                                                                                                           ; 2       ;
; rstgen:rstgen_pll|cnt[1]                                                                                                                                            ; 2       ;
; rstgen:rstgen_pll|cnt[5]                                                                                                                                            ; 2       ;
; rstgen:rstgen_pll|cnt[16]                                                                                                                                           ; 2       ;
; rstgen:rstgen_pll|cnt[0]                                                                                                                                            ; 2       ;
; rstgen:rstgen_pll|cnt[2]                                                                                                                                            ; 2       ;
; rstgen:rstgen_pll|cnt[3]                                                                                                                                            ; 2       ;
; rstgen:rstgen_pll|cnt[4]                                                                                                                                            ; 2       ;
; rstgen:rstgen_pll|cnt[15]                                                                                                                                           ; 2       ;
; rstgen:rstgen_pll|cnt[9]                                                                                                                                            ; 2       ;
; rstgen:rstgen_pll|cnt[10]                                                                                                                                           ; 2       ;
; rstgen:rstgen_pll|cnt[11]                                                                                                                                           ; 2       ;
; rstgen:rstgen_pll|cnt[12]                                                                                                                                           ; 2       ;
; keyfilter:keyfilter_02|Equal0~5                                                                                                                                     ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[2]                                                                                                 ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[3]                                                                                                 ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[4]                                                                                                 ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[6]                                                                                                 ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[7]                                                                                                 ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[8]                                                                                                 ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[9]                                                                                                 ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[10]                                                                                                ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[11]                                                                                                ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[12]                                                                                                ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[13]                                                                                                ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[14]                                                                                                ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[15]                                                                                                ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[16]                                                                                                ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[17]                                                                                                ; 2       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lpm_shiftreg:lfsr_reg|dffs[18]                                                                                                ; 2       ;
; phasemeter:phasemeter_inst|cntR[6]                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|cntR[7]                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|cntR[1]                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|cntR[2]                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|cntR[3]                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|cntR[4]                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|cntR[5]                                                                                                                                  ; 2       ;
; phasemeter:phasemeter_inst|cntR[0]                                                                                                                                  ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reset_state                                                        ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|width_counter_done~0                                               ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|configupdate_state                                                 ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|rotate_width_counter_enable~1                                      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|pll_areset                                                         ; 2       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~16                                                                                                                ; 2       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~15                                                                                                                ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|areset_state                                                       ; 2       ;
; keyfilter:keyfilter_02|fkey                                                                                                                                         ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_reg_bit[0]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_reg_bit[1]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_reg_bit[2]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_reg_bit[3]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_reg_bit[4]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_reg_bit[5]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_reg_bit[7]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[7]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_reg_bit[7]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_reg_bit[6]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[6]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_reg_bit[6]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_reg_bit[5]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[5]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_reg_bit[5]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_reg_bit[4]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[4]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_reg_bit[4]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_reg_bit[3]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[3]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_reg_bit[3]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_reg_bit[2]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[2]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_reg_bit[2]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_reg_bit[1]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[1]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_reg_bit[1]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_reg_bit[0]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_reg_bit[0]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_reg_bit[0]       ; 2       ;
; freqmeter:freqmeter_inst|cntF[13]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntR[13]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntF[14]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntR[14]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntF[15]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntR[15]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntF[1]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntR[1]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntF[2]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntR[2]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntF[3]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntR[3]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntF[4]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntR[4]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntF[5]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntR[5]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntF[6]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntR[6]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntF[7]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntR[7]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntF[8]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntR[8]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntF[9]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntR[9]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntF[10]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntR[10]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntF[11]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntR[11]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntF[12]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntR[12]                                                                                                                                   ; 2       ;
; freqmeter:freqmeter_inst|cntF[0]                                                                                                                                    ; 2       ;
; freqmeter:freqmeter_inst|cntR[0]                                                                                                                                    ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_reg_bit[1]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_reg_bit[2]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_reg_bit[3]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_reg_bit[4]       ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_reg_bit[1]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_reg_bit[2]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_reg_bit[3]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_reg_bit[4]      ; 2       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|altsyncram:altsyncram4|altsyncram_qft:auto_generated|q_a[0]        ; 2       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_locked                                                                         ; 2       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll_lock_sync~feeder                                                                     ; 1       ;
; KEY[3]~input                                                                                                                                                        ; 1       ;
; KEY[2]~input                                                                                                                                                        ; 1       ;
; SW[17]~input                                                                                                                                                        ; 1       ;
; SW[16]~input                                                                                                                                                        ; 1       ;
; SW[15]~input                                                                                                                                                        ; 1       ;
; SW[14]~input                                                                                                                                                        ; 1       ;
; SW[13]~input                                                                                                                                                        ; 1       ;
; SW[12]~input                                                                                                                                                        ; 1       ;
; SW[11]~input                                                                                                                                                        ; 1       ;
; SW[10]~input                                                                                                                                                        ; 1       ;
; SW[9]~input                                                                                                                                                         ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|write_init_nominal_state~_wirecell                                 ; 1       ;
; keyfilter:keyfilter_03|fkey~0                                                                                                                                       ; 1       ;
; keyfilter:keyfilter_02|fkey~0                                                                                                                                       ; 1       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~3                                                                                                                 ; 1       ;
; hex7seg:hex7seg_02|WideOr0~3                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_02|WideOr0~12                                                                                                                                       ; 1       ;
; hex7seg:hex7seg_02|WideOr5~3                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_02|WideOr5~15                                                                                                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_counter_state~5                                           ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]~1    ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_compare:cmpr7|cmpr_6pd:auto_generated|aneb_result_wire[0]~0    ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg0~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data17[0]                                                  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg1~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg0[0]                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data16[0]                                                  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg2~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg1[0]                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data15[0]                                                  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg3~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg2[0]                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data14[0]                                                  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg4~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg3[0]                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data13[0]                                                  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg5~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg4[0]                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data12[0]                                                  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg6~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg5[0]                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data11[0]                                                  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg7~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg6[0]                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data10[0]                                                  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg8~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg7[0]                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data9[0]                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg9~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg8[0]                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data8[0]                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg10~0                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg9[0]                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg11~0                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg10[0]                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg12~0                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg11[0]                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg13~0                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg12[0]                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg14~0                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg13[0]                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg15~0                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg14[0]                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|tmp_seq_ena_state~0                                                ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg16~0                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg15[0]                                                     ; 1       ;
; freqmeter:freqmeter_inst|ccnt~2                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|ccnt~1                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|ccnt~0                                                                                                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_init_state~0                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|counter_param_latch_reg[2]~0                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C3_ena_state~0                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C2_ena_state~0                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C1_ena_state~0                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C0_ena_state~0                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|tmp_seq_ena_state                                                  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|_~7                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|_~6                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|_~5                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|_~4                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|_~3                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|_~2                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|_~1                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|_~0                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg17~0                                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg16[0]                                                     ; 1       ;
; rstgen:rstgen_pll|cnt~0                                                                                                                                             ; 1       ;
; rstgen:rstgen_pll|lfsr_fb:lfsr_fb_inst|fb~0                                                                                                                         ; 1       ;
; keyfilter:keyfilter_02|lfsr:lfsr_inst|lfsr_fb:lfsr_fb_inst|fb~0                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|clk_div~0                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|Equal0~0                                                                                                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|Mux1~1                                                                                                                                         ; 1       ;
; pll_dyn:pll_dyn_inst|Mux1~0                                                                                                                                         ; 1       ;
; pll_dyn:pll_dyn_inst|Mux0~0                                                                                                                                         ; 1       ;
; pll_dyn:pll_dyn_inst|Mux2~0                                                                                                                                         ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|power_up~2                                                         ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|power_up~1                                                         ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|power_up~0                                                         ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|write_nominal_state~0                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|configupdate2_state                                                ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_counter_state~3                                           ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C4_data_state~0                                                    ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C3_data_state~0                                                    ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C2_data_state~0                                                    ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C1_data_state~0                                                    ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|C0_data_state~0                                                    ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_seq_data_state~0                                          ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_post_state~0                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_width_counter_done~0                                      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[7]                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[7]~7                                            ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[6]                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[6]~6                                            ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[5]                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[5]~5                                            ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[4]                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[4]~4                                            ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[3]                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[3]~3                                            ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[2]                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[2]~2                                            ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[1]                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[1]~1                                            ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[0]                                              ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|scan_cache_address[0]~0                                            ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|shift_reg17[0]                                                     ; 1       ;
; rstgen:rstgen_pll|Equal0~4                                                                                                                                          ; 1       ;
; rstgen:rstgen_pll|Equal0~3                                                                                                                                          ; 1       ;
; rstgen:rstgen_pll|Equal0~2                                                                                                                                          ; 1       ;
; rstgen:rstgen_pll|Equal0~1                                                                                                                                          ; 1       ;
; rstgen:rstgen_pll|Equal0~0                                                                                                                                          ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|reconfig_wait_state~0                                              ; 1       ;
; keyfilter:keyfilter_02|Equal0~4                                                                                                                                     ; 1       ;
; keyfilter:keyfilter_02|Equal0~3                                                                                                                                     ; 1       ;
; keyfilter:keyfilter_02|Equal0~2                                                                                                                                     ; 1       ;
; keyfilter:keyfilter_02|Equal0~1                                                                                                                                     ; 1       ;
; keyfilter:keyfilter_02|Equal0~0                                                                                                                                     ; 1       ;
; phasemeter:phasemeter_inst|cntF[6]                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|cntF[7]                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|cntF[1]                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|cntF[2]                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|cntF[3]                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|cntF[4]                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|cntF[5]                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|cntF[0]                                                                                                                                  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|areset_state~0                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|areset_init_state_1                                                ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|idle_state~2                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|idle_state~1                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|idle_state~0                                                       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|pll_configupdate                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|configupdate3_state                                                ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|pll_scanclkena                                                     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|pll_scandata~0                                                     ; 1       ;
; keyfilter:keyfilter_03|cnt_lfsr_0                                                                                                                                   ; 1       ;
; keyfilter:keyfilter_02|cnt_lfsr_0                                                                                                                                   ; 1       ;
; hex7seg:hex7seg_07|WideOr0~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_07|WideOr1~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_07|WideOr2~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_07|WideOr3~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_07|WideOr4~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_07|WideOr5~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_07|WideOr6~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_06|WideOr0~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_06|WideOr1~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_06|WideOr2~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_06|WideOr3~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_06|WideOr4~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_06|WideOr5~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_06|WideOr6~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_05|WideOr0~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_05|WideOr1~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_05|WideOr2~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_05|WideOr3~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_05|WideOr4~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_05|WideOr5~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_05|WideOr6~0                                                                                                                                        ; 1       ;
; freqmeter:freqmeter_inst|bin2bcd16:bin2bcd16_00|z~43                                                                                                                ; 1       ;
; hex7seg:hex7seg_04|WideOr0~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_04|WideOr1~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_04|WideOr2~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_04|WideOr3~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_04|WideOr4~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_04|WideOr5~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_04|WideOr6~0                                                                                                                                        ; 1       ;
; freqmeter:freqmeter_inst|cntF_[13]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntR_[13]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntF_[14]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntR_[14]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntF_[15]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntR_[15]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntF_[1]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntR_[1]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntF_[2]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntR_[2]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntF_[3]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntR_[3]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntF_[4]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntR_[4]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntF_[5]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntR_[5]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntF_[6]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntR_[6]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntF_[7]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntR_[7]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntF_[8]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntR_[8]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntF_[9]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntR_[9]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntF_[10]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntR_[10]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntF_[11]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntR_[11]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntF_[12]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntR_[12]                                                                                                                                  ; 1       ;
; freqmeter:freqmeter_inst|cntF_[0]                                                                                                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntR_[0]                                                                                                                                   ; 1       ;
; phasemeter:phasemeter_inst|phs_sgn                                                                                                                                  ; 1       ;
; hex7seg:hex7seg_02|WideOr1~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_02|WideOr2~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_02|WideOr3~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_02|Decoder0~0                                                                                                                                       ; 1       ;
; hex7seg:hex7seg_02|WideOr6~0                                                                                                                                        ; 1       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|bcd[10]~7                                                                                                           ; 1       ;
; hex7seg:hex7seg_01|WideOr0~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_01|WideOr1~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_01|WideOr2~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_01|WideOr3~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_01|WideOr4~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_01|WideOr5~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_01|WideOr6~0                                                                                                                                        ; 1       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~21                                                                                                                ; 1       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|z~14                                                                                                                ; 1       ;
; phasemeter:phasemeter_inst|bin2bcd9:bin2bcd9_00|LessThan2~0                                                                                                         ; 1       ;
; hex7seg:hex7seg_00|WideOr0~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_00|WideOr1~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_00|WideOr2~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_00|WideOr3~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_00|WideOr4~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_00|WideOr5~0                                                                                                                                        ; 1       ;
; hex7seg:hex7seg_00|WideOr6~0                                                                                                                                        ; 1       ;
; phasemeter:phasemeter_inst|cntF_[6]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntR_[6]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntF_[7]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntR_[7]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntF_[1]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntR_[1]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntF_[2]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntR_[2]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntF_[3]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntR_[3]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntF_[4]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntR_[4]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntF_[5]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntR_[5]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntF_[0]                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|cntR_[0]                                                                                                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|busy                                                                                                                                           ; 1       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll_lock_sync                                                                            ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data7[0]~1                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data7[0]                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data6[0]~2                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data6[0]~1                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data6[0]                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data5[0]~2                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data5[0]~1                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data5[0]                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data4[0]~2                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data4[0]~1                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data4[0]                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data3[0]~2                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data3[0]~1                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data3[0]                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data2[0]~2                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data2[0]~1                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data2[0]                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data1[0]~2                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data1[0]~1                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data1[0]                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data0[0]~2                                                 ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data0[0]~1                                                 ; 1       ;
; freqmeter:freqmeter_inst|Add0~12                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add0~11                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add0~10                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add0~9                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add0~8                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add0~7                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add0~6                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add0~5                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add0~4                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add0~3                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add0~2                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add0~1                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add0~0                                                                                                                                     ; 1       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_altpll_dyn_phase_le12:altpll_dyn_phase_le5|wire_le_comb8_combout                                 ; 1       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_altpll_dyn_phase_le1:altpll_dyn_phase_le4|wire_le_comb7_combout                                  ; 1       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll_altpll_dyn_phase_le:altpll_dyn_phase_le2|wire_le_comb6_combout                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita5      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita4~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita4      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita3~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita3      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita2~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita2      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita1~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita1      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita0~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr13|cntr_3kj:auto_generated|counter_comb_bita0      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita7~0    ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita7~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita7      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita6~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita6      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita5~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita5      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita4~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita4      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita3~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita3      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita2~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita2      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita1~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita1      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita0~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr15|cntr_c1l:auto_generated|counter_comb_bita0      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita7~0    ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita7~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita7      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita6~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita6      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita5~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita5      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita4~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita4      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita3~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita3      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita2~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita2      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita1~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita1      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita0~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr12|cntr_c1l:auto_generated|counter_comb_bita0      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita7~0     ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita7~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita7       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita6~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita6       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita5~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita5       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita4~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita4       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita3~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita3       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita2~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita2       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita1~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita1       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita0~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr1|cntr_c1l:auto_generated|counter_comb_bita0       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|nominal_data0[0]                                                   ; 1       ;
; freqmeter:freqmeter_inst|cntF[15]~46                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[14]~45                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[14]~44                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[13]~43                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[13]~42                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[15]~46                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[14]~45                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[14]~44                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[13]~43                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[13]~42                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[12]~41                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[12]~40                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[11]~39                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[11]~38                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[10]~37                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[10]~36                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntF[9]~35                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[9]~34                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[8]~33                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[8]~32                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[7]~31                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[7]~30                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[6]~29                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[6]~28                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[5]~27                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[5]~26                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[4]~25                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[4]~24                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[3]~23                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[3]~22                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[2]~21                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[2]~20                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[1]~19                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[1]~18                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[12]~41                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[12]~40                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[11]~39                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[11]~38                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[10]~37                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[10]~36                                                                                                                                ; 1       ;
; freqmeter:freqmeter_inst|cntR[9]~35                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[9]~34                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[8]~33                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[8]~32                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[7]~31                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[7]~30                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[6]~29                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[6]~28                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[5]~27                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[5]~26                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[4]~25                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[4]~24                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[3]~23                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[3]~22                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[2]~21                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[2]~20                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[1]~19                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[1]~18                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[0]~17                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntF[0]~16                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[0]~17                                                                                                                                 ; 1       ;
; freqmeter:freqmeter_inst|cntR[0]~16                                                                                                                                 ; 1       ;
; phasemeter:phasemeter_inst|Add0~20                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|Add0~19                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|Add0~18                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|Add0~12                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|Add0~11                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|Add0~10                                                                                                                                  ; 1       ;
; phasemeter:phasemeter_inst|Add0~9                                                                                                                                   ; 1       ;
; phasemeter:phasemeter_inst|Add0~8                                                                                                                                   ; 1       ;
; phasemeter:phasemeter_inst|Add0~7                                                                                                                                   ; 1       ;
; phasemeter:phasemeter_inst|Add0~6                                                                                                                                   ; 1       ;
; phasemeter:phasemeter_inst|Add0~5                                                                                                                                   ; 1       ;
; phasemeter:phasemeter_inst|Add0~4                                                                                                                                   ; 1       ;
; phasemeter:phasemeter_inst|Add0~3                                                                                                                                   ; 1       ;
; pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_fbout                                                                                      ; 1       ;
; phasemeter:phasemeter_inst|Add0~1                                                                                                                                   ; 1       ;
; phasemeter:phasemeter_inst|Add0~0                                                                                                                                   ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_comb_bita4       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_comb_bita3~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_comb_bita3       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_comb_bita2~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_comb_bita2       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_comb_bita1~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_comb_bita1       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_comb_bita0~COUT  ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr3|cntr_2kj:auto_generated|counter_comb_bita0       ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_comb_bita4      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_comb_bita3~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_comb_bita3      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_comb_bita2~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_comb_bita2      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_comb_bita1~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_comb_bita1      ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_comb_bita0~COUT ; 1       ;
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|lpm_counter:cntr14|cntr_2kj:auto_generated|counter_comb_bita0      ; 1       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll_dyn_altpll_dyn_phase_le12:altpll_dyn_phase_le5|wire_le_comb8_combout                 ; 1       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll_dyn_altpll_dyn_phase_le1:altpll_dyn_phase_le4|wire_le_comb7_combout                  ; 1       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll_dyn_altpll_dyn_phase_le:altpll_dyn_phase_le2|wire_le_comb6_combout                   ; 1       ;
; freqmeter:freqmeter_inst|Add3~29                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add3~27                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add3~25                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add3~23                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add3~21                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add3~19                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add3~17                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add3~15                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add3~13                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add3~11                                                                                                                                    ; 1       ;
; freqmeter:freqmeter_inst|Add3~9                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add3~7                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add3~5                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add3~3                                                                                                                                     ; 1       ;
; freqmeter:freqmeter_inst|Add3~1                                                                                                                                     ; 1       ;
; phasemeter:phasemeter_inst|cnt_sum[7]~15                                                                                                                            ; 1       ;
; phasemeter:phasemeter_inst|cnt_sum[6]~13                                                                                                                            ; 1       ;
; phasemeter:phasemeter_inst|cnt_sum[5]~11                                                                                                                            ; 1       ;
; phasemeter:phasemeter_inst|cnt_sum[4]~9                                                                                                                             ; 1       ;
; phasemeter:phasemeter_inst|cnt_sum[3]~7                                                                                                                             ; 1       ;
; phasemeter:phasemeter_inst|cnt_sum[2]~5                                                                                                                             ; 1       ;
; phasemeter:phasemeter_inst|cnt_sum[1]~3                                                                                                                             ; 1       ;
; phasemeter:phasemeter_inst|cnt_sum[0]~1                                                                                                                             ; 1       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_fbout                                                                          ; 1       ;
; pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_phasedone                                                                      ; 1       ;
+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                  ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+
; Name                                                                                                                                                             ; Type ; Mode        ; Clock Mode   ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF           ; Location       ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+
; pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|altsyncram:altsyncram4|altsyncram_qft:auto_generated|ALTSYNCRAM ; AUTO ; Single Port ; Single Clock ; 144          ; 1            ; --           ; --           ; yes                    ; no                      ; --                     ; --                      ; 144  ; 144                         ; 1                           ; --                          ; --                          ; 144                 ; 1    ; ./pll_dyn.mif ; M9K_X15_Y23_N0 ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------+------+-------------+--------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+---------------+----------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


RAM content values are presented in the following format: (Binary) (Octal) (Decimal) (Hexadecimal) 
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; |FreqPhaseSweeping|pll_dyn:pll_dyn_inst|pll_cfg:pll_cfg_component|pll_cfg_pllrcfg_9mu:pll_cfg_pllrcfg_9mu_component|altsyncram:altsyncram4|altsyncram_qft:auto_generated|ALTSYNCRAM                                                                              ;
+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
;   Addr   ;              +0              ;              +1              ;              +2              ;              +3              ;              +4              ;              +5              ;              +6              ;              +7              ;
+----------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+------------------------------+
;0;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;8;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;16;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;24;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;32;(0) (0) (0) (00)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;40;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;48;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;56;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;(1) (1) (1) (01)   ;
;64;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;72;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;
;80;(1) (1) (1) (01)    ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;88;(1) (1) (1) (01)    ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;96;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;104;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;112;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;120;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(1) (1) (1) (01)   ;(0) (0) (0) (00)   ;
;128;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;
;136;(0) (0) (0) (00)    ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;(0) (0) (0) (00)   ;




+------------------------------------------------------+
; Interconnect Usage Summary                           ;
+----------------------------+-------------------------+
; Interconnect Resource Type ; Usage                   ;
+----------------------------+-------------------------+
; Block interconnects        ; 476 / 342,891 ( < 1 % ) ;
; C16 interconnects          ; 117 / 10,120 ( 1 % )    ;
; C4 interconnects           ; 259 / 209,544 ( < 1 % ) ;
; Direct links               ; 192 / 342,891 ( < 1 % ) ;
; Global clocks              ; 6 / 20 ( 30 % )         ;
; Local interconnects        ; 325 / 119,088 ( < 1 % ) ;
; R24 interconnects          ; 128 / 9,963 ( 1 % )     ;
; R4 interconnects           ; 309 / 289,782 ( < 1 % ) ;
+----------------------------+-------------------------+


+----------------------------------------------------------------------------+
; LAB Logic Elements                                                         ;
+---------------------------------------------+------------------------------+
; Number of Logic Elements  (Average = 11.64) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 1                                           ; 5                            ;
; 2                                           ; 2                            ;
; 3                                           ; 1                            ;
; 4                                           ; 0                            ;
; 5                                           ; 1                            ;
; 6                                           ; 2                            ;
; 7                                           ; 0                            ;
; 8                                           ; 1                            ;
; 9                                           ; 1                            ;
; 10                                          ; 2                            ;
; 11                                          ; 2                            ;
; 12                                          ; 4                            ;
; 13                                          ; 4                            ;
; 14                                          ; 1                            ;
; 15                                          ; 4                            ;
; 16                                          ; 20                           ;
+---------------------------------------------+------------------------------+


+-------------------------------------------------------------------+
; LAB-wide Signals                                                  ;
+------------------------------------+------------------------------+
; LAB-wide Signals  (Average = 0.86) ; Number of LABs  (Total = 50) ;
+------------------------------------+------------------------------+
; 1 Async. clear                     ; 5                            ;
; 1 Clock                            ; 26                           ;
; 1 Clock enable                     ; 5                            ;
; 1 Sync. clear                      ; 2                            ;
; 1 Sync. load                       ; 3                            ;
; 2 Clocks                           ; 2                            ;
+------------------------------------+------------------------------+


+-----------------------------------------------------------------------------+
; LAB Signals Sourced                                                         ;
+----------------------------------------------+------------------------------+
; Number of Signals Sourced  (Average = 16.10) ; Number of LABs  (Total = 50) ;
+----------------------------------------------+------------------------------+
; 0                                            ; 0                            ;
; 1                                            ; 2                            ;
; 2                                            ; 4                            ;
; 3                                            ; 0                            ;
; 4                                            ; 1                            ;
; 5                                            ; 1                            ;
; 6                                            ; 1                            ;
; 7                                            ; 0                            ;
; 8                                            ; 1                            ;
; 9                                            ; 1                            ;
; 10                                           ; 2                            ;
; 11                                           ; 2                            ;
; 12                                           ; 4                            ;
; 13                                           ; 1                            ;
; 14                                           ; 1                            ;
; 15                                           ; 4                            ;
; 16                                           ; 6                            ;
; 17                                           ; 0                            ;
; 18                                           ; 0                            ;
; 19                                           ; 0                            ;
; 20                                           ; 1                            ;
; 21                                           ; 2                            ;
; 22                                           ; 0                            ;
; 23                                           ; 2                            ;
; 24                                           ; 3                            ;
; 25                                           ; 2                            ;
; 26                                           ; 2                            ;
; 27                                           ; 2                            ;
; 28                                           ; 0                            ;
; 29                                           ; 1                            ;
; 30                                           ; 1                            ;
; 31                                           ; 1                            ;
; 32                                           ; 2                            ;
+----------------------------------------------+------------------------------+


+--------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                        ;
+-------------------------------------------------+------------------------------+
; Number of Signals Sourced Out  (Average = 7.10) ; Number of LABs  (Total = 50) ;
+-------------------------------------------------+------------------------------+
; 0                                               ; 0                            ;
; 1                                               ; 6                            ;
; 2                                               ; 8                            ;
; 3                                               ; 2                            ;
; 4                                               ; 0                            ;
; 5                                               ; 3                            ;
; 6                                               ; 4                            ;
; 7                                               ; 5                            ;
; 8                                               ; 4                            ;
; 9                                               ; 4                            ;
; 10                                              ; 5                            ;
; 11                                              ; 2                            ;
; 12                                              ; 0                            ;
; 13                                              ; 0                            ;
; 14                                              ; 0                            ;
; 15                                              ; 0                            ;
; 16                                              ; 6                            ;
; 17                                              ; 1                            ;
+-------------------------------------------------+------------------------------+


+----------------------------------------------------------------------------+
; LAB Distinct Inputs                                                        ;
+---------------------------------------------+------------------------------+
; Number of Distinct Inputs  (Average = 7.42) ; Number of LABs  (Total = 50) ;
+---------------------------------------------+------------------------------+
; 0                                           ; 0                            ;
; 1                                           ; 2                            ;
; 2                                           ; 9                            ;
; 3                                           ; 5                            ;
; 4                                           ; 1                            ;
; 5                                           ; 6                            ;
; 6                                           ; 6                            ;
; 7                                           ; 4                            ;
; 8                                           ; 1                            ;
; 9                                           ; 2                            ;
; 10                                          ; 3                            ;
; 11                                          ; 1                            ;
; 12                                          ; 0                            ;
; 13                                          ; 1                            ;
; 14                                          ; 1                            ;
; 15                                          ; 1                            ;
; 16                                          ; 0                            ;
; 17                                          ; 3                            ;
; 18                                          ; 0                            ;
; 19                                          ; 1                            ;
; 20                                          ; 0                            ;
; 21                                          ; 0                            ;
; 22                                          ; 0                            ;
; 23                                          ; 0                            ;
; 24                                          ; 0                            ;
; 25                                          ; 0                            ;
; 26                                          ; 0                            ;
; 27                                          ; 1                            ;
; 28                                          ; 0                            ;
; 29                                          ; 0                            ;
; 30                                          ; 0                            ;
; 31                                          ; 0                            ;
; 32                                          ; 1                            ;
+---------------------------------------------+------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 13    ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 17    ;
+----------------------------------+-------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area                ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O                 ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O                 ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Pass         ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O                 ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O                 ;                   ;
; Pass         ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Pass         ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength assignments found.                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O                 ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O                 ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O                 ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O                 ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O                 ;                   ;
; ----         ; ----      ; Disclaimer                        ; OCT rules are checked but not reported.                                                              ; None     ; ----                                                                     ; On Chip Termination ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+---------------------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 106       ; 0            ; 106       ; 0            ; 0            ; 106       ; 106       ; 0            ; 106       ; 106       ; 0            ; 30           ; 0            ; 0            ; 23           ; 0            ; 30           ; 23           ; 0            ; 0            ; 6            ; 30           ; 0            ; 0            ; 0            ; 0            ; 0            ; 106       ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 106          ; 0         ; 106          ; 106          ; 0         ; 0         ; 106          ; 0         ; 0         ; 106          ; 76           ; 106          ; 106          ; 83           ; 106          ; 76           ; 83           ; 106          ; 106          ; 100          ; 76           ; 106          ; 106          ; 106          ; 106          ; 106          ; 0         ; 106          ; 106          ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; LEDG[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDG[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[7]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[8]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[9]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[10]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[11]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[12]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[13]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[14]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[15]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[16]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; LEDR[17]           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[0]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[1]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX0[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX1[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX2[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX3[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX4[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX5[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX6[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[0]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[1]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[2]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[3]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[4]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[5]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; HEX7[6]            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[0]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[1]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[2]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[3]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[4]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[5]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[6]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[7]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[8]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[9]              ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[10]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[11]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[12]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[13]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[14]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[15]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[16]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; SW[17]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[2]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; KEY[3]             ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary                                                                                                                                                    ;
+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
; Source Clock(s)                                          ; Destination Clock(s)                                                                                              ; Delay Added in ns ;
+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
; pll_inst|altpll_component|auto_generated|pll1|clk[0]     ; pll_dyn_inst|altpll_component|auto_generated|pll1|clk[0],pll_dyn_inst|altpll_component|auto_generated|pll1|clk[1] ; 22.6              ;
; pll_dyn_inst|altpll_component|auto_generated|pll1|clk[1] ; CLOCK_50                                                                                                          ; 2.8               ;
+----------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using either the TimeQuest Timing Analyzer or the Classic Timing Analyzer.


+----------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                ;
+------------------------------------+-------------------------------------+-------------------+
; Source Register                    ; Destination Register                ; Delay Added in ns ;
+------------------------------------+-------------------------------------+-------------------+
; freqmeter:freqmeter_inst|clk_div   ; freqmeter:freqmeter_inst|cntR[0]    ; 2.836             ;
; phasemeter:phasemeter_inst|cntF[0] ; phasemeter:phasemeter_inst|cntF_[0] ; 2.158             ;
; phasemeter:phasemeter_inst|cntF[2] ; phasemeter:phasemeter_inst|cntF_[2] ; 1.970             ;
; phasemeter:phasemeter_inst|cntF[7] ; phasemeter:phasemeter_inst|cntF_[7] ; 1.953             ;
; phasemeter:phasemeter_inst|cntF[3] ; phasemeter:phasemeter_inst|cntF_[3] ; 1.913             ;
; phasemeter:phasemeter_inst|cntF[1] ; phasemeter:phasemeter_inst|cntF_[1] ; 1.913             ;
; phasemeter:phasemeter_inst|cntF[6] ; phasemeter:phasemeter_inst|cntF_[6] ; 1.913             ;
; phasemeter:phasemeter_inst|cntF[5] ; phasemeter:phasemeter_inst|cntF_[5] ; 1.906             ;
; phasemeter:phasemeter_inst|cntF[4] ; phasemeter:phasemeter_inst|cntF_[4] ; 1.904             ;
; phasemeter:phasemeter_inst|cntR[0] ; phasemeter:phasemeter_inst|cntR_[0] ; 0.875             ;
; phasemeter:phasemeter_inst|cntR[5] ; phasemeter:phasemeter_inst|cntR_[5] ; 0.875             ;
; phasemeter:phasemeter_inst|cntR[4] ; phasemeter:phasemeter_inst|cntR_[4] ; 0.875             ;
; phasemeter:phasemeter_inst|cntR[3] ; phasemeter:phasemeter_inst|cntR_[3] ; 0.875             ;
; phasemeter:phasemeter_inst|cntR[2] ; phasemeter:phasemeter_inst|cntR_[2] ; 0.875             ;
; phasemeter:phasemeter_inst|cntR[1] ; phasemeter:phasemeter_inst|cntR_[1] ; 0.875             ;
; phasemeter:phasemeter_inst|cntR[7] ; phasemeter:phasemeter_inst|cntR_[7] ; 0.875             ;
; phasemeter:phasemeter_inst|cntR[6] ; phasemeter:phasemeter_inst|cntR_[6] ; 0.875             ;
; CLOCK_50                           ; phasemeter:phasemeter_inst|cntR[3]  ; 0.254             ;
; phasemeter:phasemeter_inst|cntR[0] ; phasemeter:phasemeter_inst|cntR[3]  ; 0.254             ;
; phasemeter:phasemeter_inst|cntR[3] ; phasemeter:phasemeter_inst|cntR[3]  ; 0.254             ;
; phasemeter:phasemeter_inst|cntR[2] ; phasemeter:phasemeter_inst|cntR[3]  ; 0.254             ;
; phasemeter:phasemeter_inst|cntR[1] ; phasemeter:phasemeter_inst|cntR[3]  ; 0.254             ;
; CLOCK_50                           ; phasemeter:phasemeter_inst|cntR[4]  ; 0.215             ;
; CLOCK_50                           ; phasemeter:phasemeter_inst|cntR[2]  ; 0.215             ;
; phasemeter:phasemeter_inst|cntR[0] ; phasemeter:phasemeter_inst|cntR[4]  ; 0.215             ;
; phasemeter:phasemeter_inst|cntR[0] ; phasemeter:phasemeter_inst|cntR[2]  ; 0.215             ;
; phasemeter:phasemeter_inst|cntR[4] ; phasemeter:phasemeter_inst|cntR[4]  ; 0.215             ;
; phasemeter:phasemeter_inst|cntR[3] ; phasemeter:phasemeter_inst|cntR[4]  ; 0.215             ;
; phasemeter:phasemeter_inst|cntR[2] ; phasemeter:phasemeter_inst|cntR[4]  ; 0.215             ;
; phasemeter:phasemeter_inst|cntR[2] ; phasemeter:phasemeter_inst|cntR[2]  ; 0.215             ;
; phasemeter:phasemeter_inst|cntR[1] ; phasemeter:phasemeter_inst|cntR[4]  ; 0.215             ;
; phasemeter:phasemeter_inst|cntR[1] ; phasemeter:phasemeter_inst|cntR[2]  ; 0.215             ;
; CLOCK_50                           ; phasemeter:phasemeter_inst|cntR[0]  ; 0.198             ;
; CLOCK_50                           ; phasemeter:phasemeter_inst|cntF[0]  ; 0.099             ;
; phasemeter:phasemeter_inst|cntR[0] ; phasemeter:phasemeter_inst|cntR[0]  ; 0.099             ;
; CLOCK_50                           ; phasemeter:phasemeter_inst|cntR[6]  ; 0.087             ;
; phasemeter:phasemeter_inst|cntR[0] ; phasemeter:phasemeter_inst|cntR[6]  ; 0.087             ;
; phasemeter:phasemeter_inst|cntR[5] ; phasemeter:phasemeter_inst|cntR[6]  ; 0.087             ;
; phasemeter:phasemeter_inst|cntR[4] ; phasemeter:phasemeter_inst|cntR[6]  ; 0.087             ;
; phasemeter:phasemeter_inst|cntR[3] ; phasemeter:phasemeter_inst|cntR[6]  ; 0.087             ;
; phasemeter:phasemeter_inst|cntR[2] ; phasemeter:phasemeter_inst|cntR[6]  ; 0.087             ;
; phasemeter:phasemeter_inst|cntR[1] ; phasemeter:phasemeter_inst|cntR[6]  ; 0.087             ;
; phasemeter:phasemeter_inst|cntR[6] ; phasemeter:phasemeter_inst|cntR[6]  ; 0.087             ;
+------------------------------------+-------------------------------------+-------------------+


+-----------------+
; Fitter Messages ;
+-----------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit Fitter
    Info: Version 11.1 Build 259 01/25/2012 Service Pack 2 SJ Full Version
    Info: Processing started: Fri Oct 05 01:35:51 2012
Info: Command: quartus_fit --read_settings_files=off --write_settings_files=off FreqPhaseSweeping -c FreqPhaseSweeping
Info (20030): Parallel compilation is enabled and will use 4 of the 4 processors detected
Info (119006): Selected device EP4CE115F29C7 for design "FreqPhaseSweeping"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Warning (15536): Implemented PLL "pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15567): Can't achieve requested High bandwidth type; current PLL requires a bandwidth value of greater than 2.000 Mhz -- achieved bandwidth of 1.03 MHz to 1.97 MHz
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 0 degrees (0 ps) for pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 1, clock division of 25, and phase shift of 0 degrees (0 ps) for pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_clk[1] port
Warning (15075): The contents of the scan chain Memory Initialization File C:/Users/Ameer/Desktop/FreqPhaseSweeping.towebsite/pll_dyn.mif for PLL "pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1" do not match the initial state of the scan chain for the PLL
    Warning (15076): The value for the VCO Post Scale parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: Enabled
        Info (15079): The value in the parameter value source PLL node: Disabled
    Warning (15076): The value for the N Counter Bypass parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: Not Bypassed
        Info (15079): The value in the parameter value source PLL node: Bypassed
    Warning (15076): The value for the N Counter High Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: 5
        Info (15079): The value in the parameter value source PLL node: 0
    Warning (15076): The value for the N Counter Low Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: 5
        Info (15079): The value in the parameter value source PLL node: 0
    Warning (15076): The value for the M Counter High Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: 1
        Info (15079): The value in the parameter value source PLL node: 5
    Warning (15076): The value for the M Counter Low Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: 1
        Info (15079): The value in the parameter value source PLL node: 5
    Warning (15076): The value for the clk0 Counter High Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: 3
        Info (15079): The value in the parameter value source PLL node: 125
    Warning (15076): The value for the clk0 Counter Odd Division parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: Odd Division
        Info (15079): The value in the parameter value source PLL node: Even Division
    Warning (15076): The value for the clk0 Counter Low Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: 2
        Info (15079): The value in the parameter value source PLL node: 125
    Warning (15076): The value for the clk1 Counter High Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: 3
        Info (15079): The value in the parameter value source PLL node: 125
    Warning (15076): The value for the clk1 Counter Odd Division parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: Odd Division
        Info (15079): The value in the parameter value source PLL node: Even Division
    Warning (15076): The value for the clk1 Counter Low Count parameter does not match the value of the initial state of the scan chain for the PLL
        Info (15079): The value in the parameter value source scan chain initialization file: 2
        Info (15079): The value in the parameter value source PLL node: 125
Warning (15536): Implemented PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone IV E PLL type, but with warnings
    Warning (15520): Can't achieve requested value 200 ps of parameter vco_phase_shift_step -- achieved value of 250 ps
    Warning (15559): Can't achieve requested value -36.0 degrees for clock output pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] of parameter phase shift -- achieved value of -45.0 degrees
    Info (15099): Implementing clock multiplication of 10, clock division of 1, and phase shift of -45 degrees (-250 ps) for pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
Info (171003): Fitter is performing an Auto Fit compilation, which may decrease Fitter effort to reduce compilation time
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP4CE40F29C7 is compatible
    Info (176445): Device EP4CE40F29I7 is compatible
    Info (176445): Device EP4CE30F29C7 is compatible
    Info (176445): Device EP4CE30F29I7 is compatible
    Info (176445): Device EP4CE55F29C7 is compatible
    Info (176445): Device EP4CE55F29I7 is compatible
    Info (176445): Device EP4CE75F29C7 is compatible
    Info (176445): Device EP4CE75F29I7 is compatible
    Info (176445): Device EP4CE115F29I7 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location F4
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location P3
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location N7
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location P28
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Warning (176125): The input ports of the PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and the PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 are mismatched, preventing the PLLs to be merged
    Warning (176124): PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 have different input signals for input port ARESET
    Warning (176124): PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 have different input signals for input port PHASEUPDOWN
    Warning (176124): PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 have different input signals for input port PHASESTEP
    Warning (176124): PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 have different input signals for input port SCANDATA
    Warning (176124): PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 have different input signals for input port SCANCLK
    Warning (176124): PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 have different input signals for input port SCANCLKENA
    Warning (176124): PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 have different input signals for input port CONFIGUPDATE
    Warning (176124): PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
    Warning (176124): PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
    Warning (176124): PLL pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1 and PLL pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|pll1 have different input signals for input port PHASECOUNTERSELECT
Critical Warning (176598): PLL "pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|pll1" input clock inclk[0] is not fully compensated because it is fed by a remote clock pin "Pin_Y2"
Info (332104): Reading SDC File: 'FreqPhaseSweeping.sdc'
Warning (332174): Ignored filter at FreqPhaseSweeping.sdc(10): CLOCK2_50 could not be matched with a port
Warning (332049): Ignored create_clock at FreqPhaseSweeping.sdc(10): Argument <targets> is an empty collection
    Info (332050): create_clock -period 20 [get_ports CLOCK2_50]
Warning (332174): Ignored filter at FreqPhaseSweeping.sdc(11): CLOCK3_50 could not be matched with a port
Warning (332049): Ignored create_clock at FreqPhaseSweeping.sdc(11): Argument <targets> is an empty collection
    Info (332050): create_clock -period 20 [get_ports CLOCK3_50]
Info (332110): Deriving PLL Clocks
    Info (332110): create_generated_clock -source {pll_dyn_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -duty_cycle 50.00 -name {pll_dyn_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_dyn_inst|altpll_component|auto_generated|pll1|clk[0]}
    Info (332110): create_generated_clock -source {pll_dyn_inst|altpll_component|auto_generated|pll1|inclk[0]} -divide_by 25 -duty_cycle 50.00 -name {pll_dyn_inst|altpll_component|auto_generated|pll1|clk[1]} {pll_dyn_inst|altpll_component|auto_generated|pll1|clk[1]}
    Info (332110): create_generated_clock -source {pll_inst|altpll_component|auto_generated|pll1|inclk[0]} -multiply_by 10 -phase -45.00 -duty_cycle 50.00 -name {pll_inst|altpll_component|auto_generated|pll1|clk[0]} {pll_inst|altpll_component|auto_generated|pll1|clk[0]}
Info (332151): Clock uncertainty calculation is delayed until the next update_timing_netlist call
Warning (332060): Node: keyfilter:keyfilter_03|cnt_lfsr_0 was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: freqmeter:freqmeter_inst|clk_div was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: keyfilter:keyfilter_02|cnt_lfsr_0 was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 4 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
    Info (332111):  500.000 pll_dyn_inst|altpll_component|auto_generated|pll1|clk[0]
    Info (332111):  500.000 pll_dyn_inst|altpll_component|auto_generated|pll1|clk[1]
    Info (332111):    2.000 pll_inst|altpll_component|auto_generated|pll1|clk[0]
Info (176353): Automatically promoted node CLOCK_50~input (placed in PIN Y2 (CLK2, DIFFCLK_1p))
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G1
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node keyfilter:keyfilter_02|cnt_lfsr_0
        Info (176357): Destination node keyfilter:keyfilter_03|cnt_lfsr_0
Info (176353): Automatically promoted node pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_3)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G13
Info (176353): Automatically promoted node pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G3
Info (176353): Automatically promoted node pll_dyn:pll_dyn_inst|altpll:altpll_component|pll_dyn_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_1)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G4
Info (176353): Automatically promoted node freqmeter:freqmeter_inst|clk_div 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node freqmeter:freqmeter_inst|cntR[0]
        Info (176357): Destination node freqmeter:freqmeter_inst|cntF[0]
        Info (176357): Destination node freqmeter:freqmeter_inst|cntR[13]
        Info (176357): Destination node freqmeter:freqmeter_inst|cntF[13]
        Info (176357): Destination node freqmeter:freqmeter_inst|cntR[14]
        Info (176357): Destination node freqmeter:freqmeter_inst|cntF[14]
        Info (176357): Destination node freqmeter:freqmeter_inst|cntR[15]
        Info (176357): Destination node freqmeter:freqmeter_inst|cntF[15]
        Info (176357): Destination node freqmeter:freqmeter_inst|cntR[12]
        Info (176357): Destination node freqmeter:freqmeter_inst|cntF[12]
        Info (176358): Non-global destination nodes limited to 10 nodes
Info (176353): Automatically promoted node phasemeter:phasemeter_inst|clk_ph1 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node phasemeter:phasemeter_inst|Add0~2
        Info (176357): Destination node phasemeter:phasemeter_inst|Add0~13
        Info (176357): Destination node phasemeter:phasemeter_inst|Add0~14
        Info (176357): Destination node phasemeter:phasemeter_inst|Add0~15
        Info (176357): Destination node phasemeter:phasemeter_inst|Add0~16
        Info (176357): Destination node phasemeter:phasemeter_inst|Add0~17
        Info (176357): Destination node phasemeter:phasemeter_inst|Add0~22
        Info (176357): Destination node phasemeter:phasemeter_inst|Add0~23
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Critical Warning (15534): PLL clock output pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Warning (15709): Ignored I/O standard assignments to the following nodes
    Warning (15710): Ignored I/O standard assignment to node "CLOCK2_50"
    Warning (15710): Ignored I/O standard assignment to node "CLOCK3_50"
Warning (15705): Ignored locations or region assignments to the following nodes
    Warning (15706): Node "CLOCK2_50" is assigned to location or region, but does not exist in design
    Warning (15706): Node "CLOCK3_50" is assigned to location or region, but does not exist in design
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:02
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:00
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:00:02
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 0% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 0% of the available device resources in the region that extends from location X58_Y0 to location X68_Y11
Info (170194): Fitter routing operations ending: elapsed time is 00:00:01
Info (170199): The Fitter performed an Auto Fit compilation.  Optimizations were skipped to reduce compilation time.
    Info (170201): Optimizations that may affect the design's routability were skipped
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Critical Warning (15534): PLL clock output pll:pll_inst|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] feeding the core has illegal output frequency of 500.0 MHz that must be less than 472.6 MHz
Warning (171167): Found invalid Fitter assignments. See the Ignored Assignments panel in the Fitter Compilation Report for more information.
Warning (169177): 23 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone IV E Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin KEY[0] uses I/O standard 3.3-V LVTTL at M23
    Info (169178): Pin KEY[1] uses I/O standard 3.3-V LVTTL at M21
    Info (169178): Pin SW[0] uses I/O standard 3.3-V LVTTL at AB28
    Info (169178): Pin SW[1] uses I/O standard 3.3-V LVTTL at AC28
    Info (169178): Pin SW[2] uses I/O standard 3.3-V LVTTL at AC27
    Info (169178): Pin SW[3] uses I/O standard 3.3-V LVTTL at AD27
    Info (169178): Pin SW[4] uses I/O standard 3.3-V LVTTL at AB27
    Info (169178): Pin SW[5] uses I/O standard 3.3-V LVTTL at AC26
    Info (169178): Pin SW[6] uses I/O standard 3.3-V LVTTL at AD26
    Info (169178): Pin SW[7] uses I/O standard 3.3-V LVTTL at AB26
    Info (169178): Pin SW[8] uses I/O standard 3.3-V LVTTL at AC25
    Info (169178): Pin SW[9] uses I/O standard 3.3-V LVTTL at AB25
    Info (169178): Pin SW[10] uses I/O standard 3.3-V LVTTL at AC24
    Info (169178): Pin SW[11] uses I/O standard 3.3-V LVTTL at AB24
    Info (169178): Pin SW[12] uses I/O standard 3.3-V LVTTL at AB23
    Info (169178): Pin SW[13] uses I/O standard 3.3-V LVTTL at AA24
    Info (169178): Pin SW[14] uses I/O standard 3.3-V LVTTL at AA23
    Info (169178): Pin SW[15] uses I/O standard 3.3-V LVTTL at AA22
    Info (169178): Pin SW[16] uses I/O standard 3.3-V LVTTL at Y24
    Info (169178): Pin SW[17] uses I/O standard 3.3-V LVTTL at Y23
    Info (169178): Pin KEY[2] uses I/O standard 3.3-V LVTTL at N21
    Info (169178): Pin KEY[3] uses I/O standard 3.3-V LVTTL at R24
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at Y2
Info (144001): Generated suppressed messages file C:/Users/Ameer/Desktop/FreqPhaseSweeping.towebsite/FreqPhaseSweeping.fit.smsg
Info: Quartus II 32-bit Fitter was successful. 0 errors, 48 warnings
    Info: Peak virtual memory: 576 megabytes
    Info: Processing ended: Fri Oct 05 01:36:12 2012
    Info: Elapsed time: 00:00:21
    Info: Total CPU time (on all processors): 00:00:19


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Ameer/Desktop/FreqPhaseSweeping.towebsite/FreqPhaseSweeping.fit.smsg.


