============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jun 25 2020  03:07:48 pm
  Module:                 adder_26b
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

  Instance   Cells  Cell Area  Net Area  Total Area  Wireload     
------------------------------------------------------------------
adder_26b       36        492         0         492    <none> (D) 
  add_22_16     30        471         0         471    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jun 28 2020  08:11:55 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

                Instance                  Cells  Cell Area  Net Area  Total Area  Wireload     
-----------------------------------------------------------------------------------------------
FPU_top_level                              6670      34374         0       34374    <none> (D) 
  mulStep1_MUL_mul_27_31                   1257       8751         0        8751    <none> (D) 
  sub_step3                                1700       7044         0        7044    <none> (D) 
    ROUND                                  1344       5667         0        5667    <none> (D) 
    inc_add_104_30_5_Y_inc_add_101_30_4      93        320         0         320    <none> (D) 
    shift_left                               66        235         0         235    <none> (D) 
  add_step3                                 771       3054         0        3054    <none> (D) 
    shift_left                              521       2056         0        2056    <none> (D) 
    ROUND_inc_add_57_53_9                    88        282         0         282    <none> (D) 
  sub_step2                                 499       2692         0        2692    <none> (D) 
    change_to_complement_inc_add_12_54_6    100        319         0         319    <none> (D) 
  add_step2                                 312       1668         0        1668    <none> (D) 
    add_signed_fracs_add_22_16               30        471         0         471    <none> (D) 
  substep1_cmp_exponents                    205       1025         0        1025    <none> (D) 
  addStep1_cmp_exponents                     55        343         0         343    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 01 2020  03:52:01 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6732      34155         0       34155    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1668       6622         0        6622    <none> (D) 
    ROUND                         1217       4981         0        4981    <none> (D) 
      inc_add_140_35_7              84        269         0         269    <none> (D) 
    inc_add_104_30_3                92        294         0         294    <none> (D) 
    inc_add_101_30_2                92        294         0         294    <none> (D) 
    shift_left                      66        235         0         235    <none> (D) 
  substep1                         875       3807         0        3807    <none> (D) 
    shift_frac                     413       1655         0        1655    <none> (D) 
    cmp_exponents                  244       1162         0        1162    <none> (D) 
  add_step3                        764       3100         0        3100    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_5               88        282         0         282    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_4              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            141        924         0         924    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      61        216         0         216    <none> (D) 
  sign_determine                     7         43         0          43    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 01 2020  03:54:59 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6732      34155         0       34155    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1668       6622         0        6622    <none> (D) 
    ROUND                         1217       4981         0        4981    <none> (D) 
      inc_add_140_35_7              84        269         0         269    <none> (D) 
    inc_add_104_30_3                92        294         0         294    <none> (D) 
    inc_add_101_30_2                92        294         0         294    <none> (D) 
    shift_left                      66        235         0         235    <none> (D) 
  substep1                         875       3807         0        3807    <none> (D) 
    shift_frac                     413       1655         0        1655    <none> (D) 
    cmp_exponents                  244       1162         0        1162    <none> (D) 
  add_step3                        764       3100         0        3100    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_5               88        282         0         282    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_4              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            141        924         0         924    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      61        216         0         216    <none> (D) 
  sign_determine                     7         43         0          43    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 01 2020  04:05:38 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6732      34155         0       34155    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1668       6622         0        6622    <none> (D) 
    ROUND                         1217       4981         0        4981    <none> (D) 
      inc_add_140_35_7              84        269         0         269    <none> (D) 
    inc_add_104_30_3                92        294         0         294    <none> (D) 
    inc_add_101_30_2                92        294         0         294    <none> (D) 
    shift_left                      66        235         0         235    <none> (D) 
  substep1                         875       3807         0        3807    <none> (D) 
    shift_frac                     413       1655         0        1655    <none> (D) 
    cmp_exponents                  244       1162         0        1162    <none> (D) 
  add_step3                        764       3100         0        3100    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_5               88        282         0         282    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_4              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            141        924         0         924    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      61        216         0         216    <none> (D) 
  sign_determine                     7         43         0          43    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 01 2020  04:15:10 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6732      34155         0       34155    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1668       6622         0        6622    <none> (D) 
    ROUND                         1217       4981         0        4981    <none> (D) 
      inc_add_140_35_7              84        269         0         269    <none> (D) 
    inc_add_104_30_3                92        294         0         294    <none> (D) 
    inc_add_101_30_2                92        294         0         294    <none> (D) 
    shift_left                      66        235         0         235    <none> (D) 
  substep1                         875       3807         0        3807    <none> (D) 
    shift_frac                     413       1655         0        1655    <none> (D) 
    cmp_exponents                  244       1162         0        1162    <none> (D) 
  add_step3                        764       3100         0        3100    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_5               88        282         0         282    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_4              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            141        924         0         924    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      61        216         0         216    <none> (D) 
  sign_determine                     7         43         0          43    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 01 2020  04:48:33 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6732      34155         0       34155    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1668       6622         0        6622    <none> (D) 
    ROUND                         1217       4981         0        4981    <none> (D) 
      inc_add_140_35_7              84        269         0         269    <none> (D) 
    inc_add_104_30_3                92        294         0         294    <none> (D) 
    inc_add_101_30_2                92        294         0         294    <none> (D) 
    shift_left                      66        235         0         235    <none> (D) 
  substep1                         875       3807         0        3807    <none> (D) 
    shift_frac                     413       1655         0        1655    <none> (D) 
    cmp_exponents                  244       1162         0        1162    <none> (D) 
  add_step3                        764       3100         0        3100    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_5               88        282         0         282    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_4              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            141        924         0         924    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      61        216         0         216    <none> (D) 
  sign_determine                     7         43         0          43    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 04 2020  03:46:04 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6732      34155         0       34155    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1668       6622         0        6622    <none> (D) 
    ROUND                         1217       4981         0        4981    <none> (D) 
      inc_add_140_35_7              84        269         0         269    <none> (D) 
    inc_add_104_30_3                92        294         0         294    <none> (D) 
    inc_add_101_30_2                92        294         0         294    <none> (D) 
    shift_left                      66        235         0         235    <none> (D) 
  substep1                         875       3807         0        3807    <none> (D) 
    shift_frac                     413       1655         0        1655    <none> (D) 
    cmp_exponents                  244       1162         0        1162    <none> (D) 
  add_step3                        764       3100         0        3100    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_5               88        282         0         282    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_4              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            141        924         0         924    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      61        216         0         216    <none> (D) 
  sign_determine                     7         43         0          43    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 04 2020  04:20:52 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     7019      35234         0       35234    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1774       6814         0        6814    <none> (D) 
    ROUND                         1330       5200         0        5200    <none> (D) 
      inc_add_140_35_9              84        269         0         269    <none> (D) 
    inc_add_104_30_5                92        294         0         294    <none> (D) 
    inc_add_101_30_4                92        294         0         294    <none> (D) 
    shift_left                      66        235         0         235    <none> (D) 
  substep1                         888       4101         0        4101    <none> (D) 
    shift_frac                     435       1880         0        1880    <none> (D) 
    cmp_exponents                  233       1235         0        1235    <none> (D) 
  add_step3                        969       3740         0        3740    <none> (D) 
    shift_left                     544       2099         0        2099    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_7               88        282         0         282    <none> (D) 
    inc_add_67_35_3                 92        294         0         294    <none> (D) 
    inc_add_62_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_6              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            135        796         0         796    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      59        260         0         260    <none> (D) 
  sign_determine                     7         45         0          45    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 04 2020  04:25:45 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     7019      35234         0       35234    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1774       6814         0        6814    <none> (D) 
    ROUND                         1330       5200         0        5200    <none> (D) 
      inc_add_140_35_9              84        269         0         269    <none> (D) 
    inc_add_104_30_5                92        294         0         294    <none> (D) 
    inc_add_101_30_4                92        294         0         294    <none> (D) 
    shift_left                      66        235         0         235    <none> (D) 
  substep1                         888       4101         0        4101    <none> (D) 
    shift_frac                     435       1880         0        1880    <none> (D) 
    cmp_exponents                  233       1235         0        1235    <none> (D) 
  add_step3                        969       3740         0        3740    <none> (D) 
    shift_left                     544       2099         0        2099    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_7               88        282         0         282    <none> (D) 
    inc_add_67_35_3                 92        294         0         294    <none> (D) 
    inc_add_62_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_6              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            135        796         0         796    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      59        260         0         260    <none> (D) 
  sign_determine                     7         45         0          45    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 04 2020  04:29:03 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     7019      35234         0       35234    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1774       6814         0        6814    <none> (D) 
    ROUND                         1330       5200         0        5200    <none> (D) 
      inc_add_140_35_9              84        269         0         269    <none> (D) 
    inc_add_104_30_5                92        294         0         294    <none> (D) 
    inc_add_101_30_4                92        294         0         294    <none> (D) 
    shift_left                      66        235         0         235    <none> (D) 
  substep1                         888       4101         0        4101    <none> (D) 
    shift_frac                     435       1880         0        1880    <none> (D) 
    cmp_exponents                  233       1235         0        1235    <none> (D) 
  add_step3                        969       3740         0        3740    <none> (D) 
    shift_left                     544       2099         0        2099    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_7               88        282         0         282    <none> (D) 
    inc_add_67_35_3                 92        294         0         294    <none> (D) 
    inc_add_62_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_6              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            135        796         0         796    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      59        260         0         260    <none> (D) 
  sign_determine                     7         45         0          45    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 04 2020  04:37:14 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     7019      35234         0       35234    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1774       6814         0        6814    <none> (D) 
    ROUND                         1330       5200         0        5200    <none> (D) 
      inc_add_140_35_9              84        269         0         269    <none> (D) 
    inc_add_104_30_5                92        294         0         294    <none> (D) 
    inc_add_101_30_4                92        294         0         294    <none> (D) 
    shift_left                      66        235         0         235    <none> (D) 
  substep1                         888       4101         0        4101    <none> (D) 
    shift_frac                     435       1880         0        1880    <none> (D) 
    cmp_exponents                  233       1235         0        1235    <none> (D) 
  add_step3                        969       3740         0        3740    <none> (D) 
    shift_left                     544       2099         0        2099    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_7               88        282         0         282    <none> (D) 
    inc_add_67_35_3                 92        294         0         294    <none> (D) 
    inc_add_62_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_6              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            135        796         0         796    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      59        260         0         260    <none> (D) 
  sign_determine                     7         45         0          45    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 04 2020  04:45:35 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6917      34509         0       34509    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1774       6892         0        6892    <none> (D) 
    ROUND                         1304       5156         0        5156    <none> (D) 
      inc_add_140_35_8              84        269         0         269    <none> (D) 
    inc_add_104_30_4                92        294         0         294    <none> (D) 
    inc_add_101_30_3                92        294         0         294    <none> (D) 
    shift_left                      67        236         0         236    <none> (D) 
  substep1                         868       3845         0        3845    <none> (D) 
    shift_frac                     414       1813         0        1813    <none> (D) 
    cmp_exponents                  233       1089         0        1089    <none> (D) 
  add_step3                        858       3397         0        3397    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_6               88        282         0         282    <none> (D) 
    inc_add_62_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_5              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            137        702         0         702    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      63        190         0         190    <none> (D) 
  sign_determine                     8         35         0          35    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 04 2020  05:02:37 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6917      34509         0       34509    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1774       6892         0        6892    <none> (D) 
    ROUND                         1304       5156         0        5156    <none> (D) 
      inc_add_140_35_8              84        269         0         269    <none> (D) 
    inc_add_104_30_4                92        294         0         294    <none> (D) 
    inc_add_101_30_3                92        294         0         294    <none> (D) 
    shift_left                      67        236         0         236    <none> (D) 
  substep1                         868       3845         0        3845    <none> (D) 
    shift_frac                     414       1813         0        1813    <none> (D) 
    cmp_exponents                  233       1089         0        1089    <none> (D) 
  add_step3                        858       3397         0        3397    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_6               88        282         0         282    <none> (D) 
    inc_add_61_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_5              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            137        702         0         702    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      63        190         0         190    <none> (D) 
  sign_determine                     8         35         0          35    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 04 2020  05:17:35 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6917      34509         0       34509    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1774       6892         0        6892    <none> (D) 
    ROUND                         1304       5156         0        5156    <none> (D) 
      inc_add_140_35_8              84        269         0         269    <none> (D) 
    inc_add_104_30_4                92        294         0         294    <none> (D) 
    inc_add_101_30_3                92        294         0         294    <none> (D) 
    shift_left                      67        236         0         236    <none> (D) 
  substep1                         868       3845         0        3845    <none> (D) 
    shift_frac                     414       1813         0        1813    <none> (D) 
    cmp_exponents                  233       1089         0        1089    <none> (D) 
  add_step3                        858       3397         0        3397    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_6               88        282         0         282    <none> (D) 
    inc_add_61_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_5              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            137        702         0         702    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      63        190         0         190    <none> (D) 
  sign_determine                     8         35         0          35    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 04 2020  05:27:58 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6917      34509         0       34509    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1774       6892         0        6892    <none> (D) 
    ROUND                         1304       5156         0        5156    <none> (D) 
      inc_add_140_35_8              84        269         0         269    <none> (D) 
    inc_add_104_30_4                92        294         0         294    <none> (D) 
    inc_add_101_30_3                92        294         0         294    <none> (D) 
    shift_left                      67        236         0         236    <none> (D) 
  substep1                         868       3845         0        3845    <none> (D) 
    shift_frac                     414       1813         0        1813    <none> (D) 
    cmp_exponents                  233       1089         0        1089    <none> (D) 
  add_step3                        858       3397         0        3397    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_6               88        282         0         282    <none> (D) 
    inc_add_61_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_5              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            137        702         0         702    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      63        190         0         190    <none> (D) 
  sign_determine                     8         35         0          35    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 04 2020  05:31:46 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6917      34509         0       34509    <none> (D) 
  mulStep1                        1284       8597         0        8597    <none> (D) 
    MUL                           1284       8597         0        8597    <none> (D) 
      mul_27_31                   1284       8597         0        8597    <none> (D) 
  sub_step3                       1774       6892         0        6892    <none> (D) 
    ROUND                         1304       5156         0        5156    <none> (D) 
      inc_add_140_35_8              84        269         0         269    <none> (D) 
    inc_add_104_30_4                92        294         0         294    <none> (D) 
    inc_add_101_30_3                92        294         0         294    <none> (D) 
    shift_left                      67        236         0         236    <none> (D) 
  substep1                         868       3845         0        3845    <none> (D) 
    shift_frac                     414       1813         0        1813    <none> (D) 
    cmp_exponents                  233       1089         0        1089    <none> (D) 
  add_step3                        858       3397         0        3397    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_6               88        282         0         282    <none> (D) 
    inc_add_61_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2783         0        2783    <none> (D) 
    sub_signed_fracs                95       1171         0        1171    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_5              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            137        702         0         702    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      63        190         0         190    <none> (D) 
  sign_determine                     8         35         0          35    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 08 2020  05:02:33 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6932      35594         0       35594    <none> (D) 
  mulStep1                        1297       9334         0        9334    <none> (D) 
    MUL                           1297       9334         0        9334    <none> (D) 
  sub_step3                       1703       6764         0        6764    <none> (D) 
    ROUND                         1234       5019         0        5019    <none> (D) 
      inc_add_140_35_8              84        269         0         269    <none> (D) 
    inc_add_104_30_4                92        294         0         294    <none> (D) 
    inc_add_101_30_3                92        294         0         294    <none> (D) 
    shift_left                      67        236         0         236    <none> (D) 
  substep1                         901       4059         0        4059    <none> (D) 
    shift_frac                     432       1916         0        1916    <none> (D) 
    cmp_exponents                  252       1176         0        1176    <none> (D) 
  add_step3                        879       3452         0        3452    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_6               88        282         0         282    <none> (D) 
    inc_add_63_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2785         0        2785    <none> (D) 
    sub_signed_fracs                95       1173         0        1173    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_5              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            156        838         0         838    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      67        224         0         224    <none> (D) 
  sign_determine                     8         47         0          47    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Jul 08 2020  05:07:00 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

            Instance             Cells  Cell Area  Net Area  Total Area  Wireload     
--------------------------------------------------------------------------------------
FPU_top_level                     6932      35594         0       35594    <none> (D) 
  mulStep1                        1297       9334         0        9334    <none> (D) 
    MUL                           1297       9334         0        9334    <none> (D) 
  sub_step3                       1703       6764         0        6764    <none> (D) 
    ROUND                         1234       5019         0        5019    <none> (D) 
      inc_add_140_35_8              84        269         0         269    <none> (D) 
    inc_add_104_30_4                92        294         0         294    <none> (D) 
    inc_add_101_30_3                92        294         0         294    <none> (D) 
    shift_left                      67        236         0         236    <none> (D) 
  substep1                         901       4059         0        4059    <none> (D) 
    shift_frac                     432       1916         0        1916    <none> (D) 
    cmp_exponents                  252       1176         0        1176    <none> (D) 
  add_step3                        879       3452         0        3452    <none> (D) 
    shift_left                     523       2046         0        2046    <none> (D) 
    ROUND                          112        372         0         372    <none> (D) 
      inc_add_57_53_6               88        282         0         282    <none> (D) 
    inc_add_63_30_1                 92        294         0         294    <none> (D) 
    SUB                             21        124         0         124    <none> (D) 
  sub_step2                        513       2785         0        2785    <none> (D) 
    sub_signed_fracs                95       1173         0        1173    <none> (D) 
      add_48_17                     29        471         0         471    <none> (D) 
      add_51_19                     27        464         0         464    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_complement           127        376         0         376    <none> (D) 
      inc_add_12_54_5              100        319         0         319    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  add_step2                        326       1728         0        1728    <none> (D) 
    add_signed_fracs                35        492         0         492    <none> (D) 
      add_22_16                     29        471         0         471    <none> (D) 
    change_to_signed2               89        380         0         380    <none> (D) 
    change_to_signed1               89        380         0         380    <none> (D) 
    change_to_unsigned              87        374         0         374    <none> (D) 
  addStep1                         336       1644         0        1644    <none> (D) 
    shift_frac_with_smaller_exp    178        732         0         732    <none> (D) 
    cmp_exponents                  102        501         0         501    <none> (D) 
  determine_frac_status            156        838         0         838    <none> (D) 
  mul_step2                         42        264         0         264    <none> (D) 
    add_EXPs                        41        257         0         257    <none> (D) 
  cmp_exponent                      67        224         0         224    <none> (D) 
  sign_determine                     8         47         0          47    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Oct 24 2020  03:13:22 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

             Instance              Cells  Cell Area  Net Area  Total Area  Wireload     
----------------------------------------------------------------------------------------
FPU_top_level                       6658      34685         0       34685    <none> (D) 
  mulStep1                          1343       8922         0        8922    <none> (D) 
    MUL                             1328       8764         0        8764    <none> (D) 
      mul_27_31                     1328       8764         0        8764    <none> (D) 
    add_38_40                          8        135         0         135    <none> (D) 
  sub_step3                         1730       6632         0        6632    <none> (D) 
    ROUND                           1209       4807         0        4807    <none> (D) 
      addinc_add_156_29_12            27        400         0         400    <none> (D) 
      inc_add_100_34_10               88        282         0         282    <none> (D) 
      final_adder_add_90_37           88        282         0         282    <none> (D) 
      inc_add_140_35_8                84        269         0         269    <none> (D) 
      dec_sub_104_34_7                53        194         0         194    <none> (D) 
      sub_101_21                      28        144         0         144    <none> (D) 
      inc_add_97_21_9                 36        106         0         106    <none> (D) 
      sub_185_21                      27         87         0          87    <none> (D) 
      dec_sub_149_21_11               26         85         0          85    <none> (D) 
      sub_165_21                      23         84         0          84    <none> (D) 
      sub_169_21                      23         76         0          76    <none> (D) 
      sub_177_21                      23         74         0          74    <none> (D) 
      sub_181_21                      20         64         0          64    <none> (D) 
      invert_csa_tree_g27             23         48         0          48    <none> (D) 
      csa_tree_sub_152_28_groupi       2          4         0           4    <none> (D) 
    inc_add_104_30_4                 118        348         0         348    <none> (D) 
    inc_add_101_30_3                 118        348         0         348    <none> (D) 
    shift_left                        94        311         0         311    <none> (D) 
    lt_102_31                         21         71         0          71    <none> (D) 
  add_step3                          861       3360         0        3360    <none> (D) 
    shift_left                       444       1822         0        1822    <none> (D) 
    ROUND                            113        377         0         377    <none> (D) 
      inc_add_57_53_6                 88        282         0         282    <none> (D) 
    inc_add_64_30_1                  118        348         0         348    <none> (D) 
    SUB                               28        144         0         144    <none> (D) 
      sub_17_30                       28        144         0         144    <none> (D) 
    inc_add_65_32_2                   36        106         0         106    <none> (D) 
    lt_71_31                          21         71         0          71    <none> (D) 
  sub_step2                          489       3179         0        3179    <none> (D) 
    sub_signed_fracs                  96       1183         0        1183    <none> (D) 
      add_48_17                       29        471         0         471    <none> (D) 
      add_51_19                       27        464         0         464    <none> (D) 
    change_to_signed2                 82        512         0         512    <none> (D) 
      minus_47_17                     53        317         0         317    <none> (D) 
    change_to_signed1                 81        509         0         509    <none> (D) 
      minus_47_17                     53        317         0         317    <none> (D) 
    change_to_unsigned                76        495         0         495    <none> (D) 
      minus_16_18                     51        311         0         311    <none> (D) 
    change_to_complement             127        376         0         376    <none> (D) 
      inc_add_12_54_5                100        319         0         319    <none> (D) 
  substep1                           623       2913         0        2913    <none> (D) 
    shift_frac                       375       1560         0        1560    <none> (D) 
    cmp_exponents                     87        584         0         584    <none> (D) 
      csa_tree_minus_36_11_groupi     30        221         0         221    <none> (D) 
      final_adder_sub_28_16           10        147         0         147    <none> (D) 
      csa_tree_sub_28_16              16         92         0          92    <none> (D) 
  addStep1                           518       2556         0        2556    <none> (D) 
    shift_frac_with_smaller_exp      375       1560         0        1560    <none> (D) 
    cmp_exponents                     87        585         0         585    <none> (D) 
      csa_tree_minus_36_11_groupi     30        221         0         221    <none> (D) 
      final_adder_sub_28_16           10        147         0         147    <none> (D) 
      csa_tree_sub_28_16              16         93         0          93    <none> (D) 
  add_step2                          301       2113         0        2113    <none> (D) 
    change_to_signed2                 82        512         0         512    <none> (D) 
      minus_47_17                     53        317         0         317    <none> (D) 
    change_to_signed1                 79        504         0         504    <none> (D) 
      minus_47_17                     53        317         0         317    <none> (D) 
    add_signed_fracs                  37        498         0         498    <none> (D) 
      add_22_16                       29        471         0         471    <none> (D) 
    change_to_unsigned                76        495         0         495    <none> (D) 
      minus_16_18                     51        311         0         311    <none> (D) 
  determine_frac_status               68        259         0         259    <none> (D) 
    sub_14_36                         68        259         0         259    <none> (D) 
  mul_step2                           42        255         0         255    <none> (D) 
    add_EXPs                          41        247         0         247    <none> (D) 
      csa_tree_sub_33_31_groupi       11        134         0         134    <none> (D) 
      csa_tree_add_30_23_groupi       18         74         0          74    <none> (D) 
      final_adder_sub_29_21            1          2         0           2    <none> (D) 
      final_adder_sub_28_21            1          2         0           2    <none> (D) 
  cmp_exponent                        43        159         0         159    <none> (D) 
    sub_28_16                         23         85         0          85    <none> (D) 
  sign_determine                       3         14         0          14    <none> (D) 

 (D) = wireload is default in technology library
============================================================
  Generated by:           Encounter(R) RTL Compiler RC14.28 - v14.20-s067_1
  Generated on:           Oct 24 2020  03:18:05 pm
  Module:                 FPU_top_level
  Technology library:     MITLL90_STDLIB_8T.tt1p2v25c 1.0
  Operating conditions:   PVT_1P2V_25C (balanced_tree)
  Wireload mode:          enclosed
  Area mode:              timing library
============================================================

             Instance              Cells  Cell Area  Net Area  Total Area  Wireload     
----------------------------------------------------------------------------------------
FPU_top_level                       6658      34685         0       34685    <none> (D) 
  mulStep1                          1343       8922         0        8922    <none> (D) 
    MUL                             1328       8764         0        8764    <none> (D) 
      mul_27_31                     1328       8764         0        8764    <none> (D) 
    add_38_40                          8        135         0         135    <none> (D) 
  sub_step3                         1730       6632         0        6632    <none> (D) 
    ROUND                           1209       4807         0        4807    <none> (D) 
      addinc_add_156_29_12            27        400         0         400    <none> (D) 
      inc_add_100_34_10               88        282         0         282    <none> (D) 
      final_adder_add_90_37           88        282         0         282    <none> (D) 
      inc_add_140_35_8                84        269         0         269    <none> (D) 
      dec_sub_104_34_7                53        194         0         194    <none> (D) 
      sub_101_21                      28        144         0         144    <none> (D) 
      inc_add_97_21_9                 36        106         0         106    <none> (D) 
      sub_185_21                      27         87         0          87    <none> (D) 
      dec_sub_149_21_11               26         85         0          85    <none> (D) 
      sub_165_21                      23         84         0          84    <none> (D) 
      sub_169_21                      23         76         0          76    <none> (D) 
      sub_177_21                      23         74         0          74    <none> (D) 
      sub_181_21                      20         64         0          64    <none> (D) 
      invert_csa_tree_g27             23         48         0          48    <none> (D) 
      csa_tree_sub_152_28_groupi       2          4         0           4    <none> (D) 
    inc_add_104_30_4                 118        348         0         348    <none> (D) 
    inc_add_101_30_3                 118        348         0         348    <none> (D) 
    shift_left                        94        311         0         311    <none> (D) 
    lt_102_31                         21         71         0          71    <none> (D) 
  add_step3                          861       3360         0        3360    <none> (D) 
    shift_left                       444       1822         0        1822    <none> (D) 
    ROUND                            113        377         0         377    <none> (D) 
      inc_add_57_53_6                 88        282         0         282    <none> (D) 
    inc_add_64_30_1                  118        348         0         348    <none> (D) 
    SUB                               28        144         0         144    <none> (D) 
      sub_17_30                       28        144         0         144    <none> (D) 
    inc_add_65_32_2                   36        106         0         106    <none> (D) 
    lt_71_31                          21         71         0          71    <none> (D) 
  sub_step2                          489       3179         0        3179    <none> (D) 
    sub_signed_fracs                  96       1183         0        1183    <none> (D) 
      add_48_17                       29        471         0         471    <none> (D) 
      add_51_19                       27        464         0         464    <none> (D) 
    change_to_signed2                 82        512         0         512    <none> (D) 
      minus_47_17                     53        317         0         317    <none> (D) 
    change_to_signed1                 81        509         0         509    <none> (D) 
      minus_47_17                     53        317         0         317    <none> (D) 
    change_to_unsigned                76        495         0         495    <none> (D) 
      minus_16_18                     51        311         0         311    <none> (D) 
    change_to_complement             127        376         0         376    <none> (D) 
      inc_add_12_54_5                100        319         0         319    <none> (D) 
  substep1                           623       2913         0        2913    <none> (D) 
    shift_frac                       375       1560         0        1560    <none> (D) 
    cmp_exponents                     87        584         0         584    <none> (D) 
      csa_tree_minus_36_11_groupi     30        221         0         221    <none> (D) 
      final_adder_sub_28_16           10        147         0         147    <none> (D) 
      csa_tree_sub_28_16              16         92         0          92    <none> (D) 
  addStep1                           518       2556         0        2556    <none> (D) 
    shift_frac_with_smaller_exp      375       1560         0        1560    <none> (D) 
    cmp_exponents                     87        585         0         585    <none> (D) 
      csa_tree_minus_36_11_groupi     30        221         0         221    <none> (D) 
      final_adder_sub_28_16           10        147         0         147    <none> (D) 
      csa_tree_sub_28_16              16         93         0          93    <none> (D) 
  add_step2                          301       2113         0        2113    <none> (D) 
    change_to_signed2                 82        512         0         512    <none> (D) 
      minus_47_17                     53        317         0         317    <none> (D) 
    change_to_signed1                 79        504         0         504    <none> (D) 
      minus_47_17                     53        317         0         317    <none> (D) 
    add_signed_fracs                  37        498         0         498    <none> (D) 
      add_22_16                       29        471         0         471    <none> (D) 
    change_to_unsigned                76        495         0         495    <none> (D) 
      minus_16_18                     51        311         0         311    <none> (D) 
  determine_frac_status               68        259         0         259    <none> (D) 
    sub_14_36                         68        259         0         259    <none> (D) 
  mul_step2                           42        255         0         255    <none> (D) 
    add_EXPs                          41        247         0         247    <none> (D) 
      csa_tree_sub_33_31_groupi       11        134         0         134    <none> (D) 
      csa_tree_add_30_23_groupi       18         74         0          74    <none> (D) 
      final_adder_sub_29_21            1          2         0           2    <none> (D) 
      final_adder_sub_28_21            1          2         0           2    <none> (D) 
  cmp_exponent                        43        159         0         159    <none> (D) 
    sub_28_16                         23         85         0          85    <none> (D) 
  sign_determine                       3         14         0          14    <none> (D) 

 (D) = wireload is default in technology library
