parent_name	,	V_21
of_clk_add_provider	,	F_15
clk_register	,	F_12
shift	,	V_9
clk_init_data	,	V_22
hw	,	V_11
u32	,	T_1
reg	,	V_12
of_clk_src_simple_get	,	V_30
socfpga_periph_clk	,	V_4
socfpga_periph_init	,	F_16
clk_mgr_base_addr	,	V_26
to_socfpga_periph_clk	,	F_2
periph_clk	,	V_18
val	,	V_6
div_reg	,	V_8
init	,	V_23
clk	,	V_17
__socfpga_periph_init	,	F_5
"reg"	,	L_1
"fixed-divider"	,	L_3
node	,	V_14
rc	,	V_24
clk_name	,	V_19
of_clk_get_parent_name	,	F_11
ops	,	V_16
name	,	V_20
of_property_read_string	,	F_10
GFP_KERNEL	,	V_25
"clock-output-names"	,	L_4
hwclk	,	V_2
kfree	,	F_14
flags	,	V_27
device_node	,	V_13
clk_periclk_recalc_rate	,	F_1
of_property_read_u32	,	F_6
parent_rate	,	V_3
fixed_div	,	V_7
of_property_read_u32_array	,	F_9
kzalloc	,	F_7
clk_hw	,	V_1
readl	,	F_3
socfpgaclk	,	V_5
periclk_ops	,	V_31
WARN_ON	,	F_8
"div-reg"	,	L_2
num_parents	,	V_29
clk_ops	,	V_15
parent_names	,	V_28
div_mask	,	F_4
width	,	V_10
__init	,	T_2
IS_ERR	,	F_13
