# 2.1 微細化の流れと背景

## ✅ ムーアの法則とは

1965年にIntel共同創業者のゴードン・ムーアが提唱した法則で、「集積回路上のトランジスタ数は18〜24か月ごとに約2倍になる」という経験則です。  
この法則は、半導体産業の進化の目標とされ、プロセスの微細化を推進する大きな原動力となってきました。

---

## ✅ 微細化の技術的利点

| 項目 | 微細化による効果 |
|------|------------------|
| トランジスタ密度 | 増加（同じ面積で多数搭載） |
| 動作速度 | 向上（配線長短縮、RC低減） |
| 消費電力 | 減少（低電圧駆動が可能に） |
| コスト | ウェハあたりのチップ数増加で単価低下 |

---

## ✅ プロセス世代とトレンド（代表世代）

| 世代 | 年代 | 最小線幅 | 主な特徴 |
|------|------|-----------|-----------|
| 0.5μm | 1995年頃 | 500nm | LOCOS, Al配線 |
| 0.35μm | 1997年頃 | 350nm | STI開始, WSiゲート |
| 0.25μm | 1999年頃 | 250nm | サリサイド導入 |
| 0.18μm | 2000年頃 | 180nm | STI, Coサリサイド |
| 0.13μm | 2002年頃 | 130nm | Cu配線, Low-k材 |
| 90nm～65nm | 2004〜2006年 | 90〜65nm | ストレイン導入 |
| 45nm〜22nm | 2008〜2012年 | FinFET導入へ |
| 7nm〜3nm | 2019年以降 | GAA（全周ゲート） |

※ 年代は目安で、企業・ファウンドリにより前後します。

---

## ✅ 電圧としきい値のスケーリング

微細化と同時に、回路の動作電圧（Vdd）やしきい値電圧（Vth）も縮小されてきました。

| プロセス世代 | 動作電圧（Vdd） | しきい値電圧（Vth） |
|---------------|------------------|------------------------|
| 0.35μm         | 3.3V             | ~0.7V                  |
| 0.18μm         | 1.8V             | ~0.4V                  |
| 65nm           | 1.2V             | ~0.3V                  |
| 28nm以下       | 1.0V未満         | ~0.2V以下              |

📌 電圧低下は消費電力低減に貢献しますが、リーク電流の課題が生まれます。

---

## ✅ なぜ微細化が限界に近づいたか？

- **物理限界**：酸化膜厚さが数nmになると、トンネル電流が発生
- **熱限界**：密度が高まり熱設計が困難に
- **設計複雑度**：デバイスのばらつき、レイアウト制約の増大
- **コスト上昇**：EUV導入などで設備投資額が急増

---

## ✅ 現在のトレンド：More than Moore へ

- 「微細化だけでなく、機能統合・異種集積・低消費電力設計」が重視される流れへ
- 例：3D IC、Chiplet、異種材料（III-V、2D材料）などの活用

---

## 📚 まとめ

- 微細化は性能向上とコスト低減をもたらしてきたが、物理的・経済的限界が見えてきている
- 今後は機能統合・最適アーキテクチャとの融合が重要

---

## 🔧 補足資料（今後追加予定）

- 微細化世代の断面図・トランジスタ構造図
- FinFET/GAAの比較図
