# Lab3-MAXI-and-Stream-interface-with-BRAM-in-verilog-in-FPGA  

所有的資料都需要下載並且放在同一個資料夾裡面
除了reference file   

reference file 包含所有執行這個project的背景知識

執行方式為  
將所有檔案放在同一個資料夾  
而後執行tb檔案即可  
