TimeQuest Timing Analyzer report for lab_11
Thu Jun 02 22:49:47 2022
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clock'
 13. Slow 1200mV 85C Model Hold: 'clock'
 14. Slow 1200mV 85C Model Minimum Pulse Width: 'clock'
 15. Setup Times
 16. Hold Times
 17. Clock to Output Times
 18. Minimum Clock to Output Times
 19. Output Enable Times
 20. Minimum Output Enable Times
 21. Output Disable Times
 22. Minimum Output Disable Times
 23. Slow 1200mV 85C Model Metastability Report
 24. Slow 1200mV 0C Model Fmax Summary
 25. Slow 1200mV 0C Model Setup Summary
 26. Slow 1200mV 0C Model Hold Summary
 27. Slow 1200mV 0C Model Recovery Summary
 28. Slow 1200mV 0C Model Removal Summary
 29. Slow 1200mV 0C Model Minimum Pulse Width Summary
 30. Slow 1200mV 0C Model Setup: 'clock'
 31. Slow 1200mV 0C Model Hold: 'clock'
 32. Slow 1200mV 0C Model Minimum Pulse Width: 'clock'
 33. Setup Times
 34. Hold Times
 35. Clock to Output Times
 36. Minimum Clock to Output Times
 37. Output Enable Times
 38. Minimum Output Enable Times
 39. Output Disable Times
 40. Minimum Output Disable Times
 41. Slow 1200mV 0C Model Metastability Report
 42. Fast 1200mV 0C Model Setup Summary
 43. Fast 1200mV 0C Model Hold Summary
 44. Fast 1200mV 0C Model Recovery Summary
 45. Fast 1200mV 0C Model Removal Summary
 46. Fast 1200mV 0C Model Minimum Pulse Width Summary
 47. Fast 1200mV 0C Model Setup: 'clock'
 48. Fast 1200mV 0C Model Hold: 'clock'
 49. Fast 1200mV 0C Model Minimum Pulse Width: 'clock'
 50. Setup Times
 51. Hold Times
 52. Clock to Output Times
 53. Minimum Clock to Output Times
 54. Output Enable Times
 55. Minimum Output Enable Times
 56. Output Disable Times
 57. Minimum Output Disable Times
 58. Fast 1200mV 0C Model Metastability Report
 59. Multicorner Timing Analysis Summary
 60. Setup Times
 61. Hold Times
 62. Clock to Output Times
 63. Minimum Clock to Output Times
 64. Board Trace Model Assignments
 65. Input Transition Times
 66. Signal Integrity Metrics (Slow 1200mv 0c Model)
 67. Signal Integrity Metrics (Slow 1200mv 85c Model)
 68. Signal Integrity Metrics (Fast 1200mv 0c Model)
 69. Setup Transfers
 70. Hold Transfers
 71. Report TCCS
 72. Report RSKM
 73. Unconstrained Paths
 74. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; lab_11                                             ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


+------------------------------------------+
; Parallel Compilation                     ;
+----------------------------+-------------+
; Processors                 ; Number      ;
+----------------------------+-------------+
; Number detected on machine ; 16          ;
; Maximum allowed            ; 16          ;
;                            ;             ;
; Average used               ; 1.00        ;
; Maximum used               ; 16          ;
;                            ;             ;
; Usage by Processor         ; % Time Used ;
;     Processor 1            ; 100.0%      ;
;     Processors 2-16        ; < 0.1%      ;
+----------------------------+-------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                            ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets   ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+
; clock      ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clock } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+-----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 287.52 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clock ; -2.478 ; -57.440            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+-------+--------------------+
; Clock ; Slack ; End Point TNS      ;
+-------+-------+--------------------+
; clock ; 0.213 ; 0.000              ;
+-------+-------+--------------------+


------------------------------------------
; Slow 1200mV 85C Model Recovery Summary ;
------------------------------------------
No paths to report.


-----------------------------------------
; Slow 1200mV 85C Model Removal Summary ;
-----------------------------------------
No paths to report.


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clock ; -3.000 ; -71.914                          ;
+-------+--------+----------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clock'                                                                                                                                                                                                                                                  ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.478 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.474      ;
; -2.473 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.469      ;
; -2.402 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.398      ;
; -2.399 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.395      ;
; -2.391 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.380      ;
; -2.372 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.368      ;
; -2.367 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.363      ;
; -2.340 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.336      ;
; -2.339 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.328      ;
; -2.338 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 3.335      ;
; -2.337 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.333      ;
; -2.334 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 3.249      ;
; -2.329 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.318      ;
; -2.329 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 3.244      ;
; -2.315 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.311      ;
; -2.306 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 3.214      ;
; -2.278 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.274      ;
; -2.267 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.256      ;
; -2.264 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 3.261      ;
; -2.233 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.222      ;
; -2.230 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 3.145      ;
; -2.214 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 3.210      ;
; -2.203 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.192      ;
; -2.194 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 3.110      ;
; -2.151 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.140      ;
; -2.141 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.130      ;
; -2.140 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.129      ;
; -2.118 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 3.026      ;
; -2.088 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.077      ;
; -2.079 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.068      ;
; -2.078 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.067      ;
; -2.055 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.963      ;
; -2.045 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 3.034      ;
; -1.955 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 2.951      ;
; -1.887 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 2.876      ;
; -1.883 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 2.879      ;
; -1.882 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 2.871      ;
; -1.842 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.839      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.616      ;
; -1.742 ; A[0]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 2.657      ;
; -1.739 ; A[0]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 2.654      ;
; -1.731 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.639      ;
; -1.726 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.001      ; 2.722      ;
; -1.688 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 2.677      ;
; -1.669 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.666      ;
; -1.655 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.571      ;
; -1.655 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 2.570      ;
; -1.631 ; A[2]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 2.546      ;
; -1.628 ; A[2]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 2.543      ;
; -1.620 ; A[2]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.528      ;
; -1.618 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 2.533      ;
; -1.613 ; A[1]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 2.528      ;
; -1.604 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.520      ;
; -1.600 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 2.589      ;
; -1.543 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.451      ;
; -1.524 ; A[4]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.080     ; 2.439      ;
; -1.513 ; A[4]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.421      ;
; -1.505 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.413      ;
; -1.480 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.388      ;
; -1.478 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.394      ;
; -1.477 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.006     ; 2.466      ;
; -1.432 ; A[2]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.340      ;
; -1.428 ; state.s_start                                                                                               ; memory_address[4]                                                                        ; clock        ; clock       ; 1.000        ; -0.068     ; 2.355      ;
; -1.428 ; state.s_start                                                                                               ; memory_address[3]                                                                        ; clock        ; clock       ; 1.000        ; -0.068     ; 2.355      ;
; -1.428 ; state.s_start                                                                                               ; memory_address[2]                                                                        ; clock        ; clock       ; 1.000        ; -0.068     ; 2.355      ;
; -1.428 ; state.s_start                                                                                               ; memory_address[1]                                                                        ; clock        ; clock       ; 1.000        ; -0.068     ; 2.355      ;
; -1.428 ; state.s_start                                                                                               ; memory_address[0]                                                                        ; clock        ; clock       ; 1.000        ; -0.068     ; 2.355      ;
; -1.374 ; A[3]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.072     ; 2.297      ;
; -1.369 ; A[3]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.072     ; 2.292      ;
; -1.369 ; A[2]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.277      ;
; -1.356 ; state.s_load                                                                                                ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.280      ; 2.631      ;
; -1.325 ; A[4]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.233      ;
; -1.317 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.225      ;
; -1.310 ; IR[7]                                                                                                       ; state.s_halt                                                                             ; clock        ; clock       ; 1.000        ; -0.396     ; 1.909      ;
; -1.290 ; IR[7]                                                                                                       ; state.s_input                                                                            ; clock        ; clock       ; 1.000        ; -0.396     ; 1.889      ;
; -1.268 ; A[3]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.079     ; 2.184      ;
; -1.255 ; A[5]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.072     ; 2.178      ;
; -1.254 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.162      ;
; -1.238 ; state.s_load                                                                                                ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.280      ; 2.513      ;
; -1.198 ; A[6]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.087     ; 2.106      ;
; -1.174 ; IR[6]                                                                                                       ; state.s_halt                                                                             ; clock        ; clock       ; 1.000        ; -0.396     ; 1.773      ;
; -1.172 ; IR[6]                                                                                                       ; state.s_input                                                                            ; clock        ; clock       ; 1.000        ; -0.396     ; 1.771      ;
; -1.168 ; state.s_load                                                                                                ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.279      ; 2.442      ;
; -1.166 ; state.s_load                                                                                                ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.279      ; 2.440      ;
; -1.163 ; state.s_load                                                                                                ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.272      ; 2.430      ;
; -1.158 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.272      ; 2.425      ;
; -1.157 ; state.s_input                                                                                               ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.272      ; 2.424      ;
; -1.148 ; state.s_load                                                                                                ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.272      ; 2.415      ;
; -1.131 ; state.s_input                                                                                               ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.272      ; 2.398      ;
; -1.127 ; state.s_input                                                                                               ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.280      ; 2.402      ;
; -1.120 ; state.s_input                                                                                               ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.280      ; 2.395      ;
; -1.119 ; state.s_input                                                                                               ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.279      ; 2.393      ;
; -1.118 ; state.s_input                                                                                               ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.279      ; 2.392      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clock'                                                                                                                                                                                                                                                        ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.213 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.379      ; 0.779      ;
; 0.216 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.379      ; 0.782      ;
; 0.217 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.379      ; 0.783      ;
; 0.248 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.379      ; 0.814      ;
; 0.288 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.379      ; 0.854      ;
; 0.340 ; A[1]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.080      ; 0.577      ;
; 0.341 ; A[5]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 0.577      ;
; 0.341 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 0.577      ;
; 0.355 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; En                                                                                       ; En                                                                                                                ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; state.s_input                                                                            ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 0.577      ;
; 0.355 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.079      ; 0.591      ;
; 0.356 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.592      ;
; 0.377 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.599      ;
; 0.378 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.378 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.599      ;
; 0.379 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.600      ;
; 0.382 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.079      ; 0.618      ;
; 0.392 ; state.s_start                                                                            ; En                                                                                                                ; clock        ; clock       ; 0.000        ; 0.065      ; 0.614      ;
; 0.452 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.376      ; 1.015      ;
; 0.486 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.707      ;
; 0.488 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.064      ; 0.709      ;
; 0.509 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.087      ; 0.753      ;
; 0.524 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.065      ; 0.746      ;
; 0.526 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.066      ; 0.749      ;
; 0.530 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.079      ; 0.766      ;
; 0.554 ; IR[7]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.106      ; 0.817      ;
; 0.557 ; IR[5]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.106      ; 0.820      ;
; 0.561 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.782      ;
; 0.562 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.783      ;
; 0.562 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.784      ;
; 0.563 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.784      ;
; 0.563 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.784      ;
; 0.565 ; state.s_output                                                                           ; En                                                                                                                ; clock        ; clock       ; 0.000        ; 0.065      ; 0.787      ;
; 0.584 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 0.805      ;
; 0.592 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.424      ; 1.173      ;
; 0.602 ; IR[6]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.106      ; 0.865      ;
; 0.661 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.884      ;
; 0.665 ; A[2]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 0.901      ;
; 0.670 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.071      ; 0.898      ;
; 0.676 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.899      ;
; 0.676 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.036      ; 0.899      ;
; 0.681 ; state.s_jpos                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 0.903      ;
; 0.692 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.043      ; 0.922      ;
; 0.694 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.916      ;
; 0.701 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.923      ;
; 0.709 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.043      ; 0.939      ;
; 0.711 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.043      ; 0.941      ;
; 0.777 ; A[7]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 1.013      ;
; 0.835 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.056      ;
; 0.836 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.057      ;
; 0.850 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.071      ;
; 0.851 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.072      ;
; 0.852 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.073      ;
; 0.853 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.074      ;
; 0.857 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2] ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.117      ; 1.131      ;
; 0.863 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0] ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.117      ; 1.137      ;
; 0.875 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3] ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.117      ; 1.149      ;
; 0.880 ; state.s_dec                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.102      ;
; 0.887 ; A[4]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.080      ; 1.124      ;
; 0.902 ; state.s_output                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.124      ;
; 0.907 ; state.s_input                                                                            ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.129      ;
; 0.942 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6] ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.144      ; 1.243      ;
; 0.942 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4] ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.144      ; 1.243      ;
; 0.945 ; PC[1]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.166      ;
; 0.947 ; PC[1]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.168      ;
; 0.950 ; state.s_fetch                                                                            ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.052      ; 1.159      ;
; 0.950 ; state.s_fetch                                                                            ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.052      ; 1.159      ;
; 0.950 ; state.s_fetch                                                                            ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.052      ; 1.159      ;
; 0.963 ; PC[0]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.184      ;
; 0.965 ; PC[0]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.064      ; 1.186      ;
; 0.974 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4] ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.116      ; 1.247      ;
; 0.990 ; IR[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.258     ; 0.889      ;
; 0.993 ; IR[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.258     ; 0.892      ;
; 1.002 ; state.s_input                                                                            ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.424      ; 1.583      ;
; 1.005 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6] ; IR[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.116      ; 1.278      ;
; 1.006 ; state.s_input                                                                            ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.424      ; 1.587      ;
; 1.019 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.241      ;
; 1.023 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7] ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.116      ; 1.296      ;
; 1.026 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.284     ; 0.899      ;
; 1.026 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.284     ; 0.899      ;
; 1.028 ; state.s_load                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.065      ; 1.250      ;
; 1.030 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5] ; IR[5]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.116      ; 1.303      ;
; 1.033 ; IR[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.257     ; 0.933      ;
; 1.036 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1] ; IR[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.116      ; 1.309      ;
; 1.037 ; IR[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.258     ; 0.936      ;
; 1.038 ; IR[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.258     ; 0.937      ;
; 1.051 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2] ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.144      ; 1.352      ;
; 1.060 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0] ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.144      ; 1.361      ;
; 1.062 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7] ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.136      ; 1.355      ;
; 1.093 ; state.s_input                                                                            ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.424      ; 1.674      ;
; 1.097 ; state.s_input                                                                            ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.424      ; 1.678      ;
; 1.102 ; state.s_dec                                                                              ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.424      ; 1.683      ;
; 1.110 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.284     ; 0.983      ;
; 1.111 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.284     ; 0.984      ;
; 1.129 ; state.s_dec                                                                              ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.416      ; 1.702      ;
; 1.130 ; IR[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.258     ; 1.029      ;
; 1.132 ; state.s_dec                                                                              ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.416      ; 1.705      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clock'                                                                                                                                                ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; En                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_output                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.100  ; 0.330        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.100  ; 0.330        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.100  ; 0.330        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                          ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                          ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                          ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                          ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                          ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                          ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                          ;
; 0.104  ; 0.334        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7]                          ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start2                                                                                                    ;
; 0.184  ; 0.368        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start3                                                                                                    ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; 0.185  ; 0.369        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; 0.187  ; 0.371        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; 0.198  ; 0.382        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; 0.199  ; 0.383        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; En                                                                                                                ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; halt~reg0                                                                                                         ;
; 0.207  ; 0.391        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; enter     ; clock      ; 2.107  ; 2.537 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.689  ; 2.164 ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.074 ; 0.103 ; Rise       ; clock           ;
;  input[1] ; clock      ; -0.100 ; 0.089 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.407  ; 1.857 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.656  ; 2.130 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.689  ; 2.164 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.572  ; 2.035 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.609  ; 2.087 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.504  ; 1.929 ; Rise       ; clock           ;
; reset     ; clock      ; 1.253  ; 1.325 ; Rise       ; clock           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.534 ; -1.926 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.441  ; 0.270  ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.426  ; 0.270  ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.441  ; 0.264  ; Rise       ; clock           ;
;  input[2] ; clock      ; -0.988 ; -1.405 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.242 ; -1.686 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.268 ; -1.720 ; Rise       ; clock           ;
;  input[5] ; clock      ; -1.161 ; -1.595 ; Rise       ; clock           ;
;  input[6] ; clock      ; -1.196 ; -1.648 ; Rise       ; clock           ;
;  input[7] ; clock      ; -1.083 ; -1.496 ; Rise       ; clock           ;
; reset     ; clock      ; -0.442 ; -0.517 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.685 ; 5.624 ; Rise       ; clock           ;
; output[*]  ; clock      ; 6.575 ; 6.526 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.454 ; 6.412 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.448 ; 6.414 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.210 ; 6.162 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.575 ; 6.526 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.210 ; 6.151 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.494 ; 6.438 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.238 ; 6.198 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.183 ; 6.119 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.503 ; 5.440 ; Rise       ; clock           ;
; output[*]  ; clock      ; 5.986 ; 5.920 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.242 ; 6.199 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.235 ; 6.200 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.007 ; 5.959 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.362 ; 6.311 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.011 ; 5.950 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.284 ; 6.226 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.034 ; 5.992 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.986 ; 5.920 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.941 ; 5.784 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.236 ; 6.114 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.236 ; 6.114 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.488 ; 6.366 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.941 ; 5.784 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.265 ; 6.108 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.941 ; 5.784 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.488 ; 6.366 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.265 ; 6.108 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.705 ; 5.548 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.022 ; 5.900 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.022 ; 5.900 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.264 ; 6.142 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.705 ; 5.548 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.015 ; 5.858 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.705 ; 5.548 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.264 ; 6.142 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.015 ; 5.858 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 5.831     ; 5.988     ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.152     ; 6.274     ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.152     ; 6.274     ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.399     ; 6.521     ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.831     ; 5.988     ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.161     ; 6.318     ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.831     ; 5.988     ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.399     ; 6.521     ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.161     ; 6.318     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 5.592     ; 5.749     ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.937     ; 6.059     ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.937     ; 6.059     ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.174     ; 6.296     ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.592     ; 5.749     ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.909     ; 6.066     ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.592     ; 5.749     ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.174     ; 6.296     ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.909     ; 6.066     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 322.68 MHz ; 250.0 MHz       ; clock      ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -2.099 ; -47.027           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.219 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Slow 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Slow 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -71.914                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.099 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 3.103      ;
; -2.083 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 3.087      ;
; -2.026 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 3.030      ;
; -2.021 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 3.018      ;
; -2.020 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 3.024      ;
; -2.008 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 3.012      ;
; -1.992 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 2.996      ;
; -1.980 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.904      ;
; -1.972 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.010      ; 2.977      ;
; -1.971 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 2.975      ;
; -1.966 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.963      ;
; -1.965 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 2.969      ;
; -1.964 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.888      ;
; -1.960 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 2.964      ;
; -1.955 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.952      ;
; -1.943 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.860      ;
; -1.936 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 2.940      ;
; -1.926 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.923      ;
; -1.910 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.010      ; 2.915      ;
; -1.882 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.806      ;
; -1.874 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 2.878      ;
; -1.864 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.861      ;
; -1.853 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 2.778      ;
; -1.843 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.840      ;
; -1.806 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.803      ;
; -1.788 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.785      ;
; -1.777 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.774      ;
; -1.765 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.682      ;
; -1.751 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.748      ;
; -1.748 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.745      ;
; -1.730 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.727      ;
; -1.728 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.645      ;
; -1.686 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.683      ;
; -1.635 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 2.639      ;
; -1.582 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 2.586      ;
; -1.569 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.566      ;
; -1.552 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.549      ;
; -1.528 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.010      ; 2.533      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.484 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.069     ; 2.353      ;
; -1.433 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.009      ; 2.437      ;
; -1.424 ; A[0]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.348      ;
; -1.419 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.336      ;
; -1.418 ; A[0]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.342      ;
; -1.415 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.412      ;
; -1.412 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 2.337      ;
; -1.388 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.010      ; 2.393      ;
; -1.358 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.282      ;
; -1.355 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.279      ;
; -1.339 ; A[1]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.263      ;
; -1.333 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.330      ;
; -1.329 ; A[2]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.253      ;
; -1.324 ; A[2]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.241      ;
; -1.323 ; A[2]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.247      ;
; -1.308 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 2.233      ;
; -1.241 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.158      ;
; -1.235 ; A[4]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.152      ;
; -1.234 ; A[4]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 2.158      ;
; -1.230 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.147      ;
; -1.228 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.070     ; 2.153      ;
; -1.208 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.002      ; 2.205      ;
; -1.204 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.121      ;
; -1.193 ; state.s_start                                                                                               ; memory_address[4]                                                                        ; clock        ; clock       ; 1.000        ; -0.061     ; 2.127      ;
; -1.193 ; state.s_start                                                                                               ; memory_address[3]                                                                        ; clock        ; clock       ; 1.000        ; -0.061     ; 2.127      ;
; -1.193 ; state.s_start                                                                                               ; memory_address[2]                                                                        ; clock        ; clock       ; 1.000        ; -0.061     ; 2.127      ;
; -1.193 ; state.s_start                                                                                               ; memory_address[1]                                                                        ; clock        ; clock       ; 1.000        ; -0.061     ; 2.127      ;
; -1.193 ; state.s_start                                                                                               ; memory_address[0]                                                                        ; clock        ; clock       ; 1.000        ; -0.061     ; 2.127      ;
; -1.146 ; A[2]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.063      ;
; -1.135 ; A[3]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.066      ;
; -1.119 ; A[3]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 2.050      ;
; -1.109 ; A[2]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 2.026      ;
; -1.092 ; state.s_load                                                                                                ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.258      ; 2.345      ;
; -1.062 ; IR[7]                                                                                                       ; state.s_halt                                                                             ; clock        ; clock       ; 1.000        ; -0.359     ; 1.698      ;
; -1.057 ; A[4]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 1.974      ;
; -1.052 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 1.969      ;
; -1.044 ; IR[7]                                                                                                       ; state.s_input                                                                            ; clock        ; clock       ; 1.000        ; -0.359     ; 1.680      ;
; -1.032 ; A[5]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.064     ; 1.963      ;
; -1.019 ; A[3]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 1.943      ;
; -1.015 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 1.932      ;
; -0.998 ; state.s_load                                                                                                ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.258      ; 2.251      ;
; -0.947 ; IR[6]                                                                                                       ; state.s_input                                                                            ; clock        ; clock       ; 1.000        ; -0.359     ; 1.583      ;
; -0.944 ; A[6]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.078     ; 1.861      ;
; -0.934 ; IR[6]                                                                                                       ; state.s_halt                                                                             ; clock        ; clock       ; 1.000        ; -0.359     ; 1.570      ;
; -0.924 ; state.s_load                                                                                                ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.257      ; 2.176      ;
; -0.921 ; state.s_load                                                                                                ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.257      ; 2.173      ;
; -0.920 ; state.s_load                                                                                                ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.250      ; 2.165      ;
; -0.917 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.250      ; 2.162      ;
; -0.917 ; state.s_input                                                                                               ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.250      ; 2.162      ;
; -0.909 ; state.s_load                                                                                                ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.250      ; 2.154      ;
; -0.896 ; state.s_input                                                                                               ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.258      ; 2.149      ;
; -0.892 ; state.s_input                                                                                               ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.250      ; 2.137      ;
; -0.889 ; A[4]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 1.813      ;
; -0.887 ; A[1]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.071     ; 1.811      ;
; -0.884 ; state.s_input                                                                                               ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.257      ; 2.136      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.219 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.339      ; 0.727      ;
; 0.221 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.339      ; 0.729      ;
; 0.222 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.339      ; 0.730      ;
; 0.252 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.339      ; 0.760      ;
; 0.285 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.339      ; 0.793      ;
; 0.296 ; A[5]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 0.511      ;
; 0.296 ; A[1]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 0.511      ;
; 0.309 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; En                                                                                       ; En                                                                                                                ; clock        ; clock       ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 0.511      ;
; 0.309 ; state.s_input                                                                            ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.058      ; 0.511      ;
; 0.310 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.057      ; 0.511      ;
; 0.322 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.070      ; 0.536      ;
; 0.322 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.536      ;
; 0.335 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 0.537      ;
; 0.342 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.342 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.543      ;
; 0.343 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.544      ;
; 0.346 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.070      ; 0.560      ;
; 0.354 ; state.s_start                                                                            ; En                                                                                                                ; clock        ; clock       ; 0.000        ; 0.058      ; 0.556      ;
; 0.406 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.336      ; 0.911      ;
; 0.440 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.641      ;
; 0.442 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.057      ; 0.643      ;
; 0.470 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.078      ; 0.692      ;
; 0.474 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.058      ; 0.676      ;
; 0.479 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.070      ; 0.693      ;
; 0.487 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.058      ; 0.689      ;
; 0.497 ; IR[7]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.096      ; 0.737      ;
; 0.499 ; IR[5]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.096      ; 0.739      ;
; 0.507 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.708      ;
; 0.507 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.058      ; 0.709      ;
; 0.508 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.709      ;
; 0.509 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.710      ;
; 0.510 ; state.s_output                                                                           ; En                                                                                                                ; clock        ; clock       ; 0.000        ; 0.058      ; 0.712      ;
; 0.525 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.726      ;
; 0.535 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.386      ; 1.065      ;
; 0.550 ; IR[6]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.096      ; 0.790      ;
; 0.597 ; A[2]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.070      ; 0.811      ;
; 0.611 ; state.s_jpos                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.058      ; 0.813      ;
; 0.615 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.063      ; 0.822      ;
; 0.627 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.025      ; 0.821      ;
; 0.640 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.025      ; 0.834      ;
; 0.641 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.025      ; 0.835      ;
; 0.656 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.032      ; 0.857      ;
; 0.658 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.024      ; 0.851      ;
; 0.664 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.024      ; 0.857      ;
; 0.671 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.032      ; 0.872      ;
; 0.673 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.032      ; 0.874      ;
; 0.698 ; A[7]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 0.913      ;
; 0.752 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.953      ;
; 0.752 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.953      ;
; 0.758 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.959      ;
; 0.758 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.959      ;
; 0.765 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.966      ;
; 0.765 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 0.966      ;
; 0.776 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2] ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.116      ; 1.036      ;
; 0.781 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0] ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.116      ; 1.041      ;
; 0.792 ; state.s_dec                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.058      ; 0.994      ;
; 0.794 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3] ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.116      ; 1.054      ;
; 0.797 ; A[4]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.071      ; 1.012      ;
; 0.810 ; state.s_output                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.058      ; 1.012      ;
; 0.817 ; state.s_input                                                                            ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.058      ; 1.019      ;
; 0.841 ; PC[1]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.042      ;
; 0.845 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4] ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.142      ; 1.131      ;
; 0.848 ; PC[1]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.049      ;
; 0.851 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6] ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.142      ; 1.137      ;
; 0.854 ; PC[0]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.055      ;
; 0.861 ; state.s_fetch                                                                            ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.044      ; 1.049      ;
; 0.861 ; state.s_fetch                                                                            ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.044      ; 1.049      ;
; 0.861 ; state.s_fetch                                                                            ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.044      ; 1.049      ;
; 0.861 ; PC[0]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.057      ; 1.062      ;
; 0.877 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4] ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.115      ; 1.136      ;
; 0.904 ; IR[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.236     ; 0.812      ;
; 0.904 ; state.s_input                                                                            ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.386      ; 1.434      ;
; 0.906 ; IR[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.236     ; 0.814      ;
; 0.908 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6] ; IR[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.115      ; 1.167      ;
; 0.910 ; state.s_input                                                                            ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.386      ; 1.440      ;
; 0.917 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.058      ; 1.119      ;
; 0.925 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5] ; IR[5]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.115      ; 1.184      ;
; 0.925 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7] ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.115      ; 1.184      ;
; 0.926 ; state.s_load                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.058      ; 1.128      ;
; 0.928 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.262     ; 0.810      ;
; 0.929 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.262     ; 0.811      ;
; 0.930 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1] ; IR[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.115      ; 1.189      ;
; 0.946 ; IR[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.236     ; 0.854      ;
; 0.946 ; IR[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.236     ; 0.854      ;
; 0.947 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2] ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.142      ; 1.233      ;
; 0.951 ; IR[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.236     ; 0.859      ;
; 0.955 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0] ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.142      ; 1.241      ;
; 0.957 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7] ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.135      ; 1.236      ;
; 0.975 ; state.s_input                                                                            ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.386      ; 1.505      ;
; 0.976 ; state.s_dec                                                                              ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.386      ; 1.506      ;
; 0.978 ; state.s_input                                                                            ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.386      ; 1.508      ;
; 0.997 ; state.s_dec                                                                              ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.379      ; 1.520      ;
; 1.004 ; state.s_dec                                                                              ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.379      ; 1.527      ;
; 1.009 ; state.s_dec                                                                              ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.379      ; 1.532      ;
; 1.014 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.262     ; 0.896      ;
; 1.014 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.262     ; 0.896      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7]                          ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -2.174 ; 1.000        ; 3.174          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; En                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_output                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; 0.103  ; 0.333        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; 0.103  ; 0.333        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg       ;
; 0.105  ; 0.335        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                          ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                          ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                          ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                          ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                          ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                          ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                          ;
; 0.107  ; 0.337        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7]                          ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start2                                                                                                    ;
; 0.203  ; 0.387        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start3                                                                                                    ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; 0.204  ; 0.388        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; En                                                                                                                ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_dec                                                                                                       ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_halt                                                                                                      ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_input                                                                                                     ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; 0.209  ; 0.393        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_load                                                                                                      ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; enter     ; clock      ; 1.800  ; 2.150 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.423  ; 1.799 ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.061 ; 0.128 ; Rise       ; clock           ;
;  input[1] ; clock      ; -0.086 ; 0.105 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.165  ; 1.524 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.410  ; 1.769 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.423  ; 1.799 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.328  ; 1.685 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.365  ; 1.732 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.250  ; 1.599 ; Rise       ; clock           ;
; reset     ; clock      ; 1.144  ; 1.265 ; Rise       ; clock           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -1.290 ; -1.605 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.393  ; 0.210  ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.379  ; 0.206  ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.393  ; 0.210  ; Rise       ; clock           ;
;  input[2] ; clock      ; -0.792 ; -1.127 ; Rise       ; clock           ;
;  input[3] ; clock      ; -1.038 ; -1.380 ; Rise       ; clock           ;
;  input[4] ; clock      ; -1.049 ; -1.410 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.959 ; -1.299 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.995 ; -1.347 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.875 ; -1.211 ; Rise       ; clock           ;
; reset     ; clock      ; -0.415 ; -0.517 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.068 ; 5.014 ; Rise       ; clock           ;
; output[*]  ; clock      ; 5.918 ; 5.835 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.798 ; 5.711 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.793 ; 5.714 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.574 ; 5.487 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.918 ; 5.835 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.578 ; 5.492 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.846 ; 5.753 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.600 ; 5.520 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.553 ; 5.465 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 4.904 ; 4.849 ; Rise       ; clock           ;
; output[*]  ; clock      ; 5.374 ; 5.285 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.610 ; 5.523 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.604 ; 5.524 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.395 ; 5.308 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.724 ; 5.640 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.398 ; 5.311 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.654 ; 5.561 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.418 ; 5.338 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.374 ; 5.285 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.327 ; 5.167 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.593 ; 5.457 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.593 ; 5.457 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.822 ; 5.686 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.327 ; 5.167 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.620 ; 5.460 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.327 ; 5.167 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.822 ; 5.686 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.620 ; 5.460 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 5.105 ; 4.945 ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.396 ; 5.260 ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.396 ; 5.260 ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.616 ; 5.480 ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.105 ; 4.945 ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.387 ; 5.227 ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.105 ; 4.945 ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.616 ; 5.480 ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.387 ; 5.227 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 5.190     ; 5.350     ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.470     ; 5.606     ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.470     ; 5.606     ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.690     ; 5.826     ; Rise       ; clock           ;
;  output[3] ; clock      ; 5.190     ; 5.350     ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.494     ; 5.654     ; Rise       ; clock           ;
;  output[5] ; clock      ; 5.190     ; 5.350     ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.690     ; 5.826     ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.494     ; 5.654     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 4.967     ; 5.127     ; Rise       ; clock           ;
;  output[0] ; clock      ; 5.272     ; 5.408     ; Rise       ; clock           ;
;  output[1] ; clock      ; 5.272     ; 5.408     ; Rise       ; clock           ;
;  output[2] ; clock      ; 5.483     ; 5.619     ; Rise       ; clock           ;
;  output[3] ; clock      ; 4.967     ; 5.127     ; Rise       ; clock           ;
;  output[4] ; clock      ; 5.259     ; 5.419     ; Rise       ; clock           ;
;  output[5] ; clock      ; 4.967     ; 5.127     ; Rise       ; clock           ;
;  output[6] ; clock      ; 5.483     ; 5.619     ; Rise       ; clock           ;
;  output[7] ; clock      ; 5.259     ; 5.419     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clock ; -1.021 ; -13.952           ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+-------+-------------------+
; Clock ; Slack ; End Point TNS     ;
+-------+-------+-------------------+
; clock ; 0.094 ; 0.000             ;
+-------+-------+-------------------+


-----------------------------------------
; Fast 1200mV 0C Model Recovery Summary ;
-----------------------------------------
No paths to report.


----------------------------------------
; Fast 1200mV 0C Model Removal Summary ;
----------------------------------------
No paths to report.


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clock ; -3.000 ; -62.089                         ;
+-------+--------+---------------------------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clock'                                                                                                                                                                                                                                                   ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                                                                                                   ; To Node                                                                                  ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; -1.021 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.998      ;
; -1.013 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.990      ;
; -0.956 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.933      ;
; -0.953 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.930      ;
; -0.948 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.925      ;
; -0.945 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.922      ;
; -0.940 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.912      ;
; -0.932 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.009     ; 1.910      ;
; -0.932 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.904      ;
; -0.918 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.895      ;
; -0.910 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.887      ;
; -0.897 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.869      ;
; -0.894 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.871      ;
; -0.888 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.865      ;
; -0.875 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.847      ;
; -0.874 ; state.s_add                                                                                                 ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.816      ;
; -0.866 ; state.s_add                                                                                                 ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.808      ;
; -0.864 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.841      ;
; -0.864 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.009     ; 1.842      ;
; -0.855 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.827      ;
; -0.841 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.813      ;
; -0.833 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.805      ;
; -0.831 ; state.s_add                                                                                                 ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.050     ; 1.768      ;
; -0.801 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.773      ;
; -0.798 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.770      ;
; -0.793 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.765      ;
; -0.787 ; state.s_add                                                                                                 ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.729      ;
; -0.785 ; state.s_add                                                                                                 ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.728      ;
; -0.776 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.748      ;
; -0.758 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.730      ;
; -0.756 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.728      ;
; -0.732 ; state.s_add                                                                                                 ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.050     ; 1.669      ;
; -0.718 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                    ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.695      ;
; -0.692 ; state.s_add                                                                                                 ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.050     ; 1.629      ;
; -0.684 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.656      ;
; -0.657 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                    ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.634      ;
; -0.655 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                    ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.009     ; 1.633      ;
; -0.643 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.615      ;
; -0.595 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                    ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.010     ; 1.572      ;
; -0.562 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                    ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.009     ; 1.540      ;
; -0.554 ; A[0]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.046     ; 1.495      ;
; -0.546 ; A[0]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.046     ; 1.487      ;
; -0.543 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                    ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.515      ;
; -0.533 ; A[0]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.051     ; 1.469      ;
; -0.515 ; state.s_add                                                                                                 ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.458      ;
; -0.496 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                    ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.468      ;
; -0.489 ; A[0]                                                                                                        ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; -0.046     ; 1.430      ;
; -0.488 ; A[2]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.046     ; 1.429      ;
; -0.480 ; A[2]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.046     ; 1.421      ;
; -0.467 ; A[2]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.051     ; 1.403      ;
; -0.465 ; A[0]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.407      ;
; -0.461 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7]                    ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.015     ; 1.433      ;
; -0.450 ; A[1]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.392      ;
; -0.442 ; A[1]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.384      ;
; -0.434 ; A[0]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.051     ; 1.370      ;
; -0.422 ; A[4]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.364      ;
; -0.401 ; A[4]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.050     ; 1.338      ;
; -0.397 ; A[1]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.050     ; 1.334      ;
; -0.394 ; A[0]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.051     ; 1.330      ;
; -0.380 ; state.s_start                                                                                               ; memory_address[4]                                                                        ; clock        ; clock       ; 1.000        ; -0.039     ; 1.328      ;
; -0.380 ; state.s_start                                                                                               ; memory_address[3]                                                                        ; clock        ; clock       ; 1.000        ; -0.039     ; 1.328      ;
; -0.380 ; state.s_start                                                                                               ; memory_address[2]                                                                        ; clock        ; clock       ; 1.000        ; -0.039     ; 1.328      ;
; -0.380 ; state.s_start                                                                                               ; memory_address[1]                                                                        ; clock        ; clock       ; 1.000        ; -0.039     ; 1.328      ;
; -0.380 ; state.s_start                                                                                               ; memory_address[0]                                                                        ; clock        ; clock       ; 1.000        ; -0.039     ; 1.328      ;
; -0.368 ; A[2]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.051     ; 1.304      ;
; -0.362 ; state.s_load                                                                                                ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.153      ; 1.502      ;
; -0.361 ; A[1]                                                                                                        ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; -0.044     ; 1.304      ;
; -0.335 ; IR[7]                                                                                                       ; state.s_halt                                                                             ; clock        ; clock       ; 1.000        ; -0.221     ; 1.101      ;
; -0.328 ; A[2]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.051     ; 1.264      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.324 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0] ; clock        ; clock       ; 1.000        ; -0.047     ; 1.232      ;
; -0.318 ; IR[7]                                                                                                       ; state.s_input                                                                            ; clock        ; clock       ; 1.000        ; -0.221     ; 1.084      ;
; -0.318 ; A[3]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.265      ;
; -0.310 ; A[3]                                                                                                        ; A[4]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.257      ;
; -0.302 ; A[4]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.050     ; 1.239      ;
; -0.298 ; A[1]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.050     ; 1.235      ;
; -0.298 ; state.s_load                                                                                                ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.153      ; 1.438      ;
; -0.259 ; A[3]                                                                                                        ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; -0.045     ; 1.201      ;
; -0.258 ; A[1]                                                                                                        ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; -0.050     ; 1.195      ;
; -0.254 ; state.s_load                                                                                                ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.152      ; 1.393      ;
; -0.253 ; IR[6]                                                                                                       ; state.s_halt                                                                             ; clock        ; clock       ; 1.000        ; -0.221     ; 1.019      ;
; -0.251 ; state.s_load                                                                                                ; A[1]                                                                                     ; clock        ; clock       ; 1.000        ; 0.152      ; 1.390      ;
; -0.250 ; A[5]                                                                                                        ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; -0.040     ; 1.197      ;
; -0.250 ; state.s_load                                                                                                ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.147      ; 1.384      ;
; -0.249 ; state.s_load                                                                                                ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.147      ; 1.383      ;
; -0.249 ; state.s_input                                                                                               ; A[5]                                                                                     ; clock        ; clock       ; 1.000        ; 0.147      ; 1.383      ;
; -0.245 ; state.s_load                                                                                                ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.147      ; 1.379      ;
; -0.243 ; IR[6]                                                                                                       ; state.s_input                                                                            ; clock        ; clock       ; 1.000        ; -0.221     ; 1.009      ;
; -0.234 ; state.s_input                                                                                               ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; 0.147      ; 1.368      ;
; -0.234 ; state.s_input                                                                                               ; A[0]                                                                                     ; clock        ; clock       ; 1.000        ; 0.153      ; 1.374      ;
; -0.229 ; A[6]                                                                                                        ; A[7]                                                                                     ; clock        ; clock       ; 1.000        ; -0.050     ; 1.166      ;
; -0.226 ; state.s_input                                                                                               ; A[2]                                                                                     ; clock        ; clock       ; 1.000        ; 0.153      ; 1.366      ;
; -0.224 ; state.s_input                                                                                               ; A[3]                                                                                     ; clock        ; clock       ; 1.000        ; 0.147      ; 1.358      ;
; -0.222 ; state.s_input                                                                                               ; A[6]                                                                                     ; clock        ; clock       ; 1.000        ; 0.152      ; 1.361      ;
+--------+-------------------------------------------------------------------------------------------------------------+------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clock'                                                                                                                                                                                                                                                         ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                                                                ; To Node                                                                                                           ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.094 ; memory_address[1]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.417      ;
; 0.094 ; memory_address[3]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.417      ;
; 0.096 ; memory_address[4]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.419      ;
; 0.110 ; memory_address[2]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.433      ;
; 0.145 ; memory_address[0]                                                                        ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ; clock        ; clock       ; 0.000        ; 0.219      ; 0.468      ;
; 0.178 ; A[5]                                                                                     ; A[5]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; A[3]                                                                                     ; A[3]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.178 ; A[1]                                                                                     ; A[1]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.307      ;
; 0.184 ; state.s_start3                                                                           ; state.s_fetch                                                                                                     ; clock        ; clock       ; 0.000        ; 0.045      ; 0.313      ;
; 0.185 ; state.s_halt                                                                             ; state.s_halt                                                                                                      ; clock        ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; En                                                                                       ; En                                                                                                                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; MemWr                                                                                    ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; state.s_input                                                                            ; state.s_input                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.307      ;
; 0.185 ; state.s_start2                                                                           ; state.s_start3                                                                                                    ; clock        ; clock       ; 0.000        ; 0.045      ; 0.314      ;
; 0.186 ; halt~reg0                                                                                ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.037      ; 0.307      ;
; 0.195 ; PC[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.038      ; 0.317      ;
; 0.196 ; PC[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.038      ; 0.318      ;
; 0.196 ; PC[1]                                                                                    ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.038      ; 0.318      ;
; 0.200 ; state.s_decode                                                                           ; state.s_decode2                                                                                                   ; clock        ; clock       ; 0.000        ; 0.045      ; 0.329      ;
; 0.203 ; state.s_store2                                                                           ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.325      ;
; 0.205 ; state.s_start                                                                            ; En                                                                                                                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.327      ;
; 0.249 ; MemWr                                                                                    ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg       ; clock        ; clock       ; 0.000        ; 0.218      ; 0.571      ;
; 0.257 ; PC[0]                                                                                    ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.038      ; 0.379      ;
; 0.260 ; PC[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; 0.038      ; 0.382      ;
; 0.260 ; state.s_decode3                                                                          ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.050      ; 0.394      ;
; 0.271 ; state.s_halt                                                                             ; halt~reg0                                                                                                         ; clock        ; clock       ; 0.000        ; 0.038      ; 0.393      ;
; 0.272 ; state.s_store                                                                            ; state.s_store2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.038      ; 0.394      ;
; 0.277 ; state.s_fetch                                                                            ; state.s_decode                                                                                                    ; clock        ; clock       ; 0.000        ; 0.045      ; 0.406      ;
; 0.298 ; IR[7]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.059      ; 0.441      ;
; 0.300 ; PC[1]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.422      ;
; 0.300 ; IR[5]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.059      ; 0.443      ;
; 0.301 ; PC[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.423      ;
; 0.301 ; state.s_store                                                                            ; MemWr                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.423      ;
; 0.302 ; PC[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.424      ;
; 0.302 ; PC[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.424      ;
; 0.304 ; state.s_output                                                                           ; En                                                                                                                ; clock        ; clock       ; 0.000        ; 0.038      ; 0.426      ;
; 0.313 ; PC[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.435      ;
; 0.314 ; IR[6]                                                                                    ; state.s_add                                                                                                       ; clock        ; clock       ; 0.000        ; 0.059      ; 0.457      ;
; 0.327 ; state.s_start                                                                            ; state.s_start2                                                                                                    ; clock        ; clock       ; 0.000        ; 0.236      ; 0.647      ;
; 0.343 ; state.s_decode2                                                                          ; state.s_decode3                                                                                                   ; clock        ; clock       ; 0.000        ; 0.039      ; 0.466      ;
; 0.348 ; A[6]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.030      ; 0.482      ;
; 0.348 ; A[2]                                                                                     ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.477      ;
; 0.355 ; A[1]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.030      ; 0.489      ;
; 0.356 ; A[4]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.030      ; 0.490      ;
; 0.362 ; state.s_jpos                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.484      ;
; 0.364 ; A[3]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.503      ;
; 0.369 ; A[0]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.029      ; 0.502      ;
; 0.372 ; A[2]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.029      ; 0.505      ;
; 0.372 ; A[5]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.511      ;
; 0.374 ; A[7]                                                                                     ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ; clock        ; clock       ; 0.000        ; 0.035      ; 0.513      ;
; 0.412 ; A[7]                                                                                     ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.541      ;
; 0.449 ; PC[1]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.571      ;
; 0.450 ; PC[3]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.572      ;
; 0.460 ; PC[0]                                                                                    ; PC[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.582      ;
; 0.460 ; PC[2]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.582      ;
; 0.463 ; PC[0]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.585      ;
; 0.463 ; PC[2]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.585      ;
; 0.470 ; state.s_dec                                                                              ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.592      ;
; 0.477 ; A[4]                                                                                     ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.606      ;
; 0.487 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2] ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.636      ;
; 0.489 ; state.s_output                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.611      ;
; 0.489 ; state.s_input                                                                            ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.611      ;
; 0.491 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0] ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.640      ;
; 0.495 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3] ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.644      ;
; 0.512 ; PC[1]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.634      ;
; 0.515 ; PC[1]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.637      ;
; 0.516 ; state.s_fetch                                                                            ; IR[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.030      ; 0.630      ;
; 0.516 ; state.s_fetch                                                                            ; IR[2]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.030      ; 0.630      ;
; 0.516 ; state.s_fetch                                                                            ; IR[0]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.030      ; 0.630      ;
; 0.518 ; IR[3]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.140     ; 0.462      ;
; 0.518 ; IR[2]                                                                                    ; PC[2]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.140     ; 0.462      ;
; 0.526 ; PC[0]                                                                                    ; PC[3]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.648      ;
; 0.529 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4] ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 0.692      ;
; 0.529 ; PC[0]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.038      ; 0.651      ;
; 0.534 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6] ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.079      ; 0.697      ;
; 0.543 ; state.s_input                                                                            ; A[6]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.235      ; 0.862      ;
; 0.545 ; state.s_decode                                                                           ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.154     ; 0.475      ;
; 0.545 ; state.s_decode                                                                           ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.154     ; 0.475      ;
; 0.548 ; IR[4]                                                                                    ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.139     ; 0.493      ;
; 0.548 ; state.s_input                                                                            ; A[4]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.235      ; 0.867      ;
; 0.549 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4] ; IR[4]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.698      ;
; 0.551 ; IR[3]                                                                                    ; memory_address[3]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.140     ; 0.495      ;
; 0.551 ; state.s_store2                                                                           ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.673      ;
; 0.552 ; IR[2]                                                                                    ; memory_address[2]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.140     ; 0.496      ;
; 0.556 ; state.s_load                                                                             ; state.s_start                                                                                                     ; clock        ; clock       ; 0.000        ; 0.038      ; 0.678      ;
; 0.560 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6] ; IR[6]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.709      ;
; 0.567 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5] ; IR[5]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.716      ;
; 0.567 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7] ; IR[7]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.716      ;
; 0.573 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1] ; IR[1]                                                                                                             ; clock        ; clock       ; 0.000        ; 0.065      ; 0.722      ;
; 0.580 ; state.s_input                                                                            ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.236      ; 0.900      ;
; 0.583 ; state.s_input                                                                            ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.236      ; 0.903      ;
; 0.589 ; IR[0]                                                                                    ; PC[0]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.140     ; 0.533      ;
; 0.593 ; state.s_decode                                                                           ; memory_address[0]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.154     ; 0.523      ;
; 0.593 ; state.s_decode                                                                           ; memory_address[4]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.154     ; 0.523      ;
; 0.598 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2] ; A[2]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.080      ; 0.762      ;
; 0.602 ; A[0]                                                                                     ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.045      ; 0.731      ;
; 0.603 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7] ; A[7]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.074      ; 0.761      ;
; 0.605 ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0] ; A[0]                                                                                                              ; clock        ; clock       ; 0.000        ; 0.080      ; 0.769      ;
; 0.605 ; state.s_decode                                                                           ; memory_address[1]                                                                                                 ; clock        ; clock       ; 0.000        ; -0.154     ; 0.535      ;
; 0.614 ; IR[4]                                                                                    ; PC[4]                                                                                                             ; clock        ; clock       ; 0.000        ; -0.139     ; 0.559      ;
+-------+------------------------------------------------------------------------------------------+-------------------------------------------------------------------------------------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clock'                                                                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type            ; Clock ; Clock Edge ; Target                                                                                                            ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate       ; clock ; Rise       ; clock                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[0]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[1]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[2]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[3]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[4]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[5]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[6]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; A[7]                                                                                                              ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; En                                                                                                                ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[5]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[6]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; IR[7]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; MemWr                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[0]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[1]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[2]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[3]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; PC[4]                                                                                                             ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7]                          ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[0]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[1]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[2]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[3]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; memory_address[4]                                                                                                 ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_add                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_dec                                                                                                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_halt                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_input                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_jpos                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_load                                                                                                      ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_output                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store                                                                                                     ;
; -1.000 ; 1.000        ; 2.000          ; Min Period      ; clock ; Rise       ; state.s_store2                                                                                                    ;
; -0.098 ; 0.132        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_address_reg0 ;
; -0.098 ; 0.132        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_we_reg       ;
; -0.097 ; 0.133        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[0]                          ;
; -0.097 ; 0.133        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[1]                          ;
; -0.097 ; 0.133        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[2]                          ;
; -0.097 ; 0.133        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[3]                          ;
; -0.097 ; 0.133        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[4]                          ;
; -0.097 ; 0.133        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[5]                          ;
; -0.097 ; 0.133        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[6]                          ;
; -0.097 ; 0.133        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|q_a[7]                          ;
; -0.096 ; 0.134        ; 0.230          ; Low Pulse Width ; clock ; Rise       ; lpm_ram_dq:memory|altram:sram|altsyncram:ram_block|altsyncram_28a1:auto_generated|ram_block1a0~porta_datain_reg0  ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[0]                                                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[1]                                                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[2]                                                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[3]                                                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[4]                                                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[5]                                                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[6]                                                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; A[7]                                                                                                              ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_add                                                                                                       ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode                                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode2                                                                                                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_decode3                                                                                                   ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_fetch                                                                                                     ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start2                                                                                                    ;
; -0.060 ; 0.124        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; state.s_start3                                                                                                    ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[0]                                                                                                             ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[2]                                                                                                             ;
; -0.050 ; 0.134        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[3]                                                                                                             ;
; -0.049 ; 0.135        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[1]                                                                                                             ;
; -0.049 ; 0.135        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[4]                                                                                                             ;
; -0.049 ; 0.135        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[5]                                                                                                             ;
; -0.049 ; 0.135        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[6]                                                                                                             ;
; -0.049 ; 0.135        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; IR[7]                                                                                                             ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; En                                                                                                                ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; MemWr                                                                                                             ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[0]                                                                                                             ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[1]                                                                                                             ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[2]                                                                                                             ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[3]                                                                                                             ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; PC[4]                                                                                                             ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; halt~reg0                                                                                                         ;
; -0.033 ; 0.151        ; 0.184          ; Low Pulse Width ; clock ; Rise       ; memory_address[0]                                                                                                 ;
+--------+--------------+----------------+-----------------+-------+------------+-------------------------------------------------------------------------------------------------------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; enter     ; clock      ; 1.164  ; 1.739 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.946  ; 1.561 ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.017 ; 0.289 ; Rise       ; clock           ;
;  input[1] ; clock      ; -0.033 ; 0.277 ; Rise       ; clock           ;
;  input[2] ; clock      ; 0.788  ; 1.372 ; Rise       ; clock           ;
;  input[3] ; clock      ; 0.913  ; 1.528 ; Rise       ; clock           ;
;  input[4] ; clock      ; 0.946  ; 1.561 ; Rise       ; clock           ;
;  input[5] ; clock      ; 0.874  ; 1.469 ; Rise       ; clock           ;
;  input[6] ; clock      ; 0.888  ; 1.499 ; Rise       ; clock           ;
;  input[7] ; clock      ; 0.837  ; 1.405 ; Rise       ; clock           ;
; reset     ; clock      ; 0.744  ; 0.974 ; Rise       ; clock           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -0.846 ; -1.403 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.225  ; -0.075 ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.214  ; -0.075 ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.225  ; -0.081 ; Rise       ; clock           ;
;  input[2] ; clock      ; -0.554 ; -1.111 ; Rise       ; clock           ;
;  input[3] ; clock      ; -0.680 ; -1.276 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.709 ; -1.309 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.642 ; -1.219 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.655 ; -1.249 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.595 ; -1.161 ; Rise       ; clock           ;
; reset     ; clock      ; -0.288 ; -0.538 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 3.330 ; 3.352 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.853 ; 3.926 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.816 ; 3.823 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.811 ; 3.825 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.675 ; 3.665 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.853 ; 3.926 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.630 ; 3.674 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.794 ; 3.860 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.688 ; 3.688 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.615 ; 3.656 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 3.221 ; 3.240 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.497 ; 3.535 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.691 ; 3.696 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.686 ; 3.698 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.555 ; 3.544 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.726 ; 3.795 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.512 ; 3.553 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.668 ; 3.732 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.568 ; 3.566 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.497 ; 3.535 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Output Enable Times                                                    ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 3.495 ; 3.455 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.730 ; 3.648 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.730 ; 3.648 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.871 ; 3.789 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.495 ; 3.455 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.691 ; 3.651 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.495 ; 3.455 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.871 ; 3.789 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.691 ; 3.651 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Output Enable Times                                            ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; output[*]  ; clock      ; 3.365 ; 3.325 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.608 ; 3.526 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.608 ; 3.526 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.744 ; 3.662 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.365 ; 3.325 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.553 ; 3.513 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.365 ; 3.325 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.744 ; 3.662 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.553 ; 3.513 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Output Disable Times                                                           ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 3.510     ; 3.550     ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.713     ; 3.795     ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.713     ; 3.795     ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.866     ; 3.948     ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.510     ; 3.550     ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.733     ; 3.773     ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.510     ; 3.550     ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.866     ; 3.948     ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.733     ; 3.773     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Minimum Output Disable Times                                                   ;
+------------+------------+-----------+-----------+------------+-----------------+
; Data Port  ; Clock Port ; 0 to Hi-Z ; 1 to Hi-Z ; Clock Edge ; Clock Reference ;
+------------+------------+-----------+-----------+------------+-----------------+
; output[*]  ; clock      ; 3.377     ; 3.417     ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.589     ; 3.671     ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.589     ; 3.671     ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.735     ; 3.817     ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.377     ; 3.417     ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.592     ; 3.632     ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.377     ; 3.417     ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.735     ; 3.817     ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.592     ; 3.632     ; Rise       ; clock           ;
+------------+------------+-----------+-----------+------------+-----------------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+-------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                           ;
+------------------+---------+-------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+-------+----------+---------+---------------------+
; Worst-case Slack ; -2.478  ; 0.094 ; N/A      ; N/A     ; -3.000              ;
;  clock           ; -2.478  ; 0.094 ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -57.44  ; 0.0   ; 0.0      ; 0.0     ; -71.914             ;
;  clock           ; -57.440 ; 0.000 ; N/A      ; N/A     ; -71.914             ;
+------------------+---------+-------+----------+---------+---------------------+


+------------------------------------------------------------------------+
; Setup Times                                                            ;
+-----------+------------+--------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+-------+------------+-----------------+
; enter     ; clock      ; 2.107  ; 2.537 ; Rise       ; clock           ;
; input[*]  ; clock      ; 1.689  ; 2.164 ; Rise       ; clock           ;
;  input[0] ; clock      ; -0.017 ; 0.289 ; Rise       ; clock           ;
;  input[1] ; clock      ; -0.033 ; 0.277 ; Rise       ; clock           ;
;  input[2] ; clock      ; 1.407  ; 1.857 ; Rise       ; clock           ;
;  input[3] ; clock      ; 1.656  ; 2.130 ; Rise       ; clock           ;
;  input[4] ; clock      ; 1.689  ; 2.164 ; Rise       ; clock           ;
;  input[5] ; clock      ; 1.572  ; 2.035 ; Rise       ; clock           ;
;  input[6] ; clock      ; 1.609  ; 2.087 ; Rise       ; clock           ;
;  input[7] ; clock      ; 1.504  ; 1.929 ; Rise       ; clock           ;
; reset     ; clock      ; 1.253  ; 1.325 ; Rise       ; clock           ;
+-----------+------------+--------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; enter     ; clock      ; -0.846 ; -1.403 ; Rise       ; clock           ;
; input[*]  ; clock      ; 0.441  ; 0.270  ; Rise       ; clock           ;
;  input[0] ; clock      ; 0.426  ; 0.270  ; Rise       ; clock           ;
;  input[1] ; clock      ; 0.441  ; 0.264  ; Rise       ; clock           ;
;  input[2] ; clock      ; -0.554 ; -1.111 ; Rise       ; clock           ;
;  input[3] ; clock      ; -0.680 ; -1.276 ; Rise       ; clock           ;
;  input[4] ; clock      ; -0.709 ; -1.309 ; Rise       ; clock           ;
;  input[5] ; clock      ; -0.642 ; -1.219 ; Rise       ; clock           ;
;  input[6] ; clock      ; -0.655 ; -1.249 ; Rise       ; clock           ;
;  input[7] ; clock      ; -0.595 ; -1.161 ; Rise       ; clock           ;
; reset     ; clock      ; -0.288 ; -0.517 ; Rise       ; clock           ;
+-----------+------------+--------+--------+------------+-----------------+


+------------------------------------------------------------------------+
; Clock to Output Times                                                  ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 5.685 ; 5.624 ; Rise       ; clock           ;
; output[*]  ; clock      ; 6.575 ; 6.526 ; Rise       ; clock           ;
;  output[0] ; clock      ; 6.454 ; 6.412 ; Rise       ; clock           ;
;  output[1] ; clock      ; 6.448 ; 6.414 ; Rise       ; clock           ;
;  output[2] ; clock      ; 6.210 ; 6.162 ; Rise       ; clock           ;
;  output[3] ; clock      ; 6.575 ; 6.526 ; Rise       ; clock           ;
;  output[4] ; clock      ; 6.210 ; 6.151 ; Rise       ; clock           ;
;  output[5] ; clock      ; 6.494 ; 6.438 ; Rise       ; clock           ;
;  output[6] ; clock      ; 6.238 ; 6.198 ; Rise       ; clock           ;
;  output[7] ; clock      ; 6.183 ; 6.119 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------+
; Minimum Clock to Output Times                                          ;
+------------+------------+-------+-------+------------+-----------------+
; Data Port  ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+------------+------------+-------+-------+------------+-----------------+
; halt       ; clock      ; 3.221 ; 3.240 ; Rise       ; clock           ;
; output[*]  ; clock      ; 3.497 ; 3.535 ; Rise       ; clock           ;
;  output[0] ; clock      ; 3.691 ; 3.696 ; Rise       ; clock           ;
;  output[1] ; clock      ; 3.686 ; 3.698 ; Rise       ; clock           ;
;  output[2] ; clock      ; 3.555 ; 3.544 ; Rise       ; clock           ;
;  output[3] ; clock      ; 3.726 ; 3.795 ; Rise       ; clock           ;
;  output[4] ; clock      ; 3.512 ; 3.553 ; Rise       ; clock           ;
;  output[5] ; clock      ; 3.668 ; 3.732 ; Rise       ; clock           ;
;  output[6] ; clock      ; 3.568 ; 3.566 ; Rise       ; clock           ;
;  output[7] ; clock      ; 3.497 ; 3.535 ; Rise       ; clock           ;
+------------+------------+-------+-------+------------+-----------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; output[0]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[1]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[2]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[3]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[4]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[5]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[6]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; output[7]     ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; halt          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+-------------------------------------------------------------------+
; Input Transition Times                                            ;
+----------------+--------------+-----------------+-----------------+
; Pin            ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+----------------+--------------+-----------------+-----------------+
; clock          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; reset          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[0]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[1]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[2]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[3]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[4]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[5]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[6]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; input[7]       ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; enter          ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~ ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~  ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+----------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.16e-09 V                   ; 2.37 V              ; -0.00861 V          ; 0.168 V                              ; 0.038 V                              ; 6.79e-10 s                  ; 6.49e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 5.16e-09 V                  ; 2.37 V             ; -0.00861 V         ; 0.168 V                             ; 0.038 V                             ; 6.79e-10 s                 ; 6.49e-10 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 8.13e-07 V                   ; 2.35 V              ; -0.00662 V          ; 0.129 V                              ; 0.049 V                              ; 8.55e-10 s                  ; 8.01e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 8.13e-07 V                  ; 2.35 V             ; -0.00662 V         ; 0.129 V                             ; 0.049 V                             ; 8.55e-10 s                 ; 8.01e-10 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; output[0]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output[1]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output[2]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output[3]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output[4]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output[5]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; output[6]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.16e-08 V                   ; 2.71 V              ; -0.0171 V           ; 0.273 V                              ; 0.065 V                              ; 4.95e-10 s                  ; 5.37e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 3.16e-08 V                  ; 2.71 V             ; -0.0171 V          ; 0.273 V                             ; 0.065 V                             ; 4.95e-10 s                 ; 5.37e-10 s                 ; No                        ; Yes                       ;
; output[7]     ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; halt          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 358      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clock      ; clock    ; 358      ; 0        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 10    ; 10   ;
; Unconstrained Input Port Paths  ; 55    ; 55   ;
; Unconstrained Output Ports      ; 9     ; 9    ;
; Unconstrained Output Port Paths ; 17    ; 17   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Thu Jun 02 22:49:45 2022
Info: Command: quartus_sta lab_11 -c lab_11
Info: qsta_default_script.tcl version: #1
Info (20030): Parallel compilation is enabled and will use 16 of the 16 processors detected
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'lab_11.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clock clock
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.478
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.478             -57.440 clock 
Info (332146): Worst-case hold slack is 0.213
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.213               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.914 clock 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.099
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.099             -47.027 clock 
Info (332146): Worst-case hold slack is 0.219
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.219               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -71.914 clock 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.021
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.021             -13.952 clock 
Info (332146): Worst-case hold slack is 0.094
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.094               0.000 clock 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -62.089 clock 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 4809 megabytes
    Info: Processing ended: Thu Jun 02 22:49:47 2022
    Info: Elapsed time: 00:00:02
    Info: Total CPU time (on all processors): 00:00:02


