`define ADDR_W 3 // data_width
`define DATA_W 32 // data_width


// MEMORY MAP

`define START_REG 0
`define READY_REG 0
`define IN_REG 0
`define OUT_REG 0
