# 问题1：晶体管搭建门电路

接线图在test05

在logisim软件中，想要用晶体管搭建门电路，按照资料里的图接线发现一直输出错误，当输入信号变成0的时候，输出的线一直显示未定义错误。

如图错误

![image-20260125150830768](C:\Users\86159\AppData\Roaming\Typora\typora-user-images\image-20260125150830768.png)

通过STFW解决问题，仔细阅读了晶体管的工作原理，n型和p型的晶体管的原理：

nMOS功能

- 当栅极电压与源极电压之间的差值(V~G~-V~S~)较大时，源极和漏极导通，相当于开关闭合
- 当栅极电压与源极电压之间的差值(V~G~-V~S~)较小时，源极和漏极截止，相当于开关断开

pMOS功能表现与nMOS类似，V~S~-V~G~较大时导通，V~S~-V~G~较小时截止。

其次，在logisim上接线和官方的简易示例图不一致，修改接线方式，最终解决问题，实现晶体管搭建非电路。

![image-20260125151149237](C:\Users\86159\AppData\Roaming\Typora\typora-user-images\image-20260125151149237.png)

特别注意，这里的晶体管是有方向的，输入输出必须正确接线，才能正常输出。![image-20260125151251375](C:\Users\86159\AppData\Roaming\Typora\typora-user-images\image-20260125151251375.png)箭头方向代表输出方向