
	radx	ADCL, 1.0
	wrax	DACL, 0
	radx	ADCR, 1.0
	wrax	DACR, 0


Read back from uC
Read 512 bytes
1    4000 0284 0000 02c6 4000 02a4 0000 02e6
2    0000 0011 0000 0011 0000 0011 0000 0011
3    0000 0011 0000 0011 0000 0011 0000 0011
4    0000 0011 0000 0011 0000 0011 0000 0011
5    0000 0011 0000 0011 0000 0011 0000 0011
6    0000 0011 0000 0011 0000 0011 0000 0011
7    0000 0011 0000 0011 0000 0011 0000 0011
8    0000 0011 0000 0011 0000 0011 0000 0011
9    0000 0011 0000 0011 0000 0011 0000 0011
10   0000 0011 0000 0011 0000 0011 0000 0011
11   0000 0011 0000 0011 0000 0011 0000 0011
12   0000 0011 0000 0011 0000 0011 0000 0011
13   0000 0011 0000 0011 0000 0011 0000 0011
14   0000 0011 0000 0011 0000 0011 0000 0011
15   0000 0011 0000 0011 0000 0011 0000 0011
16   0000 0011 0000 0011 0000 0011 0000 0011
17   0000 0011 0000 0011 0000 0011 0000 0011
18   0000 0011 0000 0011 0000 0011 0000 0011
19   0000 0011 0000 0011 0000 0011 0000 0011
20   0000 0011 0000 0011 0000 0011 0000 0011
21   0000 0011 0000 0011 0000 0011 0000 0011
22   0000 0011 0000 0011 0000 0011 0000 0011
23   0000 0011 0000 0011 0000 0011 0000 0011
24   0000 0011 0000 0011 0000 0011 0000 0011
25   0000 0011 0000 0011 0000 0011 0000 0011
26   0000 0011 0000 0011 0000 0011 0000 0011
27   0000 0011 0000 0011 0000 0011 0000 0011
28   0000 0011 0000 0011 0000 0011 0000 0011
29   0000 0011 0000 0011 0000 0011 0000 0011
30   0000 0011 0000 0011 0000 0011 0000 0011
31   0000 0011 0000 0011 0000 0011 0000 0011
32   0000 0011 0000 0011 0000 0011 0000 0011

32 * 4 = 128 Instructions
D-SW_TIMERS:Cancel timer 00
done

Looks good


D-24LC64_TST:SUCCESS 0x0 count 128
0    : 0x40
1    : 0x0
2    : 0x2
3    : 0x84
4    : 0x0
5    : 0x0
6    : 0x2
7    : 0xc6
8    : 0x40
9    : 0x0
10    : 0x2
11    : 0xa4
12    : 0x0
13    : 0x0
14    : 0x2
15    : 0xe6
16    : 0x0
17    : 0x0
18    : 0x0
19    : 0x11
20    : 0x0
21    : 0x0
22    : 0x0
23    : 0x11
24    : 0x0
25    : 0x0
26    : 0x0
27    : 0x11
28    : 0x0
29    : 0x0
30    : 0x0
31    : 0x11
32    : 0x0
33    : 0x0
34    : 0x0
35    : 0x11
36    : 0x0
37    : 0x0
38    : 0x0
39    : 0x11
40    : 0x0
41    : 0x0
42    : 0x0
43    : 0x11
44    : 0x0
45    : 0x0
46    : 0x0
47    : 0x11
48    : 0x0
49    : 0x0
50    : 0x0
51    : 0x11
52    : 0x0
53    : 0x0
54    : 0x0
55    : 0x11
56    : 0x0
57    : 0x0
58    : 0x0
59    : 0x11
60    : 0x0
61    : 0x0
62    : 0x0
63    : 0x11
64    : 0x0
65    : 0x0
66    : 0x0
67    : 0x11
68    : 0x0
69    : 0x0
70    : 0x0
71    : 0x11
72    : 0x0
73    : 0x0
74    : 0x0
75    : 0x11
76    : 0x0
77    : 0x0
78    : 0x0
79    : 0x11
80    : 0x0
81    : 0x0
82    : 0x0
83    : 0x11
84    : 0x0
85    : 0x0
86    : 0x0
87    : 0x11
88    : 0x0
89    : 0x0
90    : 0x0
91    : 0x11
92    : 0x0
93    : 0x0
94    : 0x0
95    : 0x11
96    : 0x0
97    : 0x0
98    : 0x0
99    : 0x11
100    : 0x0
101    : 0x0
102    : 0x0
103    : 0x11
104    : 0x0
105    : 0x0
106    : 0x0
107    : 0x11
108    : 0x0
109    : 0x0
110    : 0x0
111    : 0x11
112    : 0x0
113    : 0x0
114    : 0x0
115    : 0x11
116    : 0x0
117    : 0x0
118    : 0x0
119    : 0x11
120    : 0x0
121    : 0x0
122    : 0x0
123    : 0x11
124    : 0x0
125    : 0x0
126    : 0x0
127    : 0x11
D-24LC64_TST:SUCCESS 0x80 count 128
0    : 0x0
1    : 0x0
2    : 0x0
3    : 0x11
4    : 0x0
5    : 0x0
6    : 0x0
7    : 0x11
8    : 0x0
9    : 0x0
10    : 0x0
11    : 0x11
12    : 0x0
13    : 0x0
14    : 0x0
15    : 0x11
16    : 0x0
17    : 0x0
18    : 0x0
19    : 0x11
20    : 0x0
21    : 0x0
22    : 0x0
23    : 0x11
24    : 0x0
25    : 0x0
26    : 0x0
27    : 0x11
28    : 0x0
29    : 0x0
30    : 0x0
31    : 0x11
32    : 0x0
33    : 0x0
34    : 0x0
35    : 0x11
36    : 0x0
37    : 0x0
38    : 0x0
39    : 0x11
40    : 0x0
41    : 0x0
42    : 0x0
43    : 0x11
44    : 0x0
45    : 0x0
46    : 0x0
47    : 0x11
48    : 0x0
49    : 0x0
50    : 0x0
51    : 0x11
52    : 0x0
53    : 0x0
54    : 0x0
55    : 0x11
56    : 0x0
57    : 0x0
58    : 0x0
59    : 0x11
60    : 0x0
61    : 0x0
62    : 0x0
63    : 0x11
64    : 0x0
65    : 0x0
66    : 0x0
67    : 0x11
68    : 0x0
69    : 0x0
70    : 0x0
71    : 0x11
72    : 0x0
73    : 0x0
74    : 0x0
75    : 0x11
76    : 0x0
77    : 0x0
78    : 0x0
79    : 0x11
80    : 0x0
81    : 0x0
82    : 0x0
83    : 0x11
84    : 0x0
85    : 0x0
86    : 0x0
87    : 0x11
88    : 0x0
89    : 0x0
90    : 0x0
91    : 0x11
92    : 0x0
93    : 0x0
94    : 0x0
95    : 0x11
96    : 0x0
97    : 0x0
98    : 0x0
99    : 0x11
100    : 0x0
101    : 0x0
102    : 0x0
103    : 0x11
104    : 0x0
105    : 0x0
106    : 0x0
107    : 0x11
108    : 0x0
109    : 0x0
110    : 0x0
111    : 0x11
112    : 0x0
113    : 0x0
114    : 0x0
115    : 0x11
116    : 0x0
117    : 0x0
118    : 0x0
119    : 0x11
120    : 0x0
121    : 0x0
122    : 0x0
123    : 0x11
124    : 0x0
125    : 0x0
126    : 0x0
127    : 0x11
D-24LC64_TST:SUCCESS 0x100 count 128
0    : 0x0
1    : 0x0
2    : 0x0
3    : 0x11
4    : 0x0
5    : 0x0
6    : 0x0
7    : 0x11
8    : 0x0
9    : 0x0
10    : 0x0
11    : 0x11
12    : 0x0
13    : 0x0
14    : 0x0
15    : 0x11
16    : 0x0
17    : 0x0
18    : 0x0
19    : 0x11
20    : 0x0
21    : 0x0
22    : 0x0
23    : 0x11
24    : 0x0
25    : 0x0
26    : 0x0
27    : 0x11
28    : 0x0
29    : 0x0
30    : 0x0
31    : 0x11
32    : 0x0
33    : 0x0
34    : 0x0
35    : 0x11
36    : 0x0
37    : 0x0
38    : 0x0
39    : 0x11
40    : 0x0
41    : 0x0
42    : 0x0
43    : 0x11
44    : 0x0
45    : 0x0
46    : 0x0
47    : 0x11
48    : 0x0
49    : 0x0
50    : 0x0
51    : 0x11
52    : 0x0
53    : 0x0
54    : 0x0
55    : 0x11
56    : 0x0
57    : 0x0
58    : 0x0
59    : 0x11
60    : 0x0
61    : 0x0
62    : 0x0
63    : 0x11
64    : 0x0
65    : 0x0
66    : 0x0
67    : 0x11
68    : 0x0
69    : 0x0
70    : 0x0
71    : 0x11
72    : 0x0
73    : 0x0
74    : 0x0
75    : 0x11
76    : 0x0
77    : 0x0
78    : 0x0
79    : 0x11
80    : 0x0
81    : 0x0
82    : 0x0
83    : 0x11
84    : 0x0
85    : 0x0
86    : 0x0
87    : 0x11
88    : 0x0
89    : 0x0
90    : 0x0
91    : 0x11
92    : 0x0
93    : 0x0
94    : 0x0
95    : 0x11
96    : 0x0
97    : 0x0
98    : 0x0
99    : 0x11
100    : 0x0
101    : 0x0
102    : 0x0
103    : 0x11
104    : 0x0
105    : 0x0
106    : 0x0
107    : 0x11
108    : 0x0
109    : 0x0
110    : 0x0
111    : 0x11
112    : 0x0
113    : 0x0
114    : 0x0
115    : 0x11
116    : 0x0
117    : 0x0
118    : 0x0
119    : 0x11
120    : 0x0
121    : 0x0
122    : 0x0
123    : 0x11
124    : 0x0
125    : 0x0
126    : 0x0
127    : 0x11
D-24LC64_TST:SUCCESS 0x180 count 128
0    : 0x0
1    : 0x0
2    : 0x0
3    : 0x11
4    : 0x0
5    : 0x0
6    : 0x0
7    : 0x11
8    : 0x0
9    : 0x0
10    : 0x0
11    : 0x11
12    : 0x0
13    : 0x0
14    : 0x0
15    : 0x11
16    : 0x0
17    : 0x0
18    : 0x0
19    : 0x11
20    : 0x0
21    : 0x0
22    : 0x0
23    : 0x11
24    : 0x0
25    : 0x0
26    : 0x0
27    : 0x11
28    : 0x0
29    : 0x0
30    : 0x0
31    : 0x11
32    : 0x0
33    : 0x0
34    : 0x0
35    : 0x11
36    : 0x0
37    : 0x0
38    : 0x0
39    : 0x11
40    : 0x0
41    : 0x0
42    : 0x0
43    : 0x11
44    : 0x0
45    : 0x0
46    : 0x0
47    : 0x11
48    : 0x0
49    : 0x0
50    : 0x0
51    : 0x11
52    : 0x0
53    : 0x0
54    : 0x0
55    : 0x11
56    : 0x0
57    : 0x0
58    : 0x0
59    : 0x11
60    : 0x0
61    : 0x0
62    : 0x0
63    : 0x11
64    : 0x0
65    : 0x0
66    : 0x0
67    : 0x11
68    : 0x0
69    : 0x0
70    : 0x0
71    : 0x11
72    : 0x0
73    : 0x0
74    : 0x0
75    : 0x11
76    : 0x0
77    : 0x0
78    : 0x0
79    : 0x11
80    : 0x0
81    : 0x0
82    : 0x0
83    : 0x11
84    : 0x0
85    : 0x0
86    : 0x0
87    : 0x11
88    : 0x0
89    : 0x0
90    : 0x0
91    : 0x11
92    : 0x0
93    : 0x0
94    : 0x0
95    : 0x11
96    : 0x0
97    : 0x0
98    : 0x0
99    : 0x11
100    : 0x0
101    : 0x0
102    : 0x0
103    : 0x11
104    : 0x0
105    : 0x0
106    : 0x0
107    : 0x11
108    : 0x0
109    : 0x0
110    : 0x0
111    : 0x11
112    : 0x0
113    : 0x0
114    : 0x0
115    : 0x11
116    : 0x0
117    : 0x0
118    : 0x0
119    : 0x11
120    : 0x0
121    : 0x0
122    : 0x0
123    : 0x11
124    : 0x0
125    : 0x0
126    : 0x0
127    : 0x11
