Fitter report for OPENLAB_FPGA_OSCILLOSCOPE_V1_0
Mon Feb 20 14:53:40 2017
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. Fitter Summary
  3. Fitter Settings
  4. Parallel Compilation
  5. I/O Assignment Warnings
  6. Incremental Compilation Preservation Summary
  7. Incremental Compilation Partition Settings
  8. Incremental Compilation Placement Preservation
  9. Pin-Out File
 10. Fitter Resource Usage Summary
 11. Fitter Partition Statistics
 12. Input Pins
 13. Output Pins
 14. Dual Purpose and Dedicated Pins
 15. I/O Bank Usage
 16. All Package Pins
 17. PLL Summary
 18. PLL Usage
 19. Fitter Resource Utilization by Entity
 20. Delay Chain Summary
 21. Pad To Core Delay Chain Fanout
 22. Control Signals
 23. Global & Other Fast Signals
 24. Non-Global High Fan-Out Signals
 25. Fitter RAM Summary
 26. Fitter DSP Block Usage Summary
 27. DSP Block Details
 28. Routing Usage Summary
 29. LAB Logic Elements
 30. LAB-wide Signals
 31. LAB Signals Sourced
 32. LAB Signals Sourced Out
 33. LAB Distinct Inputs
 34. I/O Rules Summary
 35. I/O Rules Details
 36. I/O Rules Matrix
 37. Fitter Device Options
 38. Operating Settings and Conditions
 39. Estimated Delay Added for Hold Timing Summary
 40. Estimated Delay Added for Hold Timing Details
 41. Fitter Messages
 42. Fitter Suppressed Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+---------------------------------------------------------------------------------+
; Fitter Summary                                                                  ;
+------------------------------------+--------------------------------------------+
; Fitter Status                      ; Successful - Mon Feb 20 14:53:40 2017      ;
; Quartus II 64-Bit Version          ; 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name                      ; OPENLAB_FPGA_OSCILLOSCOPE_V1_0             ;
; Top-level Entity Name              ; OPENLAB_FPGA_OSCILLOSCOPE_TOP              ;
; Family                             ; Cyclone III                                ;
; Device                             ; EP3C16F484C6                               ;
; Timing Models                      ; Final                                      ;
; Total logic elements               ; 13,936 / 15,408 ( 90 % )                   ;
;     Total combinational functions  ; 13,536 / 15,408 ( 88 % )                   ;
;     Dedicated logic registers      ; 6,600 / 15,408 ( 43 % )                    ;
; Total registers                    ; 6600                                       ;
; Total pins                         ; 32 / 347 ( 9 % )                           ;
; Total virtual pins                 ; 0                                          ;
; Total memory bits                  ; 73,728 / 516,096 ( 14 % )                  ;
; Embedded Multiplier 9-bit elements ; 2 / 112 ( 2 % )                            ;
; Total PLLs                         ; 1 / 4 ( 25 % )                             ;
+------------------------------------+--------------------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Settings                                                                                                                                            ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Option                                                                     ; Setting                               ; Default Value                         ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+
; Device                                                                     ; EP3C16F484C6                          ;                                       ;
; Minimum Core Junction Temperature                                          ; 0                                     ;                                       ;
; Maximum Core Junction Temperature                                          ; 85                                    ;                                       ;
; Fit Attempts to Skip                                                       ; 0                                     ; 0.0                                   ;
; Device I/O Standard                                                        ; 2.5 V                                 ;                                       ;
; Fitter Effort                                                              ; Standard Fit                          ; Auto Fit                              ;
; Use smart compilation                                                      ; Off                                   ; Off                                   ;
; Enable parallel Assembler and TimeQuest Timing Analyzer during compilation ; On                                    ; On                                    ;
; Enable compact report table                                                ; Off                                   ; Off                                   ;
; Auto Merge PLLs                                                            ; On                                    ; On                                    ;
; Router Timing Optimization Level                                           ; Normal                                ; Normal                                ;
; Perform Clocking Topology Analysis During Routing                          ; Off                                   ; Off                                   ;
; Placement Effort Multiplier                                                ; 1.0                                   ; 1.0                                   ;
; Router Effort Multiplier                                                   ; 1.0                                   ; 1.0                                   ;
; Optimize Hold Timing                                                       ; All Paths                             ; All Paths                             ;
; Optimize Multi-Corner Timing                                               ; On                                    ; On                                    ;
; PowerPlay Power Optimization                                               ; Normal compilation                    ; Normal compilation                    ;
; SSN Optimization                                                           ; Off                                   ; Off                                   ;
; Optimize Timing                                                            ; Normal compilation                    ; Normal compilation                    ;
; Optimize Timing for ECOs                                                   ; Off                                   ; Off                                   ;
; Regenerate full fit report during ECO compiles                             ; Off                                   ; Off                                   ;
; Optimize IOC Register Placement for Timing                                 ; Normal                                ; Normal                                ;
; Limit to One Fitting Attempt                                               ; Off                                   ; Off                                   ;
; Final Placement Optimizations                                              ; Automatically                         ; Automatically                         ;
; Fitter Aggressive Routability Optimizations                                ; Automatically                         ; Automatically                         ;
; Fitter Initial Placement Seed                                              ; 1                                     ; 1                                     ;
; PCI I/O                                                                    ; Off                                   ; Off                                   ;
; Weak Pull-Up Resistor                                                      ; Off                                   ; Off                                   ;
; Enable Bus-Hold Circuitry                                                  ; Off                                   ; Off                                   ;
; Auto Packed Registers                                                      ; Auto                                  ; Auto                                  ;
; Auto Delay Chains                                                          ; On                                    ; On                                    ;
; Auto Delay Chains for High Fanout Input Pins                               ; Off                                   ; Off                                   ;
; Allow Single-ended Buffer for Differential-XSTL Input                      ; Off                                   ; Off                                   ;
; Treat Bidirectional Pin as Output Pin                                      ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Fitting             ; Off                                   ; Off                                   ;
; Perform Physical Synthesis for Combinational Logic for Performance         ; Off                                   ; Off                                   ;
; Perform Register Duplication for Performance                               ; Off                                   ; Off                                   ;
; Perform Logic to Memory Mapping for Fitting                                ; Off                                   ; Off                                   ;
; Perform Register Retiming for Performance                                  ; Off                                   ; Off                                   ;
; Perform Asynchronous Signal Pipelining                                     ; Off                                   ; Off                                   ;
; Physical Synthesis Effort Level                                            ; Normal                                ; Normal                                ;
; Logic Cell Insertion - Logic Duplication                                   ; Auto                                  ; Auto                                  ;
; Auto Register Duplication                                                  ; Auto                                  ; Auto                                  ;
; Auto Global Clock                                                          ; On                                    ; On                                    ;
; Auto Global Register Control Signals                                       ; On                                    ; On                                    ;
; Reserve all unused pins                                                    ; As input tri-stated with weak pull-up ; As input tri-stated with weak pull-up ;
; Synchronizer Identification                                                ; Off                                   ; Off                                   ;
; Enable Beneficial Skew Optimization                                        ; On                                    ; On                                    ;
; Optimize Design for Metastability                                          ; On                                    ; On                                    ;
; Force Fitter to Avoid Periphery Placement Warnings                         ; Off                                   ; Off                                   ;
; RAM Bit Reservation (Cyclone III)                                          ; Off                                   ; Off                                   ;
; Enable input tri-state on active configuration pins in user mode           ; Off                                   ; Off                                   ;
+----------------------------------------------------------------------------+---------------------------------------+---------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 4      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------+
; I/O Assignment Warnings                ;
+---------------+------------------------+
; Pin Name      ; Reason                 ;
+---------------+------------------------+
; UART_TXD      ; Missing drive strength ;
; STATUS_LED[0] ; Missing drive strength ;
; STATUS_LED[1] ; Missing drive strength ;
; STATUS_LED[2] ; Missing drive strength ;
; STATUS_LED[3] ; Missing drive strength ;
; STATUS_LED[4] ; Missing drive strength ;
; STATUS_LED[5] ; Missing drive strength ;
; STATUS_LED[6] ; Missing drive strength ;
; STATUS_LED[7] ; Missing drive strength ;
; STATUS_LED[8] ; Missing drive strength ;
; STATUS_LED[9] ; Missing drive strength ;
; sclk_SPI1     ; Missing drive strength ;
; CS_SPI1       ; Missing drive strength ;
; sclk_SPI2     ; Missing drive strength ;
; CS_SPI2       ; Missing drive strength ;
; AMP1_SEL[0]   ; Missing drive strength ;
; AMP1_SEL[1]   ; Missing drive strength ;
; AMP1_SEL[2]   ; Missing drive strength ;
; AMP2_SEL[0]   ; Missing drive strength ;
; AMP2_SEL[1]   ; Missing drive strength ;
; AMP2_SEL[2]   ; Missing drive strength ;
; TRIG_OUT1     ; Missing drive strength ;
; TRIG_OUT2     ; Missing drive strength ;
; PWM_outComp   ; Missing drive strength ;
+---------------+------------------------+


+----------------------------------------------------------------------------------------------------+
; Incremental Compilation Preservation Summary                                                       ;
+---------------------+----------------------+----------------------------+--------------------------+
; Type                ; Total [A + B]        ; From Design Partitions [A] ; From Rapid Recompile [B] ;
+---------------------+----------------------+----------------------------+--------------------------+
; Placement (by node) ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 20232 ) ; 0.00 % ( 0 / 20232 )       ; 0.00 % ( 0 / 20232 )     ;
;     -- Achieved     ; 0.00 % ( 0 / 20232 ) ; 0.00 % ( 0 / 20232 )       ; 0.00 % ( 0 / 20232 )     ;
;                     ;                      ;                            ;                          ;
; Routing (by net)    ;                      ;                            ;                          ;
;     -- Requested    ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
;     -- Achieved     ; 0.00 % ( 0 / 0 )     ; 0.00 % ( 0 / 0 )           ; 0.00 % ( 0 / 0 )         ;
+---------------------+----------------------+----------------------------+--------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Partition Settings                                                                                                                                             ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Partition Name                 ; Partition Type ; Netlist Type Used ; Preservation Level Used ; Netlist Type Requested ; Preservation Level Requested ; Contents                       ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+
; Top                            ; User-created   ; Source File       ; N/A                     ; Source File            ; N/A                          ;                                ;
; hard_block:auto_generated_inst ; Auto-generated ; Source File       ; N/A                     ; Source File            ; N/A                          ; hard_block:auto_generated_inst ;
+--------------------------------+----------------+-------------------+-------------------------+------------------------+------------------------------+--------------------------------+


+------------------------------------------------------------------------------------------------------------------------------------+
; Incremental Compilation Placement Preservation                                                                                     ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Partition Name                 ; Preservation Achieved ; Preservation Level Used ; Netlist Type Used ; Preservation Method ; Notes ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+
; Top                            ; 0.00 % ( 0 / 20219 )  ; N/A                     ; Source File       ; N/A                 ;       ;
; hard_block:auto_generated_inst ; 0.00 % ( 0 / 13 )     ; N/A                     ; Source File       ; N/A                 ;       ;
+--------------------------------+-----------------------+-------------------------+-------------------+---------------------+-------+


+--------------+
; Pin-Out File ;
+--------------+
The pin-out file can be found in C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/output_files/OPENLAB_FPGA_OSCILLOSCOPE_V1_0.pin.


+-------------------------------------------------------------------------+
; Fitter Resource Usage Summary                                           ;
+---------------------------------------------+---------------------------+
; Resource                                    ; Usage                     ;
+---------------------------------------------+---------------------------+
; Total logic elements                        ; 13,936 / 15,408 ( 90 % )  ;
;     -- Combinational with no register       ; 7336                      ;
;     -- Register only                        ; 400                       ;
;     -- Combinational with a register        ; 6200                      ;
;                                             ;                           ;
; Logic element usage by number of LUT inputs ;                           ;
;     -- 4 input functions                    ; 6933                      ;
;     -- 3 input functions                    ; 5580                      ;
;     -- <=2 input functions                  ; 1023                      ;
;     -- Register only                        ; 400                       ;
;                                             ;                           ;
; Logic elements by mode                      ;                           ;
;     -- normal mode                          ; 12444                     ;
;     -- arithmetic mode                      ; 1092                      ;
;                                             ;                           ;
; Total registers*                            ; 6,600 / 17,068 ( 39 % )   ;
;     -- Dedicated logic registers            ; 6,600 / 15,408 ( 43 % )   ;
;     -- I/O registers                        ; 0 / 1,660 ( 0 % )         ;
;                                             ;                           ;
; Total LABs:  partially or completely used   ; 963 / 963 ( 100 % )       ;
; Virtual pins                                ; 0                         ;
; I/O pins                                    ; 32 / 347 ( 9 % )          ;
;     -- Clock pins                           ; 1 / 8 ( 13 % )            ;
;     -- Dedicated input pins                 ; 0 / 9 ( 0 % )             ;
;                                             ;                           ;
; Global signals                              ; 4                         ;
; M9Ks                                        ; 10 / 56 ( 18 % )          ;
; Total block memory bits                     ; 73,728 / 516,096 ( 14 % ) ;
; Total block memory implementation bits      ; 92,160 / 516,096 ( 18 % ) ;
; Embedded Multiplier 9-bit elements          ; 2 / 112 ( 2 % )           ;
; PLLs                                        ; 1 / 4 ( 25 % )            ;
; Global clocks                               ; 4 / 20 ( 20 % )           ;
; JTAGs                                       ; 0 / 1 ( 0 % )             ;
; CRC blocks                                  ; 0 / 1 ( 0 % )             ;
; ASMI blocks                                 ; 0 / 1 ( 0 % )             ;
; Impedance control blocks                    ; 0 / 4 ( 0 % )             ;
; Average interconnect usage (total/H/V)      ; 47% / 45% / 50%           ;
; Peak interconnect usage (total/H/V)         ; 55% / 56% / 64%           ;
; Maximum fan-out                             ; 6576                      ;
; Highest non-global fan-out                  ; 585                       ;
; Total fan-out                               ; 74546                     ;
; Average fan-out                             ; 3.63                      ;
+---------------------------------------------+---------------------------+
*  Register count does not include registers inside RAM blocks or DSP blocks.



+-------------------------------------------------------------------------------------------------------+
; Fitter Partition Statistics                                                                           ;
+---------------------------------------------+------------------------+--------------------------------+
; Statistic                                   ; Top                    ; hard_block:auto_generated_inst ;
+---------------------------------------------+------------------------+--------------------------------+
; Difficulty Clustering Region                ; Low                    ; Low                            ;
;                                             ;                        ;                                ;
; Total logic elements                        ; 13936 / 15408 ( 90 % ) ; 0 / 15408 ( 0 % )              ;
;     -- Combinational with no register       ; 7336                   ; 0                              ;
;     -- Register only                        ; 400                    ; 0                              ;
;     -- Combinational with a register        ; 6200                   ; 0                              ;
;                                             ;                        ;                                ;
; Logic element usage by number of LUT inputs ;                        ;                                ;
;     -- 4 input functions                    ; 6933                   ; 0                              ;
;     -- 3 input functions                    ; 5580                   ; 0                              ;
;     -- <=2 input functions                  ; 1023                   ; 0                              ;
;     -- Register only                        ; 400                    ; 0                              ;
;                                             ;                        ;                                ;
; Logic elements by mode                      ;                        ;                                ;
;     -- normal mode                          ; 12444                  ; 0                              ;
;     -- arithmetic mode                      ; 1092                   ; 0                              ;
;                                             ;                        ;                                ;
; Total registers                             ; 6600                   ; 0                              ;
;     -- Dedicated logic registers            ; 6600 / 15408 ( 43 % )  ; 0 / 15408 ( 0 % )              ;
;     -- I/O registers                        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Total LABs:  partially or completely used   ; 963 / 963 ( 100 % )    ; 0 / 963 ( 0 % )                ;
;                                             ;                        ;                                ;
; Virtual pins                                ; 0                      ; 0                              ;
; I/O pins                                    ; 32                     ; 0                              ;
; Embedded Multiplier 9-bit elements          ; 2 / 112 ( 2 % )        ; 0 / 112 ( 0 % )                ;
; Total memory bits                           ; 73728                  ; 0                              ;
; Total RAM block bits                        ; 92160                  ; 0                              ;
; PLL                                         ; 0 / 4 ( 0 % )          ; 1 / 4 ( 25 % )                 ;
; M9K                                         ; 10 / 56 ( 17 % )       ; 0 / 56 ( 0 % )                 ;
; Clock control block                         ; 2 / 24 ( 8 % )         ; 2 / 24 ( 8 % )                 ;
;                                             ;                        ;                                ;
; Connections                                 ;                        ;                                ;
;     -- Input Connections                    ; 6578                   ; 1                              ;
;     -- Registered Input Connections         ; 6558                   ; 0                              ;
;     -- Output Connections                   ; 1                      ; 6578                           ;
;     -- Registered Output Connections        ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Internal Connections                        ;                        ;                                ;
;     -- Total Connections                    ; 74592                  ; 6587                           ;
;     -- Registered Connections               ; 32858                  ; 0                              ;
;                                             ;                        ;                                ;
; External Connections                        ;                        ;                                ;
;     -- Top                                  ; 0                      ; 6579                           ;
;     -- hard_block:auto_generated_inst       ; 6579                   ; 0                              ;
;                                             ;                        ;                                ;
; Partition Interface                         ;                        ;                                ;
;     -- Input Ports                          ; 8                      ; 1                              ;
;     -- Output Ports                         ; 24                     ; 2                              ;
;     -- Bidir Ports                          ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Registered Ports                            ;                        ;                                ;
;     -- Registered Input Ports               ; 0                      ; 0                              ;
;     -- Registered Output Ports              ; 0                      ; 0                              ;
;                                             ;                        ;                                ;
; Port Connectivity                           ;                        ;                                ;
;     -- Input Ports driven by GND            ; 0                      ; 0                              ;
;     -- Output Ports driven by GND           ; 0                      ; 0                              ;
;     -- Input Ports driven by VCC            ; 0                      ; 0                              ;
;     -- Output Ports driven by VCC           ; 0                      ; 0                              ;
;     -- Input Ports with no Source           ; 0                      ; 0                              ;
;     -- Output Ports with no Source          ; 0                      ; 0                              ;
;     -- Input Ports with no Fanout           ; 0                      ; 0                              ;
;     -- Output Ports with no Fanout          ; 0                      ; 0                              ;
+---------------------------------------------+------------------------+--------------------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Input Pins                                                                                                                                                                                                                                                                              ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; Name               ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Combinational Fan-Out ; Registered Fan-Out ; Global ; Input Register ; Power Up High ; PCI I/O Enabled ; Bus Hold ; Weak Pull Up ; I/O Standard ; Termination Control Block ; Location assigned by ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+
; CLOCK_50           ; G21   ; 6        ; 41           ; 15           ; 0            ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; COMSPEED_SEL_SW[0] ; H5    ; 1        ; 0            ; 27           ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; COMSPEED_SEL_SW[1] ; J6    ; 1        ; 0            ; 24           ; 0            ; 15                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TRIG_IN1           ; AA19  ; 4        ; 35           ; 0            ; 21           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; TRIG_IN2           ; AB19  ; 4        ; 35           ; 0            ; 14           ; 1                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; UART_RXD           ; AB20  ; 4        ; 37           ; 0            ; 14           ; 14                    ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; sdio_SPI1          ; T10   ; 3        ; 14           ; 0            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
; sdio_SPI2          ; T15   ; 4        ; 32           ; 0            ; 7            ; 8                     ; 0                  ; no     ; no             ; no            ; yes             ; no       ; Off          ; 3.3-V LVTTL  ; --                        ; User                 ;
+--------------------+-------+----------+--------------+--------------+--------------+-----------------------+--------------------+--------+----------------+---------------+-----------------+----------+--------------+--------------+---------------------------+----------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Output Pins                                                                                                                                                                                                                                                                                                                                                                                                                              ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; Name          ; Pin # ; I/O Bank ; X coordinate ; Y coordinate ; Z coordinate ; Output Register ; Output Enable Register ; Power Up High ; Slew Rate ; PCI I/O Enabled ; Open Drain ; TRI Primitive ; Bus Hold ; Weak Pull Up ; I/O Standard ; Current Strength ; Termination ; Termination Control Block ; Output Buffer Pre-emphasis ; Voltage Output Differential ; Location assigned by ; Output Enable Source ; Output Enable Group ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+
; AMP1_SEL[0]   ; R11   ; 3        ; 3            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AMP1_SEL[1]   ; U10   ; 3        ; 14           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AMP1_SEL[2]   ; U9    ; 3        ; 9            ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AMP2_SEL[0]   ; T12   ; 4        ; 28           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AMP2_SEL[1]   ; R14   ; 4        ; 39           ; 0            ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; AMP2_SEL[2]   ; AB7   ; 3        ; 11           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS_SPI1       ; T9    ; 3        ; 1            ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; CS_SPI2       ; V15   ; 4        ; 32           ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; PWM_outComp   ; AA17  ; 4        ; 28           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STATUS_LED[0] ; J1    ; 1        ; 0            ; 20           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STATUS_LED[1] ; J2    ; 1        ; 0            ; 20           ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STATUS_LED[2] ; J3    ; 1        ; 0            ; 21           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STATUS_LED[3] ; H1    ; 1        ; 0            ; 21           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STATUS_LED[4] ; F2    ; 1        ; 0            ; 24           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STATUS_LED[5] ; E1    ; 1        ; 0            ; 24           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STATUS_LED[6] ; C1    ; 1        ; 0            ; 26           ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STATUS_LED[7] ; C2    ; 1        ; 0            ; 26           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STATUS_LED[8] ; B2    ; 1        ; 0            ; 27           ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; STATUS_LED[9] ; B1    ; 1        ; 0            ; 27           ; 14           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TRIG_OUT1     ; AB9   ; 3        ; 16           ; 0            ; 0            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; TRIG_OUT2     ; AA9   ; 3        ; 16           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; UART_TXD      ; AA20  ; 4        ; 37           ; 0            ; 21           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sclk_SPI1     ; R12   ; 3        ; 5            ; 0            ; 28           ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
; sclk_SPI2     ; W17   ; 4        ; 35           ; 0            ; 7            ; no              ; no                     ; no            ; 2         ; no              ; no         ; no            ; no       ; Off          ; 3.3-V LVTTL  ; 8mA              ; Off         ; --                        ; no                         ; no                          ; User                 ; -                    ; -                   ;
+---------------+-------+----------+--------------+--------------+--------------+-----------------+------------------------+---------------+-----------+-----------------+------------+---------------+----------+--------------+--------------+------------------+-------------+---------------------------+----------------------------+-----------------------------+----------------------+----------------------+---------------------+


+-------------------------------------------------------------------------------------------------------------------------+
; Dual Purpose and Dedicated Pins                                                                                         ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; Location ; Pin Name                    ; Reserved As              ; User Signal Name        ; Pin Type                  ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+
; D1       ; DIFFIO_L4n, DATA1, ASDO     ; As input tri-stated      ; ~ALTERA_ASDO_DATA1~     ; Dual Purpose Pin          ;
; E2       ; DIFFIO_L6p, FLASH_nCE, nCSO ; As input tri-stated      ; ~ALTERA_FLASH_nCE_nCSO~ ; Dual Purpose Pin          ;
; K6       ; nSTATUS                     ; -                        ; -                       ; Dedicated Programming Pin ;
; K2       ; DCLK                        ; As output driving ground ; ~ALTERA_DCLK~           ; Dual Purpose Pin          ;
; K1       ; DATA0                       ; As input tri-stated      ; ~ALTERA_DATA0~          ; Dual Purpose Pin          ;
; K5       ; nCONFIG                     ; -                        ; -                       ; Dedicated Programming Pin ;
; L3       ; nCE                         ; -                        ; -                       ; Dedicated Programming Pin ;
; M18      ; CONF_DONE                   ; -                        ; -                       ; Dedicated Programming Pin ;
; M17      ; MSEL0                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L18      ; MSEL1                       ; -                        ; -                       ; Dedicated Programming Pin ;
; L17      ; MSEL2                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K20      ; MSEL3                       ; -                        ; -                       ; Dedicated Programming Pin ;
; K22      ; DIFFIO_R16n, nCEO           ; Use as programming pin   ; ~ALTERA_nCEO~           ; Dual Purpose Pin          ;
+----------+-----------------------------+--------------------------+-------------------------+---------------------------+


+------------------------------------------------------------+
; I/O Bank Usage                                             ;
+----------+------------------+---------------+--------------+
; I/O Bank ; Usage            ; VCCIO Voltage ; VREF Voltage ;
+----------+------------------+---------------+--------------+
; 1        ; 16 / 33 ( 48 % ) ; 3.3V          ; --           ;
; 2        ; 0 / 48 ( 0 % )   ; 2.5V          ; --           ;
; 3        ; 9 / 46 ( 20 % )  ; 3.3V          ; --           ;
; 4        ; 10 / 41 ( 24 % ) ; 3.3V          ; --           ;
; 5        ; 0 / 46 ( 0 % )   ; 2.5V          ; --           ;
; 6        ; 2 / 43 ( 5 % )   ; 3.3V          ; --           ;
; 7        ; 0 / 47 ( 0 % )   ; 2.5V          ; --           ;
; 8        ; 0 / 43 ( 0 % )   ; 2.5V          ; --           ;
+----------+------------------+---------------+--------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; All Package Pins                                                                                                                                                                        ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; Location ; Pad Number ; I/O Bank ; Pin Name/Usage                                            ; Dir.   ; I/O Standard ; Voltage ; I/O Type   ; User Assignment ; Bus Hold ; Weak Pull Up ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
; A1       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; A2       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A3       ; 354        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A4       ; 350        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A5       ; 345        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A6       ; 336        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A7       ; 334        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A8       ; 332        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A9       ; 328        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A10      ; 326        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A11      ; 321        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A12      ; 319        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; A13      ; 314        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A14      ; 312        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A15      ; 307        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A16      ; 298        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A17      ; 296        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A18      ; 291        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A19      ; 290        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A20      ; 284        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; A21      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; A22      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AA1      ; 76         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA2      ; 75         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA3      ; 102        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA4      ; 106        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA5      ; 108        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA6      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AA7      ; 115        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA8      ; 123        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA9      ; 126        ; 3        ; TRIG_OUT2                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA10     ; 132        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA11     ; 134        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA12     ; 136        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AA13     ; 138        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA14     ; 140        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA15     ; 145        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA16     ; 149        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA17     ; 151        ; 4        ; PWM_outComp                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA18     ; 163        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AA19     ; 164        ; 4        ; TRIG_IN1                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA20     ; 169        ; 4        ; UART_TXD                                                  ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AA21     ; 179        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AA22     ; 178        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; AB1      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB2      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB3      ; 103        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB4      ; 107        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB5      ; 109        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB6      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; AB7      ; 116        ; 3        ; AMP2_SEL[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB8      ; 124        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB9      ; 127        ; 3        ; TRIG_OUT1                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB10     ; 133        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB11     ; 135        ; 3        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB12     ; 137        ; 4        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; AB13     ; 139        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB14     ; 141        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB15     ; 146        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB16     ; 150        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB17     ; 152        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB18     ; 162        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; AB19     ; 165        ; 4        ; TRIG_IN2                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB20     ; 170        ; 4        ; UART_RXD                                                  ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; AB21     ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; AB22     ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; B1       ; 2          ; 1        ; STATUS_LED[9]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B2       ; 1          ; 1        ; STATUS_LED[8]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; B3       ; 355        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B4       ; 351        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B5       ; 346        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B6       ; 337        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B7       ; 335        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B8       ; 333        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B9       ; 329        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B10      ; 327        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B11      ; 322        ; 8        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B12      ; 320        ; 7        ; GND+                                                      ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; B13      ; 315        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B14      ; 313        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B15      ; 308        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B16      ; 299        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B17      ; 297        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B18      ; 292        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B19      ; 289        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B20      ; 285        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; B21      ; 269        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; B22      ; 268        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C1       ; 7          ; 1        ; STATUS_LED[6]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C2       ; 6          ; 1        ; STATUS_LED[7]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; C3       ; 358        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C4       ; 359        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C6       ; 349        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C7       ; 340        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C8       ; 339        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C10      ; 330        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C13      ; 309        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C14      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C15      ; 300        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; C16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C17      ; 286        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; C19      ; 282        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; C20      ; 270        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C21      ; 267        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; C22      ; 266        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D1       ; 9          ; 1        ; ~ALTERA_ASDO_DATA1~ / RESERVED_INPUT_WITH_WEAK_PULLUP     ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; D2       ; 8          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; D5       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D6       ; 356        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D7       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; D9       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D10      ; 324        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D11      ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D12      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D13      ; 310        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D14      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D15      ; 293        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D16      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D17      ; 281        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; D18      ;            ; 7        ; VCCIO7                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; D19      ; 283        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; D20      ; 271        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D21      ; 261        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; D22      ; 260        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E1       ; 14         ; 1        ; STATUS_LED[5]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; E2       ; 13         ; 1        ; ~ALTERA_FLASH_nCE_nCSO~ / RESERVED_INPUT_WITH_WEAK_PULLUP ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; E3       ; 5          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E4       ; 4          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E5       ; 363        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E6       ; 362        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E7       ; 357        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E8       ;            ; 8        ; VCCIO8                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; E9       ; 338        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; E10      ; 325        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E11      ; 317        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E12      ; 316        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E13      ; 311        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E14      ; 301        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E15      ; 294        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E16      ; 275        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; E17      ;            ;          ; VCCD_PLL2                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; E18      ;            ;          ; GNDA2                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; E20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; E21      ; 256        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; E22      ; 255        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F1       ; 16         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F2       ; 15         ; 1        ; STATUS_LED[4]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; F3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; F5       ;            ;          ; GNDA3                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; F6       ;            ;          ; VCCD_PLL3                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; F7       ; 360        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F8       ; 352        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F9       ; 347        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F10      ; 348        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F11      ; 318        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F12      ; 302        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F13      ; 306        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F14      ; 279        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F15      ; 276        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F16      ; 274        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; F17      ; 272        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F18      ;            ; --       ; VCCA2                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; F19      ; 263        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F20      ; 262        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F21      ; 251        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; F22      ; 250        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G1       ; 39         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G2       ; 38         ; 1        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; G3       ; 18         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G4       ; 17         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G5       ; 3          ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G6       ;            ; --       ; VCCA3                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; G7       ; 361        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G8       ; 353        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G9       ; 342        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G10      ; 341        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G11      ; 331        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G12      ; 305        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G13      ; 295        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G14      ; 280        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G15      ; 278        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G16      ; 277        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; G17      ; 273        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G18      ; 264        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; G19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; G20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; G21      ; 226        ; 6        ; CLOCK_50                                                  ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; G22      ; 225        ; 6        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H1       ; 26         ; 1        ; STATUS_LED[3]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H2       ; 25         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; H5       ; 0          ; 1        ; COMSPEED_SEL_SW[0]                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; H6       ; 11         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H7       ; 10         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H8       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; H9       ; 344        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H10      ; 343        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H11      ; 323        ; 8        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H12      ; 304        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H13      ; 303        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H14      ; 288        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H15      ; 287        ; 7        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; H16      ; 259        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H17      ; 265        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H18      ; 257        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; H19      ; 254        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H20      ; 253        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H21      ; 246        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; H22      ; 245        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J1       ; 29         ; 1        ; STATUS_LED[0]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J2       ; 28         ; 1        ; STATUS_LED[1]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J3       ; 27         ; 1        ; STATUS_LED[2]                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J4       ; 24         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J6       ; 12         ; 1        ; COMSPEED_SEL_SW[1]                                        ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; Y               ; no       ; Off          ;
; J7       ; 22         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J8       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; J15      ; 238        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J16      ; 243        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J17      ; 258        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J18      ; 249        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; J20      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; J21      ; 242        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; J22      ; 241        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K1       ; 31         ; 1        ; ~ALTERA_DATA0~ / RESERVED_INPUT_WITH_WEAK_PULLUP          ; input  ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K2       ; 30         ; 1        ; ~ALTERA_DCLK~                                             ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; On           ;
; K3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K4       ;            ; 1        ; VCCIO1                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; K5       ; 32         ; 1        ; ^nCONFIG                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K6       ; 19         ; 1        ; ^nSTATUS                                                  ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K7       ; 23         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K8       ; 21         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; K14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; K15      ; 236        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K16      ; 244        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K17      ; 247        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K18      ; 248        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K19      ; 237        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; K20      ; 231        ; 6        ; ^MSEL3                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; K21      ; 240        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; K22      ; 239        ; 6        ; ~ALTERA_nCEO~ / RESERVED_OUTPUT_OPEN_DRAIN                ; output ; 3.3-V LVTTL  ;         ; Row I/O    ; N               ; no       ; Off          ;
; L1       ; 35         ; 1        ; #TMS                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L2       ; 34         ; 1        ; #TCK                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L3       ; 37         ; 1        ; ^nCE                                                      ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L4       ; 36         ; 1        ; #TDO                                                      ; output ;              ;         ; --         ;                 ; --       ; --           ;
; L5       ; 33         ; 1        ; #TDI                                                      ; input  ;              ;         ; --         ;                 ; --       ; --           ;
; L6       ; 42         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L7       ; 50         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L8       ; 20         ; 1        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; L15      ; 233        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L16      ; 232        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L17      ; 230        ; 6        ; ^MSEL2                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L18      ; 229        ; 6        ; ^MSEL1                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; L19      ;            ; 6        ; VCCIO6                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; L20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; L21      ; 235        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; L22      ; 234        ; 6        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M1       ; 45         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M2       ; 44         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M3       ; 47         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M4       ; 46         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M5       ; 51         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; M6       ; 43         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M7       ; 65         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M8       ; 66         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; M14      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; M15      ; 195        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M16      ; 222        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M17      ; 228        ; 6        ; ^MSEL0                                                    ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M18      ; 227        ; 6        ; ^CONF_DONE                                                ;        ;              ;         ; --         ;                 ; --       ; --           ;
; M19      ; 221        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M20      ; 220        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M21      ; 219        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; M22      ; 218        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N1       ; 49         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N2       ; 48         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; N5       ; 56         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N6       ; 64         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N7       ; 73         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N8       ; 67         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; N10      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N13      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; N14      ; 189        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N15      ; 196        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N16      ; 205        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N17      ; 214        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N18      ; 215        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N19      ; 213        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N20      ; 212        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N21      ; 217        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; N22      ; 216        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P1       ; 53         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P2       ; 52         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P3       ; 58         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P4       ; 57         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P5       ; 63         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P6       ; 79         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P7       ; 74         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P8       ; 86         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P9       ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P10      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P11      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P12      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; P14      ; 180        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P15      ; 192        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P16      ; 193        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P17      ; 197        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P18      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; P19      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; P20      ; 208        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; P21      ; 211        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; P22      ; 210        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R1       ; 55         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R2       ; 54         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; R4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; R5       ; 80         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R6       ; 83         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R7       ; 84         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R8       ; 87         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R9       ; 88         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R10      ; 90         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R11      ; 97         ; 3        ; AMP1_SEL[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R12      ; 98         ; 3        ; sclk_SPI1                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R13      ; 153        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R14      ; 175        ; 4        ; AMP2_SEL[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; R15      ; 176        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R16      ; 172        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; R17      ; 194        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; R18      ; 203        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R19      ; 204        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R20      ; 200        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R21      ; 207        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; R22      ; 206        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T1       ; 41         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T2       ; 40         ; 2        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T3       ; 72         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T4       ; 81         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T5       ; 82         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T6       ;            ; --       ; VCCA1                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T7       ; 85         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T8       ; 89         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T9       ; 91         ; 3        ; CS_SPI1                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T10      ; 121        ; 3        ; sdio_SPI1                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T11      ; 125        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T12      ; 148        ; 4        ; AMP2_SEL[0]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T13      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; T14      ; 160        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T15      ; 161        ; 4        ; sdio_SPI2                                                 ; input  ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; T16      ; 171        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; T17      ; 181        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T18      ; 182        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; T19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; T20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; T21      ; 224        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; T22      ; 223        ; 5        ; GND+                                                      ;        ;              ;         ; Row I/O    ;                 ; --       ; --           ;
; U1       ; 60         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U2       ; 59         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U5       ;            ;          ; GNDA1                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; U6       ;            ;          ; VCCD_PLL1                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U7       ; 94         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U8       ; 95         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U9       ; 112        ; 3        ; AMP1_SEL[2]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U10      ; 122        ; 3        ; AMP1_SEL[1]                                               ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; U11      ; 128        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U12      ; 147        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U13      ; 156        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U14      ; 174        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U15      ; 173        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; U16      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U17      ;            ;          ; VCCINT                                                    ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; U18      ;            ; --       ; VCCA4                                                     ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; U19      ; 188        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U20      ; 187        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U21      ; 202        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; U22      ; 201        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V1       ; 62         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V2       ; 61         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V3       ; 78         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V4       ; 77         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V5       ; 93         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V6       ; 92         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V7       ; 105        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V8       ; 113        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V9       ; 119        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V10      ; 120        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V11      ; 129        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V12      ; 142        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V13      ; 154        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V14      ; 157        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; V15      ; 158        ; 4        ; CS_SPI2                                                   ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; V16      ; 168        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; V17      ;            ;          ; VCCD_PLL4                                                 ; power  ;              ; 1.2V    ; --         ;                 ; --       ; --           ;
; V18      ;            ;          ; GNDA4                                                     ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; V20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; V21      ; 199        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; V22      ; 198        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W1       ; 69         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W2       ; 68         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W3       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; W4       ;            ; 2        ; VCCIO2                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; W5       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W6       ; 104        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W7       ; 110        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W8       ; 114        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W9       ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W10      ; 130        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W11      ;            ; 3        ; VCCIO3                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W12      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W13      ; 143        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W14      ; 155        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; W15      ; 159        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; W16      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W17      ; 166        ; 4        ; sclk_SPI2                                                 ; output ; 3.3-V LVTTL  ;         ; Column I/O ; Y               ; no       ; Off          ;
; W18      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; W19      ; 184        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W20      ; 183        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W21      ; 191        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; W22      ; 190        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y1       ; 71         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y2       ; 70         ; 2        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y3       ; 99         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y4       ; 96         ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; --       ; --           ;
; Y5       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y6       ; 101        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y7       ; 111        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y8       ; 117        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y9       ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y10      ; 131        ; 3        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y11      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y12      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y13      ; 144        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y14      ;            ; 4        ; VCCIO4                                                    ; power  ;              ; 3.3V    ; --         ;                 ; --       ; --           ;
; Y15      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y16      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y17      ; 167        ; 4        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Column I/O ;                 ; no       ; On           ;
; Y18      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y19      ;            ; 5        ; VCCIO5                                                    ; power  ;              ; 2.5V    ; --         ;                 ; --       ; --           ;
; Y20      ;            ;          ; GND                                                       ; gnd    ;              ;         ; --         ;                 ; --       ; --           ;
; Y21      ; 186        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
; Y22      ; 185        ; 5        ; RESERVED_INPUT_WITH_WEAK_PULLUP                           ;        ;              ;         ; Row I/O    ;                 ; no       ; On           ;
+----------+------------+----------+-----------------------------------------------------------+--------+--------------+---------+------------+-----------------+----------+--------------+
Note: Pin directions (input, output or bidir) are based on device operating in user mode.


+-----------------------------------------------------------------------------------------------+
; PLL Summary                                                                                   ;
+-------------------------------+---------------------------------------------------------------+
; Name                          ; pll:C0|altpll:altpll_component|pll_altpll:auto_generated|pll1 ;
+-------------------------------+---------------------------------------------------------------+
; SDC pin name                  ; C0|altpll_component|auto_generated|pll1                       ;
; PLL mode                      ; Normal                                                        ;
; Compensate clock              ; clock0                                                        ;
; Compensated input/output pins ; --                                                            ;
; Switchover type               ; --                                                            ;
; Input frequency 0             ; 50.0 MHz                                                      ;
; Input frequency 1             ; --                                                            ;
; Nominal PFD frequency         ; 10.0 MHz                                                      ;
; Nominal VCO frequency         ; 480.0 MHz                                                     ;
; VCO post scale K counter      ; 2                                                             ;
; VCO frequency control         ; Auto                                                          ;
; VCO phase shift step          ; 260 ps                                                        ;
; VCO multiply                  ; --                                                            ;
; VCO divide                    ; --                                                            ;
; Freq min lock                 ; 31.25 MHz                                                     ;
; Freq max lock                 ; 67.73 MHz                                                     ;
; M VCO Tap                     ; 0                                                             ;
; M Initial                     ; 1                                                             ;
; M value                       ; 48                                                            ;
; N value                       ; 5                                                             ;
; Charge pump current           ; setting 1                                                     ;
; Loop filter resistance        ; setting 20                                                    ;
; Loop filter capacitance       ; setting 0                                                     ;
; Bandwidth                     ; 450 kHz to 590 kHz                                            ;
; Bandwidth type                ; Medium                                                        ;
; Real time reconfigurable      ; Off                                                           ;
; Scan chain MIF file           ; --                                                            ;
; Preserve PLL counter order    ; Off                                                           ;
; PLL location                  ; PLL_2                                                         ;
; Inclk0 signal                 ; CLOCK_50                                                      ;
; Inclk1 signal                 ; --                                                            ;
; Inclk0 signal type            ; Dedicated Pin                                                 ;
; Inclk1 signal type            ; --                                                            ;
+-------------------------------+---------------------------------------------------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; PLL Usage                                                                                                                                                                                                                                                                                          ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; Name                                                                      ; Output Clock ; Mult ; Div ; Output Frequency ; Phase Shift ; Phase Shift Step ; Duty Cycle ; Counter ; Counter Value ; High / Low ; Cascade Input ; Initial ; VCO Tap ; SDC Pin Name                                   ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+
; pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; clock0       ; 12   ; 5   ; 120.0 MHz        ; 0 (0 ps)    ; 11.25 (260 ps)   ; 50/50      ; C0      ; 4             ; 2/2 Even   ; --            ; 1       ; 0       ; C0|altpll_component|auto_generated|pll1|clk[0] ;
; pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; clock1       ; 8    ; 5   ; 80.0 MHz         ; 0 (0 ps)    ; 7.50 (260 ps)    ; 50/50      ; C1      ; 6             ; 3/3 Even   ; --            ; 1       ; 0       ; C0|altpll_component|auto_generated|pll1|clk[1] ;
+---------------------------------------------------------------------------+--------------+------+-----+------------------+-------------+------------------+------------+---------+---------------+------------+---------------+---------+---------+------------------------------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter Resource Utilization by Entity                                                                                                                                                                                                                                                                                                                              ;
+-------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; Compilation Hierarchy Node                ; Logic Cells   ; Dedicated Logic Registers ; I/O Registers ; Memory Bits ; M9Ks ; DSP Elements ; DSP 9x9 ; DSP 18x18 ; Pins ; Virtual Pins ; LUT-Only LCs ; Register-Only LCs ; LUT/Register LCs ; Full Hierarchy Name                                                                                   ; Library Name ;
+-------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
; |OPENLAB_FPGA_OSCILLOSCOPE_TOP            ; 13936 (2)     ; 6600 (0)                  ; 0 (0)         ; 73728       ; 10   ; 2            ; 2       ; 0         ; 32   ; 0            ; 7336 (2)     ; 400 (0)           ; 6200 (0)         ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP                                                                        ; work         ;
;    |ADS7885_IPCORE:C2|                    ; 56 (56)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 19 (19)      ; 3 (3)             ; 34 (34)          ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|ADS7885_IPCORE:C2                                                      ; work         ;
;    |ADS7885_IPCORE:C3|                    ; 55 (55)       ; 32 (32)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 18 (18)      ; 0 (0)             ; 37 (37)          ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|ADS7885_IPCORE:C3                                                      ; work         ;
;    |OPENLAB_BINARY_PROTO:C12|             ; 11298 (11298) ; 5121 (5121)               ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 6072 (6072)  ; 82 (82)           ; 5144 (5144)      ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_BINARY_PROTO:C12                                               ; work         ;
;    |OPENLAB_FIFO:C8|                      ; 80 (80)       ; 58 (58)                   ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 16 (16)      ; 4 (4)             ; 60 (60)          ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C8                                                        ; work         ;
;       |altsyncram:memory_rtl_0|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C8|altsyncram:memory_rtl_0                                ; work         ;
;          |altsyncram_dic1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C8|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated ; work         ;
;    |OPENLAB_FIFO:C9|                      ; 81 (81)       ; 58 (58)                   ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 59 (59)          ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C9                                                        ; work         ;
;       |altsyncram:memory_rtl_0|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C9|altsyncram:memory_rtl_0                                ; work         ;
;          |altsyncram_dic1:auto_generated| ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 36864       ; 5    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated ; work         ;
;    |PWM:C4|                               ; 151 (132)     ; 74 (74)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 72 (58)      ; 0 (0)             ; 79 (71)          ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|PWM:C4                                                                 ; work         ;
;       |lpm_mult:Mult0|                    ; 22 (0)        ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (0)       ; 0 (0)             ; 8 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|PWM:C4|lpm_mult:Mult0                                                  ; work         ;
;          |multcore:mult_core|             ; 22 (22)       ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 14 (14)      ; 0 (0)             ; 8 (8)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|PWM:C4|lpm_mult:Mult0|multcore:mult_core                               ; work         ;
;    |PWM:C5|                               ; 40 (40)       ; 18 (18)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 0 (0)             ; 18 (18)          ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|PWM:C5                                                                 ; work         ;
;    |SAMPLE_ACQUISITION_ETS:C10|           ; 650 (650)     ; 145 (145)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 425 (425)    ; 0 (0)             ; 225 (225)        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10                                             ; work         ;
;       |lpm_mult:Mult0|                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0                              ; work         ;
;          |mult_m1t:auto_generated|        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0|mult_m1t:auto_generated      ; work         ;
;    |SAMPLE_ACQUISITION_ETS:C11|           ; 609 (609)     ; 145 (145)                 ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 445 (445)    ; 0 (0)             ; 164 (164)        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11                                             ; work         ;
;       |lpm_mult:Mult0|                    ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|lpm_mult:Mult0                              ; work         ;
;          |mult_m1t:auto_generated|        ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 1            ; 1       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SAMPLE_ACQUISITION_ETS:C11|lpm_mult:Mult0|mult_m1t:auto_generated      ; work         ;
;    |SERIAL_COM_8N1_SPEEDSEL:C1|           ; 105 (0)       ; 53 (0)                    ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 51 (0)       ; 2 (0)             ; 52 (0)           ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1                                             ; work         ;
;       |UART_RX:C1|                        ; 60 (60)       ; 31 (31)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 29 (29)      ; 0 (0)             ; 31 (31)          ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1                                  ; work         ;
;       |UART_TX:C0|                        ; 45 (45)       ; 22 (22)                   ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 22 (22)      ; 2 (2)             ; 21 (21)          ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0                                  ; work         ;
;    |edge_detect:C6|                       ; 526 (526)     ; 432 (432)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 94 (94)      ; 169 (169)         ; 263 (263)        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|edge_detect:C6                                                         ; work         ;
;    |edge_detect:C7|                       ; 512 (512)     ; 432 (432)                 ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 78 (78)      ; 140 (140)         ; 294 (294)        ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|edge_detect:C7                                                         ; work         ;
;    |pll:C0|                               ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|pll:C0                                                                 ; work         ;
;       |altpll:altpll_component|           ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|pll:C0|altpll:altpll_component                                         ; work         ;
;          |pll_altpll:auto_generated|      ; 0 (0)         ; 0 (0)                     ; 0 (0)         ; 0           ; 0    ; 0            ; 0       ; 0         ; 0    ; 0            ; 0 (0)        ; 0 (0)             ; 0 (0)            ; |OPENLAB_FPGA_OSCILLOSCOPE_TOP|pll:C0|altpll:altpll_component|pll_altpll:auto_generated               ; work         ;
+-------------------------------------------+---------------+---------------------------+---------------+-------------+------+--------------+---------+-----------+------+--------------+--------------+-------------------+------------------+-------------------------------------------------------------------------------------------------------+--------------+
Note: For table entries with two numbers listed, the numbers in parentheses indicate the number of resources of the given type used by the specific entity alone. The numbers listed outside of parentheses indicate the total resources of the given type used by the specific entity and all of its sub-entities in the hierarchy.


+----------------------------------------------------------------------------------------------------+
; Delay Chain Summary                                                                                ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; Name               ; Pin Type ; Pad to Core 0 ; Pad to Core 1 ; Pad to Input Register ; TCO ; TCOE ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+
; UART_TXD           ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STATUS_LED[0]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STATUS_LED[1]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STATUS_LED[2]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STATUS_LED[3]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STATUS_LED[4]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STATUS_LED[5]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STATUS_LED[6]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STATUS_LED[7]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STATUS_LED[8]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; STATUS_LED[9]      ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sclk_SPI1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS_SPI1            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; sclk_SPI2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; CS_SPI2            ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMP1_SEL[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMP1_SEL[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMP1_SEL[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMP2_SEL[0]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMP2_SEL[1]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; AMP2_SEL[2]        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TRIG_OUT1          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; TRIG_OUT2          ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; PWM_outComp        ; Output   ; --            ; --            ; --                    ; --  ; --   ;
; COMSPEED_SEL_SW[0] ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; COMSPEED_SEL_SW[1] ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; CLOCK_50           ; Input    ; --            ; --            ; --                    ; --  ; --   ;
; UART_RXD           ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; TRIG_IN1           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; TRIG_IN2           ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
; sdio_SPI1          ; Input    ; --            ; (6) 1314 ps   ; --                    ; --  ; --   ;
; sdio_SPI2          ; Input    ; (6) 1314 ps   ; --            ; --                    ; --  ; --   ;
+--------------------+----------+---------------+---------------+-----------------------+-----+------+


+-----------------------------------------------------------------------------------------+
; Pad To Core Delay Chain Fanout                                                          ;
+-----------------------------------------------------------+-------------------+---------+
; Source Pin / Fanout                                       ; Pad To Core Index ; Setting ;
+-----------------------------------------------------------+-------------------+---------+
; COMSPEED_SEL_SW[0]                                        ;                   ;         ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|TX_LINE~6    ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|FINISHED~0   ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|TX_LINE~7    ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|TX_LINE~8    ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|PRSCL[1]~22  ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|PRSCL[0]~24  ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[4]~5    ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[7]~8    ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|FINISHED~2   ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|PRSCL[1]~29  ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|PRSCL[5]~21  ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|TX_LINE~13   ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[4]~16   ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|PRSCL[5]~30  ; 0                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|PRSCL[5]~31  ; 0                 ; 6       ;
; COMSPEED_SEL_SW[1]                                        ;                   ;         ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|TX_LINE~6    ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|FINISHED~0   ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|TX_LINE~7    ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|TX_LINE~8    ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|PRSCL[1]~22  ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|PRSCL[0]~24  ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[4]~5    ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[7]~8    ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|FINISHED~2   ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|PRSCL[1]~29  ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|PRSCL[5]~21  ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|TX_LINE~13   ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[4]~16   ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|PRSCL[5]~30  ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|PRSCL[5]~31  ; 1                 ; 6       ;
; CLOCK_50                                                  ;                   ;         ;
; UART_RXD                                                  ;                   ;         ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATAFLL[9]~0 ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATAFLL[2]~1 ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATAFLL[0]~2 ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|RX_FLG~1     ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|PRSCL[5]~21  ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|INDEX[2]~2   ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATAFLL[1]~3 ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATAFLL[3]~4 ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATAFLL[4]~5 ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATAFLL[5]~6 ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATAFLL[6]~7 ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATAFLL[7]~8 ; 1                 ; 6       ;
;      - SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATAFLL[8]~9 ; 1                 ; 6       ;
;      - UART_RXD~_wirecell                                 ; 1                 ; 6       ;
; TRIG_IN1                                                  ;                   ;         ;
;      - edge_detect:C6|input_s_fast[8]~feeder              ; 0                 ; 6       ;
; TRIG_IN2                                                  ;                   ;         ;
;      - edge_detect:C7|input_s_fast[8]                     ; 0                 ; 6       ;
; sdio_SPI1                                                 ;                   ;         ;
;      - ADS7885_IPCORE:C2|RAW_DATA[9]~1                    ; 1                 ; 6       ;
;      - ADS7885_IPCORE:C2|RAW_DATA[2]~3                    ; 1                 ; 6       ;
;      - ADS7885_IPCORE:C2|RAW_DATA[7]~4                    ; 1                 ; 6       ;
;      - ADS7885_IPCORE:C2|RAW_DATA[8]~5                    ; 1                 ; 6       ;
;      - ADS7885_IPCORE:C2|RAW_DATA[4]~6                    ; 1                 ; 6       ;
;      - ADS7885_IPCORE:C2|RAW_DATA[5]~7                    ; 1                 ; 6       ;
;      - ADS7885_IPCORE:C2|RAW_DATA[6]~8                    ; 1                 ; 6       ;
;      - ADS7885_IPCORE:C2|RAW_DATA[3]~9                    ; 1                 ; 6       ;
; sdio_SPI2                                                 ;                   ;         ;
;      - ADS7885_IPCORE:C3|RAW_DATA[9]~1                    ; 0                 ; 6       ;
;      - ADS7885_IPCORE:C3|RAW_DATA[2]~3                    ; 0                 ; 6       ;
;      - ADS7885_IPCORE:C3|RAW_DATA[7]~4                    ; 0                 ; 6       ;
;      - ADS7885_IPCORE:C3|RAW_DATA[8]~5                    ; 0                 ; 6       ;
;      - ADS7885_IPCORE:C3|RAW_DATA[4]~6                    ; 0                 ; 6       ;
;      - ADS7885_IPCORE:C3|RAW_DATA[5]~7                    ; 0                 ; 6       ;
;      - ADS7885_IPCORE:C3|RAW_DATA[6]~8                    ; 0                 ; 6       ;
;      - ADS7885_IPCORE:C3|RAW_DATA[3]~9                    ; 0                 ; 6       ;
+-----------------------------------------------------------+-------------------+---------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Control Signals                                                                                                                                                                                                                 ;
+---------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location           ; Fan-Out ; Usage                                 ; Global ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+
; ADS7885_IPCORE:C2|CS_counter[0]~8                                         ; LCCOMB_X39_Y10_N30 ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ADS7885_IPCORE:C2|process_1~0                                             ; LCCOMB_X38_Y10_N12 ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; ADS7885_IPCORE:C2|rx_data_temp[7]~0                                       ; LCCOMB_X33_Y9_N24  ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ADS7885_IPCORE:C2|s_SPI_CLK                                               ; FF_X21_Y3_N3       ; 21      ; Clock                                 ; yes    ; Global Clock         ; GCLK15           ; --                        ;
; ADS7885_IPCORE:C3|CS_counter[0]~8                                         ; LCCOMB_X24_Y7_N6   ; 6       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; ADS7885_IPCORE:C3|process_1~0                                             ; LCCOMB_X24_Y6_N20  ; 1       ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; ADS7885_IPCORE:C3|rx_data_temp[7]~0                                       ; LCCOMB_X32_Y6_N2   ; 12      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; ADS7885_IPCORE:C3|s_SPI_CLK                                               ; FF_X21_Y2_N27      ; 21      ; Clock                                 ; yes    ; Global Clock         ; GCLK17           ; --                        ;
; CLOCK_50                                                                  ; PIN_G21            ; 1       ; Clock                                 ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|AMP2_SEL_SIG[0]~0                                ; LCCOMB_X33_Y8_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[19]~66                                ; LCCOMB_X31_Y10_N4  ; 40      ; Clock enable, Sync. clear             ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[19]~68                                ; LCCOMB_X31_Y10_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_CODE[4]~4                                    ; LCCOMB_X40_Y6_N10  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_CODE[4]~5                                    ; LCCOMB_X40_Y6_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_CODE[4]~7                                    ; LCCOMB_X40_Y6_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.ACK                                    ; FF_X32_Y8_N13      ; 128     ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.CMD_SSM                                ; FF_X32_Y7_N5       ; 61      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.CMD_STB                                ; FF_X32_Y7_N9       ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.NACK                                   ; FF_X31_Y8_N27      ; 35      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.REPLY_HWV                              ; FF_X32_Y7_N29      ; 50      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.REPLY_SD                               ; FF_X32_Y7_N19      ; 162     ; Clock enable, Sync. clear, Sync. load ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.REPLY_SWV                              ; FF_X32_Y7_N7       ; 51      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.WAIT_PC_REC                            ; FF_X32_Y8_N25      ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE~56                                     ; LCCOMB_X32_Y7_N26  ; 11      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CRC_header_send_COMPLETE~0                       ; LCCOMB_X28_Y1_N16  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|CRC_payload_send_COMPLETE~0                      ; LCCOMB_X21_Y1_N26  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|DUAL_CHANNEL_MODE_ON_S~0                         ; LCCOMB_X31_Y7_N2   ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|DUMMY_SENT                                       ; FF_X30_Y8_N31      ; 95      ; Clock enable, Sync. load              ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~10                                      ; LCCOMB_X38_Y8_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~11                                      ; LCCOMB_X39_Y8_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~12                                      ; LCCOMB_X39_Y8_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~13                                      ; LCCOMB_X36_Y8_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~14                                      ; LCCOMB_X36_Y8_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~15                                      ; LCCOMB_X36_Y8_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~16                                      ; LCCOMB_X37_Y8_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~4                                       ; LCCOMB_X37_Y8_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~5                                       ; LCCOMB_X38_Y8_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~6                                       ; LCCOMB_X38_Y8_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Decoder4~7                                       ; LCCOMB_X38_Y8_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|ERROR_CODE[0]~4                                  ; LCCOMB_X32_Y7_N24  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|FIFO_CH2_RD_S~5                                  ; LCCOMB_X30_Y5_N26  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|HEADER_DATA[1][7]~2                              ; LCCOMB_X40_Y2_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|HEADER_DATA[2][7]~3                              ; LCCOMB_X40_Y2_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|HEADER_DATA[3][7]~4                              ; LCCOMB_X40_Y1_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|HEADER_DATA[4][7]~5                              ; LCCOMB_X40_Y2_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|HEADER_INDEX[31]~0                               ; LCCOMB_X39_Y4_N30  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|HEADER_INDEX_SEND[0]~0                           ; LCCOMB_X23_Y1_N2   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|NEXT_STATE~18                                    ; LCCOMB_X39_Y9_N30  ; 24      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_DATA_SEND[0][2]~6                        ; LCCOMB_X27_Y6_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_DATA_SEND[1][7]~2                        ; LCCOMB_X30_Y6_N24  ; 24      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX[16]~21                             ; LCCOMB_X37_Y3_N12  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX_SEND[16]~21                        ; LCCOMB_X21_Y1_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_SIZE[15]~2                               ; LCCOMB_X39_Y2_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_SIZE[7]~10                               ; LCCOMB_X40_Y1_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[0]~0                                  ; LCCOMB_X37_Y10_N26 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[0]~1                                  ; LCCOMB_X37_Y10_N4  ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|PWM_RESET                                        ; FF_X31_Y9_N21      ; 53      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|RX_INDEX[2]~9                                    ; LCCOMB_X40_Y6_N20  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|SAMPLERATE_CNTER[18]~0                           ; LCCOMB_X38_Y17_N14 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_S[15]~1                       ; LCCOMB_X32_Y12_N4  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[9]~9                                ; LCCOMB_X30_Y9_N8   ; 10      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|START_CRC_HEADER                                 ; FF_X38_Y4_N17      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|START_CRC_HEADER_SEND                            ; FF_X30_Y7_N21      ; 37      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|START_CRC_PAYLOAD                                ; FF_X39_Y4_N13      ; 19      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|STATUS_LED[5]~6                                  ; LCCOMB_X33_Y12_N20 ; 3       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|STATUS_LED[8]~7                                  ; LCCOMB_X31_Y7_N4   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|Selector255~0                                    ; LCCOMB_X28_Y8_N2   ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_HEAD[15]~0                               ; LCCOMB_X39_Y6_N24  ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD[15]~0                            ; LCCOMB_X38_Y3_N0   ; 17      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|header_complete                                  ; FF_X38_Y4_N21      ; 37      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|header_send_complete                             ; FF_X30_Y7_N19      ; 36      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[0][6]~5741                    ; LCCOMB_X27_Y6_N8   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[100][7]~4713                  ; LCCOMB_X6_Y4_N30   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[100][7]~4714                  ; LCCOMB_X6_Y4_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[101][7]~4604                  ; LCCOMB_X6_Y11_N30  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[101][7]~4606                  ; LCCOMB_X6_Y11_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[102][7]~4435                  ; LCCOMB_X9_Y13_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[102][7]~4436                  ; LCCOMB_X9_Y13_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[103][7]~4864                  ; LCCOMB_X5_Y5_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[103][7]~4866                  ; LCCOMB_X5_Y5_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[104][7]~4710                  ; LCCOMB_X6_Y10_N22  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[104][7]~4712                  ; LCCOMB_X6_Y10_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[105][7]~4607                  ; LCCOMB_X6_Y10_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[105][7]~4608                  ; LCCOMB_X6_Y10_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[106][7]~4428                  ; LCCOMB_X10_Y14_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[106][7]~4430                  ; LCCOMB_X10_Y14_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[107][7]~4878                  ; LCCOMB_X1_Y5_N20   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[107][7]~4879                  ; LCCOMB_X1_Y3_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[108][7]~4717                  ; LCCOMB_X1_Y5_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[108][7]~4718                  ; LCCOMB_X1_Y5_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[109][7]~4611                  ; LCCOMB_X4_Y9_N26   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[109][7]~4612                  ; LCCOMB_X4_Y9_N24   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[10][3]~4476                   ; LCCOMB_X27_Y5_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[110][7]~4453                  ; LCCOMB_X8_Y20_N2   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[110][7]~4454                  ; LCCOMB_X8_Y20_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[111][7]~4894                  ; LCCOMB_X4_Y7_N2    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[111][7]~4895                  ; LCCOMB_X9_Y4_N4    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[112][7]~4741                  ; LCCOMB_X7_Y9_N4    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[112][7]~4742                  ; LCCOMB_X7_Y6_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[113][7]~4690                  ; LCCOMB_X7_Y9_N14   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[113][7]~4691                  ; LCCOMB_X8_Y9_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[114][7]~4449                  ; LCCOMB_X10_Y15_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[114][7]~4450                  ; LCCOMB_X10_Y15_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[115][7]~5008                  ; LCCOMB_X11_Y7_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[115][7]~5009                  ; LCCOMB_X14_Y7_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[116][7]~4739                  ; LCCOMB_X11_Y7_N22  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[116][7]~4740                  ; LCCOMB_X14_Y18_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[117][7]~4688                  ; LCCOMB_X8_Y9_N2    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[117][7]~4689                  ; LCCOMB_X8_Y9_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[118][7]~4441                  ; LCCOMB_X11_Y13_N20 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[118][7]~4442                  ; LCCOMB_X11_Y13_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[119][7]~5000                  ; LCCOMB_X9_Y4_N6    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[119][7]~5001                  ; LCCOMB_X9_Y4_N16   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[11][4]~4950                   ; LCCOMB_X28_Y9_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[120][7]~4737                  ; LCCOMB_X9_Y4_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[120][7]~4738                  ; LCCOMB_X9_Y4_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[121][7]~4686                  ; LCCOMB_X10_Y7_N8   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[121][7]~4687                  ; LCCOMB_X10_Y7_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[122][7]~4433                  ; LCCOMB_X11_Y18_N16 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[122][7]~4434                  ; LCCOMB_X11_Y18_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[123][7]~4990                  ; LCCOMB_X10_Y7_N4   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[123][7]~4991                  ; LCCOMB_X10_Y7_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[124][7]~4743                  ; LCCOMB_X6_Y7_N16   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[124][7]~4744                  ; LCCOMB_X6_Y7_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[125][7]~4692                  ; LCCOMB_X6_Y7_N20   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[125][7]~4693                  ; LCCOMB_X6_Y7_N6    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[126][7]~4457                  ; LCCOMB_X10_Y17_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[126][7]~4458                  ; LCCOMB_X10_Y17_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[127][7]~5014                  ; LCCOMB_X9_Y8_N20   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[127][7]~5015                  ; LCCOMB_X12_Y5_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[128][7]~4767                  ; LCCOMB_X9_Y8_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[128][7]~4768                  ; LCCOMB_X9_Y8_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[129][7]~4644                  ; LCCOMB_X16_Y9_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[129][7]~4645                  ; LCCOMB_X16_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[12][5]~4821                   ; LCCOMB_X26_Y8_N16  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[130][7]~4412                  ; LCCOMB_X12_Y8_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[130][7]~4413                  ; LCCOMB_X12_Y14_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[131][7]~4967                  ; LCCOMB_X15_Y8_N14  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[131][7]~4968                  ; LCCOMB_X16_Y8_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[132][7]~4763                  ; LCCOMB_X12_Y8_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[132][7]~4764                  ; LCCOMB_X12_Y8_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[133][7]~4642                  ; LCCOMB_X16_Y7_N4   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[133][7]~4643                  ; LCCOMB_X16_Y7_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[134][7]~4395                  ; LCCOMB_X7_Y11_N12  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[134][7]~4396                  ; LCCOMB_X3_Y22_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[135][7]~4955                  ; LCCOMB_X12_Y11_N22 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[135][7]~4956                  ; LCCOMB_X19_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[136][7]~4765                  ; LCCOMB_X5_Y12_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[136][7]~4766                  ; LCCOMB_X5_Y12_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[137][7]~4640                  ; LCCOMB_X5_Y12_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[137][7]~4641                  ; LCCOMB_X22_Y9_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[138][7]~4404                  ; LCCOMB_X3_Y12_N16  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[138][7]~4405                  ; LCCOMB_X2_Y12_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[139][7]~4937                  ; LCCOMB_X17_Y8_N6   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[139][7]~4938                  ; LCCOMB_X16_Y8_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[13][6]~4669                   ; LCCOMB_X24_Y6_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[140][7]~4769                  ; LCCOMB_X14_Y9_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[140][7]~4770                  ; LCCOMB_X14_Y9_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[141][7]~4646                  ; LCCOMB_X14_Y9_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[141][7]~4647                  ; LCCOMB_X14_Y9_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[142][7]~4421                  ; LCCOMB_X14_Y15_N26 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[142][7]~4422                  ; LCCOMB_X14_Y18_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[143][7]~4980                  ; LCCOMB_X15_Y11_N6  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[143][7]~4981                  ; LCCOMB_X22_Y6_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[144][7]~4750                  ; LCCOMB_X15_Y11_N14 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[144][7]~4751                  ; LCCOMB_X15_Y11_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[145][7]~4583                  ; LCCOMB_X12_Y14_N30 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[145][7]~4585                  ; LCCOMB_X12_Y20_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[146][7]~4410                  ; LCCOMB_X12_Y13_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[146][7]~4411                  ; LCCOMB_X11_Y14_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[147][7]~4914                  ; LCCOMB_X12_Y11_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[147][7]~4915                  ; LCCOMB_X15_Y14_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[148][7]~4745                  ; LCCOMB_X12_Y11_N8  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[148][7]~4747                  ; LCCOMB_X12_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[149][7]~4557                  ; LCCOMB_X21_Y14_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[149][7]~4560                  ; LCCOMB_X21_Y14_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[14][6]~4520                   ; LCCOMB_X23_Y10_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[150][7]~4392                  ; LCCOMB_X11_Y12_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[150][7]~4394                  ; LCCOMB_X3_Y22_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[151][7]~4909                  ; LCCOMB_X12_Y17_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[151][7]~4911                  ; LCCOMB_X12_Y17_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[152][7]~4748                  ; LCCOMB_X11_Y12_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[152][7]~4749                  ; LCCOMB_X11_Y12_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[153][7]~4575                  ; LCCOMB_X11_Y12_N30 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[153][7]~4577                  ; LCCOMB_X15_Y12_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[154][7]~4399                  ; LCCOMB_X12_Y14_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[154][7]~4401                  ; LCCOMB_X12_Y14_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[155][7]~4912                  ; LCCOMB_X14_Y12_N24 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[155][7]~4913                  ; LCCOMB_X14_Y14_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[156][7]~4752                  ; LCCOMB_X14_Y12_N20 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[156][7]~4753                  ; LCCOMB_X14_Y12_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[157][7]~4596                  ; LCCOMB_X14_Y12_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[157][7]~4598                  ; LCCOMB_X16_Y12_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[158][7]~4416                  ; LCCOMB_X12_Y18_N4  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[158][7]~4418                  ; LCCOMB_X12_Y18_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[159][7]~4916                  ; LCCOMB_X12_Y18_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[159][7]~4917                  ; LCCOMB_X12_Y18_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[15][0]~4987                   ; LCCOMB_X19_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[160][7]~4852                  ; LCCOMB_X7_Y11_N10  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[160][7]~4853                  ; LCCOMB_X7_Y11_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[161][7]~4674                  ; LCCOMB_X7_Y11_N2   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[161][7]~4675                  ; LCCOMB_X7_Y11_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[162][7]~4545                  ; LCCOMB_X8_Y20_N14  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[162][7]~4546                  ; LCCOMB_X6_Y20_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[163][7]~4978                  ; LCCOMB_X10_Y10_N4  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[163][7]~4979                  ; LCCOMB_X16_Y12_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[164][7]~4848                  ; LCCOMB_X9_Y11_N24  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[164][7]~4849                  ; LCCOMB_X9_Y11_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[165][7]~4672                  ; LCCOMB_X8_Y11_N22  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[165][7]~4673                  ; LCCOMB_X24_Y12_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[166][7]~4529                  ; LCCOMB_X5_Y21_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[166][7]~4530                  ; LCCOMB_X12_Y21_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[167][7]~4963                  ; LCCOMB_X17_Y3_N24  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[167][7]~4964                  ; LCCOMB_X17_Y3_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[168][7]~4850                  ; LCCOMB_X3_Y11_N22  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[168][7]~4851                  ; LCCOMB_X3_Y11_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[169][7]~4670                  ; LCCOMB_X3_Y11_N24  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[169][7]~4671                  ; LCCOMB_X3_Y11_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[16][4]~5738                   ; LCCOMB_X22_Y7_N10  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[170][7]~4537                  ; LCCOMB_X3_Y13_N6   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[170][7]~4538                  ; LCCOMB_X3_Y13_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[171][7]~4951                  ; LCCOMB_X16_Y11_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[171][7]~4952                  ; LCCOMB_X16_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[172][7]~4854                  ; LCCOMB_X12_Y13_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[172][7]~4855                  ; LCCOMB_X10_Y11_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[173][7]~4676                  ; LCCOMB_X12_Y13_N22 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[173][7]~4677                  ; LCCOMB_X12_Y13_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[174][7]~4553                  ; LCCOMB_X16_Y13_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[174][7]~4554                  ; LCCOMB_X8_Y13_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[175][7]~4988                  ; LCCOMB_X16_Y12_N16 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[175][7]~4989                  ; LCCOMB_X21_Y6_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[176][7]~4835                  ; LCCOMB_X14_Y17_N24 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[176][7]~4836                  ; LCCOMB_X14_Y17_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[177][7]~4591                  ; LCCOMB_X16_Y14_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[177][7]~4593                  ; LCCOMB_X16_Y14_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[178][7]~4543                  ; LCCOMB_X6_Y20_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[178][7]~4544                  ; LCCOMB_X6_Y20_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[179][7]~4933                  ; LCCOMB_X14_Y17_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[179][7]~4934                  ; LCCOMB_X14_Y17_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[17][1]~4590                   ; LCCOMB_X21_Y13_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[180][7]~4830                  ; LCCOMB_X15_Y19_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[180][7]~4831                  ; LCCOMB_X20_Y19_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[181][7]~4570                  ; LCCOMB_X11_Y13_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[181][7]~4572                  ; LCCOMB_X21_Y15_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[182][7]~4526                  ; LCCOMB_X6_Y13_N6   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[182][7]~4528                  ; LCCOMB_X6_Y13_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[183][7]~4928                  ; LCCOMB_X17_Y18_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[183][7]~4930                  ; LCCOMB_X17_Y18_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[184][7]~4832                  ; LCCOMB_X12_Y13_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[184][7]~4834                  ; LCCOMB_X3_Y11_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[185][7]~4581                  ; LCCOMB_X15_Y13_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[185][7]~4582                  ; LCCOMB_X15_Y13_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[186][7]~4533                  ; LCCOMB_X3_Y13_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[186][7]~4534                  ; LCCOMB_X3_Y13_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[187][7]~4931                  ; LCCOMB_X12_Y15_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[187][7]~4932                  ; LCCOMB_X14_Y17_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[188][7]~4837                  ; LCCOMB_X14_Y15_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[188][7]~4838                  ; LCCOMB_X14_Y15_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[189][7]~4602                  ; LCCOMB_X17_Y15_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[189][7]~4603                  ; LCCOMB_X17_Y15_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[18][6]~4504                   ; LCCOMB_X23_Y7_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[190][7]~4549                  ; LCCOMB_X7_Y12_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[190][7]~4550                  ; LCCOMB_X7_Y12_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[191][7]~4935                  ; LCCOMB_X16_Y12_N20 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[191][7]~4936                  ; LCCOMB_X16_Y12_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[192][7]~4759                  ; LCCOMB_X2_Y11_N30  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[192][7]~4760                  ; LCCOMB_X2_Y11_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[193][7]~4618                  ; LCCOMB_X3_Y9_N30   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[193][7]~4619                  ; LCCOMB_X3_Y9_N4    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[194][7]~4408                  ; LCCOMB_X1_Y14_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[194][7]~4409                  ; LCCOMB_X1_Y14_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[195][7]~4886                  ; LCCOMB_X3_Y9_N26   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[195][7]~4887                  ; LCCOMB_X2_Y3_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[196][7]~4757                  ; LCCOMB_X1_Y9_N30   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[196][7]~4758                  ; LCCOMB_X1_Y9_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[197][7]~4616                  ; LCCOMB_X1_Y9_N6    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[197][7]~4617                  ; LCCOMB_X1_Y9_N4    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[198][7]~4389                  ; LCCOMB_X1_Y9_N16   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[198][7]~4391                  ; LCCOMB_X1_Y20_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[199][7]~4867                  ; LCCOMB_X1_Y6_N18   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[199][7]~4869                  ; LCCOMB_X1_Y6_N8    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[19][2]~4925                   ; LCCOMB_X19_Y13_N30 ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[1][4]~5715                    ; LCCOMB_X23_Y16_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[1][4]~5716                    ; LCCOMB_X26_Y5_N18  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[200][7]~4754                  ; LCCOMB_X2_Y9_N24   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[200][7]~4756                  ; LCCOMB_X2_Y9_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[201][7]~4613                  ; LCCOMB_X2_Y9_N8    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[201][7]~4615                  ; LCCOMB_X2_Y9_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[202][7]~4402                  ; LCCOMB_X1_Y10_N12  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[202][7]~4403                  ; LCCOMB_X1_Y12_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[203][7]~4876                  ; LCCOMB_X2_Y3_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[203][7]~4877                  ; LCCOMB_X2_Y3_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[204][7]~4761                  ; LCCOMB_X1_Y8_N16   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[204][7]~4762                  ; LCCOMB_X1_Y8_N14   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[205][7]~4620                  ; LCCOMB_X1_Y8_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[205][7]~4621                  ; LCCOMB_X1_Y8_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[206][7]~4419                  ; LCCOMB_X1_Y21_N26  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[206][7]~4420                  ; LCCOMB_X1_Y21_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[207][7]~4892                  ; LCCOMB_X1_Y7_N4    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[207][7]~4893                  ; LCCOMB_X1_Y6_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[208][7]~4775                  ; LCCOMB_X1_Y7_N8    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[208][7]~4776                  ; LCCOMB_X1_Y7_N14   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[209][7]~4682                  ; LCCOMB_X1_Y10_N4   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[209][7]~4683                  ; LCCOMB_X1_Y10_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[20][2]~4791                   ; LCCOMB_X23_Y9_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[210][7]~4414                  ; LCCOMB_X5_Y14_N24  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[210][7]~4415                  ; LCCOMB_X5_Y14_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[211][7]~5006                  ; LCCOMB_X5_Y7_N20   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[211][7]~5007                  ; LCCOMB_X14_Y7_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[212][7]~4773                  ; LCCOMB_X5_Y10_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[212][7]~4774                  ; LCCOMB_X5_Y10_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[213][7]~4678                  ; LCCOMB_X5_Y10_N12  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[213][7]~4679                  ; LCCOMB_X5_Y10_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[214][7]~4397                  ; LCCOMB_X9_Y12_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[214][7]~4398                  ; LCCOMB_X2_Y20_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[215][7]~4998                  ; LCCOMB_X8_Y6_N0    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[215][7]~4999                  ; LCCOMB_X14_Y7_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[216][7]~4771                  ; LCCOMB_X4_Y10_N24  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[216][7]~4772                  ; LCCOMB_X9_Y12_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[217][7]~4680                  ; LCCOMB_X4_Y10_N14  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[217][7]~4681                  ; LCCOMB_X5_Y10_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[218][7]~4406                  ; LCCOMB_X3_Y14_N2   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[218][7]~4407                  ; LCCOMB_X3_Y14_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[219][7]~4992                  ; LCCOMB_X4_Y8_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[219][7]~4993                  ; LCCOMB_X14_Y7_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[21][7]~4569                   ; LCCOMB_X22_Y9_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[220][7]~4777                  ; LCCOMB_X4_Y8_N20   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[220][7]~4778                  ; LCCOMB_X4_Y8_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[221][7]~4684                  ; LCCOMB_X2_Y10_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[221][7]~4685                  ; LCCOMB_X2_Y10_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[222][7]~4423                  ; LCCOMB_X3_Y21_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[222][7]~4424                  ; LCCOMB_X3_Y21_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[223][7]~5016                  ; LCCOMB_X8_Y8_N14   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[223][7]~5017                  ; LCCOMB_X8_Y8_N8    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[224][7]~4844                  ; LCCOMB_X8_Y8_N6    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[224][7]~4845                  ; LCCOMB_X8_Y8_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[225][7]~4636                  ; LCCOMB_X7_Y10_N2   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[225][7]~4637                  ; LCCOMB_X7_Y10_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[226][7]~4541                  ; LCCOMB_X7_Y10_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[226][7]~4542                  ; LCCOMB_X7_Y14_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[227][7]~4890                  ; LCCOMB_X6_Y5_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[227][7]~4891                  ; LCCOMB_X6_Y5_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[228][7]~4842                  ; LCCOMB_X6_Y8_N16   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[228][7]~4843                  ; LCCOMB_X6_Y8_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[229][7]~4634                  ; LCCOMB_X6_Y8_N20   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[229][7]~4635                  ; LCCOMB_X6_Y8_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[22][7]~4487                   ; LCCOMB_X22_Y9_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[230][7]~4523                  ; LCCOMB_X6_Y8_N6    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[230][7]~4525                  ; LCCOMB_X5_Y20_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[231][7]~4873                  ; LCCOMB_X3_Y8_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[231][7]~4875                  ; LCCOMB_X3_Y6_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[232][7]~4839                  ; LCCOMB_X3_Y7_N24   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[232][7]~4841                  ; LCCOMB_X3_Y7_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[233][7]~4631                  ; LCCOMB_X3_Y8_N20   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[233][7]~4633                  ; LCCOMB_X3_Y8_N2    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[234][7]~4535                  ; LCCOMB_X1_Y13_N2   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[234][7]~4536                  ; LCCOMB_X1_Y13_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[235][7]~4882                  ; LCCOMB_X3_Y5_N2    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[235][7]~4883                  ; LCCOMB_X2_Y3_N8    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[236][7]~4846                  ; LCCOMB_X2_Y5_N12   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[236][7]~4847                  ; LCCOMB_X2_Y5_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[237][7]~4638                  ; LCCOMB_X3_Y5_N0    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[237][7]~4639                  ; LCCOMB_X3_Y5_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[238][7]~4551                  ; LCCOMB_X7_Y13_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[238][7]~4552                  ; LCCOMB_X7_Y13_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[239][7]~4898                  ; LCCOMB_X1_Y4_N20   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[239][7]~4899                  ; LCCOMB_X1_Y4_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[23][7]~4921                   ; LCCOMB_X19_Y16_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[23][7]~4922                   ; LCCOMB_X19_Y4_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[240][7]~4860                  ; LCCOMB_X7_Y6_N18   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[240][7]~4861                  ; LCCOMB_X7_Y6_N4    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[241][7]~4706                  ; LCCOMB_X7_Y6_N28   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[241][7]~4707                  ; LCCOMB_X7_Y6_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[242][7]~4547                  ; LCCOMB_X6_Y14_N10  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[242][7]~4548                  ; LCCOMB_X6_Y14_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[243][7]~5012                  ; LCCOMB_X16_Y3_N10  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[243][7]~5013                  ; LCCOMB_X16_Y3_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[244][7]~4858                  ; LCCOMB_X12_Y6_N6   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[244][7]~4859                  ; LCCOMB_X12_Y6_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[245][7]~4702                  ; LCCOMB_X12_Y6_N30  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[245][7]~4703                  ; LCCOMB_X12_Y6_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[246][7]~4531                  ; LCCOMB_X5_Y13_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[246][7]~4532                  ; LCCOMB_X5_Y13_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[247][7]~5004                  ; LCCOMB_X9_Y5_N10   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[247][7]~5005                  ; LCCOMB_X14_Y5_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[248][7]~4856                  ; LCCOMB_X9_Y5_N26   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[248][7]~4857                  ; LCCOMB_X9_Y5_N28   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[249][7]~4704                  ; LCCOMB_X9_Y6_N18   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[249][7]~4705                  ; LCCOMB_X9_Y6_N12   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[24][7]~4792                   ; LCCOMB_X19_Y4_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[24][7]~4794                   ; LCCOMB_X19_Y4_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[250][7]~4539                  ; LCCOMB_X8_Y9_N16   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[250][7]~4540                  ; LCCOMB_X8_Y12_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[251][7]~4996                  ; LCCOMB_X15_Y5_N12  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[251][7]~4997                  ; LCCOMB_X14_Y19_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[252][7]~4862                  ; LCCOMB_X8_Y5_N2    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[252][7]~4863                  ; LCCOMB_X8_Y5_N0    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[253][7]~4708                  ; LCCOMB_X8_Y6_N24   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[253][7]~4709                  ; LCCOMB_X8_Y6_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[254][7]~4555                  ; LCCOMB_X8_Y12_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[254][7]~4556                  ; LCCOMB_X8_Y12_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[255][7]~5020                  ; LCCOMB_X11_Y2_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[255][7]~5021                  ; LCCOMB_X11_Y2_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[256][7]~5483                  ; LCCOMB_X12_Y27_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[256][7]~5484                  ; LCCOMB_X12_Y27_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[257][7]~5480                  ; LCCOMB_X12_Y27_N8  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[257][7]~5482                  ; LCCOMB_X12_Y27_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[258][7]~5478                  ; LCCOMB_X10_Y27_N30 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[258][7]~5479                  ; LCCOMB_X10_Y27_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[259][7]~5485                  ; LCCOMB_X2_Y26_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[259][7]~5486                  ; LCCOMB_X3_Y27_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[25][7]~4578                   ; LCCOMB_X19_Y12_N30 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[25][7]~4580                   ; LCCOMB_X19_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[260][7]~5320                  ; LCCOMB_X1_Y26_N12  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[260][7]~5321                  ; LCCOMB_X1_Y26_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[261][7]~5303                  ; LCCOMB_X1_Y26_N10  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[261][7]~5304                  ; LCCOMB_X1_Y26_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[262][7]~5312                  ; LCCOMB_X1_Y26_N30  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[262][7]~5313                  ; LCCOMB_X24_Y25_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[263][7]~5328                  ; LCCOMB_X1_Y27_N4   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[263][7]~5329                  ; LCCOMB_X1_Y23_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[264][7]~5150                  ; LCCOMB_X32_Y28_N16 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[264][7]~5151                  ; LCCOMB_X32_Y28_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[265][7]~5147                  ; LCCOMB_X32_Y28_N24 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[265][7]~5149                  ; LCCOMB_X32_Y28_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[266][7]~5145                  ; LCCOMB_X32_Y27_N24 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[266][7]~5146                  ; LCCOMB_X31_Y27_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[267][7]~5152                  ; LCCOMB_X33_Y27_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[267][7]~5153                  ; LCCOMB_X33_Y27_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[268][7]~5646                  ; LCCOMB_X29_Y21_N14 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[268][7]~5647                  ; LCCOMB_X29_Y21_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[269][7]~5627                  ; LCCOMB_X29_Y21_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[269][7]~5628                  ; LCCOMB_X29_Y21_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[26][7]~4459                   ; LCCOMB_X19_Y12_N6  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[26][7]~4460                   ; LCCOMB_X19_Y12_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[270][7]~5637                  ; LCCOMB_X30_Y22_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[270][7]~5638                  ; LCCOMB_X30_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[271][7]~5654                  ; LCCOMB_X15_Y21_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[271][7]~5655                  ; LCCOMB_X26_Y24_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[272][7]~5474                  ; LCCOMB_X4_Y22_N16  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[272][7]~5475                  ; LCCOMB_X4_Y22_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[273][7]~5472                  ; LCCOMB_X4_Y22_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[273][7]~5473                  ; LCCOMB_X4_Y22_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[274][7]~5470                  ; LCCOMB_X12_Y26_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[274][7]~5471                  ; LCCOMB_X12_Y26_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[275][7]~5476                  ; LCCOMB_X6_Y26_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[275][7]~5477                  ; LCCOMB_X6_Y26_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[276][7]~5318                  ; LCCOMB_X2_Y23_N10  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[276][7]~5319                  ; LCCOMB_X2_Y23_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[277][7]~5298                  ; LCCOMB_X1_Y23_N12  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[277][7]~5300                  ; LCCOMB_X2_Y23_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[278][7]~5310                  ; LCCOMB_X1_Y23_N6   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[278][7]~5311                  ; LCCOMB_X1_Y23_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[279][7]~5324                  ; LCCOMB_X2_Y23_N26  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[279][7]~5325                  ; LCCOMB_X1_Y23_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[27][7]~4918                   ; LCCOMB_X16_Y14_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[27][7]~4920                   ; LCCOMB_X16_Y14_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[280][7]~5061                  ; LCCOMB_X31_Y23_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[280][7]~5062                  ; LCCOMB_X31_Y23_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[281][7]~5047                  ; LCCOMB_X31_Y23_N16 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[281][7]~5049                  ; LCCOMB_X31_Y23_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[282][7]~5034                  ; LCCOMB_X32_Y22_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[282][7]~5035                  ; LCCOMB_X32_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[283][7]~5072                  ; LCCOMB_X37_Y22_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[283][7]~5073                  ; LCCOMB_X33_Y20_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[284][7]~5609                  ; LCCOMB_X37_Y28_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[284][7]~5610                  ; LCCOMB_X37_Y28_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[285][7]~5604                  ; LCCOMB_X36_Y28_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[285][7]~5606                  ; LCCOMB_X36_Y28_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[286][7]~5607                  ; LCCOMB_X36_Y28_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[286][7]~5608                  ; LCCOMB_X36_Y28_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[287][7]~5611                  ; LCCOMB_X31_Y28_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[287][7]~5612                  ; LCCOMB_X31_Y28_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[288][7]~5397                  ; LCCOMB_X22_Y28_N6  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[288][7]~5398                  ; LCCOMB_X22_Y28_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[289][7]~5395                  ; LCCOMB_X21_Y28_N14 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[289][7]~5396                  ; LCCOMB_X22_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[28][7]~4799                   ; LCCOMB_X20_Y12_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[28][7]~4800                   ; LCCOMB_X19_Y4_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[290][7]~5393                  ; LCCOMB_X21_Y28_N24 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[290][7]~5394                  ; LCCOMB_X20_Y28_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[291][7]~5399                  ; LCCOMB_X6_Y28_N30  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[291][7]~5400                  ; LCCOMB_X6_Y28_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[292][7]~5284                  ; LCCOMB_X2_Y28_N18  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[292][7]~5285                  ; LCCOMB_X2_Y28_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[293][7]~5264                  ; LCCOMB_X2_Y28_N10  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[293][7]~5265                  ; LCCOMB_X2_Y28_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[294][7]~5274                  ; LCCOMB_X3_Y28_N24  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[294][7]~5275                  ; LCCOMB_X4_Y28_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[295][7]~5293                  ; LCCOMB_X10_Y28_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[295][7]~5294                  ; LCCOMB_X10_Y28_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[296][7]~5141                  ; LCCOMB_X35_Y25_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[296][7]~5142                  ; LCCOMB_X35_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[297][7]~5139                  ; LCCOMB_X35_Y25_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[297][7]~5140                  ; LCCOMB_X35_Y25_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[298][7]~5137                  ; LCCOMB_X35_Y25_N24 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[298][7]~5138                  ; LCCOMB_X35_Y25_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[299][7]~5143                  ; LCCOMB_X10_Y28_N12 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[299][7]~5144                  ; LCCOMB_X10_Y28_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[29][7]~4599                   ; LCCOMB_X20_Y12_N30 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[29][7]~4601                   ; LCCOMB_X20_Y12_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[2][6]~4505                    ; LCCOMB_X26_Y4_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[2][6]~5723                    ; LCCOMB_X26_Y4_N4   ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[2][6]~5729                    ; LCCOMB_X27_Y7_N2   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[300][7]~5641                  ; LCCOMB_X26_Y17_N26 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[300][7]~5642                  ; LCCOMB_X26_Y17_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[301][7]~5625                  ; LCCOMB_X26_Y17_N14 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[301][7]~5626                  ; LCCOMB_X26_Y17_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[302][7]~5632                  ; LCCOMB_X27_Y21_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[302][7]~5633                  ; LCCOMB_X27_Y21_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[303][7]~5652                  ; LCCOMB_X23_Y28_N26 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[303][7]~5653                  ; LCCOMB_X26_Y23_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[304][7]~5389                  ; LCCOMB_X17_Y28_N30 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[304][7]~5390                  ; LCCOMB_X17_Y28_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[305][7]~5387                  ; LCCOMB_X17_Y28_N14 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[305][7]~5388                  ; LCCOMB_X17_Y28_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[306][7]~5385                  ; LCCOMB_X17_Y28_N4  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[306][7]~5386                  ; LCCOMB_X16_Y28_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[307][7]~5391                  ; LCCOMB_X8_Y28_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[307][7]~5392                  ; LCCOMB_X7_Y28_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[308][7]~5282                  ; LCCOMB_X8_Y28_N2   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[308][7]~5283                  ; LCCOMB_X7_Y28_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[309][7]~5260                  ; LCCOMB_X8_Y28_N10  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[309][7]~5261                  ; LCCOMB_X8_Y28_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[30][7]~4513                   ; LCCOMB_X20_Y12_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[30][7]~4514                   ; LCCOMB_X20_Y12_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[310][7]~5272                  ; LCCOMB_X4_Y25_N16  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[310][7]~5273                  ; LCCOMB_X4_Y25_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[311][7]~5289                  ; LCCOMB_X7_Y25_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[311][7]~5290                  ; LCCOMB_X7_Y25_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[312][7]~5058                  ; LCCOMB_X35_Y26_N20 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[312][7]~5060                  ; LCCOMB_X35_Y22_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[313][7]~5040                  ; LCCOMB_X35_Y26_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[313][7]~5041                  ; LCCOMB_X35_Y26_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[314][7]~5032                  ; LCCOMB_X35_Y26_N16 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[314][7]~5033                  ; LCCOMB_X35_Y26_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[315][7]~5066                  ; LCCOMB_X35_Y27_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[315][7]~5067                  ; LCCOMB_X7_Y25_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[316][7]~5586                  ; LCCOMB_X36_Y24_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[316][7]~5587                  ; LCCOMB_X36_Y24_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[317][7]~5582                  ; LCCOMB_X36_Y24_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[317][7]~5583                  ; LCCOMB_X36_Y24_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[318][7]~5584                  ; LCCOMB_X36_Y24_N20 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[318][7]~5585                  ; LCCOMB_X37_Y24_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[319][7]~5588                  ; LCCOMB_X30_Y24_N16 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[319][7]~5589                  ; LCCOMB_X30_Y24_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[31][7]~4926                   ; LCCOMB_X16_Y11_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[31][7]~4927                   ; LCCOMB_X19_Y14_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[320][7]~5466                  ; LCCOMB_X14_Y28_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[320][7]~5467                  ; LCCOMB_X14_Y28_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[321][7]~5462                  ; LCCOMB_X14_Y28_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[321][7]~5463                  ; LCCOMB_X14_Y28_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[322][7]~5464                  ; LCCOMB_X11_Y28_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[322][7]~5465                  ; LCCOMB_X11_Y28_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[323][7]~5468                  ; LCCOMB_X3_Y27_N12  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[323][7]~5469                  ; LCCOMB_X3_Y27_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[324][7]~5316                  ; LCCOMB_X3_Y27_N24  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[324][7]~5317                  ; LCCOMB_X3_Y27_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[325][7]~5301                  ; LCCOMB_X1_Y28_N6   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[325][7]~5302                  ; LCCOMB_X1_Y28_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[326][7]~5308                  ; LCCOMB_X4_Y28_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[326][7]~5309                  ; LCCOMB_X4_Y28_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[327][7]~5326                  ; LCCOMB_X8_Y27_N30  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[327][7]~5327                  ; LCCOMB_X8_Y27_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[328][7]~5108                  ; LCCOMB_X33_Y24_N14 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[328][7]~5109                  ; LCCOMB_X35_Y22_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[329][7]~5106                  ; LCCOMB_X35_Y27_N22 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[329][7]~5107                  ; LCCOMB_X35_Y27_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[32][7]~4733                   ; LCCOMB_X17_Y11_N6  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[32][7]~4734                   ; LCCOMB_X17_Y11_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[330][7]~5104                  ; LCCOMB_X35_Y27_N30 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[330][7]~5105                  ; LCCOMB_X35_Y27_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[331][7]~5110                  ; LCCOMB_X8_Y27_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[331][7]~5111                  ; LCCOMB_X8_Y27_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[332][7]~5568                  ; LCCOMB_X22_Y17_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[332][7]~5569                  ; LCCOMB_X20_Y17_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[333][7]~5557                  ; LCCOMB_X22_Y17_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[333][7]~5558                  ; LCCOMB_X21_Y21_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[334][6]~5546                  ; LCCOMB_X23_Y19_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[334][7]~5548                  ; LCCOMB_X23_Y19_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[335][6]~5577                  ; LCCOMB_X24_Y21_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[335][7]~5579                  ; LCCOMB_X23_Y19_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[336][7]~5492                  ; LCCOMB_X24_Y21_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[336][7]~5494                  ; LCCOMB_X17_Y25_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[337][0]~5487                  ; LCCOMB_X19_Y27_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[337][7]~5489                  ; LCCOMB_X17_Y25_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[338][6]~5838                  ; LCCOMB_X20_Y26_N24 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[338][7]~5491                  ; LCCOMB_X15_Y25_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[339][6]~5495                  ; LCCOMB_X19_Y27_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[339][7]~5497                  ; LCCOMB_X14_Y25_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[33][7]~4652                   ; LCCOMB_X17_Y11_N18 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[33][7]~4653                   ; LCCOMB_X17_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[340][3]~5817                  ; LCCOMB_X26_Y23_N26 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[340][7]~5323                  ; LCCOMB_X5_Y25_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[341][5]~5305                  ; LCCOMB_X6_Y25_N22  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[341][7]~5307                  ; LCCOMB_X6_Y25_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[342][1]~5816                  ; LCCOMB_X12_Y23_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[342][7]~5315                  ; LCCOMB_X1_Y24_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[343][6]~5330                  ; LCCOMB_X7_Y23_N8   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[343][7]~5332                  ; LCCOMB_X4_Y27_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[344][6]~5198                  ; LCCOMB_X27_Y26_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[344][7]~5200                  ; LCCOMB_X26_Y26_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[345][6]~5192                  ; LCCOMB_X28_Y28_N10 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[345][7]~5194                  ; LCCOMB_X32_Y25_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[346][6]~5195                  ; LCCOMB_X27_Y26_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[346][7]~5197                  ; LCCOMB_X26_Y28_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[347][1]~5201                  ; LCCOMB_X28_Y28_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[347][7]~5203                  ; LCCOMB_X29_Y28_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[348][7]~5689                  ; LCCOMB_X24_Y21_N10 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[348][7]~5691                  ; LCCOMB_X26_Y23_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[349][6]~5665                  ; LCCOMB_X26_Y19_N24 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[349][7]~5667                  ; LCCOMB_X27_Y23_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[34][7]~4447                   ; LCCOMB_X17_Y11_N4  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[34][7]~4448                   ; LCCOMB_X10_Y19_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[350][6]~5677                  ; LCCOMB_X24_Y19_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[350][7]~5679                  ; LCCOMB_X31_Y17_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[351][6]~5701                  ; LCCOMB_X7_Y23_N14  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[351][7]~5703                  ; LCCOMB_X23_Y24_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[352][6]~5380                  ; LCCOMB_X23_Y24_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[352][7]~5382                  ; LCCOMB_X23_Y24_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[353][6]~5828                  ; LCCOMB_X21_Y20_N12 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[353][7]~5373                  ; LCCOMB_X21_Y24_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[354][1]~5375                  ; LCCOMB_X22_Y24_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[354][7]~5377                  ; LCCOMB_X21_Y27_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[355][4]~5829                  ; LCCOMB_X7_Y27_N2   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[355][7]~5384                  ; LCCOMB_X21_Y27_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[356][4]~5279                  ; LCCOMB_X6_Y27_N2   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[356][7]~5281                  ; LCCOMB_X5_Y27_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[357][4]~5814                  ; LCCOMB_X6_Y27_N26  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[357][7]~5263                  ; LCCOMB_X6_Y27_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[358][1]~5269                  ; LCCOMB_X5_Y26_N26  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[358][7]~5271                  ; LCCOMB_X7_Y27_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[359][4]~5815                  ; LCCOMB_X7_Y27_N20  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[359][7]~5292                  ; LCCOMB_X7_Y27_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[35][7]~4965                   ; LCCOMB_X16_Y6_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[35][7]~4966                   ; LCCOMB_X16_Y6_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[360][6]~5085                  ; LCCOMB_X23_Y27_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[360][7]~5088                  ; LCCOMB_X24_Y25_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[361][3]~5081                  ; LCCOMB_X6_Y27_N0   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[361][7]~5083                  ; LCCOMB_X21_Y24_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[362][0]~5078                  ; LCCOMB_X24_Y27_N10 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[362][7]~5080                  ; LCCOMB_X24_Y27_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[363][6]~5089                  ; LCCOMB_X7_Y27_N16  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[363][7]~5091                  ; LCCOMB_X24_Y27_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[364][4]~5562                  ; LCCOMB_X24_Y21_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[364][7]~5564                  ; LCCOMB_X21_Y21_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[365][2]~5847                  ; LCCOMB_X21_Y20_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[365][7]~5556                  ; LCCOMB_X21_Y20_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[366][3]~5540                  ; LCCOMB_X23_Y20_N12 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[366][7]~5542                  ; LCCOMB_X22_Y23_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[367][2]~5850                  ; LCCOMB_X21_Y20_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[367][7]~5576                  ; LCCOMB_X22_Y23_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[368][3]~5407                  ; LCCOMB_X26_Y23_N24 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[368][7]~5409                  ; LCCOMB_X22_Y26_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[369][7]~5401                  ; LCCOMB_X19_Y27_N12 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[369][7]~5403                  ; LCCOMB_X20_Y27_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[36][7]~4729                   ; LCCOMB_X12_Y10_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[36][7]~4730                   ; LCCOMB_X12_Y10_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[370][3]~5404                  ; LCCOMB_X20_Y26_N8  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[370][7]~5406                  ; LCCOMB_X20_Y26_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[371][4]~5410                  ; LCCOMB_X19_Y27_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[371][7]~5412                  ; LCCOMB_X20_Y27_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[372][7]~5286                  ; LCCOMB_X8_Y26_N6   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[372][7]~5288                  ; LCCOMB_X5_Y25_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[373][4]~5266                  ; LCCOMB_X6_Y25_N16  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[373][7]~5268                  ; LCCOMB_X5_Y25_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[374][3]~5276                  ; LCCOMB_X8_Y26_N0   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[374][7]~5278                  ; LCCOMB_X8_Y26_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[375][3]~5295                  ; LCCOMB_X7_Y23_N26  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[375][7]~5297                  ; LCCOMB_X4_Y23_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[376][4]~5186                  ; LCCOMB_X27_Y26_N10 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[376][7]~5188                  ; LCCOMB_X24_Y19_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[377][4]~5180                  ; LCCOMB_X28_Y27_N24 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[377][7]~5182                  ; LCCOMB_X26_Y26_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[378][5]~5183                  ; LCCOMB_X27_Y26_N12 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[378][7]~5185                  ; LCCOMB_X24_Y26_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[379][1]~5189                  ; LCCOMB_X27_Y26_N16 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[379][7]~5191                  ; LCCOMB_X24_Y26_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[37][7]~4648                   ; LCCOMB_X10_Y21_N20 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[37][7]~4649                   ; LCCOMB_X15_Y10_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[380][6]~5686                  ; LCCOMB_X24_Y19_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[380][7]~5688                  ; LCCOMB_X27_Y18_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[381][7]~5659                  ; LCCOMB_X24_Y19_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[381][7]~5661                  ; LCCOMB_X27_Y18_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[382][6]~5674                  ; LCCOMB_X28_Y21_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[382][7]~5676                  ; LCCOMB_X28_Y17_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[383][1]~5695                  ; LCCOMB_X7_Y23_N18  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[383][7]~5697                  ; LCCOMB_X24_Y20_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[384][6]~5446                  ; LCCOMB_X17_Y20_N30 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[384][7]~5448                  ; LCCOMB_X19_Y23_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[385][5]~5834                  ; LCCOMB_X17_Y22_N26 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[385][7]~5444                  ; LCCOMB_X19_Y23_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[386][7]~5438                  ; LCCOMB_X17_Y22_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[386][7]~5441                  ; LCCOMB_X17_Y19_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[387][0]~5835                  ; LCCOMB_X17_Y22_N8  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[387][7]~5450                  ; LCCOMB_X17_Y22_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[388][1]~5245                  ; LCCOMB_X6_Y24_N26  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[388][7]~5247                  ; LCCOMB_X6_Y24_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[389][6]~5810                  ; LCCOMB_X6_Y22_N8   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[389][7]~5234                  ; LCCOMB_X6_Y22_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[38][7]~4439                   ; LCCOMB_X10_Y21_N8  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[38][7]~4440                   ; LCCOMB_X10_Y21_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[390][6]~5223                  ; LCCOMB_X2_Y22_N30  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[390][7]~5225                  ; LCCOMB_X2_Y22_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[391][2]~5813                  ; LCCOMB_X12_Y24_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[391][7]~5256                  ; LCCOMB_X12_Y24_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[392][0]~5132                  ; LCCOMB_X38_Y23_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[392][7]~5134                  ; LCCOMB_X33_Y23_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[393][0]~5804                  ; LCCOMB_X12_Y24_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[393][7]~5128                  ; LCCOMB_X33_Y23_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[394][2]~5129                  ; LCCOMB_X38_Y22_N24 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[394][7]~5131                  ; LCCOMB_X31_Y24_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[395][3]~5805                  ; LCCOMB_X12_Y24_N8  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[395][7]~5136                  ; LCCOMB_X31_Y24_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[396][0]~5643                  ; LCCOMB_X36_Y21_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[396][7]~5645                  ; LCCOMB_X36_Y21_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[397][0]~5856                  ; LCCOMB_X17_Y22_N30 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[397][7]~5624                  ; LCCOMB_X28_Y18_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[398][2]~5634                  ; LCCOMB_X31_Y22_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[398][7]~5636                  ; LCCOMB_X27_Y22_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[399][2]~5859                  ; LCCOMB_X6_Y22_N18  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[399][7]~5651                  ; LCCOMB_X27_Y22_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[39][7]~4953                   ; LCCOMB_X17_Y4_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[39][7]~4954                   ; LCCOMB_X17_Y4_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[3][3]~4977                    ; LCCOMB_X30_Y6_N14  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[400][1]~5420                  ; LCCOMB_X22_Y22_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[400][7]~5422                  ; LCCOMB_X22_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[401][0]~5830                  ; LCCOMB_X23_Y22_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[401][7]~5418                  ; LCCOMB_X23_Y22_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[402][3]~5413                  ; LCCOMB_X21_Y25_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[402][7]~5416                  ; LCCOMB_X20_Y25_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[403][4]~5831                  ; LCCOMB_X10_Y23_N26 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[403][7]~5424                  ; LCCOMB_X20_Y25_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[404][4]~5242                  ; LCCOMB_X24_Y24_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[404][7]~5244                  ; LCCOMB_X6_Y23_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[405][0]~5808                  ; LCCOMB_X10_Y23_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[405][7]~5230                  ; LCCOMB_X6_Y23_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[406][0]~5220                  ; LCCOMB_X1_Y22_N24  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[406][7]~5222                  ; LCCOMB_X3_Y22_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[407][3]~5811                  ; LCCOMB_X10_Y23_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[407][7]~5252                  ; LCCOMB_X10_Y23_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[408][4]~5055                  ; LCCOMB_X27_Y25_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[408][7]~5057                  ; LCCOMB_X28_Y23_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[409][4]~5043                  ; LCCOMB_X23_Y22_N30 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[409][7]~5046                  ; LCCOMB_X32_Y23_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[40][7]~4731                   ; LCCOMB_X16_Y5_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[40][7]~4732                   ; LCCOMB_X16_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[410][4]~5029                  ; LCCOMB_X23_Y22_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[410][7]~5031                  ; LCCOMB_X3_Y22_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[411][4]~5069                  ; LCCOMB_X10_Y23_N8  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[411][7]~5071                  ; LCCOMB_X36_Y23_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[412][4]~5599                  ; LCCOMB_X32_Y20_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[412][7]~5601                  ; LCCOMB_X36_Y23_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[413][4]~5852                  ; LCCOMB_X23_Y22_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[413][7]~5597                  ; LCCOMB_X33_Y21_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[414][4]~5591                  ; LCCOMB_X33_Y21_N16 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[414][7]~5594                  ; LCCOMB_X33_Y21_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[415][4]~5853                  ; LCCOMB_X10_Y23_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[415][7]~5603                  ; LCCOMB_X23_Y21_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[416][4]~5522                  ; LCCOMB_X23_Y24_N24 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[416][7]~5524                  ; LCCOMB_X23_Y21_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[417][4]~5519                  ; LCCOMB_X19_Y25_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[417][7]~5521                  ; LCCOMB_X12_Y27_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[418][4]~5844                  ; LCCOMB_X23_Y23_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[418][7]~5518                  ; LCCOMB_X23_Y23_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[419][4]~5525                  ; LCCOMB_X19_Y25_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[419][7]~5527                  ; LCCOMB_X19_Y21_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[41][7]~4650                   ; LCCOMB_X17_Y10_N26 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[41][7]~4651                   ; LCCOMB_X17_Y10_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[420][4]~5824                  ; LCCOMB_X9_Y22_N30  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[420][7]~5359                  ; LCCOMB_X10_Y22_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[421][4]~5347                  ; LCCOMB_X8_Y22_N10  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[421][7]~5349                  ; LCCOMB_X6_Y21_N26  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[422][4]~5819                  ; LCCOMB_X23_Y23_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[422][7]~5340                  ; LCCOMB_X12_Y21_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[423][6]~5366                  ; LCCOMB_X8_Y22_N4   ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[423][7]~5368                  ; LCCOMB_X14_Y20_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[424][5]~5807                  ; LCCOMB_X23_Y23_N10 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[424][7]~5161                  ; LCCOMB_X24_Y25_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[425][4]~5155                  ; LCCOMB_X28_Y25_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[425][7]~5157                  ; LCCOMB_X32_Y28_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[426][4]~5806                  ; LCCOMB_X23_Y23_N8  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[426][7]~5159                  ; LCCOMB_X31_Y27_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[427][4]~5162                  ; LCCOMB_X28_Y25_N12 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[427][7]~5164                  ; LCCOMB_X29_Y25_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[428][4]~5858                  ; LCCOMB_X24_Y19_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[428][7]~5649                  ; LCCOMB_X29_Y19_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[429][4]~5629                  ; LCCOMB_X26_Y23_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[429][7]~5631                  ; LCCOMB_X29_Y19_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[42][7]~4431                   ; LCCOMB_X10_Y18_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[42][7]~4432                   ; LCCOMB_X10_Y18_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[430][4]~5857                  ; LCCOMB_X28_Y21_N30 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[430][7]~5640                  ; LCCOMB_X28_Y21_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[431][4]~5656                  ; LCCOMB_X28_Y22_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[431][7]~5658                  ; LCCOMB_X21_Y22_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[432][4]~5503                  ; LCCOMB_X22_Y22_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[432][7]~5505                  ; LCCOMB_X21_Y22_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[433][4]~5839                  ; LCCOMB_X12_Y22_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[433][7]~5502                  ; LCCOMB_X16_Y22_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[434][4]~5498                  ; LCCOMB_X20_Y26_N26 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[434][7]~5500                  ; LCCOMB_X20_Y22_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[435][4]~5840                  ; LCCOMB_X12_Y22_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[435][7]~5507                  ; LCCOMB_X20_Y22_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[436][4]~5355                  ; LCCOMB_X8_Y26_N22  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[436][7]~5357                  ; LCCOMB_X5_Y23_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[437][5]~5821                  ; LCCOMB_X14_Y21_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[437][7]~5344                  ; LCCOMB_X6_Y21_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[438][2]~5336                  ; LCCOMB_X8_Y26_N24  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[438][7]~5338                  ; LCCOMB_X10_Y25_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[439][2]~5826                  ; LCCOMB_X12_Y22_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[439][7]~5363                  ; LCCOMB_X27_Y25_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[43][7]~4939                   ; LCCOMB_X17_Y7_N30  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[43][7]~4940                   ; LCCOMB_X17_Y7_N4   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[440][4]~5063                  ; LCCOMB_X27_Y25_N26 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[440][7]~5065                  ; LCCOMB_X27_Y25_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[441][4]~5050                  ; LCCOMB_X31_Y20_N16 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[441][7]~5052                  ; LCCOMB_X28_Y20_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[442][4]~5037                  ; LCCOMB_X33_Y22_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[442][7]~5039                  ; LCCOMB_X35_Y20_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[443][4]~5074                  ; LCCOMB_X12_Y22_N8  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[443][7]~5076                  ; LCCOMB_X35_Y20_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[444][4]~5618                  ; LCCOMB_X32_Y20_N16 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[444][7]~5620                  ; LCCOMB_X32_Y20_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[445][4]~5854                  ; LCCOMB_X31_Y20_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[445][7]~5617                  ; LCCOMB_X32_Y19_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[446][4]~5613                  ; LCCOMB_X33_Y21_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[446][7]~5615                  ; LCCOMB_X32_Y19_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[447][4]~5855                  ; LCCOMB_X12_Y22_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[447][7]~5622                  ; LCCOMB_X33_Y19_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[448][4]~5433                  ; LCCOMB_X17_Y20_N10 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[448][7]~5435                  ; LCCOMB_X14_Y20_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[449][4]~5832                  ; LCCOMB_X12_Y20_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[449][7]~5426                  ; LCCOMB_X14_Y20_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[44][7]~4735                   ; LCCOMB_X14_Y10_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[44][7]~4736                   ; LCCOMB_X14_Y10_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[450][4]~5427                  ; LCCOMB_X17_Y20_N26 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[450][7]~5429                  ; LCCOMB_X15_Y21_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[451][4]~5833                  ; LCCOMB_X12_Y20_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[451][7]~5437                  ; LCCOMB_X17_Y24_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[452][7]~5238                  ; LCCOMB_X10_Y24_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[452][7]~5240                  ; LCCOMB_X10_Y24_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[453][6]~5809                  ; LCCOMB_X11_Y22_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[453][7]~5232                  ; LCCOMB_X3_Y23_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[454][3]~5216                  ; LCCOMB_X11_Y22_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[454][7]~5218                  ; LCCOMB_X3_Y23_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[455][7]~5254                  ; LCCOMB_X11_Y22_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[455][7]~5812                  ; LCCOMB_X11_Y22_N16 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[456][6]~5099                  ; LCCOMB_X38_Y23_N8  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[456][7]~5101                  ; LCCOMB_X32_Y26_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[457][0]~5802                  ; LCCOMB_X11_Y22_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[457][7]~5095                  ; LCCOMB_X32_Y26_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[458][1]~5096                  ; LCCOMB_X38_Y22_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[458][7]~5098                  ; LCCOMB_X31_Y26_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[459][0]~5803                  ; LCCOMB_X17_Y22_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[459][7]~5103                  ; LCCOMB_X31_Y26_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[45][7]~4654                   ; LCCOMB_X14_Y10_N22 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[45][7]~4655                   ; LCCOMB_X14_Y10_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[460][4]~5565                  ; LCCOMB_X24_Y17_N10 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[460][7]~5567                  ; LCCOMB_X21_Y18_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[461][4]~5846                  ; LCCOMB_X21_Y18_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[461][7]~5554                  ; LCCOMB_X21_Y18_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[462][4]~5543                  ; LCCOMB_X24_Y18_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[462][7]~5545                  ; LCCOMB_X24_Y18_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[463][4]~5849                  ; LCCOMB_X20_Y15_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[463][7]~5574                  ; LCCOMB_X21_Y19_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[464][4]~5457                  ; LCCOMB_X24_Y21_N12 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[464][7]~5459                  ; LCCOMB_X14_Y26_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[465][4]~5836                  ; LCCOMB_X14_Y24_N8  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[465][7]~5453                  ; LCCOMB_X14_Y26_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[466][4]~5454                  ; LCCOMB_X12_Y23_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[466][7]~5456                  ; LCCOMB_X14_Y27_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[467][4]~5837                  ; LCCOMB_X14_Y24_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[467][7]~5461                  ; LCCOMB_X14_Y24_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[468][4]~5248                  ; LCCOMB_X7_Y26_N30  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[468][7]~5250                  ; LCCOMB_X9_Y21_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[469][4]~5235                  ; LCCOMB_X9_Y21_N24  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[469][7]~5237                  ; LCCOMB_X9_Y21_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[46][7]~4455                   ; LCCOMB_X11_Y21_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[46][7]~4456                   ; LCCOMB_X11_Y21_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[470][4]~5226                  ; LCCOMB_X7_Y26_N20  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[470][7]~5228                  ; LCCOMB_X7_Y26_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[471][4]~5257                  ; LCCOMB_X7_Y23_N20  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[471][7]~5259                  ; LCCOMB_X7_Y23_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[472][4]~5173                  ; LCCOMB_X12_Y23_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[472][7]~5175                  ; LCCOMB_X28_Y20_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[473][4]~5170                  ; LCCOMB_X29_Y23_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[473][7]~5172                  ; LCCOMB_X29_Y23_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[474][4]~5166                  ; LCCOMB_X24_Y19_N16 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[474][7]~5168                  ; LCCOMB_X29_Y26_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[475][0]~5176                  ; LCCOMB_X29_Y23_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[475][7]~5178                  ; LCCOMB_X29_Y22_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[476][0]~5683                  ; LCCOMB_X24_Y21_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[476][7]~5685                  ; LCCOMB_X26_Y18_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[477][3]~5662                  ; LCCOMB_X9_Y21_N30  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[477][7]~5664                  ; LCCOMB_X26_Y18_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[478][3]~5671                  ; LCCOMB_X23_Y19_N30 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[478][7]~5673                  ; LCCOMB_X29_Y18_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[479][0]~5698                  ; LCCOMB_X7_Y23_N12  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[479][7]~5700                  ; LCCOMB_X21_Y23_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[47][7]~4982                   ; LCCOMB_X16_Y17_N8  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[47][7]~4983                   ; LCCOMB_X20_Y16_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[480][7]~5512                  ; LCCOMB_X23_Y24_N30 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[480][7]~5514                  ; LCCOMB_X21_Y23_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[481][6]~5841                  ; LCCOMB_X23_Y22_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[481][7]~5509                  ; LCCOMB_X20_Y24_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[482][4]~5842                  ; LCCOMB_X20_Y26_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[482][7]~5511                  ; LCCOMB_X17_Y23_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[483][4]~5843                  ; LCCOMB_X15_Y22_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[483][7]~5516                  ; LCCOMB_X17_Y23_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[484][4]~5823                  ; LCCOMB_X9_Y26_N20  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[484][7]~5354                  ; LCCOMB_X9_Y26_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[485][4]~5822                  ; LCCOMB_X14_Y21_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[485][7]~5346                  ; LCCOMB_X14_Y21_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[486][6]~5818                  ; LCCOMB_X8_Y26_N20  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[486][7]~5335                  ; LCCOMB_X11_Y23_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[487][0]~5827                  ; LCCOMB_X15_Y22_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[487][7]~5365                  ; LCCOMB_X15_Y22_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[488][5]~5119                  ; LCCOMB_X23_Y27_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[488][7]~5121                  ; LCCOMB_X22_Y25_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[489][1]~5113                  ; LCCOMB_X23_Y22_N8  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[489][7]~5115                  ; LCCOMB_X23_Y25_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[48][7]~4725                   ; LCCOMB_X17_Y17_N22 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[48][7]~4726                   ; LCCOMB_X17_Y17_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[490][7]~5116                  ; LCCOMB_X24_Y28_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[490][7]~5118                  ; LCCOMB_X24_Y25_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[491][1]~5122                  ; LCCOMB_X15_Y22_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[491][7]~5124                  ; LCCOMB_X23_Y25_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[492][3]~5570                  ; LCCOMB_X24_Y21_N16 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[492][7]~5572                  ; LCCOMB_X19_Y20_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[493][2]~5848                  ; LCCOMB_X15_Y22_N30 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[493][7]~5560                  ; LCCOMB_X19_Y20_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[494][4]~5549                  ; LCCOMB_X28_Y21_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[494][7]~5552                  ; LCCOMB_X24_Y17_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[495][4]~5851                  ; LCCOMB_X15_Y22_N24 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[495][7]~5581                  ; LCCOMB_X17_Y26_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[496][4]~5533                  ; LCCOMB_X22_Y22_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[496][7]~5535                  ; LCCOMB_X17_Y26_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[497][4]~5528                  ; LCCOMB_X19_Y25_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[497][7]~5530                  ; LCCOMB_X15_Y26_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[498][1]~5845                  ; LCCOMB_X20_Y26_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[498][7]~5532                  ; LCCOMB_X12_Y26_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[499][3]~5536                  ; LCCOMB_X19_Y25_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[499][7]~5538                  ; LCCOMB_X15_Y23_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[49][7]~4586                   ; LCCOMB_X17_Y17_N2  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[49][7]~4587                   ; LCCOMB_X17_Y17_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[4][2]~5734                    ; LCCOMB_X28_Y7_N18  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[500][6]~5825                  ; LCCOMB_X9_Y26_N22  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[500][7]~5361                  ; LCCOMB_X8_Y21_N20  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[501][2]~5350                  ; LCCOMB_X8_Y21_N28  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[501][7]~5352                  ; LCCOMB_X8_Y21_N24  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[502][4]~5820                  ; LCCOMB_X8_Y26_N18  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[502][7]~5342                  ; LCCOMB_X12_Y25_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[503][2]~5369                  ; LCCOMB_X11_Y25_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[503][7]~5371                  ; LCCOMB_X26_Y25_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[504][4]~5210                  ; LCCOMB_X27_Y25_N12 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[504][7]~5212                  ; LCCOMB_X26_Y25_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[505][1]~5207                  ; LCCOMB_X28_Y27_N12 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[505][7]~5209                  ; LCCOMB_X27_Y27_N16 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[506][0]~5204                  ; LCCOMB_X27_Y26_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[506][7]~5206                  ; LCCOMB_X27_Y27_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[507][2]~5213                  ; LCCOMB_X28_Y27_N16 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[507][7]~4300                  ; LCCOMB_X31_Y7_N26  ; 567     ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[507][7]~5215                  ; LCCOMB_X26_Y26_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[508][2]~5692                  ; LCCOMB_X30_Y19_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[508][7]~5694                  ; LCCOMB_X29_Y19_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[509][0]~5668                  ; LCCOMB_X12_Y20_N4  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[509][7]~5670                  ; LCCOMB_X28_Y20_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[50][7]~4445                   ; LCCOMB_X17_Y17_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[50][7]~4446                   ; LCCOMB_X10_Y20_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[510][0]~5680                  ; LCCOMB_X30_Y20_N16 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[510][7]~5682                  ; LCCOMB_X28_Y20_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[511][2]~5704                  ; LCCOMB_X12_Y20_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[511][7]~5706                  ; LCCOMB_X26_Y20_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[512][3]~4371                  ; LCCOMB_X24_Y15_N30 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[512][7]~4373                  ; LCCOMB_X24_Y15_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[513][3]~5784                  ; LCCOMB_X22_Y13_N2  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[513][7]~4361                  ; LCCOMB_X21_Y15_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[514][3]~4362                  ; LCCOMB_X24_Y10_N24 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[514][7]~4365                  ; LCCOMB_X28_Y11_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[515][0]~5786                  ; LCCOMB_X22_Y16_N8  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[515][7]~4375                  ; LCCOMB_X24_Y12_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[516][2]~4355                  ; LCCOMB_X24_Y10_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[516][7]~4357                  ; LCCOMB_X24_Y14_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[517][1]~5782                  ; LCCOMB_X22_Y13_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[517][7]~4349                  ; LCCOMB_X24_Y12_N28 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[518][1]~4351                  ; LCCOMB_X24_Y10_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[518][7]~4353                  ; LCCOMB_X24_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[519][7]~4359                  ; LCCOMB_X24_Y12_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[519][7]~5783                  ; LCCOMB_X22_Y13_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[51][7]~4905                   ; LCCOMB_X16_Y15_N10 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[51][7]~4906                   ; LCCOMB_X14_Y19_N12 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[520][0]~4341                  ; LCCOMB_X24_Y10_N10 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[520][7]~4343                  ; LCCOMB_X26_Y13_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[521][1]~5779                  ; LCCOMB_X22_Y13_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[521][7]~4339                  ; LCCOMB_X22_Y13_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[522][4]~4333                  ; LCCOMB_X29_Y11_N18 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[522][7]~4335                  ; LCCOMB_X26_Y11_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[523][6]~5781                  ; LCCOMB_X22_Y13_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[523][7]~4345                  ; LCCOMB_X24_Y12_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[524][1]~4384                  ; LCCOMB_X24_Y10_N20 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[524][7]~4386                  ; LCCOMB_X23_Y13_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[525][6]~5787                  ; LCCOMB_X22_Y16_N28 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[525][7]~4382                  ; LCCOMB_X21_Y16_N24 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[526][7]~4377                  ; LCCOMB_X24_Y10_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[526][7]~4380                  ; LCCOMB_X26_Y12_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[527][4]~5789                  ; LCCOMB_X22_Y16_N6  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[527][7]~4388                  ; LCCOMB_X27_Y12_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[528][1]~4324                  ; LCCOMB_X24_Y19_N14 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[528][7]~4327                  ; LCCOMB_X23_Y14_N14 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[529][6]~4306                  ; LCCOMB_X23_Y16_N26 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[529][7]~4313                  ; LCCOMB_X23_Y14_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[52][7]~4719                   ; LCCOMB_X20_Y19_N14 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[52][7]~4721                   ; LCCOMB_X20_Y19_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[530][3]~4317                  ; LCCOMB_X22_Y15_N0  ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[530][7]~4320                  ; LCCOMB_X21_Y15_N4  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[531][5]~4328                  ; LCCOMB_X23_Y16_N22 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[531][7]~4331                  ; LCCOMB_X22_Y12_N8  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[532][5]~5022                  ; LCCOMB_X24_Y10_N26 ; 8       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[532][7]~5026                  ; LCCOMB_X22_Y12_N20 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[53][7]~4561                   ; LCCOMB_X20_Y12_N24 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[53][7]~4563                   ; LCCOMB_X20_Y11_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[54][7]~4437                   ; LCCOMB_X9_Y20_N2   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[54][7]~4438                   ; LCCOMB_X9_Y20_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[55][7]~4903                   ; LCCOMB_X15_Y19_N4  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[55][7]~4904                   ; LCCOMB_X14_Y19_N30 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[56][7]~4722                   ; LCCOMB_X16_Y16_N4  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[56][7]~4724                   ; LCCOMB_X15_Y15_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[57][7]~4573                   ; LCCOMB_X16_Y16_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[57][7]~4574                   ; LCCOMB_X16_Y16_N26 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[58][7]~4425                   ; LCCOMB_X11_Y20_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[58][7]~4427                   ; LCCOMB_X11_Y20_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[59][7]~4900                   ; LCCOMB_X16_Y18_N26 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[59][7]~4902                   ; LCCOMB_X16_Y16_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[5][6]~4660                    ; LCCOMB_X23_Y6_N20  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[60][7]~4727                   ; LCCOMB_X15_Y15_N24 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[60][7]~4728                   ; LCCOMB_X15_Y15_N10 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[61][7]~4594                   ; LCCOMB_X19_Y14_N20 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[61][7]~4595                   ; LCCOMB_X19_Y14_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[62][7]~4451                   ; LCCOMB_X11_Y17_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[62][7]~4452                   ; LCCOMB_X11_Y17_N2  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[63][7]~4907                   ; LCCOMB_X15_Y18_N0  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[63][7]~4908                   ; LCCOMB_X15_Y18_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[64][7]~4784                   ; LCCOMB_X15_Y4_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[64][7]~4785                   ; LCCOMB_X15_Y4_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[65][7]~4627                   ; LCCOMB_X9_Y10_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[65][7]~4628                   ; LCCOMB_X9_Y10_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[66][7]~4499                   ; LCCOMB_X20_Y8_N24  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[66][7]~4500                   ; LCCOMB_X20_Y8_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[67][7]~4888                   ; LCCOMB_X16_Y4_N8   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[67][7]~4889                   ; LCCOMB_X16_Y4_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[68][7]~4782                   ; LCCOMB_X10_Y6_N12  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[68][7]~4783                   ; LCCOMB_X10_Y6_N10  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[69][7]~4622                   ; LCCOMB_X10_Y6_N16  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[69][7]~4624                   ; LCCOMB_X10_Y6_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[6][0]~4496                    ; LCCOMB_X23_Y6_N14  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[6][4]~5719                    ; LCCOMB_X23_Y6_N6   ; 6       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[70][7]~4479                   ; LCCOMB_X19_Y8_N8   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[70][7]~4480                   ; LCCOMB_X22_Y8_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[71][7]~4870                   ; LCCOMB_X11_Y4_N6   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[71][7]~4872                   ; LCCOMB_X12_Y3_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[72][7]~4779                   ; LCCOMB_X11_Y4_N30  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[72][7]~4781                   ; LCCOMB_X11_Y4_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[73][7]~4625                   ; LCCOMB_X8_Y7_N18   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[73][7]~4626                   ; LCCOMB_X8_Y7_N20   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[74][7]~4461                   ; LCCOMB_X8_Y7_N28   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[74][7]~4463                   ; LCCOMB_X20_Y7_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[75][7]~4880                   ; LCCOMB_X3_Y5_N16   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[75][7]~4881                   ; LCCOMB_X3_Y8_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[76][7]~4786                   ; LCCOMB_X12_Y3_N28  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[76][7]~4787                   ; LCCOMB_X12_Y3_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[77][7]~4629                   ; LCCOMB_X7_Y5_N22   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[77][7]~4630                   ; LCCOMB_X7_Y5_N8    ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[78][7]~4515                   ; LCCOMB_X7_Y5_N0    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[78][7]~4516                   ; LCCOMB_X21_Y10_N0  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[79][7]~4896                   ; LCCOMB_X4_Y2_N10   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[79][7]~4897                   ; LCCOMB_X11_Y3_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[7][2]~4962                    ; LCCOMB_X26_Y7_N6   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[80][7]~4826                   ; LCCOMB_X4_Y2_N4    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[80][7]~4827                   ; LCCOMB_X9_Y3_N18   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[81][7]~4698                   ; LCCOMB_X3_Y6_N24   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[81][7]~4699                   ; LCCOMB_X4_Y6_N26   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[82][7]~4511                   ; LCCOMB_X8_Y5_N20   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[82][7]~4512                   ; LCCOMB_X21_Y5_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[83][7]~5010                   ; LCCOMB_X11_Y3_N10  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[83][7]~5011                   ; LCCOMB_X11_Y3_N16  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[84][7]~4824                   ; LCCOMB_X11_Y3_N0   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[84][7]~4825                   ; LCCOMB_X11_Y3_N18  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[85][7]~4696                   ; LCCOMB_X3_Y12_N2   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[85][7]~4697                   ; LCCOMB_X3_Y12_N0   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[86][7]~4497                   ; LCCOMB_X21_Y12_N26 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[86][7]~4498                   ; LCCOMB_X9_Y12_N12  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[87][7]~5002                   ; LCCOMB_X5_Y6_N16   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[87][7]~5003                   ; LCCOMB_X11_Y13_N18 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[88][7]~4822                   ; LCCOMB_X9_Y3_N2    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[88][7]~4823                   ; LCCOMB_X9_Y3_N16   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[89][7]~4694                   ; LCCOMB_X5_Y6_N0    ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[89][7]~4695                   ; LCCOMB_X5_Y6_N22   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[8][5]~4812                    ; LCCOMB_X23_Y6_N8   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[90][7]~4477                   ; LCCOMB_X19_Y5_N12  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[90][7]~4478                   ; LCCOMB_X19_Y5_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[91][7]~4994                   ; LCCOMB_X10_Y2_N6   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[91][7]~4995                   ; LCCOMB_X12_Y3_N30  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[92][7]~4828                   ; LCCOMB_X10_Y6_N20  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[92][7]~4829                   ; LCCOMB_X10_Y6_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[93][7]~4700                   ; LCCOMB_X4_Y6_N20   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[93][7]~4701                   ; LCCOMB_X4_Y6_N10   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[94][7]~4521                   ; LCCOMB_X20_Y9_N12  ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[94][7]~4522                   ; LCCOMB_X20_Y9_N14  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[95][7]~5018                   ; LCCOMB_X4_Y4_N28   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[95][7]~5019                   ; LCCOMB_X11_Y2_N22  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[96][7]~4715                   ; LCCOMB_X4_Y4_N22   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[96][7]~4716                   ; LCCOMB_X4_Y4_N20   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[97][7]~4609                   ; LCCOMB_X4_Y7_N10   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[97][7]~4610                   ; LCCOMB_X4_Y7_N16   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[98][7]~4443                   ; LCCOMB_X11_Y15_N28 ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[98][7]~4444                   ; LCCOMB_X11_Y15_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[99][7]~4884                   ; LCCOMB_X6_Y4_N14   ; 9       ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[99][7]~4885                   ; LCCOMB_X4_Y4_N30   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[9][5]~5712                    ; LCCOMB_X23_Y6_N30  ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|payload_complete                                 ; FF_X35_Y2_N21      ; 21      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|payload_send_complete                            ; FF_X29_Y6_N31      ; 55      ; Async. clear                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|payload_send_size[5]~3                           ; LCCOMB_X27_Y6_N24  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|process_1~0                                      ; LCCOMB_X31_Y7_N16  ; 13      ; Sync. clear, Sync. load               ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|process_1~18                                     ; LCCOMB_X28_Y9_N30  ; 8       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|process_3~10                                     ; LCCOMB_X37_Y2_N20  ; 35      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|process_3~23                                     ; LCCOMB_X21_Y1_N22  ; 19      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|process_3~25                                     ; LCCOMB_X26_Y2_N6   ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|process_4~17                                     ; LCCOMB_X35_Y2_N22  ; 31      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_BINARY_PROTO:C12|reply_size[12]~1                                 ; LCCOMB_X32_Y8_N16  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; OPENLAB_FIFO:C8|memory~23                                                 ; LCCOMB_X27_Y3_N0   ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_FIFO:C8|rdcnt_VR~0                                                ; LCCOMB_X27_Y3_N4   ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; OPENLAB_FIFO:C9|memory~23                                                 ; LCCOMB_X21_Y3_N26  ; 6       ; Clock enable, Write enable            ; no     ; --                   ; --               ; --                        ;
; OPENLAB_FIFO:C9|rdcnt_VR~0                                                ; LCCOMB_X17_Y2_N30  ; 25      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PWM:C4|Equal1~2                                                           ; LCCOMB_X40_Y24_N2  ; 16      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; PWM:C4|half_duty[0][8]~0                                                  ; LCCOMB_X40_Y25_N16 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PWM:C4|half_duty[1][8]~1                                                  ; LCCOMB_X40_Y28_N30 ; 14      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; PWM:C4|half_duty_new[0]~13                                                ; LCCOMB_X40_Y24_N0  ; 15      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_CYCLE_START_CNT[10]~133                    ; LCCOMB_X36_Y16_N30 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|EDGE_DETECT_SPEED[0]~3                         ; LCCOMB_X33_Y15_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_ADVANCED_START[15]~1                       ; LCCOMB_X40_Y14_N14 ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_TRIG_SECOND_IMPULS~0                       ; LCCOMB_X35_Y12_N8  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|FIFO_CH_DATAIN[0]~6                            ; LCCOMB_X39_Y15_N22 ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|GET_SAMPLE_WAIT_CNT[8]~96                      ; LCCOMB_X33_Y15_N14 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|GET_SAMPLE_WAIT_CNT[8]~97                      ; LCCOMB_X38_Y17_N8  ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|PACKET_NUMBER[3]~9                             ; LCCOMB_X36_Y15_N22 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|SAMPLE_NUMBER[6]~14                            ; LCCOMB_X37_Y15_N28 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|SAMPLE_NUMBER[6]~9                             ; LCCOMB_X36_Y15_N28 ; 15      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C10|process_0~2                                    ; LCCOMB_X35_Y12_N12 ; 82      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_CYCLE_START_CNT[1]~129                     ; LCCOMB_X33_Y13_N26 ; 36      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|EDGE_DETECT_SPEED[0]~3                         ; LCCOMB_X30_Y14_N2  ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_ADVANCED_START[15]~2                       ; LCCOMB_X33_Y15_N0  ; 16      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_TRIG_FIRST_IMPULS~3                        ; LCCOMB_X33_Y13_N18 ; 2       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|FIFO_CH_DATAIN[0]~11                           ; LCCOMB_X26_Y14_N6  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|GET_SAMPLE_WAIT_CNT[24]~96                     ; LCCOMB_X29_Y14_N26 ; 32      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|GET_SAMPLE_WAIT_CNT[24]~97                     ; LCCOMB_X35_Y17_N24 ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|PACKET_NUMBER[4]~9                             ; LCCOMB_X27_Y17_N26 ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|SAMPLE_NUMBER[3]~14                            ; LCCOMB_X28_Y14_N30 ; 9       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|SAMPLE_NUMBER[3]~9                             ; LCCOMB_X27_Y17_N24 ; 13      ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SAMPLE_ACQUISITION_ETS:C11|process_0~6                                    ; LCCOMB_X33_Y13_N12 ; 81      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[7]~8                           ; LCCOMB_X37_Y6_N2   ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|INDEX[2]~2                          ; LCCOMB_X39_Y6_N20  ; 4       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|PRSCL[5]~21                         ; LCCOMB_X39_Y7_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|PRSCL[5]~31                         ; LCCOMB_X39_Y7_N2   ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|RX_FLG                              ; FF_X38_Y6_N1       ; 13      ; Sync. load                            ; no     ; --                   ; --               ; --                        ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|PRSCL[0]~24                         ; LCCOMB_X38_Y7_N6   ; 7       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|PRSCL[1]~23                         ; LCCOMB_X39_Y7_N22  ; 7       ; Sync. clear                           ; no     ; --                   ; --               ; --                        ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|TX_LINE~12                          ; LCCOMB_X38_Y7_N12  ; 5       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_TX:C0|process_0~0                         ; LCCOMB_X30_Y9_N28  ; 8       ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_detect:C6|process_1~0                                                ; LCCOMB_X5_Y2_N2    ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; edge_detect:C7|process_1~0                                                ; LCCOMB_X6_Y2_N10   ; 32      ; Clock enable                          ; no     ; --                   ; --               ; --                        ;
; pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2              ; 6566    ; Clock                                 ; yes    ; Global Clock         ; GCLK8            ; --                        ;
; pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2              ; 2       ; Clock                                 ; yes    ; Global Clock         ; GCLK9            ; --                        ;
+---------------------------------------------------------------------------+--------------------+---------+---------------------------------------+--------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Global & Other Fast Signals                                                                                                                                                                                      ;
+---------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; Name                                                                      ; Location      ; Fan-Out ; Fan-Out Using Intentional Clock Skew ; Global Resource Used ; Global Line Name ; Enable Signal Source Name ;
+---------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+
; ADS7885_IPCORE:C2|s_SPI_CLK                                               ; FF_X21_Y3_N3  ; 21      ; 0                                    ; Global Clock         ; GCLK15           ; --                        ;
; ADS7885_IPCORE:C3|s_SPI_CLK                                               ; FF_X21_Y2_N27 ; 21      ; 0                                    ; Global Clock         ; GCLK17           ; --                        ;
; pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] ; PLL_2         ; 6566    ; 54                                   ; Global Clock         ; GCLK8            ; --                        ;
; pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] ; PLL_2         ; 2       ; 0                                    ; Global Clock         ; GCLK9            ; --                        ;
+---------------------------------------------------------------------------+---------------+---------+--------------------------------------+----------------------+------------------+---------------------------+


+------------------------------------------------------------------------------------------------+
; Non-Global High Fan-Out Signals                                                                ;
+--------------------------------------------------------------------------------------+---------+
; Name                                                                                 ; Fan-Out ;
+--------------------------------------------------------------------------------------+---------+
; OPENLAB_BINARY_PROTO:C12|process_1~9                                                 ; 585     ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_WH[1]~0                                  ; 575     ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[507][7]~4300                             ; 567     ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[3]                                               ; 559     ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[2]                                               ; 554     ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[0]                                               ; 552     ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[1]                                               ; 551     ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_S[0]                                     ; 541     ;
; OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT~46                                             ; 535     ;
; OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT~43                                             ; 535     ;
; OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT~37                                             ; 535     ;
; OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT~34                                             ; 535     ;
; OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT~31                                             ; 535     ;
; OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT~28                                             ; 535     ;
; OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT~40                                             ; 534     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[4]                                     ; 534     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[0]                                     ; 534     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[6]                                     ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[14]                                    ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[3]                                     ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[11]                                    ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[12]                                    ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[5]                                     ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[13]                                    ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[1]                                     ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[9]                                     ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[2]                                     ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[10]                                    ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[7]                                     ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[15]                                    ; 533     ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD_SEND[8]                                     ; 533     ;
; OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT~25                                             ; 532     ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[5]                                               ; 524     ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[7]                                               ; 523     ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[4]                                               ; 514     ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[6]                                               ; 512     ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.REPLY_SD                                          ; 162     ;
; OPENLAB_BINARY_PROTO:C12|SAMPLING_MODE_S                                             ; 161     ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.ACK                                               ; 128     ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_WH[3]~4                                  ; 111     ;
; OPENLAB_BINARY_PROTO:C12|DUMMY_SENT                                                  ; 95      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_WH[2]~2                                  ; 95      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_WH[4]~6                                  ; 92      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[1]                                             ; 85      ;
; SAMPLE_ACQUISITION_ETS:C10|process_0~2                                               ; 82      ;
; SAMPLE_ACQUISITION_ETS:C11|process_0~6                                               ; 81      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[0]                                             ; 74      ;
; OPENLAB_BINARY_PROTO:C12|process_1~1                                                 ; 74      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_WH[6]~10                                 ; 70      ;
; OPENLAB_BINARY_PROTO:C12|NEXT_STATE~15                                               ; 66      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~639                                                ; 64      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~614                                                ; 64      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~580                                                ; 64      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~577                                                ; 64      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~543                                                ; 64      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~540                                                ; 64      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~536                                                ; 64      ;
; SAMPLE_ACQUISITION_ETS:C11|Equal13~6                                                 ; 64      ;
; OPENLAB_BINARY_PROTO:C12|NACK_SEND                                                   ; 64      ;
; SAMPLE_ACQUISITION_ETS:C10|Equal13~3                                                 ; 62      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[454][7]~4309                             ; 61      ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.CMD_SSM                                           ; 61      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~611                                                ; 59      ;
; OPENLAB_BINARY_PROTO:C12|payload_send_complete                                       ; 55      ;
; OPENLAB_BINARY_PROTO:C12|PWM_RESET                                                   ; 53      ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.REPLY_SWV                                         ; 51      ;
; OPENLAB_BINARY_PROTO:C12|PACKET_READ                                                 ; 51      ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.REPLY_HWV                                         ; 50      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_WH[9]~16                                 ; 49      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_WH[7]~12                                 ; 49      ;
; OPENLAB_BINARY_PROTO:C12|process_1~71                                                ; 48      ;
; OPENLAB_BINARY_PROTO:C12|FIXED_PAYLOAD_CNT[1]                                        ; 47      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_WH[5]~8                                  ; 47      ;
; OPENLAB_BINARY_PROTO:C12|FIXED_PAYLOAD_CNT[0]                                        ; 45      ;
; OPENLAB_BINARY_PROTO:C12|PACKET_AVAILABLE                                            ; 45      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~527                                                ; 44      ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_PREPARE~1                                             ; 42      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~530                                                ; 40      ;
; SAMPLE_ACQUISITION_ETS:C11|Equal17~7                                                 ; 40      ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[19]~66                                           ; 40      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~533                                                ; 39      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~522                                                ; 39      ;
; OPENLAB_BINARY_PROTO:C12|process_1~56                                                ; 39      ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX[1]                                            ; 39      ;
; OPENLAB_BINARY_PROTO:C12|process_1~2                                                 ; 38      ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX[0]                                            ; 38      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[511][2]~5068                             ; 37      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~526                                                ; 37      ;
; SAMPLE_ACQUISITION_ETS:C10|Equal17~7                                                 ; 37      ;
; OPENLAB_BINARY_PROTO:C12|START_CRC_HEADER_SEND                                       ; 37      ;
; OPENLAB_BINARY_PROTO:C12|header_complete                                             ; 37      ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_CYCLE_START_CNT[1]~129                                ; 36      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[509][0]~5042                             ; 36      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~1                                                  ; 36      ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_CYCLE_START_CNT[10]~133                               ; 36      ;
; OPENLAB_BINARY_PROTO:C12|header_send_complete                                        ; 36      ;
; SAMPLE_ACQUISITION_ETS:C10|process_0~18                                              ; 36      ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.WAIT_PC_REC                                       ; 36      ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.CMD_STB                                           ; 36      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~4                                                  ; 35      ;
; OPENLAB_BINARY_PROTO:C12|process_3~10                                                ; 35      ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.NACK                                              ; 35      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~544                                                ; 34      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~2                                                  ; 34      ;
; OPENLAB_BINARY_PROTO:C12|CRC_header_send_COMPLETE                                    ; 34      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_WH[8]~14                                 ; 34      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~537                                                ; 33      ;
; SAMPLE_ACQUISITION_ETS:C11|process_0~21                                              ; 33      ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_CYCLE_START_CNT~42                                    ; 33      ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_PREPARE~0                                             ; 33      ;
; edge_detect:C6|process_1~0                                                           ; 32      ;
; edge_detect:C7|process_1~0                                                           ; 32      ;
; OPENLAB_BINARY_PROTO:C12|HEADER_INDEX_SEND[0]~0                                      ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~749                                                ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~720                                                ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~719                                                ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~33                                                 ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~32                                                 ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~688                                                ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~685                                                ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~684                                                ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~675                                                ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~568                                                ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~551                                                ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~7                                                  ; 32      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~5                                                  ; 32      ;
; SAMPLE_ACQUISITION_ETS:C11|GET_SAMPLE_WAIT_CNT[24]~97                                ; 32      ;
; SAMPLE_ACQUISITION_ETS:C11|GET_SAMPLE_WAIT_CNT[24]~96                                ; 32      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLERATE_CNTER[18]~0                                      ; 32      ;
; SAMPLE_ACQUISITION_ETS:C10|GET_SAMPLE_WAIT_CNT[8]~97                                 ; 32      ;
; SAMPLE_ACQUISITION_ETS:C10|GET_SAMPLE_WAIT_CNT[8]~96                                 ; 32      ;
; OPENLAB_BINARY_PROTO:C12|HEADER_INDEX[31]~0                                          ; 32      ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[19]~68                                           ; 32      ;
; edge_detect:C6|FREQ_CNT~0                                                            ; 31      ;
; edge_detect:C7|FREQ_CNT~0                                                            ; 31      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~16                                                 ; 31      ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_CYCLE_START_CNT~43                                    ; 31      ;
; OPENLAB_BINARY_PROTO:C12|process_4~17                                                ; 31      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~36                                                 ; 30      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~35                                                 ; 30      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~37                                                 ; 29      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~34                                                 ; 29      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~13                                                 ; 29      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~12                                                 ; 29      ;
; OPENLAB_BINARY_PROTO:C12|FIXED_PAYLOAD_CNT[3]                                        ; 29      ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_CYCLE_START_CNT~43                                    ; 28      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~11                                                 ; 27      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[0][6]~4367                               ; 27      ;
; SAMPLE_ACQUISITION_ETS:C11|SIGNAL_LEARNING_DONE                                      ; 27      ;
; OPENLAB_BINARY_PROTO:C12|Equal29~0                                                   ; 27      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~31                                                 ; 26      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~30                                                 ; 26      ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_CRC_NOK                                             ; 26      ;
; OPENLAB_BINARY_PROTO:C12|HEADER_CRC_NOK                                              ; 26      ;
; OPENLAB_BINARY_PROTO:C12|HEADER_INDEX[0]                                             ; 26      ;
; OPENLAB_BINARY_PROTO:C12|DUAL_CHANNEL_MODE_READY~2                                   ; 25      ;
; OPENLAB_FIFO:C8|rdcnt_VR~0                                                           ; 25      ;
; OPENLAB_FIFO:C9|rdcnt_VR~0                                                           ; 25      ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_CYCLE_START_CNT~42                                    ; 25      ;
; SAMPLE_ACQUISITION_ETS:C10|SIGNAL_LEARNING_DONE                                      ; 25      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[7]                                        ; 25      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[2]                                        ; 25      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[0]                                        ; 25      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[1]                                        ; 25      ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_DATA_SEND[1][7]~2                                   ; 24      ;
; OPENLAB_BINARY_PROTO:C12|NEXT_STATE~18                                               ; 24      ;
; OPENLAB_BINARY_PROTO:C12|START_CRC_PAYLOAD_SEND                                      ; 24      ;
; OPENLAB_BINARY_PROTO:C12|process_2~10                                                ; 23      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[6]                                        ; 23      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[5]                                        ; 23      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[4]                                        ; 23      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|DATA[3]                                        ; 23      ;
; SAMPLE_ACQUISITION_ETS:C10|FIFO_WRITTE_S~1                                           ; 22      ;
; OPENLAB_BINARY_PROTO:C12|PAY_CRC_POS                                                 ; 22      ;
; OPENLAB_BINARY_PROTO:C12|process_2~23                                                ; 21      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~521                                                ; 21      ;
; SAMPLE_ACQUISITION_ETS:C11|FIFO_WRITTE_S~0                                           ; 21      ;
; OPENLAB_BINARY_PROTO:C12|payload_complete                                            ; 21      ;
; OPENLAB_BINARY_PROTO:C12|FIXED_PAYLOAD_CNT[2]                                        ; 21      ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_CYCLE_START_CNT~45                                    ; 20      ;
; OPENLAB_BINARY_PROTO:C12|process_3~24                                                ; 19      ;
; OPENLAB_BINARY_PROTO:C12|process_3~23                                                ; 19      ;
; OPENLAB_BINARY_PROTO:C12|process_1~48                                                ; 19      ;
; SAMPLE_ACQUISITION_ETS:C10|process_0~16                                              ; 19      ;
; OPENLAB_BINARY_PROTO:C12|START_CRC_PAYLOAD                                           ; 19      ;
; OPENLAB_BINARY_PROTO:C12|START_CRC_HEADER                                            ; 19      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~21                                                 ; 18      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[0][6]~4315                               ; 18      ;
; OPENLAB_BINARY_PROTO:C12|process_3~11                                                ; 18      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[3]                                             ; 18      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[2]                                             ; 18      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[8]                                             ; 18      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[4]                                             ; 18      ;
; OPENLAB_BINARY_PROTO:C12|PAY_COUNTER~33                                              ; 18      ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX[3]                                            ; 18      ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX_SEND[16]~21                                   ; 17      ;
; OPENLAB_BINARY_PROTO:C12|Mux1                                                        ; 17      ;
; OPENLAB_BINARY_PROTO:C12|Mux4                                                        ; 17      ;
; OPENLAB_BINARY_PROTO:C12|Mux3                                                        ; 17      ;
; OPENLAB_BINARY_PROTO:C12|Mux2                                                        ; 17      ;
; OPENLAB_BINARY_PROTO:C12|Mux6                                                        ; 17      ;
; OPENLAB_BINARY_PROTO:C12|Mux5                                                        ; 17      ;
; OPENLAB_BINARY_PROTO:C12|Mux0                                                        ; 17      ;
; OPENLAB_BINARY_PROTO:C12|Mux7                                                        ; 17      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[0][6]~4366                               ; 17      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[3][3]~4316                               ; 17      ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_CYCLE_CNT~75                                          ; 17      ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_CYCLE_CNT~74                                          ; 17      ;
; OPENLAB_BINARY_PROTO:C12|DUAL_CHANNEL_MODE_READY~4                                   ; 17      ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX[16]~21                                        ; 17      ;
; OPENLAB_BINARY_PROTO:C12|CRC_payload_send_COMPLETE~0                                 ; 17      ;
; OPENLAB_BINARY_PROTO:C12|process_3~22                                                ; 17      ;
; OPENLAB_BINARY_PROTO:C12|CRC_header_send_COMPLETE~0                                  ; 17      ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_PAYLOAD[15]~0                                       ; 17      ;
; OPENLAB_BINARY_PROTO:C12|TMP_CRC_HEAD[15]~0                                          ; 17      ;
; OPENLAB_BINARY_PROTO:C12|process_3~25                                                ; 16      ;
; OPENLAB_BINARY_PROTO:C12|PACKET_SEND_NUMBER_CNT~68                                   ; 16      ;
; OPENLAB_BINARY_PROTO:C12|PACKET_SEND_NUMBER_CNT~67                                   ; 16      ;
; OPENLAB_BINARY_PROTO:C12|payload_send_size[5]~3                                      ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[383][1]~5179                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[423][7]~4929                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[407][7]~4910                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[311][7]~4901                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[487][7]~4874                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[327][7]~4871                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[455][7]~4868                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[359][7]~4865                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[500][7]~4840                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[404][7]~4746                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[485][7]~4632                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[325][7]~4623                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[453][7]~4614                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[357][7]~4605                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[309][7]~4562                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[438][7]~4527                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[326][7]~4462                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[358][7]~4429                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[310][7]~4426                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[454][7]~4390                             ; 16      ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_ADVANCED_START[15]~2                                  ; 16      ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_ADVANCED_START[15]~1                                  ; 16      ;
; OPENLAB_BINARY_PROTO:C12|HEADER_INDEX_SEND[1]                                        ; 16      ;
; PWM:C4|Equal1~2                                                                      ; 16      ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_CYCLE_START_CNT~45                                    ; 16      ;
; SAMPLE_ACQUISITION_ETS:C11|process_0~19                                              ; 16      ;
; OPENLAB_BINARY_PROTO:C12|HEADER_INDEX[1]                                             ; 16      ;
; OPENLAB_BINARY_PROTO:C12|reply_size[12]~1                                            ; 16      ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.CHECK_DATA                                        ; 16      ;
; OPENLAB_BINARY_PROTO:C12|CHAN_2_ON_S                                                 ; 16      ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[9]                                               ; 16      ;
; COMSPEED_SEL_SW[1]~input                                                             ; 15      ;
; COMSPEED_SEL_SW[0]~input                                                             ; 15      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[0][6]~5154                               ; 15      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[399][2]~5125                             ; 15      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[463][4]~5093                             ; 15      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[367][2]~5077                             ; 15      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[3][3]~4977                               ; 15      ;
; PWM:C4|half_duty_new[0]~13                                                           ; 15      ;
; SAMPLE_ACQUISITION_ETS:C10|SAMPLE_NUMBER[6]~9                                        ; 15      ;
; OPENLAB_BINARY_PROTO:C12|HEADER_INDEX_SEND[0]                                        ; 15      ;
; OPENLAB_BINARY_PROTO:C12|process_2~19                                                ; 15      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLES_PER_PACKET_S[15]~1                                  ; 15      ;
; SAMPLE_ACQUISITION_ETS:C11|SIGNAL_LEARNING_CNT~32                                    ; 15      ;
; SAMPLE_ACQUISITION_ETS:C10|LessThan3~7                                               ; 15      ;
; SAMPLE_ACQUISITION_ETS:C10|SIGNAL_LEARNING_CNT~32                                    ; 15      ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_ADVANCED_INIT                                         ; 15      ;
; OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[4]                                               ; 15      ;
; OPENLAB_BINARY_PROTO:C12|START_TRANSFER                                              ; 15      ;
; OPENLAB_BINARY_PROTO:C12|CHAN_1_ON_S                                                 ; 15      ;
; UART_RXD~input                                                                       ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[15][0]~5801                              ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[13][6]~5794                              ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[17][1]~5793                              ; 14      ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_RESOLUTION~8                                          ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[502][4]~5169                             ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[7][6]~4957                               ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[8][5]~4806                               ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[20][2]~4788                              ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[21][4]~4564                              ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[14][6]~4517                              ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[18][6]~4501                              ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[10][3]~4464                              ; 14      ;
; OPENLAB_BINARY_PROTO:C12|process_2~20                                                ; 14      ;
; OPENLAB_BINARY_PROTO:C12|Selector33~8                                                ; 14      ;
; PWM:C4|half_duty[1][8]~1                                                             ; 14      ;
; PWM:C4|half_duty[0][8]~0                                                             ; 14      ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_CYCLE_START_CNT~40                                    ; 14      ;
; OPENLAB_BINARY_PROTO:C12|ACK_READY                                                   ; 14      ;
; OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT~0                                              ; 14      ;
; OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[6]                                               ; 14      ;
; OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[5]                                               ; 14      ;
; OPENLAB_BINARY_PROTO:C12|PAY_COUNTER~18                                              ; 14      ;
; OPENLAB_BINARY_PROTO:C12|RX_INDEX[0]                                                 ; 14      ;
; OPENLAB_BINARY_PROTO:C12|RX_INDEX[1]                                                 ; 14      ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX_SEND[1]                                       ; 14      ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX[2]                                            ; 14      ;
; OPENLAB_BINARY_PROTO:C12|BYTE_COUNT[8]                                               ; 14      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[11][4]~4943                              ; 13      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[436][7]~4833                             ; 13      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[8][5]~4808                               ; 13      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[324][7]~4780                             ; 13      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[452][7]~4755                             ; 13      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[308][7]~4723                             ; 13      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[356][7]~4711                             ; 13      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[22][5]~4481                              ; 13      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~10                                                 ; 13      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[0][6]~4303                               ; 13      ;
; SAMPLE_ACQUISITION_ETS:C11|SAMPLE_NUMBER[3]~9                                        ; 13      ;
; OPENLAB_BINARY_PROTO:C12|process_2~8                                                 ; 13      ;
; OPENLAB_BINARY_PROTO:C12|FIFO_DATAOUT~9                                              ; 13      ;
; OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[7]                                               ; 13      ;
; OPENLAB_BINARY_PROTO:C12|process_1~0                                                 ; 13      ;
; OPENLAB_BINARY_PROTO:C12|PAY_COUNTER~17                                              ; 13      ;
; OPENLAB_BINARY_PROTO:C12|RX_INDEX[2]                                                 ; 13      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|RX_FLG                                         ; 13      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[3][3]~5799                               ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[19][2]~5798                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[13][6]~5795                              ; 12      ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_RESOLUTION~8                                          ; 12      ;
; ADS7885_IPCORE:C3|rx_data_temp[7]~0                                                  ; 12      ;
; ADS7885_IPCORE:C2|rx_data_temp[7]~0                                                  ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[16][4]~5735                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[415][4]~5027                             ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[15][0]~4984                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[3][3]~4974                               ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[7][6]~4958                               ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[11][4]~4945                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[20][2]~4789                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[17][1]~4588                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[21][4]~4565                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~20                                                 ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[14][6]~4518                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~628                                                ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[18][6]~4502                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[6][4]~4490                               ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[6][4]~4489                               ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[22][5]~4482                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[3][3]~4473                               ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[10][3]~4465                              ; 12      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[427][4]~4336                             ; 12      ;
; OPENLAB_BINARY_PROTO:C12|HEADER_INDEX_SEND[2]                                        ; 12      ;
; OPENLAB_BINARY_PROTO:C12|TX_DATA[6]~1                                                ; 12      ;
; OPENLAB_BINARY_PROTO:C12|TX_DATA[6]~0                                                ; 12      ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_CYCLE_START_CNT~34                                    ; 12      ;
; SAMPLE_ACQUISITION_ETS:C11|LessThan3~5                                               ; 12      ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_ADVANCED_INIT                                         ; 12      ;
; OPENLAB_BINARY_PROTO:C12|process_2~9                                                 ; 12      ;
; OPENLAB_BINARY_PROTO:C12|HEADER_INDEX[2]                                             ; 12      ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.START                                             ; 12      ;
; OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[3]                                               ; 12      ;
; OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[2]                                               ; 12      ;
; OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[1]                                               ; 12      ;
; OPENLAB_BINARY_PROTO:C12|PWM_DUTY_S[0]                                               ; 12      ;
; SAMPLE_ACQUISITION_ETS:C11|lpm_mult:Mult0|mult_m1t:auto_generated|mac_out2~DATAOUT11 ; 12      ;
; SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0|mult_m1t:auto_generated|mac_out2~DATAOUT11 ; 12      ;
; SAMPLE_ACQUISITION_ETS:C10|Add5~30                                                   ; 12      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~860                                                ; 11      ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE~56                                                ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[16][4]~5736                              ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[4][2]~5732                               ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[9][5]~5710                               ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[9][5]~5709                               ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[495][4]~5112                             ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[19][2]~4923                              ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[31][7]~4919                              ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[12][5]~4816                              ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[12][5]~4815                              ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[5][6]~4656                               ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[405][7]~4558                             ; 11      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[2][6]~4472                               ; 11      ;
; OPENLAB_BINARY_PROTO:C12|Decoder1~0                                                  ; 11      ;
; OPENLAB_FIFO:C8|memory~23                                                            ; 11      ;
; OPENLAB_FIFO:C9|memory~23                                                            ; 11      ;
; SAMPLE_ACQUISITION_ETS:C11|LessThan3~8                                               ; 11      ;
; SAMPLE_ACQUISITION_ETS:C11|ETS_TRIG_SECOND_IMPULS                                    ; 11      ;
; SAMPLE_ACQUISITION_ETS:C10|ETS_TRIG_SECOND_IMPULS                                    ; 11      ;
; OPENLAB_BINARY_PROTO:C12|CMD_STATE.IDLE                                              ; 11      ;
; OPENLAB_BINARY_PROTO:C12|process_1~15                                                ; 11      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|INDEX[0]                                       ; 11      ;
; OPENLAB_BINARY_PROTO:C12|CRC_payload_send_COMPLETE                                   ; 11      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[7]                                             ; 11      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[6]                                             ; 11      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[5]                                             ; 11      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[9]                                             ; 11      ;
; SAMPLE_ACQUISITION_ETS:C10|ADC_START_STOP_SIGNAL_S                                   ; 11      ;
; OPENLAB_BINARY_PROTO:C12|CMD_CHAN[0]                                                 ; 11      ;
; OPENLAB_BINARY_PROTO:C12|PAYLOAD_INDEX_SEND[0]                                       ; 11      ;
; OPENLAB_BINARY_PROTO:C12|ACK_OK                                                      ; 11      ;
; OPENLAB_BINARY_PROTO:C12|HEADER_CRC_OK                                               ; 11      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1068                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1067                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1066                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1065                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1064                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1063                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1062                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1061                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1060                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1059                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1058                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1057                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1056                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1055                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1054                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1053                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1052                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1051                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1050                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1049                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1048                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1047                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1046                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1045                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1044                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1043                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1042                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1041                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1040                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1039                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1038                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1037                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1036                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1035                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1034                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1033                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1032                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1031                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1030                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1029                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1028                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1027                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1026                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1025                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1024                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1023                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1022                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1021                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1020                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1019                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1018                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1017                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1016                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1015                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1014                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1013                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1012                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1011                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1010                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1009                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1008                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1007                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1006                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1005                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1004                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1003                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1002                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1001                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~1000                                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~999                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~998                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~997                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~996                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~995                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~994                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~993                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~992                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~991                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~990                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~989                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~988                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~987                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~986                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~985                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~984                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~983                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~982                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~981                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~980                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~979                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~978                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~977                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~976                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~975                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~974                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~973                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~972                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~971                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~970                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~969                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~968                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~967                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~966                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~965                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~964                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~963                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~962                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~961                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~960                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~959                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~958                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~957                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~956                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~955                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~954                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~953                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~952                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~951                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~950                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~949                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~948                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~947                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~946                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~945                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~944                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~943                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~942                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~941                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~940                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~939                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~938                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~937                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~936                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~935                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~934                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~933                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~932                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~931                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~930                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~929                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~928                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~927                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~926                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~925                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~924                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~923                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~922                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~921                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~919                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~918                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~917                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~916                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~915                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~914                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~913                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~912                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~911                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~910                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~909                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~908                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~907                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~906                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~905                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~904                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~903                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~902                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~901                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~900                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~899                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~898                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~897                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~896                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~895                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~894                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~893                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~892                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~891                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~890                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~889                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~888                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~887                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~886                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~885                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~884                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~883                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~882                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~881                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~880                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~879                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~878                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~877                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~876                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~875                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~874                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~873                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~872                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~871                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~870                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~869                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~868                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~867                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~866                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~865                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~864                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~863                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~862                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~859                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~858                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~857                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~856                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~855                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~854                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~853                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~852                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~851                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~850                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~849                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~848                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~847                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~846                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~845                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~844                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~843                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~842                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~841                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~840                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~839                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~838                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~837                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~836                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~835                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~834                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~833                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~832                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~831                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~830                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~829                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~828                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~827                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~826                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~825                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~824                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~822                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~821                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~820                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~819                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~818                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~817                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~816                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~815                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~814                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~813                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~812                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~811                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~810                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|CRC16_PAYLOAD_REC~18                                        ; 10      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[4][2]~5733                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~809                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~808                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~807                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~806                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~805                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~804                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~803                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~802                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~801                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~800                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~799                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~798                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~797                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~796                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~795                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~794                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~793                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~792                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~791                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~790                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~789                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~788                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~787                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~786                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~785                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~784                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~783                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~782                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~781                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~780                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~779                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~778                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~777                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~776                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~775                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~774                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~773                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~772                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~771                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~770                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~769                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~768                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~767                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~766                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~765                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~764                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~763                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~762                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~761                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~760                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~759                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~758                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~757                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~756                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~755                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~754                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~753                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~752                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~751                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~750                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~748                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~747                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~746                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~745                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~744                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~743                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~742                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~741                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~740                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~739                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~738                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~737                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~736                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~735                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~734                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~733                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~732                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~731                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~730                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~729                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~728                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~727                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~726                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~725                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~724                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~723                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~722                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~721                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~718                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~717                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~716                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~715                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~714                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~713                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~712                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~711                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~710                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~709                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~708                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~707                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~706                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~705                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~704                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[474][4]~5165                             ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~703                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~702                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~701                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~700                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~699                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~698                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~697                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~696                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~695                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~694                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~693                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~692                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~691                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~690                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~689                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~687                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~686                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[506][0]~5053                             ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~683                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~682                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~681                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~680                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~679                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~678                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~677                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~676                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[5][6]~4657                               ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~669                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~668                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~667                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~666                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~665                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~664                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~663                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~662                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~661                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~660                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~659                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~658                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~657                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~656                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~655                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~654                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~653                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~652                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~651                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~650                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~649                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~648                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~647                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~646                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~645                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~644                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~643                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~642                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~641                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~640                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~638                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~637                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~636                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~635                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~634                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~633                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~632                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~631                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~630                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~629                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~626                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~625                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~624                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~623                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~621                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~620                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~619                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~618                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~616                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~615                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~613                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~612                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~610                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~609                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~608                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~607                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~606                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~605                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~604                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~603                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~602                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~601                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~600                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~599                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~598                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~597                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~596                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~595                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~594                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~593                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~592                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~591                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~590                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~589                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~588                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~587                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~586                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~585                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~584                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~583                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~582                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~581                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~579                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~578                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~576                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~575                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~574                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~573                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~572                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~571                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~570                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~569                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~567                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~566                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~565                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~564                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~563                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~562                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~561                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~560                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~559                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~558                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~557                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~556                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~555                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~554                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~553                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~552                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~550                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~549                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~548                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~547                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~546                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~545                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~542                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~541                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~539                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~538                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~535                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~534                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~532                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~531                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~529                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~528                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~524                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~523                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX[9]~9                                           ; 10      ;
; OPENLAB_BINARY_PROTO:C12|SAMPLE_INDEX~2                                              ; 10      ;
; OPENLAB_BINARY_PROTO:C12|process_1~45                                                ; 10      ;
; OPENLAB_BINARY_PROTO:C12|process_1~43                                                ; 10      ;
; SAMPLE_ACQUISITION_ETS:C11|TRIG_FLAG~19                                              ; 10      ;
; SAMPLE_ACQUISITION_ETS:C10|PACKET_NUMBER[0]                                          ; 10      ;
; SERIAL_COM_8N1_SPEEDSEL:C1|UART_RX:C1|INDEX[2]                                       ; 10      ;
; OPENLAB_BINARY_PROTO:C12|process_1~6                                                 ; 10      ;
; OPENLAB_BINARY_PROTO:C12|GET_SEND_DATA~8                                             ; 10      ;
; SAMPLE_ACQUISITION_ETS:C11|ADC_START_STOP_SIGNAL_S                                   ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Equal59~10                                                  ; 10      ;
; OPENLAB_BINARY_PROTO:C12|PAY_COUNTER~20                                              ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Equal64~10                                                  ; 10      ;
; OPENLAB_FIFO:C8|wrcnt[7]                                                             ; 10      ;
; OPENLAB_FIFO:C8|wrcnt[6]                                                             ; 10      ;
; OPENLAB_FIFO:C9|wrcnt[0]                                                             ; 10      ;
; OPENLAB_FIFO:C8|wrcnt[0]                                                             ; 10      ;
; OPENLAB_BINARY_PROTO:C12|Decoder2~920                                                ; 9       ;
; OPENLAB_BINARY_PROTO:C12|CRC16_HEADER_REC~21                                         ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[271][7]~5654                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[303][7]~5652                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[268][7]~5646                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[300][7]~5641                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[270][7]~5637                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[302][7]~5632                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[269][7]~5627                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[301][7]~5625                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[287][7]~5611                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[284][7]~5609                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[286][7]~5607                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[285][7]~5604                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[319][7]~5588                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[316][7]~5586                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[318][7]~5584                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[317][7]~5582                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[332][7]~5568                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[333][7]~5557                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[259][7]~5485                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[256][7]~5483                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[257][7]~5480                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[258][7]~5478                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[275][7]~5476                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[272][7]~5474                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[273][7]~5472                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[274][7]~5470                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[323][7]~5468                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[320][7]~5466                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[322][7]~5464                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[321][7]~5462                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[291][7]~5399                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[288][7]~5397                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[289][7]~5395                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[290][7]~5393                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[307][7]~5391                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[304][7]~5389                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[305][7]~5387                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[306][7]~5385                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[418][4]~5374                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[263][7]~5328                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[327][7]~5326                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[279][7]~5324                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[260][7]~5320                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[276][7]~5318                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[324][7]~5316                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[262][7]~5312                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[278][7]~5310                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[326][7]~5308                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[261][7]~5303                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[325][7]~5301                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[277][7]~5298                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[295][7]~5293                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[311][7]~5289                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[292][7]~5284                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[308][7]~5282                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[294][7]~5274                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[310][7]~5272                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[293][7]~5264                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[309][7]~5260                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[420][4]~5241                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[422][4]~5219                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[267][7]~5152                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[264][7]~5150                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[265][7]~5147                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[266][7]~5145                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[299][7]~5143                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[296][7]~5141                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[297][7]~5139                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[298][7]~5137                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[331][7]~5110                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[328][7]~5108                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[329][7]~5106                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[330][7]~5104                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[283][7]~5072                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[315][7]~5066                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[280][7]~5061                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[312][7]~5058                             ; 9       ;
; OPENLAB_BINARY_PROTO:C12|packet_send_buffer[281][7]~5047                             ; 9       ;
+--------------------------------------------------------------------------------------+---------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fitter RAM Summary                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                     ;
+-----------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; Name                                                                              ; Type ; Mode             ; Clock Mode  ; Port A Depth ; Port A Width ; Port B Depth ; Port B Width ; Port A Input Registers ; Port A Output Registers ; Port B Input Registers ; Port B Output Registers ; Size  ; Implementation Port A Depth ; Implementation Port A Width ; Implementation Port B Depth ; Implementation Port B Width ; Implementation Bits ; M9Ks ; MIF  ; Location                                                                  ; Mixed Width RDW Mode ; Port A RDW Mode ; Port B RDW Mode ; Fits in MLABs ;
+-----------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
; OPENLAB_FIFO:C8|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 9            ; 4096         ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 36864 ; 4096                        ; 9                           ; 4096                        ; 9                           ; 36864               ; 5    ; None ; M9K_X25_Y3_N0, M9K_X25_Y1_N0, M9K_X25_Y5_N0, M9K_X25_Y4_N0, M9K_X25_Y2_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ALTSYNCRAM ; AUTO ; Simple Dual Port ; Dual Clocks ; 4096         ; 9            ; 4096         ; 9            ; yes                    ; no                      ; yes                    ; no                      ; 36864 ; 4096                        ; 9                           ; 4096                        ; 9                           ; 36864               ; 5    ; None ; M9K_X13_Y3_N0, M9K_X13_Y1_N0, M9K_X13_Y5_N0, M9K_X13_Y4_N0, M9K_X13_Y2_N0 ; Don't care           ; Old data        ; Old data        ; No - Unknown  ;
+-----------------------------------------------------------------------------------+------+------------------+-------------+--------------+--------------+--------------+--------------+------------------------+-------------------------+------------------------+-------------------------+-------+-----------------------------+-----------------------------+-----------------------------+-----------------------------+---------------------+------+------+---------------------------------------------------------------------------+----------------------+-----------------+-----------------+---------------+
Note: Fitter may spread logical memories into multiple blocks to improve timing. The actual required RAM blocks can be found in the Fitter Resource Usage section.


+-----------------------------------------------------------------------------------------------+
; Fitter DSP Block Usage Summary                                                                ;
+---------------------------------------+-------------+---------------------+-------------------+
; Statistic                             ; Number Used ; Available per Block ; Maximum Available ;
+---------------------------------------+-------------+---------------------+-------------------+
; Simple Multipliers (9-bit)            ; 2           ; 2                   ; 112               ;
; Simple Multipliers (18-bit)           ; 0           ; 1                   ; 56                ;
; Embedded Multiplier Blocks            ; 2           ; --                  ; 56                ;
; Embedded Multiplier 9-bit elements    ; 2           ; 2                   ; 112               ;
; Signed Embedded Multipliers           ; 2           ; --                  ; --                ;
; Unsigned Embedded Multipliers         ; 0           ; --                  ; --                ;
; Mixed Sign Embedded Multipliers       ; 0           ; --                  ; --                ;
; Variable Sign Embedded Multipliers    ; 0           ; --                  ; --                ;
; Dedicated Input Shift Register Chains ; 0           ; --                  ; --                ;
+---------------------------------------+-------------+---------------------+-------------------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; DSP Block Details                                                                                                                                                                                                                                                            ;
+--------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; Name                                                                           ; Mode                      ; Location           ; Sign Representation ; Has Input Shift Register Chain ; Data A Input Register ; Data B Input Register ; Pipeline Register ; Output Register ;
+--------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+
; SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0|mult_m1t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X34_Y11_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    SAMPLE_ACQUISITION_ETS:C10|lpm_mult:Mult0|mult_m1t:auto_generated|mac_mult1 ;                           ; DSPMULT_X34_Y11_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
; SAMPLE_ACQUISITION_ETS:C11|lpm_mult:Mult0|mult_m1t:auto_generated|mac_out2     ; Simple Multiplier (9-bit) ; DSPOUT_X34_Y17_N2  ;                     ; No                             ;                       ;                       ;                   ; no              ;
;    SAMPLE_ACQUISITION_ETS:C11|lpm_mult:Mult0|mult_m1t:auto_generated|mac_mult1 ;                           ; DSPMULT_X34_Y17_N0 ; Signed              ;                                ; no                    ; no                    ; no                ;                 ;
+--------------------------------------------------------------------------------+---------------------------+--------------------+---------------------+--------------------------------+-----------------------+-----------------------+-------------------+-----------------+


+--------------------------------------------------+
; Routing Usage Summary                            ;
+-----------------------+--------------------------+
; Routing Resource Type ; Usage                    ;
+-----------------------+--------------------------+
; Block interconnects   ; 30,456 / 47,787 ( 64 % ) ;
; C16 interconnects     ; 411 / 1,804 ( 23 % )     ;
; C4 interconnects      ; 15,472 / 31,272 ( 49 % ) ;
; Direct links          ; 2,726 / 47,787 ( 6 % )   ;
; Global clocks         ; 4 / 20 ( 20 % )          ;
; Local interconnects   ; 6,120 / 15,408 ( 40 % )  ;
; R24 interconnects     ; 501 / 1,775 ( 28 % )     ;
; R4 interconnects      ; 18,071 / 41,310 ( 44 % ) ;
+-----------------------+--------------------------+


+-----------------------------------------------------------------------------+
; LAB Logic Elements                                                          ;
+---------------------------------------------+-------------------------------+
; Number of Logic Elements  (Average = 14.47) ; Number of LABs  (Total = 963) ;
+---------------------------------------------+-------------------------------+
; 1                                           ; 0                             ;
; 2                                           ; 0                             ;
; 3                                           ; 0                             ;
; 4                                           ; 0                             ;
; 5                                           ; 0                             ;
; 6                                           ; 0                             ;
; 7                                           ; 0                             ;
; 8                                           ; 1                             ;
; 9                                           ; 1                             ;
; 10                                          ; 0                             ;
; 11                                          ; 41                            ;
; 12                                          ; 168                           ;
; 13                                          ; 102                           ;
; 14                                          ; 92                            ;
; 15                                          ; 90                            ;
; 16                                          ; 468                           ;
+---------------------------------------------+-------------------------------+


+--------------------------------------------------------------------+
; LAB-wide Signals                                                   ;
+------------------------------------+-------------------------------+
; LAB-wide Signals  (Average = 1.64) ; Number of LABs  (Total = 963) ;
+------------------------------------+-------------------------------+
; 1 Async. clear                     ; 21                            ;
; 1 Clock                            ; 820                           ;
; 1 Clock enable                     ; 347                           ;
; 1 Sync. clear                      ; 31                            ;
; 1 Sync. load                       ; 302                           ;
; 2 Clock enables                    ; 52                            ;
; 2 Clocks                           ; 5                             ;
+------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Signals Sourced                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Signals Sourced  (Average = 21.07) ; Number of LABs  (Total = 963) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 1                             ;
; 3                                            ; 2                             ;
; 4                                            ; 3                             ;
; 5                                            ; 0                             ;
; 6                                            ; 1                             ;
; 7                                            ; 0                             ;
; 8                                            ; 2                             ;
; 9                                            ; 0                             ;
; 10                                           ; 1                             ;
; 11                                           ; 0                             ;
; 12                                           ; 0                             ;
; 13                                           ; 4                             ;
; 14                                           ; 18                            ;
; 15                                           ; 31                            ;
; 16                                           ; 96                            ;
; 17                                           ; 22                            ;
; 18                                           ; 23                            ;
; 19                                           ; 61                            ;
; 20                                           ; 197                           ;
; 21                                           ; 107                           ;
; 22                                           ; 86                            ;
; 23                                           ; 73                            ;
; 24                                           ; 98                            ;
; 25                                           ; 17                            ;
; 26                                           ; 21                            ;
; 27                                           ; 16                            ;
; 28                                           ; 30                            ;
; 29                                           ; 8                             ;
; 30                                           ; 18                            ;
; 31                                           ; 7                             ;
; 32                                           ; 20                            ;
+----------------------------------------------+-------------------------------+


+----------------------------------------------------------------------------------+
; LAB Signals Sourced Out                                                          ;
+--------------------------------------------------+-------------------------------+
; Number of Signals Sourced Out  (Average = 10.13) ; Number of LABs  (Total = 963) ;
+--------------------------------------------------+-------------------------------+
; 0                                                ; 0                             ;
; 1                                                ; 1                             ;
; 2                                                ; 3                             ;
; 3                                                ; 13                            ;
; 4                                                ; 29                            ;
; 5                                                ; 35                            ;
; 6                                                ; 47                            ;
; 7                                                ; 36                            ;
; 8                                                ; 241                           ;
; 9                                                ; 135                           ;
; 10                                               ; 67                            ;
; 11                                               ; 68                            ;
; 12                                               ; 67                            ;
; 13                                               ; 68                            ;
; 14                                               ; 44                            ;
; 15                                               ; 29                            ;
; 16                                               ; 35                            ;
; 17                                               ; 9                             ;
; 18                                               ; 5                             ;
; 19                                               ; 5                             ;
; 20                                               ; 5                             ;
; 21                                               ; 0                             ;
; 22                                               ; 2                             ;
; 23                                               ; 2                             ;
; 24                                               ; 2                             ;
; 25                                               ; 2                             ;
; 26                                               ; 0                             ;
; 27                                               ; 1                             ;
; 28                                               ; 1                             ;
; 29                                               ; 0                             ;
; 30                                               ; 1                             ;
; 31                                               ; 4                             ;
; 32                                               ; 6                             ;
+--------------------------------------------------+-------------------------------+


+------------------------------------------------------------------------------+
; LAB Distinct Inputs                                                          ;
+----------------------------------------------+-------------------------------+
; Number of Distinct Inputs  (Average = 31.07) ; Number of LABs  (Total = 963) ;
+----------------------------------------------+-------------------------------+
; 0                                            ; 0                             ;
; 1                                            ; 0                             ;
; 2                                            ; 2                             ;
; 3                                            ; 6                             ;
; 4                                            ; 8                             ;
; 5                                            ; 7                             ;
; 6                                            ; 4                             ;
; 7                                            ; 5                             ;
; 8                                            ; 10                            ;
; 9                                            ; 8                             ;
; 10                                           ; 2                             ;
; 11                                           ; 9                             ;
; 12                                           ; 3                             ;
; 13                                           ; 5                             ;
; 14                                           ; 7                             ;
; 15                                           ; 11                            ;
; 16                                           ; 12                            ;
; 17                                           ; 10                            ;
; 18                                           ; 17                            ;
; 19                                           ; 15                            ;
; 20                                           ; 8                             ;
; 21                                           ; 16                            ;
; 22                                           ; 5                             ;
; 23                                           ; 11                            ;
; 24                                           ; 14                            ;
; 25                                           ; 14                            ;
; 26                                           ; 9                             ;
; 27                                           ; 18                            ;
; 28                                           ; 18                            ;
; 29                                           ; 6                             ;
; 30                                           ; 6                             ;
; 31                                           ; 5                             ;
; 32                                           ; 10                            ;
; 33                                           ; 24                            ;
; 34                                           ; 32                            ;
; 35                                           ; 87                            ;
; 36                                           ; 280                           ;
; 37                                           ; 257                           ;
; 38                                           ; 2                             ;
+----------------------------------------------+-------------------------------+


+------------------------------------------+
; I/O Rules Summary                        ;
+----------------------------------+-------+
; I/O Rules Statistic              ; Total ;
+----------------------------------+-------+
; Total I/O Rules                  ; 30    ;
; Number of I/O Rules Passed       ; 9     ;
; Number of I/O Rules Failed       ; 0     ;
; Number of I/O Rules Unchecked    ; 0     ;
; Number of I/O Rules Inapplicable ; 21    ;
+----------------------------------+-------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Details                                                                                                                                                                                                                                                                    ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Status       ; ID        ; Category                          ; Rule Description                                                                                     ; Severity ; Information                                                              ; Area ; Extra Information ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+
; Pass         ; IO_000001 ; Capacity Checks                   ; Number of pins in an I/O bank should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000002 ; Capacity Checks                   ; Number of clocks in an I/O bank should not exceed the number of clocks available.                    ; Critical ; No Global Signal assignments found.                                      ; I/O  ;                   ;
; Pass         ; IO_000003 ; Capacity Checks                   ; Number of pins in a Vrefgroup should not exceed the number of locations available.                   ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000004 ; Voltage Compatibility Checks      ; The I/O bank should support the requested VCCIO.                                                     ; Critical ; No IOBANK_VCCIO assignments found.                                       ; I/O  ;                   ;
; Inapplicable ; IO_000005 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VREF values.                                                  ; Critical ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
; Pass         ; IO_000006 ; Voltage Compatibility Checks      ; The I/O bank should not have competing VCCIO values.                                                 ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000007 ; Valid Location Checks             ; Checks for unavailable locations.                                                                    ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000008 ; Valid Location Checks             ; Checks for reserved locations.                                                                       ; Critical ; No reserved LogicLock region found.                                      ; I/O  ;                   ;
; Pass         ; IO_000009 ; I/O Properties Checks for One I/O ; The location should support the requested I/O standard.                                              ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Pass         ; IO_000010 ; I/O Properties Checks for One I/O ; The location should support the requested I/O direction.                                             ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000011 ; I/O Properties Checks for One I/O ; The location should support the requested Current Strength.                                          ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000012 ; I/O Properties Checks for One I/O ; The location should support the requested On Chip Termination value.                                 ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000013 ; I/O Properties Checks for One I/O ; The location should support the requested Bus Hold value.                                            ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000014 ; I/O Properties Checks for One I/O ; The location should support the requested Weak Pull Up value.                                        ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Pass         ; IO_000015 ; I/O Properties Checks for One I/O ; The location should support the requested PCI Clamp Diode.                                           ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000018 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Current Strength.                                      ; Critical ; No Current Strength assignments found.                                   ; I/O  ;                   ;
; Inapplicable ; IO_000019 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested On Chip Termination value.                             ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Pass         ; IO_000020 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested PCI Clamp Diode.                                       ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000021 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Weak Pull Up value.                                    ; Critical ; No Weak Pull-Up Resistor assignments found.                              ; I/O  ;                   ;
; Inapplicable ; IO_000022 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Bus Hold value.                                        ; Critical ; No Enable Bus-Hold Circuitry assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000023 ; I/O Properties Checks for One I/O ; The I/O standard should support the Open Drain value.                                                ; Critical ; No open drain assignments found.                                         ; I/O  ;                   ;
; Inapplicable ; IO_000024 ; I/O Properties Checks for One I/O ; The I/O direction should support the On Chip Termination value.                                      ; Critical ; No Termination assignments found.                                        ; I/O  ;                   ;
; Inapplicable ; IO_000026 ; I/O Properties Checks for One I/O ; On Chip Termination and Current Strength should not be used at the same time.                        ; Critical ; No Current Strength or Termination assignments found.                    ; I/O  ;                   ;
; Inapplicable ; IO_000027 ; I/O Properties Checks for One I/O ; Weak Pull Up and Bus Hold should not be used at the same time.                                       ; Critical ; No Enable Bus-Hold Circuitry or Weak Pull-Up Resistor assignments found. ; I/O  ;                   ;
; Inapplicable ; IO_000045 ; I/O Properties Checks for One I/O ; The I/O standard should support the requested Slew Rate value.                                       ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000046 ; I/O Properties Checks for One I/O ; The location should support the requested Slew Rate value.                                           ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Inapplicable ; IO_000047 ; I/O Properties Checks for One I/O ; On Chip Termination and Slew Rate should not be used at the same time.                               ; Critical ; No Slew Rate assignments found.                                          ; I/O  ;                   ;
; Pass         ; IO_000033 ; Electromigration Checks           ; Current density for consecutive I/Os should not exceed 240mA for row I/Os and 240mA for column I/Os. ; Critical ; 0 such failures found.                                                   ; I/O  ;                   ;
; Inapplicable ; IO_000034 ; SI Related Distance Checks        ; Single-ended outputs should be 5 LAB row(s) away from a differential I/O.                            ; High     ; No Differential I/O Standard assignments found.                          ; I/O  ;                   ;
; Inapplicable ; IO_000042 ; SI Related SSO Limit Checks       ; No more than 20 outputs are allowed in a VREF group when VREF is being read from.                    ; High     ; No VREF I/O Standard assignments found.                                  ; I/O  ;                   ;
+--------------+-----------+-----------------------------------+------------------------------------------------------------------------------------------------------+----------+--------------------------------------------------------------------------+------+-------------------+


+-----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; I/O Rules Matrix                                                                                                                                                                                                                                                                                                                                                                                                                                                ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Pin/Rules          ; IO_000001 ; IO_000002    ; IO_000003 ; IO_000004    ; IO_000005    ; IO_000006 ; IO_000007 ; IO_000008    ; IO_000009 ; IO_000010 ; IO_000011    ; IO_000012    ; IO_000013    ; IO_000014    ; IO_000015    ; IO_000018    ; IO_000019    ; IO_000020    ; IO_000021    ; IO_000022    ; IO_000023    ; IO_000024    ; IO_000026    ; IO_000027    ; IO_000045    ; IO_000046    ; IO_000047    ; IO_000033 ; IO_000034    ; IO_000042    ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+
; Total Pass         ; 32        ; 0            ; 32        ; 0            ; 0            ; 32        ; 32        ; 0            ; 32        ; 32        ; 0            ; 0            ; 0            ; 0            ; 8            ; 0            ; 0            ; 8            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 32        ; 0            ; 0            ;
; Total Unchecked    ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; Total Inapplicable ; 0         ; 32           ; 0         ; 32           ; 32           ; 0         ; 0         ; 32           ; 0         ; 0         ; 32           ; 32           ; 32           ; 32           ; 24           ; 32           ; 32           ; 24           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 32           ; 0         ; 32           ; 32           ;
; Total Fail         ; 0         ; 0            ; 0         ; 0            ; 0            ; 0         ; 0         ; 0            ; 0         ; 0         ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0            ; 0         ; 0            ; 0            ;
; UART_TXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STATUS_LED[0]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STATUS_LED[1]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STATUS_LED[2]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STATUS_LED[3]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STATUS_LED[4]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STATUS_LED[5]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STATUS_LED[6]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STATUS_LED[7]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STATUS_LED[8]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; STATUS_LED[9]      ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sclk_SPI1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS_SPI1            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sclk_SPI2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CS_SPI2            ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMP1_SEL[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMP1_SEL[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMP1_SEL[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMP2_SEL[0]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMP2_SEL[1]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; AMP2_SEL[2]        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TRIG_OUT1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TRIG_OUT2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; PWM_outComp        ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMSPEED_SEL_SW[0] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; COMSPEED_SEL_SW[1] ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; CLOCK_50           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; UART_RXD           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TRIG_IN1           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; TRIG_IN2           ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdio_SPI1          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
; sdio_SPI2          ; Pass      ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Pass      ; Pass      ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Pass         ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Inapplicable ; Pass      ; Inapplicable ; Inapplicable ;
+--------------------+-----------+--------------+-----------+--------------+--------------+-----------+-----------+--------------+-----------+-----------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+--------------+-----------+--------------+--------------+


+---------------------------------------------------------------------------------------------+
; Fitter Device Options                                                                       ;
+------------------------------------------------------------------+--------------------------+
; Option                                                           ; Setting                  ;
+------------------------------------------------------------------+--------------------------+
; Enable user-supplied start-up clock (CLKUSR)                     ; Off                      ;
; Enable device-wide reset (DEV_CLRn)                              ; Off                      ;
; Enable device-wide output enable (DEV_OE)                        ; Off                      ;
; Enable INIT_DONE output                                          ; Off                      ;
; Configuration scheme                                             ; Active Serial            ;
; Error detection CRC                                              ; Off                      ;
; Enable open drain on CRC_ERROR pin                               ; Off                      ;
; Enable input tri-state on active configuration pins in user mode ; Off                      ;
; Configuration Voltage Level                                      ; Auto                     ;
; Force Configuration Voltage Level                                ; Off                      ;
; nCEO                                                             ; As output driving ground ;
; Data[0]                                                          ; As input tri-stated      ;
; Data[1]/ASDO                                                     ; As input tri-stated      ;
; Data[7..2]                                                       ; Unreserved               ;
; FLASH_nCE/nCSO                                                   ; As input tri-stated      ;
; Other Active Parallel pins                                       ; Unreserved               ;
; DCLK                                                             ; As output driving ground ;
; Base pin-out file on sameframe device                            ; Off                      ;
+------------------------------------------------------------------+--------------------------+


+------------------------------------+
; Operating Settings and Conditions  ;
+---------------------------+--------+
; Setting                   ; Value  ;
+---------------------------+--------+
; Nominal Core Voltage      ; 1.20 V ;
; Low Junction Temperature  ; 0 C   ;
; High Junction Temperature ; 85 C  ;
+---------------------------+--------+


+------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Summary              ;
+-----------------+----------------------+-------------------+
; Source Clock(s) ; Destination Clock(s) ; Delay Added in ns ;
+-----------------+----------------------+-------------------+
Note: For more information on problematic transfers, consider running the Fitter again with the Optimize hold timing option (Settings Menu) turned off.
This will disable optimization of problematic paths and expose them for further analysis using the TimeQuest Timing Analyzer.


+--------------------------------------------------------------------------------------------------------------------------------------------------------+
; Estimated Delay Added for Hold Timing Details                                                                                                          ;
+---------------------------+--------------------------------------------------------------------------------------------------------+-------------------+
; Source Register           ; Destination Register                                                                                   ; Delay Added in ns ;
+---------------------------+--------------------------------------------------------------------------------------------------------+-------------------+
; OPENLAB_FIFO:C9|wrcnt[5]  ; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.022             ;
; OPENLAB_FIFO:C9|wrcnt[4]  ; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.022             ;
; OPENLAB_FIFO:C9|wrcnt[7]  ; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.020             ;
; OPENLAB_FIFO:C9|wrcnt[6]  ; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.020             ;
; OPENLAB_FIFO:C9|wrcnt[10] ; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.019             ;
; OPENLAB_FIFO:C9|wrcnt[9]  ; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.019             ;
; OPENLAB_FIFO:C9|wrcnt[8]  ; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.017             ;
; OPENLAB_FIFO:C9|wrcnt[11] ; OPENLAB_FIFO:C9|altsyncram:memory_rtl_0|altsyncram_dic1:auto_generated|ram_block1a6~porta_address_reg0 ; 0.011             ;
+---------------------------+--------------------------------------------------------------------------------------------------------+-------------------+
Note: This table only shows the top 8 path(s) that have the largest delay added for hold.


+-----------------+
; Fitter Messages ;
+-----------------+
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (119006): Selected device EP3C16F484C6 for design "OPENLAB_FPGA_OSCILLOSCOPE_V1_0"
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Info (15535): Implemented PLL "pll:C0|altpll:altpll_component|pll_altpll:auto_generated|pll1" as Cyclone III PLL type
    Info (15099): Implementing clock multiplication of 12, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] port
    Info (15099): Implementing clock multiplication of 8, clock division of 5, and phase shift of 0 degrees (0 ps) for pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] port
Info (171004): Fitter is performing a Standard Fit compilation using maximum Fitter effort to optimize design performance
Warning (292013): Feature LogicLock is only available with a valid subscription license. You can purchase a software subscription to gain full access to this feature.
Info (176444): Device migration not selected. If you intend to use device migration later, you may need to change the pin assignments as they may be incompatible with other devices
    Info (176445): Device EP3C40F484C6 is compatible
    Info (176445): Device EP3C55F484C6 is compatible
    Info (176445): Device EP3C80F484C6 is compatible
Info (169124): Fitter converted 5 user pins into dedicated programming pins
    Info (169125): Pin ~ALTERA_ASDO_DATA1~ is reserved at location D1
    Info (169125): Pin ~ALTERA_FLASH_nCE_nCSO~ is reserved at location E2
    Info (169125): Pin ~ALTERA_DCLK~ is reserved at location K2
    Info (169125): Pin ~ALTERA_DATA0~ is reserved at location K1
    Info (169125): Pin ~ALTERA_nCEO~ is reserved at location K22
Warning (15714): Some pins have incomplete I/O assignments. Refer to the I/O Assignment Warnings report for details
Info (176045): Design uses memory blocks. Violating setup or hold times of memory block address registers for either read or write operations could cause memory contents to be corrupted. Make sure that all memory block address registers meet the setup and hold time requirements.
Info (332104): Reading SDC File: 'OPENLAB_FPGA_OSCILLOSCOPE_V1_0.sdc'
Info (332151): Clock uncertainty is not calculated until you update the timing netlist.
Warning (332060): Node: ADS7885_IPCORE:C3|s_SPI_CLK was determined to be a clock but was found without an associated clock assignment.
Warning (332060): Node: ADS7885_IPCORE:C2|s_SPI_CLK was determined to be a clock but was found without an associated clock assignment.
Info (332154): The derive_clock_uncertainty command did not apply clock uncertainty to any clock-to-clock transfers.
Warning (332056): PLL cross checking found inconsistent PLL clock settings:
    Warning (332056): Node: C0|altpll_component|auto_generated|pll1|clk[0] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
    Warning (332056): Node: C0|altpll_component|auto_generated|pll1|clk[1] was found missing 1 generated clock that corresponds to a base clock with a period of: 20.000
Info (332129): Detected timing requirements -- optimizing circuit to achieve only the specified requirements
Info (332111): Found 1 clocks
    Info (332111):   Period   Clock Name
    Info (332111): ======== ============
    Info (332111):   20.000     CLOCK_50
Info (176353): Automatically promoted node pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[0] (placed in counter C0 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G8
Info (176353): Automatically promoted node pll:C0|altpll:altpll_component|pll_altpll:auto_generated|wire_pll1_clk[1] (placed in counter C1 of PLL_2)
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock CLKCTRL_G9
Info (176353): Automatically promoted node ADS7885_IPCORE:C2|s_SPI_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ADS7885_IPCORE:C2|s_SPI_CLK~0
        Info (176357): Destination node sclk_SPI1~output
Info (176353): Automatically promoted node ADS7885_IPCORE:C3|s_SPI_CLK 
    Info (176355): Automatically promoted destinations to use location or clock signal Global Clock
    Info (176356): Following destination nodes may be non-global or may not use global or regional clocks
        Info (176357): Destination node ADS7885_IPCORE:C3|s_SPI_CLK~0
        Info (176357): Destination node sclk_SPI2~output
Info (176233): Starting register packing
Info (176235): Finished register packing
    Extra Info (176219): No registers were packed into other blocks
Info (171121): Fitter preparation operations ending: elapsed time is 00:00:10
Info (170189): Fitter placement preparation operations beginning
Info (170190): Fitter placement preparation operations ending: elapsed time is 00:00:32
Info (170191): Fitter placement operations beginning
Info (170137): Fitter placement was successful
Info (170192): Fitter placement operations ending: elapsed time is 00:01:36
Info (170193): Fitter routing operations beginning
Info (170195): Router estimated average interconnect usage is 37% of the available device resources
    Info (170196): Router estimated peak interconnect usage is 44% of the available device resources in the region that extends from location X21_Y20 to location X30_Y29
Info (170194): Fitter routing operations ending: elapsed time is 00:01:05
Info (11888): Total time spent on timing analysis during the Fitter is 24.33 seconds.
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (11218): Fitter post-fit operations ending: elapsed time is 00:00:10
Warning (169177): 8 pins must meet Altera requirements for 3.3-, 3.0-, and 2.5-V interfaces. For more information, refer to AN 447: Interfacing Cyclone III Devices with 3.3/3.0/2.5-V LVTTL/LVCMOS I/O Systems.
    Info (169178): Pin COMSPEED_SEL_SW[0] uses I/O standard 3.3-V LVTTL at H5
    Info (169178): Pin COMSPEED_SEL_SW[1] uses I/O standard 3.3-V LVTTL at J6
    Info (169178): Pin CLOCK_50 uses I/O standard 3.3-V LVTTL at G21
    Info (169178): Pin UART_RXD uses I/O standard 3.3-V LVTTL at AB20
    Info (169178): Pin TRIG_IN1 uses I/O standard 3.3-V LVTTL at AA19
    Info (169178): Pin TRIG_IN2 uses I/O standard 3.3-V LVTTL at AB19
    Info (169178): Pin sdio_SPI1 uses I/O standard 3.3-V LVTTL at T10
    Info (169178): Pin sdio_SPI2 uses I/O standard 3.3-V LVTTL at T15
Info (144001): Generated suppressed messages file C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/output_files/OPENLAB_FPGA_OSCILLOSCOPE_V1_0.fit.smsg
Info: Quartus II 64-Bit Fitter was successful. 0 errors, 9 warnings
    Info: Peak virtual memory: 956 megabytes
    Info: Processing ended: Mon Feb 20 14:53:43 2017
    Info: Elapsed time: 00:03:49
    Info: Total CPU time (on all processors): 00:03:48


+----------------------------+
; Fitter Suppressed Messages ;
+----------------------------+
The suppressed messages can be found in C:/Users/Patrick/Documents/FPGA_WORK/OPENLAB_FPGA_OSCILLOSCOPE_V1_2_9/output_files/OPENLAB_FPGA_OSCILLOSCOPE_V1_0.fit.smsg.


