## 목차
- [Verilog 자료형](#verilog-자료형)
	- [reg Vs integer](#reg-vs-integer)
		- [reg](#reg)
		- [integer](#integer)
	- [Race condiiton(Multiple Driven Error)](#race-condiitonmultiple-driven-error)
	- [Buffer](#buffer)
	- [tri(net type) - Tri buffer](#trinet-type---tri-buffer)
		- [tri0](#tri0)
		- [tri1](#tri1)
	- [Open collector](#open-collector)
	- [D F/F](#d-ff)
	- [Vector](#vector)
		- [Little Endian](#little-endian)
		- [Big Endian](#big-endian)
	- [parameter](#parameter)
		- [parameter](#parameter-1)
		- [localparam](#localparam)
- [FPGA](#fpga)
	- [FPGA란](#fpga란)
	- [FPGA 방식](#fpga-방식)
	- [DSP](#dsp)
	- [Logic Element](#logic-element)
	- [LVCMOS](#lvcmos)
	- [FPGA Vs CPU](#fpga-vs-cpu)
- [실습](#실습)
	- [Data path](#data-path)
# Verilog 자료형
## reg Vs integer
### reg
- 가능한 상태: 0, 1, X, Z
- 합성 가능

### integer
- 가능한 상태: 0, 1
- 합성이 어려움
  - 되는 경우도 존재함

> reg와 integer는 서로 가질 수 있는 상태가 다름
> > 서로 논리 비교를 할 수 없다(reg가 X나 Z를 포함한 경우)

## Race condiiton(Multiple Driven Error)
- 하나의 wire에 여러개의 신호가 충돌함
  - race: 신호끼리 경쟁
- 이러한 경우는 발생하면 안됨
- 주로 Bus에 이를 해결하기 위해 **High-Z**로 만들어줌
## Buffer
- Delay를 줄이기 위해 사용
- 전류 증폭에 사용
  - fanout같은 신호 strength가 떨어질 때, 이를 유지하기 위해 사용해준다

## tri(net type) - Tri buffer
- 3상 버스 혹은 inout port에서 주로 사용

### tri0
- pull down net

### tri1
- pull up net

## Open collector
- 3상태를 갖는 collector
- I2C가 open collector이용

## D F/F
- Verilog에서 설계하는 F/F의 basic model
- D F/F을 기본으로 합성된다
  - T F/F, J/K F/F 등등의 F/F도 D F/F을 기준으로 합성됨

## Vector
### Little Endian
- reg [MSB:LSB]
  - ex) reg [7:0]
- 최근 가장 많이 사용함
- 일반적으로 이렇게 표현함

### Big Endian
- reg [LSB:MSB]
  - ex) reg [0:7]
- 주로 Address를 읽을 때, 이러한 방식 사용
  - 낮은 주소부터 MSB가 들어있어 바로 연산 수행 가능
    - 근데 최근에는 큰 의미는 없음
- 가급적 이렇게 표현하지 말자

## parameter
### parameter
- 외부 모듈에서 정의가능

### localparam
- 모듈 내에서 사용
- 외부에서 수정 불가능

# FPGA
## FPGA란
- Field Progarmmable Gate Array
- 프로그래밍 가능한 게이트

## FPGA 방식
1) SRAM 방식
 - Xilinx, Altera
 - 전원이 꺼지면 날라감
   - 외부에 NOR FLASH ROM 필요
   - NOR: 읽기 속도가 빠름
 - 전원을 키면, FLASH의 데이터를 SRAM에 복사
   - 첫 동작 시, **Power 소모가 심함**
   - 노이즈에 취약
 
2) Flash 방식
 - ATMel
 - 외부 FLASH 필요X
 - 전원을 키면 바로 동작
 - Area가 큼
   - FLASH는 SRAM에 비해 Cell size가 크다

## DSP
- Convolution(합성곱) --> Multiplier 연산 위주

## Logic Element
- LUT + F/F
  - LUT(Look Up Table == 진리표)
  - LUT == 메모리
- 게이트를 Verilog로 프로그래밍하면 해당 모델을 합성기가 LUT에 프로그래밍 해줌 --> 물리적 회로 구현
- LUT가 곧 Programming할 수 있는 용량을 의미함
  - LUT의 용량이 곧 프로그래밍할 수 있는 회로 크기를 결정함

## LVCMOS
- 차동 증폭해줌
- 0 ,1을 구분해줌

## FPGA Vs CPU
- CPU: 순차 처리
- FPGA: 병렬 처리 가능
  - AI등에서 유리함


# 실습
> Counter, Tick Generator, Clock Divider

## Data path
- Data가 생성되어 지나가는 Path 