---
tags:
  - Note_done
  - Informatique
source: UMons - Fonctionnement des ordinateurs
---

Link :
_Fonctionnement des ordinateurs : Représentation des nombres naturels & entiers_
1. [[2.6.6 - Extension signée]]

_Fonctionnement des ordinateurs : Eléments de conception logique_
1. [[4.5.5 - Multiplexeur binaire]]
1. [[4.5.9 - Unité arithmétique et logique (ALU)]]
2. [[4.6.2.1 - Write Enable (WE)]]
3. [[4.6.3.1 - Horloge (CLK)]]
4. [[4.6.4 - Registre]]
5. [[4.6.4.1 - Banque de registres (Circuit logique)]]
6. [[4.6.6.1 - Type de mémoires (fonc ordi)]]
7. [[4.6.6.2 - Bus (fonc ordi)]]

_Fonctionnement des ordinateurs : Processeur_
1. [[5.4 - Architecture MIPS]]
2. [[5.4.1.1 - Instruction Fetch]]
3. [[5.4.1.1.1 - Compteur de Programme (PC)]]
4. [[5.4.2 - Registre d’usage général (GPR)]]
5. [[5.4.2.1 - Banque de registre (MIPS)]]
6. [[5.4.6.1.1 - Opcode (MIPS)]]
7. [[5.4.6.3.1 - Instruction Add Word (ADD) (MIPS)]]
8. [[5.4.6.3.3 - Instruction Add Word Immediate (ADDI) (MIPS)]]
9. [[5.4.6.3.5 - Instructions de type-R (MIPS)]]
10. [[5.4.6.3.6 - Instructions de type-I (MIPS)]]
11. [[5.4.6.4 - Instruction Load Upper Immediate (LUI) (MIPS)]]

_Fonctionnement des ordinateurs : Micro-architecture_
1. [[6.1 - Implémentation de l'instruction ''fetch'' (MIPS)]]
2. [[6.2 - Décodage d'instruction (MIPS)]]
3. [[6.2.1 - Décodage d'instruction de type-R (MIPS)]]
4. [[6.2.2 - Décodage d'instruction de type-I (MIPS)]]
5. [[6.2.2.1 - Unité de contrôle (MIPS)]]

# Définition
Afin d'implémenter le support des instructions load (`lw`) et store (`sw`) dans le processeur, on y ajoute une mémoire de données qui peut être lue et écrite. Il est également nécessaire d’ajouter les éléments suivants en logique combinatoire et de mettre à jour l’unité de contrôle :
1. Calcul d’adresse (indirect indexé) : ré-utilisation de l’ALU pour effectuer l’addition du registre de base et de l’offset (valeur immédiate) : $$v=\text{memory}\underbrace{\left[{{\color{red}GPR\left[{\color{blue}b}\right]}}+{\color{green}\text{offset}}\right]}_{\color{purple}a}$$
2. Source à écrire dans un registre (`MemToReg`) : Multiplexeur 2:1 qui permet de sélectionner si ce qui est enregistré dans un registre provient de l'ALU ou de la mémoire : 
	1. résultat de l’ALU (`MemToReg = 0`) 
	2. mémoire (`MemToReg = 1`).
3. Sens de l’écriture : des signaux déterminés par l'unité de contrôle indiquent si l'écriture se fait vers un registre (`RegWrite = 1`) ou vers la mémoire (`MemWrite = 1`)

**Illustration** : ![[Pasted image 20240328112650.png]]
#### Exemple : Fonctionnement du circuit logique du décodage de l’instruction de type ''load'' 
**Illustration (Initialisation)** : ![[Pasted image 20240328112650.png]]
On a l'instruction suivante : `lw  rt, offset(base)`, qui décrit le comportement suivant : $$\text{GPR[}{\color{red}rt}\text{]}\leftarrow \text{memory[GPR[}{\color{green}base}\text{]}+\text{s-ext(}{\color{blue}offset}\text{)]}$$ à savoir effectue le chargement d'un mot depuis la mémoire vers un registre. Plus précisément, l'instruction charge la valeur située à l'adresse calculée en ajoutant l'offset signé (s-ext) au contenu du registre `base` dans le registre `rt`. 
\
_Remarque_ : 
1. `s-ext` représente une extension de signe sur l'offset, nécessaire pour interpréter correctement les offsets négatifs lorsqu'ils sont ajoutés au contenu du registre `base`.

**Illustration étape 1** : ![[Pasted image 20240328115653.png]]
L’unité de contrôle décode l’instruction et active 
1. `RegWrite = 1` car instruction load `lw`
2. `MemToReg = 1` car instruction load `lw` à savoir charger une donnée de la mémoire vers un registre `rt`
3. `ALUSrc = 1` & `RegDst = 0` car instruction load `lw` est un encodage de de type-I (`imm` = `offset`) 
4. `MemWrite = 0` car instruction `lw` et non l'instruction `sw`

**Illustration étape 2** : ![[Pasted image 20240328115747.png]]
**Illustration étape 3** : ![[Pasted image 20240328130724.png]]
#### Exemple : Fonctionnement du circuit logique du décodage de l’instruction de type ''store'' 
**Illustration (Initialisation)** : ![[Pasted image 20240328112650.png]]
On a l'instruction suivante : `sw  rt, offset(base)`, qui décrit le comportement suivant : $$\text{memory[GPR[}{\color{green}base}\text{]}+\text{s-ext(}{\color{blue}offset}\text{)]}\leftarrow\text{GPR[}{\color{red}rt}\text{]}$$ à savoir effectue le stockage d'un mot depuis le registre vers une mémoire. Plus précisément, l'instruction stocke la valeur contenue dans l'index du registre `rt` vers  l'adresse calculée en ajoutant l'offset signé (s-ext) au contenu du registre `base`. 
\
_Remarque_ : 
1. `s-ext` représente une extension de signe sur l'offset, nécessaire pour interpréter correctement les offsets négatifs lorsqu'ils sont ajoutés au contenu du registre `base`.

**Illustration étape 1** : ![[Pasted image 20240328131343.png]]
L’unité de contrôle décode l’instruction et active 
1. `RegWrite = 0` car instruction store `sw`
2. `MemToReg = 0` car instruction store `sw` à savoir stocke une donnée du registre `rt` vers une mémoire
3. `ALUSrc = 1` car instruction store `sw` est un encodage de de type-I (`imm` = `offset`) 
4. `MemWrite = 1` car instruction `sw` et non l'instruction `lw`
5. `RegDst = x` car instruction `sw` ne charge pas de donnée dans un registre

**Illustration étape 2** : ![[Pasted image 20240328204854.png]]
**Illustration étape 3** : ![[Pasted image 20240328230209.png]]
