UART Matrix Transceiver Project
Описание проекта
Полная реализация синхронной схемы с асинхронным сбросом, содержащей взаимодействующие передатчик и приёмник для обмена данными по протоколу UART с матрицей 2x4.

Выполненные задания
✅ Основное задание: UART Matrix Transceiver
✅ Задание 3: Символьный автомат управляющего устройства
✅ Задание 4: Разделение на управляющий и операционный автоматы
⚪ Задание 1: Реализация в Logisim (требуется отдельно)

Структура файлов
Основные модули Verilog:
main.v - основной модуль системы

transmitter.v - передатчик с поддержкой всех 5 действий

transmitter_fsm.v - передатчик с разделением автоматов (задание 4)

receiver.v - приемник с обнаружением стартового бита

Тестовые модули:
test_simple.v - простой тест базовой функциональности

test_main_comprehensive.v - комплексный тест системы

test_minimal_fsm.v - тест передатчика с FSM

Задание 3 (символьный автомат):
symbolic_automaton.txt - описание символьного автомата

fsm_diagram.ascii - ASCII-диаграмма состояний

fsm_formal_description.txt - формальное описание

fsm_graphviz.dot - диаграмма для Graphviz

assignment3_report.txt - отчет по заданию 3

Задание 4 (разделение автоматов):
assignment4_report.txt - отчет по заданию 4

Документация:
PROJECT_COMPLETION_REPORT.txt - финальный отчет

file_manifest.txt - список файлов проекта

Быстрый старт
Компиляция:
bash
make compile
или

bash
iverilog -o main.vvp main.v transmitter.v receiver.v
Тестирование:
bash
make test
Параметры системы
W = 8 (разрядность данных)

DIV = 3 (тактов на бит UART)

PAR = 0 (без проверки четности)

Действия передатчика (action):
action=1: Запись данных в ячейку матрицы

action=2: Передача одной ячейки

action=3: Передача всей строки

action=4: Передача всего столбца

action=5: Передача всей матрицы

Требования
Icarus Verilog 12.0

Синтаксис Verilog-1995
