<?xml version="1.0" encoding="UTF-8" standalone="no"?>
<project source="2.7.1" version="1.0">
This file is intended to be loaded by Logisim (http://www.cburch.com/logisim/).
<lib desc="#Wiring" name="0"/>
  <lib desc="#Gates" name="1"/>
  <lib desc="#Plexers" name="2"/>
  <lib desc="#Arithmetic" name="3"/>
  <lib desc="#Memory" name="4"/>
  <lib desc="#I/O" name="5"/>
  <lib desc="#Base" name="6">
    <tool name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
  </lib>
  <main name="main"/>
  <options>
    <a name="gateUndefined" val="ignore"/>
    <a name="simlimit" val="1000"/>
    <a name="simrand" val="0"/>
  </options>
  <mappings>
    <tool lib="6" map="Button2" name="Menu Tool"/>
    <tool lib="6" map="Button3" name="Menu Tool"/>
    <tool lib="6" map="Ctrl Button1" name="Menu Tool"/>
  </mappings>
  <toolbar>
    <tool lib="6" name="Poke Tool"/>
    <tool lib="6" name="Edit Tool"/>
    <tool lib="6" name="Text Tool">
      <a name="text" val=""/>
      <a name="font" val="SansSerif plain 12"/>
      <a name="halign" val="center"/>
      <a name="valign" val="base"/>
    </tool>
    <sep/>
    <tool lib="0" name="Pin">
      <a name="tristate" val="false"/>
    </tool>
    <tool lib="0" name="Pin">
      <a name="facing" val="west"/>
      <a name="output" val="true"/>
      <a name="labelloc" val="east"/>
    </tool>
    <tool lib="1" name="NOT Gate"/>
    <tool lib="1" name="AND Gate"/>
    <tool lib="1" name="OR Gate"/>
  </toolbar>
  <circuit name="main">
    <a name="circuit" val="main"/>
    <a name="clabel" val=""/>
    <a name="clabelup" val="east"/>
    <a name="clabelfont" val="SansSerif plain 12"/>
    <comp lib="0" loc="(20,10)" name="Pin">
      <a name="output" val="false"/>
      <a name="facing" val="east"/>
      <a name="tristate" val="false"/>
    </comp>
    <wire from="(20,10)" to="(590,10)"/>
    <comp lib="0" loc="(20,30)" name="Pin">
      <a name="output" val="false"/>
      <a name="facing" val="east"/>
      <a name="tristate" val="false"/>
    </comp>
    <wire from="(20,30)" to="(590,30)"/>
    <comp lib="0" loc="(20,50)" name="Pin">
      <a name="output" val="false"/>
      <a name="facing" val="east"/>
      <a name="tristate" val="false"/>
    </comp>
    <wire from="(20,50)" to="(590,50)"/>
    <comp lib="0" loc="(20,70)" name="Pin">
      <a name="output" val="false"/>
      <a name="facing" val="east"/>
      <a name="tristate" val="false"/>
    </comp>
    <wire from="(20,70)" to="(590,70)"/>
    <wire from="(20,90)" to="(590,90)"/>
    <wire from="(110,10)" to="(110,230)"/>
    <wire from="(130,50)" to="(130,250)"/>
    <wire from="(180,90)" to="(180,240)"/>
    <comp lib="1" loc="(170,240)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <wire from="(110,230)" to="(140,230)"/>
    <wire from="(130,250)" to="(140,250)"/>
    <wire from="(170,240)" to="(180,240)"/>
    <wire from="(20,110)" to="(590,110)"/>
    <wire from="(270,90)" to="(270,230)"/>
    <wire from="(290,30)" to="(290,250)"/>
    <wire from="(340,110)" to="(340,240)"/>
    <comp lib="1" loc="(330,240)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <wire from="(270,230)" to="(300,230)"/>
    <wire from="(290,250)" to="(300,250)"/>
    <wire from="(330,240)" to="(340,240)"/>
    <wire from="(20,130)" to="(590,130)"/>
    <wire from="(430,170)" to="(430,230)"/>
    <wire from="(450,70)" to="(450,250)"/>
    <wire from="(500,130)" to="(500,240)"/>
    <comp lib="1" loc="(490,240)" name="AND Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <wire from="(430,230)" to="(460,230)"/>
    <wire from="(450,250)" to="(460,250)"/>
    <wire from="(490,240)" to="(500,240)"/>
    <wire from="(20,210)" to="(590,210)"/>
    <wire from="(510,110)" to="(510,230)"/>
    <wire from="(530,130)" to="(530,250)"/>
    <wire from="(580,210)" to="(580,240)"/>
    <comp lib="1" loc="(570,240)" name="OR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <wire from="(510,230)" to="(540,230)"/>
    <wire from="(530,250)" to="(540,250)"/>
    <wire from="(570,240)" to="(580,240)"/>
    <wire from="(20,150)" to="(590,150)"/>
    <wire from="(30,10)" to="(30,230)"/>
    <wire from="(50,50)" to="(50,250)"/>
    <wire from="(100,150)" to="(100,240)"/>
    <comp lib="1" loc="(100,240)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <wire from="(30,230)" to="(60,230)"/>
    <wire from="(50,250)" to="(60,250)"/>
    <wire from="(20,170)" to="(590,170)"/>
    <wire from="(190,90)" to="(190,230)"/>
    <wire from="(210,30)" to="(210,250)"/>
    <wire from="(260,170)" to="(260,240)"/>
    <comp lib="1" loc="(260,240)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <wire from="(190,230)" to="(220,230)"/>
    <wire from="(210,250)" to="(220,250)"/>
    <wire from="(20,190)" to="(590,190)"/>
    <wire from="(350,170)" to="(350,230)"/>
    <wire from="(370,70)" to="(370,250)"/>
    <wire from="(420,190)" to="(420,240)"/>
    <comp lib="1" loc="(420,240)" name="XOR Gate">
      <a name="size" val="30"/>
      <a name="inputs" val="2"/>
    </comp>
    <wire from="(350,230)" to="(380,230)"/>
    <wire from="(370,250)" to="(380,250)"/>
    <comp lib="0" loc="(590,150)" name="Pin">
      <a name="output" val="true"/>
      <a name="facing" val="west"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(590,190)" name="Pin">
      <a name="output" val="true"/>
      <a name="facing" val="west"/>
      <a name="tristate" val="false"/>
    </comp>
    <comp lib="0" loc="(590,210)" name="Pin">
      <a name="output" val="true"/>
      <a name="facing" val="west"/>
      <a name="tristate" val="false"/>
    </comp>
  </circuit>
</project>
