#-----------------------------------------------------------
# Vivado v2020.1 (64-bit)
# SW Build 2902540 on Wed May 27 19:54:49 MDT 2020
# IP Build 2902112 on Wed May 27 22:43:36 MDT 2020
# Start of session at: Sat Jul  6 22:44:00 2024
# Process ID: 10312
# Current directory: C:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Oficial/Proyecto2_G14/Hw_vivado
# Command line: vivado.exe -gui_launcher_event rodinguilauncherevent1824 C:\Users\Amteo\Desktop\Universidad\SEP\Proyecto-2-SEP-G14\Oficial\Proyecto2_G14\Hw_vivado\Hardware_Proyecto_Booster.xpr
# Log file: C:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Oficial/Proyecto2_G14/Hw_vivado/vivado.log
# Journal file: C:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Oficial/Proyecto2_G14/Hw_vivado\vivado.jou
#-----------------------------------------------------------
start_gui
open_project C:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Oficial/Proyecto2_G14/Hw_vivado/Hardware_Proyecto_Booster.xpr
update_compile_order -fileset sources_1
open_bd_design {C:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Oficial/Proyecto2_G14/Hw_vivado/Hardware_Proyecto_Booster.srcs/sources_1/bd/DEMO/DEMO.bd}
update_ip_catalog -rebuild
update_ip_catalog -rebuild
set_property  ip_repo_paths  c:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Oficial/SEP/Proyecto_Base_Booster_v2/DEMODEFINITIVA/ip_repo/BUZZER_1.0 [current_project]
update_ip_catalog
set_property  ip_repo_paths  {} [current_project]
update_ip_catalog
set_property  ip_repo_paths  C:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Oficial/Proyecto2_G14/ip_repo [current_project]
update_ip_catalog
set_property  ip_repo_paths  {c:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Oficial/Proyecto2_G14/ip_repo C:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Tests/ip_repo} [current_project]
update_ip_catalog
startgroup
create_bd_cell -type ip -vlnv xilinx.com:user:AXIFloat:1.0 AXIFloat_0
endgroup
set_property location {5.5 1816 741} [get_bd_cells AXIFloat_0]
connect_bd_intf_net -boundary_type upper [get_bd_intf_pins ps7_0_axi_periph/M05_AXI] [get_bd_intf_pins AXIFloat_0/S00_AXI]
startgroup
set_property -dict [list CONFIG.C_PROBE_IN2_WIDTH {32} CONFIG.C_NUM_PROBE_IN {3}] [get_bd_cells vio_0]
endgroup
connect_bd_net [get_bd_pins AXIFloat_0/XD] [get_bd_pins vio_0/probe_in2]
regenerate_bd_layout
apply_bd_automation -rule xilinx.com:bd_rule:clkrst -config { Clk {/processing_system7_0/FCLK_CLK0 (100 MHz)} Freq {100} Ref_Clk0 {} Ref_Clk1 {} Ref_Clk2 {}}  [get_bd_pins AXIFloat_0/s00_axi_aclk]
make_wrapper -files [get_files C:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Oficial/Proyecto2_G14/Hw_vivado/Hardware_Proyecto_Booster.srcs/sources_1/bd/DEMO/DEMO.bd] -top
assign_bd_address [get_bd_addr_segs {AXIFloat_0/S00_AXI/S00_AXI_reg }]
make_wrapper -files [get_files C:/Users/Amteo/Desktop/Universidad/SEP/Proyecto-2-SEP-G14/Oficial/Proyecto2_G14/Hw_vivado/Hardware_Proyecto_Booster.srcs/sources_1/bd/DEMO/DEMO.bd] -top
reset_run synth_1
reset_run DEMO_xbar_0_synth_1
reset_run DEMO_vio_0_0_synth_1
launch_runs impl_1 -to_step write_bitstream -jobs 8
wait_on_run impl_1
