
*****

####  城市公子  
##### 1#       楼主       发表于 2024-12-6 16:01

已经进入1纳米阶段，再小，就超过了硅原子的尺寸，那么接下来芯片要怎么发展？

*****

####  今天又成熟了  
##### 2#       发表于 2024-12-6 16:03

前几年不是说有chiplet吗

*****

####  stevenzero  
##### 3#       发表于 2024-12-6 16:07

已经开始在卷先进封装了。

*****

####  镜湖月影  
##### 4#       发表于 2024-12-6 16:09

早就是等效制程了把，实际物理管线可能停留在十几纳米。

*****

####  卖哥  
##### 5#       发表于 2024-12-6 16:09

你听到的1nm不是物理上的1nm。

*****

####  bubuyu  
##### 6#       发表于 2024-12-6 16:11

不知还有多久家电化

*****

####  aoke1989  
##### 7#       发表于 2024-12-6 16:11

怎么办，凉拌，就跟物理学 数学等基础学科一样，投入的资金越来越多，研究人员越来越多，有研究成果，但是没有以前突飞猛进了

*****

####  huzhiyangqaz  
##### 8#       发表于 2024-12-6 16:16

离到头还早着，3d 晶体管堆叠的技术路线清晰着呢，未来起码 15 年的发展路线早安排好了

晶体管的物理特征尺寸早就没啥进步了，现在靠 3d 晶体管提升的都是和平面晶体管对比的等效特征尺寸

而且芯片的先进封装才刚刚起步呢，这对性能影响也挺大的，两个加起来我觉得再以现在的提升速度发展 20 年不是问题

*****

####  Orangesama  
##### 9#       发表于 2024-12-6 16:17

工艺层面，新材料包括二维材料、碳纳米管等等；封装层面，3d封装、chiplet等等；更不用说在更宏观的软件硬件层面也有一大堆可以优化的地方。饼是可以一直画下去的，牙膏也是一直能挤出来的<img src="https://static.saraba1st.com/image/smiley/face2017/006.png" referrerpolicy="no-referrer">。另外大众熟知的几纳米是先进逻辑电路的制程，实际市场需求还有成熟制程、存储芯片、大功率芯片等等。

—— 来自 [S1Fun](https://s1fun.koalcat.com)

*****

####  石馬戒厳  
##### 10#       发表于 2024-12-6 16:36

<img src="https://static.saraba1st.com/image/smiley/face2017/124.png" referrerpolicy="no-referrer">对CSP的限制还没放开

*****

####  方正电脑2  
##### 11#       发表于 2024-12-6 16:41

拼芯片面积？

*****

####  tonyshva  
##### 12#       发表于 2024-12-6 17:15

这个是说栅极1nm吧

[论坛助手,iPhone](https://bbs.saraba1st.com/2b/forum.php?mod=viewthread&amp;tid=2029836)

*****

####  drodchang  
##### 13#       发表于 2024-12-6 17:15

除了手机，其他芯片卷制程的意义不大。

*****

####  aallqqppaa  
##### 14#       发表于 2024-12-6 17:18

从栅极宽度的角度上看确实越往下做越困难了，不过在面积等同的时候情况下，提升芯片性能和性价比的方法还有很多，市面上的商业芯片还是有挺大进步空间的

—— 来自 HUAWEI ALT-AL10, Android 12上的 [S1Next-鹅版](https://github.com/ykrank/S1-Next/releases) v2.5.4

*****

####  24k纯帅  
##### 15#       发表于 2024-12-6 17:20

 本帖最后由 24k纯帅 于 2024-12-6 17:21 编辑 

不需要小呀，你做个大点的CPU, 我可以拿来烧养生壶, 

*****

####  qumkml423  
##### 16#       发表于 2024-12-6 17:24

<blockquote><a href="httphttps://bbs.saraba1st.com/2b/forum.php?mod=redirect&amp;goto=findpost&amp;pid=66860274&amp;ptid=2209595" target="_blank">drodchang 发表于 2024-12-6 17:15</a>
除了手机，其他芯片卷制程的意义不大。</blockquote>
以前的矿机现在的ai计算芯片都得卷制程吧，而且需求还很大

*****

####  chensquare  
##### 17#       发表于 2024-12-6 17:24

完整的摩尔定律是“集成电路上可以容纳的 晶体管 数目在大约每经过18个月到24个月便会增加一倍。 换言之，处理器的性能大约每两年翻一倍，同时价格下降为之前的一半。 摩尔定律是 英特尔 创始人之一 戈登·摩尔 的经验之谈，其，汉译名为“定律”，但并非自然科学定律，它一定程度揭示了信息技术进步的速度。 ”

目前还可以通过增加芯片面积等其他方向发展。

*****

####  方舟  
##### 18#       发表于 2024-12-6 17:44

像AMD不是在叠大小么 ， 平着叠，立着叠，以后还是4D5D叠法，  

*****

####  Nanachi  
##### 19#       发表于 2024-12-6 17:48

【台灣】【工業】經濟的最後支柱 | 後註五2024-10-18

過去20年的晶片製程，實際上早已脫離Moores Law（摩尔定律），不再以每18個月縮小一半的指數序列演進，但臺積電、三星和Intel這三家壟斷的寡頭繼續采用名不副實的標簽來誤導大衆。下面是一張簡單的示意圖供讀者參考：橫軸是年份，縱軸是製程尺寸，灰綫代表這些企業所用的產品標簽，紅綫才是事實。

<img src="https://p.sda1.dev/20/850d8a3181d7d59f86b803655f82424a/image.jpg" referrerpolicy="no-referrer">

—— 来自 [鹅球](https://www.pgyer.com/GcUxKd4w) v3.3.92

*****

####  assistme  
##### 20#       发表于 2024-12-6 17:49

量子芯片也是芯片，弄成了的话不爆杀传统芯片？<img src="https://static.saraba1st.com/image/smiley/face2017/037.png" referrerpolicy="no-referrer">

—— 来自 [S1Fun](https://s1fun.koalcat.com)

*****

####  再孝敬泥潭十块  
##### 21#       发表于 2024-12-6 18:26

芯片单位面积的晶体管数量应该是有物理上限的，就算用堆叠，散热怎么办，据我所知nv的最新芯片散热有问题导致大规模出货延期了。芯片制程更新的速度会越来越慢，成本会越来越高，我们应该有时间追赶

*****

####  QShen  
##### 22#       发表于 2024-12-6 18:54

别急，GAA现在都还没正式上呢，后面还有CFET，晶体管密度还有的提升。更别说上面几楼大家提到的先进封装呢。再再往后，材料方面应该也有新的突破

总之不用担心绝对性能的提升

*****

####  Amami_Haruka_  
##### 23#       发表于 2024-12-6 19:39

[http://www.ime.cas.cn/icac/learn ... 191107_5423430.html](http://www.ime.cas.cn/icac/learning/learning_2/201911/t20191107_5423430.html)

除了延续摩尔定律外的：

（二）扩展摩尔（More than Moore） 

　　技术优势和市场决定扩展摩尔价值。与延续摩尔所采用的方式不同，扩展摩尔的本质是将不同功能的芯片和元件组装拼接在一起封装。其创新点在于封装技术，在满足需求的情况下，可快速和有效的实现芯片功能，具有设计难度低、制造便捷和成本低等优势。这一发展方向使得芯片发展从一味追求功耗下降及性能转向更加务实的满足市场需求。这方面的产品包括了模拟/RF器件、无源器件、电源管理器件等，占集成电路市场约50%份额。 　 

　　系统级封装（SiP）优势凸显。系统级封装在扩展摩尔的思路上技术较为成熟且具备量产条件。系统级封装可以将一个系统或子系统集成在一个封装内，应用此技术可突破PCB自身不足带来系统性能的瓶颈，能最大限度实现各子芯片之间互联互通，充分发挥各芯片和器件的作用。引线键合封装工艺和倒装焊工艺是实现封装两种可互相替代的关键性工艺，现被各大厂商广泛应用，其对于系统级封装起到至关重要的作用。  　　 

　　3D封装成系统级封装亮点。3D封装技术是把不同功能的芯片或结构，通过堆叠技术或过孔互连等微机械加工技术，使其在Z轴方向上形成立体集成和信号连通的技术。从系统级封装的传统意义上来讲，因为在Z轴上有了功能和信号的延伸，所以凡是有芯片堆叠的都可以称之为3D。3D封装运用到的技术有封装堆叠（PoP）、芯片堆叠（SDP）、硅通孔技术（TSV）及硅基板技术。其中硅通孔技术是3D封装技术的关键，也是当前技术先进性最高的封装互连技术之一。3D封装具有四大优势：可缩短尺寸、减轻重量达40-50倍；在能耗不增加的情况下，运转的速度更快；寄生性电容和电感得以降低；更有效的利用硅片的有效区域，与2D相比3D效率超过100%。3D封装虽然优点突出，但其有一个弱点是各大厂商都需要攻克的难题，即功率密度随电路密度提升而提升，解决散热问题是3D封装技术的关键。 　　 

　　技术决定市场份额，台积电、英特尔将独占鳌头。SoIC是台积电推出的一种创新的多芯片堆叠技术，是一种晶圆对晶圆的键合技术，本质是一种3DIC制程技术。SoIC是基于台积电的CoWoS（Chip &gt;）与多晶圆堆叠（WoW）封装技术开发的新一代创新封装技术。SoIC解决方案将不同尺寸、制程技术及材料的裸晶堆叠在一起。相较于传统使用微凸块的三维积体电路解决方案，台积电的SoIC的凸块密度与速度高出数倍，同时大幅减少功耗。英特尔则推出Foveros有源内插器技术，其3D封装将内插器作为设计的一部分，这种设计是超越自身EMIB设计的一步，适用于小型实现或具有极高内存带宽要求的实现。内插器包含将电源和数据传送到顶部芯片所需的通硅孔和走线，但它也承载平台的PCH或IO。实际上，它是一个完全工作的PCH，但是有通孔，允许芯片连接在顶部。通过为每种情况下的工作选择最佳晶体管，在正确的封装下组合在一起，从而获得最佳的优化效果。 　　 

　　（三）超越摩尔（Beyond Moore） 

　　自组装器件是超越摩尔领域取得突破的关键。在集成电路目前的架构中，信息的传递和处理都是以电子作为基本单元。从信息传递的角度来看，单个电子是不能传递信息的，多电子组合才能携带信息。与此同时，信号在传递过程中还会存在能量消耗并产生热量。若寻找到其他基本单元自身可以携带信息或者信息传递过程中不会消耗能量，将会降低功耗并提升性能，打破现在所面临的发展瓶颈问题，这类研究则属于超越摩尔。目前越越摩尔方向主要处在研究阶段，量子器件、自旋器件、磁通量器件、碳纳米管或纳米线器件等能够实现自组装的器件是超越摩尔方向研究的热点。 　　 

　　（四）丰富摩尔（Much Moore） 

　　在微纳电子学、物理学、数学、化学、生物学、计算机技术等领域高度交叉和融合的背景下，集成电路理论和技术加速创新突破。在这些理论和技术的指导下，对集成电路的理解可能进入到另外一个维度，在制作工艺和产品上实现质的飞跃。这一方面的发展需要相关学科理论的突破才能传导到集成电路行业，因而现阶段在丰富摩尔发展方向上还未能取得有效的进展。 

*****

####  Marseille  
##### 24#       发表于 2024-12-6 19:43

摩尔定律本来就是伪定律

*****

####  kzf  
##### 25#       发表于 2024-12-6 20:06

卷封装吧，不过根本还是在卷材料，只不过材料的年限过于长了，说不定等材料到位了，超导早就出来了<img src="https://static.saraba1st.com/image/smiley/face2017/018.png" referrerpolicy="no-referrer">

*****

####  Lokad  
##### 26#       发表于 2024-12-6 20:13

主要是研发成本涨的太猛，产业链上能卷的地方还是有很多的。

*****

####  flash999  
##### 27#       发表于 2024-12-6 20:20

一年百分之七的提升还是有的。现在问题是最顶端那个优势太大，搞得三星和英特尔最先进的制程都是研发状态，生产委托台积电。更早的老对手联电和gf更不用说，强行做高端的回不了本。

*****

####  Prolun  
##### 28#       发表于 2024-12-6 23:48

先进封装，GAAFET，CFET，路子多着呢

*****

####  الطائر  
##### 29#       发表于 2024-12-7 00:02

10nm+++++++++++++++++++++++++++++++++++++++++++++++++++

*****

####  白头盔  
##### 30#       发表于 2024-12-7 00:06

摩尔定律到头，仅仅是18个月晶体管密度多一倍到头。

不是芯片制程到头。还可以24个月密度多一倍这样子，比摩尔定律慢，但是也挺快的速度发展

*****

####  lDaive  
##### 31#       发表于 2024-12-7 00:15

这个nm数不是物理意义上的，其实只是厂家自己划分用的宣传词

*****

####  douraimi  
##### 32#       发表于 2024-12-7 00:53

摩尔定律是对工程师彻头彻尾的PUA，给领导骂🐮🐴一个“别人都行怎么你不行”的话引子<img src="https://static.saraba1st.com/image/smiley/face2017/048.png" referrerpolicy="no-referrer">

*****

####  jeokeo  
##### 33#       发表于 2024-12-7 07:47

<blockquote><a href="httphttps://bbs.saraba1st.com/2b/forum.php?mod=redirect&amp;goto=findpost&amp;pid=66859596&amp;ptid=2209595" target="_blank">stevenzero 发表于 2024-12-6 16:07</a>
已经开始在卷先进封装了。</blockquote>
先进封装是什么东西？
搜了一圈发现完全没看懂

*****

####  stevenzero  
##### 34#       发表于 2024-12-7 08:45

<blockquote><a href="httphttps://bbs.saraba1st.com/2b/forum.php?mod=redirect&amp;goto=findpost&amp;pid=66864018&amp;ptid=2209595" target="_blank">jeokeo 发表于 2024-12-7 07:47</a>
先进封装是什么东西？
搜了一圈发现完全没看懂</blockquote>
举个最近的例子。

老黄新时代芯片B200和上一代H100是一个工艺级别，但是H100已经接近工艺面积的上限，B200又必须做得规模更大，只能靠先进工艺cowos-l封装把面积铺开。B200一推再推还没正式发布的重要原因就是cowos-l出了问题。

*****

####  auraria  
##### 35#       发表于 2024-12-7 09:12

<blockquote><a href="httphttps://bbs.saraba1st.com/2b/forum.php?mod=redirect&amp;goto=findpost&amp;pid=66863186&amp;ptid=2209595" target="_blank">lDaive 发表于 2024-12-7 00:15</a>
这个nm数不是物理意义上的，其实只是厂家自己划分用的宣传词</blockquote>
虽然宣传上个个都说是3nm，实际上官方叫法都避开了“nm”，台积电是N3，牙膏厂是Intel3

—— 来自 [鹅球](https://www.pgyer.com/GcUxKd4w) v3.1.90

*****

####  jeokeo  
##### 36#       发表于 2024-12-7 09:32

<blockquote><a href="httphttps://bbs.saraba1st.com/2b/forum.php?mod=redirect&amp;goto=findpost&amp;pid=66864168&amp;ptid=2209595" target="_blank">stevenzero 发表于 2024-12-7 08:45</a>
举个最近的例子。

老黄新时代芯片B200和上一代H100是一个工艺级别，但是H100已经接近工艺面积的上限，B2 ...</blockquote>
封装我能是了解一些，但是这个先进封装和之前的封装重点差别是啥？

*****

####  卖哥  
##### 37#       发表于 2024-12-7 09:37

<blockquote>jeokeo 发表于 2024-12-7 09:32
封装我能是了解一些，但是这个先进封装和之前的封装重点差别是啥？</blockquote>
更小的芯片有着更高的良率

传统mcm片上通讯速率受限，芯片没法进一步细分

先进封装大幅提升互联速率，芯片可以进一步细分，从而减少每个芯片的尺寸提高整体良率。

*****

####  星花  
##### 38#       发表于 2024-12-7 09:38

技术到一定程度，发展不上去很正常。

*****

####  死宅真恶心  
##### 39#       发表于 2024-12-7 10:00

只求散热跟耗电能好一点<img src="https://static.saraba1st.com/image/smiley/face2017/001.png" referrerpolicy="no-referrer">

*****

####  aiyouo  
##### 40#       发表于 2024-12-7 16:49

我怎么记得前几年就说芯片有什么量子隧穿效应没法增进制程了，结果这两年不还是在进步吗<img src="https://static.saraba1st.com/image/smiley/face2017/067.png" referrerpolicy="no-referrer">


*****

####  熊起  
##### 41#       发表于 2024-12-7 22:38

<blockquote><a href="httphttps://bbs.saraba1st.com/2b/forum.php?mod=redirect&amp;goto=findpost&amp;pid=66864368&amp;ptid=2209595" target="_blank">卖哥 发表于 2024-12-7 09:37</a>

更小的芯片有着更高的良率

传统mcm片上通讯速率受限，芯片没法进一步细分

先进封装大幅提升互联速率，芯 ...</blockquote>
高制程的大芯片太贵, 但是用来连接高制程小芯片的硅片是不是可以又大又便宜? 现在先进封装是不是刻大而便宜的连接片, 然后把高制程小硅片连上去? 


*****

####  stevenzero  
##### 42#       发表于 2024-12-7 23:46

<blockquote><a href="httphttps://bbs.saraba1st.com/2b/forum.php?mod=redirect&amp;goto=findpost&amp;pid=66864352&amp;ptid=2209595" target="_blank">jeokeo 发表于 2024-12-7 09:32</a>
封装我能是了解一些，但是这个先进封装和之前的封装重点差别是啥？</blockquote>
性能啊。
芯片片内互联与片外互联性能差异巨大，先进封装把芯片的不同die互联在一起，这个互联性能与片内互联性能差距太大就没意义了。


*****

####  dulun59  
##### 43#       发表于 2024-12-8 07:03

都是FinFET之后的等效纳米数 要说单位面积内塞更多晶体管 这个目的的确达到了 但你真以为实际中间沟道真到1纳米啊？

[论坛助手,iPhone](https://bbs.saraba1st.com/2b/forum.php?mod=viewthread&amp;tid=2029836)


*****

####  jeokeo  
##### 44#       发表于 2024-12-8 07:24

<blockquote><a href="httphttps://bbs.saraba1st.com/2b/forum.php?mod=redirect&amp;goto=findpost&amp;pid=66870153&amp;ptid=2209595" target="_blank">stevenzero 发表于 2024-12-7 23:46</a>
性能啊。
芯片片内互联与片外互联性能差异巨大，先进封装把芯片的不同die互联在一起，这个互联性能与片内 ...</blockquote>
类似cpu的胶水多核心？


*****

####  黄油indie  
##### 45#       发表于 2024-12-8 08:16

真实半导体沟道好像是40-45nm之间，intel搞了finfet之后全部都是按晶体管密度换算过来的“等效制程”


*****

####  hyddx  
##### 46#       发表于 2024-12-8 10:50

<blockquote><a href="httphttps://bbs.saraba1st.com/2b/forum.php?mod=redirect&amp;goto=findpost&amp;pid=66866962&amp;ptid=2209595" target="_blank">aiyouo 发表于 2024-12-7 16:49</a>

我怎么记得前几年就说芯片有什么量子隧穿效应没法增进制程了，结果这两年不还是在进步吗 ...</blockquote>
2020年已经N5，现在最新也不过N3，4年勉强更新了一代，这就是放缓的结果。


*****

####  发财就收  
##### 47#       发表于 2024-12-8 11:40

也许未来只能寄托新材料的发现来突破

----发送自 [STAGE1 App for Android.](http://stage1.5j4m.com/?1.37)

