SOPC/SOC，完整的单芯片系统（SOC-SYSTEM ON CHIP ）概念是指在一个芯片中实现用户定义的系统，它通常暗指包括片内存储器和外设的微处理器。最初宣称真正的SOC或可编程单芯片系统（SOPC）——能够提供基于可编程逻辑器件（PLD）的处理器。

CPLD是Complex Programmable Logic Device（复杂可编程逻辑器件）的缩写，代表的是一种可编程逻辑器件，它可以在制造完成后由用户根据自己的需要定义其逻辑功能。

DSP系统主要是专门用来对离散时间信号进行极快速的处理计算的,在这方面,编译和执行效率都非常高,但综合应用能力不及单片机,因此在数字滤波,FFT,频谱分析等方面DSP独挡一面。说通俗点DSP就是通用信号处理器，结构类似于cpu不过是专用的，和普通的cpu比较，最不同的就是他有单指令完成乘加的功能，这样fft,滤波器等等速度上就和普通cpu拉开了。

ASIC（Application Specific Intergrated Circuits）即专用集成电路，是指应特定用户要求和特定电子系统的需要而设计、制造的集成电路。目前用CPLD（复杂可编程逻辑器件）和FPGA（现场可编程逻辑阵列）来进行ASIC设计是最为流行的方式之一，它们的共性是都具有用户现场可编程特性，都支持边界扫描技术，但两者在集成度、速度以及编程方式上具有各自的特点。ASIC的特点是面向特定用户的需求，品种多、批量少，要求设计和生产周期短，它作为集成电路技术与特定用户的整机或系统技术紧密结合的产物，与通用集成电路相比具有体积更小、重量更轻、功耗更低、可靠性提高、性能提高、保密性增强、成本降低等优点。

FPGA（现场可编程门阵列）是专用集成电路（ASIC）中集成度最高的一种，它克服了专用ASIC不够灵活的缺点。与其他中小规模集成电路相比，其优点主要在于它有很强的灵活性，即其内部的具体逻辑功能可以根据需要配置，对电路的修改和维护很方便。目前，FPGA的容量已经跨过了百万门级，使得FPGA成为解决系统级设计的重要选择方案之一。 用户可对FPGA内部的逻辑模块和I/O模块重新配置，以实现用户的逻辑，因而也被用于对CPU的模拟。用户对FPGA的编程数据放在Flash芯片中，通过上电加载到FPGA中，对其进行初始化。也可在线对其编程，实现系统在线重构，这一特性可以构建一个根据计算任务不同而实时定制的CPU。nios就是基于sopc技术的fpga实现的软核处理器 
quartus就是fpga的集成开发环境。

CPLD是Complex PLD的简称，是一种较PLD为复杂的逻辑元件。CPLD是一种整合性较高的逻辑元件，故其有性能提升，可靠度增加，PCB面积减少及成本下降等优点。CPLD元件，基本上是由许多个逻辑方块（Logic Blocks）所组合而成的。而各个逻辑方块均相似于一个简单的PLD元件（如22V10）。逻辑方块间的相互关系则由可变成的连线架构，将整个逻辑电路合成而成。 
--------------------------------------------------------------------------------------------------------------------------------

CPLD与FPGA的区别

**FPGA基于SRAM的架构，集成度高，以LE（包括查找表、触发器及其他）为基本单元，有内嵌Memory、DSP等，支持IO标准丰富。具有易挥发性，需要有上电加载过程。在实现复杂算法、队列调度、数据处理、高性能设计、大容量缓存设计等领域中有广泛应用，如Altera Stratix系列。 
**CPLD基于EEPROM工艺，集成度低，以MicroCell（包括组合部分与寄存器）为基本单元。具有非挥发特性，可以重复写入。在粘合逻辑、地址译码、简单控制、FPGA加载等设计中有广泛应用，如Altera MAX3000A系列。 
**详细比较:尽管FPGA和CPLD都是可编程ASIC器件,有很多共同特点,但由于CPLD和FPGA结构上的差异,具有各自的特点 
①CPLD更适合完成各种算法和组合逻辑,FP GA更适合于完成时序逻辑。换句话说,FPGA更适合于触发器丰富的结构,而CPLD更适合于触发器有限而乘积项丰富的结构。 
②CPLD的连续式布线结构决定了它的时序延迟是均匀的和可预测的,而FPGA的分段式布线结构决定了其延迟的不可预测性。 
③在编程上FPGA比CPLD具有更大的灵活性。CPLD通过修改具有固定内连电路的逻辑功能来编程,FPGA主要通过改变内部连线的布线来编程;FP GA可在逻辑门下编程,而CPLD是在逻辑块下编程。 
④FPGA的集成度比CPLD高,具有更复杂的布线结构和逻辑实现。 
⑤CPLD比FPGA使用起来更方便。CPLD的编程采用E2PROM或FASTFLASH技术,无需外部存储器芯片,使用简单。而FPGA的编程信息需存放在外部存储器上,使用方法复杂。 
⑥CPLD的速度比FPGA快,并且具有较大的时间可预测性。这是由于FPGA是门级编程,并且CLB之间采用分布式互联,而CPLD是逻辑块级编程,并且其逻辑块之间的互联是集总式的。 
⑦在编程方式上,CPLD主要是基于E2PROM或FLASH存储器编程,编程次数可达1万次,优点是系统断电时编程信息也不丢失。CPLD又可分为在编程器上编程和在系统编程两类。FPGA大部分是基于SRAM编程,编程信息在系统断电时丢失,每次上电时,需从器件外部将编程数据重新写入SRAM中。其优点是可以编程任意次,可在工作中快速编程,从而实现板级和系统级的动态配置。 
⑧CPLD保密性好,FPGA保密性差。 
⑨一般情况下,CPLD的功耗要比FPGA大,且集成度越高越明显。 
--------------------------------------------------------------------------------------------------------------------------------- 
CPLD结构在一个逻辑路径上采用1至16个乘积项,因而大型复杂设计的运行速度可以预测。因此,原有设计的运行可以预测,也很可靠,而且修改设计也很容易。CPLD在本质上很灵活、时序简单、路由性能极好,用户可以改变他们的设计同时保持引脚输出不变。与FPGA相比,CPLD的I/O更多,尺寸更小。 

如今,通信系统使用很多标准,必须根据客户的需要配置设备以支持不同的标准。CPLD可让设备做出相应的调整以支持多种协议,并随著标准和协议的演变而改变功能。这为系统设计人员带来很大的方便,因为在标准尚未完全成熟之前他们就可以著手进行硬件设计,然后再修改代码以满足最终标准的要求。CPLD的速度和延迟特性比纯软件方案更好,它的NRE费用低於ASIC,更灵活,产品也可以更快入市。CPLD可编程方案的优点如下： 
●逻辑和存储器资源丰富(Cypress Delta39K200的RAM超过480 Kb) 
●带冗余路由资源的灵活时序模型 
●改变引脚输出很灵活 
●可以装在系统上后重新编程 
●I/O数目多 
●具有可保证性能的集成存储器控制逻辑 
●提供单片CPLD和可编程PHY方案 
由于有这些优点,设计建模成本低,可在设计过程的任一阶段添加设计或改变引脚输出,可以很快上市 

CPLD的结构 
CPLD是属於粗粒结构的可编程逻辑器件。它具有丰富的逻辑资源(即逻辑门与寄存器的比例高)和高度灵活的路由资源。CPLD的路由是连接在一起的,而FPGA的路由是分割开的。FPGA可能更灵活,但包括很多跳线,因此速度较CPLD慢。 
CPLD以群阵列（array of clusters）的形式排列,由水平和垂直路由通道连接起来。这些路由通道把信号送到器件的引脚上或者传进来,并且把CPLD内部的逻辑群连接起来。 

CPLD之所以称作粗粒,是因为,与路由数量相比,逻辑群要大得到。CPLD的逻辑群比FPGA的基本单元大得多,因此FPGA是细粒的。

CPLD的功能块 
CPLD最基本的单元是宏单元。一个宏单元包含一个寄存器(使用多达16个乘积项作为其输入)及其它有用特性。因为每个宏单元用了16个乘积项,因此设计人员可部署大量的组合逻辑而不用增加额外的路径。这就是为何CPLD被认为是“逻辑丰富”型的。 

宏单元以逻辑模块的形式排列(LB),每个逻辑模块由16个宏单元组成。宏单元执行一个AND操作,然后一个OR操作以实现组合逻辑。 

每个逻辑群有8个逻辑模块,所有逻辑群都连接到同一个可编程互联矩阵。 
每个群还包含两个单端口逻辑群存储器模块和一个多端口通道存储器模块。前者每模块有8,192b存储器,后者包含4,096b专用通信存储器且可配置为单端口、多端口或带专用控制逻辑的FIFO。 

CPLD有什麽好处？ 
I/O数量多 
CPLD的好处之一是在给定的器件密度上可提供更多的I/O数,有时甚至高达70%。 
时序模型简单 
CPLD优于其它可编程结构之处在于它具有简单且可预测的时序模型。这种简单的时序模型主要应归功于CPLD的粗粒度特性。 
CPLD可在给定的时间内提供较宽的相等状态,而与路由无关。这一能力是设计成功的关键,不但可加速初始设计工作,而且可加快设计调试过程。 

粗粒CPLD结构的优点 
CPLD是粗粒结构,这意味著进出器件的路径经过较少的开关,相应地延迟也小。因此,与等效的FPGA相比,CPLD可工作在更高的频率,具有更好的性能。 
CPLD的另一个好处是其软件编译快,因为其易于路由的结构使得布放设计任务更加容易执行。 

细粒FPGA结构的优点 
FPGA是细粒结构,这意味著每个单元间存在细粒延迟。如果将少量的逻辑紧密排列在一起,FPGA的速度相当快。然而,随著设计密度的增加,信号不得不通过许多开关,路由延迟也快速增加,从而削弱了整体性能。CPLD的粗粒结构却能很好地适应这一设计布局的改变。 

灵活的输出引脚 
CPLD的粗粒结构和时序特性可预测,因此设计人员在设计流程的后期仍可以改变输出引脚,而时序仍保持不变。 

为什么CPLD和FPGA需要不同的逻辑设计技巧？ 
FPGA是细粒器件,其基本单元和路由结构都比CPLD的小。FPGA是“寄存器丰富”型的(即其寄存器与逻辑门的比例高),而CPLD正好相反,它是“逻辑丰富”型的。 

很多设计人员偏爱CPLD是因为它简单易用和高速的优点。CPLD更适合逻辑密集型应用,如状态机和地址解码器逻辑等。而FPGA则更适用于CPU和DSP等寄存器密集型设计。 

新的CPLD封装 
CPLD有多种密度和封装类型,包括单芯片自引导方案。自引导方案在单个封装内集成了FLASH存储器和CPLD,无须外部引导单元,从而可降低设计复杂性并节省板空间。在给定的封装尺寸内,有更高的器件密度共享引脚输出。这就为设计人员提供了“放大”设计的便利,而无须更改板上的引脚输出。 

CPLD的功耗 
与同样密度的FPGA相比,CPLD的待机功耗更低。 

CPLD FPGA （待机电流（在Vcc 为1.8V时）） 
50K 300μA 200mA 
100K 600μA 200mA 
200K 1.25mA 300mA 

CPLD特别适合那些要求低功耗和低温度的电池供电应用,像手持设备。 

许多设计人员都熟悉传统的PLD,并喜欢这种结构所固有的灵活性和易用性。CPLD为ASIC和FPGA设计人员提供了一种很好的替代方案,可让他们以更简单、方便易用的结构实现其设计。CPLD现已达到数十万门的密度,并可提供当今通信设计所需的高性能。大于50万门的设计仍需ASIC和FPGA,但对于小型设计,CPLD不失为一个高性价比的替代方案。 

FPGA采用了逻辑单元阵列LCA（Logic Cell Array）这样一个新概念,内部包括可配置逻辑模块CLB（Configurable Logic Block）、输出输入模块IOB（Input Output Block）和内部连线（Interconnect）三个部分。FPGA的基本特点主要有： 
1）采用FPGA设计ASIC电路,用户不需要投片生产,就能得到合用的芯片。 ——2）FPGA可做其它全定制或半定制ASIC电路的中试样片。 
3）FPGA内部有丰富的触发器和I／O
------------------------------------------------------------------------------------------------------------------------------

       随着DSP和FPGA的发展，采用DSP+FPGA的数字硬件系统显示出其优越性，正愈来愈得到人们重视。通用的DSP优点是通过编程可以应用到广泛的产品中，并且主流制造商生产的DSP 已能满足算法控制结构复杂、运算速度高、寻址方式灵活和通信性能强大等需求。但是传统的DSP 采用冯-诺依曼(Von Neumann)结构或某种类型扩展。此种结构本质上是串行的，因此遇到需处理的数据量大，对处理速度要求高，但是对运算结构相对比较简单的底层信号处理算法来说显不出优点，适合采用FPGA 硬件实现。这样，采用DSP + FPGA 的数字硬件系统就可以把二者优点结合一起，兼顾速度和灵活性，既满足底层信号处理要求，又满足高层信号处理要求。

DSP+FPGA系统特点与组成 
       DSP + FPGA 系统最大优点是结构灵活，有较强的通用性，适合于模块化设计，从而能够提高算法效率；同时其开发周期较短，系统容易维护和扩展，适合实时信号处理。 
DSP + FPGA系统的核心由DSP芯片和可重构器件FPGA 组成。另外还包括一些外围的辅助电路，如存储器、先进先出(FIFO)器件及FLASH ROM等。FPGA 电路与DSP 相连，利用DSP 处理器强大的I/O功能实现系统内部的通信。从DSP 角度看，FPGA相当于它的宏功能协处理器。外围电路辅助核心电路进行工作。DSP 和FPGA 各自带有RAM，用于存放处理过程所需要的数据及中间结果。FLASH ROM 中存储了DSP 执行程序和FPGA 的配置数据。先进先出(FIFO)器件则用于实现信号处理中常用到的一些操作，如延迟线、顺序存储等。 

DSP 和FPGA 的外围电路及连接线 
       DSP 的外围电路主要是FLASH、ROM和SRAM，需要连接地址线、数据线和控制线。它需要连接的连线主要包括DSP 模式选择、时钟模式选择、选择外部时钟或本机晶振产生的时钟、JTAG接口和电源等。FPGA外围电路主要是用于配置的PROM、FLASH ROM、模数转换和先进先出(FIFO)器件等。它需要连接的连线主要包括FPGA 模式选择、全局时钟、选择外部时钟或本机晶振产生的时钟、JTAG接口、输出/输入接口、测试口和电源等。 
       采用DSP＋ASIC结构的信号处理系统显示出了其优越性，正逐步得到重视。与通用集成电路相比，ASIC芯片具有体积小、重量轻、功耗低、可靠性高等几个方面的优势，而且在大批量应用时，可降低成本。
       DSP＋FPGA结构最大的特点是结构灵活，有较强的通用性，适于模块化设计，从而能够提高算法效率；同时其开发周期较短，系统易于维护和扩展，适合于实时信号处理。 
实时信号处理系统中，低层的信号预处理算法处理的数据量大，对处理速度的要求高，但运算结构相对比较简单，适于用FPGA进行硬件实现，这样能同时兼顾速度及灵活性。高层处理算法的特点是所处理的数据量较低层算法少，但算法的控制结构复杂，适于用运算速度高、寻址方式灵活、通信机制强大的DSP芯片来实现。
