

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.c
【测试版本】无
【修改日期】2015/1/22 16:00:27
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.c
2. 帧缓存模块版本号为V0.0.1.0
3. 去掉define文件，改为parameter传递

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.b
【测试版本】无
【修改日期】2014/11/27 15:09:14
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.b
2. 帧缓存模块版本号为V0.0.0.a
3. 在工程文件的引脚端口生命上添加宏定义约束，使得可以适应新模块的需求

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.a
【测试版本】无
【修改日期】2014/11/20 10:48:18
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.a
2. 帧缓存模块版本号为V0.0.0.a
3. 去掉帧缓冲模块的pll_lock信号，改为reset_frame_buf，该复位信号必须是在clk_frame_buf时钟域下面的
4. 时钟管理模块增加复位信号输出，去掉pll lock信号输出

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.9
【测试版本】无
【修改日期】2014/11/3 14:13:41
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 14.7
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.9
2. 帧缓存模块版本号为V0.0.0.9
3. 测试工程不变，改变帧缓存模块的宏定义文件
4. 将DDR3芯片的时序信息也作为宏定义，目前支持的速度等级包括 187e 15e 125，三种速度等级的时序信息是MT41J258M8-XX上的
5. comp ok信号在使能打开的时候，无效。在使能关闭的时候，才会比较发送的数据量和接收的数据量。

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.9
【测试版本】无
【修改日期】2014/7/14 10:07:00
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 13.3
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.9
2. 帧缓存模块版本号为V0.0.0.8
3. clk_rst_top模块的复位计数器，初始化时，改为2'b11

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.8
【测试版本】无
【修改日期】2014/6/16 15:27:35
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 13.3
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.8
2. 帧缓存模块版本号为V0.0.0.8
3. 添加了 DDR3容量的宏定义，8bit和16bit的ddr3不用重新生成ip，直接改宏定义就可以
4. 将mcb的ip core名字改为mig_core
5. 在宏定义中添加 ddr3为16bit，mcb为8bit的仿真宏定义

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.7
【测试版本】无
【修改日期】2014/6/11 17:01:03
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 13.3
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.7
2. 帧缓存模块版本号为V0.0.0.7
3. 在wr logic中添加了 TERRIBLE_TRAFFIC 宏定义，测试DDR3协议开销最大的情况
4. 示例工程的宏定义文件名做了修改，和仿真的宏定义文件分离

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.6
【测试版本】无
【修改日期】2014/5/20 15:24:16
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 13.3
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.6
2. 帧缓存模块版本号为V0.0.0.6
3. 8bit和16bit的帧缓存逻辑用同一套代码
4. pattern模块的配置参数改为端口传入，方便调试
5. 添加了chipscope模块，有ila和vio两个组件
6. 示例工程在板子上测试8bit ddr3的带宽性能

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.5
【测试版本】无
【修改日期】2014/5/20 15:24:16
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 13.3
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.5
2. 复位全部为同步复位
3. if begin end的排版做了修改
4. 端口声明和信号声明的排版做了修改
5. 状态机的信号定义做了修改，改为现在的样式，不用宏定义 SIMULATION


---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.4
【测试版本】无
【修改日期】2013/9/23 9:49:49
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 13.3
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.4
2. 帧缓存深度的处理方法做了修改

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.3
【测试版本】无
【修改日期】2013/9/10 9:23:39
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 13.3
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.3
2. wrap_frame_buffer.v文件，添加顶层端口注释
3. 将mcb cmd err信号引到端口上，怎样复位MCB，这是上层模块需要解决的事情
4. 将前端fifo的满信号引到端口上，外部模块可以监测这个信号
5. frame_size 这两个异步配置信号在顶层中只打了一拍。到子模块中由打了一拍。不能少打，多打了浪费资源。这个信号有23bit.
6. frame_en frame_depth 信号在顶层中打了两拍，子模块可以直接使用这两个信号
7. 在sim文件夹中添加了sim.do文件。方便其他FPGA设计人员仿真

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.2
【测试版本】无
【修改日期】2013/8/12 13:41:15
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 13.3
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.2
2. 按照verilog编码规范和chklist，修改了代码的书写方法

---------------------------------------------------------------------------------------------------------
【版    本】V0.0.0.1
【测试版本】无
【修改日期】2013/8/5 16:34:55
【修改人  】邢海涛
【调试仿真环境】Xilinx ISE 13.3
【所在 PCB版本】无
【固 件 版 本 】
---------------------------------------------------------------------------------------------------------
【修改详细记录】：
1. 当前版本号为V0.0.0.1
2. 添加了Changelog文档
3. 完善了详细设计文档
4. 将宏定义文件改为.v结尾
5. 补充了一份<帧缓存模块使用说明>
6. 在帧缓存模块中添加版本号寄存器
