TimeQuest Timing Analyzer report for CubeSat
Sun Apr 23 19:53:08 2023
Quartus II 32-bit Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow Model Fmax Summary
  6. Slow Model Setup Summary
  7. Slow Model Hold Summary
  8. Slow Model Recovery Summary
  9. Slow Model Removal Summary
 10. Slow Model Minimum Pulse Width Summary
 11. Slow Model Setup: 'clk_50Mhz'
 12. Slow Model Hold: 'clk_50Mhz'
 13. Slow Model Minimum Pulse Width: 'clk_50Mhz'
 14. Setup Times
 15. Hold Times
 16. Clock to Output Times
 17. Minimum Clock to Output Times
 18. Fast Model Setup Summary
 19. Fast Model Hold Summary
 20. Fast Model Recovery Summary
 21. Fast Model Removal Summary
 22. Fast Model Minimum Pulse Width Summary
 23. Fast Model Setup: 'clk_50Mhz'
 24. Fast Model Hold: 'clk_50Mhz'
 25. Fast Model Minimum Pulse Width: 'clk_50Mhz'
 26. Setup Times
 27. Hold Times
 28. Clock to Output Times
 29. Minimum Clock to Output Times
 30. Multicorner Timing Analysis Summary
 31. Setup Times
 32. Hold Times
 33. Clock to Output Times
 34. Minimum Clock to Output Times
 35. Setup Transfers
 36. Hold Transfers
 37. Report TCCS
 38. Report RSKM
 39. Unconstrained Paths
 40. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+----------------------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                                      ;
+--------------------+-------------------------------------------------------------------+
; Quartus II Version ; Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition ;
; Revision Name      ; CubeSat                                                           ;
; Device Family      ; Cyclone II                                                        ;
; Device Name        ; EP2C5T144C6                                                       ;
; Timing Models      ; Final                                                             ;
; Delay Model        ; Combined                                                          ;
; Rise/Fall Delays   ; Unavailable                                                       ;
+--------------------+-------------------------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 12     ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                                ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets       ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+
; clk_50Mhz  ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk_50Mhz } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+---------------+


+--------------------------------------------------+
; Slow Model Fmax Summary                          ;
+------------+-----------------+------------+------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note ;
+------------+-----------------+------------+------+
; 145.62 MHz ; 145.62 MHz      ; clk_50Mhz  ;      ;
+------------+-----------------+------------+------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -5.867 ; -149.265      ;
+-----------+--------+---------------+


+-----------------------------------+
; Slow Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 0.391 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Slow Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Slow Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Slow Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -65.380           ;
+-----------+--------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Setup: 'clk_50Mhz'                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -5.867 ; i2c_master:i2c_master_inst|busy     ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 6.900      ;
; -5.754 ; i2c_master:i2c_master_inst|busy     ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 6.787      ;
; -5.725 ; busy_prev                           ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 6.758      ;
; -5.700 ; i2c_master:i2c_master_inst|busy     ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 6.736      ;
; -5.612 ; busy_prev                           ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 6.645      ;
; -5.558 ; busy_prev                           ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 6.594      ;
; -5.515 ; i2c_master:i2c_master_inst|busy     ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 6.548      ;
; -5.373 ; busy_prev                           ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 6.406      ;
; -5.326 ; \fsm:busy_cnt[2]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 6.359      ;
; -5.253 ; \fsm:busy_cnt[0]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 6.284      ;
; -5.213 ; \fsm:busy_cnt[2]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 6.246      ;
; -5.186 ; \fsm:busy_cnt[1]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 6.217      ;
; -5.159 ; \fsm:busy_cnt[2]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 6.195      ;
; -5.140 ; \fsm:busy_cnt[0]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 6.171      ;
; -5.086 ; \fsm:busy_cnt[0]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 6.120      ;
; -5.080 ; \fsm:busy_cnt[3]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 6.111      ;
; -5.073 ; \fsm:busy_cnt[1]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 6.104      ;
; -5.019 ; \fsm:busy_cnt[1]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 6.053      ;
; -4.974 ; \fsm:busy_cnt[2]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 6.007      ;
; -4.970 ; \fsm:busy_cnt[4]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 6.001      ;
; -4.967 ; \fsm:busy_cnt[3]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.998      ;
; -4.939 ; \fsm:busy_cnt[5]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.970      ;
; -4.913 ; \fsm:busy_cnt[3]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.947      ;
; -4.901 ; \fsm:busy_cnt[0]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.932      ;
; -4.868 ; \fsm:busy_cnt[6]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.899      ;
; -4.857 ; \fsm:busy_cnt[4]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.888      ;
; -4.834 ; \fsm:busy_cnt[1]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.865      ;
; -4.826 ; \fsm:busy_cnt[5]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.857      ;
; -4.803 ; \fsm:busy_cnt[4]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.837      ;
; -4.772 ; \fsm:busy_cnt[5]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.806      ;
; -4.761 ; \fsm:busy_cnt[7]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.792      ;
; -4.755 ; \fsm:busy_cnt[6]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.786      ;
; -4.728 ; \fsm:busy_cnt[3]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.759      ;
; -4.701 ; \fsm:busy_cnt[6]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.735      ;
; -4.648 ; \fsm:busy_cnt[7]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.679      ;
; -4.637 ; \fsm:busy_cnt[8]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.668      ;
; -4.618 ; \fsm:busy_cnt[4]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.649      ;
; -4.594 ; \fsm:busy_cnt[7]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.628      ;
; -4.587 ; \fsm:busy_cnt[5]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.618      ;
; -4.531 ; \fsm:busy_cnt[9]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.562      ;
; -4.524 ; \fsm:busy_cnt[8]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.555      ;
; -4.516 ; \fsm:busy_cnt[6]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.547      ;
; -4.495 ; \fsm:busy_cnt[10]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.526      ;
; -4.470 ; \fsm:busy_cnt[8]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.504      ;
; -4.418 ; \fsm:busy_cnt[9]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.449      ;
; -4.409 ; \fsm:busy_cnt[7]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.440      ;
; -4.389 ; \fsm:busy_cnt[11]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.420      ;
; -4.382 ; \fsm:busy_cnt[10]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.413      ;
; -4.364 ; \fsm:busy_cnt[9]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.398      ;
; -4.353 ; \fsm:busy_cnt[12]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.384      ;
; -4.328 ; \fsm:busy_cnt[10]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.362      ;
; -4.285 ; \fsm:busy_cnt[8]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.316      ;
; -4.276 ; \fsm:busy_cnt[11]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.307      ;
; -4.247 ; \fsm:busy_cnt[13]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.278      ;
; -4.240 ; \fsm:busy_cnt[12]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.271      ;
; -4.222 ; i2c_master:i2c_master_inst|count[5] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.259      ;
; -4.222 ; \fsm:busy_cnt[11]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.256      ;
; -4.218 ; i2c_master:i2c_master_inst|stretch  ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.254      ;
; -4.186 ; \fsm:busy_cnt[12]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.220      ;
; -4.179 ; \fsm:busy_cnt[9]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.210      ;
; -4.176 ; \fsm:busy_cnt[14]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.207      ;
; -4.143 ; \fsm:busy_cnt[10]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.174      ;
; -4.143 ; i2c_master:i2c_master_inst|count[3] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.180      ;
; -4.134 ; \fsm:busy_cnt[13]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.165      ;
; -4.122 ; \fsm:busy_cnt[15]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.153      ;
; -4.080 ; \fsm:busy_cnt[13]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.114      ;
; -4.063 ; \fsm:busy_cnt[14]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.094      ;
; -4.047 ; i2c_master:i2c_master_inst|count[5] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.084      ;
; -4.043 ; i2c_master:i2c_master_inst|stretch  ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 5.079      ;
; -4.037 ; \fsm:busy_cnt[11]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.068      ;
; -4.009 ; \fsm:busy_cnt[15]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.040      ;
; -4.009 ; \fsm:busy_cnt[14]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 5.043      ;
; -4.001 ; \fsm:busy_cnt[12]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 5.032      ;
; -3.987 ; i2c_master:i2c_master_inst|count[0] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.024      ;
; -3.968 ; i2c_master:i2c_master_inst|count[3] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 5.005      ;
; -3.955 ; \fsm:busy_cnt[15]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 4.989      ;
; -3.945 ; \fsm:busy_cnt[16]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 4.979      ;
; -3.925 ; i2c_master:i2c_master_inst|count[1] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.962      ;
; -3.899 ; i2c_master:i2c_master_inst|count[2] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.936      ;
; -3.895 ; \fsm:busy_cnt[13]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 4.926      ;
; -3.884 ; \fsm:busy_cnt[17]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 4.918      ;
; -3.840 ; i2c_master:i2c_master_inst|count[6] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.877      ;
; -3.832 ; \fsm:busy_cnt[16]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 4.866      ;
; -3.824 ; \fsm:busy_cnt[14]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 4.855      ;
; -3.814 ; \fsm:busy_cnt[18]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 4.848      ;
; -3.812 ; i2c_master:i2c_master_inst|count[0] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.849      ;
; -3.805 ; i2c_master:i2c_master_inst|count[4] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.842      ;
; -3.778 ; \fsm:busy_cnt[19]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 4.812      ;
; -3.778 ; \fsm:busy_cnt[16]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.815      ;
; -3.771 ; \fsm:busy_cnt[17]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 4.805      ;
; -3.770 ; \fsm:busy_cnt[15]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 4.801      ;
; -3.750 ; i2c_master:i2c_master_inst|count[1] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.787      ;
; -3.724 ; i2c_master:i2c_master_inst|count[2] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.761      ;
; -3.717 ; \fsm:busy_cnt[17]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.754      ;
; -3.701 ; \fsm:busy_cnt[18]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 4.735      ;
; -3.672 ; \fsm:busy_cnt[20]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 4.706      ;
; -3.665 ; \fsm:busy_cnt[19]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 4.699      ;
; -3.665 ; i2c_master:i2c_master_inst|count[6] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.702      ;
; -3.647 ; \fsm:busy_cnt[18]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.684      ;
; -3.630 ; i2c_master:i2c_master_inst|count[4] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 4.667      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Hold: 'clk_50Mhz'                                                                                                                                        ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.391 ; i2c_rw                                    ; i2c_rw                                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_master:i2c_master_inst|bit_cnt[1]     ; i2c_master:i2c_master_inst|bit_cnt[1]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_master:i2c_master_inst|bit_cnt[2]     ; i2c_master:i2c_master_inst|bit_cnt[2]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_master:i2c_master_inst|state.command  ; i2c_master:i2c_master_inst|state.command  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|bit_cnt[0]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_ena                                   ; i2c_ena                                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.391 ; i2c_master:i2c_master_inst|stretch        ; i2c_master:i2c_master_inst|stretch        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.657      ;
; 0.524 ; \fsm:busy_cnt[31]                         ; \fsm:busy_cnt[31]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.790      ;
; 0.544 ; i2c_master:i2c_master_inst|data_clk       ; i2c_master:i2c_master_inst|data_clk_prev  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.810      ;
; 0.550 ; i2c_master:i2c_master_inst|state.rd       ; i2c_master:i2c_master_inst|state.mstr_ack ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.816      ;
; 0.552 ; i2c_master:i2c_master_inst|state.start    ; i2c_master:i2c_master_inst|state.command  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.818      ;
; 0.584 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|bit_cnt[1]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.850      ;
; 0.683 ; i2c_master:i2c_master_inst|data_clk_prev  ; i2c_master:i2c_master_inst|scl_ena        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.949      ;
; 0.687 ; i2c_master:i2c_master_inst|state.slv_ack2 ; i2c_master:i2c_master_inst|state.stop     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.953      ;
; 0.691 ; i2c_master:i2c_master_inst|state.slv_ack2 ; i2c_master:i2c_master_inst|state.wr       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.957      ;
; 0.768 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|state.slv_ack2 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.033      ;
; 0.771 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|state.slv_ack1 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.036      ;
; 0.777 ; i2c_master:i2c_master_inst|state.ready    ; i2c_master:i2c_master_inst|state.start    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.043      ;
; 0.788 ; \fsm:busy_cnt[16]                         ; \fsm:busy_cnt[16]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.054      ;
; 0.794 ; \fsm:busy_cnt[0]                          ; \fsm:busy_cnt[0]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.060      ;
; 0.795 ; \fsm:busy_cnt[4]                          ; \fsm:busy_cnt[4]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.061      ;
; 0.795 ; \fsm:busy_cnt[7]                          ; \fsm:busy_cnt[7]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.061      ;
; 0.798 ; \fsm:busy_cnt[17]                         ; \fsm:busy_cnt[17]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.064      ;
; 0.798 ; \fsm:busy_cnt[1]                          ; \fsm:busy_cnt[1]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.064      ;
; 0.799 ; \fsm:busy_cnt[14]                         ; \fsm:busy_cnt[14]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[11]                         ; \fsm:busy_cnt[11]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[13]                         ; \fsm:busy_cnt[13]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[18]                         ; \fsm:busy_cnt[18]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[15]                         ; \fsm:busy_cnt[15]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[9]                          ; \fsm:busy_cnt[9]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[30]                         ; \fsm:busy_cnt[30]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[27]                         ; \fsm:busy_cnt[27]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[29]                         ; \fsm:busy_cnt[29]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[20]                         ; \fsm:busy_cnt[20]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[25]                         ; \fsm:busy_cnt[25]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.799 ; \fsm:busy_cnt[23]                         ; \fsm:busy_cnt[23]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.065      ;
; 0.811 ; i2c_master:i2c_master_inst|state.wr       ; i2c_master:i2c_master_inst|state.slv_ack2 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.077      ;
; 0.831 ; \fsm:busy_cnt[12]                         ; \fsm:busy_cnt[12]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \fsm:busy_cnt[3]                          ; \fsm:busy_cnt[3]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \fsm:busy_cnt[10]                         ; \fsm:busy_cnt[10]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \fsm:busy_cnt[8]                          ; \fsm:busy_cnt[8]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \fsm:busy_cnt[28]                         ; \fsm:busy_cnt[28]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \fsm:busy_cnt[19]                         ; \fsm:busy_cnt[19]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \fsm:busy_cnt[26]                         ; \fsm:busy_cnt[26]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.097      ;
; 0.831 ; \fsm:busy_cnt[24]                         ; \fsm:busy_cnt[24]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.097      ;
; 0.832 ; \fsm:busy_cnt[6]                          ; \fsm:busy_cnt[6]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; \fsm:busy_cnt[5]                          ; \fsm:busy_cnt[5]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; \fsm:busy_cnt[21]                         ; \fsm:busy_cnt[21]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.098      ;
; 0.832 ; \fsm:busy_cnt[22]                         ; \fsm:busy_cnt[22]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.098      ;
; 0.854 ; i2c_master:i2c_master_inst|data_clk       ; i2c_master:i2c_master_inst|scl_ena        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.120      ;
; 0.863 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|bit_cnt[2]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.129      ;
; 0.866 ; i2c_master:i2c_master_inst|state.mstr_ack ; i2c_master:i2c_master_inst|state.rd       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.132      ;
; 0.869 ; i2c_master:i2c_master_inst|state.mstr_ack ; i2c_master:i2c_master_inst|state.stop     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.135      ;
; 0.894 ; i2c_master:i2c_master_inst|bit_cnt[2]     ; i2c_master:i2c_master_inst|state.mstr_ack ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.159      ;
; 0.894 ; i2c_master:i2c_master_inst|bit_cnt[2]     ; i2c_master:i2c_master_inst|state.slv_ack2 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.159      ;
; 0.895 ; i2c_master:i2c_master_inst|bit_cnt[2]     ; i2c_master:i2c_master_inst|state.slv_ack1 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.160      ;
; 0.900 ; i2c_master:i2c_master_inst|busy           ; \fsm:busy_cnt[2]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.166      ;
; 0.914 ; i2c_master:i2c_master_inst|sda_int        ; i2c_master:i2c_master_inst|sda_int        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.180      ;
; 0.967 ; i2c_master:i2c_master_inst|state.command  ; i2c_master:i2c_master_inst|state.slv_ack1 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.233      ;
; 0.995 ; i2c_master:i2c_master_inst|state.start    ; i2c_master:i2c_master_inst|scl_ena        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.004     ; 1.257      ;
; 1.014 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|state.mstr_ack ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.279      ;
; 1.037 ; i2c_master:i2c_master_inst|bit_cnt[1]     ; i2c_master:i2c_master_inst|state.slv_ack2 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.302      ;
; 1.038 ; i2c_master:i2c_master_inst|bit_cnt[1]     ; i2c_master:i2c_master_inst|state.mstr_ack ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.303      ;
; 1.041 ; i2c_master:i2c_master_inst|bit_cnt[1]     ; i2c_master:i2c_master_inst|state.slv_ack1 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.001     ; 1.306      ;
; 1.102 ; i2c_master:i2c_master_inst|bit_cnt[1]     ; i2c_master:i2c_master_inst|bit_cnt[2]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.368      ;
; 1.112 ; i2c_master:i2c_master_inst|addr_rw[0]     ; i2c_master:i2c_master_inst|state.start    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.378      ;
; 1.121 ; i2c_master:i2c_master_inst|addr_rw[0]     ; i2c_master:i2c_master_inst|state.rd       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.387      ;
; 1.122 ; i2c_master:i2c_master_inst|addr_rw[0]     ; i2c_master:i2c_master_inst|state.wr       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.388      ;
; 1.143 ; i2c_master:i2c_master_inst|count[0]       ; i2c_master:i2c_master_inst|count[6]       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.409      ;
; 1.171 ; \fsm:busy_cnt[16]                         ; \fsm:busy_cnt[17]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.437      ;
; 1.177 ; \fsm:busy_cnt[0]                          ; \fsm:busy_cnt[1]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.443      ;
; 1.178 ; \fsm:busy_cnt[4]                          ; \fsm:busy_cnt[5]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.444      ;
; 1.181 ; \fsm:busy_cnt[17]                         ; \fsm:busy_cnt[18]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.447      ;
; 1.182 ; \fsm:busy_cnt[30]                         ; \fsm:busy_cnt[31]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \fsm:busy_cnt[13]                         ; \fsm:busy_cnt[14]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \fsm:busy_cnt[14]                         ; \fsm:busy_cnt[15]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \fsm:busy_cnt[29]                         ; \fsm:busy_cnt[30]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \fsm:busy_cnt[11]                         ; \fsm:busy_cnt[12]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \fsm:busy_cnt[9]                          ; \fsm:busy_cnt[10]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \fsm:busy_cnt[27]                         ; \fsm:busy_cnt[28]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \fsm:busy_cnt[18]                         ; \fsm:busy_cnt[19]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \fsm:busy_cnt[25]                         ; \fsm:busy_cnt[26]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.448      ;
; 1.182 ; \fsm:busy_cnt[20]                         ; \fsm:busy_cnt[21]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.448      ;
; 1.202 ; i2c_master:i2c_master_inst|state.slv_ack1 ; i2c_master:i2c_master_inst|state.rd       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.468      ;
; 1.215 ; i2c_master:i2c_master_inst|count[6]       ; i2c_master:i2c_master_inst|count[6]       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.481      ;
; 1.216 ; i2c_master:i2c_master_inst|scl_ena        ; i2c_master:i2c_master_inst|scl_ena        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.482      ;
; 1.217 ; \fsm:busy_cnt[3]                          ; \fsm:busy_cnt[4]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \fsm:busy_cnt[10]                         ; \fsm:busy_cnt[11]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \fsm:busy_cnt[12]                         ; \fsm:busy_cnt[13]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \fsm:busy_cnt[8]                          ; \fsm:busy_cnt[9]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \fsm:busy_cnt[26]                         ; \fsm:busy_cnt[27]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \fsm:busy_cnt[28]                         ; \fsm:busy_cnt[29]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \fsm:busy_cnt[19]                         ; \fsm:busy_cnt[20]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.483      ;
; 1.217 ; \fsm:busy_cnt[24]                         ; \fsm:busy_cnt[25]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.483      ;
; 1.218 ; \fsm:busy_cnt[6]                          ; \fsm:busy_cnt[7]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; \fsm:busy_cnt[22]                         ; \fsm:busy_cnt[23]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; \fsm:busy_cnt[5]                          ; \fsm:busy_cnt[6]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.484      ;
; 1.218 ; \fsm:busy_cnt[21]                         ; \fsm:busy_cnt[22]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.484      ;
; 1.242 ; \fsm:busy_cnt[16]                         ; \fsm:busy_cnt[18]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.508      ;
; 1.249 ; \fsm:busy_cnt[4]                          ; \fsm:busy_cnt[6]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 1.515      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Slow Model Minimum Pulse Width: 'clk_50Mhz'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[12]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[12]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[13]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[13]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[14]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[14]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[15]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[15]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[16]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[16]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[17]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[17]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[18]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[18]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[19]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[19]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[20]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[20]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[21]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[21]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[22]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[22]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[23]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[23]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[24]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[24]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[25]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[25]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[26]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[26]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[27]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[27]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[28]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[28]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[29]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[29]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[30]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[30]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[31]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[31]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; busy_prev                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; busy_prev                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_data_wr[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_data_wr[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_ena                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_ena                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|addr_rw[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|addr_rw[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|data_clk      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|data_clk      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|data_clk_prev ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|data_clk_prev ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|data_tx[2]    ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; 3.718 ; 3.718 ; Rise       ; clk_50Mhz       ;
; reset     ; clk_50Mhz  ; 1.614 ; 1.614 ; Rise       ; clk_50Mhz       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; -3.488 ; -3.488 ; Rise       ; clk_50Mhz       ;
; reset     ; clk_50Mhz  ; -0.280 ; -0.280 ; Rise       ; clk_50Mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; 6.986 ; 6.986 ; Rise       ; clk_50Mhz       ;
; i2c_sda   ; clk_50Mhz  ; 7.458 ; 7.458 ; Rise       ; clk_50Mhz       ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; 6.475 ; 6.475 ; Rise       ; clk_50Mhz       ;
; i2c_sda   ; clk_50Mhz  ; 6.987 ; 6.987 ; Rise       ; clk_50Mhz       ;
+-----------+------------+-------+-------+------------+-----------------+


+------------------------------------+
; Fast Model Setup Summary           ;
+-----------+--------+---------------+
; Clock     ; Slack  ; End Point TNS ;
+-----------+--------+---------------+
; clk_50Mhz ; -2.155 ; -36.287       ;
+-----------+--------+---------------+


+-----------------------------------+
; Fast Model Hold Summary           ;
+-----------+-------+---------------+
; Clock     ; Slack ; End Point TNS ;
+-----------+-------+---------------+
; clk_50Mhz ; 0.215 ; 0.000         ;
+-----------+-------+---------------+


-------------------------------
; Fast Model Recovery Summary ;
-------------------------------
No paths to report.


------------------------------
; Fast Model Removal Summary ;
------------------------------
No paths to report.


+----------------------------------------+
; Fast Model Minimum Pulse Width Summary ;
+-----------+--------+-------------------+
; Clock     ; Slack  ; End Point TNS     ;
+-----------+--------+-------------------+
; clk_50Mhz ; -1.380 ; -65.380           ;
+-----------+--------+-------------------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Setup: 'clk_50Mhz'                                                                                                                            ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node                           ; To Node                             ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+
; -2.155 ; i2c_master:i2c_master_inst|busy     ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 3.184      ;
; -2.140 ; i2c_master:i2c_master_inst|busy     ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 3.169      ;
; -2.125 ; busy_prev                           ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 3.154      ;
; -2.110 ; busy_prev                           ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 3.139      ;
; -2.108 ; i2c_master:i2c_master_inst|busy     ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 3.140      ;
; -2.078 ; busy_prev                           ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 3.110      ;
; -2.006 ; i2c_master:i2c_master_inst|busy     ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 3.035      ;
; -1.976 ; busy_prev                           ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 3.005      ;
; -1.917 ; \fsm:busy_cnt[2]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.946      ;
; -1.902 ; \fsm:busy_cnt[2]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.931      ;
; -1.886 ; \fsm:busy_cnt[0]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.913      ;
; -1.871 ; \fsm:busy_cnt[0]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.898      ;
; -1.870 ; \fsm:busy_cnt[2]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.902      ;
; -1.852 ; \fsm:busy_cnt[1]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.879      ;
; -1.839 ; \fsm:busy_cnt[0]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.869      ;
; -1.837 ; \fsm:busy_cnt[1]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.864      ;
; -1.805 ; \fsm:busy_cnt[1]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.835      ;
; -1.796 ; \fsm:busy_cnt[3]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.823      ;
; -1.781 ; \fsm:busy_cnt[3]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.808      ;
; -1.768 ; \fsm:busy_cnt[2]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.003     ; 2.797      ;
; -1.749 ; \fsm:busy_cnt[3]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.779      ;
; -1.746 ; \fsm:busy_cnt[4]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.773      ;
; -1.737 ; \fsm:busy_cnt[0]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.764      ;
; -1.731 ; \fsm:busy_cnt[4]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.758      ;
; -1.727 ; \fsm:busy_cnt[5]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.754      ;
; -1.712 ; \fsm:busy_cnt[5]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.739      ;
; -1.703 ; \fsm:busy_cnt[1]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.730      ;
; -1.699 ; \fsm:busy_cnt[4]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.729      ;
; -1.692 ; \fsm:busy_cnt[6]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.719      ;
; -1.680 ; \fsm:busy_cnt[5]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.710      ;
; -1.677 ; \fsm:busy_cnt[6]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.704      ;
; -1.647 ; \fsm:busy_cnt[3]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.674      ;
; -1.645 ; \fsm:busy_cnt[6]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.675      ;
; -1.637 ; \fsm:busy_cnt[7]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.664      ;
; -1.622 ; \fsm:busy_cnt[7]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.649      ;
; -1.597 ; \fsm:busy_cnt[4]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.624      ;
; -1.590 ; \fsm:busy_cnt[7]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.620      ;
; -1.578 ; \fsm:busy_cnt[5]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.605      ;
; -1.562 ; \fsm:busy_cnt[8]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.589      ;
; -1.547 ; \fsm:busy_cnt[8]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.574      ;
; -1.543 ; \fsm:busy_cnt[6]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.570      ;
; -1.515 ; \fsm:busy_cnt[8]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.545      ;
; -1.514 ; \fsm:busy_cnt[9]                    ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.541      ;
; -1.499 ; \fsm:busy_cnt[9]                    ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.526      ;
; -1.492 ; \fsm:busy_cnt[10]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.519      ;
; -1.488 ; \fsm:busy_cnt[7]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.515      ;
; -1.477 ; \fsm:busy_cnt[10]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.504      ;
; -1.467 ; \fsm:busy_cnt[9]                    ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.497      ;
; -1.445 ; \fsm:busy_cnt[10]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.475      ;
; -1.444 ; \fsm:busy_cnt[11]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.471      ;
; -1.429 ; \fsm:busy_cnt[11]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.456      ;
; -1.423 ; \fsm:busy_cnt[12]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.450      ;
; -1.413 ; \fsm:busy_cnt[8]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.440      ;
; -1.408 ; \fsm:busy_cnt[12]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.435      ;
; -1.397 ; \fsm:busy_cnt[11]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.427      ;
; -1.376 ; \fsm:busy_cnt[12]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.406      ;
; -1.375 ; \fsm:busy_cnt[13]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.402      ;
; -1.365 ; \fsm:busy_cnt[9]                    ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.392      ;
; -1.360 ; \fsm:busy_cnt[13]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.387      ;
; -1.343 ; \fsm:busy_cnt[10]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.370      ;
; -1.340 ; \fsm:busy_cnt[14]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.367      ;
; -1.328 ; \fsm:busy_cnt[13]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.358      ;
; -1.325 ; \fsm:busy_cnt[14]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.352      ;
; -1.317 ; i2c_master:i2c_master_inst|stretch  ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.349      ;
; -1.300 ; \fsm:busy_cnt[15]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.327      ;
; -1.295 ; \fsm:busy_cnt[11]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.322      ;
; -1.293 ; \fsm:busy_cnt[14]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.323      ;
; -1.285 ; \fsm:busy_cnt[15]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.312      ;
; -1.276 ; i2c_master:i2c_master_inst|count[5] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.309      ;
; -1.274 ; \fsm:busy_cnt[12]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.301      ;
; -1.253 ; \fsm:busy_cnt[15]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.283      ;
; -1.252 ; i2c_master:i2c_master_inst|count[3] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.285      ;
; -1.237 ; i2c_master:i2c_master_inst|stretch  ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.000      ; 2.269      ;
; -1.226 ; \fsm:busy_cnt[13]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.253      ;
; -1.215 ; i2c_master:i2c_master_inst|count[0] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.248      ;
; -1.209 ; \fsm:busy_cnt[16]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.239      ;
; -1.196 ; i2c_master:i2c_master_inst|count[5] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.229      ;
; -1.194 ; \fsm:busy_cnt[16]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.224      ;
; -1.191 ; \fsm:busy_cnt[14]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.218      ;
; -1.185 ; i2c_master:i2c_master_inst|count[1] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.218      ;
; -1.178 ; \fsm:busy_cnt[17]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.208      ;
; -1.172 ; i2c_master:i2c_master_inst|count[3] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.205      ;
; -1.165 ; i2c_master:i2c_master_inst|count[2] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.198      ;
; -1.163 ; \fsm:busy_cnt[17]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.193      ;
; -1.162 ; \fsm:busy_cnt[16]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.195      ;
; -1.151 ; \fsm:busy_cnt[15]                   ; i2c_rw                              ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.005     ; 2.178      ;
; -1.144 ; \fsm:busy_cnt[18]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.174      ;
; -1.142 ; i2c_master:i2c_master_inst|count[6] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.175      ;
; -1.135 ; i2c_master:i2c_master_inst|count[0] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.168      ;
; -1.131 ; \fsm:busy_cnt[17]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.164      ;
; -1.129 ; \fsm:busy_cnt[18]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.159      ;
; -1.122 ; \fsm:busy_cnt[19]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.152      ;
; -1.107 ; \fsm:busy_cnt[19]                   ; i2c_ena                             ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.137      ;
; -1.106 ; i2c_master:i2c_master_inst|busy     ; \fsm:busy_cnt[31]                   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.137      ;
; -1.105 ; i2c_master:i2c_master_inst|count[1] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.138      ;
; -1.102 ; i2c_master:i2c_master_inst|count[4] ; i2c_master:i2c_master_inst|stretch  ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.135      ;
; -1.097 ; \fsm:busy_cnt[18]                   ; \fsm:busy_cnt[2]                    ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.130      ;
; -1.085 ; i2c_master:i2c_master_inst|count[2] ; i2c_master:i2c_master_inst|data_clk ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; 0.001      ; 2.118      ;
; -1.076 ; busy_prev                           ; \fsm:busy_cnt[31]                   ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.001     ; 2.107      ;
; -1.075 ; \fsm:busy_cnt[20]                   ; i2c_data_wr[2]                      ; clk_50Mhz    ; clk_50Mhz   ; 1.000        ; -0.002     ; 2.105      ;
+--------+-------------------------------------+-------------------------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Hold: 'clk_50Mhz'                                                                                                                                        ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node                                 ; To Node                                   ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+
; 0.215 ; i2c_rw                                    ; i2c_rw                                    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_master:i2c_master_inst|bit_cnt[1]     ; i2c_master:i2c_master_inst|bit_cnt[1]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_master:i2c_master_inst|bit_cnt[2]     ; i2c_master:i2c_master_inst|bit_cnt[2]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_master:i2c_master_inst|state.command  ; i2c_master:i2c_master_inst|state.command  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|bit_cnt[0]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_ena                                   ; i2c_ena                                   ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.215 ; i2c_master:i2c_master_inst|stretch        ; i2c_master:i2c_master_inst|stretch        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.367      ;
; 0.241 ; \fsm:busy_cnt[31]                         ; \fsm:busy_cnt[31]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.393      ;
; 0.254 ; i2c_master:i2c_master_inst|data_clk       ; i2c_master:i2c_master_inst|data_clk_prev  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.406      ;
; 0.255 ; i2c_master:i2c_master_inst|state.rd       ; i2c_master:i2c_master_inst|state.mstr_ack ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.407      ;
; 0.257 ; i2c_master:i2c_master_inst|state.start    ; i2c_master:i2c_master_inst|state.command  ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.409      ;
; 0.272 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|bit_cnt[1]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.424      ;
; 0.308 ; i2c_master:i2c_master_inst|state.slv_ack2 ; i2c_master:i2c_master_inst|state.stop     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.460      ;
; 0.308 ; i2c_master:i2c_master_inst|data_clk_prev  ; i2c_master:i2c_master_inst|scl_ena        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.460      ;
; 0.311 ; i2c_master:i2c_master_inst|state.slv_ack2 ; i2c_master:i2c_master_inst|state.wr       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.463      ;
; 0.353 ; \fsm:busy_cnt[16]                         ; \fsm:busy_cnt[16]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.505      ;
; 0.356 ; \fsm:busy_cnt[4]                          ; \fsm:busy_cnt[4]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; \fsm:busy_cnt[7]                          ; \fsm:busy_cnt[7]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.508      ;
; 0.356 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|state.slv_ack2 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.508      ;
; 0.357 ; \fsm:busy_cnt[17]                         ; \fsm:busy_cnt[17]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.509      ;
; 0.357 ; \fsm:busy_cnt[1]                          ; \fsm:busy_cnt[1]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.509      ;
; 0.358 ; \fsm:busy_cnt[11]                         ; \fsm:busy_cnt[11]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \fsm:busy_cnt[18]                         ; \fsm:busy_cnt[18]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \fsm:busy_cnt[9]                          ; \fsm:busy_cnt[9]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \fsm:busy_cnt[27]                         ; \fsm:busy_cnt[27]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.510      ;
; 0.358 ; \fsm:busy_cnt[25]                         ; \fsm:busy_cnt[25]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.510      ;
; 0.359 ; \fsm:busy_cnt[14]                         ; \fsm:busy_cnt[14]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \fsm:busy_cnt[13]                         ; \fsm:busy_cnt[13]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \fsm:busy_cnt[15]                         ; \fsm:busy_cnt[15]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \fsm:busy_cnt[30]                         ; \fsm:busy_cnt[30]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \fsm:busy_cnt[29]                         ; \fsm:busy_cnt[29]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \fsm:busy_cnt[20]                         ; \fsm:busy_cnt[20]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \fsm:busy_cnt[23]                         ; \fsm:busy_cnt[23]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|state.slv_ack1 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.511      ;
; 0.359 ; \fsm:busy_cnt[0]                          ; \fsm:busy_cnt[0]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.511      ;
; 0.360 ; i2c_master:i2c_master_inst|state.ready    ; i2c_master:i2c_master_inst|state.start    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.512      ;
; 0.369 ; \fsm:busy_cnt[3]                          ; \fsm:busy_cnt[3]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; \fsm:busy_cnt[10]                         ; \fsm:busy_cnt[10]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; \fsm:busy_cnt[8]                          ; \fsm:busy_cnt[8]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; \fsm:busy_cnt[19]                         ; \fsm:busy_cnt[19]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; \fsm:busy_cnt[26]                         ; \fsm:busy_cnt[26]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.521      ;
; 0.369 ; \fsm:busy_cnt[24]                         ; \fsm:busy_cnt[24]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.521      ;
; 0.370 ; \fsm:busy_cnt[12]                         ; \fsm:busy_cnt[12]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; \fsm:busy_cnt[6]                          ; \fsm:busy_cnt[6]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; \fsm:busy_cnt[5]                          ; \fsm:busy_cnt[5]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; \fsm:busy_cnt[28]                         ; \fsm:busy_cnt[28]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; \fsm:busy_cnt[21]                         ; \fsm:busy_cnt[21]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.522      ;
; 0.370 ; \fsm:busy_cnt[22]                         ; \fsm:busy_cnt[22]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.522      ;
; 0.384 ; i2c_master:i2c_master_inst|data_clk       ; i2c_master:i2c_master_inst|scl_ena        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.536      ;
; 0.387 ; i2c_master:i2c_master_inst|state.wr       ; i2c_master:i2c_master_inst|state.slv_ack2 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.539      ;
; 0.388 ; i2c_master:i2c_master_inst|state.mstr_ack ; i2c_master:i2c_master_inst|state.rd       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.540      ;
; 0.391 ; i2c_master:i2c_master_inst|state.mstr_ack ; i2c_master:i2c_master_inst|state.stop     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.543      ;
; 0.394 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|bit_cnt[2]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.546      ;
; 0.402 ; i2c_master:i2c_master_inst|sda_int        ; i2c_master:i2c_master_inst|sda_int        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.554      ;
; 0.409 ; i2c_master:i2c_master_inst|busy           ; \fsm:busy_cnt[2]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.561      ;
; 0.431 ; i2c_master:i2c_master_inst|bit_cnt[2]     ; i2c_master:i2c_master_inst|state.mstr_ack ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.583      ;
; 0.432 ; i2c_master:i2c_master_inst|bit_cnt[2]     ; i2c_master:i2c_master_inst|state.slv_ack2 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.584      ;
; 0.432 ; i2c_master:i2c_master_inst|bit_cnt[2]     ; i2c_master:i2c_master_inst|state.slv_ack1 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.584      ;
; 0.452 ; i2c_master:i2c_master_inst|state.command  ; i2c_master:i2c_master_inst|state.slv_ack1 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.604      ;
; 0.462 ; i2c_master:i2c_master_inst|state.start    ; i2c_master:i2c_master_inst|scl_ena        ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; -0.003     ; 0.611      ;
; 0.481 ; i2c_master:i2c_master_inst|bit_cnt[0]     ; i2c_master:i2c_master_inst|state.mstr_ack ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.633      ;
; 0.487 ; i2c_master:i2c_master_inst|bit_cnt[1]     ; i2c_master:i2c_master_inst|state.slv_ack2 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.639      ;
; 0.489 ; i2c_master:i2c_master_inst|bit_cnt[1]     ; i2c_master:i2c_master_inst|state.mstr_ack ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.641      ;
; 0.490 ; i2c_master:i2c_master_inst|bit_cnt[1]     ; i2c_master:i2c_master_inst|state.slv_ack1 ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.642      ;
; 0.491 ; \fsm:busy_cnt[16]                         ; \fsm:busy_cnt[17]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.643      ;
; 0.494 ; \fsm:busy_cnt[0]                          ; \fsm:busy_cnt[1]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; \fsm:busy_cnt[4]                          ; \fsm:busy_cnt[5]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.646      ;
; 0.494 ; i2c_master:i2c_master_inst|addr_rw[0]     ; i2c_master:i2c_master_inst|state.rd       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.646      ;
; 0.495 ; i2c_master:i2c_master_inst|addr_rw[0]     ; i2c_master:i2c_master_inst|state.wr       ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.647      ;
; 0.495 ; \fsm:busy_cnt[17]                         ; \fsm:busy_cnt[18]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.647      ;
; 0.496 ; \fsm:busy_cnt[9]                          ; \fsm:busy_cnt[10]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; \fsm:busy_cnt[18]                         ; \fsm:busy_cnt[19]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; \fsm:busy_cnt[25]                         ; \fsm:busy_cnt[26]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; \fsm:busy_cnt[11]                         ; \fsm:busy_cnt[12]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.648      ;
; 0.496 ; \fsm:busy_cnt[27]                         ; \fsm:busy_cnt[28]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.648      ;
; 0.497 ; \fsm:busy_cnt[30]                         ; \fsm:busy_cnt[31]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; \fsm:busy_cnt[13]                         ; \fsm:busy_cnt[14]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; \fsm:busy_cnt[14]                         ; \fsm:busy_cnt[15]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; \fsm:busy_cnt[29]                         ; \fsm:busy_cnt[30]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.649      ;
; 0.497 ; \fsm:busy_cnt[20]                         ; \fsm:busy_cnt[21]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.649      ;
; 0.509 ; \fsm:busy_cnt[3]                          ; \fsm:busy_cnt[4]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; \fsm:busy_cnt[10]                         ; \fsm:busy_cnt[11]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; \fsm:busy_cnt[8]                          ; \fsm:busy_cnt[9]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; \fsm:busy_cnt[26]                         ; \fsm:busy_cnt[27]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; \fsm:busy_cnt[24]                         ; \fsm:busy_cnt[25]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.661      ;
; 0.509 ; \fsm:busy_cnt[19]                         ; \fsm:busy_cnt[20]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.661      ;
; 0.510 ; i2c_master:i2c_master_inst|bit_cnt[1]     ; i2c_master:i2c_master_inst|bit_cnt[2]     ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; \fsm:busy_cnt[6]                          ; \fsm:busy_cnt[7]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; \fsm:busy_cnt[12]                         ; \fsm:busy_cnt[13]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; \fsm:busy_cnt[28]                         ; \fsm:busy_cnt[29]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; \fsm:busy_cnt[22]                         ; \fsm:busy_cnt[23]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; \fsm:busy_cnt[5]                          ; \fsm:busy_cnt[6]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.662      ;
; 0.510 ; \fsm:busy_cnt[21]                         ; \fsm:busy_cnt[22]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.662      ;
; 0.519 ; i2c_master:i2c_master_inst|addr_rw[0]     ; i2c_master:i2c_master_inst|state.start    ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.671      ;
; 0.526 ; \fsm:busy_cnt[16]                         ; \fsm:busy_cnt[18]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.678      ;
; 0.529 ; \fsm:busy_cnt[4]                          ; \fsm:busy_cnt[6]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.681      ;
; 0.530 ; \fsm:busy_cnt[1]                          ; \fsm:busy_cnt[3]                          ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.682      ;
; 0.530 ; \fsm:busy_cnt[17]                         ; \fsm:busy_cnt[19]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.682      ;
; 0.531 ; \fsm:busy_cnt[9]                          ; \fsm:busy_cnt[11]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.683      ;
; 0.531 ; \fsm:busy_cnt[25]                         ; \fsm:busy_cnt[27]                         ; clk_50Mhz    ; clk_50Mhz   ; 0.000        ; 0.000      ; 0.683      ;
+-------+-------------------------------------------+-------------------------------------------+--------------+-------------+--------------+------------+------------+


+-------------------------------------------------------------------------------------------------------------------------------+
; Fast Model Minimum Pulse Width: 'clk_50Mhz'                                                                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock     ; Clock Edge ; Target                                   ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+
; -1.380 ; 1.000        ; 2.380          ; Port Rate        ; clk_50Mhz ; Rise       ; clk_50Mhz                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[0]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[10]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[11]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[12]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[12]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[13]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[13]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[14]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[14]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[15]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[15]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[16]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[16]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[17]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[17]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[18]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[18]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[19]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[19]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[1]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[20]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[20]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[21]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[21]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[22]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[22]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[23]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[23]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[24]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[24]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[25]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[25]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[26]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[26]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[27]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[27]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[28]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[28]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[29]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[29]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[2]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[30]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[30]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[31]                        ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[31]                        ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[3]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[4]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[5]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[6]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[7]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[8]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; \fsm:busy_cnt[9]                         ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; busy_prev                                ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; busy_prev                                ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_data_wr[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_data_wr[2]                           ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_ena                                  ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_ena                                  ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|addr_rw[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|addr_rw[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[0]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[1]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|bit_cnt[2]    ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|busy          ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[0]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[1]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[2]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[3]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[4]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[5]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|count[6]      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|data_clk      ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|data_clk      ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|data_clk_prev ;
; -0.500 ; 0.500        ; 1.000          ; Low Pulse Width  ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|data_clk_prev ;
; -0.500 ; 0.500        ; 1.000          ; High Pulse Width ; clk_50Mhz ; Rise       ; i2c_master:i2c_master_inst|data_tx[2]    ;
+--------+--------------+----------------+------------------+-----------+------------+------------------------------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; 2.043 ; 2.043 ; Rise       ; clk_50Mhz       ;
; reset     ; clk_50Mhz  ; 0.556 ; 0.556 ; Rise       ; clk_50Mhz       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; -1.923 ; -1.923 ; Rise       ; clk_50Mhz       ;
; reset     ; clk_50Mhz  ; 0.067  ; 0.067  ; Rise       ; clk_50Mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; 3.849 ; 3.849 ; Rise       ; clk_50Mhz       ;
; i2c_sda   ; clk_50Mhz  ; 4.050 ; 4.050 ; Rise       ; clk_50Mhz       ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; 3.635 ; 3.635 ; Rise       ; clk_50Mhz       ;
; i2c_sda   ; clk_50Mhz  ; 3.849 ; 3.849 ; Rise       ; clk_50Mhz       ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+----------+-------+----------+---------+---------------------+
; Clock            ; Setup    ; Hold  ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+----------+-------+----------+---------+---------------------+
; Worst-case Slack ; -5.867   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
;  clk_50Mhz       ; -5.867   ; 0.215 ; N/A      ; N/A     ; -1.380              ;
; Design-wide TNS  ; -149.265 ; 0.0   ; 0.0      ; 0.0     ; -65.38              ;
;  clk_50Mhz       ; -149.265 ; 0.000 ; N/A      ; N/A     ; -65.380             ;
+------------------+----------+-------+----------+---------+---------------------+


+-----------------------------------------------------------------------+
; Setup Times                                                           ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; 3.718 ; 3.718 ; Rise       ; clk_50Mhz       ;
; reset     ; clk_50Mhz  ; 1.614 ; 1.614 ; Rise       ; clk_50Mhz       ;
+-----------+------------+-------+-------+------------+-----------------+


+-------------------------------------------------------------------------+
; Hold Times                                                              ;
+-----------+------------+--------+--------+------------+-----------------+
; Data Port ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+-----------+------------+--------+--------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; -1.923 ; -1.923 ; Rise       ; clk_50Mhz       ;
; reset     ; clk_50Mhz  ; 0.067  ; 0.067  ; Rise       ; clk_50Mhz       ;
+-----------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; 6.986 ; 6.986 ; Rise       ; clk_50Mhz       ;
; i2c_sda   ; clk_50Mhz  ; 7.458 ; 7.458 ; Rise       ; clk_50Mhz       ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; i2c_scl   ; clk_50Mhz  ; 3.635 ; 3.635 ; Rise       ; clk_50Mhz       ;
; i2c_sda   ; clk_50Mhz  ; 3.849 ; 3.849 ; Rise       ; clk_50Mhz       ;
+-----------+------------+-------+-------+------------+-----------------+


+--------------------------------------------------------------------+
; Setup Transfers                                                    ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 7869     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+--------------------------------------------------------------------+
; Hold Transfers                                                     ;
+------------+-----------+----------+----------+----------+----------+
; From Clock ; To Clock  ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+-----------+----------+----------+----------+----------+
; clk_50Mhz  ; clk_50Mhz ; 7869     ; 0        ; 0        ; 0        ;
+------------+-----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 2     ; 2    ;
; Unconstrained Input Port Paths  ; 29    ; 29   ;
; Unconstrained Output Ports      ; 2     ; 2    ;
; Unconstrained Output Port Paths ; 6     ; 6    ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 32-bit TimeQuest Timing Analyzer
    Info: Version 13.0.1 Build 232 06/12/2013 Service Pack 1 SJ Web Edition
    Info: Processing started: Sun Apr 23 19:53:07 2023
Info: Command: quartus_sta CubeSat -c CubeSat
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21077): Low junction temperature is 0 degrees C
Info (21077): High junction temperature is 85 degrees C
Critical Warning (332012): Synopsys Design Constraints File file not found: 'CubeSat.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk_50Mhz clk_50Mhz
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -5.867
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -5.867      -149.265 clk_50Mhz 
Info (332146): Worst-case hold slack is 0.391
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.391         0.000 clk_50Mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 clk_50Mhz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info: Analyzing Fast Model
Critical Warning (332148): Timing requirements not met
Info (332146): Worst-case setup slack is -2.155
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -2.155       -36.287 clk_50Mhz 
Info (332146): Worst-case hold slack is 0.215
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):     0.215         0.000 clk_50Mhz 
Info (332140): No Recovery paths to report
Info (332140): No Removal paths to report
Info (332146): Worst-case minimum pulse width slack is -1.380
    Info (332119):     Slack End Point TNS Clock 
    Info (332119): ========= ============= =====================
    Info (332119):    -1.380       -65.380 clk_50Mhz 
Info (332001): The selected device family is not supported by the report_metastability command.
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 32-bit TimeQuest Timing Analyzer was successful. 0 errors, 4 warnings
    Info: Peak virtual memory: 320 megabytes
    Info: Processing ended: Sun Apr 23 19:53:08 2023
    Info: Elapsed time: 00:00:01
    Info: Total CPU time (on all processors): 00:00:01


