TimeQuest Timing Analyzer report for datapath
Wed May 10 01:35:28 2023
Quartus II 64-Bit Version 13.1.0 Build 162 10/23/2013 SJ Web Edition


---------------------
; Table of Contents ;
---------------------
  1. Legal Notice
  2. TimeQuest Timing Analyzer Summary
  3. Parallel Compilation
  4. Clocks
  5. Slow 1200mV 85C Model Fmax Summary
  6. Timing Closure Recommendations
  7. Slow 1200mV 85C Model Setup Summary
  8. Slow 1200mV 85C Model Hold Summary
  9. Slow 1200mV 85C Model Recovery Summary
 10. Slow 1200mV 85C Model Removal Summary
 11. Slow 1200mV 85C Model Minimum Pulse Width Summary
 12. Slow 1200mV 85C Model Setup: 'clk'
 13. Slow 1200mV 85C Model Hold: 'clk'
 14. Slow 1200mV 85C Model Recovery: 'clk'
 15. Slow 1200mV 85C Model Removal: 'clk'
 16. Slow 1200mV 85C Model Minimum Pulse Width: 'clk'
 17. Slow 1200mV 85C Model Minimum Pulse Width: 'rstN'
 18. Setup Times
 19. Hold Times
 20. Clock to Output Times
 21. Minimum Clock to Output Times
 22. Propagation Delay
 23. Minimum Propagation Delay
 24. Slow 1200mV 85C Model Metastability Report
 25. Slow 1200mV 0C Model Fmax Summary
 26. Slow 1200mV 0C Model Setup Summary
 27. Slow 1200mV 0C Model Hold Summary
 28. Slow 1200mV 0C Model Recovery Summary
 29. Slow 1200mV 0C Model Removal Summary
 30. Slow 1200mV 0C Model Minimum Pulse Width Summary
 31. Slow 1200mV 0C Model Setup: 'clk'
 32. Slow 1200mV 0C Model Hold: 'clk'
 33. Slow 1200mV 0C Model Recovery: 'clk'
 34. Slow 1200mV 0C Model Removal: 'clk'
 35. Slow 1200mV 0C Model Minimum Pulse Width: 'clk'
 36. Slow 1200mV 0C Model Minimum Pulse Width: 'rstN'
 37. Setup Times
 38. Hold Times
 39. Clock to Output Times
 40. Minimum Clock to Output Times
 41. Propagation Delay
 42. Minimum Propagation Delay
 43. Slow 1200mV 0C Model Metastability Report
 44. Fast 1200mV 0C Model Setup Summary
 45. Fast 1200mV 0C Model Hold Summary
 46. Fast 1200mV 0C Model Recovery Summary
 47. Fast 1200mV 0C Model Removal Summary
 48. Fast 1200mV 0C Model Minimum Pulse Width Summary
 49. Fast 1200mV 0C Model Setup: 'clk'
 50. Fast 1200mV 0C Model Hold: 'clk'
 51. Fast 1200mV 0C Model Recovery: 'clk'
 52. Fast 1200mV 0C Model Removal: 'clk'
 53. Fast 1200mV 0C Model Minimum Pulse Width: 'clk'
 54. Fast 1200mV 0C Model Minimum Pulse Width: 'rstN'
 55. Setup Times
 56. Hold Times
 57. Clock to Output Times
 58. Minimum Clock to Output Times
 59. Propagation Delay
 60. Minimum Propagation Delay
 61. Fast 1200mV 0C Model Metastability Report
 62. Multicorner Timing Analysis Summary
 63. Setup Times
 64. Hold Times
 65. Clock to Output Times
 66. Minimum Clock to Output Times
 67. Propagation Delay
 68. Minimum Propagation Delay
 69. Board Trace Model Assignments
 70. Input Transition Times
 71. Signal Integrity Metrics (Slow 1200mv 0c Model)
 72. Signal Integrity Metrics (Slow 1200mv 85c Model)
 73. Signal Integrity Metrics (Fast 1200mv 0c Model)
 74. Setup Transfers
 75. Hold Transfers
 76. Recovery Transfers
 77. Removal Transfers
 78. Report TCCS
 79. Report RSKM
 80. Unconstrained Paths
 81. TimeQuest Timing Analyzer Messages



----------------
; Legal Notice ;
----------------
Copyright (C) 1991-2013 Altera Corporation
Your use of Altera Corporation's design tools, logic functions 
and other software and tools, and its AMPP partner logic 
functions, and any output files from any of the foregoing 
(including device programming or simulation files), and any 
associated documentation or information are expressly subject 
to the terms and conditions of the Altera Program License 
Subscription Agreement, Altera MegaCore Function License 
Agreement, or other applicable license agreement, including, 
without limitation, that your use is for the sole purpose of 
programming logic devices manufactured by Altera and sold by 
Altera or its authorized distributors.  Please refer to the 
applicable agreement for further details.



+-------------------------------------------------------------------------+
; TimeQuest Timing Analyzer Summary                                       ;
+--------------------+----------------------------------------------------+
; Quartus II Version ; Version 13.1.0 Build 162 10/23/2013 SJ Web Edition ;
; Revision Name      ; datapath                                           ;
; Device Family      ; Cyclone IV GX                                      ;
; Device Name        ; EP4CGX15BF14C6                                     ;
; Timing Models      ; Final                                              ;
; Delay Model        ; Combined                                           ;
; Rise/Fall Delays   ; Enabled                                            ;
+--------------------+----------------------------------------------------+


Parallel compilation was disabled, but you have multiple processors available. Enable parallel compilation to reduce compilation time.
+-------------------------------------+
; Parallel Compilation                ;
+----------------------------+--------+
; Processors                 ; Number ;
+----------------------------+--------+
; Number detected on machine ; 8      ;
; Maximum allowed            ; 1      ;
+----------------------------+--------+


+----------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Clocks                                                                                                                                                                           ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; Clock Name ; Type ; Period ; Frequency  ; Rise  ; Fall  ; Duty Cycle ; Divide by ; Multiply by ; Phase ; Offset ; Edge List ; Edge Shift ; Inverted ; Master ; Source ; Targets  ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+
; clk        ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { clk }  ;
; rstN       ; Base ; 1.000  ; 1000.0 MHz ; 0.000 ; 0.500 ;            ;           ;             ;       ;        ;           ;            ;          ;        ;        ; { rstN } ;
+------------+------+--------+------------+-------+-------+------------+-----------+-------------+-------+--------+-----------+------------+----------+--------+--------+----------+


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Fmax Summary                                                                        ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 476.64 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


----------------------------------
; Timing Closure Recommendations ;
----------------------------------
HTML report is unavailable in plain text report export.


+-------------------------------------+
; Slow 1200mV 85C Model Setup Summary ;
+-------+--------+--------------------+
; Clock ; Slack  ; End Point TNS      ;
+-------+--------+--------------------+
; clk   ; -3.115 ; -22.278            ;
+-------+--------+--------------------+


+------------------------------------+
; Slow 1200mV 85C Model Hold Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -0.184 ; -0.494            ;
+-------+--------+-------------------+


+----------------------------------------+
; Slow 1200mV 85C Model Recovery Summary ;
+-------+-------+------------------------+
; Clock ; Slack ; End Point TNS          ;
+-------+-------+------------------------+
; clk   ; 0.039 ; 0.000                  ;
+-------+-------+------------------------+


+---------------------------------------+
; Slow 1200mV 85C Model Removal Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.097 ; -1.148               ;
+-------+--------+----------------------+


+---------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width Summary ;
+-------+--------+----------------------------------+
; Clock ; Slack  ; End Point TNS                    ;
+-------+--------+----------------------------------+
; clk   ; -3.000 ; -15.000                          ;
; rstN  ; -3.000 ; -3.000                           ;
+-------+--------+----------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Setup: 'clk'                                                                                     ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -3.115 ; A[0]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 4.066      ;
; -3.109 ; A[0]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 4.060      ;
; -2.969 ; A[2]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 3.920      ;
; -2.963 ; A[2]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 3.914      ;
; -2.926 ; A[1]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.025     ; 3.876      ;
; -2.920 ; A[1]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.025     ; 3.870      ;
; -2.785 ; A[0]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 3.736      ;
; -2.779 ; A[0]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 3.730      ;
; -2.760 ; A[3]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.026     ; 3.709      ;
; -2.754 ; A[3]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.026     ; 3.703      ;
; -2.750 ; A[1]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.025     ; 3.700      ;
; -2.744 ; A[1]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.025     ; 3.694      ;
; -2.639 ; A[2]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 3.590      ;
; -2.633 ; A[2]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 3.584      ;
; -2.446 ; A[0]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 3.397      ;
; -2.368 ; A[0]               ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 3.319      ;
; -2.318 ; A[3]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.026     ; 3.267      ;
; -2.250 ; A[1]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.025     ; 3.200      ;
; -2.139 ; A[2]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 3.090      ;
; -1.964 ; A[3]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.026     ; 2.913      ;
; -1.864 ; A[0]               ; acc[1]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 2.815      ;
; -1.814 ; A[1]               ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; -0.025     ; 2.764      ;
; -1.469 ; A[2]               ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 2.420      ;
; -1.459 ; A[3]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.026     ; 2.408      ;
; -1.324 ; A[1]               ; acc[1]~reg0        ; rstN         ; clk         ; 1.000        ; -0.025     ; 2.274      ;
; -1.098 ; B[2]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 2.028      ;
; -0.952 ; B[2]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 1.882      ;
; -0.942 ; B[2]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 1.872      ;
; -0.921 ; B[3]~13            ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.028     ; 1.868      ;
; -0.835 ; acc[2]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.765      ;
; -0.824 ; acc[0]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.754      ;
; -0.820 ; A[0]               ; acc[0]~reg0        ; rstN         ; clk         ; 1.000        ; -0.024     ; 1.771      ;
; -0.818 ; acc[1]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.748      ;
; -0.812 ; acc[1]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.742      ;
; -0.806 ; B[1]~5             ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.028     ; 1.753      ;
; -0.803 ; B[3]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 1.733      ;
; -0.797 ; B[1]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 1.727      ;
; -0.766 ; B[3]~13            ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.028     ; 1.713      ;
; -0.765 ; B[3]~13            ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.028     ; 1.712      ;
; -0.735 ; acc[0]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.665      ;
; -0.733 ; acc[2]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.663      ;
; -0.719 ; acc[2]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.649      ;
; -0.719 ; acc[4]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.649      ;
; -0.708 ; acc[0]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.638      ;
; -0.702 ; acc[1]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.632      ;
; -0.698 ; acc[3]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.628      ;
; -0.696 ; acc[1]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.626      ;
; -0.692 ; acc[5]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.622      ;
; -0.692 ; acc[3]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.622      ;
; -0.686 ; acc[5]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.616      ;
; -0.648 ; B[3]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 1.578      ;
; -0.647 ; B[3]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.065     ; 1.577      ;
; -0.619 ; acc[0]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.549      ;
; -0.617 ; acc[4]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.547      ;
; -0.617 ; acc[2]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.547      ;
; -0.603 ; acc[2]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.533      ;
; -0.603 ; acc[4]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.533      ;
; -0.592 ; acc[0]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.522      ;
; -0.586 ; acc[1]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.516      ;
; -0.582 ; acc[3]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.512      ;
; -0.580 ; acc[1]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.510      ;
; -0.576 ; acc[3]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.506      ;
; -0.559 ; B[2]~9             ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.025     ; 1.509      ;
; -0.503 ; acc[0]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.433      ;
; -0.476 ; acc[0]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.406      ;
; -0.475 ; acc[6]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.405      ;
; -0.402 ; B[2]~9             ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.025     ; 1.352      ;
; -0.392 ; B[2]~9             ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.025     ; 1.342      ;
; -0.212 ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.259      ; 2.946      ;
; -0.181 ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.259      ; 2.915      ;
; -0.172 ; acc[5]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.102      ;
; -0.169 ; acc[4]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.099      ;
; -0.169 ; acc[2]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.099      ;
; -0.071 ; acc[0]~reg0        ; acc[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 1.001      ;
; -0.066 ; acc[1]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 0.996      ;
; -0.066 ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.259      ; 2.800      ;
; -0.063 ; acc[7]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 0.993      ;
; -0.062 ; acc[3]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 0.992      ;
; -0.050 ; acc[6]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.065     ; 0.980      ;
; 0.098  ; B[0]~1             ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.012     ; 0.865      ;
; 0.234  ; B[1]~5             ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.028     ; 0.713      ;
; 0.250  ; B[3]~13            ; B[3]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.028     ; 0.697      ;
; 0.465  ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.259      ; 2.769      ;
; 0.500  ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.259      ; 2.734      ;
; 0.615  ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.259      ; 2.619      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Hold: 'clk'                                                                                      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.184 ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.350      ; 2.363      ;
; -0.183 ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.350      ; 2.364      ;
; -0.127 ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.350      ; 2.420      ;
; 0.217  ; B[2]~9             ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.137      ; 0.551      ;
; 0.221  ; B[1]~5             ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.134      ; 0.552      ;
; 0.324  ; B[3]~13            ; B[3]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.134      ; 0.655      ;
; 0.355  ; B[0]~1             ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.149      ; 0.701      ;
; 0.492  ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.350      ; 2.539      ;
; 0.493  ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.350      ; 2.540      ;
; 0.558  ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.350      ; 2.605      ;
; 0.572  ; acc[6]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.794      ;
; 0.574  ; acc[7]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.796      ;
; 0.574  ; acc[3]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.796      ;
; 0.575  ; acc[1]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.797      ;
; 0.584  ; acc[0]~reg0        ; acc[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.806      ;
; 0.689  ; acc[5]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.911      ;
; 0.696  ; acc[4]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.918      ;
; 0.696  ; acc[2]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 0.918      ;
; 0.847  ; acc[1]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.069      ;
; 0.848  ; acc[3]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.070      ;
; 0.861  ; acc[6]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.083      ;
; 0.862  ; acc[0]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.084      ;
; 0.864  ; acc[0]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.086      ;
; 0.886  ; B[2]~9             ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.137      ; 1.220      ;
; 0.957  ; acc[1]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.179      ;
; 0.958  ; acc[3]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.180      ;
; 0.959  ; acc[1]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.181      ;
; 0.960  ; acc[3]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.182      ;
; 0.961  ; acc[5]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.183      ;
; 0.974  ; acc[0]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.196      ;
; 0.976  ; acc[0]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.198      ;
; 0.985  ; acc[2]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.207      ;
; 0.985  ; acc[4]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.207      ;
; 0.987  ; acc[2]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.209      ;
; 0.987  ; acc[4]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.209      ;
; 1.034  ; B[2]~9             ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.137      ; 1.368      ;
; 1.069  ; acc[1]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.291      ;
; 1.070  ; acc[3]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.292      ;
; 1.071  ; acc[1]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.293      ;
; 1.071  ; acc[5]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.293      ;
; 1.086  ; acc[0]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.308      ;
; 1.088  ; acc[0]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.310      ;
; 1.097  ; acc[2]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.319      ;
; 1.097  ; acc[4]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.319      ;
; 1.099  ; acc[2]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.321      ;
; 1.179  ; B[1]~5             ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.134      ; 1.510      ;
; 1.181  ; acc[1]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.403      ;
; 1.198  ; acc[0]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.420      ;
; 1.209  ; acc[2]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.065      ; 1.431      ;
; 1.212  ; B[3]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.065      ; 1.434      ;
; 1.213  ; B[3]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.065      ; 1.435      ;
; 1.221  ; B[3]~13            ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.134      ; 1.552      ;
; 1.223  ; B[3]~13            ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.134      ; 1.554      ;
; 1.248  ; A[0]               ; acc[0]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 1.583      ;
; 1.265  ; B[3]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.065      ; 1.487      ;
; 1.274  ; B[3]~13            ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.134      ; 1.605      ;
; 1.300  ; B[1]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.065      ; 1.522      ;
; 1.425  ; B[2]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.065      ; 1.647      ;
; 1.432  ; B[2]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.065      ; 1.654      ;
; 1.493  ; A[1]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 1.827      ;
; 1.513  ; A[0]               ; acc[1]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 1.848      ;
; 1.524  ; A[0]               ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 1.859      ;
; 1.593  ; B[2]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.065      ; 1.815      ;
; 1.625  ; A[0]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 1.960      ;
; 1.630  ; A[1]               ; acc[1]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 1.964      ;
; 1.636  ; A[0]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 1.971      ;
; 1.720  ; A[3]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 2.054      ;
; 1.737  ; A[0]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 2.072      ;
; 1.743  ; A[1]               ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 2.077      ;
; 1.745  ; A[1]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 2.079      ;
; 1.748  ; A[0]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 2.083      ;
; 1.751  ; A[2]               ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 2.086      ;
; 1.766  ; A[1]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 2.100      ;
; 1.767  ; A[3]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 2.101      ;
; 1.787  ; A[1]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 2.121      ;
; 1.849  ; A[0]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 2.184      ;
; 1.855  ; A[1]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 2.189      ;
; 1.855  ; A[2]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 2.190      ;
; 1.885  ; A[3]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 2.219      ;
; 1.902  ; A[2]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 2.237      ;
; 1.927  ; A[3]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 2.261      ;
; 1.940  ; A[3]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.137      ; 2.274      ;
; 2.031  ; A[2]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 2.366      ;
; 2.035  ; A[2]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 2.370      ;
; 2.150  ; A[2]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.138      ; 2.485      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Recovery: 'clk'                                                                        ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.039 ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; 0.500        ; 2.265      ; 2.701      ;
; 0.039 ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; 0.500        ; 2.265      ; 2.701      ;
; 0.039 ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; 0.500        ; 2.265      ; 2.701      ;
; 0.039 ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; 0.500        ; 2.265      ; 2.701      ;
; 0.039 ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; 0.500        ; 2.265      ; 2.701      ;
; 0.039 ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; 0.500        ; 2.265      ; 2.701      ;
; 0.039 ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; 0.500        ; 2.265      ; 2.701      ;
; 0.039 ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; 0.500        ; 2.265      ; 2.701      ;
; 0.045 ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.259      ; 2.689      ;
; 0.045 ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.259      ; 2.689      ;
; 0.045 ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.259      ; 2.689      ;
; 0.045 ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.259      ; 2.689      ;
; 0.653 ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; 1.000        ; 2.265      ; 2.587      ;
; 0.653 ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; 1.000        ; 2.265      ; 2.587      ;
; 0.653 ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; 2.265      ; 2.587      ;
; 0.653 ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; 2.265      ; 2.587      ;
; 0.653 ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; 2.265      ; 2.587      ;
; 0.653 ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; 2.265      ; 2.587      ;
; 0.653 ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; 2.265      ; 2.587      ;
; 0.653 ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; 2.265      ; 2.587      ;
; 0.655 ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.259      ; 2.579      ;
; 0.655 ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.259      ; 2.579      ;
; 0.655 ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.259      ; 2.579      ;
; 0.655 ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.259      ; 2.579      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Removal: 'clk'                                                                          ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.097 ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.350      ; 2.450      ;
; -0.097 ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.350      ; 2.450      ;
; -0.097 ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.350      ; 2.450      ;
; -0.097 ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.350      ; 2.450      ;
; -0.095 ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; 0.000        ; 2.356      ; 2.458      ;
; -0.095 ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; 0.000        ; 2.356      ; 2.458      ;
; -0.095 ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 2.356      ; 2.458      ;
; -0.095 ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 2.356      ; 2.458      ;
; -0.095 ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 2.356      ; 2.458      ;
; -0.095 ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 2.356      ; 2.458      ;
; -0.095 ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 2.356      ; 2.458      ;
; -0.095 ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 2.356      ; 2.458      ;
; 0.521  ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.350      ; 2.568      ;
; 0.521  ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.350      ; 2.568      ;
; 0.521  ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.350      ; 2.568      ;
; 0.521  ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.350      ; 2.568      ;
; 0.527  ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; -0.500       ; 2.356      ; 2.580      ;
; 0.527  ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; -0.500       ; 2.356      ; 2.580      ;
; 0.527  ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; -0.500       ; 2.356      ; 2.580      ;
; 0.527  ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; -0.500       ; 2.356      ; 2.580      ;
; 0.527  ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; -0.500       ; 2.356      ; 2.580      ;
; 0.527  ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; -0.500       ; 2.356      ; 2.580      ;
; 0.527  ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; -0.500       ; 2.356      ; 2.580      ;
; 0.527  ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; -0.500       ; 2.356      ; 2.580      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'clk'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[0]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[1]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[2]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[3]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[7]~reg0               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[0]~reg0               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[1]~reg0               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[2]~reg0               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[3]~reg0               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[4]~reg0               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[5]~reg0               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[6]~reg0               ;
; 0.210  ; 0.394        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[7]~reg0               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[0]~reg0_emulated        ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[1]~reg0_emulated        ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[2]~reg0_emulated        ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[3]~reg0_emulated        ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[0]~reg0|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[1]~reg0|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[2]~reg0|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[3]~reg0|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[4]~reg0|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[5]~reg0|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[6]~reg0|clk           ;
; 0.370  ; 0.370        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[7]~reg0|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[0]~reg0_emulated|clk    ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[1]~reg0_emulated|clk    ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[2]~reg0_emulated|clk    ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[3]~reg0_emulated|clk    ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[0]~reg0_emulated        ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[1]~reg0_emulated        ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[2]~reg0_emulated        ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[3]~reg0_emulated        ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[0]~reg0               ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[1]~reg0               ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[2]~reg0               ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[3]~reg0               ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[4]~reg0               ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[5]~reg0               ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[6]~reg0               ;
; 0.389  ; 0.605        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[7]~reg0               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[0]~reg0_emulated|clk    ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[1]~reg0_emulated|clk    ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[2]~reg0_emulated|clk    ;
; 0.623  ; 0.623        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[3]~reg0_emulated|clk    ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[0]~reg0|clk           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[1]~reg0|clk           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[2]~reg0|clk           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[3]~reg0|clk           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[4]~reg0|clk           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[5]~reg0|clk           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[6]~reg0|clk           ;
; 0.627  ; 0.627        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[7]~reg0|clk           ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 85C Model Minimum Pulse Width: 'rstN'                                                           ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rstN  ; Rise       ; rstN                       ;
; 0.326  ; 0.326        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~input|o               ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~inputclkctrl|inclk[0] ;
; 0.337  ; 0.337        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~inputclkctrl|outclk   ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[0]                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[2]                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[3]                       ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[3]~13                    ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[1]                       ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[1]~5                     ;
; 0.347  ; 0.347        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[2]~9                     ;
; 0.351  ; 0.351        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[0]~1                     ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[0]|datad                 ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[2]|datad                 ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[3]|datad                 ;
; 0.355  ; 0.355        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[3]~13|datad              ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[1]|datad                 ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[1]~5|datad               ;
; 0.356  ; 0.356        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[2]~9|datad               ;
; 0.360  ; 0.360        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[0]~1|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~input|i               ;
; 0.638  ; 0.638        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[0]~1|datad               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[0]|datad                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[1]|datad                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[2]|datad                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[3]|datad                 ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[1]~5|datad               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[2]~9|datad               ;
; 0.643  ; 0.643        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[3]~13|datad              ;
; 0.647  ; 0.647        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[0]~1                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[0]                       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[1]                       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[2]                       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[3]                       ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[1]~5                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[2]~9                     ;
; 0.652  ; 0.652        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[3]~13                    ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~inputclkctrl|inclk[0] ;
; 0.662  ; 0.662        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~inputclkctrl|outclk   ;
; 0.674  ; 0.674        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; A_shift_amount[*]  ; clk        ; 5.889 ; 6.314 ; Rise       ; clk             ;
;  A_shift_amount[0] ; clk        ; 5.195 ; 5.601 ; Rise       ; clk             ;
;  A_shift_amount[1] ; clk        ; 5.889 ; 6.314 ; Rise       ; clk             ;
;  A_shift_amount[2] ; clk        ; 5.588 ; 5.992 ; Rise       ; clk             ;
; B_in[*]            ; clk        ; 2.937 ; 3.462 ; Rise       ; clk             ;
;  B_in[1]           ; clk        ; 1.269 ; 1.445 ; Rise       ; clk             ;
;  B_in[2]           ; clk        ; 1.559 ; 1.706 ; Rise       ; clk             ;
;  B_in[3]           ; clk        ; 2.937 ; 3.462 ; Rise       ; clk             ;
; B_shift_amount[*]  ; clk        ; 2.720 ; 3.155 ; Rise       ; clk             ;
;  B_shift_amount[0] ; clk        ; 2.534 ; 2.940 ; Rise       ; clk             ;
;  B_shift_amount[1] ; clk        ; 2.624 ; 3.070 ; Rise       ; clk             ;
;  B_shift_amount[2] ; clk        ; 2.720 ; 3.155 ; Rise       ; clk             ;
; op                 ; clk        ; 4.534 ; 5.047 ; Rise       ; clk             ;
; rstN               ; clk        ; 0.495 ; 0.672 ; Rise       ; clk             ;
; A_in[*]            ; rstN       ; 2.942 ; 3.406 ; Rise       ; rstN            ;
;  A_in[0]           ; rstN       ; 2.652 ; 3.096 ; Rise       ; rstN            ;
;  A_in[1]           ; rstN       ; 2.942 ; 3.406 ; Rise       ; rstN            ;
;  A_in[2]           ; rstN       ; 2.778 ; 3.241 ; Rise       ; rstN            ;
;  A_in[3]           ; rstN       ; 2.543 ; 2.979 ; Rise       ; rstN            ;
; B_in[*]            ; rstN       ; 2.861 ; 3.300 ; Rise       ; rstN            ;
;  B_in[0]           ; rstN       ; 2.861 ; 3.300 ; Rise       ; rstN            ;
;  B_in[1]           ; rstN       ; 0.929 ; 1.072 ; Rise       ; rstN            ;
;  B_in[2]           ; rstN       ; 1.009 ; 1.140 ; Rise       ; rstN            ;
;  B_in[3]           ; rstN       ; 2.653 ; 3.083 ; Rise       ; rstN            ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; A_shift_amount[*]  ; clk        ; -2.054 ; -2.473 ; Rise       ; clk             ;
;  A_shift_amount[0] ; clk        ; -2.054 ; -2.473 ; Rise       ; clk             ;
;  A_shift_amount[1] ; clk        ; -2.766 ; -3.209 ; Rise       ; clk             ;
;  A_shift_amount[2] ; clk        ; -2.189 ; -2.626 ; Rise       ; clk             ;
; B_in[*]            ; clk        ; -0.785 ; -0.922 ; Rise       ; clk             ;
;  B_in[1]           ; clk        ; -0.785 ; -0.922 ; Rise       ; clk             ;
;  B_in[2]           ; clk        ; -0.910 ; -1.067 ; Rise       ; clk             ;
;  B_in[3]           ; clk        ; -2.371 ; -2.777 ; Rise       ; clk             ;
; B_shift_amount[*]  ; clk        ; -1.367 ; -1.803 ; Rise       ; clk             ;
;  B_shift_amount[0] ; clk        ; -1.812 ; -2.196 ; Rise       ; clk             ;
;  B_shift_amount[1] ; clk        ; -1.367 ; -1.803 ; Rise       ; clk             ;
;  B_shift_amount[2] ; clk        ; -1.543 ; -1.971 ; Rise       ; clk             ;
; op                 ; clk        ; -2.364 ; -2.727 ; Rise       ; clk             ;
; rstN               ; clk        ; 0.144  ; -0.032 ; Rise       ; clk             ;
; A_in[*]            ; rstN       ; -1.678 ; -2.077 ; Rise       ; rstN            ;
;  A_in[0]           ; rstN       ; -1.776 ; -2.186 ; Rise       ; rstN            ;
;  A_in[1]           ; rstN       ; -1.946 ; -2.372 ; Rise       ; rstN            ;
;  A_in[2]           ; rstN       ; -1.798 ; -2.221 ; Rise       ; rstN            ;
;  A_in[3]           ; rstN       ; -1.678 ; -2.077 ; Rise       ; rstN            ;
; B_in[*]            ; rstN       ; -0.052 ; -0.170 ; Rise       ; rstN            ;
;  B_in[0]           ; rstN       ; -1.904 ; -2.311 ; Rise       ; rstN            ;
;  B_in[1]           ; rstN       ; -0.052 ; -0.170 ; Rise       ; rstN            ;
;  B_in[2]           ; rstN       ; -0.159 ; -0.291 ; Rise       ; rstN            ;
;  B_in[3]           ; rstN       ; -1.680 ; -2.080 ; Rise       ; rstN            ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B[*]      ; clk        ; 6.846 ; 6.747 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 6.846 ; 6.681 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 6.374 ; 6.224 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 6.286 ; 6.177 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 6.793 ; 6.747 ; Rise       ; clk             ;
; acc[*]    ; clk        ; 6.873 ; 6.845 ; Rise       ; clk             ;
;  acc[0]   ; clk        ; 5.693 ; 5.610 ; Rise       ; clk             ;
;  acc[1]   ; clk        ; 5.695 ; 5.612 ; Rise       ; clk             ;
;  acc[2]   ; clk        ; 5.727 ; 5.654 ; Rise       ; clk             ;
;  acc[3]   ; clk        ; 6.873 ; 6.845 ; Rise       ; clk             ;
;  acc[4]   ; clk        ; 5.742 ; 5.668 ; Rise       ; clk             ;
;  acc[5]   ; clk        ; 6.192 ; 6.108 ; Rise       ; clk             ;
;  acc[6]   ; clk        ; 6.187 ; 6.100 ; Rise       ; clk             ;
;  acc[7]   ; clk        ; 6.067 ; 5.979 ; Rise       ; clk             ;
; B[*]      ; rstN       ; 6.902 ; 6.819 ; Rise       ; rstN            ;
;  B[0]     ; rstN       ; 6.334 ; 6.195 ; Rise       ; rstN            ;
;  B[1]     ; rstN       ; 6.295 ; 6.187 ; Rise       ; rstN            ;
;  B[2]     ; rstN       ; 5.718 ; 5.581 ; Rise       ; rstN            ;
;  B[3]     ; rstN       ; 6.902 ; 6.819 ; Rise       ; rstN            ;
; B[*]      ; rstN       ; 5.566 ; 5.485 ; Fall       ; rstN            ;
;  B[0]     ; rstN       ; 5.053 ; 4.949 ; Fall       ; rstN            ;
;  B[1]     ; rstN       ; 5.173 ; 5.062 ; Fall       ; rstN            ;
;  B[2]     ; rstN       ; 4.843 ; 4.745 ; Fall       ; rstN            ;
;  B[3]     ; rstN       ; 5.566 ; 5.485 ; Fall       ; rstN            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B[*]      ; clk        ; 6.007 ; 5.867 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 6.517 ; 6.416 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 6.103 ; 5.963 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 6.007 ; 5.867 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 6.580 ; 6.513 ; Rise       ; clk             ;
; acc[*]    ; clk        ; 5.514 ; 5.429 ; Rise       ; clk             ;
;  acc[0]   ; clk        ; 5.514 ; 5.429 ; Rise       ; clk             ;
;  acc[1]   ; clk        ; 5.515 ; 5.431 ; Rise       ; clk             ;
;  acc[2]   ; clk        ; 5.548 ; 5.473 ; Rise       ; clk             ;
;  acc[3]   ; clk        ; 6.676 ; 6.648 ; Rise       ; clk             ;
;  acc[4]   ; clk        ; 5.562 ; 5.487 ; Rise       ; clk             ;
;  acc[5]   ; clk        ; 5.994 ; 5.909 ; Rise       ; clk             ;
;  acc[6]   ; clk        ; 5.990 ; 5.902 ; Rise       ; clk             ;
;  acc[7]   ; clk        ; 5.869 ; 5.781 ; Rise       ; clk             ;
; B[*]      ; rstN       ; 4.559 ; 4.430 ; Rise       ; rstN            ;
;  B[0]     ; rstN       ; 4.767 ; 4.633 ; Rise       ; rstN            ;
;  B[1]     ; rstN       ; 4.876 ; 4.734 ; Rise       ; rstN            ;
;  B[2]     ; rstN       ; 4.559 ; 4.430 ; Rise       ; rstN            ;
;  B[3]     ; rstN       ; 5.254 ; 5.183 ; Rise       ; rstN            ;
; B[*]      ; rstN       ; 4.559 ; 4.430 ; Fall       ; rstN            ;
;  B[0]     ; rstN       ; 4.767 ; 4.633 ; Fall       ; rstN            ;
;  B[1]     ; rstN       ; 4.876 ; 4.734 ; Fall       ; rstN            ;
;  B[2]     ; rstN       ; 4.559 ; 4.430 ; Fall       ; rstN            ;
;  B[3]     ; rstN       ; 5.254 ; 5.183 ; Fall       ; rstN            ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; B_in[0]    ; B[0]        ; 7.397 ;    ;    ; 7.677 ;
; B_in[1]    ; B[1]        ; 5.854 ;    ;    ; 5.866 ;
; B_in[2]    ; B[2]        ; 5.758 ;    ;    ; 5.779 ;
; B_in[3]    ; B[3]        ; 8.032 ;    ;    ; 8.400 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; B_in[0]    ; B[0]        ; 7.152 ;    ;    ; 7.422 ;
; B_in[1]    ; B[1]        ; 5.614 ;    ;    ; 5.608 ;
; B_in[2]    ; B[2]        ; 5.518 ;    ;    ; 5.528 ;
; B_in[3]    ; B[3]        ; 7.765 ;    ;    ; 8.104 ;
+------------+-------------+-------+----+----+-------+


----------------------------------------------
; Slow 1200mV 85C Model Metastability Report ;
----------------------------------------------
No synchronizer chains to report.


+-----------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Fmax Summary                                                                         ;
+------------+-----------------+------------+---------------------------------------------------------------+
; Fmax       ; Restricted Fmax ; Clock Name ; Note                                                          ;
+------------+-----------------+------------+---------------------------------------------------------------+
; 532.77 MHz ; 250.0 MHz       ; clk        ; limit due to minimum period restriction (max I/O toggle rate) ;
+------------+-----------------+------------+---------------------------------------------------------------+
This panel reports FMAX for every clock in the design, regardless of the user-specified clock periods.  FMAX is only computed for paths where the source and destination registers or ports are driven by the same clock.  Paths of different clocks, including generated clocks, are ignored.  For paths between a clock and its inversion, FMAX is computed as if the rising and falling edges are scaled along with FMAX, such that the duty cycle (in terms of a percentage) is maintained. Altera recommends that you always use clock constraints and other slack reports for sign-off analysis.


+------------------------------------+
; Slow 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -2.640 ; -18.504           ;
+-------+--------+-------------------+


+-----------------------------------+
; Slow 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.155 ; -0.410           ;
+-------+--------+------------------+


+---------------------------------------+
; Slow 1200mV 0C Model Recovery Summary ;
+-------+-------+-----------------------+
; Clock ; Slack ; End Point TNS         ;
+-------+-------+-----------------------+
; clk   ; 0.088 ; 0.000                 ;
+-------+-------+-----------------------+


+--------------------------------------+
; Slow 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.096 ; -1.128              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.000                         ;
; rstN  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Setup: 'clk'                                                                                      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -2.640 ; A[0]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 3.596      ;
; -2.622 ; A[0]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 3.578      ;
; -2.508 ; A[2]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 3.464      ;
; -2.490 ; A[2]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 3.446      ;
; -2.476 ; A[1]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 3.431      ;
; -2.458 ; A[1]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 3.413      ;
; -2.356 ; A[0]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 3.312      ;
; -2.338 ; A[0]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 3.294      ;
; -2.326 ; A[3]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 3.281      ;
; -2.325 ; A[1]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 3.280      ;
; -2.308 ; A[3]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 3.263      ;
; -2.307 ; A[1]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 3.262      ;
; -2.224 ; A[2]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 3.180      ;
; -2.206 ; A[2]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 3.162      ;
; -2.057 ; A[0]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 3.013      ;
; -1.980 ; A[0]               ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 2.936      ;
; -1.944 ; A[3]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 2.899      ;
; -1.900 ; A[1]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 2.855      ;
; -1.799 ; A[2]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 2.755      ;
; -1.673 ; A[3]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 2.628      ;
; -1.554 ; A[0]               ; acc[1]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 2.510      ;
; -1.533 ; A[1]               ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 2.488      ;
; -1.216 ; A[3]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 2.171      ;
; -1.194 ; A[2]               ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 2.150      ;
; -1.079 ; A[1]               ; acc[1]~reg0        ; rstN         ; clk         ; 1.000        ; -0.020     ; 2.034      ;
; -0.877 ; B[2]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 1.814      ;
; -0.740 ; B[2]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 1.677      ;
; -0.728 ; B[2]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 1.665      ;
; -0.725 ; B[3]~13            ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.025     ; 1.675      ;
; -0.636 ; acc[2]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.574      ;
; -0.617 ; acc[0]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.555      ;
; -0.612 ; B[1]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 1.549      ;
; -0.612 ; A[0]               ; acc[0]~reg0        ; rstN         ; clk         ; 1.000        ; -0.019     ; 1.568      ;
; -0.611 ; B[1]~5             ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.025     ; 1.561      ;
; -0.606 ; acc[1]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.544      ;
; -0.605 ; B[3]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 1.542      ;
; -0.592 ; B[3]~13            ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.025     ; 1.542      ;
; -0.590 ; B[3]~13            ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.025     ; 1.540      ;
; -0.588 ; acc[1]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.526      ;
; -0.540 ; acc[2]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.478      ;
; -0.536 ; acc[2]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.474      ;
; -0.536 ; acc[4]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.474      ;
; -0.535 ; acc[0]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.473      ;
; -0.517 ; acc[0]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.455      ;
; -0.506 ; acc[1]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.444      ;
; -0.503 ; acc[3]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.441      ;
; -0.499 ; acc[5]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.437      ;
; -0.488 ; acc[1]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.426      ;
; -0.485 ; acc[3]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.423      ;
; -0.481 ; acc[5]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.419      ;
; -0.470 ; B[3]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 1.407      ;
; -0.468 ; B[3]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.058     ; 1.405      ;
; -0.440 ; acc[4]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.378      ;
; -0.440 ; acc[2]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.378      ;
; -0.436 ; acc[2]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.374      ;
; -0.436 ; acc[4]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.374      ;
; -0.435 ; acc[0]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.373      ;
; -0.417 ; acc[0]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.355      ;
; -0.416 ; B[2]~9             ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.022     ; 1.369      ;
; -0.406 ; acc[1]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.344      ;
; -0.403 ; acc[3]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.341      ;
; -0.388 ; acc[1]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.326      ;
; -0.385 ; acc[3]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.323      ;
; -0.335 ; acc[0]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.273      ;
; -0.317 ; acc[0]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.255      ;
; -0.316 ; acc[6]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 1.254      ;
; -0.260 ; B[2]~9             ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.022     ; 1.213      ;
; -0.253 ; B[2]~9             ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.022     ; 1.206      ;
; -0.165 ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.043      ; 2.683      ;
; -0.137 ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.043      ; 2.655      ;
; -0.042 ; acc[5]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 0.980      ;
; -0.037 ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.043      ; 2.555      ;
; -0.036 ; acc[4]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 0.974      ;
; -0.036 ; acc[2]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 0.974      ;
; 0.051  ; acc[1]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 0.887      ;
; 0.052  ; acc[7]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 0.886      ;
; 0.052  ; acc[3]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 0.886      ;
; 0.053  ; acc[0]~reg0        ; acc[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 0.885      ;
; 0.069  ; acc[6]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.057     ; 0.869      ;
; 0.203  ; B[0]~1             ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.009     ; 0.763      ;
; 0.314  ; B[1]~5             ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.025     ; 0.636      ;
; 0.325  ; B[3]~13            ; B[3]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.025     ; 0.625      ;
; 0.488  ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.043      ; 2.530      ;
; 0.542  ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.043      ; 2.476      ;
; 0.645  ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.043      ; 2.373      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Hold: 'clk'                                                                                       ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.155 ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.124      ; 2.153      ;
; -0.154 ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.124      ; 2.154      ;
; -0.101 ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.124      ; 2.207      ;
; 0.192  ; B[2]~9             ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.123      ; 0.499      ;
; 0.196  ; B[1]~5             ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.120      ; 0.500      ;
; 0.296  ; B[3]~13            ; B[3]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.119      ; 0.599      ;
; 0.323  ; B[0]~1             ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.135      ; 0.642      ;
; 0.512  ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.124      ; 2.320      ;
; 0.513  ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.124      ; 2.321      ;
; 0.517  ; acc[6]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.718      ;
; 0.518  ; acc[7]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.518  ; acc[3]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.719      ;
; 0.520  ; acc[1]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.721      ;
; 0.530  ; acc[0]~reg0        ; acc[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.731      ;
; 0.572  ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.124      ; 2.380      ;
; 0.631  ; acc[5]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.832      ;
; 0.633  ; acc[4]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.834      ;
; 0.633  ; acc[2]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.834      ;
; 0.761  ; acc[3]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.962      ;
; 0.763  ; acc[1]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.964      ;
; 0.768  ; acc[6]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.969      ;
; 0.769  ; acc[0]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.970      ;
; 0.776  ; acc[0]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 0.977      ;
; 0.793  ; B[2]~9             ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.123      ; 1.100      ;
; 0.850  ; acc[3]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.051      ;
; 0.852  ; acc[1]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.053      ;
; 0.857  ; acc[3]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.058      ;
; 0.859  ; acc[1]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.060      ;
; 0.865  ; acc[0]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.066      ;
; 0.872  ; acc[0]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.073      ;
; 0.874  ; acc[5]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.075      ;
; 0.883  ; acc[4]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.084      ;
; 0.883  ; acc[2]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.084      ;
; 0.890  ; acc[4]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.091      ;
; 0.890  ; acc[2]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.091      ;
; 0.923  ; B[2]~9             ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.123      ; 1.230      ;
; 0.946  ; acc[3]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.147      ;
; 0.948  ; acc[1]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.149      ;
; 0.955  ; acc[5]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.156      ;
; 0.955  ; acc[1]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.156      ;
; 0.961  ; acc[0]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.162      ;
; 0.968  ; acc[0]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.169      ;
; 0.979  ; acc[4]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.180      ;
; 0.979  ; acc[2]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.180      ;
; 0.986  ; acc[2]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.187      ;
; 1.044  ; acc[1]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.245      ;
; 1.044  ; B[1]~5             ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.120      ; 1.348      ;
; 1.057  ; acc[0]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.258      ;
; 1.075  ; acc[2]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.057      ; 1.276      ;
; 1.083  ; B[3]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.058      ; 1.285      ;
; 1.084  ; B[3]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.058      ; 1.286      ;
; 1.103  ; A[0]               ; acc[0]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.411      ;
; 1.103  ; B[3]~13            ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.119      ; 1.406      ;
; 1.104  ; B[3]~13            ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.119      ; 1.407      ;
; 1.135  ; B[3]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.058      ; 1.337      ;
; 1.149  ; B[3]~13            ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.119      ; 1.452      ;
; 1.155  ; B[1]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.058      ; 1.357      ;
; 1.285  ; B[2]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.058      ; 1.487      ;
; 1.292  ; B[2]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.058      ; 1.494      ;
; 1.334  ; A[0]               ; acc[1]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.642      ;
; 1.359  ; A[1]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.667      ;
; 1.391  ; A[0]               ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.699      ;
; 1.422  ; B[2]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.058      ; 1.624      ;
; 1.430  ; A[0]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.738      ;
; 1.481  ; A[1]               ; acc[1]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.789      ;
; 1.487  ; A[0]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.795      ;
; 1.526  ; A[0]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.834      ;
; 1.556  ; A[1]               ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.864      ;
; 1.568  ; A[3]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.123      ; 1.875      ;
; 1.571  ; A[3]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.123      ; 1.878      ;
; 1.581  ; A[1]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.889      ;
; 1.583  ; A[0]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.891      ;
; 1.589  ; A[1]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.897      ;
; 1.600  ; A[2]               ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.908      ;
; 1.619  ; A[1]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.927      ;
; 1.622  ; A[0]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.930      ;
; 1.652  ; A[1]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 1.960      ;
; 1.678  ; A[3]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.123      ; 1.985      ;
; 1.695  ; A[2]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 2.003      ;
; 1.721  ; A[2]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 2.029      ;
; 1.721  ; A[3]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.123      ; 2.028      ;
; 1.762  ; A[3]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.123      ; 2.069      ;
; 1.831  ; A[2]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 2.139      ;
; 1.855  ; A[2]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 2.163      ;
; 1.949  ; A[2]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.124      ; 2.257      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+--------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Recovery: 'clk'                                                                         ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; 0.088 ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; 0.500        ; 2.048      ; 2.435      ;
; 0.088 ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; 0.500        ; 2.048      ; 2.435      ;
; 0.088 ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; 0.500        ; 2.048      ; 2.435      ;
; 0.088 ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; 0.500        ; 2.048      ; 2.435      ;
; 0.088 ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; 0.500        ; 2.048      ; 2.435      ;
; 0.088 ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; 0.500        ; 2.048      ; 2.435      ;
; 0.088 ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; 0.500        ; 2.048      ; 2.435      ;
; 0.088 ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; 0.500        ; 2.048      ; 2.435      ;
; 0.093 ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.043      ; 2.425      ;
; 0.093 ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.043      ; 2.425      ;
; 0.093 ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.043      ; 2.425      ;
; 0.093 ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 2.043      ; 2.425      ;
; 0.689 ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; 1.000        ; 2.048      ; 2.334      ;
; 0.689 ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; 1.000        ; 2.048      ; 2.334      ;
; 0.689 ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; 2.048      ; 2.334      ;
; 0.689 ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; 2.048      ; 2.334      ;
; 0.689 ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; 2.048      ; 2.334      ;
; 0.689 ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; 2.048      ; 2.334      ;
; 0.689 ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; 2.048      ; 2.334      ;
; 0.689 ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; 2.048      ; 2.334      ;
; 0.691 ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.043      ; 2.327      ;
; 0.691 ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.043      ; 2.327      ;
; 0.691 ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.043      ; 2.327      ;
; 0.691 ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 2.043      ; 2.327      ;
+-------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Removal: 'clk'                                                                           ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.096 ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.124      ; 2.212      ;
; -0.096 ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.124      ; 2.212      ;
; -0.096 ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.124      ; 2.212      ;
; -0.096 ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 2.124      ; 2.212      ;
; -0.093 ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; 0.000        ; 2.128      ; 2.219      ;
; -0.093 ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; 0.000        ; 2.128      ; 2.219      ;
; -0.093 ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 2.128      ; 2.219      ;
; -0.093 ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 2.128      ; 2.219      ;
; -0.093 ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 2.128      ; 2.219      ;
; -0.093 ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 2.128      ; 2.219      ;
; -0.093 ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 2.128      ; 2.219      ;
; -0.093 ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 2.128      ; 2.219      ;
; 0.512  ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.124      ; 2.320      ;
; 0.512  ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.124      ; 2.320      ;
; 0.512  ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.124      ; 2.320      ;
; 0.512  ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 2.124      ; 2.320      ;
; 0.518  ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; -0.500       ; 2.128      ; 2.330      ;
; 0.518  ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; -0.500       ; 2.128      ; 2.330      ;
; 0.518  ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; -0.500       ; 2.128      ; 2.330      ;
; 0.518  ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; -0.500       ; 2.128      ; 2.330      ;
; 0.518  ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; -0.500       ; 2.128      ; 2.330      ;
; 0.518  ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; -0.500       ; 2.128      ; 2.330      ;
; 0.518  ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; -0.500       ; 2.128      ; 2.330      ;
; 0.518  ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; -0.500       ; 2.128      ; 2.330      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[0]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[1]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[2]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[3]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[7]~reg0               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[0]~reg0               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[1]~reg0               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[2]~reg0               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[3]~reg0               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[4]~reg0               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[5]~reg0               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[6]~reg0               ;
; 0.214  ; 0.398        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[7]~reg0               ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[0]~reg0_emulated        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[1]~reg0_emulated        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[2]~reg0_emulated        ;
; 0.217  ; 0.401        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[3]~reg0_emulated        ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[0]~reg0|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[1]~reg0|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[2]~reg0|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[3]~reg0|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[4]~reg0|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[5]~reg0|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[6]~reg0|clk           ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[7]~reg0|clk           ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[0]~reg0_emulated|clk    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[1]~reg0_emulated|clk    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[2]~reg0_emulated|clk    ;
; 0.377  ; 0.377        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[3]~reg0_emulated|clk    ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[0]~reg0_emulated        ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[1]~reg0_emulated        ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[2]~reg0_emulated        ;
; 0.381  ; 0.597        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[3]~reg0_emulated        ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[0]~reg0               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[1]~reg0               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[2]~reg0               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[3]~reg0               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[4]~reg0               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[5]~reg0               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[6]~reg0               ;
; 0.385  ; 0.601        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[7]~reg0               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[0]~reg0_emulated|clk    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[1]~reg0_emulated|clk    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[2]~reg0_emulated|clk    ;
; 0.621  ; 0.621        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[3]~reg0_emulated|clk    ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[0]~reg0|clk           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[1]~reg0|clk           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[2]~reg0|clk           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[3]~reg0|clk           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[4]~reg0|clk           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[5]~reg0|clk           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[6]~reg0|clk           ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[7]~reg0|clk           ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Slow 1200mV 0C Model Minimum Pulse Width: 'rstN'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rstN  ; Rise       ; rstN                       ;
; 0.344  ; 0.344        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~input|o               ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~inputclkctrl|inclk[0] ;
; 0.346  ; 0.346        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~inputclkctrl|outclk   ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[0]                       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[1]                       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[2]                       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[3]                       ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[1]~5                     ;
; 0.363  ; 0.363        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[2]~9                     ;
; 0.364  ; 0.364        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[3]~13                    ;
; 0.366  ; 0.366        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[0]~1                     ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[0]|datad                 ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[1]|datad                 ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[2]|datad                 ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[3]|datad                 ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[1]~5|datad               ;
; 0.373  ; 0.373        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[2]~9|datad               ;
; 0.374  ; 0.374        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[3]~13|datad              ;
; 0.376  ; 0.376        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[0]~1|datad               ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~input|i               ;
; 0.622  ; 0.622        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[0]~1|datad               ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[1]~5|datad               ;
; 0.625  ; 0.625        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[2]~9|datad               ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[0]|datad                 ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[1]|datad                 ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[2]|datad                 ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[3]|datad                 ;
; 0.626  ; 0.626        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[3]~13|datad              ;
; 0.632  ; 0.632        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[0]~1                     ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[1]~5                     ;
; 0.635  ; 0.635        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[2]~9                     ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[0]                       ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[1]                       ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[2]                       ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[3]                       ;
; 0.636  ; 0.636        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[3]~13                    ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~inputclkctrl|inclk[0] ;
; 0.654  ; 0.654        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~inputclkctrl|outclk   ;
; 0.656  ; 0.656        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; A_shift_amount[*]  ; clk        ; 5.161 ; 5.474 ; Rise       ; clk             ;
;  A_shift_amount[0] ; clk        ; 4.520 ; 4.842 ; Rise       ; clk             ;
;  A_shift_amount[1] ; clk        ; 5.161 ; 5.474 ; Rise       ; clk             ;
;  A_shift_amount[2] ; clk        ; 4.890 ; 5.184 ; Rise       ; clk             ;
; B_in[*]            ; clk        ; 2.555 ; 2.965 ; Rise       ; clk             ;
;  B_in[1]           ; clk        ; 1.158 ; 1.330 ; Rise       ; clk             ;
;  B_in[2]           ; clk        ; 1.421 ; 1.569 ; Rise       ; clk             ;
;  B_in[3]           ; clk        ; 2.555 ; 2.965 ; Rise       ; clk             ;
; B_shift_amount[*]  ; clk        ; 2.359 ; 2.709 ; Rise       ; clk             ;
;  B_shift_amount[0] ; clk        ; 2.193 ; 2.521 ; Rise       ; clk             ;
;  B_shift_amount[1] ; clk        ; 2.270 ; 2.614 ; Rise       ; clk             ;
;  B_shift_amount[2] ; clk        ; 2.359 ; 2.709 ; Rise       ; clk             ;
; op                 ; clk        ; 3.966 ; 4.352 ; Rise       ; clk             ;
; rstN               ; clk        ; 0.472 ; 0.625 ; Rise       ; clk             ;
; A_in[*]            ; rstN       ; 2.584 ; 2.932 ; Rise       ; rstN            ;
;  A_in[0]           ; rstN       ; 2.303 ; 2.655 ; Rise       ; rstN            ;
;  A_in[1]           ; rstN       ; 2.584 ; 2.932 ; Rise       ; rstN            ;
;  A_in[2]           ; rstN       ; 2.431 ; 2.783 ; Rise       ; rstN            ;
;  A_in[3]           ; rstN       ; 2.208 ; 2.547 ; Rise       ; rstN            ;
; B_in[*]            ; rstN       ; 2.495 ; 2.826 ; Rise       ; rstN            ;
;  B_in[0]           ; rstN       ; 2.495 ; 2.826 ; Rise       ; rstN            ;
;  B_in[1]           ; rstN       ; 0.841 ; 1.001 ; Rise       ; rstN            ;
;  B_in[2]           ; rstN       ; 0.914 ; 1.072 ; Rise       ; rstN            ;
;  B_in[3]           ; rstN       ; 2.297 ; 2.637 ; Rise       ; rstN            ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; A_shift_amount[*]  ; clk        ; -1.737 ; -2.127 ; Rise       ; clk             ;
;  A_shift_amount[0] ; clk        ; -1.737 ; -2.127 ; Rise       ; clk             ;
;  A_shift_amount[1] ; clk        ; -2.394 ; -2.779 ; Rise       ; clk             ;
;  A_shift_amount[2] ; clk        ; -1.878 ; -2.259 ; Rise       ; clk             ;
; B_in[*]            ; clk        ; -0.718 ; -0.853 ; Rise       ; clk             ;
;  B_in[1]           ; clk        ; -0.718 ; -0.853 ; Rise       ; clk             ;
;  B_in[2]           ; clk        ; -0.825 ; -1.005 ; Rise       ; clk             ;
;  B_in[3]           ; clk        ; -2.056 ; -2.368 ; Rise       ; clk             ;
; B_shift_amount[*]  ; clk        ; -1.150 ; -1.487 ; Rise       ; clk             ;
;  B_shift_amount[0] ; clk        ; -1.540 ; -1.850 ; Rise       ; clk             ;
;  B_shift_amount[1] ; clk        ; -1.150 ; -1.487 ; Rise       ; clk             ;
;  B_shift_amount[2] ; clk        ; -1.298 ; -1.643 ; Rise       ; clk             ;
; op                 ; clk        ; -2.043 ; -2.321 ; Rise       ; clk             ;
; rstN               ; clk        ; 0.115  ; -0.052 ; Rise       ; clk             ;
; A_in[*]            ; rstN       ; -1.432 ; -1.744 ; Rise       ; rstN            ;
;  A_in[0]           ; rstN       ; -1.515 ; -1.843 ; Rise       ; rstN            ;
;  A_in[1]           ; rstN       ; -1.686 ; -2.007 ; Rise       ; rstN            ;
;  A_in[2]           ; rstN       ; -1.547 ; -1.871 ; Rise       ; rstN            ;
;  A_in[3]           ; rstN       ; -1.432 ; -1.744 ; Rise       ; rstN            ;
; B_in[*]            ; rstN       ; -0.055 ; -0.196 ; Rise       ; rstN            ;
;  B_in[0]           ; rstN       ; -1.639 ; -1.947 ; Rise       ; rstN            ;
;  B_in[1]           ; rstN       ; -0.055 ; -0.196 ; Rise       ; rstN            ;
;  B_in[2]           ; rstN       ; -0.155 ; -0.312 ; Rise       ; rstN            ;
;  B_in[3]           ; rstN       ; -1.425 ; -1.742 ; Rise       ; rstN            ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B[*]      ; clk        ; 6.138 ; 5.983 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 6.138 ; 5.979 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 5.712 ; 5.546 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 5.604 ; 5.505 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 6.030 ; 5.983 ; Rise       ; clk             ;
; acc[*]    ; clk        ; 6.126 ; 6.072 ; Rise       ; clk             ;
;  acc[0]   ; clk        ; 5.102 ; 4.995 ; Rise       ; clk             ;
;  acc[1]   ; clk        ; 5.103 ; 4.997 ; Rise       ; clk             ;
;  acc[2]   ; clk        ; 5.134 ; 5.036 ; Rise       ; clk             ;
;  acc[3]   ; clk        ; 6.126 ; 6.072 ; Rise       ; clk             ;
;  acc[4]   ; clk        ; 5.149 ; 5.049 ; Rise       ; clk             ;
;  acc[5]   ; clk        ; 5.567 ; 5.447 ; Rise       ; clk             ;
;  acc[6]   ; clk        ; 5.563 ; 5.431 ; Rise       ; clk             ;
;  acc[7]   ; clk        ; 5.433 ; 5.329 ; Rise       ; clk             ;
; B[*]      ; rstN       ; 6.126 ; 6.060 ; Rise       ; rstN            ;
;  B[0]     ; rstN       ; 5.683 ; 5.532 ; Rise       ; rstN            ;
;  B[1]     ; rstN       ; 5.637 ; 5.511 ; Rise       ; rstN            ;
;  B[2]     ; rstN       ; 5.100 ; 4.975 ; Rise       ; rstN            ;
;  B[3]     ; rstN       ; 6.126 ; 6.060 ; Rise       ; rstN            ;
; B[*]      ; rstN       ; 4.958 ; 4.877 ; Fall       ; rstN            ;
;  B[0]     ; rstN       ; 4.572 ; 4.432 ; Fall       ; rstN            ;
;  B[1]     ; rstN       ; 4.668 ; 4.537 ; Fall       ; rstN            ;
;  B[2]     ; rstN       ; 4.349 ; 4.259 ; Fall       ; rstN            ;
;  B[3]     ; rstN       ; 4.958 ; 4.877 ; Fall       ; rstN            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B[*]      ; clk        ; 5.363 ; 5.240 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 5.876 ; 5.706 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 5.471 ; 5.316 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 5.363 ; 5.240 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 5.841 ; 5.771 ; Rise       ; clk             ;
; acc[*]    ; clk        ; 4.940 ; 4.833 ; Rise       ; clk             ;
;  acc[0]   ; clk        ; 4.940 ; 4.833 ; Rise       ; clk             ;
;  acc[1]   ; clk        ; 4.941 ; 4.835 ; Rise       ; clk             ;
;  acc[2]   ; clk        ; 4.972 ; 4.874 ; Rise       ; clk             ;
;  acc[3]   ; clk        ; 5.948 ; 5.895 ; Rise       ; clk             ;
;  acc[4]   ; clk        ; 4.986 ; 4.886 ; Rise       ; clk             ;
;  acc[5]   ; clk        ; 5.388 ; 5.269 ; Rise       ; clk             ;
;  acc[6]   ; clk        ; 5.384 ; 5.253 ; Rise       ; clk             ;
;  acc[7]   ; clk        ; 5.253 ; 5.151 ; Rise       ; clk             ;
; B[*]      ; rstN       ; 4.072 ; 3.954 ; Rise       ; rstN            ;
;  B[0]     ; rstN       ; 4.295 ; 4.127 ; Rise       ; rstN            ;
;  B[1]     ; rstN       ; 4.378 ; 4.221 ; Rise       ; rstN            ;
;  B[2]     ; rstN       ; 4.072 ; 3.954 ; Rise       ; rstN            ;
;  B[3]     ; rstN       ; 4.668 ; 4.596 ; Rise       ; rstN            ;
; B[*]      ; rstN       ; 4.072 ; 3.954 ; Fall       ; rstN            ;
;  B[0]     ; rstN       ; 4.295 ; 4.127 ; Fall       ; rstN            ;
;  B[1]     ; rstN       ; 4.378 ; 4.221 ; Fall       ; rstN            ;
;  B[2]     ; rstN       ; 4.072 ; 3.954 ; Fall       ; rstN            ;
;  B[3]     ; rstN       ; 4.668 ; 4.596 ; Fall       ; rstN            ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; B_in[0]    ; B[0]        ; 6.572 ;    ;    ; 6.719 ;
; B_in[1]    ; B[1]        ; 5.255 ;    ;    ; 5.270 ;
; B_in[2]    ; B[2]        ; 5.145 ;    ;    ; 5.205 ;
; B_in[3]    ; B[3]        ; 7.060 ;    ;    ; 7.340 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; B_in[0]    ; B[0]        ; 6.353 ;    ;    ; 6.497 ;
; B_in[1]    ; B[1]        ; 5.034 ;    ;    ; 5.037 ;
; B_in[2]    ; B[2]        ; 4.926 ;    ;    ; 4.976 ;
; B_in[3]    ; B[3]        ; 6.821 ;    ;    ; 7.079 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Slow 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+------------------------------------+
; Fast 1200mV 0C Model Setup Summary ;
+-------+--------+-------------------+
; Clock ; Slack  ; End Point TNS     ;
+-------+--------+-------------------+
; clk   ; -1.311 ; -7.752            ;
+-------+--------+-------------------+


+-----------------------------------+
; Fast 1200mV 0C Model Hold Summary ;
+-------+--------+------------------+
; Clock ; Slack  ; End Point TNS    ;
+-------+--------+------------------+
; clk   ; -0.170 ; -0.467           ;
+-------+--------+------------------+


+---------------------------------------+
; Fast 1200mV 0C Model Recovery Summary ;
+-------+--------+----------------------+
; Clock ; Slack  ; End Point TNS        ;
+-------+--------+----------------------+
; clk   ; -0.071 ; -0.824               ;
+-------+--------+----------------------+


+--------------------------------------+
; Fast 1200mV 0C Model Removal Summary ;
+-------+--------+---------------------+
; Clock ; Slack  ; End Point TNS       ;
+-------+--------+---------------------+
; clk   ; -0.077 ; -0.916              ;
+-------+--------+---------------------+


+--------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width Summary ;
+-------+--------+---------------------------------+
; Clock ; Slack  ; End Point TNS                   ;
+-------+--------+---------------------------------+
; clk   ; -3.000 ; -15.364                         ;
; rstN  ; -3.000 ; -3.000                          ;
+-------+--------+---------------------------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Setup: 'clk'                                                                                      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -1.311 ; A[0]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 2.273      ;
; -1.307 ; A[0]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 2.269      ;
; -1.230 ; A[2]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 2.192      ;
; -1.226 ; A[2]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 2.188      ;
; -1.209 ; A[1]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.006     ; 2.170      ;
; -1.205 ; A[1]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.006     ; 2.166      ;
; -1.137 ; A[0]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 2.099      ;
; -1.133 ; A[0]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 2.095      ;
; -1.120 ; A[1]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.006     ; 2.081      ;
; -1.118 ; A[3]               ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; -0.007     ; 2.078      ;
; -1.116 ; A[1]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.006     ; 2.077      ;
; -1.114 ; A[3]               ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; -0.007     ; 2.074      ;
; -1.056 ; A[2]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 2.018      ;
; -1.052 ; A[2]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 2.014      ;
; -0.917 ; A[0]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 1.879      ;
; -0.897 ; A[0]               ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 1.859      ;
; -0.848 ; A[3]               ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; -0.007     ; 1.808      ;
; -0.831 ; A[1]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.006     ; 1.792      ;
; -0.767 ; A[2]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 1.729      ;
; -0.654 ; A[3]               ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; -0.007     ; 1.614      ;
; -0.613 ; A[0]               ; acc[1]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 1.575      ;
; -0.577 ; A[1]               ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; -0.006     ; 1.538      ;
; -0.398 ; A[2]               ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 1.360      ;
; -0.379 ; A[3]               ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; -0.007     ; 1.339      ;
; -0.296 ; A[1]               ; acc[1]~reg0        ; rstN         ; clk         ; 1.000        ; -0.006     ; 1.257      ;
; -0.184 ; B[2]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.037     ; 1.134      ;
; -0.156 ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 1.299      ; 1.922      ;
; -0.129 ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 1.299      ; 1.895      ;
; -0.092 ; B[2]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.037     ; 1.042      ;
; -0.090 ; B[3]~13            ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.010     ; 1.047      ;
; -0.088 ; B[2]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.037     ; 1.038      ;
; -0.060 ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 1.299      ; 1.826      ;
; -0.036 ; A[0]               ; acc[0]~reg0        ; rstN         ; clk         ; 1.000        ; -0.005     ; 0.998      ;
; -0.024 ; acc[1]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.974      ;
; -0.021 ; B[1]~5             ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.010     ; 0.978      ;
; -0.020 ; acc[1]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.970      ;
; -0.015 ; acc[0]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.965      ;
; -0.011 ; acc[2]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.961      ;
; -0.010 ; B[3]~13            ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.010     ; 0.967      ;
; -0.008 ; B[3]~13            ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.010     ; 0.965      ;
; -0.006 ; B[1]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.037     ; 0.956      ;
; -0.005 ; B[3]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.037     ; 0.955      ;
; 0.028  ; acc[2]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.922      ;
; 0.028  ; acc[0]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.922      ;
; 0.044  ; acc[1]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.906      ;
; 0.046  ; acc[3]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.904      ;
; 0.048  ; acc[1]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.902      ;
; 0.049  ; acc[5]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.901      ;
; 0.050  ; acc[3]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.900      ;
; 0.053  ; acc[5]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.897      ;
; 0.053  ; acc[0]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.897      ;
; 0.057  ; acc[2]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.893      ;
; 0.058  ; acc[4]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.892      ;
; 0.075  ; B[3]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.037     ; 0.875      ;
; 0.077  ; B[3]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 1.000        ; -0.037     ; 0.873      ;
; 0.096  ; acc[4]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; acc[2]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.854      ;
; 0.096  ; acc[0]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.854      ;
; 0.112  ; acc[1]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.838      ;
; 0.114  ; acc[3]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.836      ;
; 0.114  ; B[2]~9             ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.007     ; 0.846      ;
; 0.116  ; acc[1]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.834      ;
; 0.118  ; acc[3]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.832      ;
; 0.121  ; acc[0]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.829      ;
; 0.125  ; acc[2]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.825      ;
; 0.126  ; acc[4]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.824      ;
; 0.164  ; acc[0]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.786      ;
; 0.189  ; acc[0]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.761      ;
; 0.189  ; acc[6]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.761      ;
; 0.206  ; B[2]~9             ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.007     ; 0.754      ;
; 0.210  ; B[2]~9             ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.007     ; 0.750      ;
; 0.338  ; acc[5]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.612      ;
; 0.342  ; acc[4]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.608      ;
; 0.342  ; acc[2]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.608      ;
; 0.400  ; acc[0]~reg0        ; acc[0]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.550      ;
; 0.401  ; acc[1]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.549      ;
; 0.402  ; acc[3]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.548      ;
; 0.404  ; acc[7]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.546      ;
; 0.414  ; acc[6]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 1.000        ; -0.037     ; 0.536      ;
; 0.482  ; B[0]~1             ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 0.001      ; 0.486      ;
; 0.557  ; B[1]~5             ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.010     ; 0.400      ;
; 0.577  ; B[3]~13            ; B[3]~reg0_emulated ; rstN         ; clk         ; 1.000        ; -0.010     ; 0.380      ;
; 0.697  ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 1.299      ; 1.569      ;
; 0.724  ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 1.299      ; 1.542      ;
; 0.793  ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 1.299      ; 1.473      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Hold: 'clk'                                                                                       ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node          ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.170 ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 1.352      ; 1.306      ;
; -0.168 ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 1.352      ; 1.308      ;
; -0.129 ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 1.352      ; 1.347      ;
; 0.086  ; B[2]~9             ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.086      ; 0.296      ;
; 0.091  ; B[1]~5             ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.084      ; 0.299      ;
; 0.132  ; B[3]~13            ; B[3]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.083      ; 0.339      ;
; 0.156  ; B[0]~1             ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.094      ; 0.374      ;
; 0.308  ; acc[7]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.308  ; acc[6]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.429      ;
; 0.309  ; acc[3]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.309  ; acc[1]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.430      ;
; 0.314  ; acc[0]~reg0        ; acc[0]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.435      ;
; 0.363  ; acc[5]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.484      ;
; 0.368  ; acc[4]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.489      ;
; 0.368  ; acc[2]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.489      ;
; 0.439  ; B[2]~9             ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.086      ; 0.649      ;
; 0.457  ; acc[3]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.457  ; acc[1]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.578      ;
; 0.467  ; acc[6]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.467  ; acc[0]~reg0        ; acc[1]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.588      ;
; 0.470  ; acc[0]~reg0        ; acc[2]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.591      ;
; 0.511  ; acc[5]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.632      ;
; 0.518  ; B[2]~9             ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.086      ; 0.728      ;
; 0.520  ; acc[1]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.520  ; acc[3]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.641      ;
; 0.523  ; acc[1]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.523  ; acc[3]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.644      ;
; 0.527  ; acc[2]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.527  ; acc[4]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.648      ;
; 0.530  ; acc[2]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.530  ; acc[4]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.651      ;
; 0.533  ; acc[0]~reg0        ; acc[3]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.654      ;
; 0.536  ; acc[0]~reg0        ; acc[4]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.657      ;
; 0.574  ; acc[5]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.695      ;
; 0.586  ; acc[1]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.586  ; acc[3]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.707      ;
; 0.589  ; acc[1]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.710      ;
; 0.593  ; acc[2]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.714      ;
; 0.593  ; acc[4]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.714      ;
; 0.596  ; acc[2]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.717      ;
; 0.599  ; acc[0]~reg0        ; acc[5]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.720      ;
; 0.602  ; acc[0]~reg0        ; acc[6]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.723      ;
; 0.609  ; B[1]~5             ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.084      ; 0.817      ;
; 0.615  ; B[3]~13            ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.083      ; 0.822      ;
; 0.617  ; B[3]~13            ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.083      ; 0.824      ;
; 0.629  ; A[0]               ; acc[0]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 0.841      ;
; 0.639  ; B[3]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.037      ; 0.760      ;
; 0.641  ; B[3]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.037      ; 0.762      ;
; 0.652  ; acc[1]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.773      ;
; 0.656  ; B[3]~13            ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 0.083      ; 0.863      ;
; 0.659  ; acc[2]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.780      ;
; 0.665  ; acc[0]~reg0        ; acc[7]~reg0        ; clk          ; clk         ; 0.000        ; 0.037      ; 0.786      ;
; 0.680  ; B[3]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.037      ; 0.801      ;
; 0.683  ; rstN               ; B[1]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 1.352      ; 1.659      ;
; 0.685  ; rstN               ; B[2]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 1.352      ; 1.661      ;
; 0.687  ; B[1]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.037      ; 0.808      ;
; 0.724  ; rstN               ; B[0]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 1.352      ; 1.700      ;
; 0.756  ; A[1]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 0.968      ;
; 0.769  ; B[2]~reg0_emulated ; B[2]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.037      ; 0.890      ;
; 0.775  ; B[2]~reg0_emulated ; B[0]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.037      ; 0.896      ;
; 0.781  ; A[0]               ; acc[1]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 0.993      ;
; 0.784  ; A[0]               ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 0.996      ;
; 0.825  ; A[1]               ; acc[1]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.037      ;
; 0.847  ; A[0]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.059      ;
; 0.850  ; A[0]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.062      ;
; 0.854  ; B[2]~reg0_emulated ; B[1]~reg0_emulated ; clk          ; clk         ; 0.000        ; 0.037      ; 0.975      ;
; 0.877  ; A[3]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.087      ; 1.088      ;
; 0.888  ; A[0]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.100      ;
; 0.891  ; A[1]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.103      ;
; 0.896  ; A[1]               ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.108      ;
; 0.898  ; A[3]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.087      ; 1.109      ;
; 0.901  ; A[2]               ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.113      ;
; 0.904  ; A[1]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.116      ;
; 0.916  ; A[0]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.128      ;
; 0.918  ; A[1]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.130      ;
; 0.949  ; A[2]               ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.161      ;
; 0.962  ; A[1]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.174      ;
; 0.970  ; A[2]               ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.182      ;
; 0.975  ; A[3]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.087      ; 1.186      ;
; 0.977  ; A[3]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.087      ; 1.188      ;
; 0.979  ; A[0]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.191      ;
; 0.993  ; A[3]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.087      ; 1.204      ;
; 1.043  ; A[2]               ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.255      ;
; 1.049  ; A[2]               ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.261      ;
; 1.114  ; A[2]               ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 0.088      ; 1.326      ;
+--------+--------------------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Recovery: 'clk'                                                                          ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.071 ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; 0.500        ; 1.302      ; 1.840      ;
; -0.071 ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; 0.500        ; 1.302      ; 1.840      ;
; -0.071 ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; 0.500        ; 1.302      ; 1.840      ;
; -0.071 ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; 0.500        ; 1.302      ; 1.840      ;
; -0.071 ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; 0.500        ; 1.302      ; 1.840      ;
; -0.071 ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; 0.500        ; 1.302      ; 1.840      ;
; -0.071 ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; 0.500        ; 1.302      ; 1.840      ;
; -0.071 ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; 0.500        ; 1.302      ; 1.840      ;
; -0.064 ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 1.299      ; 1.830      ;
; -0.064 ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 1.299      ; 1.830      ;
; -0.064 ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 1.299      ; 1.830      ;
; -0.064 ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.500        ; 1.299      ; 1.830      ;
; 0.787  ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; 1.000        ; 1.302      ; 1.482      ;
; 0.787  ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; 1.000        ; 1.302      ; 1.482      ;
; 0.787  ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; 1.000        ; 1.302      ; 1.482      ;
; 0.787  ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; 1.000        ; 1.302      ; 1.482      ;
; 0.787  ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; 1.000        ; 1.302      ; 1.482      ;
; 0.787  ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; 1.000        ; 1.302      ; 1.482      ;
; 0.787  ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; 1.000        ; 1.302      ; 1.482      ;
; 0.787  ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; 1.000        ; 1.302      ; 1.482      ;
; 0.788  ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 1.299      ; 1.478      ;
; 0.788  ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 1.299      ; 1.478      ;
; 0.788  ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 1.299      ; 1.478      ;
; 0.788  ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; 1.000        ; 1.299      ; 1.478      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+---------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Removal: 'clk'                                                                           ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; Slack  ; From Node ; To Node            ; Launch Clock ; Latch Clock ; Relationship ; Clock Skew ; Data Delay ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+
; -0.077 ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 1.352      ; 1.399      ;
; -0.077 ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 1.352      ; 1.399      ;
; -0.077 ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 1.352      ; 1.399      ;
; -0.077 ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; 0.000        ; 1.352      ; 1.399      ;
; -0.076 ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; 0.000        ; 1.355      ; 1.403      ;
; -0.076 ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; 0.000        ; 1.355      ; 1.403      ;
; -0.076 ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; 0.000        ; 1.355      ; 1.403      ;
; -0.076 ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; 0.000        ; 1.355      ; 1.403      ;
; -0.076 ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; 0.000        ; 1.355      ; 1.403      ;
; -0.076 ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; 0.000        ; 1.355      ; 1.403      ;
; -0.076 ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; 0.000        ; 1.355      ; 1.403      ;
; -0.076 ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; 0.000        ; 1.355      ; 1.403      ;
; 0.781  ; rstN      ; B[3]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 1.352      ; 1.757      ;
; 0.781  ; rstN      ; B[2]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 1.352      ; 1.757      ;
; 0.781  ; rstN      ; B[1]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 1.352      ; 1.757      ;
; 0.781  ; rstN      ; B[0]~reg0_emulated ; rstN         ; clk         ; -0.500       ; 1.352      ; 1.757      ;
; 0.787  ; rstN      ; acc[0]~reg0        ; rstN         ; clk         ; -0.500       ; 1.355      ; 1.766      ;
; 0.787  ; rstN      ; acc[1]~reg0        ; rstN         ; clk         ; -0.500       ; 1.355      ; 1.766      ;
; 0.787  ; rstN      ; acc[2]~reg0        ; rstN         ; clk         ; -0.500       ; 1.355      ; 1.766      ;
; 0.787  ; rstN      ; acc[3]~reg0        ; rstN         ; clk         ; -0.500       ; 1.355      ; 1.766      ;
; 0.787  ; rstN      ; acc[4]~reg0        ; rstN         ; clk         ; -0.500       ; 1.355      ; 1.766      ;
; 0.787  ; rstN      ; acc[5]~reg0        ; rstN         ; clk         ; -0.500       ; 1.355      ; 1.766      ;
; 0.787  ; rstN      ; acc[6]~reg0        ; rstN         ; clk         ; -0.500       ; 1.355      ; 1.766      ;
; 0.787  ; rstN      ; acc[7]~reg0        ; rstN         ; clk         ; -0.500       ; 1.355      ; 1.766      ;
+--------+-----------+--------------------+--------------+-------------+--------------+------------+------------+


+------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'clk'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                    ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; clk   ; Rise       ; clk                       ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[0]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[1]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[2]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; B[3]~reg0_emulated        ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[0]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[1]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[2]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[3]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[4]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[5]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[6]~reg0               ;
; -1.000 ; 1.000        ; 2.000          ; Min Period       ; clk   ; Rise       ; acc[7]~reg0               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[0]~reg0               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[1]~reg0               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[2]~reg0               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[3]~reg0               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[4]~reg0               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[5]~reg0               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[6]~reg0               ;
; -0.032 ; 0.152        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; acc[7]~reg0               ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[0]~reg0_emulated        ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[1]~reg0_emulated        ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[2]~reg0_emulated        ;
; -0.027 ; 0.157        ; 0.184          ; Low Pulse Width  ; clk   ; Rise       ; B[3]~reg0_emulated        ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|o               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[0]~reg0|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[1]~reg0|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[2]~reg0|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[3]~reg0|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[4]~reg0|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[5]~reg0|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[6]~reg0|clk           ;
; 0.148  ; 0.148        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; acc[7]~reg0|clk           ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[0]~reg0_emulated|clk    ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[1]~reg0_emulated|clk    ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[2]~reg0_emulated|clk    ;
; 0.153  ; 0.153        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; B[3]~reg0_emulated|clk    ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; clk   ; Rise       ; clk~input|i               ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[0]~reg0_emulated        ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[1]~reg0_emulated        ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[2]~reg0_emulated        ;
; 0.625  ; 0.841        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; B[3]~reg0_emulated        ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[0]~reg0               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[1]~reg0               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[2]~reg0               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[3]~reg0               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[4]~reg0               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[5]~reg0               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[6]~reg0               ;
; 0.630  ; 0.846        ; 0.216          ; High Pulse Width ; clk   ; Rise       ; acc[7]~reg0               ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[0]~reg0_emulated|clk    ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[1]~reg0_emulated|clk    ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[2]~reg0_emulated|clk    ;
; 0.847  ; 0.847        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; B[3]~reg0_emulated|clk    ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[0]~reg0|clk           ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[1]~reg0|clk           ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[2]~reg0|clk           ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[3]~reg0|clk           ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[4]~reg0|clk           ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[5]~reg0|clk           ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[6]~reg0|clk           ;
; 0.852  ; 0.852        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; acc[7]~reg0|clk           ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~inputclkctrl|outclk   ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; clk   ; Rise       ; clk~input|o               ;
+--------+--------------+----------------+------------------+-------+------------+---------------------------+


+-------------------------------------------------------------------------------------------------------------+
; Fast 1200mV 0C Model Minimum Pulse Width: 'rstN'                                                            ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; Slack  ; Actual Width ; Required Width ; Type             ; Clock ; Clock Edge ; Target                     ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+
; -3.000 ; 1.000        ; 4.000          ; Port Rate        ; rstN  ; Rise       ; rstN                       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[0]                       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[1]                       ;
; 0.120  ; 0.120        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[2]                       ;
; 0.121  ; 0.121        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[3]                       ;
; 0.124  ; 0.124        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[3]~13                    ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[1]~5                     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[2]~9                     ;
; 0.125  ; 0.125        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~input|o               ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[0]|datad                 ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[1]|datad                 ;
; 0.126  ; 0.126        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[2]|datad                 ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; A[3]|datad                 ;
; 0.127  ; 0.127        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[0]~1                     ;
; 0.130  ; 0.130        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[3]~13|datad              ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[1]~5|datad               ;
; 0.131  ; 0.131        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[2]~9|datad               ;
; 0.133  ; 0.133        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; B[0]~1|datad               ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~inputclkctrl|inclk[0] ;
; 0.139  ; 0.139        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~inputclkctrl|outclk   ;
; 0.500  ; 0.500        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~input|i               ;
; 0.500  ; 0.500        ; 0.000          ; Low Pulse Width  ; rstN  ; Rise       ; rstN~input|i               ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~inputclkctrl|inclk[0] ;
; 0.861  ; 0.861        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~inputclkctrl|outclk   ;
; 0.866  ; 0.866        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[0]~1|datad               ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[1]~5|datad               ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[2]~9|datad               ;
; 0.869  ; 0.869        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[3]~13|datad              ;
; 0.871  ; 0.871        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[0]~1                     ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[0]|datad                 ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[2]|datad                 ;
; 0.873  ; 0.873        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[3]|datad                 ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[1]|datad                 ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[1]~5                     ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[2]~9                     ;
; 0.874  ; 0.874        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; B[3]~13                    ;
; 0.875  ; 0.875        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; rstN~input|o               ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[0]                       ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[2]                       ;
; 0.878  ; 0.878        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[3]                       ;
; 0.879  ; 0.879        ; 0.000          ; High Pulse Width ; rstN  ; Rise       ; A[1]                       ;
+--------+--------------+----------------+------------------+-------+------------+----------------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; A_shift_amount[*]  ; clk        ; 3.304 ; 3.901 ; Rise       ; clk             ;
;  A_shift_amount[0] ; clk        ; 2.906 ; 3.461 ; Rise       ; clk             ;
;  A_shift_amount[1] ; clk        ; 3.304 ; 3.901 ; Rise       ; clk             ;
;  A_shift_amount[2] ; clk        ; 3.135 ; 3.703 ; Rise       ; clk             ;
; B_in[*]            ; clk        ; 1.627 ; 2.260 ; Rise       ; clk             ;
;  B_in[1]           ; clk        ; 0.700 ; 1.036 ; Rise       ; clk             ;
;  B_in[2]           ; clk        ; 0.883 ; 1.204 ; Rise       ; clk             ;
;  B_in[3]           ; clk        ; 1.627 ; 2.260 ; Rise       ; clk             ;
; B_shift_amount[*]  ; clk        ; 1.510 ; 2.096 ; Rise       ; clk             ;
;  B_shift_amount[0] ; clk        ; 1.402 ; 1.967 ; Rise       ; clk             ;
;  B_shift_amount[1] ; clk        ; 1.473 ; 2.048 ; Rise       ; clk             ;
;  B_shift_amount[2] ; clk        ; 1.510 ; 2.096 ; Rise       ; clk             ;
; op                 ; clk        ; 2.531 ; 3.161 ; Rise       ; clk             ;
; rstN               ; clk        ; 0.263 ; 0.616 ; Rise       ; clk             ;
; A_in[*]            ; rstN       ; 1.672 ; 2.271 ; Rise       ; rstN            ;
;  A_in[0]           ; rstN       ; 1.480 ; 2.063 ; Rise       ; rstN            ;
;  A_in[1]           ; rstN       ; 1.672 ; 2.271 ; Rise       ; rstN            ;
;  A_in[2]           ; rstN       ; 1.556 ; 2.151 ; Rise       ; rstN            ;
;  A_in[3]           ; rstN       ; 1.434 ; 2.004 ; Rise       ; rstN            ;
; B_in[*]            ; rstN       ; 1.608 ; 2.194 ; Rise       ; rstN            ;
;  B_in[0]           ; rstN       ; 1.608 ; 2.194 ; Rise       ; rstN            ;
;  B_in[1]           ; rstN       ; 0.540 ; 0.834 ; Rise       ; rstN            ;
;  B_in[2]           ; rstN       ; 0.604 ; 0.887 ; Rise       ; rstN            ;
;  B_in[3]           ; rstN       ; 1.491 ; 2.059 ; Rise       ; rstN            ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; A_shift_amount[*]  ; clk        ; -1.155 ; -1.662 ; Rise       ; clk             ;
;  A_shift_amount[0] ; clk        ; -1.155 ; -1.662 ; Rise       ; clk             ;
;  A_shift_amount[1] ; clk        ; -1.564 ; -2.127 ; Rise       ; clk             ;
;  A_shift_amount[2] ; clk        ; -1.247 ; -1.776 ; Rise       ; clk             ;
; B_in[*]            ; clk        ; -0.422 ; -0.745 ; Rise       ; clk             ;
;  B_in[1]           ; clk        ; -0.422 ; -0.745 ; Rise       ; clk             ;
;  B_in[2]           ; clk        ; -0.527 ; -0.834 ; Rise       ; clk             ;
;  B_in[3]           ; clk        ; -1.298 ; -1.876 ; Rise       ; clk             ;
; B_shift_amount[*]  ; clk        ; -0.769 ; -1.342 ; Rise       ; clk             ;
;  B_shift_amount[0] ; clk        ; -0.998 ; -1.538 ; Rise       ; clk             ;
;  B_shift_amount[1] ; clk        ; -0.769 ; -1.342 ; Rise       ; clk             ;
;  B_shift_amount[2] ; clk        ; -0.860 ; -1.432 ; Rise       ; clk             ;
; op                 ; clk        ; -1.304 ; -1.842 ; Rise       ; clk             ;
; rstN               ; clk        ; 0.130  ; -0.223 ; Rise       ; clk             ;
; A_in[*]            ; rstN       ; -0.951 ; -1.498 ; Rise       ; rstN            ;
;  A_in[0]           ; rstN       ; -0.992 ; -1.555 ; Rise       ; rstN            ;
;  A_in[1]           ; rstN       ; -1.110 ; -1.685 ; Rise       ; rstN            ;
;  A_in[2]           ; rstN       ; -1.005 ; -1.575 ; Rise       ; rstN            ;
;  A_in[3]           ; rstN       ; -0.951 ; -1.498 ; Rise       ; rstN            ;
; B_in[*]            ; rstN       ; -0.045 ; -0.327 ; Rise       ; rstN            ;
;  B_in[0]           ; rstN       ; -1.070 ; -1.637 ; Rise       ; rstN            ;
;  B_in[1]           ; rstN       ; -0.045 ; -0.327 ; Rise       ; rstN            ;
;  B_in[2]           ; rstN       ; -0.125 ; -0.412 ; Rise       ; rstN            ;
;  B_in[3]           ; rstN       ; -0.946 ; -1.497 ; Rise       ; rstN            ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B[*]      ; clk        ; 4.094 ; 4.110 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 3.986 ; 3.968 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 3.694 ; 3.695 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 3.657 ; 3.652 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 4.094 ; 4.110 ; Rise       ; clk             ;
; acc[*]    ; clk        ; 4.136 ; 4.189 ; Rise       ; clk             ;
;  acc[0]   ; clk        ; 3.319 ; 3.344 ; Rise       ; clk             ;
;  acc[1]   ; clk        ; 3.320 ; 3.345 ; Rise       ; clk             ;
;  acc[2]   ; clk        ; 3.357 ; 3.386 ; Rise       ; clk             ;
;  acc[3]   ; clk        ; 4.136 ; 4.189 ; Rise       ; clk             ;
;  acc[4]   ; clk        ; 3.365 ; 3.395 ; Rise       ; clk             ;
;  acc[5]   ; clk        ; 3.625 ; 3.677 ; Rise       ; clk             ;
;  acc[6]   ; clk        ; 3.605 ; 3.653 ; Rise       ; clk             ;
;  acc[7]   ; clk        ; 3.523 ; 3.561 ; Rise       ; clk             ;
; B[*]      ; rstN       ; 4.166 ; 4.159 ; Rise       ; rstN            ;
;  B[0]     ; rstN       ; 3.694 ; 3.684 ; Rise       ; rstN            ;
;  B[1]     ; rstN       ; 3.657 ; 3.674 ; Rise       ; rstN            ;
;  B[2]     ; rstN       ; 3.334 ; 3.318 ; Rise       ; rstN            ;
;  B[3]     ; rstN       ; 4.166 ; 4.159 ; Rise       ; rstN            ;
; B[*]      ; rstN       ; 3.638 ; 3.637 ; Fall       ; rstN            ;
;  B[0]     ; rstN       ; 3.203 ; 3.233 ; Fall       ; rstN            ;
;  B[1]     ; rstN       ; 3.259 ; 3.282 ; Fall       ; rstN            ;
;  B[2]     ; rstN       ; 3.082 ; 3.088 ; Fall       ; rstN            ;
;  B[3]     ; rstN       ; 3.638 ; 3.637 ; Fall       ; rstN            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B[*]      ; clk        ; 3.485 ; 3.463 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 3.756 ; 3.784 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 3.531 ; 3.538 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 3.485 ; 3.463 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 3.962 ; 3.972 ; Rise       ; clk             ;
; acc[*]    ; clk        ; 3.211 ; 3.235 ; Rise       ; clk             ;
;  acc[0]   ; clk        ; 3.211 ; 3.235 ; Rise       ; clk             ;
;  acc[1]   ; clk        ; 3.212 ; 3.236 ; Rise       ; clk             ;
;  acc[2]   ; clk        ; 3.250 ; 3.277 ; Rise       ; clk             ;
;  acc[3]   ; clk        ; 4.019 ; 4.069 ; Rise       ; clk             ;
;  acc[4]   ; clk        ; 3.257 ; 3.285 ; Rise       ; clk             ;
;  acc[5]   ; clk        ; 3.506 ; 3.556 ; Rise       ; clk             ;
;  acc[6]   ; clk        ; 3.487 ; 3.533 ; Rise       ; clk             ;
;  acc[7]   ; clk        ; 3.405 ; 3.440 ; Rise       ; clk             ;
; B[*]      ; rstN       ; 2.666 ; 2.652 ; Rise       ; rstN            ;
;  B[0]     ; rstN       ; 2.786 ; 2.796 ; Rise       ; rstN            ;
;  B[1]     ; rstN       ; 2.836 ; 2.838 ; Rise       ; rstN            ;
;  B[2]     ; rstN       ; 2.666 ; 2.652 ; Rise       ; rstN            ;
;  B[3]     ; rstN       ; 3.209 ; 3.215 ; Rise       ; rstN            ;
; B[*]      ; rstN       ; 2.666 ; 2.652 ; Fall       ; rstN            ;
;  B[0]     ; rstN       ; 2.786 ; 2.796 ; Fall       ; rstN            ;
;  B[1]     ; rstN       ; 2.836 ; 2.838 ; Fall       ; rstN            ;
;  B[2]     ; rstN       ; 2.666 ; 2.652 ; Fall       ; rstN            ;
;  B[3]     ; rstN       ; 3.209 ; 3.215 ; Fall       ; rstN            ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; B_in[0]    ; B[0]        ; 4.287 ;    ;    ; 4.870 ;
; B_in[1]    ; B[1]        ; 3.425 ;    ;    ; 3.729 ;
; B_in[2]    ; B[2]        ; 3.402 ;    ;    ; 3.676 ;
; B_in[3]    ; B[3]        ; 4.793 ;    ;    ; 5.369 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; B_in[0]    ; B[0]        ; 4.142 ;    ;    ; 4.717 ;
; B_in[1]    ; B[1]        ; 3.282 ;    ;    ; 3.575 ;
; B_in[2]    ; B[2]        ; 3.259 ;    ;    ; 3.529 ;
; B_in[3]    ; B[3]        ; 4.637 ;    ;    ; 5.194 ;
+------------+-------------+-------+----+----+-------+


---------------------------------------------
; Fast 1200mV 0C Model Metastability Report ;
---------------------------------------------
No synchronizer chains to report.


+--------------------------------------------------------------------------------+
; Multicorner Timing Analysis Summary                                            ;
+------------------+---------+--------+----------+---------+---------------------+
; Clock            ; Setup   ; Hold   ; Recovery ; Removal ; Minimum Pulse Width ;
+------------------+---------+--------+----------+---------+---------------------+
; Worst-case Slack ; -3.115  ; -0.184 ; -0.071   ; -0.097  ; -3.000              ;
;  clk             ; -3.115  ; -0.184 ; -0.071   ; -0.097  ; -3.000              ;
;  rstN            ; N/A     ; N/A    ; N/A      ; N/A     ; -3.000              ;
; Design-wide TNS  ; -22.278 ; -0.494 ; -0.824   ; -1.148  ; -18.364             ;
;  clk             ; -22.278 ; -0.494 ; -0.824   ; -1.148  ; -15.364             ;
;  rstN            ; N/A     ; N/A    ; N/A      ; N/A     ; -3.000              ;
+------------------+---------+--------+----------+---------+---------------------+


+--------------------------------------------------------------------------------+
; Setup Times                                                                    ;
+--------------------+------------+-------+-------+------------+-----------------+
; Data Port          ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+--------------------+------------+-------+-------+------------+-----------------+
; A_shift_amount[*]  ; clk        ; 5.889 ; 6.314 ; Rise       ; clk             ;
;  A_shift_amount[0] ; clk        ; 5.195 ; 5.601 ; Rise       ; clk             ;
;  A_shift_amount[1] ; clk        ; 5.889 ; 6.314 ; Rise       ; clk             ;
;  A_shift_amount[2] ; clk        ; 5.588 ; 5.992 ; Rise       ; clk             ;
; B_in[*]            ; clk        ; 2.937 ; 3.462 ; Rise       ; clk             ;
;  B_in[1]           ; clk        ; 1.269 ; 1.445 ; Rise       ; clk             ;
;  B_in[2]           ; clk        ; 1.559 ; 1.706 ; Rise       ; clk             ;
;  B_in[3]           ; clk        ; 2.937 ; 3.462 ; Rise       ; clk             ;
; B_shift_amount[*]  ; clk        ; 2.720 ; 3.155 ; Rise       ; clk             ;
;  B_shift_amount[0] ; clk        ; 2.534 ; 2.940 ; Rise       ; clk             ;
;  B_shift_amount[1] ; clk        ; 2.624 ; 3.070 ; Rise       ; clk             ;
;  B_shift_amount[2] ; clk        ; 2.720 ; 3.155 ; Rise       ; clk             ;
; op                 ; clk        ; 4.534 ; 5.047 ; Rise       ; clk             ;
; rstN               ; clk        ; 0.495 ; 0.672 ; Rise       ; clk             ;
; A_in[*]            ; rstN       ; 2.942 ; 3.406 ; Rise       ; rstN            ;
;  A_in[0]           ; rstN       ; 2.652 ; 3.096 ; Rise       ; rstN            ;
;  A_in[1]           ; rstN       ; 2.942 ; 3.406 ; Rise       ; rstN            ;
;  A_in[2]           ; rstN       ; 2.778 ; 3.241 ; Rise       ; rstN            ;
;  A_in[3]           ; rstN       ; 2.543 ; 2.979 ; Rise       ; rstN            ;
; B_in[*]            ; rstN       ; 2.861 ; 3.300 ; Rise       ; rstN            ;
;  B_in[0]           ; rstN       ; 2.861 ; 3.300 ; Rise       ; rstN            ;
;  B_in[1]           ; rstN       ; 0.929 ; 1.072 ; Rise       ; rstN            ;
;  B_in[2]           ; rstN       ; 1.009 ; 1.140 ; Rise       ; rstN            ;
;  B_in[3]           ; rstN       ; 2.653 ; 3.083 ; Rise       ; rstN            ;
+--------------------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------------------------------------+
; Hold Times                                                                       ;
+--------------------+------------+--------+--------+------------+-----------------+
; Data Port          ; Clock Port ; Rise   ; Fall   ; Clock Edge ; Clock Reference ;
+--------------------+------------+--------+--------+------------+-----------------+
; A_shift_amount[*]  ; clk        ; -1.155 ; -1.662 ; Rise       ; clk             ;
;  A_shift_amount[0] ; clk        ; -1.155 ; -1.662 ; Rise       ; clk             ;
;  A_shift_amount[1] ; clk        ; -1.564 ; -2.127 ; Rise       ; clk             ;
;  A_shift_amount[2] ; clk        ; -1.247 ; -1.776 ; Rise       ; clk             ;
; B_in[*]            ; clk        ; -0.422 ; -0.745 ; Rise       ; clk             ;
;  B_in[1]           ; clk        ; -0.422 ; -0.745 ; Rise       ; clk             ;
;  B_in[2]           ; clk        ; -0.527 ; -0.834 ; Rise       ; clk             ;
;  B_in[3]           ; clk        ; -1.298 ; -1.876 ; Rise       ; clk             ;
; B_shift_amount[*]  ; clk        ; -0.769 ; -1.342 ; Rise       ; clk             ;
;  B_shift_amount[0] ; clk        ; -0.998 ; -1.538 ; Rise       ; clk             ;
;  B_shift_amount[1] ; clk        ; -0.769 ; -1.342 ; Rise       ; clk             ;
;  B_shift_amount[2] ; clk        ; -0.860 ; -1.432 ; Rise       ; clk             ;
; op                 ; clk        ; -1.304 ; -1.842 ; Rise       ; clk             ;
; rstN               ; clk        ; 0.144  ; -0.032 ; Rise       ; clk             ;
; A_in[*]            ; rstN       ; -0.951 ; -1.498 ; Rise       ; rstN            ;
;  A_in[0]           ; rstN       ; -0.992 ; -1.555 ; Rise       ; rstN            ;
;  A_in[1]           ; rstN       ; -1.110 ; -1.685 ; Rise       ; rstN            ;
;  A_in[2]           ; rstN       ; -1.005 ; -1.575 ; Rise       ; rstN            ;
;  A_in[3]           ; rstN       ; -0.951 ; -1.498 ; Rise       ; rstN            ;
; B_in[*]            ; rstN       ; -0.045 ; -0.170 ; Rise       ; rstN            ;
;  B_in[0]           ; rstN       ; -1.070 ; -1.637 ; Rise       ; rstN            ;
;  B_in[1]           ; rstN       ; -0.045 ; -0.170 ; Rise       ; rstN            ;
;  B_in[2]           ; rstN       ; -0.125 ; -0.291 ; Rise       ; rstN            ;
;  B_in[3]           ; rstN       ; -0.946 ; -1.497 ; Rise       ; rstN            ;
+--------------------+------------+--------+--------+------------+-----------------+


+-----------------------------------------------------------------------+
; Clock to Output Times                                                 ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B[*]      ; clk        ; 6.846 ; 6.747 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 6.846 ; 6.681 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 6.374 ; 6.224 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 6.286 ; 6.177 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 6.793 ; 6.747 ; Rise       ; clk             ;
; acc[*]    ; clk        ; 6.873 ; 6.845 ; Rise       ; clk             ;
;  acc[0]   ; clk        ; 5.693 ; 5.610 ; Rise       ; clk             ;
;  acc[1]   ; clk        ; 5.695 ; 5.612 ; Rise       ; clk             ;
;  acc[2]   ; clk        ; 5.727 ; 5.654 ; Rise       ; clk             ;
;  acc[3]   ; clk        ; 6.873 ; 6.845 ; Rise       ; clk             ;
;  acc[4]   ; clk        ; 5.742 ; 5.668 ; Rise       ; clk             ;
;  acc[5]   ; clk        ; 6.192 ; 6.108 ; Rise       ; clk             ;
;  acc[6]   ; clk        ; 6.187 ; 6.100 ; Rise       ; clk             ;
;  acc[7]   ; clk        ; 6.067 ; 5.979 ; Rise       ; clk             ;
; B[*]      ; rstN       ; 6.902 ; 6.819 ; Rise       ; rstN            ;
;  B[0]     ; rstN       ; 6.334 ; 6.195 ; Rise       ; rstN            ;
;  B[1]     ; rstN       ; 6.295 ; 6.187 ; Rise       ; rstN            ;
;  B[2]     ; rstN       ; 5.718 ; 5.581 ; Rise       ; rstN            ;
;  B[3]     ; rstN       ; 6.902 ; 6.819 ; Rise       ; rstN            ;
; B[*]      ; rstN       ; 5.566 ; 5.485 ; Fall       ; rstN            ;
;  B[0]     ; rstN       ; 5.053 ; 4.949 ; Fall       ; rstN            ;
;  B[1]     ; rstN       ; 5.173 ; 5.062 ; Fall       ; rstN            ;
;  B[2]     ; rstN       ; 4.843 ; 4.745 ; Fall       ; rstN            ;
;  B[3]     ; rstN       ; 5.566 ; 5.485 ; Fall       ; rstN            ;
+-----------+------------+-------+-------+------------+-----------------+


+-----------------------------------------------------------------------+
; Minimum Clock to Output Times                                         ;
+-----------+------------+-------+-------+------------+-----------------+
; Data Port ; Clock Port ; Rise  ; Fall  ; Clock Edge ; Clock Reference ;
+-----------+------------+-------+-------+------------+-----------------+
; B[*]      ; clk        ; 3.485 ; 3.463 ; Rise       ; clk             ;
;  B[0]     ; clk        ; 3.756 ; 3.784 ; Rise       ; clk             ;
;  B[1]     ; clk        ; 3.531 ; 3.538 ; Rise       ; clk             ;
;  B[2]     ; clk        ; 3.485 ; 3.463 ; Rise       ; clk             ;
;  B[3]     ; clk        ; 3.962 ; 3.972 ; Rise       ; clk             ;
; acc[*]    ; clk        ; 3.211 ; 3.235 ; Rise       ; clk             ;
;  acc[0]   ; clk        ; 3.211 ; 3.235 ; Rise       ; clk             ;
;  acc[1]   ; clk        ; 3.212 ; 3.236 ; Rise       ; clk             ;
;  acc[2]   ; clk        ; 3.250 ; 3.277 ; Rise       ; clk             ;
;  acc[3]   ; clk        ; 4.019 ; 4.069 ; Rise       ; clk             ;
;  acc[4]   ; clk        ; 3.257 ; 3.285 ; Rise       ; clk             ;
;  acc[5]   ; clk        ; 3.506 ; 3.556 ; Rise       ; clk             ;
;  acc[6]   ; clk        ; 3.487 ; 3.533 ; Rise       ; clk             ;
;  acc[7]   ; clk        ; 3.405 ; 3.440 ; Rise       ; clk             ;
; B[*]      ; rstN       ; 2.666 ; 2.652 ; Rise       ; rstN            ;
;  B[0]     ; rstN       ; 2.786 ; 2.796 ; Rise       ; rstN            ;
;  B[1]     ; rstN       ; 2.836 ; 2.838 ; Rise       ; rstN            ;
;  B[2]     ; rstN       ; 2.666 ; 2.652 ; Rise       ; rstN            ;
;  B[3]     ; rstN       ; 3.209 ; 3.215 ; Rise       ; rstN            ;
; B[*]      ; rstN       ; 2.666 ; 2.652 ; Fall       ; rstN            ;
;  B[0]     ; rstN       ; 2.786 ; 2.796 ; Fall       ; rstN            ;
;  B[1]     ; rstN       ; 2.836 ; 2.838 ; Fall       ; rstN            ;
;  B[2]     ; rstN       ; 2.666 ; 2.652 ; Fall       ; rstN            ;
;  B[3]     ; rstN       ; 3.209 ; 3.215 ; Fall       ; rstN            ;
+-----------+------------+-------+-------+------------+-----------------+


+----------------------------------------------------+
; Propagation Delay                                  ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; B_in[0]    ; B[0]        ; 7.397 ;    ;    ; 7.677 ;
; B_in[1]    ; B[1]        ; 5.854 ;    ;    ; 5.866 ;
; B_in[2]    ; B[2]        ; 5.758 ;    ;    ; 5.779 ;
; B_in[3]    ; B[3]        ; 8.032 ;    ;    ; 8.400 ;
+------------+-------------+-------+----+----+-------+


+----------------------------------------------------+
; Minimum Propagation Delay                          ;
+------------+-------------+-------+----+----+-------+
; Input Port ; Output Port ; RR    ; RF ; FR ; FF    ;
+------------+-------------+-------+----+----+-------+
; B_in[0]    ; B[0]        ; 4.142 ;    ;    ; 4.717 ;
; B_in[1]    ; B[1]        ; 3.282 ;    ;    ; 3.575 ;
; B_in[2]    ; B[2]        ; 3.259 ;    ;    ; 3.529 ;
; B_in[3]    ; B[3]        ; 4.637 ;    ;    ; 5.194 ;
+------------+-------------+-------+----+----+-------+


+------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Board Trace Model Assignments                                                                                                                                                                                                                                                                                                                                                                                    ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; Pin           ; I/O Standard ; Near Tline Length ; Near Tline L per Length ; Near Tline C per Length ; Near Series R ; Near Differential R ; Near Pull-up R ; Near Pull-down R ; Near C ; Far Tline Length ; Far Tline L per Length ; Far Tline C per Length ; Far Series R ; Far Pull-up R ; Far Pull-down R ; Far C ; Termination Voltage ; Far Differential R ; EBD File Name ; EBD Signal Name ; EBD Far-end ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+
; acc[0]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc[1]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc[2]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc[3]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc[4]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc[5]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc[6]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; acc[7]        ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[0]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[1]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[2]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; B[3]          ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 in              ; 0 H/in                  ; 0 F/in                  ; short         ; -                   ; open           ; open             ; open   ; 0 in             ; 0 H/in                 ; 0 F/in                 ; short        ; open          ; open            ; open  ; 0 V                 ; -                  ; n/a           ; n/a             ; n/a         ;
+---------------+--------------+-------------------+-------------------------+-------------------------+---------------+---------------------+----------------+------------------+--------+------------------+------------------------+------------------------+--------------+---------------+-----------------+-------+---------------------+--------------------+---------------+-----------------+-------------+


+----------------------------------------------------------------------+
; Input Transition Times                                               ;
+-------------------+--------------+-----------------+-----------------+
; Pin               ; I/O Standard ; 10-90 Rise Time ; 90-10 Fall Time ;
+-------------------+--------------+-----------------+-----------------+
; done              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; rstN              ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_in[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; clk               ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_shift_amount[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_shift_amount[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_shift_amount[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; op                ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_shift_amount[1] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_shift_amount[0] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_shift_amount[2] ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_in[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_in[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; B_in[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_in[0]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_in[1]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_in[2]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; A_in[3]           ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_DATA0~    ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_ASDO~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
; ~ALTERA_NCSO~     ; 2.5 V        ; 2000 ps         ; 2000 ps         ;
+-------------------+--------------+-----------------+-----------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; acc[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; acc[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; acc[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; acc[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; acc[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; acc[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; acc[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; acc[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00317 V          ; 0.179 V                              ; 0.007 V                              ; 4.7e-10 s                   ; 4.72e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00317 V         ; 0.179 V                             ; 0.007 V                             ; 4.7e-10 s                  ; 4.72e-10 s                 ; No                        ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.39 V              ; -0.00339 V          ; 0.206 V                              ; 0.007 V                              ; 2.77e-10 s                  ; 3.24e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.39 V             ; -0.00339 V         ; 0.206 V                             ; 0.007 V                             ; 2.77e-10 s                 ; 3.24e-10 s                 ; Yes                       ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.29e-09 V                   ; 2.34 V              ; -0.00668 V          ; 0.218 V                              ; 0.076 V                              ; 1.92e-09 s                  ; 1.81e-09 s                  ; No                         ; Yes                        ; 2.32 V                      ; 7.29e-09 V                  ; 2.34 V             ; -0.00668 V         ; 0.218 V                             ; 0.076 V                             ; 1.92e-09 s                 ; 1.81e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 4.76e-09 V                   ; 2.4 V               ; -0.034 V            ; 0.102 V                              ; 0.065 V                              ; 2.49e-10 s                  ; 3.49e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 4.76e-09 V                  ; 2.4 V              ; -0.034 V           ; 0.102 V                             ; 0.065 V                             ; 2.49e-10 s                 ; 3.49e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 5.94e-09 V                   ; 2.39 V              ; -0.0344 V           ; 0.156 V                              ; 0.089 V                              ; 2.68e-10 s                  ; 2.6e-10 s                   ; Yes                        ; Yes                        ; 2.32 V                      ; 5.94e-09 V                  ; 2.39 V             ; -0.0344 V          ; 0.156 V                             ; 0.089 V                             ; 2.68e-10 s                 ; 2.6e-10 s                  ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Slow 1200mv 85c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                           ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; acc[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; acc[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; acc[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; acc[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; acc[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; acc[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; acc[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; acc[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.36 V              ; -0.00833 V          ; 0.113 V                              ; 0.035 V                              ; 6.32e-10 s                  ; 5.89e-10 s                  ; No                         ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.36 V             ; -0.00833 V         ; 0.113 V                             ; 0.035 V                             ; 6.32e-10 s                 ; 5.89e-10 s                 ; No                        ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.37 V              ; -0.00606 V          ; 0.107 V                              ; 0.021 V                              ; 4.26e-10 s                  ; 4.03e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.37 V             ; -0.00606 V         ; 0.107 V                             ; 0.021 V                             ; 4.26e-10 s                 ; 4.03e-10 s                 ; Yes                       ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 1.21e-06 V                   ; 2.33 V              ; -0.00286 V          ; 0.193 V                              ; 0.042 V                              ; 2.32e-09 s                  ; 2.21e-09 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 1.21e-06 V                  ; 2.33 V             ; -0.00286 V         ; 0.193 V                             ; 0.042 V                             ; 2.32e-09 s                 ; 2.21e-09 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 7.93e-07 V                   ; 2.37 V              ; -0.0278 V           ; 0.106 V                              ; 0.115 V                              ; 2.69e-10 s                  ; 4.05e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 7.93e-07 V                  ; 2.37 V             ; -0.0278 V          ; 0.106 V                             ; 0.115 V                             ; 2.69e-10 s                 ; 4.05e-10 s                 ; Yes                       ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.32 V                       ; 9.76e-07 V                   ; 2.36 V              ; -0.00439 V          ; 0.088 V                              ; 0.007 V                              ; 4.05e-10 s                  ; 3.35e-10 s                  ; Yes                        ; Yes                        ; 2.32 V                      ; 9.76e-07 V                  ; 2.36 V             ; -0.00439 V         ; 0.088 V                             ; 0.007 V                             ; 4.05e-10 s                 ; 3.35e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+--------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------------+
; Signal Integrity Metrics (Fast 1200mv 0c Model)                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                                            ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; Pin           ; I/O Standard ; Board Delay on Rise ; Board Delay on Fall ; Steady State Voh at FPGA Pin ; Steady State Vol at FPGA Pin ; Voh Max at FPGA Pin ; Vol Min at FPGA Pin ; Ringback Voltage on Rise at FPGA Pin ; Ringback Voltage on Fall at FPGA Pin ; 10-90 Rise Time at FPGA Pin ; 90-10 Fall Time at FPGA Pin ; Monotonic Rise at FPGA Pin ; Monotonic Fall at FPGA Pin ; Steady State Voh at Far-end ; Steady State Vol at Far-end ; Voh Max at Far-end ; Vol Min at Far-end ; Ringback Voltage on Rise at Far-end ; Ringback Voltage on Fall at Far-end ; 10-90 Rise Time at Far-end ; 90-10 Fall Time at Far-end ; Monotonic Rise at Far-end ; Monotonic Fall at Far-end ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+
; acc[0]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; acc[1]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; acc[2]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; acc[3]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; acc[4]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; acc[5]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; acc[6]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; acc[7]        ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; B[0]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.72 V              ; -0.0215 V           ; 0.161 V                              ; 0.061 V                              ; 4.44e-10 s                  ; 4.06e-10 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.72 V             ; -0.0215 V          ; 0.161 V                             ; 0.061 V                             ; 4.44e-10 s                 ; 4.06e-10 s                 ; No                        ; Yes                       ;
; B[1]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; B[2]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.73 V              ; -0.0205 V           ; 0.17 V                               ; 0.027 V                              ; 2.58e-10 s                  ; 2.57e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.73 V             ; -0.0205 V          ; 0.17 V                              ; 0.027 V                             ; 2.58e-10 s                 ; 2.57e-10 s                 ; Yes                       ; Yes                       ;
; B[3]          ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 4.66e-08 V                   ; 2.65 V              ; -0.0115 V           ; 0.219 V                              ; 0.115 V                              ; 1.64e-09 s                  ; 1.57e-09 s                  ; No                         ; Yes                        ; 2.62 V                      ; 4.66e-08 V                  ; 2.65 V             ; -0.0115 V          ; 0.219 V                             ; 0.115 V                             ; 1.64e-09 s                 ; 1.57e-09 s                 ; No                        ; Yes                       ;
; ~ALTERA_NCEO~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.06e-08 V                   ; 2.86 V              ; -0.0341 V           ; 0.364 V                              ; 0.046 V                              ; 1.17e-10 s                  ; 2.6e-10 s                   ; No                         ; Yes                        ; 2.62 V                      ; 3.06e-08 V                  ; 2.86 V             ; -0.0341 V          ; 0.364 V                             ; 0.046 V                             ; 1.17e-10 s                 ; 2.6e-10 s                  ; No                        ; Yes                       ;
; ~ALTERA_DCLK~ ; 2.5 V        ; 0 s                 ; 0 s                 ; 2.62 V                       ; 3.81e-08 V                   ; 2.72 V              ; -0.0542 V           ; 0.144 V                              ; 0.087 V                              ; 2.55e-10 s                  ; 2.14e-10 s                  ; Yes                        ; Yes                        ; 2.62 V                      ; 3.81e-08 V                  ; 2.72 V             ; -0.0542 V          ; 0.144 V                             ; 0.087 V                             ; 2.55e-10 s                 ; 2.14e-10 s                 ; Yes                       ; Yes                       ;
+---------------+--------------+---------------------+---------------------+------------------------------+------------------------------+---------------------+---------------------+--------------------------------------+--------------------------------------+-----------------------------+-----------------------------+----------------------------+----------------------------+-----------------------------+-----------------------------+--------------------+--------------------+-------------------------------------+-------------------------------------+----------------------------+----------------------------+---------------------------+---------------------------+


+-------------------------------------------------------------------+
; Setup Transfers                                                   ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 43       ; 0        ; 0        ; 0        ;
; rstN       ; clk      ; 574      ; 7        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Hold Transfers                                                    ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; clk        ; clk      ; 43       ; 0        ; 0        ; 0        ;
; rstN       ; clk      ; 574      ; 7        ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Recovery Transfers                                                ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rstN       ; clk      ; 12       ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


+-------------------------------------------------------------------+
; Removal Transfers                                                 ;
+------------+----------+----------+----------+----------+----------+
; From Clock ; To Clock ; RR Paths ; FR Paths ; RF Paths ; FF Paths ;
+------------+----------+----------+----------+----------+----------+
; rstN       ; clk      ; 12       ; 12       ; 0        ; 0        ;
+------------+----------+----------+----------+----------+----------+
Entries labeled "false path" only account for clock-to-clock false paths and not path-based false paths. As a result, actual path counts may be lower than reported.


---------------
; Report TCCS ;
---------------
No dedicated SERDES Transmitter circuitry present in device or used in design


---------------
; Report RSKM ;
---------------
No non-DPA dedicated SERDES Receiver circuitry present in device or used in design


+------------------------------------------------+
; Unconstrained Paths                            ;
+---------------------------------+-------+------+
; Property                        ; Setup ; Hold ;
+---------------------------------+-------+------+
; Illegal Clocks                  ; 0     ; 0    ;
; Unconstrained Clocks            ; 0     ; 0    ;
; Unconstrained Input Ports       ; 16    ; 16   ;
; Unconstrained Input Port Paths  ; 66    ; 66   ;
; Unconstrained Output Ports      ; 12    ; 12   ;
; Unconstrained Output Port Paths ; 24    ; 24   ;
+---------------------------------+-------+------+


+------------------------------------+
; TimeQuest Timing Analyzer Messages ;
+------------------------------------+
Info: *******************************************************************
Info: Running Quartus II 64-Bit TimeQuest Timing Analyzer
    Info: Version 13.1.0 Build 162 10/23/2013 SJ Web Edition
    Info: Processing started: Wed May 10 01:35:25 2023
Info: Command: quartus_sta datapath -c datapath
Info: qsta_default_script.tcl version: #1
Warning (20028): Parallel compilation is not licensed and has been disabled
Info (21076): High junction temperature operating condition is not set. Assuming a default value of '85'.
Info (21076): Low junction temperature operating condition is not set. Assuming a default value of '0'.
Warning (335093): TimeQuest Timing Analyzer is analyzing 8 combinational loops as latches.
Critical Warning (332012): Synopsys Design Constraints File file not found: 'datapath.sdc'. A Synopsys Design Constraints File is required by the TimeQuest Timing Analyzer to get proper timing constraints. Without it, the Compiler will not properly optimize the design.
Info (332142): No user constrained base clocks found in the design. Calling "derive_clocks -period 1.0"
Info (332105): Deriving Clocks
    Info (332105): create_clock -period 1.000 -name clk clk
    Info (332105): create_clock -period 1.000 -name rstN rstN
Info (332143): No user constrained clock uncertainty found in the design. Calling "derive_clock_uncertainty"
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Info: Found TIMEQUEST_REPORT_SCRIPT_INCLUDE_DEFAULT_ANALYSIS = ON
Info: Analyzing Slow 1200mV 85C Model
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -3.115
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.115             -22.278 clk 
Info (332146): Worst-case hold slack is -0.184
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.184              -0.494 clk 
Info (332146): Worst-case recovery slack is 0.039
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.039               0.000 clk 
Info (332146): Worst-case removal slack is -0.097
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.097              -1.148 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 clk 
    Info (332119):    -3.000              -3.000 rstN 
Info: Analyzing Slow 1200mV 0C Model
Info (334003): Started post-fitting delay annotation
Info (334004): Delay annotation completed successfully
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -2.640
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -2.640             -18.504 clk 
Info (332146): Worst-case hold slack is -0.155
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.155              -0.410 clk 
Info (332146): Worst-case recovery slack is 0.088
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):     0.088               0.000 clk 
Info (332146): Worst-case removal slack is -0.096
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.096              -1.128 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.000 clk 
    Info (332119):    -3.000              -3.000 rstN 
Info: Analyzing Fast 1200mV 0C Model
Info (332123): Deriving Clock Uncertainty. Please refer to report_sdc in TimeQuest to see clock uncertainties.
Critical Warning (332148): Timing requirements not met
    Info (11105): For recommendations on closing timing, run Report Timing Closure Recommendations in the TimeQuest Timing Analyzer.
Info (332146): Worst-case setup slack is -1.311
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -1.311              -7.752 clk 
Info (332146): Worst-case hold slack is -0.170
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.170              -0.467 clk 
Info (332146): Worst-case recovery slack is -0.071
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.071              -0.824 clk 
Info (332146): Worst-case removal slack is -0.077
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -0.077              -0.916 clk 
Info (332146): Worst-case minimum pulse width slack is -3.000
    Info (332119):     Slack       End Point TNS Clock 
    Info (332119): ========= =================== =====================
    Info (332119):    -3.000             -15.364 clk 
    Info (332119):    -3.000              -3.000 rstN 
Info (332102): Design is not fully constrained for setup requirements
Info (332102): Design is not fully constrained for hold requirements
Info: Quartus II 64-Bit TimeQuest Timing Analyzer was successful. 0 errors, 6 warnings
    Info: Peak virtual memory: 4646 megabytes
    Info: Processing ended: Wed May 10 01:35:28 2023
    Info: Elapsed time: 00:00:03
    Info: Total CPU time (on all processors): 00:00:03


