<p align="right"><a href="../../../README.md">English</a> | <a>日本語</a>
<table width="100%">
 <tr width="100%">
    <td align="center"><img src="https://raw.githubusercontent.com/Xilinx/Image-Collateral/main/xilinx-logo.png" width="30%"/><h1>2020.2 Vitis ™ - ランタイムおよびシステムの最適化チュートリアル</h1><a href="https://japan.xilinx.com/products/design-tools/vitis.html">xilinx.com の Vitis ™開発環境を参照</a></td>
 </tr>
</table>

### Vitis ランタイムおよびシステムの最適化の概要

## はじめに

ザイリンクス FPGA および Versal ACAP デバイスは、高パフォーマンスでワークロードの大きいアルゴリズムのレイテンシの短いアクセラレーションに適しています。ムーアの法則の限界が指摘されるなか、機能性、消費電力、レイテンシ、柔軟性の最適なバランスを求める開発者は、デザイン特化アーキテクチャ (DSA) をツールとして選択するようになってきています。それでも、ソフトウェアのバックグラウンドしかない開発者にとっては、FPGA および ACAP の開発は非常に困難であるように思われるかもしれません。

この資料およびチュートリアルでは、ザイリンクス テクノロジを使用したアプリケーションのアクセラレーション方法をわかりやすく紹介します。まず、アクセラレーションの基礎から開始し、基本的なアーキテクチャ上の手法、アクセラレーションに適したコードの特定、メモリの管理およびターゲット デバイスとの通信を最適に実行するためのソフトウェア API の使用について説明します。

この資料はソフトウェア開発者を対象としており、ハードウェア開発者向けガイドではありません。RTL コード記述、下位 FPGA アーキテクチャ、高位合成最適化などのトピックは、ザイリンクスから提供されているほかの資料を参照してください。この資料の目的は、ユーザーが Vitis の使用方法を短期間で習得し、アクセラレーションの目標を達成できるよう、ザイリンクス デバイスに関する知識を深め、使いこなせるようになってもらうことです。

## 提供されているデザイン ファイル

このディレクトリツリーには、2 つの資料コレクションと `design_source` というディレクトリがあります。`design_source` ディレクトリには、このチュートリアルで使用するすべてのデザイン ファイル (ハードウェアおよびソフトウェア) が含まれています。アプリケーション例は、このガイドの特定のセクションに対応しています。コード例は、できる限り簡潔に、ポイントをつかみやすいものにしています。

## 目次

このチュートリアルは、複数のサンプル デザインに分かれています。各デザインはその前のものに基づいているので、初めての場合は、チュートリアルを最初から順に進めることをお勧めします。

* [**アクセラレーションの基礎**](./acceleration_basics.md) (約 10 分):
  + アクセラレーション システム、Alveo、XRT の概要
    * Vitis により多くの処理が自動的に実行されるので、ユーザーはアプリケーション コードに集中できることを示します。
* [**ランタイム ソフトウェア デザイン**](./runtime_sw_design.md) (約 10 分):
  * メモリ割り当ての概要、および XRT とアプリケーションとのやり取りについて説明します。
* [**ソフトウェアの例**](./guided_sw_examples.md)
  + 次の例の初期設定を示します。

  + [**例 0: Alveo イメージの読み込み**](./00-loading-an-alveo-image.md)

    + XRT を使用して FPGA または ACAP イメージをデバイス (この場合は Alveo カード) にプログラムする方法を説明します。

  + [**例 1: 単純なメモリ割り当て**](./01-simple-memory-allocation.md)

    + よく考慮しない場合にどうなるかを示します。

  + [**例 2: 境界に揃えられたメモリ割り当て**](./02-aligned-memory-allocation.md)

    + ページ アライメントされたメモリの割り当てと標準 `malloc()` を使用した場合の効果を比較します。

  + [**例 3: XRT メモリ割り当て**](./03-xrt-memory-allocation.md)

    + XRT で割り当てられたメモリの使用と標準 C++ アロケーターの使用を比較します

  + [**例 4: データパスの並列処理**](./04-parallelizing-the-data-path.md)

    + 同じホスト ソフトウェアを使用したまま、より優れたハードウェアに切り替えた場合の効果を示します。

  + [**例 5: 計算および転送の最適化**](./05-optimizing-compute-and-transfer.md)

    + この例では、CPU よりも良い結果が得られます。

  + [**例 6: OpenMP の使用**](./06-meet-the-other-shoe.md)

    + 前の例で良い結果が得られましたが、さらに考慮すべき事項を示します。

  + [**例 7: Vitis ビジョンを使用したイメージ サイズの変更**](./07-image-resizing-with-vitis-vision.md)

    + より複雑なアプリケーションを使用した例を示します。

  + [**例 8: Vitis ビジョンを使用した処理パイプラインの構築**](./08-vitis-vision-pipeline.md)

    + Vitis の強力な機能であるパイプライン処理について説明します。


<p align="center"><sup>Copyright&copy; 2020 Xilinx</sup></p>
<p align="center"><sup>この資料は 2021 年 1 月 22 日時点の表記バージョンの英語版を翻訳したもので、内容に相違が生じる場合には原文を優先します。資料によっては英語版の更新に対応していないものがあります。
日本語版は参考用としてご使用の上、最新情報につきましては、必ず最新英語版をご参照ください。</sup></p>
