
/* Copyright (c) 2022-2025 Douglas H. Summerville (dsummer@binghamton.edu) 
 *
 * Created from scraped data which is Copyright (c) 2022 Raspberry Pi
 * (Trading) Ltd.
 *
 * Permission is hereby granted, free of charge, to any person obtaining a
 * copy of this software and associated documentation files (the "Software"),
 * to deal in the Software without restriction, including without limitation
 * the rights to use, copy, modify, merge, publish, distribute, sublicense,
 * and/or sell copies of the Software, and to permit persons to whom the
 * Software is furnished to do so, subject to the following conditions:
 *
 * The above copyright notice and this permission notice shall be included
 * in all copies or substantial portions of the Software.
 *
 * THE SOFTWARE IS PROVIDED "AS IS", WITHOUT WARRANTY OF ANY KIND, EXPRESS OR
 * IMPLIED, INCLUDING BUT NOT LIMITED TO THE WARRANTIES OF MERCHANTABILITY,
 * FITNESS FOR A PARTICULAR PURPOSE AND NONINFRINGEMENT. IN NO EVENT SHALL THE
 * AUTHORS OR COPYRIGHT HOLDERS BE LIABLE FOR ANY CLAIM, DAMAGES OR OTHER
 * LIABILITY, WHETHER IN AN ACTION OF CONTRACT, TORT OR OTHERWISE, ARISING
 * FROM, OUT OF OR IN CONNECTION WITH THE SOFTWARE OR THE USE OR OTHER
 * DEALINGS IN THE SOFTWARE.
 */

#ifndef RP2040_IO_BANK0_H
#define RP2040_IO_BANK0_H

#include <stdint.h>

#define ALL1 ((uint32_t)0xFFFFFFFF)

typedef struct{
		uint32_t gpio0_status;
		uint32_t gpio0_ctrl;
		uint32_t gpio1_status;
		uint32_t gpio1_ctrl;
		uint32_t gpio2_status;
		uint32_t gpio2_ctrl;
		uint32_t gpio3_status;
		uint32_t gpio3_ctrl;
		uint32_t gpio4_status;
		uint32_t gpio4_ctrl;
		uint32_t gpio5_status;
		uint32_t gpio5_ctrl;
		uint32_t gpio6_status;
		uint32_t gpio6_ctrl;
		uint32_t gpio7_status;
		uint32_t gpio7_ctrl;
		uint32_t gpio8_status;
		uint32_t gpio8_ctrl;
		uint32_t gpio9_status;
		uint32_t gpio9_ctrl;
		uint32_t gpio10_status;
		uint32_t gpio10_ctrl;
		uint32_t gpio11_status;
		uint32_t gpio11_ctrl;
		uint32_t gpio12_status;
		uint32_t gpio12_ctrl;
		uint32_t gpio13_status;
		uint32_t gpio13_ctrl;
		uint32_t gpio14_status;
		uint32_t gpio14_ctrl;
		uint32_t gpio15_status;
		uint32_t gpio15_ctrl;
		uint32_t gpio16_status;
		uint32_t gpio16_ctrl;
		uint32_t gpio17_status;
		uint32_t gpio17_ctrl;
		uint32_t gpio18_status;
		uint32_t gpio18_ctrl;
		uint32_t gpio19_status;
		uint32_t gpio19_ctrl;
		uint32_t gpio20_status;
		uint32_t gpio20_ctrl;
		uint32_t gpio21_status;
		uint32_t gpio21_ctrl;
		uint32_t gpio22_status;
		uint32_t gpio22_ctrl;
		uint32_t gpio23_status;
		uint32_t gpio23_ctrl;
		uint32_t gpio24_status;
		uint32_t gpio24_ctrl;
		uint32_t gpio25_status;
		uint32_t gpio25_ctrl;
		uint32_t gpio26_status;
		uint32_t gpio26_ctrl;
		uint32_t gpio27_status;
		uint32_t gpio27_ctrl;
		uint32_t gpio28_status;
		uint32_t gpio28_ctrl;
		uint32_t gpio29_status;
		uint32_t gpio29_ctrl;
		uint32_t intr0;
		uint32_t intr1;
		uint32_t intr2;
		uint32_t intr3;
		uint32_t proc0_inte0;
		uint32_t proc0_inte1;
		uint32_t proc0_inte2;
		uint32_t proc0_inte3;
		uint32_t proc0_intf0;
		uint32_t proc0_intf1;
		uint32_t proc0_intf2;
		uint32_t proc0_intf3;
		uint32_t proc0_ints0;
		uint32_t proc0_ints1;
		uint32_t proc0_ints2;
		uint32_t proc0_ints3;
		uint32_t proc1_inte0;
		uint32_t proc1_inte1;
		uint32_t proc1_inte2;
		uint32_t proc1_inte3;
		uint32_t proc1_intf0;
		uint32_t proc1_intf1;
		uint32_t proc1_intf2;
		uint32_t proc1_intf3;
		uint32_t proc1_ints0;
		uint32_t proc1_ints1;
		uint32_t proc1_ints2;
		uint32_t proc1_ints3;
		uint32_t dormant_wake_inte0;
		uint32_t dormant_wake_inte1;
		uint32_t dormant_wake_inte2;
		uint32_t dormant_wake_inte3;
		uint32_t dormant_wake_intf0;
		uint32_t dormant_wake_intf1;
		uint32_t dormant_wake_intf2;
		uint32_t dormant_wake_intf3;
		uint32_t dormant_wake_ints0;
		uint32_t dormant_wake_ints1;
		uint32_t dormant_wake_ints2;
		uint32_t dormant_wake_ints3;
		uint32_t RSVD0[924];
		uint32_t xor_gpio0_status;
		uint32_t xor_gpio0_ctrl;
		uint32_t xor_gpio1_status;
		uint32_t xor_gpio1_ctrl;
		uint32_t xor_gpio2_status;
		uint32_t xor_gpio2_ctrl;
		uint32_t xor_gpio3_status;
		uint32_t xor_gpio3_ctrl;
		uint32_t xor_gpio4_status;
		uint32_t xor_gpio4_ctrl;
		uint32_t xor_gpio5_status;
		uint32_t xor_gpio5_ctrl;
		uint32_t xor_gpio6_status;
		uint32_t xor_gpio6_ctrl;
		uint32_t xor_gpio7_status;
		uint32_t xor_gpio7_ctrl;
		uint32_t xor_gpio8_status;
		uint32_t xor_gpio8_ctrl;
		uint32_t xor_gpio9_status;
		uint32_t xor_gpio9_ctrl;
		uint32_t xor_gpio10_status;
		uint32_t xor_gpio10_ctrl;
		uint32_t xor_gpio11_status;
		uint32_t xor_gpio11_ctrl;
		uint32_t xor_gpio12_status;
		uint32_t xor_gpio12_ctrl;
		uint32_t xor_gpio13_status;
		uint32_t xor_gpio13_ctrl;
		uint32_t xor_gpio14_status;
		uint32_t xor_gpio14_ctrl;
		uint32_t xor_gpio15_status;
		uint32_t xor_gpio15_ctrl;
		uint32_t xor_gpio16_status;
		uint32_t xor_gpio16_ctrl;
		uint32_t xor_gpio17_status;
		uint32_t xor_gpio17_ctrl;
		uint32_t xor_gpio18_status;
		uint32_t xor_gpio18_ctrl;
		uint32_t xor_gpio19_status;
		uint32_t xor_gpio19_ctrl;
		uint32_t xor_gpio20_status;
		uint32_t xor_gpio20_ctrl;
		uint32_t xor_gpio21_status;
		uint32_t xor_gpio21_ctrl;
		uint32_t xor_gpio22_status;
		uint32_t xor_gpio22_ctrl;
		uint32_t xor_gpio23_status;
		uint32_t xor_gpio23_ctrl;
		uint32_t xor_gpio24_status;
		uint32_t xor_gpio24_ctrl;
		uint32_t xor_gpio25_status;
		uint32_t xor_gpio25_ctrl;
		uint32_t xor_gpio26_status;
		uint32_t xor_gpio26_ctrl;
		uint32_t xor_gpio27_status;
		uint32_t xor_gpio27_ctrl;
		uint32_t xor_gpio28_status;
		uint32_t xor_gpio28_ctrl;
		uint32_t xor_gpio29_status;
		uint32_t xor_gpio29_ctrl;
		uint32_t xor_intr0;
		uint32_t xor_intr1;
		uint32_t xor_intr2;
		uint32_t xor_intr3;
		uint32_t xor_proc0_inte0;
		uint32_t xor_proc0_inte1;
		uint32_t xor_proc0_inte2;
		uint32_t xor_proc0_inte3;
		uint32_t xor_proc0_intf0;
		uint32_t xor_proc0_intf1;
		uint32_t xor_proc0_intf2;
		uint32_t xor_proc0_intf3;
		uint32_t xor_proc0_ints0;
		uint32_t xor_proc0_ints1;
		uint32_t xor_proc0_ints2;
		uint32_t xor_proc0_ints3;
		uint32_t xor_proc1_inte0;
		uint32_t xor_proc1_inte1;
		uint32_t xor_proc1_inte2;
		uint32_t xor_proc1_inte3;
		uint32_t xor_proc1_intf0;
		uint32_t xor_proc1_intf1;
		uint32_t xor_proc1_intf2;
		uint32_t xor_proc1_intf3;
		uint32_t xor_proc1_ints0;
		uint32_t xor_proc1_ints1;
		uint32_t xor_proc1_ints2;
		uint32_t xor_proc1_ints3;
		uint32_t xor_dormant_wake_inte0;
		uint32_t xor_dormant_wake_inte1;
		uint32_t xor_dormant_wake_inte2;
		uint32_t xor_dormant_wake_inte3;
		uint32_t xor_dormant_wake_intf0;
		uint32_t xor_dormant_wake_intf1;
		uint32_t xor_dormant_wake_intf2;
		uint32_t xor_dormant_wake_intf3;
		uint32_t xor_dormant_wake_ints0;
		uint32_t xor_dormant_wake_ints1;
		uint32_t xor_dormant_wake_ints2;
		uint32_t xor_dormant_wake_ints3;
		uint32_t RSVDxor_0[924];
		uint32_t set_gpio0_status;
		uint32_t set_gpio0_ctrl;
		uint32_t set_gpio1_status;
		uint32_t set_gpio1_ctrl;
		uint32_t set_gpio2_status;
		uint32_t set_gpio2_ctrl;
		uint32_t set_gpio3_status;
		uint32_t set_gpio3_ctrl;
		uint32_t set_gpio4_status;
		uint32_t set_gpio4_ctrl;
		uint32_t set_gpio5_status;
		uint32_t set_gpio5_ctrl;
		uint32_t set_gpio6_status;
		uint32_t set_gpio6_ctrl;
		uint32_t set_gpio7_status;
		uint32_t set_gpio7_ctrl;
		uint32_t set_gpio8_status;
		uint32_t set_gpio8_ctrl;
		uint32_t set_gpio9_status;
		uint32_t set_gpio9_ctrl;
		uint32_t set_gpio10_status;
		uint32_t set_gpio10_ctrl;
		uint32_t set_gpio11_status;
		uint32_t set_gpio11_ctrl;
		uint32_t set_gpio12_status;
		uint32_t set_gpio12_ctrl;
		uint32_t set_gpio13_status;
		uint32_t set_gpio13_ctrl;
		uint32_t set_gpio14_status;
		uint32_t set_gpio14_ctrl;
		uint32_t set_gpio15_status;
		uint32_t set_gpio15_ctrl;
		uint32_t set_gpio16_status;
		uint32_t set_gpio16_ctrl;
		uint32_t set_gpio17_status;
		uint32_t set_gpio17_ctrl;
		uint32_t set_gpio18_status;
		uint32_t set_gpio18_ctrl;
		uint32_t set_gpio19_status;
		uint32_t set_gpio19_ctrl;
		uint32_t set_gpio20_status;
		uint32_t set_gpio20_ctrl;
		uint32_t set_gpio21_status;
		uint32_t set_gpio21_ctrl;
		uint32_t set_gpio22_status;
		uint32_t set_gpio22_ctrl;
		uint32_t set_gpio23_status;
		uint32_t set_gpio23_ctrl;
		uint32_t set_gpio24_status;
		uint32_t set_gpio24_ctrl;
		uint32_t set_gpio25_status;
		uint32_t set_gpio25_ctrl;
		uint32_t set_gpio26_status;
		uint32_t set_gpio26_ctrl;
		uint32_t set_gpio27_status;
		uint32_t set_gpio27_ctrl;
		uint32_t set_gpio28_status;
		uint32_t set_gpio28_ctrl;
		uint32_t set_gpio29_status;
		uint32_t set_gpio29_ctrl;
		uint32_t set_intr0;
		uint32_t set_intr1;
		uint32_t set_intr2;
		uint32_t set_intr3;
		uint32_t set_proc0_inte0;
		uint32_t set_proc0_inte1;
		uint32_t set_proc0_inte2;
		uint32_t set_proc0_inte3;
		uint32_t set_proc0_intf0;
		uint32_t set_proc0_intf1;
		uint32_t set_proc0_intf2;
		uint32_t set_proc0_intf3;
		uint32_t set_proc0_ints0;
		uint32_t set_proc0_ints1;
		uint32_t set_proc0_ints2;
		uint32_t set_proc0_ints3;
		uint32_t set_proc1_inte0;
		uint32_t set_proc1_inte1;
		uint32_t set_proc1_inte2;
		uint32_t set_proc1_inte3;
		uint32_t set_proc1_intf0;
		uint32_t set_proc1_intf1;
		uint32_t set_proc1_intf2;
		uint32_t set_proc1_intf3;
		uint32_t set_proc1_ints0;
		uint32_t set_proc1_ints1;
		uint32_t set_proc1_ints2;
		uint32_t set_proc1_ints3;
		uint32_t set_dormant_wake_inte0;
		uint32_t set_dormant_wake_inte1;
		uint32_t set_dormant_wake_inte2;
		uint32_t set_dormant_wake_inte3;
		uint32_t set_dormant_wake_intf0;
		uint32_t set_dormant_wake_intf1;
		uint32_t set_dormant_wake_intf2;
		uint32_t set_dormant_wake_intf3;
		uint32_t set_dormant_wake_ints0;
		uint32_t set_dormant_wake_ints1;
		uint32_t set_dormant_wake_ints2;
		uint32_t set_dormant_wake_ints3;
		uint32_t RSVDset_0[924];
		uint32_t clr_gpio0_status;
		uint32_t clr_gpio0_ctrl;
		uint32_t clr_gpio1_status;
		uint32_t clr_gpio1_ctrl;
		uint32_t clr_gpio2_status;
		uint32_t clr_gpio2_ctrl;
		uint32_t clr_gpio3_status;
		uint32_t clr_gpio3_ctrl;
		uint32_t clr_gpio4_status;
		uint32_t clr_gpio4_ctrl;
		uint32_t clr_gpio5_status;
		uint32_t clr_gpio5_ctrl;
		uint32_t clr_gpio6_status;
		uint32_t clr_gpio6_ctrl;
		uint32_t clr_gpio7_status;
		uint32_t clr_gpio7_ctrl;
		uint32_t clr_gpio8_status;
		uint32_t clr_gpio8_ctrl;
		uint32_t clr_gpio9_status;
		uint32_t clr_gpio9_ctrl;
		uint32_t clr_gpio10_status;
		uint32_t clr_gpio10_ctrl;
		uint32_t clr_gpio11_status;
		uint32_t clr_gpio11_ctrl;
		uint32_t clr_gpio12_status;
		uint32_t clr_gpio12_ctrl;
		uint32_t clr_gpio13_status;
		uint32_t clr_gpio13_ctrl;
		uint32_t clr_gpio14_status;
		uint32_t clr_gpio14_ctrl;
		uint32_t clr_gpio15_status;
		uint32_t clr_gpio15_ctrl;
		uint32_t clr_gpio16_status;
		uint32_t clr_gpio16_ctrl;
		uint32_t clr_gpio17_status;
		uint32_t clr_gpio17_ctrl;
		uint32_t clr_gpio18_status;
		uint32_t clr_gpio18_ctrl;
		uint32_t clr_gpio19_status;
		uint32_t clr_gpio19_ctrl;
		uint32_t clr_gpio20_status;
		uint32_t clr_gpio20_ctrl;
		uint32_t clr_gpio21_status;
		uint32_t clr_gpio21_ctrl;
		uint32_t clr_gpio22_status;
		uint32_t clr_gpio22_ctrl;
		uint32_t clr_gpio23_status;
		uint32_t clr_gpio23_ctrl;
		uint32_t clr_gpio24_status;
		uint32_t clr_gpio24_ctrl;
		uint32_t clr_gpio25_status;
		uint32_t clr_gpio25_ctrl;
		uint32_t clr_gpio26_status;
		uint32_t clr_gpio26_ctrl;
		uint32_t clr_gpio27_status;
		uint32_t clr_gpio27_ctrl;
		uint32_t clr_gpio28_status;
		uint32_t clr_gpio28_ctrl;
		uint32_t clr_gpio29_status;
		uint32_t clr_gpio29_ctrl;
		uint32_t clr_intr0;
		uint32_t clr_intr1;
		uint32_t clr_intr2;
		uint32_t clr_intr3;
		uint32_t clr_proc0_inte0;
		uint32_t clr_proc0_inte1;
		uint32_t clr_proc0_inte2;
		uint32_t clr_proc0_inte3;
		uint32_t clr_proc0_intf0;
		uint32_t clr_proc0_intf1;
		uint32_t clr_proc0_intf2;
		uint32_t clr_proc0_intf3;
		uint32_t clr_proc0_ints0;
		uint32_t clr_proc0_ints1;
		uint32_t clr_proc0_ints2;
		uint32_t clr_proc0_ints3;
		uint32_t clr_proc1_inte0;
		uint32_t clr_proc1_inte1;
		uint32_t clr_proc1_inte2;
		uint32_t clr_proc1_inte3;
		uint32_t clr_proc1_intf0;
		uint32_t clr_proc1_intf1;
		uint32_t clr_proc1_intf2;
		uint32_t clr_proc1_intf3;
		uint32_t clr_proc1_ints0;
		uint32_t clr_proc1_ints1;
		uint32_t clr_proc1_ints2;
		uint32_t clr_proc1_ints3;
		uint32_t clr_dormant_wake_inte0;
		uint32_t clr_dormant_wake_inte1;
		uint32_t clr_dormant_wake_inte2;
		uint32_t clr_dormant_wake_inte3;
		uint32_t clr_dormant_wake_intf0;
		uint32_t clr_dormant_wake_intf1;
		uint32_t clr_dormant_wake_intf2;
		uint32_t clr_dormant_wake_intf3;
		uint32_t clr_dormant_wake_ints0;
		uint32_t clr_dormant_wake_ints1;
		uint32_t clr_dormant_wake_ints2;
		uint32_t clr_dormant_wake_ints3;
		uint32_t RSVDclr_0[924];
} IO_BANK0_REG_BLOCKS;

#define io_bank0 ((IO_BANK0_REG_BLOCKS volatile *)0x40014000)

/*GPIO0_STATUS Register macros*/

#define IO_BANK0_GPIO0_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO0_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO0_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO0_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO0_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO0_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO0_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO0_STATUS_INTOPERI_MASK IO_BANK0_GPIO0_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO0_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO0_STATUS_INFROMPAD_MASK IO_BANK0_GPIO0_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO0_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO0_STATUS_OETOPAD_MASK IO_BANK0_GPIO0_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO0_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO0_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO0_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO0_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO0_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO0_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO0_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO0_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO0_STATUS_OUTFROMPERI(ALL1)

/*GPIO0_CTRL Register macros*/

#define IO_BANK0_GPIO0_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO0_CTRL_IRQOVER_MASK IO_BANK0_GPIO0_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO0_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO0_CTRL_INOVER_MASK IO_BANK0_GPIO0_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO0_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO0_CTRL_OEOVER_MASK IO_BANK0_GPIO0_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO0_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO0_CTRL_OUTOVER_MASK IO_BANK0_GPIO0_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO0_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO0_CTRL_FUNCSEL_MASK IO_BANK0_GPIO0_CTRL_FUNCSEL(ALL1)

/*GPIO1_STATUS Register macros*/

#define IO_BANK0_GPIO1_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO1_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO1_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO1_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO1_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO1_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO1_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO1_STATUS_INTOPERI_MASK IO_BANK0_GPIO1_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO1_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO1_STATUS_INFROMPAD_MASK IO_BANK0_GPIO1_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO1_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO1_STATUS_OETOPAD_MASK IO_BANK0_GPIO1_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO1_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO1_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO1_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO1_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO1_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO1_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO1_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO1_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO1_STATUS_OUTFROMPERI(ALL1)

/*GPIO1_CTRL Register macros*/

#define IO_BANK0_GPIO1_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO1_CTRL_IRQOVER_MASK IO_BANK0_GPIO1_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO1_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO1_CTRL_INOVER_MASK IO_BANK0_GPIO1_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO1_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO1_CTRL_OEOVER_MASK IO_BANK0_GPIO1_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO1_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO1_CTRL_OUTOVER_MASK IO_BANK0_GPIO1_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO1_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO1_CTRL_FUNCSEL_MASK IO_BANK0_GPIO1_CTRL_FUNCSEL(ALL1)

/*GPIO2_STATUS Register macros*/

#define IO_BANK0_GPIO2_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO2_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO2_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO2_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO2_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO2_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO2_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO2_STATUS_INTOPERI_MASK IO_BANK0_GPIO2_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO2_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO2_STATUS_INFROMPAD_MASK IO_BANK0_GPIO2_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO2_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO2_STATUS_OETOPAD_MASK IO_BANK0_GPIO2_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO2_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO2_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO2_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO2_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO2_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO2_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO2_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO2_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO2_STATUS_OUTFROMPERI(ALL1)

/*GPIO2_CTRL Register macros*/

#define IO_BANK0_GPIO2_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO2_CTRL_IRQOVER_MASK IO_BANK0_GPIO2_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO2_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO2_CTRL_INOVER_MASK IO_BANK0_GPIO2_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO2_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO2_CTRL_OEOVER_MASK IO_BANK0_GPIO2_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO2_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO2_CTRL_OUTOVER_MASK IO_BANK0_GPIO2_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO2_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO2_CTRL_FUNCSEL_MASK IO_BANK0_GPIO2_CTRL_FUNCSEL(ALL1)

/*GPIO3_STATUS Register macros*/

#define IO_BANK0_GPIO3_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO3_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO3_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO3_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO3_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO3_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO3_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO3_STATUS_INTOPERI_MASK IO_BANK0_GPIO3_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO3_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO3_STATUS_INFROMPAD_MASK IO_BANK0_GPIO3_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO3_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO3_STATUS_OETOPAD_MASK IO_BANK0_GPIO3_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO3_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO3_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO3_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO3_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO3_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO3_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO3_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO3_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO3_STATUS_OUTFROMPERI(ALL1)

/*GPIO3_CTRL Register macros*/

#define IO_BANK0_GPIO3_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO3_CTRL_IRQOVER_MASK IO_BANK0_GPIO3_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO3_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO3_CTRL_INOVER_MASK IO_BANK0_GPIO3_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO3_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO3_CTRL_OEOVER_MASK IO_BANK0_GPIO3_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO3_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO3_CTRL_OUTOVER_MASK IO_BANK0_GPIO3_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO3_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO3_CTRL_FUNCSEL_MASK IO_BANK0_GPIO3_CTRL_FUNCSEL(ALL1)

/*GPIO4_STATUS Register macros*/

#define IO_BANK0_GPIO4_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO4_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO4_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO4_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO4_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO4_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO4_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO4_STATUS_INTOPERI_MASK IO_BANK0_GPIO4_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO4_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO4_STATUS_INFROMPAD_MASK IO_BANK0_GPIO4_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO4_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO4_STATUS_OETOPAD_MASK IO_BANK0_GPIO4_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO4_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO4_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO4_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO4_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO4_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO4_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO4_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO4_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO4_STATUS_OUTFROMPERI(ALL1)

/*GPIO4_CTRL Register macros*/

#define IO_BANK0_GPIO4_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO4_CTRL_IRQOVER_MASK IO_BANK0_GPIO4_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO4_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO4_CTRL_INOVER_MASK IO_BANK0_GPIO4_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO4_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO4_CTRL_OEOVER_MASK IO_BANK0_GPIO4_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO4_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO4_CTRL_OUTOVER_MASK IO_BANK0_GPIO4_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO4_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO4_CTRL_FUNCSEL_MASK IO_BANK0_GPIO4_CTRL_FUNCSEL(ALL1)

/*GPIO5_STATUS Register macros*/

#define IO_BANK0_GPIO5_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO5_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO5_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO5_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO5_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO5_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO5_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO5_STATUS_INTOPERI_MASK IO_BANK0_GPIO5_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO5_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO5_STATUS_INFROMPAD_MASK IO_BANK0_GPIO5_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO5_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO5_STATUS_OETOPAD_MASK IO_BANK0_GPIO5_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO5_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO5_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO5_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO5_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO5_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO5_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO5_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO5_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO5_STATUS_OUTFROMPERI(ALL1)

/*GPIO5_CTRL Register macros*/

#define IO_BANK0_GPIO5_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO5_CTRL_IRQOVER_MASK IO_BANK0_GPIO5_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO5_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO5_CTRL_INOVER_MASK IO_BANK0_GPIO5_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO5_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO5_CTRL_OEOVER_MASK IO_BANK0_GPIO5_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO5_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO5_CTRL_OUTOVER_MASK IO_BANK0_GPIO5_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO5_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO5_CTRL_FUNCSEL_MASK IO_BANK0_GPIO5_CTRL_FUNCSEL(ALL1)

/*GPIO6_STATUS Register macros*/

#define IO_BANK0_GPIO6_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO6_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO6_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO6_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO6_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO6_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO6_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO6_STATUS_INTOPERI_MASK IO_BANK0_GPIO6_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO6_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO6_STATUS_INFROMPAD_MASK IO_BANK0_GPIO6_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO6_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO6_STATUS_OETOPAD_MASK IO_BANK0_GPIO6_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO6_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO6_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO6_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO6_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO6_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO6_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO6_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO6_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO6_STATUS_OUTFROMPERI(ALL1)

/*GPIO6_CTRL Register macros*/

#define IO_BANK0_GPIO6_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO6_CTRL_IRQOVER_MASK IO_BANK0_GPIO6_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO6_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO6_CTRL_INOVER_MASK IO_BANK0_GPIO6_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO6_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO6_CTRL_OEOVER_MASK IO_BANK0_GPIO6_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO6_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO6_CTRL_OUTOVER_MASK IO_BANK0_GPIO6_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO6_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO6_CTRL_FUNCSEL_MASK IO_BANK0_GPIO6_CTRL_FUNCSEL(ALL1)

/*GPIO7_STATUS Register macros*/

#define IO_BANK0_GPIO7_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO7_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO7_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO7_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO7_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO7_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO7_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO7_STATUS_INTOPERI_MASK IO_BANK0_GPIO7_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO7_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO7_STATUS_INFROMPAD_MASK IO_BANK0_GPIO7_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO7_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO7_STATUS_OETOPAD_MASK IO_BANK0_GPIO7_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO7_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO7_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO7_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO7_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO7_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO7_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO7_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO7_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO7_STATUS_OUTFROMPERI(ALL1)

/*GPIO7_CTRL Register macros*/

#define IO_BANK0_GPIO7_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO7_CTRL_IRQOVER_MASK IO_BANK0_GPIO7_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO7_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO7_CTRL_INOVER_MASK IO_BANK0_GPIO7_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO7_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO7_CTRL_OEOVER_MASK IO_BANK0_GPIO7_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO7_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO7_CTRL_OUTOVER_MASK IO_BANK0_GPIO7_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO7_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO7_CTRL_FUNCSEL_MASK IO_BANK0_GPIO7_CTRL_FUNCSEL(ALL1)

/*GPIO8_STATUS Register macros*/

#define IO_BANK0_GPIO8_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO8_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO8_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO8_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO8_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO8_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO8_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO8_STATUS_INTOPERI_MASK IO_BANK0_GPIO8_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO8_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO8_STATUS_INFROMPAD_MASK IO_BANK0_GPIO8_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO8_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO8_STATUS_OETOPAD_MASK IO_BANK0_GPIO8_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO8_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO8_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO8_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO8_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO8_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO8_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO8_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO8_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO8_STATUS_OUTFROMPERI(ALL1)

/*GPIO8_CTRL Register macros*/

#define IO_BANK0_GPIO8_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO8_CTRL_IRQOVER_MASK IO_BANK0_GPIO8_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO8_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO8_CTRL_INOVER_MASK IO_BANK0_GPIO8_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO8_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO8_CTRL_OEOVER_MASK IO_BANK0_GPIO8_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO8_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO8_CTRL_OUTOVER_MASK IO_BANK0_GPIO8_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO8_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO8_CTRL_FUNCSEL_MASK IO_BANK0_GPIO8_CTRL_FUNCSEL(ALL1)

/*GPIO9_STATUS Register macros*/

#define IO_BANK0_GPIO9_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO9_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO9_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO9_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO9_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO9_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO9_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO9_STATUS_INTOPERI_MASK IO_BANK0_GPIO9_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO9_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO9_STATUS_INFROMPAD_MASK IO_BANK0_GPIO9_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO9_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO9_STATUS_OETOPAD_MASK IO_BANK0_GPIO9_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO9_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO9_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO9_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO9_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO9_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO9_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO9_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO9_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO9_STATUS_OUTFROMPERI(ALL1)

/*GPIO9_CTRL Register macros*/

#define IO_BANK0_GPIO9_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO9_CTRL_IRQOVER_MASK IO_BANK0_GPIO9_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO9_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO9_CTRL_INOVER_MASK IO_BANK0_GPIO9_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO9_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO9_CTRL_OEOVER_MASK IO_BANK0_GPIO9_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO9_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO9_CTRL_OUTOVER_MASK IO_BANK0_GPIO9_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO9_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO9_CTRL_FUNCSEL_MASK IO_BANK0_GPIO9_CTRL_FUNCSEL(ALL1)

/*GPIO10_STATUS Register macros*/

#define IO_BANK0_GPIO10_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO10_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO10_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO10_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO10_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO10_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO10_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO10_STATUS_INTOPERI_MASK IO_BANK0_GPIO10_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO10_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO10_STATUS_INFROMPAD_MASK IO_BANK0_GPIO10_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO10_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO10_STATUS_OETOPAD_MASK IO_BANK0_GPIO10_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO10_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO10_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO10_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO10_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO10_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO10_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO10_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO10_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO10_STATUS_OUTFROMPERI(ALL1)

/*GPIO10_CTRL Register macros*/

#define IO_BANK0_GPIO10_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO10_CTRL_IRQOVER_MASK IO_BANK0_GPIO10_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO10_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO10_CTRL_INOVER_MASK IO_BANK0_GPIO10_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO10_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO10_CTRL_OEOVER_MASK IO_BANK0_GPIO10_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO10_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO10_CTRL_OUTOVER_MASK IO_BANK0_GPIO10_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO10_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO10_CTRL_FUNCSEL_MASK IO_BANK0_GPIO10_CTRL_FUNCSEL(ALL1)

/*GPIO11_STATUS Register macros*/

#define IO_BANK0_GPIO11_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO11_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO11_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO11_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO11_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO11_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO11_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO11_STATUS_INTOPERI_MASK IO_BANK0_GPIO11_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO11_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO11_STATUS_INFROMPAD_MASK IO_BANK0_GPIO11_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO11_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO11_STATUS_OETOPAD_MASK IO_BANK0_GPIO11_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO11_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO11_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO11_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO11_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO11_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO11_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO11_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO11_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO11_STATUS_OUTFROMPERI(ALL1)

/*GPIO11_CTRL Register macros*/

#define IO_BANK0_GPIO11_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO11_CTRL_IRQOVER_MASK IO_BANK0_GPIO11_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO11_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO11_CTRL_INOVER_MASK IO_BANK0_GPIO11_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO11_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO11_CTRL_OEOVER_MASK IO_BANK0_GPIO11_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO11_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO11_CTRL_OUTOVER_MASK IO_BANK0_GPIO11_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO11_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO11_CTRL_FUNCSEL_MASK IO_BANK0_GPIO11_CTRL_FUNCSEL(ALL1)

/*GPIO12_STATUS Register macros*/

#define IO_BANK0_GPIO12_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO12_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO12_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO12_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO12_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO12_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO12_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO12_STATUS_INTOPERI_MASK IO_BANK0_GPIO12_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO12_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO12_STATUS_INFROMPAD_MASK IO_BANK0_GPIO12_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO12_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO12_STATUS_OETOPAD_MASK IO_BANK0_GPIO12_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO12_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO12_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO12_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO12_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO12_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO12_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO12_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO12_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO12_STATUS_OUTFROMPERI(ALL1)

/*GPIO12_CTRL Register macros*/

#define IO_BANK0_GPIO12_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO12_CTRL_IRQOVER_MASK IO_BANK0_GPIO12_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO12_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO12_CTRL_INOVER_MASK IO_BANK0_GPIO12_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO12_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO12_CTRL_OEOVER_MASK IO_BANK0_GPIO12_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO12_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO12_CTRL_OUTOVER_MASK IO_BANK0_GPIO12_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO12_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO12_CTRL_FUNCSEL_MASK IO_BANK0_GPIO12_CTRL_FUNCSEL(ALL1)

/*GPIO13_STATUS Register macros*/

#define IO_BANK0_GPIO13_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO13_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO13_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO13_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO13_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO13_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO13_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO13_STATUS_INTOPERI_MASK IO_BANK0_GPIO13_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO13_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO13_STATUS_INFROMPAD_MASK IO_BANK0_GPIO13_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO13_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO13_STATUS_OETOPAD_MASK IO_BANK0_GPIO13_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO13_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO13_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO13_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO13_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO13_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO13_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO13_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO13_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO13_STATUS_OUTFROMPERI(ALL1)

/*GPIO13_CTRL Register macros*/

#define IO_BANK0_GPIO13_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO13_CTRL_IRQOVER_MASK IO_BANK0_GPIO13_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO13_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO13_CTRL_INOVER_MASK IO_BANK0_GPIO13_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO13_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO13_CTRL_OEOVER_MASK IO_BANK0_GPIO13_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO13_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO13_CTRL_OUTOVER_MASK IO_BANK0_GPIO13_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO13_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO13_CTRL_FUNCSEL_MASK IO_BANK0_GPIO13_CTRL_FUNCSEL(ALL1)

/*GPIO14_STATUS Register macros*/

#define IO_BANK0_GPIO14_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO14_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO14_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO14_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO14_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO14_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO14_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO14_STATUS_INTOPERI_MASK IO_BANK0_GPIO14_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO14_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO14_STATUS_INFROMPAD_MASK IO_BANK0_GPIO14_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO14_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO14_STATUS_OETOPAD_MASK IO_BANK0_GPIO14_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO14_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO14_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO14_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO14_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO14_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO14_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO14_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO14_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO14_STATUS_OUTFROMPERI(ALL1)

/*GPIO14_CTRL Register macros*/

#define IO_BANK0_GPIO14_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO14_CTRL_IRQOVER_MASK IO_BANK0_GPIO14_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO14_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO14_CTRL_INOVER_MASK IO_BANK0_GPIO14_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO14_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO14_CTRL_OEOVER_MASK IO_BANK0_GPIO14_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO14_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO14_CTRL_OUTOVER_MASK IO_BANK0_GPIO14_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO14_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO14_CTRL_FUNCSEL_MASK IO_BANK0_GPIO14_CTRL_FUNCSEL(ALL1)

/*GPIO15_STATUS Register macros*/

#define IO_BANK0_GPIO15_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO15_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO15_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO15_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO15_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO15_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO15_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO15_STATUS_INTOPERI_MASK IO_BANK0_GPIO15_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO15_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO15_STATUS_INFROMPAD_MASK IO_BANK0_GPIO15_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO15_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO15_STATUS_OETOPAD_MASK IO_BANK0_GPIO15_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO15_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO15_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO15_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO15_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO15_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO15_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO15_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO15_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO15_STATUS_OUTFROMPERI(ALL1)

/*GPIO15_CTRL Register macros*/

#define IO_BANK0_GPIO15_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO15_CTRL_IRQOVER_MASK IO_BANK0_GPIO15_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO15_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO15_CTRL_INOVER_MASK IO_BANK0_GPIO15_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO15_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO15_CTRL_OEOVER_MASK IO_BANK0_GPIO15_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO15_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO15_CTRL_OUTOVER_MASK IO_BANK0_GPIO15_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO15_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO15_CTRL_FUNCSEL_MASK IO_BANK0_GPIO15_CTRL_FUNCSEL(ALL1)

/*GPIO16_STATUS Register macros*/

#define IO_BANK0_GPIO16_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO16_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO16_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO16_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO16_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO16_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO16_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO16_STATUS_INTOPERI_MASK IO_BANK0_GPIO16_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO16_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO16_STATUS_INFROMPAD_MASK IO_BANK0_GPIO16_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO16_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO16_STATUS_OETOPAD_MASK IO_BANK0_GPIO16_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO16_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO16_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO16_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO16_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO16_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO16_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO16_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO16_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO16_STATUS_OUTFROMPERI(ALL1)

/*GPIO16_CTRL Register macros*/

#define IO_BANK0_GPIO16_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO16_CTRL_IRQOVER_MASK IO_BANK0_GPIO16_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO16_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO16_CTRL_INOVER_MASK IO_BANK0_GPIO16_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO16_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO16_CTRL_OEOVER_MASK IO_BANK0_GPIO16_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO16_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO16_CTRL_OUTOVER_MASK IO_BANK0_GPIO16_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO16_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO16_CTRL_FUNCSEL_MASK IO_BANK0_GPIO16_CTRL_FUNCSEL(ALL1)

/*GPIO17_STATUS Register macros*/

#define IO_BANK0_GPIO17_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO17_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO17_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO17_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO17_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO17_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO17_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO17_STATUS_INTOPERI_MASK IO_BANK0_GPIO17_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO17_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO17_STATUS_INFROMPAD_MASK IO_BANK0_GPIO17_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO17_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO17_STATUS_OETOPAD_MASK IO_BANK0_GPIO17_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO17_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO17_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO17_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO17_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO17_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO17_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO17_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO17_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO17_STATUS_OUTFROMPERI(ALL1)

/*GPIO17_CTRL Register macros*/

#define IO_BANK0_GPIO17_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO17_CTRL_IRQOVER_MASK IO_BANK0_GPIO17_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO17_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO17_CTRL_INOVER_MASK IO_BANK0_GPIO17_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO17_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO17_CTRL_OEOVER_MASK IO_BANK0_GPIO17_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO17_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO17_CTRL_OUTOVER_MASK IO_BANK0_GPIO17_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO17_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO17_CTRL_FUNCSEL_MASK IO_BANK0_GPIO17_CTRL_FUNCSEL(ALL1)

/*GPIO18_STATUS Register macros*/

#define IO_BANK0_GPIO18_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO18_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO18_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO18_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO18_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO18_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO18_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO18_STATUS_INTOPERI_MASK IO_BANK0_GPIO18_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO18_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO18_STATUS_INFROMPAD_MASK IO_BANK0_GPIO18_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO18_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO18_STATUS_OETOPAD_MASK IO_BANK0_GPIO18_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO18_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO18_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO18_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO18_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO18_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO18_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO18_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO18_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO18_STATUS_OUTFROMPERI(ALL1)

/*GPIO18_CTRL Register macros*/

#define IO_BANK0_GPIO18_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO18_CTRL_IRQOVER_MASK IO_BANK0_GPIO18_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO18_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO18_CTRL_INOVER_MASK IO_BANK0_GPIO18_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO18_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO18_CTRL_OEOVER_MASK IO_BANK0_GPIO18_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO18_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO18_CTRL_OUTOVER_MASK IO_BANK0_GPIO18_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO18_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO18_CTRL_FUNCSEL_MASK IO_BANK0_GPIO18_CTRL_FUNCSEL(ALL1)

/*GPIO19_STATUS Register macros*/

#define IO_BANK0_GPIO19_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO19_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO19_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO19_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO19_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO19_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO19_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO19_STATUS_INTOPERI_MASK IO_BANK0_GPIO19_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO19_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO19_STATUS_INFROMPAD_MASK IO_BANK0_GPIO19_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO19_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO19_STATUS_OETOPAD_MASK IO_BANK0_GPIO19_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO19_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO19_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO19_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO19_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO19_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO19_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO19_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO19_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO19_STATUS_OUTFROMPERI(ALL1)

/*GPIO19_CTRL Register macros*/

#define IO_BANK0_GPIO19_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO19_CTRL_IRQOVER_MASK IO_BANK0_GPIO19_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO19_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO19_CTRL_INOVER_MASK IO_BANK0_GPIO19_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO19_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO19_CTRL_OEOVER_MASK IO_BANK0_GPIO19_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO19_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO19_CTRL_OUTOVER_MASK IO_BANK0_GPIO19_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO19_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO19_CTRL_FUNCSEL_MASK IO_BANK0_GPIO19_CTRL_FUNCSEL(ALL1)

/*GPIO20_STATUS Register macros*/

#define IO_BANK0_GPIO20_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO20_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO20_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO20_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO20_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO20_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO20_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO20_STATUS_INTOPERI_MASK IO_BANK0_GPIO20_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO20_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO20_STATUS_INFROMPAD_MASK IO_BANK0_GPIO20_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO20_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO20_STATUS_OETOPAD_MASK IO_BANK0_GPIO20_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO20_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO20_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO20_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO20_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO20_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO20_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO20_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO20_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO20_STATUS_OUTFROMPERI(ALL1)

/*GPIO20_CTRL Register macros*/

#define IO_BANK0_GPIO20_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO20_CTRL_IRQOVER_MASK IO_BANK0_GPIO20_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO20_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO20_CTRL_INOVER_MASK IO_BANK0_GPIO20_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO20_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO20_CTRL_OEOVER_MASK IO_BANK0_GPIO20_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO20_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO20_CTRL_OUTOVER_MASK IO_BANK0_GPIO20_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO20_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO20_CTRL_FUNCSEL_MASK IO_BANK0_GPIO20_CTRL_FUNCSEL(ALL1)

/*GPIO21_STATUS Register macros*/

#define IO_BANK0_GPIO21_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO21_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO21_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO21_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO21_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO21_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO21_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO21_STATUS_INTOPERI_MASK IO_BANK0_GPIO21_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO21_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO21_STATUS_INFROMPAD_MASK IO_BANK0_GPIO21_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO21_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO21_STATUS_OETOPAD_MASK IO_BANK0_GPIO21_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO21_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO21_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO21_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO21_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO21_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO21_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO21_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO21_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO21_STATUS_OUTFROMPERI(ALL1)

/*GPIO21_CTRL Register macros*/

#define IO_BANK0_GPIO21_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO21_CTRL_IRQOVER_MASK IO_BANK0_GPIO21_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO21_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO21_CTRL_INOVER_MASK IO_BANK0_GPIO21_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO21_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO21_CTRL_OEOVER_MASK IO_BANK0_GPIO21_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO21_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO21_CTRL_OUTOVER_MASK IO_BANK0_GPIO21_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO21_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO21_CTRL_FUNCSEL_MASK IO_BANK0_GPIO21_CTRL_FUNCSEL(ALL1)

/*GPIO22_STATUS Register macros*/

#define IO_BANK0_GPIO22_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO22_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO22_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO22_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO22_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO22_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO22_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO22_STATUS_INTOPERI_MASK IO_BANK0_GPIO22_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO22_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO22_STATUS_INFROMPAD_MASK IO_BANK0_GPIO22_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO22_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO22_STATUS_OETOPAD_MASK IO_BANK0_GPIO22_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO22_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO22_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO22_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO22_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO22_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO22_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO22_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO22_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO22_STATUS_OUTFROMPERI(ALL1)

/*GPIO22_CTRL Register macros*/

#define IO_BANK0_GPIO22_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO22_CTRL_IRQOVER_MASK IO_BANK0_GPIO22_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO22_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO22_CTRL_INOVER_MASK IO_BANK0_GPIO22_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO22_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO22_CTRL_OEOVER_MASK IO_BANK0_GPIO22_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO22_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO22_CTRL_OUTOVER_MASK IO_BANK0_GPIO22_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO22_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO22_CTRL_FUNCSEL_MASK IO_BANK0_GPIO22_CTRL_FUNCSEL(ALL1)

/*GPIO23_STATUS Register macros*/

#define IO_BANK0_GPIO23_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO23_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO23_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO23_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO23_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO23_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO23_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO23_STATUS_INTOPERI_MASK IO_BANK0_GPIO23_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO23_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO23_STATUS_INFROMPAD_MASK IO_BANK0_GPIO23_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO23_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO23_STATUS_OETOPAD_MASK IO_BANK0_GPIO23_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO23_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO23_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO23_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO23_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO23_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO23_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO23_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO23_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO23_STATUS_OUTFROMPERI(ALL1)

/*GPIO23_CTRL Register macros*/

#define IO_BANK0_GPIO23_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO23_CTRL_IRQOVER_MASK IO_BANK0_GPIO23_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO23_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO23_CTRL_INOVER_MASK IO_BANK0_GPIO23_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO23_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO23_CTRL_OEOVER_MASK IO_BANK0_GPIO23_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO23_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO23_CTRL_OUTOVER_MASK IO_BANK0_GPIO23_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO23_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO23_CTRL_FUNCSEL_MASK IO_BANK0_GPIO23_CTRL_FUNCSEL(ALL1)

/*GPIO24_STATUS Register macros*/

#define IO_BANK0_GPIO24_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO24_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO24_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO24_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO24_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO24_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO24_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO24_STATUS_INTOPERI_MASK IO_BANK0_GPIO24_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO24_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO24_STATUS_INFROMPAD_MASK IO_BANK0_GPIO24_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO24_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO24_STATUS_OETOPAD_MASK IO_BANK0_GPIO24_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO24_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO24_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO24_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO24_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO24_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO24_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO24_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO24_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO24_STATUS_OUTFROMPERI(ALL1)

/*GPIO24_CTRL Register macros*/

#define IO_BANK0_GPIO24_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO24_CTRL_IRQOVER_MASK IO_BANK0_GPIO24_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO24_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO24_CTRL_INOVER_MASK IO_BANK0_GPIO24_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO24_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO24_CTRL_OEOVER_MASK IO_BANK0_GPIO24_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO24_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO24_CTRL_OUTOVER_MASK IO_BANK0_GPIO24_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO24_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO24_CTRL_FUNCSEL_MASK IO_BANK0_GPIO24_CTRL_FUNCSEL(ALL1)

/*GPIO25_STATUS Register macros*/

#define IO_BANK0_GPIO25_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO25_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO25_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO25_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO25_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO25_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO25_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO25_STATUS_INTOPERI_MASK IO_BANK0_GPIO25_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO25_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO25_STATUS_INFROMPAD_MASK IO_BANK0_GPIO25_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO25_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO25_STATUS_OETOPAD_MASK IO_BANK0_GPIO25_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO25_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO25_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO25_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO25_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO25_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO25_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO25_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO25_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO25_STATUS_OUTFROMPERI(ALL1)

/*GPIO25_CTRL Register macros*/

#define IO_BANK0_GPIO25_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO25_CTRL_IRQOVER_MASK IO_BANK0_GPIO25_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO25_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO25_CTRL_INOVER_MASK IO_BANK0_GPIO25_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO25_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO25_CTRL_OEOVER_MASK IO_BANK0_GPIO25_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO25_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO25_CTRL_OUTOVER_MASK IO_BANK0_GPIO25_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO25_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO25_CTRL_FUNCSEL_MASK IO_BANK0_GPIO25_CTRL_FUNCSEL(ALL1)

/*GPIO26_STATUS Register macros*/

#define IO_BANK0_GPIO26_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO26_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO26_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO26_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO26_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO26_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO26_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO26_STATUS_INTOPERI_MASK IO_BANK0_GPIO26_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO26_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO26_STATUS_INFROMPAD_MASK IO_BANK0_GPIO26_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO26_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO26_STATUS_OETOPAD_MASK IO_BANK0_GPIO26_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO26_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO26_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO26_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO26_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO26_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO26_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO26_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO26_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO26_STATUS_OUTFROMPERI(ALL1)

/*GPIO26_CTRL Register macros*/

#define IO_BANK0_GPIO26_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO26_CTRL_IRQOVER_MASK IO_BANK0_GPIO26_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO26_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO26_CTRL_INOVER_MASK IO_BANK0_GPIO26_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO26_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO26_CTRL_OEOVER_MASK IO_BANK0_GPIO26_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO26_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO26_CTRL_OUTOVER_MASK IO_BANK0_GPIO26_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO26_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO26_CTRL_FUNCSEL_MASK IO_BANK0_GPIO26_CTRL_FUNCSEL(ALL1)

/*GPIO27_STATUS Register macros*/

#define IO_BANK0_GPIO27_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO27_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO27_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO27_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO27_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO27_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO27_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO27_STATUS_INTOPERI_MASK IO_BANK0_GPIO27_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO27_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO27_STATUS_INFROMPAD_MASK IO_BANK0_GPIO27_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO27_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO27_STATUS_OETOPAD_MASK IO_BANK0_GPIO27_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO27_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO27_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO27_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO27_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO27_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO27_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO27_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO27_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO27_STATUS_OUTFROMPERI(ALL1)

/*GPIO27_CTRL Register macros*/

#define IO_BANK0_GPIO27_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO27_CTRL_IRQOVER_MASK IO_BANK0_GPIO27_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO27_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO27_CTRL_INOVER_MASK IO_BANK0_GPIO27_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO27_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO27_CTRL_OEOVER_MASK IO_BANK0_GPIO27_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO27_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO27_CTRL_OUTOVER_MASK IO_BANK0_GPIO27_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO27_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO27_CTRL_FUNCSEL_MASK IO_BANK0_GPIO27_CTRL_FUNCSEL(ALL1)

/*GPIO28_STATUS Register macros*/

#define IO_BANK0_GPIO28_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO28_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO28_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO28_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO28_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO28_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO28_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO28_STATUS_INTOPERI_MASK IO_BANK0_GPIO28_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO28_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO28_STATUS_INFROMPAD_MASK IO_BANK0_GPIO28_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO28_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO28_STATUS_OETOPAD_MASK IO_BANK0_GPIO28_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO28_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO28_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO28_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO28_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO28_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO28_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO28_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO28_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO28_STATUS_OUTFROMPERI(ALL1)

/*GPIO28_CTRL Register macros*/

#define IO_BANK0_GPIO28_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO28_CTRL_IRQOVER_MASK IO_BANK0_GPIO28_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO28_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO28_CTRL_INOVER_MASK IO_BANK0_GPIO28_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO28_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO28_CTRL_OEOVER_MASK IO_BANK0_GPIO28_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO28_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO28_CTRL_OUTOVER_MASK IO_BANK0_GPIO28_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO28_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO28_CTRL_FUNCSEL_MASK IO_BANK0_GPIO28_CTRL_FUNCSEL(ALL1)

/*GPIO29_STATUS Register macros*/

#define IO_BANK0_GPIO29_STATUS_IRQTOPROC(v) (((v)&0x1)<<26)
#define IO_BANK0_GPIO29_STATUS_IRQTOPROC_MASK IO_BANK0_GPIO29_STATUS_IRQTOPROC(ALL1)
#define IO_BANK0_GPIO29_STATUS_IRQFROMPAD(v) (((v)&0x1)<<24)
#define IO_BANK0_GPIO29_STATUS_IRQFROMPAD_MASK IO_BANK0_GPIO29_STATUS_IRQFROMPAD(ALL1)
#define IO_BANK0_GPIO29_STATUS_INTOPERI(v) (((v)&0x1)<<19)
#define IO_BANK0_GPIO29_STATUS_INTOPERI_MASK IO_BANK0_GPIO29_STATUS_INTOPERI(ALL1)
#define IO_BANK0_GPIO29_STATUS_INFROMPAD(v) (((v)&0x1)<<17)
#define IO_BANK0_GPIO29_STATUS_INFROMPAD_MASK IO_BANK0_GPIO29_STATUS_INFROMPAD(ALL1)
#define IO_BANK0_GPIO29_STATUS_OETOPAD(v) (((v)&0x1)<<13)
#define IO_BANK0_GPIO29_STATUS_OETOPAD_MASK IO_BANK0_GPIO29_STATUS_OETOPAD(ALL1)
#define IO_BANK0_GPIO29_STATUS_OEFROMPERI(v) (((v)&0x1)<<12)
#define IO_BANK0_GPIO29_STATUS_OEFROMPERI_MASK IO_BANK0_GPIO29_STATUS_OEFROMPERI(ALL1)
#define IO_BANK0_GPIO29_STATUS_OUTTOPAD(v) (((v)&0x1)<<9)
#define IO_BANK0_GPIO29_STATUS_OUTTOPAD_MASK IO_BANK0_GPIO29_STATUS_OUTTOPAD(ALL1)
#define IO_BANK0_GPIO29_STATUS_OUTFROMPERI(v) (((v)&0x1)<<8)
#define IO_BANK0_GPIO29_STATUS_OUTFROMPERI_MASK IO_BANK0_GPIO29_STATUS_OUTFROMPERI(ALL1)

/*GPIO29_CTRL Register macros*/

#define IO_BANK0_GPIO29_CTRL_IRQOVER(v) (((v)&0x3)<<28)
#define IO_BANK0_GPIO29_CTRL_IRQOVER_MASK IO_BANK0_GPIO29_CTRL_IRQOVER(ALL1)
#define IO_BANK0_GPIO29_CTRL_INOVER(v) (((v)&0x3)<<16)
#define IO_BANK0_GPIO29_CTRL_INOVER_MASK IO_BANK0_GPIO29_CTRL_INOVER(ALL1)
#define IO_BANK0_GPIO29_CTRL_OEOVER(v) (((v)&0x3)<<12)
#define IO_BANK0_GPIO29_CTRL_OEOVER_MASK IO_BANK0_GPIO29_CTRL_OEOVER(ALL1)
#define IO_BANK0_GPIO29_CTRL_OUTOVER(v) (((v)&0x3)<<8)
#define IO_BANK0_GPIO29_CTRL_OUTOVER_MASK IO_BANK0_GPIO29_CTRL_OUTOVER(ALL1)
#define IO_BANK0_GPIO29_CTRL_FUNCSEL(v) (((v)&0x1f)<<0)
#define IO_BANK0_GPIO29_CTRL_FUNCSEL_MASK IO_BANK0_GPIO29_CTRL_FUNCSEL(ALL1)

/*INTR0 Register macros*/

#define IO_BANK0_INTR0_GPIO7_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_INTR0_GPIO7_EDGE_HIGH_MASK IO_BANK0_INTR0_GPIO7_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO7_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_INTR0_GPIO7_EDGE_LOW_MASK IO_BANK0_INTR0_GPIO7_EDGE_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO7_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_INTR0_GPIO7_LEVEL_HIGH_MASK IO_BANK0_INTR0_GPIO7_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO7_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_INTR0_GPIO7_LEVEL_LOW_MASK IO_BANK0_INTR0_GPIO7_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO6_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_INTR0_GPIO6_EDGE_HIGH_MASK IO_BANK0_INTR0_GPIO6_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO6_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_INTR0_GPIO6_EDGE_LOW_MASK IO_BANK0_INTR0_GPIO6_EDGE_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO6_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_INTR0_GPIO6_LEVEL_HIGH_MASK IO_BANK0_INTR0_GPIO6_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO6_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_INTR0_GPIO6_LEVEL_LOW_MASK IO_BANK0_INTR0_GPIO6_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO5_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_INTR0_GPIO5_EDGE_HIGH_MASK IO_BANK0_INTR0_GPIO5_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO5_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_INTR0_GPIO5_EDGE_LOW_MASK IO_BANK0_INTR0_GPIO5_EDGE_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO5_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_INTR0_GPIO5_LEVEL_HIGH_MASK IO_BANK0_INTR0_GPIO5_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO5_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_INTR0_GPIO5_LEVEL_LOW_MASK IO_BANK0_INTR0_GPIO5_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO4_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_INTR0_GPIO4_EDGE_HIGH_MASK IO_BANK0_INTR0_GPIO4_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO4_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_INTR0_GPIO4_EDGE_LOW_MASK IO_BANK0_INTR0_GPIO4_EDGE_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO4_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_INTR0_GPIO4_LEVEL_HIGH_MASK IO_BANK0_INTR0_GPIO4_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO4_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_INTR0_GPIO4_LEVEL_LOW_MASK IO_BANK0_INTR0_GPIO4_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO3_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_INTR0_GPIO3_EDGE_HIGH_MASK IO_BANK0_INTR0_GPIO3_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO3_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_INTR0_GPIO3_EDGE_LOW_MASK IO_BANK0_INTR0_GPIO3_EDGE_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO3_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_INTR0_GPIO3_LEVEL_HIGH_MASK IO_BANK0_INTR0_GPIO3_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO3_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_INTR0_GPIO3_LEVEL_LOW_MASK IO_BANK0_INTR0_GPIO3_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO2_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_INTR0_GPIO2_EDGE_HIGH_MASK IO_BANK0_INTR0_GPIO2_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO2_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_INTR0_GPIO2_EDGE_LOW_MASK IO_BANK0_INTR0_GPIO2_EDGE_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO2_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_INTR0_GPIO2_LEVEL_HIGH_MASK IO_BANK0_INTR0_GPIO2_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO2_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_INTR0_GPIO2_LEVEL_LOW_MASK IO_BANK0_INTR0_GPIO2_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO1_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_INTR0_GPIO1_EDGE_HIGH_MASK IO_BANK0_INTR0_GPIO1_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO1_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_INTR0_GPIO1_EDGE_LOW_MASK IO_BANK0_INTR0_GPIO1_EDGE_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO1_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_INTR0_GPIO1_LEVEL_HIGH_MASK IO_BANK0_INTR0_GPIO1_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO1_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_INTR0_GPIO1_LEVEL_LOW_MASK IO_BANK0_INTR0_GPIO1_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO0_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_INTR0_GPIO0_EDGE_HIGH_MASK IO_BANK0_INTR0_GPIO0_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO0_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_INTR0_GPIO0_EDGE_LOW_MASK IO_BANK0_INTR0_GPIO0_EDGE_LOW(ALL1)
#define IO_BANK0_INTR0_GPIO0_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_INTR0_GPIO0_LEVEL_HIGH_MASK IO_BANK0_INTR0_GPIO0_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR0_GPIO0_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_INTR0_GPIO0_LEVEL_LOW_MASK IO_BANK0_INTR0_GPIO0_LEVEL_LOW(ALL1)

/*INTR1 Register macros*/

#define IO_BANK0_INTR1_GPIO15_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_INTR1_GPIO15_EDGE_HIGH_MASK IO_BANK0_INTR1_GPIO15_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO15_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_INTR1_GPIO15_EDGE_LOW_MASK IO_BANK0_INTR1_GPIO15_EDGE_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO15_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_INTR1_GPIO15_LEVEL_HIGH_MASK IO_BANK0_INTR1_GPIO15_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO15_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_INTR1_GPIO15_LEVEL_LOW_MASK IO_BANK0_INTR1_GPIO15_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO14_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_INTR1_GPIO14_EDGE_HIGH_MASK IO_BANK0_INTR1_GPIO14_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO14_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_INTR1_GPIO14_EDGE_LOW_MASK IO_BANK0_INTR1_GPIO14_EDGE_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO14_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_INTR1_GPIO14_LEVEL_HIGH_MASK IO_BANK0_INTR1_GPIO14_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO14_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_INTR1_GPIO14_LEVEL_LOW_MASK IO_BANK0_INTR1_GPIO14_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO13_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_INTR1_GPIO13_EDGE_HIGH_MASK IO_BANK0_INTR1_GPIO13_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO13_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_INTR1_GPIO13_EDGE_LOW_MASK IO_BANK0_INTR1_GPIO13_EDGE_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO13_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_INTR1_GPIO13_LEVEL_HIGH_MASK IO_BANK0_INTR1_GPIO13_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO13_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_INTR1_GPIO13_LEVEL_LOW_MASK IO_BANK0_INTR1_GPIO13_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO12_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_INTR1_GPIO12_EDGE_HIGH_MASK IO_BANK0_INTR1_GPIO12_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO12_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_INTR1_GPIO12_EDGE_LOW_MASK IO_BANK0_INTR1_GPIO12_EDGE_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO12_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_INTR1_GPIO12_LEVEL_HIGH_MASK IO_BANK0_INTR1_GPIO12_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO12_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_INTR1_GPIO12_LEVEL_LOW_MASK IO_BANK0_INTR1_GPIO12_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO11_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_INTR1_GPIO11_EDGE_HIGH_MASK IO_BANK0_INTR1_GPIO11_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO11_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_INTR1_GPIO11_EDGE_LOW_MASK IO_BANK0_INTR1_GPIO11_EDGE_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO11_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_INTR1_GPIO11_LEVEL_HIGH_MASK IO_BANK0_INTR1_GPIO11_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO11_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_INTR1_GPIO11_LEVEL_LOW_MASK IO_BANK0_INTR1_GPIO11_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO10_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_INTR1_GPIO10_EDGE_HIGH_MASK IO_BANK0_INTR1_GPIO10_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO10_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_INTR1_GPIO10_EDGE_LOW_MASK IO_BANK0_INTR1_GPIO10_EDGE_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO10_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_INTR1_GPIO10_LEVEL_HIGH_MASK IO_BANK0_INTR1_GPIO10_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO10_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_INTR1_GPIO10_LEVEL_LOW_MASK IO_BANK0_INTR1_GPIO10_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO9_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_INTR1_GPIO9_EDGE_HIGH_MASK IO_BANK0_INTR1_GPIO9_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO9_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_INTR1_GPIO9_EDGE_LOW_MASK IO_BANK0_INTR1_GPIO9_EDGE_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO9_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_INTR1_GPIO9_LEVEL_HIGH_MASK IO_BANK0_INTR1_GPIO9_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO9_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_INTR1_GPIO9_LEVEL_LOW_MASK IO_BANK0_INTR1_GPIO9_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO8_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_INTR1_GPIO8_EDGE_HIGH_MASK IO_BANK0_INTR1_GPIO8_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO8_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_INTR1_GPIO8_EDGE_LOW_MASK IO_BANK0_INTR1_GPIO8_EDGE_LOW(ALL1)
#define IO_BANK0_INTR1_GPIO8_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_INTR1_GPIO8_LEVEL_HIGH_MASK IO_BANK0_INTR1_GPIO8_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR1_GPIO8_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_INTR1_GPIO8_LEVEL_LOW_MASK IO_BANK0_INTR1_GPIO8_LEVEL_LOW(ALL1)

/*INTR2 Register macros*/

#define IO_BANK0_INTR2_GPIO23_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_INTR2_GPIO23_EDGE_HIGH_MASK IO_BANK0_INTR2_GPIO23_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO23_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_INTR2_GPIO23_EDGE_LOW_MASK IO_BANK0_INTR2_GPIO23_EDGE_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO23_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_INTR2_GPIO23_LEVEL_HIGH_MASK IO_BANK0_INTR2_GPIO23_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO23_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_INTR2_GPIO23_LEVEL_LOW_MASK IO_BANK0_INTR2_GPIO23_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO22_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_INTR2_GPIO22_EDGE_HIGH_MASK IO_BANK0_INTR2_GPIO22_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO22_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_INTR2_GPIO22_EDGE_LOW_MASK IO_BANK0_INTR2_GPIO22_EDGE_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO22_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_INTR2_GPIO22_LEVEL_HIGH_MASK IO_BANK0_INTR2_GPIO22_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO22_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_INTR2_GPIO22_LEVEL_LOW_MASK IO_BANK0_INTR2_GPIO22_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO21_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_INTR2_GPIO21_EDGE_HIGH_MASK IO_BANK0_INTR2_GPIO21_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO21_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_INTR2_GPIO21_EDGE_LOW_MASK IO_BANK0_INTR2_GPIO21_EDGE_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO21_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_INTR2_GPIO21_LEVEL_HIGH_MASK IO_BANK0_INTR2_GPIO21_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO21_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_INTR2_GPIO21_LEVEL_LOW_MASK IO_BANK0_INTR2_GPIO21_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO20_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_INTR2_GPIO20_EDGE_HIGH_MASK IO_BANK0_INTR2_GPIO20_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO20_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_INTR2_GPIO20_EDGE_LOW_MASK IO_BANK0_INTR2_GPIO20_EDGE_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO20_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_INTR2_GPIO20_LEVEL_HIGH_MASK IO_BANK0_INTR2_GPIO20_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO20_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_INTR2_GPIO20_LEVEL_LOW_MASK IO_BANK0_INTR2_GPIO20_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO19_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_INTR2_GPIO19_EDGE_HIGH_MASK IO_BANK0_INTR2_GPIO19_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO19_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_INTR2_GPIO19_EDGE_LOW_MASK IO_BANK0_INTR2_GPIO19_EDGE_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO19_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_INTR2_GPIO19_LEVEL_HIGH_MASK IO_BANK0_INTR2_GPIO19_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO19_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_INTR2_GPIO19_LEVEL_LOW_MASK IO_BANK0_INTR2_GPIO19_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO18_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_INTR2_GPIO18_EDGE_HIGH_MASK IO_BANK0_INTR2_GPIO18_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO18_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_INTR2_GPIO18_EDGE_LOW_MASK IO_BANK0_INTR2_GPIO18_EDGE_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO18_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_INTR2_GPIO18_LEVEL_HIGH_MASK IO_BANK0_INTR2_GPIO18_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO18_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_INTR2_GPIO18_LEVEL_LOW_MASK IO_BANK0_INTR2_GPIO18_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO17_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_INTR2_GPIO17_EDGE_HIGH_MASK IO_BANK0_INTR2_GPIO17_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO17_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_INTR2_GPIO17_EDGE_LOW_MASK IO_BANK0_INTR2_GPIO17_EDGE_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO17_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_INTR2_GPIO17_LEVEL_HIGH_MASK IO_BANK0_INTR2_GPIO17_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO17_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_INTR2_GPIO17_LEVEL_LOW_MASK IO_BANK0_INTR2_GPIO17_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO16_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_INTR2_GPIO16_EDGE_HIGH_MASK IO_BANK0_INTR2_GPIO16_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO16_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_INTR2_GPIO16_EDGE_LOW_MASK IO_BANK0_INTR2_GPIO16_EDGE_LOW(ALL1)
#define IO_BANK0_INTR2_GPIO16_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_INTR2_GPIO16_LEVEL_HIGH_MASK IO_BANK0_INTR2_GPIO16_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR2_GPIO16_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_INTR2_GPIO16_LEVEL_LOW_MASK IO_BANK0_INTR2_GPIO16_LEVEL_LOW(ALL1)

/*INTR3 Register macros*/

#define IO_BANK0_INTR3_GPIO29_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_INTR3_GPIO29_EDGE_HIGH_MASK IO_BANK0_INTR3_GPIO29_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO29_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_INTR3_GPIO29_EDGE_LOW_MASK IO_BANK0_INTR3_GPIO29_EDGE_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO29_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_INTR3_GPIO29_LEVEL_HIGH_MASK IO_BANK0_INTR3_GPIO29_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO29_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_INTR3_GPIO29_LEVEL_LOW_MASK IO_BANK0_INTR3_GPIO29_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO28_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_INTR3_GPIO28_EDGE_HIGH_MASK IO_BANK0_INTR3_GPIO28_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO28_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_INTR3_GPIO28_EDGE_LOW_MASK IO_BANK0_INTR3_GPIO28_EDGE_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO28_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_INTR3_GPIO28_LEVEL_HIGH_MASK IO_BANK0_INTR3_GPIO28_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO28_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_INTR3_GPIO28_LEVEL_LOW_MASK IO_BANK0_INTR3_GPIO28_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO27_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_INTR3_GPIO27_EDGE_HIGH_MASK IO_BANK0_INTR3_GPIO27_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO27_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_INTR3_GPIO27_EDGE_LOW_MASK IO_BANK0_INTR3_GPIO27_EDGE_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO27_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_INTR3_GPIO27_LEVEL_HIGH_MASK IO_BANK0_INTR3_GPIO27_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO27_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_INTR3_GPIO27_LEVEL_LOW_MASK IO_BANK0_INTR3_GPIO27_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO26_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_INTR3_GPIO26_EDGE_HIGH_MASK IO_BANK0_INTR3_GPIO26_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO26_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_INTR3_GPIO26_EDGE_LOW_MASK IO_BANK0_INTR3_GPIO26_EDGE_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO26_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_INTR3_GPIO26_LEVEL_HIGH_MASK IO_BANK0_INTR3_GPIO26_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO26_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_INTR3_GPIO26_LEVEL_LOW_MASK IO_BANK0_INTR3_GPIO26_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO25_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_INTR3_GPIO25_EDGE_HIGH_MASK IO_BANK0_INTR3_GPIO25_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO25_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_INTR3_GPIO25_EDGE_LOW_MASK IO_BANK0_INTR3_GPIO25_EDGE_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO25_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_INTR3_GPIO25_LEVEL_HIGH_MASK IO_BANK0_INTR3_GPIO25_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO25_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_INTR3_GPIO25_LEVEL_LOW_MASK IO_BANK0_INTR3_GPIO25_LEVEL_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO24_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_INTR3_GPIO24_EDGE_HIGH_MASK IO_BANK0_INTR3_GPIO24_EDGE_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO24_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_INTR3_GPIO24_EDGE_LOW_MASK IO_BANK0_INTR3_GPIO24_EDGE_LOW(ALL1)
#define IO_BANK0_INTR3_GPIO24_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_INTR3_GPIO24_LEVEL_HIGH_MASK IO_BANK0_INTR3_GPIO24_LEVEL_HIGH(ALL1)
#define IO_BANK0_INTR3_GPIO24_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_INTR3_GPIO24_LEVEL_LOW_MASK IO_BANK0_INTR3_GPIO24_LEVEL_LOW(ALL1)

/*PROC0_INTE0 Register macros*/

#define IO_BANK0_PROC0_INTE0_GPIO7_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC0_INTE0_GPIO7_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO7_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO7_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC0_INTE0_GPIO7_EDGE_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO7_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO7_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC0_INTE0_GPIO7_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO7_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO7_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC0_INTE0_GPIO7_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO7_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO6_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC0_INTE0_GPIO6_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO6_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO6_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC0_INTE0_GPIO6_EDGE_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO6_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO6_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC0_INTE0_GPIO6_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO6_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO6_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC0_INTE0_GPIO6_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO6_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO5_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTE0_GPIO5_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO5_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO5_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTE0_GPIO5_EDGE_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO5_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO5_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTE0_GPIO5_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO5_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO5_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTE0_GPIO5_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO5_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO4_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTE0_GPIO4_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO4_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO4_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTE0_GPIO4_EDGE_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO4_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO4_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTE0_GPIO4_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO4_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO4_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTE0_GPIO4_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO4_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO3_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTE0_GPIO3_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO3_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO3_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTE0_GPIO3_EDGE_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO3_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO3_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTE0_GPIO3_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO3_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO3_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTE0_GPIO3_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO3_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO2_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTE0_GPIO2_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO2_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO2_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTE0_GPIO2_EDGE_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO2_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO2_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTE0_GPIO2_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO2_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO2_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTE0_GPIO2_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO2_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO1_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTE0_GPIO1_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO1_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO1_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTE0_GPIO1_EDGE_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO1_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO1_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTE0_GPIO1_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO1_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO1_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTE0_GPIO1_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO1_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO0_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTE0_GPIO0_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO0_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO0_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTE0_GPIO0_EDGE_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO0_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO0_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTE0_GPIO0_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE0_GPIO0_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE0_GPIO0_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTE0_GPIO0_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE0_GPIO0_LEVEL_LOW(ALL1)

/*PROC0_INTE1 Register macros*/

#define IO_BANK0_PROC0_INTE1_GPIO15_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC0_INTE1_GPIO15_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO15_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO15_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC0_INTE1_GPIO15_EDGE_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO15_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO15_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC0_INTE1_GPIO15_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO15_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO15_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC0_INTE1_GPIO15_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO15_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO14_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC0_INTE1_GPIO14_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO14_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO14_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC0_INTE1_GPIO14_EDGE_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO14_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO14_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC0_INTE1_GPIO14_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO14_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO14_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC0_INTE1_GPIO14_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO14_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO13_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTE1_GPIO13_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO13_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO13_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTE1_GPIO13_EDGE_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO13_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO13_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTE1_GPIO13_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO13_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO13_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTE1_GPIO13_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO13_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO12_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTE1_GPIO12_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO12_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO12_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTE1_GPIO12_EDGE_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO12_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO12_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTE1_GPIO12_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO12_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO12_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTE1_GPIO12_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO12_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO11_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTE1_GPIO11_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO11_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO11_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTE1_GPIO11_EDGE_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO11_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO11_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTE1_GPIO11_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO11_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO11_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTE1_GPIO11_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO11_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO10_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTE1_GPIO10_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO10_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO10_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTE1_GPIO10_EDGE_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO10_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO10_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTE1_GPIO10_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO10_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO10_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTE1_GPIO10_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO10_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO9_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTE1_GPIO9_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO9_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO9_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTE1_GPIO9_EDGE_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO9_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO9_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTE1_GPIO9_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO9_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO9_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTE1_GPIO9_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO9_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO8_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTE1_GPIO8_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO8_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO8_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTE1_GPIO8_EDGE_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO8_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO8_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTE1_GPIO8_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE1_GPIO8_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE1_GPIO8_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTE1_GPIO8_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE1_GPIO8_LEVEL_LOW(ALL1)

/*PROC0_INTE2 Register macros*/

#define IO_BANK0_PROC0_INTE2_GPIO23_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC0_INTE2_GPIO23_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO23_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO23_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC0_INTE2_GPIO23_EDGE_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO23_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO23_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC0_INTE2_GPIO23_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO23_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO23_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC0_INTE2_GPIO23_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO23_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO22_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC0_INTE2_GPIO22_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO22_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO22_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC0_INTE2_GPIO22_EDGE_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO22_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO22_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC0_INTE2_GPIO22_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO22_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO22_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC0_INTE2_GPIO22_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO22_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO21_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTE2_GPIO21_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO21_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO21_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTE2_GPIO21_EDGE_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO21_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO21_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTE2_GPIO21_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO21_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO21_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTE2_GPIO21_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO21_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO20_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTE2_GPIO20_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO20_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO20_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTE2_GPIO20_EDGE_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO20_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO20_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTE2_GPIO20_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO20_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO20_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTE2_GPIO20_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO20_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO19_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTE2_GPIO19_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO19_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO19_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTE2_GPIO19_EDGE_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO19_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO19_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTE2_GPIO19_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO19_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO19_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTE2_GPIO19_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO19_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO18_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTE2_GPIO18_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO18_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO18_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTE2_GPIO18_EDGE_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO18_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO18_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTE2_GPIO18_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO18_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO18_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTE2_GPIO18_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO18_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO17_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTE2_GPIO17_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO17_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO17_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTE2_GPIO17_EDGE_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO17_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO17_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTE2_GPIO17_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO17_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO17_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTE2_GPIO17_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO17_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO16_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTE2_GPIO16_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO16_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO16_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTE2_GPIO16_EDGE_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO16_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO16_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTE2_GPIO16_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE2_GPIO16_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE2_GPIO16_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTE2_GPIO16_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE2_GPIO16_LEVEL_LOW(ALL1)

/*PROC0_INTE3 Register macros*/

#define IO_BANK0_PROC0_INTE3_GPIO29_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTE3_GPIO29_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO29_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO29_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTE3_GPIO29_EDGE_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO29_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO29_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTE3_GPIO29_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO29_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO29_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTE3_GPIO29_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO29_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO28_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTE3_GPIO28_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO28_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO28_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTE3_GPIO28_EDGE_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO28_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO28_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTE3_GPIO28_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO28_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO28_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTE3_GPIO28_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO28_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO27_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTE3_GPIO27_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO27_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO27_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTE3_GPIO27_EDGE_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO27_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO27_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTE3_GPIO27_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO27_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO27_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTE3_GPIO27_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO27_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO26_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTE3_GPIO26_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO26_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO26_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTE3_GPIO26_EDGE_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO26_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO26_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTE3_GPIO26_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO26_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO26_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTE3_GPIO26_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO26_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO25_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTE3_GPIO25_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO25_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO25_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTE3_GPIO25_EDGE_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO25_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO25_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTE3_GPIO25_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO25_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO25_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTE3_GPIO25_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO25_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO24_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTE3_GPIO24_EDGE_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO24_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO24_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTE3_GPIO24_EDGE_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO24_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO24_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTE3_GPIO24_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTE3_GPIO24_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTE3_GPIO24_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTE3_GPIO24_LEVEL_LOW_MASK IO_BANK0_PROC0_INTE3_GPIO24_LEVEL_LOW(ALL1)

/*PROC0_INTF0 Register macros*/

#define IO_BANK0_PROC0_INTF0_GPIO7_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC0_INTF0_GPIO7_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO7_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO7_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC0_INTF0_GPIO7_EDGE_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO7_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO7_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC0_INTF0_GPIO7_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO7_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO7_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC0_INTF0_GPIO7_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO7_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO6_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC0_INTF0_GPIO6_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO6_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO6_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC0_INTF0_GPIO6_EDGE_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO6_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO6_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC0_INTF0_GPIO6_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO6_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO6_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC0_INTF0_GPIO6_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO6_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO5_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTF0_GPIO5_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO5_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO5_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTF0_GPIO5_EDGE_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO5_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO5_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTF0_GPIO5_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO5_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO5_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTF0_GPIO5_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO5_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO4_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTF0_GPIO4_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO4_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO4_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTF0_GPIO4_EDGE_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO4_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO4_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTF0_GPIO4_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO4_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO4_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTF0_GPIO4_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO4_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO3_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTF0_GPIO3_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO3_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO3_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTF0_GPIO3_EDGE_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO3_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO3_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTF0_GPIO3_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO3_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO3_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTF0_GPIO3_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO3_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO2_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTF0_GPIO2_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO2_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO2_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTF0_GPIO2_EDGE_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO2_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO2_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTF0_GPIO2_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO2_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO2_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTF0_GPIO2_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO2_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO1_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTF0_GPIO1_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO1_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO1_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTF0_GPIO1_EDGE_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO1_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO1_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTF0_GPIO1_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO1_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO1_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTF0_GPIO1_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO1_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO0_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTF0_GPIO0_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO0_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO0_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTF0_GPIO0_EDGE_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO0_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO0_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTF0_GPIO0_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF0_GPIO0_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF0_GPIO0_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTF0_GPIO0_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF0_GPIO0_LEVEL_LOW(ALL1)

/*PROC0_INTF1 Register macros*/

#define IO_BANK0_PROC0_INTF1_GPIO15_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC0_INTF1_GPIO15_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO15_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO15_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC0_INTF1_GPIO15_EDGE_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO15_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO15_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC0_INTF1_GPIO15_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO15_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO15_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC0_INTF1_GPIO15_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO15_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO14_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC0_INTF1_GPIO14_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO14_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO14_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC0_INTF1_GPIO14_EDGE_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO14_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO14_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC0_INTF1_GPIO14_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO14_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO14_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC0_INTF1_GPIO14_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO14_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO13_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTF1_GPIO13_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO13_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO13_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTF1_GPIO13_EDGE_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO13_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO13_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTF1_GPIO13_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO13_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO13_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTF1_GPIO13_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO13_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO12_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTF1_GPIO12_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO12_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO12_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTF1_GPIO12_EDGE_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO12_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO12_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTF1_GPIO12_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO12_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO12_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTF1_GPIO12_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO12_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO11_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTF1_GPIO11_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO11_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO11_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTF1_GPIO11_EDGE_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO11_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO11_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTF1_GPIO11_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO11_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO11_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTF1_GPIO11_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO11_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO10_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTF1_GPIO10_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO10_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO10_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTF1_GPIO10_EDGE_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO10_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO10_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTF1_GPIO10_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO10_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO10_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTF1_GPIO10_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO10_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO9_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTF1_GPIO9_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO9_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO9_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTF1_GPIO9_EDGE_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO9_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO9_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTF1_GPIO9_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO9_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO9_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTF1_GPIO9_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO9_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO8_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTF1_GPIO8_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO8_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO8_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTF1_GPIO8_EDGE_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO8_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO8_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTF1_GPIO8_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF1_GPIO8_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF1_GPIO8_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTF1_GPIO8_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF1_GPIO8_LEVEL_LOW(ALL1)

/*PROC0_INTF2 Register macros*/

#define IO_BANK0_PROC0_INTF2_GPIO23_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC0_INTF2_GPIO23_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO23_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO23_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC0_INTF2_GPIO23_EDGE_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO23_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO23_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC0_INTF2_GPIO23_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO23_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO23_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC0_INTF2_GPIO23_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO23_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO22_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC0_INTF2_GPIO22_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO22_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO22_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC0_INTF2_GPIO22_EDGE_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO22_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO22_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC0_INTF2_GPIO22_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO22_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO22_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC0_INTF2_GPIO22_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO22_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO21_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTF2_GPIO21_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO21_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO21_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTF2_GPIO21_EDGE_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO21_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO21_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTF2_GPIO21_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO21_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO21_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTF2_GPIO21_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO21_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO20_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTF2_GPIO20_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO20_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO20_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTF2_GPIO20_EDGE_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO20_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO20_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTF2_GPIO20_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO20_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO20_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTF2_GPIO20_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO20_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO19_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTF2_GPIO19_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO19_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO19_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTF2_GPIO19_EDGE_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO19_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO19_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTF2_GPIO19_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO19_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO19_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTF2_GPIO19_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO19_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO18_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTF2_GPIO18_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO18_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO18_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTF2_GPIO18_EDGE_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO18_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO18_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTF2_GPIO18_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO18_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO18_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTF2_GPIO18_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO18_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO17_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTF2_GPIO17_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO17_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO17_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTF2_GPIO17_EDGE_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO17_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO17_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTF2_GPIO17_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO17_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO17_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTF2_GPIO17_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO17_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO16_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTF2_GPIO16_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO16_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO16_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTF2_GPIO16_EDGE_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO16_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO16_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTF2_GPIO16_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF2_GPIO16_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF2_GPIO16_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTF2_GPIO16_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF2_GPIO16_LEVEL_LOW(ALL1)

/*PROC0_INTF3 Register macros*/

#define IO_BANK0_PROC0_INTF3_GPIO29_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTF3_GPIO29_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO29_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO29_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTF3_GPIO29_EDGE_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO29_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO29_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTF3_GPIO29_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO29_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO29_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTF3_GPIO29_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO29_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO28_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTF3_GPIO28_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO28_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO28_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTF3_GPIO28_EDGE_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO28_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO28_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTF3_GPIO28_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO28_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO28_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTF3_GPIO28_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO28_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO27_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTF3_GPIO27_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO27_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO27_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTF3_GPIO27_EDGE_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO27_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO27_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTF3_GPIO27_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO27_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO27_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTF3_GPIO27_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO27_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO26_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTF3_GPIO26_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO26_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO26_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTF3_GPIO26_EDGE_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO26_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO26_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTF3_GPIO26_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO26_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO26_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTF3_GPIO26_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO26_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO25_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTF3_GPIO25_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO25_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO25_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTF3_GPIO25_EDGE_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO25_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO25_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTF3_GPIO25_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO25_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO25_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTF3_GPIO25_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO25_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO24_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTF3_GPIO24_EDGE_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO24_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO24_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTF3_GPIO24_EDGE_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO24_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO24_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTF3_GPIO24_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTF3_GPIO24_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTF3_GPIO24_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTF3_GPIO24_LEVEL_LOW_MASK IO_BANK0_PROC0_INTF3_GPIO24_LEVEL_LOW(ALL1)

/*PROC0_INTS0 Register macros*/

#define IO_BANK0_PROC0_INTS0_GPIO7_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC0_INTS0_GPIO7_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO7_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO7_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC0_INTS0_GPIO7_EDGE_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO7_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO7_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC0_INTS0_GPIO7_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO7_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO7_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC0_INTS0_GPIO7_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO7_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO6_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC0_INTS0_GPIO6_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO6_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO6_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC0_INTS0_GPIO6_EDGE_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO6_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO6_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC0_INTS0_GPIO6_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO6_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO6_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC0_INTS0_GPIO6_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO6_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO5_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTS0_GPIO5_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO5_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO5_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTS0_GPIO5_EDGE_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO5_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO5_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTS0_GPIO5_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO5_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO5_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTS0_GPIO5_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO5_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO4_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTS0_GPIO4_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO4_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO4_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTS0_GPIO4_EDGE_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO4_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO4_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTS0_GPIO4_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO4_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO4_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTS0_GPIO4_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO4_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO3_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTS0_GPIO3_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO3_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO3_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTS0_GPIO3_EDGE_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO3_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO3_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTS0_GPIO3_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO3_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO3_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTS0_GPIO3_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO3_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO2_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTS0_GPIO2_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO2_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO2_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTS0_GPIO2_EDGE_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO2_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO2_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTS0_GPIO2_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO2_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO2_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTS0_GPIO2_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO2_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO1_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTS0_GPIO1_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO1_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO1_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTS0_GPIO1_EDGE_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO1_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO1_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTS0_GPIO1_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO1_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO1_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTS0_GPIO1_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO1_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO0_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTS0_GPIO0_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO0_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO0_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTS0_GPIO0_EDGE_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO0_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO0_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTS0_GPIO0_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS0_GPIO0_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS0_GPIO0_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTS0_GPIO0_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS0_GPIO0_LEVEL_LOW(ALL1)

/*PROC0_INTS1 Register macros*/

#define IO_BANK0_PROC0_INTS1_GPIO15_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC0_INTS1_GPIO15_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO15_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO15_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC0_INTS1_GPIO15_EDGE_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO15_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO15_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC0_INTS1_GPIO15_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO15_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO15_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC0_INTS1_GPIO15_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO15_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO14_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC0_INTS1_GPIO14_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO14_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO14_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC0_INTS1_GPIO14_EDGE_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO14_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO14_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC0_INTS1_GPIO14_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO14_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO14_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC0_INTS1_GPIO14_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO14_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO13_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTS1_GPIO13_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO13_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO13_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTS1_GPIO13_EDGE_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO13_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO13_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTS1_GPIO13_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO13_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO13_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTS1_GPIO13_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO13_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO12_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTS1_GPIO12_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO12_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO12_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTS1_GPIO12_EDGE_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO12_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO12_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTS1_GPIO12_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO12_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO12_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTS1_GPIO12_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO12_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO11_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTS1_GPIO11_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO11_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO11_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTS1_GPIO11_EDGE_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO11_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO11_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTS1_GPIO11_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO11_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO11_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTS1_GPIO11_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO11_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO10_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTS1_GPIO10_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO10_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO10_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTS1_GPIO10_EDGE_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO10_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO10_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTS1_GPIO10_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO10_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO10_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTS1_GPIO10_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO10_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO9_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTS1_GPIO9_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO9_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO9_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTS1_GPIO9_EDGE_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO9_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO9_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTS1_GPIO9_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO9_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO9_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTS1_GPIO9_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO9_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO8_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTS1_GPIO8_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO8_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO8_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTS1_GPIO8_EDGE_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO8_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO8_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTS1_GPIO8_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS1_GPIO8_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS1_GPIO8_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTS1_GPIO8_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS1_GPIO8_LEVEL_LOW(ALL1)

/*PROC0_INTS2 Register macros*/

#define IO_BANK0_PROC0_INTS2_GPIO23_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC0_INTS2_GPIO23_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO23_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO23_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC0_INTS2_GPIO23_EDGE_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO23_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO23_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC0_INTS2_GPIO23_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO23_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO23_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC0_INTS2_GPIO23_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO23_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO22_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC0_INTS2_GPIO22_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO22_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO22_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC0_INTS2_GPIO22_EDGE_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO22_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO22_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC0_INTS2_GPIO22_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO22_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO22_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC0_INTS2_GPIO22_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO22_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO21_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTS2_GPIO21_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO21_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO21_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTS2_GPIO21_EDGE_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO21_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO21_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTS2_GPIO21_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO21_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO21_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTS2_GPIO21_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO21_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO20_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTS2_GPIO20_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO20_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO20_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTS2_GPIO20_EDGE_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO20_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO20_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTS2_GPIO20_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO20_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO20_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTS2_GPIO20_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO20_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO19_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTS2_GPIO19_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO19_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO19_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTS2_GPIO19_EDGE_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO19_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO19_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTS2_GPIO19_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO19_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO19_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTS2_GPIO19_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO19_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO18_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTS2_GPIO18_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO18_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO18_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTS2_GPIO18_EDGE_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO18_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO18_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTS2_GPIO18_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO18_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO18_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTS2_GPIO18_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO18_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO17_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTS2_GPIO17_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO17_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO17_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTS2_GPIO17_EDGE_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO17_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO17_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTS2_GPIO17_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO17_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO17_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTS2_GPIO17_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO17_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO16_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTS2_GPIO16_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO16_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO16_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTS2_GPIO16_EDGE_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO16_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO16_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTS2_GPIO16_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS2_GPIO16_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS2_GPIO16_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTS2_GPIO16_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS2_GPIO16_LEVEL_LOW(ALL1)

/*PROC0_INTS3 Register macros*/

#define IO_BANK0_PROC0_INTS3_GPIO29_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC0_INTS3_GPIO29_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO29_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO29_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC0_INTS3_GPIO29_EDGE_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO29_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO29_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC0_INTS3_GPIO29_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO29_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO29_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC0_INTS3_GPIO29_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO29_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO28_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC0_INTS3_GPIO28_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO28_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO28_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC0_INTS3_GPIO28_EDGE_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO28_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO28_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC0_INTS3_GPIO28_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO28_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO28_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC0_INTS3_GPIO28_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO28_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO27_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC0_INTS3_GPIO27_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO27_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO27_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC0_INTS3_GPIO27_EDGE_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO27_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO27_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC0_INTS3_GPIO27_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO27_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO27_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC0_INTS3_GPIO27_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO27_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO26_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC0_INTS3_GPIO26_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO26_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO26_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC0_INTS3_GPIO26_EDGE_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO26_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO26_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC0_INTS3_GPIO26_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO26_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO26_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC0_INTS3_GPIO26_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO26_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO25_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC0_INTS3_GPIO25_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO25_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO25_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC0_INTS3_GPIO25_EDGE_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO25_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO25_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC0_INTS3_GPIO25_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO25_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO25_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC0_INTS3_GPIO25_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO25_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO24_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC0_INTS3_GPIO24_EDGE_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO24_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO24_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC0_INTS3_GPIO24_EDGE_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO24_EDGE_LOW(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO24_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC0_INTS3_GPIO24_LEVEL_HIGH_MASK IO_BANK0_PROC0_INTS3_GPIO24_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC0_INTS3_GPIO24_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC0_INTS3_GPIO24_LEVEL_LOW_MASK IO_BANK0_PROC0_INTS3_GPIO24_LEVEL_LOW(ALL1)

/*PROC1_INTE0 Register macros*/

#define IO_BANK0_PROC1_INTE0_GPIO7_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC1_INTE0_GPIO7_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO7_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO7_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC1_INTE0_GPIO7_EDGE_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO7_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO7_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC1_INTE0_GPIO7_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO7_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO7_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC1_INTE0_GPIO7_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO7_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO6_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC1_INTE0_GPIO6_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO6_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO6_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC1_INTE0_GPIO6_EDGE_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO6_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO6_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC1_INTE0_GPIO6_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO6_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO6_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC1_INTE0_GPIO6_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO6_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO5_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTE0_GPIO5_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO5_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO5_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTE0_GPIO5_EDGE_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO5_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO5_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTE0_GPIO5_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO5_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO5_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTE0_GPIO5_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO5_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO4_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTE0_GPIO4_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO4_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO4_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTE0_GPIO4_EDGE_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO4_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO4_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTE0_GPIO4_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO4_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO4_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTE0_GPIO4_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO4_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO3_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTE0_GPIO3_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO3_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO3_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTE0_GPIO3_EDGE_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO3_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO3_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTE0_GPIO3_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO3_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO3_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTE0_GPIO3_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO3_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO2_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTE0_GPIO2_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO2_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO2_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTE0_GPIO2_EDGE_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO2_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO2_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTE0_GPIO2_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO2_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO2_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTE0_GPIO2_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO2_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO1_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTE0_GPIO1_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO1_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO1_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTE0_GPIO1_EDGE_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO1_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO1_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTE0_GPIO1_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO1_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO1_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTE0_GPIO1_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO1_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO0_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTE0_GPIO0_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO0_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO0_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTE0_GPIO0_EDGE_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO0_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO0_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTE0_GPIO0_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE0_GPIO0_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE0_GPIO0_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTE0_GPIO0_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE0_GPIO0_LEVEL_LOW(ALL1)

/*PROC1_INTE1 Register macros*/

#define IO_BANK0_PROC1_INTE1_GPIO15_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC1_INTE1_GPIO15_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO15_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO15_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC1_INTE1_GPIO15_EDGE_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO15_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO15_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC1_INTE1_GPIO15_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO15_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO15_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC1_INTE1_GPIO15_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO15_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO14_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC1_INTE1_GPIO14_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO14_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO14_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC1_INTE1_GPIO14_EDGE_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO14_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO14_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC1_INTE1_GPIO14_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO14_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO14_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC1_INTE1_GPIO14_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO14_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO13_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTE1_GPIO13_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO13_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO13_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTE1_GPIO13_EDGE_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO13_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO13_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTE1_GPIO13_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO13_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO13_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTE1_GPIO13_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO13_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO12_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTE1_GPIO12_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO12_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO12_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTE1_GPIO12_EDGE_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO12_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO12_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTE1_GPIO12_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO12_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO12_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTE1_GPIO12_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO12_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO11_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTE1_GPIO11_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO11_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO11_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTE1_GPIO11_EDGE_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO11_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO11_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTE1_GPIO11_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO11_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO11_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTE1_GPIO11_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO11_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO10_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTE1_GPIO10_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO10_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO10_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTE1_GPIO10_EDGE_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO10_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO10_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTE1_GPIO10_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO10_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO10_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTE1_GPIO10_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO10_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO9_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTE1_GPIO9_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO9_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO9_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTE1_GPIO9_EDGE_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO9_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO9_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTE1_GPIO9_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO9_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO9_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTE1_GPIO9_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO9_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO8_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTE1_GPIO8_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO8_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO8_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTE1_GPIO8_EDGE_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO8_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO8_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTE1_GPIO8_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE1_GPIO8_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE1_GPIO8_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTE1_GPIO8_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE1_GPIO8_LEVEL_LOW(ALL1)

/*PROC1_INTE2 Register macros*/

#define IO_BANK0_PROC1_INTE2_GPIO23_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC1_INTE2_GPIO23_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO23_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO23_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC1_INTE2_GPIO23_EDGE_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO23_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO23_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC1_INTE2_GPIO23_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO23_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO23_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC1_INTE2_GPIO23_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO23_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO22_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC1_INTE2_GPIO22_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO22_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO22_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC1_INTE2_GPIO22_EDGE_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO22_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO22_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC1_INTE2_GPIO22_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO22_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO22_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC1_INTE2_GPIO22_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO22_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO21_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTE2_GPIO21_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO21_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO21_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTE2_GPIO21_EDGE_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO21_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO21_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTE2_GPIO21_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO21_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO21_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTE2_GPIO21_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO21_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO20_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTE2_GPIO20_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO20_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO20_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTE2_GPIO20_EDGE_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO20_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO20_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTE2_GPIO20_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO20_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO20_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTE2_GPIO20_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO20_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO19_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTE2_GPIO19_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO19_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO19_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTE2_GPIO19_EDGE_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO19_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO19_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTE2_GPIO19_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO19_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO19_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTE2_GPIO19_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO19_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO18_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTE2_GPIO18_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO18_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO18_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTE2_GPIO18_EDGE_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO18_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO18_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTE2_GPIO18_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO18_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO18_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTE2_GPIO18_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO18_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO17_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTE2_GPIO17_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO17_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO17_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTE2_GPIO17_EDGE_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO17_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO17_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTE2_GPIO17_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO17_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO17_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTE2_GPIO17_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO17_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO16_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTE2_GPIO16_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO16_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO16_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTE2_GPIO16_EDGE_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO16_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO16_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTE2_GPIO16_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE2_GPIO16_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE2_GPIO16_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTE2_GPIO16_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE2_GPIO16_LEVEL_LOW(ALL1)

/*PROC1_INTE3 Register macros*/

#define IO_BANK0_PROC1_INTE3_GPIO29_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTE3_GPIO29_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO29_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO29_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTE3_GPIO29_EDGE_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO29_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO29_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTE3_GPIO29_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO29_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO29_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTE3_GPIO29_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO29_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO28_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTE3_GPIO28_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO28_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO28_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTE3_GPIO28_EDGE_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO28_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO28_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTE3_GPIO28_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO28_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO28_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTE3_GPIO28_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO28_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO27_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTE3_GPIO27_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO27_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO27_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTE3_GPIO27_EDGE_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO27_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO27_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTE3_GPIO27_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO27_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO27_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTE3_GPIO27_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO27_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO26_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTE3_GPIO26_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO26_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO26_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTE3_GPIO26_EDGE_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO26_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO26_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTE3_GPIO26_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO26_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO26_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTE3_GPIO26_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO26_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO25_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTE3_GPIO25_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO25_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO25_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTE3_GPIO25_EDGE_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO25_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO25_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTE3_GPIO25_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO25_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO25_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTE3_GPIO25_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO25_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO24_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTE3_GPIO24_EDGE_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO24_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO24_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTE3_GPIO24_EDGE_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO24_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO24_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTE3_GPIO24_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTE3_GPIO24_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTE3_GPIO24_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTE3_GPIO24_LEVEL_LOW_MASK IO_BANK0_PROC1_INTE3_GPIO24_LEVEL_LOW(ALL1)

/*PROC1_INTF0 Register macros*/

#define IO_BANK0_PROC1_INTF0_GPIO7_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC1_INTF0_GPIO7_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO7_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO7_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC1_INTF0_GPIO7_EDGE_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO7_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO7_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC1_INTF0_GPIO7_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO7_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO7_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC1_INTF0_GPIO7_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO7_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO6_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC1_INTF0_GPIO6_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO6_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO6_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC1_INTF0_GPIO6_EDGE_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO6_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO6_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC1_INTF0_GPIO6_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO6_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO6_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC1_INTF0_GPIO6_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO6_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO5_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTF0_GPIO5_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO5_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO5_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTF0_GPIO5_EDGE_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO5_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO5_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTF0_GPIO5_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO5_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO5_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTF0_GPIO5_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO5_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO4_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTF0_GPIO4_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO4_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO4_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTF0_GPIO4_EDGE_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO4_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO4_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTF0_GPIO4_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO4_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO4_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTF0_GPIO4_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO4_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO3_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTF0_GPIO3_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO3_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO3_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTF0_GPIO3_EDGE_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO3_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO3_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTF0_GPIO3_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO3_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO3_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTF0_GPIO3_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO3_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO2_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTF0_GPIO2_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO2_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO2_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTF0_GPIO2_EDGE_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO2_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO2_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTF0_GPIO2_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO2_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO2_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTF0_GPIO2_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO2_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO1_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTF0_GPIO1_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO1_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO1_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTF0_GPIO1_EDGE_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO1_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO1_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTF0_GPIO1_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO1_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO1_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTF0_GPIO1_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO1_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO0_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTF0_GPIO0_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO0_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO0_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTF0_GPIO0_EDGE_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO0_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO0_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTF0_GPIO0_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF0_GPIO0_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF0_GPIO0_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTF0_GPIO0_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF0_GPIO0_LEVEL_LOW(ALL1)

/*PROC1_INTF1 Register macros*/

#define IO_BANK0_PROC1_INTF1_GPIO15_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC1_INTF1_GPIO15_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO15_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO15_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC1_INTF1_GPIO15_EDGE_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO15_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO15_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC1_INTF1_GPIO15_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO15_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO15_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC1_INTF1_GPIO15_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO15_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO14_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC1_INTF1_GPIO14_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO14_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO14_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC1_INTF1_GPIO14_EDGE_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO14_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO14_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC1_INTF1_GPIO14_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO14_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO14_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC1_INTF1_GPIO14_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO14_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO13_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTF1_GPIO13_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO13_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO13_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTF1_GPIO13_EDGE_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO13_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO13_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTF1_GPIO13_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO13_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO13_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTF1_GPIO13_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO13_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO12_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTF1_GPIO12_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO12_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO12_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTF1_GPIO12_EDGE_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO12_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO12_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTF1_GPIO12_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO12_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO12_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTF1_GPIO12_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO12_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO11_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTF1_GPIO11_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO11_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO11_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTF1_GPIO11_EDGE_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO11_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO11_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTF1_GPIO11_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO11_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO11_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTF1_GPIO11_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO11_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO10_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTF1_GPIO10_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO10_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO10_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTF1_GPIO10_EDGE_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO10_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO10_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTF1_GPIO10_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO10_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO10_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTF1_GPIO10_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO10_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO9_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTF1_GPIO9_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO9_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO9_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTF1_GPIO9_EDGE_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO9_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO9_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTF1_GPIO9_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO9_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO9_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTF1_GPIO9_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO9_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO8_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTF1_GPIO8_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO8_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO8_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTF1_GPIO8_EDGE_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO8_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO8_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTF1_GPIO8_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF1_GPIO8_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF1_GPIO8_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTF1_GPIO8_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF1_GPIO8_LEVEL_LOW(ALL1)

/*PROC1_INTF2 Register macros*/

#define IO_BANK0_PROC1_INTF2_GPIO23_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC1_INTF2_GPIO23_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO23_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO23_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC1_INTF2_GPIO23_EDGE_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO23_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO23_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC1_INTF2_GPIO23_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO23_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO23_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC1_INTF2_GPIO23_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO23_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO22_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC1_INTF2_GPIO22_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO22_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO22_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC1_INTF2_GPIO22_EDGE_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO22_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO22_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC1_INTF2_GPIO22_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO22_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO22_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC1_INTF2_GPIO22_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO22_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO21_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTF2_GPIO21_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO21_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO21_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTF2_GPIO21_EDGE_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO21_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO21_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTF2_GPIO21_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO21_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO21_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTF2_GPIO21_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO21_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO20_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTF2_GPIO20_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO20_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO20_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTF2_GPIO20_EDGE_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO20_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO20_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTF2_GPIO20_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO20_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO20_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTF2_GPIO20_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO20_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO19_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTF2_GPIO19_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO19_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO19_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTF2_GPIO19_EDGE_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO19_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO19_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTF2_GPIO19_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO19_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO19_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTF2_GPIO19_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO19_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO18_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTF2_GPIO18_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO18_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO18_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTF2_GPIO18_EDGE_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO18_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO18_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTF2_GPIO18_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO18_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO18_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTF2_GPIO18_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO18_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO17_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTF2_GPIO17_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO17_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO17_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTF2_GPIO17_EDGE_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO17_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO17_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTF2_GPIO17_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO17_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO17_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTF2_GPIO17_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO17_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO16_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTF2_GPIO16_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO16_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO16_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTF2_GPIO16_EDGE_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO16_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO16_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTF2_GPIO16_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF2_GPIO16_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF2_GPIO16_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTF2_GPIO16_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF2_GPIO16_LEVEL_LOW(ALL1)

/*PROC1_INTF3 Register macros*/

#define IO_BANK0_PROC1_INTF3_GPIO29_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTF3_GPIO29_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO29_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO29_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTF3_GPIO29_EDGE_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO29_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO29_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTF3_GPIO29_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO29_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO29_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTF3_GPIO29_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO29_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO28_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTF3_GPIO28_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO28_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO28_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTF3_GPIO28_EDGE_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO28_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO28_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTF3_GPIO28_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO28_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO28_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTF3_GPIO28_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO28_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO27_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTF3_GPIO27_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO27_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO27_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTF3_GPIO27_EDGE_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO27_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO27_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTF3_GPIO27_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO27_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO27_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTF3_GPIO27_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO27_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO26_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTF3_GPIO26_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO26_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO26_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTF3_GPIO26_EDGE_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO26_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO26_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTF3_GPIO26_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO26_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO26_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTF3_GPIO26_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO26_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO25_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTF3_GPIO25_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO25_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO25_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTF3_GPIO25_EDGE_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO25_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO25_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTF3_GPIO25_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO25_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO25_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTF3_GPIO25_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO25_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO24_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTF3_GPIO24_EDGE_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO24_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO24_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTF3_GPIO24_EDGE_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO24_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO24_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTF3_GPIO24_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTF3_GPIO24_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTF3_GPIO24_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTF3_GPIO24_LEVEL_LOW_MASK IO_BANK0_PROC1_INTF3_GPIO24_LEVEL_LOW(ALL1)

/*PROC1_INTS0 Register macros*/

#define IO_BANK0_PROC1_INTS0_GPIO7_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC1_INTS0_GPIO7_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO7_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO7_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC1_INTS0_GPIO7_EDGE_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO7_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO7_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC1_INTS0_GPIO7_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO7_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO7_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC1_INTS0_GPIO7_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO7_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO6_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC1_INTS0_GPIO6_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO6_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO6_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC1_INTS0_GPIO6_EDGE_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO6_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO6_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC1_INTS0_GPIO6_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO6_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO6_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC1_INTS0_GPIO6_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO6_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO5_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTS0_GPIO5_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO5_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO5_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTS0_GPIO5_EDGE_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO5_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO5_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTS0_GPIO5_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO5_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO5_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTS0_GPIO5_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO5_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO4_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTS0_GPIO4_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO4_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO4_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTS0_GPIO4_EDGE_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO4_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO4_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTS0_GPIO4_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO4_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO4_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTS0_GPIO4_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO4_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO3_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTS0_GPIO3_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO3_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO3_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTS0_GPIO3_EDGE_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO3_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO3_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTS0_GPIO3_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO3_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO3_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTS0_GPIO3_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO3_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO2_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTS0_GPIO2_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO2_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO2_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTS0_GPIO2_EDGE_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO2_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO2_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTS0_GPIO2_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO2_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO2_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTS0_GPIO2_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO2_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO1_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTS0_GPIO1_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO1_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO1_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTS0_GPIO1_EDGE_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO1_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO1_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTS0_GPIO1_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO1_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO1_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTS0_GPIO1_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO1_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO0_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTS0_GPIO0_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO0_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO0_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTS0_GPIO0_EDGE_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO0_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO0_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTS0_GPIO0_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS0_GPIO0_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS0_GPIO0_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTS0_GPIO0_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS0_GPIO0_LEVEL_LOW(ALL1)

/*PROC1_INTS1 Register macros*/

#define IO_BANK0_PROC1_INTS1_GPIO15_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC1_INTS1_GPIO15_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO15_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO15_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC1_INTS1_GPIO15_EDGE_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO15_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO15_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC1_INTS1_GPIO15_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO15_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO15_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC1_INTS1_GPIO15_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO15_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO14_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC1_INTS1_GPIO14_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO14_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO14_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC1_INTS1_GPIO14_EDGE_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO14_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO14_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC1_INTS1_GPIO14_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO14_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO14_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC1_INTS1_GPIO14_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO14_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO13_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTS1_GPIO13_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO13_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO13_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTS1_GPIO13_EDGE_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO13_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO13_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTS1_GPIO13_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO13_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO13_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTS1_GPIO13_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO13_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO12_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTS1_GPIO12_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO12_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO12_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTS1_GPIO12_EDGE_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO12_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO12_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTS1_GPIO12_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO12_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO12_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTS1_GPIO12_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO12_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO11_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTS1_GPIO11_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO11_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO11_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTS1_GPIO11_EDGE_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO11_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO11_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTS1_GPIO11_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO11_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO11_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTS1_GPIO11_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO11_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO10_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTS1_GPIO10_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO10_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO10_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTS1_GPIO10_EDGE_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO10_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO10_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTS1_GPIO10_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO10_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO10_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTS1_GPIO10_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO10_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO9_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTS1_GPIO9_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO9_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO9_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTS1_GPIO9_EDGE_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO9_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO9_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTS1_GPIO9_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO9_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO9_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTS1_GPIO9_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO9_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO8_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTS1_GPIO8_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO8_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO8_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTS1_GPIO8_EDGE_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO8_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO8_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTS1_GPIO8_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS1_GPIO8_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS1_GPIO8_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTS1_GPIO8_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS1_GPIO8_LEVEL_LOW(ALL1)

/*PROC1_INTS2 Register macros*/

#define IO_BANK0_PROC1_INTS2_GPIO23_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_PROC1_INTS2_GPIO23_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO23_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO23_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_PROC1_INTS2_GPIO23_EDGE_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO23_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO23_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_PROC1_INTS2_GPIO23_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO23_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO23_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_PROC1_INTS2_GPIO23_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO23_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO22_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_PROC1_INTS2_GPIO22_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO22_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO22_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_PROC1_INTS2_GPIO22_EDGE_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO22_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO22_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_PROC1_INTS2_GPIO22_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO22_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO22_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_PROC1_INTS2_GPIO22_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO22_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO21_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTS2_GPIO21_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO21_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO21_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTS2_GPIO21_EDGE_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO21_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO21_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTS2_GPIO21_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO21_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO21_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTS2_GPIO21_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO21_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO20_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTS2_GPIO20_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO20_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO20_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTS2_GPIO20_EDGE_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO20_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO20_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTS2_GPIO20_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO20_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO20_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTS2_GPIO20_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO20_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO19_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTS2_GPIO19_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO19_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO19_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTS2_GPIO19_EDGE_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO19_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO19_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTS2_GPIO19_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO19_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO19_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTS2_GPIO19_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO19_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO18_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTS2_GPIO18_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO18_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO18_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTS2_GPIO18_EDGE_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO18_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO18_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTS2_GPIO18_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO18_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO18_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTS2_GPIO18_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO18_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO17_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTS2_GPIO17_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO17_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO17_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTS2_GPIO17_EDGE_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO17_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO17_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTS2_GPIO17_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO17_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO17_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTS2_GPIO17_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO17_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO16_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTS2_GPIO16_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO16_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO16_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTS2_GPIO16_EDGE_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO16_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO16_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTS2_GPIO16_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS2_GPIO16_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS2_GPIO16_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTS2_GPIO16_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS2_GPIO16_LEVEL_LOW(ALL1)

/*PROC1_INTS3 Register macros*/

#define IO_BANK0_PROC1_INTS3_GPIO29_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_PROC1_INTS3_GPIO29_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO29_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO29_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_PROC1_INTS3_GPIO29_EDGE_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO29_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO29_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_PROC1_INTS3_GPIO29_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO29_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO29_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_PROC1_INTS3_GPIO29_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO29_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO28_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_PROC1_INTS3_GPIO28_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO28_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO28_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_PROC1_INTS3_GPIO28_EDGE_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO28_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO28_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_PROC1_INTS3_GPIO28_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO28_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO28_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_PROC1_INTS3_GPIO28_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO28_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO27_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_PROC1_INTS3_GPIO27_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO27_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO27_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_PROC1_INTS3_GPIO27_EDGE_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO27_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO27_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_PROC1_INTS3_GPIO27_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO27_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO27_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_PROC1_INTS3_GPIO27_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO27_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO26_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_PROC1_INTS3_GPIO26_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO26_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO26_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_PROC1_INTS3_GPIO26_EDGE_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO26_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO26_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_PROC1_INTS3_GPIO26_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO26_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO26_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_PROC1_INTS3_GPIO26_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO26_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO25_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_PROC1_INTS3_GPIO25_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO25_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO25_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_PROC1_INTS3_GPIO25_EDGE_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO25_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO25_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_PROC1_INTS3_GPIO25_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO25_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO25_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_PROC1_INTS3_GPIO25_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO25_LEVEL_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO24_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_PROC1_INTS3_GPIO24_EDGE_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO24_EDGE_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO24_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_PROC1_INTS3_GPIO24_EDGE_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO24_EDGE_LOW(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO24_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_PROC1_INTS3_GPIO24_LEVEL_HIGH_MASK IO_BANK0_PROC1_INTS3_GPIO24_LEVEL_HIGH(ALL1)
#define IO_BANK0_PROC1_INTS3_GPIO24_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_PROC1_INTS3_GPIO24_LEVEL_LOW_MASK IO_BANK0_PROC1_INTS3_GPIO24_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTE0 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO7_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO6_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO5_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO4_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO3_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO2_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO1_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE0_GPIO0_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTE1 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO15_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO14_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO13_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO12_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO11_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO10_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO9_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE1_GPIO8_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTE2 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO23_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO22_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO21_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO20_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO19_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO18_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO17_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE2_GPIO16_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTE3 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO29_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO28_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO27_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO26_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO25_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTE3_GPIO24_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTF0 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO7_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO6_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO5_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO4_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO3_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO2_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO1_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF0_GPIO0_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTF1 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO15_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO14_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO13_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO12_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO11_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO10_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO9_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF1_GPIO8_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTF2 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO23_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO22_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO21_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO20_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO19_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO18_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO17_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF2_GPIO16_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTF3 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO29_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO28_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO27_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO26_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO25_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTF3_GPIO24_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTS0 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO7_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO6_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO5_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO4_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO3_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO2_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO1_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS0_GPIO0_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTS1 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO15_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO14_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO13_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO12_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO11_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO10_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO9_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS1_GPIO8_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTS2 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_EDGE_HIGH(v) (((v)&0x1)<<31)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_EDGE_LOW(v) (((v)&0x1)<<30)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_LEVEL_HIGH(v) (((v)&0x1)<<29)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_LEVEL_LOW(v) (((v)&0x1)<<28)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO23_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_EDGE_HIGH(v) (((v)&0x1)<<27)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_EDGE_LOW(v) (((v)&0x1)<<26)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_LEVEL_HIGH(v) (((v)&0x1)<<25)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_LEVEL_LOW(v) (((v)&0x1)<<24)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO22_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO21_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO20_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO19_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO18_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO17_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS2_GPIO16_LEVEL_LOW(ALL1)

/*DORMANT_WAKE_INTS3 Register macros*/

#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_EDGE_HIGH(v) (((v)&0x1)<<23)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_EDGE_LOW(v) (((v)&0x1)<<22)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_LEVEL_HIGH(v) (((v)&0x1)<<21)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_LEVEL_LOW(v) (((v)&0x1)<<20)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO29_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_EDGE_HIGH(v) (((v)&0x1)<<19)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_EDGE_LOW(v) (((v)&0x1)<<18)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_LEVEL_HIGH(v) (((v)&0x1)<<17)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_LEVEL_LOW(v) (((v)&0x1)<<16)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO28_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_EDGE_HIGH(v) (((v)&0x1)<<15)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_EDGE_LOW(v) (((v)&0x1)<<14)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_LEVEL_HIGH(v) (((v)&0x1)<<13)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_LEVEL_LOW(v) (((v)&0x1)<<12)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO27_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_EDGE_HIGH(v) (((v)&0x1)<<11)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_EDGE_LOW(v) (((v)&0x1)<<10)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_LEVEL_HIGH(v) (((v)&0x1)<<9)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_LEVEL_LOW(v) (((v)&0x1)<<8)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO26_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_EDGE_HIGH(v) (((v)&0x1)<<7)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_EDGE_LOW(v) (((v)&0x1)<<6)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_LEVEL_HIGH(v) (((v)&0x1)<<5)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_LEVEL_LOW(v) (((v)&0x1)<<4)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO25_LEVEL_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_EDGE_HIGH(v) (((v)&0x1)<<3)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_EDGE_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_EDGE_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_EDGE_LOW(v) (((v)&0x1)<<2)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_EDGE_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_EDGE_LOW(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_LEVEL_HIGH(v) (((v)&0x1)<<1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_LEVEL_HIGH_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_LEVEL_HIGH(ALL1)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_LEVEL_LOW(v) (((v)&0x1)<<0)
#define IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_LEVEL_LOW_MASK IO_BANK0_DORMANT_WAKE_INTS3_GPIO24_LEVEL_LOW(ALL1)

#endif