#这个工程使用git进行源代码管理，并且利用AXI接口 与MIG核进行对接，实现了一个扩容的FIFO

#这个工程基于DDR颗粒，对数据进行变读编写操作，并对外呈现了一个fifo的接口，可以通过调整读的开始时间，
#控制fifo内缓存的数据量

