<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:03:14.314</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2021.06.23</applicationDate><applicationFlag>특허</applicationFlag><applicationNumber>10-2024-7043566</applicationNumber><claimCount>34</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>통합 장치 패키지</inventionTitle><inventionTitleEng>INTEGRATED DEVICE PACKAGES</inventionTitleEng><openDate>2025.01.20</openDate><openNumber>10-2025-0010110</openNumber><originalApplicationDate>2021.06.23</originalApplicationDate><originalApplicationKind>국제출원/분할</originalApplicationKind><originalApplicationNumber>10-2023-7003430</originalApplicationNumber><originalExaminationRequestDate>2025.01.31</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2024.12.31</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2006.01.01)</ipcDate><ipcNumber>H01L 23/31</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo><familyApplicationNumber>1020237003430</familyApplicationNumber></familyInfo></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 일 실시예에서, 통합 장치 패키지가 개시된다. 이 통합 장치 패키지는 캐리어 및 캐리어의 상부 표면의 일부 위에 몰딩 컴파운드를 포함할 수 있다. 이 통합 장치 패키지는 캐리어에 장착되고 몰딩 컴파운드에 적어도 부분적으로 내장된 통합 장치 다이를 포함할 수 있으며, 통합 장치 다이는 능동 회로를 포함한다. 이 통합 장치 패키지는 캐리어에 장착되고 몰딩 컴파운드에 적어도 부분적으로 내장된 스트레스 보상 엘리먼트를 포함할 수 있으며, 스트레스 보상 엘리먼트는 통합 장치 다이로부터 이격되고, 스트레스 보상 엘리먼트는 능동 회로가 없는 더미 스트레스 보상 엘리먼트를 포함한다. 스트레스 보상 엘리먼트 및 통합 장치 다이 중 적어도 하나는 접착제 없이 캐리어에 직접 결합될 수 있다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2022.01.06</internationOpenDate><internationOpenNumber>WO2022005846</internationOpenNumber><internationalApplicationDate>2021.06.23</internationalApplicationDate><internationalApplicationNumber>PCT/US2021/038696</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 전자 컴포넌트로서, 제1 비전도성 필드 영역을 포함하는 표면을 갖는 기판;중간 접착제 없이 상기 기판의 표면에 직접 결합된 통합 장치 다이 — 상기 통합 장치 다이는 상기 제1 비전도성 필드 영역에 직접 접촉하여 중간 접착제 없이 직접 결합된 제2 비전도성 필드 영역을 가짐 —;중간 접착제 없이 상기 기판의 표면에 직접 결합된 스트레스 보상 엘리먼트 — 상기 스트레스 보상 엘리먼트는, 능동 회로가 없고, 반도체 재료의 블록을 포함하고, 상기 전자 컴포넌트의 외부 에지와 상기 통합 장치 다이 사이에 위치되고, 상기 외부 에지로부터 측방향으로 삽입됨 —; 및상기 기판 위의 절연 재료 — 상기 통합 장치 다이 및 스트레스 보상 엘리먼트는 상기 절연 재료에 의해 서로 이격되고, 상기 스트레스 보상 엘리먼트는 상기 절연 재료에 의해 상기 외부 에지로부터 이격되고, 상기 절연 재료는 상기 외부 에지와 스트레스 보상 엘리먼트 사이에 연장됨 — 을 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 기판은 반도체 기판을 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>3. 제1항에 있어서, 상기 통합 장치 다이는 제1 통합 장치 다이를 포함하고, 상기 기판은 제2 통합 장치 다이를 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>4. 제3항에 있어서, 상기 제1 통합 장치 다이는 제1 능동 회로를 포함하고, 상기 제2 통합 장치 다이는 제2 능동 회로를 포함하고, 상기 제1 능동 회로는 상기 제2 능동 회로에 전기적으로 연결된, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제1 통합 장치 다이는 상기 제2 통합 장치 다이 상의 결합층에 하이브리드 결합된, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>6. 제1항에 있어서, 상기 스트레스 보상 엘리먼트는 더미 다이를 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>7. 제1항에 있어서,  상기 반도체 재료는 실리콘을 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>8. 제1항에 있어서,  상기 통합 장치 다이는 메모리 다이를 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서,   상기 통합 장치 다이 및 스트레스 보상 엘리먼트는 갭만큼 서로 이격되고, 상기 절연 재료는 상기 갭을 적어도 부분적으로 채우는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>10. 제4항에 있어서,   상기 제2 통합 장치 다이는 서로 대향하는 전면과 후면을 포함하고, 상기 제2 능동 회로는 상기 후면보다 상기 전면에 더 가깝고, 상기 제2 통합 장치 다이의 전면은 상기 제1 통합 장치 다이로부터 이격되어 마주보는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>11. 제1항에 있어서,   중간 접착제 없이 상기 기판의 표면에 직접 결합된 하나 이상의 통합 장치 다이 — 상기 하나 이상의 통합 장치 다이는 상기 통합 장치 다이를 포함하고, 상기 하나 이상의 통합 장치 다이는 상기 기판의 표면의 제1 부분을 차지하며 상기 표면의 제2 부분은 차지하지 않음 —; 및중간 접착제 없이 상기 기판의 표면에 직접 결합된 하나 이상의 스트레스 보상 엘리먼트 — 상기 하나 이상의 스트레스 보상 엘리먼트는 상기 스트레스 보상 엘리먼트를 포함하고, 상기 하나 이상의 스트레스 보상 엘리먼트는 상기 표면의 제2 부분의 적어도 50%를 차지함 —를 더 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>12. 제1항에 있어서,   상기 스트레스 보상 엘리먼트는 제3 비전도성 필드 영역을 포함하고, 상기 제1 및 제3 비전도성 필드 영역은 서로 직접 접촉하여 중간 접착제 없이 함께 직접 결합되고, 상기 제1 및 제3 비전도성 필드 영역 중 적어도 하나는 질소로 종단된 활성화된 표면을 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>13. 전자 컴포넌트로서, 제1 비전도성 필드 영역을 갖는 결합 표면을 포함하는 기판 — 상기 기판은 제1 통합 장치 다이를 포함하고, 상기 제1 통합 장치 다이는 능동 회로, 비아, 및 서로 대향하는 전면과 후면을 포함하고, 상기 능동 회로는 상기 후면보다 상기 전면에 더 가깝고, 상기 비아는 상기 서로 대향하는 전면과 후면 사이에서 상기 제1 통합 장치 다이를 통하여 연장됨 —;중간 접착제 없이 상기 기판에 직접 결합되고 절연 재료 내에 적어도 부분적으로 내장된 제2 통합 장치 다이 — 상기 제2 통합 장치 다이는 접촉 패드를 포함하고, 상기 제1 통합 장치 다이의 전면은 상기 제2 통합 장치 다이로부터 이격되어 마주보고, 상기 비아는 상기 접촉 패드에 전기적으로 연결되고, 상기 제2 통합 장치 다이는 상기 제1 비전도성 필드 영역에 직접 접촉하여 중간 접착제 없이 직접 결합된 제2 비전도성 필드 영역을 포함함 —; 및중간 접착제 없이 상기 기판에 직접 결합된 복수의 더미 엘리먼트 — 상기 복수의 더미 엘리먼트의 각각은 상기 절연 재료 내에 적어도 부분적으로 내장되고, 상기 복수의 더미 엘리먼트는 능동 회로가 없고, 상기 복수의 더미 엘리먼트의 각각은 반도체 재료의 블록을 포함하고, 상기 제2 통합 장치 다이는 상기 절연 재료에 의해 상기 복수의 더미 엘리먼트의 각각으로부터 분리됨 —을 포함하고, 상기 복수의 더미 엘리먼트는 제1 더미 엘리먼트를 포함하고, 상기 제1 더미 엘리먼트는 상기 전자 컴포넌트의 외부 에지와 상기 제2 통합 장치 다이 사이에 위치되고, 상기 제1 더미 엘리먼트는 상기 외부 에지로부터 측방향으로 삽입되고 상기 절연 재료에 의해 상기 외부 에지로부터 이격되고, 상기 절연 재료는 상기 외부 에지와 제1 더미 엘리먼트 사이에 연장된, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>14. 제13항에 있어서, 상기 제2 통합 장치 다이는 상기 기판에 하이브리드 결합된, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>15. 제13항에 있어서, 상기 제2 통합 장치는 메모리 다이를 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>16. 제13항에 있어서, 상기 제1 통합 장치 다이는 프로세서 다이를 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>17. 제13항에 있어서, 상기 복수의 더미 엘리먼트의 각각은 실리콘을 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>18. 제17항에 있어서, 상기 복수의 더미 엘리먼트의 각각은 패턴화되지 않은 실리콘을 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>19. 제13항에 있어서,  상기 기판은 결합층을 포함하고, 상기 결합층의 적어도 일부분은 상기 제1 통합 장치 다이의 후면 상에 있고, 상기 제2 통합 장치 다이는 상기 결합층에 직접 결합된, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>20. 제13항에 있어서,  상기 전자 컴포넌트는 중간 접착제 없이 상기 기판의 결합 표면에 직접 결합된 하나 이상의 통합 장치 다이를 더 포함하고, 상기 하나 이상의 통합 장치 다이는 상기 제2 통합 장치 다이를 포함하고, 상기 하나 이상의 통합 장치 다이는 상기 기판의 결합 표면의 제1 부분을 차지하며 상기 결합 표면의 제2 부분은 차지하지 않고, 상기 복수의 더미 엘리먼트는 상기 결합 표면의 제2 부분의 적어도 50%를 차지하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>21. 제13항에 있어서,  상기 복수의 더미 엘리먼트는 제3 비전도성 필드 영역을 갖는 제1 더미 엘리먼트를 포함하고, 상기 제1 및 제3 비전도성 필드 영역은 서로 직접 접촉하여 중간 접착제 없이 함께 직접 결합되고, 상기 제1 및 제3 비전도성 필드 영역 중 적어도 하나는 질소로 종단된 활성화된 표면을 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>22. 제13항에 있어서, 상기 복수의 더미 엘리먼트는 제1 더미 엘리먼트 및 제2 더미 엘리먼트를 포함하고, 상기 제1 더미 엘리먼트는 상기 절연 재료에 의해 상기 제2 통합 장치 다이의 제1 측면으로부터 이격되고, 상기 제2 더미 엘리먼트는 상기 절연 재료에 의해 상기 제2 통합 장치 다이의 제2 측면으로부터 이격되고, 상기 제1 및 제2 측면은 상기 제2 통합 장치 다이의 서로 대향하는 측면 상에 위치되는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>23. 제22항에 있어서, 상기 제1 더미 엘리먼트, 제2 더미 엘리먼트, 및 제2 통합 장치 다이의 각각은 중간 지점을 포함하고, 상기 제1 및 제2 더미 엘리먼트의 중간 지점들 사이의 라인은 상기 제2 통합 장치 다이의 중간 지점을 교차하지 않는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>24. 제22항에 있어서, 상기 제2 통합 장치 다이는 서로 대향하는 제3 및 제4 측면을 포함하고, 상기 제2 통합 장치 다이의 제3 측면과 상기 전자 컴포넌트의 제1 외부 측면 에지 사이의 제1 거리는 상기 제2 통합 장치 다이의 제4 측면과 상기 전자 컴포넌트의 제2 외부 측면 에지 사이의 제2 거리와 상이하고, 상기 제1 외부 측면 에지는 상기 제2 외부 측면 에지에 대향하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>25. 제22항에 있어서, 상기 제2 통합 장치 다이는 서로 대향하는 제3 및 제4 측면을 포함하고, 상기 제2 통합 장치 다이의 제3 측면과 상기 전자 컴포넌트의 외부 측면 에지 사이의 제1 거리는 상기 제1 더미 엘리먼트와 상기 전자 컴포넌트의 외부 측면 에지 사이의 제2 거리와 상이한, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>26. 제25항에 있어서, 상기 제2 통합 장치 다이의 제3 측면과 상기 전자 컴포넌트의 외부 측면 에지 사이의 제3 거리는 상기 제2 더미 엘리먼트와 상기 전자 컴포넌트의 외부 측면 에지 사이의 제4 거리와 상이한, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>27. 제13항에 있어서, 평면도에서 상기 기판과 결합된 모든 다이의 위치가 다이 배치를 정의하고, 상기 다이 배치는 평면도에서 전자 컴포넌트의 외부 측면 에지에 횡방향인 적어도 하나의 중심축에 대해 비대칭인, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>28. 전자 컴포넌트로서, 제1 비전도성 필드 영역을 포함하는 결합층을 갖는 기판;상기 기판에 직접 결합되고 제2 비전도성 필드 영역을 포함하는 통합 장치 다이 — 상기 제1 및 제2 비전도성 필드 영역은 서로 직접 접촉하여 중간 접착제 없이 함께 직접 결합됨 —;상기 기판에 직접 결합되고 제3 비전도성 필드 영역을 포함하는 스트레스 보상 엘리먼트 — 상기 제1 및 제3 비전도성 필드 영역은 서로 직접 접촉하여 중간 접착제 없이 함께 직접 결합되고, 상기 스트레스 보상 엘리먼트는, 능동 회로가 없고, 실리콘의 블록을 포함하고, 상기 제1 및 제3 비전도성 필드 영역 중 적어도 하나는 질소로 종단된 활성화된 표면을 포함함 —; 및절연 재료 — 상기 통합 장치 다이는 상기 절연 재료에 의해 상기 스트레스 보상 엘리먼트로부터 분리됨 —를 포함하고, 상기 스트레스 보상 엘리먼트는, 상기 전자 컴포넌트의 외부 에지와 상기 통합 장치 다이 사이에 위치되고, 상기 외부 에지로부터 측방향으로 삽입되며 상기 절연 재료에 의해 상기 외부 에지로부터 이격되고, 상기 절연 재료는 상기 외부 에지와 스트레스 보상 엘리먼트 사이에 연장된, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>29. 제28항에 있어서, 상기 결합층은 제1 전도성 접촉부를 포함하고, 상기 통합 장치 다이는 제2 전도성 접촉부를 포함하고, 상기 제1 및 제2 전도성 접촉부는 함께 직접 결합된, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>30. 제29항에 있어서, 상기 통합 장치 다이는 상기 기판에 하이브리드 결합된, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>31. 제28항에 있어서, 상기 통합 장치 다이는 메모리 다이를 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>32. 제28항에 있어서, 상기 기판은 프로세서 다이를 포함하는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>33. 제28항에 있어서, 상기 통합 장치 다이는 제1 통합 장치 다이를 포함하고, 상기 기판은 제2 통합 장치 다이를 포함하고, 상기 제2 통합 장치 다이는 능동 회로 및 서로 대향하는 전면과 후면을 포함하고, 상기 능동 회로는 상기 후면보다 상기 전면에 더 가깝고, 상기 제2 통합 장치 다이의 전면은 상기 제1 통합 장치 다이에서 이격되어 마주보는, 전자 컴포넌트.</claim></claimInfo><claimInfo><claim>34. 제28항에 있어서, 상기 결합층은 상기 기판의 결합 표면을 정의하고, 상기 전자 컴포넌트는 중간 접착제 없이 상기 결합 표면에 직접 결합된 하나 이상의 통합 장치 다이 — 상기 하나 이상의 통합 장치 다이는 상기 통합 장치 다이를 포함하고, 상기 하나 이상의 통합 장치 다이는 상기 결합 표면의 제1 부분을 차지하며 상기 결합 표면의 제2 부분은 차지하지 않음 —; 및중간 접착제 없이 상기 결합 표면에 직접 결합된 하나 이상의 스트레스 보상 엘리먼트 — 상기 하나 이상의 스트레스 보상 엘리먼트는 상기 스트레스 보상 엘리먼트를 포함하고, 상기 하나 이상의 스트레스 보상 엘리먼트는 상기 결합 표면의 제2 부분의 적어도 50%를 차지함 —를 더 포함하는, 전자 컴포넌트.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>미국 ***** 캘리포니아주 새너제이 오차드 파크웨이 ****</address><code>520180097310</code><country>미국</country><engName>Adeia Semiconductor Bonding Technologies Inc.</engName><name>아데이아 세미컨덕터 본딩 테크놀로지스 인코포레이티드</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>미국 ***** 캘리포니아...</address><code> </code><country>미국</country><engName>HABA, Belgacem</engName><name>하바 벨가셈</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 강남구 테헤란로 ***, 서림빌딩 **층 (역삼동)</address><code>920011000036</code><country>대한민국</country><engName>YOU ME PATENT &amp; LAW FIRM</engName><name>유미특허법인</name></agentInfo></agentInfoArray><priorityInfoArray><priorityInfo><priorityApplicationCountry>미국</priorityApplicationCountry><priorityApplicationDate>2020.06.30</priorityApplicationDate><priorityApplicationNumber>16/917,686</priorityApplicationNumber></priorityInfo></priorityInfoArray><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Divisional Application(International Application)] Patent Application</documentEngName><documentName>[분할출원(국제출원)]특허출원서</documentName><receiptDate>2024.12.31</receiptDate><receiptNumber>1-1-2024-1465562-10</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.01.31</receiptDate><receiptNumber>1-1-2025-0110220-07</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notification of reason for refusal</documentEngName><documentName>의견제출통지서</documentName><receiptDate>2025.09.21</receiptDate><receiptNumber>9-5-2025-0914804-32</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020247043566.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93101a960faad0067e5048040bf3937eba0271a4a79fdddfbce8ed3bd4a9275cfa545f0c31ff3cfa128711787468e8ca7cb9c98bb3351a5978</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfb01f402a23ea7b046df54cc9b7282a94dca2fa9457b0715b88be51a2a29dffced411e962d8e25dcb1e6972287b1addb585601ed7f4af2f04</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>