#-----------------------------------------------------------
# Vivado v2015.2 (64-bit)
# SW Build 1266856 on Fri Jun 26 16:35:25 MDT 2015
# IP Build 1264090 on Wed Jun 24 14:22:01 MDT 2015
# Start of session at: Sun Nov 01 03:49:42 2015
# Process ID: 164
# Log file: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/vivado.log
# Journal file: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3\vivado.jou
#-----------------------------------------------------------
start_gui
open_project {C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.xpr}
Scanning sources...
Finished scanning sources
INFO: [IP_Flow 19-234] Refreshing IP repositories
INFO: [IP_Flow 19-1704] No user IP repositories specified
INFO: [IP_Flow 19-2313] Loaded Vivado IP repository 'C:/Xilinx/Vivado/2015.2/data/ip'.
open_project: Time (s): cpu = 00:00:30 ; elapsed = 00:00:21 . Memory (MB): peak = 741.648 ; gain = 173.383
reset_run synth_1
launch_runs impl_1
[Sun Nov 01 05:00:18 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sun Nov 01 05:00:19 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
launch_runs: Time (s): cpu = 00:00:01 ; elapsed = 00:00:06 . Memory (MB): peak = 767.496 ; gain = 0.000
update_compile_order -fileset sources_1
update_compile_order -fileset sources_1
reset_run synth_1
launch_runs impl_1
[Sun Nov 01 05:02:00 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sun Nov 01 05:02:00 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs impl_1
[Sun Nov 01 05:05:35 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
[Sun Nov 01 05:05:35 2015] Launched impl_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/impl_1/runme.log
reset_run synth_1
launch_runs synth_1
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:1]
[Sun Nov 01 05:06:56 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
reset_run synth_1
launch_runs synth_1
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:1]
[Sun Nov 01 05:07:42 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
reset_run synth_1
launch_runs synth_1
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:1]
[Sun Nov 01 05:09:01 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
reset_run synth_1
launch_runs synth_1
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:1]
[Sun Nov 01 05:10:00 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
reset_run synth_1
launch_runs synth_1
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:1]
[Sun Nov 01 05:11:30 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
reset_run synth_1
launch_runs synth_1
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ADD16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ALU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/AND16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Basys3.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/CU.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Clock_Divider.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/FA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/HA.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Led_Driver.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUXIO.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/MUX_2b_12d.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/NOT16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/OR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/PC.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/RAM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ROM.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/Reg.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/SUS16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftL16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/ShiftR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/UART_TX_CTRL.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/XOR16b.vhd:1]
INFO: [HDL 9-1061] Parsing VHDL file "C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd" into library xil_defaultlib [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/sources_1/new/reg_3b.vhd:1]
[Sun Nov 01 05:13:01 2015] Launched synth_1...
Run output will be captured here: C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.runs/synth_1/runme.log
open_run synth_1 -name synth_1
Design is defaulting to impl run constrset: constrs_1
Design is defaulting to synth run part: xc7a35tcpg236-1
INFO: [Netlist 29-17] Analyzing 290 Unisim elements for replacement
INFO: [Netlist 29-28] Unisim Transformation completed in 1 CPU seconds
INFO: [Project 1-479] Netlist was created with Vivado 2015.2
INFO: [Device 21-403] Loading part xc7a35tcpg236-1
INFO: [Project 1-570] Preparing netlist for logic optimization
Parsing XDC File [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/constrs_1/new/Basys3.xdc]
Finished Parsing XDC File [C:/Users/Nacosta/Documents/DEV/Arqui/ArquiProyectos/Entrega 3/Proyecto Base.srcs/constrs_1/new/Basys3.xdc]
INFO: [Opt 31-140] Inserted 8 IBUFs to IO ports without IO buffers.
INFO: [Opt 31-138] Pushed 0 inverter(s) to 0 load pin(s).
INFO: [Project 1-111] Unisim Transformation Summary:
  A total of 256 instances were transformed.
  RAM256X1S => RAM256X1S (MUXF7, MUXF7, MUXF8, RAMS64E, RAMS64E, RAMS64E, RAMS64E): 256 instances

open_run: Time (s): cpu = 00:00:33 ; elapsed = 00:00:25 . Memory (MB): peak = 1075.246 ; gain = 298.551
exit
INFO: [Common 17-206] Exiting Vivado at Sun Nov 01 05:18:46 2015...
