<?xml version="1.0" encoding="UTF-8" standalone="yes"?><response><header><requestMsgID></requestMsgID><responseTime>2025-11-17 18:29:46.2946</responseTime><responseMsgID></responseMsgID><successYN>Y</successYN><resultCode>00</resultCode><resultMsg>NORMAL SERVICE.</resultMsg></header><body><item><biblioSummaryInfoArray><biblioSummaryInfo><applicationDate>2023.07.05</applicationDate><applicationFlag> </applicationFlag><applicationNumber>10-2025-7027492</applicationNumber><claimCount>20</claimCount><examinerName> </examinerName><finalDisposal> </finalDisposal><inventionTitle>캐패시터를 포함하는 메모리 디바이스의 제조 방법</inventionTitle><inventionTitleEng>METHODS OF FABRICATING MEMORY DEVICES INCLUDING CAPACITORS</inventionTitleEng><openDate>2025.09.16</openDate><openNumber>10-2025-0136383</openNumber><originalApplicationDate> </originalApplicationDate><originalApplicationKind>국제출원/신규</originalApplicationKind><originalApplicationNumber> </originalApplicationNumber><originalExaminationRequestDate>2025.08.19</originalExaminationRequestDate><originalExaminationRequestFlag>Y</originalExaminationRequestFlag><publicationDate> </publicationDate><publicationNumber> </publicationNumber><registerDate> </registerDate><registerNumber> </registerNumber><registerStatus>공개</registerStatus><translationSubmitDate>2025.08.19</translationSubmitDate></biblioSummaryInfo></biblioSummaryInfoArray><ipcInfoArray><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 12/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H01L 25/00</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2025.01.01)</ipcDate><ipcNumber>H10D 1/68</ipcNumber></ipcInfo><ipcInfo><ipcDate>(2023.01.01)</ipcDate><ipcNumber>H10B 80/00</ipcNumber></ipcInfo></ipcInfoArray><familyInfoArray><familyInfo/></familyInfoArray><abstractInfoArray><abstractInfo><astrtCont> 캐패시터를 포함하는 메모리 디바이스를 제조하는 방법이 개시된다. 일 양태에서, 캐패시터를 포함하는 메모리 디바이스를 제조하는 방법이 기술되며, 각 캐패시터는 절연층에 의해 분리된 제1 전극과 제2 전극을 포함한다. 방법은 희생 물질과, 제1 개구부 내에 배치되어 희생 물질과 접촉하는 제1 전극을 포함하는 제1 웨이퍼를 제공하는 단계, 제1 웨이퍼를 상보형 금속 산화물 반도체(CMOS) 디바이스를 포함하는 제2 웨이퍼와 하이브리드 본딩하는 단계, 제1 전극을 노출시키기 위해 희생 물질을 제거하는 단계, 제1 전극 상에 절연층을 증착하는 단계, 및 절연층 상에 제2 전극을 형성하는 단계를 포함한다. </astrtCont></abstractInfo></abstractInfoArray><internationalInfoArray><internationalInfo><internationOpenDate>2025.01.09</internationOpenDate><internationOpenNumber>WO2025007288</internationOpenNumber><internationalApplicationDate>2023.07.05</internationalApplicationDate><internationalApplicationNumber>PCT/CN2023/105823</internationalApplicationNumber></internationalInfo></internationalInfoArray><claimInfoArray><claimInfo><claim>1. 캐패시터를 포함하는 메모리 디바이스를 제조하는 방법으로서, 각 캐패시터는 절연층에 의해 분리된 제1 전극 및 제2 전극을 포함하고, 상기 방법은,   제1 웨이퍼를 제공하는 단계 — 상기 제1 웨이퍼는 희생 물질, 및 제1 개구부 내에 배치되어 상기 희생 물질과 접촉하는 상기 제1 전극을 포함함 — 와,  상기 제1 웨이퍼를 상보형 금속 산화물 반도체(CMOS) 디바이스를 포함하는 제2 웨이퍼와 하이브리드 본딩하는 단계와,  상기 제1 전극을 노출시키기 위해 상기 희생 물질을 제거하는 단계와,  상기 제1 전극 상에 상기 절연층을 증착하는 단계와,   상기 절연층 상에 상기 제2 전극을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>2. 제1항에 있어서, 상기 제1 웨이퍼를 제공하는 단계는,  어레이 웨이퍼를 제공하는 단계 — 상기 어레이 웨이퍼는 상기 희생 물질 및 상기 제1 개구부를 포함함 — 와,  상기 어레이 웨이퍼 및 캐리어 웨이퍼를 포함하는 상기 제1 웨이퍼를 형성하는 단계를 포함하고, 상기 제1 웨이퍼를 형성하는 단계는,   상기 어레이 웨이퍼를 상기 캐리어 웨이퍼와 본딩하는 단계와,  상기 어레이 웨이퍼를 얇게 하는 단계를 포함하고, 상기 제1 웨이퍼를 상기 제2 웨이퍼와 하이브리드 본딩하는 단계는,   상기 어레이 웨이퍼를 상기 제2 웨이퍼와 하이브리드 본딩하는 단계와,  상기 어레이 웨이퍼를 노출시키기 위해 상기 제1 웨이퍼에서 상기 캐리어 웨이퍼를 제거하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>3. 제1항 또는 제2항에 있어서, 상기 제2 전극 상에 전도성 층을 증착하는 단계와,  상기 전도성 층과 상기 CMOS 디바이스에 연결된 패드-아웃 구조물(pad-out structure)을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>4. 제1항에 있어서, 상기 제1 웨이퍼는 상기 희생 물질과 유전체 물질의 교번 층을 포함하는 반도체 구조물을 포함하고, 상기 희생 물질과 상기 유전체 물질은 서로 다른 유전체 물질이고, 상기 제1 개구부는 상기 교번 층을 관통하는, 방법.</claim></claimInfo><claimInfo><claim>5. 제4항에 있어서, 상기 제1 전극을 노출시키기 위해 상기 희생 물질을 제거하는 단계는,  상기 제1 개구부 사이의 상기 교번 층 내로 관통하는 제2 개구부를 형성하는 단계와,   상기 제1 전극을 노출시키기 위해 상기 희생 물질의 층을 제거하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>6. 제5항에 있어서, 상기 제1 전극 상에 상기 절연층을 증착하는 단계는, 상기 제2 개구부 내로 및 상기 제1 개구부의 주변에 상기 절연층을 증착하는 단계를 포함하고, 상기 절연층은 상기 제1 전극 상에, 상기 유전체 물질의 층 상에, 및 상기 제1 개구부에 포함된 충전 물질 상에 증착되는, 방법. </claim></claimInfo><claimInfo><claim>7. 제4항 내지 제6항 중 어느 한 항에 있어서, 상기 희생 물질은 실리콘 산화물(SiO2)을 포함하고 상기 유전체 물질은 실리콘 질화물(Si3N4)을 포함하거나, 또는 상기 희생 물질은 Si3N4를 포함하고 상기 유전체 물질은 SiO2를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>8. 제1항 내지 제7항 중 어느 한 항에 있어서, 상기 제1 웨이퍼를 제공하는 단계는, 상기 제1 전극을 숨기기 위해 상기 제1 개구부를 충전 물질로 충전하는 단계를 포함하며, 상기 희생 물질과 상기 충전 물질은 서로 다른 물질인, 방법.</claim></claimInfo><claimInfo><claim>9. 제1항에 있어서, 상기 제1 웨이퍼는 상기 제1 개구부를 포함하는 반도체 구조물을 포함하고, 상기 제1 웨이퍼를 제공하는 단계는 상기 제1 전극을 숨기기 위해 상기 제1 개구부를 상기 희생 물질로 충전하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>10. 제9항에 있어서, 상기 제1 전극 상에 상기 절연층을 증착하는 단계는, 상기 제1 전극 상의 상기 제1 개구부 내로 상기 절연층을 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>11. 제9항 또는 제10항에 있어서, 상기 희생 물질은 탄소를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>12. 제1항 내지 제11항 중 어느 한 항에 있어서, 상기 절연층은 알루미늄 산화물, 하프늄 산화물, 또는 지르코늄 산화물 중 적어도 하나를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>13. 제1항 내지 제12항 중 어느 한 항에 있어서, 상기 제1 전극은 티타늄 질화물(TiN)을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>14. 제1항 내지 제13항 중 어느 한 항에 있어서, 상기 제2 전극은 TiN 및 실리콘-게르마늄(SiGe)을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>15. 캐패시터를 포함하는 메모리 디바이스를 제조하는 방법으로서, 각 캐패시터는 절연층에 의해 분리된 제1 전극 및 제2 전극을 포함하고, 상기 방법은,   제1 웨이퍼를 제공하는 단계 — 상기 제1 웨이퍼는 희생 물질, 및 제1 개구부 내에 배치되어 상기 희생 물질과 접촉하는 상기 제1 전극을 포함함 — 와,  상기 제1 웨이퍼를 열처리하는 단계와,  상기 제1 전극을 노출시키기 위해 상기 희생 물질을 제거하는 단계와,  상기 제1 전극 상에 상기 절연층을 증착하는 단계와,   상기 절연층 상에 상기 제2 전극을 형성하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>16. 제15항에 있어서, 상기 제1 웨이퍼를 제공하는 단계는,  어레이 웨이퍼를 제공하는 단계 — 상기 어레이 웨이퍼는 상기 희생 물질 및 상기 제1 개구부를 포함함 — 와,  상기 어레이 웨이퍼 및 캐리어 웨이퍼를 포함하는 상기 제1 웨이퍼를 형성하는 단계와,  상기 제1 웨이퍼를 상보형 금속 산화물 반도체(CMOS) 디바이스를 포함하는 제2 웨이퍼와 하이브리드 본딩하는 단계를 포함하고, 상기 제1 웨이퍼를 형성하는 단계는,   상기 어레이 웨이퍼를 상기 캐리어 웨이퍼와 본딩하는 단계와,  상기 어레이 웨이퍼를 얇게 하는 단계를 포함하고,상기 제1 웨이퍼를 상기 제2 웨이퍼와 하이브리드 본딩하는 단계는,  상기 어레이 웨이퍼를 상기 제2 웨이퍼와 하이브리드 본딩하는 단계와,  상기 어레이 웨이퍼를 노출시키기 위해 상기 제1 웨이퍼에서 상기 캐리어 웨이퍼를 제거하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>17. 제16항에 있어서, 상기 제2 전극 상에 전도성 층을 증착하는 단계와, 상기 전도성 층 및 상기 CMOS 디바이스에 연결된 패드-아웃 구조물을 형성하는 단계를 더 포함하는, 방법.</claim></claimInfo><claimInfo><claim>18. 제15항에 있어서, 상기 제1 웨이퍼는 상기 희생 물질과 유전체 물질의 교번 층을 포함하는 반도체 구조물을 포함하고, 상기 희생 물질과 상기 유전체 물질은 서로 다른 유전체 물질이고, 상기 제1 개구부는 상기 교번 층을 관통하는, 방법.</claim></claimInfo><claimInfo><claim>19. 제18항에 있어서, 상기 제1 전극을 노출시키기 위해 상기 희생 물질을 제거하는 단계는,  상기 제1 개구부 사이에 제2 개구부를 형성하는 단계 — 상기 제2 개구부는 상기 교번 층을 관통함 —; 및  상기 제1 전극을 노출시키기 위해 상기 희생 물질의 층을 제거하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>20. 제19항에 있어서, 상기 제1 전극 상에 상기 절연층을 증착하는 단계는, 상기 제2 개구부 내로 및 상기 제1 개구부의 주변에 상기 절연층을 증착하는 단계를 포함하고, 상기 절연층은 상기 제1 전극 상에, 상기 유전체 물질의 층 상에, 및 상기 제1 개구부에 포함된 충전 물질 상에 증착되는, 방법.</claim></claimInfo><claimInfo><claim>21. 제18항 내지 제20항 중 어느 한 항에 있어서, 상기 희생 물질은 실리콘 산화물(SiO2)을 포함하고 상기 유전체 물질은 실리콘 질화물(Si3N4)을 포함하거나, 또는 상기 희생 물질은 Si3N4를 포함하고 상기 유전체 물질은 SiO2를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>22. 제15항 내지 제21항 중 어느 한 항에 있어서, 상기 제1 웨이퍼를 제공하는 단계는, 상기 제1 전극을 숨기기 위해 상기 제1 개구부를 충전 물질로 충전하는 단계를 포함하며, 상기 희생 물질과 상기 충전 물질은 서로 다른 물질인, 방법.</claim></claimInfo><claimInfo><claim>23. 제15항에 있어서, 상기 제1 웨이퍼는 상기 제1 개구부를 포함하는 반도체 구조물을 포함하고, 상기 제1 웨이퍼를 제공하는 단계는 상기 제1 전극을 숨기기 위해 상기 제1 개구부를 상기 희생 물질로 충전하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>24. 제23항에 있어서, 상기 제1 전극 상에 상기 절연층을 증착하는 단계는, 상기 반도체 구조물 상에 및 상기 제1 전극 상의 상기 제1 개구부 내로 상기 절연층을 증착하는 단계를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>25. 제23항 내지 제24항 중 어느 한 항에 있어서, 상기 희생 물질은 탄소를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>26. 제15항 내지 제25항 중 어느 한 항에 있어서, 상기 절연층은 알루미늄 산화물, 하프늄 산화물, 또는 지르코늄 산화물 중 적어도 하나를 포함하는, 방법.</claim></claimInfo><claimInfo><claim>27. 제15항 내지 제26항 중 어느 한 항에 있어서, 상기 제1 전극은 티타늄 질화물(TiN)을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>28. 제15항 내지 제27항 중 어느 한 항에 있어서, 상기 제2 전극은 TiN 및 실리콘-게르마늄(SiGe)을 포함하는, 방법.</claim></claimInfo><claimInfo><claim>29. 제15항 내지 제28항 중 어느 한 항에 있어서, 상기 열처리는 500°C 이상의 온도에서 이루어지는, 방법.</claim></claimInfo><claimInfo><claim>30. 메모리 디바이스로서, 캐패시터를 포함하는 제1 웨이퍼 — 각 캐패시터는 절연층에 의해 분리된 제1 전극 및 제2 전극을 포함하고, 상기 절연층은 유전율이 5 이상인 유전체 물질을 포함함 — 와,  상보형 금속 산화물 반도체(CMOS) 디바이스를 포함하는 제2 웨이퍼를 포함하되, 상기 제2 웨이퍼는 상기 제1 웨이퍼와 하이브리드 본딩되는, 메모리 디바이스. </claim></claimInfo><claimInfo><claim>31. 제30항에 있어서, 상기 유전체 물질은 최소 치수를 갖는 가장 작은 결정 및 최대 치수를 갖는 가장 큰 결정을 포함하고, 상기 유전체 물질의 결정은,  상기 유전체 물질의 총 결정량에 대한 큰 결정의 수량의 백분율이 20% 미만인 것 — 상기 큰 결정은 2/3 * (상기 최소 치수 + 상기 최대 치수)와 상기 최대 치수 사이의 치수를 가짐 — 과,  상기 유전체 물질의 총 결정량에 대한 큰 결정의 수량의 백분율이 15% 미만인 것 — 상기 큰 결정은 3/4 * (상기 최소 치수 + 상기 최대 치수)와 상기 최대 치수 사이의 치수를 가짐 —, 또는  상기 유전체 물질의 결정의 평균 치수가 상기 최소 치수와 1/2 * (상기 최소 치수 + 상기 최대 치수) 사이인 것 중 적어도 하나를 포함하는 하나 이상의 치수 조건을 충족하는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>32. 제30항 또는 제31항에 있어서, 두 개의 분리된 물질 층을 더 포함하고, 상기 캐패시터는 공유된 제2 전극을 공유하는 제1 캐패시터 및 제2 캐패시터를 포함하고, 상기 유전체 물질은 상기 제1 캐패시터의 제1 전극, 상기 제2 캐패시터의 제1 전극, 및 상기 두 개의 분리된 물질 층에 의해 형성된 연속적인 표면 상에 지지되고, 상기 공유된 제2 전극은 상기 연속적인 표면 상에 지지되는 상기 유전체 물질에 의해 경계가 정해진 공간 내에 지지되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>33. 제30항 또는 제31항에 있어서, 상기 캐패시터는 제1 개구부를 포함하고, 상기 제1 개구부는 상기 제1 전극을 따라 배열되고, 상기 유전체 물질을 따라 배열되며, 상기 제2 전극으로 충전되는, 메모리 디바이스.</claim></claimInfo><claimInfo><claim>34. 시스템으로서, 메모리 디바이스와, 상기 메모리 디바이스에 전기적으로 연결된 메모리 컨트롤러를 포함하되,상기 메모리 디바이스는,  캐패시터를 포함하는 제1 웨이퍼 — 각 캐패시터는 절연층에 의해 분리된 제1 전극 및 제2 전극을 포함하고, 상기 절연층은 유전율이 5 이상인 유전체 물질을 포함함 — 와,   상보형 금속 산화물 반도체(CMOS) 디바이스를 포함하는 제2 웨이퍼를 포함하고, 상기 제2 웨이퍼는 상기 제1 웨이퍼와 하이브리드 본딩되며,상기 메모리 컨트롤러는 상기 메모리 디바이스를 제어하도록 구성되는, 시스템.</claim></claimInfo></claimInfoArray><applicantInfoArray><applicantInfo><address>중국, 후베이, 우한, 이스트 레이크 하이-테크 디벨롭먼트 존, 웨이라이 써드 로드, 넘버 **</address><code>520190468022</code><country>중국</country><engName>Yangtze Memory Technologies Co., Ltd.</engName><name>양쯔 메모리 테크놀로지스 씨오., 엘티디.</name></applicantInfo></applicantInfoArray><inventorInfoArray><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country>미국</country><engName>ZHU, Hongbin</engName><name>주 홍빈</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country>싱가포르</country><engName>LIU, Wei</engName><name>리우 웨이</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country>중국</country><engName>LIU, Wu</engName><name>리우 우</name></inventorInfo><inventorInfo><address>중국 후베이 ****** 우한 이스트 레...</address><code> </code><country>중국</country><engName>LIU, Zichen</engName><name>리우 지첸</name></inventorInfo></inventorInfoArray><agentInfoArray><agentInfo><address>서울특별시 서초구 마방로 ** (양재동, 동원F&amp;B빌딩)</address><code>920101000812</code><country>대한민국</country><engName>FirstLaw P.C.</engName><name>제일특허법인(유)</name></agentInfo></agentInfoArray><priorityInfoArray/><designatedStateInfoArray/><priorArtDocumentsInfoArray/><legalStatusInfoArray><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName>[Patent Application] Document according to the Article 203 of Patent Act</documentEngName><documentName>[특허출원]특허법 제203조에 따른 서면</documentName><receiptDate>2025.08.19</receiptDate><receiptNumber>1-1-2025-0940931-30</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>보정승인간주 (Regarded as an acceptance of amendment) </commonCodeName><documentEngName>[Amendment to Description, etc.] Amendment</documentEngName><documentName>[명세서등 보정]보정서</documentName><receiptDate>2025.08.19</receiptDate><receiptNumber>1-1-2025-0941198-47</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>수리 (Accepted) </commonCodeName><documentEngName> </documentEngName><documentName>[심사청구]심사청구서·우선심사신청서</documentName><receiptDate>2025.08.19</receiptDate><receiptNumber>1-1-2025-0941206-25</receiptNumber></legalStatusInfo><legalStatusInfo><commonCodeName>발송처리완료 (Completion of Transmission) </commonCodeName><documentEngName>Notice of Acceptance</documentEngName><documentName>수리안내서</documentName><receiptDate>2025.08.21</receiptDate><receiptNumber>1-5-2025-0141622-56</receiptNumber></legalStatusInfo></legalStatusInfoArray><imagePathInfo><docName>1020257027492.jpg</docName><largePath>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=6c650beb4cee9ce4122b704b88878c93c36a90f6218edad0e57166f4d993e77de399def9a40ebf589ba521ca0a8f1fbb349f164a7a95f041eed6cd38892a772b16b46995ca44e089</largePath><path>http://plus.kipris.or.kr/kiprisplusws/fileToss.jsp?arg=ed43a0609e94d6e22d01c5c32ba711cfa86d01f579aa2bab1dc23ec9673d3cd21780f41296088f032ececedce825676730df31b9d1e88273e13d60a233bdfa244130ede0dc7c6616</path></imagePathInfo><rndInfoArray/></item></body><count><numOfRows>1</numOfRows><pageNo>1</pageNo><totalCount>1</totalCount></count></response>